JP7696231B2

JP7696231B2 - Visual inspection method

Info

Publication number: JP7696231B2
Application number: JP2021082544A
Authority: JP
Inventors: 賢嗣福島; 勇人小林; 貴祥佐藤; 純藤谷; 達也小島
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 2020-06-03
Filing date: 2021-05-14
Publication date: 2025-06-20
Anticipated expiration: 2041-05-14
Also published as: JP2021192030A

Description

本発明は、外観検査方法に関する。 The present invention relates to a visual inspection method.

検査対象物の外観を検査する外観検査方法が知られている（たとえば、特許文献１参照）。特許文献１に開示された外観検査方法は、検査対象物に光を照射した状態で、当該検査対象物の外観を検査する方法を提供している。 There is known an appearance inspection method for inspecting the appearance of an object to be inspected (see, for example, Patent Document 1). The appearance inspection method disclosed in Patent Document 1 provides a method for inspecting the appearance of an object to be inspected while irradiating the object with light.

特開２０１４－１２２８６３号公報JP 2014-122863 A

多面体の検査対象物をテーブルに搭載した状態で各側面の外観検査を行う際には、検査対象物の少なくとも一つの側面は、テーブルに対向している。テーブルと対向する一側面の外観を検査する場合、以下の問題点が生じるおそれがある。すなわち、テーブルに対向している一側面は、テーブル越しに検査されるので、テーブルに対向する一側面を明るく照射するための光は、テーブル越しに検査対象物の一側面に照射される。検査対象物の一側面に照射された光は、当該一側面で反射する。テーブル越しに検査対象物の一側面に向かって照射された光の一部は、検査対象物に対向するテーブルの一面においても反射される。外観検査を行う際には、検査対象物の一側面で反射した光と、テーブルの一面で反射した光とを受光する。これら二つの反射光を受光する場合、二つの反射光が互いに干渉し合うおそれがある。二つの反射光が互いに干渉し合うときには、干渉縞が発生するおそれがある。干渉縞が発生する際には、検査対象物の一側面を明瞭に観測し難い。 When performing an appearance inspection of each side of a polyhedral inspection object mounted on a table, at least one side of the inspection object faces the table. When inspecting the appearance of one side facing the table, the following problems may occur. That is, since the one side facing the table is inspected through the table, light for brightly illuminating the one side facing the table is irradiated through the table onto one side of the inspection object. The light irradiated onto the one side of the inspection object is reflected by the one side. A portion of the light irradiated toward the one side of the inspection object through the table is also reflected by the surface of the table facing the inspection object. When performing an appearance inspection, light reflected by one side of the inspection object and light reflected by the surface of the table are received. When these two reflected lights are received, there is a risk that the two reflected lights will interfere with each other. When the two reflected lights interfere with each other, interference fringes may occur. When interference fringes occur, it is difficult to clearly observe one side of the inspection object.

本発明の一つの態様は、光照射による干渉縞の発生を抑制する外観検査方法を提供することを目的とする。 One aspect of the present invention aims to provide a visual inspection method that suppresses the occurrence of interference fringes due to light irradiation.

一つの態様に係る外観検査方法は、チップ素体の一側面に光を照射し当該一側面の外観検査を行う外観検査方法である。この外観検査方法では、チップ素体が載置されるテーブルであって、互いに対向する第一面と第二面とを含む基板領域を有していると共に、第二面から入射し基板領域を透過する光の第一面での反射が抑制されているテーブルを用意し、チップ素体を、一側面が第一面と対向するように第一面上に載置し、一側面に、第二面側から基板領域越しに光を照射する。 One aspect of the visual inspection method is a visual inspection method in which light is irradiated onto one side of a chip element to perform a visual inspection of the one side. In this visual inspection method, a table on which the chip element is placed is prepared, the table having a substrate area including a first surface and a second surface opposed to each other, and in which reflection of light incident from the second surface and passing through the substrate area on the first surface is suppressed, the chip element is placed on the first surface such that the one side surface faces the first surface, and light is irradiated onto the one side surface from the second surface side through the substrate area.

上記一つの態様によれば、第二面側から基板領域越しにチップ素体の一側面に照射された光は、当該一側面で反射する。基板領域の第一面での反射が抑制されているので、第二面から入射し基板領域を透過した光は、第一面に至る際に、当該第一面で反射され難い。したがって、上記一つの態様は、光照射による干渉縞の発生を抑制する。 According to the above aspect, light irradiated from the second surface side onto one side of the chip element through the substrate region is reflected by the one side. Because reflection on the first surface of the substrate region is suppressed, light that is incident from the second surface and transmitted through the substrate region is unlikely to be reflected by the first surface when it reaches the first surface. Therefore, the above aspect suppresses the occurrence of interference fringes due to light irradiation.

本発明によれば、光照射による干渉縞の発生を抑制する外観検査方法が提供される。 The present invention provides a visual inspection method that suppresses the occurrence of interference fringes due to light irradiation.

図１は、一実施形態に係る外観検査方法の検査対象物であるチップ素体を示す斜視図である。FIG. 1 is a perspective view showing a chip element which is an object to be inspected in a visual inspection method according to an embodiment of the present invention. 図２は、本実施形態に係る外観検査方法を行う外観検査装置を示す上面図である。FIG. 2 is a top view showing a visual inspection apparatus that performs the visual inspection method according to this embodiment. 図３は、図２のＩＩＩ－ＩＩＩ線に沿った断面図である。FIG. 3 is a cross-sectional view taken along line III-III in FIG. 図４は、テーブルの基板領域側からチップ素体の一側面に入射した光の経路を示す図である。FIG. 4 is a diagram showing the path of light incident on one side surface of the chip element from the substrate area side of the table.

以下、図１～図４を参照して、本実施形態に係る外観検査方法について説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。 The appearance inspection method according to this embodiment will be described below with reference to Figures 1 to 4. Note that in the description, the same elements or elements having the same functions will be denoted by the same reference numerals, and duplicate descriptions will be omitted.

始めに、図１を参照して、外観検査方法の対象であるチップ素体１について説明する。図１は、一実施形態に係る外観検査方法の検査対象物であるチップ素体を示す斜視図である。本実施形態では、チップ素体１は、セラミック焼成体である。セラミック焼成体は、たとえば、セラミックグリーンシートを複数積層して圧着し、所定温度にて所定時間焼成した後、バレル研磨することで形成される。セラミックグリーンシートは、第一方向Ｄ１に積層して形成されている。グリーンシートの各層が互いに重なり合っている層の境界は、視認できない程度に一体化されている。セラミックグリーンシートには、内部電極となる電極パターンが形成されてもよい。内部電極は、チップ素体１を用いた電子部品が、たとえば、コンデンサ又はインダクタとして機能するための導体である。本実施形態では、チップ素体１は、その外表面に端子電極を形成する前のセラミック焼成体である。 First, referring to FIG. 1, a chip element 1 that is the subject of the visual inspection method will be described. FIG. 1 is a perspective view showing a chip element that is the subject of inspection of a visual inspection method according to one embodiment. In this embodiment, the chip element 1 is a fired ceramic body. The fired ceramic body is formed, for example, by stacking and pressing a plurality of ceramic green sheets, firing them at a predetermined temperature for a predetermined time, and then barrel polishing them. The ceramic green sheets are stacked in a first direction D1. The boundaries between the layers of the green sheets that overlap each other are integrated to an extent that they cannot be visually recognized. An electrode pattern that becomes an internal electrode may be formed on the ceramic green sheets. The internal electrode is a conductor that allows an electronic component using the chip element 1 to function as, for example, a capacitor or an inductor. In this embodiment, the chip element 1 is a fired ceramic body before terminal electrodes are formed on its outer surface.

チップ素体１は、略直方体形状を有し、互いに対向している第一側面３ａ及び第三側面３ｃを有している。第一側面３ａ及び第三側面３ｃは、第一方向Ｄ１で対向しており、チップ素体１の外表面の一部を成している。チップ素体１は、互いに対向している第二側面３ｂ及び第四側面３ｄを更に有している。第二側面３ｂと第四側面３ｄとは、第一方向Ｄ１に交差する第二方向Ｄ２で対向しており、チップ素体１の外表面の一部を成している。第二方向Ｄ２は、略直方体形状のチップ素体１において、たとえば、その短手方向である。チップ素体１は、互いに対向している第五側面３ｅ及び第六側面３ｆを更に有している。第五側面３ｅと第六側面３ｆとは、第一方向Ｄ１及び第二方向Ｄ２に交差する第三方向Ｄ３で対向しており、チップ素体１の外表面の一部を成している。第三方向Ｄ３は、略直方体形状のチップ素体１において、たとえば、その長手方向である。本実施形態では、第一方向Ｄ１、第二方向Ｄ２、及び第三方向Ｄ３は、互いに直交している。 The chip element 1 has a substantially rectangular parallelepiped shape and has a first side 3a and a third side 3c that face each other. The first side 3a and the third side 3c face each other in a first direction D1 and form part of the outer surface of the chip element 1. The chip element 1 further has a second side 3b and a fourth side 3d that face each other. The second side 3b and the fourth side 3d face each other in a second direction D2 that intersects with the first direction D1 and form part of the outer surface of the chip element 1. The second direction D2 is, for example, the short side direction of the substantially rectangular parallelepiped chip element 1. The chip element 1 further has a fifth side 3e and a sixth side 3f that face each other. The fifth side 3e and the sixth side 3f face each other in a third direction D3 that intersects with the first direction D1 and the second direction D2 and form part of the outer surface of the chip element 1. The third direction D3 is, for example, the longitudinal direction of the chip element 1, which has a substantially rectangular parallelepiped shape. In this embodiment, the first direction D1, the second direction D2, and the third direction D3 are perpendicular to one another.

第一側面３ａ及び第三側面３ｃは、第二側面３ｂと第四側面３ｄとを接続するように、第二方向Ｄ２に延びている。第一側面３ａ及び第三側面３ｃは、第五側面３ｅと第六側面３ｆとを接続するように、第三方向Ｄ３に延びている。第二側面３ｂ及び第四側面３ｄは、第一側面３ａと第三側面３ｃとを接続するように、第一方向Ｄ１に延びている。第二側面３ｂ及び第四側面３ｄは、第五側面３ｅと第六側面３ｆとを接続するように、第三方向Ｄ３に延びている。第五側面３ｅ及び第六側面３ｆは、第一側面３ａと第三側面３ｃとを接続するように、第一方向Ｄ１に延びている。第五側面３ｅ及び第六側面３ｆは、第二側面３ｂと第四側面３ｄとを接続するように、第二方向Ｄ２に延びている。 The first side 3a and the third side 3c extend in the second direction D2 so as to connect the second side 3b and the fourth side 3d. The first side 3a and the third side 3c extend in the third direction D3 so as to connect the fifth side 3e and the sixth side 3f. The second side 3b and the fourth side 3d extend in the first direction D1 so as to connect the first side 3a and the third side 3c. The second side 3b and the fourth side 3d extend in the third direction D3 so as to connect the fifth side 3e and the sixth side 3f. The fifth side 3e and the sixth side 3f extend in the first direction D1 so as to connect the first side 3a and the third side 3c. The fifth side 3e and the sixth side 3f extend in the second direction D2 so as to connect the second side 3b and the fourth side 3d.

チップ素体１の第一方向Ｄ１の長さは、たとえば、約１．２ｍｍである。チップ素体１の第二方向Ｄ２の長さは、たとえば、約１．２ｍｍである。チップ素体１の第三方向Ｄ３の長さは、たとえば、約２．０ｍｍである。チップ素体１の稜部は、チップ素体１を形成する際のバレル研磨工程によって面取りされており、丸みを帯びた状態となっている。 The length of the chip element 1 in the first direction D1 is, for example, about 1.2 mm. The length of the chip element 1 in the second direction D2 is, for example, about 1.2 mm. The length of the chip element 1 in the third direction D3 is, for example, about 2.0 mm. The edges of the chip element 1 are chamfered and rounded by the barrel polishing process performed when forming the chip element 1.

チップ素体１の各側面（第一側面３ａから第六側面３ｆ）は、その全域において平坦ではなく、一部に傷、窪み、及び欠陥を有することがある。チップ素体１の各側面の表面粗さは、０μｍより大きく０．１μｍ以下であってもよい。各側面の表面粗さとしては、最大高さ（Ｒｚ）が用いられる。最大高さ（Ｒｚ）は、ＪＩＳＢ０６０１：２００１（ＩＳＯ４２８７：１９９７）に定義されている。 Each side surface (first side surface 3a to sixth side surface 3f) of the chip element 1 is not flat over its entire area, and may have scratches, dents, and defects in some areas. The surface roughness of each side surface of the chip element 1 may be greater than 0 μm and less than or equal to 0.1 μm. The maximum height (Rz) is used as the surface roughness of each side surface. The maximum height (Rz) is defined in JIS B 0601:2001 (ISO 4287:1997).

続いて、図２を参照して、本実施形態に係る外観検査方法について説明する。図２は、外観検査方法を行う外観検査装置５を示す上面図である。外観検査装置５は、検査対象物であるチップ素体１の外観検査方法を行う装置として構成されている。外観検査装置５は、チップ素体１の各側面（第一側面３ａから第六側面３ｆ）を撮像し、各側面における傷、窪み、及び欠陥の有無を検出する。 Next, the visual inspection method according to this embodiment will be described with reference to FIG. 2. FIG. 2 is a top view showing a visual inspection device 5 that performs the visual inspection method. The visual inspection device 5 is configured as a device that performs the visual inspection method on the chip element 1, which is the object to be inspected. The visual inspection device 5 images each side surface (first side surface 3a to sixth side surface 3f) of the chip element 1, and detects the presence or absence of scratches, dents, and defects on each side surface.

外観検査装置５は、テーブル１０と、チップ素体１をテーブル１０上に供給する供給ユニット２０と、チップ素体１の各側面を撮像する複数の撮像ユニット３０と、撮像を終えたチップ素体１を回収する回収ユニット４０とを備えている。本実施形態では、テーブル１０は、チップ素体１が載置される部材であり、回転方向Ｒに回転する。供給ユニット２０から供給されたチップ素体１は、テーブル１０の回転によって、複数の撮像ユニット３０による撮像が行われるテーブル１０上に順に搬送される。全ての撮像ユニット３０による撮像を終えたチップ素体１は、テーブル１０の回転によって、回収ユニット４０の近くまで搬送される。 The visual inspection device 5 comprises a table 10, a supply unit 20 that supplies the chip element 1 onto the table 10, a number of imaging units 30 that image each side of the chip element 1, and a recovery unit 40 that recovers the chip element 1 after imaging. In this embodiment, the table 10 is a member on which the chip element 1 is placed, and rotates in a rotational direction R. The chip elements 1 supplied from the supply unit 20 are transported in sequence onto the table 10 by the rotation of the table 10 where imaging is performed by the multiple imaging units 30. The chip element 1 that has completed imaging by all of the imaging units 30 is transported close to the recovery unit 40 by the rotation of the table 10.

テーブル１０は、たとえば、円板形状を呈しており、チップ素体１を載置するための載置エリア１２を有している。載置エリア１２は、たとえば、テーブル１０の周縁に位置している。テーブル１０の下方には、たとえば、サーボモータ５０が設けられている。サーボモータ５０の駆動によって、テーブル１０は、中心軸Ｎ１周りに一定の速度で回転方向Ｒに回転するようになっている。テーブル１０の直径は、たとえば、４０ｃｍ～５０ｃｍである。 The table 10 is, for example, disk-shaped, and has a mounting area 12 for mounting the chip element 1. The mounting area 12 is, for example, located on the periphery of the table 10. For example, a servo motor 50 is provided below the table 10. Driven by the servo motor 50, the table 10 rotates in a rotation direction R around a central axis N1 at a constant speed. The diameter of the table 10 is, for example, 40 cm to 50 cm.

供給ユニット２０は、ホッパー２２及びフィーダ２４を有している。ホッパー２２は、多数のチップ素体１を収容している。供給ユニット２０では、ホッパー２２の底部が開放されることによって、チップ素体１がフィーダ２４に押し出される。チップ素体１は、フィーダ２４を通して、テーブル１０の載置エリア１２上に供給される。 The supply unit 20 has a hopper 22 and a feeder 24. The hopper 22 contains a large number of chip elements 1. In the supply unit 20, the bottom of the hopper 22 is opened, and the chip elements 1 are pushed out into the feeder 24. The chip elements 1 are supplied onto the placement area 12 of the table 10 through the feeder 24.

回収ユニット４０は、良品回収部４２と、不良品回収部４４とを備えている。良品回収部４２は、ガス噴射ノズル４３を有し、不良品回収部４４は、ガス噴射ノズル４５を有している。ガス噴射ノズル４３及びガス噴射ノズル４５のノズルは、それぞれ、良品回収部４２及び不良品回収部４４に向けられており、ガス噴射のタイミングは、制御部５２によって制御されている。 The recovery unit 40 includes a good product recovery section 42 and a defective product recovery section 44. The good product recovery section 42 has a gas injection nozzle 43, and the defective product recovery section 44 has a gas injection nozzle 45. The nozzles of the gas injection nozzle 43 and the gas injection nozzle 45 are directed toward the good product recovery section 42 and the defective product recovery section 44, respectively, and the timing of gas injection is controlled by the control section 52.

制御部５２は、撮像ユニット３０からの撮像データと、テーブル１０の回転量とを取得する。制御部５２は、撮像データに基づいて画像処理を行うことにより、チップ素体１の各側面の欠陥の有無を検査する。その検査結果に基づいて、制御部５２は、検査に係る当該チップ素体１が良品であるか否かを判断する。制御部５２は、良品であると判断されたチップ素体１が良品回収部４２の位置まで搬送されたとき、ガス噴射ノズル４３からガスを噴出させて、当該チップ素体１を良品回収部４２に回収させている。制御部５２は、不良品であると判断されたチップ素体１については、当該チップ素体１が不良品回収部４４の位置まで搬送されたとき、ガス噴射ノズル４５からガスを噴出させて、当該チップ素体１を不良品回収部４４に回収させている。 The control unit 52 acquires the imaging data from the imaging unit 30 and the amount of rotation of the table 10. The control unit 52 inspects the presence or absence of defects on each side of the chip element 1 by performing image processing based on the imaging data. Based on the inspection results, the control unit 52 judges whether the chip element 1 subject to inspection is a good product or not. When a chip element 1 judged to be a good product is transported to the position of the good product collection section 42, the control unit 52 ejects gas from the gas injection nozzle 43 and causes the chip element 1 to be collected by the good product collection section 42. When a chip element 1 judged to be a defective product is transported to the position of the defective product collection section 44, the control unit 52 ejects gas from the gas injection nozzle 45 and causes the chip element 1 to be collected by the defective product collection section 44.

続いて、撮像ユニット３０について説明する。撮像ユニット３０は、チップ素体１の各側面（第一側面３ａから第六側面３ｆ）に光を照射すると共に、当該各側面の撮像を行う。本実施形態では、撮像ユニット３０の個数は６つであり、撮像ユニット３０は、第１撮像ユニット３１から第６撮像ユニット３６までからなる。チップ素体１が略直方体形状を呈する場合、一の撮像ユニット３０が、チップ素体１の一側面を撮像する。各撮像ユニット３０は、撮像部と、照射部とによって構成されている。たとえば、第１撮像ユニット３１は、撮像部３１ａと、照射部３１ｂとによって構成されている（他の撮像ユニットも同様）。撮像部３１ａは、たとえば円柱形状のカメラである。カメラは、たとえば、ＣＣＤカメラである。照射部３１ｂは、たとえば、撮像部３１ａの周囲を囲む円環形状の光源である。照射部３１ｂは、撮像部３１ａの光軸と同軸で光を照射する光源であってもよい。光源は、たとえば、ＬＥＤ光源である。 Next, the imaging unit 30 will be described. The imaging unit 30 irradiates light onto each side surface (first side surface 3a to sixth side surface 3f) of the chip element 1 and captures an image of each side surface. In this embodiment, the number of imaging units 30 is six, and the imaging units 30 are composed of a first imaging unit 31 to a sixth imaging unit 36. When the chip element 1 has an approximately rectangular parallelepiped shape, one imaging unit 30 captures an image of one side surface of the chip element 1. Each imaging unit 30 is composed of an imaging section and an irradiation section. For example, the first imaging unit 31 is composed of an imaging section 31a and an irradiation section 31b (the same applies to the other imaging units). The imaging section 31a is, for example, a cylindrical camera. The camera is, for example, a CCD camera. The irradiation section 31b is, for example, a ring-shaped light source surrounding the periphery of the imaging section 31a. The irradiation section 31b may be a light source that irradiates light coaxially with the optical axis of the imaging section 31a. The light source is, for example, an LED light source.

各撮像ユニット３０は、供給ユニット２０から回収ユニット４０までの間においてテーブル１０周りに所定の間隔で配置されている。撮像部３２ａ及び照射部３２ｂは、テーブル１０の回転によって搬送されてくるチップ素体１の側面の外観を適度な明るさで撮影できるように調整されている。 The imaging units 30 are arranged at predetermined intervals around the table 10 between the supply unit 20 and the recovery unit 40. The imaging section 32a and the irradiation section 32b are adjusted so that they can capture, with appropriate brightness, the appearance of the side of the chip element 1 that is transported by the rotation of the table 10.

第１撮像ユニット３１は、チップ素体１の第一側面３ａの光照射及び撮像を行う。第一側面３ａは、テーブル１０の上方に向いており、第１撮像ユニット３１は、テーブル１０の上方に配置されている。照射部３１ｂは、チップ素体１の第一側面３ａの法線方向に対して、たとえば、０度以上かつ７０度以下の角度で第一側面３ａに向かって光を照射する。撮像部３１ａは、チップ素体１の第一側面３ａの法線方向に対して、たとえば、０度以上かつ１０度以下の角度で第一側面３ａを撮像する。 The first imaging unit 31 irradiates light onto and images the first side surface 3a of the chip element 1. The first side surface 3a faces upward on the table 10, and the first imaging unit 31 is positioned above the table 10. The irradiation unit 31b irradiates light towards the first side surface 3a at an angle, for example, greater than or equal to 0 degrees and less than or equal to 70 degrees with respect to the normal direction of the first side surface 3a of the chip element 1. The imaging unit 31a images the first side surface 3a at an angle, for example, greater than or equal to 0 degrees and less than or equal to 10 degrees with respect to the normal direction of the first side surface 3a of the chip element 1.

第２撮像ユニット３２は、チップ素体１の第二側面３ｂの光照射及び撮像を行う。第二側面３ｂは、テーブル１０の径方向の外方に向いており、第２撮像ユニット３２は、テーブル１０の径方向の外方に配置されている。照射部３２ｂは、チップ素体１の第二側面３ｂの法線方向に対して、たとえば、０度以上かつ７０度以下の角度で第二側面３ｂに向かって光を照射する。撮像部３２ａは、チップ素体１の第二側面３ｂの法線方向に対して、たとえば、０度以上かつ１０度以下の角度で第二側面３ｂを撮像する。 The second imaging unit 32 irradiates light onto and images the second side surface 3b of the chip element 1. The second side surface 3b faces radially outward from the table 10, and the second imaging unit 32 is positioned radially outward from the table 10. The irradiation unit 32b irradiates light towards the second side surface 3b at an angle of, for example, 0 degrees or more and 70 degrees or less with respect to the normal direction of the second side surface 3b of the chip element 1. The imaging unit 32a images the second side surface 3b at an angle of, for example, 0 degrees or more and 10 degrees or less with respect to the normal direction of the second side surface 3b of the chip element 1.

第３撮像ユニット３３は、チップ素体１の第三側面３ｃの光照射及び撮像を行う。第三側面３ｃは、テーブル１０の下方に向いており、第３撮像ユニット３３は、テーブル１０の下方に配置されている。第３撮像ユニット３３による第三側面３ｃの光照射及び撮像は、テーブル１０越しに行われる。照射部３３ｂは、チップ素体１の第三側面３ｃの法線方向に対して、たとえば、０度以上かつ７０度以下の角度で第三側面３ｃに向かって光を照射する。撮像部３３ａは、チップ素体１の第三側面３ｃの法線方向に対して、たとえば、０度以上かつ１０度以下の角度で第三側面３ｃを撮像する。 The third imaging unit 33 irradiates light onto and images the third side surface 3c of the chip element 1. The third side surface 3c faces downward from the table 10, and the third imaging unit 33 is positioned below the table 10. The third imaging unit 33 irradiates light onto and images the third side surface 3c through the table 10. The irradiation unit 33b irradiates light towards the third side surface 3c at an angle of, for example, 0 degrees or more and 70 degrees or less with respect to the normal direction of the third side surface 3c of the chip element 1. The imaging unit 33a images the third side surface 3c at an angle of, for example, 0 degrees or more and 10 degrees or less with respect to the normal direction of the third side surface 3c of the chip element 1.

第４撮像ユニット３４は、チップ素体１の第四側面３ｄの光照射及び撮像を行う。第四側面３ｄは、テーブル１０の径方向の内方に向いている。第４撮像ユニット３４は、テーブル１０の上方であって、テーブル１０の径方向において載置エリア１２より内方に配置されている。照射部３４ｂは、チップ素体１の第四側面３ｄの法線方向に対して、たとえば、０度以上かつ７０度以下の角度で第四側面３ｄに向かって光を照射する。撮像部３４ａは、チップ素体１の第四側面３ｄの法線方向に対して、たとえば、０度以上かつ１０度以下の角度で第四側面３ｄを撮像する。第４撮像ユニット３４は、第四側面３ｄの光照射及び撮像を行えるように傾けられている。 The fourth imaging unit 34 irradiates light onto and images the fourth side surface 3d of the chip element 1. The fourth side surface 3d faces inward in the radial direction of the table 10. The fourth imaging unit 34 is disposed above the table 10, and inward from the mounting area 12 in the radial direction of the table 10. The irradiation unit 34b irradiates light towards the fourth side surface 3d at an angle of, for example, 0 degrees or more and 70 degrees or less with respect to the normal direction of the fourth side surface 3d of the chip element 1. The imaging unit 34a images the fourth side surface 3d at an angle of, for example, 0 degrees or more and 10 degrees or less with respect to the normal direction of the fourth side surface 3d of the chip element 1. The fourth imaging unit 34 is tilted so that it can irradiate light onto and image the fourth side surface 3d.

第５撮像ユニット３５は、チップ素体１の第五側面３ｅの光照射及び撮像を行う。第五側面３ｅは、テーブル１０の回転方向Ｒに向いている。第５撮像ユニット３５は、テーブル１０の上方であって、テーブル１０の回転方向Ｒの反対方向に向くように配置されている。照射部３５ｂは、チップ素体１の第五側面３ｅの法線方向に対して、たとえば、０度以上かつ７０度以下の角度で第五側面３ｅに向かって光を照射する。撮像部３５ａは、チップ素体１の第五側面３ｅの法線方向に対して、たとえば、２０度以上かつ３０度以下の角度で第五側面３ｅを撮像する。第５撮像ユニット３５は、第五側面３ｅの光照射及び撮像を行えるように傾けられている。 The fifth imaging unit 35 irradiates light onto and images the fifth side surface 3e of the chip element 1. The fifth side surface 3e faces the rotation direction R of the table 10. The fifth imaging unit 35 is positioned above the table 10 so as to face in the opposite direction to the rotation direction R of the table 10. The irradiation unit 35b irradiates light towards the fifth side surface 3e at an angle of, for example, 0 degrees or more and 70 degrees or less with respect to the normal direction of the fifth side surface 3e of the chip element 1. The imaging unit 35a images the fifth side surface 3e at an angle of, for example, 20 degrees or more and 30 degrees or less with respect to the normal direction of the fifth side surface 3e of the chip element 1. The fifth imaging unit 35 is tilted so as to be able to irradiate light onto and image the fifth side surface 3e.

第６撮像ユニット３６は、チップ素体１の第六側面３ｆの光照射及び撮像を行う。第六側面３ｆは、テーブル１０の回転方向Ｒの反対方向に向いている。第６撮像ユニット３６は、テーブル１０の上方であって、テーブル１０の回転方向Ｒに向くように配置されている。第６撮像ユニット３６は、第六側面３ｆの光照射及び撮像を行えるように傾けられている。照射部３６ｂは、チップ素体１の第六側面３ｆの法線方向に対して、たとえば、０度以上かつ７０度以下の角度で第六側面３ｆに向かって光を照射する。撮像部３６ａは、チップ素体１の第六側面３ｆの法線方向に対して、たとえば、２０度以上かつ３０度以下の角度で第六側面３ｆを撮像する。 The sixth imaging unit 36 irradiates light onto and images the sixth side surface 3f of the chip element 1. The sixth side surface 3f faces in the opposite direction to the rotation direction R of the table 10. The sixth imaging unit 36 is positioned above the table 10 and faces the rotation direction R of the table 10. The sixth imaging unit 36 is tilted so that it can irradiate light onto and image the sixth side surface 3f. The irradiation unit 36b irradiates light onto the sixth side surface 3f at an angle of, for example, 0 degrees or more and 70 degrees or less with respect to the normal direction of the sixth side surface 3f of the chip element 1. The imaging unit 36a images the sixth side surface 3f at an angle of, for example, 20 degrees or more and 30 degrees or less with respect to the normal direction of the sixth side surface 3f of the chip element 1.

図３は、図２のＩＩＩ－ＩＩＩ線に沿った断面図である。この図では、テーブル１０と、テーブル１０上に載置されたチップ素体１と、チップ素体１の第三側面３ｃの光照射及び撮像を行う第３撮像ユニット３３とが示されている。第三側面３ｃは、テーブル１０と対向し、テーブル１０越しに光が照射されるチップ素体１の一側面の一例である。テーブル１０は、載置エリア１２において、基板領域１４を有し、基板領域１４は、互いに対向する第一面１４ａと第二面１４ｂとを含んでいる。基板領域１４は、透明なガラス又は合成樹脂からなる。本明細書において、「透明」とは、撮像ユニットの照射部から出射される光に対して透明であることを意味する。本実施形態では、第二面１４ｂから入射し基板領域１４を透過する光の第一面１４ａでの反射が抑制されているテーブル１０が用意されている。 Figure 3 is a cross-sectional view taken along line III-III in Figure 2. This figure shows a table 10, a chip element 1 placed on the table 10, and a third imaging unit 33 that irradiates light and images the third side surface 3c of the chip element 1. The third side surface 3c faces the table 10 and is an example of one side surface of the chip element 1 onto which light is irradiated through the table 10. The table 10 has a substrate region 14 in the mounting area 12, and the substrate region 14 includes a first surface 14a and a second surface 14b that face each other. The substrate region 14 is made of transparent glass or synthetic resin. In this specification, "transparent" means transparent to light emitted from the irradiation section of the imaging unit. In this embodiment, a table 10 is prepared in which reflection at the first surface 14a of light that enters from the second surface 14b and passes through the substrate region 14 is suppressed.

チップ素体１は、その一側面が第一面１４ａと対向するように第一面１４ａ上に載置されている。本実施形態では、第一面１４ａと対向する一側面は、第三側面３ｃである。一側面が第一面１４ａ上に載置されている形態としては、一側面が間接的に第一面１４ａ上に載置されている形態も含む。チップ素体１と基板領域１４との間に別の部材が配置されていてもよい。第３撮像ユニット３３において、照射部３３ｂは、一側面（第三側面３ｃ）に、第二面１４ｂ側から基板領域１４越しに光を照射する。撮像部３３ａは、第三側面３ｃによって反射された光を基板領域１４越しに受光する。照射部３３ｂからの光は、白色光であってもよく、赤色光であってもよい。 The chip element 1 is placed on the first surface 14a so that one side surface faces the first surface 14a. In this embodiment, the side surface facing the first surface 14a is the third side surface 3c. The form in which one side surface is placed on the first surface 14a also includes a form in which one side surface is indirectly placed on the first surface 14a. Another member may be disposed between the chip element 1 and the substrate region 14. In the third imaging unit 33, the irradiation section 33b irradiates the one side surface (the third side surface 3c) with light from the second surface 14b side through the substrate region 14. The imaging section 33a receives the light reflected by the third side surface 3c through the substrate region 14. The light from the irradiation section 33b may be white light or red light.

テーブル１０は、載置エリア１２において、基板領域１４の第一面１４ａ上に反射抑制領域１６を更に有している。本実施形態では、テーブル１０として、反射抑制領域１６が、第二面１４ｂから入射し基板領域１４を透過する光の第一面１４ａでの反射を抑制するテーブル１０が用意されている。チップ素体１は、その一側面が第一面１４ａと対向するように反射抑制領域１６上に載置されていてもよい。反射抑制領域１６は、透明な材料からなる。反射抑制領域１６は、たとえば、基板領域１４上に反射防止フィルム又は反射防止コーティングを設けることによって形成される。図３は、基板領域１４上に反射防止フィルム又は反射防止コーティングが形成された例を示している。反射防止フィルムは、基板領域１４上に貼付されたシート状の部材である。反射防止コーティングは、コーティング剤を基板領域１４上に塗布して形成された膜状の部材である。反射防止フィルム及び反射防止コーティングは、たとえば、ガラスより屈折率の小さな材料からなる誘電体層からなる。誘電体としては、ＴｉＯ_２、Ｔａ_２Ｏ_５、Ａｌ_２Ｏ_３、ＳｉＯ_２、又はＭｇＦ_２がある。 The table 10 further has a reflection suppression region 16 on the first surface 14a of the substrate region 14 in the placement area 12. In this embodiment, the table 10 is prepared as the table 10, in which the reflection suppression region 16 suppresses reflection at the first surface 14a of light incident from the second surface 14b and transmitted through the substrate region 14. The chip element 1 may be placed on the reflection suppression region 16 so that one side surface faces the first surface 14a. The reflection suppression region 16 is made of a transparent material. The reflection suppression region 16 is formed, for example, by providing an anti-reflection film or an anti-reflection coating on the substrate region 14. FIG. 3 shows an example in which an anti-reflection film or an anti-reflection coating is formed on the substrate region 14. The anti-reflection film is a sheet-like member attached on the substrate region 14. The anti-reflection coating is a film-like member formed by applying a coating agent to the substrate region 14. The anti-reflection film and the anti-reflection coating are, for example, dielectric layers made of a material having a smaller refractive index than glass. _The dielectric material may be _TiO2 , _Ta2O5 _, _Al2O3 , _SiO2 , or _MgF2 .

反射抑制領域１６は、基板領域１４自体の表面及びその近傍領域の組成を変化させることによって、当該基板領域１４上に形成されてもよい。この場合、基板領域１４の一部が、反射抑制領域１６に変化し、その結果、基板領域１４上に反射抑制領域１６が設けられる。基板領域１４と反射抑制領域１６とは、一体化されている。基板領域１４は、たとえば、基板領域１４の表面に対する、レーザ光の照射又は化学物質の付与によって、反射抑制領域１６に変化してもよい。化学物質の付与では、たとえば、化学物質を塗布してもよく、化学物質を蒸着してもよい。 The reflection suppression region 16 may be formed on the substrate region 14 by changing the composition of the surface of the substrate region 14 itself and the region adjacent thereto. In this case, a part of the substrate region 14 is changed into the reflection suppression region 16, and as a result, the reflection suppression region 16 is provided on the substrate region 14. The substrate region 14 and the reflection suppression region 16 are integrated. The substrate region 14 may be changed into the reflection suppression region 16, for example, by irradiating the surface of the substrate region 14 with laser light or by applying a chemical substance. When applying a chemical substance, for example, the chemical substance may be applied or vapor-deposited.

本実施形態では、載置エリア１２における基板領域１４は、テーブル１０に含まれる周縁の一領域であり、その一領域上に反射抑制領域１６が形成されている。テーブル１０は、一領域である基板領域１４に透明性を有していればよいが、当該テーブル１０の全領域において透明性を有していてもよい。テーブル１０は、当該テーブル１０の全領域に反射抑制領域１６を有していてもよい。テーブル１０は、載置エリア１２以外の基部エリア１３に、基体領域１８を有している。基体領域１８は、基板領域１４と同時に形成され基板領域１４と一体の領域であってよい。この場合、基板領域１４と基体領域１８とが同時に形成された後に、基板領域１４のみに反射抑制領域１６が形成されてもよい。基体領域１８は、基板領域１４と別々に形成され、その形成後に基板領域１４と一体化されていてもよい。この場合、基板領域１４のみに反射抑制領域１６が形成され、反射抑制領域１６が形成された基板領域１４と、反射抑制領域が形成されない基体領域１８とが、互いに一体化されてもよい。基板領域１４は、基体領域１８を構成する材料と同一の材料から成っていてもよい。 In this embodiment, the substrate region 14 in the placement area 12 is a peripheral region included in the table 10, and the reflection suppression region 16 is formed on that region. The table 10 may be transparent in the substrate region 14, which is one region, but may be transparent in the entire region of the table 10. The table 10 may have the reflection suppression region 16 in the entire region of the table 10. The table 10 has a base region 18 in the base area 13 other than the placement area 12. The base region 18 may be formed simultaneously with the substrate region 14 and may be an area integral with the substrate region 14. In this case, the reflection suppression region 16 may be formed only in the substrate region 14 after the substrate region 14 and the substrate region 18 are formed simultaneously. The base region 18 may be formed separately from the substrate region 14 and integrated with the substrate region 14 after its formation. In this case, the reflection suppression region 16 may be formed only in the substrate region 14, and the substrate region 14 in which the reflection suppression region 16 is formed and the base region 18 in which the reflection suppression region is not formed may be integrated with each other. The substrate region 14 may be made of the same material as the material constituting the base region 18.

本実施形態では、基板領域１４の屈折率は、たとえば、１．４５～１．５５である。反射抑制領域１６の屈折率は、たとえば、１．３０～１．４０である。反射抑制領域１６の厚さは、たとえば、１００μｍ～２５０μｍである。 In this embodiment, the refractive index of the substrate region 14 is, for example, 1.45 to 1.55. The refractive index of the reflection suppression region 16 is, for example, 1.30 to 1.40. The thickness of the reflection suppression region 16 is, for example, 100 μm to 250 μm.

図４の（ａ）は、本実施形態に係るテーブル１０の基板領域１４側からチップ素体１の一側面（第三側面３ｃ）に入射した光の経路を示す図である。上述したように、チップ素体１の第三側面３ｃは、その全域において平坦ではなく、一部に窪み４を有することがある。この図では、チップ素体１の第三側面３ｃに存在する窪み４を拡大して示している。窪み４は、反射抑制領域１６の最外面１６ａから窪んだところまでの深さｄを有している。反射抑制領域１６の最外面１６ａは、載置エリア１２におけるテーブル１０の最上面である。深さｄの大きさは、窪み４の形状に応じて変化する。 Figure 4 (a) is a diagram showing the path of light incident on one side (third side 3c) of the chip element 1 from the substrate region 14 side of the table 10 according to this embodiment. As described above, the third side 3c of the chip element 1 is not flat over its entire area, and may have a depression 4 in part. This figure shows an enlarged view of the depression 4 present on the third side 3c of the chip element 1. The depression 4 has a depth d from the outermost surface 16a of the reflection suppression region 16 to the depression. The outermost surface 16a of the reflection suppression region 16 is the top surface of the table 10 in the mounting area 12. The magnitude of the depth d varies depending on the shape of the depression 4.

図４の（ａ）に示す例では、基板領域１４の上に反射抑制領域１６が配置している。反射抑制領域１６は、ＭｇＦ_２コーティング膜からなる。反射抑制領域１６が配置されているので、基板領域１４の第二面１４ｂから当該基板領域１４内に入射した光（入射光Ｌ１）に対しては、反射抑制領域１６に対向している基板領域１４の第一面１４ａにおける反射が抑制されている。反射抑制領域１６が配置されている場合、第二面１４ｂから入射し基板領域１４を透過した入射光Ｌ１は、第三側面３ｃによって反射された反射光Ｌ２を生成するが、第一面１４ａでの反射光を生成し難い。 In the example shown in FIG. 4A, the reflection suppression region 16 is disposed on the substrate region 14. The reflection suppression region 16 is made of an _MgF2 coating film. Since the reflection suppression region 16 is disposed, the reflection of the light (incident light L1) incident on the second surface 14b of the substrate region 14 into the substrate region 14 is suppressed on the first surface 14a of the substrate region 14 facing the reflection suppression region 16. When the reflection suppression region 16 is disposed, the incident light L1 incident on the second surface 14b and transmitted through the substrate region 14 generates reflected light L2 reflected by the third side surface 3c, but it is difficult to generate reflected light on the first surface 14a.

反射抑制領域１６の最外面１６ａは、所定の表面粗さを有する凹凸を含んでいてもよい。基板領域１４の第一面１４ａは、所定の表面粗さを有する凹凸を含んでいてもよい。最外面１６ａの表面粗さは、第一面１４ａの表面粗さより大きくてもよい。最外面１６ａの表面粗さが第一面１４ａの表面粗さ以下である構成では、チップ素体１が、テーブル１０の回転に伴い、最外面１６ａ上を動くおそれがある。この場合、撮像ユニット３０は、チップ素体１の各側面を適切に撮像しがたい。これに対して、最外面１６ａの表面粗さが第一面１４ａの表面粗さより大きい構成では、チップ素体１は、最外面１６ａ上で動きがたいので、撮像ユニット３０は、チップ素体１の各側面を適切に撮像する。
最外面１６ａ及び第一面１４ａの表面粗さは、たとえば、最大高さ（Ｒｚ）で規定される。最大高さ（Ｒｚ）は、ＪＩＳＢ０６０１：２００１（ＩＳＯ４２８７：１９９７）に定義されている。最外面１６ａの表面粗さは、たとえば、１２～２０μｍである。最外面１６ａの表面粗さの一例は、１４μｍである。第一面１４ａの表面粗さは、たとえば、２～１０μｍである。第一面１４ａの表面粗さの一例は、６μｍである。 The outermost surface 16a of the reflection suppression region 16 may include irregularities having a predetermined surface roughness. The first surface 14a of the substrate region 14 may include irregularities having a predetermined surface roughness. The surface roughness of the outermost surface 16a may be greater than the surface roughness of the first surface 14a. In a configuration in which the surface roughness of the outermost surface 16a is equal to or less than the surface roughness of the first surface 14a, the chip element 1 may move on the outermost surface 16a as the table 10 rotates. In this case, it is difficult for the imaging unit 30 to properly image each side surface of the chip element 1. In contrast, in a configuration in which the surface roughness of the outermost surface 16a is greater than the surface roughness of the first surface 14a, the chip element 1 is difficult to move on the outermost surface 16a, so that the imaging unit 30 properly images each side surface of the chip element 1.
The surface roughness of the outermost surface 16a and the first surface 14a is defined, for example, by the maximum height (Rz). The maximum height (Rz) is defined in JIS B 0601:2001 (ISO 4287:1997). The surface roughness of the outermost surface 16a is, for example, 12 to 20 μm. An example of the surface roughness of the outermost surface 16a is 14 μm. The surface roughness of the first surface 14a is, for example, 2 to 10 μm. An example of the surface roughness of the first surface 14a is 6 μm.

図４の（ｂ）は、比較例に係るテーブル１０ｐの基板領域１４側からチップ素体１の一側面（第三側面３ｃ）に入射した光の経路を示す図である。この図でも、分かりやすく説明するために、窪み４を拡大して示している。窪み４は、基板領域１４の第一面１４ａから窪んだところまでの深さｄを有している。窪み４には、空気が入り込んでいる。基板領域１４の第一面１４ａは、載置エリア１２におけるテーブル１０ｐの最上面である。 Figure 4(b) is a diagram showing the path of light incident on one side (third side 3c) of the chip element 1 from the substrate region 14 side of the table 10p in the comparative example. In this figure, the depression 4 is shown enlarged for easier understanding. The depression 4 has a depth d from the first surface 14a of the substrate region 14 to the recessed portion. Air has entered the depression 4. The first surface 14a of the substrate region 14 is the top surface of the table 10p in the mounting area 12.

本比較例では、図４の（ａ）のテーブル１０と異なり、基板領域１４の上に反射抑制領域が配置されていない。反射抑制領域がないので、第二面１４ｂから入射し基板領域１４を透過した入射光Ｌ１は、基板領域１４の第一面１４ａでの反射を起こし易い。基板領域１４を透過した入射光Ｌ１は、第三側面３ｃによって反射された反射光Ｌ２と、基板領域１４の第一面１４ａで反射された反射光Ｌ３とを生成する。 In this comparative example, unlike the table 10 in FIG. 4(a), no reflection suppression area is disposed on the substrate area 14. Because there is no reflection suppression area, incident light L1 that enters from the second surface 14b and passes through the substrate area 14 is likely to be reflected on the first surface 14a of the substrate area 14. Incident light L1 that passes through the substrate area 14 generates reflected light L2 reflected by the third side surface 3c and reflected light L3 reflected on the first surface 14a of the substrate area 14.

窪み４の空気内から第三側面３ｃにまで進んだ入射光Ｌ１は、空気と第三側面３ｃとの界面での固定端反射によって反射光Ｌ２を生成する。反射光Ｌ２の位相は、入射光Ｌ１の位相と比べて、半波長分に相当するπだけずれている。第二面１４ｂから基板領域１４内を進み第一面１４ａにまで進んだ入射光Ｌ１は、第一面１４ａでの自由端反射によって反射光Ｌ３を生成する。反射光Ｌ３の位相は、入射光Ｌ１の位相からずれていない。したがって、反射光Ｌ２と反射光Ｌ３とは、深さｄの大きさに応じて、互いに強め合うときと、互いに弱め合うときとがある。図４の（ｂ）に示されるように、深さｄの大きさは、窪み４の形状に応じて変化しているので、反射光Ｌ２と反射光Ｌ３とは、互いに強め合うときと互いに弱め合うときとが繰り返された干渉縞を形成する。撮像部３３ａが感受する光は、反射光Ｌ２と反射光Ｌ３との二つの光であるので、第三側面３ｃを撮像した画像のうち、窪み４に対応する部分には干渉縞が加わることとなる。 The incident light L1 that has traveled from the air of the cavity 4 to the third side surface 3c generates a reflected light L2 by fixed end reflection at the interface between the air and the third side surface 3c. The phase of the reflected light L2 is shifted by π, which corresponds to a half wavelength, compared to the phase of the incident light L1. The incident light L1 that has traveled from the second surface 14b through the substrate region 14 to the first surface 14a generates a reflected light L3 by free end reflection at the first surface 14a. The phase of the reflected light L3 is not shifted from the phase of the incident light L1. Therefore, depending on the depth d, the reflected light L2 and the reflected light L3 may strengthen each other or weaken each other. As shown in (b) of FIG. 4, the depth d changes depending on the shape of the cavity 4, so that the reflected light L2 and the reflected light L3 form an interference fringe in which the reflected light L2 and the reflected light L3 repeatedly strengthen each other and weaken each other. The light that the imaging unit 33a receives is two types of light, reflected light L2 and reflected light L3, so interference fringes are added to the portion of the image of the third side surface 3c that corresponds to the depression 4.

以上説明したように、本実施形態に係る外観検査方法では、第二面１４ｂ側から基板領域１４越しにチップ素体１の一側面（第三側面３ｃ）に照射された光は、当該一側面で反射する。基板領域１４の第一面１４ａでの反射が抑制されているので、第二面１４ｂから入射し基板領域１４を透過した光（入射光Ｌ１）は、第一面１４ａに至る際に、当該第一面１４ａで反射され難い。本実施形態に係る外観検査方法は、光照射による干渉縞の発生を抑制する。 As described above, in the visual inspection method according to this embodiment, light irradiated from the second surface 14b side onto one side surface (third side surface 3c) of the chip element 1 through the substrate region 14 is reflected by that one side surface. Because reflection by the first surface 14a of the substrate region 14 is suppressed, light (incident light L1) that is incident from the second surface 14b and transmitted through the substrate region 14 is unlikely to be reflected by the first surface 14a when it reaches the first surface 14a. The visual inspection method according to this embodiment suppresses the occurrence of interference fringes due to light irradiation.

本実施形態では、テーブル１０として、第一面１４ａ上に反射抑制領域１６が設けられており、反射抑制領域１６が、第二面１４ｂから入射し基板領域１４を透過する光の第一面１４ａでの反射を抑制するテーブル１０が用意されている。この場合、光照射による干渉縞の発生が確実に抑制される。 In this embodiment, the table 10 is provided with a reflection suppression region 16 on the first surface 14a, and the reflection suppression region 16 suppresses the reflection of light incident on the second surface 14b and passing through the substrate region 14 at the first surface 14a. In this case, the occurrence of interference fringes due to light irradiation is reliably suppressed.

本実施形態では、チップ素体１は、セラミック焼成体である。この場合、セラミック焼成体の一側面（第三側面３ｃ）の外観検査において、干渉縞の発生がより確実に抑制される。 In this embodiment, the chip element 1 is a fired ceramic body. In this case, the occurrence of interference fringes is more reliably suppressed during visual inspection of one side surface (third side surface 3c) of the fired ceramic body.

本実施形態では、チップ素体１は、外表面に端子電極を形成する前のセラミック焼成体である。この場合、端子電極を有しないセラミック焼成体に対して、干渉縞の発生がより確実に抑制される。 In this embodiment, the chip element 1 is a fired ceramic body before terminal electrodes are formed on its outer surface. In this case, the occurrence of interference fringes is more reliably suppressed compared to a fired ceramic body that does not have terminal electrodes.

本実施形態では、一側面（第三側面３ｃ）の表面粗さは、０μｍより大きく０．１μｍ以下である。この場合、チップ素体１の第三側面３ｃでの光（入射光Ｌ１）の散乱を低減した上で、干渉縞の発生が抑制される。 In this embodiment, the surface roughness of one side surface (third side surface 3c) is greater than 0 μm and less than or equal to 0.1 μm. In this case, the scattering of light (incident light L1) at the third side surface 3c of the chip element 1 is reduced, and the occurrence of interference fringes is suppressed.

本実施形態では、光（入射光Ｌ１）は、赤色光である。この場合、チップ素体１の一側面（第三側面３ｃ）における色むらが容易に検出される。 In this embodiment, the light (incident light L1) is red light. In this case, color unevenness on one side (third side 3c) of the chip element 1 can be easily detected.

以上、本発明の実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。 Although the embodiments of the present invention have been described above, the present invention is not necessarily limited to the above-described embodiments, and various modifications are possible without departing from the spirit of the present invention.

１…チップ素体、３ｃ…第三側面（一側面）、１０…テーブル、１４…基板領域、１４ａ…第一面、１４ｂ…第二面、１６…反射抑制領域、Ｌ１…入射光（光）。 1... chip element, 3c... third side (one side), 10... table, 14... substrate region, 14a... first surface, 14b... second surface, 16... anti-reflection region, L1... incident light (light).

Claims

A method for visually inspecting one side of a chip element, which is a ceramic sintered body before forming terminal electrodes on an outer surface thereof , and which is formed by sintering and barrel polishing a plurality of laminated and pressure-bonded ceramic green sheets , the one side having a surface roughness of more than 0 μm and not more than 0.1 μm, by irradiating the one side with light, the one side comprising:
a table on which the chip element is placed, the table having a substrate region including a first surface and a second surface opposed to each other, and a reflection suppression region provided on the first surface, the reflection suppression region suppressing reflection, on the first surface, of light incident from the second surface and transmitted through the substrate region;
placing the chip element in contact with the reflection suppressing region so that the one side surface faces the first surface;
A visual inspection method, comprising irradiating the one side surface with red light from the second surface side through the substrate area.

The visual inspection method according to claim 1, wherein the table is provided with the anti-reflection region on the first surface only in a placement area for placing the chip element.

The visual inspection method according to claim 2, wherein the table is a table in which the placement area is located on the periphery of the table.

4. The appearance inspection method according to claim 1, wherein a surface roughness of an outermost surface of the reflection suppression region is greater than a surface roughness of the first surface.