JP7697082B2 - パワーエレクトロニクスデバイスがフリップチップ内に組み込まれたパワーエレクトロニクスアセンブリ - Google Patents

Description

本明細書は概して、パワーエレクトロニクスアセンブリに関し、より具体的には、コンパクトなパッケージサイズを達成しつつ全体的な熱抵抗が低いパワーエレクトロニクスアセンブリについての装置及び方法に関する。

車両においてエレクトロニクスの使用が増加しているため、エレクトロニクスシステムをよりコンパクトにする必要がある。当該エレクトロニクスシステムの構成要素の１つは、インバータ内のスイッチとして使用され得るパワーエレクトロニクスアセンブリのパワーエレクトロニクスデバイスである。パワーエレクトロニクスデバイスは、熱が生成されるため多くの冷却を必要とする。

更に、従来のパワーエレクトロニクスアセンブリは、異なる材料から形成された複数の層を含み、これは、層の各々の界面で異なる膨張率をもたらす。したがって、応力の蓄積を低減し、反りを軽減するために、同じ数の層がパワーエレクトロニクスデバイスの各々の側に提供され得る。しかしながら、これは、他の場合には不必要である追加の層を必要とし、したがって、パワーエレクトロニクスアセンブリの総フットプリントを増加させ得る。これらの理由などから、コンパクトなパッケージサイズを維持しつつ、パワーエレクトロニクスデバイスの冷却を改善する必要がある。

一実施形態では、パワーエレクトロニクスアセンブリは、複数の電気導電性論理層と、複数の電気導電性電源層と、複数の電気導電性論理層及び複数の電気導電性電源層間に設けられたラミネートパネルと、を含む回路基板アセンブリを含む。ラミネートパネルは、基板及びパワーエレクトロニクスデバイスを含むパワーエレクトロニクスデバイスアセンブリを含む。基板は、グラファイト層と、グラファイト層を覆う金属層であって、金属層の外面に凹部が形成された金属層と、を含む。パワーエレクトロニクスデバイスは、基板の外面の凹部内で接合されている。各々の電気導電性論理層は、ラミネートパネルの第１の面に設けられており、各々の電気導電性電源層は、ラミネートパネルの第１の面と反対側にあるラミネートパネルの第２の面に設けられている。

別の実施形態では、パワーエレクトロニクスアセンブリは、複数の電気導電性論理層と、複数の電気導電性電源層と、複数の電気導電性論理層及び複数の電気導電性電源層間に設けられたラミネートパネルと、を含む回路基板アセンブリ、及び冷却板を含む。回路基板アセンブリは、冷却板の面に実装されている。ラミネートパネルは、基板及びパワーエレクトロニクスデバイスを含むパワーエレクトロニクスデバイスアセンブリを含む。基板は、グラファイト層と、グラファイト層を覆う金属層であって、金属層の外面に凹部が形成された金属層と、を含む。パワーエレクトロニクスデバイスは、基板の外面の凹部内で接合されている。複数のビアは、パワーエレクトロニクスデバイスの各々を複数の電気導電性論理層及び複数の電気導電性電源層に熱的に接続している。各々の電気導電性論理層は、ラミネートパネルの第１の面に設けられており、各々の電気導電性電源層は、ラミネートパネルの第１の面と反対側にあるラミネートパネルの第２の面に設けられている。

更に別の実施形態では、方法は、冷却板の第１の面に第１の電気絶縁層を設けることと、冷却板と反対側の第１の電気絶縁層に回路基板アセンブリを設けることと、を含む。回路基板アセンブリは、複数の電気導電性論理層と、複数の電気導電性電源層と、複数の電気導電性論理層及び複数の電気導電性電源層間に設けられたラミネートパネルと、を含む。ラミネートパネルは、基板及びパワーエレクトロニクスデバイスを備えるパワーエレクトロニクスデバイスアセンブリを含む。基板は、グラファイト層と、グラファイト層を覆う金属層であって、金属層の外面に凹部が形成された金属層と、を含む。パワーエレクトロニクスデバイスは、基板の外面の凹部内で接合されている。各々の電気導電性論理層は、ラミネートパネルの第１の面に設けられており、各々の電気導電性電源層は、ラミネートパネルの第１の面と反対側にあるラミネートパネルの第２の面に設けられている。

本明細書で記載される実施形態によって提供されるこれらの特徴及び追加の特徴は、図面と併せて以下の詳細な説明を考慮すると、より完全に理解されるであろう。

図面に記載される実施形態は本質的に、実例的で例示的なものであって、特許請求の範囲によって定められる主題を限定することを意図したものではない。以下の図面と併せて読むと、実例的な実施形態の以下の詳細な説明を理解することができ、当該図面では、同様の構造は、同様の参照番号を用いて示される。

本明細書で記載及び説明される１つ以上の実施形態に係る、冷却板及び回路基板アセンブリを含むパワーエレクトロニクスアセンブリの組立斜視図を概略的に示す図である。 本明細書で記載及び説明される１つ以上の実施形態に係る、図１のパワーエレクトロニクスアセンブリの分解斜視図を概略的に示す図である。 本明細書で記載及び説明される１つ以上の実施形態に係る、図１のパワーエレクトロニクスアセンブリの冷却板の部分斜視図を概略的に示す図である。 本明細書で記載及び説明される１つ以上の実施形態に係る、基板及びパワーエレクトロニクスデバイスを含むパワーエレクトロニクスデバイスアセンブリの分解斜視図を概略的に示す図である。 本明細書で記載及び説明される１つ以上の実施形態に係る、図４のパワーエレクトロニクスデバイスアセンブリの断面図を概略的に示す図である。 本明細書で記載及び説明される１つ以上の実施形態に係る、図５の複数のパワーエレクトロニクスデバイスアセンブリを含むラミネートパネルの部分斜視図を概略的に示す図である。 本明細書で記載及び説明される１つ以上の実施形態に係る、上方の導電層と下方の導電層との間に設けられた図６のラミネートパネルを含む、部分的に形成された回路基板アセンブリの断面図を概略的に示す図である。 本明細書で記載及び説明される１つ以上の実施形態に係る、図７の部分的に形成された回路基板アセンブリの断面図を概略的に示し、当該部分的に形成された回路基板アセンブリは、第１の電気導電性論理層と第１の電気導電性電源層との間に設けられている図である。 本明細書で記載及び説明される１つ以上の実施形態に係る、図８の部分的に形成された回路基板アセンブリの断面図を概略的に示し、当該部分的に形成された回路基板アセンブリにはビアが形成されている図である。 本明細書で記載及び説明される１つ以上の実施形態に係る、ビアが充填された状態である、図９の部分的に形成された回路基板アセンブリの断面図を概略的に示す図である。 本明細書で記載及び説明される１つ以上の実施形態に係る、図１０の回路基板アセンブリの断面図を概略的に示し、当該回路基板アセンブリは、第２の電気導電性論理層と第２の電気導電性電源層との間に設けられ、図１の回路基板アセンブリを形成している図である。 本明細書で記載及び説明される１つ以上の実施形態に係る、図１のパワーエレクトロニクスアセンブリの断面図を概略的に示す図である。

本明細書で記載される実施形態は概して、回路基板アセンブリが冷却板に接続されたパワーエレクトロニクスアセンブリを対象とする。回路基板アセンブリは、基板を含む、本明細書でフリップチップと呼ばれ得る反転パワーエレクトロニクスデバイスアセンブリを含む。パワーエレクトロニクスデバイスは、基板内に組み込まれ得る。本明細書で述べられるように、反転した向きのパワーエレクトロニクスデバイスアセンブリは、冷却板と反対側の方向に向くのではなく冷却板に向くように、基板内に組み込まれたパワーエレクトロニクスデバイスを配置している。

本開示のパワーエレクトロニクスデバイスアセンブリは、基板に取り付けられたパワーエレクトロニクスデバイスを備える。以下でより詳細に記載されるように、基板は、向上した熱拡散能力を提供するグラファイト層を含む。更に、本開示の実施形態は、パワーエレクトロニクスデバイスを冷却板から電気的に絶縁する１つ以上の電気絶縁層を含む。電気絶縁が基板自体によって提供されるため、例えば、基板の電気絶縁層により、プリント回路基板と冷却板との間の電気絶縁層を除去することが可能になる。

以下でより詳細に記載されるように、本開示の基板は、冷却板に向かう熱流束フローを促すグラファイト層により、向上した熱特性を提供する。本明細書で記載される基板は、コンパクトなパッケージ内に積層金属と、グラファイトと、１つ以上の電気絶縁層と、を含む。基板を接合する本明細書で記載される接合材料は特に、基板を電気的に絶縁する能力も維持しつつ、他の接合技術に対して熱伝導性を増大させるように構成されている。本明細書で記載されるデバイス、システム、及び装置は、基板から冷却板への熱流束を改善し、それによって、回路基板アセンブリについての熱拡散性能及び冷却性能を増大させる。

本明細書で記載される冷却板、パワーエレクトロニクスデバイスアセンブリ、回路基板アセンブリ、パワーエレクトロニクスアセンブリ、及び同種のものは、電化車両、例えば、電気自動車、ハイブリッド電気自動車、任意の電気モータ、発電機、産業用ツール、家庭電化製品、及び同種のものにおいて使用され得るが、これらに限定されない。本明細書で記載される様々なアセンブリは、電気モータ及び／又はバッテリに電気的に接続されてもよく、直流（ＤＣ）電力を交流（ＡＣ）電力に変換するように動作可能であるインバータ回路として構成されてもよい。

本明細書で使用される「パワーエレクトロニクスデバイス」は、ＤＣ電力をＡＣ電力に変換し、逆もまた同様に変換するために使用される任意の電気構成要素を意味する。実施形態は、ＡＣ－ＡＣコンバータ及びＤＣ－ＤＣコンバータ用途においても採用され得る。パワーエレクトロニクスデバイスの非限定的な例には、パワー金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、サイリスタ、及びパワートランジスタが含まれる。

本明細書で使用される「完全に組み込まれる」というフレーズは、構成要素の各面が基板によって囲まれていることを意味する。例えば、パワーエレクトロニクスデバイスアセンブリが回路基板によって完全に組み込まれる場合、それは、回路基板の材料が回路基板の各面を覆うことを意味する。構成要素の１つ以上の面が露出している場合、構成要素は、「部分的に組み込まれている」。

本明細書で使用される「基板」は、パワーエレクトロニクスデバイスに取り付けられるように動作可能な実装基板であって、金属層、グラファイト層、及び電気絶縁層のうちの１つ以上を含む。

パワーエレクトロニクスアセンブリ、パワーエレクトロニクスデバイスアセンブリ、及び冷却板の様々な実施形態が以下で詳細に記載される。同じ部分又は同様の部分を指すために、可能な限り、図面全体を通じて同じ参照番号を使用する。

ここで、図１及び図２を参照すると、例示的なパワーエレクトロニクスアセンブリ１００が概して、組立図及び分解図でそれぞれ示されている。図１及び図２に示されるパワーエレクトロニクスアセンブリ１００は、冷却板１０２と回路基板アセンブリ１０６とを含む。冷却板１０２は、回路基板アセンブリ１０６の基板材料に接続されたパワーエレクトロニクスデバイス１４０（図４参照）から熱流束を除去することができる任意のデバイスであり得る。冷却板１０２についての非限定的な例には、ヒートシンク、単相液冷、２相液冷、及びベーパチャンバが含まれる。図１及び図２は、単相液冷デバイスとして構成された冷却板１０２を示す。冷却板１０２は、冷却板１０２内で流体チャンバ１１５（図１２）に流体接続された流体入口１３２及び流体出口１３４を含む。図１及び図２は、冷却板１０２の同じ側にある流体入口１３２及び流体出口１３４を示しているが、本開示は、このような実施形態に限定されない。すなわち、他の実施形態では、流体入口１３２及び流体出口１３４は、他の面に位置し得る。

図１及び図２を再び参照すると、回路基板アセンブリ１０６は、冷却板１０２の第１の面１０７に接続されている（例えば、取り付けられている）。図１及び図２は、冷却板１０２の貫通孔１０５及び回路基板アセンブリ１０６の貫通孔１０９を通って延びる締結具１０１（例えば、ボルト及びナット）によって冷却板１０２の第１の面１０７に取り付けられるものとして、回路基板アセンブリ１０６を示す。他の実施形態では、貫通孔１０５、１０９及び締結具１０１は、以下に記載されるように省略され得ることを理解されたい。

実施形態では、回路基板アセンブリ１０６は、３Ｄプリント層であり得る。このような実施形態では、回路基板アセンブリ１０６の３Ｄプリント層は、全体的な熱抵抗を低減することを理解されたい。実施形態では、回路基板アセンブリ１０６は、冷却板１０２にラミネートされ得る。しかしながら、回路基板アセンブリ１０６を冷却板１０２に取り付ける他の付加製造プロセスも想定され、本開示の範囲内に含まれる。加えて、本明細書でより詳細に記載されるように、ビア接続又はビアは、回路基板アセンブリ１０６及びパワーエレクトロニクスデバイス１４０（図４）の様々な構成要素間にレーザ穿孔を使用して作られ得る。すなわち、ビアは、回路基板アセンブリ１０６を貫いて各導電層及びパワーエレクトロニクスデバイス１４０の上面まで穿孔される。本明細書でより詳細に記載されるように、ビアは次いで、構成要素間の電気接続を確立するように電気めっき法により銅で充填される。回路基板アセンブリ１０６は概して、図１及び図２に示されているが、アセンブリの個々の層及び様々なステップは、図７～図１２に示される。

ここで、図３～図１２を参照すると、パワーエレクトロニクスアセンブリ１００を製造する個々のステップが示されている。図３に示されるように、第１の電気絶縁層１８０は、回路基板アセンブリ１０６（図１）と冷却板１０２との間の熱抵抗を低下させるように冷却板１０２の第１の面１０７に堆積されて示されている。第１の電気絶縁層１８０は概して、電気絶縁を提供する任意の層、例えば、セラミック又は同種のものであり得る。実施形態では、第１の電気絶縁層１８０は、絶縁金属基板（ＩＭＳ）誘電フィルムを含む。ＩＭＳ誘電フィルムは、固体フィルム層であり得る。他の実施形態では、第１の電気絶縁層１８０は、サーマルグリス層であり得る。第１の電気絶縁層１８０は、専用の貫通孔を有していなくてもよいことに留意されたい。

ここで、図４及び図５を参照すると、それぞれ、例示的な基板１２１の分解下方斜視図及び組立断面図が示されている。基板１２１は、複数の積層された層を含む。特に、図４及び図５に示される基板１２１は、金属層１２２と、金属層１２２内に組み込まれたグラファイト層１２４と、を含む。金属層１２２は、内面１２５と、内面１２５と反対側にある外面１２８と、を含む。実施形態では、金属層１２２は、第１の金属層と第２の金属層とを含み、グラファイト層１２４は、第１の金属層と第２の金属層との間に位置している。金属層１２２は、金属層１２２の外面１２８内に配置された凹部１２７を含む。凹部１２７は、パワーエレクトロニクスデバイス１４０を受け入れるような寸法である。以下でより詳細に記載されるように、金属層１２２は、パワーエレクトロニクスデバイス１４０の底面における電極が（例えば、直接接続及び／又は電気接続ビアを介して）接続される電気導電面を提供する。図４及び図５に示される基板１２１の様々な層は単なる例示であることを理解されたい。すなわち、いくつかの実施形態では、例えば、基板１２１は、金属層間に配置される複数のグラファイト層及び／又は他の層を含み得る。基板１２１は、冷却板１０２に配置されるときに、パワーエレクトロニクスデバイス１４０が、冷却板１０２の方向（すなわち、図面に示される座標軸線の－ｚ方向）であって、反対側の方向（すなわち、座標軸線の＋ｚ方向）ではない方向に向くような、本明細書でより詳細に記載される反転基板１２１であることを理解されたい。

図４及び図５の実施形態における基板１２１は、図４及び図５に示される座標軸線のｚ軸線に沿って対称な基板１２１を提供するように金属層１２２内に組み込まれたグラファイト層１２４を含むことに留意されたい。基板１２１の対称性は、高温接合プロセス中の基板１２１に対する力を均衡させる。金属層１２２及びグラファイト層１２４は、異なる熱膨張係数を有するため、接合プロセス中の熱誘起応力を均衡させるために対称的な基板スタックを有することが望ましい場合がある。

金属層１２２は、任意の好適な金属又は合金で作られ得る。非限定的な例として、銅及びアルミニウムが金属層１２２として使用され得る。基板１２１の金属層１２２は、その外面１２８内に形成された凹部１２７を有する。凹部１２７は、例えば、化学エッチングによって形成され得る。凹部１２７は、パワーエレクトロニクスデバイス１４０を受け入れるようなサイズ及び形状を有する。外面１２８は概して、（金属層１２２の第１の主要な表面又は面として構成された）内面１２５と反対側にある金属層１２２の第２の主要な表面又は面であり得る。すなわち、金属層１２２は、平面層であり得、それによって、内面１２５は、グラファイト層１２４に面し、反対側の外面１２８は、パワーエレクトロニクスデバイス１４０及び回路基板アセンブリ１０６（図１）に面する。

図５の実施形態に示されるグラファイト層１２４は、基板１２１にわたる熱拡散及び冷却板１０２（例えば、図１２参照）に向かう熱拡散の両方を促進するために設けられている。グラファイトの結晶構造は、グラファイトに高い熱伝導性を提供し、冷却板１０２に向かう熱流束の伝導を有用にする。しかしながら、グラファイトは、等温プロファイルを有していない。むしろ、グラファイトは、非等温プロファイルを有し、２つの軸線に沿って高い伝導性を有し、第３の軸線において低い熱伝導性を有する。グラファイトの非等温プロファイルを考慮するために、基板１２１は、基板１２１の長さ寸法が基板１２１の幅寸法よりも大きくなるような矩形形状となるように設計されている。図５を参照して、グラファイト層１２４は、図５に示される座標軸線のｘ軸線及びｚ軸線に沿って高い熱伝導性を有する。したがって、基板１２１は、基板１２１のｘ軸線に沿った寸法が基板１２１のｙ軸線に沿った寸法よりも大きくなるように設計されている。熱流束は、ｘ軸線及びｚ軸線に沿って移動する。以下でより詳細に記載されるように、熱流束は、基板１２１によって、冷却板１０２に向けてｘ軸線に沿って移動する。熱流束はまた、冷却板１０２に向けてｚ軸線に沿って移動する。

図４を再び参照すると、基板１２１及びパワーエレクトロニクスデバイス１４０を含むパワーエレクトロニクスデバイスアセンブリ１４６の分解図が示されている。図４は、基板１２１の凹部１２７に対するパワーエレクトロニクスデバイス１４０及び接合層１４３を示す。例えば、接合層１４３は、はんだ層であり得る。別の例として、接合層１４３は、過渡液相接合層１４３であり得る。パワーエレクトロニクスデバイス１４０は、外向きの面に、複数の大きい電極１４１と複数の小さい電極１４２とを含む。大きい電極１４１は、電源電極であり得る一方、小さい電極１４２は、信号電極であり得る。図４では見ることができないが、パワーエレクトロニクスデバイス１４０は、反対側の内向きの面に１つ以上の電極を更に含むことに留意されたい。パワーエレクトロニクスデバイス１４０の内向きの面における１つ以上の電極は、パワーエレクトロニクスデバイス１４０を凹部１２７内に配置することによって金属層１２２に電気的に接続される。したがって、パワーエレクトロニクスデバイス１４０の内向きの面における電極への電気接続は、金属層１２２によって行われ得る。

上述のように、基板１２１は、パワーエレクトロニクスデバイス１４０が接合される実装基板である。基板１２１は、パワーエレクトロニクスデバイス１４０の内向きの面における電極への接続を行うための電気導電面領域を提供する。基板１２１は、熱拡散機能及び電気絶縁を更に提供する。

ここで、図６を参照すると、ラミネートパネル２００の下方斜視図は、ラミネート材料２０２によって囲まれた１つ以上のパワーエレクトロニクスデバイスアセンブリ１４６を含むように示されている。ラミネートパネル２００は、冷却板１０２（図３）と反対側の第１の電気絶縁層１８０に設けられる。実施形態では、ラミネート材料２０２はＦＲ－４を含むが、代替的な材料が本開示の範囲内に入る。示されているように、合計６つのパワーエレクトロニクスデバイスアセンブリ１４６が、第１の電気絶縁層１８０及びラミネート材料２０２を介して冷却板１０２に３つずつ２行に設けられ接合されている。しかしながら、用途に応じて任意の数のパワーエレクトロニクスデバイスアセンブリ１４６が利用され得ることを理解されたい。

ここで、図７～図１１を参照すると、回路基板アセンブリ１０６を形成する個々のステップが示されている。具体的には、図７を参照すると、ラミネートパネル２００の断面図は、上方の導電層２０６と、コア層２０４を定める下方の導電層２０８と、を含むように示されている。上方の導電層２０６は、ラミネートパネル２００の上方の面２００ａに設けられており、下方の導電層２０８は、ラミネートパネル２００の反対側の下方の面２００ｂに設けられている。上方の導電層２０６は、上方の面２０６ａと、上方の導電層２０６の上方の面２０６ａと反対側にある下方の面２０６ｂと、を有する。同様に、下方の導電層２０８は、上方の面２０８ａと、下方のコア導電層２０８の上方の面２０８ａと反対側にある下方の面２０８ｂと、を有する。図７に示され本明細書で述べられるように、孔は、コア層２０４に形成されており、パワーエレクトロニクスデバイスアセンブリ１４６は、それぞれの孔に挿入されている。したがって、パワーエレクトロニクスデバイス１４０は、下方の導電層２０８を通じて露出している。

ここで、図８を参照すると、第２の電気絶縁層２１０は、上方の導電層２０６の上方の面２０６ａに設けられており、第３の電気絶縁層２１２は、下方の導電層２０８の下方の面２０８ｂに設けられている。第２の電気絶縁層２１０は、上方の面２１０ａと、第２の電気絶縁層２１０の上方の面２１０ａと反対側にある下方の面２１０ｂと、を有する。同様に、第３の電気絶縁層２１２は、上方の面２１２ａと、第３の電気絶縁層２１２の上方の面２１２ａと反対側にある下方の面２１２ｂと、を有する。示されているように、ラミネートパネル２００は、第２の電気絶縁層２１０と第３の電気絶縁層２１２との間に設けられている。第２の電気絶縁層２１０及び第３の電気絶縁層２１２は、第１の電気絶縁層１８０（図３）と同じ材料を含み得ることを理解されたい。依然、図８を参照して、第１の電気導電性論理層２１６は、第２の電気絶縁層２１０の上方の面２１０ａに設けられており、第１の電気導電性電源層２１８は、第３の電気絶縁層２１２の下方の面２１２ｂに設けられている。実施形態では、第１の電気導電性論理層２１６及び第１の電気導電性電源層２１８は銅層である。第１の電気導電性論理層２１６は、上方の面２１６ａと、第１の電気導電性論理層２１６の上方の面２１６ａと反対側にある下方の面２１６ｂと、を有する。同様に、第１の電気導電性電源層２１８は、上方の面２１８ａと、第１の電気導電性電源層２１８の上方の面２１８ａと反対側にある下方の面２１８ｂと、を有する。

図９を参照すると、ビア１１２（電気伝導ビア及びサーマルビアの両方）は、パワーエレクトロニクスデバイスアセンブリ１４６のパワーエレクトロニクスデバイス１４０、第１の電気導電性論理層２１６、及び第１の電気導電性電源層２１８の任意の組み合わせ間で延びるように形成されている。例えば、ビア１１２は、第１の電気導電性論理層２１６と第１の電気導電性電源層２１８との間で延びているように示されている。更に、ビア１１２は、第１の電気導電性論理層２１６及び第１の電気導電性電源層２１８をパワーエレクトロニクスデバイス１４０の底面１４０ｂに電気的に接続するように、第１の電気導電性電源層２１８とパワーエレクトロニクスデバイス１４０の底面１４０ｂとの間で延びているように示されている。更に、ビア１１２は、第１の電気導電性論理層２１６及び第１の電気導電性電源層２１８をパワーエレクトロニクスデバイス１４０の上面１４０ａに電気的に接続するように、第１の電気導電性電源層２１８と基板１２１の底面１２１ｂとの間で延びているように示されている。ビア１１２は、例えば、レーザ穿孔などの任意の好適な方法で形成され得る。本開示の範囲は、図９に示されるビア１１２の特定の構成に限定されることなく、回路基板アセンブリ１０６の固有の需要に基づいて他の構成が想定されることを理解されたい。

ビア１１２は、スイッチング電流用の電流経路を提供するだけでなく、駆動信号をパワーエレクトロニクスデバイス１４０に提供し得る。いくつかの実施形態では、ビア１１２の一部は、駆動信号又はスイッチング電流を伝えないサーマルビアとして構成され得ることに留意されたい。加えて、基板の配置は、本明細書に記載されるように、基板１２１を介したパワーエレクトロニクスデバイス１４０から冷却板１０２（図１２）への流束移動を可能にする。このように、熱流束は最適に、パワーエレクトロニクスデバイス１４０から離れる方向に基板１２１を介して冷却板１０２に向けられる。

ここで、図１０を参照すると、ビア１１２は、各パワーエレクトロニクスデバイスアセンブリ１４６、第１の電気導電性論理層２１６、及び第１の電気導電性電源層２１８間で電気接続を形成するように電気めっきによって銅で充填されている。しかしながら、ビア１１２は、電気めっき以外の任意の他の好適な方法で充填され得ることを理解されたい。

ここで、図１１を参照すると、第１の電気導電性論理層２１６及び第１の電気導電性電源層２１８は、電流を導く指定パターンにエッチングされている。第１の電気導電性論理層２１６及び第１の電気導電性電源層２１８がエッチングされると、図８～図１０に関して上述したステップが繰り返されて、その結果、第４の電気絶縁層２２０は、第１の電気導電性論理層２１６の上方の面２１６ａに設けられ、第５の電気絶縁層２２２は、第１の電気導電性電源層２１８の下方の面２１８ｂに設けられる。

その後、第２の電気導電性論理層２２４は、第１の電気導電性論理層２１６と反対側にある第４の電気絶縁層２２０の上方の面２２０ａに設けられ、第２の電気導電性電源層２２６は、第１の電気導電性電源層２１８と反対側にある第５の電気絶縁層２２２の下方の面２２２ｂに設けられる。したがって、第１の電気導電性論理層２１６及び第２の電気導電性論理層２２４は、パワーエレクトロニクスデバイスアセンブリ１４６の上方の側に設けられており、第１の電気導電性電源層２１８及び第２の電気導電性電源層２２６は、上方の側と反対側にあるパワーエレクトロニクスデバイスアセンブリ１４６の下方の側に設けられている。別の言い方をすると、パワーエレクトロニクスデバイスアセンブリ１４６は、第１の電気導電性論理層２１６及び第２の電気導電性論理層２２４を第１の電気導電性電源層２１８及び第２の電気導電性電源層２２６から分離する。したがって、各々の電気導電性論理層２１６、２２４は、パワーエレクトロニクスデバイスアセンブリ１４６の一方の側にあって、各々の電気導電性電源層２１８、２２６は、パワーエレクトロニクスデバイスアセンブリ１４６の反対側にあることを理解されたい。更に、電気導電性論理層２１６、２２４は、どの電気導電性電源層２１８、２２６にも隣接しておらず、逆もまた同様である。

次いで、追加のビア１１２は、第２の電気導電性論理層２２４を貫いて第１の電気導電性論理層２１６まで形成され、更に、追加のビア１１２は、第２の電気導電性電源層２２６を貫いて第１の電気導電性電源層２１８まで形成される。その後、図１０に関して本明細書で述べたものと同様に、ビア１１２は、第１の電気導電性論理層２１６及び第２の電気導電性論理層２２４間、並びに第１の電気導電性電源層２１８及び第２の電気導電性電源層２２６間で電気接続を形成するように電気めっきによって銅で充填される。しかしながら、ビア１１２は、電気めっき以外の任意の他の好適な方法で充填され得ることを理解されたい。

依然、図１１を参照して、第２の電気導電性論理層２２４及び第２の電気導電性電源層２２６は、同様に、電流を導く指定パターンにエッチングされている。高温高圧のチャンバ内で、第２の電気導電性論理層２２４は、第１の電気導電性論理層２１６にラミネートされてもよく、第２の電気導電性電源層２２６は、第１の電気導電性電源層２１８にラミネートされてもよいことを理解されたい。このラミネーションステップ中、第２の電気絶縁層２１０及び第４の電気絶縁層２２０からの材料は、第１の電気導電性論理層２１６及び第２の電気導電性論理層２２４のエッチングによって定められた隙間を充填する。同様に、第３の電気絶縁層２１２及び第５の電気絶縁層２２２からの材料は、第１の電気導電性電源層２１８及び第２の電気導電性電源層２２６のエッチングによって定められた隙間を充填する。

回路基板アセンブリ１０６は、本明細書で示されるもの以外の任意の数の電気絶縁層及び電気導電層を含み得ることを理解されたい。しかしながら、実施形態では、回路基板アセンブリ１０６は、電気導電性電源層の数と同じ数の電気導電性論理層を含む。加えて、電気導電性論理層の各々は、パワーエレクトロニクスデバイスアセンブリ１４６の一方の側に設けられており、電気導電性電源層の各々は、パワーエレクトロニクスデバイスアセンブリ１４６の反対側に設けられている。そうする場合、図８～図１１に関して本明細書で記載されるステップは、各々の追加の層が前の層にラミネートされて繰り返され得る。

ここで、図１２を参照すると、パワーエレクトロニクスアセンブリ１００の断面図は、第１の電気絶縁層１８０を介して冷却板１０２上に実装されて示された回路基板アセンブリ１０６を含むように示されている。電気導電性論理層は、ラミネートパネル２００と冷却板１０２との間に設けられていないことを理解されたい。逆に、電気導電性電源層２１８、２２６のみが、ラミネートパネル２００と冷却板１０２との間に設けられており、電気導電性論理層２１６、２２４は、ラミネートパネル２００の反対側に配置されている。更に、各々の電気導電性電源層２１８、２２６は、ラミネートパネル２００と冷却板１０２との間に設けられているため、電気導電性電源層２１８、２２６は、ラミネートパネル２００における冷却板１０２と反対側に設けられていない。したがって、各々の電気導電性論理層２１６、２２４は、ラミネートパネル２００によって各々の電気導電性電源層２１８、２２６から分離されている。

電気導電性論理層２１６、２２４を電気導電性電源層２１８、２２６から分離する利点は、回路基板アセンブリ１０６の総フットプリントを増加させないことによって、回路基板アセンブリ１０６の合計の層の数を低減し得ることである。更に、これは、電気導電性電源層２１８、２２６が電気導電性論理層２１６、２２４と比較して低下した熱抵抗を提供するため、パワーエレクトロニクスデバイス１４０と冷却板１０２との間の全体の熱抵抗を低減する。これはまた、回路基板アセンブリ１０６に対して冷却性能の改善を提供している。更に、電気導電性電源層２１８、２２６がラミネートパネル２００の同じ側に設けられていることで、ループインダクタンスが低減され、したがって、回路基板アセンブリ１０６に関して損失が低減され効率が増加する。

示されているように、貯蔵部（図示せず）から（移動矢印１３５として示される）冷却流体は、流体入口１３２を通って流体チャンバ１１５内に流れて、温められた冷却流体として流体出口１３４を通って流体チャンバ１１５から出ていき、当該冷却流体は、例えば、熱交換器（図示せず）を通って流れ、冷却流体１３５から熱を除去した後、貯蔵部に返される。示されていないが、フィンのアレイは、冷却流体１３５への熱伝達用の追加の面領域を提供するために流体チャンバ１１５に設けられ得る。

依然、図１２を参照して、１つ以上の面実装エレクトロニクス２１４は、第２の電気導電性論理層２２４に実装され得る。本明細書で記載されるように、面実装エレクトロニクス２１４は、例えば、トランジスタ、抵抗器、コンデンサ、及び同種のものを含み得る。したがって、回路基板アセンブリ１０６は少なくとも、複数のパワーエレクトロニクスデバイスアセンブリ１４６を含むラミネートパネル２００、並びに第１の電気導電性論理層２１６、第２の電気導電性論理層２２４、第１の電気導電性電源層２１８、第２の電気導電性電源層２２６、及び面実装エレクトロニクス２１４を含むことを理解されたい。

上記から、パワーエレクトロニクスアセンブリ及びパワーエレクトロニクスアセンブリを製造する方法が本明細書で定められることを理解されたい。具体的には、本明細書で開示されるパワーエレクトロニクスアセンブリは、複数の電気導電性論理層と、複数の電気導電性電源層と、複数の電気導電性論理層及び複数の電気導電性論理層間に設けられたラミネートパネルと、を含む回路基板アセンブリを含む。ラミネートパネルは、基板及びパワーエレクトロニクスデバイスを含むパワーエレクトロニクスデバイスアセンブリを含む。基板は、グラファイト層と、グラファイト層を覆う金属層と、を含む。凹部は、金属層の外面に形成されている。パワーエレクトロニクスデバイスは、基板の外面の凹部内で接合されている。各々の電気導電性論理層は、ラミネートパネルの第１の面に設けられており、各々の電気導電性電源層は、ラミネートパネルの第１の面と反対側にあるラミネートパネルの第２の面に設けられている。

「実質的」及び「約」という用語は、任意の定量的な比較、値、測定、又は他の表現に起因し得る、内在する不確実性の程度を表すために本明細書で利用され得ることに留意されたい。これらの用語はまた、定量的な表現が、問題となる主題の基本的な機能の変化をもたらすことなく、述べられた基準から変わり得る程度を表すために本明細書で利用される。

特定の実施形態が本明細書で説明及び記載されているが、様々な他の変更及び修正が、請求された主題の範囲から逸脱することなく行われ得ることを理解されたい。更に、請求された主題の様々な態様が本明細書で記載されているが、このような態様は、組み合わされて利用される必要はない。したがって、添付の特許請求の範囲は、請求された主題の範囲内にある全てのこのような変更及び修正を包含することが意図される。

請求された主題の範囲から逸脱することなく、本明細書で記載される実施形態に対して様々な修正及び変形がなされ得ることが当業者に明らかであろう。したがって、本明細書は、このような修正及び変形が添付の特許請求の範囲及びその均等物の範囲内で生じるならば、本明細書で記載される様々な実施形態の修正及び変形を包含することが意図される。

〔例１〕
パワーエレクトロニクスアセンブリであって、前記パワーエレクトロニクスアセンブリは、
回路基板アセンブリを備え、前記回路基板アセンブリは、
複数の電気導電性論理層と、
複数の電気導電性電源層と、
前記複数の電気導電性論理層及び前記複数の電気導電性電源層間に設けられたラミネートパネルと、
を備え、前記ラミネートパネルは、
パワーエレクトロニクスデバイスアセンブリを備え、前記パワーエレクトロニクスデバイスアセンブリは、
基板であって、
グラファイト層と、
前記グラファイト層を覆う金属層であって、前記金属層の外面に凹部が形成された金属層と、
を備える、基板と、
前記基板の前記外面の前記凹部内で接合されたパワーエレクトロニクスデバイスと、
を備え、
各々の電気導電性論理層は、前記ラミネートパネルの第１の面に設けられており、各々の電気導電性電源層は、前記ラミネートパネルの前記第１の面と反対側にある前記ラミネートパネルの第２の面に設けられている、パワーエレクトロニクスアセンブリ。
〔例２〕
前記ラミネートパネルは、
ラミネート材料と、
前記ラミネート材料内に組み込まれた複数のパワーエレクトロニクスデバイスアセンブリと、
を備える、例１に記載のパワーエレクトロニクスアセンブリ。
〔例３〕
前記ラミネート材料は、ＦＲ－４を含む、例２に記載のパワーエレクトロニクスアセンブリ。
〔例４〕
前記回路基板アセンブリは、前記複数の電気導電性論理層及び前記複数の電気導電性電源層を貫いて延びて前記パワーエレクトロニクスデバイスを前記複数の電気導電性論理層及び前記複数の電気導電性電源層に熱的に接続する、複数のビアを更に備える、例１に記載のパワーエレクトロニクスアセンブリ。
〔例５〕
前記基板は、前記基板の幅よりも大きい長さを有する、例１に記載のパワーエレクトロニクスアセンブリ。
〔例６〕
冷却板を更に備え、前記回路基板アセンブリは、第１の電気絶縁層によって前記冷却板の面に接合されている、例１に記載のパワーエレクトロニクスアセンブリ。
〔例７〕
前記パワーエレクトロニクスデバイスアセンブリの前記パワーエレクトロニクスデバイスは、前記冷却板の方向を向いている、例６に記載のパワーエレクトロニクスアセンブリ。
〔例８〕
前記複数の電気導電性電源層の各々は、前記ラミネートパネルと前記冷却板との間に設けられている、例６に記載のパワーエレクトロニクスアセンブリ。
〔例９〕
電気導電性論理層は、前記パワーエレクトロニクスデバイスアセンブリと前記冷却板との間に設けられていない、例６に記載のパワーエレクトロニクスアセンブリ。
〔例１０〕
電気導電性電源層は、前記パワーエレクトロニクスデバイスアセンブリにおける前記冷却板と反対側に設けられていない、例６に記載のパワーエレクトロニクスアセンブリ。
〔例１１〕
パワーエレクトロニクスアセンブリであって、前記パワーエレクトロニクスアセンブリは、
回路基板アセンブリであって、前記回路基板アセンブリは、
複数の電気導電性論理層と、
複数の電気導電性電源層と、
前記複数の電気導電性論理層及び前記複数の電気導電性電源層間に設けられたラミネートパネルと、
を備え、前記ラミネートパネルは、
パワーエレクトロニクスデバイスアセンブリを備え、前記パワーエレクトロニクスデバイスアセンブリは、
基板であって、
グラファイト層と、
前記グラファイト層を覆う金属層であって、前記金属層の外面に凹部が形成された金属層と、
を備える、基板と、
前記基板の前記外面の前記凹部内で接合されたパワーエレクトロニクスデバイスであって、複数のビアが前記パワーエレクトロニクスデバイスの各々を前記複数の電気導電性論理層及び前記複数の電気導電性電源層に熱的に接続している、パワーエレクトロニクスデバイスと、
を備える、回路基板アセンブリと、
冷却板であって、前記回路基板アセンブリが前記冷却板の面に実装された、冷却板と、
を備え、
各々の電気導電性論理層は、前記ラミネートパネルの第１の面に設けられており、各々の電気導電性電源層は、前記ラミネートパネルの前記第１の面と反対側にある前記ラミネートパネルの第２の面に設けられている、パワーエレクトロニクスアセンブリ。
〔例１２〕
前記ラミネートパネルは、ラミネート材料を含み、
複数のパワーエレクトロニクスデバイスアセンブリは、前記ラミネート材料内に組み込まれている、例１１に記載のパワーエレクトロニクスアセンブリ。
〔例１３〕
前記パワーエレクトロニクスデバイスアセンブリの前記パワーエレクトロニクスデバイスは、前記冷却板の方向を向いている、例１１に記載のパワーエレクトロニクスアセンブリ。
〔例１４〕
前記複数の電気導電性電源層の各々は、前記ラミネートパネルと前記冷却板との間に設けられている、例１１に記載のパワーエレクトロニクスアセンブリ。
〔例１５〕
電気導電性論理層は、前記パワーエレクトロニクスデバイスアセンブリと前記冷却板との間に設けられていない、例１１に記載のパワーエレクトロニクスアセンブリ。
〔例１６〕
電気導電性電源層は、前記パワーエレクトロニクスデバイスアセンブリにおける前記冷却板と反対側に設けられていない、例１１に記載のパワーエレクトロニクスアセンブリ。
〔例１７〕
冷却板の第１の面に第１の電気絶縁層を設けることと、
前記冷却板と反対側の前記第１の電気絶縁層に回路基板アセンブリを設けることと、
を含む方法であって、前記回路基板アセンブリは、
複数の電気導電性論理層と、
複数の電気導電性電源層と、
前記複数の電気導電性論理層及び前記複数の電気導電性電源層間に設けられたラミネートパネルと、
を備え、前記ラミネートパネルは、
パワーエレクトロニクスデバイスアセンブリを備え、前記パワーエレクトロニクスデバイスアセンブリは、
基板であって、
グラファイト層と、
前記グラファイト層を覆う金属層であって、前記金属層の外面に凹部が形成された金属層と、
を備える、基板と、
前記基板の前記外面の前記凹部内で接合されたパワーエレクトロニクスデバイスと、
を備え、
各々の電気導電性論理層は、前記ラミネートパネルの第１の面に設けられており、各々の電気導電性電源層は、前記ラミネートパネルの前記第１の面と反対側にある前記ラミネートパネルの第２の面に設けられている、方法。
〔例１８〕
前記パワーエレクトロニクスデバイスアセンブリの前記パワーエレクトロニクスデバイスは、前記冷却板の方向を向いている、例１７に記載の方法。
〔例１９〕
電気導電性論理層は、前記パワーエレクトロニクスデバイスアセンブリと前記冷却板との間に設けられていない、例１７に記載の方法。
〔例２０〕
電気導電性電源層は、前記パワーエレクトロニクスデバイスアセンブリにおける前記冷却板と反対側に設けられていない、例１７に記載のパワーエレクトロニクスアセンブリ。

Claims (15)

1. パワーエレクトロニクスアセンブリであって、前記パワーエレクトロニクスアセンブリは、
   回路基板アセンブリを備え、前記回路基板アセンブリは、
   複数の電気導電性論理層と、
   複数の電気導電性電源層と、
   前記複数の電気導電性論理層及び前記複数の電気導電性電源層間に設けられたラミネートパネルと、
   を備え、前記ラミネートパネルは、
   パワーエレクトロニクスデバイスアセンブリを備え、前記パワーエレクトロニクスデバイスアセンブリは、
   基板であって、
   グラファイト層と、
   前記グラファイト層を覆う金属層であって、前記金属層の外面に凹部が形成された金属層と、
   を備える、基板と、
   前記基板の前記外面の前記凹部内で接合されたパワーエレクトロニクスデバイスと、
   を備え、
   各々の電気導電性論理層は、前記ラミネートパネルの第１の面に設けられており、各々の電気導電性電源層は、前記ラミネートパネルの前記第１の面と反対側にある前記ラミネートパネルの第２の面に設けられている、パワーエレクトロニクスアセンブリ。
2. 前記ラミネートパネルは、
   ラミネート材料と、
   前記ラミネート材料内に組み込まれた複数のパワーエレクトロニクスデバイスアセンブリと、
   を備える、請求項１に記載のパワーエレクトロニクスアセンブリ。
3. 前記ラミネート材料は、ＦＲ－４を含む、請求項２に記載のパワーエレクトロニクスアセンブリ。
4. 前記回路基板アセンブリは、前記複数の電気導電性論理層及び前記複数の電気導電性電源層を貫いて延びて前記パワーエレクトロニクスデバイスを前記複数の電気導電性論理層及び前記複数の電気導電性電源層に熱的に接続する、複数のビアを更に備える、請求項１に記載のパワーエレクトロニクスアセンブリ。
5. 前記基板は、前記基板の幅よりも大きい長さを有する、請求項１に記載のパワーエレクトロニクスアセンブリ。
6. 冷却板を更に備え、前記回路基板アセンブリは、第１の電気絶縁層によって前記冷却板の面に接合されている、請求項１に記載のパワーエレクトロニクスアセンブリ。
7. 前記パワーエレクトロニクスデバイスアセンブリの前記パワーエレクトロニクスデバイスは、前記冷却板の方向を向いている、請求項６に記載のパワーエレクトロニクスアセンブリ。
8. 前記複数の電気導電性電源層の各々は、前記ラミネートパネルと前記冷却板との間に設けられている、請求項６に記載のパワーエレクトロニクスアセンブリ。
9. 電気導電性論理層は、前記パワーエレクトロニクスデバイスアセンブリと前記冷却板との間に設けられていない、請求項６に記載のパワーエレクトロニクスアセンブリ。
10. 電気導電性電源層は、前記パワーエレクトロニクスデバイスアセンブリにおける前記冷却板と反対側に設けられていない、請求項６に記載のパワーエレクトロニクスアセンブリ。
11. パワーエレクトロニクスアセンブリであって、前記パワーエレクトロニクスアセンブリは、
    回路基板アセンブリであって、前記回路基板アセンブリは、
    複数の電気導電性論理層と、
    複数の電気導電性電源層と、
    前記複数の電気導電性論理層及び前記複数の電気導電性電源層間に設けられたラミネートパネルと、
    を備え、前記ラミネートパネルは、
    パワーエレクトロニクスデバイスアセンブリを備え、前記パワーエレクトロニクスデバイスアセンブリは、
    基板であって、
    グラファイト層と、
    前記グラファイト層を覆う金属層であって、前記金属層の外面に凹部が形成された金属層と、
    を備える、基板と、
    前記基板の前記外面の前記凹部内で接合されたパワーエレクトロニクスデバイスであって、複数のビアが前記パワーエレクトロニクスデバイスの各々を前記複数の電気導電性論理層及び前記複数の電気導電性電源層に熱的に接続している、パワーエレクトロニクスデバイスと、
    を備える、回路基板アセンブリと、
    冷却板であって、前記回路基板アセンブリが前記冷却板の面に実装された、冷却板と、
    を備え、
    各々の電気導電性論理層は、前記ラミネートパネルの第１の面に設けられており、各々の電気導電性電源層は、前記ラミネートパネルの前記第１の面と反対側にある前記ラミネートパネルの第２の面に設けられている、パワーエレクトロニクスアセンブリ。
12. 前記ラミネートパネルは、ラミネート材料を含み、
    複数のパワーエレクトロニクスデバイスアセンブリは、前記ラミネート材料内に組み込まれている、請求項１１に記載のパワーエレクトロニクスアセンブリ。
13. 冷却板の第１の面に第１の電気絶縁層を設けることと、
    前記冷却板と反対側の前記第１の電気絶縁層に回路基板アセンブリを設けることと、
    を含む方法であって、前記回路基板アセンブリは、
    複数の電気導電性論理層と、
    複数の電気導電性電源層と、
    前記複数の電気導電性論理層及び前記複数の電気導電性電源層間に設けられたラミネートパネルと、
    を備え、前記ラミネートパネルは、
    パワーエレクトロニクスデバイスアセンブリを備え、前記パワーエレクトロニクスデバイスアセンブリは、
    基板であって、
    グラファイト層と、
    前記グラファイト層を覆う金属層であって、前記金属層の外面に凹部が形成された金属層と、
    を備える、基板と、
    前記基板の前記外面の前記凹部内で接合されたパワーエレクトロニクスデバイスと、
    を備え、
    各々の電気導電性論理層は、前記ラミネートパネルの第１の面に設けられており、各々の電気導電性電源層は、前記ラミネートパネルの前記第１の面と反対側にある前記ラミネートパネルの第２の面に設けられている、方法。
14. 前記パワーエレクトロニクスデバイスアセンブリの前記パワーエレクトロニクスデバイスは、前記冷却板の方向を向いている、請求項１３に記載の方法。
15. 電気導電性論理層は、前記パワーエレクトロニクスデバイスアセンブリと前記冷却板との間に設けられていない、請求項１３に記載の方法。