JP7698600B2 - 多数個取りセラミック基板、及びその製造方法 - Google Patents

Description

本発明は、多数個取りセラミック基板、及びその製造方法に関する。

特許文献１に、分割により個片のセラミック基板を得ることができる多数個取りセラミック基板が開示されている。この多数個取りセラミック基板は、個片のセラミック基板となる複数の基板要素が形成された基板領域と、この基板領域の外側に位置する外周領域とを有している。各セラミック基板には、導体パターンによって内部回路素子が形成されている。

多数個取りセラミック基板は、導体パターンを印刷形成したセラミックグリーンシートを複数積層して板状積層体とし、この板状積層体を焼結させることによって製造される。このような多数個取りセラミック基板においては、焼結時に起こり得る基板の反りや変形を抑えるために、基板領域に形成される製品用導体パターンと同じ形状のダミー導体パターンを外周領域に形成することが提案されている。

特開２０２１－１２８９６号公報

しかしながら、基板の表面と裏面とでダミー導体パターンが異なるため表裏の焼成による収縮のバランスが悪かった。
従って、板状積層体焼結後の多数個取りセラミック基板では外周領域のうねりを十分に抑制できなかった。そのため、例えば、多数個取りセラミック基板のハンドリング時にうねり箇所に応力が集中して多数個取りセラミック基板が割れるおそれがあった。

本発明は、上記問題を解決するためになされたものであり、外周領域の導電パターンの厚みのばらつきを抑制し、これによって焼結後の外周領域のうねりを抑制することができる、多数個取りセラミック基板、及びその製造方法を提供することを目的とする。

本発明に係る多数個取りセラミック基板は、複数のセラミック層を積層することにより形成され、第１面及び第２面を有する矩形状の基材であって、前記第１面及び前記第２面のそれぞれに、基板領域、及び前記基板領域の外側に形成された外周領域を有する基材と、前記各基板領域の少なくとも一部に形成され、金属メッキ層によって被覆された製品用導電パターンを有する複数の基板要素と、前記各外周領域の少なくとも一部に形成され、所定間隔をおいて並ぶ複数のダミー用導電パターンと、を備え、前記第１面及び前記第２面に、それぞれ形成される複数の前記ダミー用導電パターンは、前記第１面及び前記第２面の対応する位置にそれぞれ形成されている。

上記多数個取りセラミック基板において、前記複数のダミー用導電パターンは、それぞれ矩形状に形成することができる。

上記多数個取りセラミック基板において、前記複数のダミー用導電パターンは、前記外周領域から前記基板領域に向かう方向に複数列形成されるとともに、前記外周領域の周方向に複数列形成することができる。

上記多数個取りセラミック基板において、前記複数のダミー用導電パターンのうち、厚みが最も小さいダミー用導電パターンの厚みは、厚みが最も大きいダミー用導電パターンの厚みの７５％以上とすることができる。

上記多数個取りセラミック基板において、前記外周領域の周方向の７０％以上に、前記複数のダミー用導電パターンを形成することができる。

上記多数個取りセラミック基板においては、前記複数のダミー用導電パターンは、前記基材の対向する二対の辺のそれぞれにおいて、対称となるように形成することができる。

上記多数個取りセラミック基板において、前記外周領域において、前記基材の４つの隅部には、前記ダミー用導電パターンが形成されないようにすることができる。

上記多数個取りセラミック基板においては、前記基材のいずれかの一辺の長さに対する、当該一辺に平行な方向における前記ダミー用導電パターンの幅の割合が０．５～８％、かつ前記基材のいずれかの一辺の長さに対する、当該一辺に平行な方向における前記ダミー用導電パターンの前記所定間隔の割合が０．１～０．３％とすることができる。

本発明に係る上記多数個取りセラミック基板の製造方法は、第１セラミック層及び第２セラミック層を含む、複数のセラミック層を準備するステップであって、前記第１セラミック層及び前記第２セラミック層の一方の面が、それぞれ、基板領域、及び前記基板領域の外側に形成された外周領域を有する、ステップと、前記第１セラミック層及び前記第２セラミック層の前記各基板領域の少なくとも一部に、製品用導電パターンを有する複数の基板要素を印刷するステップと、前記第１セラミック層及び前記第２セラミック層の前記各外周領域の少なくとも一部に、所定間隔をおいて並ぶ複数のダミー用導電パターンを印刷するステップと、前記第１セラミック層の一方の面、及び前記第２セラミック層の一方の面が、それぞれ第１面及び第２面となるように、前記複数のセラミック層を積層して基材を形成するステップと、前記第１面及び前記第２面において、前記基板領域と前記外周領域の間、及び前記基板要素の間に、分割用の溝を形成するステップと、前記基材を焼成するステップと、前記製品用導電パターンを覆うように金属メッキ層を形成するステップと、を備えている。

本発明によれば、外周領域のダミー用導電パターンの厚みのばらつきを抑制し、これによって焼結後の基板の外周領域におけるうねりを抑制することができる。その結果、多数個取りセラミック基板のハンドリング時に応力が集中して多数個取りセラミック基板が割れることを防ぐことができる。

本発明の一実施形態に係る多数個取りセラミック基板の平面図である。 図１の一部拡大平面図である。 図１の一部断面図である。 外周領域にべた塗りの導電層を設けたときの断面図である。 図１の基板の外周領域の断面図である。 本発明の他の実施の形態に係る多数個取りセラミック基板の平面図である。 実施例１，２及び比較例に係る多数個取りセラミック基板の概略平面図である。 実施例１の外周領域の表面のうねりを示すグラフである。 実施例２の外周領域の表面のうねりを示すグラフである。 実施例３の外周領域の表面のうねりを示すグラフである。

以下、本発明に係る多数個取りセラミック基板、及びその製造方法の一実施形態について、図面を参照しつつ説明する。図１は本実施形態に係る多数個取りセラミック基板の平面図、図２は一部拡大平面図、図３は図１の一部断面図である。

＜１．多数個取りセラミック基板＞
＜１－１．多数個取りセラミック基板の概要＞
本実施形態に係る多数個取りセラミック基板１からは、後述するように、分割することで複数のセラミック基板を得ることができる。そして、それらセラミック基板は、電子機器などの配線基板、回路基板などとして利用することができる。

図１～図３に示すように、この多数個取りセラミック基板１は、第１面１０１及び第２面１０２を有する矩形状に形成された板状の基材１０を有している。第１面１０１及び第２面１０２は、それぞれ、矩形状の基板領域２と、その周囲を囲む枠形の外周領域３を有している。基板領域２及び外周領域３は、第１面１０１及び第２面１０２で同じ形状であり、且つ同じ位置に設けられている。

基材１０は、複数のセラミック層５１，５２を積層することで形成されている。この例では２枚のセラミック層を積層しているが、積層するセラミック層の数は特には限定されない。ここでは、説明の便宜上、基材１０の第１面１０１を構成するセラミック層を第１セラミック層５１、基材１０の第２面１０２を構成するセラミック層を第２セラミック層５２と称することとする。したがって、第１及び第２ラセミック層５１，５２に、それぞれ上述した基板領域２及び外周領域３が形成されている。

各セラミック層５１，５２は、例えばアルミナ（Ａｌ₂Ｏ₃）を主成分とする高温焼成セラミックで形成することができる。

また、各セラミック層５１，５２の間には、図示を省略するビアホールが形成されており、ビアホールに充填されたビアによって、後述するように第１面１０１及び第２面１０２に形成された導電パターンを導通するようになっている。

＜１－２．基板領域＞
図２に示すように、第１面１０１の基板領域２には、分割されて個々のセラミック基板となる複数の基板要素２１が縦横に並んで配置されている。各基板要素２１は、矩形状に形成され、各種金属層などからなる製品用導電パターンによって内部回路素子が形成されている。本実施形態では、一例として、４つの製品用導電パターン２１ａ～２１ｄが形成されているが、パターンの形態はこれに限定されない。

図３に示すように、製品用導電パターン２１ａ～２１ｄは、金属メッキ層２２によって被覆されている。金属メッキ層２２は、ロウ材、半田などの接合材を介して他の部品と接続される。すなわち、金属メッキ層２２は、他の部品との接合部としての役割を果たす。製品用導電パターン２１ａ～２１ｄは、導電性を有する金属材料で形成されている。このような金属材料としては、例えば、タングステン（Ｗ）、モリブデン（Ｍｏ）、銅（Ｃｕ）、および銀（Ａｇ）などを挙げることができる。一方、金属メッキ層２２は、ニッケル（Ｎｉ）メッキおよび金（Ａｕ）メッキなどにより形成することができる。なお、金属メッキ層２２は複数層で形成されていてもよく、例えば、製品用導電パターン２１ａ～２１ｄ上に形成されるＮｉメッキと、Ｎｉメッキ被覆上に形成されるＡｕメッキ被覆とで構成されていてもよい。

各基板要素２１は、長方形、正方形などの矩形状を有しており、その一辺の長さは焼成後に約０．１～１．０ｍｍ程度となっている。基板領域２において、基材１０の表面には、隣接する各基板要素２１の間には、基板要素２１を個々に区画するために縦横に延びる分割溝１８が形成されている。これにより、多数個取りセラミック基板１を個々に分割する工程を容易に実施することができる。このような分割溝１８は、基板領域２と外周領域３との境界にも形成されている。なお、分割溝１８は、基材１０のいずれか一方の面にのみ形成されていてもよい。

図３に示すように、第２面１０２の基板領域２にも、第１面１０１と同様に、分割されて個々のセラミック基板となる複数の基板要素２１が縦横に並んで配置されている。第１面１０１の基板要素２１と第２面１０２の基板要素２１は、それぞれ各面１０１，１０２で同じ位置に形成されている。したがって、上述した分割溝１８に沿って多数個取りセラミック基板１を分割すると、各セラミック基板１の両面には、製品用導電パターン及び金属メッキ層を有する基板要素２１が形成される。但し、一般的には、第２面１０２の基板要素２１の製品用導電パターン２５は、第１面１０１の基板要素２１の製品用導電パターン２１ａ～２１ｄとは相違している。

＜１－３．外周領域＞
外周領域３は、基材１０の外周部分を構成している。外周領域３は多数個取りセラミック基板１の基板要素２１とはならず焼成後に廃棄されるため、外周領域３には、内部回路素子は形成されていない。但し、外周領域３には、焼成工程によって起こり得る基板１のうねりなどの変形を抑止するためのダミー用導電パターンが形成されている。

図２に示すように、外周領域３には、矩形状に形成された複数のダミー用導電パターン３１が縦横に並んで配置されている。本実施形態では、一例として、基材１０の外縁から基板領域２に向かう幅方向に３列のダミー用導電パターン３１が形成されている。また、これらダミー用導電パターン３１は、基材１０の４隅以外の４つの辺に形成されており、基材１０の対向する２対の辺のそれぞれにおいて、対称となるように形成されている。電解メッキ法により金属メッキ層２２を施す際に、例えば、基板領域２内のメッキ厚さを調整する目的で、外周領域３の４隅にべた塗りのダミー用導電パターン３１を形成することがある。従って、目的に応じて４隅のダミー用導電パターン３１は、形成されていてもよいが、図２に示すように形成されていなくてもよい。また、基材１０の対向する二対の辺それぞれにおいて、対称となるようにダミー用導電パターン３１が形成されていることにより、それぞれのうねりの発生を均一に抑制することができる。

図３に示すように、第２面１０２の外周領域３にも、第１面１０１と同様のダミー用導電パターン３１が形成されている。第２面１０２のダミー用導電パターン３１は、第１面１０１のダミー用導電パターン３１と同じ大きさで、且つ同じ位置に形成されている。したがって、第１面１０１側から第２面１０２を透視すると、第１面１０１のダミー用導電パターン３１は、第２面１０２のダミー用導電パターンと一致している。但し、第１面１０１のダミー用導電パターン３１と第２面１０２のダミー用導電パターンとが完全に一致していなくてもよく、多少であればずれていてもよい。

各ダミー用導電パターン３１は、長方形、正方形などの矩形状を有しており、その一辺の幅は焼成後０．１～５．０ｍｍであってよいが、約０．１～１．０ｍｍ程度が好ましく、約０．４～０．５ｍｍ程度がさらに好ましい。隣接するダミー用導電パターンの間の隙間の長さは、例えば、０.０５～０.１０ｍｍ程度にすることができる。また、ダミー用導電パターン３１の一辺の長さは、基材１０の短辺の長さの０．５～８．０％であることが好ましい。隣接するダミー用導電パターン３１の間の隙間の長さは、基材１０の短辺の長さの０．１～０．３％であることが好ましい。このような範囲であれば、後述するが、ダミー用導電パターン３１の厚みの差を減らすことができ、結果、焼成後のうねり量を減らすことができる。

なお、各ダミー用導電パターン３１の大きさは、必ずしも、基板領域２の基板要素２１と同じ大きさでなくてもよい。したがって、例えば、隣接する各ダミー用導電パターン３１の隙間が、基板領域２の分割溝１８を延長した線上になくてもよい。また、ダミー用導電パターン３１には、金属メッキ層２２は被覆されていない。

また、基材１０の外周領域３には、基板１の位置合わせ用の切り欠き３６が設けられている。これら切り欠き３６は、基板１の製造時に各セラミック層を重ねたり、基板１を切断したりするときの位置合わせの目印（指標）として利用されるが、その位置、大きさ、個数は特には限定されない。その他、金属メッキ層２２を施す際の電極を取り付けることができる。また、切り欠き３６の代わりに、あるいは切り欠き３６に加えて、貫通孔を形成することもできる。

＜２．多数個取りセラミック基板の製造方法＞
次に、多数個取りセラミック基板１の製造方法について説明する。

多数個取りセラミック基板１は、以下の工程により製造される。
（１）導体パターン形成工程
（２）積層工程
（３）分割溝の形成工程
（４）焼成工程
（５）メッキ工程

＜２－１．導体パターン形成工程＞
第１セラミック層５１Ｇ及び第２セラミック層５２Ｇを準備する。これらセラミック層５１Ｇ，５２Ｇは、例えば、セラミック成分の粉末を主成分とする原料粉末を適当な有機溶剤およびバインダとともに混練してスラリーを作製し、このスラリーをドクターブレード法やリップコータ法などの成形方法でシート状に成形することによって形成されたセラミックグリーンシートである。これらセラミック層５１Ｇ，５２Ｇは、後の焼成工程において焼結され、基材１０を構成するセラミック層５１，５２となる。

次に、各セラミック層５１Ｇ，５２Ｇの所定の位置にレーザーなどで貫通孔が設けられる。この貫通孔は金属粉末を有する金属ペーストで充填される。この金属ペーストは焼結後にビア導体となる。次に各セラミック層５１Ｇ，５２Ｇの一方の面に、製品用導電パターン２１Ｇ及びダミー用導電パターン３１Ｇを形成する。製品用導電パターン２１Ｇ及びダミー用導電パターン３１Ｇは金属ペーストからなり、焼成後に製品用導電パターン２１及びダミー用導電パターン３１となる。これらの形成は、スクリーン印刷法を用いて行われる。これにより、基板領域２に、回路素子および配線などを構成する製品用導電パターン２１ａＧ～２１ｄＧが印刷形成される。また、外周領域３には、ダミー用導電パターン３１Ｇが形成される。焼成後、各セラミック層５１，５２の製品用導電パターン２１ａ～２１ｄは、ビア導体（図示省略）を介して電気的に接続されてよい。一方、ダミー用導電パターン３１、及びダミー用導電層３２は、製品用導電パターン２１ａ～２１ｄとは接続されていない。

＜２－２．積層工程＞
上記のように金属ペーストの印刷が施された２枚のセラミック層５１Ｇ，５２Ｇを積層する。具体的には、各セラミック層５１Ｇ，５２Ｇにおいて、導体パターン２１ａＧ～２１ｄＧが形成された面が平板状積層体の表面になるように積層し、圧着する。これにより、厚さが、例えば０．１５～１．０ｍｍ程度の平板状積層体が得られる。

＜２－３．分割溝形成工程＞
上述した分割溝１８を形成するために、基板領域２における各基板要素２１の境界、基板領域２と外周領域３との境界に沿って、平板状積層体の表面にレーザーやカッタなどで分割溝１８を形成する。このとき、分割溝１８は、基材１０の第１面１０１及び第２面１０２に相当する、平板状積層体の少なくとも一方の表面に形成されればよい。

＜２－４．焼成工程＞
平板状積層体を焼成する。例えば、１３００～１７００℃で、２０～４０時間焼成を行う。これにより、セラミック層５１，５２で構成される基材１０が得られる。

＜２－５．メッキ工程＞
メッキ工程では、基材１０の第１面１０１の製品用導電パターン２１ａ～２１ｄに金属メッキを施す。メッキ処理は、電解メッキなどの従来公知の方法を用いて実施することができる。こうして、上述した多数個取りセラミック基板１が完成する。

続いて、多数個取りセラミック基板１から個片のセラミック基板を製造する場合には、基板領域２と外周領域３との境界で基材１０を分割し、外周領域３を破棄する。さらに、基板領域２を個々の基板要素２１に分割すれば、個片のセラミック基板を得ることができる。

＜３．特徴＞
上記のように形成された多数個取りセラミック基板１によれば、次の効果を得ることができる。

（１）外周領域３にダミー用導電パターン３１が設けられているため、焼結時に起こり得る多数個取りセラミック基板１のうねりを抑制することができる。特に、外周領域３には、複数個のダミー用導電パターン３１が配置されているため、外周領域３におけるダミー用導電パターン３１の厚みのばらつきを抑制することができる。例えば、外周領域３に、べた塗りの導電パターンが形成されていれば、印刷時に厚みのばらつきが生じやすい。スクリーン印刷法の特性上、印刷面積が大きいほどこのような厚みばらつきは顕著になる。具体的には、図４に示すように、多数個取りセラミック基板１の外縁から基板領域２に向かう幅方向において、多数個取りセラミック基板１の外縁と、基板領域２に隣接している部分とで導電パターンの厚みが大きくなり、両者の中央付近で導電パターンの厚みが小さくなる。このような厚みのばらつきが大きいと、焼成後の外周領域３にうねりが生じるおそれがある。

これに対して、本実施形態のように、外周領域３に形成するダミー用導電パターンを、サイズの小さいパターンの集合からなり、それらの合計面積がべた塗りとほぼ同等になるようなパターンすると、個々のパターンの印刷面積を小さくできる。そのため、図５に示すように、各ダミー用導電パターン３１での厚みのばらつきが抑制されるため、外周領域３に形成されるダミー用導電パターン３１全体として、厚みのばらつきを抑制することができる。その結果、焼成後の外周領域３にうねりが生じるのを抑制することができ、例えば、多数個取りセラミック基板１のハンドリング時に応力が集中して多数個取りセラミック基板が割れることを防ぐことができる。

（２）基材１０の第１面１０１及び第２面１０２において、ダミー用導電パターン３１が同じ形状で同じ位置に形成されているため、焼結時の収縮を均一にすることができる。したがって、焼成後の外周領域３におけるうねりの発生を抑制することができる。

（３）各ダミー用導電パターン２１の大きさは、基板領域２の基板要素２１と同じ大きさでなくても上述した効果を得ることができるため、各ダミー用導電パターン２１の設計の自由度（大きさ、位置など）を高くすることができる。

＜４．変形例＞
以上、本発明の一実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて、種々の変更が可能である。以下、本発明の変形例について説明する。但し、以下の変形例は適宜組み合わせることができる。

（１）上記実施形態では、ダミー用導電パターン３１を矩形状に形成しているが、これに限定されるものではなく、種々の形状にすることができる。例えば、円形、多角形状などにすることができる。但し、矩形状であると同一面積の中にダミー用導電パターン３１を余分な隙間が無いように設けることができるため、好ましい。

また、上記実施形態では、基板要素２１とダミー用導電パターン３１との形状が相違しているが、同じであってもよい。

（２）上記実施形態では、外周領域３の全周ではなく、一部にダミー用導電パターン３１を形成しているが、全周に形成することもできる。一部に形成する場合には、例えば、外周領域３の周方向の７０％以上に形成することが好ましい。また、外周領域３の一部にダミー用導電パターン３１を形成する場合、ダミー用導電パターン３１が形成されていない領域には、適宜、ダミー用の他の導電層を形成することができる。また、必要に応じて、金属メッキ層を形成することもできる。

（３）図６は、本発明の他の実施の形態に係る多数個取りセラミック基板１の平面図である。この基板は、上記実施形態で示した外周領域３のダミー用導電パターン３１に加え、基材１０の中心から外周領域３に向けて十字状に延びる複数のダミー用導電パターン３９が設けられている。これにより、１つの多数個取りセラミック基板１に基板領域２が４つ含まれている。すなわち、複数のダミー用導電パターン３１，３９が、４つの基板領域２を囲むように設けられている。図６は、基板領域２を４つ有する例であるが、基板領域２の数はこれに限定されない。すなわち、基材１０の内部に複数のダミー用導電パターン３９を形成することで、これら複数のダミー用導電パターン３１、３９に囲まれた複数の基板領域２を形成することができる。

以下、本発明の実施例について説明する。但し、本発明は以下の実施例に限定されない。

＜１．実施例及び比較例の作製＞
以下の通り、実施例１，２及び比較例に係る多数個取りセラミック基板を、上述した製造方法により複数個ずつ作製した。図７は、実施例１，２及び比較例の概略平面図である。実施例１，２では、外周領域の全体に複数個のダミー用導電パターンを形成している。一方、比較例では、外周領域全体にべた塗りの導電層を形成している。詳細は、以下の通りである。
(1) 基材の寸法：４８×７５ｍｍ（焼成後３８×６０ｍｍ）
(2) 基板領域の寸法：３０×５０ｍｍ（焼成後２０×４０ｍｍ）
(3) 基板領域の基板要素の寸法：１．０×０．８ｍｍ（焼成後０．８×０．６ｍｍ）
(4) 外周領域の幅（基材の外縁から基板領域の向かう方向の長さ）：１０ｍｍ（焼成後５ｍｍ）
(5) 基材の厚み：０．１ｍｍ(焼成後０．１ｍｍ)
(6) 基材の材料：アルミナ
(7) 製品用導電パターン及びダミー用導電パターンの材料：タングステンおよびモリブデン
(8) 金属メッキ層の材料：Ｎｉ、Ａｕ

その他の寸法に関しては、表１に示す通りである。（数値は焼成後のものである。）なお、表１内のダミー用導電パターンの寸法とは、細かく分割されたダミー用導電パターン１個あたりの寸法のことである。比較例については、外周領域全域に図４に示すようなべた塗りの導電パターンを形成しているため、表１内のダミー用導電パターンの寸法と、ダミー用導電パターン間の隙間の寸法については記載していない。本発明者が鋭意検討を繰り返した結果、焼成後の基材のいずれかの一辺の長さに対する、当該一辺に平行な方向におけるダミー用導電パターンの幅の割合が０．５～８％、焼成後の基材のいずれかの一辺の長さに対する、当該一辺に平行な方向における隣接するダミー用導電パターンの間の隙間の長さの割合が０．１～０．３％の範囲であれば、後述するように、基板のうねり量の最大値を０．７ｍｍ以下に抑えることができた。

＜２．外周領域のダミー用導電パターンの厚みの評価＞
焼成前の多数個取りセラミック基板において、基板の長辺の外周領域において、ダミー用導電パターンのスクリーン印刷後の金属ペーストの厚みを測定した。結果は、以下の表２に示すとおりである。（表２の端部（基板外縁側）、中央、端部（基板領域側）は、図４、図５に示す位置関係と対応している。）なお、以下の寸法は、８個の基板の平均値である。
※単位はμｍ

比較例では、外周領域の幅方向全体に亘ってダミー用導電層が印刷によって形成されるため、上述した図４に示すように、中央付近の厚みが端部付近の厚みよりも小さく、実際の測定（表２）によると約５５％程度になっている。一方、実施例１，２では、外周領域に複数個のダミー用導電パターンが印刷によって形成されるため、上述した図５に示すように、厚みのばらつきが小さくなっている。具体的には、表２に示す通り、中央付近の厚みが、実施例１において、端部付近の厚みの約７５％、実施例２においては約１００％になっている。したがって、ダミー用導電パターンは小さいほど、厚みのばらつきが小さくなることが分かった。

＜３．外周領域のうねりの評価＞
実施例１，２及び比較例に係る多数個取りセラミック基板を３個ずつ（＃１～＃３）、長辺における外周領域の表面形状を表面の高さの変化として測定した。この測定は探針を表面に接触させながら操作する方式の表面粗さ計を用いて行った。結果は、図８～図１０に示すとおりである。これらの図のグラフの横軸は多数個取りセラミック基板の長辺（全長６０ｍｍ）を示しており、縦軸は多数個取りセラミック基板の高さ(ｍｍ)である。なお、図８～図１０の曲線が一部途切れているが、これについては、切り欠き３６の存在で高さの測定ができなかったためである。図１０に例として示すように、外周領域の表面において、隣接する凹凸の高さの差が最も大きい部分を「うねり量の最大値」として測定した。各シートにおける「うねり量の最大値」は表３に示すとおりである。

図８～図１０に示すように、比較例の「うねり量の最大値」が最も大きく、実施例２の「うねり量の最大値」が最も小さかった。これは、外周領域の厚みのばらつきに起因していると考えられる。本発明者が検討したところ、「うねり量の最大値」が、０．７ｍｍを超えると、多数個取りセラミック基板のハンドリング時に応力が集中して多数個取りセラミック基板が割れるおそれが高いことが分かった。

１ 多数個取りセラミック基板
１０ 基材
２ 基板領域
２１ 基板要素
２１ａ～２１ｄ 製品用導電パターン
３ 外周領域
３１ ダミー用導電パターン

Claims (9)

1. 複数のセラミック層を積層することにより形成され、第１面及び第２面を有する矩形状の基材であって、前記第１面及び前記第２面のそれぞれに、基板領域、及び前記基板領域の外側に形成された外周領域を有する基材と、
   前記各基板領域の少なくとも一部に形成され、金属メッキ層によって被覆された製品用導電パターンを有する複数の基板要素と、
   前記各外周領域の少なくとも一部に形成され、所定間隔をおいて並ぶ複数のダミー用導電パターンと、
   を備え、
   前記基材の前記第１面側から前記第２面を透視したときに、前記第１面の前記ダミー用導電パターンは、前記第２面の前記ダミー用導電パターンと一致している、多数個取りセラミック基板。
2. 前記複数のダミー用導電パターンは、それぞれ矩形状に形成されている、請求項１に記載の多数個取りセラミック基板。
3. 前記複数のダミー用導電パターンは、前記外周領域から前記基板領域に向かう方向に複数列形成されるとともに、前記外周領域の周方向に複数列形成されている、請求項１または２に記載の多数個取りセラミック基板。
4. 前記複数のダミー用導電パターンのうち、厚みが最も小さいダミー用導電パターンの厚みは、厚みが最も大きいダミー用導電パターンの厚みの７５％以上である、請求項１から３のいずれかに記載の多数個取りセラミック基板。
5. 前記外周領域の周方向の７０％以上に、前記複数のダミー用導電パターンが形成されている、請求項１から４のいずれかに記載の多数個取りセラミック基板。
6. 前記複数のダミー用導電パターンは、前記基材の対向する二対の辺のそれぞれにおいて、対称となるように形成されている、請求項１から５のいずれかに記載の多数個取りセラミック基板。
7. 前記外周領域において、前記基材の４つの隅部には、前記ダミー用導電パターンが形成されていない、請求項１から６のいずれかに記載の多数個取りセラミック基板。
8. 前記基材のいずれかの一辺の長さに対する、当該一辺に平行な方向における前記ダミー用導電パターンの幅の割合が０．５～８％、かつ
   前記基材のいずれかの一辺の長さに対する、当該一辺に平行な方向における前記ダミー用導電パターンの前記所定間隔の割合が０．１～０．３％である、請求項１から７のいずれかに記載の多数個取りセラミック基板。
9. 第１セラミック層及び第２セラミック層を含む、複数のセラミック層を準備するステップであって、前記第１セラミック層及び前記第２セラミック層の一方の面が、それぞれ、複数の基板要素を有する基板領域、及び前記基板領域の外側に形成された外周領域を有する、ステップと、
   前記第１セラミック層及び前記第２セラミック層の前記各基板領域の少なくとも一部に、前記各基板要素に製品用導電パターンを印刷するステップと、
   前記第１セラミック層及び前記第２セラミック層の前記各外周領域の少なくとも一部に、所定間隔をおいて並ぶ複数のダミー用導電パターンを印刷するステップと、
   前記第１セラミック層の一方の面、及び前記第２セラミック層の一方の面が、それぞれ第１面及び第２面となるように、前記複数のセラミック層を積層して基材を形成するステップと、
   前記第１面又は前記第２面の少なくとも一方において、前記基板領域における各前記基板要素の境界、及び前記基板領域と前記外周領域との境界に沿って、分割用の溝を形成するステップと、
   前記基材を焼成するステップと、
   前記製品用導電パターンを覆うように金属メッキ層を形成するステップと、を備え、
   前記基材の前記第１面側から前記第２面を透視したときに、前記第１面の前記ダミー用導電パターンは、前記第２面の前記ダミー用導電パターンと一致している、多数個取りセラミック基板の製造方法。