JP7700487B2 - Sensor device and image forming apparatus - Google Patents
Sensor device and image forming apparatus Download PDFInfo
- Publication number
- JP7700487B2 JP7700487B2 JP2021058763A JP2021058763A JP7700487B2 JP 7700487 B2 JP7700487 B2 JP 7700487B2 JP 2021058763 A JP2021058763 A JP 2021058763A JP 2021058763 A JP2021058763 A JP 2021058763A JP 7700487 B2 JP7700487 B2 JP 7700487B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- reference voltage
- control signal
- power supply
- control unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
- Control Or Security For Electrophotography (AREA)
Description
本発明は、センサ装置及び画像形成装置に関する。 The present invention relates to a sensor device and an image forming device.
特許文献1には、温度センサや湿度センサなどのセンサを備える画像形成装置が記載されている。特許文献1の画像形成装置では、センサを用いて検出した温度や湿度などの各種情報を用いて当該画像形成装置を制御する。
湿度センサは、抵抗変化型センサを用いることが多い。より具体的には、湿度センサは、抵抗変化型センサと他の抵抗素子とを直列に接続した直列回路を有する。直列回路に、時間に対して電源電圧と接地電圧とが切り替わる交流信号が入力されることにより、直列回路の両端に電源電圧が印加される。 Humidity sensors often use resistance change sensors. More specifically, humidity sensors have a series circuit in which a resistance change sensor is connected in series with another resistive element. An AC signal that switches between a power supply voltage and a ground voltage over time is input to the series circuit, and a power supply voltage is applied to both ends of the series circuit.
交流信号の電源電圧は、抵抗変化型センサと他の抵抗素子とで分圧され、抵抗変化型センサに分圧された電圧が画像形成装置の制御部に入力される。当該制御部は、入力された電圧に基づいて湿度を算出し、算出した湿度に応じて転写バイアスなどを決定する。 The power supply voltage of the AC signal is divided by the resistance change sensor and other resistive elements, and the voltage divided by the resistance change sensor is input to the control unit of the image forming device. The control unit calculates the humidity based on the input voltage and determines the transfer bias and other parameters according to the calculated humidity.
従来のセンサ装置では、交流信号の電源電圧と制御部の入力電圧の上限とが一致していた。しかしながら、交流信号の電源電圧が制御部の入力電圧の上限よりも大きくなった場合、制御部は入力電圧に基づいて湿度を算出することができないという問題があった。 In conventional sensor devices, the power supply voltage of the AC signal and the upper limit of the input voltage of the control unit were the same. However, if the power supply voltage of the AC signal became higher than the upper limit of the input voltage of the control unit, there was a problem that the control unit could not calculate the humidity based on the input voltage.
本発明は、交流信号の電源電圧が制御部の入力電圧の上限よりも大きくなった場合でも、制御部が入力電圧に基づいて湿度を算出することが可能なセンサ装置及び画像形成装置を実現することを目的とする。 The present invention aims to realize a sensor device and an image forming device that enable a control unit to calculate humidity based on the input voltage even when the power supply voltage of the AC signal becomes higher than the upper limit of the input voltage of the control unit.
上記の課題を解決するために、本発明の態様1に係るセンサ装置は、抵抗変化型センサと、前記抵抗変化型センサと直列に接続され、前記抵抗変化型センサと共に直列回路を構成する第1固定抵抗と、時間に応じて電源電圧と接地電圧とが切り替わる制御信号を出力する制御信号出力部と、前記電源電圧と前記接地電圧との切り替わりに応じて切り替わる、前記電源電圧よりも小さいリファレンス電圧と前記接地電圧とを、前記直列回路の両端に印加するリファレンス電圧印加回路と、前記直列回路によって前記リファレンス電圧が分圧された分圧電圧が入力され、前記分圧電圧に基づいて湿度を検出する制御部と、を備える。
In order to solve the above problems, the sensor device according to
本発明の態様1によれば、リファレンス電圧印加回路を新たに設けることで、制御信号の電源電圧よりも小さいリファレンス電圧と、接地電圧とが交互に切り替わる電圧を、抵抗変化型センサと第1固定抵抗とからなる直列回路の両端に印加することができる。それゆえ、制御信号の電源電圧が制御部の入力電圧の上限よりも大きい場合でも、制御部には、直列回路により分圧され、制御部の入力電圧の上限以下となった電圧が入力されるので、制御部は入力電圧に基づいて湿度を算出することができる。
According to
本発明の態様2に係るセンサ装置は、上記態様1において、前記制御部は、前記分圧電圧がアナログ‐デジタル変換された電圧に基づいて湿度を算出し、前記リファレンス電圧は、前記制御部が前記分圧電圧をアナログ‐デジタル変換する際において前記制御部に入力可能な電圧の最大値以下である。
In the sensor device according to
本発明の態様2によれば、直列回路によってリファレンス電圧が分圧された分圧電圧の最大値はリファレンス電圧となる。上記構成によれば、リファレンス電圧と制御部がアナログ‐デジタル変換する際に入力可能な電圧の最大値とを一致させることができる。
According to
本発明の態様3に係るセンサ装置は、上記態様1または2において、前記リファレンス電圧印加回路は、前記制御信号の電源電圧と接地電圧との切り替わりに応じてオンとオフとが切り替わるスイッチング素子を有し、前記スイッチング素子のオンとオフとの切り替わりに応じて前記リファレンス電圧と前記接地電圧とを切り替えて前記直列回路の両端に印加する。
The sensor device according to
本発明の態様3によれば、スイッチング素子は制御信号の電源電圧と接地電圧との切り替わりに応じてオンとオフとが切り替わる。そして、スイッチング素子のオンとオフとの切り替わりに応じてリファレンス電圧と前記接地電圧とが切り替わり、直列回路の両端に印加される。それゆえ、上記構成によれば、制御信号の電源電圧と接地電圧との切り替わりに応じてリファレンス電圧と前記接地電圧とが切り替わり、直列回路の両端に印加される。
According to
本発明の態様4に係るセンサ装置は、上記態様3において、前記スイッチング素子は、前記リファレンス電圧を出力する電源と、グランドに接続された抵抗との間に接続されており、前記センサ装置は、前記リファレンス電圧と、前記リファレンス電圧から前記スイッチング素子による電圧降下分だけ補正された補正リファレンス電圧と、との比率を予め記憶する記憶部を更に備え、前記制御部は、前記制御部に入力された前記分圧電圧に対して前記記憶部に記載された前記比率を用いて補正する。
The sensor device according to aspect 4 of the present invention is the same as in
本発明の態様4によれば、スイッチング素子による電圧降下分が補正された補正リファレンス電圧とリファレンス電圧との比率を記憶部に予め記憶しておくことで、制御部は、当該記憶部に記憶された比率を用いて分圧電圧を補正することができる。それゆえ、制御部は、スイッチング素子による電圧降下分の影響を受けることなく、湿度を正確に算出することができる。 According to aspect 4 of the present invention, by storing in advance in the memory unit the ratio between the reference voltage and the corrected reference voltage in which the voltage drop due to the switching element has been corrected, the control unit can correct the divided voltage using the ratio stored in the memory unit. Therefore, the control unit can accurately calculate the humidity without being affected by the voltage drop due to the switching element.
本発明の態様5に係る画像形成装置は、上記態様4に係るセンサ装置を有する画像形成装置であって、画像形成部と、前記画像形成部に出力する高圧電源を出力する高圧電源基板であって、前記抵抗変化型センサを有する高圧電源基板と、前記制御部、前記第1固定抵抗、前記リファレンス電圧印加回路、及び前記制御信号出力部を有し、前記制御部を用いて、前記画像形成部の画像形成、及び前記高圧電源基板の高圧電源の出力を制御するメイン基板と、を備え、前記抵抗変化型センサと前記第1固定抵抗とが直列に接続されるように前記高圧電源基板と前記メイン基板とが電気的に接続され、前記分圧電圧が前記制御部に入力される。 The image forming apparatus according to aspect 5 of the present invention is an image forming apparatus having the sensor device according to aspect 4, and includes an image forming unit, a high-voltage power supply board that outputs a high-voltage power supply to the image forming unit, the high-voltage power supply board having the resistance change sensor, and a main board that has the control unit, the first fixed resistor, the reference voltage application circuit, and the control signal output unit, and uses the control unit to control image formation of the image forming unit and the output of the high-voltage power supply of the high-voltage power supply board, the high-voltage power supply board and the main board are electrically connected so that the resistance change sensor and the first fixed resistor are connected in series, and the divided voltage is input to the control unit.
本発明の態様5によれば、上記センサ装置と同様の効果を奏する画像形成装置を実現することができる。 According to aspect 5 of the present invention, it is possible to realize an image forming device that has the same effect as the above-mentioned sensor device.
本発明の態様6に係る画像形成装置は、上記態様5において、前記リファレンス電圧印加回路において、前記スイッチング素子は、前記リファレンス電圧を出力する電源と、グランドに接続された抵抗との間に接続されており、前記スイッチング素子と前記抵抗とは、前記スイッチング素子と前記抵抗とが直列に接続された前記直列回路を構成し、前記直列回路によって前記リファレンス電圧が分圧された前記分圧電圧が前記補正リファレンス電圧である。
The image forming apparatus according to
本発明の態様6によれば、上記センサ装置と同様の効果を奏する画像形成装置を実現することができる。
According to
本発明の態様7に係る画像形成装置は、上記態様6において、前記メイン基板から前記高圧電源基板が取り外された状態において、前記制御部は、前記制御信号出力部が前記制御信号を出力することによって前記分圧電圧が入力される前記制御部の入力ポートの電圧を、前記補正リファレンス電圧として取得し、取得した前記補正リファレンス電圧と前記リファレンス電圧とに基づいて前記比率を決定し、決定した前記比率を前記記憶部に記憶する。
In the image forming apparatus according to
本発明の態様7によれば、メイン基板から高圧電源基板が取り外された状態で比率を予め取得し、記憶部に記憶しておくことで、画像形成装置の動作時に制御部の入力ポートに入力される分圧電圧を補正することができる。
According to
本発明の態様8に係る画像形成装置は、上記態様5から7のいずれか1つにおいて、前記制御信号出力部は、時間に応じて接地電圧と電源電圧とが切り替わる第1制御信号を出力する第1制御信号出力部と、時間に応じて電源電圧と接地電圧とが切り替わり、且つ、前記第1制御信号とは位相が反転する第2制御信号を出力する第2制御信号出力部と、を有し、前記リファレンス電圧印加回路は、前記電源電圧と前記接地電圧との切り替わりに応じて切り替わる、前記電源電圧よりも小さい第1リファレンス電圧と前記接地電圧とを、前記直列回路の一端に印加する第1リファレンス電圧印加回路と、前記電源電圧と前記接地電圧との切り替わりに応じて切り替わる、前記電源電圧よりも小さい第2リファレンス電圧と前記接地電圧とを、前記直列回路の他端に印加する第2リファレンス電圧印加回路と、を有する、ことを特徴とする。
The image forming apparatus according to
本発明の態様8によれば、位相が反転している第1制御信号及び第2制御信号を用いて、制御部に第1リファレンス電圧と第2リファレンス電圧とを切り替えて直列回路に印加することができる。
According to
本発明の態様9に係る画像形成装置は、上記態様8において、前記メイン基板には、前記抵抗変化型センサに対して並列に接続された第2固定抵抗を更に備え、前記第2固定抵抗と前記抵抗変化型センサによる合成抵抗と前記第2固定抵抗とによって分圧された前記分圧電圧が前記制御部の入力ポートに入力される。
In the image forming apparatus according to
本発明の態様10に係る画像形成装置は、上記態様9において、前記制御部は、前記第1制御信号出力部の前記第1制御信号の出力及び前記第2制御信号出力部の前記第2制御信号の出力を制御することによって、前記直列回路に印加される前記第1リファレンス電圧と前記第2リファレンス電圧との切り替わりのデューティ比を調整する。
In the image forming apparatus according to
本発明の一態様によれば、交流信号の電源電圧が制御部の入力電圧の上限よりも大きくなった場合でも、制御部が入力電圧に基づいて湿度を算出することが可能なセンサ装置及び画像形成装置を実現することができる。 According to one aspect of the present invention, it is possible to realize a sensor device and an image forming device that enable the control unit to calculate humidity based on the input voltage even when the power supply voltage of the AC signal becomes higher than the upper limit of the input voltage of the control unit.
〔実施形態1〕
以下、本発明の一実施形態について、図面を参照しつつ以下に説明する。実施形態1に係る画像形成装置10は、シートに画像を形成する装置である。
[Embodiment 1]
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An
<画像形成装置10の全体構成>
図1は、画像形成装置10の内部構成を表す概略断面図である。なお、以下の説明においては、図1における右側を画像形成装置10の前方とする。また、画像形成装置10は4色(ブラックK、イエローY、マゼンダM、シアンC)の着色剤でカラー画像を形成するLEDカラープリンタであり、以下、各構成部品を色ごとに区別する場合には、その構成部品の符号末尾に各色を意味するK(ブラック)、Y(イエロー)、M(マゼンダ)、C(シアン)を付すものとする。さらに、画像形成装置10はLEDカラープリンタに限られず、例えば、レーザカラープリンタ、あるいはファクシミリ装置や、プリンタ機能および読み取り機能(スキャナ機能)等を備えた、いわゆる複合機であってもよい。
<Overall Configuration of
1 is a schematic cross-sectional view showing the internal structure of an
画像形成装置10は、本体ケーシング11を備えており、本体ケーシング11の底部には、用紙3が積載される給紙トレイ21が設けられている。また、本体ケーシング11の前面は、後述する画像形成部25にアクセスするためのアクセス口とされ、当該アクセス口には、フロントカバー15が回動操作可能に設置されている。これにより、アクセス口を閉止、あるいは開放出来るようになっている。また、開閉センサ22が、フロントカバー15に隣接して配置されている。開閉センサ22は、フロントカバー15の開閉に応じた検知信号を生成し、検知信号を高圧電源基板30に供給する。
The
給紙トレイ21の前端上方には給紙ローラ19が設けられており、給紙ローラ19の回転に伴って給紙トレイ21内に蓄積された最上位の用紙3がレジストレーションローラ18へ送り出される。レジストレーションローラ18は、用紙3の斜行補正等を行った後、用紙3を画像形成部25のベルトユニット23上へ搬送する。
A
画像形成部25は、ベルトユニット23、露光部27、プロセスカートリッジ24、現像ローラ31、感光体ドラム32、転写ローラ34、定着部35、およびベルトクリーニング装置16等を備える。
The
画像形成時には、感光体ドラム32が回転駆動され、それに伴って感光体ドラム32の表面が帯電器33により一様に正帯電される。そして、その正帯電された部分がLEDユニット37からの光の高速走査により露光されて、感光体ドラム32の表面に用紙3に形成すべき画像に対応した静電潜像が形成される。
During image formation, the
次いで、現像ローラ31の回転により、現像ローラ31上に担持され正に帯電されているトナーが、感光体ドラム32に対向して接触するときに、感光体ドラム32の表面上に形成されている静電潜像に供給される。これにより、感光体ドラム32の静電潜像が可視像化され、感光体ドラム32の表面には露光部分にのみトナーが付着したトナー像が担持される。
Next, as the developing
その後、各感光体ドラム32の表面上に担持されたトナー像は、ベルト36によって搬送される用紙3が、感光体ドラム32と転写ローラ34との間の各転写位置を通る間に、転写ローラ34に印加される負極性の転写電圧によって、用紙3に順次転写される。こうしてトナー像が転写された用紙3は、次いで定着部35に搬送される。
The toner images carried on the surface of each
定着部35は、熱源を有する加熱ローラ29と、用紙3を加熱ローラ29側へ押圧する加圧ローラ28とを備えており、用紙3上に転写されたトナー像を紙面に熱定着させる。そして、定着部35により熱定着された用紙3は、上方へ搬送され、本体ケーシング11の上面壁11Aに設けられた排紙トレイ上に排紙するように構成されている。
The fixing
また、本体ケーシング11内には、高圧電源基板30と、低電圧電源基板12と、高圧電源基板30及び低電圧電源基板12を制御する制御基板20が設けられている。制御基板20は、メイン基板の一例である。
In addition, the
高圧電源基板30には、本体ケーシング11内の温度を検出する温度センサ41と、本体ケーシング11内の湿度を検出する湿度センサ40とが配置されている。湿度センサ40は、湿度に基づいてセンサが有する一対の端子間の抵抗値が変化する抵抗変化型センサである。ここで、抵抗可変型の湿度センサ40として、好ましくは、高分子系(水溶性)湿度センサが使用される。それは、高分子系(水溶性)湿度センサは、低コストであり、また、湿度検出範囲が広いため、高湿度環境においても湿度を好適に検出できるからである。さらに、抵抗変化型センサの湿度センサでは、高分子膜の抵抗値を用いて湿度を測定している。高分子膜は、比較的誘電率が高いことから、電圧の印加向きを一定とすると、高分子膜内において分極が生じ、抵抗値を精度良く測定することができない。つまり、湿度センサ40は、交流信号を印加して使用する交流駆動センサである。
The high-voltage
温度センサ41は、温度に基づいてセンサが有する一対の端子間の抵抗値が変化する抵抗変化型センサである。
The
<画像形成装置10の機能構成>
次に、図2を参照して、画像形成装置10の機能構成を説明する。画像形成装置10は、制御部42と、高圧電源49とを更に有する。図2に示すように、制御部42は、ASIC(Application Specific Integrated Circuit)43、EEPROM(Electrically Erasable Programmable Read-Only Memory)45(登録商標)、RAM(Random Access Memory)47、ROM(Read Only Memory)46及びアナログ-デジタル変換部48を主として構成されており、これらがバス2を介して、画像形成部25などとデータを送受信可能に接続されている。ASIC43は、CPU(Central Processing Unit)44を備えており、CPU44とASIC43とは協働して、画像形成部25に対する各種処理を行う。ROM46には、CPU44が各種動作を制御するためのプログラム等が格納されている。RAM47は、CPU44が上記プログラムを実行する際に用いるデータや信号等を一時的に記録する記憶領域、又はデータ処理の作業領域として使用される。EEPROM45には、電源オフ後も保持すべき設定情報が格納される。アナログ-デジタル変換部48は、制御部42が取得したアナログ情報をデジタル信号に変換する。制御部42は、高圧電源49と、湿度センサ40と、温度センサ41とが接続されている。制御部42には、温度センサ41から温度検出電圧Vthmが入力される。そして、制御部42には、湿度センサ40から湿度検出電圧Voutが入力される。
<Functional configuration of
Next, the functional configuration of the
高圧電源49は、帯電器33と、現像ローラ31と、転写ローラ34とが接続されている。高圧電源49は、制御部42の指令に基づいて帯電器33の帯電電圧と、現像ローラ31の現像バイアスと、転写ローラ34の転写電圧の制御を行う。
The high-
制御部42は、温度センサ41の温度検出電圧Vthmと、湿度センサ40の湿度検出電圧Voutに基づいて、転写ローラ34の転写電圧の値を制御する。
The
<センサ装置50の概略構成>
図3は、センサ装置50の概略構成図を示す。制御基板20に配置された制御部42、第1リファレンス電圧印加回路51、第2リファレンス電圧印加回路52及び第1固定抵抗56と、高圧電源基板30に配置された湿度センサ40及び温度センサ41とが、センサ装置50を構成する。
<General configuration of
3 shows a schematic configuration diagram of the
制御部42は、第1制御信号出力部53と、第2制御信号出力部54と、第1アナログ-デジタル変換部48Aと、第2アナログ-デジタル変換部48Bと、記憶部55とを備える。第1制御信号出力部53と第2制御信号出力部54とは、CPU44がROM46に格納されているプログラム等を実行することにより実現される。
The
なお、図2では、図3の第1アナログ-デジタル変換部48Aと第2アナログ-デジタル変換部48Bとを総称して、アナログ-デジタル変換部48と記載されている。また、図3では、図2のEEPROM45とRAM47とROM46とを総称して記憶部55と記載されている。
In FIG. 2, the first analog-
第1制御信号出力部53は、制御信号出力部の一例であり、第1リファレンス電圧印加回路51は、リファレンス電圧印加回路の一例である。第2制御信号出力部54は、制御信号出力部の一例であり、第2リファレンス電圧印加回路52は、リファレンス電圧印加回路の一例である。
The first control
制御部42には、電源電圧Vccと基準電圧Vrefとが供給される。第1制御信号出力部53は、電源電圧Vccを用いて第1制御信号S1を生成する。第1制御信号出力部53は、第1制御信号S1を第1リファレンス電圧印加回路51に出力する。また、第2制御信号出力部54は、電源電圧Vccを用いて第2制御信号S2を生成する。第2制御信号出力部54は、第2制御信号S2を第2リファレンス電圧印加回路52に出力する。
The
第1リファレンス電圧印加回路51は、第1スイッチング素子51Sと第1リファレンス抵抗51Rとを有する。第1スイッチング素子51Sは、PNPトランジスタである。第1スイッチング素子51Sのエミッタ端子には、基準電圧Vrefが供給される。第1スイッチング素子51Sのベース端子は、第1制御信号出力部53と接続される。第1スイッチング素子51Sのコレクタ端子は、第1リファレンス抵抗51Rの一方の端子51Ra及びポートP1と接続される。第1リファレンス抵抗51Rの他方の端子51Rbは、グランドGNDと接続される。なお、第1スイッチング素子51Sは、PNPトランジスタに限られるものではない。
The first reference
第1リファレンス電圧印加回路51は、第1制御信号S1を第1リファレンス信号Sref1に変換し、第1リファレンス信号Sref1をポートP1に出力する。
The first reference
第2リファレンス電圧印加回路52は、第2スイッチング素子52Sと第2リファレンス抵抗52Rとを有する。第2スイッチング素子52Sは、PNPトランジスタである。第2スイッチング素子52Sのエミッタ端子には、基準電圧Vrefが供給される。第2スイッチング素子52Sのベース端子は、第2制御信号出力部54と接続される。第2スイッチング素子52Sのコレクタ端子は、第2リファレンス抵抗52Rの一方の端子52Ra及びポートP3と接続される。ただし、第2スイッチング素子52Sのコレクタ端子とポートP3との間には第1固定抵抗56が接続される。第2リファレンス抵抗52Rの他方の端子52Rbは、グランドGNDと接続される。なお、第2スイッチング素子52Sは、PNPトランジスタに限られるものではない。
The second reference
第2リファレンス電圧印加回路52は、第2制御信号S2を第2リファレンス信号Sref2に変換し、第2リファレンス信号Sref2をポートP3に出力する。
The second reference
ここで、本実施形態1では、第1リファレンス抵抗51Rの抵抗値Rref1と第2リファレンス抵抗52Rの抵抗値Rref2との関係は、下記(1)式のとおりとする。
Rref1≒Rref2・・・(1)
また、第1スイッチング素子51Sと第2スイッチング素子52Sとは略同じ特性を有するものとする。このため、第1スイッチング素子51Sのエミッタ-コレクタ間の電圧Vtr1と第2スイッチング素子52Sのエミッタ-コレクタ間の電圧Vtr2との関係は、下記(2)式のとおりとする。
Vtr1≒Vtr2・・・(2)
湿度センサ40は、ポートP2に接続された一方の端子40aと、ポートP4に接続された他方の端子40bと、を有する。
In the first embodiment, the relationship between the resistance value Rref1 of the
Rref1 ≒ Rref2 (1)
The
Vtr1 ≒ Vtr2 (2)
The
ポートP3とポートP4とが接続されることによって、湿度センサ40の他方の端子40bと第1固定抵抗56の一方の端子56aとが直列接続される。直列接続された湿度センサ40と第1固定抵抗56とは直列回路を構成する。第1固定抵抗56の他方の端子56bと第2リファレンス電圧印加回路52の第2リファレンス抵抗52Rの一方の端子52Raとが接続される。また、湿度センサ40の他方の端子40bと第1アナログ-デジタル変換部48Aとは入力ポートPinを介して接続される。第1アナログ-デジタル変換部48Aには、湿度センサ40と第1固定抵抗56に印加される分圧電圧である湿度検出電圧Voutが入力される。第1アナログ-デジタル変換部48Aは、基準電圧Vrefに基づいて湿度検出電圧Voutをアナログ-デジタル変換する。
By connecting the port P3 and the port P4, the other terminal 40b of the
ポートP1とポートP2とが接続されることによって、湿度センサ40の一方の端子40aは、第1リファレンス電圧印加回路51と接続される。
By connecting ports P1 and P2, one terminal 40a of the
温度センサ41は、ポートP6に接続された一方の端子41aと、グランドGNDに接続された他方の端子41bと、を有する。ポートP5とポートP6とが接続されることによって、温度センサ41の一方の端子41aには、抵抗を介して基準電圧Vrefが印加される。また、第2アナログ-デジタル変換部48Bは、温度センサ41の一方の端子41aと接続される。第2アナログ-デジタル変換部48Bには、温度センサ41の温度検出電圧Vthmが入力される。第2アナログ-デジタル変換部48Bは、基準電圧Vrefに基づいて温度検出電圧Vthmをアナログ-デジタル変換する。
The
記憶部55のEEPROM45には、後述する湿度補正テーブルTBが記憶される。
The humidity correction table TB described below is stored in the EEPROM 45 of the
図4は、第1制御信号S1、第2制御信号S2、第1リファレンス信号Sref1、第2リファレンス信号Sref2、及び湿度センサ40の両端子に印加される電位差Vhumの各々のタイムチャートである。各タイムチャートの縦軸はレベル、横軸は時間を示す。時間Δt1、時間Δt2、時間Δt3、時間Δt4、時間Δt5、及び時間Δt6は同一である。
Figure 4 is a time chart of the first control signal S1, the second control signal S2, the first reference signal Sref1, the second reference signal Sref2, and the potential difference Vhum applied to both terminals of the
(第1制御信号S1)
第1制御信号S1のレベルは、時間Δt1、時間Δt3、及び時間Δt5において電源電圧Vccである。一方、第1制御信号S1のレベルは、時間Δt2、時間Δt4、及びΔt6において接地電圧Vgndである。第1制御信号S1は、そのレベルが1周期ごとに電源電圧Vccと接地電圧Vgndとの間で交互に変化するPWM(Pulse Width Modulation)信号である。例えば、電源電圧Vccは3.3Vである。接地電圧Vgndは0Vである。
(First control signal S1)
The level of the first control signal S1 is the power supply voltage Vcc at time Δt1, time Δt3, and time Δt5. Meanwhile, the level of the first control signal S1 is the ground voltage Vgnd at time Δt2, time Δt4, and time Δt6. The first control signal S1 is a PWM (Pulse Width Modulation) signal whose level alternates between the power supply voltage Vcc and the ground voltage Vgnd every period. For example, the power supply voltage Vcc is 3.3V. The ground voltage Vgnd is 0V.
(第2制御信号S2)
第2制御信号S2のレベルは、時間Δt1、時間Δt3、及び時間Δt5において接地電圧Vgndである。一方、第2制御信号S2のレベルは、時間Δt2、時間Δt4、及び時間Δ6において電源電圧Vccである。第2制御信号S2は、そのレベルが1周期ごとに接地電圧Vgndと電源電圧Vccの間で交互に変化するPWM信号である。例えば、電源電圧Vccは3.3Vである。接地電圧Vgndは0Vである。
(Second control signal S2)
The level of the second control signal S2 is the ground voltage Vgnd at times Δt1, Δt3, and Δt5. Meanwhile, the level of the second control signal S2 is the power supply voltage Vcc at times Δt2, Δt4, and Δ6. The second control signal S2 is a PWM signal whose level alternates between the ground voltage Vgnd and the power supply voltage Vcc every period. For example, the power supply voltage Vcc is 3.3V. The ground voltage Vgnd is 0V.
(第1制御信号S1と第2制御信号S2との関係)
図4に示すとおり、第1制御信号S1と第2制御信号S2とは互いに位相が反転する。
(Relationship between the first control signal S1 and the second control signal S2)
As shown in FIG. 4, the first control signal S1 and the second control signal S2 are inverted in phase with each other.
(第1リファレンス信号Sref1)
第1制御信号S1のレベルが電源電圧Vccである場合、第1スイッチング素子51Sはオフする。このため、第1リファレンス信号Sref1のレベルは接地電圧Vgndとなる。
(First reference signal Sref1)
When the level of the first control signal S1 is the power supply voltage Vcc, the
一方、第1制御信号S1のレベルが接地電圧Vgndである場合、第1スイッチング素子51Sはオンする。このため、第1リファレンス信号Sref1のレベルは第1リファレンス電圧Vref1となる。この場合、第1リファレンス電圧Vref1は下記(3)式で示される。
Vref1=Vref-Vtr1・・・(3)
(第2リファレンス信号Sref2)
第2制御信号S2のレベルが電源電圧Vccである場合、第2スイッチング素子52Sはオフする。このため、第2リファレンス信号Sref2のレベルは接地電圧Vgndとなる。
On the other hand, when the level of the first control signal S1 is the ground voltage Vgnd, the
Vref1=Vref-Vtr1...(3)
(Second reference signal Sref2)
When the level of the second control signal S2 is the power supply voltage Vcc, the
一方、第2制御信号S2のレベルが接地電圧Vgndである場合、第2スイッチング素子52Sはオンする。このため、第2リファレンス信号Sref2のレベルは第2リファレンス電圧Vref2となる。この場合、第2リファレンス電圧Vref2は下記(4)式で示される。
Vref2=Vref-Vtr2・・・(4)
(第1リファレンス信号Sref1と第2リファレンス信号Sref2との関係)
図4に示すとおり、第1リファレンス信号Sref1のレベルが接地電圧Vgndであるとき、第2リファレンス信号Sref2のレベルは第2リファレンス電圧Vref2である。また、第1リファレンス信号Sref1のレベルが第1リファレンス電圧Vref1であるとき、第2リファレンス信号Sref2のレベルは接地電圧Vgndである。
On the other hand, when the level of the second control signal S2 is the ground voltage Vgnd, the
Vref2=Vref-Vtr2...(4)
(Relationship between First Reference Signal Sref1 and Second Reference Signal Sref2)
4, when the level of the first reference signal Sref1 is the ground voltage Vgnd, the level of the second reference signal Sref2 is the second reference voltage Vref2, and when the level of the first reference signal Sref1 is the first reference voltage Vref1, the level of the second reference signal Sref2 is the ground voltage Vgnd.
上述のとおり、第1リファレンス信号Sref1は、湿度センサ40の一方の端子40aに出力され、第2リファレンス信号Sref2は、第1固定抵抗56の他方の端子56bに出力される。このため、湿度センサ40の一方の端子40aが接地電圧Vgndであれば、第1固定抵抗56の他方の端子56bは第2リファレンス電圧Vref2となる。以下、この場合において湿度センサ40の両端子間に印加される電位差Vhumを電位差V-humと称する。
As described above, the first reference signal Sref1 is output to one terminal 40a of the
一方、湿度センサ40の一方の端子40aが第1リファレンス電圧Vref1であれば、第1固定抵抗56の他方の端子56bは接地電圧Vgndとなる。以下、この場合において湿度センサ40の両端子間に印加される電位差Vhumを電位差V+humと称する。
On the other hand, if one terminal 40a of the
時間Δt1、時間Δt3、及び時間Δt5において、湿度センサ40の両端子間に印加される電位差V-humは下記(5)式で示される。
V-hum=-Vref2×Rhum/(Rhum+R1+Rref1)・・・(5)
ここで、Rhumは湿度センサ40の抵抗値、R1は第1固定抵抗56の抵抗値である。
At times Δt1, Δt3, and Δt5, the potential difference V-hum applied between both terminals of the
V-hum=-Vref2×Rhum/(Rhum+R1+Rref1)...(5)
Here, Rhum is the resistance value of the
時間Δt2、時間Δt4、及び時間Δt6において、湿度センサ40に両端子間に印加される電位差V+humは下記(6)式で示される。
V+hum=Vref1×Rhum/(Rhum+R1+Rref2)・・・(6)
このように、湿度センサ40に分極が生じないよう、湿度センサ40の両端に電位差V-humと電位差V+humとが交互に印加される。
At times Δt2, Δt4, and Δt6, the potential difference V+hum applied between both terminals of the
V+hum=Vref1×Rhum/(Rhum+R1+Rref2)...(6)
In this manner, the potential difference V−hum and the potential difference V+hum are alternately applied across the
<湿度取得方法>
第1アナログ-デジタル変換部48Aには湿度検出電圧Voutが入力される。湿度検出電圧Voutは下記(7)式で示される。
Vout=Vref1×(R1+Rref2)/(Rhum+R1+Rref2)・・・(7)
湿度検出電圧Voutは、湿度センサ40の抵抗値Rhumが大きくなると、低下し、抵抗値Rhumが小さくなると、第1リファレンス電圧Vref1に収束していく。
<Humidity acquisition method>
The humidity detection voltage Vout is input to the first analog-
Vout=Vref1×(R1+Rref2)/(Rhum+R1+Rref2)...(7)
The humidity detection voltage Vout decreases as the resistance value Rhum of the
第1アナログ-デジタル変換部48Aは、基準電圧Vrefを参照して湿度検出電圧Voutをアナログ-デジタル変換する。
The first analog-to-
ここで、基準電圧Vrefと第1リファレンス電圧Vref1とが一致しているのが理想的であるが、上記(3)式で示したように、第1スイッチング素子51Sのエミッタ-コレクタ間の電圧Vtr1分だけ電圧降下するため、第1リファレンス電圧Vref1は基準電圧Vrefと一致しない。その結果、第1アナログ-デジタル変換部48Aがアナログ-デジタル変換したデジタル信号には、第1スイッチング素子51Sのエミッタ-コレクタ間の電圧Vtr1分の誤差が重畳される。
Ideally, the reference voltage Vref and the first reference voltage Vref1 should be the same, but as shown in the above formula (3), the voltage drops by the emitter-collector voltage Vtr1 of the
このため、制御部42は、湿度検出電圧Voutを補正して補正湿度検出電圧Vout´を下記(8)式から算出する。補正湿度検出電圧Vout´は、補正リファレンス電圧の一例である。
Vout´=Vout×B・・・(8)
比率Bは定数である。比率Bは、下記(9)式から求められる。
B=Vref/Vref2・・・(9)
上記(2)、(3)、及び(4)式から下記(10)式が導き出される。
Vref1≒Vref2・・・(10)
第1リファレンス電圧Vref1と第2リファレンス電圧Vref2は略等しくなる。このため、第2リファレンス電圧Vref2を検出できれば、第1リファレンス電圧Vref1を検出できる。本実施形態1では、第2リファレンス電圧Vref2と基準電圧Vrefとの比率Bを算出して、当該比率Bを用いて補正湿度検出電圧Vout´を算出する。
Therefore, the
Vout′=Vout×B (8)
The ratio B is a constant and can be calculated using the following formula (9).
B=Vref/Vref2...(9)
The following equation (10) is derived from the above equations (2), (3), and (4).
Vref1 ≒ Vref2 (10)
The first reference voltage Vref1 and the second reference voltage Vref2 are substantially equal. Therefore, if the second reference voltage Vref2 can be detected, the first reference voltage Vref1 can be detected. In the first embodiment, a ratio B between the second reference voltage Vref2 and the standard voltage Vref is calculated, and the corrected humidity detection voltage Vout' is calculated using the ratio B.
<比率取得処理>
そこで、本実施形態1では、湿度センサ40を制御基板20のポートP1及びP3から電気的に切り離したときの、第2リファレンス電圧Vref2を検出する。湿度センサ40を電気的に分離としたときの第1アナログ-デジタル変換部48Aに入力される湿度検出電圧Voutは、下記(11)式で示される。
Vout=Vref2・・・(11)
湿度センサ40を電気的に切り離したとき、第1固定抵抗56には電流が流れない。このため、湿度検出電圧Voutは、第2リファレンス抵抗52Rの一方の端子52Raに印加される第2リファレンス電圧Vref2となる。
<Ratio acquisition process>
Therefore, in the first embodiment, the second reference voltage Vref2 is detected when the
Vout=Vref2...(11)
When the
図5に比率取得処理のフローチャートを示す。ここでは、制御基板20と高圧電源基板30とが切り離され、ポートP1とポートP2、ポート3とポート4、及びポート5とポート6とは、いずれも電気的に分離されている。
Figure 5 shows a flowchart of the ratio acquisition process. Here, the
ステップS101:第1制御信号出力部53は第1制御信号S1を出力し、第2制御信号出力部54は第2制御信号S2を出力する。制御部42は、第1制御信号S1が電源電圧Vccであり、かつ第2制御信号S2が接地電圧Vgndである場合(ステップS101にてYES)、ステップS102に進む。それ以外の場合(ステップS101にてNO)、ステップS105に進む。
Step S101: The first control
ステップS102:第1アナログ-デジタル変換部48Aには、入力ポートPinを介して湿度検出電圧Voutが入力される。湿度センサ40が電気的に切り離されているため、第1固定抵抗56に電流は流れず、湿度検出電圧Voutは第2リファレンス電圧Vref2と等しい。したがって、第1アナログ-デジタル変換部48Aは、第2リファレンス電圧Vref2を検出する。制御部42は、湿度検出電圧Voutとして第2リファレンス電圧Vref2を保持する。次に、ステップS103に進む。
Step S102: The humidity detection voltage Vout is input to the first analog-
ステップS103:制御部42は、上記(9)式から比率Bを取得する。次に、ステップS104に進む。
Step S103: The
ステップS104:制御部42は、ステップS103にて取得した比率Bを、記憶部55のEEPROM45に記憶する。次にステップS105に進む。
Step S104: The
ステップS105:制御部42は、比率Bを取得するかを判断する。比率Bを取得する場合(ステップS105にてYES)、ステップS101に戻る。それ以外の場合(ステップS105にてNO)、フローは終了する。
Step S105: The
<湿度取得処理>
図6は、湿度取得処理のフローチャートを示す。画像形成装置10が画像形成動作を開始したときに、制御部42は湿度取得処理を開始する。
<Humidity acquisition process>
6 is a flow chart of the humidity acquisition process. When the
ステップS201:第1制御信号出力部53は、第1リファレンス電圧印加回路51への第1制御信号S1の出力を開始する。第2制御信号出力部54は、第2リファレンス電圧印加回路52への第2制御信号S2の出力を開始する。次に、ステップS202に進む。
Step S201: The first control
ステップS202:制御部42は、第1制御信号S1が接地電圧Vgndであり、かつ第2制御信号S2が電源電圧Vccである場合(ステップS202にてYES)、ステップS203に進む。それ以外の場合(ステップS202にてNO)、ステップS208に進む。
Step S202: If the first control signal S1 is the ground voltage Vgnd and the second control signal S2 is the power supply voltage Vcc (YES in step S202), the
ステップS203:制御部42は、湿度検出電圧Voutを取得する。次に、ステップS204に進む。
Step S203: The
ステップS204:制御部42は、温度検出電圧Vthmを取得する。次に、ステップS205に進む。
Step S204: The
ステップS205:制御部42は、EEPROM45から比率Bを読み出し、当該比率BとステップS203にて取得した湿度検出電圧Voutを用いて、上記(8)式から補正湿度検出電圧Vout´を算出する。次にステップS206に進む。
Step S205: The
ステップS206:制御部42は、温度検出電圧Vthmから温度を取得する。次に、ステップS207に進む。
Step S206: The
ステップS207:制御部42は、湿度補正テーブルTBを参照して湿度を取得する。次にステップS208に進む。
Step S207: The
ここで、図7に湿度補正テーブルTBの一例の一部を示す。第1アナログ-デジタル変換部48Aは、湿度検出電圧Voutを8bitのデジタル値に変換する。湿度は、温度センサ41で求めた温度と湿度検出電圧Voutのデジタル値に基づいて決定される。例えば、温度が12℃であり、湿度検出電圧Voutが0.215Vであり、比率Bが0.8であった場合、補正湿度検出電圧Vout´は、0.215(V)×0.8=0.172(V)となる。湿度補正テーブルTBの矢印で示されるように、デジタル信号は11から8にシフトして、横軸の温度12℃の下欄の31%が湿度の値であると決定する。
Here, FIG. 7 shows an example of a portion of the humidity correction table TB. The first analog-
ステップS208:制御部42は、温度または湿度を取得するかを判断する。まだ、画像形成装置10が湿度を取得していない場合や、画像形成装置10の画像形成を継続する場合は、湿度を監視する必要があり、再度湿度を取得することがあるからである。温度または湿度を取得する場合(ステップS208にてYES)、ステップS202に戻る。それ以外の場合(ステップS208にてNO)、フローは終了する。
Step S208: The
<実施形態1の効果>
本実施形態1によれば、電源電圧Vccと、第1アナログ-デジタル変換部48Aの基準電圧Vrefが相違しても、湿度センサ40の湿度検出電圧Voutを検出できる。
Effects of First Embodiment
According to the first embodiment, even if the power supply voltage Vcc and the reference voltage Vref of the first analog-
また、本実施形態1によれば、第2リファレンス電圧Vref2を検出して比率Bを算出し、比率Bから補正湿度検出電圧Vout´を算出する。これにより、正確な湿度を取得することができる。 Furthermore, according to the first embodiment, the second reference voltage Vref2 is detected to calculate the ratio B, and the corrected humidity detection voltage Vout' is calculated from the ratio B. This makes it possible to obtain an accurate humidity.
〔実施形態2〕
本発明の他の実施形態について、以下に説明する。なお、説明の便宜上、実施形態1にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を繰り返さない。
[Embodiment 2]
Other embodiments of the present invention will be described below. For ease of explanation, the same reference numerals are given to members having the same functions as those described in the first embodiment, and the description thereof will not be repeated.
図8は、本発明の実施形態2に係るセンサ装置50Aの概略構成図である。センサ装置50Aが実施形態1のセンサ装置50と異なる点は、第2固定抵抗57を更に備える点である。
Figure 8 is a schematic diagram of a
図8に示すとおり、湿度センサ40と並列に第2固定抵抗57が接続されている。より詳細には、第2固定抵抗57の一方の端子57aは、第1スイッチング素子51Sのコレクタ端子及びポートP1に接続される。第2固定抵抗57の他方の端子57bは、入力ポートPinを介して第1アナログ-デジタル変換部48Aに接続される。また、第2固定抵抗57の他方の端子57bは、ポートP3及び第1固定抵抗56の一方の端子56aに接続される。第2固定抵抗57は、制御基板20に配置される。
As shown in FIG. 8, the second fixed
図9は、実施形態1に係る湿度センサ40に印加される電位差Vhumの理想的なタイムチャートを示す。湿度センサ40には、上記(5)式に示される電位差V-humと上記(6)式に示される電位差V+humとが交互に印加される。実施形態1では、下記(12)式に示さるように、湿度センサ40に印加される電位差Vhumを設定している。
|V-hum|=|V+hum|・・・(12)
ここで、|V-hum|は電位差V-humの絶対値を示し、|V+hum|は電位差V+humの絶対値を示す。
9 shows an ideal time chart of the potential difference Vhum applied to the
|V-hum|=|V+hum|...(12)
Here, |V-hum| indicates the absolute value of the potential difference V-hum, and |V+hum| indicates the absolute value of the potential difference V+hum.
実施形態1では、電位差V-humと電位差V+humとが、湿度センサ40に等間隔の時間で交互に印加されることによって、湿度センサ40の分極を低減させている。
In the first embodiment, the potential difference V-hum and the potential difference V+hum are alternately applied to the
図10は、実施形態1に係る湿度センサ40に印加される電位差Vhumの実際のタイムチャートを示す。実施形態1では、上記(1)及び(10)式に示したとおり、第1リファレンス抵抗51Rの抵抗値Rref1と第2リファレンス抵抗52Rの抵抗値Rref2とは略等しく、かつ、第1リファレンス電圧Vref1と第2リファレンス電圧Vref2とは略等しいことを前提とするものであった。しかし、実際には、抵抗値Rref1と抵抗値Rref2とが相違することもあれば、第1リファレンス電圧Vref1と第2リファレンス電圧Vref2とが相違する場合もある。この場合、上記(11)式とは異なり、|V-hum|と|V+hum|とが相違する。
Figure 10 shows an actual time chart of the potential difference Vhum applied to the
|V-hum|と|V+hum|とが相違したまま、湿度センサ40の両端子に電位差V-humと電位差V+humと等間隔の時間で交互に印加してしまうと、湿度センサ40に電位差V-humを印加する際の電力と電位差V+humを印加する際の電力とに差が生じ、その結果、湿度センサ40に分極が生じてしまう。その結果、制御部42は、湿度を正確に検出することができなくなる。なお、図10では、湿度センサ40に電位差V-humを印加する際の電力は符号Xが付された箇所の面積で表わされる。一方、湿度センサ40に電位差V+humを印加する際の電力は符号Yが付された箇所の面積で表わされる。図10に示すとおり、符号Xが付された箇所の面積と符号Yが付された箇所の面積とが異なる。
If the potential difference V-hum and the potential difference V+hum are applied alternately at equal intervals to both terminals of the
そこで、実施形態2では、湿度センサ40に印加される電位差V-humの絶対値|V-hum|と電位差V+humの絶対値|V+hum|とが相違する場合、第1制御信号S1のデューティ比D1及び第2制御信号S2のデューティ比D2を調整して、湿度センサ40に電位差V-humと電位差V+humとを交互に印加する際における、それぞれの電力を等しくする。
Therefore, in the second embodiment, when the absolute value |V-hum| of the potential difference V-hum applied to the
図11は、実施形態2に係る湿度センサ40に印加される電位差Vhumのタイムチャートを示す。時間Δt1A、時間Δt3A、及び時間Δt5Aは同一である。また、時間Δt2A、及び時間Δt4Aは同一である。図11では、湿度センサ40に電位差V-humを印加する際の電力は符号X´が付された箇所の面積で表わされる。一方、湿度センサ40に電位差V+humを印加する際の電力は符号Y´が付された箇所の面積で表わされる。図11に示すとおり、符号X´が付された箇所の面積と符号Y´が付された箇所の面積とは等しい。以下、具体的に説明する。
Figure 11 shows a time chart of the potential difference Vhum applied to the
実施形態2では、湿度センサ40に印加される電位差V-humを下記(13)式で表すことができる。
V-hum=-Vref2×Rhum´/(Rhum´+R1+Rref1)・・・(13)
また、湿度センサ40に印加される電位差V+humを下記(14)式で表すことができる。
V+hum=Vref1×Rhum´/(Rhum´+R1+Rref2)・・・(14)
ここで、Rhum´は、湿度センサ40の抵抗値Rhumと第2固定抵抗57の抵抗値R2との合成抵抗の抵抗値である。抵抗値Rhum´は、下記(15)式で表される。
Rhum´=Rhum×R2/(Rhum+R2)・・・(15)
湿度センサ40に印加される電位差V-humと電位差V+humとの絶対値が異なる場合には、下記(16)式により、第1制御信号S1のデューティ比D1及び第2制御信号S2のデューティ比D2を調整する。
|V-hum|×Δt1A=|V+hum|×Δt2A・・・(16)
具体的には、第1制御信号のデューティ比D1は下記(17)式で求められる。
D1=Vref2/(Vref1+Vref2)・・・(17)
また、第2制御信号のデューティ比D2は下記(18)式で求められる。
D2=Vref1/(Vref1+Vref2)・・・(18)
なお、Vref1及びVref2は、それぞれ、実施形態1にて説明した(3)式及び(4)式から求めれば良い。
In the second embodiment, the potential difference V-hum applied to the
V-hum=-Vref2×Rhum'/(Rhum'+R1+Rref1)...(13)
Further, the potential difference V+hum applied to the
V+hum=Vref1×Rhum'/(Rhum'+R1+Rref2)...(14)
Here, Rhum' is the resistance value of the combined resistance of the resistance value Rhum of the
Rhum'=Rhum×R2/(Rhum+R2)...(15)
When the absolute values of the potential difference V-hum and the potential difference V+hum applied to the
|V-hum|×Δt1A=|V+hum|×Δt2A...(16)
Specifically, the duty ratio D1 of the first control signal is calculated by the following equation (17).
D1=Vref2/(Vref1+Vref2)...(17)
Moreover, the duty ratio D2 of the second control signal is calculated by the following equation (18).
D2=Vref1/(Vref1+Vref2)...(18)
It should be noted that Vref1 and Vref2 can be calculated from the formulas (3) and (4) described in the first embodiment, respectively.
<デューティ比及び比率取得処理>
図12は、実施形態2に係るデューティ比及び比率取得処理のフローチャートを示す。ここでは、制御基板20と高圧電源基板30とが切り離され、ポートP1とポートP2、ポート3とポート4、及びポート5とポート6とは、いずれも電気的に分離されている。
<Duty ratio and ratio acquisition process>
12 shows a flowchart of the duty ratio and ratio acquisition process according to
ステップS301:制御部42は、第1制御信号S1が電源電圧Vccであり、かつ第2制御信号S2が接地電圧Vgndである場合(ステップS301にてYES)、ステップS302に進む。それ以外の場合(ステップS301にてNO)、ステップS301に戻る。
Step S301: If the first control signal S1 is the power supply voltage Vcc and the second control signal S2 is the ground voltage Vgnd (YES in step S301), the
ステップS302:制御部42は、湿度検出電圧Voutを検出して第2リファレンス電圧Vref2として保持する。次に、ステップS303に進む。
Step S302: The
第1制御信号S1が電源電圧Vccであり、かつ第2制御信号S2が接地電圧Vgndである場合、湿度検出電圧Voutは、下記(19)式で表される。
Vout=Vref2×(R2+Rref1)/(R2+R1+Rref1)・・・(19)
第1固定抵抗56及び第2固定抵抗57には電流が流れないため、湿度検出電圧Voutは下記(20)式で表される。
Vout≒Vref2・・・(20)
したがって、湿度検出電圧Voutを検出することで、第2リファレンス電圧Vref2を検出することができる。
When the first control signal S1 is the power supply voltage Vcc and the second control signal S2 is the ground voltage Vgnd, the humidity detection voltage Vout is expressed by the following equation (19).
Vout=Vref2×(R2+Rref1)/(R2+R1+Rref1)...(19)
Since no current flows through the first fixed
Vout ≒ Vref2 (20)
Therefore, by detecting the humidity detection voltage Vout, the second reference voltage Vref2 can be detected.
ステップS303:制御部42は、第1制御信号S1が接地電圧Vgndであり、かつ第2制御信号S2が電源電圧Vccである場合(ステップS303にてYES)、ステップS304に進む。それ以外の場合(ステップS303にてNO)、ステップS303に戻る。
Step S303: If the first control signal S1 is the ground voltage Vgnd and the second control signal S2 is the power supply voltage Vcc (YES in step S303), the
ステップS304:制御部42は、湿度検出電圧Voutを検出して第1リファレンス電圧Vref1として保持する。次に、ステップS305に進む。
Step S304: The
第1制御信号S1が電源電圧Vccであり、かつ第2制御信号S2が接地電圧Vgndである場合、湿度検出電圧Voutは、下記(21)式で表される。
Vout=Vref1×(R2+Rref2)/(R2+R1+Rref2)・・・(21)
第1固定抵抗56及び第2固定抵抗57には電流が流れないため、湿度検出電圧Voutは下記(22)式で表される。
Vout≒Vref1・・・(22)
したがって、湿度検出電圧Voutを検出することで、第1リファレンス電圧Vref1を検出することができる。
When the first control signal S1 is the power supply voltage Vcc and the second control signal S2 is the ground voltage Vgnd, the humidity detection voltage Vout is expressed by the following equation (21).
Vout=Vref1×(R2+Rref2)/(R2+R1+Rref2)...(21)
Since no current flows through the first fixed
Vout≒Vref1 (22)
Therefore, by detecting the humidity detection voltage Vout, the first reference voltage Vref1 can be detected.
ステップS305:制御部42は、第1制御信号S1のデューティ比D1を上記(17)式から取得する。次にステップS306に進む。
Step S305: The
ステップS306:制御部42は、第2制御信号S2のデューティ比D2を上記(18)式から取得する。次にステップS307に進む。
Step S306: The
ステップS307:制御部42は、比率B´を下記(23)式から取得する。次にステップS308に進む。
B´=Vref1/Vref・・・(23)
ステップS308:制御部42は、ステップS305にて取得したデューティ比D1、ステップS306にて取得したデューティ比D2、及びステップS307にて取得した比率B´を、記憶部55のEEPROM45に記憶する。次にステップS309に進む。
Step S307: The
B'=Vref1/Vref...(23)
Step S308: The
ステップS309:制御部42は、第1制御信号S1のデューティ比D1、第2制御信号S2のデューティ比D2または比率B´を再度取得すると判断した場合(ステップS309にてYES)、ステップS301に戻る。それ以外の場合(ステップS309にてNO)、フローを終了する。
Step S309: If the
<湿度取得処理>
図13に実施形態2に係る湿度取得処理のフローチャートを示す。以下、実施形態1と異なるステップのみ記載することとする。
<Humidity acquisition process>
13 is a flowchart of the humidity acquisition process according to the second embodiment. Only steps different from the first embodiment will be described below.
ステップS401:制御部42は、記憶部55から読み出した第1制御信号S1のデューティ比D1及び第2制御信号S2のデューティ比D2で第1制御信号S1及び第2制御信号S2を出力する。次にステップS402に進む。
Step S401: The
ステップS402からステップS408は、実施形態1のステップS202からステップS208に対応しているのでここでは省略する。
Steps S402 to S408 correspond to steps S202 to S208 in
<実施形態2の効果>
本実施形態2によれば、湿度センサ40の両端子間に印加される電圧V-humと電圧V+humの絶対値が異なる場合に、第1制御信号S1のデューティ比D1と第2制御信号S2のデューティ比D2を、第1リファレンス電圧Vref1と第2リファレンス電圧Vref2に応じて調整する。そして、湿度センサ40に電圧V-humが印加される際の電力と電圧V+humが印加される際の電力とを等しくする。これにより、湿度センサ40の分極が低減されるので、正確な湿度を取得することができる。
<Effects of the Second Embodiment>
According to the second embodiment, when the absolute values of the voltages V-hum and V+hum applied between both terminals of the
〔付記事項〕
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
[Additional Notes]
The present invention is not limited to the above-described embodiments, and various modifications are possible within the scope of the claims. Embodiments obtained by appropriately combining the technical means disclosed in different embodiments are also included in the technical scope of the present invention.
10 画像形成装置
20 制御基板
30 高圧電源基板
40 湿度センサ
41 温度センサ
42 制御部
48A 第1アナログ-デジタル変換部
48B 第2アナログ-デジタル変換部
50 センサ装置
51 第1リファレンス電圧印加回路
51S 第1スイッチング素子
51R 第1リファレンス抵抗
52 第2リファレンス電圧印加回路
52S 第2スイッチング素子
52R 第2リファレンス抵抗
53 第1制御信号出力部
54 第2制御信号出力部
56 第1固定抵抗
57 第2固定抵抗
Pin 入力ポート
REFERENCE SIGNS
Claims (9)
前記抵抗変化型センサと直列に接続され、前記抵抗変化型センサと共に直列回路を構成する第1固定抵抗と、
時間に応じて電源電圧と接地電圧とが切り替わる制御信号を出力する制御信号出力部と、
前記電源電圧と前記接地電圧との切り替わりに応じて切り替わる、前記電源電圧よりも小さいリファレンス電圧と前記接地電圧とを、前記直列回路の両端に印加するリファレンス電圧印加回路と、
前記直列回路によって前記リファレンス電圧が分圧された分圧電圧が入力され、前記分圧電圧に基づいて湿度を検出する制御部と、
を備え、
前記制御部は、前記分圧電圧がアナログ‐デジタル変換された電圧に基づいて湿度を算出し、
前記リファレンス電圧は、前記制御部が前記分圧電圧をアナログ‐デジタル変換する際において前記制御部に入力可能な電圧の最大値以下であることを特徴とするセンサ装置。 A resistance change sensor;
a first fixed resistor connected in series with the resistance change type sensor to form a series circuit together with the resistance change type sensor;
a control signal output unit that outputs a control signal that switches between a power supply voltage and a ground voltage according to time;
a reference voltage application circuit that applies a reference voltage smaller than the power supply voltage and the ground voltage, the reference voltage being switched in response to switching between the power supply voltage and the ground voltage, to both ends of the series circuit;
a control unit to which a divided voltage obtained by dividing the reference voltage by the series circuit is input and which detects humidity based on the divided voltage;
Equipped with
The control unit calculates humidity based on a voltage obtained by analog-to-digital conversion of the divided voltage,
The sensor device according to claim 1, wherein the reference voltage is equal to or less than a maximum value of a voltage that can be input to the control unit when the control unit performs analog-to-digital conversion of the divided voltage .
前記制御信号の電源電圧と接地電圧との切り替わりに応じてオンとオフとが切り替わるスイッチング素子を有し、
前記スイッチング素子のオンとオフとの切り替わりに応じて前記リファレンス電圧と前記接地電圧とを切り替えて前記直列回路の両端に印加することを特徴とする請求項1に記載のセンサ装置。 The reference voltage application circuit includes:
a switching element that switches between on and off in response to switching of the control signal between a power supply voltage and a ground voltage;
2. The sensor device according to claim 1 , wherein the reference voltage and the ground voltage are switched and applied to both ends of the series circuit in response to the switching on and off of the switching element.
前記センサ装置は、前記リファレンス電圧と、前記リファレンス電圧から前記スイッチング素子による電圧降下分だけ補正された補正リファレンス電圧と、との比率を予め記憶する記憶部を更に備え、
前記制御部は、前記制御部に入力された前記分圧電圧に対して前記記憶部に記載された前記比率を用いて補正することを特徴とする請求項2に記載のセンサ装置。 the switching element is connected between a power supply that outputs the reference voltage and a resistor connected to ground,
The sensor device further includes a storage unit configured to store in advance a ratio between the reference voltage and a corrected reference voltage obtained by correcting the reference voltage by an amount of a voltage drop caused by the switching element,
3. The sensor device according to claim 2 , wherein the control unit corrects the divided voltage input to the control unit using the ratio stored in the storage unit.
画像形成部と、
前記画像形成部に出力する高圧電源を出力する高圧電源基板であって、前記抵抗変化型センサを有する高圧電源基板と、
前記制御部、前記第1固定抵抗、前記リファレンス電圧印加回路、及び前記制御信号出力部を有し、前記制御部を用いて、前記画像形成部の画像形成、及び前記高圧電源基板の高圧電源の出力を制御するメイン基板と、
を備え、
前記抵抗変化型センサと前記第1固定抵抗とが直列に接続されるように前記高圧電源基板と前記メイン基板とが電気的に接続され、
前記分圧電圧が前記制御部に入力されることを特徴とする画像形成装置。 An image forming apparatus having the sensor device according to claim 3 ,
An image forming unit;
a high-voltage power supply substrate that outputs a high-voltage power supply to the image forming unit and has the resistance change type sensor;
a main board including the control unit, the first fixed resistor, the reference voltage application circuit, and the control signal output unit, and using the control unit to control image formation of the image forming unit and an output of a high voltage power supply of the high voltage power supply board;
Equipped with
the high-voltage power supply substrate and the main substrate are electrically connected so that the resistance change type sensor and the first fixed resistor are connected in series;
The image forming apparatus is characterized in that the divided voltage is input to the control unit.
前記スイッチング素子は、前記リファレンス電圧を出力する電源と、グランドに接続された抵抗との間に接続されており、
前記スイッチング素子と前記抵抗とは、前記スイッチング素子と前記抵抗とが直列に接続された前記直列回路を構成し、
前記直列回路によって前記リファレンス電圧が分圧された前記分圧電圧が前記補正リファレンス電圧であることを特徴とする請求項4に記載の画像形成装置。 In the reference voltage application circuit,
the switching element is connected between a power supply that outputs the reference voltage and a resistor connected to ground,
the switching element and the resistor constitute the series circuit in which the switching element and the resistor are connected in series;
5. The image forming apparatus according to claim 4 , wherein the divided voltage obtained by dividing the reference voltage by the series circuit is the corrected reference voltage.
前記制御部は、
前記制御信号出力部が前記制御信号を出力することによって前記分圧電圧が入力される前記制御部の入力ポートの電圧を、前記補正リファレンス電圧として取得し、
取得した前記補正リファレンス電圧と前記リファレンス電圧とに基づいて前記比率を決定し、
決定した前記比率を前記記憶部に記憶することを特徴とする請求項5に記載の画像形成装置。 In a state in which the high voltage power supply board is detached from the main board,
The control unit is
acquiring, as the correction reference voltage, a voltage of an input port of the control unit to which the divided voltage is input as a result of the control signal output unit outputting the control signal;
determining the ratio based on the acquired corrected reference voltage and the reference voltage;
6. The image forming apparatus according to claim 5 , wherein the determined ratio is stored in the storage unit.
時間に応じて接地電圧と電源電圧とが切り替わる第1制御信号を出力する第1制御信号出力部と、
時間に応じて電源電圧と接地電圧とが切り替わり、且つ、前記第1制御信号とは位相が反転する第2制御信号を出力する第2制御信号出力部と、
を有し、
前記リファレンス電圧印加回路は、
前記電源電圧と前記接地電圧との切り替わりに応じて切り替わる、前記電源電圧よりも小さい第1リファレンス電圧と前記接地電圧とを、前記直列回路の一端に印加する第1リファレンス電圧印加回路と、
前記電源電圧と前記接地電圧との切り替わりに応じて切り替わる、前記電源電圧よりも小さい第2リファレンス電圧と前記接地電圧とを、前記直列回路の他端に印加する第2リファレンス電圧印加回路と、
を有することを特徴とする請求項4から6のいずれか1項に記載の画像形成装置。 The control signal output unit is
a first control signal output unit that outputs a first control signal that switches between a ground voltage and a power supply voltage according to time;
a second control signal output section that outputs a second control signal that switches between a power supply voltage and a ground voltage according to time and has an inverted phase with respect to the first control signal;
having
The reference voltage application circuit includes:
a first reference voltage application circuit that applies a first reference voltage, which is switched in response to switching between the power supply voltage and the ground voltage and is smaller than the power supply voltage, and the ground voltage to one end of the series circuit;
a second reference voltage application circuit that applies a second reference voltage, which is switched in response to switching between the power supply voltage and the ground voltage and is smaller than the power supply voltage, and the ground voltage to the other end of the series circuit;
7. The image forming apparatus according to claim 4 , further comprising:
前記第2固定抵抗と前記抵抗変化型センサによる合成抵抗と前記第2固定抵抗とによって分圧された前記分圧電圧が前記制御部の入力ポートに入力されることを特徴とする請求項7に記載の画像形成装置。 the main board further includes a second fixed resistor connected in parallel to the resistance change type sensor,
8. The image forming apparatus according to claim 7 , wherein the divided voltage obtained by dividing a combined resistance of the second fixed resistor and the resistance change type sensor and the second fixed resistor is input to an input port of the control unit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021058763A JP7700487B2 (en) | 2021-03-30 | 2021-03-30 | Sensor device and image forming apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021058763A JP7700487B2 (en) | 2021-03-30 | 2021-03-30 | Sensor device and image forming apparatus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2022155323A JP2022155323A (en) | 2022-10-13 |
| JP7700487B2 true JP7700487B2 (en) | 2025-07-01 |
Family
ID=83557673
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021058763A Active JP7700487B2 (en) | 2021-03-30 | 2021-03-30 | Sensor device and image forming apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7700487B2 (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009180560A (en) | 2008-01-29 | 2009-08-13 | Brother Ind Ltd | Humidity detection device and image forming apparatus provided with the humidity detection device |
| JP2013096823A (en) | 2011-10-31 | 2013-05-20 | Brother Ind Ltd | Sensor device and image forming apparatus |
| JP2014185977A (en) | 2013-03-25 | 2014-10-02 | Brother Ind Ltd | Sensor device, image forming apparatus including the same, and humidity detection method |
| JP2018185254A (en) | 2017-04-27 | 2018-11-22 | 京セラドキュメントソリューションズ株式会社 | Humidity detection device, electronic equipment, humidity detection method |
| JP2021004827A (en) | 2019-06-27 | 2021-01-14 | 株式会社沖データ | Humidity detection device and image forming apparatus |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH048355Y2 (en) * | 1984-09-12 | 1992-03-03 | ||
| JPH0677344U (en) * | 1993-04-01 | 1994-10-28 | 河村電器産業株式会社 | A / D conversion circuit |
-
2021
- 2021-03-30 JP JP2021058763A patent/JP7700487B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009180560A (en) | 2008-01-29 | 2009-08-13 | Brother Ind Ltd | Humidity detection device and image forming apparatus provided with the humidity detection device |
| JP2013096823A (en) | 2011-10-31 | 2013-05-20 | Brother Ind Ltd | Sensor device and image forming apparatus |
| JP2014185977A (en) | 2013-03-25 | 2014-10-02 | Brother Ind Ltd | Sensor device, image forming apparatus including the same, and humidity detection method |
| JP2018185254A (en) | 2017-04-27 | 2018-11-22 | 京セラドキュメントソリューションズ株式会社 | Humidity detection device, electronic equipment, humidity detection method |
| JP2021004827A (en) | 2019-06-27 | 2021-01-14 | 株式会社沖データ | Humidity detection device and image forming apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2022155323A (en) | 2022-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1394625B1 (en) | Colour image forming apparatus adapted to perform a shading correction method for a sensor | |
| US7899346B2 (en) | Humidity detecting device, and image forming apparatus provided therewith | |
| US8224198B2 (en) | Humidity detecting device and image forming apparatus including the same | |
| US8248640B2 (en) | Image forming apparatus, controlling unit, image forming method and computer readable medium | |
| EP1594014B1 (en) | Color image forming apparatus and color control method therefor | |
| US6785480B2 (en) | Image forming apparatus having a plurality of image forming speeds | |
| US9753430B2 (en) | Sensor device having plural resistance change sensors and method of using the same | |
| JP4831177B2 (en) | Image forming apparatus and method for determining model of power supply circuit | |
| JP7700487B2 (en) | Sensor device and image forming apparatus | |
| US7733251B2 (en) | A/D convertion controlling device and image forming apparatus | |
| US9819826B2 (en) | Image forming apparatus that controls image forming conditions for adjusting image density | |
| JP2012008292A (en) | Image forming apparatus | |
| JP2020030912A (en) | Connector pair connection state detecting device, composite machine, and connector pair connection state detection method | |
| JP2009134278A (en) | Image forming apparatus | |
| JP5861391B2 (en) | Sensor device and image forming apparatus | |
| JP7192676B2 (en) | Humidity detection device and image forming device | |
| US7843601B2 (en) | Method for forming a color image | |
| JP2020071320A (en) | Image forming device | |
| JP7580934B2 (en) | Optical sensor unit, image forming apparatus | |
| US20250348017A1 (en) | Image forming apparatus, method for controlling image forming apparatus, and storage medium storing program code for controlling image forming apparatus | |
| JP2004184781A (en) | Developing device mounted-state deciding system and image forming apparatus | |
| JP2005321567A (en) | Color image forming apparatus and control method thereof | |
| JP4801403B2 (en) | Sheet remaining amount detection device, sheet feeding device, and image forming apparatus | |
| JP6372468B2 (en) | Image forming apparatus | |
| JP2025022431A (en) | Power supply device and image processing device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD07 | Notification of extinguishment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7427 Effective date: 20230406 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240312 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20240415 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20250131 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20250305 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20250423 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20250520 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20250602 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7700487 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |