JP7702286B2 - Detection Circuit - Google Patents
Detection Circuit Download PDFInfo
- Publication number
- JP7702286B2 JP7702286B2 JP2021111678A JP2021111678A JP7702286B2 JP 7702286 B2 JP7702286 B2 JP 7702286B2 JP 2021111678 A JP2021111678 A JP 2021111678A JP 2021111678 A JP2021111678 A JP 2021111678A JP 7702286 B2 JP7702286 B2 JP 7702286B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- comparator
- waveform
- resistor
- electrically connected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Rectifiers (AREA)
- Control Of Voltage And Current In General (AREA)
- Emergency Protection Circuit Devices (AREA)
Description
本発明は、検出回路に関する。 The present invention relates to a detection circuit.
特許文献1(第4図)には、3相電圧を半波整流した電圧と設定電圧とをコンパレータによって比較することにより、瞬時停電又は欠相を検出する検出回路が記載されている。瞬時停電は、3相が瞬時的に停電することを言う。欠相は、3相のいずれかの相が電圧降下することを言う。 Patent Document 1 (Figure 4) describes a detection circuit that detects momentary power outages or missing phases by using a comparator to compare the voltage obtained by half-wave rectifying the three-phase voltage with a set voltage. A momentary power outage refers to an instantaneous power outage in three phases. A missing phase refers to a voltage drop in one of the three phases.
検出回路には、瞬時停電又は欠相を確実に検出したい要請と、瞬時停電又は欠相に該当しない、ごく短時間の電圧のゆらぎを検出したくない要請と、がある。特許文献1記載の検出回路では、設計柔軟性が低く、つまり調整要素及び調整幅が少なく、上記2つの要請の両方に応えることが困難である。
There is a demand for a detection circuit to reliably detect momentary power outages or phase loss, and a demand not to detect very brief voltage fluctuations that do not correspond to momentary power outages or phase loss. The detection circuit described in
本発明は、電圧のゆらぎを検出しないで、瞬時停電又は欠相を検出できる、検出回路を提供することを目的とする。 The present invention aims to provide a detection circuit that can detect momentary power outages or missing phases without detecting voltage fluctuations.
本発明の一態様の検出回路は、
3相交流を全波整流した第1電圧を出力する、3相全波整流回路と、
前記第1電圧を分圧及び遅延させた第2電圧を出力する、分圧遅延回路と、
第1入力端子に前記第2電圧が入力され、第2入力端子に第1閾値電圧が入力され、前記第2電圧が第1閾値電圧より低い場合に第1レベルの第3電圧を出力し、前記第2電圧が前記第1閾値電圧より高い場合に第2レベルの前記第3電圧を出力する、第1比較器と、
前記第3電圧が前記第1レベルの場合に、前記第1閾値電圧を高電圧側にシフトする、閾値電圧変更回路と、
前記第3電圧を遅延させた第4電圧を出力する、遅延回路と、
第1入力端子に第2閾値電圧が入力され、第2入力端子に前記第4電圧が入力され、前記第4電圧が第2閾値電圧より高い場合に第3レベルの第5電圧を出力し、前記第4電圧が前記第2閾値電圧より低い場合に第4レベルの前記第5電圧を出力する、第2比較器と、
を含む、
ことを特徴とする。
A detection circuit according to one aspect of the present invention includes:
a three-phase full-wave rectifier circuit that outputs a first voltage obtained by full-wave rectifying a three-phase AC voltage;
a voltage division and delay circuit that outputs a second voltage obtained by dividing and delaying the first voltage;
a first comparator, the first input terminal of which receives the second voltage and the second input terminal of which receives a first threshold voltage, the first comparator outputting a third voltage of a first level when the second voltage is lower than the first threshold voltage and outputting the third voltage of a second level when the second voltage is higher than the first threshold voltage;
a threshold voltage changing circuit that shifts the first threshold voltage to a higher voltage side when the third voltage is at the first level;
a delay circuit that outputs a fourth voltage obtained by delaying the third voltage;
a second comparator, the first input terminal of which receives a second threshold voltage and the fourth voltage is input to a second input terminal of which, the second comparator outputs a fifth voltage of a third level when the fourth voltage is higher than the second threshold voltage and outputs the fifth voltage of a fourth level when the fourth voltage is lower than the second threshold voltage;
Including,
It is characterized by:
前記検出回路において、
前記分圧遅延回路は、
一端が前記3相全波整流回路に電気的に接続された、第1抵抗と、
一端が前記第1抵抗の他端に電気的に接続され、他端が基準電位に電気的に接続された、第2抵抗と、
一端が前記第1抵抗の他端及び前記第2抵抗の一端に電気的に接続され、他端が前記第1比較器の前記第1入力端子に電気的に接続された、第3抵抗と、
一端が前記第3抵抗の他端及び前記第1比較器の前記第1入力端子に電気的に接続され、他端が基準電位に電気的に接続された、第1コンデンサと、
を含む、
ことを特徴とする。
In the detection circuit,
The voltage divider delay circuit includes:
A first resistor, one end of which is electrically connected to the three-phase full-wave rectifier circuit;
a second resistor, one end of which is electrically connected to the other end of the first resistor and the other end of which is electrically connected to a reference potential;
a third resistor, one end of which is electrically connected to the other end of the first resistor and one end of the second resistor, and the other end of which is electrically connected to the first input terminal of the first comparator;
a first capacitor, one end of which is electrically connected to the other end of the third resistor and the first input terminal of the first comparator, and the other end of which is electrically connected to a reference potential;
Including,
It is characterized by:
前記検出回路において、
前記閾値電圧変更回路は、
一端に前記第3電圧よりも高い電圧が供給され、他端が前記第1比較器の出力端子に電気的に接続された、第4抵抗と、
アノードが前記第4抵抗の他端及び前記第1比較器の出力端子に電気的に接続された、ダイオードと、
一端が前記ダイオードのカソードに電気的に接続され、他端が前記第1比較器の前記第2入力端子に電気的に接続された、第5抵抗と、
を含む、
ことを特徴とする。
In the detection circuit,
The threshold voltage changing circuit includes:
a fourth resistor, one end of which is supplied with a voltage higher than the third voltage and the other end of which is electrically connected to the output terminal of the first comparator;
a diode, the anode of which is electrically connected to the other end of the fourth resistor and the output terminal of the first comparator;
a fifth resistor, one end of which is electrically connected to the cathode of the diode and the other end of which is electrically connected to the second input terminal of the first comparator;
Including,
It is characterized by:
前記検出回路において、
前記遅延回路は、ローパスフィルタである、
ことを特徴とする。
In the detection circuit,
The delay circuit is a low-pass filter.
It is characterized by:
前記検出回路において、
前記遅延回路は、
一端が前記第1比較器の出力端子に電気的に接続され、他端が前記第2比較器の前記第2入力端子に電気的に接続された、第6抵抗と、
一端が前記第6抵抗の他端及び前記第2比較器の前記第2入力端子に電気的に接続され、他端が基準電位に電気的に接続された、第2コンデンサと、
を含む、
ことを特徴とする。
In the detection circuit,
The delay circuit includes:
a sixth resistor, one end of which is electrically connected to the output terminal of the first comparator and the other end of which is electrically connected to the second input terminal of the second comparator;
a second capacitor, one end of which is electrically connected to the other end of the sixth resistor and the second input terminal of the second comparator, and the other end of which is electrically connected to a reference potential;
Including,
It is characterized by:
本発明の一態様の検出回路は、電圧のゆらぎを検出しないで、瞬時停電又は欠相を検出できる、検出回路を提供できるという効果を奏する。 The detection circuit of one aspect of the present invention has the effect of providing a detection circuit that can detect momentary power outages or missing phases without detecting voltage fluctuations.
以下に、本発明の検出回路の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態により本発明が限定されるものではない。 Below, an embodiment of the detection circuit of the present invention will be described in detail with reference to the drawings. Note that the present invention is not limited to this embodiment.
<適用例>
図1は、実施の形態及び比較例の検出回路の適用例の構成を示す図である。適用例の電源装置1は、交流電源2から入力される3相交流電力を電力変換して、負荷3に出力する。
<Application Examples>
1 is a diagram showing a configuration of an application example of a detection circuit according to an embodiment and a comparative example. A
電源装置1は、入力回路21と、実施の形態の検出回路11又は比較例の検出回路111と、制御回路22と、主回路23と、を含む。
The
入力回路21には、交流電源2から3相交流電圧が入力される。入力回路21は、フィルタ回路が例示されるが、本開示はこれに限定されない。交流電源2は、系統電源が例示されるが、本開示はこれに限定されない。
A three-phase AC voltage is input to the
検出回路11又は111は、入力回路21を通過した後の3相交流電圧の瞬時停電又は欠相を検出した場合に、ハイレベルの信号を制御回路22に出力する。検出回路11又は111は、入力回路21を通過した後の3相交流電圧の瞬時停電又は欠相を検出していない場合に、ローレベルの信号を制御回路22に出力する。但し、本開示はこれに限定されない。検出回路11又は111は、3相交流電圧の瞬時停電又は欠相を検出した場合に、ローレベルの信号を出力し、3相交流電圧の瞬時停電又は欠相を検出していない場合に、ハイレベルの信号を出力しても良い。
When the
制御回路22は、検出回路11又は111が瞬時停電又は欠相を検出していない場合には、主回路23を動作させる。制御回路22は、検出回路11又は111が瞬時停電又は欠相を検出している場合には、主回路23を停止させる。
The control circuit 22 operates the
主回路23は、コンバータ回路とするが、本開示はこれに限定されない。主回路23は、制御回路22の制御下で、入力回路21を通過した後の3相交流電圧を直流電圧に電力変換して負荷3に出力する。
The
<実施の形態及び比較例>
以下、実施の形態について説明するが、実施の形態の理解を容易にするため、先に比較例について説明する。
<Embodiments and Comparative Examples>
An embodiment will be described below, but in order to facilitate understanding of the embodiment, a comparative example will be described first.
(比較例)
図2は、比較例の検出回路の構成を示す図である。
Comparative Example
FIG. 2 is a diagram showing the configuration of a detection circuit of a comparative example.
比較例の検出回路111は、3相交流電圧の瞬時停電又は欠相を検出した場合に、ハイレベルの信号を出力する。検出回路111は、3相交流電圧の瞬時停電又は欠相を検出していない場合に、ローレベルの信号を出力する。
The
検出回路111は、3相全波整流回路31と、分圧平滑回路32と、抵抗分圧回路33と、第1比較器34と、を含む。
The
3相全波整流回路31は、3相交流電圧を全波整流した第1電圧V1を出力する。3相全波整流回路31は、3アームのブリッジダイオードが例示されるが、本開示はこれに限定されない。
The three-phase full-
分圧平滑回路32は、第1電圧V1を抵抗分圧及び平滑した第2電圧V2を出力する。分圧平滑回路32は、抵抗51及び52と、コンデンサ53と、を含む。
The voltage dividing and smoothing
抵抗51及び52は、抵抗分圧回路を構成する。抵抗51の一端は、3相全波整流回路31に電気的に接続されている。抵抗52の一端は、抵抗51の他端に電気的に接続されている。抵抗52の他端は、基準電位に電気的に接続されている。基準電位は、接地電位が例示されるが、本開示はこれに限定されない。コンデンサ53の一端は、抵抗51と抵抗52との接続点、及び、第1比較器34の反転入力端子(-端子)に、電気的に接続されている。コンデンサ53の他端は、基準電位に電気的に接続されている。コンデンサ53は、抵抗51及び52で抵抗分圧された電圧を平滑する。
The
抵抗分圧回路33は、抵抗61及び62を含む。抵抗61及び62は、電源電圧Vccを抵抗分圧した一定の第1閾値電圧Vth1を、第1比較器34の非反転入力端子(+端子)に出力する。
The resistive
第1比較器34は、第2電圧V2が第1閾値電圧Vth1より低い場合には、ハイレベルの第3電圧V3を出力する。
When the second voltage V2 is lower than the first threshold voltage Vth1, the
第1比較器34は、第2電圧V2が第1閾値電圧Vth1より高い場合には、ローレベルの第3電圧V3を出力する。
When the second voltage V2 is higher than the first threshold voltage Vth1, the
検出回路111で調整可能であるのは、第1閾値電圧Vth1と、分圧平滑回路32(抵抗51及び52並びにコンデンサ53で構成)と、である。つまり、検出回路111は、設計柔軟性が低い。
The
図3は、比較例の検出回路の、欠相が発生した場合の動作波形を示す図である。図3において、横軸は時間を表し、縦軸は電圧を表す。 Figure 3 shows the operating waveforms of the detection circuit of the comparative example when a phase loss occurs. In Figure 3, the horizontal axis represents time and the vertical axis represents voltage.
図3において、波形121は、第1閾値電圧Vth1の電圧を示す。波形122は、第2電圧V2の電圧を示す。波形123は、第3電圧V3の電圧を示す。
In FIG. 3,
タイミングt0で欠相が発生するよりも前では、第2電圧V2(波形122)は、周期的に変動する。 Before the loss of a phase occurs at time t0 , the second voltage V2 (waveform 122) fluctuates periodically.
タイミングt0で欠相が発生すると、第2電圧V2(波形122)は、低電位側の極値が低下する。 When a phase loss occurs at timing t0 , the extreme value on the low potential side of the second voltage V2 (waveform 122) decreases.
タイミングt1で第2電圧V2(波形122)が第1閾値電圧Vth1(波形121)よりも低くなると、第3電圧V3(波形123)は、ローレベルからハイレベルに変化する。 When the second voltage V2 (waveform 122) becomes lower than the first threshold voltage Vth1 (waveform 121) at timing t1 , the third voltage V3 (waveform 123) changes from a low level to a high level.
タイミングt2で第2電圧V2(波形122)が第1閾値電圧Vth1(波形121)よりも高くなると、第3電圧V3(波形123)は、ハイレベルからローレベルに変化する。 When the second voltage V2 (waveform 122) becomes higher than the first threshold voltage Vth1 (waveform 121) at timing t2 , the third voltage V3 (waveform 123) changes from a high level to a low level.
タイミングt3で第2電圧V2(波形122)が第1閾値電圧Vth1(波形121)よりも低くなると、第3電圧V3(波形123)は、ローレベルからハイレベルに変化する。 When the second voltage V2 (waveform 122) becomes lower than the first threshold voltage Vth1 (waveform 121) at timing t3 , the third voltage V3 (waveform 123) changes from a low level to a high level.
タイミングt4で第2電圧V2(波形122)が第1閾値電圧Vth1(波形121)よりも高くなると、第3電圧V3(波形123)は、ハイレベルからローレベルに変化する。 When the second voltage V2 (waveform 122) becomes higher than the first threshold voltage Vth1 (waveform 121) at timing t4 , the third voltage V3 (waveform 123) changes from a high level to a low level.
図4は、比較例の検出回路の、瞬時停電及び3相交流電圧のゆらぎが発生した場合の動作波形を示す図である。図4において、横軸は時間を表し、縦軸は電圧を表す。 Figure 4 shows the operating waveforms of the detection circuit of the comparative example when an instantaneous power outage and fluctuations in the three-phase AC voltage occur. In Figure 4, the horizontal axis represents time and the vertical axis represents voltage.
図4において、波形121は、第1閾値電圧Vth1の電圧を示す。波形131は、瞬時停電が発生した場合の第2電圧V2の電圧を示す。波形132は、ゆらぎが発生した場合の第2電圧V2の電圧を示す。波形133は、瞬時停電が発生した場合の第3電圧V3の電圧を示す。波形134は、ゆらぎが発生した場合の第3電圧V3の電圧を示す。
In FIG. 4,
瞬時停電の場合(波形131)について説明する。タイミングt10で瞬時停電が発生すると、第2電圧V2(波形131)は、下降を開始する。 The case of an instantaneous power outage (waveform 131) will now be described. When an instantaneous power outage occurs at timing t10 , the second voltage V2 (waveform 131) starts to decrease.
タイミングt11で第2電圧V2(波形131)が第1閾値電圧Vth1(波形121)よりも低くなると、第3電圧V3(波形133)は、ローレベルからハイレベルに変化する。 When the second voltage V2 (waveform 131) becomes lower than the first threshold voltage Vth1 (waveform 121) at timing t11 , the third voltage V3 (waveform 133) changes from a low level to a high level.
タイミングt13で第2電圧V2(波形131)が第1閾値電圧Vth1(波形121)よりも高くなると、第3電圧V3(波形133)は、ハイレベルからローレベルに変化する。 When the second voltage V2 (waveform 131) becomes higher than the first threshold voltage Vth1 (waveform 121) at timing t13 , the third voltage V3 (waveform 133) changes from a high level to a low level.
ゆらぎの場合(波形132)について説明する。タイミングt10でゆらぎが発生すると、第2電圧V2(波形132)は、下降を開始する。 In the case of fluctuation (waveform 132), a fluctuation occurs at timing t10 , and the second voltage V2 (waveform 132) starts to decrease.
タイミングt11で第2電圧V2(波形132)が第1閾値電圧Vth1(波形121)よりも低くなると、第3電圧V3(波形134)は、ローレベルからハイレベルに変化する。 When the second voltage V2 (waveform 132) becomes lower than the first threshold voltage Vth1 (waveform 121) at timing t11 , the third voltage V3 (waveform 134) changes from a low level to a high level.
タイミングt12で第2電圧V2(波形132)が第1閾値電圧Vth1(波形121)よりも高くなると、第3電圧V3(波形134)は、ハイレベルからローレベルに変化する。 When the second voltage V2 (waveform 132) becomes higher than the first threshold voltage Vth1 (waveform 121) at timing t12 , the third voltage V3 (waveform 134) changes from a high level to a low level.
瞬時停電又は欠相を最も検出しづらい場合は、周期的に変動する第2電圧V2が最も高いときである。また、主回路23(図1参照)の負荷が軽い場合には、瞬時停電又は欠相しても、3相交流の線間容量やノイズや力率改善のために接続されたコンデンサに充電された電荷により、第2電圧V2があまり下がらない。これらの場合に、検出回路111が瞬時停電又は欠相を確実に検出するために、第1閾値電圧Vth1を高く設定することが考えられる。しかし、そうすると、検出回路111は、ゆらぎを検出してしまう(図4の波形132及び波形134参照)。その結果、制御回路22が主回路23を停止してしまうことになる。
The case where it is most difficult to detect a momentary power outage or a missing phase is when the periodically fluctuating second voltage V2 is at its highest. Also, when the load on the main circuit 23 (see FIG. 1) is light, even if a momentary power outage or a missing phase occurs, the second voltage V2 does not drop much due to the line capacitance of the three-phase AC, noise, and the charge stored in the capacitor connected for power factor improvement. In these cases, it is possible to set the first threshold voltage Vth1 high so that the
(実施の形態)
実施の形態の検出回路の構成要素のうち、比較例と同一の構成要素については、同一の参照符号を付して、説明を省略する。
(Embodiment)
Among the components of the detection circuit of the embodiment, the same components as those in the comparative example are given the same reference numerals and description thereof will be omitted.
図5は、実施の形態の検出回路の構成を示す図である。 Figure 5 shows the configuration of a detection circuit according to an embodiment.
実施の形態の検出回路11は、3相交流電圧の瞬時停電又は欠相を検出した場合に、ハイレベルの信号を出力する。検出回路11は、3相交流電圧の瞬時停電又は欠相を検出していない場合に、ローレベルの信号を出力する。但し、本開示はこれに限定されない。検出回路11は、3相交流電圧の瞬時停電又は欠相を検出した場合に、ローレベルの信号を出力し、3相交流電圧の瞬時停電又は欠相を検出していない場合に、ハイレベルの信号を出力しても良い。
The
実施の形態の検出回路11は、比較例の検出回路111(図2参照)と比較して、分圧平滑回路32に代えて、分圧遅延回路35を含む。また、検出回路11は、検出回路111と比較して、閾値電圧変更回路36と、遅延回路37と、抵抗分圧回路38と、第2比較器39と、を更に含む。
Compared to the detection circuit 111 (see FIG. 2) of the comparative example, the
分圧遅延回路35は、分圧平滑回路32(図2参照)と比較して、抵抗54を更に含む。
Compared to the voltage divider smoothing circuit 32 (see FIG. 2), the voltage
抵抗51が、本開示の「第1抵抗」の一例に相当する。抵抗52が、本開示の「第2抵抗」の一例に相当する。抵抗54が、本開示の「第3抵抗」の一例に相当する。コンデンサ53が、本開示の「第1コンデンサ」の一例に相当する。
抵抗54の一端は、抵抗51と抵抗52との接続点に電気的に接続されている。抵抗54の他端は、コンデンサ53の一端及び第1比較器34の反転入力端子(-端子)に電気的に接続されている。
One end of
第1比較器34の反転入力端子(-端子)が、本開示の第1比較器の「第1入力端子」の一例に相当する。
The inverting input terminal (- terminal) of the
分圧遅延回路35は、抵抗分圧回路(抵抗51及び52)と、ローパスフィルタ(抵抗54及びコンデンサ53)と、の結合であると考えることもできる。
The voltage
分圧遅延回路35は、3相全波整流の出力電圧波形に対して第2電圧V2を遅延させ、瞬時停電又は欠相に該当しない、検出を行いたくないごく短時間の電圧のゆらぎの影響を防止することができる。
The voltage
閾値電圧変更回路36は、抵抗71及び73と、ダイオード72と、を含む。
The threshold
抵抗71が、本開示の「第4抵抗」の一例に相当する。抵抗73が、本開示の「第5抵抗」の一例に相当する。
抵抗71の一端は、電源電圧Vccに電気的に接続されているが、本開示はこれに限定されない。抵抗71の一端には、第3電圧V3よりも高い電圧が供給されていれば良い。抵抗71の他端は、第1比較器34の出力端子に電気的に接続されている。
One end of
ダイオード72のアノードは、抵抗71の他端及び第1比較器34の出力端子に電気的に接続されている。ダイオード72のカソードは、抵抗73の一端に電気的に接続されている。抵抗73の他端は、第1比較器34の非反転入力端子(+端子)に電気的に接続されている。
The anode of the
第1比較器34の非反転入力端子(+端子)が、本開示の第1比較器の「第2入力端子」の一例に相当する。
The non-inverting input terminal (+ terminal) of the
第1比較器34がローレベルの電圧を出力している場合、電源電圧Vccから抵抗71を経由して第1比較器34の出力端子に電流が流れる。つまり、抵抗71では、Vcc分の電圧低下が生じる。この場合、ダイオード72は、アノードがローレベルであり、カソードが第1閾値電圧Vth1であるので、逆バイアス状態となり、非導通となる。従って、第1閾値電圧Vth1は、変化しない。
When the
第3電圧V3のローレベルが、本開示の「第2レベル」の一例に相当する。 The low level of the third voltage V3 corresponds to an example of the "second level" of this disclosure.
第1比較器34がハイレベルの電圧を出力している場合、ダイオード72は、順バイアス状態となり、導通となる。従って、第1閾値電圧Vth1は、第1比較器34のハイレベルから抵抗73での電圧降下分を引いた電圧に変化する。
When the
第3電圧V3のハイレベルが、本開示の「第1レベル」の一例に相当する。 The high level of the third voltage V3 corresponds to an example of the "first level" of this disclosure.
つまり、閾値電圧変更回路36は、第3電圧V3がハイレベルの場合に、第1閾値電圧Vth1を高電圧側にシフトする。
In other words, when the third voltage V3 is at a high level, the threshold
これにより、第1比較器34は、第2電圧V2の低下を確実に検出できる。また、(第2電圧V2)<(第1閾値電圧Vth1)となる時間が、長くなる。つまり、第3電圧V3のパルス幅が大きくなる(後述する図6の波形143及び図7の波形155参照)。
This allows the
遅延回路37は、抵抗81と、コンデンサ82と、を含む。
The
抵抗81が、本開示の「第6抵抗」の一例に相当する。コンデンサ82が、本開示の「第2コンデンサ」の一例に相当する。
抵抗81の一端は、第1比較器34の出力端子に電気的に接続されている。抵抗81の他端は、コンデンサ82の一端及び第2比較器39の非反転入力端子(+端子)に電気的に接続されている。
One end of the
第2比較器39の非反転入力端子(+端子)が、本開示の第2比較器の「第2入力端子」の一例に相当する。
The non-inverting input terminal (+ terminal) of the
コンデンサ82の一端は、抵抗81の他端及び第2比較器39の非反転入力端子(+端子)に電気的に接続されている。コンデンサ82の他端は、基準電位に電気的に接続されている。
One end of the
つまり、遅延回路37は、1次のローパスフィルタである。遅延回路37は、第3電圧V3を時定数CRで遅延させた第4電圧V4を、第2比較器39の非反転入力端子(+端子)に出力する。
In other words, the
遅延回路37の遅延時間は、時定数CRで調整可能、つまり抵抗81の抵抗値又はコンデンサ82の容量で調整可能である。
The delay time of the
閾値電圧変更回路36と、遅延回路37とは、別個独立に調整可能である。また、第3電圧V3のパルス幅が大きくなることで、時定数CRの調整幅が大きくなる。つまり、実施の形態の検出回路11は、設計柔軟性が高い。
The threshold
抵抗分圧回路38は、抵抗91及び92を含む。抵抗91及び92は、電源電圧Vccを抵抗分圧した一定の第2閾値電圧Vth2を、第2比較器39の反転入力端子(-端子)に出力する。
The resistive
第2比較器39の反転入力端子(-端子)が、本開示の第2比較器の「第1入力端子」の一例に相当する。
The inverting input terminal (- terminal) of the
第2比較器39は、第4電圧V4が第2閾値電圧Vth2より高い場合に、ハイレベルの第5電圧V5を出力する。
The
第5電圧V5のハイレベルが、本開示の「第3レベル」の一例に相当する。 The high level of the fifth voltage V5 corresponds to an example of the "third level" of this disclosure.
第2比較器39は、第4電圧V4が第2閾値電圧Vth2より低い場合に、ローレベルの第5電圧V5を出力する。
The
第5電圧V5のローレベルが、本開示の「第4レベル」の一例に相当する。 The low level of the fifth voltage V5 corresponds to an example of the "fourth level" of this disclosure.
図6は、実施の形態の検出回路の、欠相が発生した場合の動作波形を示す図である。図6において、横軸は時間を表し、縦軸は電圧を表す。 Figure 6 is a diagram showing the operating waveforms of the detection circuit of the embodiment when a phase loss occurs. In Figure 6, the horizontal axis represents time and the vertical axis represents voltage.
図6において、波形141は、第1閾値電圧Vth1の電圧を示す。波形142は、第2電圧V2の電圧を示す。波形143は、第3電圧V3の電圧を示す。波形144は、第2閾値電圧Vth2の電圧を示す。波形145は、第4電圧V4の電圧を示す。波形146は、第5電圧V5の電圧を示す。
In FIG. 6,
タイミングt20で欠相が発生するよりも前では、第2電圧V2(波形142)は、周期的に変動する。 Before the loss of a phase occurs at time t20 , the second voltage V2 (waveform 142) fluctuates periodically.
タイミングt20で欠相が発生すると、第2電圧V2(波形142)は、低電位側の極値が低下する。 When a phase loss occurs at timing t20 , the extreme value on the low potential side of the second voltage V2 (waveform 142) decreases.
タイミングt21で第2電圧V2(波形142)が第1閾値電圧Vth1(波形141)よりも低くなると、第1閾値電圧Vth1(波形141)は、高電位側にシフトする。第3電圧V3(波形143)は、ローレベルからハイレベルに変化する。第4電圧V4(波形145)は、上昇を開始する。 When the second voltage V2 (waveform 142) becomes lower than the first threshold voltage Vth1 (waveform 141) at time t21 , the first threshold voltage Vth1 (waveform 141) shifts to a higher potential. The third voltage V3 (waveform 143) changes from a low level to a high level. The fourth voltage V4 (waveform 145) starts to rise.
タイミングt22で第4電圧V4(波形145)が第2閾値電圧Vth2(波形144)よりも高くなると、第5電圧V5(波形146)は、ローレベルからハイレベルに変化する。 When the fourth voltage V4 (waveform 145) becomes higher than the second threshold voltage Vth2 (waveform 144) at timing t22 , the fifth voltage V5 (waveform 146) changes from a low level to a high level.
タイミングt23で第2電圧V2(波形142)が第1閾値電圧Vth1(波形141)よりも高くなると、第1閾値電圧Vth1(波形141)は、低電位側にシフトする(元に戻る)。第3電圧V3(波形143)は、ハイレベルからローレベルに変化する。第4電圧V4(波形145)は、下降を開始する。 When the second voltage V2 (waveform 142) becomes higher than the first threshold voltage Vth1 (waveform 141) at time t23 , the first threshold voltage Vth1 (waveform 141) shifts to a lower potential side (returns to the original potential). The third voltage V3 (waveform 143) changes from a high level to a low level. The fourth voltage V4 (waveform 145) starts to decrease.
タイミングt24で第4電圧V4(波形145)が第2閾値電圧Vth2(波形144)よりも低くなると、第5電圧V5(波形146)は、ハイレベルからローレベルに変化する。 When the fourth voltage V4 (waveform 145) becomes lower than the second threshold voltage Vth2 (waveform 144) at timing t24 , the fifth voltage V5 (waveform 146) changes from a high level to a low level.
タイミングt25で第2電圧V2(波形142)が第1閾値電圧Vth1(波形141)よりも低くなると、第1閾値電圧Vth1(波形141)は、高電位側にシフトする。第3電圧V3(波形143)は、ローレベルからハイレベルに変化する。第4電圧V4(波形145)は、上昇を開始する。 When the second voltage V2 (waveform 142) becomes lower than the first threshold voltage Vth1 (waveform 141) at time t25 , the first threshold voltage Vth1 (waveform 141) shifts to a higher potential. The third voltage V3 (waveform 143) changes from a low level to a high level. The fourth voltage V4 (waveform 145) starts to rise.
タイミングt26で第4電圧V4(波形145)が第2閾値電圧Vth2(波形144)よりも高くなると、第5電圧V5(波形146)は、ローレベルからハイレベルに変化する。 When the fourth voltage V4 (waveform 145) becomes higher than the second threshold voltage Vth2 (waveform 144) at timing t26 , the fifth voltage V5 (waveform 146) changes from a low level to a high level.
タイミングt27で第2電圧V2(波形142)が第1閾値電圧Vth1(波形141)よりも高くなると、第1閾値電圧Vth1(波形141)は、低電位側にシフトする(元に戻る)。第3電圧V3(波形143)は、ハイレベルからローレベルに変化する。第4電圧V4(波形145)は、下降を開始する。 When the second voltage V2 (waveform 142) becomes higher than the first threshold voltage Vth1 (waveform 141) at time t27 , the first threshold voltage Vth1 (waveform 141) shifts to a lower potential (returns to the original potential). The third voltage V3 (waveform 143) changes from a high level to a low level. The fourth voltage V4 (waveform 145) starts to decrease.
タイミングt28で第4電圧V4(波形145)が第2閾値電圧Vth2(波形144)よりも低くなると、第5電圧V5(波形146)は、ハイレベルからローレベルに変化する。 When the fourth voltage V4 (waveform 145) becomes lower than the second threshold voltage Vth2 (waveform 144) at timing t28 , the fifth voltage V5 (waveform 146) changes from a high level to a low level.
図7は、実施の形態の検出回路の、瞬時停電及び3相交流電圧のゆらぎが発生した場合の動作波形を示す図である。図7において、横軸は時間を表し、縦軸は電圧を表す。 Figure 7 is a diagram showing the operating waveforms of the detection circuit of the embodiment when a momentary power outage and fluctuations in the three-phase AC voltage occur. In Figure 7, the horizontal axis represents time and the vertical axis represents voltage.
図7において、波形151は、瞬時停電が発生した場合の第1閾値電圧Vth1の電圧を示す。波形152は、ゆらぎが発生した場合の第1閾値電圧Vth1の電圧を示す。波形153は、瞬時停電が発生した場合の第2電圧V2の電圧を示す。波形154は、ゆらぎが発生した場合の第2電圧V2の電圧を示す。波形155は、瞬時停電が発生した場合の第3電圧V3の電圧を示す。波形156は、ゆらぎが発生した場合の第3電圧V3の電圧を示す。波形157は、第2閾値電圧Vth2の電圧を示す。波形158は、瞬時停電が発生した場合の第4電圧V4の電圧を示す。波形159は、ゆらぎが発生した場合の第4電圧V4の電圧を示す。波形160は、瞬時停電が発生した場合の第5電圧V5の電圧を示す。波形161は、ゆらぎが発生した場合の第5電圧V5の電圧を示す。
In FIG. 7,
瞬時停電の場合(波形153)について説明する。タイミングt30で瞬時停電が発生すると、第2電圧V2(波形153)は、下降を開始する。 The case of an instantaneous power outage (waveform 153) will now be described. When an instantaneous power outage occurs at timing t30 , the second voltage V2 (waveform 153) starts to decrease.
タイミングt31で第2電圧V2(波形153)が第1閾値電圧Vth1(波形151)よりも低くなると、第1閾値電圧Vth1(波形151)は、高電位側にシフトする。第3電圧V3(波形155)は、ローレベルからハイレベルに変化する。第4電圧V4(波形158)は、上昇を開始する。 When the second voltage V2 (waveform 153) becomes lower than the first threshold voltage Vth1 (waveform 151) at time t31 , the first threshold voltage Vth1 (waveform 151) shifts to a higher potential. The third voltage V3 (waveform 155) changes from a low level to a high level. The fourth voltage V4 (waveform 158) starts to rise.
タイミングt32で第4電圧V4(波形158)が第2閾値電圧Vth2(波形157)よりも高くなると、第5電圧V5(波形160)は、ローレベルからハイレベルに変化する。 When the fourth voltage V4 (waveform 158) becomes higher than the second threshold voltage Vth2 (waveform 157) at timing t32 , the fifth voltage V5 (waveform 160) changes from a low level to a high level.
タイミングt33で第2電圧V2(波形153)が第1閾値電圧Vth1(波形151)よりも高くなると、第1閾値電圧Vth1(波形151)は、低電位側にシフトする(元に戻る)。第3電圧V3(波形155)は、ハイレベルからローレベルに変化する。第4電圧V4(波形158)は、下降を開始する。 When the second voltage V2 (waveform 153) becomes higher than the first threshold voltage Vth1 (waveform 151) at timing t33 , the first threshold voltage Vth1 (waveform 151) shifts to a lower potential side (returns to the original potential). The third voltage V3 (waveform 155) changes from a high level to a low level. The fourth voltage V4 (waveform 158) starts to decrease.
タイミングt34で第4電圧V4(波形158)が第2閾値電圧Vth2(波形157)よりも低くなると、第5電圧V5(波形160)は、ハイレベルからローレベルに変化する。 When the fourth voltage V4 (waveform 158) becomes lower than the second threshold voltage Vth2 (waveform 157) at timing t34 , the fifth voltage V5 (waveform 160) changes from a high level to a low level.
ゆらぎの場合(波形154)について説明する。タイミングt30でゆらぎが発生すると、第2電圧V2(波形154)は、下降を開始する。 In the case of fluctuation (waveform 154), a fluctuation occurs at time t30 , and the second voltage V2 (waveform 154) starts to decrease.
タイミングt31で第2電圧V2(波形154)が第1閾値電圧Vth1(波形152)よりも低くなると、第1閾値電圧Vth1(波形152)は、高電位側にシフトする。第3電圧V3(波形156)は、ローレベルからハイレベルに変化する。第4電圧V4(波形159)は、上昇を開始する。 When the second voltage V2 (waveform 154) becomes lower than the first threshold voltage Vth1 (waveform 152) at time t31 , the first threshold voltage Vth1 (waveform 152) shifts to a higher potential. The third voltage V3 (waveform 156) changes from a low level to a high level. The fourth voltage V4 (waveform 159) starts to rise.
タイミングt32で第2電圧V2(波形154)が第1閾値電圧Vth1(波形152)よりも高くなると、第1閾値電圧Vth1(波形152)は、低電位側にシフトする(元に戻る)。第3電圧V3(波形156)は、ハイレベルからローレベルに変化する。第4電圧V4(波形159)は、下降を開始する。第5電圧V5(波形161)は、ローレベルのままである。 When the second voltage V2 (waveform 154) becomes higher than the first threshold voltage Vth1 (waveform 152) at time t32 , the first threshold voltage Vth1 (waveform 152) shifts to a lower potential (returns to the original potential). The third voltage V3 (waveform 156) changes from a high level to a low level. The fourth voltage V4 (waveform 159) starts to decrease. The fifth voltage V5 (waveform 161) remains at a low level.
(まとめ)
実施の形態の検出回路11では、閾値電圧変更回路36と、遅延回路37とは、別個独立に調整可能である。また、第3電圧V3のパルス幅が大きくなることで、時定数CRの調整幅が大きくなる。つまり、実施の形態の検出回路11は、設計柔軟性が高い。
(summary)
In the
実施の形態の検出回路11は、分圧遅延回路35の定数と、時定数CRと、を調整することにより、ゆらぎ(図7の波形154参照)を検出しないで、欠相(図6の波形142参照)及び瞬時停電(図7の波形153参照)を確実に検出できる。
The
従って、実施の形態の検出回路11は、ゆらぎ(図7の波形154参照)が発生した場合に、制御回路22(図1参照)が主回路23(図1参照)を停止してしまうことを抑制できる。
Therefore, the
(付記)
実施の形態では、検出回路11をアナログ回路で実現したが、本開示はこれに限定されない。検出回路11は、ディジタル回路で実現することも可能である。
(Additional Note)
In the embodiment, the
本発明のいくつかの実施の形態を説明したが、これらの実施の形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施の形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施の形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。 Although several embodiments of the present invention have been described, these embodiments are presented as examples and are not intended to limit the scope of the invention. These embodiments can be embodied in various other forms, and various omissions, substitutions, and modifications can be made without departing from the gist of the invention. These embodiments and their modifications are within the scope of the invention and its equivalents as set forth in the claims, as well as the scope and gist of the invention.
1 電源装置
2 交流電源
3 負荷
11、111 検出回路
21 入力回路
22 制御回路
23 主回路
31 3相全波整流回路
32 分圧平滑回路
33、38 抵抗分圧回路
34 第1比較器
35 分圧遅延回路
36 閾値電圧変更回路
37 遅延回路
39 第2比較器
51、52、54、61、62、71、73、81、91、92 抵抗
53、82 コンデンサ
72 ダイオード
REFERENCE SIGNS
Claims (5)
前記第1電圧を分圧及び遅延させた第2電圧を出力する、分圧遅延回路と、
第1入力端子に前記第2電圧が入力され、第2入力端子に第1閾値電圧が入力され、前記第2電圧が第1閾値電圧より低い場合に第1レベルの第3電圧を出力し、前記第2電圧が前記第1閾値電圧より高い場合に第2レベルの前記第3電圧を出力する、第1比較器と、
前記第3電圧が前記第1レベルの場合に、前記第1閾値電圧を高電圧側にシフトする、閾値電圧変更回路と、
前記第3電圧を遅延させた第4電圧を出力する、遅延回路と、
第1入力端子に第2閾値電圧が入力され、第2入力端子に前記第4電圧が入力され、前記第4電圧が第2閾値電圧より高い場合に第3レベルの第5電圧を出力し、前記第4電圧が前記第2閾値電圧より低い場合に第4レベルの前記第5電圧を出力する、第2比較器と、
を含み、
前記3相交流にゆらぎが発生した場合に、
前記ゆらぎが発生した第1タイミングにおいて、前記分圧遅延回路は、前記第2電圧を下降させることを開始し、
前記第2電圧が前記第1閾値電圧よりも低くなった第2タイミングにおいて、前記第1比較器は、前記第3電圧を第2レベルから第1レベルに変化させ、前記閾値電圧変更回路は、前記第1閾値電圧を高電位側にシフトし、前記遅延回路は、前記第4電圧を上昇させることを開始し、
前記第2電圧が前記第1閾値電圧よりも高くなった第3タイミングにおいて、前記第1比較器は、前記第3電圧を第1レベルから第2レベルに変化させ、前記閾値電圧変更回路は、前記第1閾値電圧を低電位側にシフトし、前記遅延回路は、前記第4電圧を下降させることを開始し、前記第2比較器は、前記第5電圧を第4レベルのまま維持する、
ことにより、前記ゆらぎが発生したことを検出しない、
ことを特徴とする、検出回路。 a three-phase full-wave rectifier circuit that outputs a first voltage obtained by full-wave rectifying a three-phase AC voltage;
a voltage division and delay circuit that outputs a second voltage obtained by dividing and delaying the first voltage;
a first comparator, the first input terminal of which receives the second voltage and the second input terminal of which receives a first threshold voltage, the first comparator outputting a third voltage of a first level when the second voltage is lower than the first threshold voltage and outputting the third voltage of a second level when the second voltage is higher than the first threshold voltage;
a threshold voltage changing circuit that shifts the first threshold voltage to a higher voltage side when the third voltage is at the first level;
a delay circuit that outputs a fourth voltage obtained by delaying the third voltage;
a second comparator, the first input terminal of which receives a second threshold voltage and the fourth voltage is input to a second input terminal of which, the second comparator outputs a fifth voltage of a third level when the fourth voltage is higher than the second threshold voltage and outputs the fifth voltage of a fourth level when the fourth voltage is lower than the second threshold voltage;
Including ,
When fluctuations occur in the three-phase AC,
At a first timing when the fluctuation occurs, the voltage dividing delay circuit starts to decrease the second voltage;
at a second timing when the second voltage becomes lower than the first threshold voltage, the first comparator changes the third voltage from the second level to the first level, the threshold voltage changing circuit shifts the first threshold voltage to a high potential side, and the delay circuit starts to increase the fourth voltage;
At a third timing when the second voltage becomes higher than the first threshold voltage, the first comparator changes the third voltage from a first level to a second level, the threshold voltage changing circuit shifts the first threshold voltage to a lower potential side, the delay circuit starts to decrease the fourth voltage, and the second comparator maintains the fifth voltage at the fourth level.
As a result, the occurrence of the fluctuation is not detected.
A detection circuit comprising:
一端が前記3相全波整流回路に電気的に接続された、第1抵抗と、
一端が前記第1抵抗の他端に電気的に接続され、他端が基準電位に電気的に接続された、第2抵抗と、
一端が前記第1抵抗の他端及び前記第2抵抗の一端に電気的に接続され、他端が前記第1比較器の前記第1入力端子に電気的に接続された、第3抵抗と、
一端が前記第3抵抗の他端及び前記第1比較器の前記第1入力端子に電気的に接続され、他端が基準電位に電気的に接続された、第1コンデンサと、
を含む、
ことを特徴とする、請求項1に記載の検出回路。 The voltage divider delay circuit includes:
A first resistor, one end of which is electrically connected to the three-phase full-wave rectifier circuit;
a second resistor, one end of which is electrically connected to the other end of the first resistor and the other end of which is electrically connected to a reference potential;
a third resistor, one end of which is electrically connected to the other end of the first resistor and one end of the second resistor, and the other end of which is electrically connected to the first input terminal of the first comparator;
a first capacitor, one end of which is electrically connected to the other end of the third resistor and the first input terminal of the first comparator, and the other end of which is electrically connected to a reference potential;
Including,
2. The detection circuit according to claim 1 ,
一端に前記第3電圧よりも高い電圧が供給され、他端が前記第1比較器の出力端子に電気的に接続された、第4抵抗と、
アノードが前記第4抵抗の他端及び前記第1比較器の出力端子に電気的に接続された、ダイオードと、
一端が前記ダイオードのカソードに電気的に接続され、他端が前記第1比較器の前記第2入力端子に電気的に接続された、第5抵抗と、
を含む、
ことを特徴とする、請求項1又は2に記載の検出回路。 The threshold voltage changing circuit includes:
a fourth resistor, one end of which is supplied with a voltage higher than the third voltage and the other end of which is electrically connected to the output terminal of the first comparator;
a diode, the anode of which is electrically connected to the other end of the fourth resistor and the output terminal of the first comparator;
a fifth resistor, one end of which is electrically connected to the cathode of the diode and the other end of which is electrically connected to the second input terminal of the first comparator;
Including,
3. A detection circuit as claimed in claim 1 or 2.
ことを特徴とする、請求項1から3のいずれか1項に記載の検出回路。 The delay circuit is a low-pass filter.
A detection circuit according to any one of claims 1 to 3, characterized in that it comprises:
一端が前記第1比較器の出力端子に電気的に接続され、他端が前記第2比較器の前記第2入力端子に電気的に接続された、第6抵抗と、
一端が前記第6抵抗の他端及び前記第2比較器の前記第2入力端子に電気的に接続され、他端が基準電位に電気的に接続された、第2コンデンサと、
を含む、
ことを特徴とする、請求項4に記載の検出回路。 The delay circuit includes:
a sixth resistor, one end of which is electrically connected to the output terminal of the first comparator and the other end of which is electrically connected to the second input terminal of the second comparator;
a second capacitor, one end of which is electrically connected to the other end of the sixth resistor and the second input terminal of the second comparator, and the other end of which is electrically connected to a reference potential;
Including,
5. The detection circuit according to claim 4, wherein the detection circuit comprises:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021111678A JP7702286B2 (en) | 2021-07-05 | 2021-07-05 | Detection Circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021111678A JP7702286B2 (en) | 2021-07-05 | 2021-07-05 | Detection Circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2023008259A JP2023008259A (en) | 2023-01-19 |
| JP7702286B2 true JP7702286B2 (en) | 2025-07-03 |
Family
ID=85112751
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021111678A Active JP7702286B2 (en) | 2021-07-05 | 2021-07-05 | Detection Circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7702286B2 (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001302132A (en) | 2000-04-20 | 2001-10-31 | Mitsubishi Electric Corp | Elevator power failure detection device |
| US20050151524A1 (en) | 2004-01-13 | 2005-07-14 | Sakda Sae-Ueng | Modular power supply system including a power status signal generator to perform fast sag detection to input peak voltage |
| CN207611382U (en) | 2017-12-08 | 2018-07-13 | 中国电子科技集团公司第二十七研究所 | Redundant device for dual-machine communication based on CPCI bus |
| JP2020099116A (en) | 2018-12-17 | 2020-06-25 | Fdk株式会社 | Power supply |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS551706U (en) * | 1978-05-30 | 1980-01-08 | ||
| JPS59206773A (en) * | 1983-05-11 | 1984-11-22 | Tohoku Oki Denki Kk | Circuit for detecting abnormality of ac power supply |
| JPH02100412A (en) * | 1988-10-06 | 1990-04-12 | Toshiba Corp | Comparator circuit |
-
2021
- 2021-07-05 JP JP2021111678A patent/JP7702286B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001302132A (en) | 2000-04-20 | 2001-10-31 | Mitsubishi Electric Corp | Elevator power failure detection device |
| US20050151524A1 (en) | 2004-01-13 | 2005-07-14 | Sakda Sae-Ueng | Modular power supply system including a power status signal generator to perform fast sag detection to input peak voltage |
| CN207611382U (en) | 2017-12-08 | 2018-07-13 | 中国电子科技集团公司第二十七研究所 | Redundant device for dual-machine communication based on CPCI bus |
| JP2020099116A (en) | 2018-12-17 | 2020-06-25 | Fdk株式会社 | Power supply |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2023008259A (en) | 2023-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10581332B2 (en) | Dimmer and power converter | |
| CN107465346B (en) | System and method for controlling output signal of power converter | |
| EP3121948B1 (en) | Constant on-time pulse width control-based scheme including capabilities of fast transient response and adaptively adjusting on-time pulse width | |
| US20050067363A1 (en) | Ripple converter | |
| US20090212756A1 (en) | System and method for power controller | |
| JP6024188B2 (en) | Power supply control circuit | |
| US11128218B2 (en) | Adaptive frequency adjusting system | |
| US12027960B2 (en) | Systems and methods for resistance adjustment related to switch-mode power converters | |
| TW201824718A (en) | Current mode voltage converter having fast transient response | |
| US11411508B2 (en) | Power conversion device and power conversion method | |
| JP5228416B2 (en) | Constant current output control type switching regulator | |
| TWI444626B (en) | Reference voltage providing circuit and related method | |
| TWI459695B (en) | Power supply circuit, switching regulator, and control circuit and control method thereof | |
| US11342839B2 (en) | Power supply apparatus with operation mode adjustment function and method of operating the same | |
| TWI600243B (en) | Under voltage protection circuit and over voltage protection circuit | |
| EP3477841B1 (en) | Power supply device with a power factor correction circuit, and method for controlling that power supply device | |
| US10177664B2 (en) | Switching power converter with a maximum current mode control | |
| JP7702286B2 (en) | Detection Circuit | |
| EP3709488B1 (en) | Voltage regulator system | |
| JP6912300B2 (en) | Switching regulator | |
| JP4791839B2 (en) | Current mode control type DC-DC converter | |
| JP5578245B2 (en) | Constant current output control type switching regulator | |
| CN103296887B (en) | Power supply circuit, switching power supply and its control circuit and control method | |
| JP2024064507A (en) | Switching control circuit, control circuit, power supply circuit | |
| JPWO2009060806A1 (en) | Power conversion circuit control device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240625 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20250212 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20250212 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20250304 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20250617 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20250623 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7702286 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |