Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7704431B2 - Glass Substrate and Glass Interposer - Google Patents
[go: Go Back, main page]

JP7704431B2 - Glass Substrate and Glass Interposer - Google Patents

Glass Substrate and Glass Interposer Download PDF

Info

Publication number
JP7704431B2
JP7704431B2 JP2022107231A JP2022107231A JP7704431B2 JP 7704431 B2 JP7704431 B2 JP 7704431B2 JP 2022107231 A JP2022107231 A JP 2022107231A JP 2022107231 A JP2022107231 A JP 2022107231A JP 7704431 B2 JP7704431 B2 JP 7704431B2
Authority
JP
Japan
Prior art keywords
glass substrate
glass
wiring
etching
interposer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022107231A
Other languages
Japanese (ja)
Other versions
JP2022165424A (en
Inventor
陽照 大山
俊介 齊藤
雄三 三好
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NSC Co Ltd
Original Assignee
NSC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NSC Co Ltd filed Critical NSC Co Ltd
Priority to JP2022107231A priority Critical patent/JP7704431B2/en
Publication of JP2022165424A publication Critical patent/JP2022165424A/en
Application granted granted Critical
Publication of JP7704431B2 publication Critical patent/JP7704431B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W78/00Detachable holders for supporting packaged chips in operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

本発明は、ガラス基板およびこれを用いたガラスインターポーザに関する。 The present invention relates to a glass substrate and a glass interposer using the same.

従来、インターポーザの材料としては、シリコン系材料や樹脂系材料が広く採用されてきた。 Traditionally, silicon-based and resin-based materials have been widely used as interposer materials.

ところが、接続パッド(バンプ)の狭ピッチ化、および配線の微細化への対応を考慮したとき、シリコン系材料だと生産コストが高くなるというデメリットがあり、樹脂系材料だと微細化を図りにくいというデメリットがあった。 However, when considering the need to narrow the pitch of connection pads (bumps) and to accommodate finer wiring, silicon-based materials have the disadvantage of higher production costs, while resin-based materials have the disadvantage of making it difficult to achieve finer wiring.

そこで、従来技術の中には、ガラス材料を用いてガラスインターポーザを構成するものがあった(例えば、特許文献1参照。)。この技術によれば、メタライゼーションというガラス特有の技術課題を解決し、好適なガラスインターポーザが実現するとされている。 Therefore, some prior art technologies use glass materials to construct glass interposers (see, for example, Patent Document 1). This technology is said to solve the technical problem of metallization, which is unique to glass, and realize suitable glass interposers.

特開2019-044212号公報JP 2019-044212 A

しかしながら、上述の特許文献1を含む従来のガラスインターポーザは、ガラス基板上にガラス以外の複数の材料で構成される多層配線層を形成しているため、接続パッド(バンプ)の狭ピッチ化および配線の微細化が困難になることがあった。 However, conventional glass interposers, including those described in Patent Document 1 above, have a multi-layer wiring layer formed on a glass substrate and made of multiple materials other than glass, which can make it difficult to narrow the pitch of the connection pads (bumps) and to miniaturize the wiring.

例えば、ガラスと多層配線層との間の熱膨張率の差から反りが発生したり、積層時の外力によって多層配線層が変形したりするというデメリットがあった。 For example, there were disadvantages such as warping due to the difference in thermal expansion coefficient between the glass and the multilayer wiring layer, and deformation of the multilayer wiring layer due to external forces during stacking.

さらに、多層配線層が樹脂で構成されている場合には、上述のように微細化が困難であり、しかも、多層配線層を形成するための工程が多工程におよぶため、生産コストが高くなる傾向があった。 Furthermore, when the multi-layer wiring layer is made of resin, it is difficult to achieve finer detail as described above, and the process for forming the multi-layer wiring layer requires multiple steps, which tends to increase production costs.

本発明の目的は、生産コストを抑えつつガラスインターポーザの狭ピッチ化を実現することが可能なガラス基板およびこのガラス基板を用いたガラスインターポーザを提供することである。 The object of the present invention is to provide a glass substrate that can realize a narrow pitch of a glass interposer while suppressing production costs, and a glass interposer using this glass substrate.

本発明に係るガラス基板は、複数の微細貫通孔を有する。微細貫通孔の直径は、5μm~500μm程度の範囲であり、例えば、レーザアシストエッチングによって形成される。 The glass substrate according to the present invention has a plurality of micro through holes. The diameter of the micro through holes is in the range of about 5 μm to 500 μm, and the micro through holes are formed, for example, by laser-assisted etching.

このガラス基板は、配線充填用凹部および配線部を備える。配線充填用凹部は、ガラス基板の主面における配線形成予定位置に設けられる。配線充填用凹部の例としては、微細配線が配置される微細溝や所望領域をカバーするように広がった凹部等が挙げられるが、これらに限定されるものではない。 This glass substrate has a recess for filling wiring and a wiring portion. The recess for filling wiring is provided at a position on the main surface of the glass substrate where wiring is to be formed. Examples of the recess for filling wiring include, but are not limited to, a fine groove in which fine wiring is arranged and a recess that expands to cover a desired area.

配線部は、銅やクロム等の金属材料をはじめとする導電性材料からなっており微細貫通孔および配線充填用凹部にそれぞれ配置される。 The wiring parts are made of conductive materials, including metal materials such as copper and chromium, and are placed in the micro through holes and recesses for filling wiring.

この配線部のうち配線充填用凹部に配置された配線部の上面とガラス基板の主面とは同一平面上に配置され、かつ、それぞれ平滑面を有している。このような構成を実現するためには、例えば、配線充填用凹部に配線部を充填した後、ガラス基板主面の全域を化学的機械研磨処理等によって磨くと良い。 The upper surface of the wiring portion arranged in the recess for filling wiring and the main surface of the glass substrate are arranged on the same plane, and each has a smooth surface. To achieve this configuration, for example, after filling the recess for filling wiring with the wiring portion, the entire main surface of the glass substrate may be polished by chemical mechanical polishing or the like.

上述の構成において、配線充填用凹部に配置された配線部の上面の平滑面とガラス基板の主面の平滑面との表面粗さRaは、それぞれ10nm以下であれば良く、1nm以下であることが好ましい。 In the above configuration, the surface roughness Ra of the smooth surface of the upper surface of the wiring portion arranged in the recess for filling wiring and the smooth surface of the main surface of the glass substrate may each be 10 nm or less, and preferably 1 nm or less.

その理由は、ガラス基板の主面の平滑性が高まれば高まるほど、ガラス基板どうしを接合してガラスインターポーザを構成し易くなるからである。さらには、化学的機械研磨処理等によって平滑面の表面粗さRaが0.5nm以下(さらに好ましくは0.1nm以下)にまで平滑化されると常温接合によってガラス基板を容易に接合できるようになる。 The reason for this is that the smoother the main surfaces of the glass substrates are, the easier it is to bond the glass substrates together to form a glass interposer. Furthermore, if the surface roughness Ra of the smooth surface is smoothed to 0.5 nm or less (more preferably 0.1 nm or less) by chemical mechanical polishing or other processes, the glass substrates can be easily bonded by room temperature bonding.

複数のガラス基板どうしの密着性を高め、これらを積層させることによって多層配線構造を有するインターポーザを構成することによって、熱膨張による反りがなく、外力によって変形しにくい多層配線構造を安価に形成することが可能になる。 By increasing the adhesion between multiple glass substrates and stacking them to form an interposer with a multilayer wiring structure, it is possible to inexpensively form a multilayer wiring structure that does not warp due to thermal expansion and is resistant to deformation due to external forces.

特に、ガラス基板は大型化や超薄化を実現し易いため、樹脂、セラミックス、シリコン等の他の材料を採用する場合に比較して、狭ピッチのインターポーザを生産する際のコストを抑え易い。 In particular, glass substrates are easy to make large and ultra-thin, making it easier to keep costs down when producing narrow-pitch interposers compared to using other materials such as resin, ceramics, and silicon.

この発明によれば、生産コストを抑えつつガラスインターポーザの狭ピッチ化を実現することが可能になる。 This invention makes it possible to achieve a narrow pitch for glass interposers while keeping production costs down.

本発明の一実施形態に係るガラスインターポーザの概略構成を示す図である。1 is a diagram showing a schematic configuration of a glass interposer according to an embodiment of the present invention; ガラスインターポーザの製造方法の一例を示す図である。1A to 1C are diagrams illustrating an example of a manufacturing method for a glass interposer. 配線充填用凹部の形成手法の一例を示す図である。1A to 1C are diagrams showing an example of a method for forming a recess for filling wiring. スルーホールの形成手法の一例を示す図である。1A to 1C are diagrams illustrating an example of a method for forming a through hole. ガラスインターポーザの製造に用いるエッチング装置の一例を示す図である。FIG. 1 is a diagram showing an example of an etching apparatus used in manufacturing a glass interposer. 貫通配線部および面内配線部の形成手法の一例を示す図である。1A to 1C are diagrams illustrating an example of a method for forming a through wiring portion and an in-plane wiring portion. ガラスインターポーザの製造に用いるエッチング装置の他の例を示す図である。FIG. 13 is a diagram showing another example of an etching apparatus used in manufacturing a glass interposer. 配線充填用凹部およびスルーホールの形成手法の他の例を示す図である。11A to 11C are diagrams showing another example of a method for forming recesses for filling wiring and through holes.

図1(A)~図1(D)は、本発明の一実施形態としてのガラスインターポーザ10の概略を示している。ガラスインターポーザ10は、プローブカード2によって位置調整自在に支持されている。この実施形態では、ガラスインターポーザ10をプローブカード2において用いる例を説明するが、ガラスインターポーザ10は半導体メモリ等の他の用途に用いることが可能である。 Figures 1(A) to 1(D) show an outline of a glass interposer 10 according to one embodiment of the present invention. The glass interposer 10 is supported by a probe card 2 so that its position can be freely adjusted. In this embodiment, an example in which the glass interposer 10 is used in a probe card 2 is described, but the glass interposer 10 can also be used for other purposes such as a semiconductor memory.

プローブカード2は、テスタ等に接続されるとともに移動自在に構成されたプローバ4に取り付けられている。プローブカード2は、ステージ(図示省略)の上の測定対象物6(例えば、半導体集積回路が形成されたシリコンウエハ等)の電気特性を測定するように構成されている。 The probe card 2 is attached to a prober 4 that is connected to a tester or the like and is configured to be freely movable. The probe card 2 is configured to measure the electrical characteristics of a measurement object 6 (e.g., a silicon wafer on which a semiconductor integrated circuit is formed) on a stage (not shown).

ガラスインターポーザ10における測定対象物6に対向する主面にはプローブ支持基板8が接続される。このプローブ支持基板8は、複数のプローブ9を有している。なお、プローブ9は図解の便宜上の数のみ図示している。プローブ支持基板8は、複数の貫通孔を有する樹脂、セラミックス、シリコン等で構成されるが、ガラスインターポーザ10と同様、ガラス部材を採用することも可能である。 A probe support substrate 8 is connected to the main surface of the glass interposer 10 that faces the measurement target 6. This probe support substrate 8 has multiple probes 9. Note that only the number of probes 9 is shown for the sake of convenience. The probe support substrate 8 is made of resin, ceramics, silicon, etc., with multiple through holes, but it is also possible to use a glass material, as with the glass interposer 10.

ガラスインターポーザ10は、プローブ支持基板8に設けられたプローブ9のピッチを、プローブカード2に設けられたスプリング電極7のピッチに適合させるように構成される。具体的には、図1(B)に示す、互いに配置ピッチが異なる接続パッド70と接続パッド90との間を導通させるように構成される。 The glass interposer 10 is configured to match the pitch of the probes 9 provided on the probe support substrate 8 with the pitch of the spring electrodes 7 provided on the probe card 2. Specifically, it is configured to provide electrical continuity between the connection pads 70 and 90, which are arranged at different pitches as shown in FIG. 1(B).

図1(B)に示すように、ガラスインターポーザ10は、複数のガラス基板12を積層するように構成されている。この実施形態では、ガラスインターポーザ10は、3枚のガラス基板12を常温接合させて構成しているが、ガラス基板12の数や接合手法はこれらには限定されない。 As shown in FIG. 1B, the glass interposer 10 is configured by stacking multiple glass substrates 12. In this embodiment, the glass interposer 10 is configured by bonding three glass substrates 12 at room temperature, but the number of glass substrates 12 and the bonding method are not limited to these.

ガラスインターポーザ10を構成するガラス基板12は、互いにほぼ同様の構成であるため、ここでは便宜上、単一のガラス基板12について説明する。 The glass substrates 12 that make up the glass interposer 10 are almost identical in configuration, so for convenience, we will describe a single glass substrate 12 here.

ガラス基板12は、図1(C)および図1(D)に示すように、スルーホール126の内壁面に設けられた貫通配線部122、およびスルーホール126の開口部からガラス基板12の主面の所定部分に回路パターンとして設けられた面内配線部124を備える。面内配線部124は、配線充填用凹部128に充填されるように配置されている。 As shown in FIG. 1(C) and FIG. 1(D), the glass substrate 12 has a through wiring portion 122 provided on the inner wall surface of the through hole 126, and an in-plane wiring portion 124 provided as a circuit pattern from the opening of the through hole 126 to a predetermined portion of the main surface of the glass substrate 12. The in-plane wiring portion 124 is arranged so as to fill the wiring filling recess 128.

この実施形態では、貫通配線部122および面内配線部124は共に銅メッキ層によって構成されるが、導電性を有する層であればこれには限定されない。上述した貫通配線部122、面内配線部124、接続パット70、接続パッド90、および必要に応じてスルーホール126内やその近傍に設けられる導電ペースト(銀、クロム、窒化ケイ素等)によって、プローブ9とスプリング電極7とが電気的に接続される。 In this embodiment, both the through wiring portion 122 and the in-plane wiring portion 124 are made of a copper plating layer, but this is not limited to this as long as the layer has conductivity. The probe 9 and the spring electrode 7 are electrically connected by the through wiring portion 122, the in-plane wiring portion 124, the connection pad 70, the connection pad 90, and a conductive paste (silver, chromium, silicon nitride, etc.) provided in or near the through hole 126 as necessary.

ガラス基板12では、配線充填用凹部128内の面内配線部124の上面とガラス基板12の主面とが同一平面上に配置されている、さらに、面内配線部124の上面とガラス基板12の主面とがそれぞれ表面粗さ1Raが1nm以下になるように表面処理されている。 In the glass substrate 12, the upper surface of the in-plane wiring portion 124 in the wiring filling recess 128 and the main surface of the glass substrate 12 are arranged on the same plane, and further, the upper surface of the in-plane wiring portion 124 and the main surface of the glass substrate 12 are each surface-treated so that the surface roughness 1Ra is 1 nm or less.

このような構成を採用する理由は、ガラス基板12どうしを接合させ易くするためである。ガラス基板12の接合面に凹凸があるとガラス基板12を積層してガラスインターポーザ10を構成することが困難になるが、面内配線部124の上面を含むガラス基板12の主面全域を平滑化することによって、ガラス基板12どうしの接合が行い易い。例えば、常温接合によってガラス基板12どうしを接合する場合には、表面粗さ1Raが1nm以下、より好ましくは0.1nm~0.5nm程度、さらに好ましくは0.1nm以下であることが好ましい。また接着剤等を用いる場合でも、ガラス基板12が表面粗さ10nm以下程度の平滑さを有していることが好ましい。 The reason for adopting such a configuration is to make it easier to bond the glass substrates 12 together. If the bonding surfaces of the glass substrates 12 are uneven, it becomes difficult to stack the glass substrates 12 to form the glass interposer 10, but by smoothing the entire main surface of the glass substrate 12, including the top surface of the in-plane wiring portion 124, it becomes easier to bond the glass substrates 12 together. For example, when bonding the glass substrates 12 together by room temperature bonding, it is preferable that the surface roughness 1Ra is 1 nm or less, more preferably about 0.1 nm to 0.5 nm, and even more preferably 0.1 nm or less. Even when an adhesive or the like is used, it is preferable that the glass substrate 12 has a smoothness of about 10 nm or less in surface roughness.

続いて、図2(A)~図2(E)を用いて、ガラス基板12を製造する手法の一例を説明する。まず、図2(A)および図2(B)に示すようにガラス基板12の主面における回路パターン形成位置に配線充填用凹部128が設けられる。配線充填用凹部128は、例えば、フォトレジスト、クロムマスク、耐エッチング性フィルム等を用いて選択的にエッチングをすることによって形成される。 Next, an example of a method for manufacturing the glass substrate 12 will be described with reference to Figures 2(A) to 2(E). First, as shown in Figures 2(A) and 2(B), a wiring-filling recess 128 is provided at the circuit pattern formation position on the main surface of the glass substrate 12. The wiring-filling recess 128 is formed by selective etching using, for example, photoresist, a chrome mask, an etching-resistant film, etc.

その後、図2(C)に示すように、スルーホール126が設けられる。スルーホール126は、いわゆるレーザアシストエッチング等によって形成される。この実施形態では、直径50μm~100μm程度のスルーホール126を形成しているが、スルーホール126の直径はレーザのビーム径を調整することによって5μm~500μm程度の範囲に適宜設定することが可能である。 Then, as shown in FIG. 2(C), through holes 126 are provided. The through holes 126 are formed by so-called laser-assisted etching or the like. In this embodiment, through holes 126 with a diameter of about 50 μm to 100 μm are formed, but the diameter of the through holes 126 can be appropriately set in the range of about 5 μm to 500 μm by adjusting the laser beam diameter.

続いて、図2(D)に示すように、貫通配線部122および面内配線部124が形成される。ここでは、無電解銅メッキによって1μm程度の銅シード層を形成した後、電解メッキによって50~60μmの銅メッキ層を形成している。さらに、必要に応じて、クロム等の導電性ペーストをスルーホール126に充填している。 Next, as shown in FIG. 2(D), the through-hole wiring section 122 and the in-plane wiring section 124 are formed. Here, a copper seed layer of about 1 μm is formed by electroless copper plating, and then a copper plating layer of 50 to 60 μm is formed by electrolytic plating. Furthermore, if necessary, a conductive paste such as chromium is filled into the through-hole 126.

ただし、貫通配線部122および面内配線部124の形成手法はこれには限定されない。例えば、貫通配線部122および面内配線部124について、スパッタリングでTiやTiW等の密着層および銅シード層を形成する手法を採用することも可能である。また、銅シード層を形成する際にゾルゲル法による金属酸化物膜形成やプライマを使用しても良い。 However, the method for forming the through wiring portion 122 and the in-plane wiring portion 124 is not limited to this. For example, it is also possible to adopt a method for forming an adhesion layer such as Ti or TiW and a copper seed layer by sputtering for the through wiring portion 122 and the in-plane wiring portion 124. In addition, a metal oxide film formed by the sol-gel method or a primer may be used when forming the copper seed layer.

そして、図2(E)に示すように、CMP(Chemical Mechanical Polishing)処理、すなわち化学的機械研磨処理によって面内配線部124の上面を含むガラス基板12の主面全域が表面処理される。 Then, as shown in FIG. 2(E), the entire main surface of the glass substrate 12, including the upper surface of the in-plane wiring portion 124, is surface-treated by a CMP (Chemical Mechanical Polishing) process, i.e., a chemical mechanical polishing process.

この実施形態においては、SeO等の研磨剤(砥粒)が有する表面化学作用と、スラリに含まれる化学成分の作用とによって、ガラス基板12の主面とスラリとの相対運動による機械的研磨効果が増大される。この結果、表面粗さ1Raが0.1nm以下の常温接合のために十分に平滑な研磨面を得ることが可能になる。 In this embodiment, the surface chemical action of the abrasive (abrasive grains) such as SeO and the action of the chemical components contained in the slurry increase the mechanical polishing effect caused by the relative movement between the main surface of the glass substrate 12 and the slurry. As a result, it is possible to obtain a polished surface that is sufficiently smooth for room temperature bonding with a surface roughness 1Ra of 0.1 nm or less.

主面に対してCMP処理が施されたガラス基板12は、ガラスインターポーザ10を構成するために必要な数だけ常温接合によって積層されることになる。常温接合の手法としては、表面活性化法や原子拡散接合法等の公知の接合方法が挙げられる。 The glass substrates 12, whose main surfaces have been subjected to CMP processing, are stacked by room temperature bonding in the number required to form the glass interposer 10. Room temperature bonding methods include known bonding methods such as surface activation and atomic diffusion bonding.

図3(A)~図3(C)は、図2(B)を用いて説明したガラス基板12の主面に配線充填用凹部128を形成する様子を示したものである。 Figures 3(A) to 3(C) show how the wiring filling recess 128 is formed on the main surface of the glass substrate 12 as described with reference to Figure 2(B).

ここでは、まず、図3(A)に示すように、ガラス基板12の主面に耐エッチング性のフォトレジスト30を塗布し、露光・現像等によって所望位置のフォトレジスト30を除去することによって配線充填用凹部128の形成位置を露出させている。 First, as shown in FIG. 3(A), an etching-resistant photoresist 30 is applied to the main surface of the glass substrate 12, and the photoresist 30 is removed at the desired position by exposure, development, etc., to expose the formation position of the wiring filling recess 128.

その後、図3(B)に示すように、エッチング処理によってガラス基板12の所望位置を溶解させることによって配線充填用凹部128を形成する。そして、図3(C)に示すように、配線充填用凹部128を形成した後にフォトレジスト30を除去している。なお、フォトレジスト30による処理に代えて、ガラス基板12の主面に耐エッチング性フィルムを貼付した後、レーザ処理で所望位置のフィルムを除去することによって、配線充填用凹部128の形成位置を露出させたり、クロムマスクよる処理やその他の手法によって同様の処理を行ったりしても良い。 After that, as shown in FIG. 3B, the desired position of the glass substrate 12 is dissolved by etching to form a wiring-filling recess 128. Then, as shown in FIG. 3C, the photoresist 30 is removed after the wiring-filling recess 128 is formed. Note that instead of processing with the photoresist 30, an etching-resistant film may be attached to the main surface of the glass substrate 12, and the film may be removed at the desired position by laser processing to expose the formation position of the wiring-filling recess 128, or a similar process may be performed using a chrome mask or other methods.

図4(A)および図4(B)は、ガラス基板12にスルーホール126を形成する手法の一例を示している。このでは、ガラス基板12におけるスルーホール126が形成されるべき位置にレーザビームを照射することによって、この位置にエッチングされやすい性質の改質部を形成する。 Figures 4(A) and 4(B) show an example of a method for forming a through hole 126 in a glass substrate 12. In this method, a laser beam is irradiated onto the position in the glass substrate 12 where the through hole 126 is to be formed, forming a modified portion at this position that is easily etched.

レーザビームは、ガラス基板12におけるスルーホール126の形成予定位置をエッチングされ易い性質に改質できる限り、その種類および照射条件は特に限定されない。この実施形態では、レーザヘッドから、短パルスレーザ(例えばピコ秒レーザ、フェムト秒レーザ)から発振されるレーザビームが照射されているが、例えば、CO2レーザ、ナノ秒レーザ等を用いても良い。 The type and irradiation conditions of the laser beam are not particularly limited as long as the laser beam can modify the intended position of the through hole 126 in the glass substrate 12 so as to make it easier to etch. In this embodiment, a laser beam emitted from a short pulse laser (e.g., a picosecond laser or a femtosecond laser) is irradiated from the laser head, but a CO2 laser, a nanosecond laser, or the like may also be used.

また、この実施形態では、レーザビームの平均レーザエネルギが、約30μJ~300μJ程度になるように出力制御が行われているが、これに限定されるものでもない。 In addition, in this embodiment, the output is controlled so that the average laser energy of the laser beam is approximately 30 μJ to 300 μJ, but this is not limited to this.

レーザビームは、適宜、その集光領域が調整されることが好ましい。ここでは、レーザビームの集光領域がガラス基板12の厚み方向の全域にわたるように調整することによって、スルーホール126が容易に形成されやすくなる。 It is preferable that the focal area of the laser beam is adjusted appropriately. Here, the focal area of the laser beam is adjusted to cover the entire thickness of the glass substrate 12, which makes it easier to form the through-hole 126.

上述のレーザ加工処理に続いて、上述の改質部をエッチングすることによってガラス基板12にスルーホール126が形成される。 Following the above-mentioned laser processing, the modified portion is etched to form a through hole 126 in the glass substrate 12.

エッチング処理は、例えば、図5(A)および図5(B)に示すような枚葉式スプレイエッチング方式のエッチング装置50を用いて行われる。ガラス基板12は、エッチング装置50に導入され、フッ酸および塩酸等を含むエッチング液によるエッチング処理が施される。通常、フッ酸1~10重量%、塩酸5~20重量%程度を含むエッチング液が用いられ、必要に応じて適宜、界面活性剤等が併用される。 The etching process is performed, for example, using an etching apparatus 50 of a single-wafer spray etching type as shown in Figures 5(A) and 5(B). The glass substrate 12 is introduced into the etching apparatus 50, and is etched using an etching solution containing hydrofluoric acid, hydrochloric acid, and the like. Typically, an etching solution containing about 1 to 10% by weight of hydrofluoric acid and 5 to 20% by weight of hydrochloric acid is used, and a surfactant or the like is used in combination as appropriate, if necessary.

エッチング装置50では、図5(A)および図5(B)に示すように、搬送ローラによってガラス基板12を搬送しつつ、エッチングチャンバ52内でガラス基板12の主面にエッチング液を接触させることによって、ガラス基板12に対するエッチング処理が行われる。 In the etching device 50, as shown in Figures 5(A) and 5(B), the glass substrate 12 is etched by contacting the main surface of the glass substrate 12 with an etching solution in the etching chamber 52 while the glass substrate 12 is transported by a transport roller.

エッチング装置50におけるエッチングチャンバ52の後段には、ガラス基板12に付着したエッチング液を洗い流すための洗浄チャンバ53が設けられているため、ガラス基板12はエッチング液が取り除かれた状態でエッチング装置50から排出される。 In the etching device 50, a cleaning chamber 53 is provided downstream of the etching chamber 52 to wash away the etching liquid adhering to the glass substrate 12, so that the glass substrate 12 is discharged from the etching device 50 with the etching liquid removed.

このようにレーザ加工によってエッチングをアシストする手法によって、エッチング処理時間を極限まで最小化することが可能になる。 This method of assisting etching with laser processing makes it possible to minimize the etching process time.

この結果、スルーホール126の形成時にガラス基板12の表面が粗面化したり、スルーホール126の形状がいびつになったりしにくくなる。スルーホール126の径は、5μm~500μm程度の範囲で適宜調整することが可能である。 As a result, the surface of the glass substrate 12 is less likely to become roughened when the through holes 126 are formed, and the shape of the through holes 126 is less likely to become distorted. The diameter of the through holes 126 can be adjusted appropriately within the range of approximately 5 μm to 500 μm.

原則として、ガラス基板12の板厚が薄ければ、スルーホール126の径を小さくし易くなる。その理由は、エッチング処理において、スルーホール126の径がレーザビーム径よりも微増するからである。 As a general rule, if the thickness of the glass substrate 12 is thin, it is easier to make the diameter of the through hole 126 smaller. This is because, during the etching process, the diameter of the through hole 126 increases slightly more than the laser beam diameter.

この微増化に対する対策として、エッチング処理において、酸化チタン等のフッ素錯化剤や、水酸化カリウム、水酸化ナトリウム等のアルカリを添加することにより、エッチング処理におけるスルーホール126の溝幅の微増化が抑制されることが出願人の実験によって明らかになっている。このため、必要に応じて、エッチング液にフッ素錯化剤やアルカリを適量添加することによって、スルーホール126の径や形状を調整することが可能になる。 As a countermeasure against this slight increase, the applicant's experiments have revealed that adding a fluorine complexing agent such as titanium oxide or an alkali such as potassium hydroxide or sodium hydroxide to the etching process suppresses the slight increase in the groove width of the through hole 126 during the etching process. Therefore, by adding an appropriate amount of a fluorine complexing agent or alkali to the etching solution as necessary, it is possible to adjust the diameter and shape of the through hole 126.

続いて、図6(A)および図6(B)に示すように、貫通配線部122および面内配線部124の形成処理と、ガラス基板12に対するCMP処理が行われる。上述したように、ここでは、無電解銅メッキによって1μm程度の銅シード層を形成した後、電解メッキによって50~60μmの銅メッキ層を形成している。 Next, as shown in Figures 6(A) and 6(B), the formation process of the through wiring section 122 and the in-plane wiring section 124 and the CMP process of the glass substrate 12 are performed. As described above, a copper seed layer of about 1 μm is formed by electroless copper plating, and then a copper plating layer of 50 to 60 μm is formed by electrolytic plating.

なお、スルーホール126の直径が100μmを超える場合には、電解メッキのみでスルーホール126に導電性材料を充填することが困難になる傾向があるため、クロム等の導電性ペーストをスルーホール126に適宜充填することが好ましい。通常、スルーホール126内の銅メッキ層の厚みの1.1~1.5倍程度の厚みの銅メッキ層がガラス基板12の両主面に形成される。 When the diameter of the through-holes 126 exceeds 100 μm, it tends to be difficult to fill the through-holes 126 with a conductive material using electrolytic plating alone, so it is preferable to appropriately fill the through-holes 126 with a conductive paste such as chromium. Typically, a copper plating layer with a thickness of about 1.1 to 1.5 times the thickness of the copper plating layer in the through-holes 126 is formed on both main surfaces of the glass substrate 12.

そして、図6(E)に示すように、CMP(Chemical Mechanical Polishing)処理、すなわち化学的機械研磨処理によって面内配線部124の上面を含むガラス基板12の主面全域が表面処理される。 Then, as shown in FIG. 6(E), the entire main surface of the glass substrate 12, including the upper surface of the in-plane wiring portion 124, is surface-treated by a CMP (Chemical Mechanical Polishing) process, i.e., a chemical mechanical polishing process.

この実施形態においては、SeO等の研磨剤(砥粒)が有する表面化学作用と、スラリに含まれる化学成分の作用とによって、ガラス基板12の主面とスラリとの相対運動による機械的研磨効果が増大される。この結果、表面粗さ1Raが10nmから0.1nm以下までの範囲に調整可能になり、常温接合のために十分に平滑な研磨面を得ることが可能になる。 In this embodiment, the surface chemical action of the abrasive (abrasive grains) such as SeO and the action of the chemical components contained in the slurry increase the mechanical polishing effect caused by the relative movement between the main surface of the glass substrate 12 and the slurry. As a result, the surface roughness 1Ra can be adjusted to a range from 10 nm to 0.1 nm or less, making it possible to obtain a polished surface that is sufficiently smooth for room temperature bonding.

主面に対してCMP処理が施されたガラス基板12は、ガラスインターポーザ10を構成するために必要な数だけ常温接合によって積層されることになる。 The glass substrates 12, whose main surfaces have been subjected to CMP processing, are then stacked by room temperature bonding in the number required to form the glass interposer 10.

上述の実施形態によれば、ガラス基板への微細孔形成やメタライゼーションを好適に行うことが可能になり、しかも、接続パッドの狭ピッチ化に対応したガラスインターポーザ10を安価に実現することが可能になる。 The above-described embodiment makes it possible to efficiently form micro-holes and perform metallization on the glass substrate, and also makes it possible to inexpensively realize a glass interposer 10 that is compatible with narrower pitches of connection pads.

上述のレーザアシストエッチングを適宜外形加工に用いることにより、ガラス基板12が異形形状(例えば、角にアールを有する多角形、円形、楕円形等)であっても適切に外形加工することが可能である。 By appropriately using the above-mentioned laser-assisted etching for external shape processing, it is possible to appropriately process the external shape of the glass substrate 12 even if it has an irregular shape (e.g., a polygon with rounded corners, a circle, an ellipse, etc.).

上述の実施形態では、スプレイエッチング方式のエッチング装置50によってエッチング処理を行う例を示したがこれには限定されない。例えば、図7(A)に示すように、オーバーフロー型のエッチングチャンバ54において、オーバーフローしたエッチング液に接触しながらガラス基板12が搬送される構成を採用することも可能である。 In the above embodiment, an example of performing the etching process using a spray etching type etching device 50 has been shown, but the present invention is not limited to this. For example, as shown in FIG. 7(A), it is also possible to adopt a configuration in which the glass substrate 12 is transported in an overflow type etching chamber 54 while being in contact with the overflowing etching solution.

さらには、図7(B)に示すように、エッチング液が収納されたエッチング槽56に、キャリアに収納された単数または複数のガラス基板12を浸漬させるディップ式のエッチングを採用することも可能である。 Furthermore, as shown in FIG. 7(B), it is also possible to employ a dip-type etching method in which one or more glass substrates 12 stored in a carrier are immersed in an etching tank 56 containing an etching solution.

もちろん、この図に示すように、ガラス基板12の形状は円形だけでなく、四角形であっても良い。また、適宜、冶具を準備することによって、あらゆる形状のガラス基板12にも対応することが可能である。 Of course, as shown in this figure, the shape of the glass substrate 12 is not limited to a circle, but may also be a rectangle. Also, by preparing an appropriate jig, it is possible to accommodate glass substrates 12 of any shape.

ガラス基板12のサイズが小さくて、搬送やハンドリングに支障がでる可能性があるときは、耐エッチング性を備えたメッシュ部材を支持トレイ、カゴ、冶具等のキャリア部材を用いることも可能である。 When the size of the glass substrate 12 is small and transportation or handling may be difficult, it is possible to use a carrier member such as a support tray, basket, or jig made of an etching-resistant mesh material.

また、図8(A)~図8(C)に示すように、レーザアシストエッチングを利用して、スルーホール126および配線充填用凹部128を同時に形成することも可能である。 Also, as shown in Figures 8(A) to 8(C), it is possible to simultaneously form the through-hole 126 and the recess 128 for filling the wiring by using laser-assisted etching.

この場合、図8(A)に示すように、ガラス基板12における配線充填用凹部128を形成すべき領域を、レーザ焦点を調整しつつレーザビームを照射することによって改質する。 In this case, as shown in FIG. 8(A), the area of the glass substrate 12 where the wiring filling recess 128 is to be formed is modified by irradiating the area with a laser beam while adjusting the laser focus.

さらに、図8(B)に示すように、スルーホール126の形成位置をレーザビームによって改質する。そして、図8(C)に示すように、エッチング処理によって改質部分を溶解させることで、スルーホール126および配線充填用凹部128が同時に形成されることになる。 Furthermore, as shown in FIG. 8(B), the formation position of the through hole 126 is modified by a laser beam. Then, as shown in FIG. 8(C), the modified portion is dissolved by an etching process, so that the through hole 126 and the recess 128 for filling the wiring are formed at the same time.

上述の実施形態の説明は、すべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は、上述の実施形態ではなく、特許請求の範囲によって示される。さらに、本発明の範囲には、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。 The above description of the embodiments should be considered to be illustrative in all respects and not restrictive. The scope of the present invention is indicated by the claims, not by the above-described embodiments. Furthermore, the scope of the present invention is intended to include all modifications within the meaning and scope of the claims.

10-ガラスインターポーザ
12-ガラス基板
122-貫通配線部
124-面内配線部
126-スルーホール
128-配線充填用凹部
10--glass interposer 12--glass substrate 122--through wiring portion 124--in-plane wiring portion 126--through hole 128--recess for filling wiring

Claims (3)

複数の微細貫通孔を有するガラス基板であって、
前記ガラス基板の主面における配線形成予定位置に設けられた配線充填用凹部と、
前記微細貫通孔および前記配線充填用凹部にそれぞれ配置された導電性材料からなる配線部と、を少なくとも備え、
前記配線充填用凹部に配置された配線部の上面とガラス基板の主面とが同一平面上に配置されており、かつ、それぞれ常温接合のために十分に平滑な研磨面を有することを特徴とするガラス基板。
A glass substrate having a plurality of fine through holes,
a recess for filling wiring provided at a position on a main surface of the glass substrate where wiring is to be formed;
wiring portions made of a conductive material and disposed in the fine through-holes and the recesses for filling wiring,
A glass substrate characterized in that the upper surface of the wiring portion arranged in the recess for filling wiring and the main surface of the glass substrate are arranged on the same plane, and each has a polished surface that is sufficiently smooth for room temperature bonding .
前記配線充填用凹部に配置された配線部の上面の平滑面とガラス基板の主面の平滑面との表面粗さRaがそれぞれ1nm以下であり常温接合のために十分に平滑な研磨面を有することを特徴とする請求項1に記載のガラス基板。 2. The glass substrate according to claim 1, wherein the surface roughness Ra of the smooth surface of the upper surface of the wiring portion arranged in the recess for filling wiring and the smooth surface of the main surface of the glass substrate are each 1 nm or less, and the glass substrate has a polished surface that is sufficiently smooth for room temperature bonding . 請求項1または2に記載の常温接合のために十分に平滑な研磨面を有するガラス基板を複数接合してなるガラスインターポーザ。 3. A glass interposer comprising a plurality of glass substrates each having a polished surface sufficiently smooth for room temperature bonding according to claim 1 or 2 bonded together.
JP2022107231A 2021-04-19 2022-07-01 Glass Substrate and Glass Interposer Active JP7704431B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022107231A JP7704431B2 (en) 2021-04-19 2022-07-01 Glass Substrate and Glass Interposer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021070373A JP7114036B1 (en) 2021-04-19 2021-04-19 glass interposer
JP2022107231A JP7704431B2 (en) 2021-04-19 2022-07-01 Glass Substrate and Glass Interposer

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2021070373A Division JP7114036B1 (en) 2021-04-19 2021-04-19 glass interposer

Publications (2)

Publication Number Publication Date
JP2022165424A JP2022165424A (en) 2022-10-31
JP7704431B2 true JP7704431B2 (en) 2025-07-08

Family

ID=82748836

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2021070373A Active JP7114036B1 (en) 2021-04-19 2021-04-19 glass interposer
JP2022107231A Active JP7704431B2 (en) 2021-04-19 2022-07-01 Glass Substrate and Glass Interposer

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2021070373A Active JP7114036B1 (en) 2021-04-19 2021-04-19 glass interposer

Country Status (3)

Country Link
JP (2) JP7114036B1 (en)
TW (1) TWI911435B (en)
WO (1) WO2022224855A1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2025074512A1 (en) * 2023-10-03 2025-04-10 株式会社レゾナック Method for manufacturing circuit board and circuit board
CN118943122B (en) * 2024-07-23 2025-04-29 东莞锐信仪器有限公司 Semiconductor packaging structure, substrate, device and manufacturing method

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005259801A (en) 2004-03-09 2005-09-22 Matsushita Electric Ind Co Ltd Multilayer glass substrate manufacturing method
JP2007173634A (en) 2005-12-22 2007-07-05 Matsushita Electric Works Ltd Manufacturing method of wafer-level package structure
JP2012038951A (en) 2010-08-09 2012-02-23 Mitsubishi Electric Corp Semiconductor circuit board and manufacturing method thereof, and semiconductor device
JP2014236102A (en) 2013-05-31 2014-12-15 凸版印刷株式会社 Wiring board with through electrode, manufacturing method of the same, and semiconductor device
JP2017204527A (en) 2016-05-10 2017-11-16 凸版印刷株式会社 Wiring circuit board and manufacturing method of the same
JP2019036607A (en) 2017-08-10 2019-03-07 リード・エレクトロニクス株式会社 Multi-layer wiring board containing glass substrate with circuit and manufacturing method thereof

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6773884B2 (en) * 2017-02-28 2020-10-21 富士フイルム株式会社 Semiconductor device, laminate and method of manufacturing semiconductor device and method of manufacturing laminate

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005259801A (en) 2004-03-09 2005-09-22 Matsushita Electric Ind Co Ltd Multilayer glass substrate manufacturing method
JP2007173634A (en) 2005-12-22 2007-07-05 Matsushita Electric Works Ltd Manufacturing method of wafer-level package structure
JP2012038951A (en) 2010-08-09 2012-02-23 Mitsubishi Electric Corp Semiconductor circuit board and manufacturing method thereof, and semiconductor device
JP2014236102A (en) 2013-05-31 2014-12-15 凸版印刷株式会社 Wiring board with through electrode, manufacturing method of the same, and semiconductor device
JP2017204527A (en) 2016-05-10 2017-11-16 凸版印刷株式会社 Wiring circuit board and manufacturing method of the same
JP2019036607A (en) 2017-08-10 2019-03-07 リード・エレクトロニクス株式会社 Multi-layer wiring board containing glass substrate with circuit and manufacturing method thereof

Also Published As

Publication number Publication date
JP7114036B1 (en) 2022-08-08
JP2022165139A (en) 2022-10-31
JP2022165424A (en) 2022-10-31
WO2022224855A1 (en) 2022-10-27
TW202305973A (en) 2023-02-01
TWI911435B (en) 2026-01-11

Similar Documents

Publication Publication Date Title
JP7298603B2 (en) Glass device manufacturing method
US10790209B2 (en) Wiring circuit substrate, semiconductor device, method of producing the wiring circuit substrate, and method of producing the semiconductor device
TWI698963B (en) Through electrode substrate, manufacturing method thereof, and mounting substrate
JP7704431B2 (en) Glass Substrate and Glass Interposer
US7114251B2 (en) Method of producing of circuit board; for semiconductor device
JP6840935B2 (en) Wiring circuit board manufacturing method
JP7810056B2 (en) Method for manufacturing a multilayer wiring board
TWI550768B (en) Semiconductor device and method of forming same
JP6672859B2 (en) Method of manufacturing core substrate for printed circuit board, method of manufacturing printed circuit board, and method of manufacturing semiconductor device
JP5378585B2 (en) Semiconductor device
TW202115859A (en) Semiconductor device and method for manufacturing same
CN107567651B (en) Wiring board with through-electrode and method of manufacturing the same
CN106664795B (en) Structure and method for manufacturing same
KR102396144B1 (en) Method for Manufacturing Glass Interposer
JP7110731B2 (en) Penetration electrode substrate and manufacturing method thereof
JP2021150306A (en) Wiring substrate and manufacturing method of the same
JP2021190473A (en) Substrate unit, manufacturing method thereof, and manufacturing method of semiconductor device
JP4618633B2 (en) Probe member and manufacturing method thereof
JP2023028803A (en) laminated glass substrate
KR100653831B1 (en) Inspection probe substrate and its manufacturing method
JP6981038B2 (en) Through Silicon Via Board and Its Manufacturing Method
JP2022015382A (en) Substrate unit with support, substrate unit, semiconductor device and method for manufacturing substrate unit with support
JP2011119372A (en) Glass wafer with through electrode, and method for forming the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240405

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20250128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20250331

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20250617

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250619

R150 Certificate of patent or registration of utility model

Ref document number: 7704431

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150