JP7705811B2 - Semiconductor Device - Google Patents
Semiconductor Device Download PDFInfo
- Publication number
- JP7705811B2 JP7705811B2 JP2022000057A JP2022000057A JP7705811B2 JP 7705811 B2 JP7705811 B2 JP 7705811B2 JP 2022000057 A JP2022000057 A JP 2022000057A JP 2022000057 A JP2022000057 A JP 2022000057A JP 7705811 B2 JP7705811 B2 JP 7705811B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- electrode
- nitride
- semiconductor
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
本発明の実施形態は、半導体装置に関する。 An embodiment of the present invention relates to a semiconductor device.
例えば窒化物半導体を用いた半導体装置がある。半導体装置において、特性の向上が望まれる。 For example, there are semiconductor devices that use nitride semiconductors. It is desirable to improve the characteristics of semiconductor devices.
本発明の実施形態は、特性を向上できる半導体装置を提供する。 Embodiments of the present invention provide a semiconductor device that can improve characteristics.
本発明の実施形態によれば、半導体装置は、第1電極、第2電極、第3電極、半導体部材、第1導電部材、第1絶縁部材、第2絶縁部材及び第1窒化物部材を含む。前記第1電極から前記第2電極への第1方向における前記第3電極の位置は、前記第1方向における前記第1電極の位置と、前記第1方向における前記第2電極の位置との間にある。前記半導体部材は、第1半導体領域及び第2半導体領域を含む。前記第1半導体領域は、Alx1Ga1-x1N(0≦x1<1)を含む。前記第1半導体領域は、第1部分領域、第2部分領域、第3部分領域、第4部分領域及び第5部分領域を含む。前記第1部分領域から前記第1電極への第2方向は、前記第1方向と交差する。前記第2部分領域から前記第2電極への方向は前記第2方向に沿う。前記第3部分領域から前記第3電極への方向は、前記第2方向に沿う。前記第4部分領域の前記第1方向における位置は、前記第1部分領域の前記第1方向における位置と、前記第3部分領域の前記第1方向における位置と、の間にある。前記第5部分領域の前記第1方向における位置は、前記第3部分領域の前記第1方向における前記位置と、前記第2部分領域の前記第1方向における位置と、の間にある。前記第2半導体領域は、Alx2Ga1-x2N(0<x2≦1、x1<x2)を含む。前記第2半導体領域は、第1半導体部分及び第2半導体部分を含む。前記第4部分領域から前記第1半導体部分への方向は、前記第2方向に沿う。前記第5部分領域から前記第2半導体部分への方向は、前記第2方向に沿う。前記第2半導体部分は、第1部分と、第2部分と、前記第1部分と前記第2部分との間の第3部分と、を含む。前記第2部分の前記第1方向における位置は、前記第1部分の前記第1方向における位置と、前記第2電極の前記第1方向における前記位置と、の間にある。前記第1導電部材は、第1導電領域及び第2導電領域を含む。前記第1導電領域は、前記第2方向において前記第3電極と重なる。前記第1部分は、前記第5部分領域と前記第1導電領域の一部との間にある。前記第1導電部材は、前記第1電極及び前記第3電極の一方と電気的に接続される。または、前記第1導電部材は、前記一方と電気的に接続されることが可能である。前記第1絶縁部材は、第1絶縁領域を含む。前記第1絶縁領域は、前記第2方向において前記第3部分領域と前記第3電極との間にある。前記第2絶縁部材は、第1絶縁部分及び第2絶縁部分を含む。前記第1絶縁部分は、前記第2方向において前記第1部分と前記第1導電領域との間にある。前記第2部分は、前記第5部分領域と前記第2絶縁部分との間にある。前記第1窒化物部材は、Alx3Ga1-x3N(0≦x3<1)またはIny1Aly2Ga1-y1-y2N(0<y1≦1、0≦y2≦1、y1+y2≦1)を含む。前記第1窒化物部材は、第1窒化物領域を含む。前記第1窒化物領域は、前記第1方向において前記第1絶縁部分と前記第2絶縁部分との間にある。前記第1窒化物領域は、前記第2方向において前記第3部分と前記第2導電領域との間にある。 According to an embodiment of the present invention, a semiconductor device includes a first electrode, a second electrode, a third electrode, a semiconductor member, a first conductive member, a first insulating member, a second insulating member, and a first nitride member. The position of the third electrode in a first direction from the first electrode to the second electrode is between the position of the first electrode in the first direction and the position of the second electrode in the first direction. The semiconductor member includes a first semiconductor region and a second semiconductor region. The first semiconductor region includes Al x1 Ga 1-x1 N (0≦x1<1). The first semiconductor region includes a first partial region, a second partial region, a third partial region, a fourth partial region, and a fifth partial region. A second direction from the first partial region to the first electrode intersects with the first direction. A direction from the second partial region to the second electrode is along the second direction. A direction from the third partial region to the third electrode is along the second direction. The position of the fourth partial region in the first direction is between the position of the first partial region in the first direction and the position of the third partial region in the first direction. The position of the fifth partial region in the first direction is between the position of the third partial region in the first direction and the position of the second partial region in the first direction. The second semiconductor region includes Al x2 Ga 1-x2 N (0<x2≦1, x1<x2). The second semiconductor region includes a first semiconductor portion and a second semiconductor portion. A direction from the fourth partial region to the first semiconductor portion is along the second direction. A direction from the fifth partial region to the second semiconductor portion is along the second direction. The second semiconductor portion includes a first portion, a second portion, and a third portion between the first portion and the second portion. The position of the second portion in the first direction is between the position of the first portion in the first direction and the position of the second electrode in the first direction. The first conductive member includes a first conductive region and a second conductive region. The first conductive region overlaps with the third electrode in the second direction. The first portion is between the fifth partial region and a part of the first conductive region. The first conductive member is electrically connected to one of the first electrode and the third electrode. Alternatively, the first conductive member can be electrically connected to the one of the first electrode and the third electrode. The first insulating member includes a first insulating region. The first insulating region is between the third partial region and the third electrode in the second direction. The second insulating member includes a first insulating portion and a second insulating portion. The first insulating portion is between the first portion and the first conductive region in the second direction. The second portion is between the fifth partial region and the second insulating portion. The first nitride member includes Al x3 Ga 1-x3 N (0≦x3<1) or In y1 Al y2 Ga 1-y1-y2 N (0<y1≦1, 0≦y2≦1, y1+y2≦1). The first nitride member includes a first nitride region. The first nitride region is between the first insulating portion and the second insulating portion in the first direction. The first nitride region is between the third portion and the second conductive region in the second direction.
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各化合物部分の厚さと幅との関係、化合物部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ化合物部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
The drawings are schematic or conceptual, and the relationship between the thickness and width of each compound portion, the size ratio between compound portions, etc. are not necessarily the same as in reality. Even when the same compound portion is shown, the dimensions and ratios of each compound portion may be different depending on the drawing.
In this specification and each drawing, elements similar to those described above with reference to the previous drawings are given the same reference numerals and detailed descriptions thereof will be omitted as appropriate.
(第1実施形態)
図1は、第1実施形態に係る半導体装置を例示する模式的断面図である。
図1に示すように、実施形態に係る半導体装置110は、第1電極51、第2電極52、第3電極53、半導体部材10M、第1導電部材61、第1絶縁部材41、第2絶縁部材42及び第1窒化物部材31を含む。
First Embodiment
FIG. 1 is a schematic cross-sectional view illustrating a semiconductor device according to the first embodiment.
As shown in FIG. 1, the
第1電極51から第2電極52への方向を第1方向とする。第1方向をX軸方向とする。X軸方向に対して垂直な1つの方向をZ軸方向とする。X軸方向及びZ軸方向に対して垂直な方向をY軸方向とする。
The direction from the
第1方向D1における第3電極53の位置は、第1方向D1における第1電極51の位置と、第1方向D1における第2電極52の位置との間にある。例えば、第3電極53の少なくとも一部は、第1方向D1において、第1電極51と第2電極52との間にある。
The position of the
半導体部材10Mは、第1半導体領域10及び第2半導体領域20を含む。この例では、半導体装置110は、基体10s及び窒化物半導体層10Bを含む。基体10sと半導体部材10Mとの間に窒化物半導体層10Bが設けられる。例えば、基体10sの上に窒化物半導体層10Bが設けられる。窒化物半導体層10Bの上に半導体部材10Mが設けられる。例えば、窒化物半導体層10Bの上に第1半導体領域10が設けられる。第1半導体領域10の上に第2半導体領域20が設けられる。半導体部材10Mの上に、第1~第3電極51~53が設けられる。基体10sは、例えば、シリコン基板またはSiC基板などで良い。窒化物半導体層10Bは、例えば、AlGaNなどを含む。
The
第1半導体領域10は、Alx1Ga1-x1N(0≦x1<1)を含む。第1半導体領域10は、例えばGaN層である。第1半導体領域10におけるAlの組成比x1は、例えば0以上0.1以下でも良い。
The
例えば、第1半導体領域10は、GaNを含む。第1半導体領域10は、第1部分領域11、第2部分領域12、第3部分領域13、第4部分領域14及び第5部分領域15を含む。第1部分領域11から第1電極51への第2方向D2は、第1方向D1と交差する。第2方向D2は、例えば、Z軸方向で良い。
For example, the
第2部分領域12から第2電極52への方向は第2方向D2に沿う。第3部分領域13から第3電極53への方向は、第2方向D2に沿う。
The direction from the second
第1半導体領域10のうちで第2方向D2において第1電極51と重なる部分が、第1部分領域11に対応する。第1半導体領域10のうちで第2方向D2において第2電極52と重なる部分が、第2部分領域12に対応する。第1半導体領域10のうちで第2方向D2において第3電極53と重なる部分が、第3部分領域13に対応する。
The portion of the
第4部分領域14の第1方向D1における位置は、第1部分領域11の第1方向D1における位置と、第3部分領域13の第1方向D1における位置と、の間にある。第5部分領域15の第1方向D1における位置は、第3部分領域13の第1方向D1における位置と、第2部分領域12の第1方向D1における位置と、の間にある。第1~第5部分領域11~15は、互いに連続して良い。第1~第5部分領域11~15の間の境界は、明確でも不明確でも良い。
The position of the fourth
第2半導体領域20は、Alx2Ga1-x2N(0<x2≦1、x1<x2)を含む。第2半導体領域20は、例えばAlGaN層である。第2半導体領域20におけるAlの組成比x2は、例えば0.25以上0.4以下でも良い。
The
第2半導体領域20は、第1半導体部分21及び第2半導体部分22を含む。第4部分領域14から第1半導体部分21への方向は、第2方向D2に沿う。第5部分領域15から第2半導体部分22への方向は、第2方向D2に沿う。第2半導体部分22は、第1部分22a、第2部分22b及び第3部分22cを含む。第3部分22cは、第1部分22aと第2部分22bとの間にある。第2部分22bの第1方向D1における位置は、第1部分22aの第1方向D1における位置と、第2電極52の第1方向D1における位置と、の間にある。第1~第3部分22a~22cは、互いに連続して良い。第1~第3部分22a~22cの間の境界は、明確でも不明確でも良い。
The
例えば、第1電極51は、第1半導体部分21と電気的に接続される。例えば、第2電極52は、第2半導体部分22と電気的に接続される。
For example, the
第1導電部材61は、第1導電領域61a及び第2導電領域61bを含む。第1導電領域61aは、第2方向D2において第3電極53と重なる。第2導電領域61bは、第2方向D2において第3電極53と重ならない。第2導電領域61bの第1方向D1における位置は、第3電極53の第1方向D1における位置と、第2電極52の第1方向D1における位置と、の間にある。第2導電領域61bは、第3電極53を基準にして、第2電極52の側に向けて突出した突出部に対応する。第2導電領域61bは、例えば、庇部に対応する。
The first
第1部分22aは、第2方向D2において、第5部分領域15と、第1導電領域61aの一部と、の間にある。この例では、第3電極53は、第2方向D2において、第5部分領域15と第1導電領域61aとの間にある。第2部分22bの少なくとも一部は、第2方向D2において、第1導電部材61と重ならない。
The
実施形態において、第1導電部材61は、第1電極51及び第3電極53の一方と電気的に接続される。または、第1電極51及び第3電極53の一方と電気的に接続されることが可能でも良い。第1実施形態においては、第1導電部材61は、第1電極51と電気的に接続されている。第1導電部材61に電気的に接続された端子と、第1電極51に電気的に接続された端子が設けられ、半導体装置の使用時に、これらの端子が電気的に接続されても良い。
In the embodiment, the first
例えば、第1導電部材61は、第1導電端部61eを含む。第1導電端部61eは、第1方向D1における第2電極52の側の端である。第1導電端部61eの第1方向D1における位置は、第3電極53の第1方向D1における位置と、第2電極52の第1方向D1における位置と、の間にある。
For example, the first
第1絶縁部材41は、第1絶縁領域41aを含む。第1絶縁領域41aは、第2方向D2において第3部分領域13と第3電極53との間にある。
The first insulating
第2絶縁部材42は、第1絶縁部分42a及び第2絶縁部分42bを含む。第1絶縁部分42aは、第2方向D2において第1部分22aと第1導電領域61aとの間にある。第2部分22bは、第5部分領域15と第2絶縁部分42bとの間にある。
The second insulating
第1窒化物部材31は、Alx3Ga1-x3N(0≦x3<1)を含む。第1窒化物部材31は、例えば、GaN層またはAlGaN層である。第1窒化物部材31におけるAlの組成比x3は、例えば、0以上0.5以下で良い。例えば、第1窒化物部材31におけるAlの組成比x3は、第2半導体領域20(例えば、第2半導体部分22)におけるAlの組成比x2よりも低い。
The
第1窒化物部材31は、第1窒化物領域31aを含む。第1窒化物領域31aは、第1方向D1において、第1絶縁部分42aと第2絶縁部分42bとの間にある。第1窒化物領域31aは、第2方向D2において第3部分22cと第2導電領域61bとの間にある。第1窒化物領域31aは、第2方向D2において第2導電領域61bと重なる。
The
第1電極51と第2電極52との間に流れる電流は、第3電極53の電位により制御できる。第3電極53の電位は、例えば、第1電極51の電位を基準にした電位で良い。例えば、第1電極51は、ソース電極として機能する。第2電極52は、ドレイン電極として機能する。第3電極53は、ゲート電極として機能する。第1絶縁領域41aは、ゲート絶縁膜として機能する。半導体装置110は、例えばトランジスタである。例えば、第1電極51と第3電極53との間の距離は、第3電極53と第2電極52との間の距離よりも短い。
The current flowing between the
第1半導体領域10の第2半導体領域20と対向する部分にキャリア領域10Cが形成される。キャリア領域10Cは、例えば、2次元電子ガスである。半導体装置110は、例えば、HEMT(high electron mobility transistor)である。
A
第1導電部材61は、例えば、フィールドプレートとして機能する。上記のように、実施形態においては、第1導電部材61に第2導電領域61b(突出部または庇部)が設けられる。第2導電領域61bと重なる位置に部分に、第1窒化物領域31a(GaNまたはAlGaN)が設けられる。これにより、第2導電領域61bと重なる領域において、キャリア領域10Cのキャリア濃度が局所的に低下する。
The first
一般に、第2導電領域61b(突出部または庇部)の端部(第1導電端部61e)において、電界が集中する。電界の集中により、耐圧が低下し易い。実施形態においては、第2導電領域61bと重なる領域において、キャリア濃度を局所的に低くすることができる。これにより、高い耐圧が得易い。実施形態によれば、特性を向上できる半導体装置を提供できる。
In general, an electric field concentrates at the end (first
この例では、第1窒化物部材31は、第2窒化物領域31b及び第3窒化物領域31cを含む。第1絶縁部分42aは、第1部分22aと第2窒化物領域31bとの間にある。第2絶縁部分42bは、第2部分22bと第3窒化物領域31cとの間にある。第1窒化物領域31a、第2窒化物領域31b及び第3窒化物領域31cは、互いに連続して良い。第1窒化物領域31a、第2窒化物領域31b及び第3窒化物領域31cの互いの境界は、明確でも不明確でも良い。第1窒化物領域31a、第2窒化物領域31b及び第3窒化物領域31cが連続的に設けられることで、第1窒化物部材31の形成は容易である。
In this example, the
第1窒化物部材31の中で、第2方向D2において第2導電領域61bと重なる部分が、第1窒化物領域31aに対応する。第1窒化物部材31の中で、第1方向D1において第1絶縁部分42aと第2絶縁部分42bとの間の部分が、第1窒化物領域31aに対応する。この例では、第1窒化物領域31aは、第3部分22cと接する。後述するように、第1窒化物領域31aと第3部分22cとの間に別の層(例えばAlN層)が設けられても良い。
In the
例えば、第1窒化物領域31aの結晶性は、第2窒化物領域31bの結晶性よりも高く、第3窒化物領域31cの結晶性よりも高くても良い。第1窒化物領域31aの少なくとも一部は結晶を含んで良い。第2窒化物領域31bの少なくとも一部は、アモルファスでも良い。第3窒化物領域31cの少なくとも一部は、アモルファスでも良い。
For example, the crystallinity of the
第1窒化物領域31aの第2方向D2に沿う厚さt1は、例えば1nm以上10nm以下である。厚さt1が、1nm以上であることで、例えば、均質な第1窒化物領域31aが得易い。厚さt1が10nm以下であることで、例えば、膜応力に起因するミスフィット転位等の結晶欠陥を抑制し易い。厚さt1は、3nm以上5nm以下でも良い。厚さt1が3nm以上であることで、例えば、均質な第1窒化物領域31aがより得易い。厚さt1が3nm以上であることで、例えば、キャリア濃度を安定して制御し易い。厚さt1が5nm以下であることで、例えば、膜応力に起因するミスフィット転位等の結晶欠陥をより抑制し易い。
The thickness t1 of the
実施形態において、第2絶縁部材42は、シリコン及び窒素を含む。第2絶縁部材42は、例えば、SiNを含む。このような第2絶縁部材42により、第2絶縁部材42の下の半導体部材10Mにおいて高い品質が得易い。
In the embodiment, the second insulating
例えば、第1絶縁部材41は、シリコン及び酸素を含む。第1絶縁部材41は、例えば酸化シリコン(SiO2)を含む。例えば、第1絶縁部材41は、実質的に窒素を含まない。または、第1絶縁部材41における窒素の濃度は、第2絶縁部材42における窒素の濃度よりも低い。このような第1絶縁部材41により、例えば、安定したしきい値電圧が得易い。
For example, the first insulating
図1に示すように、第1絶縁部材41は、第2絶縁領域41b及び第3絶縁領域41cをさらに含んで良い。第2絶縁領域41bは、第1方向D1において、第1半導体部分21と第3電極53との間にある。第3絶縁領域41cは、第1方向D1において、第3電極53と第2半導体部分22との間にある。第3電極53の少なくとも一部は、第1方向D1において第1半導体部分21と第2半導体部分22との間にある。
1, the first insulating
第1絶縁領域41aの少なくとも一部は、第1方向D1において、第4部分領域14と第5部分領域15との間にある。例えば、半導体部材10Mに凹部が設けられ、その凹部の中に第3電極53の少なくとも一部が埋められる。半導体装置110は、ゲートリセス型のトランジスタである。
At least a portion of the first
図1に示すように、第2絶縁部材42は、第3絶縁部分42cを含んで良い。第1半導体部分21は、第4部分領域14と第3絶縁部分42cとの間にある。
As shown in FIG. 1, the second insulating
図1に示すように、第1絶縁部材41は、第4絶縁領域41dをさらに含む。第4絶縁領域41dの少なくとも一部は、第3電極53と第1導電部材61との間にある。
As shown in FIG. 1, the first insulating
第1絶縁部材41は、第5絶縁領域41e及び第6絶縁領域41fを含んでも良い。第1半導体部分21は、第4部分領域14と第5絶縁領域41eとの間にある。第2半導体部分22は、第5部分領域15と第6絶縁領域41fとの間にある。
The first insulating
図1に示すように、第1窒化物領域31aの第1方向D1に沿う長さを第1長さw1とする。第2半導体部分22は、第3電極53の側の端22pを含む。第2半導体部分22は、第2電極52と第2方向D2で重なる部分22qを含む。第2半導体部分22の第3電極53の側の端22pと、第2半導体部分22の第2電極52と第2方向D2で重なる部分22qの位置と、の間の第1方向D1における距離を第2長さw2とする。第1長さw1は、例えば、第2長さの0.035倍以上0.5倍以下である。このような第1長さw1により、例えば、キャリア濃度が制御された領域が適正に形成され、高い耐圧が効果的に得易い。
As shown in FIG. 1, the length of the
図2は、第1実施形態に係る半導体装置を例示する模式的断面図である。
図2に示すように、実施形態に係る半導体装置111は、第2窒化物部材32を含む。これを除く半導体装置111における構成は、半導体装置110における構成と同様である。例えば、半導体装置111において、第1電極51、第2電極52、第3電極53、半導体部材10M、第1導電部材61、第1絶縁部材41、第2絶縁部材42及び第1窒化物部材31の構成は、半導体装置110におけるそれらの構成と同様で良い。
FIG. 2 is a schematic cross-sectional view illustrating the semiconductor device according to the first embodiment.
2 , the
第2窒化物部材32は、Alx4Ga1-x4N(0<x4≦1、x3<x4)を含む。第2窒化物部材32は、例えば、AlN層で良い。第2窒化物部材32におけるAlの組成比x4は、例えば、0.5以上1.0以下で良い。
The
第2窒化物部材32の少なくとも一部は、第1部分22aと第1絶縁部分42aとの間、及び、第2部分22bと第2絶縁部分42bとの間にある。第2窒化物部材32の一部は、第3部分22cと第1窒化物領域31aとの間に設けられても良い。
At least a portion of the
上記のような第2窒化物部材32が設けられることで、第2半導体部分22において高い品質が得られる。例えば、第2絶縁部材42による第2半導体部分22へのダメージが抑制できる。
By providing the
半導体装置111においても、第2導電領域61bと重なる領域において、キャリア濃度を局所的に低くすることができる。高い耐圧が得易い。特性を向上できる半導体装置を提供できる。
In the
例えば、第2窒化物部材32は、第3部分22c及び第1窒化物領域31aと接して良い。
For example, the
図2に示すように、第2窒化物部材32の一部は、第1半導体部分21と第3絶縁部分42cとの間に設けられても良い。例えば、第2絶縁部材42による第2半導体部分22へのダメージが抑制できる。
As shown in FIG. 2, a portion of the
第2窒化物部材32の第2方向D2に沿う厚さt2は、例えば、1nm以上10nm以下である。厚さt2が1nm以上であることで、例えば、第2半導体領域20へのダメージが効果的に抑制できる。厚さt2が10nm以下であることで、例えば、第2窒化物部材32において、膜応力によるミスフィット転位等の結晶欠陥を抑制し易い。厚さt2は、例えば、3nm以上5nm以下でも良い。厚さt2が3nm以上であることで、第2半導体領域20へのダメージがより効果的に抑制できる。厚さt2が5nm以下であることで、例えば、膜応力によるミスフィット転位等の結晶欠陥をより抑制し易い。
The thickness t2 of the
(第2実施形態)
図3は、第2実施形態に係る半導体装置を例示する模式的断面図である。
図3に示すように、実施形態に係る半導体装置112において、第1導電部材61は、第3電極53と電気的に接続される。これを除く半導体装置112における構成は、半導体装置110における構成と同様である。例えば、半導体装置112において、第1電極51、第2電極52、第3電極53、半導体部材10M、第1絶縁部材41、第2絶縁部材42及び第1窒化物部材31の構成は、半導体装置110におけるそれらの構成と同様で良い。
Second Embodiment
FIG. 3 is a schematic cross-sectional view illustrating the semiconductor device according to the second embodiment.
3 , in the
半導体装置112において、第1導電部材61に電気的に接続された端子と、第3電極53に電気的に接続された端子が設けられ、半導体装置の使用時に、これらの端子が電気的に接続されても良い。
In the
半導体装置112においても、第1窒化物領域31aが設けられる。第1窒化物領域31aは、第1方向D1において、第1絶縁部分42aと第2絶縁部分42bとの間にある。第1窒化物領域31aは、第2方向D2において第3部分22cと第2導電領域61bとの間にある。第1窒化物領域31aは、第2方向D2において第2導電領域61bと重なる。
The
これにより、第2導電領域61bと重なる領域において、キャリア領域10Cのキャリア濃度が局所的に低下する。これにより、高い耐圧が得易い。実施形態によれば、特性を向上できる半導体装置を提供できる。
As a result, the carrier concentration of the
図4は、第2実施形態に係る半導体装置を例示する模式的断面図である。
図4に示すように、実施形態に係る半導体装置113は、第2窒化物部材32を含む。これを除く半導体装置113における構成は、半導体装置112における構成と同様である。例えば、半導体装置113において、第1電極51、第2電極52、第3電極53、半導体部材10M、第1導電部材61、第1絶縁部材41、第2絶縁部材42及び第1窒化物部材31の構成は、半導体装置112におけるそれらの構成と同様で良い。
FIG. 4 is a schematic cross-sectional view illustrating the semiconductor device according to the second embodiment.
4 , the
半導体装置113においても、第2導電領域61bと重なる領域において、キャリア濃度を局所的に低くすることができる。高い耐圧が得易い。特性を向上できる半導体装置を提供できる。
In the
実施形態において、結晶性に関する情報は、例えば、X線回折パターン像などにより得られる。組成比に関する情報は、例えば、X線光電子分光などにより得られる。 In an embodiment, information regarding crystallinity is obtained, for example, from an X-ray diffraction pattern image. Information regarding composition ratio is obtained, for example, from X-ray photoelectron spectroscopy.
実施形態に係る半導体装置110~113おいて、第1窒化物部材31は、In、Ga及び窒素を含んでも良い。例えば、第1窒化物部材31は、Alx3Ga1-x3N(0≦x3<1)、または、Iny1Aly2Ga1-y1-y2N(0<y1≦1、0≦y2≦1、y1+y2≦1)を含んでも良い。例えば、第1窒化物部材31は、Iny1Ga1-y1N(0<y1≦1)を含んでも良い。一方、第2窒化物部材32は、Alx4Ga1-x4N(0<x4≦1、x3<x4)を含む。例えば、第1窒化物部材31は、InGaNを含み、第2窒化物部材32は、AlGaNまたはAlNを含む。
In the
(第3実施形態)
図5は、第3実施形態に係る半導体装置を例示する模式的断面図である。
図5に示すように、半導体装置121において、第1窒化物部材31は、第1~第3窒化物領域31a~31cに加えて、第4~第7窒化物領域31d~31gを含む。第2窒化物部材32は、第1~第7窒化物部分32a~32gを含む。
Third Embodiment
FIG. 5 is a schematic cross-sectional view illustrating a semiconductor device according to the third embodiment.
5, in the
第1窒化物部分32aは、第3部分22cと第1窒化物領域31aとの間にある。第2窒化物部分32bは、第1部分22aと第2窒化物領域31bとの間にある。第3窒化物部分32cは、第2部分22bと第3窒化物領域31cとの間にある。
The
第4窒化物領域31dは、第2方向D2において、第3部分領域13と第3電極53との間にある。第4窒化物領域31dは、第2方向D2において、第1絶縁領域41aと第3電極53との間にある。第5窒化物領域31eは、例えば、第1方向D1において、第1半導体部分21と、第3電極53の少なくとも一部と、の間にある。第5窒化物領域31eは、例えば、第1方向D1において、第1半導体部分21と、第2絶縁領域41bの少なくとも一部と、の間にある。第6窒化物領域31fは、例えば、第1方向D1において、第3電極53の少なくとも一部と、第1部分22aと、の間にある。第6窒化物領域31fは、例えば、第1方向D1において、第3絶縁領域41cの少なくとも一部と、第1部分22a、との間にある。
The
第4窒化物部分32dは、第2方向D2において、第3部分領域13と第4窒化物領域31dとの間にある。第5窒化物部分32eは、第2方向D2において、第1半導体部分21と第5窒化物領域31eとの間にある。第6窒化物部分32fは、第2方向D2において、第6窒化物領域31fと第1部分22aの間にある。
The
第1半導体部分21は、第2方向D2において、第4部分領域14と第7窒化物領域31gとの間にある。第3絶縁部分42cは、第2方向D2において、第7窒化物部分32gと第7窒化物領域31gとの間にある。
The
半導体装置121における上記以外の構成は、半導体装置111と同様で良い。上記のような第1窒化物部材31及び第2窒化物部材32が設けられることで、例えば、より低いサブスレッショルド・スイングが得易い。
Other than the above, the configuration of the
図6は、第3実施形態に係る半導体装置を例示する模式的断面図である。
図6に示すように、半導体装置122において、第1窒化物部材31は、第1~第7窒化物領域31a~31gを含む。第2窒化物部材32は、第1~第7窒化物部分32a~32gを含む。半導体装置122における上記以外の構成は、半導体装置112と同様で良い。上記のような第1窒化物部材31及び第2窒化物部材32が設けられることで、例えば、より低いサブスレッショルド・スイングが得易い。
FIG. 6 is a schematic cross-sectional view illustrating a semiconductor device according to the third embodiment.
6, in the
半導体装置112及び122において、例えば、第1窒化物部材31は、Alx3Ga1-x3N(0≦x3<1)、または、Iny1Aly2Ga1-y1-y2N(0<y1≦1、0≦y2≦1、y1+y2≦1)を含んでも良い。例えば、第1窒化物部材31は、Iny1Ga1-y1N(0<y1≦1)を含んでも良い。一方、第2窒化物部材32は、Alx4Ga1-x4N(0<x4≦1、x3<x4)を含む。例えば、第1窒化物部材31は、InGaNを含み、第2窒化物部材32は、AlGaNまたはAlNを含む。
In the
実施形態によれば、特性を向上できる半導体装置が提供できる。 According to the embodiment, a semiconductor device with improved characteristics can be provided.
実施形態において「窒化物半導体」は、BxInyAlzGa1-x-y-zN(0≦x≦1,0≦y≦1,0≦z≦1,x+y+z≦1)なる化学式において組成比x、y及びzをそれぞれの範囲内で変化させた全ての組成の半導体を含む。上記化学式において、N(窒素)以外のV族元素もさらに含むもの、導電形などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれる。 In the embodiments, the term " nitride semiconductor" includes all semiconductors having compositions in which the composition ratios x, y, and z are changed within the respective ranges in the chemical formula BxInyAlzGa1 -x-y-zN (0≦x≦1, 0≦y≦1, 0≦z≦1, x+y+z≦1). In the above chemical formula, the term "nitride semiconductor" also includes those that further include a Group V element other than N (nitrogen), those that further include various elements added to control various physical properties such as the conductivity type, and those that further include various elements that are unintentionally included.
本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。 In this specification, "vertical" and "parallel" do not only mean strictly vertical and strictly parallel, but also include, for example, variations in the manufacturing process, and may mean substantially vertical and substantially parallel.
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体装置に含まれる電極、半導体部材、化合物部材、窒化物部材及び絶縁部材などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。 The above describes the embodiments of the present invention with reference to specific examples. However, the present invention is not limited to these specific examples. For example, the specific configurations of each element included in a semiconductor device, such as electrodes, semiconductor members, compound members, nitride members, and insulating members, are included within the scope of the present invention as long as a person skilled in the art can implement the present invention in a similar manner and obtain similar effects by appropriately selecting from the known range.
また、各具体例のいずれか2つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。 In addition, any combination of two or more elements of each specific example, within the scope of technical feasibility, is also included in the scope of the present invention as long as it includes the gist of the present invention.
その他、本発明の実施の形態として上述した半導体装置を基にして、当業者が適宜設計変更して実施し得る全ての半導体装置も、本発明の要旨を包含する限り、本発明の範囲に属する。 In addition, all semiconductor devices that can be implemented by a person skilled in the art through appropriate design modifications based on the semiconductor device described above as an embodiment of the present invention also fall within the scope of the present invention as long as they include the gist of the present invention.
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと解される。 In addition, within the scope of the concept of this invention, a person skilled in the art may conceive of various modifications and alterations, and these modifications and alterations are also considered to fall within the scope of this invention.
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。 Although several embodiments of the present invention have been described, these embodiments are presented as examples and are not intended to limit the scope of the invention. These novel embodiments can be embodied in various other forms, and various omissions, substitutions, and modifications can be made without departing from the gist of the invention. These embodiments and their modifications are included in the scope and gist of the invention, and are included in the scope of the invention and its equivalents described in the claims.
10…第1半導体領域、 10B…窒化物半導体層、 10C…キャリア領域、 10M…半導体部材、 10s…基体、 11~15…第1~第5部分領域、 20…第2半導体領域、 21、22…第1、第2半導体部分、 22a~22c…第1~第3部分、 22p…端、 22q…部分、 31…第1窒化物部材、 31a~31g…第1~第7窒化物領域、 32…第2窒化物部材、 32a~32g…第1~第7窒化物部分、 41…第1絶縁部材、 41a~41f…第1~第6絶縁領域、 42…第2絶縁部材、 42a~42c…第1~第3絶縁部分、 51~53…第1~第3電極、 61…第1導電部材、 61a、61b…第1、第2導電領域、 61e…第1導電端部、 110~113、121、122…半導体装置、 D1、D2…第1、第2方向、 t1、t2…厚さ、 w1、w2…第1、第2長さ 10...first semiconductor region, 10B...nitride semiconductor layer, 10C...carrier region, 10M...semiconductor member, 10s...base, 11-15...first to fifth partial regions, 20...second semiconductor region, 21, 22...first and second semiconductor portions, 22a-22c...first to third portions, 22p...edge, 22q...portion, 31...first nitride member, 31a-31g...first to seventh nitride regions, 32...second nitride member, 32a-32g...first to seventh nitride portions, 41...first insulating member, 41a-41f...first to sixth insulating regions, 42...second insulating member, 42a-42c...first to third insulating portions, 51-53...first to third electrodes, 61...first conductive member, 61a, 61b...first and second conductive regions; 61e...first conductive end; 110-113, 121, 122...semiconductor device; D1, D2...first and second directions; t1, t2...thickness; w1, w2...first and second lengths
Claims (20)
第2電極と、
第3電極であって、前記第1電極から前記第2電極への第1方向における前記第3電極の位置は、前記第1方向における前記第1電極の位置と、前記第1方向における前記第2電極の位置との間にある、前記第3電極と、
第1半導体領域及び第2半導体領域を含む半導体部材であって、
前記第1半導体領域は、Alx1Ga1-x1N(0≦x1<1)を含み、前記第1半導体領域は、第1部分領域、第2部分領域、第3部分領域、第4部分領域及び第5部分領域を含み、前記第1部分領域から前記第1電極への第2方向は、前記第1方向と交差し、前記第2部分領域から前記第2電極への方向は前記第2方向に沿い、前記第3部分領域から前記第3電極への方向は、前記第2方向に沿い、前記第4部分領域の前記第1方向における位置は、前記第1部分領域の前記第1方向における位置と、前記第3部分領域の前記第1方向における位置と、の間にあり、前記第5部分領域の前記第1方向における位置は、前記第3部分領域の前記第1方向における前記位置と、前記第2部分領域の前記第1方向における位置と、の間にあり、
前記第2半導体領域は、Alx2Ga1-x2N(0<x2≦1、x1<x2)を含み、前記第2半導体領域は、第1半導体部分及び第2半導体部分を含み、前記第4部分領域から前記第1半導体部分への方向は、前記第2方向に沿い、前記第5部分領域から前記第2半導体部分への方向は、前記第2方向に沿い、前記第2半導体部分は、第1部分と、第2部分と、前記第1部分と前記第2部分との間の第3部分と、を含み、前記第2部分の前記第1方向における位置は、前記第1部分の前記第1方向における位置と、前記第2電極の前記第1方向における前記位置と、の間にある、前記半導体部材と、
第1導電領域及び第2導電領域を含む第1導電部材であって、前記第1導電領域は、前記第2方向において前記第3電極と重なり、前記第1部分は、前記第5部分領域と前記第1導電領域の一部との間にあり、前記第1導電部材は、前記第1電極及び前記第3電極の一方と電気的に接続された、または、前記第1導電部材は、前記一方と電気的に接続されることが可能である、前記第1導電部材と、
第1絶縁領域を含む第1絶縁部材であって、前記第1絶縁領域は、前記第2方向において前記第3部分領域と前記第3電極との間にある、前記第1絶縁部材と、
第1絶縁部分及び第2絶縁部分を含む第2絶縁部材であって、前記第1絶縁部分は、前記第2方向において前記第1部分と前記第1導電領域との間にあり、前記第2部分は、前記第5部分領域と前記第2絶縁部分との間にある、前記第2絶縁部材と、
Alx3Ga1-x3N(0≦x3<1)またはIny1Aly2Ga1-y1-y2N(0<y1≦1、0≦y2≦1、y1+y2≦1)を含む第1窒化物部材であって、前記第1窒化物部材は、第1窒化物領域を含み、前記第1窒化物領域は、前記第1方向において前記第1絶縁部分と前記第2絶縁部分との間にあり、前記第1窒化物領域は、前記第2方向において前記第3部分と前記第2導電領域との間にある、前記第1窒化物部材と、
を備え、
前記第1窒化物部材は、第2窒化物領域及び第3窒化物領域を含み、
前記第1絶縁部分は、前記第1部分と前記第2窒化物領域との間にあり、
前記第2絶縁部分は、前記第2部分と前記第3窒化物領域との間にある、半導体装置。 A first electrode;
A second electrode;
a third electrode, the position of the third electrode in a first direction from the first electrode to the second electrode being between the position of the first electrode in the first direction and the position of the second electrode in the first direction;
A semiconductor member including a first semiconductor region and a second semiconductor region,
the first semiconductor region includes Al x1 Ga 1-x1 N (0≦x1<1), the first semiconductor region includes a first partial region, a second partial region, a third partial region, a fourth partial region, and a fifth partial region, a second direction from the first partial region to the first electrode intersects with the first direction, a direction from the second partial region to the second electrode is along the second direction, a direction from the third partial region to the third electrode is along the second direction, a position of the fourth partial region in the first direction is between a position of the first partial region in the first direction and a position of the third partial region in the first direction, and a position of the fifth partial region in the first direction is between the position of the third partial region in the first direction and a position of the second partial region in the first direction,
The second semiconductor region includes Al x2 Ga 1-x2 N (0<x2≦1, x1<x2), the second semiconductor region includes a first semiconductor portion and a second semiconductor portion, a direction from the fourth partial region to the first semiconductor portion is along the second direction, a direction from the fifth partial region to the second semiconductor portion is along the second direction, the second semiconductor portion includes a first portion, a second portion, and a third portion between the first portion and the second portion, and a position of the second portion in the first direction is between a position of the first portion in the first direction and the position of the second electrode in the first direction. The semiconductor member;
a first conductive member including a first conductive region and a second conductive region, the first conductive region overlapping the third electrode in the second direction, the first portion being between the fifth portion region and a part of the first conductive region, the first conductive member being electrically connected to one of the first electrode and the third electrode, or the first conductive member being capable of being electrically connected to the one of the first electrode and the third electrode;
a first insulating member including a first insulating region, the first insulating region being between the third partial region and the third electrode in the second direction;
a second insulating member including a first insulating portion and a second insulating portion, the first insulating portion being between the first portion and the first conductive region in the second direction, and the second portion being between the fifth portion region and the second insulating portion;
A first nitride member including Al x3 Ga 1-x3 N (0≦x3<1) or In y1 Al y2 Ga 1-y1-y2 N (0<y1≦1, 0≦y2≦1, y1+y2≦1), the first nitride member including a first nitride region, the first nitride region being between the first insulating portion and the second insulating portion in the first direction, and the first nitride region being between the third portion and the second conductive region in the second direction;
Equipped with
the first nitride member includes a second nitride region and a third nitride region;
the first insulating portion is between the first portion and the second nitride region;
the second insulating portion is between the second portion and the third nitride region .
前記第2窒化物領域の少なくとも一部は、アモルファスであり、
前記第3窒化物領域の少なくとも一部は、アモルファスである、請求項1記載の半導体装置。 At least a portion of the first nitride region comprises a crystal;
At least a portion of the second nitride region is amorphous;
The semiconductor device of claim 1 , wherein at least a portion of said third nitride region is amorphous.
前記第2窒化物部材の少なくとも一部は、前記第1部分と前記第1絶縁部分との間、及び、前記第2部分と前記第2絶縁部分との間にある、請求項1~4のいずれか1つに記載の半導体装置。 A second nitride member including Al x4 Ga 1-x4 N (0<x4≦1, x3<x4);
5. The semiconductor device according to claim 1 , wherein at least a portion of the second nitride member is between the first portion and the first insulating portion, and between the second portion and the second insulating portion.
前記第1絶縁部材は、窒素を含まない、または、前記第1絶縁部材における窒素の濃度は、前記第2絶縁部材における窒素の濃度よりも低い、請求項12記載の半導体装置。 the first insulating member includes silicon and oxygen;
The semiconductor device according to claim 12 , wherein the first insulating member does not contain nitrogen, or the concentration of nitrogen in the first insulating member is lower than the concentration of nitrogen in the second insulating member.
前記第2絶縁領域は、前記第1方向において、前記第1半導体部分と前記第3電極との間にあり、
前記第3絶縁領域は、前記第1方向において、前記第3電極と前記第2半導体部分との間にある、請求項1~13のいずれか1つに記載の半導体装置。 The first insulating member further includes a second insulating region and a third insulating region,
the second insulating region is between the first semiconductor portion and the third electrode in the first direction;
14. The semiconductor device according to claim 1, wherein the third insulating region is between the third electrode and the second semiconductor portion in the first direction.
前記第4絶縁領域の少なくとも一部は、前記第3電極と前記第1導電部材との間にある、請求項1~14のいずれか1つに記載の半導体装置。 The first insulating member further includes a fourth insulating region,
15. The semiconductor device according to claim 1 , wherein at least a portion of said fourth insulating region is between said third electrode and said first conductive member.
第2電極と、
第3電極であって、前記第1電極から前記第2電極への第1方向における前記第3電極の位置は、前記第1方向における前記第1電極の位置と、前記第1方向における前記第2電極の位置との間にある、前記第3電極と、
第1半導体領域及び第2半導体領域を含む半導体部材であって、
前記第1半導体領域は、Alx1Ga1-x1N(0≦x1<1)を含み、前記第1半導体領域は、第1部分領域、第2部分領域、第3部分領域、第4部分領域及び第5部分領域を含み、前記第1部分領域から前記第1電極への第2方向は、前記第1方向と交差し、前記第2部分領域から前記第2電極への方向は前記第2方向に沿い、前記第3部分領域から前記第3電極への方向は、前記第2方向に沿い、前記第4部分領域の前記第1方向における位置は、前記第1部分領域の前記第1方向における位置と、前記第3部分領域の前記第1方向における位置と、の間にあり、前記第5部分領域の前記第1方向における位置は、前記第3部分領域の前記第1方向における前記位置と、前記第2部分領域の前記第1方向における位置と、の間にあり、
前記第2半導体領域は、Alx2Ga1-x2N(0<x2≦1、x1<x2)を含み、前記第2半導体領域は、第1半導体部分及び第2半導体部分を含み、前記第4部分領域から前記第1半導体部分への方向は、前記第2方向に沿い、前記第5部分領域から前記第2半導体部分への方向は、前記第2方向に沿い、前記第2半導体部分は、第1部分と、第2部分と、前記第1部分と前記第2部分との間の第3部分と、を含み、前記第2部分の前記第1方向における位置は、前記第1部分の前記第1方向における位置と、前記第2電極の前記第1方向における前記位置と、の間にある、前記半導体部材と、
第1導電領域及び第2導電領域を含む第1導電部材であって、前記第1導電領域は、前記第2方向において前記第3電極と重なり、前記第1部分は、前記第5部分領域と前記第1導電領域の一部との間にあり、前記第1導電部材は、前記第1電極及び前記第3電極の一方と電気的に接続された、または、前記第1導電部材は、前記一方と電気的に接続されることが可能である、前記第1導電部材と、
第1絶縁領域を含む第1絶縁部材であって、前記第1絶縁領域は、前記第2方向において前記第3部分領域と前記第3電極との間にある、前記第1絶縁部材と、
第1絶縁部分及び第2絶縁部分を含む第2絶縁部材であって、前記第1絶縁部分は、前記第2方向において前記第1部分と前記第1導電領域との間にあり、前記第2部分は、前記第5部分領域と前記第2絶縁部分との間にある、前記第2絶縁部材と、
Alx3Ga1-x3N(0≦x3<1)またはIny1Aly2Ga1-y1-y2N(0<y1≦1、0≦y2≦1、y1+y2≦1)を含む第1窒化物部材であって、前記第1窒化物部材は、第1窒化物領域を含み、前記第1窒化物領域は、前記第1方向において前記第1絶縁部分と前記第2絶縁部分との間にあり、前記第1窒化物領域は、前記第2方向において前記第3部分と前記第2導電領域との間にある、前記第1窒化物部材と、
を備え、
前記第1絶縁部材は、第4絶縁領域をさらに含み、
前記第4絶縁領域の少なくとも一部は、前記第3電極と前記第1導電部材との間にある、半導体装置。 A first electrode;
A second electrode;
a third electrode, the position of the third electrode in a first direction from the first electrode to the second electrode being between the position of the first electrode in the first direction and the position of the second electrode in the first direction;
A semiconductor member including a first semiconductor region and a second semiconductor region,
the first semiconductor region includes Al x1 Ga 1-x1 N (0≦x1<1), the first semiconductor region includes a first partial region, a second partial region, a third partial region, a fourth partial region, and a fifth partial region, a second direction from the first partial region to the first electrode intersects with the first direction, a direction from the second partial region to the second electrode is along the second direction, a direction from the third partial region to the third electrode is along the second direction, a position of the fourth partial region in the first direction is between a position of the first partial region in the first direction and a position of the third partial region in the first direction, and a position of the fifth partial region in the first direction is between the position of the third partial region in the first direction and a position of the second partial region in the first direction,
The second semiconductor region includes Al x2 Ga 1-x2 N (0<x2≦1, x1<x2), the second semiconductor region includes a first semiconductor portion and a second semiconductor portion, a direction from the fourth partial region to the first semiconductor portion is along the second direction, a direction from the fifth partial region to the second semiconductor portion is along the second direction, the second semiconductor portion includes a first portion, a second portion, and a third portion between the first portion and the second portion, and a position of the second portion in the first direction is between a position of the first portion in the first direction and the position of the second electrode in the first direction. The semiconductor member;
a first conductive member including a first conductive region and a second conductive region, the first conductive region overlapping the third electrode in the second direction, the first portion being between the fifth portion region and a part of the first conductive region, the first conductive member being electrically connected to one of the first electrode and the third electrode, or the first conductive member being capable of being electrically connected to the one of the first electrode and the third electrode;
a first insulating member including a first insulating region, the first insulating region being between the third partial region and the third electrode in the second direction;
a second insulating member including a first insulating portion and a second insulating portion, the first insulating portion being between the first portion and the first conductive region in the second direction, and the second portion being between the fifth portion region and the second insulating portion;
A first nitride member including Al x3 Ga 1-x3 N (0≦x3<1) or In y1 Al y2 Ga 1-y1-y2 N (0<y1≦1, 0≦y2≦1, y1+y2≦1), the first nitride member including a first nitride region, the first nitride region being between the first insulating portion and the second insulating portion in the first direction, and the first nitride region being between the third portion and the second conductive region in the second direction;
Equipped with
The first insulating member further includes a fourth insulating region,
At least a portion of the fourth insulating region is between the third electrode and the first conductive member .
第2長さは、前記第2半導体部分の前記第3電極の側の端と、前記第2半導体部分の前記第2電極と前記第2方向で重なる部分の位置と、の間の前記第1方向における距離である、請求項1~19のいずれか1つに記載の半導体装置。
a first length of the first nitride region along the first direction is 0.035 times or more and 0.5 times or less than a second length;
A semiconductor device according to any one of claims 1 to 19, wherein the second length is the distance in the first direction between the end of the second semiconductor portion on the side of the third electrode and the position of the portion of the second semiconductor portion that overlaps with the second electrode in the second direction.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US17/652,981 US12237409B2 (en) | 2021-08-27 | 2022-03-01 | Semiconductor device |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021139068 | 2021-08-27 | ||
| JP2021139068 | 2021-08-27 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2023033066A JP2023033066A (en) | 2023-03-09 |
| JP2023033066A5 JP2023033066A5 (en) | 2024-06-25 |
| JP7705811B2 true JP7705811B2 (en) | 2025-07-10 |
Family
ID=85415890
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022000057A Active JP7705811B2 (en) | 2021-08-27 | 2022-01-04 | Semiconductor Device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7705811B2 (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012119582A (en) | 2010-12-02 | 2012-06-21 | Fujitsu Ltd | Compound semiconductor device and method of manufacturing the same |
| JP2013229486A (en) | 2012-04-26 | 2013-11-07 | Mitsubishi Electric Corp | Heterojunction field-effect transistor, and method of manufacturing the same |
| JP2015179786A (en) | 2014-03-19 | 2015-10-08 | 株式会社東芝 | Semiconductor device |
-
2022
- 2022-01-04 JP JP2022000057A patent/JP7705811B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012119582A (en) | 2010-12-02 | 2012-06-21 | Fujitsu Ltd | Compound semiconductor device and method of manufacturing the same |
| JP2013229486A (en) | 2012-04-26 | 2013-11-07 | Mitsubishi Electric Corp | Heterojunction field-effect transistor, and method of manufacturing the same |
| JP2015179786A (en) | 2014-03-19 | 2015-10-08 | 株式会社東芝 | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2023033066A (en) | 2023-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20200335587A1 (en) | Semiconductor device | |
| JP2020113572A (en) | Semiconductor device | |
| US12237409B2 (en) | Semiconductor device | |
| JP6640762B2 (en) | Semiconductor device | |
| JP2024177562A (en) | Semiconductor Device | |
| JP7705811B2 (en) | Semiconductor Device | |
| US10937875B2 (en) | Semiconductor device | |
| JP7750810B2 (en) | Semiconductor Devices | |
| JP7524140B2 (en) | Semiconductor Device | |
| US12087823B2 (en) | Semiconductor device | |
| US12513934B2 (en) | Semiconductor device | |
| JP7500500B2 (en) | Semiconductor Device | |
| US11251293B2 (en) | Semiconductor device | |
| JP7258735B2 (en) | semiconductor equipment | |
| CN116779598A (en) | Semiconductor device | |
| US12550396B2 (en) | Semiconductor device | |
| JP7561704B2 (en) | Semiconductor Device | |
| JP7437346B2 (en) | Semiconductor device and its manufacturing method | |
| TWI880604B (en) | Semiconductor device and method of forming the same | |
| JP7674280B2 (en) | Semiconductor Device | |
| US20250056826A1 (en) | Semiconductor device | |
| US20250261421A1 (en) | Wafer and semiconductor device | |
| US11563115B2 (en) | Semiconductor device | |
| JP2023033068A (en) | Semiconductor device | |
| JP2025079981A (en) | Semiconductor Device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20230616 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240531 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240617 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20250228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20250303 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20250402 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20250602 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20250630 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7705811 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |