JP7706652B2 - 半導体試験装置および半導体試験装置の性能評価方法 - Google Patents

Description

本開示は、半導体試験装置および半導体試験装置の性能評価方法に関する。

従来から特開２００６－３３７２４７号公報などのように、半導体素子の試験を行う半導体試験装置について各種提案されている。

半導体素子は、たとえば、基板と、基板の下面に形成されたコレクタ電極と、基板の上面に形成されたエミッタ電極および制御電極とを含む。

一般的に、半導体試験装置は、半導体素子が配置されるステージと、ステージの上面に配置された複数のプローブとを含む。

ステージには、半導体素子のコレクタ電極に接触する電極が設けられている。ステージの上方に配置された複数のプローブは、半導体素子のエミッタ電極に接触する第１プローブと、制御電極に接触する第２プローブとを含む。

半導体素子の特性を試験する際には、半導体素子をステージに配置して、コレクタ電極に第１電極を接触させる。第１プローブをエミッタ電極に接触させ、第２プローブを制御電極に接触させる。

そして、制御電極に電圧を印加し、その後、コレクタ電極およびエミッタ電極間に電流を流して、半導体素子の試験を行う。

特開２００６－３３７２４７号公報

上記のような半導体試験装置においては、半導体試験装置の電極および各プローブの劣化など弊害を検知することができず、半導体試験装置の性能を判定することができない。その結果、半導体素子の試験を正確に実施することができないとの課題が生じる場合がある。

本開示は、上記のような課題に鑑みてなされたものであって、その目的は、半導体素子の試験をする半導体試験装置において、半導体試験装置の性能評価をすることができる半導体試験装置および半導体試験装置の性能評価方法を提供することである。

本開示の半導体試験装置は、半導体素子の電気的特性の試験が可能に形成されており、半導体素子を模した試験素子を用いて性能評価が可能な半導体試験装置であって、試験素子は、第１主表面および第２主表面を有する基板と、第１主表面に形成された正極と、第２主表面に形成された負極と、負極センス電極と、制御信号に応じて正極および負極の間の電気的な導通を制御する制御電極とを含み、半導体試験装置は、半導体素子を固定するステージと、ステージに設けられ、正極に接続されるステージ電極と、正極および負極の間の電圧を検知する電圧センサと、正極および負極の間に電流を供給する電源と、正極および負極センス電極の間の電流を検知する電流センサとを備える。この半導体試験装置は、電流センサの測定値に基づいて、半導体試験装置が健全であるか否かの性能評価をすることができる。

本開示の半導体試験装置の性能評価方法は、半導体素子の電気的特性の試験が可能であって、半導体素子を模した試験素子を用いて性能評価が可能な半導体試験装置の性能評価方法であって、試験素子は、第１主表面および第２主表面を有する基板と、第１主表面に形成された正極と、第２主表面に形成された負極と、負極センス電極と、制御信号に応じて正極および負極の間の電気的な導通を制御する制御電極とを含み、半導体試験装置は、第１主表面が配置され、正極に接続されるステージと、正極および負極の間の電圧を検知する電圧センサと、正極および負極の間に電流を供給する電源と、正極および負極センス電極の間の電流を検知する電流センサとを備える。半導体試験装置の性能評価方法は、制御電極に電圧を印加するステップと、正極および負極の間に電流を供給するステップと、電圧センサによって負極および正極の間の電位差を検知した状態において、電流センサが正極および負極センス電極の間の電流を取得するステップと、を備える。この半導体試験装置の性能評価方法は、電流センサの測定値に基づいて、半導体試験装置が健全であるか否かの性能評価をすることができる。

本開示の半導体試験装置および半導体試験装置の性能評価方法によれば、半導体素子の試験をする半導体試験装置において、半導体試験装置の性能評価をすることができる。

本実施の形態１に係る半導体試験装置１を示す断面図である。 半導体試験装置１の性能試験を判定するためのフロー図である。 半導体素子７０の特性試験を行う試験ステップを模式的に示す図である。 半導体試験装置１および試験素子６０Ａを示す断面図である。 主表面６８（はんだ面）側から見たときにおける試験素子６０Ａの平面図である。 主表面（部品面）６９側から見たときにおける試験素子６０Ａの平面図である。 半導体試験装置１および試験素子６０Ｂを示す断面図である。 実施の形態４に係る半導体試験装置１および試験素子６０Ｃを示す断面図である。

実施の形態１．
図１は、本実施の形態１に係る半導体試験装置１を示す断面図である。半導体試験装置１は、試験素子６０を用いて半導体試験装置１の性能評価を実施する。

試験素子６０は、ＩＧＢＴ（Insulated Gate Bipolor Transistor）やＭＯＳＦＥＡＴ（metal-oxide-semiconductor field-effect transistor）などの半導体素子を模擬して作成された素子である。

試験素子６０は、基板６１と、コレクタ電極（正極）６２と、電圧センス電極６３と、制御電極６４と、エミッタ電極（負極）６５と、電圧センス電極６６と、電流センス電極６７とを含む。

基板６１は主表面６８および主表面６９を含み、主表面６８および主表面６９は基板６１の厚さ方向に配列している。

コレクタ電極６２および電圧センス電極６３は、主表面６８に形成されている。制御電極６４と、エミッタ電極６５と、電圧センス電極６６と、電流センス電極６７とは、主表面６９に形成されている。

なお、図１に示す例においては、試験素子６０はＩＧＢＴを模した素子である。このため、コレクタ電極６２は、面形状に形成されている。

半導体試験装置１は、制御装置２と、駆動回路３と、ステージ１０と、プローブアッセンブリ２０と、電圧センサ３０と、定電流源４０と、電流センサ５０と、抵抗５５とを備える。

ステージ１０は、ステージ本体１１と、電極１２と、センス電極１３と、固定装置１４とを含む。

ステージ本体１１は平坦面状の載置面１５を含む。載置面１５には、電極１２とセンス電極１３とが設けられている。

固定装置１４は、載置面１５の上面に配置される試験素子や半導体素子を吸着して、試験素子や半導体素子を載置面１５の上面に固定する装置である。固定装置１４は、ステージ本体１１に形成された吸引管１６と、吸引管１６に接続された吸気装置とを含む。載置面１５には吸引管１６の吸引口１７が形成されており、吸気装置は図示されていない。

電極１２は、複数のプローブを含む。プローブアッセンブリ２０は、ステージ１０の上方に配置されており、プローブアッセンブリ２０は上下方向に移動できるように形成されている。

プローブアッセンブリ２０は、制御プローブ２４と、エミッタプローブ２５と、電圧センスプローブ２６と、電流センスプローブ２７とを含む。なお、この図１に示す例においては、エミッタプローブ２５が複数設けられている。

電圧センサ３０は、センス電極１３および電圧センスプローブ２６に接続されている。具体的には、電圧センサ３０の正極端子はセンス電極１３に接続されており、電圧センサ３０の負極端子は電圧センスプローブ２６に接続されている。

定電流源４０は正極線５６を通して電極１２に接続されており、定電流源４０は負極線５７を通して抵抗５５に接続されている。抵抗５５は定電流源４０および電流センサ５０に接続されている。電流センサ５０は、抵抗５５および電流センスプローブ２７に接続されている。抵抗５５は、たとえば、２００Ωである。

定電流源４０および抵抗５５の間の結点５９において、負極線５８が接続されており、負極線５８は、複数のエミッタプローブ２５の各々に接続されている。駆動回路３は制御プローブ２４に接続されている。

制御装置２は、駆動回路３とステージ１０とプローブアッセンブリ２０と定電流源４０との駆動を制御しており、制御装置２は電圧センサ３０および定電流源４０からの出力値を取得している。

ここで、正常な試験素子６０を用いて、半導体試験装置１を駆動させて場合について説明する。

制御装置２は、ステージ１０の固定装置１４を駆動して、所定位置に配置された試験素子６０を固定する。

試験素子６０が吸引固定されることで、電極１２はコレクタ電極６２に接続され、センス電極１３は、電圧センス電極６３に接続される。

電極１２は、複数のプローブを含むため、電極１２およびコレクタ電極６２の間の接触抵抗がばらつくことが抑制されている。

たとえば、電極１２が面形状に形成されている場合には、面形状の電極１２および面形状のコレクタ電極６２が接触することになる。この場合、基板６１の反り具合や電極１２およびコレクタ電極６２の間への異物の混入などにより、電極１２およびコレクタ電極６２の間の接触抵抗がバラツキ易い。その一方で、電極１２を複数のプローブで形成することで、上記のような接触抵抗のバラツキが生じることを抑制することができる。

制御装置２は、プローブアッセンブリ２０を下降させる。これにより、制御プローブ２４と制御電極６４とが接触し、エミッタ電極６５とエミッタプローブ２５とが接触する。同様に、電圧センス電極６６と電圧センスプローブ２６とが接触し、電流センスプローブ２７と電流センス電極６７とが接触する。

制御装置２は、駆動回路３を駆動して、制御プローブ２４を通して、制御電極６４に所定電圧を印加し、制御装置２は定電流源４０を駆動する。

これにより、コレクタ電極６２およびエミッタ電極６５と、コレクタ電極６２および電圧センス電極６６と、コレクタ電極６２および電流センス電極６７との間で電気的な導通経路が形成される。

同様に、電圧センス電極６３およびエミッタ電極６５と、電圧センス電極６３および電圧センス電極６６と、電圧センス電極６３および電流センス電極６７との間で電気的な導通経路が形成される。

電圧センサ３０は、センス電極１３と、電圧センスプローブ２６との間の電圧を検知している。電圧センサ３０内の内部抵抗は、数メガΩであり、電圧センスプローブ２６には殆ど流れず、測定誤差が小さく抑えられている。これにより、電圧センサ３０は、電圧センス電極６３および電圧センス電極６６の間の電位差を正確に測定することができる。

コレクタ電極６２およびエミッタ電極６５の間の飽和電圧をＶｃｅ（ｓａｔ）とすると、電圧センス電極６３および電圧センス電極６６の間の電位差は飽和電圧（Ｖｃｓ（ｓａｔ））であり、電圧センサ３０は飽和電圧Ｖｃｅ（ｓａｔ）を正確に測定することができる。

なお、上記の例においては、電圧センス電極６６はエミッタ電極６５と別体に形成されているが、エミッタ電極６５および電圧センス電極６６を一体的に形成するようにしてもよい。

定電流源４０からの電流は、電極１２とコレクタ電極６２とエミッタ電極６５とエミッタプローブ２５とを順次通る電流経路Ｒ１と、電極１２とコレクタ電極６２と電流センス電極６７と電流センスプローブ２７と電流センサ５０と抵抗５５とを順次通る電流経路Ｒ２とを流れる。

抵抗５５は、たとえば、２００Ωである。これにより、電流経路Ｒ２を流れる電流量は、電流経路Ｒ１を流れる電流量の１／１００００程度である。

コレクタ電極６２および電流センス電極６７の間の飽和電圧をＶｃｓ（ｓａｔ）とし、電流センサ５０の測定値を電流量Ｉｓとし、抵抗５５の抵抗値をＲ３とすると、下記式（１）が成立する。
Ｖｃｅ（ｓａｔ）＝Ｖｃｓ（ｓａｔ）＋Ｉｓ×Ｒ３・・・（１）
たとえば、２００（Ａ）の電流を通電した際の飽和電圧Ｖｃｅ（ｓａｔ）が１．５（Ｖ）、電流センス電極６７に数（ｍＡ）通電したときのＶｃｓ（ｓａｔ）が１（Ｖ）であったとする。抵抗３が２００Ωの場合には、上記式（１）は下記式（２）となる。
１.5（Ｖ）＝１（Ｖ）＋Ｉｓ×２００（Ω）・・・（２）
その結果、Ｉｓ=２．５（ｍＡ）である。

このように、試験素子６０においては、電流センス電極６７をエミッタ電極６５と別体に設けると共に、電流センス電極６７を通る電流経路Ｒ２に抵抗５５を設けることで、電流経路Ｒ２を通る電流量（Ｉｓ）は、電流経路Ｒ１を通る電流量の１／１００００程度となるように設定することができる。

図２は、半導体試験装置１の性能試験を判定するためのフロー図である。
準備ステップ（Ｓ１０）は、試験素子６０を載置面１５の所定位置に配置するステップと、制御装置２が固定装置１４を駆動するステップとを含む。

この準備ステップにおいて、試験素子６０のエミッタ電極６５と半導体試験装置１の電極１２とが良好に接触し、エミッタ電極６５とセンス電極１３とが良好に接触する。

プローブ接触ステップ（Ｓ２０）は、プローブアッセンブリ２０が下降して、半導体試験装置１の各プローブが試験素子６０の各電極に接触するステップである。

具体的には、制御プローブ２４と制御電極６４とが接触し、エミッタ電極６５とエミッタプローブ２５とが接触する。同様に、電圧センス電極６６と電圧センスプローブ２６とが接触し、電流センスプローブ２７と電流センス電極６７とが接触する。

通電ステップ（Ｓ３０）は、制御電極６４に所定電圧を印加するステップと、定電流源４０を駆動させて電流経路Ｒ１，Ｒ２に定電流を通電させるステップとを含む。なお、定電流源４０は、２００（Ａ）の定電流を供給する。

電流検知ステップ（Ｓ４０）は、電流センサ５０が電流量を測定するステップである。なお、電流センサ５０は、測定した電流量を制御装置２に送信する。

判定ステップ（Ｓ５０）は、電流センサ５０が測定した電流量が所定の要件（規格）を満たすかを判断する。ここで、所定の要件は、予め電流量（Ｉｓ）としての適正値を設定し、測定ばらつきを考慮した要件とすることができる。たとえば、複数の試験素子６０を用いて、複数回測定し、その測定結果に基づいて、適正値からの乖離量を算出する。そして、所定の要件として、たとえば、電流量（Ｉｓ）が適正値を基準として所定範囲内であることや、基準値からの乖離量が所定範囲内であることを採用することができる。

ここで、電流量（Ｉｓ）の適正値の算出方法について説明する。
まず、電流経路Ｒ１においてエミッタ電極６５およびエミッタプローブ２５の間の接触抵抗を接触抵抗Ｒ１１とし、電流経路Ｒ２において電流センス電極６７および電流センスプローブ２７の間の接触抵抗を接触抵抗Ｒ１２とし、抵抗５５の抵抗値を抵抗値Ｒ３とする。電流経路Ｒ１および電流経路Ｒ２の電位差は等しいため、下記式（３）が成立する。
（２００（Ａ）―Ｉｓ）×Ｒ１１＝Ｉｓ×（Ｒ３＋Ｒ１２）・・・（３）
接触抵抗Ｒ１１は、エミッタ電極６５およびエミッタプローブ２５の材質と、エミッタプローブ２５の先端のプローブ径と、エミッタプローブ２５の形状と、エミッタプローブ２５の先端の押し当て圧力などによって、算出することができる。

下記数１は、接触抵抗Ｒ１１を算出する式である。

なお、ρ（２５）は、エミッタプローブ２５の抵抗を示す。Ｅ（２５）は、エミッタプローブ２５の弾性係数を示す。Ｐ（２５）は、エミッタプローブ２５の先端の押し当て圧力を示す。Ｒ（２５）は、エミッタプローブ２５の先端の曲率半径を示す。

同様に、接触抵抗Ｒ１２は、電流センス電極６７および電流センスプローブ２７の材質と、電流センスプローブ２７のプローブ径、押し当て圧力などによって算出することができる。下記数２は、接触抵抗Ｒ１２を算出する式である。

なお、ρ（２７）は、電流センスプローブ２７の抵抗を示す。Ｅ（２７）は電流センスプローブ２７の弾性係数を示す。Ｐ（２７）は、電流センスプローブ２７の先端の押し当て圧力を示す。Ｒ（２７）は、電流センスプローブ２７の先端の曲率半径を示す。

そして、数１および数２において、エミッタプローブ２５および電流センスプローブ２７の各抵抗および弾性係数は予め測定することで取得することができる。そして、エミッタプローブ２５および電流センスプローブ２７の押し当て圧力は予め設定することができる。

このため、半導体試験装置１の性能評価を実施する前に、接触抵抗Ｒ１１および接触抵抗Ｒ１２を算出することができる。

そして、上記式（３）と、接触抵抗Ｒ１１，Ｒ１２とから電流量（Ｉｓ）の適正値を算出することができる。

制御装置２には、電流量（Ｉｓ）の適正値と、上記の所定の要件に関する情報とが格納されている。

判定ステップ（Ｓ５０）において、制御装置２は、電流検知ステップ（Ｓ４０）にて電流センサ５０から取得した電流量が、所定の要件を満たすか否かを判断する。

ここで、電流センサ５０が測定した電流量が所定の要件を満たさない場合としては、たとえば、試験素子６０の固定位置がずれている場合や、エミッタプローブ２５や電流センスプローブ２７の先端部が摩耗しているなどの場合、エミッタプローブ２５および電流センスプローブ２７の押し当て圧力が適正でない場合などが考えられる。

そこで、制御装置２は、判定ステップ（Ｓ５０）において、電流センサ５０が測定した電流量が所定の要件を満たさないと判断すると（Ｓ５０にてＮｏ）、制御装置２は、半導体試験装置１が不健全であると判断して、調整処理（Ｓ６０）を実施する。

調整処理としては、たとえば、作業者に半導体試験装置１が不健全である旨の通知をすることと、エミッタプローブ２５および電流センスプローブ２７の押し当て圧力の調整する処理などが含まれる。

その一方で、制御装置２は、電流センサ５０が測定した電流量が所定の要件を満すと判断すると（Ｓ５０にてＹｅｓ）、制御装置２は半導体試験装置１が健全であると判断する。

そして、制御装置２は、半導体素子７０の特性試験を実施する試験ステップ（Ｓ７０）へ移行する。

図３は、半導体素子７０の特性試験を行う試験ステップを模式的に示す図である。
試験素子６０は、半導体素子７０を模して作成されており、半導体素子７０は試験素子６０と同様に構成されている。

半導体素子７０は、基板７１と、コレクタ電極７２と、電圧センス電極７３と、制御電極７４と、エミッタ電極７５と、電圧センス電極７６と、電流センス電極７７とを含む。

基板７１は主表面７８および主表面７９を含み、主表面７８および主表面７９は基板７１の厚さ方向に配列している。

コレクタ電極７２および電圧センス電極７３は、主表面７８に形成されている。制御電極７４と、エミッタ電極７５と、電圧センス電極７６と、電流センス電極７７とは、主表面７９に形成されている。

そして、半導体試験装置１は、ステージ１０の載置面１５に半導体素子７０を吸着固定する。そして、半導体試験装置１は、制御プローブ２４と制御電極７４とが接触し、エミッタ電極７５とエミッタプローブ２５とを接触させる。同様に、電圧センス電極７６と電圧センスプローブ２６とを接触させ、電流センスプローブ２７と電流センス電極７７とを接触させる。そして、制御電極７４に所定電圧を印加などして、半導体素子７０の特性試験を実施する。

このように、本実施の形態１に係る半導体試験装置１によれば、半導体試験装置１の健全性を確認したうえで、半導体素子７０の特性試験を実施することができる。

実施の形態２．
図４は、半導体試験装置１および試験素子６０Ａを示す断面図である。

試験素子６０Ａは、試験素子６０の構成に加えて、抵抗８０および抵抗８１を含む。抵抗８０は、コレクタ電極６２と、エミッタ電極６５および電圧センス電極６６の間に形成されている。抵抗８１は、コレクタ電極６２と、電流センス電極６７との間に形成されている。

図５は、主表面６８（はんだ面）側から見たときにおける試験素子６０Ａの平面図であり、図６は、主表面（部品面）６９側から見たときにおける試験素子６０Ａの平面図である。

主表面６８には、コレクタ電極６２と、電圧センス電極６３と、導体パターン９１Ａとが形成されている。

主表面６９には、エミッタ電極６５と、導体パターン９１Ｂと、電流センス電極６７と、抵抗８０，８１が形成されている。

なお、図５および図６に示す例においては、電圧センス電極６３はコレクタ電極６２と一体化しており、制御電極６４は図示されていない。基板６１には、主表面６８から主表面６９に貫通するスルーホール９５Ａおよびスルーホール９５Ｂが形成されている。スルーホール９５Ａ内には、導電部材９６Ａが形成されており、スルーホール９５Ｂ内には、導電部材９６Ｂが形成されている。導電部材９６Ａ，９６Ｂは、ドリル穴をめっきすることで形成されている。なお、スルーホール９５Ａ，９５Ｂは、複数形成されており、導電部材９６Ａ，９６Ｂも複数形成されている。

主表面６８において、コレクタ電極６２は導電部材９６Ａに接続されている。主表面６９において、導電部材９６Ａに抵抗８０が接続されており、抵抗８０に導体パターン９１Ｂが接続されている。導体パターン９１Ｂは、エミッタ電極６５が接続されている。このため、コレクタ電極６２は、導電部材９６Ａと、抵抗８０と、導体パターン９１Ｂとを通して、エミッタ電極６５に接続されている。

主表面６８において、導体パターン９１Ａは、コレクタ電極６２および導電部材９６Ｂとを接続している。主表面６９において、導電部材９６Ｂは抵抗８１に接続されており、抵抗８１は、電流センス電極６７に接続されている。

このため、コレクタ電極６２は、導体パターン９１Ａと、導電部材９６Ｂと、抵抗８１とを通して、電流センス電極６７に接続されている。なお、導体パターン９１Ａ，９１Ｂは銅などで形成された配線パターンである。

図４において、抵抗８０は、コレクタ電極６２およびエミッタ電極６５の間の飽和電圧をＶｃｅ（ｓａｔ）を模擬している。抵抗８１は、コレクタ電極６２および電流センス電極６７の間の飽和電圧をＶｃｓ（ｓａｔ）を模擬している。

たとえば、半導体試験装置１を用いて、半導体素子に電流を２００（Ａ）流した時、Ｖｃｅ（ｓａｔ）が１．５（Ｖ）であった場合、抵抗８０は７．５（ｍΩ）が好ましい。また、半導体素子のＶｃｓ（ｓａｔ）が１（Ｖ）で、電流センス電極６７を流れる電流量が２（ｍＡ）である場合、抵抗８１は５００（Ω）が好ましい。

電流センスプローブ２７を流れる電流経路Ｒ１はセンス電流を想定しているため、上記のように抵抗８０および抵抗８１を設定することで、エミッタプローブ２５を流れる電流経路Ｒ２に比べて、電流経路Ｒ１の電流容量を小さくすることができる。例えば抵抗５５が２００（Ω）で、半導体試験装置１の定格電流が５００（Ａ）であった場合、抵抗５５の電力は１００（ｋＷ）である。半導体試験装置１は定常的に電流を流す装置ではないため、１００（ｋＷ）の抵抗である必要は必ずしもないが、大電力抵抗が必要である。しかし、電流センスプローブ２７を流れる電流経路がセンス電流のみであるとすれば、大電力抵抗を準備する必要がなく、コスト面でも、設計面でも有利である。

さらに、また、試験素子６０Ａにおけるセンス電流の測定値と、半導体素子７０のセンス電流を近い値とすることができる。これにより、上記の判定ステップ（Ｓ５０）の所定の要件（規格）を設定しやすく、所定の要件（規格）からの乖離が検出しやすい利点がある。

さらに、上記式（３）において、電流センスプローブ２７に流れる電流量（Ｉｓ）は、接触抵抗Ｒ１１と抵抗値Ｒ３の和、と接触抵抗Ｒ１２の比で電流センスプローブ２７に流れる電流が決まるため、接触抵抗Ｒ１２が大きくなると、想定している電流量（Ｉｓ）に比べて大きな電流が電流センスプローブ２７の電流経路に流れる可能性がある。

その一方で、試験素子６０Ａのように、抵抗８１を設けることで、電流センスプローブ２７に流れる電流量が過大なることを抑制することができる。

なお、試験素子６０Ａを用いて、半導体試験装置１の性能試験を判定するためのフローは、上記実施の形態１と同様である。

実施の形態３．
図７は、半導体試験装置１および試験素子６０Ｂを示す断面図である。

試験素子６０Ｂは、試験素子６０の構成に加えて、ダイオード８５およびダイオード８６を備える。

ダイオード８５は、コレクタ電極６２およびエミッタ電極６５の間に接続されており、ダイオード８６は、コレクタ電極６２および電流センス電極６７の間に接続されている。

ダイオード８５は、コレクタ電極６２およびエミッタ電極６５の間の飽和電圧Ｖｃｅ（ｓａｔ）を模擬している。

ダイオード８６は、コレクタ電極６２および電流センス電極６７の間の飽和電圧Ｖｃｓ（ｓａｔ）を模擬している。

例えば、半導体試験装置１をもちいて試験する半導体素子に電流を２００（Ａ）流した時、Ｖｃｅ（ｓａｔ）が１．５（Ｖ）であった場合、ダイオード８５の順方向電圧（Ｖｆ）は１．５（Ｖ）が好ましい。また、半導体素子のＶｃｓ（ｓａｔ）が１（Ｖ）で、電流センスプローブ２７に流れる電流量（Ｉｓ）が２（ｍＡ）である場合、ダイオード８６の順方向電圧（Ｖｆ）は１．５（Ｖ）が好ましい。これにより、電流センスプローブ２７を流れる電流経路はセンス電流を想定しているため、エミッタプローブ２５を流れる電流経路に比べて、電流容量が小さく設計することができる。

試験する半導体素子７０の品種ごとにコレクタ電流とセンス電流の比を模擬した基板４１を製作することで、より細かく半導体試験装置１の健全性を確認することができる。

ダイオード８５およびダイオード８６は、順方向電圧Ｖｆが低く、順方向電圧Ｖｆの種類が多いショットキーバリアダイオードなどを用いることで、より正確に半導体素子７０のコレクタ電流とセンス電流の比を模擬することができる。

これにより、電流が変化した場合の順方向電圧Ｖｆの変動が抵抗の電圧変動に比べて小さいため、より半導体試験装置１の健全性を確認しやすくなる。

なお、試験素子６０Ｂを用いて、半導体試験装置１の性能試験を判定するためのフローは、上記実施の形態１と同様である。
実施の形態４．
図８は、実施の形態４に係る半導体試験装置１および試験素子６０Ｃを示す断面図である。試験素子６０Ｃの構成は、実施の形態１の試験素子６０に近似した構成である。試験素子６０Ｃは、主表面６８Ｃと、コレクタ電極６２Ｃと、電圧センス電極６３Ｃとを含み、当該構成以外の構成は試験素子６０の構成と実質的に同じである。

主表面６８Ｃは凹凸形状に形成されている。コレクタ電極６２Ｃおよび電圧センス電極６３Ｃは、主表面６８Ｃに形成されている。コレクタ電極６２Ｃおよび電圧センス電極６３Ｃは、ニッケルなどの下地層と、下地層の表面に形成された金メッキ層とを含む。金メッキ層の膜厚は、たとえば、数μｍである。コレクタ電極６２Ｃおよび電圧センス電極６３Ｃも、主表面６８Ｃと同様に凹凸形状に形成されている。主表面６８Ｃ、コレクタ電極６２Ｃおよび電圧センス電極６３Ｃは、たとえば、クラウン状に加工されている。

一般的に、半導体の試験は、クリーンルーム内で実施される。そのため、ステージ１０上に乗る異物サイズは数１００μｍ程度である。上記のような異物が主表面６８Ｃおよび載置面１５の間に挟み込まれた場合に、主表面６８Ｃ、コレクタ電極６２Ｃおよび電圧センス電極６３Ｃの凹内に入り込むように、主表面６８Ｃ、コレクタ電極６２Ｃおよび電圧センス電極６３Ｃの表面粗さが設定されている。主表面６８Ｃ、コレクタ電極６２Ｃおよび電圧センス電極６３Ｃの算術平均粗さＲａは、たとえば、５００μｍ以上１０００μｍ以下である。

主表面６８Ｃ、コレクタ電極６２Ｃおよび電圧センス電極６３Ｃに凹凸形状を形成する際には、まず、凹凸形状が形成されていない主表面に、コレクタ電極６２Ｃの下地層と、電圧センス電極６３Ｃの下地層を形成する。

コレクタ電極６２Ｃおよび電圧センス電極６３Ｃの下地層を形成した後に、主表面と各下地層に、たとえば、サンドブラスト加工を施す。これにより、凹凸形状が形成された主表面６８Ｃが形成されると共に、各下地層に凹凸形状が形成される。その後、各下地層に金メッキ層を形成することで、凹凸形状が形成されたコレクタ電極６２Ｃおよび電圧センス電極６３Ｃを形成することができる。

なお、コレクタ電極６２Ｃおよび電圧センス電極６３Ｃを形成した後に、サンドブラスト処理を施したとする。この場合、コレクタ電極６２Ｃおよび電圧センス電極６３Ｃの金メッキ層の膜厚は数μｍ程度であるため、サンドブラスト処理によって、金メッキ層が剥離して、下地層が露出するおそれがある。その一方で、上記の方法によれば、各コレクタ電極６２Ｃおよび電圧センス電極６３Ｃの下地層が露出することを抑制することができる。

上記のように構成された試験素子６０Ｃを用いて、半導体試験装置１の性能試験を行う際には、試験素子６０Ｃが半導体試験装置１の載置面１５に配置される。そして、コレクタ電極６２Ｃおよびステージ電極１２が接触し、センス電極１３および電圧センス電極６３Ｃが接触する。

この際、クリーンルーム内の異物が載置面１５および試験素子６０Ｃの間に挟み込まれる場合がある。本実施の形態４の試験素子６０Ｃにおいては、主表面６８Ｃ、コレクタ電極６２Ｃおよび電圧センス電極６３Ｃの表面は凹凸形状に形成されているため、異物が当該凹部内に入り込みやすい。

その結果、異物が載置面１５および試験素子６０Ｃの間に挟みこまれた状態におけるステージ電極１２およびコレクタ電極６２Ｃの間の接触抵抗と、異物が載置面１５および試験素子６０Ｃの間に挟みこまれていない状態におけるステージ電極１２およびコレクタ電極６２Ｃの間の接触抵抗に差が生じることを抑制することができる。同様に、センス電極１３および電圧センス電極６３Ｃの間の接触抵抗に差が生じることを抑制することができる。

異物の有無にかかわらず、ステージ電極１２およびコレクタ電極６２Ｃの接触抵抗の変動を抑制することができるため、電流経路Ｒ１を流れる電流量および電流経路Ｒ２を流れる電流量の比が変動することを抑制することができる。

このように、試験素子６０Ｃを用いて、半導体試験装置１の性能試験を実施することで、半導体試験装置１の性能を良好に検査することができる。なお、試験素子６０Ｃを用いて、半導体試験装置１の性能試験を判定するためのフローは、上記実施の形態１と同様である。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本開示により示される技術的範囲は、上記した実施の形態ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１ 半導体試験装置、２ 制御装置、３ 駆動回路、１０ ステージ、１１ ステージ本体、１２ 電極１、１３ センス電極、１４ 固定装置、１６ 吸引管、１７ 吸引口、２０ プローブアッセンブリ、２２ プローブ、２４ 制御プローブ、２５ エミッタプローブ、２６ 電圧センスプローブ、２７ 電流センスプローブ、３０ 電圧センサ、４０ 定電流源、５０ 電流センサ。

Claims (6)

1. 半導体素子の電気的特性の試験が可能に形成されており、前記半導体素子を模した試験素子を用いてプローブと試験素子の接触の評価が可能な半導体試験装置であって、
   前記試験素子は、
   第１主表面および第２主表面を有する基板と、
   前記第１主表面に形成された正極と、
   前記第２主表面に形成された負極と、負極センス電極と、制御信号に応じて前記正極および前記負極の間の電気的な導通を制御する制御電極と、
   を含み、
   前記半導体試験装置は、
   前記試験素子を固定するステージと、
   前記ステージに設けられ、前記正極に接続されるステージ電極と、
   前記ステージに向けて昇降するように設けられたプローブユニットと、
   前記正極および前記負極の間の電圧を検知する電圧センサと、
   前記正極および前記負極の間に電流を供給する電源と、
   前記正極および前記負極センス電極の間の電流を検知する電流センサと、
   制御装置と、
   評価結果を出力する出力部と、
   を備え、
   前記プローブユニットは、前記ステージに固定された前記試験素子の前記負極に接触する第１プローブと、前記ステージに固定された前記試験素子の前記負極センス電極に接触する第２プローブと、を含み、
   前記制御装置は、
   前記第１プローブの先端形状と、前記第２プローブの先端形状と、前記第１プローブおよび前記負極の間において予定されている第１予定押し当て圧力と、前記第２プローブおよび前記負極センス電極において予定されている第２予定押し当て圧力とに基づいて算出された適正電流値を記憶しており、
   前記制御装置は、
   前記ステージに前記試験素子を固定することで、前記正極に前記ステージ電極を接触させ、
   前記ステージに前記試験素子を固定した状態で、前記プローブユニットを前記試験素子に近づけることで、前記第１プローブおよび前記負極の間の押し当て圧力が前記第１予定押し当て圧力となるように、前記第１プローブを前記負極に接触させ、
   前記ステージに前記試験素子を固定した状態で、前記プローブユニットを前記試験素子に近づけることで、前記第２プローブおよび前記負極センス電極の間の押し当て圧力が前記第２予定押し当て圧力となるように、前記第２プローブを前記負極センス電極に接触させ、
   前記ステージ電極と前記正極とが接触し、前記第１プローブと前記負極とが接触し、前記第２プローブと前記負極センス電極とが接触した状態で、前記正極および前記負極の間に電流を供給し、
   前記電流センサからの出力値と前記適正電流値とに基づいて、前記出力値が異常であると判断すると、前記第１プローブと前記負極との接触または前記第２プローブと前記負極センス電極との接触に異常があることを、前記制御装置は前記出力部に異常を出力させる、半導体試験装置。
2. 駆動回路と、
   前記正極および前記負極の間の電圧を検知する電圧センサと、
   前記駆動回路に接続されると共に、前記制御電極に接触する第３プローブとをさらに備え、
   前記駆動回路は、前記第３プローブを通して前記制御電極に電圧を印加する、請求項１に記載の半導体試験装置。
3. 半導体素子の電気的特性の試験が可能であって、前記半導体素子を模した試験素子を用いてプローブと前記試験素子の接触の評価が可能な半導体試験装置の性能評価方法であって、
   前記試験素子は、
   第１主表面および第２主表面を有する基板と、
   前記第１主表面に形成された正極と、
   前記第２主表面に形成された負極と、負極センス電極と、制御信号に応じて前記正極および前記負極の間の電気的な導通を制御する制御電極と、
   を含み、
   前記半導体試験装置は、
   前記第１主表面が配置され、前記試験素子を固定するステージと、
   前記ステージに設けられ、前記正極に接続されるステージ電極と、
   前記ステージに向けて昇降するように設けられたプローブユニットと、
   前記正極および前記負極の間の電圧を検知する電圧センサと、
   前記正極および前記負極の間に電流を供給する電源と、
   前記正極および前記負極センス電極の間の電流を検知する電流センサと、
   制御装置と、
   評価結果を出力する出力部と、
   を備え、
   前記プローブユニットは、前記ステージに固定された前記試験素子の前記負極に接触する第１プローブと、前記ステージに固定された前記試験素子の前記負極センス電極に接触する第２プローブと、を含み、
   前記半導体試験装置の性能評価方法は、
   前記第１プローブの先端形状と、前記第２プローブの先端形状と、前記第１プローブおよび前記負極の間において予定されている第１予定押し当て圧力と、前記第２プローブおよび前記負極センス電極において予定されている第２予定押し当て圧力とに基づいて算出された適正電流値を記憶するステップと、
   前記ステージに前記試験素子を固定することで、前記正極に前記ステージ電極を接触させるステップと、
   前記ステージに前記試験素子を固定した状態で、前記プローブユニットを前記試験素子に近づけることで、前記第１プローブおよび前記負極の間の押し当て圧力が前記第１予定押し当て圧力となるように、前記第１プローブを前記負極に接触させるステップと、
   前記ステージに前記試験素子を固定した状態で、前記プローブユニットを前記試験素子に近づけることで、前記第２プローブおよび前記負極センス電極の間の押し当て圧力が前記第２予定押し当て圧力となるように、前記第２プローブを前記負極センス電極に接触させるステップと、
   前記ステージ電極と前記正極とが接触し、前記第１プローブと前記負極とが接触し、前記第２プローブと前記負極センス電極とが接触した状態で、前記正極および前記負極の間に電流を供給するステップと、
   前記電流センサからの出力値と前記適正電流値とに基づいて、前記出力値が異常であると判断すると、前記第１プローブと前記負極との接触または前記第２プローブと前記負極センス電極との接触に異常があることを、前記制御装置は、前記出力部に異常を出力させる、ステップと
   を備えた、半導体試験装置の性能評価方法。
4. 前記試験素子は、前記正極と前記負極センス電極との間に設けられた第１抵抗と、前記正極と前記負極との間に設けられた第２抵抗とを含む、請求項３に記載の半導体試験装置の性能評価方法。
5. 前記試験素子は、前記正極と前記負極センス電極との間に設けられた第１ダイオードと、前記正極と前記負極との間に設けられた第２ダイオードとをさらに備えた、請求項３に記載の半導体試験装置の性能評価方法。
6. 前記第１主表面と、前記正極の表面とは凹凸形状に形成された、請求項３に記載の半導体試験装置の性能評価方法。

Images