JP7711237B2 - 演算回路のシリアル化のためのコンピュータにより実装されるシステム及び方法 - Google Patents
演算回路のシリアル化のためのコンピュータにより実装されるシステム及び方法Info
- Publication number
- JP7711237B2 JP7711237B2 JP2024006284A JP2024006284A JP7711237B2 JP 7711237 B2 JP7711237 B2 JP 7711237B2 JP 2024006284 A JP2024006284 A JP 2024006284A JP 2024006284 A JP2024006284 A JP 2024006284A JP 7711237 B2 JP7711237 B2 JP 7711237B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- wire
- identifiers
- arithmetic
- code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/50—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols using hash chains, e.g. blockchains or hash trees
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/3001—Arithmetic instructions
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3824—Operand accessing
- G06F9/3826—Bypassing or forwarding of data results, e.g. locally between pipeline stages or within a pipeline stage
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/40—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/70—Type of the data to be coded, other than image and sound
- H03M7/707—Structured documents, e.g. XML
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
- H04L9/0643—Hash functions, e.g. MD5, SHA, HMAC or f9 MAC
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
- H04L9/3218—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using proof of knowledge, e.g. Fiat-Shamir, GQ, Schnorr, ornon-interactive zero-knowledge proofs
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
- H04L2209/30—Compression, e.g. Merkle-Damgard construction
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- General Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Optimization (AREA)
- Power Engineering (AREA)
- Mathematical Analysis (AREA)
- Computational Mathematics (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Logic Circuits (AREA)
- Computer And Data Communications (AREA)
- Retry When Errors Occur (AREA)
Description
演算回路に関連するデータフィールドのセットのデータフィールドの第1サブセットを除去するステップであって、前記データフィールドの前記第1サブセットは、前記データフィールドの前記セットの前記データフィールドの第2サブセットから取得可能であり、前記第1サブセット及び前記第2サブセットは独立セットである、ステップと、
前記第2サブセットにエントロピー符号化方式を適用して圧縮演算回路を生成するステップと、
により前記演算回路のデータフットプリントを削減するステップを含む方法が提供され得る。前記結果として生じる圧縮演算回路は、揮発性メモリ(例えば、RAM)、データ記憶システム(例えば、ハードディスクドライブ)、等にデータとして格納されてよい。
前記第2サブセットからシンボルセットを決定するステップと、
前記シンボルセットの各シンボルに、対応するコードを割り当てるステップと、
を含んでよい。多くの場合に、前記シンボルセットのシンボルは、前記シンボルの対応するコードよりサイズが大きいが(例えば、ビット幅表現)、そのような必要はない。例えば、ハフマン符号では、低い頻度で生じるシンボルは、より大きなサイズの対応するコードを有してよい。
望ましくは、コードの長さは、前記コードに対応する前記シンボルの頻度に反比例する。エントロピー符号化方式により生成されるコードは、可変長を有してよく(例えば、幾つかのコードは他のコードより大きいサイズである)、短いコードほど、高い頻度で生じるシンボルに割り当てられてよい。
前記シリアル化回路は、前記第2サブセットに前記エントロピー符号化方式を適用することに少なくとも部分的に基づく結果と、ヘッダデータ構造と、を含む。前記ヘッダデータ構造は、バージョン番号と、合計ワイヤ数と、を含んでよい。
・完全性(Completeness)。つまり、プロトコルが正しく遵守されれば、誠実な検証者は出力の有効性を確信する。
・健常性(Soundness)。つまり、不正な証明者が出力の信憑性について誠実な検証者を説得することはできない。
・ゼロ知識(Zero-knowledge)。つまり、不正な証明者は、出力の有効性以外に何も分からない。
・参加者間の通信が必要ないので、中間者攻撃(Man-in-the-middle attack)が防止される。
・ブロックチェーン技術の使用により、悪意あるノードがデータを改ざんすることを困難にする。
・信頼できるハードウェア装置のような信頼できる第三者が回避される。
・コントラクトの検証が、コードの再実行を意味しない。計算は、ネットワーク内の全てのノードにより複製されない。代わりに、正直な実行の証明が、公のブロックチェーンに格納され、検証目的でのみ使用される。
システムは、演算回路のデータフィールドを除去する簡略化ルールを使用してよい404。簡略化ルールは、演算回路のデータフィールドの第2サブセットとして参照されてよい残りのデータフィールドから導出可能な、演算回路のデータフィールドの第1サブセットを除去するために使用されてよい。第1サブセット及び第2サブセットは、演算回路のデータフィールドの特性に基づき共通の要素を有しない独立セットであってよい。演算回路の各データフィールドは、計算されるフィールド又は格納されるフィールドに分類できる。計算されるフィールドは第1サブセットに割り当てられ、格納されるフィールドは第2サブセットに割り当てられる。データフィールドが計算されるフィールド及び格納されるフィールドの両方に同時に特徴付けられない場合があり得る。計算されるフィールドは、一実施形態では、1つ以上の格納されたフィールドから導出できないデータフィールドを表す。一般的に、この概念は、説明のための例を用いて説明され得る。開始時間、終了時間、及び時間間隔期間を格納するそれぞれのデータフィールドが存在する場合、終了時間は計算されるフィールドとして識別でき、開始時間と期間は格納されるフィールドである。何故なら、終了時間は、1つ以上の格納されるフィールドから決定できるからである(例えば、EndTime=StartTime+Duration)。勿論、本例では、期間を計算されるフィールドとして表し、開始時間及び終了時間を格納されるフィールドとして表すこともできる(例えば、Duration=EndTime‐StartTime)。上述のように、フィールドのうちのどれも、プログラム上(例えば、アルゴリズムの実行により選択される)又はユーザにより選択される得る表現に基づき一方又は他方になるのではなく、計算されるフィールド及び格納されるフィールドの両方に同時になる。
VERSION 1
N 6
IN 0 1 2
ADD 0 1 3
MUL 1 2 4
MUL 3 4 5
OUT 4 5
VERSION 1
N 6
2
ADD 0 1 3
MUL 1 2 4
MUL 3 4 5
OUT 4 5
VERSION 1
N 6
ADD 0 1
MUL 1 2
MUL 3 4
4 5
VERSION 1
N 6
2
ADD 1
MUL 1 2
MUL 3 4
4 5
VERSION 1
N 6
2
ADD 1
MUL 1 2
MUL 3 4
4
ビット0及び1:命令セット(Instruction set)。命令セットは、回路について定義される命令の種類を定義する。加算及び乗算は常に定義されるが、加算演算子は、回路機能に従い定義されてよい。例えば、ワイヤ圧縮、ワイヤ拡張、0に等しい、及び0と比較する演算子。従って、以下の構成が導入され得る:
00:M=2の種類の演算子を有する命令セット。
01:M=4の種類の演算子を有する命令セット。
10:M=8の種類の演算子を有する命令セット。
11:M=16の種類の演算子を有する命令セット。
000:2ビット入力、2ビット出力
001:2ビット入力、4ビット出力
010:2ビット入力、8ビット出力
011:4ビット入力、2ビット出力
100:4ビット入力、4ビット出力
101:4ビット入力、8ビット出力
110:8ビット入力、4ビット出力
111:8ビット入力、8ビット出力
00:8ビットで符号化されたワイヤ識別子及びN
01:16ビットで符号化されたワイヤ識別子及びN
10:32ビットで符号化されたワイヤ識別子及びN
11:64ビットで符号化されたワイヤ識別子及びN
0:32ビットアーキテクチャ
1:64ビットアーキテクチャ
b=(a1<<4)+a2
1.位置jnある第1ビットを有するシンボルajを検出する。
2.辞書からの情報を用いてシンボルサイズs(aj)を計算する。
3.シンボルaiの入力ワイヤ数n(aj)を計算する。
4.コードを有する算術演算及びワイヤ識別子(i,i+1,...,i+n(ai)-1)を格納する。
5.次のシンボルへのポインタをj+s(aj)へ移動する。
6.次のワイヤへのカウンタをi+n(aj)へ移動する。
コンピューティング装置700は、ポータブルコンピュータ装置、タブレットコンピュータ、ワークステーション、又は後述する任意の他の装置を含む種々のタイプのうちの任意のものであってよい。さらに、コンピューティング装置700は、幾つかの実施形態では、1つ以上のポート(例えば、USB、ヘッドフォンジャック、光コネクタ、等)を通じてコンピューティング装置700に接続可能な別の装置を含み得る。実施形態では、このような装置は、光ファイバコネクタを受けるよう構成されるポートを含む。したがって、幾つかの実施形態では、この装置は、光信号を、処理のために装置を接続するポートを通じてコンピューティング装置700に送信される電気信号に変換するよう構成される。コンピュータ及びネットワークの絶えず変化する特性により、図7に示したコンピューティング装置700の説明は、装置の好適な実施形態を説明する目的の特定の例としてのみ意図される。図7に示したシステムより多くの又は少ないコンポーネントを有する多くの他の構成が可能である。
104 シリアル化回路
Claims (16)
- 命令から圧縮演算回路を再構成する、コンピュータにより実施される方法であって、前記圧縮演算回路及び前記命令は、シリアル化ビットストリームの中で提供され、前記圧縮演算回路は、以下:
簡略化ルールを適用することにより、複数のデータフィールドを有する演算回路からシリアル化回路を生成し、前記簡略化ルールは、前記データフィールドの第1サブセットを除去することを含み、
エントロピー符号化方式により前記シリアル化回路を符号化する、
ことにより圧縮されており、
前記圧縮演算回路を再構成する前記方法は、
前記命令に従い前記圧縮演算回路を伸長して、前記シリアル化回路を決定するステップと、
前記命令に従い前記シリアル化回路をシリアル化解除して、前記演算回路を決定するステップと、
を含む方法。 - 前記演算回路は、プログラムを生成するために、シンボルのセットにより表される情報を含み、前記プログラムの実行はブロックチェーンネットワークの1つ以上のノードに委任される、請求項1に記載の方法。
- 前記演算回路は、ワイヤ識別子の合計数、前記演算回路の入力及び出力のワイヤ識別子、ゲート、並びに前記ゲートの入力及び出力のワイヤ識別子、を含む情報を含む、請求項1又は2に記載の方法。
- 前記データフィールドの第1サブセットは、前記の伸長された演算回路からのワイヤ識別子の第1サブセットを含み、前記ワイヤ識別子の第1サブセットは、以下:
残りのワイヤ識別子、
ワイヤ識別子の前記合計数、
のうちの1つから導出可能である、請求項3に記載の方法。 - 前記圧縮演算回路は、回路の表現を符号化する本体と、バージョン番号、ワイヤ識別子の前記合計数、ビット幅nbit、コードブック、又はそれらの任意の組み合わせ、のうちの1つ以上を含むヘッダと、を含む、請求項3又は4に記載の方法。
- 前記命令は、コードを前記シンボルのセットにマッピングするための前記コードブックを含む、請求項2に従属する請求項5に記載の方法。
- 前記コードブックは、前記バージョン番号をクエリすることに基づき、複数のコードブックから選択される、請求項6に記載の方法。
- 前記エントロピー符号化方式のエントロピーコーダは、ワイヤ識別子が必要な数の入力に依存して各算術演算に順次割り当てられるように、シンボルコードが開始する場所及び終了する場所をデコーダが検出できるように、コードを構築する、請求項2~7のいずれかに記載の方法。
- 次のワイヤがシーケンスの中のi番目のワイヤであり、次の演算子がストリームの中のビットjで開始する場合、前記方法は、
位置jで第1ビットを有するシンボルajを検出するステップと、
辞書からの情報を用いてシンボルサイズs(aj)を計算するステップと、
シンボルaiの入力ワイヤ数n(aj)を計算するステップと、
コードaiを有する算術演算及びワイヤ識別子(i,i+1,...,i+n(ai)-1)を格納するステップと、
次のシンボルへのポインタをj+s(aj)へ移動するステップと、
次のワイヤへのカウンタをi+n(aj)へ移動するステップと、
N本のワイヤが読み出されたとき、処理を終了するステップと、
を含む請求項8に記載の方法。 - 前記演算回路はテキストファイルであり、前記テキストファイルは、
バージョン情報と、
ワイヤ識別子の前記合計数と、
前記演算回路への前記入力のワイヤ識別子を示す番号と、
少なくとも1つのゲートの順序付きリストであって、各ゲートが、演算子と、少なくとも1つの入力のワイヤ識別子と、1つの出力のワイヤ識別子と、を含む、順序付きリストと、
前記演算回路からの前記出力のワイヤ識別子を示す番号と、
を含む、請求項3に記載の方法。 - 前記ワイヤ識別子の第1サブセットは、前記演算回路への全部の入力のワイヤ識別子を含み、前記簡略化ルールは、前記演算回路への入力の合計数を挿入することを更に含む、請求項10に記載の方法。
- 前記ワイヤ識別子の第1サブセットは、前記ゲートの出力のワイヤ識別子を含む、請求項10又は11に記載の方法。
- 前記ワイヤ識別子の第1サブセットは、前記順序付きリストの中の第1ゲートの第1入力を含む、請求項11~12のいずれか一項に記載の方法。
- 前記ワイヤ識別子の第1サブセットは、最も高い番号を有する演算回路からの出力のワイヤ識別子を含む、請求項11~13のいずれか一項に記載の方法。
- システムであって、
プロセッサと、
前記プロセッサによる実行の結果として、前記システムに請求項1~14のいずれか一項に記載のコンピュータにより実施される方法を実行させる実行可能命令を含むメモリと、
を含むシステム。 - 実行可能命令を記憶した非一時的コンピュータ可読記憶媒体であって、前記実行可能命令は、コンピュータシステムのプロセッサにより実行された結果として、前記コンピュータシステムに、請求項1~14のいずれか一項に記載のコンピュータにより実施される方法を少なくとも実行させる、非一時的コンピュータ可読記憶媒体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2025115533A JP2025169944A (ja) | 2018-03-27 | 2025-07-09 | 演算回路のシリアル化のためのコンピュータにより実装されるシステム及び方法 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB1804948.6 | 2018-03-27 | ||
| GBGB1804948.6A GB201804948D0 (en) | 2018-03-27 | 2018-03-27 | Computer implemented system and method |
| JP2020550779A JP7424991B2 (ja) | 2018-03-27 | 2019-03-15 | 演算回路のシリアル化のためのコンピュータにより実装されるシステム及び方法 |
| PCT/IB2019/052113 WO2019186317A2 (en) | 2018-03-27 | 2019-03-15 | Computer-implemented systems and methods for serialisation of arithmetic circuits |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020550779A Division JP7424991B2 (ja) | 2018-03-27 | 2019-03-15 | 演算回路のシリアル化のためのコンピュータにより実装されるシステム及び方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2025115533A Division JP2025169944A (ja) | 2018-03-27 | 2025-07-09 | 演算回路のシリアル化のためのコンピュータにより実装されるシステム及び方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2024041977A JP2024041977A (ja) | 2024-03-27 |
| JP7711237B2 true JP7711237B2 (ja) | 2025-07-22 |
Family
ID=62068123
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020550779A Active JP7424991B2 (ja) | 2018-03-27 | 2019-03-15 | 演算回路のシリアル化のためのコンピュータにより実装されるシステム及び方法 |
| JP2024006284A Active JP7711237B2 (ja) | 2018-03-27 | 2024-01-18 | 演算回路のシリアル化のためのコンピュータにより実装されるシステム及び方法 |
| JP2025115533A Pending JP2025169944A (ja) | 2018-03-27 | 2025-07-09 | 演算回路のシリアル化のためのコンピュータにより実装されるシステム及び方法 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020550779A Active JP7424991B2 (ja) | 2018-03-27 | 2019-03-15 | 演算回路のシリアル化のためのコンピュータにより実装されるシステム及び方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2025115533A Pending JP2025169944A (ja) | 2018-03-27 | 2025-07-09 | 演算回路のシリアル化のためのコンピュータにより実装されるシステム及び方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (3) | US11416249B2 (ja) |
| EP (3) | EP4224716B1 (ja) |
| JP (3) | JP7424991B2 (ja) |
| CN (2) | CN120281454A (ja) |
| GB (1) | GB201804948D0 (ja) |
| WO (1) | WO2019186317A2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20210200955A1 (en) * | 2019-12-31 | 2021-07-01 | Paypal, Inc. | Sentiment analysis for fraud detection |
| CN111416808B (zh) * | 2020-03-13 | 2021-04-13 | 财付通支付科技有限公司 | 跨区块链的数据互存方法、装置、设备及存储介质 |
| JP7534620B2 (ja) * | 2020-09-28 | 2024-08-15 | 富士通株式会社 | 通信プログラム、通信装置、及び通信方法 |
| CN114676464A (zh) * | 2022-02-11 | 2022-06-28 | 蚂蚁区块链科技(上海)有限公司 | 数据验证的方法及装置 |
| US12002348B2 (en) * | 2022-08-07 | 2024-06-04 | Andrew Magdy Kamal | Computing method |
| US12250293B2 (en) * | 2022-09-28 | 2025-03-11 | International Business Machines Corporation | Execution of homomorphically encrypted code using dynamically selected blocks |
| US20250384235A1 (en) * | 2024-06-14 | 2025-12-18 | AtomBeam Technologies Inc. | System and Method for Dynamic Multi-Level Security in High-Capacity Optical Codes |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017187777A (ja) | 2016-04-06 | 2017-10-12 | アバイア インコーポレーテッド | 安全なインタラクションのための、スマートフォンにおける不正の防止された許可及び認証 |
| WO2018020389A2 (en) | 2016-07-29 | 2018-02-01 | Chain Holdings Limited | Blockchain implemented method and system |
| WO2018026727A1 (en) | 2016-08-01 | 2018-02-08 | Cryptowerk Corp. | Computer-implemented method and system of tamper-evident recording of a plurality of service data items |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06348490A (ja) * | 1993-06-08 | 1994-12-22 | Hitachi Ltd | 演算処理方法、及びマイクロコンピュータ |
| JP3313859B2 (ja) * | 1993-12-14 | 2002-08-12 | 松下電器産業株式会社 | 冗長式除去装置 |
| US6377706B1 (en) | 1998-05-12 | 2002-04-23 | Xerox Corporation | Compression framework incorporating decoding commands |
| US6377930B1 (en) * | 1998-12-14 | 2002-04-23 | Microsoft Corporation | Variable to variable length entropy encoding |
| JP4453398B2 (ja) * | 2004-03-01 | 2010-04-21 | ソニー株式会社 | 符号化装置、プログラム、および符号化処理方法 |
| US7441185B2 (en) * | 2005-01-25 | 2008-10-21 | Microsoft Corporation | Method and system for binary serialization of documents |
| GB0524983D0 (en) * | 2005-12-07 | 2006-01-18 | Imagination Tech Ltd | Recompression and decompression of a data stream for rate smoothing |
| US8014416B2 (en) * | 2006-02-14 | 2011-09-06 | Sibeam, Inc. | HD physical layer of a wireless communication device |
| US7689954B2 (en) * | 2006-05-25 | 2010-03-30 | Wisconsin Alumni Research Foundation | Efficient statistical timing analysis of circuits |
| US7937678B2 (en) * | 2008-06-11 | 2011-05-03 | Infineon Technologies Ag | System and method for integrated circuit planar netlist interpretation |
| US8302041B1 (en) * | 2008-06-25 | 2012-10-30 | Xilinx, Inc. | Implementation flow for electronic circuit designs using choice networks |
| TWI378654B (en) * | 2009-02-04 | 2012-12-01 | Novatek Microelectronics Corp | Adaptive canonical huffman decoder and method thereof and video decoder |
| EP2270647A1 (en) | 2009-06-29 | 2011-01-05 | Panasonic Corporation | Multi-bit carry chain |
| US8378861B2 (en) * | 2010-11-29 | 2013-02-19 | Arm Limited | Storage of probability values for contexts used in arithmetic coding |
| JP2014057203A (ja) * | 2012-09-12 | 2014-03-27 | Samsung Electronics Co Ltd | ガロア体演算回路、及びメモリ装置 |
| US9543980B2 (en) * | 2014-10-10 | 2017-01-10 | Massachusettes Institute Of Technology | Systems and methods for model-free compression and model-based decompression |
| US10911235B2 (en) * | 2015-03-31 | 2021-02-02 | Nec Corporation | Method for verifying information |
| US9881176B2 (en) * | 2015-06-02 | 2018-01-30 | ALTR Solutions, Inc. | Fragmenting data for the purposes of persistent storage across multiple immutable data structures |
| JP2017034531A (ja) | 2015-08-04 | 2017-02-09 | 富士通株式会社 | 動画像符号化装置及び動画像符号化方法 |
| FR3043811B1 (fr) | 2015-11-16 | 2017-11-10 | Morpho | Procede d'identification d'une entite |
| US20170212968A1 (en) | 2016-01-22 | 2017-07-27 | Easy-Logic Technology Limited | Circuit Verification |
| US10002220B2 (en) * | 2016-04-27 | 2018-06-19 | International Business Machines Corporation | On the fly netlist compression in power analysis |
| US12093908B2 (en) * | 2018-03-22 | 2024-09-17 | NEC Laboratories Europe GmbH | System and method for secure transaction verification in a distributed ledger system |
-
2018
- 2018-03-27 GB GBGB1804948.6A patent/GB201804948D0/en not_active Ceased
-
2019
- 2019-03-15 EP EP23164756.1A patent/EP4224716B1/en active Active
- 2019-03-15 EP EP19761939.8A patent/EP3776868B1/en active Active
- 2019-03-15 CN CN202510211591.5A patent/CN120281454A/zh active Pending
- 2019-03-15 EP EP24222475.6A patent/EP4510456A3/en active Pending
- 2019-03-15 US US17/041,781 patent/US11416249B2/en active Active
- 2019-03-15 CN CN201980022664.9A patent/CN111919390B/zh active Active
- 2019-03-15 JP JP2020550779A patent/JP7424991B2/ja active Active
- 2019-03-15 WO PCT/IB2019/052113 patent/WO2019186317A2/en not_active Ceased
-
2022
- 2022-08-13 US US17/887,447 patent/US12314716B2/en active Active
-
2024
- 2024-01-18 JP JP2024006284A patent/JP7711237B2/ja active Active
-
2025
- 2025-04-29 US US19/193,487 patent/US20250306923A1/en active Pending
- 2025-07-09 JP JP2025115533A patent/JP2025169944A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017187777A (ja) | 2016-04-06 | 2017-10-12 | アバイア インコーポレーテッド | 安全なインタラクションのための、スマートフォンにおける不正の防止された許可及び認証 |
| WO2018020389A2 (en) | 2016-07-29 | 2018-02-01 | Chain Holdings Limited | Blockchain implemented method and system |
| WO2018026727A1 (en) | 2016-08-01 | 2018-02-08 | Cryptowerk Corp. | Computer-implemented method and system of tamper-evident recording of a plurality of service data items |
Non-Patent Citations (1)
| Title |
|---|
| Matthew D. Sleiman et al,Bitcoin Message: Data Insertion on a Proof-of-Work Cryptocurrency System,2015 International Conference on Cyberworlds (CW),IEEE,2015年10月09日,https://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=7398436,DOI: 10.1109/CW.2015.56 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2019186317A3 (en) | 2020-01-09 |
| US20230109846A1 (en) | 2023-04-13 |
| CN120281454A (zh) | 2025-07-08 |
| US20250306923A1 (en) | 2025-10-02 |
| JP2024041977A (ja) | 2024-03-27 |
| WO2019186317A2 (en) | 2019-10-03 |
| US20210042112A1 (en) | 2021-02-11 |
| EP4224716A1 (en) | 2023-08-09 |
| EP4510456A2 (en) | 2025-02-19 |
| JP2025169944A (ja) | 2025-11-14 |
| JP2021518710A (ja) | 2021-08-02 |
| EP4510456A3 (en) | 2025-06-11 |
| CN111919390B (zh) | 2025-03-18 |
| US12314716B2 (en) | 2025-05-27 |
| CN111919390A (zh) | 2020-11-10 |
| JP7424991B2 (ja) | 2024-01-30 |
| US11416249B2 (en) | 2022-08-16 |
| GB201804948D0 (en) | 2018-05-09 |
| EP3776868A2 (en) | 2021-02-17 |
| EP4224716B1 (en) | 2025-01-29 |
| EP3776868B1 (en) | 2023-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7711237B2 (ja) | 演算回路のシリアル化のためのコンピュータにより実装されるシステム及び方法 | |
| JP7719839B2 (ja) | シリアル化演算回路の算術符号化に関するコンピュータにより実装される方法及びシステム | |
| US12200103B2 (en) | System for simplifying executable instructions for optimised verifiable computation | |
| HK40103210A (en) | Arithmetic enhancement of c-like smart contracts for verifiable computation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240118 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20241209 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20241217 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20250610 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20250709 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7711237 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |