Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7711540B2 - Composite Switch Circuit - Google Patents
[go: Go Back, main page]

JP7711540B2 - Composite Switch Circuit - Google Patents

Composite Switch Circuit

Info

Publication number
JP7711540B2
JP7711540B2 JP2021162719A JP2021162719A JP7711540B2 JP 7711540 B2 JP7711540 B2 JP 7711540B2 JP 2021162719 A JP2021162719 A JP 2021162719A JP 2021162719 A JP2021162719 A JP 2021162719A JP 7711540 B2 JP7711540 B2 JP 7711540B2
Authority
JP
Japan
Prior art keywords
switch
current
circuit
current path
composite
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021162719A
Other languages
Japanese (ja)
Other versions
JP2023053591A (en
Inventor
隆二 山田
晃裕 日野
和之 依田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2021162719A priority Critical patent/JP7711540B2/en
Publication of JP2023053591A publication Critical patent/JP2023053591A/en
Application granted granted Critical
Publication of JP7711540B2 publication Critical patent/JP7711540B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Driving Mechanisms And Operating Circuits Of Arc-Extinguishing High-Tension Switches (AREA)
  • Electronic Switches (AREA)

Description

本開示は、複合スイッチ回路に関する。 This disclosure relates to a composite switch circuit.

図1は、特許文献1,2に開示された複合半導体スイッチの回路図である。図1に示す複合半導体スイッチ10は、入力端INと出力端OUTとの間に、電流の導通部である主導通部11と、主導通部11に並列に接続された補助導通部12と、を備える。主導通部11は、自己消弧機能を持たないサイリスタ1と、サイリスタ1に直列に接続されたMOSFET(Metal Oxide Semiconductor Field Effect Transistor)2とを有する。補助導通部12は、自己消弧素子であるIGBT(Insulated Gate Bipolar Transistor)3を有する。 Figure 1 is a circuit diagram of the composite semiconductor switch disclosed in Patent Documents 1 and 2. The composite semiconductor switch 10 shown in Figure 1 includes a main conducting part 11, which is a current conducting part, between an input terminal IN and an output terminal OUT, and an auxiliary conducting part 12 connected in parallel to the main conducting part 11. The main conducting part 11 has a thyristor 1 that does not have a self-extinguishing function, and a MOSFET (Metal Oxide Semiconductor Field Effect Transistor) 2 connected in series to the thyristor 1. The auxiliary conducting part 12 has an IGBT (Insulated Gate Bipolar Transistor) 3, which is a self-extinguishing element.

複合半導体スイッチ10の導通時には、電圧降下の小さいサイリスタ1を含む主導通部11が通電し、ターンオフ時には、MOSFET2を遮断して電流をIGBT3側に転流させて、IGBT3で遮断が行われる。これにより、導通損失の低減と電流遮断の高速化が図られている。MOSFET2の遮断のタイミングでは、IGBT3はオン状態なので、MOSFET2には、数ボルト程度の電圧しかかからない。そのため、MOSFET2は、低耐圧品を採用でき、サイリスタ1に直列接続されても、導通損失の増加を抑制できる。 When the composite semiconductor switch 10 is conductive, the main conducting section 11, which includes the thyristor 1 with a small voltage drop, is energized, and when it is turned off, the MOSFET 2 is cut off and the current is diverted to the IGBT 3 side, and the cutoff is performed by the IGBT 3. This reduces conduction loss and speeds up current cutoff. When the MOSFET 2 is cut off, the IGBT 3 is on, so only a voltage of a few volts is applied to the MOSFET 2. Therefore, a low-voltage product can be used for the MOSFET 2, and even when it is connected in series with the thyristor 1, an increase in conduction loss can be suppressed.

特開2019-115030号公報JP 2019-115030 A 特開2020-014045号公報JP 2020-014045 A

上述の複合半導体スイッチのような複合スイッチ回路は、電流容量が比較的大きな回路に使用される場合が多い。しかしながら、電流容量の比較的大きな低耐圧のMOSFETは、ほとんど市販されていないので、入手が容易ではない。このため、電流容量の小さな複数のMOSFETを多数並列に接続して電流容量を確保しようとすると、複合スイッチ回路の構成が複雑化するおそれがある。 Composite switch circuits such as the composite semiconductor switch described above are often used in circuits with a relatively large current capacity. However, low-voltage MOSFETs with a relatively large current capacity are rarely commercially available and are therefore not easy to obtain. For this reason, if multiple MOSFETs with small current capacities are connected in parallel to ensure a certain current capacity, the configuration of the composite switch circuit may become complicated.

本開示は、構成を簡素化可能な複合スイッチ回路を提供する。 This disclosure provides a composite switch circuit that can be simplified in configuration.

本開示の一態様では、
第1スイッチと、
前記第1スイッチに直列に接続された一次側巻線と、前記一次側巻線よりも巻き数が多い二次側巻線とを有するカレントトランスと、
前記二次側巻線に接続された第2スイッチと、
前記第1スイッチと前記一次側巻線との直列回路に並列に接続された電流路と、
電流が前記第2スイッチの開放により前記直列回路から前記電流路に転流した後に、前記第1スイッチ及び前記電流路を開放する制御回路と、を備える、複合スイッチ回路が提供される。
In one aspect of the present disclosure,
A first switch;
a current transformer having a primary winding connected in series with the first switch and a secondary winding having a greater number of turns than the primary winding;
A second switch connected to the secondary winding;
a current path connected in parallel to a series circuit of the first switch and the primary winding;
a control circuit that opens the first switch and the current path after current is diverted from the series circuit to the current path by opening the second switch.

本開示の技術によれば、複合スイッチ回路の構成を簡素化できる。 The technology disclosed herein can simplify the configuration of a composite switch circuit.

特許文献1,2に開示されたスイッチ回路の回路図である。FIG. 1 is a circuit diagram of a switch circuit disclosed in Patent Documents 1 and 2. 第1実施形態に係る複合スイッチ回路の構成例を示す図である。FIG. 2 is a diagram illustrating a configuration example of a composite switch circuit according to the first embodiment. IGBTの逆バイアス安全動作領域を例示する図である。FIG. 2 is a diagram illustrating a reverse bias safe operating area of an IGBT. 複数のスイッチ素子が直列に接続された構成を示す図である。FIG. 1 is a diagram showing a configuration in which a plurality of switch elements are connected in series. 第2実施形態に係る複合スイッチ回路の構成例を示す図である。FIG. 13 is a diagram illustrating a configuration example of a composite switch circuit according to a second embodiment.

以下、実施形態を説明する。 The following describes the embodiment.

図2は、第1実施形態に係る複合スイッチ回路の構成例を示す図である。図2に示す複合スイッチ回路101は、電路21の通電と非通電を切り替える回路であり、電路21を非通電に切り替えると、電路21に流れる電流Iを遮断する。複合スイッチ回路101は、例えば、工場等の配電盤に使用される電流遮断器である。複合スイッチ回路101は、サイリスタTh、カレントトランスCT、スイッチ素子Q1、電流路22、遮断回路31及び制御回路50を備える。 Fig. 2 is a diagram showing an example of the configuration of a composite switch circuit according to the first embodiment. The composite switch circuit 101 shown in Fig. 2 is a circuit that switches between energized and de-energized states of the electric circuit 21, and when the electric circuit 21 is switched to de-energized state, the current I flowing through the electric circuit 21 is interrupted. The composite switch circuit 101 is, for example, a current breaker used in a switchboard in a factory or the like. The composite switch circuit 101 includes a thyristor Th, a current transformer CT, a switch element Q1, a current path 22, an interruption circuit 31, and a control circuit 50.

サイリスタThは、第1スイッチの一例であり、直流の電流Iが流れる電路21に直列に接続される。サイリスタThは、自己消弧機能を持たない半導体スイッチング素子の一例であり、制御電極であるゲートと、電流入力端であるアノードと、電流出力端であるカソードとを有する。 Thyristor Th is an example of a first switch, and is connected in series to an electric circuit 21 through which a direct current I flows. Thyristor Th is an example of a semiconductor switching element that does not have a self-extinguishing function, and has a gate that is a control electrode, an anode that is a current input terminal, and a cathode that is a current output terminal.

カレントトランスCTは、サイリスタThに直列に接続された一次側巻線41と、一次側巻線41よりも巻き数が多い二次側巻線42とを有する。一次側巻線41の一端は、サイリスタThのカソード側に接続されている。カレントトランスCTの巻き数比を1:Nとすると(Nは1よりも大きい数)、一次側巻線41の巻き数が1の場合、二次側巻線42の巻き数はNである。一次側巻線41の巻き数は、1より大きくてもよい。 The current transformer CT has a primary winding 41 connected in series to the thyristor Th, and a secondary winding 42 having a larger number of turns than the primary winding 41. One end of the primary winding 41 is connected to the cathode side of the thyristor Th. If the winding ratio of the current transformer CT is 1:N (N is a number greater than 1), when the number of turns of the primary winding 41 is 1, the number of turns of the secondary winding 42 is N. The number of turns of the primary winding 41 may be greater than 1.

スイッチ素子Q1は、第2スイッチの一例であり、二次側巻線42に接続されている。スイッチ素子Q1は、例えば、第1主電極と第2主電極と制御電極とを有する半導体スイッチング素子である。スイッチ素子Q1の具体例として、コレクタとエミッタとゲートとを有するIGBT、ドレインとソースとゲートとを有するMOSFETなどが挙げられる。図2に示す例では、スイッチ素子Q1は、二次側巻線42の一端に接続されたコレクタと、二次側巻線42の他端に接続されたエミッタと、制御回路50に接続されたゲートとを有するIGBTであり、ダイオードが逆並列に接続されている。 The switch element Q1 is an example of a second switch and is connected to the secondary winding 42. The switch element Q1 is, for example, a semiconductor switching element having a first main electrode, a second main electrode, and a control electrode. Specific examples of the switch element Q1 include an IGBT having a collector, an emitter, and a gate, and a MOSFET having a drain, a source, and a gate. In the example shown in FIG. 2, the switch element Q1 is an IGBT having a collector connected to one end of the secondary winding 42, an emitter connected to the other end of the secondary winding 42, and a gate connected to the control circuit 50, and a diode is connected in inverse parallel.

複合スイッチ回路101は、二次側巻線42に発生する二次電圧V2を所定の制限電圧に制限する電圧制限回路43を備えてもよい。例えば、電圧制限回路43は、増大する二次電圧V2を所定の制限電圧に制限するバリスタZ1を有する。 The composite switch circuit 101 may include a voltage limiting circuit 43 that limits the secondary voltage V2 generated in the secondary winding 42 to a predetermined limit voltage. For example, the voltage limiting circuit 43 has a varistor Z1 that limits the increasing secondary voltage V2 to a predetermined limit voltage.

電流路22は、サイリスタThと一次側巻線41との直列回路23に並列に接続された迂回路である。電流路22の一端は、サイリスタThのアノード側に接続され、電流路22の他端は、一次側巻線41の他端(サイリスタThのカソードが接続される端部とは反対側の端部)側に接続されている。 The current path 22 is a bypass path connected in parallel to the series circuit 23 of the thyristor Th and the primary winding 41. One end of the current path 22 is connected to the anode side of the thyristor Th, and the other end of the current path 22 is connected to the other end of the primary winding 41 (the end opposite to the end to which the cathode of the thyristor Th is connected).

遮断回路31は、電流路22に設けられ、電流路22に流れる電流を遮断する。遮断回路31は、この例では、電流路22に直列に挿入されたスイッチ素子Q2を有する。電流路22に流れる電流は、スイッチ素子Q2の開放(オフ)により遮断される。スイッチ素子Q2は、第3スイッチの一例であり、例えば、第1主電極と第2主電極と制御電極とを有するIGBT又はMOSFETなどの半導体スイッチング素子である。図2に示す例では、スイッチ素子Q2は、サイリスタThのアノード側に接続されたコレクタと、一次側巻線41の他端側に接続されたエミッタと、制御回路50に接続されたゲートとを有するIGBTであり、ダイオードが逆並列に接続されている。 The interrupter circuit 31 is provided in the current path 22 and interrupts the current flowing through the current path 22. In this example, the interrupter circuit 31 has a switch element Q2 inserted in series with the current path 22. The current flowing through the current path 22 is interrupted by opening (turning off) the switch element Q2. The switch element Q2 is an example of a third switch, and is, for example, a semiconductor switching element such as an IGBT or MOSFET having a first main electrode, a second main electrode, and a control electrode. In the example shown in FIG. 2, the switch element Q2 is an IGBT having a collector connected to the anode side of the thyristor Th, an emitter connected to the other end side of the primary winding 41, and a gate connected to the control circuit 50, and a diode is connected in inverse parallel.

制御回路50は、サイリスタTh、スイッチ素子Q1及びスイッチ素子Q2の各ゲートに電圧を印加するタイミングを制御する。 The control circuit 50 controls the timing of applying voltage to the gates of the thyristor Th, the switch element Q1, and the switch element Q2.

次に、複合スイッチ回路101の動作について説明する。 Next, the operation of the composite switch circuit 101 will be described.

最初に、サイリスタTh、スイッチ素子Q1及びスイッチ素子Q2がオフの状態で、制御回路50は、スイッチ素子Q2のゲートに電圧を印加し、スイッチ素子Q2のみをオンする。スイッチ素子Q2は、比較的高速にスイッチング動作が可能な半導体スイッチング素子なので、速やかにオン状態になる。最初に高速スイッチング動作が可能なスイッチ素子Q2をオンすることで、複合スイッチ回路101全体でのスタートアップ動作の高速化が図られる。この場合、スイッチ素子Q2のみがオンしているので、サイリスタThと一次側巻線41との直列回路23は導通せずに、電流路22のみが導通する。したがって、電流Iは、直列回路23に流れずに電流路22に流れる。 First, with the thyristor Th, the switching element Q1, and the switching element Q2 in an off state, the control circuit 50 applies a voltage to the gate of the switching element Q2 to turn on only the switching element Q2. The switching element Q2 is a semiconductor switching element capable of relatively high-speed switching operation, and therefore quickly turns on. By turning on the switching element Q2 capable of high-speed switching operation first, the startup operation of the entire composite switching circuit 101 is accelerated. In this case, since only the switching element Q2 is on, the series circuit 23 between the thyristor Th and the primary winding 41 is not conductive, and only the current path 22 is conductive. Therefore, the current I flows through the current path 22 without flowing through the series circuit 23.

次に、制御回路50は、スイッチ素子Q2のゲートに電圧を印加してから遅延時間tdon後、サイリスタTh及びスイッチ素子Q1のそれぞれのゲートに電圧を印加して、サイリスタTh及びスイッチ素子Q1をオンする。この場合、サイリスタThは、スイッチ素子Q2と比較して、オン抵抗が低く、導通性が高い。また、スイッチ素子Q1のオンにより、二次側巻線42の両端に発生する二次電圧V2は略零になるので、一次側巻線41の両端に発生する一次電圧V1も略零になる。よって、電路21からの電流Iの大部分は、導通性が高い側のサイリスタTh及び一次側巻線41、つまり、直列回路23に流れる。 Next, the control circuit 50 applies a voltage to the gate of the switch element Q2, and then, after a delay time tdon, applies a voltage to the gates of the thyristor Th and the switch element Q1 to turn on the thyristor Th and the switch element Q1. In this case, the thyristor Th has a lower on-resistance and higher conductivity than the switch element Q2. Furthermore, when the switch element Q1 is turned on, the secondary voltage V2 generated across both ends of the secondary winding 42 becomes approximately zero, and the primary voltage V1 generated across both ends of the primary winding 41 also becomes approximately zero. Therefore, most of the current I from the electric circuit 21 flows through the thyristor Th and primary winding 41 with higher conductivity, that is, the series circuit 23.

遅延時間tdonは、スイッチ素子Q2のターンオンに要する時間、すなわちターンオン動作が完了して定常状態の電流が通電するまでの時間が確保されていればよい。遅延時間tdonは、具体的には、1マイクロ秒から2マイクロ秒程度であるが、これに限らない。このように、スイッチ素子Q2を先にターンオンすることで、サイリスタThのターンオン損失の発生を抑制できる。 The delay time tdon is the time required to turn on the switch element Q2, i.e., the time required for the turn-on operation to be completed and for steady-state current to flow. The delay time tdon is specifically, but is not limited to, about 1 microsecond to 2 microseconds. In this way, by turning on the switch element Q2 first, the occurrence of turn-on loss in the thyristor Th can be suppressed.

なお、制御回路50は、遅延時間tdon後のタイミングで、サイリスタTh及びスイッチ素子Q1のそれぞれをオンさせるゲート駆動電圧を同時に両ゲートに印加しても、当該ゲート駆動電圧を同時に両ゲートに印加しなくてもよい。例えば、制御回路50は、遅延時間tdon後のタイミングで、スイッチ素子Q1をオンさせるゲート駆動電圧を印加した後に、サイリスタThをオンさせるゲート駆動電圧を印加してもよい。あるいは、制御回路50は、遅延時間tdon後のタイミングで、サイリスタThをオンさせるゲート駆動電圧を印加した後に、スイッチ素子Q1をオンさせるゲート駆動電圧を印加してもよい。 The control circuit 50 may apply gate drive voltages to turn on the thyristor Th and the switch element Q1 at the same time to both gates at a timing after the delay time tdon, or may not apply the gate drive voltages to both gates at the same time. For example, the control circuit 50 may apply a gate drive voltage to turn on the switch element Q1 at a timing after the delay time tdon, and then apply a gate drive voltage to turn on the thyristor Th. Alternatively, the control circuit 50 may apply a gate drive voltage to turn on the thyristor Th at a timing after the delay time tdon, and then apply a gate drive voltage to turn on the switch element Q1.

次に、電流遮断動作について説明する。 Next, we will explain the current interruption operation.

電路21に流れる電流Iを遮断するには、まず、スイッチ素子Q1を開放させる制御信号がスイッチ素子Q1の制御電極(この場合、ゲート)に制御回路50から供給されることで、スイッチ素子Q1は開放(ターンオフ)する。スイッチ素子Q1のターンオフにより、二次電圧V2は上昇する。二次電圧V2は、スイッチ素子Q1のアバランシェ降伏電圧、または、スイッチ素子Q1に並列に接続されたバリスタZ1の制限電圧まで上昇してクランプされる。二次電圧V2の上昇に伴い、一次電圧V1も上昇する。一次電圧V1は、カレントトランスCTの巻き数比を1:Nとすると、V2/Nとなる。例えば、V2=1000[V]及びN=50の場合、V1=V2/N=20[V]となる。 To cut off the current I flowing through the electric circuit 21, first, a control signal for opening the switch element Q1 is supplied from the control circuit 50 to the control electrode (gate in this case) of the switch element Q1, and the switch element Q1 is opened (turned off). When the switch element Q1 is turned off, the secondary voltage V2 rises. The secondary voltage V2 rises to the avalanche breakdown voltage of the switch element Q1 or the limiting voltage of the varistor Z1 connected in parallel to the switch element Q1 and is then clamped. As the secondary voltage V2 rises, the primary voltage V1 also rises. If the turns ratio of the current transformer CT is 1:N, the primary voltage V1 is V2/N. For example, when V2=1000 [V] and N=50, V1=V2/N=20 [V].

一次電圧V1は、オン状態のスイッチ素子Q2の電圧降下よりも高いため、電路21に流れる電流Iは、直列回路23から電流路22に転流する。転流により電流IがサイリスタThに流れなくなると、サイリスタThは消弧する。制御回路50は、サイリスタThの消弧後(例えば、スイッチ素子Q1をターンオフさせてから所定の遅延時間Tdoff後に)、サイリスタThのゲートをオフするともにスイッチ素子Q2をターンオフする。サイリスタThのゲートのオフによりサイリスタThは開放される。遮断回路31のスイッチ素子Q2のターンオフ(開放)により、電流路22は開放され、転流後に電流路22に流れる電流は遮断される。その結果、複合スイッチ回路101全体で電流Iを遮断する動作は、完了する。 Because the primary voltage V1 is higher than the voltage drop of the switch element Q2 in the on state, the current I flowing through the electric circuit 21 is commutated from the series circuit 23 to the current path 22. When the current I stops flowing through the thyristor Th due to the commutation, the thyristor Th is extinguished. After the thyristor Th is extinguished (for example, after a predetermined delay time Tdoff after the switch element Q1 is turned off), the control circuit 50 turns off the gate of the thyristor Th and also turns off the switch element Q2. Turning off the gate of the thyristor Th opens the thyristor Th. Turning off (opening) the switch element Q2 of the cutoff circuit 31 opens the current path 22, and the current flowing through the current path 22 after the commutation is cut off. As a result, the operation of cutting off the current I by the entire composite switch circuit 101 is completed.

サイリスタThの導通時でのスイッチ素子Q1の順電圧降下(二次電圧V2)は、約2ボルト程度であり、N=50では、一次電圧V1は、0.04ボルト程度と低いので(V1=V2/N)、一次側巻線41での損失増加は抑制される。また、スイッチ素子Q1の電流容量は、電流Iの(1/N)程度でよい。 When thyristor Th is conductive, the forward voltage drop (secondary voltage V2) of switch element Q1 is approximately 2 volts, and when N=50, the primary voltage V1 is low at approximately 0.04 volts (V1=V2/N), so the increase in loss in the primary winding 41 is suppressed. In addition, the current capacity of switch element Q1 can be approximately (1/N) of the current I.

したがって、図2に示す第1実施形態によれば、電流容量の比較的大きな低耐圧のMOSFETに比べて入手が容易な、電流容量の比較的小さなスイッチをスイッチ素子Q1として採用できる。したがって、スイッチ素子Q1を簡素化でき、ひいては、複合スイッチ回路101を簡素化できる。 Therefore, according to the first embodiment shown in FIG. 2, a switch with a relatively small current capacity, which is easier to obtain than a low-voltage MOSFET with a relatively large current capacity, can be used as the switch element Q1. Therefore, the switch element Q1 can be simplified, and the composite switch circuit 101 can be simplified.

また、第1実施形態によれば、直列回路23の通電中にスイッチ素子Q1が開放故障した際には、カレントトランスCTは短期間で飽和して導通状態となるので、電路21に接続される負荷の停電を防止できる。 In addition, according to the first embodiment, when an open circuit fault occurs in the switch element Q1 while the series circuit 23 is energized, the current transformer CT saturates in a short period of time and becomes conductive, thereby preventing a power outage in the load connected to the electric circuit 21.

なお、第1実施形態に係る複合スイッチ回路101は、転流後に電流路22に流れる電流Iとは逆向きに電流路22に流れる電流(逆流)を阻止する逆流阻止回路24を備えてもよい。図2に示す逆流阻止回路24は、電流路22に直列に挿入されたダイオードD1を有し、逆流をダイオードD1により阻止する。ダイオードD1は、アノードがサイリスタThのアノード側に接続される。逆流阻止回路24を設けることで、逆流阻止型の複合スイッチ回路101を実現できる。 The composite switch circuit 101 according to the first embodiment may include a reverse current blocking circuit 24 that blocks a current (reverse current) flowing through the current path 22 in the opposite direction to the current I flowing through the current path 22 after commutation. The reverse current blocking circuit 24 shown in FIG. 2 has a diode D1 inserted in series with the current path 22, and blocks reverse current with the diode D1. The anode of the diode D1 is connected to the anode side of the thyristor Th. By providing the reverse current blocking circuit 24, a reverse current blocking composite switch circuit 101 can be realized.

複合スイッチ回路101は、スイッチ素子Q2に並列に接続されたコンデンサCを備えてもよい。コンデンサCを備えることで、転流により電流路22に流れる電流をスイッチ素子Q2とコンデンサCの両方に流すことができるので、スイッチ素子Q2の導通損失を低減できる。 The composite switch circuit 101 may include a capacitor C connected in parallel to the switch element Q2. By including the capacitor C, the current flowing through the current path 22 due to commutation can be made to flow through both the switch element Q2 and the capacitor C, thereby reducing the conduction loss of the switch element Q2.

また、スイッチ素子Q2に並列に接続されたコンデンサCを備えることで、逆バイアス安全動作領域(RBSOA)が比較的狭い素子をスイッチ素子Q2に採用できる。複合スイッチ回路101の導通状態ではスイッチング素子Q2が継続的にオン状態なので、制御回路50がスイッチ素子Q2をターンオフするタイミングでは、コンデンサCが十分に放電されており、コンデンサC(スイッチ素子Q2)の両端電圧は、比較的低い。そのため、制御回路50は、スイッチ素子Q2をソフトスイッチングでターンオフできる。 In addition, by providing a capacitor C connected in parallel to the switch element Q2, an element with a relatively narrow reverse bias safe operating area (RBSOA) can be used for the switch element Q2. When the composite switch circuit 101 is in a conductive state, the switching element Q2 is continuously on, so when the control circuit 50 turns off the switch element Q2, the capacitor C is sufficiently discharged and the voltage across the capacitor C (switch element Q2) is relatively low. Therefore, the control circuit 50 can turn off the switch element Q2 by soft switching.

図3は、スイッチ素子Q2として採用可能なIGBTの逆バイアス安全動作領域を例示する図である。IGBTがターンオフする際に安全に動作可能なコレクタ-エミッタ間電圧とコレクタ電流との関係は、逆バイアス安全動作領域(RBSOA)として知られている。一般的な安全動作領域は、点線で示す角形特性である。すなわち、市販のIGBTの多くは、ターンオフ時の電圧-電流の軌跡が、定格電圧と定格電流またはその数倍の点を通過しても、耐えられるように設計されている。本実施形態では、スイッチ素子Q2に並列に接続されたコンデンサCの作用によるソフトスイッチングを行う場合、最大電圧と最大電流が同時に印加されないことを保証すれば、素子の電圧と電流の耐量を緩和できる。つまり、コンデンサCに電流が分流するので、スイッチ素子Q2に流れる電流は減るので、図3に示すように、逆バイアス安全動作領域の狭い低コストの素子をスイッチ素子Q2に使用できる。この特性は、特に高耐圧のスイッチ素子を使用する場合に有利である。 Figure 3 is a diagram illustrating the reverse bias safe operating area of an IGBT that can be used as the switch element Q2. The relationship between the collector-emitter voltage and the collector current that allows safe operation when the IGBT is turned off is known as the reverse bias safe operating area (RBSOA). A typical safe operating area is a rectangular characteristic shown by the dotted line. That is, many commercially available IGBTs are designed to withstand even if the voltage-current trajectory at turn-off passes through the rated voltage and rated current or a point several times the rated voltage and current. In this embodiment, when soft switching is performed by the action of the capacitor C connected in parallel to the switch element Q2, if it is guaranteed that the maximum voltage and maximum current are not applied simultaneously, the voltage and current tolerance of the element can be relaxed. In other words, since the current is shunted to the capacitor C, the current flowing through the switch element Q2 is reduced, so that a low-cost element with a narrow reverse bias safe operating area can be used for the switch element Q2, as shown in Figure 3. This characteristic is particularly advantageous when using a high-voltage switch element.

図2において、複合スイッチ回路101は、コンデンサC2に並列に接続された抵抗Rを備えてもよい。抵抗Rは、コンデンサC2の電荷を放電する。抵抗Rは、複合スイッチ回路101の定格電圧の印加時の損失が小さくなるように、比較的高い抵抗値を有する。スイッチ素子Q2をオフしてからスイッチ素子Q2の再オン後に、コンデンサCの電荷が抵抗Rにより放電される。これにより、スイッチ素子Q1の次回の開放(ターンオフ)動作により発生する転流電流をコンデンサCが受け入れる能力を確保できる。 In FIG. 2, the composite switch circuit 101 may include a resistor R connected in parallel to the capacitor C2. The resistor R discharges the charge of the capacitor C2. The resistor R has a relatively high resistance value so that the loss when the rated voltage of the composite switch circuit 101 is applied is small. After the switch element Q2 is turned off and then turned on again, the charge of the capacitor C is discharged by the resistor R. This ensures that the capacitor C has the ability to accept the commutation current generated by the next opening (turning off) operation of the switch element Q1.

スイッチ素子Q2は、例えば図4に示すように、直列回路23又は電流路22の両端に生ずる最大回路電圧よりも耐圧が低い複数のスイッチ素子が直列に接続された構成でもよい。この例では、直列に接続された4つのIGBT(スイッチ素子Q2a,Q2b,Q2c,Q2d)が示されている。そして、スイッチ素子Q2に並列に接続されるコンデンサCは、直列に接続される複数のコンデンサ素子を有する分圧回路とする。図4の示す例では、全て同一のキャパシタンスを有するコンデンサ素子Ca,Cb,Cc,Cdは、それぞれ、複数のスイッチ素子Q2a,Q2b,Q2c,Q2dのうち対応するスイッチ素子の主電極間(この例では、コレクタ-エミッタ間)に接続されている。これにより、複数のスイッチ素子Q2a,Q2b,Q2c,Q2dの各々の主電極間に印加される電圧を均等化できる。 The switch element Q2 may be configured as shown in FIG. 4, for example, in which multiple switch elements with a lower breakdown voltage than the maximum circuit voltage generated across the series circuit 23 or the current path 22 are connected in series. In this example, four IGBTs (switch elements Q2a, Q2b, Q2c, Q2d) connected in series are shown. The capacitor C connected in parallel to the switch element Q2 is a voltage divider circuit having multiple capacitor elements connected in series. In the example shown in FIG. 4, the capacitor elements Ca, Cb, Cc, and Cd, all of which have the same capacitance, are connected between the main electrodes (between the collector and emitter in this example) of the corresponding switch elements among the multiple switch elements Q2a, Q2b, Q2c, and Q2d. This allows the voltages applied between the main electrodes of the multiple switch elements Q2a, Q2b, Q2c, and Q2d to be equalized.

また、サイリスタThは、機械接点(リレーとも称する)に置換されてもよい。機械接点は、例えば、複合スイッチ回路101の定格値付近を超える電流遮断能力を持たないものである。制御回路50は、サイリスタThの上述のゲートオフと同様に、機械接点に流れる電流が転流後に零になってから機械接点をオフ(開放)する。 The thyristor Th may also be replaced with a mechanical contact (also called a relay). The mechanical contact does not have the ability to interrupt a current that exceeds, for example, the rated value of the composite switch circuit 101. The control circuit 50 turns off (opens) the mechanical contact after the current flowing through the mechanical contact becomes zero after commutation, similar to the above-mentioned gate-off of the thyristor Th.

図5は、第2実施形態に係る複合スイッチ回路の構成例を示す図である。第2実施形態において、第1実施形態と同様の構成及び効果についての説明は、上述の説明を援用することで省略する。図5に示す複合スイッチ回路102は、サイリスタTh、カレントトランスCT、スイッチ素子Q1、電流路22、遮断回路32及び制御回路50を備える。第2実施形態に係る複合スイッチ回路102は、遮断回路の構成が、第1実施形態に係る複合スイッチ回路101と相違する。 Fig. 5 is a diagram showing an example of the configuration of a composite switch circuit according to the second embodiment. In the second embodiment, the description of the configuration and effects similar to those of the first embodiment will be omitted by invoking the above description. The composite switch circuit 102 shown in Fig. 5 includes a thyristor Th, a current transformer CT, a switch element Q1, a current path 22, an interrupter circuit 32, and a control circuit 50. The composite switch circuit 102 according to the second embodiment differs from the composite switch circuit 101 according to the first embodiment in the configuration of the interrupter circuit.

遮断回路32は、電流路22に設けられ、電流路22に流れる電流を遮断する。遮断回路32は、この例では、電流路22に直列に挿入されたコンデンサCと、コンデンサCに並列に接続された抵抗Rと、を有する。 The interruption circuit 32 is provided in the current path 22 and interrupts the current flowing through the current path 22. In this example, the interruption circuit 32 has a capacitor C inserted in series in the current path 22 and a resistor R connected in parallel to the capacitor C.

次に、複合スイッチ回路102の動作について説明する。 Next, the operation of the composite switch circuit 102 will be described.

最初に、サイリスタTh及びスイッチ素子Q1がオフの状態で、制御回路50は、サイリスタTh及びスイッチ素子Q1のそれぞれのゲートに電圧を印加して、サイリスタTh及びスイッチ素子Q1をオンする。スイッチ素子Q1のオンにより、二次側巻線42の両端に発生する二次電圧V2は略零になるので、一次側巻線41の両端に発生する一次電圧V1も略零になる。よって、電路21からの電流Iの大部分は、導通性が高い側のサイリスタTh及び一次側巻線41、つまり、直列回路23に流れる。 First, with the thyristor Th and the switch element Q1 in an off state, the control circuit 50 applies a voltage to the gates of the thyristor Th and the switch element Q1 to turn on the thyristor Th and the switch element Q1. When the switch element Q1 is turned on, the secondary voltage V2 generated across the secondary winding 42 becomes approximately zero, and the primary voltage V1 generated across the primary winding 41 also becomes approximately zero. Therefore, most of the current I from the electric circuit 21 flows through the thyristor Th and the primary winding 41 with higher conductivity, that is, the series circuit 23.

なお、制御回路50は、サイリスタTh及びスイッチ素子Q1のそれぞれをオンさせるゲート駆動電圧を同時に両ゲートに印加しても、当該ゲート駆動電圧を同時に両ゲートに印加しなくてもよい。 The control circuit 50 may or may not apply the gate drive voltages that turn on the thyristor Th and the switch element Q1 to both gates simultaneously.

次に、電流遮断動作について説明する。 Next, we will explain the current interruption operation.

電路21に流れる電流Iを遮断するには、まず、スイッチ素子Q1を開放させる制御信号がスイッチ素子Q1の制御電極(この場合、ゲート)に制御回路50から供給されることで、スイッチ素子Q1は開放(ターンオフ)する。スイッチ素子Q1のターンオフにより、二次電圧V2は上昇する。二次電圧V2は、スイッチ素子Q1のアバランシェ降伏電圧、または、スイッチ素子Q1に並列に接続されたバリスタZ1の制限電圧まで上昇してクランプされる。二次電圧V2の上昇に伴い、一次電圧V1も上昇する。一次電圧V1は、カレントトランスCTの巻き数比を1:Nとすると、V2/Nとなる。例えば、V2=1000[V]及びN=50の場合、V1=V2/N=20[V]となる。 To cut off the current I flowing through the electric circuit 21, first, a control signal for opening the switch element Q1 is supplied from the control circuit 50 to the control electrode (gate in this case) of the switch element Q1, and the switch element Q1 is opened (turned off). When the switch element Q1 is turned off, the secondary voltage V2 rises. The secondary voltage V2 rises to the avalanche breakdown voltage of the switch element Q1 or the limiting voltage of the varistor Z1 connected in parallel to the switch element Q1 and is then clamped. As the secondary voltage V2 rises, the primary voltage V1 also rises. If the turns ratio of the current transformer CT is 1:N, the primary voltage V1 is V2/N. For example, when V2=1000 [V] and N=50, V1=V2/N=20 [V].

一次電圧V1は、コンデンサCの両端電圧よりも高いため、電路21に流れる電流Iは、直列回路23から電流路22に転流する。転流により電流IがサイリスタThに流れなくなると、サイリスタThは消弧する。制御回路50は、サイリスタThの消弧後(例えば、スイッチ素子Q1をターンオフさせてから所定の遅延時間Tdoff後に)、サイリスタThのゲートをオフする。サイリスタThのゲートのオフによりサイリスタThは開放される。 Because the primary voltage V1 is higher than the voltage across the capacitor C, the current I flowing in the current path 21 is commutated from the series circuit 23 to the current path 22. When the current I stops flowing through the thyristor Th due to the commutation, the thyristor Th is extinguished. After the thyristor Th is extinguished (for example, a predetermined delay time Tdoff after the switch element Q1 is turned off), the control circuit 50 turns off the gate of the thyristor Th. Turning off the gate of the thyristor Th opens the thyristor Th.

電流が電流路22に転流すると、その転流電流でコンデンサCは充電される。コンデンサCの充電により、コンデンサCの電圧が上昇し、コンデンサCが満充電になると、電流路22は開放され、転流後に電流路22に流れる電流は遮断される。その結果、複合スイッチ回路101全体で電流Iを遮断する動作は、完了する。 When the current is diverted to current path 22, capacitor C is charged with the diverted current. As capacitor C is charged, the voltage of capacitor C rises, and when capacitor C is fully charged, current path 22 is opened and the current flowing through current path 22 after diverting is cut off. As a result, the operation of cutting off current I by the entire composite switch circuit 101 is completed.

逆流阻止回路24のダイオードD1により、コンデンサCからサイリスタThのアノード側への放電が阻止される。そのため、直列回路23又は電流路22の両端に発生する回路電圧がなくなり、抵抗RによるコンデンサCの放電が開始するまで、複合スイッチ回路102のオフ状態は保持される。 The diode D1 of the reverse current blocking circuit 24 prevents the capacitor C from discharging to the anode side of the thyristor Th. Therefore, the off state of the composite switch circuit 102 is maintained until the circuit voltage generated across the series circuit 23 or the current path 22 disappears and the capacitor C starts discharging through the resistor R.

第2実施形態によれば、第1実施形態の効果に加え、複合スイッチ回路102の通電動作時に電流路22に流れる電流が抑制されるので、複合スイッチ回路102の導通損失の発生を抑制できる。 According to the second embodiment, in addition to the effects of the first embodiment, the current flowing through the current path 22 during the energization operation of the composite switch circuit 102 is suppressed, thereby suppressing the occurrence of conduction loss in the composite switch circuit 102.

また、第1実施形態と同様に、サイリスタThは、機械接点(リレーとも称する)に置換されてもよい。機械接点は、例えば、複合スイッチ回路102の定格値付近を超える電流遮断能力を持たないものである。制御回路50は、サイリスタThの上述のゲートオフと同様に、機械接点に流れる電流が転流後に零になってから機械接点をオフ(開放)する。 Furthermore, as in the first embodiment, the thyristor Th may be replaced with a mechanical contact (also called a relay). The mechanical contact does not have the current interruption capability exceeding, for example, the rated value of the composite switch circuit 102. The control circuit 50 turns off (opens) the mechanical contact after the current flowing through the mechanical contact becomes zero after commutation, similar to the above-mentioned gate-off of the thyristor Th.

また、機械接点は、電磁石により動作するので、オフ指令を受けてから、実際に接点が開放を始めるまでに遅延時間(例えば、数10ミリ秒)がある。制御回路50は、接点が開放し始めるまでの遅延時間の経過後に、あるいは、接点の開放開始を検知して、スイッチ素子Q1の開放(オフ)を開始してもよい。これにより、カレントトランスCTに印加される電圧と時間の積を最低限にでき、カレントトランスCTの小型化が可能となる。 In addition, because the mechanical contacts are operated by electromagnets, there is a delay time (e.g., several tens of milliseconds) between receiving an OFF command and the contacts actually starting to open. The control circuit 50 may start opening (OFF) the switch element Q1 after the delay time until the contacts start to open has elapsed, or upon detecting that the contacts have started to open. This makes it possible to minimize the product of the voltage and time applied to the current transformer CT, making it possible to miniaturize the current transformer CT.

以上、実施形態を説明したが、本開示の技術は上記の実施形態に限定されない。他の実施形態の一部又は全部との組み合わせや置換などの種々の変形及び改良が可能である。 Although the embodiments have been described above, the technology of the present disclosure is not limited to the above-described embodiments. Various modifications and improvements are possible, such as combinations or substitutions with part or all of other embodiments.

1 サイリスタ
2 MOSFET
3 IGBT
10 複合半導体スイッチ
11 主導通部
12 補助導通部
21 電路
22 電流路
23 直列回路
24 逆流阻止回路
31,32 遮断回路
41 一次側巻線
42 二次側巻線
43 電圧制限回路
50 制御回路
101,102 複合スイッチ回路
C コンデンサ
R 抵抗
CT カレントトランス
D1 ダイオード
Q1,Q2 スイッチ素子
Th サイリスタ
Z1 バリスタ
1 Thyristor 2 MOSFET
3. IGBT
REFERENCE SIGNS LIST 10 composite semiconductor switch 11 main conducting portion 12 auxiliary conducting portion 21 current path 22 current path 23 series circuit 24 reverse current blocking circuit 31, 32 interrupting circuit 41 primary winding 42 secondary winding 43 voltage limiting circuit 50 control circuit 101, 102 composite switch circuit C capacitor R resistor CT current transformer D1 diode Q1, Q2 switch element Th thyristor Z1 varistor

Claims (13)

第1スイッチと、
前記第1スイッチに直列に接続された一次側巻線と、前記一次側巻線よりも巻き数が多い二次側巻線とを有するカレントトランスと、
前記二次側巻線に接続された第2スイッチと、
前記第1スイッチと前記一次側巻線との直列回路に並列に接続された電流路と、
電流が前記第2スイッチの開放により前記直列回路から前記電流路に転流した後に、前記第1スイッチ及び前記電流路を開放する制御回路と、を備える、複合スイッチ回路。
A first switch;
a current transformer having a primary winding connected in series with the first switch and a secondary winding having a greater number of turns than the primary winding;
A second switch connected to the secondary winding;
a current path connected in parallel to a series circuit of the first switch and the primary winding;
a control circuit that opens the first switch and the current path after current is diverted from the series circuit to the current path by opening the second switch.
前記電流路に設けられた遮断回路を備え、
転流後に前記電流路に流れる電流は、前記遮断回路により遮断される、請求項1に記載の複合スイッチ回路。
An interruption circuit is provided in the current path,
2. The composite switch circuit according to claim 1, wherein the current flowing through the current path after commutation is interrupted by the interruption circuit.
前記遮断回路は、前記電流路に直列に挿入された第3スイッチを有し、
転流後に前記電流路に流れる電流は、前記第3スイッチの開放により遮断される、請求項2に記載の複合スイッチ回路。
the interruption circuit includes a third switch inserted in series in the current path,
3. The composite switch circuit according to claim 2, wherein the current flowing through the current path after commutation is interrupted by opening the third switch.
前記第3スイッチに並列に接続されたコンデンサを備える、請求項3に記載の複合スイッチ回路。 The composite switch circuit of claim 3, further comprising a capacitor connected in parallel to the third switch. 前記遮断回路は、前記電流路に直列に挿入されたコンデンサを有し、
転流後に前記電流路に流れる電流は、前記コンデンサへの充電により遮断される、請求項2に記載の複合スイッチ回路。
the interruption circuit includes a capacitor inserted in series in the current path,
3. The composite switch circuit according to claim 2, wherein the current flowing through the current path after commutation is interrupted by charging the capacitor.
前記コンデンサに並列に接続された抵抗を備える、請求項4又は5に記載の複合スイッチ回路。 The composite switch circuit according to claim 4 or 5, further comprising a resistor connected in parallel to the capacitor. 転流後に前記電流路に流れる電流とは逆向きに前記電流路に流れる電流を阻止する逆流阻止回路を備える、請求項2から6いずれか一項に記載の複合スイッチ回路。 The composite switch circuit according to any one of claims 2 to 6, further comprising a reverse current blocking circuit that blocks a current flowing through the current path in a direction opposite to the direction of the current flowing through the current path after commutation. 前記第1スイッチは、半導体スイッチング素子である、請求項1から7のいずれか一項に記載の複合スイッチ回路。 The composite switch circuit according to any one of claims 1 to 7, wherein the first switch is a semiconductor switching element. 前記半導体スイッチング素子は、自己消弧機能を持たない素子である、請求項8に記載の複合スイッチ回路。 The composite switch circuit according to claim 8, wherein the semiconductor switching element is an element that does not have a self-extinguishing function. 前記半導体スイッチング素子は、サイリスタである、請求項9に記載の複合スイッチ回路。 The composite switch circuit according to claim 9, wherein the semiconductor switching element is a thyristor. 前記第1スイッチは、機械接点である、請求項1から7のいずれか一項に記載の複合スイッチ回路。 The composite switch circuit according to any one of claims 1 to 7, wherein the first switch is a mechanical contact. 前記二次側巻線に発生する二次電圧を制限する電圧制限回路を備える、請求項1から11のいずれか一項に記載の複合スイッチ回路。 The composite switch circuit according to any one of claims 1 to 11, further comprising a voltage limiting circuit that limits a secondary voltage generated in the secondary winding. 前記電圧制限回路は、前記二次電圧を制限するバリスタを有する、請求項12に記載の複合スイッチ回路。 The composite switch circuit of claim 12, wherein the voltage limiting circuit includes a varistor that limits the secondary voltage.
JP2021162719A 2021-10-01 2021-10-01 Composite Switch Circuit Active JP7711540B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021162719A JP7711540B2 (en) 2021-10-01 2021-10-01 Composite Switch Circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021162719A JP7711540B2 (en) 2021-10-01 2021-10-01 Composite Switch Circuit

Publications (2)

Publication Number Publication Date
JP2023053591A JP2023053591A (en) 2023-04-13
JP7711540B2 true JP7711540B2 (en) 2025-07-23

Family

ID=85873450

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021162719A Active JP7711540B2 (en) 2021-10-01 2021-10-01 Composite Switch Circuit

Country Status (1)

Country Link
JP (1) JP7711540B2 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019115030A (en) 2017-12-20 2019-07-11 富士電機株式会社 Current breaker
JP2020014045A (en) 2018-07-13 2020-01-23 富士電機株式会社 Bidirectional switch circuit
WO2021006340A1 (en) 2019-07-10 2021-01-14 富士電機株式会社 Dc power supply device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019115030A (en) 2017-12-20 2019-07-11 富士電機株式会社 Current breaker
JP2020014045A (en) 2018-07-13 2020-01-23 富士電機株式会社 Bidirectional switch circuit
WO2021006340A1 (en) 2019-07-10 2021-01-14 富士電機株式会社 Dc power supply device

Also Published As

Publication number Publication date
JP2023053591A (en) 2023-04-13

Similar Documents

Publication Publication Date Title
EP3651175B1 (en) Circuit-breaker with reduced breakdown voltage requirement
JP3234280B2 (en) Load current interruption device
JP7115127B2 (en) switch device
US5339210A (en) DC circuit interrupter
EP2489053B1 (en) A hybrid circuit breaker
US6952335B2 (en) Solid-state DC circuit breaker
US6075684A (en) Method and arrangement for direct current circuit interruption
JP7200528B2 (en) current breaker
JPS63131411A (en) Commutation circuit
CN112997373B (en) Electrical switch with overvoltage protection
CN107395171B (en) Monolithically integrated semiconductor switches, especially power disconnect switches
US20200194195A1 (en) Low-voltage circuit breaker device
CN113261188B (en) DC power supply unit
JP2016062790A (en) Hybrid type switch
JP2019071239A (en) Direct current cutout gear
JP7711540B2 (en) Composite Switch Circuit
US10325984B2 (en) Monolithically integrated semiconductor switch, in particular a power circuit breaker
US11049677B2 (en) Inverse current injection-type direct current blocking device and method using vacuum gap switch
JP7165317B1 (en) DC switchgear
JPH1031924A (en) Composite switching device
JP7250266B1 (en) DC current interrupter
CN110365321B (en) Control device for power semiconductor switch
GB2628123A (en) Switch circuit and power arrangement
JP6399848B2 (en) Switch
WO2025098709A1 (en) Switch arrangement and method for operating a switch arrangement

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240912

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20250610

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20250611

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250623

R150 Certificate of patent or registration of utility model

Ref document number: 7711540

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150