JP7711575B2 - 単結晶ダイヤモンド膜の形成方法 - Google Patents
単結晶ダイヤモンド膜の形成方法Info
- Publication number
- JP7711575B2 JP7711575B2 JP2021196363A JP2021196363A JP7711575B2 JP 7711575 B2 JP7711575 B2 JP 7711575B2 JP 2021196363 A JP2021196363 A JP 2021196363A JP 2021196363 A JP2021196363 A JP 2021196363A JP 7711575 B2 JP7711575 B2 JP 7711575B2
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- film
- diamond
- diamond film
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
- C30B25/10—Heating of the reaction chamber or the substrate
- C30B25/105—Heating of the reaction chamber or the substrate by irradiation or electric discharge
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
- C30B25/18—Epitaxial-layer growth characterised by the substrate
- C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/04—Diamond
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
- H10P14/2901—Materials
- H10P14/2902—Materials being Group IVA materials
- H10P14/2905—Silicon, silicon germanium or germanium
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
- H10P14/2926—Crystal orientations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
- H10P14/3202—Materials thereof
- H10P14/3204—Materials thereof being Group IVA semiconducting materials
- H10P14/3206—Carbon, e.g. diamond-like carbon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
- H10P14/3202—Materials thereof
- H10P14/3204—Materials thereof being Group IVA semiconducting materials
- H10P14/3208—Silicon carbide
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
- H10P14/3242—Structure
- H10P14/3244—Layer structure
- H10P14/3248—Layer structure consisting of two layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
- H10P14/3406—Carbon, e.g. diamond-like carbon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/36—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done before the formation of the materials
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Chemical Vapour Deposition (AREA)
- Recrystallisation Techniques (AREA)
Description
本発明は、単結晶ダイヤモンド膜の形成方法に関し、特には結晶配向性に優れ、膜中に粒界が存在しない大面積の単結晶ダイヤモンド膜の形成方法を提供する。
ダイヤモンドは耐熱性に優れ、バンドギャップが５．５ｅＶと大きく、通常は絶縁体であるが不純物をドーピングすることにより半導体化することができるという特徴を有する。
また、絶縁破壊電圧及び飽和ドリフト速度が大きく、誘電率が小さい等の電気的特性にも優れている。そのため、ダイヤモンドは、高温、高周波又は高電界用の電子デバイス及びセンサ材料として期待されている。
また、絶縁破壊電圧及び飽和ドリフト速度が大きく、誘電率が小さい等の電気的特性にも優れている。そのため、ダイヤモンドは、高温、高周波又は高電界用の電子デバイス及びセンサ材料として期待されている。
ダイヤモンドを気相合成する方法としては、マイクロ波ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：化学気相蒸着）法（非特許文献１～３）、高周波プラズマＣＶＤ法、熱フィラメントＣＶＤ法、直流プラズマＣＶＤ法、プラズマジェット法、燃焼法及び熱ＣＶＤ法等が知られている。
Ｈ．Ｋａｗａｒａｄａ、他４名，「Ｈｅｔｅｒｏｅｐｉｔａｘｉａｌ ｇｒｏｗｔｈ ｏｆ ｈｉｇｈｌｙ ｏｒｉｅｎｔｅｄ ｄｉａｍｏｎｄ ｏｎ ｃｕｂｉｃ ｓｉｌｉｃｏｎ ｃａｒｂｉｄｅ」，"Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ"，（米国），１９９７年４月１５日，第８１巻，第８号，ｐ．３４９０－３４９３
Ｋａｚｕｋｉ Ｏｈｔｓｕｋａ、他３名，「Ｅｐｉｔａｘｉａｌ Ｇｒｏｗｔｈ ｏｆ Ｄｉａｍｏｎｄ ｏｎ Ｉｒｉｄｉｕｍ」，"Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ"，１９９３年８月１５日，第３５巻，第８Ｂ号，ｐ．Ｌ１０７２－Ｌ１０７４
Ｙｏｓｈｉｈｉｒｏ Ｓｈｉｎｔａｎｉ，「Ｇｒｏｗｔｈ ｏｆ Ｈｉｇｈｌｙ（１１１）－ｏｒｉｅｎｔｅｄ， ｈｉｇｈｌｙ ｃｏａｌｅｓｃｅｄ ｄｉａｍｏｎｄ ｆｉｌｍｓ ｏｎ ｐｌａｔｉｎｕｍ（１１１） ｓｕｒｆａｃｅ ： Ａ ｐｏｓｓｉｂｉｌｉｔｙ ｏｆ ｈｅｔｅｒｏｅｐｉｔａｘｙ」，"Ｊｏｕｒｎａｌ ｏｆ Ｍａｔｅｒｉａｌ Ｒｅｓｅａｒｃｈ"，１９９６年１１月，第１１巻，第１２号，ｐ．２９５５－２９５６
ダイヤモンドとＳｉの格子不整合率は約３４％である。このようにダイヤモンとシリコンは格子定数が大きく違うので、ＭＰＣＶＤ（Ｍｉｃｒｏｗａｖｅ Ｐｌａｓｍａ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法でダイヤモンド単結晶膜を形成する際に、ダイヤモンドとの格子不整合率が小さくなるようにＳｉＣ基板（非特許文献１）や金属Ｐｔ膜（非特許文献３）を用いる方法が提案されている。
さらに、ＭＰＣＶＤ工程中にシリコン単結晶基板にバイアス電圧を印加することによりシリコン単結晶基板上で炭化水素の分解を促進させて、３Ｃ－ＳｉＣ層にダイヤモンド核を形成してから、単結晶ダイヤモンド膜を形成する方法が採用されている。
さらに、ＭＰＣＶＤ工程中にシリコン単結晶基板にバイアス電圧を印加することによりシリコン単結晶基板上で炭化水素の分解を促進させて、３Ｃ－ＳｉＣ層にダイヤモンド核を形成してから、単結晶ダイヤモンド膜を形成する方法が採用されている。
しかし、上記の方法では３Ｃ－ＳｉＣのダイヤモンド核が形成しにくいため、３Ｃ－ＳｉＣのダイヤモンド核の面密度は１×１０８～１×１０１０／ｃｍ２程度で低く、単結晶ダイヤモンドの成長は困難である。更に、顕著な粒界の存在により表面の平坦性にも問題がある。
また、従来のマイクロ波プラズマＣＶＤ装置の成膜速度は、０．２μｍ／ｈｒ程度であり、数百μｍの膜厚を形成するためには、長時間気相合成を行わなければならず、製造コストが増加する。一方、投入電力が６０ｋＷ以上の大型のマイクロ波ＣＶＤ装置は、成膜速度が速く、厚膜化には適しているが、結晶面が配向したダイヤモンド膜を合成する技術に関しては、検討がなされていない。
従って、結晶面が配向し、粒界がなく、厚膜のダイヤモンド膜を、広い面積で気相合成する技術は、確立されていないのが現状である。
また、従来のマイクロ波プラズマＣＶＤ装置の成膜速度は、０．２μｍ／ｈｒ程度であり、数百μｍの膜厚を形成するためには、長時間気相合成を行わなければならず、製造コストが増加する。一方、投入電力が６０ｋＷ以上の大型のマイクロ波ＣＶＤ装置は、成膜速度が速く、厚膜化には適しているが、結晶面が配向したダイヤモンド膜を合成する技術に関しては、検討がなされていない。
従って、結晶面が配向し、粒界がなく、厚膜のダイヤモンド膜を、広い面積で気相合成する技術は、確立されていないのが現状である。
この他、シリコン単結晶基板を用いる場合には、Ｉｒのバッファ層を介する方法（非特許文献２）も提案されている。この方法では（１１１）又は（００１）の結晶面を有する貴金属の単体または合金の中間層（バッファ層）が形成することで、ダイヤモンド核の面密度を１×１０１１／ｃｍ２に上げて融合成長により単結晶ダイヤモンド膜を気相合成する。
しかし、基板からダイヤモンド膜が剥離してしまうという問題があり、更に、非特許文献１、３と同様、粒界が存在しない領域が小さい。
しかし、基板からダイヤモンド膜が剥離してしまうという問題があり、更に、非特許文献１、３と同様、粒界が存在しない領域が小さい。
さらに、特許文献１にはシリコン基板上にＳｉＣ単結晶膜を形成し、次にＳｉＣ単結晶膜上にＣＨ４ガスを供給しながらアモルファス炭素膜を形成した後、外部からエネルギーを付与することでアモルファス炭素膜を結晶化して単結晶ダイヤモンド膜に変化させ、さらに、ダイヤモンド単結晶膜をエピタキシャル成長させることが記載されている。
しかし、このようなアモルファス炭素膜に高エネルギーを付与して単結晶ダイヤモンド膜に変更する方法はｓｐ２構造からランダムにｓｐ３構造に変換させることになるので、ダイヤモンド核の配向性もランダムとなり、高配向性の単結晶ダイヤモンド膜とはならない。
しかし、このようなアモルファス炭素膜に高エネルギーを付与して単結晶ダイヤモンド膜に変更する方法はｓｐ２構造からランダムにｓｐ３構造に変換させることになるので、ダイヤモンド核の配向性もランダムとなり、高配向性の単結晶ダイヤモンド膜とはならない。
本発明はかかる問題点に鑑みてなされたものであって、高密度ダイヤモンド核が形成され、結晶配向性が優れており、膜中に粒界が存在しない、大面積の単結晶ダイヤモンド膜の形成方法を提供することを目的とする。
上記目的を達成するために、本発明は、単結晶シリコン基板上に単結晶ダイヤモンド膜を形成する方法であって、
前記単結晶シリコン基板として面方位が（１００）または（１１１）の単結晶シリコン基板を準備する第一工程と、
該第一工程で準備した前記単結晶シリコン基板に炭素含有雰囲気でＲＴＡ処理を行い、前記単結晶基板の表面に３Ｃ－ＳｉＣ単結晶膜を形成する第二工程と、
該第二工程後、炭素含有雰囲気でバイアス電圧を印加したマイクロ波プラズマＣＶＤ法により前記３Ｃ－ＳｉＣ単結晶膜からダイヤモンド核に変換して前記単結晶シリコン基板上に前記ダイヤモンド核を形成する第三工程と、
該第三工程後、炭素含有雰囲気でマイクロ波プラズマＣＶＤ法により前記単結晶シリコン基板上に単結晶ダイヤモンド膜を成長させる第四工程と、
を含むことを特徴とする単結晶ダイヤモンド膜の形成方法を提供する。
前記単結晶シリコン基板として面方位が（１００）または（１１１）の単結晶シリコン基板を準備する第一工程と、
該第一工程で準備した前記単結晶シリコン基板に炭素含有雰囲気でＲＴＡ処理を行い、前記単結晶基板の表面に３Ｃ－ＳｉＣ単結晶膜を形成する第二工程と、
該第二工程後、炭素含有雰囲気でバイアス電圧を印加したマイクロ波プラズマＣＶＤ法により前記３Ｃ－ＳｉＣ単結晶膜からダイヤモンド核に変換して前記単結晶シリコン基板上に前記ダイヤモンド核を形成する第三工程と、
該第三工程後、炭素含有雰囲気でマイクロ波プラズマＣＶＤ法により前記単結晶シリコン基板上に単結晶ダイヤモンド膜を成長させる第四工程と、
を含むことを特徴とする単結晶ダイヤモンド膜の形成方法を提供する。
このような本発明の単結晶ダイヤモンド膜の形成方法であれば、面方位が（１００）や（１１１）の単結晶シリコン基板を準備して用いることで、高配向性のダイヤモンド核を形成することができる。
またＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）処理で昇華法により単結晶シリコン基板の表面に３Ｃ－ＳｉＣ単結晶膜を形成するので、３Ｃ－ＳｉＣ単結晶膜の最表面の炭素濃度をシリコン濃度より高くすることができる。そして、このような３Ｃ－ＳｉＣ単結晶膜をダイヤモンド核に変換することで、単結晶シリコン基板上において、全面に均一に高密度のダイヤモンド核を形成することが可能となる。
また、３Ｃ－ＳｉＣ単結晶膜の表面に形成した高密度のダイヤモンド核は配向性が高いので、ｓｐ３構造のＳｉＣからｓｐ３構造のダイヤモンドへの変換が容易となる。
その結果、結晶面が配向し、粒界がなく、厚膜の単結晶ダイヤモンド膜を、広い面積で気相合成することが可能となる。
またＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）処理で昇華法により単結晶シリコン基板の表面に３Ｃ－ＳｉＣ単結晶膜を形成するので、３Ｃ－ＳｉＣ単結晶膜の最表面の炭素濃度をシリコン濃度より高くすることができる。そして、このような３Ｃ－ＳｉＣ単結晶膜をダイヤモンド核に変換することで、単結晶シリコン基板上において、全面に均一に高密度のダイヤモンド核を形成することが可能となる。
また、３Ｃ－ＳｉＣ単結晶膜の表面に形成した高密度のダイヤモンド核は配向性が高いので、ｓｐ３構造のＳｉＣからｓｐ３構造のダイヤモンドへの変換が容易となる。
その結果、結晶面が配向し、粒界がなく、厚膜の単結晶ダイヤモンド膜を、広い面積で気相合成することが可能となる。
このとき、前記第二工程において形成する前記３Ｃ－ＳｉＣ単結晶膜を、厚さが０．５ｎｍ以上１０ｎｍ以下であり、かつ、最表面の炭素濃度がＳｉ濃度より高い３Ｃ－ＳｉＣ単結晶膜とすることができる。
このような厚膜の３Ｃ－ＳｉＣ単結晶膜を形成すれば、単結晶シリコン基板表面からＳｉが昇華しにくくなり、より確実に３Ｃ－ＳｉＣ単結晶膜の最表面の炭素濃度をＳｉ濃度より高くすることができる。これにより、３Ｃ－ＳｉＣ単結晶膜の表面に高密度のダイヤモンド核をより確実に形成することが可能となる。
また、前記第二工程において、前記炭素含有雰囲気を０．５％以上１０％以下のＣＨ４含有雰囲気、熱処理温度を１１００℃以上１３５０℃以下とすることができる。
第二工程をこのような条件とすることにより、より確実に３Ｃ－ＳｉＣ単結晶膜を均一な面状態で形成することができるので、３Ｃ－ＳｉＣ単結晶膜を変換して形成するダイヤモンド核を、配向性の高いものとすることができる。
また、前記第三工程を行うとき、前記３Ｃ－ＳｉＣ単結晶膜を表面に形成した単結晶シリコン基板をマイクロ波プラズマＣＶＤ装置内に配置できる大きさに分割して行うことができる。
ダイヤモンド核の形成及び単結晶ダイヤモンド膜の成長はマイクロ波プラズマ法で行うので、表面に３Ｃ－ＳｉＣ単結晶膜が形成された単結晶シリコン基板をマイクロ波プラズマＣＶＤ装置内に配置できる大きさに分割すると良い。
また、前記第三工程において形成する前記ダイヤモンド核の平均面密度を、１×１０１１／ｃｍ２以上とすることができる。
このようにすれば、その後の単結晶ダイヤモンド膜の成長工程において、粒界のない単結晶ダイヤモンド膜を効果的に成長させて形成することができる。
また、前記第三工程において、前記炭素含有雰囲気を０．５％以上５．５％以下のＣＨ４含有雰囲気、バイアス電圧を４００Ｖ以上８００Ｖ以下、熱処理温度を９００℃以上１２００℃以下とすることができる。
第三工程をこのような条件とすることにより、ダイヤモンド核の平均面密度をより容易に高密度に制御することができる。例えば１×１０１１／ｃｍ２以上に制御することができる。
また、前記第四工程において、前記炭素含有雰囲気を０．５％以上５．５％以下のＣＨ４含有雰囲気、熱処理温度を８５０℃以上１１５０℃以下とすることができる。
第四工程をこのような条件とすることにより、より確実に、粒界のない、高配向性の厚膜の単結晶ダイヤモンド膜を形成することができる。
また、前記第四工程において成長させる前記単結晶ダイヤモンド膜の厚さを、５０μｍ以上とすることができきる。
本発明のダイヤモンド形成方法であれば、特には厚さが５０μｍ以上という厚いもので、かつ粒界がなく高配向性の単結晶ダイヤモンド膜を形成することができる。
本発明の単結晶ダイヤモンド膜の形成方法であれば、単結晶シリコン基板上に均一に高密度でダイヤモンド核を形成することができ、ひいては、粒界がなく、優れた結晶配向性を有する厚膜で大面積の単結晶ダイヤモンド膜を得ることができる。
本発明者らは前述した課題に対して鋭意検討を重ねた結果、単結晶シリコン基板の表面に３Ｃ－ＳｉＣ単結晶膜を形成し、この膜から、粒界がなく高い配向性かつ厚膜の単結晶ダイヤモンド膜を形成するためには、３Ｃ－ＳｉＣ単結晶膜からダイモンド核を形成する際に、ダイヤモンド核の面密度をより高密度にする必要があることを発想した。
そして、３Ｃ－ＳｉＣ単結晶膜をＲＴＡ処理で昇華法によって形成することで、３Ｃ－ＳｉＣ単結晶膜の最表面の炭素濃度をＳｉ濃度より高濃度とし、バイアス電圧を印加したＭＰＣＶＤ法で高密度のダイヤモンド核を形成できること、さらにはこれから、ＭＰＣＶＤ法で単結晶ダイヤモンド膜を成長させて形成することで、粒界がなく高配向性かつ厚膜の単結晶ダイヤモンド膜を形成できることを見出し、本発明を完成した。
そして、３Ｃ－ＳｉＣ単結晶膜をＲＴＡ処理で昇華法によって形成することで、３Ｃ－ＳｉＣ単結晶膜の最表面の炭素濃度をＳｉ濃度より高濃度とし、バイアス電圧を印加したＭＰＣＶＤ法で高密度のダイヤモンド核を形成できること、さらにはこれから、ＭＰＣＶＤ法で単結晶ダイヤモンド膜を成長させて形成することで、粒界がなく高配向性かつ厚膜の単結晶ダイヤモンド膜を形成できることを見出し、本発明を完成した。
以下、本発明についてより詳細に説明するが、本発明はこれらに限定されるものではない。
図１に本発明の単結晶ダイヤモンド膜の形成方法のフローを示す。大きく分けて４つの工程、すなわち、＜第一工程＞単結晶シリコン基板を準備する工程、＜第二工程＞３Ｃ－ＳｉＣ単結晶膜を形成する工程、＜第三工程＞ダイヤモンド核の形成工程、＜第四工程＞単結晶ダイヤモンド膜を成長させる工程、からなっている。以下、各工程について詳述する。
図１に本発明の単結晶ダイヤモンド膜の形成方法のフローを示す。大きく分けて４つの工程、すなわち、＜第一工程＞単結晶シリコン基板を準備する工程、＜第二工程＞３Ｃ－ＳｉＣ単結晶膜を形成する工程、＜第三工程＞ダイヤモンド核の形成工程、＜第四工程＞単結晶ダイヤモンド膜を成長させる工程、からなっている。以下、各工程について詳述する。
＜第一工程＞単結晶シリコン基板を準備する工程
面方位が（１００）または（１１１）の単結晶シリコン基板を準備する。
配向成長はダイヤモンドの最も速い成長方位に依存する。面方位（１００）と（１１１）は成長が速い面であるので、このような面方位の単結晶シリコン基板を用いることで高配向性のダイヤモンド核を形成することができる。
面方位が（１００）または（１１１）の単結晶シリコン基板を準備する。
配向成長はダイヤモンドの最も速い成長方位に依存する。面方位（１００）と（１１１）は成長が速い面であるので、このような面方位の単結晶シリコン基板を用いることで高配向性のダイヤモンド核を形成することができる。
＜第二工程＞３Ｃ－ＳｉＣ単結晶膜を形成する工程
ＲＴＡ処理を行うことで昇華法により単結晶シリコン基板の表面に３Ｃ－ＳｉＣ単結晶膜を形成する。なお、ＲＴＡ処理に使用する装置は特に限定されず、例えば従来から使用しているＲＴＡ装置を用いることができる。
ＲＴＡ装置の石英チャンバー内に単結晶シリコン基板を配置し、Ａｒガスや水素ガス等をキャリアガスとした炭素含有雰囲気とし、ＲＴＡ処理を施す。
ＲＴＡ処理を行うことで昇華法により単結晶シリコン基板の表面に３Ｃ－ＳｉＣ単結晶膜を形成する。なお、ＲＴＡ処理に使用する装置は特に限定されず、例えば従来から使用しているＲＴＡ装置を用いることができる。
ＲＴＡ装置の石英チャンバー内に単結晶シリコン基板を配置し、Ａｒガスや水素ガス等をキャリアガスとした炭素含有雰囲気とし、ＲＴＡ処理を施す。
このとき、形成する３Ｃ－ＳｉＣ単結晶膜の膜厚は特に限定されないが、例えば０．５ｎｍ以上１０ｎｍ以下とすることができる。
３Ｃ－ＳｉＣ単結晶の膜厚が０．５ｎｍ以上であれば、３Ｃ－ＳｉＣ単結晶膜の最表面の炭素濃度をより確実にＳｉ濃度より高くすることができる。そして次の第三工程での高密度のダイヤモンド核の形成がより確実なものとなる。ＲＴＡ処理を用いた昇華法による３Ｃ－ＳｉＣ単結晶膜の形成では３Ｃ－ＳｉＣ単結晶膜の厚さが厚くなるに従い、単結晶シリコン基板界面から反応表面に供給されるＳｉ量が少なくなって、３Ｃ－ＳｉＣ単結晶膜の最表面の炭素濃度が高くなっていく。この炭素濃度の観点からすると１０ｎｍもあれば十分であり、また、１０ｎｍより厚くなると３Ｃ－ＳｉＣ単結晶膜の成長が停止する。
３Ｃ－ＳｉＣ単結晶の膜厚が０．５ｎｍ以上であれば、３Ｃ－ＳｉＣ単結晶膜の最表面の炭素濃度をより確実にＳｉ濃度より高くすることができる。そして次の第三工程での高密度のダイヤモンド核の形成がより確実なものとなる。ＲＴＡ処理を用いた昇華法による３Ｃ－ＳｉＣ単結晶膜の形成では３Ｃ－ＳｉＣ単結晶膜の厚さが厚くなるに従い、単結晶シリコン基板界面から反応表面に供給されるＳｉ量が少なくなって、３Ｃ－ＳｉＣ単結晶膜の最表面の炭素濃度が高くなっていく。この炭素濃度の観点からすると１０ｎｍもあれば十分であり、また、１０ｎｍより厚くなると３Ｃ－ＳｉＣ単結晶膜の成長が停止する。
また、この第二工程では炭素含有雰囲気でのＲＴＡ処理であればよく、その条件は特に限定されないが、例えば、炭素含有雰囲気：０．５％以上１０％以下のＣＨ４含有雰囲気、熱処理温度：１１００℃以上１３５０℃以下とすることができる。
炭素含有雰囲気において、ＣＨ４が０．５％以上であれば、単結晶シリコン基板の表面に均一な３Ｃ－ＳｉＣ単結晶膜を成長させることができずに「島状」の不連続な３Ｃ－ＳｉＣ単結晶膜となるのを効果的に防ぐことができる。言い換えれば、面状態がより均一な３Ｃ－ＳｉＣ単結晶膜を形成することができ、次の第三工程で配向性の高いダイヤモンド核の形成をより確実に行うことができる。一方、ＣＨ４が１０％以下の場合であれば、３Ｃ－ＳｉＣ単結晶膜の形成には特に問題もないし、またＲＴＡ装置の石英チャンバーの表面が汚れ易くなるのを抑制することができる。
なお、炭素含有雰囲気とするための導入ガスはＣＨ４に限らず、Ｃ２Ｈ６やＣ３Ｈ８などでも良い。これは第二工程のみならず、後述の第三工程、第四工程でも同様である。
炭素含有雰囲気において、ＣＨ４が０．５％以上であれば、単結晶シリコン基板の表面に均一な３Ｃ－ＳｉＣ単結晶膜を成長させることができずに「島状」の不連続な３Ｃ－ＳｉＣ単結晶膜となるのを効果的に防ぐことができる。言い換えれば、面状態がより均一な３Ｃ－ＳｉＣ単結晶膜を形成することができ、次の第三工程で配向性の高いダイヤモンド核の形成をより確実に行うことができる。一方、ＣＨ４が１０％以下の場合であれば、３Ｃ－ＳｉＣ単結晶膜の形成には特に問題もないし、またＲＴＡ装置の石英チャンバーの表面が汚れ易くなるのを抑制することができる。
なお、炭素含有雰囲気とするための導入ガスはＣＨ４に限らず、Ｃ２Ｈ６やＣ３Ｈ８などでも良い。これは第二工程のみならず、後述の第三工程、第四工程でも同様である。
さらに、熱処理温度を１１００℃以上とすることで成膜速度も良く、効率よく厚い３Ｃ－ＳｉＣ単結晶膜を形成することができる。一方、熱処理温度が１３５０℃以下であれば、熱処理温度が高すぎて炭素の分解が速くなり、ＲＴＡ装置の石英チャンバーが汚れるのを抑制することができる。
また昇温速度や降温速度、上記熱処理温度での保持時間などは特に限定されない。例えば、１０～５０℃／ｓｅｃでの昇温速度・降温速度とし、１～１００ｓｅｃでの保持時間とすることができる。形成する膜厚等により適宜決定できる。
また昇温速度や降温速度、上記熱処理温度での保持時間などは特に限定されない。例えば、１０～５０℃／ｓｅｃでの昇温速度・降温速度とし、１～１００ｓｅｃでの保持時間とすることができる。形成する膜厚等により適宜決定できる。
＜第三工程＞ダイヤモンド核の形成工程
炭素含有雰囲気でバイアス電圧を印加したＭＰＣＶＤ法により、第二工程で形成した３Ｃ－ＳｉＣ単結晶膜からダイヤモンド核へと変換し、単結晶シリコン基板上にダイヤモンド核を形成する。なお、ＭＰＣＶＤ法による処理の際に使用する装置は特に限定されず、例えば従来から使用しているＭＰＣＶＤ装置を用いることができる。
ダイヤモンド核の炭素原子は、３Ｃ－ＳｉＣ単結晶膜の炭素原子の他に炭素含有雰囲気中からも供給される。また、３Ｃ－ＳｉＣ単結晶膜中のＳｉ原子はキャリアガスと共に装置外へ排出される。
ここでまず、ＭＰＣＶＤ装置と処理対象のサイズの関係上、必要であれば、第二工程で表面に３Ｃ－ＳｉＣ単結晶膜を形成した単結晶シリコン基板を分割することができる。例えば２０ｍｍ□程度に分割してＭＰＣＶＤ装置内に配置することができるが、分割サイズは適宜決定することができる。当然、可能であれば分割せずに基板全体をＭＰＣＶＤ装置内に配置して処理しても良く、最終的に、より大面積の単結晶ダイヤモンド膜を得ることができる。
炭素含有雰囲気でバイアス電圧を印加したＭＰＣＶＤ法により、第二工程で形成した３Ｃ－ＳｉＣ単結晶膜からダイヤモンド核へと変換し、単結晶シリコン基板上にダイヤモンド核を形成する。なお、ＭＰＣＶＤ法による処理の際に使用する装置は特に限定されず、例えば従来から使用しているＭＰＣＶＤ装置を用いることができる。
ダイヤモンド核の炭素原子は、３Ｃ－ＳｉＣ単結晶膜の炭素原子の他に炭素含有雰囲気中からも供給される。また、３Ｃ－ＳｉＣ単結晶膜中のＳｉ原子はキャリアガスと共に装置外へ排出される。
ここでまず、ＭＰＣＶＤ装置と処理対象のサイズの関係上、必要であれば、第二工程で表面に３Ｃ－ＳｉＣ単結晶膜を形成した単結晶シリコン基板を分割することができる。例えば２０ｍｍ□程度に分割してＭＰＣＶＤ装置内に配置することができるが、分割サイズは適宜決定することができる。当然、可能であれば分割せずに基板全体をＭＰＣＶＤ装置内に配置して処理しても良く、最終的に、より大面積の単結晶ダイヤモンド膜を得ることができる。
ところでダイヤモンド核は三次元構造のｓｐ３構造である。３Ｃ－ＳｉＣも同じｓｐ３構造であるので、３Ｃ－ＳｉＣからダイヤモンド核に変換する方法であれば低エネルギーでもダイヤモンド核に形成することが可能となる。
このとき、ＭＰＣＶＤ装置のチャンバー内に第二工程後の基板（あるいは該基板を分割したもの）を配置し、Ａｒガスや水素ガス等をキャリアガスとした炭素含有雰囲気とし、第二工程で得た表面の炭素濃度がＳｉ濃度より高い３Ｃ－ＳｉＣ単結晶膜を有する基板にバイアス電圧を印加しながら、ＭＰＣＶＤ法でその３Ｃ－ＳｉＣ単結晶膜をダイヤモンド核に変換すると、ダイヤモンド核への変換がより効率的となり、高密度のダイヤモンド核をより効率良く形成することが可能となる。
このとき、ＭＰＣＶＤ装置のチャンバー内に第二工程後の基板（あるいは該基板を分割したもの）を配置し、Ａｒガスや水素ガス等をキャリアガスとした炭素含有雰囲気とし、第二工程で得た表面の炭素濃度がＳｉ濃度より高い３Ｃ－ＳｉＣ単結晶膜を有する基板にバイアス電圧を印加しながら、ＭＰＣＶＤ法でその３Ｃ－ＳｉＣ単結晶膜をダイヤモンド核に変換すると、ダイヤモンド核への変換がより効率的となり、高密度のダイヤモンド核をより効率良く形成することが可能となる。
ＭＰＣＶＤの条件は、第二工程で形成した３Ｃ－ＳｉＣ単結晶膜の膜厚等に応じて適宜決定できるが、例えば炭素含有雰囲気：０．５％以上５．５％以下のＣＨ４含有雰囲気、バイアス電圧：４００Ｖ以上８００Ｖ以下、熱処理温度：９００℃以上１２００℃以下とすることができる。
このとき、特に炭素含有雰囲気においてＣＨ４が０．５％以上であり、バイアス電圧が４００Ｖ以上であり、また、熱処理温度が９００℃以上であれば、より確実にダイヤモンド核を高密度に形成することができる。一方、ＣＨ４が５．５％以下であり、バイアス電圧が８００Ｖ以下であり、また、熱処理温度が１２００℃以下であれば、より確実にダイヤモンド核を高配向性の結晶性に制御することができる。
このような条件により、３Ｃ－ＳｉＣ単結晶膜から変換形成するダイヤモンド核の平均面密度をより容易に高密度に制御することができ、特には１×１０１１／ｃｍ２以上に制御することができる。１×１０１１／ｃｍ２以上であれば、次の第四工程においてより確実に粒界のない単結晶ダイヤモンド膜を成長させることができる。なお、ダイヤモンド核の平均面密度の上限値は限定されず、高ければ高いほど良い。
このとき、特に炭素含有雰囲気においてＣＨ４が０．５％以上であり、バイアス電圧が４００Ｖ以上であり、また、熱処理温度が９００℃以上であれば、より確実にダイヤモンド核を高密度に形成することができる。一方、ＣＨ４が５．５％以下であり、バイアス電圧が８００Ｖ以下であり、また、熱処理温度が１２００℃以下であれば、より確実にダイヤモンド核を高配向性の結晶性に制御することができる。
このような条件により、３Ｃ－ＳｉＣ単結晶膜から変換形成するダイヤモンド核の平均面密度をより容易に高密度に制御することができ、特には１×１０１１／ｃｍ２以上に制御することができる。１×１０１１／ｃｍ２以上であれば、次の第四工程においてより確実に粒界のない単結晶ダイヤモンド膜を成長させることができる。なお、ダイヤモンド核の平均面密度の上限値は限定されず、高ければ高いほど良い。
＜第四工程＞単結晶ダイヤモンド膜の成長工程
次に、炭素含有雰囲気のＭＰＣＶＤ法により単結晶シリコン基板上に単結晶ダイヤモンド膜を成長させる。第三工程と同様のＭＰＣＶＤ装置を用いることができる。
このときのＭＰＣＶＤの条件としては、例えば炭素含有雰囲気：０．５％以上５．５％以下のＣＨ４含有雰囲気、熱処理温度：８５０℃以上１１５０℃以下とすることができる。
炭素含有雰囲気においてＣＨ４が０．５％以上であり、熱処理温度が８５０℃以上の場合は、単結晶ダイヤモンド膜の成長速度が速く厚膜の単結晶ダイヤモンド膜を形成するのに効果的である。一方、ＣＨ４が５．５％以下であり、熱処理温度が１１５０℃以下であれば、膜成長が速くなりすぎることもなく、高配向性の結晶性に制御することも十分可能である。
次に、炭素含有雰囲気のＭＰＣＶＤ法により単結晶シリコン基板上に単結晶ダイヤモンド膜を成長させる。第三工程と同様のＭＰＣＶＤ装置を用いることができる。
このときのＭＰＣＶＤの条件としては、例えば炭素含有雰囲気：０．５％以上５．５％以下のＣＨ４含有雰囲気、熱処理温度：８５０℃以上１１５０℃以下とすることができる。
炭素含有雰囲気においてＣＨ４が０．５％以上であり、熱処理温度が８５０℃以上の場合は、単結晶ダイヤモンド膜の成長速度が速く厚膜の単結晶ダイヤモンド膜を形成するのに効果的である。一方、ＣＨ４が５．５％以下であり、熱処理温度が１１５０℃以下であれば、膜成長が速くなりすぎることもなく、高配向性の結晶性に制御することも十分可能である。
以上のような条件で形成することにより、粒界がなく高配向性の単結晶ダイヤモン膜をより確実に形成することができる。しかも厚膜で大面積の単結晶ダイヤモンド膜を得ることも十分可能である。特には５０μｍ以上という厚い単結晶ダイヤモン膜を形成することができる。なお、１００μｍの厚さもあれば十分である。単結晶シリコン基板の表面に僅かな厚さの３Ｃ－ＳｉＣ単結晶膜が変換されずに残り、その上に厚い単結晶ダイヤモンド膜が形成されたものを得ることができる。
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらの例によって限定されるものではない。
（実施例１）
以下のようにして図１に示す本発明の単結晶ダイヤモンド膜の形成方法によりダイヤモンド膜の形成を行った。
＜第一工程＞直径２００ｍｍ、面方位（１００）の単結晶シリコン基板を用意した。
＜第二工程＞ＲＴＡ装置（装置名：マトソン・テクノロジー社製 ＡＳＴ２８００）を用い、下記条件でＲＴＡ処理により膜厚３ｎｍの３Ｃ－ＳｉＣ単結晶膜の形成を行った。
炭素含有雰囲気：Ａｒ＋Ｈ２雰囲気で１．４％のＣＨ４を含む
熱処理温度：１２００℃／１０ｓｅｃ、昇温速度：２５℃／ｓｅｃ・降温速度：３３℃／ｓｅｃ
＜第三工程＞第二工程後の３Ｃ－ＳｉＣ単結晶膜付きの単結晶シリコン基板を劈開して２０ｍｍ□に分割した。
その後、ＭＰＣＶＤ装置（装置名：日本高周波株式会社製 マイクロ波ダイヤモンド成膜装置）を用い、表１に示す条件でバイアスを印加しつつＭＰＣＶＤ法による３Ｃ－ＳｉＣ単結晶膜からダイヤモンド核への変換形成を行った。
（実施例１）
以下のようにして図１に示す本発明の単結晶ダイヤモンド膜の形成方法によりダイヤモンド膜の形成を行った。
＜第一工程＞直径２００ｍｍ、面方位（１００）の単結晶シリコン基板を用意した。
＜第二工程＞ＲＴＡ装置（装置名：マトソン・テクノロジー社製 ＡＳＴ２８００）を用い、下記条件でＲＴＡ処理により膜厚３ｎｍの３Ｃ－ＳｉＣ単結晶膜の形成を行った。
炭素含有雰囲気：Ａｒ＋Ｈ２雰囲気で１．４％のＣＨ４を含む
熱処理温度：１２００℃／１０ｓｅｃ、昇温速度：２５℃／ｓｅｃ・降温速度：３３℃／ｓｅｃ
＜第三工程＞第二工程後の３Ｃ－ＳｉＣ単結晶膜付きの単結晶シリコン基板を劈開して２０ｍｍ□に分割した。
その後、ＭＰＣＶＤ装置（装置名：日本高周波株式会社製 マイクロ波ダイヤモンド成膜装置）を用い、表１に示す条件でバイアスを印加しつつＭＰＣＶＤ法による３Ｃ－ＳｉＣ単結晶膜からダイヤモンド核への変換形成を行った。
［ダイヤモンド核の評価］
ここで、第三工程で形成したダイヤモンド核の平均面密度を測定した。測定はＳＥＭ（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）と計算ソフト（ＷｉｎＲＯＯＦ ２０１８）を用いて行った。その結果、平均面密度は約２×１０１２／ｃｍ２であった（測定の上限値）。ＳＥＭによる、ダイヤモンド核が形成された基板表面の観察図を図２に示す。
また、ＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による、ダイヤモンド核が形成された基板表層の断面を図３に示す。このときのダイヤモンドの結晶核の形態はピラミッド型であることが確認された。
また、上記条件で生成されたダイヤモンド核をＲａｍａｎ分光で評価した。その結果を図４に示す。Ｒａｍａｎ Ｓｈｉｆｔが１３３３ｃｍ－１の位置にピークが見られ、ダイヤモンド核であることが確認された。
ここで、第三工程で形成したダイヤモンド核の平均面密度を測定した。測定はＳＥＭ（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）と計算ソフト（ＷｉｎＲＯＯＦ ２０１８）を用いて行った。その結果、平均面密度は約２×１０１２／ｃｍ２であった（測定の上限値）。ＳＥＭによる、ダイヤモンド核が形成された基板表面の観察図を図２に示す。
また、ＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による、ダイヤモンド核が形成された基板表層の断面を図３に示す。このときのダイヤモンドの結晶核の形態はピラミッド型であることが確認された。
また、上記条件で生成されたダイヤモンド核をＲａｍａｎ分光で評価した。その結果を図４に示す。Ｒａｍａｎ Ｓｈｉｆｔが１３３３ｃｍ－１の位置にピークが見られ、ダイヤモンド核であることが確認された。
＜第四工程＞表２に示す条件でＭＰＣＶＤ法により、２０ｍｍ□サイズでの単結晶ダイヤモンド膜の成長を行った。
［単結晶ダイヤモンド膜の評価］
図５に形成した２０ｍｍ□サイズの単結晶ダイヤモンド膜を示す。
また、図６のＲａｍａｎ分光での評価結果に示すように、Ｒａｍａｎ Ｓｈｉｆｔが１３３３ｃｍ－１の位置にピークが見られ、高純度の単結晶ダイヤモンド膜が確認された。
また、図７のＳＥＭによる単結晶ダイヤモンド膜表面の観察図に示すように、異常成長は確認されず、顕著な結晶粒界は観察されなかった。
また、成長した単結晶ダイヤモンド膜を劈開し、ＳＥＭ観察した結果を図８に示す。図８から分かるように、膜厚が１０４μｍであることが確認された。第三工程で３Ｃ－ＳｉＣ単結晶膜からダイヤモンド核に変換されずに残った極めて薄い３Ｃ－ＳｉＣ単結晶膜上に単結晶ダイヤモンド膜が形成されているのが分かる。
図５に形成した２０ｍｍ□サイズの単結晶ダイヤモンド膜を示す。
また、図６のＲａｍａｎ分光での評価結果に示すように、Ｒａｍａｎ Ｓｈｉｆｔが１３３３ｃｍ－１の位置にピークが見られ、高純度の単結晶ダイヤモンド膜が確認された。
また、図７のＳＥＭによる単結晶ダイヤモンド膜表面の観察図に示すように、異常成長は確認されず、顕著な結晶粒界は観察されなかった。
また、成長した単結晶ダイヤモンド膜を劈開し、ＳＥＭ観察した結果を図８に示す。図８から分かるように、膜厚が１０４μｍであることが確認された。第三工程で３Ｃ－ＳｉＣ単結晶膜からダイヤモンド核に変換されずに残った極めて薄い３Ｃ－ＳｉＣ単結晶膜上に単結晶ダイヤモンド膜が形成されているのが分かる。
（比較例１）
第二工程の３Ｃ－ＳｉＣ単結晶膜の形成をＣＶＤ法で行ったこと以外は実施例１と同じ条件で単結晶ダイヤモンド膜の成長を行った。
このときのＣＶＤ条件は、ＣＨ４雰囲気中で９００～１１００℃で５ｍｉｎとした。これにより約１００ｎｍのＳｉＣ層を単結晶シリコン基板上に形成した。
そして、実施例１の第三工程と同じ条件でダイヤモンド核を形成したところ、平均面密度は約１×１０８／ｃｍ２となり、ダイヤモンド核を高密度に形成することができなかった。
また、実施例１の第四工程と同じ条件で成長させた単結晶ダイヤモンド膜は粒界が存在する島状であり、均一な単結晶ダイヤモンド膜を形成することができなかった。
第二工程の３Ｃ－ＳｉＣ単結晶膜の形成をＣＶＤ法で行ったこと以外は実施例１と同じ条件で単結晶ダイヤモンド膜の成長を行った。
このときのＣＶＤ条件は、ＣＨ４雰囲気中で９００～１１００℃で５ｍｉｎとした。これにより約１００ｎｍのＳｉＣ層を単結晶シリコン基板上に形成した。
そして、実施例１の第三工程と同じ条件でダイヤモンド核を形成したところ、平均面密度は約１×１０８／ｃｍ２となり、ダイヤモンド核を高密度に形成することができなかった。
また、実施例１の第四工程と同じ条件で成長させた単結晶ダイヤモンド膜は粒界が存在する島状であり、均一な単結晶ダイヤモンド膜を形成することができなかった。
（比較例２）
第三工程のダイヤモンド核の形成工程を、バイアス電圧を印加せずに行ったこと以外は実施例１と同じ条件で単結晶ダイヤモンド膜の成長を行った。
その結果、平均面密度は１×１０４／ｃｍ２未満となり、ダイヤモンド核を高密度に形成することができなかった。
また、実施例１の第四工程と同じ条件で成長させた単結晶ダイヤモンド膜は粒界が存在する島状であり、均一な単結晶ダイヤモンド膜を形成することができなかった。
第三工程のダイヤモンド核の形成工程を、バイアス電圧を印加せずに行ったこと以外は実施例１と同じ条件で単結晶ダイヤモンド膜の成長を行った。
その結果、平均面密度は１×１０４／ｃｍ２未満となり、ダイヤモンド核を高密度に形成することができなかった。
また、実施例１の第四工程と同じ条件で成長させた単結晶ダイヤモンド膜は粒界が存在する島状であり、均一な単結晶ダイヤモンド膜を形成することができなかった。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
Claims (7)
- 単結晶シリコン基板上に単結晶ダイヤモンド膜を形成する方法であって、
前記単結晶シリコン基板として面方位が（１００）または（１１１）の単結晶シリコン基板を準備する第一工程と、
該第一工程で準備した前記単結晶シリコン基板に炭素含有雰囲気でＲＴＡ処理を行い、前記単結晶シリコン基板の表面に、厚さが０．５ｎｍ以上１０ｎｍ以下であり、かつ、最表面の炭素濃度がＳｉ濃度より高い３Ｃ－ＳｉＣ単結晶膜を形成する第二工程と、
該第二工程後、炭素含有雰囲気でバイアス電圧を印加したマイクロ波プラズマＣＶＤ法により前記３Ｃ－ＳｉＣ単結晶膜からダイヤモンド核に変換して前記単結晶シリコン基板上に前記ダイヤモンド核を形成する第三工程と、
該第三工程後、炭素含有雰囲気でマイクロ波プラズマＣＶＤ法により前記単結晶シリコン基板上に単結晶ダイヤモンド膜を成長させる第四工程と、
を含むことを特徴とする単結晶ダイヤモンド膜の形成方法。 - 前記第二工程において、前記炭素含有雰囲気を０．５％以上１０％以下のＣＨ４含有雰囲気、熱処理温度を１１００℃以上１３５０℃以下とすることを特徴とする請求項１に記載の単結晶ダイヤモンド膜の形成方法。
- 前記第三工程を行うとき、前記３Ｃ－ＳｉＣ単結晶膜を表面に形成した単結晶シリコン基板をマイクロ波プラズマＣＶＤ装置内に配置できる大きさに分割して行うことを特徴とする請求項１または請求項２に記載の単結晶ダイヤモンド膜の形成方法。
- 前記第三工程において形成する前記ダイヤモンド核の平均面密度を、１×１０１１／ｃｍ２以上とすることを特徴とする請求項１から請求項３のいずれか一項に記載の単結晶ダイヤモンド膜の形成方法。
- 前記第三工程において、前記炭素含有雰囲気を０．５％以上５．５％以下のＣＨ４含有雰囲気、バイアス電圧を４００Ｖ以上８００Ｖ以下、熱処理温度を９００℃以上１２００℃以下とすることを特徴とする請求項１から請求項４のいずれか一項に記載の単結晶ダイヤモンド膜の形成方法。
- 前記第四工程において、前記炭素含有雰囲気を０．５％以上５．５％以下のＣＨ４含有雰囲気、熱処理温度を８５０℃以上１１５０℃以下とすることを特徴とする請求項１から請求項５のいずれか一項に記載の単結晶ダイヤモンド膜の形成方法。
- 前記第四工程において成長させる前記単結晶ダイヤモンド膜の厚さを、５０μｍ以上とすることを特徴とする請求項１から請求項６のいずれか一項に記載の単結晶ダイヤモンド膜の形成方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021196363A JP7711575B2 (ja) | 2021-12-02 | 2021-12-02 | 単結晶ダイヤモンド膜の形成方法 |
| CN202280079624.XA CN118556140A (zh) | 2021-12-02 | 2022-10-31 | 单晶金刚石膜的形成方法 |
| PCT/JP2022/040822 WO2023100578A1 (ja) | 2021-12-02 | 2022-10-31 | 単結晶ダイヤモンド膜の形成方法 |
| EP22901011.1A EP4442867A4 (en) | 2021-12-02 | 2022-10-31 | METHOD FOR FORMING A MONOCRYSTALLINE DIAMOND FILM |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021196363A JP7711575B2 (ja) | 2021-12-02 | 2021-12-02 | 単結晶ダイヤモンド膜の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2023082528A JP2023082528A (ja) | 2023-06-14 |
| JP7711575B2 true JP7711575B2 (ja) | 2025-07-23 |
Family
ID=86611904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021196363A Active JP7711575B2 (ja) | 2021-12-02 | 2021-12-02 | 単結晶ダイヤモンド膜の形成方法 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP4442867A4 (ja) |
| JP (1) | JP7711575B2 (ja) |
| CN (1) | CN118556140A (ja) |
| WO (1) | WO2023100578A1 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021180225A (ja) | 2020-05-12 | 2021-11-18 | 信越半導体株式会社 | 半導体基板の製造方法、ｓｏｉウェーハの製造方法及びｓｏｉウェーハ |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07130981A (ja) * | 1993-11-01 | 1995-05-19 | Canon Inc | 半導体電子放出素子およびその形成方法 |
| JP3637926B2 (ja) | 1995-03-02 | 2005-04-13 | 日本タングステン株式会社 | ダイアモンド単結晶膜の製造方法 |
-
2021
- 2021-12-02 JP JP2021196363A patent/JP7711575B2/ja active Active
-
2022
- 2022-10-31 EP EP22901011.1A patent/EP4442867A4/en active Pending
- 2022-10-31 WO PCT/JP2022/040822 patent/WO2023100578A1/ja not_active Ceased
- 2022-10-31 CN CN202280079624.XA patent/CN118556140A/zh active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021180225A (ja) | 2020-05-12 | 2021-11-18 | 信越半導体株式会社 | 半導体基板の製造方法、ｓｏｉウェーハの製造方法及びｓｏｉウェーハ |
Non-Patent Citations (1)
| Title |
|---|
| 川原田洋 他，β-ＳｉＣをバッファ層としたＳｉ(001)基板上でのダイヤモンド・ヘテロエピタキシャル成長，日本結晶成長学会誌，1995年，Vol.22,No.4，p.334-339 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN118556140A (zh) | 2024-08-27 |
| WO2023100578A1 (ja) | 2023-06-08 |
| EP4442867A4 (en) | 2026-03-11 |
| JP2023082528A (ja) | 2023-06-14 |
| EP4442867A1 (en) | 2024-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100984261B1 (ko) | SiC 결정의 제조 방법 및 SiC 결정 | |
| JP5316612B2 (ja) | 炭化珪素半導体エピタキシャル基板の製造方法 | |
| CN110663099B (zh) | SiC外延晶片及其制造方法 | |
| JPH06216050A (ja) | 単結晶炭化ケイ素層を有するウエーハの製造方法 | |
| CN108538707B (zh) | 一种二维黑磷晶体制备方法 | |
| JP7290135B2 (ja) | 半導体基板の製造方法及びｓｏｉウェーハの製造方法 | |
| JP4946264B2 (ja) | 炭化珪素半導体エピタキシャル基板の製造方法 | |
| JP7259906B2 (ja) | ヘテロエピタキシャルウェーハの製造方法 | |
| CN106169497B (zh) | 碳化硅基板以及碳化硅基板的制造方法 | |
| JP7647849B2 (ja) | 炭化ケイ素半導体エピタキシャル基板 | |
| JP2006321696A (ja) | 炭化珪素単結晶の製造方法 | |
| Michaud et al. | Original 3C-SiC micro-structure on a 3C–SiC pseudo-substrate | |
| JP7711575B2 (ja) | 単結晶ダイヤモンド膜の形成方法 | |
| JP5545567B2 (ja) | 単結晶ダイヤモンド成長用の基材及び単結晶ダイヤモンドの製造方法 | |
| EP4653588A1 (en) | Method for manufacturing 3c-sic single-crystal epitaxial substrate, method for manufacturing 3c-sic free-standing substrate, and 3c-sic single-crystal epitaxial substrate | |
| JP7218832B1 (ja) | ヘテロエピタキシャルウェーハの製造方法 | |
| JP4311217B2 (ja) | ３Ｃ−ＳｉＣ結晶の成長方法 | |
| JP2013035731A (ja) | 単結晶炭化シリコン膜の製造方法及び単結晶炭化シリコン膜付き基板の製造方法 | |
| KR20230104380A (ko) | 입실론 갈륨 옥사이드 에피택셜 기판 제조 방법 및 그에 의해 제조된 입실론 갈륨 옥사이드 에피택셜 기판 | |
| JP6958042B2 (ja) | 単結晶基板、単結晶基板の製造方法および炭化ケイ素基板 | |
| JP2739469B2 (ja) | ＳｉＣ膜の成長方法 | |
| JP2002261011A (ja) | デバイス用多層構造基板 | |
| Yaita et al. | 1.5 Heteroepitaxy of diamond on SiC | |
| KR102401334B1 (ko) | 그래핀과 하이브리드화에 의한 다이아몬드의 밴드갭 제어방법 | |
| WO2019009182A1 (ja) | 単結晶基板、単結晶基板の製造方法および炭化ケイ素基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221101 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20231122 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20250204 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20250319 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20250610 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20250623 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7711575 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |