JP7714577B2 - 表示装置、表示モジュール、及び表示装置の作製方法 - Google Patents
表示装置、表示モジュール、及び表示装置の作製方法Info
- Publication number
- JP7714577B2 JP7714577B2 JP2022566511A JP2022566511A JP7714577B2 JP 7714577 B2 JP7714577 B2 JP 7714577B2 JP 2022566511 A JP2022566511 A JP 2022566511A JP 2022566511 A JP2022566511 A JP 2022566511A JP 7714577 B2 JP7714577 B2 JP 7714577B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- light
- conductive layer
- conductive
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/875—Arrangements for extracting light from the devices
- H10K59/876—Arrangements for extracting light from the devices comprising a resonant cavity structure, e.g. Bragg reflector pair
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B33/00—Electroluminescent light sources
- H05B33/02—Details
- H05B33/06—Electrode terminals
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B33/00—Electroluminescent light sources
- H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B33/00—Electroluminescent light sources
- H05B33/12—Light sources with substantially two-dimensional [2D] radiating surfaces
- H05B33/14—Light sources with substantially two-dimensional [2D] radiating surfaces characterised by the chemical or physical composition or the arrangement of the electroluminescent material, or by the simultaneous addition of the electroluminescent material in or onto the light source
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B33/00—Electroluminescent light sources
- H05B33/12—Light sources with substantially two-dimensional [2D] radiating surfaces
- H05B33/22—Light sources with substantially two-dimensional [2D] radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B33/00—Electroluminescent light sources
- H05B33/12—Light sources with substantially two-dimensional [2D] radiating surfaces
- H05B33/22—Light sources with substantially two-dimensional [2D] radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers
- H05B33/24—Light sources with substantially two-dimensional [2D] radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers of metallic reflective layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B33/00—Electroluminescent light sources
- H05B33/12—Light sources with substantially two-dimensional [2D] radiating surfaces
- H05B33/26—Light sources with substantially two-dimensional [2D] radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
- H05B33/28—Light sources with substantially two-dimensional [2D] radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode of translucent electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/1201—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/30—Devices specially adapted for multicolour light emission
- H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/805—Electrodes
- H10K59/8051—Anodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/805—Electrodes
- H10K59/8051—Anodes
- H10K59/80518—Reflective anodes, e.g. ITO combined with thick metallic layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/805—Electrodes
- H10K59/8052—Cathodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/875—Arrangements for extracting light from the devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/60—Forming conductive regions or layers, e.g. electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K2102/00—Constructional details relating to the organic devices covered by this subclass
- H10K2102/301—Details of OLEDs
- H10K2102/351—Thickness
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/30—Devices specially adapted for multicolour light emission
- H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Geometry (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
本発明の一態様は、表示装置、及び表示モジュールに関する。本発明の一様態は、表示装置の作製方法に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、電子機器、照明装置、入力装置、入出力装置、それらの駆動方法、又はそれらの製造方法、を一例として挙げることができる。なお、本明細書等において、半導体装置は、半導体特性を利用することで機能しうる装置全般を指すものとする。
近年、ディスプレイパネルの高精細化が求められている。高精細なディスプレイパネルが要求される機器としては、例えば、仮想現実(VR:Virtual Reality)、拡張現実(AR:Augmented Reality)、代替現実(SR:Substitutional Reality)、または複合現実(MR:Mixed Reality)向けの機器が挙げられ、近年盛んに開発されている。
また、ディスプレイパネルに適応可能な表示装置としては、代表的には液晶表示装置、有機EL(Electro Luminescence)素子、発光ダイオード(LED:Light Emitting Diode)等の発光素子を備える発光装置、または電気泳動方式などにより表示を行う電子ペーパなどが挙げられる。
例えば、有機EL素子の基本的な構成は、一対の電極間に発光性の有機化合物を含む層を挟持したものである。この素子に電圧を印加することにより、発光性の有機化合物から発光を得ることができる。このような有機EL素子が適用された表示装置は、液晶表示装置等で必要であったバックライトが不要なため、薄型、軽量、高コントラストで且つ低消費電力な表示装置を実現できる。例えば、有機EL素子を用いた表示装置の一例が、特許文献1に記載されている。
例えば、上述したVR、AR、SR、またはMR向けの装着型の機器では、目とディスプレイパネルとの間に焦点調整用のレンズを設ける必要がある。当該レンズにより画面の一部が拡大されるため、ディスプレイパネルの精細度が低いと、現実感及び没入感が薄れてしまうといった問題がある。
また、ディスプレイパネルには、高い色再現性が求められる。特に上述したVR、AR、SR、またはMR向けの機器において、色再現性の高いディスプレイパネルを用いることによって、現実の物体色に近い表示を行うことができ、現実感及び没入感を高めることができる。
本発明の一態様は、極めて高精細な表示装置を提供することを課題の一とする。本発明の一態様は、高い色再現性が実現された表示装置を提供することを課題の一とする。本発明の一態様は、高輝度な表示装置を提供することを課題の一とする。本発明の一態様は、信頼性の高い表示装置を提供することを課題の一とする。また、本発明の一態様は、上述した表示装置を製造する方法を提供することを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から抽出することが可能である。
本発明の一態様は、第1の発光素子と第2の発光素子を有する表示装置である。第1の発光素子は、第1の下部電極、第1の反射層、第1の絶縁層、第1の導電層、発光層、及び、上部電極を有する。また、第1の下部電極、第1の反射層、第1の絶縁層、第1の導電層、発光層、及び、上部電極は、この順で積層される。第2の発光素子は、第2の下部電極、第2の反射層、第2の絶縁層、第2の導電層、発光層、及び、上部電極を有する。また、第2の下部電極、第2の反射層、第2の絶縁層、第2の導電層、発光層、及び、上部電極は、この順で積層される。第1の導電層、第1の絶縁層、第2の導電層、及び、第2の絶縁層は透光性を有する。第2の導電層は、第1の導電層より厚い。上部電極は可視光に対して透過性及び反射性を有する。第1の下部電極は、第1の導電層と電気的に接続される。第2の下部電極は、第2の導電層と電気的に接続される。
上記において、第1の下部電極は、第1の導電層によって覆われていることが好ましい。また、第2の下部電極は、第2の導電層によって覆われていることが好ましい。
本発明の一態様は、第1の発光素子、第2の発光素子、第1のプラグ、及び第2のプラグを有する表示装置である。第1の発光素子は、第1の下部電極、第1の反射層、第1の絶縁層、第1の導電層、発光層、及び、上部電極を有する。また、第1の下部電極、第1の反射層、第1の絶縁層、第1の導電層、発光層、及び、上部電極は、この順で積層される。第2の発光素子は、第2の下部電極、第2の反射層、第2の絶縁層、第2の導電層、発光層、及び、上部電極を有する。また、第2の下部電極、第2の反射層、第2の絶縁層、第2の導電層、発光層、及び、上部電極は、この順で積層される。第1の導電層、第1の絶縁層、第2の導電層、及び、第2の絶縁層は透光性を有する。第2の導電層は、第1の導電層より厚い。上部電極は可視光に対して透過性及び反射性を有する。第1の下部電極は、第1のプラグを介して第1の導電層と電気的に接続される。第2の下部電極は、第2のプラグを介して第2の導電層と電気的に接続される。第1のプラグは、第1の絶縁層に埋め込まれ、第2のプラグは、第2の絶縁層に埋め込まれている。
上記において、第1の導電層は、第1の膜を有することが好ましい。また、第2の導電層は、第2の膜と、第3の膜とを有すること好ましい。さらに第2の膜と、第3の膜とは、この順に積層されることが好ましい。第1の膜及び第3の膜は、同一の組成を有する膜であることが好ましい。
上記において、トランジスタを含む回路層を有することが好ましい。また、第1の発光素子は、回路層上に設けられ、トランジスタと電気的に接続されることが好ましい。さらに、トランジスタは、チャネルが形成される半導体層に、結晶性を有する金属酸化物、または単結晶シリコンを含んでいてもよい。
上記において、第1のトランジスタを含む第1の回路層と、第2のトランジスタを含む第2の回路層と、第1の回路層上に位置する第3の絶縁層と、第1の回路層と第2の回路層との間に第4の絶縁層と、を有することが好ましい。また、第1の発光素子は、第1のトランジスタと電気的に接続されることが好ましい。さらに、上記において、第1のトランジスタは、チャネルが形成される第1の半導体層に、結晶性を有する金属酸化物を含み、第2のトランジスタは、チャネルが形成される第2の半導体層に、結晶性を有する金属酸化物、または単結晶シリコンを含むことが好ましい。
上記において、第1の発光素子を複数有し、第1の発光素子は、2000ppi以上の精細度で周期的に配置されることが好ましい。また、第1の発光素子は、デルタ配列で配置されることができる。
本発明の他の一態様は、表示装置の作製方法であって、被形成面上に、第1の下部電極と、第2の下部電極と、を離隔して形成する工程と、第1の下部電極上に第1の反射層と、第2の下部電極上に第2の反射層と、を形成する工程と、第1の反射層上に第1の絶縁層と、第2の反射層上に第2の絶縁層と、を形成する工程と、第1の下部電極を覆う第1の導電層と、第2の下部電極を覆う第2の導電層と、を形成する工程と、第1の導電層及び第2の導電層上に発光層と、当該発光層上に上部電極と、を形成する工程と、を有する。また、第2の導電層は、第1の導電層よりも厚く形成し、第1の導電層及び第2の導電層は、透光性を有するように形成し、第1の下部電極は、第1の導電層と電気的に接続され、第2の下部電極は、第2の導電層と電気的に接続され、上部電極は、透光性及び反射性を有するように形成する。
また、本発明の他の一態様は、表示装置の作製方法であって、被形成面上に、第1の下部電極及び第2の下部電極となる第1の導電膜を形成する工程と、第1の導電膜を覆って、第1の反射層及び第2の反射層となる第2の導電膜を成膜する工程と、第1の導電膜に第1の絶縁層及び第2の絶縁層となる第1の絶縁膜を成膜する工程と、第1のプラグ及び第2のプラグを第1の絶縁膜に埋め込み、第1のプラグ及び第2のプラグを、それぞれ第1の導電膜と電気的に接続する工程と、第1のプラグ上に、第1の導電層を形成する工程と、第2のプラグ上に、第2の導電層を形成する工程と、を有する。また、第1の導電膜、第2の導電膜、第1の絶縁膜、第1の導電層、及び第2の導電層を島状に加工し、第1の下部電極、第2の下部電極、第1の反射層、第2の反射層、第1の絶縁層、及び第2の絶縁層を形成する工程と、第1の導電層及び第2の導電層上に発光層と、当該発光層上に上部電極と、を形成する工程と、を有する。
また、上記において、第2の導電層は、第1の導電層よりも厚く形成し、第1の導電層及び第2の導電層は、透光性を有するように形成し、第1の導電層は、第1のプラグを介して第1の下部電極と電気的に接続され、第2の導電層は、第2のプラグを介して第2の下部電極と電気的に接続され、上部電極は、透光性及び反射性を有するように形成する。
本発明の一態様によれば、極めて高精細な表示装置を提供できる。または、高い色再現性が実現された表示装置を提供できる。または、高輝度な表示装置を提供できる。また、信頼性の高い表示装置を提供できる。または、上述した表示装置を製造する方法を提供できる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から抽出することが可能である。
図1A及び図1Bは、表示装置の構成例を示す図である。
図2A及び図2Bは、表示装置の構成例を示す図である。
図3A及び図3Bは、表示装置の構成例を示す図である。
図4A乃至図4Eは、表示装置の作製方法例を説明する図である。
図5A乃至図5Cは、表示装置の作製方法例を説明する図である。
図6A乃至図6Eは、表示装置の作製方法例を説明する図である。
図7A乃至図7Eは、表示装置の作製方法例を説明する図である。
図8A及び図8Bは、表示装置の構成例を示す図である。
図9は、表示装置の構成例を示す図である。
図10は、表示装置の構成例を示す図である。
図11は、表示装置の構成例を示す図である。
図12は、表示装置の構成例を示す図である。
図13A及び図13Bは、表示モジュールの構成例を示す図である。
図14A及び図14Bは、表示装置の一例を示す回路図である。
図15A及び図15Cは、表示装置の一例を示す回路図である。図15Bは、表示装置の動作例を示すタイミングチャートである。
図16A及び図16Bは、電子機器の構成例を示す図である。
図17A及び図17Bは、電子機器の構成例を示す図である。
図2A及び図2Bは、表示装置の構成例を示す図である。
図3A及び図3Bは、表示装置の構成例を示す図である。
図4A乃至図4Eは、表示装置の作製方法例を説明する図である。
図5A乃至図5Cは、表示装置の作製方法例を説明する図である。
図6A乃至図6Eは、表示装置の作製方法例を説明する図である。
図7A乃至図7Eは、表示装置の作製方法例を説明する図である。
図8A及び図8Bは、表示装置の構成例を示す図である。
図9は、表示装置の構成例を示す図である。
図10は、表示装置の構成例を示す図である。
図11は、表示装置の構成例を示す図である。
図12は、表示装置の構成例を示す図である。
図13A及び図13Bは、表示モジュールの構成例を示す図である。
図14A及び図14Bは、表示装置の一例を示す回路図である。
図15A及び図15Cは、表示装置の一例を示す回路図である。図15Bは、表示装置の動作例を示すタイミングチャートである。
図16A及び図16Bは、電子機器の構成例を示す図である。
図17A及び図17Bは、電子機器の構成例を示す図である。
以下、実施の形態について図面を参照しながら説明する。ただし、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
なお、本明細書で説明する各図において、各構成要素の大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。
なお、本明細書等における「第1」、「第2」等の序数詞は、構成要素の混同を避けるために付すものであり、数的に限定するものではない。
(実施の形態1)
本実施の形態では、本発明の一態様の表示装置、及び表示装置の作製方法について説明する。
本実施の形態では、本発明の一態様の表示装置、及び表示装置の作製方法について説明する。
本発明の一態様の表示装置は、異なる色の光を呈する発光素子(発光デバイスともいう)を備える。発光素子は、下部電極と、上部電極と、これらの間に発光性の化合物を含む層(発光層、またはEL層ともいう)を備える。発光素子としては、有機EL素子、無機EL素子などの電界発光素子を用いることが好ましい。その他、発光ダイオード(LED)を用いてもよい。
また、発光素子は、可視光に対して透過性(透光性)を有する導電層(光学調整層ともいう)と、当該導電層を介して可視光を反射する反射層と、透光性を有する絶縁層と、を有する。さらに、発光素子は、上部電極に透光性及び反射性を有する導電膜を用いることが好ましい。発光素子は、いわゆるマイクロキャビティ構造(微小共振器構造)が実現され、特定の波長の光が強められる。
本発明の一態様の表示装置は、白色発光を呈する発光素子を用いて、異なる2つ以上の色を表現することが好ましい。このとき、異なる色の光を呈する2つの発光素子間で、発光層と、上部電極を共通とし、下部電極はそれぞれの素子で電気的に絶縁された構成とすることができる。さらに、2つの発光素子は発光層と、反射層との距離を異ならせることが好ましい。これにより、それぞれ異なる波長の光が強められた光を発することができ、白色発光を呈する発光素子を用いて、異なる2つ以上の色を表現することができる。
本発明の一態様の表示装置は、下部電極上に形成された反射層の上に、透光性を有する導電層を複数回に分けて成膜することで、発光素子ごとに厚さの異なる導電層を作り分けることができる。さらに反射層と導電層の電蝕を防ぐため、反射層と導電層の間に透光性を有する絶縁層を設けることが好ましい。その後、発光層と上部電極を導電層の上面に形成することにより、異なる光学距離(光路長)によって異なる色が強められた発光素子を作り分けることができる。
また、本発明の一態様の表示装置は、下部電極と、反射層上に形成された導電層とが電気的に接続される。導電層は、下部電極を覆うように形成され、下部電極と電気的に接続される。または、導電層と下部電極の間にプラグを設ける構成としても良い。
すなわち、本発明の一態様の表示装置は、被形成面上に設けられた下部電極上に反射層が設けられ、当該反射層上に、導電層を設ける構成を有する。さらに、当該反射層に接して絶縁層が設けられる構成とすることができる。発光層と反射層との間に位置する導電層の厚さは、複数回に分けて導電層を成膜することで制御することが可能となる。本発明の一態様の表示装置が有する導電層は、その厚さにより光学距離(光路長ともいう)を調整する機能を有するため、光学調整層とも呼ぶことができる。
2つの発光素子間において、それぞれ厚さの異なる導電層を有するため、それぞれの発光素子が発する光は、異なる波長の光が強められた光となる。そして、それぞれの発光素子の光学距離の差は、導電層の厚さの差によって決定される。これにより、2つの発光素子の光学距離を、高精度に制御することが可能なため、色再現性が高いだけでなく、発光素子間の色ムラが低減され、表示品位の高い表示装置を歩留り良く作製することができる。
本発明の一態様の表示装置は、極めて高精度に異なる色の発光素子を作り分けることができる。また、導電層と下部電極が発光素子内で電気的に接続されるため、極めて高密度に発光素子を配置することが可能である。そのため、従来の表示装置よりも高い精細度の表示装置を実現することができる。例えば、一以上の発光素子を有する画素が、2000ppi以上、好ましくは3000ppi以上、より好ましくは5000ppi以上、さらに好ましくは6000ppi以上であって、20000ppi以下、または30000ppi以下の精細度で配置される、極めて高精細な表示装置であることが好ましい。
なお、ここでは説明を容易にするため、主に2つの発光素子を用いて説明したが、好ましくは3原色、または4以上の色を呈する発光素子を設けることが好ましい。具体的には、それぞれ赤色(R)、緑色(G)、青色(B)の光を呈する発光ユニットを有する構成とすることができる。または、これらに加えて、若しくは置き換えて、黄色(Y)、シアン(C)、マゼンタ(M)、白色(W)などの光を呈する発光素子を設ける構成としてもよい。
以下では、より具体的な構成例、及び作製方法例について、図面を参照して説明する。
[構成例1]
〔構成例1-1〕
図1Aは、本発明の一態様の表示装置100Aを説明する断面概略図である。表示装置100Aは、発光素子120R、発光素子120G、及び発光素子120Bを有する。発光素子120Rは赤色を呈する発光素子であり、発光素子120Gは緑色を呈する発光素子であり、発光素子120Bは青色を呈する発光素子である。
〔構成例1-1〕
図1Aは、本発明の一態様の表示装置100Aを説明する断面概略図である。表示装置100Aは、発光素子120R、発光素子120G、及び発光素子120Bを有する。発光素子120Rは赤色を呈する発光素子であり、発光素子120Gは緑色を呈する発光素子であり、発光素子120Bは青色を呈する発光素子である。
なお以下では、発光素子120R、発光素子120G、及び発光素子120Bに共通の事項を説明する場合には、符号に付加する記号を省略し、発光素子120と表記して説明する場合がある。また、後述する導電層114R、導電層114G、及び導電層114Bも同様に、導電層114と表記して説明する場合がある。導電層114Rは、発光素子120Rに含まれる。同様に、導電層114Gは発光素子120Gに含まれ、導電層114Bは発光素子120Bに含まれる。
発光素子120は、下部電極として機能する導電層111、反射層112、絶縁層113、導電層114、EL層115、上部電極として機能する導電層116を有する。絶縁層113及び導電層114は、可視光を透過する機能を有し、導電層116は、可視光に対して透過性及び反射性を有する。EL層115は、発光性の化合物を含む。
発光素子120は、導電層111と導電層116の間に電位差を与えることでEL層115に流れる電流により発光する機能を有する電界発光素子を用いることができる。特にEL層115に発光性の有機化合物を用いた有機EL素子を適用することが好ましい。また、発光素子120は、発光スペクトルが可視光領域に2つ以上のピークを有する白色光を発する素子であることが好ましい。
導電層111上には、反射層112が設けられる。反射層112は、可視光に対して反射性を有する。さらに、反射層112上には絶縁層113が設けられる。反射層112及び絶縁層113は、上面視において、導電層111よりも小さく設けられる。すなわち、上面視(平面視)において、反射層112及び絶縁層113のそれぞれの端部が、導電層111の内側に位置していればよい。導電層111の一部は後述の導電層114と接していることが好ましい。また、反射層112及び絶縁層113の大きさを、上面視において、導電層111の大きさに近づけることが好ましい。また、反射層112及び絶縁層113は、上面視において、島状の形状を有することが好ましい。
絶縁層113上には導電層114が設けられる。絶縁層113は、反射層112と導電層114との間に位置し、これらが接触することにより電蝕が生じることを防ぐ機能を有する。また、図1Bの表示装置100Bに示すように、絶縁層113は反射層112の端部を覆っても良い。このような構成により、反射層112は絶縁層113と下部電極111に囲まれ、導電層114との電蝕を確実に防ぐことができ、表示装置の信頼性が上がり好ましい。さらに、導電層114は、導電層111を覆い、導電層111の端部において導電層111と接することにより、電気的に接続される。このため、導電層111が電気的に接続されるためのコンタクトを新たに設ける必要がなく、開口部(発光部)を広くすることができ、好ましい。
EL層115と導電層116は、発光素子120R、発光素子120G、発光素子120Bにわたって、共通に設けられている。導電層116は、例えば、共通電位が与えられる上部電極として機能する。共通に設けることで、発光素子120の作製手順を削減することができ、好ましい。また、各発光素子120に設けられる導電層111には、発光素子120の発光の光量を制御する電位が独立に与えられる。導電層111は、例えば、画素電極として機能する。
また、表示装置100Aでは、2つの発光素子120の間に、絶縁層117が設けられている。絶縁層117は、導電層114の端部の段差によってEL層115が薄膜化するなどにより、導電層116が画素電極と電気的に短絡することを防ぐ機能を有する。またEL層115の被覆性を高めるために、図1Aに示すように、導電層114上に位置する絶縁層117の端部はテーパ形状を有することが好ましい。絶縁層117は、隣り合う2つの発光素子120の間に位置し、それぞれの発光素子120が有する導電層114の端部を覆っている。例えば、図1Aでは、発光素子120Rと発光素子120Gとの間に位置する絶縁層117は、導電層114Rと導電層114Gのそれぞれの端部を覆っている。また、図1Aでは、発光素子120Gと発光素子120Bの間に位置する絶縁層117は、導電層114Gと導電層114Bのそれぞれの端部を覆っている。
ここで、各発光素子120に備わる導電層114は、発光素子ごとに異なる厚みを有する。3つの導電層114のうち、導電層114Bが最も薄く、導電層114Rが最も厚い。ここで図1Aに示すように、各発光素子における反射層112の上面と導電層116の下面(すなわち導電層116とEL層115との界面)との距離を、それぞれ距離DR、距離DG、距離DBとしたとき、距離DRが最も大きく、距離DBが最も小さい。距離DR、距離DG、距離DBの差は、それぞれの発光素子における光学距離(光路長)の差に対応する。
3つの発光素子のうち、発光素子120Rは最も光路長が長いため、最も長波長に位置する光が強められた光Rを射出する。一方、発光素子120Bは、最も光路長が短いため、最も短波長に位置する光が強められた光Bを射出する。発光素子120Gは、その中間の波長の光が強められた光Gを射出する。例えば、光Rは赤色の光が強められた光であり、光Gは緑色の光が強められた光であり、光Bは青色の光が強められた光とすることができる。
このような構成とすることで、異なる色の発光素子毎に、発光素子120が有するEL層を作り分ける必要がなく、同じ構成の素子を用いて、色再現性の高いカラー表示を行うことができる。また、発光素子120を極めて高密度に配置することが可能となる。例えば、精細度が2000ppiを超える表示装置を実現することができる。
表示装置100Aは、半導体回路を備える基板101上に、上述の発光素子120R、発光素子120G、発光素子120Bを備える。また、表示装置100Aは、絶縁層121及びプラグ131を有する。
基板101は、トランジスタまたは配線などを有する回路基板を用いることができる。なお、パッシブマトリクス方式またはセグメント方式が適用できる場合には、基板101としてガラス基板などの絶縁性基盤を用いることができる。また、基板101は、各発光素子を駆動するための回路(画素回路ともいう)、または当該画素回路を駆動するための駆動回路として機能する半導体回路が設けられた基板である。基板101のより具体的な構成例については後述する。
基板101と、発光素子120の導電層111とは、プラグ131を介して電気的に接続されている。プラグ131は、絶縁層121に設けられた開口内に埋め込まれるように形成されている。また、導電層111は、プラグ131の上面に接して設けられている。
〔構成例1-2〕
図2Aは、表示装置100Cの断面概略図である。表示装置100Cは、主にプラグ130を有する点及び導電層114の構成が異なる点で、上記表示装置100Aと異なる。
図2Aは、表示装置100Cの断面概略図である。表示装置100Cは、主にプラグ130を有する点及び導電層114の構成が異なる点で、上記表示装置100Aと異なる。
表示装置100Cは、各導電層111上に、それぞれ反射層112、絶縁層113、及び発光素子ごとに厚みの異なる導電層114がこの順で積層されている。導電層114は、プラグ130を介して、導電層111と電気的に接続されている。これにより、導電層114を導電層111より大きく設ける必要がないため好ましい。このような構成により、画素電極として機能する導電層111の面積をより大きくできる。さらに、導電層114と導電層111との間にプラグ130を設けることができるため、画素の開口率をあげることができる。図2Aでは、絶縁層113と反射層112にプラグ130が埋め込まれる構成としているが、図2Bに示す表示装置100Dのように、プラグ130を絶縁層113に埋め込み、反射層112に接する構成としてもよい。このとき、導電層111を設けずに反射層112とプラグ130とが接する構成としてもよいが、反射層112が薄い場合などでは、絶縁層113にプラグ130を形成するための開口部を形成する際に、反射層112を貫通してしまう場合があるため、導電層111を設けることが好ましい。
〔構成例1-3〕
図3Aは、表示装置100Eの断面概略図であり、図3Bは、表示装置100Fの断面概略図である。発光素子120Rの導電層114R及び発光素子120Gの導電層114Gの構成が異なる点で、表示装置100Eは表示装置100Aと、表示装置100Fは表示装置100Cと主に相違している。
図3Aは、表示装置100Eの断面概略図であり、図3Bは、表示装置100Fの断面概略図である。発光素子120Rの導電層114R及び発光素子120Gの導電層114Gの構成が異なる点で、表示装置100Eは表示装置100Aと、表示装置100Fは表示装置100Cと主に相違している。
導電層114Rは、反射層112側から導電層143、導電層142、及び導電層141が順に積層された積層構造を有する。導電層114Gは、反射層112側から導電層142及び導電層141が積層された積層構造を有する。導電層114Bは、導電層141により構成されている。
導電層141、導電層142、及び導電層143は、可視光を透過する材料を用いることが好ましい。また、同じ材料を用いると、加工装置を共通にすることができるため好ましい。
[構成要素について]
〔発光素子〕
発光素子120に用いることのできる発光素子としては、自発光が可能な素子を用いることができ、電流または電圧によって輝度が制御される素子をその範疇に含んでいる。例えば、LED、有機EL素子、無機EL素子等を用いることができる。特に、有機EL素子を用いることが好ましい。
〔発光素子〕
発光素子120に用いることのできる発光素子としては、自発光が可能な素子を用いることができ、電流または電圧によって輝度が制御される素子をその範疇に含んでいる。例えば、LED、有機EL素子、無機EL素子等を用いることができる。特に、有機EL素子を用いることが好ましい。
発光素子は、トップエミッション型、ボトムエミッション型、デュアルエミッション型などがある。光を取り出す側の電極には、可視光を透過する導電膜を用いる。また、光を取り出さない側の電極には、可視光を反射する導電膜を用いる。
本発明の一態様では、特に被形成面側とは反対側に光を射出する、トップエミッション型またはデュアルエミッション型の発光素子を好適に用いることができる。
EL層115は少なくとも発光層を有する。EL層115は、発光層以外の層として、正孔注入性の高い物質、正孔輸送性の高い物質、正孔ブロック材料、電子輸送性の高い物質、電子注入性の高い物質、電子ブロック材料、またはバイポーラ性の物質(電子輸送性及び正孔輸送性が高い物質)等を含む層をさらに有していてもよい。
EL層115には低分子系化合物及び高分子系化合物のいずれを用いることもでき、無機化合物を含んでいてもよい。EL層115を構成する層は、それぞれ、蒸着法(真空蒸着法を含む)、転写法、印刷法、インクジェット法、塗布法等の方法で形成することができる。
陰極と陽極の間に、発光素子120の閾値電圧より高い電圧を印加すると、EL層115に陽極側から正孔が注入され、陰極側から電子が注入される。注入された電子と正孔はEL層115において再結合し、EL層115に含まれる発光物質が発光する。
発光素子120として、白色発光の発光素子を適用する場合には、EL層115に2種類以上の発光物質を含む構成とすることが好ましい。例えば2以上の発光物質の各々の発光が補色の関係となるように、発光物質を選択することにより白色発光を得ることができる。例えば、それぞれR(赤)、G(緑)、B(青)、Y(黄)、O(橙)等の発光を示す発光物質、またはR、G、Bのうち2以上の色のスペクトル成分を含む発光を示す発光物質のうち、2以上を含むことが好ましい。また、発光素子からの発光のスペクトルが、可視光領域の波長(例えば350nm乃至750nm)の範囲内に2以上のピークを有する発光素子を適用することが好ましい。また、黄色の波長領域にピークを有する材料の発光スペクトルは、緑色及び赤色の波長領域にもスペクトル成分を有する材料であることが好ましい。
EL層115は、一の色を発光する発光材料を含む発光層と、他の色を発光する発光材料を含む発光層とが積層された構成とすることが好ましい。例えば、EL層115における複数の発光層は、互いに接して積層されていてもよいし、いずれの発光材料も含まない領域を介して積層されていてもよい。例えば、蛍光発光層と燐光発光層との間に、当該蛍光発光層または燐光発光層と同一の材料(例えばホスト材料、アシスト材料)を含み、且ついずれの発光材料も含まない領域を設ける構成としてもよい。これにより、発光素子の作製が容易になり、また、駆動電圧が低減される。
また、発光素子120は、EL層を1つ有するシングル素子であってもよいし、複数のEL層が電荷発生層を介して積層されたタンデム素子であってもよい。
導電層114等に用いることのできる、可視光を透過する導電膜は、例えば、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などを用いて形成することができる。また、金、銀、白金、マグネシウム、ニッケル、タングステン、クロム、モリブデン、鉄、コバルト、銅、パラジウム、もしくはチタン等の金属材料、これら金属材料を含む合金、またはこれら金属材料の窒化物(例えば、窒化チタン)等も、透光性を有する程度に薄く形成することで用いることができる。また、上記材料の積層膜を導電層として用いることができる。例えば、銀とマグネシウムの合金とインジウム錫酸化物の積層膜などを用いると、導電性を高めることができるため好ましい。また、グラフェン等を用いてもよい。
反射層112に用いることのできる、可視光を反射する導電膜は、例えば、アルミニウム、金、白金、銀、ニッケル、タングステン、クロム、モリブデン、鉄、コバルト、銅、もしくはパラジウム等の金属材料、またはこれら金属材料を含む合金を用いることができる。また、上記金属材料または合金に、ランタン、ネオジム、またはゲルマニウム等が添加されていてもよい。また、チタン、ニッケル、またはネオジムと、アルミニウムを含む合金(アルミニウム合金)を用いてもよい。また銅、パラジウム、マグネシウムと、銀を含む合金を用いてもよい。銀と銅を含む合金は、耐熱性が高いため好ましい。さらに、アルミニウム膜またはアルミニウム合金膜に接して金属膜または金属酸化物膜を積層することで、酸化を抑制することができる。このような金属膜、金属酸化物膜の材料としては、チタンまたは酸化チタンなどが挙げられる。また、上記可視光を透過する導電膜と金属材料からなる膜とを積層してもよい。例えば、銀とインジウム錫酸化物の積層膜、銀とマグネシウムの合金とインジウム錫酸化物の積層膜などを用いることができる。
反射層112は、EL層115側に位置する部分に、上記可視光を反射する導電膜を用いることが好ましい。また、可視光を反射する導電膜上に導電性金属酸化物膜を積層することで、可視光を反射する導電膜の酸化または腐食などを抑制できるため、好ましい。
絶縁層113としては、透光性の高い材料を用いることが好ましい。例えば酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜等の無機絶縁膜を、単層で、または積層して用いることができる。また、絶縁層113として屈折率の高い(例えば1.4以上、好ましくは1.5以上の)材料を用いることで、物理的な厚さを薄くすることができ、生産性を高めることができる。
導電層116に用いることのできる、透光性及び反射性を有する導電膜としては、上記可視光を反射する導電膜を、可視光が透過する程度に薄く形成した膜を用いることができる。また、当該導電膜と上記可視光を透過する導電膜との積層構造とすることで、導電性または機械的な強度などを高めることができる。
透光性及び反射性を有する導電膜は、可視光に対する反射率(例えば400nm乃至700nmの範囲内の所定の波長の光に対する反射率)が、20%以上80%以下、好ましくは40%以上70%以下であることが好ましい。また、反射性を有する導電膜の可視光に対する反射率は、40%以上100%以下、好ましくは70%以上100%以下であることが好ましい。また、透光性を有する導電膜の可視光に対する反射率は、0%以上40%以下、好ましくは0%以上30%以下とすることが好ましい。
下部電極として機能する導電層111としては、金、銀、白金、マグネシウム、ニッケル、タングステン、クロム、モリブデン、鉄、コバルト、銅、パラジウム、もしくはチタン等の金属材料、これら金属材料を含む合金、またはこれら金属材料の窒化物(例えば、窒化チタン)等を用いることができる。これらはプラグ130の導電膜としても、好適に用いることができる。
発光素子を構成する電極は、それぞれ、蒸着法またはスパッタリング法などを用いて形成すればよい。そのほか、インクジェット法などの吐出法、スクリーン印刷法などの印刷法、またはメッキ法を用いて形成することができる。
なお、上述した、発光層、ならびに正孔注入性の高い物質、正孔輸送性の高い物質、電子輸送性の高い物質、及び電子注入性の高い物質、バイポーラ性の物質等を含む層は、それぞれ量子ドットなどの無機化合物、または高分子化合物(オリゴマー、デンドリマー、ポリマー等)を有していてもよい。例えば、量子ドットを発光層に用いることで、発光材料として機能させることもできる。
なお、量子ドット材料としては、コロイド状量子ドット材料、合金型量子ドット材料、コア・シェル型量子ドット材料、コア型量子ドット材料などを用いることができる。また、12族と16族、13族と15族、または14族と16族の元素グループを含む材料を用いてもよい。または、カドミウム、セレン、亜鉛、硫黄、リン、インジウム、テルル、鉛、ガリウム、ヒ素、アルミニウム等の元素を含む量子ドット材料を用いてもよい。
各発光素子は、その可視光を反射する反射層112の表面と、可視光に対して透過性及び反射性を有する導電層116との間の光学距離は、その強度を強めたい光の波長λに対して、m×λ/2(mは自然数)、またはその近傍となるように調整されていることが好ましい。
なお、上述した光学距離は、実際には反射層112の反射面と透光性及び反射性を有する導電層116の反射面との間の物理的な距離と、これらの間に設けられる層の屈折率との積が関係するため、光学距離を厳密に調整することは困難である。そのため、反射層112の表面、及び透光性及び反射性を有する導電層116の表面を、それぞれ反射面と仮定して、光学距離を調整することが好ましい。
[作製方法例]
本発明の一態様の表示装置の作製方法の一例について、図面を参照して説明する。
本発明の一態様の表示装置の作製方法の一例について、図面を参照して説明する。
なお、表示装置を構成する薄膜(絶縁膜、半導体膜、導電膜等)は、スパッタリング法、化学気相堆積(CVD:Chemical Vapor Deposition)法、真空蒸着法、パルスレーザー堆積(PLD:Pulsed Laser Deposition)法、原子層堆積(ALD:Atomic Layer Deposition)法等を用いて形成することができる。CVD法としては、プラズマ化学気相堆積(PECVD:Plasma Enhanced CVD)法、及び熱CVD法などがある。また、熱CVD法のひとつに、有機金属化学気相堆積(MOCVD:Metal Organic CVD)法がある。
また、表示装置を構成する薄膜(絶縁膜、半導体膜、導電膜等)は、スピンコート、ディップ、スプレー塗布、インクジェット、ディスペンス、スクリーン印刷、オフセット印刷、ドクターナイフ、スリットコート、ロールコート、カーテンコート、ナイフコート等の方法により形成することができる。
また、表示装置を構成する薄膜を加工する際には、フォトリソグラフィ法等を用いることができる。それ以外に、ナノインプリント法、サンドブラスト法、リフトオフ法などを用いて薄膜を加工してもよい。また、メタルマスクなどの遮蔽マスクを用いた成膜方法により、島状の薄膜を直接形成してもよい。
フォトリソグラフィ法としては、代表的には以下の2つの方法がある。一つは、加工したい薄膜上にレジストマスクを形成して、エッチング等により当該薄膜を加工し、レジストマスクを除去する方法である。もう一つは、感光性を有する薄膜を成膜した後に、露光、現像を行って、当該薄膜を所望の形状に加工する方法である。
フォトリソグラフィ法において、露光に用いる光は、例えばi線(波長365nm)、g線(波長436nm)、h線(波長405nm)、またはこれらを混合させた光を用いることができる。そのほか、紫外線、KrFレーザ光、またはArFレーザ光等を用いることもできる。また、液浸露光技術により露光を行ってもよい。また、露光に用いる光として、極端紫外(EUV:Extreme Ultra-violet)光、またはX線を用いてもよい。また、露光に用いる光に換えて、電子ビームを用いることもできる。極端紫外光、X線または電子ビームを用いると、極めて微細な加工が可能となるため好ましい。なお、電子ビームなどのビームを走査することにより露光を行う場合には、フォトマスクは不要である。
薄膜のエッチングには、ドライエッチング法、ウェットエッチング法、サンドブラスト法などを用いることができる。
薄膜の平坦化処理としては、代表的には化学的機械研磨(Chemical Mechanical Polishing:CMP)法等の研磨処理法を好適に用いることができる。その他、ドライエッチング処理、プラズマ処理を用いてもよい。なお、研磨処理、ドライエッチング処理、プラズマ処理は複数回行ってもよく、それらを組み合わせて行ってもよい。また、組み合わせて行う場合、工程順も特に限定されず、被処理面の凹凸状態に合わせて適宜設定すればよい。
薄膜が所望の厚さになるように精度よく加工するには、例えば、CMP法を用いる。その場合、まず当該薄膜の上面の一部が露出するまで一定の加工速度で研磨する。その後、これよりも加工速度の遅い条件で当該薄膜が所望の厚さになるまで研磨を行うことで、高精度に加工することが可能となる。
研磨の終了点を検出する方法としては、被処理面の表面に光を照射し、その反射光の変化を検出する光学的な方法、または加工装置が被処理面から受ける研磨抵抗の変化を検出する物理的な方法、被処理面に磁力線を当て、発生する渦電流による磁力線の変化を用いる方法などがある。
当該薄膜の上面が露出した後、レーザ干渉計などを用いた光学的な方法により当該薄膜の厚さを監視しながら、遅い加工速度の条件で研磨処理を行なうことで、当該薄膜の厚さを高精度に制御することができる。なお、必要に応じて、当該薄膜が所望の厚さになるまで研磨処理を複数回行ってもよい。
〔作製方法例1〕
以下では、表示装置の作製方法例について、上記構成例で例示した表示装置100Eを例に挙げて説明する。
以下では、表示装置の作製方法例について、上記構成例で例示した表示装置100Eを例に挙げて説明する。
{基板101の準備}
基板101としては、少なくとも後の熱処理に耐えうる程度の耐熱性を有する基板を用いることができる。基板101に用いる絶縁性基板としては、ガラス基板、石英基板、サファイア基板、セラミック基板などが挙げられる。また、シリコンまたは炭化シリコンなどを材料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、SOI基板などの半導体基板を用いることもできる。
基板101としては、少なくとも後の熱処理に耐えうる程度の耐熱性を有する基板を用いることができる。基板101に用いる絶縁性基板としては、ガラス基板、石英基板、サファイア基板、セラミック基板などが挙げられる。また、シリコンまたは炭化シリコンなどを材料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、SOI基板などの半導体基板を用いることもできる。
特に、基板101として、上記半導体基板または絶縁性基板上に、トランジスタなどの半導体素子を含む半導体回路が形成された基板を用いることが好ましい。当該半導体回路は、例えば画素回路、ゲート線駆動回路(ゲートドライバ)、ソース線駆動回路(ソースドライバ)などを構成していることが好ましい。また、上記に加えて演算回路、記憶回路などが構成されていてもよい。
本実施の形態では、少なくとも画素回路が構成された基板を、基板101として用いる。
{絶縁層121、プラグ131、導電層111の形成}
基板101上に絶縁層121となる絶縁膜を成膜する。続いて、絶縁層121の、プラグ131を形成する位置に基板101に達する開口を形成する。当該開口は、基板101に設けられた電極または配線に達する開口であることが好ましい。続いて、当該開口を埋めるように導電膜を成膜した後に、絶縁層121の上面が露出するように平坦化処理を行う。これにより、絶縁層121に埋め込まれたプラグ131を形成することができる。
基板101上に絶縁層121となる絶縁膜を成膜する。続いて、絶縁層121の、プラグ131を形成する位置に基板101に達する開口を形成する。当該開口は、基板101に設けられた電極または配線に達する開口であることが好ましい。続いて、当該開口を埋めるように導電膜を成膜した後に、絶縁層121の上面が露出するように平坦化処理を行う。これにより、絶縁層121に埋め込まれたプラグ131を形成することができる。
絶縁層121、及びプラグ131上に導電膜を成膜し、プラグ131に重なる部分を残し、不要な部分をエッチングにより除去することで、プラグ131と電気的に接続する導電層111を形成する(図4A)。
{反射層112、絶縁層113の形成}
絶縁層121、及び導電層111を覆って、反射層112となる導電膜112fを成膜する。続いて、導電膜112f上に、絶縁層113となる絶縁膜113fを成膜する。続いて、絶縁膜113f上に、レジストマスク151を形成する(図4B)。レジストマスク151は、後に反射層112、及び絶縁層113となる部分に形成する。レジストマスク151は、導電層111の端部よりも内側に形成することが好ましい。その後、レジストマスク151に覆われない導電膜112f、及び絶縁膜113fをエッチングにより除去することで、反射層112、及び絶縁層113を形成することができる。この後、酸素を含む雰囲気下における加熱処理、特に、大気雰囲気下での加熱処理(大気ベークともいう)、もしくは酸素を含む雰囲気下におけるプラズマ処理(アッシングともいう)を行い、絶縁層113または反射層112の端部を安定化(ここでは酸化)させる処理を加えても良い。
絶縁層121、及び導電層111を覆って、反射層112となる導電膜112fを成膜する。続いて、導電膜112f上に、絶縁層113となる絶縁膜113fを成膜する。続いて、絶縁膜113f上に、レジストマスク151を形成する(図4B)。レジストマスク151は、後に反射層112、及び絶縁層113となる部分に形成する。レジストマスク151は、導電層111の端部よりも内側に形成することが好ましい。その後、レジストマスク151に覆われない導電膜112f、及び絶縁膜113fをエッチングにより除去することで、反射層112、及び絶縁層113を形成することができる。この後、酸素を含む雰囲気下における加熱処理、特に、大気雰囲気下での加熱処理(大気ベークともいう)、もしくは酸素を含む雰囲気下におけるプラズマ処理(アッシングともいう)を行い、絶縁層113または反射層112の端部を安定化(ここでは酸化)させる処理を加えても良い。
{導電層114R、導電層114G、導電層114Bの形成}
導電層111、絶縁層113、及び絶縁層121上に、後に導電層143となる導電膜143fを成膜する。続いて、導電膜143f上に、レジストマスク152を形成する(図4C)。レジストマスク152は、後に導電層114Rとなる部分に形成する。その後、レジストマスク152に覆われない導電膜143fをエッチングすることで、導電層143を形成することができる。
導電層111、絶縁層113、及び絶縁層121上に、後に導電層143となる導電膜143fを成膜する。続いて、導電膜143f上に、レジストマスク152を形成する(図4C)。レジストマスク152は、後に導電層114Rとなる部分に形成する。その後、レジストマスク152に覆われない導電膜143fをエッチングすることで、導電層143を形成することができる。
続いて、導電層111、絶縁層113、導電層143、及び絶縁層121上に、後に導電層142となる導電膜142fを成膜し、当該導電膜142f上にレジストマスク153を形成する(図4D)。レジストマスク153は、導電膜142fの導電層143の重なる部分、及び後に導電層114Gとなる部分を覆って設ける。その後、上記と同様に導電膜142fをエッチングすることで、導電層142を形成することができる。
続いて、導電層111、絶縁層113、導電層142、及び絶縁層121上に、後に導電層141となる導電膜141fを成膜し、当該導電膜141f上にレジストマスク154を形成する(図4E)。レジストマスク154は、導電膜141fの導電層142と重なる部分、及び後に導電層114Bとなる部分を覆って設ける。その後、上記と同様に導電膜141fをエッチングすることで、導電層141を形成することができる。
以上により、導電層114R、導電層114G、及び導電層114Bを形成することができる(図5A)。
なお、図4Cでは、レジストマスク152の端部が、導電層111の端部を覆うようにレジストマスク152を形成しているが、反射層112の端部と一致するように形成しても良い。レジストマスク153と反射層112との位置関係についても同様である。なお、レジストマスク154の端部は、導電層111の端部と一致するように形成する。もしくは、導電層111の端部を覆うように形成する。この場合、形成される導電層143の形状は、図5Aに示した、導電層111の端部を覆う形状となる。このような構成により、導電層111と導電層114は、電気的に接続される。
{絶縁層117の形成}
続いて、導電層141及び絶縁層121を覆って絶縁膜を成膜し、不要な部分をエッチングにより除去することで、導電層141の端部を覆う絶縁層117を形成する(図5B)。絶縁層117の導電層114上の端部は、テーパ形状となるように加工されていることが好ましい。絶縁層117の端部のテーパ角(被形成面と端面との成す角)としては、0度より大きく60度以下、好ましくは5度以上45度以下、より好ましくは5度以上30度以下とすることが好ましい。
続いて、導電層141及び絶縁層121を覆って絶縁膜を成膜し、不要な部分をエッチングにより除去することで、導電層141の端部を覆う絶縁層117を形成する(図5B)。絶縁層117の導電層114上の端部は、テーパ形状となるように加工されていることが好ましい。絶縁層117の端部のテーパ角(被形成面と端面との成す角)としては、0度より大きく60度以下、好ましくは5度以上45度以下、より好ましくは5度以上30度以下とすることが好ましい。
絶縁層117は、有機絶縁膜または無機絶縁膜により形成することができる。特に超高精細(例えば、2000ppi以上)の表示装置とする場合には、無機絶縁膜を用いることが好ましい。
{EL層115、導電層116の形成}
続いて、導電層141及び絶縁層117上に、EL層115と導電層116を順に成膜することで、発光素子120を形成する(図5C)。
続いて、導電層141及び絶縁層117上に、EL層115と導電層116を順に成膜することで、発光素子120を形成する(図5C)。
EL層115は、少なくとも発光性の化合物を含む層を有する。このほかに、電子注入層、電子輸送層、電荷発生層、正孔輸送層、正孔注入層が積層された構成としてもよい。EL層115は、例えば蒸着法、またはインクジェット法等の液相法により形成することができる。
導電層116は、可視光に対して透過性及び反射性を有するように形成する。例えば、可視光を透過する程度に薄い金属膜、または合金膜を用いることができる。またはこのような膜に透光性を有する導電膜(例えば金属酸化物膜)を積層してもよい。
以上により、光学距離がそれぞれ異なる発光素子120R、発光素子120G、及び発光素子120Bを形成することができる。
上記作製方法例によれば、導電層114の厚さによって、各発光素子間の光学距離の差を精密に制御することができるため、各々の発光素子における色度のずれなどが生じにくく、色再現性に優れ、極めて表示品位の高い表示装置を簡便に作製することができる。
また、発光素子120は、上面が平坦化された絶縁層上に形成できる。さらに、発光素子120の下部電極(導電層111)が、プラグ131を介して基板101の画素回路等と電気的に接続される構成とすることができるため、極めて微細な画素を構成することが可能であり、極めて高精細な表示装置を実現することができる。また、発光素子120を画素回路または駆動回路と重ねて配置することができるため、開口率(有効発光面積率)の高い表示装置を実現できる。
〔作製方法例2〕
以下では、表示装置の作製方法例について、上記構成例1で例示した表示装置100Fを例に挙げて、説明する。
以下では、表示装置の作製方法例について、上記構成例1で例示した表示装置100Fを例に挙げて、説明する。
なお、以下では、上記作製方法例1と重複する部分についてはこれを援用し、説明を省略する場合がある。
{基板101の準備}
上記と同様に、少なくとも画素回路が構成された基板を、基板101として用いる。
上記と同様に、少なくとも画素回路が構成された基板を、基板101として用いる。
{絶縁層121、プラグ131の形成}
続いて、絶縁層121、及びプラグ131を形成する。絶縁層121、及びプラグ131は、上記と同様の方法により形成することができる。
続いて、絶縁層121、及びプラグ131を形成する。絶縁層121、及びプラグ131は、上記と同様の方法により形成することができる。
{導電層111、反射層112、絶縁層113の成膜}
絶縁層121上及びプラグ131上に導電層111となる導電膜111f、反射層112となる導電膜112f、及び絶縁層113となる絶縁膜113fをこの順で成膜する(図6A)。
絶縁層121上及びプラグ131上に導電層111となる導電膜111f、反射層112となる導電膜112f、及び絶縁層113となる絶縁膜113fをこの順で成膜する(図6A)。
{プラグ130の形成}
導電膜112f、及び絶縁膜113fの、プラグ130を形成する位置に導電膜111fに達する開口を形成する(図6B)。なお、図6Bでは、導電膜112f、及び絶縁膜113fをエッチングして開口しているが、絶縁膜113fをエッチングし、導電膜112fに達する開口を形成しても良い。続いて、当該開口を埋めるように、後にプラグ130となる導電膜130fを成膜する(図6C)。
導電膜112f、及び絶縁膜113fの、プラグ130を形成する位置に導電膜111fに達する開口を形成する(図6B)。なお、図6Bでは、導電膜112f、及び絶縁膜113fをエッチングして開口しているが、絶縁膜113fをエッチングし、導電膜112fに達する開口を形成しても良い。続いて、当該開口を埋めるように、後にプラグ130となる導電膜130fを成膜する(図6C)。
その後、絶縁膜113fの上面が露出するまで平坦化処理を行い、上面が平坦化された絶縁膜113fと、当該絶縁膜113f及び導電膜112fに埋め込まれたプラグ130を形成することができる(図6D)。
このとき、絶縁膜113fの上面の凹凸形状の影響により、平坦化処理後に導電膜130fの一部が絶縁膜113fの上面に残ってしまう場合がある。そのため、あらかじめ絶縁膜113fを十分に厚く成膜し、平坦化処理時に、絶縁膜113fの上面が露出した時点から、さらに追加で処理を行なうことにより、導電膜130fの残膜を好適に除去することができる。
{導電層114R、導電層114G、導電層114Bの形成}
まず、絶縁膜113f、及びプラグ130を覆って、導電層143となる導電膜143fを成膜する。続いて、導電膜143f上にレジストマスク155を形成する(図6E)。レジストマスク155は、後に導電層114Rとなる部分に形成する。その後、レジストマスク155に覆われない導電膜143fをエッチングすることで、導電層143を形成することができる。
まず、絶縁膜113f、及びプラグ130を覆って、導電層143となる導電膜143fを成膜する。続いて、導電膜143f上にレジストマスク155を形成する(図6E)。レジストマスク155は、後に導電層114Rとなる部分に形成する。その後、レジストマスク155に覆われない導電膜143fをエッチングすることで、導電層143を形成することができる。
続いて、絶縁膜113f、及び導電層143を覆って、導電層142となる導電膜142fを成膜し、当該導電膜142f上にレジストマスク156を形成する(図7A)。レジストマスク156は、導電膜142fの導電層143の重なる部分、及び後に導電層114Gとなる部分を覆って設ける。その後、上記と同様に導電膜142fをエッチングすることで、導電層142を形成することができる。
続いて、絶縁膜113f、及び導電層142を覆って、導電層141となる導電膜141fを成膜し、当該導電膜141f上にレジストマスク157を形成する(図7B)。レジストマスク157は、導電膜141fの導電層142と重なる部分、及び後に導電層114Bとなる部分を覆って設ける。その後、レジストマスク157に覆われない導電膜141f、導電層142、導電層143、導電膜111f、導電膜112f、及び絶縁膜113fをエッチングすることで、導電層141、導電層111、反射層112、及び絶縁層113を形成することができる。
以上により、導電層114R、導電層114G、導電層114B、導電層111、反射層112、及び絶縁層113を形成することができる(図7C)。
{絶縁層117の形成}
続いて、導電層114R、導電層114G、導電層114B、絶縁層113、反射層112、導電層111、及び絶縁層121を覆って絶縁膜を成膜し、不要な部分をエッチングにより除去することで、導電層114R、導電層114G、導電層114B、絶縁層113、反射層112、及び導電層111の端部を覆う絶縁層117を形成する(図7D)。絶縁層117の導電層114上の端部は、テーパ形状となるように加工されていることが好ましい。絶縁層117の端部のテーパ角(被形成面と端面との成す角)としては、0度より大きく60度以下、好ましくは5度以上45度以下、より好ましくは5度以上30度以下とすることが好ましい。
続いて、導電層114R、導電層114G、導電層114B、絶縁層113、反射層112、導電層111、及び絶縁層121を覆って絶縁膜を成膜し、不要な部分をエッチングにより除去することで、導電層114R、導電層114G、導電層114B、絶縁層113、反射層112、及び導電層111の端部を覆う絶縁層117を形成する(図7D)。絶縁層117の導電層114上の端部は、テーパ形状となるように加工されていることが好ましい。絶縁層117の端部のテーパ角(被形成面と端面との成す角)としては、0度より大きく60度以下、好ましくは5度以上45度以下、より好ましくは5度以上30度以下とすることが好ましい。
絶縁層117は、有機絶縁膜または無機絶縁膜により形成することができる。特に超高精細(例えば、2000ppi以上)の表示装置とする場合には、無機絶縁膜を用いることが好ましい。
{EL層115、導電層116の形成}
続いて、導電層141及び絶縁層117上に、EL層115と導電層116を順に成膜することで、発光素子120を形成する(図7E)。光学距離がそれぞれ異なる発光素子120R、発光素子120G、及び発光素子120Bは、上記と同様の方法で形成することができる。
続いて、導電層141及び絶縁層117上に、EL層115と導電層116を順に成膜することで、発光素子120を形成する(図7E)。光学距離がそれぞれ異なる発光素子120R、発光素子120G、及び発光素子120Bは、上記と同様の方法で形成することができる。
上記作製方法例によれば、極めて表示品位の高い表示装置を簡便に作製することができる。
また、発光素子120は、上面が平坦化された絶縁層上に形成できる。また、発光素子120は、発光素子内のプラグ130を介して、導電層114と下部電極(導電層111)と電気的に接続される構成である。さらに、発光素子120の下部電極が、プラグ131を介して基板101の画素回路等と電気的に接続される構成とすることができるため、極めて微細な画素を構成することが可能であり、極めて高精細な表示装置を実現することができる。また、発光素子120を画素回路または駆動回路と重ねて配置することができるため、開口率(有効発光面積率)の高い表示装置を実現できる。
[変形例]
以下では、上記表示装置とは一部の構成が異なる変形例について説明する。
以下では、上記表示装置とは一部の構成が異なる変形例について説明する。
図8Aは、表示装置100Gの断面概略図である。表示装置100Gは、上記表示装置100Aと比較して、EL層115及び導電層116の形状が異なる点、及び絶縁層118を有する点で、主に相違している。
表示装置100Gは、隣接する異なる色の発光素子間において、EL層115と導電層116とが分断されている。これにより、隣接する異なる色の発光素子間で、EL層115を介して流れる電流(リーク電流ともいう)を防ぐことができる。したがって、当該リーク電流により生じる発光を抑制することができ、コントラストの高い表示を実現することができる。さらに、精細度を高めた場合でも、EL層115に導電性の高い材料を用いることができるため、材料の選択の幅を広げることができ、効率の向上、消費電力の低減、及び信頼性の向上を図ることが容易となる。
EL層115及び導電層116は、メタルマスクなどのシャドーマスクを用いた成膜により、島状のパターンを形成してもよいが、特にメタルマスクを用いない加工方法を用いることが好ましい。これにより、極めて微細なパターンを形成することが可能となるため、メタルマスクを用いた形成法と比較して、精細度、及び開口率を向上させることができる。このような加工方法としては、代表的には、フォトリソグラフィ法を用いることができる。そのほか、ナノインプリント法、サンドブラスト法などの形成法を用いることもできる。
なお、本明細書等において、メタルマスク、またはFMM(ファインメタルマスク、高精細なメタルマスク)を用いるデバイスをMM(メタルマスク)構造と呼称する場合がある。また、本明細書等において、メタルマスク、またはFMMを用いないデバイスをMML(メタルマスクレス)構造と呼称する場合がある。
表示装置100Gの作製方法としては、まずEL層115及び導電層116を、メタルマスクを用いることなく成膜したのちに、導電層116上にレジストマスクを形成する。その後、当該レジストマスクに覆われないEL層115及び導電層116の一部をエッチングにより除去し、その後にレジストマスクを除去する。そして、絶縁層118を形成する。これにより、表示装置100Gを作製することができる。
また、表示装置100Gでは、発光素子120B、発光素子120G、及び発光素子120Rを覆って、絶縁層118が設けられている。隣接する発光素子間において、絶縁層118の一部は、絶縁層117の上面と接している。絶縁層118は、発光素子に水などの不純物が拡散することを防ぐ保護層として機能する。絶縁層118には酸化シリコン膜、窒化シリコン膜、または酸化アルミニウム膜などの、透湿性の低い無機絶縁膜を用いることが好ましい。
また、図8Bに示す表示装置100Hは、上記表示装置100CのEL層115及び導電層116を加工した場合の例である。
表示装置100G及び表示装置100Hにおいて、EL層115及び導電層116は、同じ色を呈する画素間では分断されずに連続するように、加工されることが好ましい。例えば、EL層115及び導電層116を、ストライプ状に加工することができる。これにより、全ての発光素子の導電層116がフローティング状態となることなく、所定の電位を与えることができる。
以上が、変形例についての説明である。
[構成例2]
以下では、トランジスタを有する表示装置のより具体的な例について説明する。
以下では、トランジスタを有する表示装置のより具体的な例について説明する。
〔構成例2-1〕
図9は、表示装置200Aの断面概略図である。
図9は、表示装置200Aの断面概略図である。
表示装置200Aは、基板201、発光素子120R、発光素子120G、発光素子120B、容量素子240、トランジスタ210等を有する。
基板201から容量素子240までの積層構造が、上記構成例1における基板101に相当する。
トランジスタ210は、基板201にチャネル領域が形成されるトランジスタである。基板201としては、例えば単結晶シリコン基板などの半導体基板を用いることができる。トランジスタ210は、基板201の一部、導電層211、低抵抗領域212、絶縁層213、絶縁層214等を有する。導電層211は、ゲート電極として機能する。絶縁層213は、基板201と導電層211の間に位置し、ゲート絶縁層として機能する。低抵抗領域212は、基板201に不純物がドープされた領域であり、ソースまたはドレインの一方として機能する。絶縁層214は、導電層211の側面を覆って設けられ、絶縁層として機能する。
また、基板201に埋め込まれるように、隣接する2つのトランジスタ210の間に素子分離層215が設けられている。
また、トランジスタ210を覆って絶縁層261が設けられ、絶縁層261上に容量素子240が設けられている。
容量素子240は、導電層241と、導電層242と、これらの間に位置する絶縁層243を有する。導電層241は容量素子240の一方の電極として機能し、導電層242は容量素子240の他方の電極として機能し、絶縁層243は容量素子240の誘電体として機能する。
導電層241は絶縁層261上に設けられ、絶縁層261に埋め込まれたプラグ271によってトランジスタ210のソースまたはドレインの一方と電気的に接続されている。絶縁層243は導電層241を覆って設けられる。導電層242は、絶縁層243を介して導電層241と重なる領域に設けられている。
容量素子240を覆って、絶縁層121が設けられ、絶縁層121上に発光素子120R、発光素子120G、発光素子120B等が設けられている。ここでは、発光素子120R、発光素子120G、発光素子120Bの構成として、構成例1-3及び図3Aで例示した構成を用いた例を示しているが、これに限られず、上記で例示した様々な構成を適用することができる。
表示装置200Aでは、発光素子120の導電層116を覆うように、絶縁層161、絶縁層162、及び絶縁層163がこの順に設けられている。これら3つの絶縁層は、発光素子120に水などの不純物が拡散することを防ぐ保護層として機能する。絶縁層161及び絶縁層163には酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜などの、透湿性の低い無機絶縁膜を用いることが好ましい。また、絶縁層162には、透光性の高い有機絶縁膜を用いることができる。絶縁層162に有機絶縁膜を用いることで、絶縁層162よりも下側の凹凸形状の影響を緩和し、絶縁層163の被形成面を滑らかな面とすることができる。これにより、絶縁層163にピンホールなどの欠陥が生じにくいため、保護層の透湿性をより高めることができる。なお、発光素子120を覆う保護層の構成はこれに限られず、単層、または2層構造としてもよいし、4層以上の積層構造としてもよい。
絶縁層163上には、発光素子120Rと重なる着色層165R、発光素子120Gと重なる着色層165G、及び発光素子120Bと重なる着色層165Bが設けられている。例えば着色層165Rは赤色の光を透過し、着色層165Gは緑色の光を透過し、着色層165Bは青色の光を透過する。これにより、各発光素子からの光の色純度を高めることができ、より表示品位の高い表示装置を実現できる。また、絶縁層163上に各着色層を形成することで、後述する基板202上に着色層を形成する場合に比べて、各発光ユニットと各着色層との位置合わせが容易であり、極めて高精細な表示装置を実現できる。
表示装置200Aは、視認側に基板202を有する。基板202と基板201とは、透光性を有する接着層164により貼り合されている。基板202としては、ガラス基板、石英基板、サファイア基板、プラスチック基板などの、透光性を有する基板を用いることができる。
このような構成とすることで、極めて高精細で、表示品位の高い表示装置を実現できる。
〔構成例2-2〕
図10は、表示装置200Bの断面概略図である。表示装置200Bは、トランジスタの構成が異なる点で、上記表示装置200Aと主に相違している。
図10は、表示装置200Bの断面概略図である。表示装置200Bは、トランジスタの構成が異なる点で、上記表示装置200Aと主に相違している。
トランジスタ220は、チャネルが形成される半導体層に、金属酸化物(酸化物半導体ともいう)が適用されたトランジスタである。
トランジスタ220は、半導体層221、絶縁層223、導電層224、一対の導電層225、絶縁層226、導電層227等を有する。
トランジスタ220が設けられる基板201としては、上述した絶縁性基板または半導体基板を用いることができる。
基板201上に、絶縁層232が設けられている。絶縁層232は、基板201から水または水素などの不純物がトランジスタ220に拡散すること、及び半導体層221から絶縁層232側に酸素が脱離することを防ぐバリア層として機能する。絶縁層232としては、例えば酸化アルミニウム膜、酸化ハフニウム膜、窒化シリコン膜などの、酸化シリコン膜よりも水素または酸素が拡散しにくい膜を用いることができる。
絶縁層232上に導電層227が設けられ、導電層227を覆って絶縁層226が設けられている。導電層227は、トランジスタ220の第1のゲート電極として機能し、絶縁層226の一部は、第1のゲート絶縁層として機能する。絶縁層226の少なくとも半導体層221と接する部分には、酸化シリコン膜等の酸化物絶縁膜を用いることが好ましい。絶縁層226の上面は、平坦化されていることが好ましい。
半導体層221は、絶縁層226上に設けられる。半導体層221は、半導体特性を有する金属酸化物(酸化物半導体ともいう)膜を有することが好ましい。半導体層221に好適に用いることのできる材料の詳細については後述する。
一対の導電層225は、半導体層221上に接して設けられ、ソース電極及びドレイン電極として機能する。
また、一対の導電層225の上面及び側面、ならびに半導体層221の側面等を覆って絶縁層228が設けられ、絶縁層228上に絶縁層261bが設けられている。絶縁層228は、半導体層221に絶縁層261b等から水または水素などの不純物が拡散すること、及び半導体層221から酸素が脱離することを防ぐバリア層として機能する。絶縁層228としては、上記絶縁層232と同様の絶縁膜を用いることができる。
絶縁層228及び絶縁層261bに、半導体層221に達する開口が設けられている。当該開口の内部において、絶縁層261b、絶縁層228、及び導電層225の側面、並びに半導体層221の上面に接する絶縁層223と、導電層224とが埋め込まれている。導電層224は、第2のゲート電極として機能し、絶縁層223は第2のゲート絶縁層として機能する。
導電層224の上面、絶縁層223の上面、及び絶縁層261bの上面は、それぞれ高さが概略一致するように平坦化処理され、これらを覆って絶縁層229及び絶縁層261aが設けられている。
絶縁層261a及び絶縁層261bは、層間絶縁層として機能する。また絶縁層229は、トランジスタ220に絶縁層261a等から水または水素などの不純物が拡散することを防ぐバリア層として機能する。絶縁層229としては、上記絶縁層228及び絶縁層232と同様の絶縁膜を用いることができる。
一対の導電層225の一方と電気的に接続するプラグ271は、絶縁層261a、絶縁層229、及び絶縁層261bに埋め込まれるように設けられている。ここで、プラグ271は、絶縁層261a、絶縁層261b、絶縁層229、及び絶縁層228のそれぞれの開口の側面、及び導電層225の上面の一部を覆う導電層271aと、導電層271aの上面に接する導電層271bとを有することが好ましい。このとき、導電層271aとして、水素及び酸素が拡散しにくい導電性材料を用いることが好ましい。
〔構成例2-3〕
図11は、表示装置200Cの断面概略図である。表示装置200Cは、基板201にチャネルが形成されるトランジスタ210と、チャネルが形成される半導体層に金属酸化物を含むトランジスタ220とが積層された構成を有する。
図11は、表示装置200Cの断面概略図である。表示装置200Cは、基板201にチャネルが形成されるトランジスタ210と、チャネルが形成される半導体層に金属酸化物を含むトランジスタ220とが積層された構成を有する。
トランジスタ210を覆って絶縁層261が設けられ、絶縁層261上に導電層251が設けられている。また導電層251を覆って絶縁層262が設けられ、絶縁層262上に導電層252が設けられている。導電層251及び導電層252は、それぞれ配線として機能する。また、導電層252を覆って絶縁層263、絶縁層232が設けられ、絶縁層232上にトランジスタ220が設けられている。また、トランジスタ220を覆って絶縁層265が設けられ、絶縁層265上に容量素子240が設けられている。容量素子240とトランジスタ220とは、プラグ274により電気的に接続されている。
トランジスタ220は、画素回路を構成するトランジスタとして用いることができる。また、トランジスタ210は、画素回路を構成するトランジスタ、または当該画素回路を駆動するための駆動回路(ゲート線駆動回路、ソース線駆動回路)を構成するトランジスタとして用いることができる。また、トランジスタ210及びトランジスタ220は、演算回路または記憶回路などの各種回路を構成するトランジスタとして用いることができる。
このような構成とすることで、発光ユニットの直下に画素回路だけでなく駆動回路等を形成することができるため、表示領域の周辺に駆動回路を設ける場合に比べて、表示装置を小型化することが可能となる。
〔構成例2-4〕
図12は、表示装置200Dの断面概略図である。表示装置200Dは、上記表示装置200Cに対して、酸化物半導体が適用されたトランジスタを2つ積層した点で、主に相違している。
図12は、表示装置200Dの断面概略図である。表示装置200Dは、上記表示装置200Cに対して、酸化物半導体が適用されたトランジスタを2つ積層した点で、主に相違している。
表示装置200Dは、トランジスタ210とトランジスタ220との間に、トランジスタ230を有する。トランジスタ230は、第1のゲート電極を有していない点以外は、トランジスタ220と同様の構成を有する。なお、トランジスタ230を第1のゲート電極を有する構成としてもよい。
導電層252を覆って絶縁層263及び絶縁層231が設けられ、絶縁層231上にトランジスタ230が設けられている。トランジスタ230と導電層252とは、プラグ273、導電層253、及びプラグ272を介して電気的に接続されている。また、導電層253を覆って絶縁層264及び絶縁層232が設けられ、絶縁層232上にトランジスタ220が設けられている。
例えば、トランジスタ220は、発光素子120に流れる電流を制御するためのトランジスタとして機能する。また、トランジスタ230は、画素の選択状態を制御するための選択トランジスタとして機能する。また、トランジスタ210は、画素を駆動するための駆動回路を構成するトランジスタなどとして機能する。
このように、トランジスタが形成される層を3層以上積層することで、画素の占有面積をさらに縮小することができ、高精細な表示装置を実現することができる。
以下では、表示装置に適用可能なトランジスタ等の構成要素について説明する。
〔トランジスタ〕
トランジスタは、ゲート電極として機能する導電層と、半導体層と、ソース電極として機能する導電層と、ドレイン電極として機能する導電層と、ゲート絶縁層として機能する絶縁層と、を有する。
トランジスタは、ゲート電極として機能する導電層と、半導体層と、ソース電極として機能する導電層と、ドレイン電極として機能する導電層と、ゲート絶縁層として機能する絶縁層と、を有する。
なお、本発明の一態様の表示装置が有するトランジスタの構造は特に限定されない。例えば、プレーナ型のトランジスタとしてもよいし、スタガ型のトランジスタとしてもよいし、逆スタガ型のトランジスタとしてもよい。また、トップゲート型またはボトムゲート型のいずれのトランジスタ構造としてもよい。または、チャネルの上下にゲート電極が設けられていてもよい。
トランジスタに用いる半導体材料の結晶性についても特に限定されず、非晶質半導体、単結晶半導体、または単結晶以外の結晶性を有する半導体(微結晶半導体、多結晶半導体、または一部に結晶領域を有する半導体)のいずれを用いてもよい。単結晶半導体または結晶性を有する半導体を用いると、トランジスタ特性の劣化を抑制できるため好ましい。
以下では、特に金属酸化物膜をチャネルが形成される半導体層に用いるトランジスタについて説明する。
トランジスタに用いる半導体材料としては、エネルギーギャップが2eV以上、好ましくは2.5eV以上、より好ましくは3eV以上である金属酸化物を用いることができる。代表的には、インジウムを含む金属酸化物などであり、例えば、後述するCAC-OSなどを用いることができる。
シリコンよりもバンドギャップが広く、且つキャリア密度の小さい金属酸化物が用いられたトランジスタは、その低いオフ電流により、トランジスタと直列に接続された容量素子に蓄積した電荷を長期間に亘って保持することが可能である。
半導体層は、例えばインジウム、亜鉛及びM(Mはアルミニウム、チタン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、セリウム、スズ、ネオジムまたはハフニウム等の金属)を含むIn-M-Zn系酸化物で表記される膜とすることができる。
半導体層を構成する金属酸化物がIn-M-Zn系酸化物の場合、In-M-Zn酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、In≧M、Zn≧Mを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、In:M:Zn=1:1:1、In:M:Zn=1:1:1.2、In:M:Zn=3:1:2、In:M:Zn=4:2:3、In:M:Zn=4:2:4.1、In:M:Zn=5:1:6、In:M:Zn=5:1:7、In:M:Zn=5:1:8等が好ましい。なお、成膜される半導体層の原子数比はそれぞれ、上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス40%の変動を含む。
半導体層としては、キャリア密度の低い金属酸化物膜を用いる。例えば、半導体層は、キャリア密度が1×1017/cm3以下、好ましくは1×1015/cm3以下、さらに好ましくは1×1013/cm3以下、より好ましくは1×1011/cm3以下、さらに好ましくは1×1010/cm3未満であり、1×10-9/cm3以上のキャリア密度の金属酸化物を用いることができる。そのような金属酸化物を、高純度真性または実質的に高純度真性な金属酸化物と呼ぶ。当該酸化物半導体は、欠陥準位密度が低く、安定な特性を有する金属酸化物であるといえる。
なお、これらに限らず、必要とするトランジスタの半導体特性及び電気特性(電界効果移動度、しきい値電圧等)に応じて適切な組成の酸化物半導体を用いればよい。また、必要とするトランジスタの半導体特性を得るために、半導体層のキャリア密度、不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
半導体層を構成する金属酸化物において、第14族元素の一つであるシリコン、または炭素が含まれると、半導体層において酸素欠損が増加し、n型化してしまう。このため、半導体層におけるシリコンまたは炭素の濃度(二次イオン質量分析法により得られる濃度)を、2×1018atoms/cm3以下、好ましくは2×1017atoms/cm3以下とする。
また、アルカリ金属及びアルカリ土類金属は、金属酸化物と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため半導体層における二次イオン質量分析法により得られるアルカリ金属またはアルカリ土類金属の濃度を、1×1018atoms/cm3以下、好ましくは2×1016atoms/cm3以下にする。
また、半導体層を構成する金属酸化物に窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、n型化しやすい。この結果、窒素が含まれている金属酸化物を用いたトランジスタはノーマリーオン特性となりやすい。このため半導体層における二次イオン質量分析法により得られる窒素濃度は、5×1018atoms/cm3以下にすることが好ましい。
酸化物半導体は、単結晶酸化物半導体と、非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、CAAC-OS(c-axis-aligned crystalline oxide semiconductor)、多結晶酸化物半導体、nc-OS(nanocrystalline oxide semiconductor)、擬似非晶質酸化物半導体(a-like OS:amorphous-like oxide semiconductor)、及び非晶質酸化物半導体などがある。
また、本発明の一態様で開示されるトランジスタの半導体層には、CAC-OS(cloud-aligned composite oxide semiconductor)を用いてもよい。
なお、本発明の一態様で開示されるトランジスタの半導体層は、上述した非単結晶酸化物半導体を好適に用いることができる。また、非単結晶酸化物半導体としては、nc-OSまたはCAAC-OSを好適に用いることができる。
なお、本発明の一態様では、トランジスタの半導体層として、CAC-OSを用いると好ましい。CAC-OSを用いることで、トランジスタに高い電気特性または高い信頼性を付与することができる。
なお、半導体層がCAAC-OSの領域、多結晶酸化物半導体の領域、nc-OSの領域、擬似非晶質酸化物半導体の領域、及び非晶質酸化物半導体の領域のうち、二種以上を有する混合膜であってもよい。混合膜は、例えば上述した領域のうち、いずれか二種以上の領域を含む単層構造、または積層構造を有する場合がある。
<CAC-OSの構成>
以下では、本発明の一態様で開示されるトランジスタに用いることができるCAC-OSの構成について説明する。
以下では、本発明の一態様で開示されるトランジスタに用いることができるCAC-OSの構成について説明する。
CAC-OSとは、例えば、金属酸化物を構成する元素が、0.5nm以上10nm以下、好ましくは、1nm以上2nm以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、金属酸化物において、一つあるいはそれ以上の金属元素が偏在し、該金属元素を有する領域が、0.5nm以上10nm以下、好ましくは、1nm以上2nm以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともいう。
なお、金属酸化物は、少なくともインジウムを含むことが好ましい。特にインジウム及び亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
例えば、In-Ga-Zn酸化物におけるCAC-OS(CAC-OSの中でもIn-Ga-Zn酸化物を、特にCAC-IGZOと呼称してもよい。)とは、インジウム酸化物(以下、InOX1(X1は0よりも大きい実数)とする。)、またはインジウム亜鉛酸化物(以下、InX2ZnY2OZ2(X2、Y2、及びZ2は0よりも大きい実数)とする。)と、ガリウム酸化物(以下、GaOX3(X3は0よりも大きい実数)とする。)、またはガリウム亜鉛酸化物(以下、GaX4ZnY4OZ4(X4、Y4、及びZ4は0よりも大きい実数)とする。)などと、に材料が分離することでモザイク状となり、モザイク状のInOX1、またはInX2ZnY2OZ2が、膜中に均一に分布した構成(以下、クラウド状ともいう。)である。
つまり、CAC-OSは、GaOX3が主成分である領域と、InX2ZnY2OZ2、またはInOX1が主成分である領域とが、混合している構成を有する複合金属酸化物である。なお、本明細書において、例えば、第1の領域の元素Mに対するInの原子数比が、第2の領域の元素Mに対するInの原子数比よりも大きいことを、第1の領域は、第2の領域と比較して、Inの濃度が高いとする。
なお、IGZOは通称であり、In、Ga、Zn、及びOによる1つの化合物をいう場合がある。代表例として、InGaO3(ZnO)m1(m1は自然数)、またはIn(1+x0)Ga(1-x0)O3(ZnO)m0(-1≦x0≦1、m0は任意数)で表される結晶性の化合物が挙げられる。
上記結晶性の化合物は、単結晶構造、多結晶構造、またはCAAC構造を有する。なお、CAAC構造とは、複数のIGZOのナノ結晶がc軸配向を有し、かつa-b面においては配向せずに連結した結晶構造である。
一方、CAC-OSは、金属酸化物の材料構成に関する。CAC-OSとは、In、Ga、Zn、及びOを含む材料構成において、一部にGaを主成分とするナノ粒子状に観察される領域と、一部にInを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。従って、CAC-OSにおいて、結晶構造は副次的な要素である。
なお、CAC-OSは、組成の異なる二種類以上の膜の積層構造は含まないものとする。例えば、Inを主成分とする膜と、Gaを主成分とする膜との2層からなる構造は、含まない。
なお、GaOX3が主成分である領域と、InX2ZnY2OZ2、またはInOX1が主成分である領域とは、明確な境界が観察できない場合がある。
なお、ガリウムの代わりに、アルミニウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれている場合、CAC-OSは、一部に該金属元素を主成分とするナノ粒子状に観察される領域と、一部にInを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。
CAC-OSは、例えば基板を加熱しない条件で、スパッタリング法により形成することができる。また、CAC-OSをスパッタリング法で形成する場合、成膜ガスとして、不活性ガス(代表的にはアルゴン)、酸素ガス、及び窒素ガスの中から選ばれたいずれか一つまたは複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素ガスの流量比は低いほど好ましく、例えば酸素ガスの流量比を0%以上30%未満、好ましくは0%以上10%以下とすることが好ましい。
CAC-OSは、X線回折(XRD:X-ray diffraction)測定法のひとつであるOut-of-plane法によるθ/2θスキャンを用いて測定したときに、明確なピークが観察されないという特徴を有する。すなわち、X線回折測定から、測定領域のa-b面方向、及びc軸方向の配向は見られないことが分かる。
またCAC-OSは、プローブ径が1nmの電子線(ナノビーム電子線ともいう。)を照射することで得られる電子線回折パターンにおいて、輝度の高いリング状の領域と、該リング状の領域内に複数の輝点と、が観測される。従って、電子線回折パターンから、CAC-OSの結晶構造が、平面方向、及び断面方向において、配向性を有さないnc(nano-crystal)構造を有することがわかる。
また例えば、In-Ga-Zn酸化物におけるCAC-OSでは、エネルギー分散型X線分光法(EDX:Energy Dispersive X-ray spectroscopy)を用いて取得したEDXマッピングにより、GaOX3が主成分である領域と、InX2ZnY2OZ2、またはInOX1が主成分である領域とが、偏在し、混合している構造を有することが確認できる。
CAC-OSは、金属元素が均一に分布したIGZO化合物とは異なる構造であり、IGZO化合物と異なる性質を有する。つまり、CAC-OSは、GaOX3などが主成分である領域と、InX2ZnY2OZ2、またはInOX1が主成分である領域と、に互いに相分離し、各元素を主成分とする領域がモザイク状である構造を有する。
ここで、InX2ZnY2OZ2、またはInOX1が主成分である領域は、GaOX3などが主成分である領域と比較して、導電性が高い領域である。つまり、InX2ZnY2OZ2、またはInOX1が主成分である領域を、キャリアが流れることにより、金属酸化物としての導電性が発現する。従って、InX2ZnY2OZ2、またはInOX1が主成分である領域が、金属酸化物中にクラウド状に分布することで、高い電界効果移動度(μ)が実現できる。
一方、GaOX3などが主成分である領域は、InX2ZnY2OZ2、またはInOX1が主成分である領域と比較して、絶縁性が高い領域である。つまり、GaOX3などが主成分である領域が、金属酸化物中に分布することで、リーク電流を抑制し、良好なスイッチング動作を実現できる。
従って、CAC-OSを半導体素子に用いた場合、GaOX3などに起因する絶縁性と、InX2ZnY2OZ2、またはInOX1に起因する導電性とが、相補的に作用することにより、高いオン電流(Ion)、及び高い電界効果移動度(μ)を実現することができる。
また、CAC-OSを用いた半導体素子は、信頼性が高い。従って、CAC-OSは、ディスプレイをはじめとするさまざまな半導体装置に最適である。
また、半導体層にCAC-OSを有するトランジスタは電界効果移動度が高く、且つ駆動能力が高いため、該トランジスタを、駆動回路、代表的にはゲート信号を生成する走査線駆動回路に用いることで、額縁幅の狭い(狭額縁ともいう)表示装置を提供することができる。また、該トランジスタを、表示装置が有する信号線駆動回路(とくに、信号線駆動回路が有するシフトレジスタの出力端子に接続されるデマルチプレクサ)に用いることで、表示装置に接続される配線数が少ない表示装置を提供することができる。
また、半導体層にCAC-OSを有するトランジスタは低温ポリシリコンを用いたトランジスタのようなレーザ結晶化工程が不要である。これのため、大面積基板を用いた表示装置であっても、製造コストを低減することが可能である。さらに、ウルトラハイビジョン(「4K解像度」、「4K2K」、「4K」)、スーパーハイビジョン(「8K解像度」、「8K4K」、「8K」)のよう高解像度であり、且つ大型の表示装置において、半導体層にCAC-OSを有するトランジスタを駆動回路及び表示部に用いることで、短時間での書き込みが可能であり、表示不良を低減することが可能となるため、好ましい。
または、トランジスタのチャネルが形成される半導体にシリコンを用いてもよい。シリコンとしてアモルファスシリコンを用いてもよいが、結晶性を有するシリコンを用いることが特に好ましい。例えば、微結晶シリコン、多結晶シリコン、単結晶シリコンなどを用いることが好ましい。特に、多結晶シリコンは、単結晶シリコンに比べて低温で形成でき、且つアモルファスシリコンに比べて高い電界効果移動度と高い信頼性を備える。
〔導電層〕
トランジスタのゲート、ソース及びドレインのほか、表示装置を構成する各種配線及び電極などの導電層に用いることのできる材料としては、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンなどの金属、またはこれを主成分とする合金などが挙げられる。またこれらの材料を含む膜を単層で、または積層構造として用いることができる。例えば、シリコンを含むアルミニウム膜の単層構造、チタン膜上にアルミニウム膜を積層する二層構造、タングステン膜上にアルミニウム膜を積層する二層構造、銅-マグネシウム-アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、その上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、その上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛等の酸化物を用いてもよい。また、マンガンを含む銅を用いると、エッチングによる形状の制御性が高まるため好ましい。
トランジスタのゲート、ソース及びドレインのほか、表示装置を構成する各種配線及び電極などの導電層に用いることのできる材料としては、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンなどの金属、またはこれを主成分とする合金などが挙げられる。またこれらの材料を含む膜を単層で、または積層構造として用いることができる。例えば、シリコンを含むアルミニウム膜の単層構造、チタン膜上にアルミニウム膜を積層する二層構造、タングステン膜上にアルミニウム膜を積層する二層構造、銅-マグネシウム-アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、その上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、その上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛等の酸化物を用いてもよい。また、マンガンを含む銅を用いると、エッチングによる形状の制御性が高まるため好ましい。
〔絶縁層〕
各絶縁層に用いることのできる絶縁材料としては、例えば、アクリル樹脂、エポキシ樹脂などの樹脂、シリコーンなどのシロキサン結合を有する樹脂の他、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウムなどの無機絶縁材料が挙げられる。
各絶縁層に用いることのできる絶縁材料としては、例えば、アクリル樹脂、エポキシ樹脂などの樹脂、シリコーンなどのシロキサン結合を有する樹脂の他、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウムなどの無機絶縁材料が挙げられる。
なお、本明細書中において、酸化窒化物とは、その組成として窒素よりも酸素の含有量が多い材料を指し、窒化酸化物とは、その組成として酸素よりも窒素の含有量が多い材料を指す。例えば、酸化窒化シリコンと記載した場合は、その組成として窒素よりも酸素の含有量が多い材料を指し、窒化酸化シリコンと記載した場合は、その組成として、酸素よりも窒素の含有量が多い材料を指す。
また、発光素子は、一対の透水性の低い絶縁膜の間に設けられていることが好ましい。これにより、発光素子に水等の不純物が侵入することを抑制でき、装置の信頼性の低下を抑制できる。
透水性の低い絶縁膜としては、窒化シリコン膜、窒化酸化シリコン膜等の窒素と珪素を含む膜、または窒化アルミニウム膜等の窒素とアルミニウムを含む膜等が挙げられる。また、酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜等を用いてもよい。
例えば、透水性の低い絶縁膜の水蒸気透過量は、1×10-5[g/(m2・day)]以下、好ましくは1×10-6[g/(m2・day)]以下、より好ましくは1×10-7[g/(m2・day)]以下、さらに好ましくは1×10-8[g/(m2・day)]以下とする。
[表示モジュールの構成例]
以下では、本発明の一態様の表示装置を有する表示モジュールの構成例について説明する。
以下では、本発明の一態様の表示装置を有する表示モジュールの構成例について説明する。
図13Aは、表示モジュール280の斜視概略図である。表示モジュール280は、表示装置200と、FPC290とを有する。表示装置200としては、上記構成例2で例示した各表示装置(表示装置200A乃至表示装置200D)を適用することができる。
表示モジュール280は、基板201、基板202を有する。また基板202側に表示部281を有する。表示部281は、表示モジュール280における画像を表示する領域であり、後述する画素部284に設けられる各画素からの光を視認できる領域である。
図13Bに、基板201側の構成を模式的に示した斜視図を示している。基板201は、回路部282と、回路部282上に画素回路部283と、画素回路部283上に画素部284と、が積層された構成を有する。また、基板201上の画素部284と重ならない部分に、FPC290と接続するための端子部285を有する。また端子部285と回路部282とは、複数の配線により構成される配線部286により電気的に接続されている。
画素部284は、周期的に配列した複数の画素284aを有する。図13Bの右側に、1つの画素284aの拡大図を示している。画素284aは、発光素子120R、発光素子120G、及び発光素子120Bを有する。
画素回路部283は、周期的に配列した複数の画素回路283aを有する。複数の画素回路283aは、図13Bに示す、デルタ配列で配置してもよい。デルタ配列は、高密度に画素回路を配列することが出来るため、高精細な表示装置を提供できる。
1つの画素回路283aは、1つの画素284aが有する3つの発光素子の発光を制御する回路である。1つの画素回路283aは、1つの発光素子の発光を制御する回路が3つ設けられる構成としてもよい。例えば、画素回路283aは、1つの発光素子につき、1つの選択トランジスタと、1つの電流制御用トランジスタ(駆動トランジスタ)と、容量素子と、を少なくとも有する構成とすることができる。このとき、選択トランジスタのゲートにはゲート信号が、ソースまたはドレインの一方にはソース信号が、それぞれ入力される。これにより、アクティブマトリクス型の表示装置が実現されている。
回路部282は、画素回路部283の各画素回路283aを駆動する回路を有する。例えば、ゲート線駆動回路、ソース線駆動回路等を有することが好ましい。このほか、演算回路、メモリ回路、電源回路等を有していてもよい。
FPC290は、外部から回路部282にビデオ信号または電源電位等を供給するための配線として機能する。また、FPC290上にICが実装されていてもよい。
表示モジュール280は、画素部284の下側に画素回路部283または回路部282等が積層された構成とすることができるため、表示部281の開口率(有効表示面積比)を極めて高くすることができる。例えば表示部281の開口率は、40%以上100%未満、好ましくは50%以上95%以下、より好ましくは60%以上95%以下とすることができる。また、画素284aを極めて高密度に配置することが可能で、表示部281の精細度を極めて高くすることができる。例えば、表示部281には、2000ppi以上、好ましくは3000ppi以上、より好ましくは5000ppi以上、さらに好ましくは6000ppi以上であって、20000ppi以下、または30000ppi以下の精細度で、画素284aが配置されることが好ましい。
このような表示モジュール280は、極めて高精細であることから、ヘッドマウントディスプレイなどのVR向け機器、またはメガネ型のAR向け機器に好適に用いることができる。例えば、レンズを通して表示モジュール280の表示部を視認する構成の場合であっても、表示モジュール280は極めて高精細な表示部281を有するためにレンズで表示部を拡大しても画素が視認されず、没入感の高い表示を行うことができる。また、表示モジュール280はこれに限られず、比較的小型の表示部を有する電子機器に好適に用いることができる。例えば腕時計などの装着型の電子機器の表示部に好適に用いることができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
(実施の形態2)
本実施の形態では、本発明の一態様の表示装置について、図14を用いて説明を行う。
本実施の形態では、本発明の一態様の表示装置について、図14を用いて説明を行う。
図14Aに示す表示装置は、画素部502と、駆動回路部504と、保護回路506と、端子部507と、を有する。なお、本発明の一態様の表示装置は、保護回路506を設けない構成としてもよい。
画素部502は、X行Y列(X、Yはそれぞれ独立に2以上の自然数)に配置された複数の画素回路501を有する。各画素回路501は、それぞれ表示素子を駆動する回路を有する。
駆動回路部504は、ゲート線GL_1乃至GL_Xに走査信号を出力するゲートドライバ504a、データ線DL_1乃至DL_Yにデータ信号を供給するソースドライバ504bなどの駆動回路を有する。ゲートドライバ504aは、少なくともシフトレジスタを有する構成とすればよい。またソースドライバ504bは、例えば複数のアナログスイッチなどを用いて構成される。また、シフトレジスタなどを用いてソースドライバ504bを構成してもよい。
端子部507は、外部の回路から表示装置に電源、制御信号、及び画像信号等を入力するための端子が設けられた部分をいう。
保護回路506は、自身が接続する配線に一定の範囲外の電位が与えられたときに、該配線と別の配線とを導通状態にする回路である。図14Aに示す保護回路506は、例えば、ゲートドライバ504aと画素回路501の間の配線であるゲート線GL、またはソースドライバ504bと画素回路501の間の配線であるデータ線DL等の各種配線に接続される。なお図14Aでは、保護回路506と画素回路501とを区別するため、保護回路506にハッチングを付している。
また、ゲートドライバ504aとソースドライバ504bは、それぞれ画素部502と同じ基板上に設けられていてもよいし、ゲートドライバ回路またはソースドライバ回路が別途形成された基板(例えば、単結晶半導体または多結晶半導体で形成された駆動回路基板)をCOGまたはTAB(Tape Automated Bonding)によって基板に実装する構成としてもよい。
特に、ゲートドライバ504aとソースドライバ504bを画素部502の下方に配置することが好ましい。
また、図14Bに、画素回路501に適用することのできる画素回路の構成の一例を示す。
図14Bに示す画素回路501は、トランジスタ552、554と、容量素子562と、発光素子572と、を有する。また画素回路501には、データ線DL_n、ゲート線GL_m、電位供給線VL_a及び電位供給線VL_b等が接続されている。
なお、電位供給線VL_a及び電位供給線VL_bの一方には、高電源電位VDDが与えられ、他方には、低電源電位VSSが与えられる。トランジスタ554のゲートに与えられる電位に応じて、発光素子572に流れる電流が制御されることにより、発光素子572からの発光輝度が制御される。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
(実施の形態3)
以下では、本発明の一態様の表示装置に適用可能な画素に表示される階調を補正するためのメモリを備える画素回路と、これを有する表示装置について説明する。
以下では、本発明の一態様の表示装置に適用可能な画素に表示される階調を補正するためのメモリを備える画素回路と、これを有する表示装置について説明する。
[回路構成]
図15Aに、画素回路400の回路図を示す。画素回路400は、トランジスタM1、トランジスタM2、容量C1、及び回路401を有する。また画素回路400には、配線S1、配線S2、配線G1、及び配線G2が接続される。
図15Aに、画素回路400の回路図を示す。画素回路400は、トランジスタM1、トランジスタM2、容量C1、及び回路401を有する。また画素回路400には、配線S1、配線S2、配線G1、及び配線G2が接続される。
トランジスタM1は、ゲートが配線G1と、ソース及びドレインの一方が配線S1と、他方が容量C1の一方の電極と、それぞれ接続する。トランジスタM2は、ゲートが配線G2と、ソース及びドレインの一方が配線S2と、他方が容量C1の他方の電極、及び回路401と、それぞれ接続する。
回路401は、少なくとも一の表示素子を含む回路である。表示素子としては様々な素子を用いることができるが、代表的には有機EL素子またはLED素子などの発光素子を用いることができる。これ以外にも、液晶素子、またはMEMS(Micro Electro Mechanical Systems)素子等を用いることもできる。
トランジスタM1と容量C1とを接続するノードをノードN1、トランジスタM2と回路401とを接続するノードをノードN2とする。
画素回路400は、トランジスタM1をオフ状態とすることで、ノードN1の電位を保持することができる。また、トランジスタM2をオフ状態とすることで、ノードN2の電位を保持することができる。また、トランジスタM2をオフ状態とした状態で、トランジスタM1を介してノードN1に所定の電位を書き込むことで、容量C1を介した容量結合により、ノードN1の電位の変位に応じてノードN2の電位を変化させることができる。
ここで、トランジスタM1、トランジスタM2のうちの一方または両方に、実施の形態1で例示した、酸化物半導体が適用されたトランジスタを適用することができる。そのため極めて低いオフ電流により、ノードN1及びノードN2の電位を長期間に亘って保持することができる。なお、各ノードの電位を保持する期間が短い場合(具体的には、フレーム周波数が30Hz以上である場合等)には、シリコン等の半導体を適用したトランジスタを用いてもよい。
[駆動方法例]
続いて、図15Bを用いて、画素回路400の動作方法の一例を説明する。図15Bは、画素回路400の動作に係るタイミングチャートである。なおここでは説明を容易にするため、配線抵抗などの各種抵抗、トランジスタまたは配線などの寄生容量、及びトランジスタのしきい値電圧などの影響は考慮しない。
続いて、図15Bを用いて、画素回路400の動作方法の一例を説明する。図15Bは、画素回路400の動作に係るタイミングチャートである。なおここでは説明を容易にするため、配線抵抗などの各種抵抗、トランジスタまたは配線などの寄生容量、及びトランジスタのしきい値電圧などの影響は考慮しない。
図15Bに示す動作では、1フレーム期間を期間T1と期間T2とに分ける。期間T1はノードN2に電位を書き込む期間であり、期間T2はノードN1に電位を書き込む期間である。
〔期間T1〕
期間T1では、配線G1と配線G2の両方に、トランジスタをオン状態にする電位を与える。また、配線S1には固定電位である電位Vrefを供給し、配線S2には第1データ電位Vwを供給する。
期間T1では、配線G1と配線G2の両方に、トランジスタをオン状態にする電位を与える。また、配線S1には固定電位である電位Vrefを供給し、配線S2には第1データ電位Vwを供給する。
ノードN1には、トランジスタM1を介して配線S1から電位Vrefが与えられる。また、ノードN2には、トランジスタM2を介して配線S2から第1データ電位Vwが与えられる。したがって、容量C1には電位差Vw-Vrefが保持された状態となる。
〔期間T2〕
続いて期間T2では、配線G1にはトランジスタM1をオン状態とする電位を与え、配線G2にはトランジスタM2をオフ状態とする電位を与える。また、配線S1には第2データ電位Vdataを供給する。配線S2には所定の定電位を与える、またはフローティング状態としてもよい。
続いて期間T2では、配線G1にはトランジスタM1をオン状態とする電位を与え、配線G2にはトランジスタM2をオフ状態とする電位を与える。また、配線S1には第2データ電位Vdataを供給する。配線S2には所定の定電位を与える、またはフローティング状態としてもよい。
ノードN1には、トランジスタM1を介して配線S1から第2データ電位Vdataが与えられる。このとき、容量C1による容量結合により、第2データ電位Vdataに応じてノードN2の電位が電位dVだけ変化する。すなわち、回路401には、第1データ電位Vwと電位dVを足した電位が入力されることとなる。なお、図15Bでは電位dVが正の値であるように示しているが、負の値であってもよい。すなわち、第2データ電位Vdataが電位Vrefより低くてもよい。
ここで、電位dVは、容量C1の容量値と、回路401の容量値によって概ね決定される。容量C1の容量値が回路401の容量値よりも十分に大きい場合、電位dVは第2データ電位Vdataに近い電位となる。
このように、画素回路400は、2種類のデータ信号を組み合わせて表示素子を含む回路401に供給する電位を生成することができるため、画素回路400内で階調の補正を行うことが可能となる。
また画素回路400は、配線S1及び配線S2に供給可能な最大電位を超える電位を生成することも可能となる。例えば発光素子を用いた場合では、ハイダイナミックレンジ(HDR)表示等を行うことができる。また、液晶素子を用いた場合では、オーバードライブ駆動等を実現できる。
[適用例]
図15Cに示す画素回路400ELは、回路401ELを有する。回路401ELは、発光素子EL、トランジスタM3、及び容量C2を有する。
図15Cに示す画素回路400ELは、回路401ELを有する。回路401ELは、発光素子EL、トランジスタM3、及び容量C2を有する。
トランジスタM3は、ゲートがノードN2及び容量C2の一方の電極と、ソース及びドレインの一方が電位VHを与える配線と、他方が発光素子ELの一方の電極と、それぞれ接続される。容量C2は、他方の電極が電位Vcomを与える配線と接続する。発光素子ELは、他方の電極が電位VLを与える配線と接続する。
トランジスタM3は、発光素子ELに供給する電流を制御する機能を有する。容量C2は保持容量として機能する。容量C2は不要であれば省略することができる。
なお、ここでは発光素子ELのアノード側がトランジスタM3と接続する構成を示しているが、カソード側にトランジスタM3を接続してもよい。そのとき、電位VHと電位VLの値を適宜変更することができる。
画素回路400ELは、トランジスタM3のゲートに高い電位を与えることで、発光素子ELに大きな電流を流すことができるため、例えばHDR表示などを実現することができる。また、配線S1または配線S2に補正信号を供給することで、トランジスタM3または発光素子ELの電気特性のばらつきの補正を行うこともできる。
なお、図15Cで例示した回路に限られず、別途トランジスタまたは容量などを追加した構成としてもよい。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
(実施の形態4)
本実施の形態では、本発明の一態様の表示装置を適用した電子機器の構成例について説明する。
本実施の形態では、本発明の一態様の表示装置を適用した電子機器の構成例について説明する。
本発明の一態様の表示装置及び表示モジュールは、表示機能を有する電子機器等の表示部に適用することができる。このような電子機器としては、例えばテレビジョン装置、ノート型のパーソナルコンピュータ、モニタ装置、デジタルサイネージ、パチンコ機、ゲーム機などの比較的大きな画面を備える電子機器の他、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、などが挙げられる。
特に、本発明の一態様の表示装置及び表示モジュールは、精細度を高めることが可能なため、比較的小さな表示部を有する電子機器に好適に用いることができる。このような電子機器としては、例えば腕時計型、ブレスレット型の情報端末機(ウェアラブル機器)、ヘッドマウントディスプレイなどのVR向け機器、またはメガネ型のAR向け機器等、頭部に装着可能なウェアラブル機器等が挙げられる。
図16Aに、メガネ型の電子機器700の斜視図を示す。電子機器700は、一対の表示パネル701、一対の筐体702、一対の光学部材703、一対の装着部704等を有する。
電子機器700は、光学部材703の表示領域706に、表示パネル701で表示した画像を投影することができる。また、光学部材703は透光性を有するため、使用者は光学部材703を通して視認される透過像に重ねて、表示領域706に表示された画像を見ることができる。したがって電子機器700は、AR表示が可能な電子機器である。
また一つの筐体702には、前方を撮像することのできるカメラ705が設けられている。また図示しないが、いずれか一方の筐体702には無線受信機、またはケーブルを接続可能なコネクタを備え、筐体702に映像信号等を供給することができる。また、筐体702に、ジャイロセンサなどの加速度センサを備えることで、使用者の頭部の向きを検知して、その向きに応じた画像を表示領域706に表示することもできる。また、筐体702にはバッテリが設けられていることが好ましく、その場合には、無線、または有線によって充電することができる。
続いて、図16Bを用いて、電子機器700の表示領域706への画像の投影方法について説明する。筐体702の内部には、表示パネル701、レンズ711、反射板712が設けられている。また、光学部材703の表示領域706に相当する部分には、ハーフミラーとして機能する反射面713を有する。
表示パネル701から発せられた光715は、レンズ711を通過し、反射板712により光学部材703側へ反射される。光学部材703の内部において、光715は光学部材703の端面で全反射を繰り返し、反射面713に到達することで、反射面713に画像が投影される。これにより、使用者は、反射面713に反射された光715と、光学部材703(反射面713を含む)を透過した透過光716の両方を視認することができる。
図16では、反射板712及び反射面713がそれぞれ曲面を有する例を示している。これにより、これらが平面である場合に比べて、光学設計の自由度を高めることができ、光学部材703を薄くすることができる。なお、反射板712及び反射面713を平面としてもよい。
反射板712としては、鏡面を有する部材を用いることができ、反射率が高いことが好ましい。また、反射面713としては、金属膜の反射を利用したハーフミラーを用いてもよいが、全反射を利用したプリズムなどを用いると、透過光716の透過率を高めることができる。
ここで、筐体702は、レンズ711と表示パネル701との距離、またはこれらの角度を調整する機構を有していることが好ましい。これにより、ピンと調整、画像の拡大、縮小などを行うことが可能となる。例えば、レンズ711または表示パネル701の一方または両方が、光軸方向に移動可能な構成とすればよい。
また筐体702は、反射板712の角度を調整可能な機構を有していることが好ましい。反射板712の角度を変えることで、画像が表示される表示領域706の位置を変えることが可能となる。これにより、使用者の目の位置に応じて最適な位置に表示領域706を配置することが可能となる。
表示パネル701には、本発明の一態様の表示装置、または表示モジュールを適用することができる。したがって極めて精細度の高い表示が可能な電子機器700とすることができる。
図17A、図17Bに、ゴーグル型の電子機器750の斜視図を示す。図17Aは、電子機器750の正面、平面及び左側面を示す斜視図であり、図17Bは、電子機器750の背面、底面、及び右側面を示す斜視図である。
電子機器750は、一対の表示パネル751、筐体752、一対の装着部754、緩衝部材755、一対のレンズ756等を有する。一対の表示パネル751は、筐体752の内部の、レンズ756を通して視認できる位置にそれぞれ設けられている。
電子機器750は、VR向けの電子機器である。電子機器750を装着した使用者は、レンズ756を通して表示パネル751に表示される画像を視認することができる。また一対の表示パネル751に異なる画像を表示させることで、視差を用いた3次元表示を行うこともできる。
また、筐体752の背面側には、入力端子757と、出力端子758とが設けられている。入力端子757には映像出力機器等からの映像信号、または筐体752内に設けられるバッテリを充電するための電力等を供給するケーブルを接続することができる。出力端子758としては、例えば音声出力端子として機能し、イヤフォン、ヘッドフォン等を接続することができる。なお、無線通信により音声データを出力可能な構成とする場合、または外部の映像出力機器から音声を出力する場合には、当該音声出力端子を設けなくてもよい。
また、筐体752は、レンズ756及び表示パネル751が、使用者の目の位置に応じて最適な位置となるように、これらの左右の位置を調整可能な機構を有していることが好ましい。また、レンズ756と表示パネル751との距離を変えることで、ピントを調整する機構を有していることが好ましい。
表示パネル751には、本発明の一態様の表示装置、または表示モジュールを適用することができる。したがって極めて精細度の高い表示が可能な電子機器750とすることができる。これにより、使用者に高い没入感を感じさせることができる。
緩衝部材755は、使用者の顔(額、頬など)に接触する部分である。緩衝部材755が使用者の顔と密着することにより、光漏れを防ぐことができ、より没入感を高めることができる。使用者が電子機器750を装着した際に使用者の顔に密着するよう、緩衝部材755としては柔らかな素材を用いることが好ましい。例えばゴム、シリコーンゴム、ウレタン、スポンジなどの素材を用いることができる。また、スポンジ等の表面を布、革(天然皮革または合成皮革)、などで覆ったものを用いると、使用者の顔と緩衝部材755との間に隙間が生じにくく光漏れを好適に防ぐことができる。また、このような素材を用いると、肌触りが良いことに加え、寒い季節などに装着した際に、使用者に冷たさを感じさせないため好ましい。緩衝部材755または装着部754などの、使用者の肌に触れる部材は、取り外し可能な構成とすると、クリーニングまたは交換が容易となるため好ましい。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
100A~G、200、200A~D:表示装置、101、201、202:基板、111、114、114B、114G、114R、116、141、142、143、211、224、225、227、241、242、251、252、253、271a、271b:導電層、111f、112f、130f、141f、142f、143f:導電膜、112:反射層、113、117、118、121:絶縁層、113f:絶縁膜、115:EL層、120、120R、120B、120G:発光素子、130、131、271~274:プラグ、151、152、153、154、155、156:レジストマスク、161~163、213、214、223、226、228、229、231、232、243、261、261a、261b、262~265:絶縁層、164:接着層、165B、165G、165R:着色層、210、220、230:トランジスタ、212:低抵抗領域、215:素子分離層、221:半導体層、240:容量素子、280:表示モジュール、281:表示部、282:回路部、283:画素回路部、283a:画素回路、284:画素部、84a:画素、285:端子部、286:配線部、290:FPC
Claims (12)
- 第1の発光素子と第2の発光素子を有し、
前記第1の発光素子は、第1の下部電極、第1の反射層、第1の絶縁層、第1の導電層、発光層、及び、上部電極を有し、
前記第1の下部電極、前記第1の反射層、前記第1の絶縁層、前記第1の導電層、前記発光層、及び、前記上部電極は、この順で積層され、
前記第2の発光素子は、第2の下部電極、第2の反射層、第2の絶縁層、第2の導電層、前記発光層、及び、前記上部電極を有し、
前記第2の下部電極、前記第2の反射層、前記第2の絶縁層、前記第2の導電層、前記発光層、及び、前記上部電極は、この順で積層され、
前記第1の導電層、前記第1の絶縁層、前記第2の導電層、及び、前記第2の絶縁層は透光性を有し、
前記第2の導電層は、前記第1の導電層より厚く、
前記上部電極は可視光に対して透過性及び反射性を有し、
前記第1の下部電極は、前記第1の導電層と電気的に接続され、
前記第2の下部電極は、前記第2の導電層と電気的に接続される、表示装置。 - 請求項1において、
前記第1の下部電極は、前記第1の導電層によって覆われ、
前記第2の下部電極は、前記第2の導電層によって覆われている、表示装置。 - 第1の発光素子、第2の発光素子、第1のプラグ、及び第2のプラグを有し、
前記第1の発光素子は、第1の下部電極、第1の反射層、第1の絶縁層、第1の導電層、発光層、及び、上部電極を有し、
前記第1の下部電極、前記第1の反射層、前記第1の絶縁層、前記第1の導電層、前記発光層、及び、前記上部電極は、この順で積層され、
前記第2の発光素子は、第2の下部電極、第2の反射層、第2の絶縁層、第2の導電層、前記発光層、及び、前記上部電極を有し、
前記第2の下部電極、前記第2の反射層、前記第2の絶縁層、前記第2の導電層、前記発光層、及び、前記上部電極は、この順で積層され、
前記第1の導電層、前記第1の絶縁層、前記第2の導電層、及び、前記第2の絶縁層は透光性を有し、
前記第2の導電層は、前記第1の導電層より厚く、
前記上部電極は可視光に対して透過性及び反射性を有し、
前記第1の下部電極は、前記第1のプラグを介して前記第1の導電層と電気的に接続され、
前記第2の下部電極は、前記第2のプラグを介して前記第2の導電層と電気的に接続され、
前記第1のプラグは、前記第1の絶縁層に埋め込まれ、
前記第2のプラグは、前記第2の絶縁層に埋め込まれている、表示装置。 - 請求項1乃至請求項3のいずれかの一において、
前記第1の導電層は、第1の膜を有し、
前記第2の導電層は、第2の膜と、第3の膜とを有し、
前記第2の膜と、前記第3の膜とは、この順に積層され、
前記第1の膜及び前記第3の膜は、同一の組成を有する膜である、表示装置。 - 請求項1乃至請求項4のいずれかの一において、
トランジスタを含む回路層を有し、
前記第1の発光素子は、前記回路層上に設けられ、前記トランジスタと電気的に接続される、表示装置。 - 請求項5において、
前記トランジスタは、チャネルが形成される半導体層に、結晶性を有する金属酸化物、または単結晶シリコンを含む、表示装置。 - 請求項1乃至請求項4のいずれかの一において、
第1のトランジスタを含む第1の回路層と、
第2のトランジスタを含む第2の回路層と、
前記第1の回路層上に位置する第3の絶縁層と、
前記第1の回路層と前記第2の回路層との間に第4の絶縁層と、を有し、
前記第1の発光素子は、前記第1のトランジスタと電気的に接続される、表示装置。 - 請求項7において、
前記第1のトランジスタは、チャネルが形成される第1の半導体層に、結晶性を有する金属酸化物を含み、
前記第2のトランジスタは、チャネルが形成される第2の半導体層に、結晶性を有する金属酸化物、または単結晶シリコンを含む、表示装置。 - 請求項1乃至請求項8のいずれか一において、
前記第1の発光素子を複数有し、
前記第1の発光素子は、2000ppi以上の精細度で周期的に配置される、表示装置。 - 請求項9において、
前記第1の発光素子は、デルタ配列で配置される、表示装置。 - 被形成面上に、第1の下部電極と、第2の下部電極と、を離隔して形成する工程と、
前記第1の下部電極上に第1の反射層と、前記第2の下部電極上に第2の反射層と、を形成する工程と、
前記第1の反射層上に第1の絶縁層と、前記第2の反射層上に第2の絶縁層と、を形成する工程と、
前記第1の下部電極を覆う第1の導電層と、前記第2の下部電極を覆う第2の導電層と、を形成する工程と、
前記第1の導電層及び前記第2の導電層上に発光層と、当該発光層上に上部電極と、を形成する工程と、を有し、
前記第2の導電層は、前記第1の導電層よりも厚く形成し、
前記第1の導電層及び前記第2の導電層は、透光性を有するように形成し、
前記第1の下部電極は、前記第1の導電層と電気的に接続され、
前記第2の下部電極は、前記第2の導電層と電気的に接続され、
前記上部電極は、透光性及び反射性を有するように形成する、
表示装置の作製方法。 - 被形成面上に、第1の下部電極及び第2の下部電極となる第1の導電膜を形成する工程と、
前記第1の導電膜を覆って、第1の反射層及び第2の反射層となる第2の導電膜を成膜する工程と、
前記第1の導電膜に第1の絶縁層及び第2の絶縁層となる第1の絶縁膜を成膜する工程と、
第1のプラグ及び第2のプラグを前記第1の絶縁膜に埋め込み、前記第1のプラグ及び前記第2のプラグを、それぞれ前記第1の導電膜と電気的に接続する工程と、
前記第1のプラグ上に、第1の導電層を形成する工程と、
前記第2のプラグ上に、第2の導電層を形成する工程と、
前記第1の導電膜、前記第2の導電膜、前記第1の絶縁膜、前記第1の導電層、及び前記第2の導電層を島状に加工し、前記第1の下部電極、前記第2の下部電極、前記第1の反射層、前記第2の反射層、前記第1の絶縁層、及び前記第2の絶縁層を形成する工程と、
前記第1の導電層及び前記第2の導電層上に発光層と、当該発光層上に上部電極と、を形成する工程と、を有し、
前記第2の導電層は、前記第1の導電層よりも厚く形成し、
前記第1の導電層及び前記第2の導電層は、透光性を有するように形成し、
前記第1の導電層は、前記第1のプラグを介して前記第1の下部電極と電気的に接続され、
前記第2の導電層は、前記第2のプラグを介して前記第2の下部電極と電気的に接続され、
前記上部電極は、透光性及び反射性を有するように形成する、
表示装置の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2025119394A JP2025142043A (ja) | 2020-12-04 | 2025-07-16 | 表示装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020201865 | 2020-12-04 | ||
| JP2020201865 | 2020-12-04 | ||
| PCT/IB2021/060901 WO2022118140A1 (ja) | 2020-12-04 | 2021-11-24 | 表示装置、表示モジュール、及び表示装置の作製方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2025119394A Division JP2025142043A (ja) | 2020-12-04 | 2025-07-16 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2022118140A1 JPWO2022118140A1 (ja) | 2022-06-09 |
| JP7714577B2 true JP7714577B2 (ja) | 2025-07-29 |
Family
ID=81853042
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022566511A Active JP7714577B2 (ja) | 2020-12-04 | 2021-11-24 | 表示装置、表示モジュール、及び表示装置の作製方法 |
| JP2025119394A Pending JP2025142043A (ja) | 2020-12-04 | 2025-07-16 | 表示装置 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2025119394A Pending JP2025142043A (ja) | 2020-12-04 | 2025-07-16 | 表示装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US12581838B2 (ja) |
| JP (2) | JP7714577B2 (ja) |
| KR (1) | KR20230110579A (ja) |
| CN (1) | CN116569673A (ja) |
| WO (1) | WO2022118140A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN118661127A (zh) | 2022-02-09 | 2024-09-17 | 株式会社半导体能源研究所 | 电子设备 |
| KR20250064036A (ko) * | 2023-10-31 | 2025-05-09 | 삼성디스플레이 주식회사 | 표시장치 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006278257A (ja) | 2005-03-30 | 2006-10-12 | Sony Corp | 有機発光装置およびその製造方法 |
| JP2008516405A (ja) | 2004-10-12 | 2008-05-15 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | エレクトロルミネッセンス光源 |
| US20090051284A1 (en) | 2007-08-21 | 2009-02-26 | Cok Ronald S | Led device having improved light output |
| JP2010541180A (ja) | 2007-10-05 | 2010-12-24 | グローバル オーエルイーディー テクノロジー リミティド ライアビリティ カンパニー | 光出力を改良したledデバイス |
| CN103000638A (zh) | 2012-12-12 | 2013-03-27 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、有机发光二极管显示装置 |
| JP2015201256A (ja) | 2014-04-04 | 2015-11-12 | セイコーエプソン株式会社 | 有機エレクトロルミネッセンス装置の製造方法および電子機器 |
| WO2019215530A1 (ja) | 2018-05-11 | 2019-11-14 | 株式会社半導体エネルギー研究所 | 表示装置、及び表示装置の作製方法 |
Family Cites Families (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5953985A (en) | 1996-01-18 | 1999-09-21 | Tohoku Ricoh Co., Ltd. | Stencil printer |
| JP2000036385A (ja) | 1998-07-21 | 2000-02-02 | Sony Corp | 有機elディスプレイの製造方法 |
| JP2000113982A (ja) | 1998-10-08 | 2000-04-21 | Sony Corp | 有機elディスプレイの製造方法 |
| US6617186B2 (en) | 2000-09-25 | 2003-09-09 | Dai Nippon Printing Co., Ltd. | Method for producing electroluminescent element |
| SG118118A1 (en) | 2001-02-22 | 2006-01-27 | Semiconductor Energy Lab | Organic light emitting device and display using the same |
| JP4578032B2 (ja) | 2001-08-22 | 2010-11-10 | 大日本印刷株式会社 | エレクトロルミネッセント素子の製造方法 |
| JP2008098106A (ja) | 2006-10-16 | 2008-04-24 | Dainippon Printing Co Ltd | 有機エレクトロルミネッセンス素子の製造方法 |
| JP2008147072A (ja) | 2006-12-12 | 2008-06-26 | Dainippon Printing Co Ltd | 有機エレクトロルミネッセンス素子の製造方法 |
| US20080238297A1 (en) | 2007-03-29 | 2008-10-02 | Masuyuki Oota | Organic el display and method of manufacturing the same |
| JP2008251270A (ja) | 2007-03-29 | 2008-10-16 | Dainippon Printing Co Ltd | 有機エレクトロルミネッセンス素子およびその製造方法 |
| WO2012090771A1 (ja) | 2010-12-27 | 2012-07-05 | シャープ株式会社 | 蒸着膜の形成方法及び表示装置の製造方法 |
| JP5384751B2 (ja) | 2010-12-27 | 2014-01-08 | シャープ株式会社 | 蒸着膜の形成方法及び表示装置の製造方法 |
| US8809879B2 (en) | 2011-04-07 | 2014-08-19 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and a method of manufacturing light-emitting device |
| KR101920374B1 (ko) | 2011-04-27 | 2018-11-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 발광 장치 및 그 제작 방법 |
| JP6016407B2 (ja) | 2011-04-28 | 2016-10-26 | キヤノン株式会社 | 有機el表示装置の製造方法 |
| JP2013084576A (ja) | 2011-09-30 | 2013-05-09 | Canon Inc | 有機el表示装置の製造方法 |
| JP2013077494A (ja) | 2011-09-30 | 2013-04-25 | Canon Inc | 発光装置の製造方法 |
| JP6080438B2 (ja) | 2011-09-30 | 2017-02-15 | キヤノン株式会社 | 有機el装置の製造方法 |
| US8999738B2 (en) | 2012-06-29 | 2015-04-07 | Canon Kabushiki Kaisha | Method for manufacturing organic electroluminescent display apparatus |
| JP2014011084A (ja) | 2012-06-29 | 2014-01-20 | Canon Inc | 有機el装置の製造方法 |
| JP2013012493A (ja) * | 2012-09-10 | 2013-01-17 | Fujifilm Corp | カラー表示装置及びその製造方法 |
| JP2014120218A (ja) | 2012-12-13 | 2014-06-30 | Canon Inc | 有機el表示装置の製造方法 |
| JP2014135251A (ja) | 2013-01-11 | 2014-07-24 | Canon Inc | 有機el表示装置の製造方法 |
| JP2014232568A (ja) | 2013-05-28 | 2014-12-11 | キヤノン株式会社 | 有機el装置 |
| JP6234585B2 (ja) | 2013-08-29 | 2017-11-22 | 富士フイルム株式会社 | 有機層をリソグラフィでパターニングするための方法 |
| JP6242121B2 (ja) | 2013-09-02 | 2017-12-06 | 株式会社ジャパンディスプレイ | 発光素子表示装置及び発光素子表示装置の製造方法 |
| JP6282428B2 (ja) | 2013-09-09 | 2018-02-21 | 株式会社ジャパンディスプレイ | 有機エレクトロルミネッセンス表示装置及びその製造方法 |
| JP6114670B2 (ja) | 2013-09-19 | 2017-04-12 | 株式会社ジャパンディスプレイ | 有機エレクトロルミネッセンス表示装置及び有機エレクトロルミネッセンス表示装置の製造方法 |
| JP2015115178A (ja) | 2013-12-11 | 2015-06-22 | 株式会社ジャパンディスプレイ | 有機el表示装置及び有機el表示装置の製造方法 |
| CN110459677B (zh) | 2014-08-01 | 2022-11-22 | 正交公司 | 有机电子装置的光刻法图案化 |
| JP2016197494A (ja) | 2015-04-02 | 2016-11-24 | 株式会社ジャパンディスプレイ | 有機el表示装置 |
| JP6577224B2 (ja) | 2015-04-23 | 2019-09-18 | 株式会社ジャパンディスプレイ | 表示装置 |
| US10862036B2 (en) | 2015-06-29 | 2020-12-08 | Imec Vzw | Method for high resolution patterning of organic layers |
| JP2017091946A (ja) | 2015-11-16 | 2017-05-25 | 株式会社ジャパンディスプレイ | 表示装置および表示装置の製造方法 |
| JP2019179696A (ja) | 2018-03-30 | 2019-10-17 | 株式会社ジャパンディスプレイ | 有機el表示装置および有機el表示装置の製造方法 |
| FR3091035B1 (fr) | 2018-12-19 | 2020-12-04 | Commissariat Energie Atomique | PROCEDE DE FABRICATION D’UN PIXEL D’UN MICRO-ECRAN A OLEDs |
| JP2020160305A (ja) | 2019-03-27 | 2020-10-01 | 株式会社ジャパンディスプレイ | フレキシブルパネル装置 |
-
2021
- 2021-11-24 KR KR1020237020896A patent/KR20230110579A/ko active Pending
- 2021-11-24 US US18/253,797 patent/US12581838B2/en active Active
- 2021-11-24 CN CN202180081385.7A patent/CN116569673A/zh active Pending
- 2021-11-24 WO PCT/IB2021/060901 patent/WO2022118140A1/ja not_active Ceased
- 2021-11-24 JP JP2022566511A patent/JP7714577B2/ja active Active
-
2025
- 2025-07-16 JP JP2025119394A patent/JP2025142043A/ja active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008516405A (ja) | 2004-10-12 | 2008-05-15 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | エレクトロルミネッセンス光源 |
| JP2006278257A (ja) | 2005-03-30 | 2006-10-12 | Sony Corp | 有機発光装置およびその製造方法 |
| US20090051284A1 (en) | 2007-08-21 | 2009-02-26 | Cok Ronald S | Led device having improved light output |
| JP2010541180A (ja) | 2007-10-05 | 2010-12-24 | グローバル オーエルイーディー テクノロジー リミティド ライアビリティ カンパニー | 光出力を改良したledデバイス |
| CN103000638A (zh) | 2012-12-12 | 2013-03-27 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、有机发光二极管显示装置 |
| JP2015201256A (ja) | 2014-04-04 | 2015-11-12 | セイコーエプソン株式会社 | 有機エレクトロルミネッセンス装置の製造方法および電子機器 |
| WO2019215530A1 (ja) | 2018-05-11 | 2019-11-14 | 株式会社半導体エネルギー研究所 | 表示装置、及び表示装置の作製方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2022118140A1 (ja) | 2022-06-09 |
| KR20230110579A (ko) | 2023-07-24 |
| US20240008342A1 (en) | 2024-01-04 |
| US12581838B2 (en) | 2026-03-17 |
| JP2025142043A (ja) | 2025-09-29 |
| CN116569673A (zh) | 2023-08-08 |
| JPWO2022118140A1 (ja) | 2022-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7304850B2 (ja) | 表示装置 | |
| JP7432509B2 (ja) | 表示装置 | |
| JP7802690B2 (ja) | 表示装置、及び表示装置の作製方法 | |
| JP2025142043A (ja) | 表示装置 | |
| US20250344586A1 (en) | Display device | |
| CN118339602A (zh) | 显示装置及电子设备 | |
| US20240049562A1 (en) | Display device and method for manufacturing display device | |
| US20240057403A1 (en) | Display device | |
| US20240397770A1 (en) | Display apparatus | |
| WO2024018322A1 (ja) | 電子機器 | |
| US12575259B2 (en) | Oxygen fixing passivation layer for display backplane | |
| WO2022167890A1 (ja) | 電子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20241113 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20250617 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20250716 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7714577 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |