JP7717631B2 - 電子装置及びその製造方法 - Google Patents

Description

本発明の実施形態は、電子装置及びその製造方法に関する。

複数の構造体同士が接合された電子装置がある。この電子装置の製造方法においては、各構造体に設けられた接合電極同士が接合される。電子装置において、歩留まりの向上が望まれる。

特許第６３０６５６８号公報

本発明の実施形態は、歩留まりの向上が可能な電子装置及びその製造方法を提供する。

本発明の実施形態によれば、電子装置は、第１構造体と、第２構造体と、を含む。第１構造体は、第１基体と、前記第１基体に設けられた第１配線部と、前記第１配線部と電気的に接続された第１接合電極と、第１硬部と、を含む。第２構造体は、第２基体と、前記第２基体に設けられた第２配線部と、前記第２配線部と電気的に接続された第２接合電極と、を含む。前記第１接合電極と前記第２接合電極とは、前記第１基体と前記第２基体との間において、互いに接合される。前記第１硬部は、前記第１基体と前記第２基体との間に設けられ、前記第１基体から前記第１接合電極へ向かう第１方向に沿って見た場合に前記第１接合電極が設けられた範囲内に位置し、前記第１接合電極の硬度よりも高い硬度を有する。

図１（ａ）～図１（ｃ）は、実施形態に係る電子装置を例示する模式図である。 図２（ａ）～図２（ｃ）は、実施形態に係る別の電子装置を例示する模式図である。 図３（ａ）～図３（ｃ）は、実施形態に係る別の電子装置を例示する模式図である。 図４（ａ）～図４（ｃ）は、実施形態に係る別の電子装置を例示する模式図である。 実施形態に係る別の電子装置を例示する模式的断面図である。 図６（ａ）及び図６（ｂ）は、実施形態に係る別の電子装置を例示する模式図である。 図７（ａ）～図７（ｃ）は、実施形態に係る別の電子装置を例示する模式図である。 図８（ａ）～図８（ｃ）は、実施形態に係る別の電子装置を例示する模式図である。 図９（ａ）及び図９（ｂ）は、実施形態に係る別の電子装置を例示する模式図である。 図１０（ａ）～図１０（ｃ）は、実施形態に係る別の電子装置を例示する模式図である。 実施形態に係る別の電子装置を例示する模式的平面図である。 図１２（ａ）～図１２（ｆ）は、実施形態に係る電子装置の製造方法を例示する模式図である。 図１３（ａ）及び図１３（ｂ）は、実施形態に係る電子装置の製造方法を例示する模式図である。 図１４（ａ）及び図１４（ｂ）は、実施形態に係る別の電子装置の製造方法を例示する模式図である。 図１５（ａ）～図１５（ｃ）は、実施形態に係る別の電子装置の製造方法を例示する模式図である。 図１６（ａ）及び図１６（ｂ）は、実施形態に係る別の電子装置の製造方法を例示する模式図である。 図１７（ａ）～図１７（ｃ）は、実施形態に係る別の電子装置の製造方法を例示する模式図である。 図１８（ａ）～図１８（ｃ）は、実施形態に係る別の電子装置の製造方法を例示する模式図である。 図１９（ａ）～図１９（ｃ）は、実施形態に係る別の電子装置の製造方法を例示する模式図である。 図２０（ａ）～図２０（ｃ）は、実施形態に係る別の電子装置の製造方法を例示する模式図である。 実施形態に係る別の電子装置を例示する模式的断面図である。 実施形態に係る別の電子装置を例示する模式的断面図である。

以下に、本発明の各実施の形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。

本発明の実施形態は、電子装置（電気装置）に係る。電子装置は、例えば電力により動作する装置、または電気的な信号を利用する装置である。電子装置としては、例えば半導体装置が挙げられる。以下の実施形態において、電子装置は例えば半導体装置でもよい。
図１（ａ）～図１（ｃ）は、実施形態に係る電子装置を例示する模式図である。
図１（ａ）は、実施形態に係る電子装置１００を例示する模式的断面図である。図１（ａ）に表したように、電子装置１００は、第１構造体１０及び第２構造体２０を含む。図１（ｂ）は、第１構造体１０を例示する模式的平面図である。図１（ｃ）は、第２構造体２０を例示する模式的平面図である。

第１構造体１０は、第１基体１１、第１配線部２１、第１接合電極３１、及び第１硬部４１を含む。第１構造体１０は、第１絶縁膜５１を含んでもよい。

第２構造体２０は、第２基体１２、第２配線部２２、第２接合電極３２を含む。第２構造体２０は、第２絶縁膜５２を含んでもよい。

実施形態の説明において、第１基体１１から第１接合電極３１へ向かう方向をＺ方向とする。Ｚ方向に対して垂直な１つの方向をＸ方向とする。Ｚ方向及びＸ方向に対して垂直な方向をＹ方向とする。Ｚ方向は、第１基体１１から第２基体１２へ向かう方向である。Ｚ方向は、第１構造体１０と第２構造体２０との積層方向である。

第１基体１１は、半導体を含む。具体的には、第１基体１１は、例えばシリコン及び化合物半導体（例えばＳｉＣ、ＧａＮ等）の少なくともいずれかを含む。第１基体１１は、例えば半導体基板を含む。基板とは、ウェハでもよいし、チップでもよい。第１基体１１は、例えばシリコン基板である。ただし、実施形態において、第１基体１１は基板に限らない。第１基体１１は、ウェハまたはチップの一部でもよい。

第１配線部２１（導電部）は、第１基体１１に設けられる。第１配線部２１は、複数の配線を含んでもよい。第１配線部２１の一部は、第１基体１１の第１面１１ｆ側に設けられる。例えば第１配線部２１は、Ａｌ、ＡｌＣｕ、ＡｌＳｉＣｕ、Ｔｉ、ＴｉＮ、Ｃｕ、ＴａＮ、Ｗ、及びその合金からなる群より選択された少なくとも１つを含む。第１配線部は、複数の配線層を含んでもよい。

この例では、第１絶縁膜５１が第１面１１ｆに設けられる。第１絶縁膜５１の一部は、第１配線部２１と第１基体１１との間に位置する。第１絶縁膜５１は、例えば酸化シリコン、窒化シリコン及びポリイミドの少なくともいずれかを含む。

第１接合電極３１は、第１配線部２１と電気的に接続される。第１接合電極３１は、第１基体１１の第１面１１ｆ側において、第１配線部２１と接する。第１接合電極３１は、例えば展延性の金属を含む。具体的には、第１接合電極３１は、例えば金（Ａｕ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、及びイリジウム（Ｉｒ）からなる群より選択された少なくとも１つかを含む。第１接合電極３１の材料は、電気抵抗が低く、延性を有することが望ましい。第１接合電極３１は、積層された複数の導電層を含んでもよい。

第１硬部４１は、第１基体１１と第２基体１２（または第２接合電極３２）との間に設けられる。この例では、第１硬部４１は、第１基体１１と第１接合電極３１との間（より具体的には第１配線部２１と第１接合電極３１との間）に設けられる。例えば、第１硬部４１の第１基体１１側の面４１ｈは、第１配線部２１の第２基体１２側の面２１ｆと接する。

図１（ｂ）に表したように、第１硬部４１は、Ｚ方向に垂直な面内において、第１接合電極３１が設けられた範囲Ｒ１内に位置する。例えば、Ｚ方向に沿って見た場合に、第１硬部４１の全体は、第１接合電極３１と重なり、範囲Ｒ１の外には設けられていない。なお、範囲Ｒ１は、Ｚ方向に沿って見た場合に、１つの接合電極３１の外周に囲まれた範囲である。この例では、範囲Ｒ１は、矩形の領域である。第１接合電極３１の形状、第２接合電極３２の形状および第１硬部４１の形状は、矩形に限らず、円形、多角形などでも構わない。

図１（ａ）及び図１（ｂ）に表した例では、第１硬部４１は、範囲Ｒ１の中央部に位置し、第１接合電極３１に覆われ、第１接合電極３１に包含されるように配置されている。例えば、第１硬部４１の四方の側面４１ｓ、及び第１硬部４１の第２基体１２側の面４１ｇは、第１接合電極３１と接している。ただし、第１硬部４１の配置は、これに限らず、例えば、範囲Ｒ１の端部に第１硬部４１を設けてもよい。面４１ｇは、第２接合電極３２と接していてもよい。

図１（ｂ）に表したように、第１硬部４１の平面形状は、矩形である。但し、これに限らず、第１硬部４１の平面形状は任意である。１つの範囲Ｒ１内に、複数の第１硬部４１が設けられてもよい。図１（ａ）の例では、面４１ｇは、Ｘ－Ｙ平面に沿って延びる平面である。但し、これに限らず、第１硬部４１の形状は任意である。例えば、第１硬部４１は、曲面を有していてもよいし、錐体状または錐台状でもよい。

第１硬部４１の硬度（または剛性）は、第１接合電極３１の硬度（または剛性）よりも高い。つまり、第１硬部４１は、第１接合電極３１の材料の硬度よりも高い硬度を有する材料を含む。硬度（または剛性）の指標には、ヤング率またはビッカース硬さを用いてもよい。例えば、第１硬部４１の材料のヤング率は、第１接合電極３１の材料のヤング率よりも大きい。例えば、第１硬部４１の材料のビッカース硬さは、第１接合電極３１の材料のビッカース硬さよりも大きい。

第１硬部４１は、例えば脆性材料を含む。第１硬部４１は、例えば、酸化シリコン、窒化シリコンなどの絶縁膜、アルミニウム、タングステン、チタン、パラジウム、その窒化物、その合金、及びその酸化物からなる群より選択された少なくとも一つを含む。より具体的には、第１硬部４１には、例えばＴＥＯＳ（Tetraethyl orthosilicate）膜、シリコン酸化膜、シリコン窒化膜、窒化チタン等を含む金属膜（導電膜）、及びタングステンシリサイド等を含むシリサイド膜の少なくともいずれかを用いることができる。このように、第１硬部４１は、絶縁膜でも金属膜でもよく、第１接合電極３１に比べて硬度（または剛性）が高ければよい。

第１硬部４１の硬度（または剛性）は、第２接合電極３２の硬度（または剛性）よりも高くてもよい。つまり、第１硬部４１は、第２接合電極３２の材料の硬度よりも高い硬度を有する材料を含んでもよい。

第２基体１２は、半導体を含む。具体的には、第２基体１２は、例えばシリコン及び化合物半導体の少なくともいずれかを含む。第２基体１２は、例えば半導体基板を含む。第２基体１２は、例えばシリコン基板である。ただし、実施形態において、第２基体１２は基板に限らない。第２基体１２は、ウェハまたはチップの一部でもよい。

第２配線部２２（導電部）は、第２基体１２に設けられる。第２配線部２２は、複数の配線を含んでもよい。第２配線部２２の一部は、第２基体１２の第２面１２ｆ側に設けられる。例えば第２配線部２２は、Ａｌ、ＡｌＣｕ、ＡｌＳｉＣｕ、Ｔｉ、ＴｉＮ、Ｃｕ、ＴａＮ、Ｗ、及びその合金からなる群より選択された少なくとも１つを含む。第２配線部は、複数の配線層を含んでもよい。

この例では、第２絶縁膜５２が第２面１２ｆに設けられる。第２絶縁膜５２の一部は、第２配線部２２と第２基体１２との間に位置する。第２絶縁膜５２は、例えば酸化シリコン、窒化シリコン及びポリイミドの少なくともいずれかを含む。

第２接合電極３２は、第２配線部２２と電気的に接続される。第２接合電極３２は、第２基体１２の第２面１２ｆ側において、第２配線部２２と接する。第２接合電極３２は、例えば展延性の金属を含む。具体的には、第２接合電極３２は、例えば金（Ａｕ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、及びイリジウム（Ｉｒ）から選択された少なくとも一つを含む。第２接合電極３２は、積層された複数の導電層を含んでもよい。

第１接合電極３１と第２接合電極３２とは、第１基体１１と第２基体１２との間において、互いに接合される。接合には、例えば圧着が用いられる。ただし、接合は圧着に限らず、接合電極同士を接合可能な任意の方法でよい。例えば熱圧着法では熱を加えながら圧着させる、または圧着させたのちに熱を加えて接合させる。

後述するように、第１構造体１０は、第１素子部６１（例えば図２１参照）を含んでもよい。第２構造体２０は、第２素子部６２（例えば図２１参照）を含んでもよい。第１素子部６１は、第１配線部２１と電気的に接続される。第２素子部６２は、第２配線部２２と電気的に接続される。例えば、第１構造体１０及び第２構造体２０は、デバイス（素子及び配線）が形成されたウェハ、またはデバイスが形成されたチップである。

第１素子部６１及び第２素子部６２のそれぞれは、例えば、トランジスタ、集積回路、制御電極、高周波素子、センサ素子、記憶素子、発光素子、及び受光素子の少なくともいずれかを含む。トランジスタは、信号増幅、スイッチングまたは電力制御など、任意の目的で用いられるものでよい。制御電極は、例えば電場、磁場をコントロールしたり、検出したりする。センサ素子は、例えば、ＭＥＭＳ（Micro Electro Mechanical Systems）で作られた加速度や圧力等を検出するものである。センサ素子は、歪みゲージや、フォトダイオードなどの受光素子でもよい。記憶素子は、例えばＤＲＡＭまたは不揮発メモリである。発光素子は、例えば半導体レーザまたは発光ダイオードである。ただし、これに限らず、第１素子部６１及び第２素子部６２は、配線と接続されて機能する任意の素子でよい。

第１接合電極３１と第２接合電極３２との接合によって、第１構造体１０と第２構造体２０とは電気的に接続される。第１接合電極３１及び第２接合電極３２を介して、第１構造体１０と第２構造体２０との間で、電気信号の入出力が可能である。例えば、第１素子部６１と第２素子部６２との間で、電気信号の入出力が可能である。

上述したように実施形態においては、第１硬部４１が設けられる。これにより、例えば、第１接合電極３１と第２接合電極３２との接合における不良（例えばオープン不良またはショート不良）の発生を抑制することができる。したがって、電子装置の歩留まりを向上させることができる。
例えば、第１接合電極３１を第２接合電極３２に押しつけた状態で、第１接合電極３１と第２接合電極３２とが互いに接合される。この際、比較的硬度の高い第１硬部４１を設けることによって、第１接合電極３１を第２接合電極３２にしっかりと押しつけやすく、第１接合電極３１と第２接合電極３２との密着性を向上させやすい。言い換えれば、第１接合電極３１と第２接合電極３２との接触圧力を大きくすることができる。これにより、第１接合電極３１と第２接合電極３２との間のオープン不良の発生を抑制することができる。
または、接合電極同士の接触圧力が大きすぎると、接合電極が変形し、基体間の距離が短くなることも考えられる。この場合、基体間の距離が短くなり、接合電極が変形して、面内方向（Ｘ、Ｙ方向）に広がる可能性がある。接合電極が変形することで、接合電極が基体に設けられた別の導電部（配線など）と接触し、その結果、ショート不良が発生することも考えられる。これに対し、比較的硬度の高い第１硬部４１は、例えば、第１接合電極３１よりも変形しにくい。そのため、第１硬部４１をスペーサまたはストッパとして用いることで、第１基体１１と第２基体１２との間の距離が短くなりすぎることを抑制できる。つまり、第１硬部４１によって第１基体１１と第２基体１２との間の距離を調整することができる。これにより、第１接合電極３１、第２接合電極３２の変形を抑制し、ショート不良の発生を抑制することができる。

上述したように、この例では、第１硬部４１は、第１接合電極３１と第１配線部２１との間に設けられる。これにより、例えば、第１接合電極３１と第２接合電極３２との密着性をより向上させやすい。

図１（ａ）に表したように、第２接合電極３２のＸ方向の長さは、第１接合電極３１のＸ方向の長さよりも、長くてもよい。これにより、例えば、接合時における第１接合電極３１と第２接合電極３２との合わせずれの影響を抑制できる。同様に、第２接合電極３２のＹ方向の長さは、第１接合電極３１のＹ方向の長さよりも、長くてもよい。逆に、第１電極３１の方が長くてもよい。例えば、第１接合電極３１のＸ方向の長さは、第２接合電極３２のＸ方向の長さよりも、長くてもよいし、第１接合電極３１のＹ方向の長さは、第２接合電極３２のＹ方向の長さよりも、長くてもよい。

なお、第１接合電極３１と第２接合電極３２との境界は、明確に観察されなくてもよい。すなわち、互いに接合された第１接合電極３１及び第２接合電極３２とは、一体的に設けられた導電部であってもよい。この場合、当該導電部のうちの、第１基体１１側の部分を第１接合電極３１と見なし、第２基体１２側の部分を第２接合電極３２と見なすことができる。

図２（ａ）～図２（ｃ）は、実施形態に係る別の電子装置を例示する模式図である。 図２（ａ）は、実施形態に係る電子装置１０１を例示する模式的断面図である。図２（ｂ）は、第１構造体１０を例示する模式的平面図である。図２（ｃ）は、第２構造体２０を例示する模式的平面図である。

電子装置１０１においては、第１硬部４１が、第１配線部２１と第１基体１１との間に設けられる。これ以外については、電子装置１０１には、電子装置１００と同様の説明を適用できる。

図２（ａ）及び図２（ｂ）に表したように、第１硬部４１の第１基体１１側の面４１ｈは、第１絶縁膜５１の第２基体１２側の面５１ｈと接する。第１硬部４１は、第１配線部２１に覆われ、第１配線部２１に包含されるように配置されている。第１硬部４１の四方の側面４１ｓ、及び第１硬部４１の第２基体１２側の面４１ｇは、第１配線部２１と接している。この場合、面４１ｇは、基本的に第１配線部２１を介して第１接合電極３１と接触するが、例えば第１硬部４１の高さが第１配線部２１の高さよりも高い場合には、面４１ｇと第１接合電極３１とが接していてもよい。

電子装置１０１においても、電子装置１００と同様に、第１接合電極３１と第２接合電極３２との接合における不良の発生を抑制することができる。これにより、電子装置の歩留まりを向上させることができる。

図３（ａ）～図３（ｃ）は、実施形態に係る別の電子装置を例示する模式図である。 図３（ａ）は、実施形態に係る電子装置１０２を例示する模式的断面図である。図３（ｂ）は、第１構造体１０を例示する模式的平面図である。図３（ｃ）は、第２構造体２０を例示する模式的平面図である。

電子装置１０２においては、第２構造体２０は、第２硬部４２を含む。これ以外については、電子装置１０２には、電子装置１００と同様の説明を適用できる。

第２硬部４２は、第１基体１１（または第１接合電極３１）と第２基体１２との間に設けられる。この例では、第２硬部４２は、第２基体１２と第２接合電極３２との間（より具体的には第２配線部２２と第２接合電極３２との間）に設けられる。例えば、第２硬部４２の第２基体１２側の面４２ｈは、第２配線部２２の第１基体１１側の面２２ｆと接する。

図３（ｃ）に表したように、第２硬部４２は、Ｚ方向に垂直な面内において、第２接合電極３２が設けられた範囲Ｒ２内に位置する。例えば、Ｚ方向に沿って見た場合に、第２硬部４２の全体は、範囲Ｒ２の外には設けられていない。第２硬部４２の全体は、第１接合電極３１及び第２接合電極なお、範囲Ｒ２は、Ｚ方向に沿って見た場合に、１つの接合電極３２の外周に囲まれた範囲である。この例では、範囲Ｒ２は、矩形の領域である。第２硬部４２の形状は、矩形に限らず、円形、多角形などでも構わない。

図３（ａ）及び図３（ｃ）に表した例では、第２硬部４２は、範囲Ｒ２の中央部に位置し、第２接合電極３２に覆われ、第２接合電極３２に包含されるように配置されている。例えば、第２硬部４２の四方の側面４２ｓ、及び第１硬部４１の第２基体１２側の面４２ｇは、第２接合電極３２と接している。ただし、第２硬部４２の配置は、これに限らず、例えば、範囲Ｒ２の端部に第２硬部４２を設けてもよい。面４２ｇは、第１接合電極３１と接していてもよい。

この例では、第１硬部４１の少なくとも一部は、第２硬部４２の少なくとも一部とＺ方向において重なる。第２硬部４２の面４２ｇは、第１硬部４１の面４１ｇと接していてもよい。

図３（ｃ）に表したように、第２硬部４２の平面形状は、矩形である。但し、これに限らず、第２硬部４２の平面形状は任意である。１つの範囲Ｒ２内に、複数の第２硬部４２が設けられてもよい。図３（ａ）の例では、面４２ｇは、Ｘ－Ｙ平面に沿って延びる平面である。但し、これに限らず、第２硬部４２の形状は任意である。例えば、第２硬部４２は、曲面を有していても良いし、錐体状または錐台状でもよい。

第２硬部４２の硬度（または剛性）は、第２接合電極３２の硬度（または剛性）よりも高い。つまり、第２硬部４２は、第２接合電極３２の材料の硬度よりも高い硬度を有する材料を含む。第２硬部４２の材料は、第１硬部４１における説明と同様の材料を用いることができる。第２硬部４２の材料は、第１硬部４１の材料と同じでも良いし、異なっていてもよい。

第２硬部４２の硬度（または剛性）は、第１接合電極３１の硬度（または剛性）よりも高くてもよい。つまり、第２硬部４２は、第１接合電極３１の材料の硬度よりも高い硬度を有する材料を含んでもよい。

第２硬部４２を設けることによって、上述の電子装置と同様にして、例えば第１接合電極３１と第２接合電極との密着性をより向上させやすい。例えば、第１接合電極３１と第２接合電極３２との間のオープン不良の発生をより抑制することができる。
または、第１硬部４１と第２硬部４２とによって第１基体１１と第２基体１２との間の距離を調整することができる。これにより、例えば、１接合電極３１、第２接合電極３２の変形を抑制し、ショート不良の発生をより抑制することができる。

上述したように、第１硬部４１の少なくとも一部は、第２硬部４２の少なくとも一部とＺ方向において重なる。この場合には、第１硬部４１と第２硬部４２との間において、第１接合電極３１と第２接合電極３２との密着性をより向上させやすい。または、第１硬部４１と第２硬部４２とが接する場合には、第１硬部４１及び第２硬部４２は、例えばストッパとして機能する。接合における不良の発生をより抑制することができる。

図３（ａ）に表したように、第２硬部４２のＸ方向の長さは、第１硬部４１のＸ方向の長さよりも、長くてもよい。これにより、例えば、接合時における第１硬部４１と第２硬部４２との合わせずれの影響を抑制できる。同様に、第２硬部４２のＹ方向の長さは、第１硬部４１のＹ方向の長さよりも、長くてもよい。

第２硬部４２は、第２配線部２２と第２基体１２との間に設けられてもよい。第２硬部４２の第２基体１２側の面４２ｈは、第２絶縁膜５２の第１基体１１側の面５２ｈと接していてもよい。第２硬部４２は、第２配線部２２に覆われ、第２配線部２２に包含されるように配置されてもよい。第２硬部４２の四方の側面４２ｓ、及び第２硬部４２の第１基体１１側の面４２ｇは、第２配線部２２と接していてもよい。この場合、面４２ｇは、基本的に第２配線部２２を介して第２接合電極３２と接触するが、例えば第２硬部４２の高さが第２配線部２２の高さよりも高い場合には、面４２ｇと第２接合電極３２とが接していてもよい。

図４（ａ）～図４（ｃ）は、実施形態に係る別の電子装置を例示する模式図である。 図４（ａ）は、実施形態に係る電子装置１０３を例示する模式的断面図である。図４（ｂ）は、第１構造体１０を例示する模式的平面図である。図４（ｃ）は、第２構造体２０を例示する模式的平面図である。

電子装置１０３においては、第１硬部４１及び第２硬部４２の形状が、電子装置１０２と異なる。これ以外については、電子装置１０３の構造の説明には、電子装置１０２と同様の説明を適用できる。

この例では、第１硬部４１は、第２硬部４２とＺ方向において重ならない。例えば、第１硬部４１の少なくとも一部は、Ｚ方向に垂直な面内において（Ｚ方向に沿って見た場合に）、第２硬部４２の一部４２ａと、第２硬部４２の別の一部４２ｂとの間に位置する。

より具体的には、Ｚ方向に沿って見た場合に、第１硬部４１は、第２硬部４２に囲まれる。図４（ｂ）に表したように、第１硬部４１は、Ｚ方向に沿って見た場合に、第１接合電極３１の中央に位置する。図４（ｃ）に表したように、第２硬部４２は、Ｚ方向に沿って見た場合に、中央に矩形の開口を有する。第２硬部４２の外周及び内周は矩形状である。Ｚ方向に沿って見た場合に、第２硬部４２の内周の内側に第１硬部４１が位置する。

このような第１硬部４１及び第２硬部４２の位置及び形状によって、例えば第１硬部４１のＸ－Ｙ平面内の移動が、第２硬部４２によって規制される。例えば、後述する接合工程においては、第１構造体１０の第２構造体２０に対する位置が、Ｘ－Ｙ平面に沿ってずれることを抑制することができる。なお、第１硬部４１の形状及び第２硬部４２の開口部の形状は、矩形に限らず、円形、多角形でも構わない。

図５は、実施形態に係る別の電子装置を例示する模式的断面図である。
図５に表した電子装置１０４においては、第１構造体１０は、絶縁膜５３をさらに含む。第２構造体２０は、絶縁膜５４をさらに含む。電子装置１０４においては第１硬部４１の位置及び形状が、電子装置１００と比べて異なる。これ以外については、電子装置１０４の構造の説明には、電子装置１００と同様の説明を適用することができる。

絶縁膜５３は、第１配線部２１と第１接合電極３１との間に設けられる。絶縁膜５３は、第１配線部２１と第１接合電極３１とに接する。第１接合電極３１は、絶縁膜５３に設けられた開口５３ａにおいて、第１配線部２１と接する。

第１硬部４１は、絶縁膜５３と第２基体１２との間に設けられる。この例では、２つの第１硬部４１が、絶縁膜５３と第１接合電極３１との間に設けられる。絶縁膜５３の開口５３ａのＸ方向の位置は、一方の第１硬部４１のＸ方向の位置と、他方の第１硬部４１のＸ方向の位置と、の間である。または、第１硬部４１は、中央に開口を有する矩形状であってもよい。この場合、Ｚ方向に沿って見た場合に、第１硬部４１の内周の内側に絶縁膜５３の開口５３ａが位置する。

絶縁膜５４は、第２配線部２２と第２接合電極３２との間に設けられる。絶縁膜５４は、第２配線部２２と第２接合電極３２とに接する。第２接合電極３２は、絶縁膜５４に設けられた開口５４ａにおいて、第２配線部２２と接する。絶縁膜５３及び絶縁膜５４のそれぞれは、例えば、酸化シリコン、窒化シリコン及びポリイミドの少なくともいずれかを含む。

電子装置１０４においても、電子装置１００と同様に、第１接合電極３１と第２接合電極３２との接合における不良の発生を抑制することができる。これにより、電子装置の歩留まりを向上させることができる。なお、開口５３ａ及び開口５４ａは、接合電極の中央でなくてもよく、例えば片側にオフセットしていてもよい。

図６（ａ）及び図６（ｂ）は、実施形態に係る別の電子装置を例示する模式図である。図６（ａ）は、実施形態に係る電子装置１０５を例示する模式的平面図である。なお、図６（ａ）においては、見易さのため、一部の要素を省略して表示を簡単化している。図６（ｂ）は、図６（ａ）に示すＡ－Ａ線断面を例示する模式的断面図である。

電子装置１０５においては、第１構造体１０及び第２構造体２０は、それぞれ、半導体基板（チップ）である。図６（ａ）に表したように、第１構造体１０及び第２構造体２０のそれぞれの平面形状は、矩形状である。なお、第１構造体１０及び第２構造体２０に含まれる複数の要素は、すべて同じ大きさや形状でなくてもよい。第１構造体１０と第２構造体２０とは、互いに同じ大きさや形状でなくてもよい。

電子装置１０５においては、第１構造体１０は、複数の第１接合電極３１と、複数の第１硬部４１と、を含む。複数の第１接合電極３１は、例えば、Ｘ方向及びＹ方向に並ぶ。言い換えれば、複数の第１接合電極３１は、Ｘ－Ｙ平面上にアレイ状に配置される。

第２構造体２０は、複数の第２接合電極３２を含む。複数の第２接合電極３２は、例えば、Ｘ方向及びＹ方向に並ぶ。複数の第２接合電極３２は、複数の第１接合電極３１に対応して配置される。すなわち、複数の第２接合電極３２のそれぞれは、複数の第１接合電極３１のそれぞれと接続されるように配置される。具体的には、Ｚ方向に沿って見た場合に、複数の第２接合電極３２のそれぞれは、複数の第１接合電極３１のそれぞれと重なる。つまり、Ｚ方向に沿って見た場合に、１つの第２接合電極３２は、１つの接合電極３１と重なる。

複数の第１硬部４１のそれぞれは、複数の第１接合電極３１のそれぞれに対応して設けられる。Ｚ方向に沿ってみたときに、複数の第１硬部４１のそれぞれは、複数の第１接合電極３１のそれぞれと重なる。つまり、Ｚ方向に沿って見た場合に、１つの第１硬部４１は、１つの接合電極３１と重なる。例えば、Ｚ方向に沿って見た場合に、全ての第１接合電極３１は、少なくとも１つの第１硬部４１と重なる。

電子装置１０５によれば、接合電極が複数設けられる場合でも、上述の電子装置に関する説明と同様に、各接合電極において接合の不良を抑制することができる。これにより、電子装置の歩留まりをより向上させることができる。なお、電極の形状、配置は必ずしも均一的である必要はない。電極は、整列している必要もない。また、硬部の形状もすべて同じである必要はない。硬部の配置は、電極の配置された場所によって変えることができる。

図７（ａ）～図７（ｃ）は、実施形態に係る別の電子装置を例示する模式図である。図７（ａ）は、実施形態に係る電子装置１０６を例示する模式的平面図である。なお、図７（ａ）においては、見易さのため、一部の要素を省略して表示を簡単化している。図７（ｂ）は、図７（ａ）に示すＢ－Ｂ線断面を例示する模式的断面図である。図７（ｃ）は、図７（ａ）に示すＣ－Ｃ線断面を例示する模式的断面図である。

電子装置１０６は、第１硬部４１の配置において、電子装置１０５と異なる。これ以外については、電子装置１０６の構成には、電子装置１０５と同様の説明を適用できる。

図７（ａ）に表したように、第１基体１１（第１構造体１０）は、Ｚ方向に垂直な面内において、中央領域Ｃ１と、中央領域Ｃ１の外側に位置する外側領域Ｓ１と、を含む。すなわち、Ｚ方向に沿ってみた場合に、中央領域Ｃ１の少なくとも一部は、外側領域Ｓ１の少なくとも一部と、第１基体１１の中心点Ｃｐ１と、の間に位置する。図７（ａ）のような平面視において、中心点Ｃｐ１から見て、中央領域Ｃ１の少なくとも一部の外側に外側領域Ｓ１が配置される。

第１接合電極３１は、中央領域Ｃ１及び外側領域Ｓ１のそれぞれに複数設けられる。言い換えれば、複数の第１接合電極３１の一部は、中央領域Ｃ１に設けられ、複数の第１接合電極３１の別の一部は、外側領域Ｓ１に設けられる。この例では、外側領域Ｓ１は、第１接合電極３１がアレイ状に配列された領域のうちの４つの角部を含む。中央領域Ｃ１は、第１接合電極３１がアレイ状に配列された領域のうちの、最外周の第１接合電極３１（例えば図７（ａ）に示す第１接合電極３１ｘ）を含む領域であってもよい。

図７（ｂ）は、中央領域Ｃ１の断面を例示し、図７（ｃ）は、外側領域Ｓ１の断面を例示している。第１硬部４１は、中央領域Ｃ１に複数設けられ、外側領域Ｓ１には設けられない。複数の第１硬部４１のそれぞれは、Ｚ方向に沿ってみた場合に、中央領域Ｃ１に設けられた複数の第１接合電極３１のそれぞれと重なる、つまり、Ｚ方向に沿って見た場合に、１つの第１硬部４１は、中央領域Ｃ１に設けられた１つの接合電極３１と重なる。

チップの中央領域においては、チップの外側領域に比べて、接合電極同士の接合における不良（例えばオープン不良）が発生しやすい場合がある。例えば、チップの中央領域では、外側領域に比べて、接合時における接合電極同士の密着性が低い場合がある。これに対して、実施形態によれば、中央領域Ｃ１に第１硬部４１が設けられる。これにより、例えば、中央領域Ｃ１において、上述の電子装置に関する説明と同様に、接合の不良を抑制することができ、電子装置の歩留まりを向上させることができる。なお、電極の形状、配置は必ずしも均一的である必要はない。電極は、整列している必要もない。また、硬部の形状もすべて同じである必要はない。硬部の配置は、電極の配置された場所によって変えることができる。

図８（ａ）～図８（ｃ）は、実施形態に係る別の電子装置を例示する模式図である。図８（ａ）は、実施形態に係る電子装置１０７を例示する模式的平面図である。なお、図８（ａ）においては、見易さのため、一部の要素を省略して表示を簡単化している。図８（ｂ）は、図８（ａ）に示すＤ－Ｄ線断面を例示する模式的断面図である。図８（ｃ）は、図８（ａ）に示すＥ－Ｅ線断面を例示する模式的断面図である。

電子装置１０７は、第１硬部４１の配置において、電子装置１０６と異なる。これ以外については、電子装置１０７の構成には、電子装置１０６と同様の説明を適用できる。

図８（ｂ）は、中央領域Ｃ１の断面を例示し、第８（ｃ）は、外側領域Ｓ１の断面を例示している。第１硬部４１は、外側領域Ｓ１に複数設けられ、中央領域Ｃ１には設けられない。複数の第１硬部４１のそれぞれは、Ｚ方向に沿ってみた場合に、外側領域Ｓ１に設けられた複数の第１接合電極３１のそれぞれと重なる、つまり、Ｚ方向に沿って見た場合に、１つの第１硬部４１は、外側領域Ｓ１に設けられた１つの接合電極３１と重なる。

チップの外側領域においては、チップの中央領域に比べて、接合電極同士の接合における不良（例えばショート不良）が発生しやすい場合がある。例えば、チップの外側領域では、中央領域に比べて、接合時における接合電極の変形が生じやすい場合がある。これに対して、実施形態によれば、外側領域Ｓ１に第１硬部４１が設けられる。これにより、例えば、外側領域Ｓ１において、上述の電子装置に関する説明と同様に、接合の不良を抑制することができ、電子装置の歩留まりを向上させることができる。なお、電極の形状、配置は必ずしも均一的である必要はない。電極は、整列している必要もない。また、硬部の形状もすべて同じである必要はない。硬部の配置は、電極の配置された場所によって変えることができる。

図９（ａ）及び図９（ｂ）は、実施形態に係る別の電子装置を例示する模式図である。図９（ａ）は、実施形態に係る電子装置１０８を例示する模式的平面図である。図９（ｂ）は、図９（ａ）の一部の拡大図である。なお、図９（ａ）及び図９（ｂ）においては、見易さのため、一部の要素を省略して表示を簡単化している。

電子装置１０８においては、第１構造体１０及び第２構造体２０は、それぞれ、半導体基板（ウェハ）である。第１構造体１０及び第２構造体２０は、複数のチップ領域ＣＲを含む。複数のチップ領域ＣＲは、Ｘ方向及びＹ方向に並ぶ。

図９（ｂ）は、複数のチップ領域ＣＲのうちの１つを表す。この例では、各チップ領域ＣＲの構成には、図６（ａ）及び図６（ｂ）に関して説明した電子装置１０５と同様の説明を適用することができる。例えば、全てのチップ領域ＣＲに第１硬部４１が設けられる。すなわち、全てのチップ領域ＣＲのそれぞれにおいて、Ｚ方向に沿ってみた場合に、複数の接合電極３１のそれぞれは、複数の第１硬部４１のそれぞれと重なる。

このように各構造体（各基体）は、ウェハでもよい。この場合においても、上述の電子装置に関する説明と同様に、各接合電極において接合の不良を抑制することができる。これにより、電子装置の歩留まりを向上させることができる。

図１０（ａ）～図１０（ｃ）は、実施形態に係る別の電子装置を例示する模式図である。図１０（ａ）は、実施形態に係る電子装置１０９を例示する模式的平面図である。図１０（ｂ）は、図１０（ａ）の一部の拡大図である。なお、図１０（ａ）及び図１０（ｂ）においては、見易さのため、一部の要素を省略して表示を簡単化している。図１０（ｃ）は、図１０（ｂ）に示すＦ－Ｆ線断面を例示する模式的断面図である。

電子装置１０９は、第１硬部４１の配置において、電子装置１０８と異なる。これ以外については、電子装置１０９の構成には、電子装置１０８と同様の説明を適用できる。

図１０（ａ）に表したように、第１基体１１（第１構造体１０）は、Ｚ方向に垂直な面内において、中央領域Ｃ２と、中央領域Ｃ２の外側に位置する外側領域Ｓ２と、を含む。すなわち、Ｚ方向に沿ってみた場合に、中央領域Ｃ２の少なくとも一部は、外側領域Ｓ２の少なくとも一部と、第１基体１１の中心点Ｃｐ２と、の間に位置する。図１０（ａ）のような平面視において、中心点Ｃｐ２から見て、中央領域Ｃ２の少なくとも一部の外側に外側領域Ｓ２が配置される。

チップ領域ＣＲは、中央領域Ｃ２及び外側領域Ｓ２のそれぞれに複数設けられる。言い換えれば、複数のチップ領域ＣＲの一部は、中央領域Ｃ２に設けられ、複数のチップ領域の別の一部は、外側領域Ｓ２に設けられる。中央領域Ｃ２に設けられたチップ領域ＣＲの構成には、図９（ｂ）に関して説明したチップ領域ＣＲと同様の説明を適用することができる。すなわち、例えば、中央領域Ｃ２の全てのチップ領域ＣＲに第１硬部４１が設けられる。

図１０（ｂ）及び図１０（ｃ）は、外側領域Ｓ２に設けられたチップ領域ＣＲを例示する。図１０（ｂ）及び図１０（ｃ）に表したように、外側領域Ｓ２のチップ領域ＣＲにおいて、第１構造体１０は、第１基体１１と、第１配線部２１と、第１接合電極３１と、第１絶縁膜５１とを含み、第２構造体２０は、第２基体１２と、第２配線部２２と、第２接合電極３２と、第２絶縁膜５２とを含む。この例では、複数の第１硬部４１は、外側領域Ｓ２に設けられない。

ウェハの中央領域においては、ウェハの外側領域に比べて、接合電極同士の接合における不良（例えばオープン不良）が発生しやすい場合がある。例えば、ウェハの中央領域では、外側領域に比べて、接合時における接合電極同士の密着性が低い場合がある。これに対して、実施形態によれば、中央領域Ｃ２に第１硬部４１が設けられる。これにより、例えば、中央領域Ｃ２において、上述の電子装置に関する説明と同様に、接合の不良を抑制することができ、電子装置の歩留まりを向上させることができる。

図１１は、実施形態に係る別の電子装置を例示する模式的平面図である。
なお、図１１においては、見易さのため、一部の要素を省略して表示を簡単化している。図１１に表した電子装置１１０は、第１硬部４１の配置において、電子装置１０９と異なる。これ以外については、電子装置１１０の構成には、電子装置１０８と同様の説明を適用できる。

電子装置１１０の中央領域Ｃ２に設けられたチップ領域ＣＲの構成には、図１０（ｂ）及び図１０（ｃ）に関して説明したチップ領域ＣＲと同様の説明を適用できる。すなわち、この例では、複数の第１硬部４１は、中央領域Ｃ２に設けられない。

電子装置１１０の外側領域Ｓ２に設けられたチップ領域ＣＲの構成には、図９（ｂ）に関して説明したチップ領域ＣＲと同様の説明を適用できる。すなわち、例えば、外側領域Ｓ２の全てのチップ領域ＣＲに第１硬部４１が設けられる。

ウェハの外側領域においては、ウェハの中央領域に比べて、接合電極同士の接合における不良（例えばショート不良）が発生しやすい場合がある。例えば、ウェハの外側領域では、中央領域に比べて、接合時における接合電極の変形が生じやすい場合がある。これに対して、実施形態によれば、外側領域Ｓ２に第１硬部４１が設けられる。これにより、例えば、外側領域Ｓ２において、上述の電子装置に関する説明と同様に、接合の不良を抑制することができ、電子装置の歩留まりを向上させることができる。

次に、上述した実施形態に係る電子装置の製造方法について説明する。
図１２（ａ）～図１２（ｆ）、図１３（ａ）及び図１３（ｂ）は、実施形態に係る電子装置の製造方法を例示する模式図である。
これらの図は、図１（ａ）～図１（ｃ）に関して説明した電子装置１００の製造方法を表す。図１２（ａ）～図１２（ｃ）は、第１構造体１０の製造過程の一部を表す工程順模式的断面図である。図１２（ｄ）は、図１２（ｃ）に表した第１構造体１０を表す模式的平面図である。図１２（ｅ）及び図１２（ｆ）は、第２構造体２０の製造過程の一部を表す工程順模式的断面図である。

図１２（ａ）に表したように、第１基体１１に第１配線部２１（及び第１素子部）を形成する（配線層形成工程）。第１配線部２１の一部は、第１基体１１の上に配置される。

図１２（ｂ）に表したように、第１配線部２１の上に、第１硬部４１を形成する（硬部形成工程）。硬部形成工程においては、第１基体１１及び第１配線部２１の少なくとも一部の上に第１硬層４１ｆを形成し、第１硬層４１ｆをパターニングして第１硬部４１を形成する。

なお、実施形態の説明において、ある要素の上に層を形成することは、その層を当該要素の上に直接的に形成することだけでなく、その層を当該要素の上に間接的に形成する場合を含んでもよい。すなわち、ある要素の上に層を形成することとは、その層と当該要素とが接する場合だけでなく、その層と当該要素との間に別の層が形成されていてもよい。

この例では、第１配線部２１及び第１絶縁膜５１の上に、直接、第１硬層４１ｆが成膜される。すなわち、第１硬層４１ｆは、第１配線部２１及び第１絶縁膜５１と接する。第１硬層４１ｆは、例えばシリコン酸化膜である。その後、例えば、第１硬層４１ｆを、フォトリソグラフィ及びエッチング（例えば反応性イオンエッチング（Reactive Ion Etching））によってパターニングする。パターニングにおいては、例えば、対象の層の上にレジスト膜を成膜し、フォトリソグラフィによってレジスト膜の一部を残す。その残ったレジスト膜をマスクとして、エッチングによって対象の層を加工した後、レジスト膜を剥離する。パターニングによって、第１硬層４１ｆのうち、第１配線部２１の一部の上に位置する部分が残り、それ以外が除去される。これにより、第１硬部４１が形成される。

図１２（ｃ）に表したように、第１配線部２１及び第１硬部４１の上に金属層３１ｆを形成し、金属層３１ｆをパターニングして第１接合電極３１を形成する（電極形成工程）。

この例では、第１配線部２１及び第１硬部４１の上に、直接、金属層３１ｆが成膜される。すなわち、金属層３１ｆは、第１配線部２１及び第１硬部４１と接する。その後、例えば、金属層３１ｆを、フォトリソグラフィ及びエッチング（例えば反応性イオンエッチング）によってパターニングする。パターニングによって、金属層３１ｆのうち、第１配線部２１の一部の上に位置する部分及び第１硬部４１の上に位置する部分が残り、それ以外が除去される。これにより、第１接合電極３１が形成される。

第１接合電極３１は、複数の層を含んでもよい。例えば、第１接合電極３１は、Ｔｉ／Ｐｄ層（バリアメタル層）と、Ａｕ層と、を含む。この場合、例えば、第１配線部２１及び第１硬部４１の上にＴｉ／Ｐｄ層（Ｐｄ層の上にＴｉ層が積層された層）を形成し、パターニングする。Ｔｉ／Ｐｄ層の上にＡｕ層を形成し、レジストを剥離する。これにより、第１接合電極３１を形成してもよい。

図１２（ｃ）及び図１２（ｄ）に表したように、後述する接合工程の前において、第１接合電極３１は、第１電極部３１ｂと、第１突出部３１ｐと、を含む。第１突出部３１ｐは、第１電極部３１ｂからＺ方向に突出した部分である。例えば、第１突出部３１ｐは、第１硬部４１に対応して突出した部分である。第１硬部４１は、第１突出部３１ｐと第１基体１１との間に位置する。図１２（ｄ）に表したように、第１突出部３１ｐの平面形状は、第１硬部４１の平面形状に対応した形状であり、この例において矩形である。

例えば、接合工程の前における第１接合電極３１は、階段状である。すなわち、図１２（ｃ）に表したように、第１電極部３１ｂは、第１電極面３１ｂｆを有し、第１突出部３１ｐは、第１電極面３１ｂｆとは高さの異なる第１端面３１ｐｆを有する。第１端面３１ｐｆは、第１突出部３１ｐのＺ方向における先端面であり、第１電極面３１ｂｆからＺ方向に突出する。第１電極面３１ｂｆ及び第１端面３１ｐｆは、それぞれ、Ｘ－Ｙ平面に沿って延びる。なお、第１硬部４１の高さは、第１接合電極３１の上面よりも高くても構わない。

なお、実施形態において、第１接合電極３１は、必ずしも階段状でなくてもよい。例えば、第１接合電極３１は、錐体状または錐台状でもよい。例えば、図１２（ｃ）のような断面視において、第１突出部３１ｐの先端面は、直線状だけでなく、曲線状でもよいし、角を有していてよい。

図１２（ｅ）に表したように、第２基体１２に第２配線部２２（及び第２素子部）を形成する（配線層形成工程）。第２配線部２２の一部は、第２基体１２の上に配置される。

図１２（ｆ）に表したように、第２配線部２２の上に金属層３２ｆを形成し、金属層３２ｆをパターニングして第２接合電極３２を形成する（電極形成工程）。

図１３（ａ）及び図１３（ｂ）は、第１構造体１０と第２構造体２０との接合を例示する工程順模式断面図である。図１３（ａ）及び図１３（ｂ）に示すように、第１接合電極３１と第２接合電極３２とを接合する（接合工程）。これにより、第１構造体１０と第２構造体２０とが接合される。

具体的には、図１３（ａ）に表したように、図１２（ｃ）の第１構造体１０と、図１２（ｆ）の第２構造体２０と、を配置する。すなわち、第１基体１１と第２基体１２との間において、第１接合電極３１と第２接合電極３２とが対向するように、第１構造体１０と第２構造体２０とを重ねる。そして、第１接合電極３１と第２接合電極３２とを接触させて、圧着する。すなわち、第１構造体１０に第２構造体２０に向かう圧力を印加し、第２構造体２０に第１構造体１０に向かう圧力を印加する。これにより、Ｚ方向において第１接合電極３１と第２接合電極３２とを互いに押しつけ合い、第１接合電極３１と第２接合電極３２とが圧着される。

このような接合工程においては、まず、第１突出部３１ｐ（第１端面３１ｐｆ）と第２接合電極３２とが接触し、圧力が印加される。圧力の印加にともなって、図１３（ｂ）に表したように、第１突出部３１ｐが潰れて、圧着される。そして、第１電極部３１ｂ（第１電極面３１ｂｆ）と第２接合電極３２とが接触し、圧着される。以上により、電子装置１００を製造することができる。この工程では圧力と同時に熱を加えて圧着効果を高めることができる。

このように、接合工程は、Ｚ方向において第１突出部３１ｐと第２接合電極３２とを接触させることを含む。ここで、第１接合電極３１が第１突出部３１ｐを有することにより、接合工程の最初において、接合電極同士の接触面積を小さくすることができる。すなわち、第１突出部３１ｐと第２接合電極３２と接触面積（例えば第１端面３１ｐｆの面積）は、接合電極が突出部を有さない場合の接合電極同士の接触面積（例えば第１接合電極の面積）に比べて、小さい。接触面積を小さくすることで、単位面積あたりの圧力を大きくすることができる。これにより、例えば、第１接合電極３１と第２接合電極３２とを接合しやすくすることができ、接合電極同士の接合における不良（例えばオープン不良）の発生を抑制することができる。したがって、電子装置の歩留まりを向上させることができる。

上述したように第１構造体１０には、第１硬部４１が設けられる。これにより、第１突出部３１ｐを形成することができる。例えば、上述したように、硬部形成工程は、第１硬層４１ｆをパターニングして第１硬部４１を形成する。これにより、第１硬部４１及び第１突出部３１ｐを選択的に形成することができる。また、第１突出部３１ｐの位置や形状を制御しやすい。

なお、実施形態に係る各製造方法おいては、例えば、硬部を設けない場合においても、複数回のパターニングを組み合わせることで、接合電極に突出部を形成することができる。この場合においても、接合電極同士の接触面積を小さくすることで、接合における不良の発生を抑制することができる。

硬部形成工程は、第１配線部２１の一部を形成する前に行われてもよい。例えば、基体１１または第１絶縁膜５１の上に、第１硬部４１を形成する。これにより、図２（ａ）に関して説明した第１硬部４１が形成される。その後、第１基体１１及び第１硬部４１の上に、第１配線部２１の一部を形成し、さらにその上に、第１接合電極３１を形成する。その後、上記と同様に接合工程を行うことで、図２（ａ）に関して説明した電子装置１０１を製造することができる。

図１４（ａ）及び図１４（ｂ）は、実施形態に係る別の電子装置の製造方法を例示する模式図である。
図１４（ａ）及び図１４（ｂ）は、第１構造体１０と第２構造体２０との接合を例示する工程順模式断面図である。これらの図は、図３（ａ）～図３（ｃ）に関して説明した電子装置１０２の製造方法を表す。図１４（ａ）に表したように、第１構造体１０は、第１硬部４１を含み、接合工程の前において第１接合電極３１は、第１電極部３１ｂと、第１突出部３１ｐと、を含む。第２構造体２０は、第２硬部４２を含む。第２硬部４２は、第２構造体２０の形成において、第１構造体１０と同様の硬部形成工程を追加することで形成することができる。すなわち、例えば、第２配線部２２を形成する配線層形成工程の後に、パターニングによって第２硬部４２を形成する硬部形成工程を追加する。その後に、第２接合電極３２を形成する電極工程を行う。

図１４（ａ）に表したように、接合工程の前において、第２接合電極３２は、第２電極部３２ｂと、第２突出部３２ｐと、を含む。第２突出部３２ｐは、第２電極部３２ｂから－Ｚ方向に突出した部分である。例えば、第２突出部３２ｐは、第２硬部４２に対応して突出した部分である。すなわち、第２硬部４２は、第２突出部３２ｐと第２基体１２との間に位置する。第２突出部３２ｐの平面形状は、第２硬部４２の平面形状に対応した形状であり、この例において矩形である。なお、－Ｚ方向は、第２基体１２から第２接合電極３２へ向かう方向であり、図１４（ａ）においてはＺ方向の逆方向である。

例えば、接合工程の前における第２接合電極３２は、階段状である。すなわち、図１４（ａ）に表したように、第２電極部３２ｂは、第２電極面３２ｂｆを有し、第２突出部３２ｐは、第２電極面３２ｂｆとは高さの異なる第２端面３２ｐｆを有する。第２端面３２ｐｆは、第２突出部３２ｐの－Ｚ方向における先端面であり、第２電極面３２ｂｆから－Ｚ方向に突出する。第２電極面３２ｂｆ及び第２端面３２ｐｆは、それぞれ、Ｘ－Ｙ平面に沿って延びる。

なお、実施形態において、第２接合電極３２は、必ずしも階段状でなくてもよい。例えば、第２接合電極３２は、錐体状または錐台状でもよい。例えば、図１４（ａ）のような断面視において、第２突出部３２ｐの先端面は、直線状だけでなく、曲線状でもよいし、角を有していてよい。

図１４（ａ）及び図１４（ｂ）に示すように、第１接合電極３１と第２接合電極３２とを接合する（接合工程）。これにより、第１構造体１０と第２構造体２０とが接合される。

接合工程においては、まず、第１接合電極３１と第２突出部３２ｐ（第２端面３２ｐｆ）が接触し、圧力が印加される。この例では、第１突出部３１ｐ（第１端面３１ｐｆ）と第２突出部３２ｐ（第２端面３２ｐｆ）とが接触する。圧力の印加にともなって、図１４（ｂ）に表したように、第１突出部３１ｐ及び第２突出部３２ｐが潰れて、圧着される。そして、第１電極部３１ｂ（第１電極面３１ｂｆ）と第２電極部３２ｂ（第１電極面３２ｂｆ）とが接触し、圧着される。このようにして、電子装置１０２を製造することができる。このとき、第１硬部４１と第２硬部４２とが接触してもよい。

この例においても、接合電極が突出部を有する。これにより、例えば、接合電極同士の接触面積を小さくすることができ、第１接合電極３１と第２接合電極３２とを接合しやすくすることができる。

例えば、図１４（ａ）に表したように、接合工程の前において、第２突出部３２ｐのＸ方向の長さは、第１突出部３１ｐのＸ方向の長さよりも長い。これにより、例えば、接合時における第１接合電極３１と第２接合電極３２との合わせずれの影響を抑制できる。なお、接合時の圧力が大きい場合は、第１硬部４１と第２硬部４２とが接触し、第１硬部４１と第２硬部４２とを合わせた厚さよりも、第１接合電極３１と第２接合電極３２とを合わせた厚さが薄くなることが抑制される。

図１５（ａ）～図１５（ｃ）は、実施形態に係る別の電子装置の製造方法を例示する模式図である。
図１５（ａ）及び図１５（ｂ）は、第１構造体１０と第２構造体２０との接合を例示する工程順模式断面図である。図１５（ｃ）は、接合工程の前における第２構造体２０を例示する模式的平面図である。これらの図は、図４（ａ）～図４（ｃ）に関して説明した電子装置１０３の製造方法を表す。図１５（ａ）に表したように、第１構造体１０は、第１硬部４１を含み、接合工程の前において第１接合電極３１は、第１電極部３１ｂと、第１突出部３１ｐと、を含む。第２構造体２０は、第２硬部４２を含み、接合工程の前において第２接合電極３２は、第２電極部３２ｂと、第２突出部３２ｐと、を含む。電子装置１０３の製造方法は、第２硬部４２及び第２突出部３２ｐの位置及び形状において、上述した電子装置１０２の製造方法と異なる。

図１５（ｃ）に表したように、第２突出部３２ｐの平面形状は、第２硬部４２の平面形状に対応した形状であり、この例において、中央に矩形の開口（凹部）を有する。第２突出部３２ｐの外周及び内周は矩形状である。

接合工程においては、例えば、第１突出部３１ｐ（第１端面３１ｐｆ）と第２電極部３２ｂ（第２電極面３２ｂｆ）とが接触し、第２突出部３２ｐ（第２端面３２ｐｆ）と第１電極部３１ｂ（第１電極面３１ｂｆ）とが接触する。すなわち、接合工程は、Ｚ方向において第１突出部３１ｐと、第２接合電極３２の凹部（第２電極部３２ｂ）とを接触させることを含む。圧力の印加にともなって、図１５（ｂ）に表したように、第１突出部３１ｐ及び第２突出部３２ｐが潰れて、圧着される。このようにして、電子装置１０３を製造することができる。

図１６（ａ）及び図１６（ｂ）は、実施形態に係る別の電子装置の製造方法を例示する模式図である。
図１６（ａ）及び図１６（ｂ）は、第１構造体１０と第２構造体２０との接合を例示する工程順模式断面図である。図１６（ａ）に表したように、この例では、接合工程の前において第１構造体１０の１つの第１接合電極３１は、１つの第１電極部３１ｂと複数の第１突出部３１ｐとを含む。１つの第１接合電極３１において、複数の第１突出部３１ｐに対応する複数の第１硬部４１が設けられている。

同様に、図１６（ａ）に表したように、この例では、接合工程の前において第２構造体２０の１つの第２接合電極３２は、１つの第１電極部３２ｂと複数の第２突出部３２ｐとを含む。１つの第２接合電極３２において、複数の第２突出部３２ｐに対応する複数の第２硬部４２が設けられている。

図１６（ｂ）に表したように、第１接合電極３１と第２接合電極３２とが接合される。このとき、例えば、各第１突出部３１ｐの少なくとも一部と、各第２突出部３２ｐの少なくとも一部とが、Ｚ方向において重なるように配置されている。例えば、各第１硬部４１の少なくとも一部と、各第２硬部４２の少なくとも一部とが、Ｚ方向において重なるように配置されている。

このように、１つの第１接合電極３１につき、複数の第１硬部４１及び複数の第１突出部３１ｐが設けられてもよい。１つの第２接合電極３２につき、複数の第２硬部３２及び複数の第２突出部３２ｐが設けられてもよい。このような場合においても、接合電極が突出部を有することで、第１接合電極３１と第２接合電極３２とを接合しやすくすることができる。

図１７（ａ）～図１７（ｃ）は、実施形態に係る別の電子装置の製造方法を例示する模式図である。
図１７（ａ）及び図１７（ｂ）は、第１構造体１０と第２構造体２０との接合を例示する工程順模式断面図である。図１７（ｃ）は、接合工程の前における第２構造体２０を例示する模式的平面図である。図１７（ａ）に表した第１構造体１０は、図１３（ａ）に示した第１構造体１０と同様でよい。

第２構造体２０の第２配線部２２には、凹部２２ｐ（開口部）が設けられている。例えば、図１７（ｃ）に表したように、凹部２２ｐは、第２配線部２２に設けられた矩形の開口である。

図１７（ａ）及び図１７（ｃ）に表したように、接合工程の前において、第２接合電極３２は、第２電極部３２ｂ（凹部）と、第２突出部３２ｐと、を含む。この例では、第２電極部３２ｂは、第２配線部２２の凹部２２ｐに設けられた部分である。第２電極部３２ｂの一部は、凹部２２ｐ内に配置されている。すなわち、第２接合電極３２のうち、第２配線部２２の凹部２２ｐに対応して設けられた矩形の凹部が第２電極部３２ｂである。第２突出部３２ｐは、凹部２２ｐの周りにおいて、第２配線部２２の上に設けられた部分である。図１７（ｃ）の平面視において、第２突出部３２ｐは、第２電極部３２ｂを囲む。

図１７（ａ）に表したように、この例では、第１突出部３１ｐと第２電極部３２ｂとがＺ方向において重なるように配置されており、第１電極部３１ｂと第２突出部３２ｐとがＺ方向において重なるように配置されている。接合工程においては、例えば、第１突出部３１ｐと第２電極部３２ｂ（凹部）とが接触し、第２突出部３２ｐと第１電極部３１ｂとが接触する。すなわち、接合工程は、Ｚ方向において第１突出部３１ｐと、第２接合電極３２の凹部（第２電極部３２ｂ）とを接触させることを含む。

凹部２２ｐの形成においては、例えば、第２配線部２２となる導電層を第２基体１２上に成膜した後に、リソグラフィ及びエッチング等によって当該導電層をパターニングする。これにより、凹部２２ｐを有する第２配線部２２を形成することができる。その後、凹部２２ｐを含む第２配線部２２の上に、第２接合電極３２となる金属層を成膜しパターニングする。これにより、第２配線部２２の凹凸に応じた凹凸を第２接合電極３２に形成できる。このように、第２配線部２２をパターニングすることによって、第２接合電極３２に凹凸（すなわち第２電極部３２ｂ及び第２突出部３２ｐ）を形成してもよい。このような場合においても、接合電極が突出部を有することで、第１接合電極３１と第２接合電極３２とを接合しやすくすることができる。

なお、第２配線部２２をパターニングする場合を例示したが、実施形態においては、第１配線部２１をパターニングすることによって、第１接合電極３１に凹凸（すなわち第１電極部３１ｂ及び第１突出部３１ｐ）を形成してもよい。また、形成する凹凸の位置及び形状は、上記に限らず、適宜変更することができる。例えば、第１配線部２１又は第２配線部２２に設ける凹部（開口）は、矩形に限らず、円形、多角形などでもよいし、接合電極の中央に位置してもよいし、端部に位置してもよい。

図１８（ａ）～図１８（ｃ）は、実施形態に係る別の電子装置の製造方法を例示する模式図である。
これらの図は、図６（ａ）及び図６（ｂ）に関して説明した電子装置１０５の製造方法を表す。すなわち、第１構造体１０及び第２構造体２０は、それぞれ、半導体基板（チップ）である。図１８（ａ）、図１８（ｂ）は、それぞれ、接合工程の前における第１構造体１０、第２構造体２０を表す模式的平面図である。なお、図１８（ａ）及び図１８（ｂ）においては、見易さのため、一部の要素を省略して表示を簡単化している。図１８（ｃ）は、接合工程を例示する模式的断面図である。

図１８（ａ）に表した第１構造体１０において、各第１接合電極３１は、第１電極部３１ｂと、第１突出部３１ｐとを含む。各第１硬部４１は、各第１突出部３１ｐと、第１基体１１（第１配線部２１）と、の間に位置する。このような第１接合電極は、上述の製造方法と同様にして形成することができる。すなわち、第１硬層４１ｆをパターニングして第１硬部４１を形成する。第１硬部４１の上に金属層３１ｆ形成し、パターニングして第１接合電極３１を形成する。

図１８（ｂ）に表した第２構造体２０において、各第２接合電極３２には、第２突出部が設けられていない。ただし、図１４（ａ）または図１５（ａ）と同様に、図１８（ｂ）の第２接合電極３２のそれぞれにおいても、第２突出部を設けてもよい。

図１８（ｃ）に表したように、第１接合電極３１と第２接合電極３２とが対向するように、第１構造体１０と第２構造体２０とを重ねて、第１接合電極３１と第２接合電極３２を圧着する（接合工程）。接合工程においては、まず、複数の第１突出部３１ｐのそれぞれと、複数の第２接合電極３２のそれぞれとが接触し、圧力が印加される。その後、複数の第１電極部３１ｂのそれぞれと、複数の第２接合電極３２のそれぞれとが接触し、接合される。

このように複数の第１接合電極３１のそれぞれに、第１突出部３１ｐを設けてもよい。これにより、例えば、各第１接合電極３１において、第２接合電極３２との接触面積を小さくすることができ、第１接合電極３１と第２接合電極３２とを接合しやすくすることができる。

図１９（ａ）～図１９（ｃ）は、実施形態に係る別の電子装置の製造方法を例示する模式図である。
これらの図は、図７（ａ）～図７（ｃ）に関して説明した電子装置１０６の製造方法を表す。図１９（ａ）、図１９（ｂ）は、それぞれ、接合工程の前における第１構造体１０、第２構造体２０を表す模式的平面図である。なお、図１９（ａ）及び図１９（ｂ）においては、見易さのため、一部の要素を省略して表示を簡単化している。図１９（ｃ）は、接合工程を例示する模式的断面図である。

図１９（ａ）に表したように、第１基体１１は、Ｚ方向に垂直な面内において、中央領域Ｃ１と、中央領域Ｃ１の外側に位置する外側領域Ｓ１と、を含む。この例では、第１硬部４１は、中央領域Ｃ１に複数設けられ、外側領域Ｓ１には設けられない。

第１接合電極３１は、中央領域Ｃ１と外側領域Ｓ１とのそれぞれに設けられる。複数の第１接合電極３１は、第１突出部３１ｐを含む電極（第１凸型電極）と第１突出部３１ｐを含まない電極（第１非凸型電極）と、を含む。第１突出部３１ｐを含む第１接合電極３１は、中央領域Ｃ１に設けられ、外側領域Ｓ１には設けられない。第１突出部３１ｐを含まない第１接合電極３１は、外側領域Ｓ１に設けられ、中央領域Ｃ１には設けられない。

図１９（ｃ）に表したように、接合工程の前において、第１凸型電極（中央領域Ｃ１に設けられた第１接合電極３１）の高さＨ１は、第１非凸型電極（外側領域Ｓ１に設けられた第１接合電極３１）の高さＨ２よりも高い。そのため、第１凸型電極は、第１非凸型電極よりも、第２基体１２側に突出している。なお、電極の高さとは、Ｚ方向に沿った電極の長さである。すなわち、第１接合電極３１の高さは、第１配線部２１から第１接合電極３１の先端面までの距離である。

第１硬部４１を形成する硬部形成工程は、中央領域Ｃ１及び外側領域Ｓ１の上に第１硬層４１ｆを形成し、第１硬層４１ｆをパターニングして中央領域Ｃ１に選択的に複数の第１硬部を形成する。すなわち、パターニングによって、第１硬層４１ｆのうち、中央領域Ｃ１の一部及び外側領域Ｓ１に設けられた部分を除去し、中央領域Ｃ１の第１配線部２１の一部の上に設けられた部分を残す。

第１接合電極３１を形成する電極形成工程は、中央領域Ｃ１及び外側領域Ｓ１の上に金属層３１ｆを形成する。そして、電極形成工程は、金属層３１ｆをパターニングして中央領域Ｃ１及び外側領域Ｓ１のそれぞれに選択的に複数の第１接合電極３１を形成する。

図１９（ｂ）に表した第２構造体２０において、各第２接合電極３２には、第２突出部が設けられていない。例えば、全ての第２接合電極３２の高さは、実質的に同じである。

図１９（ｃ）に表したように、第１接合電極３１と第２接合電極３２とが対向するように、第１構造体１０と第２構造体２０とを重ねて、第１接合電極３１と第２接合電極３２とを圧着する（接合工程）。この接合工程においては、まず中央領域Ｃ１において、各第１突出部３１ｐと、各第２接合電極３２とが接触し、圧力が印加される。その後、中央領域Ｃ１において、各第１電極部３１ｂと、各第２接合電極３２とが接触し、接合される。外側領域Ｓ１において、各第１接合電極３１と、各第２接合電極３２とが接触し、接合される。

実施形態によれば、中央領域Ｃ１の各第１接合電極３１において、第２接合電極３２との接触面積を小さくすることができ、第１接合電極３１と第２接合電極３２とを接合しやすくすることができる。硬部形成工程は、第１硬層４１ｆをパターニングして第１硬部４１を形成する。これにより、第１硬部４１及び第１突出部３１ｐを中央領域Ｃ１に選択的に形成することができる。

図２０（ａ）～図２０（ｃ）は、実施形態に係る別の電子装置の製造方法を例示する模式図である。
これらの図は、図８（ａ）～図８（ｃ）に関して説明した電子装置１０７の製造方法を表す。図２０（ａ）、図２０（ｂ）は、それぞれ、接合工程の前における第１構造体１０、第２構造体２０を表す模式的平面図である。なお、図２０（ａ）及び図２０（ｂ）においては、見易さのため、一部の要素を省略して表示を簡単化している。図２０（ｃ）は、接合工程を例示する模式的断面図である。

図２０（ａ）に表したように、第１基体１１は、Ｚ方向に垂直な面内において、中央領域Ｃ１と、中央領域Ｃ１の外側に位置する外側領域Ｓ１と、を含む。この例では、第１硬部４１は、外側領域Ｓ１に複数設けられ、中央領域Ｃ１には設けられない。

第１接合電極３１は、中央領域Ｃ１と外側領域Ｓ１とのそれぞれに設けられる。複数の第１接合電極３１は、第１突出部３１ｐを含む電極（凸型電極）と第１突出部３１ｐを含まない電極（非凸型電極）と、を含む。第１突出部３１ｐを含む第１接合電極３１は、外側領域Ｓ１に設けられ、中央領域Ｃ１には設けられない。第１突出部３１ｐを含まない第１接合電極３１は、中央領域Ｃ１に設けられ、外側領域Ｓ１には設けられない。

図２０（ｃ）に表したように、接合工程の前において、凸型電極（外側領域Ｓ１に設けられた第１接合電極３１）の高さＨ３は、非凸型電極（中央領域Ｃ１に設けられた第１接合電極３１）の高さＨ４よりも高い。そのため、凸型電極は、非凸型電極よりも、第２基体１２側に突出している。

第１硬部４１を形成する硬部形成工程は、中央領域Ｃ１及び外側領域Ｓ１の上に第１硬層４１ｆを形成し、第１硬層４１ｆをパターニングして外側領域Ｓ１に選択的に複数の第１硬部を形成する。すなわち、パターニングによって、第１硬層４１ｆのうち、外側領域Ｓ１の一部及び中央領域Ｃ１に設けられた部分を除去し、外側領域Ｓ１の第１配線部２１の一部の上に設けられた部分を残す。

第１接合電極３１を形成する電極形成工程は、中央領域Ｃ１及び外側領域Ｓ１の上に金属層３１ｆを形成する。そして、電極形成工程は、金属層３１ｆをパターニングして中央領域Ｃ１及び外側領域Ｓ１のそれぞれに選択的に複数の第１接合電極３１を形成する。
図２０（ｂ）に表した第２構造体２０は、図１９（ｂ）の第２構造体２０に関する説明と同様である。

接合工程においては、まず外側領域Ｓ１において、各第１突出部３１ｐと、各第２接合電極３２とが接触し、圧力が印加される。その後、外側領域Ｓ１において、各第１電極部３１ｂと、各第２接合電極３２とが接触し、接合される。中央領域Ｃ１において、各第１接合電極３１と、各第２接合電極３２とが接触し、接合される。

実施形態によれば、外側領域Ｓ１の各第１接合電極３１において、第２接合電極３２との接触面積を小さくすることができ、第１接合電極３１と第２接合電極３２とを接合しやすくすることができる。硬部形成工程は、第１硬層４１ｆをパターニングして第１硬部４１を形成する。これにより、第１硬部４１及び第１突出部３１ｐを外側領域Ｓ１に選択的に形成することができる。

第１硬部４１のＺ方向に沿った長さＬ１は、第１電極部３１ｂのＺ方向に沿った長さＬ２よりも短くてもよい。すなわち、第１突出部３１ｐのＺ方向に沿った長さＬ３は、第１電極部３１ｂのＺ方向に沿った長さＬ２よりも短くてもよい。

第１硬部４１のＺ方向に沿った長さＬ１は、第１電極部３１ｂのＺ方向に沿った長さＬ２よりも長くてもよい。すなわち、第１突出部３１ｐのＺ方向に沿った長さＬ３は、第１電極部３１ｂのＺ方向に沿った長さＬ２よりも長くてもよい。この場合には、例えば、第１硬部４１をストッパとして機能させやすい。

上記の製造方法においては、第１構造体１０及び第２構造体２０が、それぞれ、チップである場合を説明した。ただし、第１構造体１０及び第２構造体２０は、それぞれ、ウェハであってもよい。その場合、例えば、電子装置１０８（図９（ａ）及び図９（ｂ））、電子装置１０９（図１０（ａ）～図１０（ｃ））、または、電子装置１１０（図１１）を、同様の製造方法により製造することができる。

例えば、図１０に表した電子装置１０９の製造方法に関しては、接合前の第１構造体１０において、中央領域Ｃ２の第１接合電極３１が凸型電極であり、外側領域Ｓ２の第１接合電極３１が非凸型電極である。例えば、図１１に表した電子装置１１０の製造方法に関しては、接合前の第１構造体１０において、中央領域Ｃ２の第１接合電極３１が非凸型電極であり、外側領域Ｓ２の第１接合電極３１が凸型電極である。

上記では、チップとチップとの接合、またはウェハとウェハとの接合について例示した。ただし、実施形態は、チップとウェハとの接合であってもよい。

図２１は、実施形態に係る別の電子装置を例示する模式的断面図である。
図２１に表した電子装置１１１は、第１構造体１０と、第２構造体２０と、を含む。第１構造体１０は、第１基体１１と、第１配線部２１と、第１接合電極３１と、第１素子部６１と、を含む。この例では、第１構造体１０は、加速度又は角速度を検知するＭＥＭＳプロセスで形成したセンサ素子である。例えば、第１素子部６１は、第１構造体に生じる加速度等によって、位置が変位する電極を含む。例えば、電極の変位によって、電極の静電容量が変化する。その静電容量を検出することで、加速度等を検出することができる。第１配線部２１は、第１素子部６１の電極と電気的に接続される。

第２構造体２０は、第２基体１２と、第２配線部２２と、第２接合電極３２と、第２素子部６２と、を含む。この例では、第２構造体２０は、ＬＳＩ（Large-Scale Integration）チップである。例えば、第２素子部６２は、電界効果型トランジスタ等の電気素子を含む。例えば、第２基体１２は、半導体基板１２ａと、半導体基板１２ａの上に形成された多層配線部１２ｂ（層間絶縁膜）と、を含む。電界効果型トランジスタ等の電気素子は、半導体基板１２ａに設けられる。第２配線部２２は、第２基体１２の上に設けられた配線層２２ａと、多層配線部１２ｂに設けられた多層配線層２２ｂと、を含む。配線層２２ａは、多層配線層２２ｂを介して、第２素子部６２と電気的に接続される。第２配線部２２は、電極パッド部２２ｃを含んでもよい。例えば、電極パッド部２２ｃを介して、外部からＬＳＩチップに電力や信号が供給される。

第２接合電極３２は、第１接合電極３１と接合される。これにより、ＭＥＭＳプロセスで形成したセンサ素子である第１構造体１０は、ＬＳＩチップである第２構造体２０と接合される。例えば、第１素子部６１によって検出された電気的信号は、第１配線部２１、第１接合電極３１、第２接合電極３２、第２配線部（配線層２２ａ、多層配線層２２ｂ）を介して、第２素子部６２に入力される。第２素子部６２において、第１素子部６１によって検出された信号を処理することができる。なお、配線等の図示は省略している。

例えば、第１接合電極３１または第１配線部２１の少なくとも一部に第１硬部４１が設けられる。例えば、接合工程の前において第１接合電極３１の少なくとも一部は、凸型電極である。例えば、第２接合電極３２または第２配線部２２の少なくとも一部に第２硬部４２が設けられる。例えば、接合工程の前において第２接合電極３２の少なくとも一部は、凸型電極である。これにより、上述の電子装置と同様にして、電子装置１１１においても、歩留まりを向上させることができる。

図２２は、実施形態に係る別の電子装置を例示する模式的断面図である。
図２２に表した電子装置１１２は、第１構造体１０と、第２構造体２０と、第３構造体３０と、を含む。第１構造体１０は、第２構造体２０と第３構造体３０との間に位置する。第１構造体１０は、第２構造体２０と接続されるとともに、第３構造体３０と接続される。このように、実施形態に係る電子装置は、３つ以上の構造体（例えばチップまたはウェハ）が積層されたデバイスであってもよい。

第１構造体１０は、第１基体１１と、第１配線部２１と、第１接合電極３１と、第１素子部６１と、第４接合電極３４と、を含む。第１基体１１、第１接合電極３１及び第１素子部６１は、例えば、図２１における説明と同様である。第１配線部２１は、配線層２１ａと、配線層２１ｂと、配線層２１ｃと、を含む。配線層２１ａは、第１基体１１の第２構造体２０側に設けられる。配線層２１ｂは、第１基体の第３構造体３０側に設けられる。配線層２１ｃは、配線層２１ａと配線層２１ｃとを接続する。配線層２１ｃは、例えば第１基体１１を貫通する貫通ビアである。第４接合電極３４は、配線層２１ｂと接し、配線層２１ｂと電気的に接続される。

第２構造体２０は、例えば、図２１における説明と同様にＬＳＩチップである。第１構造体１０と第２構造体２０とは、図２１における説明と同様に電気的に接続される。

第３構造体３０は、第３基体１３と、第３配線部２３と、第３接合電極３３と、第３素子部６３と、を含む。この例では、第３構造体３０は、加速度又は圧力を検知するＭＥＭＳである。例えば、第３素子部６３は、第３構造体３０に加えられた圧力等によって変位する錘またはダイアフラムを含む。例えば、第３素子部６３は、錘またはダイアフラムの変位を検出するセンサ部（例えば歪みゲージ）を含む。センサ部は、錘またはダイアフラムの変位を静電容量により検出する電極であってもよい。第３配線部２３は、第３素子部６３のセンサ部と電気的に接続される。第３接合電極３３は、第３配線部２３と接し、第３配線部２３と電気的に接続される。

第３接合電極３３は、第４接合電極３４と接合される。これにより、第３構造体３０は、第１構造体１０と接合される。ＭＥＭＳである第３構造体３０は、第１基体１１を介して、ＬＳＩチップである第２構造体２０と電気的に接続される。例えば、第３素子部６３によって検出された電気的信号は、第３配線部２３、第３接合電極３３、第４接合電極３４、第１配線部２１（配線層２１ｂ、２１ｃ、２１ａ）、第１接合電極３１、第２接合電極３２、第２配線部（配線層２２ａ、多層配線層２２ｂ）を介して、第２素子部６２に入力される。第２素子部６２において、第３素子部６３によって検出された信号を処理することができる。

例えば、第１硬部４１と同様に、第３接合電極３３または第３配線部２３に硬部が設けられる。あるいは、第１硬部４１と同様に、第４接合電極３４または配線層２１ｂに硬部が設けられる。例えば、接合前において、第３接合電極３３または第４接合電極３４の少なくとも一部は、凸型電極である。これにより、上述の電子装置と同様にして、電子装置１１２においても、歩留まりを向上させることができる。

以上、実施形態に係る電子装置及びその製造方法について説明した。以下では、より具体的な実施例について説明する。

近年、３次元積層技術により、異なる機能を持った半導体デバイスを接合し、単一のウェハプロセスでは技術難易度の高い製品を形成することが進められている。その接合にはいわゆるマイクロバンプ構造（接続用電極）が用いられる。

例えば（制御回路等が形成された）ＬＳＩ基板上に高さ１～２μｍ程度、大きさ３～５μｍ程度のＡｕの接合電極を複数形成する。Ａｕ接合電極の形成方法は配線上にレジストでパターニングしたのちにメッキ法でＡｕを形成し電極とする。一方、別の例えばＭＥＭＳセンサ機能を持った基板上に、同様にＡｕの接合電極を形成する。それぞれ基板薄膜化・ダイシングによりチップ化したのちに接合電極を対向させ、熱圧着法で貼り合せる。ＭＥＭＳセンサ機能と制御機能を合わせ持った半導体チップを一体形成できる。

しかし、熱圧着法での接合時にチップに応力（荷重）を加える時、チップ周辺部への応力集中が起こり、周辺部分のみ接合され、中央部分は接合されないといった不具合が起きやすい。また圧着時の応力を増した場合は、接合用Ａｕ電極の変形が大きくなり配線からはみ出して、電気的に分離した別の配線とショートを起こすといった不具合が、発生しやすい。また、チップ化せずにそれぞれウェハ状態で貼り合せた場合では、ウェハの周辺部分と中央部分で接合の歩留まり（ショート不良、オープン不良）に差が生じる場合がある。

また、基板またはチップ接合時の応力・荷重の影響だけでなく、メッキで電極を形成している場合はメッキ電流密度によりチップ内またはウェハ面内でメッキ成長の違い、すなわち電極高さのバラつきが生じる場合がある。前述と同様に接合時に部分的に接合されず歩留まりが劣化するという不具合が発生しやすい。

これに対して、実施例においては、任意の箇所の接合電極の表面部分に段差を形成し、部分的に接合用電極の高さを変えることで、熱圧着等の接合プロセスにおいて電極同士の接合をより確実にする。また、段差構造を形成するための（電極の）下層膜によりストッパ構造が形成され、接合時に過剰に圧力が加わってもＡｕ電極の変形が抑えられるので、配線部分のショートを抑制することができる。

実施例においては、１または複数のウェハ、チップ、または基板（例えばＣＭＯＳ回路が形成されたウェハ、チップ、基板や、センサ等が形成されたウェハ、チップ、基板、または接続用の配線が形成されたウェハ、チップ、基板等）上に形成された複数のマイクロバンプ構造（接合電極）において、接合電極の高さがウェハ、チップ、基板内の任意の箇所で異なる。高さが異なる接合電極には、高さの異なる上面が複数存在する。接合電極の材料より硬度・剛性の大きい材料が、接合電極の下層で、その接続する配線の上または下に形成されている。また、実施例は、該接合用電極を使って接合されたウェハ、チップ、または基板を含む。

（実施例１）
シリコン基板上にＣＭＯＳプロセスで形成された駆動・検出回路を持つ基板（例えばＬＳＩ基板とする）と、ＭＥＭＳプロセスで形成されたセンサデバイスと、が形成された基板（例えばＭＥＭＳ基板）を、チップ化したのちに接合させることを想定する。実施形態に係る部分的に高さの異なる接合電極（便宜上凸型電極とする）の形成方法は、どちらの基板に適用しても同様である。そのため、以下の説明では、ＬＳＩ基板側に凸型電極を形成することを想定する。

まず一般的なＣＭＯＳプロセス等でシリコン基板上に駆動回路・演算回路等を形成する。接合電極が形成される配線層の最上層は接続されるＭＥＭＳ部に合わせたパターンである。最上層の配線は例えば、Ａｌ配線で形成される。

凸型電極を形成したい箇所にＡｌ配線上にスペーサとしてＴＥＯＳ膜でパターンを形成する。例えば、Ａｌ配線を形成したのちに全面にＴＥＯＳ膜を１００ｎｍ～１μｍ程度成膜する。レジストマスクによるリソグラフィと異方性エッチングにより、ＴＥＯＳ膜を加工して凸型電極を形成したい箇所に対応するＡｌ配線上にＴＥＯＳのパターンを形成する。

その配置は、使用する貼合装置・方法により応力・荷重分布のバラつきがあるので、そのバラつきを補償するような配置パターンになる。例えばチップ同士を接合させる場合にはチップの周辺部分に押し込み荷重・応力が集中しやすい。そこで、チップの中央部分に主に凸型の接合電極を配置する。それに対応するためにＴＥＯＳのスペーサはチップの中央部分に配置する。逆に、押し込み荷重がチップ中央部分に集中し易い装置の場合はチップ周辺部分に凸形状の電極を配置するのが有効になる。そのためＴＥＯＳ膜のスペーサはチップの周辺に対応した電極に対応するように形成する。スペーサ自体の形状は例えば接合電極の大きさが５μｍ角の場合、ＴＥＯＳの大きさは１μｍ角とする。

次にバリアメタルとしてＴｉ／Ｐｄを全面に形成する。例えばその厚さは、１００／５０ｎｍである。例えばスパッタ法により形成する。次にリソグラフィにより接合電極を形成するパターンを形成する。メッキ法によりＡｕをリソグラフィによりパターニングされた箇所に形成する。例えばその厚さは１～２μｍである。次にレジストを除去したのちにＷｅｔ法によりバリアメタルを除去することでＡｕの接合電極を形成できる。ＴＥＯＳ膜がある箇所は、Ａｕ電極上面が高くなる。スペーサは単層ではなく、第一のスペーサを形成したのちに再度ＴＥＯＳ薄膜を形成し、リソグラフィ及びエッチングによるパターニングを行うことで階段状の凸部を形成することができる。

ＭＥＭＳ基板側も同様に接合電極を配置する配線層上にＡｕの接合電極を形成する。今回の場合は凸型形状ではないため、ＴＥＯＳ膜を形成せずに、配線層上にバリアメタルを直接形成して接合電極を形成する。

ＬＳＩ基板及びＭＥＭＳ基板のそれぞれウェハを所望の厚さまで薄膜化したのちに、ダイシングによってチップ化する。その後、貼り合せ面を対向させて、それぞれにチップを接合させる。通常どちらかのウェハを固定ステージ上に置き、他方を可動ステージに吸着したうえで可動ステージを近づけて貼り合せ面（それぞれのＡｕの接合電極）を接触させる。電極同士の位置合わせは接合装置によるが、それぞれのチップ内に合わせマークを作成しておき、接合装置で光学的に読み取ってステージの微動で位置合わせを行う場合が多い。片方または両方のステージに荷重を加えて接合電極同士を熱圧着させる。Ａｕの場合は２００℃～４００℃程度にステージを加熱させる。

凸形状になった個所の面積は接合電極全体の面積より小さいので、最初に接触した箇所は見かけ上の圧力は大きくなり、Ａｕ電極が変形しやすい。そのためより電気的歩留まりを得やすい。
このようにしてＬＳＩの駆動検出回路とＭＥＭＳセンサ部が一体となったデバイスが形成できる。

（実施例２）
実施例２はウェハ同士で積層させることを想定した場合である。
接合電極の形成方法は実施例１の場合と同様であるが凸型電極としたい箇所はウェハに対して中央部（中央領域）または周辺部（外側領域）になる。使用するウェハ接合装置によりウェハの周辺あるいは中央の押し込み荷重分布があるため、ウェハ面内での押し込み荷重のバラつきが接合電極歩留まりに対応することになる。

この場合、凸型電極を配置する箇所、すなわち配線上に形成するスペーサは、各チップ同一パターンですべてのチップに形成せずに、例えばウェハ中央部のチップにのみ形成する（ウェハ周辺部分に押し込み荷重が大きい場合）。

実施例１と同様に配線上にスペーサとして例えばＴＥＯＳ膜を形成した後にレジストマスクによるパターニングと異方性エッチングによる加工を行うが、この時、レジストマスクのウェハ中央部に対してのみリソグラフィを行い、周辺部にはリソグラフィを行わない。ステッパを使用してリソグラフィを行う場合は、露光するチップを限定し、ウェハの中央部分のチップのみ露光を行うことで周辺はレジストを残すことができる。また全面露光装置の場合はレチクル（フォトマスク）作成時のパターンで中央のみスペーサ膜のパターンが形成されるようにデータを作成する（ただし、ステッパの場合等で、ウェハ周辺が欠けたパターンになる場合もあるが、ここは最終的には製品として動作しない箇所になる）。

実施例１と同様に配線層上にウェハに対して中央部に例えばＴＥＯＳ膜のスペーサを形成したのちに全面にバリアメタルを形成する。接合Ａｕ電極を形成するためのリソグラフィは、実施例１と同様で、ウェハ面内で同一のパターンとする（欠けたパターンがあるのは同じ）。

Ａｕ電極の形成方法も実施例１と同じくメッキ等で処理を行い、レジスト除去、バリアメタルのエッチング等を行うことで接合Ａｕ電極が形成できる。この時、ウェハに対して中央部に凸型電極が形成されている。

ウェハを所望の厚さに薄膜化してからステージ上に貼り合せしたいウェハ同士を載せ、荷重を加えることでウェハ接合を行う。接合後ダイシングによりチップ化することで積層されたデバイスが形成することができる。

ウェハ接合装置の押し込み荷重バラつきが中央部分の方が大きく、ウェハ周辺部分の接合歩留まりがよくない（オープン）の場合は、前記ＴＥＯＳスペーサ膜のパターニングでウェハ周辺部に形成するようにする。

（実施例３）
実施例３は、スペーサを配線層の下層に形成する場合である。
配線層、例えばＡｌ配線を形成する前に、層間膜上にシリコン窒化膜を形成し、凸型電極を形成したい箇所のみ、レジストパターニングと異方性エッチングでスペーサを形成する。あるいは層間膜自体をレジストパターニングとエッチングで加工して所望の領域にスペーサに相当する段差を形成する。その後、Ａｌを全面に形成し、パターニングすることで配線層が形成される。この時配線層の所望の箇所に段差形状のパターニングがされている。

次に全面にバリアメタルを形成し、接合Ａｕ電極を形成する箇所にレジストでパターニングする。メッキによりＡｕを形成し、レジストと不要なバリアメタルを除去することで接合電極が形成される。配線層の下にスペーサまたは段差があるので実施例１と同じように所望の領域には段差形状の接合電極が形成される。

（実施例４）
実施例４は、スペーサをストッパ構造として用いる場合である。
接合装置の押し込み荷重分布・応力分布による接合電極の歩留まり不良として接合電極同士が接触しないことによるオープン不良があるが、一方でオープン不良を防ぐために押し込み量（荷重・応力）を大きくして過剰に押し込んでしまうことで接合用電極材料の変形が想定以上に変形し、電極を配置している配線層間でショート不良が発生することがある。その場合は必要以上に基板間が近づかないようにすることで電極材料の変形によるショートを回避できる。本実施例は接合により応力が加わってもスペーサ部は変形しにくいことを利用して、接合基板間の距離をコントロールする。

実施例１または２と同様に凸型電極を形成する。電極材料のＡｕは展延性を持つため、接合するため電極同士を圧着させた場合にＡｕは変形するが、脆性材料であるＴＥＯＳ膜は変形しないためスペーサＴＥＯＳ膜がストッパになり、荷重が大きくてもスペーサの厚さ分、デバイスの接合間距離が保たれる。

この時の凸型電極は意図的に電極変形が大きくなるよう接合荷重・応力を大きくするので、スペーサを厚くしておくか、接合する両方のデバイスにスペーサを形成しておくのが望ましい。その配置は基板が変形しない範囲で凸型電極を少なく配置しても良い。接合プロセスがウェハ、チップのどちらであっても適用できる。スペーサ付き電極の配置は、特に荷重の加わる箇所のみでも構わない。

（実施例５）
接合時に押し込み荷重を加えることで位置ずれが発生してしまう場合があるが、本実施例は、スペーサを囲い構造にして位置ずれが起きないようにする例である。この場合接合する両側の基板にスペーサを形成する。片側のスペーサはドット形状にパターニングし、対向する側は「ロ」の字形状（中心に開口又は凹部を有する矩形状）にパターニングする。ドット形状のスペーサが「ロ」の字形状のスペーサに接合時に包含されるように配置する。接合時に荷重を加え基板がズレようとする力が作用した場合でも、例えば、そのズレを抑えることができるアンカー効果がある。

本発明は、上記の各例に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々に変形して実施することが出来る。

接合電極の形成方法はスパッタ法でなくメッキ法でも構わない。この場合、接合電極材料（例えばＡｕ）を全面に形成した後に所望の電極形状にリソグラフィとエッチングで形成することで接合用電極が形成される。スペーサ膜は接合電極材をスパッタする前に形成しておく。

接合に電気的に寄与しないダミー電極（例えば素子部と電気的に接続されない電極）を配置して、その形状を凸型にしてもよい。特に基板接合時の押し付け圧力が大きくなる場合に電気的に接合する電極とは別に応力を負担するダミー電極を配置することで、電気的な接合電極の均一性を向上させて、接合歩留まりを向上させることができる。

チップ同士で接合する場合もウェハ同士で接合する場合も、ウェハ全面（すべての接合電極）に凸型電極を形成しても良い。この場合は凸部の面積が小さいため、接合時の（最初に接触する）接触面積を小さくすることができるので小さな荷重でも十分な接合が形成することができる。例えば、接合時の押し付け荷重・応力に分布がある場合でもその影響を小さくすることで、接合歩留まりを向上させることができる。

接合時は２種類の基板またはチップを貼り付けるが、一旦接合した基板上にさらに別の基板を接合するなど、３種類以上の基板またはチップの接合でもよい。この場合（接合電極の面積が同じ、すなわちそれぞれに加わる見かけ上の押し付け荷重が同じ程度の場合）最初に接合したチップまたはウェハに加える荷重よりその後に加える荷重を小さくしないと、最初に接合した接合部が荷重による変形が進むので、最初の接合部が変形によるショートリスクがあるのに対して、後に接合する箇所は十分な接合ができなくなるということがある。そのため、２番目に接合する接合電極を上述の凸型電極とすることで、見かけ上の接合にかかわる接触面積を小さくすることで、見かけ上の押し付け荷重・応力を小さくすることができる。そのため、例えば、まず２番目の接合に対して熱圧着が進み、最初の接合箇所への影響力を小さくすることができる。

実施形態は、１つの基板上に複数のチップを貼り付けることにも対応する。
貼り合せる基板（ウェハまたはチップ）は、コントロール機能を持ったＣＭＯＳ回路（ＬＳＩ）、電極・貫通孔を持ったＭＥＭＳ電極構造、ＭＥＭＳ加速度センサやジャイロなどの慣性ＭＥＭＳ、圧力センサなどのセンサ素子、ＤＲＡＭや不揮発性メモリなどの記憶素子、ＣＭＯＳセンサなどの受動素子、電力制御機能を持った素子、光素子、ＲＦ－ＭＥＭＳなどの高周波素子、化合物半導体で形成された素子、及び、外部へのボンディングパッドなどの接続層などの配線の機能を持ったもの、の少なくともいずれかを含むことができる。ただし、貼り合せる基板（ウェハまたはチップ）の機能は、限定されない。

貼り合せる基板（ウェハまたはチップ）に関して、その大きさは、ウェハであれば３００ｍｍウェハであっても２００ｍｍ以下のウェハであってもよい。チップの大きさも限定しない。

実施形態によれば、歩留まりの向上が可能な電子装置及びその製造方法が提供できる。

本願明細書において、「電気的に接続」には、直接接触して接続される場合の他に、他の導電性部材などを介して接続される場合も含む。

以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、電子装置に含まれる各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。

各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。

その他、本発明の実施の形態として上述した電子装置を基にして、当業者が適宜設計変更して実施し得る全ての電子装置も、本発明の要旨を包含する限り、本発明の範囲に属する。

その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１０ 第１構造体
１１ 第１基体
１１ｆ 第１面
１２ 第２基体
１２ａ 半導体基板
１２ｂ 多層配線部
１２ｆ 第２面
１３ 第３基体
２０ 第２構造体
２１ 第１配線部
２１ａ、２１ｂ、２１ｃ 配線層
２１ｆ 面
２２ 第２接合電極
２２ 第２配線部
２２ａ 配線層
２２ｂ 多層配線層
２２ｃ 電極パッド部
２２ｆ 面
２３ 第３配線部
３０ 第３構造体
３１ 第１接合電極
３１ｂ 第１電極部
３１ｂｆ 第１電極面
３１ｆ 第１金属層
３１ｘ 第１接合電極
３１ｐ 第１突出部
３１ｐｆ 第１端面
３２ 第２接合電極
３２ｂ 第２電極部
３２ｂｆ 第２電極面
３２ｆ 第２金属層
３２ｐ 第２突出部
３２ｐｆ 第２端面
３３ 第３接合電極
３４ 第４接合電極
４１ 第１硬部
４１ｆ 第１硬層
４１ｇ、４１ｈ 面
４１ｓ 側面
４２ 第２硬部
４２ａ、４２ｂ 第２硬部の一部
４２ｇ、４２ｈ 面
４２ｓ 側面
５１ 第１絶縁膜
５１ｈ 面
５２ 第２絶縁膜
５２ｈ 面
５３ 第３絶縁膜
５３ａ 開口
５４ 第４絶縁膜
５４ａ 開口
６１、６２、６３ 素子部
１００～１１２ 電子装置
Ｃ１、Ｃ２ 中央領域
ＣＲ チップ領域
Ｃｐ１、Ｃｐ２ 中心点
Ｈ１～Ｈ４ 高さ
Ｌ１～Ｌ３ 長さ
Ｒ１、Ｒ２ 範囲
Ｓ１、Ｓ２ 外側領域

Claims (21)

1. 第１基体と、前記第１基体に設けられた第１配線部と、前記第１配線部と電気的に接続された第１接合電極と、第１硬部と、を含む第１構造体と、
   第２基体と、前記第２基体に設けられた第２配線部と、前記第２配線部と電気的に接続された第２接合電極と、を含む第２構造体と、
   を備え、
   前記第１接合電極と前記第２接合電極とは、前記第１基体と前記第２基体との間において、互いに接合され、
   前記第１硬部は、前記第１基体と前記第２基体との間に設けられ、前記第１基体から前記第１接合電極へ向かう第１方向に沿って見た場合に前記第１接合電極が設けられた範囲内に位置し、前記第１接合電極よりも小さく、前記第１接合電極の硬度よりも高い硬度を有し、
   前記第１接合電極及び前記第２接合電極の一方の前記第１方向に垂直な第２方向における端部は、前記第１接合電極及び前記第２接合電極の他方と接する、電子装置。
2. 前記第１硬部は、前記第１接合電極と前記第１配線部との間に設けられた、請求項１に記載の電子装置。
3. 前記第２構造体は、前記第１基体と前記第２基体との間に設けられた第２硬部を含み、
   前記第２硬部は、前記第１方向に沿って見た場合に前記第２接合電極が設けられた範囲内に位置し、前記第２接合電極の硬度よりも高い硬度を有する、請求項１または２に記載の電子装置。
4. 前記第１硬部の少なくとも一部は、前記第２硬部の少なくとも一部と前記第１方向において重なる、請求項３に記載の電子装置。
5. 第１基体と、前記第１基体に設けられた第１配線部と、前記第１配線部と電気的に接続された第１接合電極と、第１硬部と、を含む第１構造体と、
   第２基体と、前記第２基体に設けられた第２配線部と、前記第２配線部と電気的に接続された第２接合電極と、を含む第２構造体と、
   を備え、
   前記第１接合電極と前記第２接合電極とは、前記第１基体と前記第２基体との間において、互いに接合され、
   前記第１硬部は、前記第１基体と前記第２基体との間に設けられ、前記第１基体から前記第１接合電極へ向かう第１方向に沿って見た場合に前記第１接合電極が設けられた範囲内に位置し、前記第１接合電極の硬度よりも高い硬度を有し、
   前記第２構造体は、前記第１基体と前記第２基体との間に設けられた第２硬部を含み、
   前記第２硬部は、前記第１方向に沿って見た場合に前記第２接合電極が設けられた範囲内に位置し、前記第２接合電極の硬度よりも高い硬度を有し、
   前記第１硬部の少なくとも一部は、前記第１方向に沿って見た場合に、前記第２硬部の一部と前記第２硬部の別の一部との間に位置する、電子装置。
6. 前記第１接合電極、前記第２接合電極及び前記第１硬部は、複数設けられ、
   複数の前記第１硬部のそれぞれは、前記第１方向に沿って見た場合に、複数の前記第１接合電極のそれぞれと重なる、請求項１～５のいずれか１つに記載の電子装置。
7. 第１基体と、前記第１基体に設けられた第１配線部と、前記第１配線部と電気的に接続された第１接合電極と、第１硬部と、を含む第１構造体と、
   第２基体と、前記第２基体に設けられた第２配線部と、前記第２配線部と電気的に接続された第２接合電極と、を含む第２構造体と、
   を備え、
   前記第１接合電極と前記第２接合電極とは、前記第１基体と前記第２基体との間において、互いに接合され、
   前記第１硬部は、前記第１基体と前記第２基体との間に設けられ、前記第１基体から前記第１接合電極へ向かう第１方向に沿って見た場合に前記第１接合電極が設けられた範囲内に位置し、前記第１接合電極の硬度よりも高い硬度を有し、
   前記第１基体は、前記第１方向に垂直な面内において、中央領域と、前記中央領域の外側に位置する外側領域と、を含み、
   前記第２接合電極は、複数設けられ、
   前記第１接合電極は、第１素子部と電気的に接続され、
   前記第１素子部は、前記第１構造体に設けられ、トランジスタ、電極、センサ素子、記憶素子、及び発光素子の少なくともいずれかを含み、
   前記第１接合電極は、前記中央領域及び前記外側領域のそれぞれに複数設けられ、
   前記第１硬部は、前記中央領域に複数設けられ、前記外側領域には設けられず、
   複数の前記第１硬部のそれぞれは、前記第１方向に沿って見た場合に、前記中央領域に設けられた複数の前記第１接合電極のそれぞれと重なる、請求項１～５のいずれか１つに記載の電子装置。
8. 第１基体と、前記第１基体に設けられた第１配線部と、前記第１配線部と電気的に接続された第１接合電極と、第１硬部と、を含む第１構造体と、
   第２基体と、前記第２基体に設けられた第２配線部と、前記第２配線部と電気的に接続された第２接合電極と、を含む第２構造体と、
   を備え、
   前記第１接合電極と前記第２接合電極とは、前記第１基体と前記第２基体との間において、互いに接合され、
   前記第１硬部は、前記第１基体と前記第２基体との間に設けられ、前記第１基体から前記第１接合電極へ向かう第１方向に沿って見た場合に前記第１接合電極が設けられた範囲内に位置し、前記第１接合電極の硬度よりも高い硬度を有し、
   前記第１基体は、前記第１方向に垂直な面内において、中央領域と、前記中央領域の外側に位置する外側領域と、を含み、
   前記第２接合電極は、複数設けられ、
   前記第１接合電極は、前記中央領域及び前記外側領域のそれぞれに複数設けられ、
   前記第１硬部は、前記外側領域に複数設けられ、前記中央領域には設けられず、
   複数の前記第１硬部のそれぞれは、前記第１方向に沿って見た場合に、前記外側領域に設けられた複数の前記第１接合電極のそれぞれと重なる、電子装置。
9. 第１基体と、前記第１基体に設けられた第１配線部と、前記第１配線部と電気的に接続された第１接合電極と、第１硬部と、を含む第１構造体と、
   第２基体と、前記第２基体に設けられた第２配線部と、前記第２配線部と電気的に接続された第２接合電極と、を含む第２構造体と、
   を備え、
   前記第１接合電極と前記第２接合電極とは、前記第１基体と前記第２基体との間において、互いに接合され、
   前記第１硬部は、前記第１基体と前記第２基体との間に設けられ、前記第１基体から前記第１接合電極へ向かう第１方向に沿って見た場合に前記第１接合電極が設けられた範囲内に位置し、前記第１接合電極の硬度よりも高い硬度を有し、
   前記第１接合電極は、金、アルミニウム、銅、及びイリジウムからなる群より選択された少なくとも１つを含み、
   前記第１硬部は、酸化シリコン、窒化シリコン、タングステン、窒化チタン、パラジウム及びチタンからなる群より選択された少なくとも１つを含む、電子装置。
10. 前記第１構造体に設けられ前記第１配線部と電気的に接続された第１素子部、および、前記第２構造体に設けられ前記第２配線部と電気的に接続された第２素子部、の少なくともいずれかをさらに備え、
    前記第１素子部及び前記第２素子部のそれぞれは、トランジスタ、電極、センサ素子、記憶素子、及び発光素子の少なくともいずれかを含む、請求項１～６、８、９のいずれか１つに記載の電子装置。
11. 前記第１接合電極は、前記第１硬部よりも厚い、請求項１～１０のいずれか１つに記載の電子装置。
12. 第１基体と、前記第１基体に設けられた第１配線部と、前記第１配線部と電気的に接続された少なくとも１つの第１接合電極と、を含む第１構造体と、
    第２基体と、前記第２基体に設けられた第２配線部と、前記第２配線部と電気的に接続された少なくとも１つの第２接合電極と、を含む第２構造体と、
    を含む電子装置の製造方法であって、
    前記第１接合電極と前記第２接合電極とを接合する接合工程を備え、
    前記少なくとも１つの第１接合電極は、第１電極部と、前記第１基体から前記第１接合電極へ向かう第１方向において前記第１電極部から突出した第１突出部と、を含む電極を含み、
    前記接合工程は、前記第１方向において前記第１突出部と前記第２接合電極とを接触させることを含み、前記第１突出部と前記第２接合電極とは、前記第１突出部が潰れて圧着される、製造方法。
13. 前記第１電極部は、前記第１方向と垂直な平面に沿って延びる第１電極面を有し、
    前記第１突出部は、前記第１電極面から前記第１方向に突出し、前記第１方向と垂直な平面に沿って延びる第１端面を有し、
    前記接合工程において、前記第１電極面と前記第２接合電極とが互いに接触して圧着される、請求項１２に記載の製造方法。
14. 第１基体と、前記第１基体に設けられた第１配線部と、前記第１配線部と電気的に接続された少なくとも１つの第１接合電極と、を含む第１構造体と、
    第２基体と、前記第２基体に設けられた第２配線部と、前記第２配線部と電気的に接続された少なくとも１つの第２接合電極と、を含む第２構造体と、
    を含む電子装置の製造方法であって、
    前記第１接合電極と前記第２接合電極とを接合する接合工程を備え、
    前記少なくとも１つの第１接合電極は、第１電極部と、前記第１基体から前記第１接合電極へ向かう第１方向において前記第１電極部から突出した第１突出部と、を含む電極を含み、
    前記接合工程は、前記第１方向において前記第１突出部と前記第２接合電極とを接触させることを含み、
    前記少なくとも１つの第２接合電極は、第２電極部と、前記第２基体から前記第２接合電極へ向かう方向において前記第２電極部から突出した第２突出部と、を含む電極を含み、
    前記接合工程は、前記第１方向において前記第２突出部と前記第１接合電極とを接触させる、製造方法。
15. 前記第１構造体は、前記第１突出部と前記第１基体との間に設けられた第１硬部を含み、
    前記第１硬部は、前記第１接合電極の硬度よりも高い硬度を有する、請求項１２～１４のいずれか１つに記載の製造方法。
16. 第１基体と、前記第１基体に設けられた第１配線部と、前記第１配線部と電気的に接続された少なくとも１つの第１接合電極と、を含む第１構造体と、
    第２基体と、前記第２基体に設けられた第２配線部と、前記第２配線部と電気的に接続された少なくとも１つの第２接合電極と、を含む第２構造体と、
    を含む電子装置の製造方法であって、
    前記第１接合電極と前記第２接合電極とを接合する接合工程を備え、
    前記少なくとも１つの第１接合電極は、第１電極部と、前記第１基体から前記第１接合電極へ向かう第１方向において前記第１電極部から突出した第１突出部と、を含む電極を含み、
    前記接合工程は、前記第１方向において前記第１突出部と前記第２接合電極とを接触させることを含み、
    前記第１構造体は、前記第１突出部と前記第１基体との間に設けられた第１硬部を含み、
    前記第１硬部は、前記第１接合電極の硬度よりも高い硬度を有し、
    前記少なくとも１つの第２接合電極は、凹部を含み、
    前記接合工程は、前記第１方向において前記第１突出部と前記凹部とを接触させることを含む、製造方法。
17. 前記第１基体及び前記第１配線部の少なくとも一部の上に第１硬層を形成し、前記第１硬層をパターニングして前記第１硬部を形成する硬部形成工程をさらに備えた、請求項１５または１６に記載の製造方法。
18. 第１基体と、前記第１基体に設けられた第１配線部と、前記第１配線部と電気的に接続された少なくとも１つの第１接合電極と、を含む第１構造体と、
    第２基体と、前記第２基体に設けられた第２配線部と、前記第２配線部と電気的に接続された少なくとも１つの第２接合電極と、を含む第２構造体と、
    を含む電子装置の製造方法であって、
    前記第１接合電極と前記第２接合電極とを接合する接合工程を備え、
    前記少なくとも１つの第１接合電極は、第１電極部と、前記第１基体から前記第１接合電極へ向かう第１方向において前記第１電極部から突出した第１突出部と、を含む電極を含み、
    前記接合工程は、前記第１方向において前記第１突出部と前記第２接合電極とを接触させることを含み、
    前記第１構造体は、前記第１突出部と前記第１基体との間に設けられた第１硬部を含み、
    前記第１硬部は、前記第１接合電極の硬度よりも高い硬度を有し、
    前記第１基体及び前記第１配線部の少なくとも一部の上に第１硬層を形成し、前記第１硬層をパターニングして前記第１硬部を形成する硬部形成工程をさらに備え、
    前記第１基体は、前記第１方向に垂直な面内において、中央領域と、前記中央領域の外側に位置する外側領域と、を含み、
    前記硬部形成工程は、前記中央領域および前記外側領域の上に前記第１硬層を形成し、前記第１硬層をパターニングして前記中央領域に選択的に複数の前記第１硬部を形成する、製造方法。
19. 第１基体と、前記第１基体に設けられた第１配線部と、前記第１配線部と電気的に接続された少なくとも１つの第１接合電極と、を含む第１構造体と、
    第２基体と、前記第２基体に設けられた第２配線部と、前記第２配線部と電気的に接続された少なくとも１つの第２接合電極と、を含む第２構造体と、
    を含む電子装置の製造方法であって、
    前記第１接合電極と前記第２接合電極とを接合する接合工程を備え、
    前記少なくとも１つの第１接合電極は、第１電極部と、前記第１基体から前記第１接合電極へ向かう第１方向において前記第１電極部から突出した第１突出部と、を含む電極を含み、
    前記接合工程は、前記第１方向において前記第１突出部と前記第２接合電極とを接触させることを含み、
    前記第１構造体は、前記第１突出部と前記第１基体との間に設けられた第１硬部を含み、
    前記第１硬部は、前記第１接合電極の硬度よりも高い硬度を有し、
    前記第１基体及び前記第１配線部の少なくとも一部の上に第１硬層を形成し、前記第１硬層をパターニングして前記第１硬部を形成する硬部形成工程をさらに備え、
    前記第１基体は、前記第１方向に垂直な面内において、中央領域と、前記中央領域の外側に位置する外側領域と、を含み、
    前記硬部形成工程は、前記中央領域および前記外側領域の上に前記第１硬層を形成し、前記第１硬層をパターニングして前記外側領域に選択的に複数の前記第１硬部を形成する、製造方法。
20. 第１基体と、前記第１基体に設けられた第１配線部と、前記第１配線部と電気的に接続された少なくとも１つの第１接合電極と、を含む第１構造体と、
    第２基体と、前記第２基体に設けられた第２配線部と、前記第２配線部と電気的に接続された少なくとも１つの第２接合電極と、を含む第２構造体と、
    を含む電子装置の製造方法であって、
    前記第１接合電極と前記第２接合電極とを接合する接合工程を備え、
    前記少なくとも１つの第１接合電極は、第１電極部と、前記第１基体から前記第１接合電極へ向かう第１方向において前記第１電極部から突出した第１突出部と、を含む電極を含み、
    前記接合工程は、前記第１方向において前記第１突出部と前記第２接合電極とを接触させることを含み、
    前記第１基体は、前記第１方向に垂直な面内において、中央領域と、前記中央領域の外側に位置する外側領域と、を含み、
    前記第２接合電極は、複数設けられ、
    前記第１接合電極は、前記中央領域及び前記外側領域のそれぞれに複数設けられ、
    前記第１突出部を含む前記電極は、前記中央領域に設けられ、
    前記接合工程の前において、前記中央領域に設けられた前記第１突出部を含む前記電極の高さは、前記外側領域に設けられた前記第１接合電極の高さよりも高い、製造方法。
21. 第１基体と、前記第１基体に設けられた第１配線部と、前記第１配線部と電気的に接続された少なくとも１つの第１接合電極と、を含む第１構造体と、
    第２基体と、前記第２基体に設けられた第２配線部と、前記第２配線部と電気的に接続された少なくとも１つの第２接合電極と、を含む第２構造体と、
    を含む電子装置の製造方法であって、
    前記第１接合電極と前記第２接合電極とを接合する接合工程を備え、
    前記少なくとも１つの第１接合電極は、第１電極部と、前記第１基体から前記第１接合電極へ向かう第１方向において前記第１電極部から突出した第１突出部と、を含む電極を含み、
    前記接合工程は、前記第１方向において前記第１突出部と前記第２接合電極とを接触させることを含み、
    前記第１基体は、前記第１方向に垂直な面内において、中央領域と、前記中央領域の外側に位置する外側領域と、を含み、
    前記第２接合電極は、複数設けられ、
    前記第１接合電極は、前記中央領域及び前記外側領域のそれぞれに複数設けられ、
    前記第１突出部を含む前記電極は、前記外側領域に設けられ、
    前記接合工程の前において、前記中央領域に設けられた前記第１突出部を含む前記電極の高さは、前記外側領域に設けられた前記第１接合電極の高さよりも高い、製造方法。