JP7722171B2

JP7722171B2 - 画像形成装置

Info

Publication number: JP7722171B2
Application number: JP2021209658A
Authority: JP
Inventors: 栄治土田; 大坂本
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2021-12-23
Filing date: 2021-12-23
Publication date: 2025-08-13
Anticipated expiration: 2041-12-23
Also published as: JP2023094274A; US20230204685A1

Description

本発明は、検出機構および画像形成装置に関する。

下記特許文献１には、高価な誤接続検出スイッチを安価なシステムで構成させることを目的として、簡素な構成で、ＯＮ状態、ＯＦＦ状態、および故障状態を検出できる構成が開示されている。

しかしながら、特許文献１の技術は、基板に接続される外部基板の接続状態の検知と、低消費電力化とを両立できるものではない。

本発明は、上述した従来技術の課題を解決するため、基板に接続される外部基板の接続状態の検知と、低消費電力化とを両立可能な検出機構を提供することを目的とする。

上述した課題を解決するために、一実施形態に係る検出機構は、基板に設けられ、外部基板が接続されるコネクタと、コネクタに接続された測定用抵抗と、測定用抵抗の両端の電位差を測定する測定部と、測定部によって測定された電位差に基づいて、コネクタに対する外部基板の接続状態を判定する判定部と、測定用抵抗に接続され、測定用抵抗を流れる電流を遮断可能なスイッチと、スイッチを制御するスイッチ制御部とを備える。

一実施形態に係る検出機構によれば、基板に接続される外部基板の接続状態の検知と、低消費電力化とを両立可能な検出機構を提供することができる。

一実施形態に係る検出機構の構成を示す図一実施形態に係る検出機構が備える監視回路の構成例を示す図一実施形態に係る検出機構が備えるＩＣの機能構成の一例を示す図一実施形態に係る検出機構が備えるＩＣによる処理の手順の一例を示すフローチャート一実施形態に係る検出機構が備える監視回路の一変形例を示す図一実施形態に係る検出機構が備えるＩＣによる処理の手順の一変形例を示すフローチャート

以下、図面を参照して、一実施形態について説明する。

（検出機構１０の構成）
図１は、一実施形態に係る検出機構１０の構成を示す図である。図１に示すように、検出機構１０は、制御用基板１２、ＩＣ（Integrated Circuit）１４、およびメモリ基板２０－１～２０－ｎを備える。

制御用基板１２は、「基板」の一例であり、平面視において矩形状を有する平板状の部材である。制御用基板１２は、矩形状の一辺部分に、コネクタ１２Ａ１～１２Ａｎが設けられている。コネクタ１２Ａ１～１２Ａｎは、「コネクタ」の一例である。例えば、コネクタ１２Ａ１～１２Ａｎは、雌型のコネクタである。

メモリ基板２０－１～２０－ｎの各々は、「外部基板」の一例であり、平面視において矩形状を有しており、当該矩形状における制御用基板１２と対向する一辺部分に、コネクタ２０Ａが設けられている。コネクタ２０Ａは、「外部コネクタ」の一例である。例えば、コネクタ２０Ａは、雄型のコネクタである。これにより、メモリ基板２０－１～２０－ｎの各々は、コネクタ２０Ａにおいて、制御用基板１２が備えるコネクタ１２Ａ１～１２Ａｎのうちの、対応するコネクタ１２Ａに接続することができる。メモリ基板２０－１～２０－ｎの各々は、制御用基板１２に接続されることで、例えば、制御用基板１２の拡張用メモリとして機能することができる。

ＩＣ１４は、制御用基板１２に実装されている。ＩＣ１４は、検出機構１０の各種制御を行う。例えば、ＩＣ１４は、メモリ基板２０－１～２０－ｎの各々の制御用基板１２への接続状態を判定することができる。ＩＣ１４は、例えば、マイコン、制御用ＡＳＩＣ（Application Specific Integrated Circuit）等によって構成される。

（監視回路１６の構成例）
図２は、一実施形態に係る検出機構１０が備える監視回路１６の構成例を示す図である。図２に示すように、一実施形態に係る検出機構１０は、制御用基板１２に、監視回路１６が設けられている。図２に示す監視回路１６は、一つのメモリ基板２０の接続状態を判定可能な構成となっている。

監視回路１６は、制御用基板１２において、コネクタ１２Ａと、グラウンド（ＧＮＤ）との間に設けられている。監視回路１６は、互いに直列に接続された、プルダウン抵抗１６Ａおよびスイッチ１６Ｂを有する。プルダウン抵抗１６Ａは、「測定用抵抗」の一例である。プルダウン抵抗１６Ａは、抵抗成分Ｒａを有する。また、監視回路１６は、コネクタ１２Ａとプルダウン抵抗１６Ａとの間に、測定点１６Ｃを有する。

監視回路１６は、メモリ基板２０から、コネクタ２０Ａおよびコネクタ１２Ａを介して、プルダウン抵抗１６Ａに直流電圧Ｖｐが印加される。また、監視回路１６において、コネクタ１２Ａとプルダウン抵抗１６Ａとの間の測定点１６Ｃには、ＩＣ１４が接続されている。これにより、ＩＣ１４は、プルダウン抵抗１６Ａ両端の電位差Ｖｏｕｔを測定することができる。そして、ＩＣ１４は、測定されたプルダウン抵抗１６Ａ両端の電位差Ｖｏｕｔに基づいて、メモリ基板２０の接続状態を判定することができる。

例えば、コネクタ２０Ａとコネクタ１２Ａとの接続状態が「正常」なとき、コネクタ抵抗成分Ｒｃの抵抗値は略０〔Ω〕（０〔Ω〕あるいは０〔Ω〕に近似する値）となる。

また、例えば、コネクタ２０Ａとコネクタ１２Ａとの接続状態が「不完全」なとき（半挿し/接触不良の状態）、コネクタ抵抗成分Ｒｃの抵抗値はＲ〔Ω〕となる。

また、例えば、コネクタ２０Ａとコネクタ１２Ａとが「未接続」のとき、コネクタ抵抗成分Ｒｃの抵抗値は∞〔Ω〕となる。

プルダウン抵抗１６Ａ両端の電位差Ｖｏｕｔは、下記数式（１）によって求められるものであり、すなわち、コネクタ抵抗成分Ｒｃの抵抗値に応じて変動する。

Ｖｏｕｔ＝Ｖｐ×Ｒａ／（Ｒａ＋Ｒｃ）・・・（１）

このため、ＩＣ１４は、プルダウン抵抗１６Ａ両端の電位差Ｖｏｕｔを測定することで、当該電位差Ｖｏｕｔに基づいて、メモリ基板２０の接続状態が、「正常」、「不完全」、および「未接続」のいずれであるかを判定することができる。

ここで、監視回路１６に常に電流が流れている場合、電力量および発熱量が増加する虞がある。そこで、一実施形態に係る検出機構１０は、監視回路１６におけるプルダウン抵抗１６Ａとグラウンド（ＧＮＤ）との間にスイッチ１６Ｂを設けている。これにより、一実施形態に係る検出機構１０は、スイッチ１６ＢをＯＮ状態とＯＦＦ状態との間で切り替えることにより、監視回路１６を電流が流れている状態と、監視回路１６を電流が流れていない状態とを切り替えることが可能となっている。そして、一実施形態に係る検出機構１０は、ＩＣ１４からの制御信号ＣＮＴ１の制御によって、スイッチ１６ＢをＯＮ状態に切り替えることにより、ＩＣ１４がプルダウン抵抗１６Ａ両端の電位差Ｖｏｕｔを測定して、メモリ基板２０の接続状態を判定することができる。

なお、スイッチ１６Ｂには、例えば、トランジスタまたはＦＥＴ（Field Effect Transistor）が用いられる。スイッチ１６Ｂにトランジスタが用いられた場合、簡素且つ安価なスイッチ構成とすることができる。一方、スイッチ１６ＢにＦＥＴが用いられた場合、簡素なスイッチ構成とすることができ、且つ、スイッチ１６Ｂの電力消費量を抑制することができる。

（ＩＣ１４の機能構成の一例）
図３は、一実施形態に係る検出機構１０が備えるＩＣ１４の機能構成の一例を示す図である。

図３に示すように、ＩＣ１４は、スイッチ制御部１４Ａ、測定部１４Ｂ、判定部１４Ｃ、および通知部１４Ｄを備える。

スイッチ制御部１４Ａは、スイッチ１６Ｂへ制御信号ＣＮＴ１を出力することにより、スイッチ１６ＢのＯＮ状態とＯＦＦ状態との間の切り替えを制御する。

例えば、スイッチ制御部１４Ａは、検出機構１０の上位の装置である画像形成装置が「通常モード」に切り替えられたとき、スイッチ１６Ｂへ制御信号ＣＮＴ１を出力することにより、スイッチ１６ＢをＯＮ状態に切り替える。

また、例えば、スイッチ制御部１４Ａは、検出機構１０の上位の装置である画像形成装置が「省エネモード」に切り替えられたとき、スイッチ１６Ｂへ制御信号ＣＮＴ１を出力することにより、スイッチ１６ＢをＯＦＦ状態に切り替える。

測定部１４Ｂは、スイッチ制御部１４Ａの制御によってスイッチ１６ＢがＯＮ状態のときに、プルダウン抵抗１６Ａ両端の電位差Ｖｏｕｔを測定する。

判定部１４Ｃは、測定部１４Ｂによって測定された電位差Ｖｏｕｔに基づいて、メモリ基板２０の接続状態を判定する。例えば、判定部１４Ｃは、測定部１４Ｂによって測定された電位差Ｖｏｕｔに基づいて、メモリ基板２０の接続状態が、「正常」、「不完全」、および「未接続」のいずれであるかを判定することができる。

通知部１４Ｄは、判定部１４Ｃによる判定結果が「正常」ではない場合、所定の通知方法（例えば、警告表示、警告音等）により、ユーザに対して警告を通知する。

なお、ＩＣ１４の各機能は、一又は複数の処理回路によって実現することが可能である。ここで、本明細書における「処理回路」とは、電子回路により実装されるプロセッサのようにソフトウェアによって各機能を実行するようプログラミングされたプロセッサや、上記で説明した各機能を実行するよう設計されたASIC（Application Specific Integrated Circuit）、DSP（digital signal processor）、FPGA（field programmable gate array）や従来の回路モジュール等のデバイスを含むものとする。

（ＩＣ１４による処理の手順の一例）
図４は、一実施形態に係る検出機構１０が備えるＩＣ１４による処理の手順の一例を示すフローチャートである。

まず、検出機構１０の上位の装置である画像形成装置の電源がＯＮ状態に切り替えらえると（ステップＳ４０１）、スイッチ制御部１４Ａが、スイッチ１６Ｂへ制御信号ＣＮＴ１を出力することにより、スイッチ１６ＢをＯＮ状態に切り替える（ステップＳ４０２）。

次に、ＩＣ１４は、画像形成装置が「省エネモード」に切り替えられたか否かを判断する（ステップＳ４０３）。

ステップＳ４０３において、画像形成装置が「省エネモード」に切り替えられたと判断された場合（ステップＳ４０３：Ｙｅｓ）、スイッチ制御部１４Ａが、スイッチ１６Ｂへ制御信号ＣＮＴ１を出力することにより、スイッチ１６ＢをＯＦＦ状態に切り替える（ステップＳ４０４）。その後、ＩＣ１４は、図４に示す一連の処理を終了する。

一方、ステップＳ４０３において、画像形成装置が「省エネモード」に切り替えられていないと判断された場合（ステップＳ４０３：Ｎｏ）、測定部１４Ｂが、プルダウン抵抗１６Ａ両端の電位差Ｖｏｕｔを測定する（ステップＳ４０５）。

そして、判定部１４Ｃが、ステップＳ４０５で測定された電位差Ｖｏｕｔに基づいて、メモリ基板２０の接続状態を判定する（ステップＳ４０６）。

さらに、ＩＣ１４は、ステップＳ４０６による判定結果が「正常」であるか否かを判断する（ステップＳ４０７）。

ステップＳ４０７において、ステップＳ４０６による判定結果が「正常」であると判断された場合（ステップＳ４０７：Ｙｅｓ）、ＩＣ１４は、ステップＳ４０３へ処理を戻す。

一方、ステップＳ４０７において、ステップＳ４０６による判定結果が「正常」ではないと判断された場合（ステップＳ４０７：Ｎｏ）、通知部１４Ｄが、所定の通知方法（例えば、警告表示、警告音等）により、ユーザに対して警告を通知する（ステップＳ４０８）。その後、ＩＣ１４は、図４に示す一連の処理を終了する。

（監視回路１６の一変形例）
図５は、一実施形態に係る検出機構１０が備える監視回路１６の一変形例を示す図である。図５に示すように、一実施形態に係る検出機構１０は、制御用基板１２に、監視回路１６の変形例である監視回路１６－２が設けられている。図５に示す監視回路１６－２は、複数のメモリ基板２０（２０－１～２０－ｎ）の各々の接続状態を判定可能な構成となっている。

監視回路１６－２において、プルダウン抵抗１６Ａは、複数のコネクタ１２Ａ（１２Ａ１～１２Ａｎ）の各々に接続されている。監視回路１６－２は、複数のメモリ基板２０の各々から、コネクタ２０Ａおよびコネクタ１２Ａを介して、プルダウン抵抗１６Ａに直流電圧Ｖｐが印加される。また、監視回路１６－２において、測定点１６Ｃは、複数のコネクタ１２Ａの各々とプルダウン抵抗１６Ａとの間に設けられている。これにより、ＩＣ１４は、プルダウン抵抗１６Ａ両端の電位差Ｖｏｕｔを測定することができる。そして、ＩＣ１４は、測定されたプルダウン抵抗１６Ａ両端の電位差Ｖｏｕｔに基づいて、複数のメモリ基板２０の各々の接続状態を判定することができる。

監視回路１６－２において、プルダウン抵抗１６Ａ両端の電位差Ｖｏｕｔは、下記数式（２）によって求められるものであり、すなわち、複数のメモリ基板２０（２０－１～２０－ｎ）の抵抗Ｒｘ（Ｒｘ＿１～Ｒｘ＿ｎ）と、複数のコネクタ抵抗成分Ｒｃ（ＲＣ＿１～Ｒｃ＿ｎ）とに応じて変動する。

Ｖｏｕｔ＝Ｖｐ×Ｒａ／（Ｒａ＋１／Ｒｙ）・・・（２）

但し、１／Ｒｙは、下記数式（３）によって求められる。

例えば、全てのメモリ基板２０の接続状態が「正常」なとき、予め設定された複数のメモリ基板２０の抵抗Ｒｘの並列合成抵抗値が１／Ｒｙ〔Ω〕となる。よって、電位差Ｖｏｕｔは、１／Ｒｙ〔Ω〕に対応するものとなる。

一方、いずれかのメモリ基板２０の接続状態が「不完全」または「未接続」のとき、複数のメモリ基板２０の抵抗Ｒｘの並列合成抵抗値が、１／Ｒｙ〔Ω〕から変動する。よって、電位差Ｖｏｕｔは、１／Ｒｙ〔Ω〕に対応するものから変動したものとなる。

なお、本実施形態では、複数のメモリ基板２０は、当該複数のメモリ基板２０の間で、互いに異なる抵抗値の抵抗Ｒｘを有する。このため、本実施形態では、いずれかのメモリ基板２０の接続状態が「不完全」または「未接続」のとき、複数のメモリ基板２０の抵抗Ｒｘの並列合成抵抗値、および、プルダウン抵抗１６Ａ両端の電位差Ｖｏｕｔは、そのメモリ基板２０が有する抵抗Ｒｘの抵抗値に応じた変動量で変動する。

このため、ＩＣ１４は、プルダウン抵抗１６Ａ両端の電位差Ｖｏｕｔを測定することで、当該電位差Ｖｏｕｔの変動量に基づいて、いずれのメモリ基板２０の接続状態が「不完全」または「未接続」であるかを判定することができる。

例えば、接続されているメモリ基板２０が３枚の場合、並列合成抵抗値は、下記式のとおり求められる。

1/Ry ＝1/(Rx_1＋Rc_1)＋1/(Rx_2＋Rc_2)＋1/(Rx_3＋Rc_3)
＝((Rx_2＋Rc_2)(Rx_3＋Rc_3)＋(Rx_1＋Rc_1)(Rx_3＋Rc_3)＋(Rx_1＋Rc_1)(Rx_2＋Rc_2))
/ (Rx_1＋Rc_1) (Rx_2＋Rc_2) (Rx_3＋Rc_3)

Ry＝(Rx_1＋Rc_1) (Rx_2＋Rc_2) (Rx_3＋Rc_3)
/ ((Rx_2＋Rc_2)(Rx_3＋Rc_3)＋(Rx_1＋Rc_1)(Rx_3＋Rc_3)＋(Rx_1＋Rc_1)(Rx_2＋Rc_2))

このため、Rx_1、Rx_2、Rx_3に異なる抵抗値を予め設定しておけば、接続異常の場合は抵抗値が変動することで、プルダウン抵抗１６Ａ両端の電位差も変動し、予め設定したパラメータと検出された電位差Ｖｏｕｔを比較することによって、接続異常が生じているメモリ基板２０を特定することができる。

図５に示す監視回路１６－２においても、プルダウン抵抗１６Ａとグラウンド（ＧＮＤ）との間にスイッチ１６Ｂが設けられている。これにより、一実施形態に係る検出機構１０は、スイッチ１６ＢをＯＮ状態とＯＦＦ状態との間で切り替えることにより、監視回路１６－２を電流が流れている状態と、監視回路１６－２を電流が流れていない状態とを切り替えることが可能となっている。そして、一実施形態に係る検出機構１０は、ＩＣ１４からの制御信号ＣＮＴ１の制御によって、スイッチ１６ＢをＯＮ状態に切り替えることにより、ＩＣ１４がプルダウン抵抗１６Ａ両端の電位差Ｖｏｕｔを測定して、複数のメモリ基板２０の各々の接続状態を判定することができる。

（ＩＣ１４による処理の手順の一変形例）
図６は、一実施形態に係る検出機構１０が備えるＩＣ１４による処理の手順の一変形例を示すフローチャートである。図６に示す一連の処理は、図５に示す監視回路１６－２に対応するものである。

まず、検出機構１０の上位の装置である画像形成装置の電源がＯＮ状態に切り替えらえると（ステップＳ６０１）、スイッチ制御部１４Ａが、スイッチ１６Ｂへ制御信号ＣＮＴ１を出力することにより、スイッチ１６ＢをＯＮ状態に切り替える（ステップＳ６０２）。

次に、ＩＣ１４は、画像形成装置が「省エネモード」に切り替えられたか否かを判断する（ステップＳ６０３）。

ステップＳ６０３において、画像形成装置が「省エネモード」に切り替えられたと判断された場合（ステップＳ６０３：Ｙｅｓ）、スイッチ制御部１４Ａが、スイッチ１６Ｂへ制御信号ＣＮＴ１を出力することにより、スイッチ１６ＢをＯＦＦ状態に切り替える（ステップＳ６０４）。その後、ＩＣ１４は、図６に示す一連の処理を終了する。

一方、ステップＳ６０３において、画像形成装置が「省エネモード」に切り替えられていないと判断された場合（ステップＳ６０３：Ｎｏ）、測定部１４Ｂが、プルダウン抵抗１６Ａ両端の電位差Ｖｏｕｔを測定する（ステップＳ６０５）。

そして、判定部１４Ｃが、ステップＳ６０５で測定された電位差Ｖｏｕｔに基づいて、メモリ基板２０の接続状態を判定する（ステップＳ６０６）。ここでは、判定部１４Ｃが、メモリ基板２０の接続状態として、「正常」、「不完全」、または「未接続」のいずれかを判定する。

さらに、ＩＣ１４は、ステップＳ６０６による判定結果が「正常」であるか否かを判断する（ステップＳ６０７）。

ステップＳ６０７において、ステップＳ６０６による判定結果が「正常」であると判断された場合（ステップＳ６０７：Ｙｅｓ）、ＩＣ１４は、ステップＳ６０３へ処理を戻す。

一方、ステップＳ６０７において、ステップＳ６０６による判定結果が「正常」ではないと判断された場合（ステップＳ６０７：Ｎｏ）、判定部１４Ｃが、ステップＳ６０５で測定された電位差Ｖｏｕｔに基づいて、複数のメモリ基板２０のうち、接続状態が「正常」でないメモリ基板２０を判定する（ステップＳ６０８）。

さらに、通知部１４Ｄが、所定の通知方法（例えば、警告表示、警告音等）により、ユーザに対して警告を通知する（ステップＳ６０８）。このとき、通知部１４Ｄは、ステップＳ６０８で判定された、接続状態が「正常」でないメモリ基板２０をユーザに通知してもよい。

その後、ＩＣ１４は、図６に示す一連の処理を終了する。

（効果）
以上説明したように、一実施形態に係る検出機構１０は、制御用基板１２に設けられ、メモリ基板２０が接続されるコネクタ１２Ａと、コネクタ１２Ａに接続されたプルダウン抵抗１６Ａと、プルダウン抵抗１６Ａの両端の電位差Ｖｏｕｔを測定する測定部１４Ｂと、測定部１４Ｂによって測定された電位差Ｖｏｕｔに基づいて、コネクタ１２Ａに対するメモリ基板２０の接続状態を判定する判定部１４Ｃと、プルダウン抵抗１６Ａに接続され、プルダウン抵抗１６Ａを流れる電流を遮断可能なスイッチ１６Ｂと、スイッチ１６Ｂを制御するスイッチ制御部１４Ａとを備える。

これにより、一実施形態に係る検出機構１０は、比較的簡素な構成でコネクタ１２Ａに対するメモリ基板２０の接続状態を判定することができるうえ、電位差Ｖｏｕｔの測定が不要なときには、スイッチ１６Ｂを制御してプルダウン抵抗１６Ａを流れる電流を遮断することができる。したがって、一実施形態に係る検出機構１０によれば、制御用基板１２に接続されるメモリ基板２０の接続状態の検知と、低消費電力化とを両立可能に実現することができる。

また、一実施形態に係る検出機構１０は、複数のメモリ基板２０が接続される複数のコネクタ１２Ａと、複数のコネクタ１２Ａの各々に接続されたプルダウン抵抗１６Ａとを備え、判定部１４Ｃは、測定部１４Ｂによって測定された電位差Ｖｏｕｔに基づいて、複数のコネクタ１２Ａに対する複数のメモリ基板２０の接続状態を判定する。

これにより、一実施形態に係る検出機構１０は、比較的簡素な構成で複数のコネクタ１２Ａに対する複数のメモリ基板２０の接続状態を判定することができるうえ、電位差Ｖｏｕｔの測定が不要なときには、スイッチ１６Ｂを制御してプルダウン抵抗１６Ａを流れる電流を遮断することができる。したがって、一実施形態に係る検出機構１０によれば、制御用基板１２に接続される複数のメモリ基板２０の接続状態の検知と、低消費電力化とを両立可能に実現することができる。

また、一実施形態に係る検出機構１０において、複数のメモリ基板２０は、当該複数のメモリ基板２０の間で互いに異なる抵抗値を有し、判定部１４Ｃは、測定部１４Ｂによって測定された電位差Ｖｏｕｔに基づいて、コネクタ１２Ａに対する複数のメモリ基板２０の接続状態を個別に判定する。

これにより、一実施形態に係る検出機構１０は、比較的簡素な構成で複数のコネクタ１２Ａに対する複数のメモリ基板２０の接続状態を個別に判定することができる。

また、一実施形態に係る検出機構１０は、判定部１４Ｃによる判定結果が正常ではない場合、ユーザに警告を通知する通知部１４Ｄを備える。

これにより、一実施形態に係る検出機構１０は、ユーザに警告を通知することにより、メモリ基板２０を正常に接続するように、ユーザに促すことができる。

また、一実施形態に係る検出機構１０において、スイッチ１６Ｂは、トランジスタである。

これにより、一実施形態に係る検出機構１０は、スイッチ１６Ｂを簡素且つ安価なスイッチ構成とすることができる。

また、一実施形態に係る検出機構１０において、スイッチ１６Ｂは、ＦＥＴである。

これにより、一実施形態に係る検出機構１０は、スイッチ１６Ｂを簡素なスイッチ構成とすることができ、且つ、スイッチ１６Ｂの電力消費量を抑制することができる。

以上、本発明の好ましい実施形態について詳述したが、本発明はこれらの実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形又は変更が可能である。

１０検出機構
１２制御用基板（基板）
１２Ａ，１２Ａ１～１２Ａｎコネクタ
１４ＩＣ
１４Ａスイッチ制御部
１４Ｂ測定部
１４Ｃ判定部
１４Ｄ通知部
１６，１６－２監視回路
１６Ａプルダウン抵抗（測定用抵抗）
１６Ｂスイッチ
１６Ｃ測定点
２０－１～２０－ｎメモリ基板（外部基板）
２０Ａコネクタ（外部コネクタ）
ＣＮＴ１制御信号
ＧＮＤグラウンド
Ｖｏｕｔ電位差

特開平１１－２８３４５６号公報

Claims

省エネモードを有し、且つ検出機構を備えた画像形成装置であって、
前記検出機構は、
基板に設けられ、外部基板が接続されるコネクタと、
前記コネクタに接続された測定用抵抗と、
前記測定用抵抗の両端の電位差を測定する測定部と、
前記測定部によって測定された前記電位差に基づいて、前記コネクタに対する前記外部基板の接続状態を判定する判定部と、
前記測定用抵抗に接続され、前記測定用抵抗を流れる電流を遮断可能なスイッチと、
前記スイッチを制御するスイッチ制御部と
を備え、
前記スイッチ制御部は、前記画像形成装置が前記省エネモードに切り替えられたときに、前記スイッチをＯＦＦ状態とし、
前記測定部は、前記画像形成装置が前記省エネモードに切り替えられていないときに、前記測定用抵抗の両端の電位差を測定し、
前記判定部は、前記コネクタに対する前記外部基板の接続状態として、「正常」、「不完全」、および「未接続」のいずれかに判定する
ことを特徴とする画像形成装置。
前記検出機構は、
複数の前記外部基板が接続される複数のコネクタと、
前記複数のコネクタの各々に接続された前記測定用抵抗と
を備え、
前記判定部は、
前記測定部によって測定された前記電位差に基づいて、前記複数のコネクタに対する前記複数の外部基板の接続状態を判定する
ことを特徴とする請求項１に記載の画像形成装置。
前記複数の外部基板は、当該複数の外部基板の間で互いに異なる抵抗値を有し、
前記判定部は、
前記測定部によって測定された前記電位差に基づいて、前記複数のコネクタに対する前記複数の外部基板の接続状態を個別に判定する
ことを特徴とする請求項２に記載の画像形成装置。
前記検出機構は、
前記判定部による判定結果が正常ではない場合、ユーザに警告を通知する通知部を備える
ことを特徴とする請求項１から３のいずれか一項に記載の画像形成装置。
前記スイッチは、トランジスタである
ことを特徴とする請求項１から４のいずれか一項に記載の画像形成装置。
前記スイッチは、ＦＥＴである
ことを特徴とする請求項１から４のいずれか一項に記載の画像形成装置。