JP7722228B2 - Control device for bidirectional isolated DC-DC converter - Google Patents
Control device for bidirectional isolated DC-DC converterInfo
- Publication number
- JP7722228B2 JP7722228B2 JP2022039786A JP2022039786A JP7722228B2 JP 7722228 B2 JP7722228 B2 JP 7722228B2 JP 2022039786 A JP2022039786 A JP 2022039786A JP 2022039786 A JP2022039786 A JP 2022039786A JP 7722228 B2 JP7722228 B2 JP 7722228B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- inverter
- command value
- axis component
- calculation unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
本発明は、入出力を絶縁しながら、双方向に電力伝送を行うDual Active Bridge(以下、DABと称する)コンバータにおいて、デッドタイムによる電流応答の低下を抑制する制御技術に関する。 The present invention relates to a control technology that suppresses the degradation of current response due to dead time in a Dual Active Bridge (DAB) converter, which transmits power bidirectionally while isolating the input and output.
双方向絶縁形DC-DCコンバータ方式において、2台のインバータ出力電圧の位相差を制御することで出力電流もしくは入力電流の制御を実現しているが、入出力の直流電圧が変化すると電力変換効率が低下する問題がある。そこで、非特許文献1や特許文献1のように各インバータ出力電圧のパルス幅を制御することで高効率化する手法がある。 In bidirectional isolated DC-DC converters, output or input current is controlled by controlling the phase difference between the output voltages of the two inverters, but there is a problem in that power conversion efficiency decreases when the input and output DC voltages change. Therefore, there are methods for improving efficiency by controlling the pulse width of each inverter's output voltage, as described in Non-Patent Document 1 and Patent Document 1.
しかし、デッドタイムによってパルス幅、位相差指令値に対して実測値に誤差が発生するため、電流指令値に追従できず応答が低下する課題がある。その問題を解決するために非特許文献3の手法があるが、モード毎に計算が必要であり、非常に複雑になる。 However, dead time causes errors in the actual measured values relative to the pulse width and phase difference command values, which can lead to an issue of being unable to follow the current command value and resulting in a decrease in response. Non-patent document 3 proposes a method to solve this problem, but it requires calculations for each mode, making it extremely complicated.
図1に本発明の制御法を適用するDABコンバータの構成図を示す。出力側にリアクトルを接続した構成を示す図1(a)において、1は半導体スイッチング素子S1,S2,S3,S4をブリッジ接続した1次側単相インバータであり、2は半導体スイッチング素子S5,S6,S7,S8をブリッジ接続した2次側単相インバータである。 Figure 1 shows the configuration of a DAB converter to which the control method of the present invention is applied. In Figure 1(a), which shows a configuration with a reactor connected to the output side, reference numeral 1 denotes a primary-side single-phase inverter in which semiconductor switching elements S1, S2, S3, and S4 are bridge-connected, and reference numeral 2 denotes a secondary-side single-phase inverter in which semiconductor switching elements S5, S6, S7, and S8 are bridge-connected.
半導体スイッチング素子S1およびS2の共通接続点は、リアクトルL1、絶縁型変圧器3の1次巻線3aおよびリアクトルL2を介して半導体スイッチング素子S3およびS4の共通接続点に接続されている。 The common connection point of semiconductor switching elements S1 and S2 is connected to the common connection point of semiconductor switching elements S3 and S4 via reactor L1 , primary winding 3a of insulating transformer 3, and reactor L2 .
半導体スイッチング素子S5およびS6の共通接続点は、リアクトルL3、絶縁型変圧器3の2次巻線3bおよびリアクトルL4を介して半導体スイッチング素子S7およびS8の共通接続点に接続されている。 The common connection point of semiconductor switching elements S5 and S6 is connected to the common connection point of semiconductor switching elements S7 and S8 via reactor L3 , secondary winding 3b of insulating transformer 3, and reactor L4 .
前記半導体スイッチング素子S1~S8は、例えばIGBTで構成され、後述する制御装置のゲート信号生成部で生成されたゲート信号によりスイッチング制御がなされる。 The semiconductor switching elements S1 to S8 are configured, for example, as IGBTs, and switching is controlled by gate signals generated by a gate signal generation unit of the control device, which will be described later.
1次側単相インバータ1の直流側の、正極端は1次側正極端子P1に、負極端は1次側負極端子N1に各々接続され、正、負極端間には1次側コンデンサCinが接続されている。2次側単相インバータ2の直流側の、正極端はリアクトル4を介して2次側正極端子P2に接続され、負極端は2次側負極端子N2に接続されている。2次側単相インバータ2の直流側の正、負極端間には2次側コンデンサCoutが接続されている。 The positive terminal of the DC side of the primary single-phase inverter 1 is connected to the primary positive terminal P1 , the negative terminal is connected to the primary negative terminal N1 , and a primary capacitor Cin is connected between the positive and negative terminals. The positive terminal of the DC side of the secondary single-phase inverter 2 is connected to the secondary positive terminal P2 via a reactor 4, and the negative terminal is connected to the secondary negative terminal N2 . A secondary capacitor Cout is connected between the positive and negative terminals of the DC side of the secondary single-phase inverter 2.
Vinは入力直流電圧(1次側コンデンサCinの電圧)、Voutは出力直流電圧(2次側コンデンサCoutの電圧)、V1は1次側単相インバータ1の出力電圧、V2は2次側単相インバータ2の出力電圧を各々示している。 Vin indicates the input DC voltage (voltage of the primary side capacitor Cin ), Vout indicates the output DC voltage (voltage of the secondary side capacitor Cout ), V1 indicates the output voltage of the primary side single-phase inverter 1, and V2 indicates the output voltage of the secondary side single-phase inverter 2.
iprは、電流検出器5aにより検出した、リアクトルL2と半導体スイッチング素子S3およびS4の共通接続点との間の電流、iseは、電流検出器5bにより検出した、リアクトルL4と半導体スイッチング素子S7およびS8の共通接続点との間の電流、Iloadは、電流検出器6により検出したリアクトル4と2次側正極端子P2の間の負荷電流を各々示している。 i pr denotes the current between the reactor L2 and the common connection point of the semiconductor switching elements S3 and S4, detected by the current detector 5a; i se denotes the current between the reactor L4 and the common connection point of the semiconductor switching elements S7 and S8, detected by the current detector 5b; and I load denotes the load current between the reactor L4 and the secondary-side positive terminal P2 , detected by the current detector 6.
尚、1次側正極端子P1-1次側負極端子N1間には例えば図示省略の直流電源が接続され、2次側正極端子P2-2次側負極端子N2間には例えば図示省略の負荷が接続される。 A DC power supply (not shown) is connected between the primary positive terminal P 1 and the primary negative terminal N 1 , and a load (not shown) is connected between the secondary positive terminal P 2 and the secondary negative terminal N 2 .
1次側にリアクトルを接続した構成を示す図1(b)では、図1(a)のリアクトル4に代えて、1次側正極端子P1と1次側単相インバータ1の直流側の正極端の間にリアクトル7を接続し、そのリアクトル7に流れる電流を電流検出器6で検出するように構成しており、その他の部分は図1(a)と同様に構成されている。 In FIG. 1(b), which shows a configuration in which a reactor is connected to the primary side, instead of the reactor 4 in FIG. 1(a), a reactor 7 is connected between the primary side positive terminal P1 and the positive terminal on the DC side of the primary side single-phase inverter 1, and the current flowing through the reactor 7 is detected by a current detector 6, with the other parts being configured in the same way as in FIG. 1(a).
図2に、パルス幅制御方式の動作波形を示す。各インバータ1、2の、上アーム側半導体スイッチング素子2つ(1次側を例にするとS1、S3)または下アーム側半導体スイッチング素子2つ(同じく1次側を例にするとS2、S4)を同時にON(図示パルス幅W1,W2)して出力電圧が零となる期間を設定している。図中、θは位相差である。 Figure 2 shows the operating waveforms of the pulse width control method. Two upper arm semiconductor switching elements (S1 and S3 on the primary side, for example) or two lower arm semiconductor switching elements (S2 and S4 on the primary side, for example) of each inverter 1 and 2 are simultaneously turned ON (pulse widths W1 and W2 shown in the figure) to set a period during which the output voltage is zero. In the figure, θ is the phase difference.
このパルス幅制御を用いて1次側と2次側の直流電圧の差が大きい場合でもソフトスイッチング範囲を拡大する手法が検討されている。本実施形態例の制御は、方形波、片側もしくは両側パルス幅制御時に適用できる。 A method is being considered for using this pulse width control to expand the soft switching range even when the difference in DC voltage between the primary and secondary sides is large. The control in this embodiment can be applied to square wave, single-sided, or double-sided pulse width control.
図3にパルス幅制御の一般構成を示す。本構成は次の2つのブロックで構成されている。 Figure 3 shows the general configuration of pulse width control. This configuration consists of the following two blocks:
・パルス幅、位相差計算ブロック11
入力直流電圧値Vin、出力直流電圧値Vout、電力指令値Prefから各パルス幅W1、W2および位相差指令値θを計算するブロックである。パルス幅計算の例として、例えば特許文献1の技術が提案されている。
Pulse width and phase difference calculation block 11
This block calculates the pulse widths W1 , W2 and the phase difference command value θ from the input DC voltage value Vin , the output DC voltage value Vout , and the power command value Pref . An example of pulse width calculation is proposed in Patent Document 1.
・ゲート、デッドタイム生成ブロック12
パルス幅指令値W1、W2および位相差指令値θ、デッドタイム指令値Tdを入力とし、デッドタイムを付加して前記インバータ1、2の各半導体スイッチング素子S1~S8のゲート信号を出力する。ゲート生成器の例としては例えば非特許文献2が提案されている。
Gate and dead time generation block 12
It receives pulse width command values W1 , W2 , a phase difference command value θ, and a dead time command value Td as inputs, adds dead time, and outputs gate signals for the semiconductor switching elements S1 to S8 of the inverters 1 and 2. Non-patent document 2, for example, proposes an example of a gate generator.
尚、入力直流電圧値Vinと出力直流電圧値Voutとの大小関係が逆転する運転モードがあるDABコンバータの場合、後述の「直流電圧が高い側のインバータ出力電圧のパルス幅W1」に基づくゲート信号を入出力のいずれに割り当てるかを判別するために、図3の「ゲート、デッドタイム生成ブロック12」に入力直流電圧値Vin、出力直流電圧値Voutをそれぞれ入力する。 In the case of a DAB converter that has an operating mode in which the magnitude relationship between the input DC voltage value Vin and the output DC voltage value Vout is reversed, the input DC voltage value Vin and the output DC voltage value Vout are input to the "gate and dead time generation block 12 " in Figure 3 in order to determine whether to assign a gate signal based on the "pulse width W1 of the inverter output voltage on the side with the higher DC voltage" described below to the input or output .
図4にパルス幅計算に用いるDABコンバータの基本成分モデルを示す。図4において、各インバータの出力電圧の基本波モデルは、方形波もしくはゼロ電圧を含んだ3レベル電圧の基本波成分の電圧源V1,V2と、高周波トランス(絶縁型変圧器3)の漏れインダクタンスおよび追加インダクタ(リアクトルL1~L4)の合成インダクタンスL(IL,VL)を有している。 The fundamental component model of the DAB converter used for pulse width calculation is shown in Fig. 4. In Fig. 4, the fundamental wave model of the output voltage of each inverter has voltage sources V1 and V2 of the fundamental wave components of a square wave or a three-level voltage including zero voltage, and a combined inductance L (I L , V L ) of the leakage inductance of the high-frequency transformer (insulation transformer 3) and the additional inductors (reactors L 1 to L 4 ).
図5に前記各インバータ1、2の出力電圧のフェザー図を示す。インバータ出力電圧の基本波成分を用いることで、電圧を実軸(d軸)Vd成分、虚軸(q軸Vq)成分に分離している。また、直流電圧が低い側を2次側と定義し、2次側のインバータ出力電圧V2を基準としている。 Figure 5 shows a feather diagram of the output voltages of the inverters 1 and 2. By using the fundamental wave component of the inverter output voltage, the voltage is separated into a real axis (d-axis) Vd component and an imaginary axis (q-axis Vq ) component. The side with the lower DC voltage is defined as the secondary side, and the inverter output voltage V2 on the secondary side is used as the reference.
図6にパルス幅制御ブロックの構築例を示す。図6の構築例では、図6(a)の電圧大小関係導出ブロック(電圧検出比較部)と、図6(b)の位相差、パルス幅指令導出ブロックに分けられる。 Figure 6 shows an example of how a pulse width control block is constructed. The example in Figure 6 is divided into a voltage magnitude relationship derivation block (voltage detection and comparison unit) in Figure 6(a) and a phase difference and pulse width command derivation block in Figure 6(b).
図6(a)において、21は入力直流電圧値Vinを1/Nする割算器(Nは図1の絶縁型変圧器3の1次巻線3aと2次巻線3bの巻き数比)である。 In FIG. 6(a), reference numeral 21 denotes a divider that divides the input DC voltage value Vin by 1/N (N is the ratio of the number of turns of the primary winding 3a and the secondary winding 3b of the insulating transformer 3 in FIG. 1).
割算器21の出力は選択スイッチ22の入力端子22aと、選択スイッチ23の入力端子23bと、電圧比較器24の一方の入力端に各々導かれている。 The output of the divider 21 is connected to the input terminal 22a of the selection switch 22, the input terminal 23b of the selection switch 23, and one input terminal of the voltage comparator 24.
出力直流電圧Voutは、選択スイッチ22の入力端子22bと、選択スイッチ23の入力端子23aと、電圧比較器24の他方の入力端に各々導かれている。 The output DC voltage Vout is led to an input terminal 22b of the selection switch 22, an input terminal 23a of the selection switch 23, and the other input terminal of the voltage comparator 24, respectively.
電圧比較器24は、一方と他方の各入力端に導かれた電圧の大小を比較し、その比較結果に応じて選択スイッチ22,23を各々切り換えるものである。すなわち、NVin>Voutである(入力直流電圧が出力直流電圧よりも高い)ときに選択スイッチ22、23を入力端子22a,23a側に切り換え、NVin≦Voutである(入力直流電圧が出力直流電圧以下である)ときに選択スイッチ22、23を入力端子22b,23b側に切り換える。 The voltage comparator 24 compares the magnitude of the voltages introduced to one and the other input terminals, and switches the selection switches 22 and 23 according to the comparison result. That is, when NVin > Vout (the input DC voltage is higher than the output DC voltage), the selection switches 22 and 23 are switched to the input terminals 22a and 23a, respectively, and when NVin ≦ Vout (the input DC voltage is equal to or lower than the output DC voltage), the selection switches 22 and 23 are switched to the input terminals 22b and 23b, respectively.
これによって、VinがVoutよりも高いとき、選択スイッチ22の出力端子22cに設定された1次側インバータ1の直流電圧Vdc1にはVinが割り振られ、選択スイッチ23の出力端子に設定された2次側インバータ2の直流電圧Vdc2にはVoutが割り振られる。また、VinがVout以下のとき、1次側インバータ1の直流電圧Vdc1にはVoutが割り振られ、2次側インバータ2の直流電圧Vdc2にはVinが割り振られる。 As a result, when Vin is higher than Vout , Vin is allocated to the DC voltage Vdc1 of the primary inverter 1 set at the output terminal 22c of the selection switch 22, and Vout is allocated to the DC voltage Vdc2 of the secondary inverter 2 set at the output terminal of the selection switch 23. Furthermore, when Vin is equal to or lower than Vout , Vout is allocated to the DC voltage Vdc1 of the primary inverter 1, and Vin is allocated to the DC voltage Vdc2 of the secondary inverter 2.
位相差、パルス幅指令導出ブロックを示す図6(b)において、31は、電力指令値Prefと、入力直流電圧Vinもしくは出力直流電圧Voutの商をとって電流指令値(Iload)を計算する割算器である。 In FIG. 6B showing the phase difference and pulse width command derivation block, 31 is a divider that calculates a current command value (I load ) by taking the quotient of the power command value Pref and the input DC voltage Vin or the output DC voltage Vout .
32は、前記計算された電流指令値(Iload)と、後述の(1)式、(2)式、(3)式、(12)式を基に(13)式を演算して、直流電圧が高い側のインバータの出力電圧V1の虚軸成分V1qを求める虚軸成分V1q演算部である。 Reference numeral 32 denotes an imaginary axis component V1q calculation unit that calculates equation (13) based on the calculated current command value ( Iload ) and equations (1), (2), (3), and (12 ) described below, to find the imaginary axis component V1q of the output voltage V1 of the inverter on the side with a higher DC voltage.
33は、例えば0.7~0.95程度の1に近い固定値に設定した、直流電圧が低い側のインバータの出力電圧のパルス幅指令値W2と、図6(a)の電圧大小関係導出ブロック(電圧検出比較部)で割り振られた、直流電圧が低い側のインバータの直流電圧Vdc2とを用いて後述の(15)式を演算し、直流電圧が低い側のインバータの出力電圧V2の実軸成分V2dを求める実軸成分V2d演算部である。 Reference numeral 33 denotes a real axis component V2d calculation unit that calculates equation (15) described below using a pulse width command value W2 of the output voltage of the inverter on the lower DC voltage side, which is set to a fixed value close to 1, for example, approximately 0.7 to 0.95, and the DC voltage Vdc2 of the inverter on the lower DC voltage side, which is assigned in the voltage magnitude relationship derivation block (voltage detection and comparison unit ) in FIG. 6( a), to find a real axis component V2d of the output voltage V2 of the inverter on the lower DC voltage side.
34は、後述の(4)式、(5)式で表される直流電圧が低い側のインバータの基本波力率cosγが1の場合に得られるV1d=V2dに基づいて、前記実軸成分V2d演算部33で求められたV2dを、直流電圧が高い側のインバータの出力電圧V1の実軸成分V1dと決定し、該実軸成分V1dと、前記虚軸成分V1q演算部32で求められた直流電圧が高い側のインバータの出力電圧V1の虚軸成分V1qとを用いて後述の(16)式を演算して、直流電圧が高い側のインバータと直流電圧が低い側のインバータの出力電圧の位相差指令値θを求める位相差指令値θ演算部である。 Reference numeral 34 denotes a phase difference command value θ calculation unit that determines V2d calculated by the real axis component V2d calculation unit 33 as the real axis component V1d of the output voltage V1 of the inverter on the higher DC voltage side based on V1d = V2d obtained when the fundamental wave power factor cos γ of the inverter on the lower DC voltage side, which is expressed by equations (4) and (5) described below, is 1 , and calculates equation ( 16 ) described below using this real axis component V1d and the imaginary axis component V1q of the output voltage V1 of the inverter on the higher DC voltage side calculated by the imaginary axis component V1q calculation unit 32 to calculate a phase difference command value θ between the output voltages of the inverter on the higher DC voltage side and the inverter on the lower DC voltage side.
尚、非特許文献1では、直流電圧が低い側のインバータの基本波力率を1となるように決定している。 In addition, in Non-Patent Document 1, the fundamental power factor of the inverter with the lower DC voltage is determined to be 1.
35は、前記決定した直流電圧が高い側のインバータの出力電圧V1の実軸成分V1dと、前記虚軸成分V1q演算部32で求められた直流電圧が高い側のインバータの出力電圧V1の虚軸成分V1qと、前記図6(a)の電圧大小関係導出ブロック(電圧検出比較部)で割り振られた直流電圧が高い側のインバータの直流電圧Vdc1とを用いて後述する(14)式を演算して、直流電圧が高い側のインバータの出力電圧のパルス幅指令値W1を求めるパルス幅指令値W1演算部である。 Reference numeral 35 denotes a pulse width command value W1 calculation unit that calculates equation (14) described later using the real axis component V1d of the output voltage V1 of the inverter having the higher DC voltage determined above, the imaginary axis component V1q of the output voltage V1 of the inverter having the higher DC voltage calculated by the imaginary axis component V1q calculation unit 32, and the DC voltage Vdc1 of the inverter having the higher DC voltage assigned by the voltage magnitude relationship derivation block (voltage detection and comparison unit) shown in FIG. 6( a) to determine the pulse width command value W1 of the output voltage of the inverter having the higher DC voltage.
次に、図6(b)の位相差、パルス幅指令導出ブロックの動作を説明する。まず、図4および図5のDABコンバータにおける各インバータ出力電圧の基本波成分を考える。図4に示すようにインダクタLで接続された2つの正弦波の電圧源V1、V2は(1)式で表される。 Next, the operation of the phase difference and pulse width command derivation block in Fig. 6(b) will be explained. First, consider the fundamental wave components of the inverter output voltages in the DAB converters in Fig. 4 and Fig. 5. As shown in Fig. 4, two sinusoidal voltage sources V1 and V2 connected by an inductor L are expressed by equation (1).
インダクタLの印加電圧VL、電流ILは(2)式となる。 The applied voltage V L and current IL of the inductor L are given by equation (2).
次に、直流電圧が低い側のインバータの出力電圧V2側の皮相電力S2と力率cosγはそれぞれ(3)式、(4)式で計算できる。 Next, the apparent power S2 and power factor cos γ on the output voltage V2 side of the inverter with the lower DC voltage can be calculated by equations (3) and (4), respectively.
ただし、V1は直流電圧が高い側のインバータの出力電圧、V2は直流電圧が低い側のインバータの出力電圧、V1dはV1の実軸成分、V2dはV2の実軸成分、VLは絶縁型変圧器のインダクタLの印加電圧、ILはインダクタLを流れる電流、S2は直流電圧が低い側のインバータの皮相電力、Iloadは電流指令値(負荷電流)、P2は直流電圧が低い側のインバータの有効電力、Q2は直流電圧が低い側のインバータの無効電力である。 where V1 is the output voltage of the inverter with the higher DC voltage, V2 is the output voltage of the inverter with the lower DC voltage, V1d is the real axis component of V1 , V2d is the real axis component of V2 , VL is the applied voltage to inductor L of the isolation transformer, IL is the current flowing through inductor L, S2 is the apparent power of the inverter with the lower DC voltage, Iload is the current command value (load current), P2 is the active power of the inverter with the lower DC voltage, and Q2 is the reactive power of the inverter with the lower DC voltage.
また、(4)式をV1dについて解くと Furthermore, solving equation (4) for V 1d gives
となる。直流電圧が低い側のインバータを力率1で駆動させる場合、V2d=V1dとなる。これを矩形波に対して適用する。1次側の直流電圧をVDC1、2次側の直流電圧をVDC2、点弧角をα1、α2とすると、各インバータ出力電圧v1、v2は以下の(6)式、(7)式のように表される。 When the inverter with the lower DC voltage is driven at a power factor of 1, V2d = V1d . This applies to square waves. If the primary side DC voltage is VDC1 , the secondary side DC voltage is VDC2 , and the firing angles are α1 and α2 , the inverter output voltages v1 and v2 are expressed by the following equations (6) and (7).
ただし、点弧角α1、α2は0~1の範囲で表される各インバータ出力電圧のパルス幅W1、W2を用いて However, the firing angles α 1 and α 2 are expressed in the range of 0 to 1, and the pulse widths W 1 and W 2 of the inverter output voltages are expressed as follows:
で表記できるものとする。v1をフーリエ級数展開すると、 When v 1 is expanded in a Fourier series,
となる。よって1次側単相インバータ1の出力電圧v1の基本波成分の実効値V11rmsは(11)式となる。 Therefore, the effective value V 11rms of the fundamental wave component of the output voltage v 1 of the primary side single-phase inverter 1 is given by equation (11).
したがって、V2の実軸成分V2dは低圧側の交流端電圧振幅とし、電圧振幅はパルス幅W2を変えることで変更できる。効率の観点における低圧側のパルス幅設計は負荷電流、直流電圧条件ごとに非常に複雑な計算が必要とするため、事前計算等によって決定した固定値とする。次に所望の電流指令値と力率から1次側、2次側のパルス幅および位相差を計算する。まず、負荷電流Iload(電流指令値)は(3)式を用いて(12)式となる。 Therefore, the real axis component V2d of V2 is the AC end voltage amplitude on the low voltage side, and the voltage amplitude can be changed by changing the pulse width W2 . Since designing the low voltage side pulse width from the viewpoint of efficiency requires very complex calculations for each load current and DC voltage condition, a fixed value determined by pre-calculation or the like is used. Next, the primary and secondary side pulse widths and phase differences are calculated from the desired current command value and power factor. First, the load current Iload (current command value) is obtained from equation (3) as equation (12).
これをV1qについて解くと(13)式となる。 Solving this for V 1q gives equation (13).
これを直流電圧が高い側のインバータ出力電圧のパルス幅W1について解くと(14)式、(15)式となる。 When this is solved for the pulse width W1 of the inverter output voltage on the side where the DC voltage is higher, equations (14) and (15) are obtained.
絶縁型変圧器3の巻数比を考慮した上で直流電圧が小さい側のインバータのパルス幅をW2とし本制御系では一定値とする。電圧および負荷条件によって変更することで効率改善ができる。最後に(5)式、(13)式および(15)式から直流電圧が高い側と低い側のインバータの出力電圧の位相差θは次の(16)式で計算できる。 Taking into account the turns ratio of the isolation transformer 3, the pulse width of the inverter on the side with the lower DC voltage is set to W2 , which is a constant value in this control system. Efficiency can be improved by changing this depending on the voltage and load conditions. Finally, from equations (5), (13), and (15), the phase difference θ between the output voltages of the inverters on the high and low DC voltage sides can be calculated using the following equation (16).
図6に示す基本構成では直流電圧が小さい側の基本波力率が1となるように位相差θと直流電圧が高い側のインバータ出力電圧のパルス幅W1を計算することでインダクタ電流(図4のIL)の振幅を最小にする。しかし、基本波力率が1であるとインバータ出力電圧のデッドタイムとインダクタ電流のゼロクロスが近いため、非特許文献3に示すようにデッドタイム誤差が発生し、入力もしくは負荷電流の応答が低下する。 In the basic configuration shown in Fig. 6, the amplitude of the inductor current (IL in Fig. 4) is minimized by calculating the phase difference θ and the pulse width W1 of the inverter output voltage on the side with a higher DC voltage so that the fundamental wave power factor on the side with a lower DC voltage is 1. However, when the fundamental wave power factor is 1, the dead time of the inverter output voltage and the zero crossing of the inductor current are close to each other, so a dead time error occurs as shown in Non-Patent Document 3, and the response of the input or load current deteriorates.
本発明は上記課題を解決するものであり、その目的は、デッドタイムによるパルス幅、位相差指令値に対する誤差を低減し、電流応答を改善することができる双方向絶縁型DC-DCコンバータの制御装置を提供することにある。 The present invention aims to solve the above problems by providing a control device for a bidirectional isolated DC-DC converter that can reduce errors in pulse width and phase difference command values due to dead time and improve current response.
上記課題を解決するための請求項1に記載の双方向絶縁型DC-DCコンバータの制御装置は、
絶縁型変圧器の1次巻線に交流側が接続された1次側単相インバータと、前記絶縁型変圧器の2次巻線に交流側が接続された2次側単相インバータと、を備えた双方向絶縁型DC-DCコンバータの制御装置において、
前記制御装置は、
前記1次側単相インバータおよび2次側単相インバータのうち、直流電圧が高い側のインバータの出力電圧V1の、虚軸成分V1qと実軸成分V1dから、直流電圧が高い側のインバータと直流電圧が低い側のインバータの出力電圧の位相差指令値θを求める位相差指令値θ演算部と、
前記直流電圧が高い側のインバータの直流電圧Vdc1と、直流電圧が高い側のインバータの出力電圧V1の、虚軸成分V1qと、実軸成分V1dとから、直流電圧が高い側のインバータの出力電圧のパルス幅指令値W1を求めるパルス幅指令値W1演算部と、
インバータのスイッチング周波数とデッドタイムの積から求めたデッドタイム誤差を、前記パルス幅指令値W1演算部で求められたパルス幅指令値W1に加算して、直流電圧が高い側のインバータの出力電圧のパルス幅指令値W1を補償するパルス幅指令値補償部と、を備え、
前記位相差指令値θ演算部により求められた位相差指令値θ、前記パルス幅指令値補償部によって補償された直流電圧が高い側のインバータの出力電圧のパルス幅指令値W1、設定した、直流電圧が低い側のインバータの出力電圧のパルス幅指令値W2およびデッドタイム指令値Tdを用いて生成したゲート信号によって、1次側単相インバータおよび2次側単相インバータの各半導体スイッチング素子を制御することを特徴としている。
In order to solve the above problem, a control device for a bidirectional isolated DC-DC converter according to claim 1 comprises:
A control device for a bidirectional isolated DC-DC converter including a primary-side single-phase inverter having an AC side connected to a primary winding of an isolated transformer, and a secondary-side single-phase inverter having an AC side connected to a secondary winding of the isolated transformer,
The control device
a phase difference command value θ calculation unit that calculates a phase difference command value θ between the output voltages of the inverter having a higher DC voltage and the inverter having a lower DC voltage from an imaginary axis component V1q and a real axis component V1d of the output voltage V1 of the inverter having a higher DC voltage, out of the primary side single-phase inverter and the secondary side single-phase inverter;
a pulse width command value W1 calculation unit that calculates a pulse width command value W1 of the output voltage of the inverter having the higher DC voltage, based on the DC voltage Vdc1 of the inverter having the higher DC voltage and an imaginary axis component V1q and a real axis component V1d of the output voltage V1 of the inverter having the higher DC voltage;
a pulse width command value compensating unit that adds a dead time error calculated from the product of the switching frequency and the dead time of the inverter to the pulse width command value W1 calculated by the pulse width command value W1 calculation unit, thereby compensating for the pulse width command value W1 of the output voltage of the inverter having a higher DC voltage;
The semiconductor switching elements of the primary-side single-phase inverter and the secondary-side single-phase inverter are controlled by gate signals generated using the phase difference command value θ calculated by the phase difference command value θ calculation unit, the pulse width command value W1 of the output voltage of the inverter with the higher DC voltage compensated by the pulse width command value compensation unit, the set pulse width command value W2 of the output voltage of the inverter with the lower DC voltage, and the dead time command value Td .
請求項2に記載の双方向絶縁型DC-DCコンバータの制御装置は、請求項1において、
前記1次側単相インバータおよび2次側単相インバータのうち、直流電圧が高い側のインバータの直流電圧をVdc1、直流電圧が低い側のインバータの直流電圧をVdc2と定義し、双方向絶縁型DC-DCコンバータの入力直流電圧値VinとVoutを比較し、VinがVoutよりも高いときVinをVdc1に、V0utをVdc2に各々割り振り、VinがVout以下であるときVinをVdc2に、V0utをVdc1に各々割り振る電圧検出比較部と、
前記1次側単相インバータ、2次側単相インバータの出力電圧の基本波成分を実軸(d軸)成分、虚軸(q軸)成分に各々分離して取り扱い、電力指令値Prefと入力直流電圧値又は出力直流電圧値との商から得た電流指令値と、(1)式、(2)式、(3)式、(12)式を基に(13)式を演算して、直流電圧が高い側のインバータの出力電圧V1の虚軸成分V1qを求める虚軸成分V1q演算部と、
The control device for a bidirectional isolated DC-DC converter according to claim 2 is the control device for a bidirectional isolated DC-DC converter according to claim 1,
a voltage detection and comparison unit that defines the DC voltage of one of the primary-side single-phase inverter and the secondary-side single-phase inverter having a higher DC voltage as Vdc1 and the DC voltage of the other of the inverter having a lower DC voltage as Vdc2 , compares input DC voltage values Vin and Vout of the bidirectional isolated DC-DC converter, and allocates Vin to Vdc1 and Vout to Vdc2 when Vin is higher than Vout , and allocates Vin to Vdc2 and Vout to Vdc1 when Vin is equal to or lower than Vout;
an imaginary axis component V1q calculation unit that separates and handles the fundamental wave components of the output voltages of the primary-side single-phase inverter and the secondary-side single-phase inverter into a real axis (d-axis) component and an imaginary axis (q-axis) component, and calculates equation (13) based on equations (1), (2), (3), and (12) and a current command value obtained from the quotient of the power command value Pref and the input DC voltage value or the output DC voltage value, to determine an imaginary axis component V1q of the output voltage V1 of the inverter on the side with a higher DC voltage ;
(V1は直流電圧が高い側のインバータの出力電圧、V2は直流電圧が低い側のインバータの出力電圧、V1dはV1の実軸成分、V2dはV2の実軸成分、VLは絶縁型変圧器のインダクタLの印加電圧、ILはインダクタLを流れる電流、S2は直流電圧が低い側のインバータの皮相電力、Iloadは電流指令値(負荷電流)、P2は直流電圧が低い側のインバータの有効電力、Q2は直流電圧が低い側のインバータの無効電力)
設定した、直流電圧が低い側のインバータの出力電圧のパルス幅指令値W2と、前記電圧検出比較部で割り振られた、直流電圧が低い側のインバータの直流電圧Vdc2とを用いて(15)式を演算し、直流電圧が低い側のインバータの出力電圧V2の実軸成分V2dを求める実軸成分V2d演算部と、を備え、
( V1 is the output voltage of the inverter with the higher DC voltage, V2 is the output voltage of the inverter with the lower DC voltage, V1d is the real axis component of V1 , V2d is the real axis component of V2 , VL is the applied voltage to inductor L of the isolation transformer, IL is the current flowing through inductor L, S2 is the apparent power of the inverter with the lower DC voltage, Iload is the current command value (load current), P2 is the active power of the inverter with the lower DC voltage, and Q2 is the reactive power of the inverter with the lower DC voltage.)
a real axis component V2d calculation unit that calculates equation (15) using the set pulse width command value W2 of the output voltage of the inverter having the lower DC voltage and the DC voltage Vdc2 of the inverter having the lower DC voltage allocated by the voltage detection comparison unit, to determine a real axis component V2d of the output voltage V2 of the inverter having the lower DC voltage;
前記位相差指令値θ演算部は、(4)式、(5)式で表される直流電圧が低い側のインバータの基本波力率cosγが1の場合に得られるV1d=V2dに基づいて、前記実軸成分V2d演算部で求められたV2dを、直流電圧が高い側のインバータの出力電圧V1の実軸成分V1dと決定し、該実軸成分V1dと、前記虚軸成分V1q演算部で求められた直流電圧が高い側のインバータの出力電圧V1の虚軸成分V1qとを用いて(16)式を演算して、直流電圧が高い側のインバータと直流電圧が低い側のインバータの出力電圧の位相差指令値θを求め、 The phase difference command value θ calculation unit determines V2d calculated by the real axis component V2d calculation unit as the real axis component V1d of the output voltage V1 of the inverter on the higher DC voltage side based on V1d = V2d obtained when the fundamental wave power factor cos γ of the inverter on the lower DC voltage side, which is expressed by equations (4) and (5), is 1 , and calculates equation ( 16 ) using the real axis component V1d and the imaginary axis component V1q of the output voltage V1 of the inverter on the higher DC voltage side calculated by the imaginary axis component V1q calculation unit to calculate a phase difference command value θ between the output voltages of the inverter on the higher DC voltage side and the inverter on the lower DC voltage side;
前記パルス幅指令値W1演算部は、前記直流電圧が高い側のインバータの出力電圧V1の実軸成分V1dと、前記虚軸成分V1q演算部で求められた直流電圧が高い側のインバータの出力電圧V1の虚軸成分V1qと、前記電圧検出比較部で割り振られた直流電圧が高い側のインバータの直流電圧Vdc1とを用いて(14)式を演算して、直流電圧が高い側のインバータの出力電圧のパルス幅指令値W1を求めることを特徴とする。 The pulse width command value W1 calculation unit calculates equation (14) using the real axis component V1d of the output voltage V1 of the inverter having the higher DC voltage, the imaginary axis component V1q of the output voltage V1 of the inverter having the higher DC voltage calculated by the imaginary axis component V1q calculation unit, and the DC voltage Vdc1 of the inverter having the higher DC voltage allocated by the voltage detection comparison unit, to calculate the pulse width command value W1 of the output voltage of the inverter having the higher DC voltage.
請求項3に記載の双方向絶縁型DC-DCコンバータの制御装置は、
絶縁型変圧器の1次巻線に交流側が接続された1次側単相インバータと、前記絶縁型変圧器の2次巻線に交流側が接続された2次側単相インバータと、を備えた双方向絶縁型DC-DCコンバータの制御装置において、
前記制御装置は、
前記1次側単相インバータおよび2次側単相インバータのうち、直流電圧が高い側のインバータの出力電圧V1の虚軸成分V1qと、直流電圧が低い側のインバータの出力電圧のV2の実軸成分V2dと、1以下に設定した、直流電圧が低い側のインバータの基本波力率cosγとから、直流電圧が高い側のインバータの出力電圧V1の実軸成分V1dを求める実軸成分V1d演算部と、
直流電圧が高い側のインバータの出力電圧V1の虚軸成分V1qと前記実軸成分V1d演算部で求められた実軸成分V1dとから、直流電圧が高い側のインバータと直流電圧が低い側のインバータの出力電圧の位相差指令値θを求める位相差指令値θ演算部と、
前記実軸成分V1d演算部で求められた実軸成分V1dと、直流電圧が高い側のインバータの出力電圧V1の虚軸成分V1qと、直流電圧が高い側のインバータの直流電圧Vdc1とから、直流電圧が高い側のインバータの出力電圧のパルス幅指令値W1を求めるパルス幅指令値W1演算部とを備え、
前記位相差指令値θ演算部により求められた位相差指令値θ、前記パルス幅指令値W1演算部により求められた直流電圧が高い側のインバータの出力電圧のパルス幅指令値W1、設定した、直流電圧が低い側のインバータの出力電圧のパルス幅指令値W2およびデッドタイム指令値Tdを用いて生成したゲート信号によって、1次側単相インバータおよび2次側単相インバータの各半導体スイッチング素子を制御することを特徴としている。
The control device for a bidirectional isolated DC-DC converter according to claim 3 comprises:
A control device for a bidirectional isolated DC-DC converter including a primary-side single-phase inverter having an AC side connected to a primary winding of an isolated transformer, and a secondary-side single-phase inverter having an AC side connected to a secondary winding of the isolated transformer,
The control device
a real axis component V1d calculation unit that calculates a real axis component V1d of the output voltage V1 of the inverter with a higher DC voltage from an imaginary axis component V1q of the output voltage V1 of the inverter with a higher DC voltage out of the primary side single-phase inverter and the secondary side single-phase inverter, a real axis component V2d of the output voltage V2 of the inverter with a lower DC voltage, and a fundamental wave power factor cos γ of the inverter with the lower DC voltage set to 1 or less ;
a phase difference command value θ calculation unit that calculates a phase difference command value θ between the output voltages of the inverter on the higher DC voltage side and the inverter on the lower DC voltage side, based on the imaginary axis component V1q of the output voltage V1 of the inverter on the higher DC voltage side and the real axis component V1d calculated by the real axis component V1d calculation unit;
a pulse width command value W1 calculation unit that calculates a pulse width command value W1 of the output voltage of the inverter having the higher DC voltage, from the real axis component V1d calculated by the real axis component V1d calculation unit, an imaginary axis component V1q of the output voltage V1 of the inverter having the higher DC voltage, and a DC voltage Vdc1 of the inverter having the higher DC voltage,
The semiconductor switching elements of the primary-side single-phase inverter and the secondary-side single-phase inverter are controlled by gate signals generated using the phase difference command value θ calculated by the phase difference command value θ calculation unit, the pulse width command value W1 of the output voltage of the inverter on the side with the higher DC voltage calculated by the pulse width command value W1 calculation unit, the set pulse width command value W2 of the output voltage of the inverter on the side with the lower DC voltage, and the dead time command value Td .
請求項4に記載の双方向絶縁型DC-DCコンバータの制御装置は、請求項3において、
前記1次側単相インバータおよび2次側単相インバータのうち、直流電圧が高い側のインバータの直流電圧をVdc1、直流電圧が低い側のインバータの直流電圧をVdc2と定義し、双方向絶縁型DC-DCコンバータの入力直流電圧値VinとVoutを比較し、VinがVoutよりも高いときVinをVdc1に、V0utをVdc2に各々割り振り、VinがVout以下であるときVinをVdc2に、V0utをVdc1に各々割り振る電圧検出比較部と、
前記1次側単相インバータ、2次側単相インバータの出力電圧の基本波成分を実軸(d軸)成分、虚軸(q軸)成分に各々分離して取り扱い、電力指令値Prefと入力直流電圧値又は出力直流電圧値との商から得た電流指令値と、(1)式、(2)式、(3)式、(12)式を基に(13)式を演算して、直流電圧が高い側のインバータの出力電圧V1の虚軸成分V1qを求める虚軸成分V1q演算部と、
The control device for a bidirectional isolated DC-DC converter according to claim 4 is the control device for a bidirectional isolated DC-DC converter according to claim 3,
a voltage detection and comparison unit that defines the DC voltage of one of the primary-side single-phase inverter and the secondary-side single-phase inverter having a higher DC voltage as Vdc1 and the DC voltage of the other of the inverter having a lower DC voltage as Vdc2 , compares input DC voltage values Vin and Vout of the bidirectional isolated DC-DC converter, and allocates Vin to Vdc1 and Vout to Vdc2 when Vin is higher than Vout , and allocates Vin to Vdc2 and Vout to Vdc1 when Vin is equal to or lower than Vout;
an imaginary axis component V1q calculation unit that separates and handles the fundamental wave components of the output voltages of the primary-side single-phase inverter and the secondary-side single-phase inverter into a real axis (d-axis) component and an imaginary axis (q-axis) component, and calculates equation (13) based on equations (1), (2), (3), and (12) and a current command value obtained from the quotient of the power command value Pref and the input DC voltage value or the output DC voltage value, to determine an imaginary axis component V1q of the output voltage V1 of the inverter on the side with a higher DC voltage ;
(V1は直流電圧が高い側のインバータの出力電圧、V2は直流電圧が低い側のインバータの出力電圧、V1dはV1の実軸成分、V2dはV2の実軸成分、VLは絶縁型変圧器のインダクタLの印加電圧、ILはインダクタLを流れる電流、S2は直流電圧が低い側のインバータの皮相電力、Iloadは電流指令値(負荷電流)、P2は直流電圧が低い側のインバータの有効電力、Q2は直流電圧が低い側のインバータの無効電力)
設定した、直流電圧が低い側のインバータの出力電圧のパルス幅指令値W2と、前記電圧検出比較部で割り振られた、直流電圧が低い側のインバータの直流電圧Vdc2とを用いて(15)式を演算し、直流電圧が低い側のインバータの出力電圧V2の実軸成分V2dを求める実軸成分V2d演算部と、を備え、
( V1 is the output voltage of the inverter with the higher DC voltage, V2 is the output voltage of the inverter with the lower DC voltage, V1d is the real axis component of V1 , V2d is the real axis component of V2 , VL is the applied voltage to inductor L of the isolation transformer, IL is the current flowing through inductor L, S2 is the apparent power of the inverter with the lower DC voltage, Iload is the current command value (load current), P2 is the active power of the inverter with the lower DC voltage, and Q2 is the reactive power of the inverter with the lower DC voltage.)
a real axis component V2d calculation unit that calculates equation (15) using the set pulse width command value W2 of the output voltage of the inverter having the lower DC voltage and the DC voltage Vdc2 of the inverter having the lower DC voltage allocated by the voltage detection comparison unit, to determine a real axis component V2d of the output voltage V2 of the inverter having the lower DC voltage;
前記実軸成分V1d演算部は、前記虚軸成分V1q演算部で求められた、直流電圧が高い側のインバータの出力電圧V1の虚軸成分V1qと、前記実軸成分V2d演算部で求められた、直流電圧が低い側のインバータの出力電圧V2の実軸成分V2dと、1以下に設定した、直流電圧が低い側のインバータの基本波力率cosγとを用いて、(3)式、(4)式を基に(5)式を演算して、直流電圧が高い側のインバータの出力電圧V1の実軸成分V1dを求め、 The real axis component V1d calculation unit calculates equation ( 5) based on equations (3) and (4) using the imaginary axis component V1q of the output voltage V1 of the inverter on the higher DC voltage side calculated by the imaginary axis component V1q calculation unit, the real axis component V2d of the output voltage V2 of the inverter on the lower DC voltage side calculated by the real axis component V2d calculation unit, and the fundamental wave power factor cos γ of the inverter on the lower DC voltage side set to 1 or less, to calculate the real axis component V1d of the output voltage V1 of the inverter on the higher DC voltage side;
前記位相差指令値θ演算部は、前記虚軸成分V1q演算部によって求められた、直流電圧が高い側のインバータの出力電圧V1の虚軸成分V1qと、前記実軸成分V1d演算部によって求められた、直流電圧が高い側のインバータの出力電圧V1の実軸成分V1dとを用いて、(3)式、(4)式、(5)式、(13)式、(15)式、(16)式を演算して、直流電圧が高い側のインバータと直流電圧が低い側のインバータの出力電圧の位相差指令値θを求め、 the phase difference command value θ calculation unit calculates equations (3), (4), (5), (13), (15), and (16) using the imaginary axis component V1q of the output voltage V1 of the inverter having the higher DC voltage calculated by the imaginary axis component V1q calculation unit and the real axis component V1d of the output voltage V1 of the inverter having the higher DC voltage calculated by the real axis component V1d calculation unit to calculate a phase difference command value θ between the output voltages of the inverter having the higher DC voltage and the inverter having the lower DC voltage;
前記パルス幅指令値W1演算部は、前記実軸成分V1d演算部によって求められた直流電圧が高い側のインバータの出力電圧V1の実軸成分V1dと、前記虚軸成分V1q演算部で求められた直流電圧が高い側のインバータの出力電圧V1の虚軸成分V1qと、前記電圧検出比較部で割り振られた直流電圧が高い側のインバータの直流電圧Vdc1とを用いて(14)式を演算して、直流電圧が高い側のインバータの出力電圧のパルス幅指令値W1を求めることを特徴とする。 The pulse width command value W1 calculation unit calculates equation (14) using the real axis component V1d of the output voltage V1 of the inverter having the higher DC voltage calculated by the real axis component V1d calculation unit, the imaginary axis component V1q of the output voltage V1 of the inverter having the higher DC voltage calculated by the imaginary axis component V1q calculation unit, and the DC voltage Vdc1 of the inverter having the higher DC voltage allocated by the voltage detection comparison unit, to calculate the pulse width command value W1 of the output voltage of the inverter having the higher DC voltage.
(1)請求項1~4に記載の発明によれば、デッドタイム誤差を低減でき、電流応答が改善されるため、制御の安定性が向上する。
(2)請求項1、2に記載の発明によれば、直流電圧が高い側のインバータの出力電圧のパルス幅指令値に、デッドタイム誤差分を加算するだけでパルス幅指令値W1を補償することができるため、低コストで実装できる。
(3)請求項3、4に記載の発明によれば、動作条件ごとに力率を制御できるため、デッドタイム誤差が発生しない条件では基本波力率1で駆動することができ、効率改善とデッドタイム誤差低減を両立できる。
(1) According to the inventions described in claims 1 to 4, the dead time error can be reduced and the current response is improved, thereby improving the stability of control.
(2) According to the inventions described in claims 1 and 2, the pulse width command value W1 can be compensated for simply by adding the dead time error to the pulse width command value of the output voltage of the inverter on the side with the higher DC voltage, thereby enabling implementation at low cost.
(3) According to the inventions described in claims 3 and 4, the power factor can be controlled for each operating condition. Therefore, under conditions where no dead time error occurs, the inverter can be driven with a fundamental power factor of 1, thereby achieving both improved efficiency and reduced dead time error.
以下、図面を参照しながら本発明の実施の形態を説明するが、本発明は下記の実施形態例に限定されるものではない。 Embodiments of the present invention will be described below with reference to the drawings, but the present invention is not limited to the following embodiments.
図7は実施例1における制御ブロックを示している。図7において図6(b)と異なる点は、インバータのスイッチング周波数とデッドタイムの積から求めたデッドタイム誤差を、前記パルス幅指令値W1演算部35で求められたパルス幅指令値W1に加算して、直流電圧が高い側のインバータの出力電圧のパルス幅指令値W1を補償するパルス幅指令値補償部40を備えたことにあり、その他の部分は図6(b)と同様に構成されている。 Fig. 7 shows a control block diagram in the embodiment 1. Fig. 7 differs from Fig. 6(b) in that it includes a pulse width command value compensator 40 that adds a dead time error calculated from the product of the inverter switching frequency and the dead time to the pulse width command value W1 calculated by the pulse width command value W1 calculation unit 35, thereby compensating for the pulse width command value W1 of the output voltage of the inverter having the higher DC voltage; other parts are configured in the same way as Fig. 6(b).
パルス幅指令値補償部40における41は、デッドタイムTdにインバータのスイッチング周波数2fswを乗算してスイッチング周期に対するデッドタイムの割合、すなわちデッドタイム誤差を求める乗算器である。 Reference numeral 41 in the pulse width command value compensator 40 denotes a multiplier that multiplies the dead time Td by the switching frequency 2fsw of the inverter to obtain the ratio of the dead time to the switching period, that is, the dead time error.
42は、パルス幅指令値W1演算部で求められた直流電圧が高い側のインバータの出力電圧のパルス幅W1に、乗算器41の出力であるデッドタイム誤差を加算する加算器である。 An adder 42 adds the dead time error, which is the output of the multiplier 41, to the pulse width W1 of the output voltage of the inverter on the side of the higher DC voltage, which is calculated by the pulse width command value W1 calculation unit.
そして、前記位相差指令値θ演算部34により求められた位相差指令値θ、前記パルス幅指令値補償部40によって補償された直流電圧が高い側のインバータの出力電圧のパルス幅指令値W1、前記設定した、直流電圧が低い側のインバータの出力電圧のパルス幅指令値W2およびデッドタイム指令値Tdを用いて生成したゲート信号によって、1次側単相インバータ1および2次側単相インバータ2の各半導体スイッチング素子を制御するものである。 The semiconductor switching elements of the primary-side single-phase inverter 1 and the secondary-side single-phase inverter 2 are controlled by gate signals generated using the phase difference command value θ calculated by the phase difference command value θ calculation unit 34 , the pulse width command value W1 of the output voltage of the inverter with the higher DC voltage compensated by the pulse width command value compensation unit 40, the pulse width command value W2 of the output voltage of the inverter with the lower DC voltage set as above, and the dead time command value Td .
図7の実施例1の構成では、図6の基本構成に対して直流電圧が高い側のインバータ出力電圧のパルス幅指令値W1にスイッチング周期に対するデッドタイム分を足す機能を追加している。また、直流電圧が低い側のインバータには補償してはいけない。 In the configuration of the first embodiment shown in Fig. 7, a function is added to the basic configuration shown in Fig. 6 to add a dead time for the switching period to the pulse width command value W1 of the inverter output voltage on the side with a higher DC voltage. Also, compensation should not be made for the inverter on the side with a lower DC voltage.
本実施例1により電流振幅は増加してしまうが、直流電圧が高い側のインバータ出力電圧のパルス幅指令値W1を補償することでデッドタイム誤差を低減できる。ただし、出力直流電圧の差が大きく交流電流に大きな3次高調波が重畳し、デッドタイム期間中においても、ある程度の電流が流れるため出力電圧が不定にならずデッドタイム誤差が発生しないため、余剰な無効電流が発生し、磁気部品の導通損、半導体の導通損失が増加するため、DABコンバータの効率が低下する。 Although the current amplitude increases in this first embodiment, the dead time error can be reduced by compensating for the pulse width command value W1 of the inverter output voltage on the side with the higher DC voltage. However, since the difference in output DC voltage is large and a large third harmonic is superimposed on the AC current, and a certain amount of current flows even during the dead time, the output voltage does not become unstable and no dead time error occurs, so excess reactive current is generated, which increases the conduction loss of magnetic components and the conduction loss of semiconductors, thereby reducing the efficiency of the DAB converter.
本実施例1により、従来技術と同様にデッドタイム誤差を低減でき、電流応答が改善できるため、制御の安定性が向上する。 This embodiment 1 reduces dead time errors and improves current response, similar to conventional technology, thereby improving control stability.
さらに従来のパルス幅制御の構成に加えて、直流電圧が高い側のインバータ出力電圧のパルス幅指令値W1にデッドタイム誤差分を足すのみで実現できるため、低コストで実装できる。 Furthermore, in addition to the conventional pulse width control configuration, this can be realized simply by adding the dead time error to the pulse width command value W1 of the inverter output voltage on the side with a higher DC voltage, so it can be implemented at low cost.
実施例2では、後述する(5)式を用いて直流電圧が低い側のインバータ出力電圧の基本波力率を1以下となるように直流電圧が高い側のインバータ出力電圧のパルス幅W1と位相差θを計算することで、インダクタ電流ゼロクロスのタイミングとデッドタイム期間をずらすことでデッドタイム誤差を低減する。 In the second embodiment, the pulse width W1 and phase difference θ of the inverter output voltage on the side where the DC voltage is higher are calculated using equation (5) described later so that the fundamental wave power factor of the inverter output voltage on the side where the DC voltage is lower is 1 or less, thereby shifting the timing of the inductor current zero crossing and the dead time period, thereby reducing the dead time error.
図8は実施例2における各制御系の構成を示し、図6(b)と同一部分は同一符号をもって示している。 Figure 8 shows the configuration of each control system in Example 2, with the same parts as in Figure 6(b) being designated by the same reference numerals.
51は、前記虚軸成分V1q演算部32で求められた、直流電圧が高い側のインバータの出力電圧V1の虚軸成分V1qと、前記実軸成分V2d演算部33で求められた、直流電圧が低い側のインバータの出力電圧V2の実軸成分V2dと、1以下に設定した、直流電圧が低い側のインバータの基本波力率cosγとを用いて、(3)式、(4)式を基に(5)式を演算して、直流電圧が高い側のインバータの出力電圧V1の実軸成分V1dを求める実軸成分V1d演算部である。 Reference numeral 51 denotes a real axis component V1d calculation unit that calculates equation (5) based on equations (3) and (4) using the imaginary axis component V1q of the output voltage V1 of the inverter on the higher DC voltage side calculated by the imaginary axis component V1q calculation unit 32 , the real axis component V2d of the output voltage V2 of the inverter on the lower DC voltage side calculated by the real axis component V2d calculation unit 33 , and the fundamental wave power factor cos γ of the inverter on the lower DC voltage side, which is set to 1 or less .
52は、前記虚軸成分V1q演算部32によって求められた、直流電圧が高い側のインバータの出力電圧V1の虚軸成分V1qと、前記実軸成分V1d演算部51によって求められた、直流電圧が高い側のインバータの出力電圧V1の実軸成分V1dとを用いて、(3)式、(4)式、(5)式、(13)式、(15)式、(16)式を演算して、直流電圧が高い側のインバータと直流電圧が低い側のインバータの出力電圧の位相差指令値θを求める位相差指令値θ演算部である。 Reference numeral 52 denotes a phase difference command value θ calculation unit that calculates equations (3), (4), (5), (13), (15), and ( 16 ) using the imaginary axis component V1q of the output voltage V1 of the inverter on the higher DC voltage side calculated by the imaginary axis component V1q calculation unit 32 and the real axis component V1d of the output voltage V1 of the inverter on the higher DC voltage side calculated by the real axis component V1d calculation unit 51 to calculate a phase difference command value θ between the output voltages of the inverter on the higher DC voltage side and the inverter on the lower DC voltage side.
53は、前記実軸成分V1d演算部51によって求められた直流電圧が高い側のインバータの出力電圧V1の実軸成分V1dと、前記虚軸成分V1q演算部32で求められた直流電圧が高い側のインバータの出力電圧V1の虚軸成分V1qと、前記電圧検出比較部24で割り振られた直流電圧が高い側のインバータの直流電圧Vdc1とを用いて(14)式を演算して、直流電圧が高い側のインバータの出力電圧のパルス幅指令値W1を求めるパルス幅指令値W1演算部である。 Reference numeral 53 denotes a pulse width command value W1 calculation unit that calculates equation (14) using the real axis component V1d of the output voltage V1 of the inverter on the higher DC voltage side calculated by the real axis component V1d calculation unit 51, the imaginary axis component V1q of the output voltage V1 of the inverter on the higher DC voltage side calculated by the imaginary axis component V1q calculation unit 32, and the DC voltage Vdc1 of the inverter on the higher DC voltage side allocated by the voltage detection comparison unit 24 , to calculate a pulse width command value W1 of the output voltage of the inverter on the higher DC voltage side.
そして、前記位相差指令値θ演算部52により求められた位相差指令値θ、前記パルス幅指令値W1演算部53により求められた直流電圧が高い側のインバータの出力電圧のパルス幅指令値W1、前記設定した、直流電圧が低い側のインバータの出力電圧のパルス幅指令値W2およびデッドタイム指令値Tdを用いて生成したゲート信号によって、1次側単相インバータ1および2次側単相インバータ2の各半導体スイッチング素子を制御するものである。 The semiconductor switching elements of the primary side single-phase inverter 1 and the secondary side single-phase inverter 2 are controlled by gate signals generated using the phase difference command value θ calculated by the phase difference command value θ calculation unit 52, the pulse width command value W1 of the output voltage of the inverter with the higher DC voltage calculated by the pulse width command value W1 calculation unit 53, the pulse width command value W2 of the output voltage of the inverter with the lower DC voltage set as above, and the dead time command value Td .
実施例2では動作条件ごとに電圧差が大きくかつ電力指令値Prefが小さいときは力率cosγ=1にして無効電流をほぼ零とし、電圧差減少または電力指令値Pref増加に伴い力率cosγを小さくすることにより、無効電流低減とデッドタイム誤差低減を両立できる。 In the second embodiment, when the voltage difference is large and the power command value Pref is small for each operating condition, the power factor cosγ is set to 1 to make the reactive current almost zero, and as the voltage difference decreases or the power command value Pref increases, the power factor cosγ is made smaller, thereby making it possible to reduce both the reactive current and the dead time error.
本実施例2により、従来技術と同様にデッドタイム誤差を低減でき、電流応答が改善できるため、制御の安定性が向上する。 This second embodiment reduces dead time errors and improves current response, similar to conventional technology, thereby improving control stability.
さらに、動作条件ごとに力率を制御できるため、デッドタイム誤差が発生しない条件では、基本波力率1で駆動でき、効率改善とデッドタイム誤差低減を両立できる。 Furthermore, since the power factor can be controlled for each operating condition, under conditions where no dead time error occurs, it can be operated with a fundamental wave power factor of 1, achieving both improved efficiency and reduced dead time error.
1…1次側単相インバータ
2…2次側単相インバータ
3…絶縁型変圧器
11…パルス幅、位相差計算部ブロック
21、31…割算器
22、23…選択スイッチ
24…電圧比較器
32…虚軸成分V1q演算部
33…実軸成分V2d演算部
34、52…位相差指令値θ演算部
35、53…パルス幅指令値W1演算部
40…パルス幅指令値補償部
51…実軸成分V1d演算部
DESCRIPTION OF SYMBOLS 1... Primary side single-phase inverter 2... Secondary side single-phase inverter 3... Insulation transformer 11... Pulse width, phase difference calculation block 21, 31... Divider 22, 23... Selection switch 24... Voltage comparator 32... Imaginary axis component V1q calculation unit 33... Real axis component V2d calculation unit 34, 52... Phase difference command value θ calculation unit 35, 53... Pulse width command value W1 calculation unit 40... Pulse width command value compensation unit 51... Real axis component V1d calculation unit
Claims (4)
前記制御装置は、
前記1次側単相インバータおよび2次側単相インバータのうち、直流電圧が高い側のインバータの出力電圧V1の、虚軸成分V1qと実軸成分V1dから、直流電圧が高い側のインバータと直流電圧が低い側のインバータの出力電圧の位相差指令値θを求める位相差指令値θ演算部と、
前記直流電圧が高い側のインバータの直流電圧Vdc1と、直流電圧が高い側のインバータの出力電圧V1の、虚軸成分V1qと、実軸成分V1dとから、直流電圧が高い側のインバータの出力電圧のパルス幅指令値W1を求めるパルス幅指令値W1演算部と、
インバータのスイッチング周波数とデッドタイムの積から求めたデッドタイム誤差を、前記パルス幅指令値W1演算部で求められたパルス幅指令値W1に加算して、直流電圧が高い側のインバータの出力電圧のパルス幅指令値W1を補償するパルス幅指令値補償部と、を備え、
前記位相差指令値θ演算部により求められた位相差指令値θ、前記パルス幅指令値補償部によって補償された直流電圧が高い側のインバータの出力電圧のパルス幅指令値W1、設定した、直流電圧が低い側のインバータの出力電圧のパルス幅指令値W2およびデッドタイム指令値Tdを用いて生成したゲート信号によって、1次側単相インバータおよび2次側単相インバータの各半導体スイッチング素子を制御することを特徴とする双方向絶縁型DC-DCコンバータの制御装置。 A control device for a bidirectional isolated DC-DC converter including a primary-side single-phase inverter having an AC side connected to a primary winding of an isolated transformer, and a secondary-side single-phase inverter having an AC side connected to a secondary winding of the isolated transformer,
The control device
a phase difference command value θ calculation unit that calculates a phase difference command value θ between the output voltages of the inverter having a higher DC voltage and the inverter having a lower DC voltage from an imaginary axis component V1q and a real axis component V1d of the output voltage V1 of the inverter having a higher DC voltage, out of the primary side single-phase inverter and the secondary side single-phase inverter;
a pulse width command value W1 calculation unit that calculates a pulse width command value W1 of the output voltage of the inverter having the higher DC voltage, based on the DC voltage Vdc1 of the inverter having the higher DC voltage and an imaginary axis component V1q and a real axis component V1d of the output voltage V1 of the inverter having the higher DC voltage;
a pulse width command value compensating unit that adds a dead time error calculated from the product of the switching frequency and the dead time of the inverter to the pulse width command value W1 calculated by the pulse width command value W1 calculation unit, thereby compensating for the pulse width command value W1 of the output voltage of the inverter having a higher DC voltage;
a phase difference command value θ calculated by the phase difference command value θ calculation unit, a pulse width command value W1 of the output voltage of the inverter on the side with a higher DC voltage compensated by the pulse width command value compensation unit, a pulse width command value W2 of the output voltage of the inverter on the side with a lower DC voltage that has been set, and a dead time command value Td, which controls each semiconductor switching element of the primary-side single-phase inverter and the secondary-side single-phase inverter by means of gate signals generated using the phase difference command value θ calculated by the phase difference command value θ calculation unit, a pulse width command value W1 of the output voltage of the inverter on the side with a higher DC voltage compensated by the pulse width command value compensation unit, a pulse width command value W2 of the output voltage of the inverter on the side with a lower DC voltage that has been set, and a dead time command value Td.
前記1次側単相インバータ、2次側単相インバータの出力電圧の基本波成分を実軸(d軸)成分、虚軸(q軸)成分に各々分離して取り扱い、電力指令値Prefと入力直流電圧値又は出力直流電圧値との商から得た電流指令値と、(1)式、(2)式、(3)式、(12)式を基に(13)式を演算して、直流電圧が高い側のインバータの出力電圧V1の虚軸成分V1qを求める虚軸成分V1q演算部と、
設定した、直流電圧が低い側のインバータの出力電圧のパルス幅指令値W2と、前記電圧検出比較部で割り振られた、直流電圧が低い側のインバータの直流電圧Vdc2とを用いて(15)式を演算し、直流電圧が低い側のインバータの出力電圧V2の実軸成分V2dを求める実軸成分V2d演算部と、を備え、
an imaginary axis component V1q calculation unit that separates and handles the fundamental wave components of the output voltages of the primary-side single-phase inverter and the secondary-side single-phase inverter into a real axis (d-axis) component and an imaginary axis (q-axis) component, and calculates equation (13) based on equations (1), (2), (3), and (12) and a current command value obtained from the quotient of the power command value Pref and the input DC voltage value or the output DC voltage value, to determine an imaginary axis component V1q of the output voltage V1 of the inverter on the side with a higher DC voltage ;
a real axis component V2d calculation unit that calculates equation (15) using the set pulse width command value W2 of the output voltage of the inverter having the lower DC voltage and the DC voltage Vdc2 of the inverter having the lower DC voltage allocated by the voltage detection comparison unit, to determine a real axis component V2d of the output voltage V2 of the inverter having the lower DC voltage;
前記制御装置は、
前記1次側単相インバータおよび2次側単相インバータのうち、直流電圧が高い側のインバータの出力電圧V1の虚軸成分V1qと、直流電圧が低い側のインバータの出力電圧のV2の実軸成分V2dと、1以下に設定した、直流電圧が低い側のインバータの基本波力率cosγとから、直流電圧が高い側のインバータの出力電圧V1の実軸成分V1dを求める実軸成分V1d演算部と、
直流電圧が高い側のインバータの出力電圧V1の虚軸成分V1qと前記実軸成分V1d演算部で求められた実軸成分V1dとから、直流電圧が高い側のインバータと直流電圧が低い側のインバータの出力電圧の位相差指令値θを求める位相差指令値θ演算部と、
前記実軸成分V1d演算部で求められた実軸成分V1dと、直流電圧が高い側のインバータの出力電圧V1の虚軸成分V1qと、直流電圧が高い側のインバータの直流電圧Vdc1とから、直流電圧が高い側のインバータの出力電圧のパルス幅指令値W1を求めるパルス幅指令値W1演算部とを備え、
前記位相差指令値θ演算部により求められた位相差指令値θ、前記パルス幅指令値W1演算部により求められた直流電圧が高い側のインバータの出力電圧のパルス幅指令値W1、設定した、直流電圧が低い側のインバータの出力電圧のパルス幅指令値W2およびデッドタイム指令値Tdを用いて生成したゲート信号によって、1次側単相インバータおよび2次側単相インバータの各半導体スイッチング素子を制御することを特徴とする双方向絶縁型DC-DCコンバータの制御装置。 A control device for a bidirectional isolated DC-DC converter including a primary-side single-phase inverter having an AC side connected to a primary winding of an isolated transformer, and a secondary-side single-phase inverter having an AC side connected to a secondary winding of the isolated transformer,
The control device
a real axis component V1d calculation unit that calculates a real axis component V1d of the output voltage V1 of the inverter with a higher DC voltage from an imaginary axis component V1q of the output voltage V1 of the inverter with a higher DC voltage out of the primary side single-phase inverter and the secondary side single-phase inverter, a real axis component V2d of the output voltage V2 of the inverter with a lower DC voltage, and a fundamental wave power factor cos γ of the inverter with the lower DC voltage set to 1 or less ;
a phase difference command value θ calculation unit that calculates a phase difference command value θ between the output voltages of the inverter on the higher DC voltage side and the inverter on the lower DC voltage side, based on the imaginary axis component V1q of the output voltage V1 of the inverter on the higher DC voltage side and the real axis component V1d calculated by the real axis component V1d calculation unit;
a pulse width command value W1 calculation unit that calculates a pulse width command value W1 of the output voltage of the inverter having the higher DC voltage, from the real axis component V1d calculated by the real axis component V1d calculation unit, an imaginary axis component V1q of the output voltage V1 of the inverter having the higher DC voltage, and a DC voltage Vdc1 of the inverter having the higher DC voltage,
a phase difference command value θ calculated by the phase difference command value θ calculation unit, a pulse width command value W1 of the output voltage of the inverter on the side with a higher DC voltage calculated by the pulse width command value W1 calculation unit, a pulse width command value W2 of the output voltage of the inverter on the side with a lower DC voltage that has been set, and a dead time command value Td, which controls each semiconductor switching element of the primary-side single-phase inverter and the secondary-side single-phase inverter using gate signals generated using the phase difference command value θ calculated by the phase difference command value θ calculation unit, a pulse width command value W1 of the output voltage of the inverter on the side with a lower DC voltage that has been set, and a dead time command value Td.
前記1次側単相インバータ、2次側単相インバータの出力電圧の基本波成分を実軸(d軸)成分、虚軸(q軸)成分に各々分離して取り扱い、電力指令値Prefと入力直流電圧値又は出力直流電圧値との商から得た電流指令値と、(1)式、(2)式、(3)式、(12)式を基に(13)式を演算して、直流電圧が高い側のインバータの出力電圧V1の虚軸成分V1qを求める虚軸成分V1q演算部と、
設定した、直流電圧が低い側のインバータの出力電圧のパルス幅指令値W2と、前記電圧検出比較部で割り振られた、直流電圧が低い側のインバータの直流電圧Vdc2とを用いて(15)式を演算し、直流電圧が低い側のインバータの出力電圧V2の実軸成分V2dを求める実軸成分V2d演算部と、を備え、
an imaginary axis component V1q calculation unit that separates and handles the fundamental wave components of the output voltages of the primary-side single-phase inverter and the secondary-side single-phase inverter into a real axis (d-axis) component and an imaginary axis (q-axis) component, and calculates equation (13) based on equations (1), (2), (3), and (12) and a current command value obtained from the quotient of the power command value Pref and the input DC voltage value or the output DC voltage value, to determine an imaginary axis component V1q of the output voltage V1 of the inverter on the side with a higher DC voltage ;
a real axis component V2d calculation unit that calculates equation (15) using the set pulse width command value W2 of the output voltage of the inverter having the lower DC voltage and the DC voltage Vdc2 of the inverter having the lower DC voltage allocated by the voltage detection comparison unit, to determine a real axis component V2d of the output voltage V2 of the inverter having the lower DC voltage;
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022039786A JP7722228B2 (en) | 2022-03-15 | 2022-03-15 | Control device for bidirectional isolated DC-DC converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022039786A JP7722228B2 (en) | 2022-03-15 | 2022-03-15 | Control device for bidirectional isolated DC-DC converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2023134873A JP2023134873A (en) | 2023-09-28 |
| JP7722228B2 true JP7722228B2 (en) | 2025-08-13 |
Family
ID=88144214
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022039786A Active JP7722228B2 (en) | 2022-03-15 | 2022-03-15 | Control device for bidirectional isolated DC-DC converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7722228B2 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015162919A (en) | 2014-02-26 | 2015-09-07 | 株式会社豊田中央研究所 | power conversion circuit system |
| WO2019008854A1 (en) | 2017-07-04 | 2019-01-10 | 三菱電機株式会社 | Power conversion device |
-
2022
- 2022-03-15 JP JP2022039786A patent/JP7722228B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015162919A (en) | 2014-02-26 | 2015-09-07 | 株式会社豊田中央研究所 | power conversion circuit system |
| WO2019008854A1 (en) | 2017-07-04 | 2019-01-10 | 三菱電機株式会社 | Power conversion device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2023134873A (en) | 2023-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6569839B1 (en) | Power converter | |
| CN104811067B (en) | PR (proportional resonant) controller-based NMC-HVDC (modular multilevel converter-high voltage direct current) circulating current suppression method | |
| JP5575235B2 (en) | Power converter | |
| US11056979B2 (en) | Power conversion apparatus | |
| JP6822606B2 (en) | DC-DC converter device | |
| US20190115840A1 (en) | Modulation method for dc to dc converters | |
| WO2015004989A1 (en) | Bidirectional dc-to-dc converter | |
| CN105576981B (en) | A kind of switching frequency adjusting method based on current cross feedback | |
| JP6218996B1 (en) | Power converter | |
| Shu et al. | Universal control scheme to achieve seamless dynamic transition of dual-active-bridge converters using zero-current-prediction | |
| Goldmann et al. | Single-stage ac-dc dual active bridge converter with reactive power capability | |
| CN115954924A (en) | Multi-port flexible loop closing switch and control method thereof | |
| JP7722228B2 (en) | Control device for bidirectional isolated DC-DC converter | |
| Yun et al. | Generalized instantaneous dual flux control for three-phase dual-active bridge converter | |
| Li et al. | A Modulation Method for Decoupling Capacitance Reduction in Single-Stage Dual-Active-Bridge Microinverters | |
| Morsali et al. | Design-level and switching modulation optimization for loss minima tracking in nonresonant DC–AC DABs | |
| Barbosa et al. | Three-phase hybrid rectifier for HVDC distribution system in more electric aircrafts | |
| Park et al. | Novel current slope control in dual-active-bridge converter using periodic filters and direct access memory in DSP | |
| Luan et al. | Design of a Secondary Side Auxiliary Compensator for Current-Sharing Control of Input-Parallel OutputParallel Phase-Shifted Full-Bridge Converters | |
| Perera et al. | Guidelines for selecting minimum capacitance for a floating bridge dual inverter drive | |
| CN116722714A (en) | A multi-pulse rectifier circuit | |
| JP7226219B2 (en) | Isolated DC/DC converter | |
| Toniolo et al. | Design criteria and modulation strategies for complete zvs operation of the bidirectional interleaved boost converter with coupled inductors | |
| JP2020129922A (en) | Bidirectional insulation type dc-dc converter and control method | |
| Liu et al. | Inductor Current Decoupling-Based Voltage Balancing Method for Multilevel DC-DC Converters Using a Single Current Sensor Measurement |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240823 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20250611 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20250701 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20250714 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7722228 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |