JP7723256B2 - 半導体装置、半導体装置の製造方法及び電子装置 - Google Patents

Description

本発明は、半導体装置、半導体装置の製造方法及び電子装置に関する。

III族窒化物半導体を用いた電子デバイスが知られている。例えば、半絶縁性III族窒化物基板とその上のIII族窒化物積層体とを備え、それらの界面におけるシリコン濃度のピーク値が１×１０^２０ｃｍ^－３未満とされ、当該界面におけるキャリア密度が５×１０^１６ｃｍ^－３以下とされる電子デバイスが知られている。この電子デバイスに関し、III族窒化物積層体の、半絶縁性III族窒化物基板との界面を形成する窒化ガリウム系半導体層に、当該界面におけるシリコン濃度のピーク値の１／１０以上の濃度で鉄を含有させる技術が知られている。

また、鉄が添加されたIII族窒化物半導体基板とその直上のIII族窒化物半導体層とを備え、III族窒化物半導体層のIII族窒化物半導体基板との界面付近に、III族窒化物半導体基板からの拡散により鉄が添加された、III族窒化物半導体エピタキシャルウェハが知られている。このIII族窒化物半導体エピタキシャルウェハに関し、III族窒化物半導体層のシリコン濃度が２×１０^１５ｃｍ^－３以上である領域全域にわたって鉄濃度をシリコン濃度の３倍以上とする技術が知られている。

特開２００９－２１３６２号公報 特開２０１４－１３６６５８号公報

基板上に、トランジスタ等の電子素子を形成する半導体層を設ける場合、それら基板と半導体層との界面には、シリコンが偏析することがある。例えば、空気中に曝されることでシリコンが付着してしまった基板上に半導体層が設けられると、それらの界面にシリコンが偏析する。基板と半導体層との界面におけるシリコンの偏析は、耐圧の低下等、その半導体層に形成されるトランジスタ等の電子素子の特性を劣化させる恐れがある。

基板と半導体層との界面に偏析するシリコンを補償するため、鉄等の元素を添加する技術が知られている。しかし、添加される鉄等の元素の濃度が低すぎると、シリコンが十分に補償されず、耐圧の低下等の特性劣化が抑えられない恐れがある。また、添加される鉄等の元素の濃度が高すぎると、当該元素が、電流コラプスの悪化、それによる出力の低下等の特性劣化を引き起こす恐れがある。

１つの側面では、本発明は、基板と半導体層との界面のシリコンに起因した特性劣化を抑えることのできる半導体装置を実現することを目的とする。

１つの態様では、基板と、前記基板の第１面に設けられる半導体層とを含み、前記半導体層は、前記基板の前記第１面との界面に、シリコンを補償する元素と、フッ素とを含有する界面層を有し、前記界面層における前記シリコンの濃度が、前記界面層における前記元素の濃度よりも低く、前記半導体層は、前記界面層の、前記基板側とは反対側に設けられる初期層と、前記初期層の、前記界面層側とは反対側に設けられる電子走行層と、前記電子走行層の、前記初期層側とは反対側に設けられる電子供給層とを含み、前記元素は、前記基板、前記界面層及び前記初期層に含有される半導体装置が提供される。

また、別の態様では、上記のような半導体装置の製造方法、半導体装置を備える電子装置が提供される。

１つの側面では、基板と半導体層との界面のシリコンに起因した特性劣化を抑えることのできる半導体装置を実現することが可能になる。

第１の実施の形態に係る半導体装置の一例について説明する図である。 第１の実施の形態に係る界面層により得られる効果について説明する図である。 第２の実施の形態に係る半導体装置の一例について説明する図である。 第２の実施の形態に係る半導体装置の形成方法の一例について説明する図（その１）である。 第２の実施の形態に係る半導体装置の形成方法の一例について説明する図（その２）である。 第２の実施の形態に係る半導体装置の形成方法の一例について説明する図（その３）である。 第２の実施の形態に係る半導体装置の形成方法の一例について説明する図（その４）である。 第２の実施の形態に係る界面層のＦｅの濃度と特性との関係の一例について説明する図である。 第２の実施の形態に係る半導体層の深さとＦｅの濃度との関係の一例について説明する図である。 第３の実施の形態に係る半導体装置の一例について説明する図である。 第４の実施の形態に係る半導体装置の一例について説明する図である。 第５の実施の形態に係る半導体装置の一例について説明する図である。 第６の実施の形態に係る半導体装置の一例について説明する図である。 第７の実施の形態に係る半導体パッケージの一例について説明する図である。 第８の実施の形態に係る力率改善回路の一例について説明する図である。 第９の実施の形態に係る電源装置の一例について説明する図である。 第１０の実施の形態に係る増幅器の一例について説明する図である。

半導体装置の１種として、窒化物半導体を用いたものが知られている。窒化物半導体を用いた半導体装置は、高い飽和電子速度やワイドバンドギャップ等の特徴を利用し、高耐圧、高出力デバイスとしての開発が行われている。窒化物半導体を用いた半導体装置としては、電界効果トランジスタ（Field Effect Transistor；ＦＥＴ）、例えば、高電子移動度トランジスタ（High Electron Mobility Transistor；ＨＥＭＴ）についての報告が数多くなされている。ＨＥＭＴの１つとして、ＡｌＧａＮ（アルミニウムガリウムナイトライド）層を電子供給層（「バリア層」とも称される）として用い、ＧａＮ（ガリウムナイトライド）層を電子走行層（「チャネル層」とも称される）として用いたＨＥＭＴが知られている。このようなＨＥＭＴでは、ＡｌＧａＮ層の自発分極、及びＧａＮ層との格子定数差に起因した歪みによってＡｌＧａＮ層に発生するピエゾ分極により、ＡｌＧａＮ層との接合界面近傍のＧａＮ層に高濃度の二次元電子ガス（Two Dimensional Electron Gas；２ＤＥＧ）が生成され、高出力デバイスが実現される。このため、ＧａＮ系窒化物半導体を用いたＨＥＭＴは、通信向け高出力増幅器等への応用が期待されている。

ＨＥＭＴの形成においては、所定の基板上に、有機金属気相成長（Metal Organic Chemical Vapor Deposition；ＭＯＣＶＤ）法等を用いて、上記のような電子走行層及び電子供給層を含む半導体層が設けられる。半導体層を設ける基板として、ＳｉＣ（シリコンカーバイド）基板やＳｉ（シリコン）基板を用いる技術が知られている。このほか、半導体層を設ける基板として、ＧａＮ基板を用いる技術も知られている。半導体層にＧａＮ系窒化物半導体を用いる場合、それを設ける基板としてＧａＮ基板を用いると、ＳｉＣ基板やＳｉ基板といった異種基板を用いる時と比べて、基板上に設けられる半導体層の結晶欠陥が抑えられる。基板上に設けられる半導体層の結晶欠陥が抑えられることで、当該半導体層に形成されるＨＥＭＴの電流コラプスが抑えられる。そのため、基板としてＧａＮ基板を用いることは、ＨＥＭＴ及びそれが適用される増幅器等の出力特性の改善に有効な手法の１つとして期待されている。

ところが、このように基板としてＧａＮ基板を用い、その上に半導体層としてＧａＮ系窒化物半導体を設ける場合には、電流コラプスが抑えられる一方、基板と半導体層との界面にＳｉが偏析し易い。例えば、半導体層を設ける前の基板を空気中に曝すと、基板の表面にＳｉが付着してしまい、Ｓｉが付着した基板上に半導体層が設けられることで、それらの界面にＳｉが偏析するようになる。基板と半導体層との界面にＳｉが偏析すると、寄生損失が生じる。例えば、基板と半導体層との界面に偏析したＳｉは、キャリア（ドナー）として機能し得るため、界面が低抵抗となり、半導体層に形成されるＨＥＭＴの耐圧が低下する等、ＨＥＭＴの特性劣化を引き起こす恐れがある。

尚、このようなＳｉの偏析は、ＧａＮ基板に限らず、ＳｉＣ基板やＳｉ基板といった各種基板と、その上に設けられる半導体層との界面においても、同様に起こり得る。また、Ｓｉの偏析は、ＧａＮ系窒化物半導体に限らず、ＧａＡｓ（ガリウムヒ素）やＩｎＰ（インジウムリン）といった各種半導体を用いる半導体層と、それが設けられる各種基板との界面においても、同様に起こり得る。

基板と半導体層との界面に偏析するＳｉの影響を抑える手法として、基板上に、厚さ１０μｍ程度といった比較的厚い高抵抗のバッファ層を設ける手法が提案されている。しかし、厚いバッファ層は、その形成に比較的長時間を要するため、量産性の観点では採用することが難しい。

また、基板と半導体層との界面に偏析するＳｉを補償するＦｅ（鉄）やＣ（カーボン）といった元素を添加する手法も提案されている。しかし、添加されるＦｅ等の元素の濃度が、界面に偏析するＳｉの濃度に対して低すぎると、Ｓｉが十分に補償されず、ＨＥＭＴの耐圧の低下等、その特性劣化を抑えることが難しい。これに対し、界面に偏析するＳｉを十分に補償できる程度に、Ｆｅ等の元素を比較的高濃度（例えば１×１０^１９ｃｍ^－３）に添加することも考えられるが、当該元素の濃度が高すぎると、当該元素により電流コラプスの悪化を招き、それによるＨＥＭＴの出力の低下等、その特性劣化を引き起こす恐れがある。

以上のような点に鑑み、ここでは以下に実施の形態として示すような手法を用い、基板とその上に設けられる半導体層との界面のＳｉに起因した特性劣化を抑えることのできる半導体装置を実現する。

［第１の実施の形態］
図１は第１の実施の形態に係る半導体装置の一例について説明する図である。図１には第１の実施の形態に係る半導体装置の一例の要部断面図を模式的に示している。

図１に示す半導体装置１は、ＨＥＭＴの一例である。半導体装置１は、基板１０、半導体層２０、ゲート電極３０、ソース電極４０及びドレイン電極５０を含む。
基板１０には、例えば、半導体基板が用いられる。一例として、基板１０には、ＧａＮ基板が用いられる。このほか、基板１０には、ＳｉＣ基板、Ｓｉ基板、ＡｌＮ（アルミニウムナイトライド）基板、ＡｌＧａＮ基板等が用いられてもよい。基板１０は、１種の基板の単層構造であってもよいし、２種以上の基板の積層構造であってもよい。

基板１０には、下地基板上に半導体層が設けられたもの、例えば、ＧａＮ層が設けられたものや、ＳｉＣ層、Ｓｉ層、ＡｌＮ層、ＡｌＧａＮ層等が設けられたものが用いられてもよい。この場合の下地基板には、上記のようなＧａＮ基板、ＳｉＣ基板、Ｓｉ基板、ＡｌＮ基板、ＡｌＧａＮ基板のほか、サファイア基板、ダイヤモンド基板等の他の基板が用いられてもよい。

基板１０（下地基板上に半導体層が設けられたものの場合はその半導体層）には、Ｓｉを補償する元素（以下「Ｓｉ補償元素」と言う）が含有されるものが用いられる。基板１０のＳｉ補償元素には、例えば、Ｆｅ、Ｃ、Ｍｎ（マンガン）等が用いられる。基板１０には、１種のＳｉ補償元素が含有されてもよいし、２種以上のＳｉ補償元素が含有されてもよい。基板１０に含有されるＳｉ補償元素の濃度は、例えば、１×１０^１８ｃｍ^－３以上に設定される。

基板１０は、その一方の面１０ａ（下地基板上に半導体層が設けられたものの場合はその半導体層の面１０ａ）に、後述のようにして半導体層２０が設けられる前に、面１０ａに付着したＳｉが除去され、面１０ａにおけるダングリングボンドがＦ（フッ素）で終端される。基板１０の面１０ａにおけるダングリングボンドがＦで終端されることで、それ以降に面１０ａに付着するＳｉの量、即ち、面１０ａを汚染するＳｉの量が低減される。例えば、基板１０の面１０ａにＦが導入されない時には１０^１９ｃｍ^－３のオーダーの濃度で付着するＳｉが、面１０ａにＦが導入されることで、１０^１７ｃｍ^－３のオーダーの濃度まで低減されるようになる。

上記のような基板１０の一方の面１０ａに、半導体層２０が設けられる。半導体層２０には、界面層２１、初期層２２、電子走行層２３及び電子供給層２４が含まれる。半導体層２０は、基板１０の面１０ａに、例えば、ＭＯＣＶＤ法を用いて、界面層２１、初期層２２、電子走行層２３及び電子供給層２４を順に成長させることで、得られる。

界面層２１は、半導体層２０の、基板１０の面１０ａとの界面に設けられる。界面層２１は、基板１０の面１０ａと、半導体層２０の初期層２２との間に設けられる。例えば、基板１０の面１０ａに対しＭＯＣＶＤ法を用いて初期層２２を成長する際の、その成長初期段階で、基板１０の面１０ａに界面層２１が形成され、その界面層２１の形成に続いて初期層２２の成長が更に進行することで、初期層２２が形成される。界面層２１及び初期層２２には、ＡｌＮ、ＧａＮ、ＡｌＧａＮ等の窒化物半導体が用いられる。界面層２１は、１種の窒化物半導体の単層構造であってもよいし、２種以上の窒化物半導体の積層構造であってもよい。初期層２２は、１種の窒化物半導体の単層構造であってもよいし、２種以上の窒化物半導体の積層構造であってもよい。

ここで、界面層２１には、Ｓｉ補償元素及びＦが含有される。
界面層２１のＳｉ補償元素には、例えば、Ｆｅ、Ｃ、Ｍｎ等が用いられる。界面層２１には、１種のＳｉ補償元素が含有されてもよいし、２種以上のＳｉ補償元素が含有されてもよい。界面層２１に含有されるＳｉ補償元素の濃度は、基板１０の面１０ａに付着し、その面１０ａと半導体層２０との界面に偏析するＳｉの濃度よりも高くなるように、設定される。但し、界面層２１に含有されるＳｉ補償元素の濃度は、例えば、５×１０^１８ｃｍ^－３以下に設定されることが好ましい。

Ｓｉ補償元素を含有する界面層２１は、例えば、基板１０の面１０ａに対しＭＯＣＶＤ法を用いて初期層２２を成長する際、少なくともその成長初期段階においてＳｉ補償元素を添加することで、形成される。界面層２１のＳｉ補償元素には、基板１０の面１０ａに存在するもの、基板１０から拡散するもの、Ｓｉ補償元素を添加して成長される初期層２２のもの、又はその初期層２２から拡散するものが含まれてもよい。

界面層２１のＦは、半導体層２０（その界面層２１）を設ける前に基板１０の面１０ａにおけるダングリングボンドを終端するように導入されたＦを含む。基板１０の面１０ａに、ＭＯＣＶＤ法を用いて初期層２２が成長されることで、その成長初期段階において、Ｆを含有する界面層２１が形成される。

Ｓｉ補償元素は、界面層２１のほか、初期層２２に含有され得る。初期層２２のＳｉ補償元素には、例えば、Ｆｅ、Ｃ、Ｍｎ等が用いられる。初期層２２には、１種のＳｉ補償元素が含有されてもよいし、２種以上のＳｉ補償元素が含有されてもよい。Ｓｉ補償元素を含有する初期層２２は、基板１０の面１０ａに対しＭＯＣＶＤ法を用いて初期層２２を成長する際にＳｉ補償元素を添加することで、形成される。

初期層２２のＳｉ補償元素は、必ずしも初期層２２に一様に含有されていることを要しない。例えば、初期層２２のＳｉ補償元素は、界面層２１近傍の領域に含有され、電子走行層２３近傍の領域には含有されないような分布とされてもよい。また、初期層２２には、界面層２１近傍の領域の全体又は一部に、界面層２１側から電子走行層２３側に向かう方向にＳｉ補償元素の濃度が増加する領域が設けられてもよい。初期層２２のＳｉ補償元素の各種分布は、基板１０の面１０ａに対しＭＯＣＶＤ法を用いて初期層２２を成長する際のＳｉ補償元素の添加量を調整することで、実現される。

電子走行層２３は、初期層２２の、界面層２１又は基板１０側とは反対側の面２２ａに設けられる。電子走行層２３には、ＧａＮ、ＡｌＧａＮ等の窒化物半導体が用いられる。電子走行層２３は、１種の窒化物半導体の単層構造であってもよいし、２種以上の窒化物半導体の積層構造であってもよい。例えば、電子走行層２３には、ｉ型ＧａＮが用いられる。

電子供給層２４は、電子走行層２３の、初期層２２側とは反対側の面２３ａに設けられる。電子供給層２４には、ＡｌＧａＮ、ＩｎＡｌＮ（インジウムアルミニウムナイトライド）、ＩｎＡｌＧａＮ（インジウムアルミニウムガリウムナイトライド）、ＡｌＮ、ＳｃＡｌＮ（スカンジウムアルミニウムナイトライド）等の窒化物半導体が用いられる。電子供給層２４は、１種の窒化物半導体の単層構造であってもよいし、２種以上の窒化物半導体の積層構造であってもよい。

電子走行層２３の、電子供給層２４との接合界面近傍に、２ＤＥＧ１ａが生成される。電子走行層２３及び電子供給層２４には、電子走行層２３に２ＤＥＧ１ａが生成されるような組み合わせの窒化物半導体が用いられる。

尚、ここでは図示を省略するが、電子走行層２３と電子供給層２４との間には、ＡｌＮ、ＡｌＧａＮ等の窒化物半導体を用いたスペーサ層が設けられてもよい。また、電子供給層２４の、電子走行層２３側とは反対側の面２４ａには、ＧａＮ等の窒化物半導体を用いたキャップ層が設けられてもよい。半導体層２０には、上記のような界面層２１、初期層２２、電子走行層２３及び電子供給層２４のほか、このようなスペーサ層、キャップ層が含まれてもよい。

ゲート電極３０は、半導体層２０の面２０ａ（図１の例では電子供給層２４の面２４ａ）側に設けられる。ゲート電極３０には、Ｎｉ（ニッケル）、Ａｕ（金）等の金属が用いられる。ゲート電極３０は、ショットキー電極として機能するように設けられる。ゲート電極３０と半導体層２０の面２０ａとの間には、酸化物、窒化物又は酸窒化物等が用いられたゲート絶縁膜（図示せず）が介在されてもよい。

ソース電極４０及びドレイン電極５０は、半導体層２０の面２０ａ側に、ゲート電極３０を挟むように設けられる。ソース電極４０及びドレイン電極５０には、Ｔｉ（チタン）、Ａｌ（アルミニウム）等の金属が用いられる。ソース電極４０及びドレイン電極５０は、オーミック電極として機能するように設けられる。ソース電極４０及びドレイン電極５０は、オーミック電極として機能すれば、電子供給層２４と接続されてもよいし、電子供給層２４を貫通して電子走行層２３と接続されてもよい。ソース電極４０及びドレイン電極５０が接続される電子供給層２４内又は電子走行層２３内の部位には、ｎ型ＧａＮやｎ型ＡｌＧａＮ等の窒化物半導体を用いた再成長層がコンタクト層として設けられてもよい。

半導体装置１の動作時には、ソース電極４０とドレイン電極５０との間に所定の電圧が供給され、ゲート電極３０に所定のゲート電圧が供給される。ソース電極４０とドレイン電極５０との間の電子走行層２３にキャリアの電子が輸送されるチャネルが形成され、半導体装置１のトランジスタ機能が実現される。

上記のように、半導体装置１では、基板１０の面１０ａに設けられる半導体層２０の、基板１０の面１０ａとの界面に、Ｓｉ補償元素及びＦを含有する界面層２１が設けられる。界面層２１のＳｉ補償元素は、基板１０の面１０ａに付着してその面１０ａと半導体層２０との界面に偏析するＳｉの濃度よりも高くなるような濃度で、含有される。従って、基板１０の面１０ａと半導体層２０との界面に偏析するＳｉが、界面層２１のＳｉ補償元素によって十分に補償され、偏析するＳｉのキャリア（ドナー）として機能が抑えられ、半導体装置１の耐圧の低下、界面への信号の伝搬が抑えられる。

界面層２１には、Ｓｉ補償元素に加え、Ｆが含有される。界面層２１のＦは、基板１０の面１０ａのダングリングボンドを終端する。界面層２１にＦが含有され、Ｆにより基板１０の面１０ａのダングリングボンドが終端されることで、その面１０ａと半導体層２０との界面に偏析するＳｉの量が低減される。そのため、界面層２１に含有させるＳｉ補償元素の量、即ち、基板１０の面１０ａと半導体層２０との界面に偏析するＳｉの濃度よりも高くなるような濃度で含有させるＳｉ補償元素の量が低減される。例えば、界面層２１のＳｉ補償元素の濃度が、５×１０^１８ｃｍ^－３以下に抑えられる。従って、半導体層２０及びそれと基板１０の面１０ａとの界面に、過剰な量のＳｉ補償元素を添加することが不要になり、半導体層２０のＳｉ補償元素の量が抑えられ、Ｓｉ補償元素による電流コラプスの悪化、それによる半導体装置１の出力の低下が抑えられる。半導体装置１では、比較的低濃度のＳｉ補償元素で界面のＳｉが補償される。

基板１０の面１０ａと半導体層２０との界面に、Ｓｉ補償元素及びＦを含有する界面層２１が設けられることで、当該界面のＳｉに起因した特性劣化が効果的に抑えられる半導体装置１が実現される。

また、半導体装置１では、半導体層２０における初期層２２の、界面層２１近傍の領域の全体又は一部に、界面層２１側から電子走行層２３側に向かう方向にＳｉ補償元素の濃度が増加する領域が設けられてもよい。このような領域が設けられることで、基板１０の面１０ａと半導体層２０との界面に、電子走行層２３側からキャリア又は信号が伝搬することが、効果的に抑えられるようになる。

半導体装置１では、Ｓｉ補償元素及びＦを含有する界面層２１が設けられることで、基板１０の面１０ａと半導体層２０との界面に偏析するＳｉの影響が抑えられる。界面に偏析するＳｉの影響を抑えるために、基板１０上に、厚さ１０μｍ程度といった比較的厚い高抵抗のバッファ層を設けることを要しない。半導体装置１では、界面層２１を設けることで、半導体層２０の厚さ（半導体層２０に含まれる全層の合計厚さ）を、例えば、５μｍ以下としても、界面に偏析するＳｉの影響を抑えることができる。このように半導体装置１では、半導体層２０の厚さを厚くすることを要しないため、半導体層２０の形成に要する時間が長くなることが抑えられ、その量産性が高められるようになる。

続いて、上記のような界面層２１による効果を評価した結果について述べる。
図２は第１の実施の形態に係る界面層により得られる効果について説明する図である。
図２（Ａ）には、比較のため、上記半導体装置１における界面層２１にＦが含有されない場合（「Ｆ非含有」）のＳｉ濃度及びキャリア密度の分布の一例を示している。図２（Ｂ）には、上記半導体装置１における界面層２１にＦが含有される場合（「Ｆ含有」）のＳｉ濃度及びキャリア密度の分布の一例を示している。ここでは、基板１０としてＧａＮ基板を用い、Ｓｉ補償元素としてＦｅを用いている。

図２（Ａ）に示すように、界面層２１にＦが含有されない場合には、基板１０と半導体層２０との界面に、ピーク濃度で５×１０^１９ｃｍ^－３といった比較的高濃度のＳｉが偏析している。評価に用いた基板１０に含有されているＳｉ補償元素のＦｅ濃度は２×１０^１８ｃｍ^－３程度である。よって、界面層２１にＦが含有されない場合には、基板１０と半導体層２０との界面において、Ｓｉ濃度＞Ｆｅ濃度、の関係があることから、余剰のＳｉに起因したキャリア蓄積が生じる。

これに対し、図２（Ｂ）に示すように、界面層２１にＦが含有される場合には、基板１０と半導体層２０との界面におけるＳｉが、ピーク濃度で８×１０^１７ｃｍ^－３まで低減されている。よって、界面層２１にＦが含有される場合には、基板１０と半導体層２０との界面において、Ｓｉ濃度＜Ｆｅ濃度、の関係があることから、Ｓｉに起因したキャリア蓄積が抑えられる。

界面層２１にＦが含有されない場合でも、基板１０と半導体層２０との界面に対してＦｅのようなＳｉ補償元素を高濃度に添加することで、界面のＳｉを補償することは可能であると考えられる。しかし、鋭意検討の結果、界面に５×１０^１８ｃｍ^－３を超えるＳｉ補償元素を添加すると、電流コラプス現象が顕著になり、出力特性の劣化を招く可能性が高まる。界面層２１にＦを含有させることで、基板１０に付着するＳｉの量を抑え、基板１０と半導体層２０との界面に偏析するＳｉの量を抑えて、そのＳｉを補償するために添加するＳｉ補償元素の量を抑えることが可能になる。従って、比較的低濃度のＳｉ補償元素の添加で、界面に偏析するＳｉによるキャリア蓄積を抑えることが可能になる。

一例として、２．４５ＧＨｚ帯での出力特性の評価において、界面層２１にＦが含有されない場合の電力負荷効率は７０％であったのに対し、界面層２１にＦが含有される場合の電力負荷効率は８０％まで向上することが確認された。

［第２の実施の形態］
図３は第２の実施の形態に係る半導体装置の一例について説明する図である。図３には第２の実施の形態に係る半導体装置の一例の要部断面図を模式的に示している。

図３に示す半導体装置１Ａは、ＨＥＭＴの一例である。半導体装置１Ａは、基板１０、半導体層２０、ゲート電極３０、ソース電極４０及びドレイン電極５０、並びにパッシベーション層６０を含む。

半導体装置１Ａの基板１０には、例えば、ＧａＮ基板が用いられる。基板１０には、例えば、Ｓｉ補償元素であるＦｅが含有される。基板１０のＳｉ補償元素の濃度は、例えば、１×１０^１８ｃｍ^－３以上に設定される。基板１０の面１０ａには、半導体層２０が設けられる前に、面１０ａにおけるダングリングボンドを終端するＦが導入される。これにより、面１０ａに付着するＳｉの量が、Ｆで終端されない場合に比べて、低減される。

半導体装置１Ａの半導体層２０には、界面層２１、初期層２２、電子走行層２３、電子供給層２４及びキャップ層２５が含まれる。半導体層２０は、基板１０の面１０ａに、例えば、ＭＯＣＶＤ法を用いて、界面層２１、初期層２２、電子走行層２３、電子供給層２４及びキャップ層２５を順に成長させることで、得られる。

半導体装置１Ａの界面層２１及び初期層２２には、ＡｌＮ、ＧａＮ、ＡｌＧａＮ等の窒化物半導体が用いられる。半導体装置１Ａの電子走行層２３は、初期層２２の、界面層２１又は基板１０側とは反対側の面２２ａに設けられる。電子走行層２３には、例えば、ｉ型ＧａＮが用いられる。半導体装置１Ａの電子供給層２４は、電子走行層２３の、初期層２２側とは反対側の面２３ａに設けられる。電子供給層２４には、ＡｌＧａＮ、ＩｎＡｌＮ、ＩｎＡｌＧａＮ、ＡｌＮ、ＳｃＡｌＮ等の窒化物半導体が用いられる。半導体装置１Ａにおいて、電子走行層２３の、電子供給層２４との接合界面近傍に、２ＤＥＧ１ａが生成される。半導体装置１Ａのキャップ層２５は、電子供給層２４の、電子走行層２３側とは反対側の面２４ａに設けられる。キャップ層２５には、ＧａＮ、ＡｌＮ、ＡｌＧａＮ等の窒化物半導体が用いられる。

尚、半導体装置１Ａにおいて、その半導体層２０の界面層２１、初期層２２、電子走行層２３、電子供給層２４及びキャップ層２５にはそれぞれ、１種の窒化物半導体の単層構造が採用されてもよいし、２種以上の窒化物半導体の積層構造が採用されてもよい。

また、ここでは図示を省略するが、半導体装置１Ａの電子走行層２３と電子供給層２４との間には、ＡｌＮ、ＡｌＧａＮ等の窒化物半導体を用いた、単層構造又は積層構造のスペーサ層が設けられてもよい。

半導体装置１Ａの半導体層２０の厚さ（半導体層２０に含まれる全層の合計厚さ）は、例えば、５μｍ以下に設定される。
半導体装置１Ａにおいて、界面層２１は、半導体層２０の、基板１０の面１０ａとの界面に設けられる。その界面層２１の、基板１０側とは反対側に、初期層２２が設けられる。半導体装置１Ａの界面層２１及び初期層２２には、Ｓｉ補償元素、例えば、Ｆｅが含有される。界面層２１は、基板１０の面１０ａに対しＭＯＣＶＤ法を用いて初期層２２を成長する際に、形成される。ＭＯＣＶＤ法を用いて初期層２２を成長する際にＳｉ補償元素のＦｅを添加することで、その成長初期段階で、Ｆｅを含有する界面層２１が形成され、その界面層２１の形成に続いて初期層２２の成長が更に進行することで、Ｆｅを含有する初期層２２が形成される。

半導体装置１Ａにおいて、界面層２１に含有されるＳｉ補償元素のＦｅの濃度は、基板１０の面１０ａに付着してその面１０ａと半導体層２０との界面に偏析するＳｉの濃度よりも高くなるように、設定される。界面層２１に含有されるＦｅには、基板１０の面１０ａに存在するもの、基板１０から拡散するもの、Ｆｅを添加して成長される初期層２２のもの、又はその初期層２２から拡散するものが含まれてもよい。初期層２２には、界面層２１近傍の領域の全体又は一部に、界面層２１側から電子走行層２３側に向かう方向にＦｅの濃度が増加する領域が設けられてもよい。

半導体装置１Ａの界面層２１には、Ｓｉ補償元素のＦｅに加えて、基板１０の面１０ａにおけるダングリングボンドを終端するように導入されたＦが含有される。Ｆにより、基板１０の面１０ａに付着するＳｉの量が低減され、面１０ａと半導体層２０との界面に偏析するＳｉの量が低減される。そのため、界面層２１に含有させるＳｉ補償元素のＦｅの濃度が比較的低濃度に、例えば、５×１０^１８ｃｍ^－３以下に、抑えられる。

このように、半導体装置１Ａでは、基板１０、界面層２１及び初期層２２に、Ｓｉ補償元素のＦｅが含有され、界面層２１には更に、Ｓｉの付着及び偏析を抑えるＦが含有される。図３には、便宜上、基板１０にＦｅが含有されることを［Ｆｅ］で表し、界面層２１にＦｅ及びＦが含有されることを［Ｆｅ，Ｆ］で表し、初期層２２にＦｅが含有されることを［Ｆｅ］で表している。

半導体装置１Ａでは、上記のような構成を有する半導体層２０の面２０ａ（図３の例ではキャップ層２５の面２５ａ）側に、ゲート電極３０、ソース電極４０及びドレイン電極５０、並びにパッシベーション層６０が設けられる。

ゲート電極３０は、半導体層２０の面２０ａ側に設けられる。ゲート電極３０には、Ｎｉ、Ａｕ等の金属が用いられる。ゲート電極３０は、ショットキー電極として機能するように設けられる。ゲート電極３０と半導体層２０の面２０ａとの間には、酸化物、窒化物又は酸窒化物等が用いられたゲート絶縁膜（図示せず）が介在されてもよい。

ソース電極４０及びドレイン電極５０は、半導体層２０の面２０ａ側に、ゲート電極３０を挟むように設けられる。ソース電極４０及びドレイン電極５０には、Ｔｉ、Ａｌ等の金属が用いられる。ソース電極４０及びドレイン電極５０は、オーミック電極として機能するように設けられる。ソース電極４０及びドレイン電極５０は、オーミック電極として機能すれば、キャップ層２５と接続されてもよいし、キャップ層２５を貫通して電子供給層２４と接続されてもよいし、キャップ層２５及び電子供給層２４を貫通して電子走行層２３と接続されてもよい。ソース電極４０及びドレイン電極５０が接続されるキャップ層２５内、電子供給層２４内又は電子走行層２３内の部位には、ｎ型ＧａＮやｎ型ＡｌＧａＮ等の窒化物半導体を用いた再成長層がコンタクト層として設けられてもよい。

半導体装置１Ａでは、例えば、図３に示すように、ゲート電極３０とドレイン電極５０との間隔を、ゲート電極３０とソース電極４０との間隔よりも広くした、いわゆる非対称構造が採用される。非対称構造が採用されることで、ゲート電極３０とドレイン電極５０との間の電界の緩和、耐圧の向上が図られる。

パッシベーション層６０は、半導体層２０の面２０ａ側に、少なくともゲート電極３０とソース電極４０及びドレイン電極５０との間の半導体層２０の面２０ａを覆うように、設けられる。パッシベーション層６０には、ＳｉＮ（窒化シリコン）等の絶縁層が用いられる。

半導体装置１Ａの動作時には、ソース電極４０とドレイン電極５０との間に所定の電圧が供給され、ゲート電極３０に所定のゲート電圧が供給される。ソース電極４０とドレイン電極５０との間の電子走行層２３にキャリアの電子が輸送されるチャネルが形成され、半導体装置１Ａのトランジスタ機能が実現される。

半導体装置１Ａでは、基板１０の面１０ａと半導体層２０との界面に、Ｆｅ及びＦを含有する界面層２１が設けられる。界面層２１のＦｅは、基板１０の面１０ａに付着してその面１０ａと半導体層２０との界面に偏析するＳｉよりも高濃度で含有される。従って、基板１０の面１０ａと半導体層２０との界面に偏析するＳｉを、界面層２１のＦｅによって十分に補償し、半導体装置１Ａの耐圧の低下、界面への信号の伝搬を抑えることができる。

半導体装置１Ａの界面層２１には、Ｆｅに加え、Ｆが含有される。界面層２１のＦは、基板１０の面１０ａのダングリングボンドを終端する。そのため、基板１０の面１０ａと半導体層２０との界面に偏析するＳｉの量を低減し、界面に偏析するＳｉよりも高濃度で含有させるＦｅの量を抑えることができる。従って、半導体層２０及びそれと基板１０の面１０ａとの界面に、過剰な量のＦｅを添加することが不要になり、比較的低濃度のＦｅで、電流コラプスの悪化、それによる半導体装置１Ａの出力の低下を抑えることができる。半導体装置１Ａでは、比較的低濃度のＦｅで界面のＳｉを補償することができる。また、半導体層２０に、厚い高抵抗のバッファ層を含めることを要しない。

基板１０の面１０ａと半導体層２０との界面に、Ｆｅ及びＦを含有する界面層２１が設けられることで、当該界面のＳｉに起因した特性劣化が効果的に抑えられる半導体装置１Ａが実現される。

続いて、上記のような構成を有する半導体装置１Ａの形成方法について述べる。
図４～図７は第２の実施の形態に係る半導体装置の形成方法の一例について説明する図である。図４（Ａ）、図４（Ｂ）、図５（Ａ）、図５（Ｂ）、図６（Ａ）、図６（Ｂ）、図７（Ａ）及び図７（Ｂ）にはそれぞれ、第２の実施の形態に係る半導体装置形成の各工程の要部断面図を模式的に示している。以下、各工程について順に説明する。

図４（Ａ）には、基板１０の準備工程の一例の要部断面図を模式的に示している。
まず、図４（Ａ）に示すように、基板１０が準備される。この例では、基板１０として、ＧａＮ基板（ＧａＮ自立基板）が準備される。基板１０には、Ｓｉ補償元素であるＦｅが添加される。例えば、基板１０には、添加により、１×１０^１８ｃｍ^－３以上の濃度のＦｅが含有される。

図４（Ｂ）には、基板１０に対するＦ導入処理工程の一例の要部断面図を模式的に示している。
基板１０の準備後、図４（Ｂ）に示すように、準備された基板１０の面１０ａに対し、Ｆを導入する処理が行われる。この処理では、基板１０の面１０ａが、Ｆを含有する環境７０に曝される。基板１０の面１０ａを、Ｆを含有する環境７０に曝す処理として、例えば、その面１０ａを、ＨＦ（フッ化水素）といったＦを含有する溶液に浸す、ウェットケミカル処理が行われる。尚、ウェットケミカル処理は、Ｆを含有する溶液を、基板１０の面１０ａに滴下したり、噴霧したりすることで、行われてもよい。また、基板１０の面１０ａを、Ｆを含有する環境７０に曝す処理として、例えば、ＳＦ_６（六フッ化硫黄）やＣＦ_４（四フッ化炭素）といったＦを含有するガスをプラズマ化し、基板１０の面１０ａに照射する、ドライケミカル処理が行われてもよい。

このようなＦを含有する環境７０に曝す処理により、基板１０の面１０ａに、その面１０ａにおけるダングリングボンドがＦで終端されるように、Ｆが導入される。基板１０の面１０ａにおけるダングリングボンドがＦで終端されることで、その面１０ａに付着するＳｉの量、即ち、面１０ａを汚染するＳｉの量が、Ｆで終端されない場合に比べて、低減される。

図５（Ａ）には、界面層２１及び初期層２２の形成工程の一例の要部断面図を模式的に示している。
基板１０の面１０ａに対するＦの導入後、図５（Ａ）に示すように、Ｆが導入された基板１０の面１０ａに、ＭＯＣＶＤ法を用いて、所定の窒化物半導体が成長され、界面層２１及び初期層２２が形成される。界面層２１及び初期層２２には、Ｓｉ補償元素であるＦｅが含有される。上記のようにしてＦが導入された基板１０の面１０ａに、ＭＯＣＶＤ法を用いて初期層２２が成長され、その際、Ｓｉ補償元素のＦｅが添加される。この初期層２２の成長初期段階で、基板１０の面１０ａ上に、Ｆｅを含有する界面層２１が形成され、その界面層２１の形成に続いて初期層２２の成長が更に進行することで、界面層２１上に、Ｆｅを含有する初期層２２が形成される。

界面層２１の成長時に添加されるＦｅの量は、界面層２１に含有されるＦｅの濃度が、基板１０の面１０ａに付着してその面１０ａとの界面に偏析するＳｉよりも高濃度となるように、設定される。界面層２１に含有されるＦｅには、基板１０の面１０ａに存在するもの、基板１０から拡散するもの、Ｆｅを添加して成長される初期層２２のもの、又はその初期層２２から拡散するものが含まれてもよい。形成される界面層２１には、Ｆｅに加えて、基板１０の面１０ａに導入されたＦが含有される。界面層２１のＦは、基板１０の面１０ａのダングリングボンドを終端する。そのため、基板１０の面１０ａとの界面に偏析するＳｉの量が低減され、界面層２１の成長時に、界面に偏析するＳｉよりも高濃度で含有されるように添加されるＦｅの量が抑えられる。

初期層２２には、その成長時のＦｅの添加量を調整し、分布を持たせてＦｅを含有させることができる。例えば、初期層２２のＦｅは、界面層２１近傍の領域に含有され、初期層２２の面２２ａ近傍の領域には含有されないような分布とされてもよい。また、初期層２２には、界面層２１近傍の領域の全体又は一部に、界面層２１側から初期層２２の面２２ａ側に向かう方向にＦｅの濃度が増加する領域が設けられてもよい。

このように、Ｆｅが添加され面１０ａにＦが導入された基板１０のその面１０ａに、Ｆｅが添加されて窒化物半導体が成長され、Ｆｅ及びＦを含有する界面層２１と、Ｆｅを含有する初期層２２との積層構造が形成される。

図５（Ｂ）には、電子走行層２３、電子供給層２４及びキャップ層２５の形成工程の一例の要部断面図を模式的に示している。
界面層２１及び初期層２２の形成後、図５（Ｂ）に示すように、形成された初期層２２の面２２ａに、ＭＯＣＶＤ法を用いて、所定の窒化物半導体が成長され、電子走行層２３が形成される。形成された電子走行層２３の面２３ａに、ＭＯＣＶＤ法を用いて、所定の窒化物半導体が成長され、電子供給層２４が形成される。電子走行層２３の、電子供給層２４との接合界面近傍に、２ＤＥＧ１ａが生成される。形成された電子供給層２４の面２４ａに、ＭＯＣＶＤ法を用いて、所定の窒化物半導体が成長され、キャップ層２５が形成される。これにより、界面層２１、初期層２２、電子走行層２３、電子供給層２４及びキャップ層２５が順に積層された積層構造を有する半導体層２０が形成される。尚、半導体層２０には、電子走行層２３と電子供給層２４との間に設けられるスペーサ層等の他の層が更に含まれてもよい。

半導体層２０の形成後、素子分離領域（図示せず）が形成される。例えば、まず、フォトリソグラフィ技術により、素子分離領域を形成する領域に開口部を有するレジストパターン（図示せず）が形成される。そして、形成されたレジストパターンをマスクとして、その開口部の窒化物半導体に対してＡｒ（アルゴン）イオンが注入され、素子分離領域が形成される。素子分離領域は、レジストパターンの開口部の窒化物半導体を、Ｃｌ（塩素）系ガスを用いた反応性イオンエッチング（Reactive Ion Etching；ＲＩＥ）等のドライエッチングによって除去することで形成されてもよい。素子分離領域の形成後、マスクとして用いたレジストパターンは、有機溶剤等を用いて除去される。

図６（Ａ）には、ソース電極４０及びドレイン電極５０の形成工程の一例の要部断面図を模式的に示している。
半導体層２０の形成及び素子分離領域（図示せず）の形成後、図６（Ａ）に示すように、ソース電極４０及びドレイン電極５０が形成される。例えば、まず、フォトリソグラフィ技術により、ソース電極４０及びドレイン電極５０を形成する領域に開口部を有するレジストパターン（図示せず）が形成される。次いで、真空蒸着法により、レジストパターン上及びその開口部内に、金属が蒸着される。一例として、厚さ２ｎｍ～５０ｎｍのＴｉが蒸着され、その上に厚さ１００ｎｍ～３００ｎｍのＡｌが蒸着される。金属の蒸着後、リフトオフ技術により、レジストパターンがその上に蒸着された金属と共に除去される。これにより、ソース電極４０及びドレイン電極５０が形成される。その後、窒素雰囲気中、５００℃～９００℃で熱処理（合金化処理）が行われることで、ソース電極４０及びドレイン電極５０におけるオーミック接続が確立される。

図６（Ｂ）には、パッシベーション層６０の形成工程の一例の要部断面図を模式的に示している。
ソース電極４０及びドレイン電極５０の形成後、図６（Ｂ）に示すように、ソース電極４０及びドレイン電極５０が形成された半導体層２０の面２０ａを覆うように、パッシベーション層６０が形成される。パッシベーション層６０は、半導体層２０の面２０ａと共に、ソース電極４０及びドレイン電極５０を覆うように形成されてもよい。例えば、プラズマＣＶＤ（Chemical Vapor Deposition）法を用いて、厚さ５ｎｍ～１００ｎｍのＳｉＮが、パッシベーション層６０として形成される。

図７（Ａ）には、パッシベーション層６０の開口部形成工程の一例の要部断面図を模式的に示している。
パッシベーション層６０の形成後、図７（Ａ）に示すように、ゲート電極３０を形成する領域のパッシベーション層６０が除去され、開口部６０ａが形成される。例えば、フォトリソグラフィ技術を用いて、ゲート電極３０を形成する領域に開口部を有するレジストパターン（図示せず）が形成され、そのレジストパターンの開口部から露出するパッシベーション層６０が、ＲＩＥ等のドライエッチングによって除去される。これにより、ゲート電極３０を形成する領域に開口部６０ａを有するパッシベーション層６０が形成される。

図７（Ｂ）には、ゲート電極３０の形成工程の一例の要部断面図を模式的に示している。
開口部６０ａを有するパッシベーション層６０の形成後、図７（Ｂ）に示すように、ゲート電極３０が形成される。例えば、まず、フォトリソグラフィ技術により、ゲート電極３０を形成する領域であってパッシベーション層６０の開口部６０ａを包含する領域に開口部を有するレジストパターン（図示せず）が形成される。次いで、真空蒸着法により、レジストパターン上及びその開口部内に、金属が蒸着される。一例として、厚さ５ｎｍ～３０ｎｍのＮｉが蒸着され、その上に厚さ１００ｎｍ～３００ｎｍのＡｕが蒸着される。金属の蒸着後、リフトオフ技術により、レジストパターンがその上に蒸着された金属と共に除去される。これにより、パッシベーション層６０の開口部６０ａ及びその外側のパッシベーション層６０上に、ゲート電極３０が形成される。ゲート電極３０の形成後には熱処理が行われてもよい。

以上のような工程により、図７（Ｂ）及び上記図３に示すような半導体装置１Ａが形成される。
半導体装置１Ａでは、基板１０の面１０ａと半導体層２０との界面に、Ｆｅ及びＦを含有する界面層２１が設けられる。界面層２１のＦｅは、基板１０の面１０ａと半導体層２０との界面に偏析するＳｉよりも高濃度で含有される。従って、界面に偏析するＳｉを、界面層２１のＦｅによって十分に補償し、半導体装置１Ａの耐圧の低下、界面への信号の伝搬を抑えることができる。半導体装置１Ａの界面層２１には、Ｆｅに加え、Ｆが含有される。界面層２１のＦは、基板１０の面１０ａのダングリングボンドを終端し、界面に偏析するＳｉの量を低減する。従って、界面に偏析するＳｉよりも高濃度で含有させるＦｅの量を抑え、比較的低濃度のＦｅで、電流コラプスの悪化、それによる半導体装置１Ａの出力の低下を抑えることができる。半導体装置１Ａでは、比較的低濃度のＦｅで界面のＳｉを補償することができる。界面層２１により、基板１０の面１０ａと半導体層２０との界面に偏析するＳｉに起因した特性劣化が効果的に抑えられる半導体装置１Ａが実現される。

ここで、界面層２１のＦｅ濃度は、５×１０^１８ｃｍ^－３以下となるように設定されることが好ましい。
図８は第２の実施の形態に係る界面層のＦｅの濃度と特性との関係の一例について説明する図である。

例えば、基板１０の面１０ａと半導体層２０との界面に偏析するＳｉの濃度をＮ_Ｓｉとする。図８に示すように、界面層２１のＦｅの濃度が、界面のＳｉの濃度Ｎ_Ｓｉ以上であれば、一定レベル以上のＲＦ（Radio Frequency）特性及び耐圧特性が得られると考えられる。界面層２１のＦｅの濃度が、界面のＳｉの濃度Ｎ_Ｓｉの１／１０以上であっても、一定レベル以上の耐圧特性は得られると考えられる。即ち、一定レベル以上のＲＦ特性及び耐圧特性を得るためには、界面層２１のＦｅの濃度を、界面のＳｉの濃度Ｎ_Ｓｉ以上とし、一定レベル以上の耐圧特性を得るためには、界面層２１のＦｅの濃度を、界面のＳｉの濃度Ｎ_Ｓｉの１／１０以上とすることが考えられる。

但し、界面層２１のＦｅの濃度が、５×１０^１８ｃｍ^－３を超えると、電流コラプス現象が顕著になり、電流コラプス特性が低下し、出力特性の劣化を招く可能性が高まる。よって、電流コラプス特性の低下を抑えるためには、界面層２１のＦｅの濃度を、５×１０^１８ｃｍ^－３以下とすることが好ましい。一定レベル以上のＲＦ特性及び耐圧特性を実現し、更に電流コラプス特性の低下を抑えるためには、界面層２１のＦｅの濃度を、界面のＳｉの濃度Ｎ_Ｓｉ以上で且つ５×１０^１８ｃｍ^－３以下とすることがより好ましい。

また、半導体層２０の初期層２２には、Ｆｅの濃度に分布を持たせることができる。
図９は第２の実施の形態に係る半導体層の深さとＦｅの濃度との関係の一例について説明する図である。

図９に示すように、半導体層２０には、基板１０の面１０ａと半導体層２０との界面層２１（界面）近傍の領域に、界面側から半導体層２０の面２０ａ（表面）側に向かう方向にＦｅの濃度が増加する領域ＡＲが設けられてもよい。このような領域ＡＲは、例えば、ＭＯＣＶＤ法を用いた初期層２２の成長時に添加するＦｅの量を調整することで、初期層２２内に設けることができる。このような領域ＡＲが設けられることで、基板１０の面１０ａと半導体層２０との界面に、電子走行層２３側からキャリア又は信号が伝搬することが、効果的に抑えられるようになる。

領域ＡＲは、例えば、半導体層２０の初期層２２における、界面層２１近傍の領域の全体に設けることができる。このほか、領域ＡＲは、半導体層２０の初期層２２における、界面層２１近傍の領域の一部に選択的に設けることもできる。例えば、領域ＡＲは、半導体層２０の初期層２２における界面層２１近傍の領域のうち、ゲート電極３０の直下の領域に設けたり、ゲート電極３０とソース電極４０との間の直下、ゲート電極３０とドレイン電極５０との間の直下等に設けたりすることができる。

以上、第２の実施の形態に係る半導体装置１Ａについて説明した。
以上の第２の実施の形態に係る半導体装置１Ａについての説明では、基板１０、界面層２１及び初期層２２に、Ｓｉ補償元素としてＦｅが含有される例を示した。このほか、半導体装置１Ａの基板１０、界面層２１及び初期層２２には、Ｓｉ補償元素として、Ｆｅに加えて、ＣやＭｎ等の他の元素が更に含有されてもよい。但し、半導体装置１Ａにおいて、基板１０に含有されるＳｉ補償元素はＦｅの積分濃度が最も高く、界面層２１に含有されるＳｉ補償元素はＦｅの積分濃度が最も高く、初期層２２に含有されるＳｉ補償元素はＦｅの積分濃度が最も高いものとする。このような構成であっても、基板１０、界面層２１及び初期層２２に含有される、Ｆｅを主体とするＳｉ補償元素により、基板１０と半導体層２０との界面に偏析するＳｉを補償することができる。更に、界面層２１に含有されるＦにより、界面に偏析するＳｉの量を低減し、Ｆｅを主体とするＳｉ補償元素の添加量を抑えることができる。これにより、比較的低濃度のＳｉ補償元素で、界面に偏析するＳｉを補償することができる。また、このような構成であっても、上記図８の例に従い、界面層２１のＳｉ補償元素の濃度を、界面のＳｉの濃度Ｎ_Ｓｉ以上で且つ５×１０^１８ｃｍ^－３以下の範囲に設定することが可能である。更にまた、上記図９の例に従い、基板１０の面１０ａと半導体層２０との界面層２１近傍の領域に、界面側から半導体層２０の面２０ａ側に向かう方向にＳｉ補償元素の濃度が増加する領域を設けることが可能である。

［第３の実施の形態］
図１０は第３の実施の形態に係る半導体装置の一例について説明する図である。図１０には第３の実施の形態に係る半導体装置の一例の要部断面図を模式的に示している。

図１０に示す半導体装置１Ｂは、ＨＥＭＴの一例である。半導体装置１Ｂは、基板１０、界面層２１及び初期層２２に、Ｓｉ補償元素としてＣが含有された構成を有する。半導体装置１Ｂは、このような点で、上記第２の実施の形態で述べたような、基板１０、界面層２１及び初期層２２に、Ｓｉ補償元素としてＦｅが含有された構成を有する半導体装置１Ａと相違する。

半導体装置１Ｂでは、Ｓｉ補償元素としてＣが含有され面１０ａにＦが導入された基板１０のその面１０ａに、ＭＯＣＶＤ法を用いて、Ｃを添加して界面層２１及び初期層２２が形成される。界面層２１に含有されるＣには、基板１０の面１０ａに存在するもの、基板１０から拡散するもの、Ｃを添加して成長される初期層２２のもの、又はその初期層２２から拡散するものが含まれてもよい。

半導体装置１Ｂでは、基板１０、界面層２１及び初期層２２に、Ｓｉ補償元素としてＣが含有され、界面層２１には更に、Ｓｉの付着及び偏析を抑えるＦが含有される。図１０には、便宜上、基板１０にＣが含有されることを［Ｃ］で表し、界面層２１にＣ及びＦが含有されることを［Ｃ，Ｆ］で表し、初期層２２にＣが含有されることを［Ｃ］で表している。

半導体装置１Ｂにおけるその他の構成及び形成方法は、上記半導体装置１Ａについて述べたのと同様とすることができる。
半導体装置１Ｂでは、基板１０の面１０ａと半導体層２０との界面に、Ｃ及びＦを含有する界面層２１が設けられる。界面層２１のＣは、基板１０の面１０ａに付着してその面１０ａと半導体層２０との界面に偏析するＳｉよりも高濃度で含有される。従って、基板１０の面１０ａと半導体層２０との界面に偏析するＳｉを、界面層２１のＣによって十分に補償し、半導体装置１Ｂの耐圧の低下、界面への信号の伝搬を抑えることができる。但し、電流コラプスを抑える観点では、界面層２１のＣの濃度は、５×１０^１８ｃｍ^－３以下となるように設定されることが好ましい。

半導体装置１Ｂの界面層２１には、Ｃに加え、Ｆが含有される。界面層２１のＦは、基板１０の面１０ａのダングリングボンドを終端する。そのため、基板１０の面１０ａと半導体層２０との界面に偏析するＳｉの量を低減し、界面に偏析するＳｉよりも高濃度で含有させるＣの量を抑えることができる。従って、半導体層２０及びそれと基板１０の面１０ａとの界面に、過剰な量のＣを添加することが不要になり、比較的低濃度のＣで、電流コラプスの悪化、それによる半導体装置１Ｂの出力の低下を抑えることができる。半導体装置１Ｂでは、比較的低濃度のＣで界面のＳｉを補償することができる。

基板１０の面１０ａと半導体層２０との界面に、Ｃ及びＦを含有する界面層２１が設けられることで、当該界面のＳｉに起因した特性劣化が効果的に抑えられる半導体装置１Ｂが実現される。

また、半導体装置１Ｂでは、上記図９の例に従い、半導体層２０における初期層２２の、界面層２１近傍の領域の全体又は一部に、界面層２１側から電子走行層２３側に向かう方向にＣの濃度が増加する領域が設けられてもよい。このような領域が設けられることで、基板１０の面１０ａと半導体層２０との界面に、電子走行層２３側からキャリア又は信号が伝搬することが、効果的に抑えられるようになる。

半導体装置１Ｂでは、Ｃ及びＦを含有する界面層２１が設けられることで、基板１０の面１０ａと半導体層２０との界面に偏析するＳｉの影響が抑えられる。界面に偏析するＳｉの影響を抑えるために、厚い高抵抗のバッファ層を設けることを要しない。半導体装置１Ｂでは、界面層２１を設けることで、半導体層２０の合計厚さを、例えば、５μｍ以下としても、界面に偏析するＳｉの影響が抑えられ、半導体層２０の形成に要する時間が長くなることが抑えられ、その量産性が高められる。

ここでは、半導体装置１Ｂの基板１０、界面層２１及び初期層２２に、Ｓｉ補償元素としてＣが含有される例を示したが、基板１０、界面層２１及び初期層２２には、Ｓｉ補償元素として、Ｃに加えて、ＦｅやＭｎ等の他の元素が更に含有されてもよい。但し、半導体装置１Ｂにおいて、基板１０に含有されるＳｉ補償元素はＣの積分濃度が最も高く、界面層２１に含有されるＳｉ補償元素はＣの積分濃度が最も高く、初期層２２に含有されるＳｉ補償元素はＣの積分濃度が最も高いものとする。このような構成であっても、基板１０、界面層２１及び初期層２２に含有される、Ｃを主体とするＳｉ補償元素により、基板１０と半導体層２０との界面に偏析するＳｉを補償することができる。更に、界面層２１に含有されるＦにより、界面に偏析するＳｉの量を低減し、Ｃを主体とするＳｉ補償元素の添加量を抑えることができる。これにより、比較的低濃度のＳｉ補償元素で、界面に偏析するＳｉを補償することができる。また、このような構成であっても、上記図８の例に従い、界面層２１のＳｉ補償元素の濃度を、界面のＳｉの濃度Ｎ_Ｓｉ以上で且つ５×１０^１８ｃｍ^－３以下の範囲に設定することが可能である。更にまた、上記図９の例に従い、基板１０の面１０ａと半導体層２０との界面層２１近傍の領域に、界面側から半導体層２０の面２０ａ側に向かう方向にＳｉ補償元素の濃度が増加する領域を設けることが可能である。

［第４の実施の形態］
図１１は第４の実施の形態に係る半導体装置の一例について説明する図である。図１１には第４の実施の形態に係る半導体装置の一例の要部断面図を模式的に示している。

図１１に示す半導体装置１Ｃは、ＨＥＭＴの一例である。半導体装置１Ｃは、基板１０にＳｉ補償元素としてＣが含有され、初期層２２にＳｉ補償元素としてＦｅが含有され、界面層２１にＳｉ補償元素としてＣ及びＦｅが含有された構成を有する。半導体装置１Ｃは、このような構成を有する点で、上記第２の実施の形態で述べたような、基板１０、界面層２１及び初期層２２に、Ｓｉ補償元素としてＦｅが含有された構成を有する半導体装置１Ａと相違する。

半導体装置１Ｃでは、Ｓｉ補償元素としてＣが含有され面１０ａにＦが導入された基板１０のその面１０ａに、ＭＯＣＶＤ法を用いて、Ｆｅを添加して界面層２１及び初期層２２が形成される。界面層２１の形成時、即ち、初期層２２の成長初期段階に、Ｃが添加されてもよい。界面層２１に含有されるＣには、基板１０の面１０ａに存在するもの、基板１０から拡散するもの、Ｃを添加して成長される初期層２２のもの、又はその初期層２２から拡散するものが含まれてもよい。

半導体装置１Ｃでは、基板１０にＳｉ補償元素としてＣが含有され、初期層２２にＳｉ補償元素としてＦｅが含有され、界面層２１にＳｉ補償元素としてＣ及びＦｅが含有され、界面層２１には更に、Ｓｉの付着及び偏析を抑えるＦが含有される。図１１には、便宜上、基板１０にＣが含有されることを［Ｃ］で表し、界面層２１にＣ、Ｆｅ及びＦが含有されることを［Ｃ，Ｆｅ，Ｆ］で表し、初期層２２にＦｅが含有されることを［Ｆｅ］で表している。

半導体装置１Ｃにおけるその他の構成及び形成方法は、上記半導体装置１Ａについて述べたのと同様とすることができる。
半導体装置１Ｃでは、基板１０の面１０ａと半導体層２０との界面に、Ｃ、Ｆｅ及びＦを含有する界面層２１が設けられる。界面層２１のＣ及びＦｅは、基板１０の面１０ａに付着してその面１０ａと半導体層２０との界面に偏析するＳｉよりも高濃度で含有される。従って、基板１０の面１０ａと半導体層２０との界面に偏析するＳｉを、界面層２１のＣ及びＦｅによって十分に補償し、半導体装置１Ｃの耐圧の低下、界面への信号の伝搬を抑えることができる。但し、電流コラプスを抑える観点では、界面層２１のＣ及びＦｅの合計濃度は、５×１０^１８ｃｍ^－３以下となるように設定されることが好ましい。

半導体装置１Ｃの界面層２１には、Ｃ及びＦｅに加え、Ｆが含有される。界面層２１のＦは、基板１０の面１０ａのダングリングボンドを終端する。そのため、基板１０の面１０ａと半導体層２０との界面に偏析するＳｉの量を低減し、界面に偏析するＳｉよりも高濃度で含有させるＣ及びＦｅの量を抑えることができる。従って、半導体層２０及びそれと基板１０の面１０ａとの界面に、過剰な量のＣ及びＦｅを添加することが不要になり、比較的低濃度のＣ及びＦｅで、電流コラプスの悪化、それによる半導体装置１Ｃの出力の低下を抑えることができる。半導体装置１Ｃでは、比較的低濃度のＣ及びＦｅで界面のＳｉを補償することができる。

基板１０の面１０ａと半導体層２０との界面に、Ｃ、Ｆｅ及びＦを含有する界面層２１が設けられることで、当該界面のＳｉに起因した特性劣化が効果的に抑えられる半導体装置１Ｃが実現される。

また、半導体装置１Ｃでは、上記図９の例に従い、半導体層２０における初期層２２の、界面層２１近傍の領域の全体又は一部に、界面層２１側から電子走行層２３側に向かう方向にＳｉ補償元素（例えばＦｅ）の濃度が増加する領域が設けられてもよい。このような領域が設けられることで、基板１０の面１０ａと半導体層２０との界面に、電子走行層２３側からキャリア又は信号が伝搬することが、効果的に抑えられるようになる。

半導体装置１Ｃでは、Ｃ、Ｆｅ及びＦを含有する界面層２１が設けられることで、基板１０の面１０ａと半導体層２０との界面に偏析するＳｉの影響が抑えられる。界面に偏析するＳｉの影響を抑えるために、厚い高抵抗のバッファ層を設けることを要しない。半導体装置１Ｃでは、界面層２１を設けることで、半導体層２０の合計厚さを、例えば、５μｍ以下としても、界面に偏析するＳｉの影響が抑えられ、半導体層２０の形成に要する時間が長くなることが抑えられ、その量産性が高められる。

ここでは、半導体装置１Ｃの基板１０にＳｉ補償元素としてＣが含有され、初期層２２にＳｉ補償元素としてＦｅが含有され、界面層２１にＳｉ補償元素としてＣ及びＦｅが含有される例を示した。このほか、基板１０には、Ｓｉ補償元素として、Ｃに加えて、ＦｅやＭｎ等の他の元素が更に含有されてもよい。初期層２２には、Ｓｉ補償元素として、Ｆｅに加えて、ＣやＭｎ等の他の元素が更に含有されてもよい。界面層２１には、Ｓｉ補償元素として、Ｃ及びＦｅに加えて、Ｍｎ等の他の元素が更に含有されてもよい。但し、半導体装置１Ｃにおいて、基板１０に含有されるＳｉ補償元素はＣの積分濃度が最も高く、初期層２２に含有されるＳｉ補償元素はＦｅの積分濃度が最も高く、界面層２１に含有されるＳｉ補償元素はＣ及びＦｅの積分濃度が最も高いものとする。このような構成であっても、基板１０に含有される、Ｃを主体とするＳｉ補償元素、初期層２２に含有される、Ｆｅを主体とするＳｉ補償元素、界面層２１に含有される、Ｃ及びＦｅを主体とするＳｉ補償元素により、基板１０と半導体層２０との界面に偏析するＳｉを補償することができる。更に、界面層２１に含有されるＦにより、界面に偏析するＳｉの量を低減し、Ｓｉ補償元素の添加量を抑えることができる。これにより、比較的低濃度のＳｉ補償元素で、界面に偏析するＳｉを補償することができる。また、このような構成であっても、上記図８の例に従い、界面層２１のＳｉ補償元素の濃度を、界面のＳｉの濃度Ｎ_Ｓｉ以上で且つ５×１０^１８ｃｍ^－３以下の範囲に設定することが可能である。更にまた、上記図９の例に従い、基板１０の面１０ａと半導体層２０との界面層２１近傍の領域に、界面側から半導体層２０の面２０ａ側に向かう方向にＳｉ補償元素の濃度が増加する領域を設けることが可能である。

［第５の実施の形態］
図１２は第５の実施の形態に係る半導体装置の一例について説明する図である。図１２には第５の実施の形態に係る半導体装置の一例の要部断面図を模式的に示している。

図１２に示す半導体装置１Ｄは、ＨＥＭＴの一例である。半導体装置１Ｄは、基板１０にＳｉ補償元素としてＦｅが含有され、初期層２２にＳｉ補償元素としてＣが含有され、界面層２１にＳｉ補償元素としてＦｅ及びＣが含有された構成を有する。半導体装置１Ｄは、このような構成を有する点で、上記第２の実施の形態で述べたような、基板１０、界面層２１及び初期層２２に、Ｓｉ補償元素としてＦｅが含有された構成を有する半導体装置１Ａと相違する。

半導体装置１Ｄでは、Ｓｉ補償元素としてＦｅが含有され面１０ａにＦが導入された基板１０のその面１０ａに、ＭＯＣＶＤ法を用いて、Ｃを添加して界面層２１及び初期層２２が形成される。界面層２１の形成時、即ち、初期層２２の成長初期段階に、Ｆｅが添加されてもよい。界面層２１に含有されるＦｅには、基板１０の面１０ａに存在するもの、基板１０から拡散するもの、Ｆｅを添加して成長される初期層２２のもの、又はその初期層２２から拡散するものが含まれてもよい。

半導体装置１Ｄでは、基板１０にＳｉ補償元素としてＦｅが含有され、初期層２２にＳｉ補償元素としてＣが含有され、界面層２１にＳｉ補償元素としてＦｅ及びＣが含有され、界面層２１には更に、Ｓｉの付着及び偏析を抑えるＦが含有される。図１２には、便宜上、基板１０にＦｅが含有されることを［Ｆｅ］で表し、界面層２１にＦｅ、Ｃ及びＦが含有されることを［Ｆｅ，Ｃ，Ｆ］で表し、初期層２２にＣが含有されることを［Ｃ］で表している。

半導体装置１Ｄにおけるその他の構成及び形成方法は、上記半導体装置１Ａについて述べたのと同様とすることができる。
半導体装置１Ｄでは、基板１０の面１０ａと半導体層２０との界面に、Ｆｅ、Ｃ及びＦを含有する界面層２１が設けられる。界面層２１のＦｅ及びＣは、基板１０の面１０ａに付着してその面１０ａと半導体層２０との界面に偏析するＳｉよりも高濃度で含有される。従って、基板１０の面１０ａと半導体層２０との界面に偏析するＳｉを、界面層２１のＦｅ及びＣによって十分に補償し、半導体装置１Ｄの耐圧の低下、界面への信号の伝搬を抑えることができる。但し、電流コラプスを抑える観点では、界面層２１のＦｅ及びＣの合計濃度は、５×１０^１８ｃｍ^－３以下となるように設定されることが好ましい。

半導体装置１Ｄの界面層２１には、Ｆｅ及びＣに加え、Ｆが含有される。界面層２１のＦは、基板１０の面１０ａのダングリングボンドを終端する。そのため、基板１０の面１０ａと半導体層２０との界面に偏析するＳｉの量を低減し、界面に偏析するＳｉよりも高濃度で含有させるＦｅ及びＣの量を抑えることができる。従って、半導体層２０及びそれと基板１０の面１０ａとの界面に、過剰な量のＦｅ及びＣを添加することが不要になり、比較的低濃度のＦｅ及びＣで、電流コラプスの悪化、それによる半導体装置１Ｄの出力の低下を抑えることができる。半導体装置１Ｄでは、比較的低濃度のＦｅ及びＣで界面のＳｉを補償することができる。

基板１０の面１０ａと半導体層２０との界面に、Ｆｅ、Ｃ及びＦを含有する界面層２１が設けられることで、当該界面のＳｉに起因した特性劣化が効果的に抑えられる半導体装置１Ｄが実現される。

また、半導体装置１Ｄでは、上記図９の例に従い、半導体層２０における初期層２２の、界面層２１近傍の領域の全体又は一部に、界面層２１側から電子走行層２３側に向かう方向にＳｉ補償元素（例えばＣ）の濃度が増加する領域が設けられてもよい。このような領域が設けられることで、基板１０の面１０ａと半導体層２０との界面に、電子走行層２３側からキャリア又は信号が伝搬することが、効果的に抑えられるようになる。

半導体装置１Ｄでは、Ｆｅ、Ｃ及びＦを含有する界面層２１が設けられることで、基板１０の面１０ａと半導体層２０との界面に偏析するＳｉの影響が抑えられる。界面に偏析するＳｉの影響を抑えるために、厚い高抵抗のバッファ層を設けることを要しない。半導体装置１Ｄでは、界面層２１を設けることで、半導体層２０の合計厚さを、例えば、５μｍ以下としても、界面に偏析するＳｉの影響が抑えられ、半導体層２０の形成に要する時間が長くなることが抑えられ、その量産性が高められる。

ここでは、半導体装置１Ｄの基板１０にＳｉ補償元素としてＦｅが含有され、初期層２２にＳｉ補償元素としてＣが含有され、界面層２１にＳｉ補償元素としてＦｅ及びＣが含有される例を示した。このほか、基板１０には、Ｓｉ補償元素として、Ｆｅに加えて、ＣやＭｎ等の他の元素が更に含有されてもよい。初期層２２には、Ｓｉ補償元素として、Ｃに加えて、ＦｅやＭｎ等の他の元素が更に含有されてもよい。界面層２１には、Ｓｉ補償元素として、Ｆｅ及びＣに加えて、Ｍｎ等の他の元素が更に含有されてもよい。但し、半導体装置１Ｄにおいて、基板１０に含有されるＳｉ補償元素はＦｅの積分濃度が最も高く、初期層２２に含有されるＳｉ補償元素はＣの積分濃度が最も高く、界面層２１に含有されるＳｉ補償元素はＦｅ及びＣの積分濃度が最も高いものとする。このような構成であっても、基板１０に含有される、Ｆｅを主体とするＳｉ補償元素、初期層２２に含有される、Ｃを主体とするＳｉ補償元素、界面層２１に含有される、Ｆｅ及びＣを主体とするＳｉ補償元素により、基板１０と半導体層２０との界面に偏析するＳｉを補償することができる。更に、界面層２１に含有されるＦにより、界面に偏析するＳｉの量を低減し、Ｓｉ補償元素の添加量を抑えることができる。これにより、比較的低濃度のＳｉ補償元素で、界面に偏析するＳｉを補償することができる。また、このような構成であっても、上記図８の例に従い、界面層２１のＳｉ補償元素の濃度を、界面のＳｉの濃度Ｎ_Ｓｉ以上で且つ５×１０^１８ｃｍ^－３以下の範囲に設定することが可能である。更にまた、上記図９の例に従い、基板１０の面１０ａと半導体層２０との界面層２１近傍の領域に、界面側から半導体層２０の面２０ａ側に向かう方向にＳｉ補償元素の濃度が増加する領域を設けることが可能である。

［第６の実施の形態］
図１３は第６の実施の形態に係る半導体装置の一例について説明する図である。図１３には第６の実施の形態に係る半導体装置の一例の要部断面図を模式的に示している。

図１３に示す半導体装置１Ｅは、ＨＥＭＴの一例である。半導体装置１Ｅは、基板１０にＳｉ補償元素としてＭｎが含有され、初期層２２にＳｉ補償元素としてＦｅが含有され、界面層２１にＳｉ補償元素としてＭｎ及びＦｅが含有された構成を有する。半導体装置１Ｅは、このような構成を有する点で、上記第２の実施の形態で述べたような、基板１０、界面層２１及び初期層２２に、Ｓｉ補償元素としてＦｅが含有された構成を有する半導体装置１Ａと相違する。

半導体装置１Ｅでは、Ｓｉ補償元素としてＭｎが含有され面１０ａにＦが導入された基板１０のその面１０ａに、ＭＯＣＶＤ法を用いて、Ｆｅを添加して界面層２１及び初期層２２が形成される。界面層２１の形成時、即ち、初期層２２の成長初期段階に、Ｍｎが添加されてもよい。界面層２１に含有されるＭｎには、基板１０の面１０ａに存在するもの、基板１０から拡散するもの、Ｍｎを添加して成長される初期層２２のもの、又はその初期層２２から拡散するものが含まれてもよい。

半導体装置１Ｅでは、基板１０にＳｉ補償元素としてＭｎが含有され、初期層２２にＳｉ補償元素としてＦｅが含有され、界面層２１にＳｉ補償元素としてＭｎ及びＦｅが含有され、界面層２１には更に、Ｓｉの付着及び偏析を抑えるＦが含有される。図１３には、便宜上、基板１０にＭｎが含有されることを［Ｍｎ］で表し、界面層２１にＭｎ、Ｆｅ及びＦが含有されることを［Ｍｎ，Ｆｅ，Ｆ］で表し、初期層２２にＦｅが含有されることを［Ｆｅ］で表している。

半導体装置１Ｅにおけるその他の構成及び形成方法は、上記半導体装置１Ａについて述べたのと同様とすることができる。
半導体装置１Ｅでは、基板１０の面１０ａと半導体層２０との界面に、Ｍｎ、Ｆｅ及びＦを含有する界面層２１が設けられる。界面層２１のＭｎ及びＦｅは、基板１０の面１０ａに付着してその面１０ａと半導体層２０との界面に偏析するＳｉよりも高濃度で含有される。従って、基板１０の面１０ａと半導体層２０との界面に偏析するＳｉを、界面層２１のＭｎ及びＦｅによって十分に補償し、半導体装置１Ｅの耐圧の低下、界面への信号の伝搬を抑えることができる。但し、電流コラプスを抑える観点では、界面層２１のＭｎ及びＦｅの合計濃度は、５×１０^１８ｃｍ^－３以下となるように設定されることが好ましい。

半導体装置１Ｅの界面層２１には、Ｍｎ及びＦｅに加え、Ｆが含有される。界面層２１のＦは、基板１０の面１０ａのダングリングボンドを終端する。そのため、基板１０の面１０ａと半導体層２０との界面に偏析するＳｉの量を低減し、界面に偏析するＳｉよりも高濃度で含有させるＭｎ及びＦｅの量を抑えることができる。従って、半導体層２０及びそれと基板１０の面１０ａとの界面に、過剰な量のＭｎ及びＦｅを添加することが不要になり、比較的低濃度のＭｎ及びＦｅで、電流コラプスの悪化、それによる半導体装置１Ｅの出力の低下を抑えることができる。半導体装置１Ｅでは、比較的低濃度のＭｎ及びＦｅで界面のＳｉを補償することができる。

基板１０の面１０ａと半導体層２０との界面に、Ｍｎ、Ｆｅ及びＦを含有する界面層２１が設けられることで、当該界面のＳｉに起因した特性劣化が効果的に抑えられる半導体装置１Ｅが実現される。

また、半導体装置１Ｅでは、上記図９の例に従い、半導体層２０における初期層２２の、界面層２１近傍の領域の全体又は一部に、界面層２１側から電子走行層２３側に向かう方向にＳｉ補償元素（例えばＦｅ）の濃度が増加する領域が設けられてもよい。このような領域が設けられることで、基板１０の面１０ａと半導体層２０との界面に、電子走行層２３側からキャリア又は信号が伝搬することが、効果的に抑えられるようになる。

半導体装置１Ｅでは、Ｍｎ、Ｆｅ及びＦを含有する界面層２１が設けられることで、基板１０の面１０ａと半導体層２０との界面に偏析するＳｉの影響が抑えられる。界面に偏析するＳｉの影響を抑えるために、厚い高抵抗のバッファ層を設けることを要しない。半導体装置１Ｅでは、界面層２１を設けることで、半導体層２０の合計厚さを、例えば、５μｍ以下としても、界面に偏析するＳｉの影響が抑えられ、半導体層２０の形成に要する時間が長くなることが抑えられ、その量産性が高められる。

ここでは、半導体装置１Ｅの基板１０にＳｉ補償元素としてＭｎが含有され、初期層２２にＳｉ補償元素としてＦｅが含有され、界面層２１にＳｉ補償元素としてＭｎ及びＦｅが含有される例を示した。このほか、基板１０には、Ｓｉ補償元素として、Ｍｎに加えて、ＦｅやＣ等の他の元素が更に含有されてもよい。初期層２２には、Ｓｉ補償元素として、Ｆｅに加えて、ＣやＭｎ等の他の元素が更に含有されてもよい。界面層２１には、Ｓｉ補償元素として、Ｍｎ及びＦｅに加えて、Ｃ等の他の元素が更に含有されてもよい。但し、半導体装置１Ｅにおいて、基板１０に含有されるＳｉ補償元素はＭｎの積分濃度が最も高く、初期層２２に含有されるＳｉ補償元素はＦｅの積分濃度が最も高く、界面層２１に含有されるＳｉ補償元素はＭｎ及びＦｅの積分濃度が最も高いものとする。このような構成であっても、基板１０に含有される、Ｍｎを主体とするＳｉ補償元素、初期層２２に含有される、Ｆｅを主体とするＳｉ補償元素、界面層２１に含有される、Ｍｎ及びＦｅを主体とするＳｉ補償元素により、基板１０と半導体層２０との界面に偏析するＳｉを補償することができる。更に、界面層２１に含有されるＦにより、界面に偏析するＳｉの量を低減し、Ｓｉ補償元素の添加量を抑えることができる。これにより、比較的低濃度のＳｉ補償元素で、界面に偏析するＳｉを補償することができる。また、このような構成であっても、上記図８の例に従い、界面層２１のＳｉ補償元素の濃度を、界面のＳｉの濃度Ｎ_Ｓｉ以上で且つ５×１０^１８ｃｍ^－３以下の範囲に設定することが可能である。更にまた、上記図９の例に従い、基板１０の面１０ａと半導体層２０との界面層２１近傍の領域に、界面側から半導体層２０の面２０ａ側に向かう方向にＳｉ補償元素の濃度が増加する領域を設けることが可能である。

尚、上記の例に従い、基板１０、界面層２１及び初期層２２に、Ｓｉ補償元素としてＭｎが主体で含有された構成を有する半導体装置を得ることもできる。
また、上記の例に従い、基板１０にＳｉ補償元素としてＦｅが主体で含有され、初期層２２にＳｉ補償元素としてＭｎが主体で含有され、界面層２１にＳｉ補償元素としてＦｅ及びＭｎが主体で含有された構成を有する半導体装置を得ることもできる。

また、上記の例に従い、基板１０にＳｉ補償元素としてＭｎが主体で含有され、初期層２２にＳｉ補償元素としてＣが主体で含有され、界面層２１にＳｉ補償元素としてＭｎ及びＣが主体で含有された構成を有する半導体装置を得ることもできる。

また、上記の例に従い、基板１０にＳｉ補償元素としてＣが主体で含有され、初期層２２にＳｉ補償元素としてＭｎが主体で含有され、界面層２１にＳｉ補償元素としてＣ及びＭｎが主体で含有された構成を有する半導体装置を得ることもできる。

以上の説明では、基板１０及び半導体層２０に窒化物半導体を用いる例を示したが、上記のような基板１０、界面層２１及び初期層２２を用いる手法は、基板１０及び半導体層２０に、他の半導体、化合物半導体を用いる場合にも、同様に適用可能である。このような場合にも、上記同様、基板１０の面１０ａとその上に設けられる半導体層２０との界面に偏析するＳｉを、半導体層２０を厚くすることなく、比較的低濃度のＳｉ補償元素で補償することが可能になる。

以上、第１～第６の実施の形態について説明した。
上記第１～第６の実施の形態で述べたような構成を有する半導体装置１，１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｅ等は、各種電子装置に適用することができる。一例として、上記のような構成を有する半導体装置を、半導体パッケージ、力率改善回路、電源装置及び増幅器に適用する場合について、以下に説明する。

［第７の実施の形態］
ここでは、上記のような構成を有する半導体装置の、半導体パッケージへの適用例を、第７の実施の形態として説明する。

図１４は第７の実施の形態に係る半導体パッケージの一例について説明する図である。図１４には第７の実施の形態に係る半導体パッケージの一例の要部平面図を模式的に示している。

図１４に示す半導体パッケージ２００は、ディスクリートパッケージの一例である。半導体パッケージ２００は、上記第２の実施の形態で述べた半導体装置１Ａ（図３等）、半導体装置１Ａが搭載されたリードフレーム２１０、及びそれらを封止する樹脂２２０を含む。

半導体装置１Ａは、例えば、リードフレーム２１０のダイパッド２１０ａ上にダイアタッチ材等（図示せず）を用いて搭載される。半導体装置１Ａには、上記ゲート電極３０と接続されたパッド３０ａ、ソース電極４０と接続されたパッド４０ａ、及びドレイン電極５０と接続されたパッド５０ａが設けられる。パッド３０ａ、パッド４０ａ及びパッド５０ａはそれぞれ、Ａｕ、Ａｌ等のワイヤ２３０を用いてリードフレーム２１０のゲートリード２１１、ソースリード２１２及びドレインリード２１３に接続される。ゲートリード２１１、ソースリード２１２及びドレインリード２１３の各一部が露出するように、リードフレーム２１０とそれに搭載された半導体装置１Ａ及びそれらを接続するワイヤ２３０が、樹脂２２０で封止される。

半導体装置１Ａの、ゲート電極３０と接続されたパッド３０ａ及びドレイン電極５０と接続されたパッド５０ａが設けられる面とは反対側の面に、ソース電極４０と接続された外部接続用電極が設けられてもよい。当該外部接続用電極を、ソースリード２１２に繋がるダイパッド２１０ａに、半田等の導電性接合材を用いて接続してもよい。

例えば、上記第２の実施の形態で述べた半導体装置１Ａが用いられ、このような構成を有する半導体パッケージ２００が得られる。
上記のように、半導体装置１Ａでは、基板１０の面１０ａと半導体層２０との界面に、Ｓｉ補償元素及びＦを含有する界面層２１が設けられる。界面層２１のＳｉ補償元素は、基板１０の面１０ａと半導体層２０との界面に偏析するＳｉよりも高濃度で含有される。従って、界面に偏析するＳｉを、界面層２１のＳｉ補償元素によって十分に補償し、耐圧の低下、界面への信号の伝搬を抑えることができる。界面層２１には、Ｓｉ補償元素に加え、Ｆが含有される。界面層２１のＦは、基板１０の面１０ａのダングリングボンドを終端し、界面に偏析するＳｉの量を低減する。従って、界面に偏析するＳｉよりも高濃度で含有させるＳｉ補償元素の量を抑え、比較的低濃度のＳｉ補償元素で、電流コラプスの悪化、それによる出力の低下を抑えることができる。半導体装置１Ａでは、比較的低濃度のＳｉ補償元素で界面のＳｉを補償することができる。界面層２１により、基板１０の面１０ａと半導体層２０との界面に偏析するＳｉに起因した特性劣化が効果的に抑えられる半導体装置１Ａが実現される。このような半導体装置１Ａが用いられ、高性能の半導体パッケージ２００が実現される。

ここでは、半導体装置１Ａを例にしたが、他の半導体装置１，１Ｂ，１Ｃ，１Ｄ，１Ｅ等を用いて同様に半導体パッケージを得ることが可能である。
［第８の実施の形態］
ここでは、上記のような構成を有する半導体装置の、力率改善回路への適用例を、第８の実施の形態として説明する。

図１５は第８の実施の形態に係る力率改善回路の一例について説明する図である。図１５には第８の実施の形態に係る力率改善回路の一例の等価回路図を示している。
図１５に示す力率改善（Power Factor Correction；ＰＦＣ）回路３００は、スイッチ素子３１０、ダイオード３２０、チョークコイル３３０、コンデンサ３４０、コンデンサ３５０、ダイオードブリッジ３６０及び交流電源３７０（ＡＣ）を含む。

ＰＦＣ回路３００において、スイッチ素子３１０のドレイン電極と、ダイオード３２０のアノード端子及びチョークコイル３３０の一端子とが接続される。スイッチ素子３１０のソース電極と、コンデンサ３４０の一端子及びコンデンサ３５０の一端子とが接続される。コンデンサ３４０の他端子とチョークコイル３３０の他端子とが接続される。コンデンサ３５０の他端子とダイオード３２０のカソード端子とが接続される。また、スイッチ素子３１０のゲート電極には、ゲートドライバが接続される。コンデンサ３４０の両端子間には、ダイオードブリッジ３６０を介して交流電源３７０が接続され、コンデンサ３５０の両端子間から直流電源（ＤＣ）が取り出される。

例えば、このような構成を有するＰＦＣ回路３００のスイッチ素子３１０に、上記半導体装置１，１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｅ等が用いられる。
上記のように、半導体装置１，１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｅ等では、基板１０の面１０ａと半導体層２０との界面に、Ｓｉ補償元素及びＦを含有する界面層２１が設けられる。界面層２１のＳｉ補償元素は、基板１０の面１０ａと半導体層２０との界面に偏析するＳｉよりも高濃度で含有される。従って、界面に偏析するＳｉを、界面層２１のＳｉ補償元素によって十分に補償し、耐圧の低下、界面への信号の伝搬を抑えることができる。界面層２１には、Ｓｉ補償元素に加え、Ｆが含有される。界面層２１のＦは、基板１０の面１０ａのダングリングボンドを終端し、界面に偏析するＳｉの量を低減する。従って、界面に偏析するＳｉよりも高濃度で含有させるＳｉ補償元素の量を抑え、比較的低濃度のＳｉ補償元素で、電流コラプスの悪化、それによる出力の低下を抑えることができる。半導体装置１，１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｅ等では、比較的低濃度のＳｉ補償元素で界面のＳｉを補償することができる。界面層２１により、基板１０の面１０ａと半導体層２０との界面に偏析するＳｉに起因した特性劣化が効果的に抑えられる半導体装置１，１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｅ等が実現される。このような半導体装置１，１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｅ等が用いられ、高性能のＰＦＣ回路３００が実現される。

［第９の実施の形態］
ここでは、上記のような構成を有する半導体装置の、電源装置への適用例を、第９の実施の形態として説明する。

図１６は第９の実施の形態に係る電源装置の一例について説明する図である。図１６には第９の実施の形態に係る電源装置の一例の等価回路図を示している。
図１６に示す電源装置４００は、一次側回路４１０及び二次側回路４２０、並びに一次側回路４１０と二次側回路４２０との間に設けられるトランス４３０を含む。

一次側回路４１０には、上記第８の実施の形態で述べたようなＰＦＣ回路３００、及びＰＦＣ回路３００のコンデンサ３５０の両端子間に接続されたインバータ回路、例えば、フルブリッジインバータ回路４４０が含まれる。フルブリッジインバータ回路４４０には、複数、ここでは一例として４つのスイッチ素子４４１、スイッチ素子４４２、スイッチ素子４４３及びスイッチ素子４４４が含まれる。

二次側回路４２０には、複数、ここでは一例として３つのスイッチ素子４２１、スイッチ素子４２２及びスイッチ素子４２３が含まれる。
例えば、このような構成を有する電源装置４００の、一次側回路４１０に含まれるＰＦＣ回路３００のスイッチ素子３１０、及びフルブリッジインバータ回路４４０のスイッチ素子４４１～４４４に、上記半導体装置１，１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｅ等が用いられる。例えば、電源装置４００の、二次側回路４２０のスイッチ素子４２１～４２３には、シリコンを用いた通常のＭＩＳ（Metal Insulator Semiconductor）型ＦＥＴが用いられる。

上記のように、半導体装置１，１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｅ等では、基板１０の面１０ａと半導体層２０との界面に、Ｓｉ補償元素及びＦを含有する界面層２１が設けられる。界面層２１のＳｉ補償元素は、基板１０の面１０ａと半導体層２０との界面に偏析するＳｉよりも高濃度で含有される。従って、界面に偏析するＳｉを、界面層２１のＳｉ補償元素によって十分に補償し、耐圧の低下、界面への信号の伝搬を抑えることができる。界面層２１には、Ｓｉ補償元素に加え、Ｆが含有される。界面層２１のＦは、基板１０の面１０ａのダングリングボンドを終端し、界面に偏析するＳｉの量を低減する。従って、界面に偏析するＳｉよりも高濃度で含有させるＳｉ補償元素の量を抑え、比較的低濃度のＳｉ補償元素で、電流コラプスの悪化、それによる出力の低下を抑えることができる。半導体装置１，１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｅ等では、比較的低濃度のＳｉ補償元素で界面のＳｉを補償することができる。界面層２１により、基板１０の面１０ａと半導体層２０との界面に偏析するＳｉに起因した特性劣化が効果的に抑えられる半導体装置１，１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｅ等が実現される。このような半導体装置１，１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｅ等が用いられ、高性能の電源装置４００が実現される。

［第１０の実施の形態］
ここでは、上記のような構成を有する半導体装置の、増幅器への適用例を、第１０の実施の形態として説明する。

図１７は第１０の実施の形態に係る増幅器の一例について説明する図である。図１７には第１０の実施の形態に係る増幅器の一例の等価回路図を示している。
図１７に示す増幅器５００は、デジタルプレディストーション回路５１０、ミキサー５２０、ミキサー５３０及びパワーアンプ５４０を含む。

デジタルプレディストーション回路５１０は、入力信号の非線形歪みを補償する。ミキサー５２０は、非線形歪みが補償された入力信号ＳＩと交流信号とをミキシングする。パワーアンプ５４０は、入力信号ＳＩが交流信号とミキシングされた信号を増幅する。増幅器５００では、例えば、スイッチの切り替えにより、出力信号ＳＯをミキサー５３０で交流信号とミキシングしてデジタルプレディストーション回路５１０に送出することができる。増幅器５００は、高周波増幅器、高出力増幅器として使用することができる。

このような構成を有する増幅器５００のパワーアンプ５４０に、上記半導体装置１，１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｅ等が用いられる。
上記のように、半導体装置１，１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｅ等では、基板１０の面１０ａと半導体層２０との界面に、Ｓｉ補償元素及びＦを含有する界面層２１が設けられる。界面層２１のＳｉ補償元素は、基板１０の面１０ａと半導体層２０との界面に偏析するＳｉよりも高濃度で含有される。従って、界面に偏析するＳｉを、界面層２１のＳｉ補償元素によって十分に補償し、耐圧の低下、界面への信号の伝搬を抑えることができる。界面層２１には、Ｓｉ補償元素に加え、Ｆが含有される。界面層２１のＦは、基板１０の面１０ａのダングリングボンドを終端し、界面に偏析するＳｉの量を低減する。従って、界面に偏析するＳｉよりも高濃度で含有させるＳｉ補償元素の量を抑え、比較的低濃度のＳｉ補償元素で、電流コラプスの悪化、それによる出力の低下を抑えることができる。半導体装置１，１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｅ等では、比較的低濃度のＳｉ補償元素で界面のＳｉを補償することができる。界面層２１により、基板１０の面１０ａと半導体層２０との界面に偏析するＳｉに起因した特性劣化が効果的に抑えられる半導体装置１，１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｅ等が実現される。このような半導体装置１，１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｅ等が用いられ、高性能の増幅器５００が実現される。

上記半導体装置１，１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｅ等を適用した各種電子装置（上記第７～第１０の実施の形態で述べた半導体パッケージ２００、ＰＦＣ回路３００、電源装置４００及び増幅器５００等）は、各種電子機器又は電子装置に搭載することができる。例えば、コンピュータ（パーソナルコンピュータ、スーパーコンピュータ、サーバ等）、スマートフォン、携帯電話、タブレット端末、センサ、カメラ、オーディオ機器、測定装置、検査装置、製造装置、送信器、受信器、レーダー装置といった、各種電子機器又は電子装置に搭載することが可能である。

以上説明した実施の形態に関し、更に以下の付記を開示する。
（付記１） 基板と、
前記基板の第１面に設けられる半導体層と
を含み、
前記半導体層は、前記基板の前記第１面との界面に、シリコンを補償する元素と、フッ素とを含有する界面層を有し、
前記界面層における前記シリコンの濃度が、前記界面層における前記元素の濃度よりも低いことを特徴とする半導体装置。

（付記２） 前記フッ素は、前記基板の前記第１面におけるダングリングボンドを終端することを特徴とする付記１に記載の半導体装置。
（付記３） 前記元素は、鉄、炭素及びマンガンのうちの少なくとも１種を含有することを特徴とする付記１又は２に記載の半導体装置。

（付記４） 前記界面層における前記元素の濃度は、５×１０^１８ｃｍ^－３以下であることを特徴とする付記１乃至３のいずれかに記載の半導体装置。
（付記５） 前記半導体層は、前記界面層側に、前記元素を含有する領域であって、前記界面層から、前記半導体層の前記界面層側とは反対側の第２面に向かう方向に、前記元素の濃度が増加する前記領域を有することを特徴とする付記１乃至４のいずれかに記載の半導体装置。

（付記６） 前記半導体層は、
前記界面層側に設けられる初期層と、
前記初期層の、前記界面層側とは反対側に設けられる電子走行層と、
前記電子走行層の、前記初期層側とは反対側に設けられる電子供給層と
を含み、
前記元素は、前記基板、前記界面層及び前記初期層に含有されることを特徴とする付記１乃至５のいずれかに記載の半導体装置。

（付記７） 前記元素として、前記基板及び前記初期層に、同種の第１元素が含有され、前記界面層に、前記第１元素が含有されることを特徴とする付記６に記載の半導体装置。

（付記８） 前記元素として、前記基板及び前記初期層に、互いに異種の第２元素及び第３元素がそれぞれ含有され、前記界面層に、前記第２元素及び前記第３元素が含有されることを特徴とする付記６に記載の半導体装置。

（付記９） 前記基板及び前記半導体層に窒化物半導体が用いられることを特徴とする付記１乃至８のいずれかに記載の半導体装置。
（付記１０） 基板の第１面に半導体層を形成する工程と、
前記半導体層の、前記基板の前記第１面との界面に、シリコンを補償する元素と、フッ素とを含有する界面層を形成する工程と
を含み、
前記界面層における前記シリコンの濃度が、前記界面層における前記元素の濃度よりも低いことを特徴とする半導体装置の製造方法。

（付記１１） 前記半導体層を形成する前に、前記基板の前記第１面におけるダングリングボンドを前記フッ素で終端し、
前記フッ素で終端された前記基板の前記第１面に、前記元素を添加して前記半導体層を形成することによって、前記界面層を形成することを特徴とする付記１０に記載の半導体装置の製造方法。

（付記１２） 前記半導体層を形成する前の前記基板の前記第１面を、前記フッ素を含有する環境に曝すことによって、前記第１面におけるダングリングボンドを前記フッ素で終端することを特徴とする付記１１に記載の半導体装置の製造方法。

（付記１３） 基板と、
前記基板の第１面に設けられる半導体層と
を含み、
前記半導体層は、前記基板の前記第１面との界面に、シリコンを補償する元素と、フッ素とを含有する界面層を有し、
前記界面層における前記シリコンの濃度が、前記界面層における前記元素の濃度よりも低い半導体装置を備えることを特徴とする電子装置。

１，１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｅ 半導体装置
１ａ ２ＤＥＧ
１０ 基板
１０ａ，２０ａ，２２ａ，２３ａ，２４ａ，２５ａ 面
２０ 半導体層
２１ 界面層
２２ 初期層
２３ 電子走行層
２４ 電子供給層
２５ キャップ層
３０ ゲート電極
３０ａ，４０ａ，５０ａ パッド
４０ ソース電極
５０ ドレイン電極
６０ パッシベーション層
６０ａ 開口部
７０ 環境
２００ 半導体パッケージ
２１０ リードフレーム
２１０ａ ダイパッド
２１１ ゲートリード
２１２ ソースリード
２１３ ドレインリード
２２０ 樹脂
２３０ ワイヤ
３００ ＰＦＣ回路
３１０，４２１，４２２，４２３，４４１，４４２，４４３，４４４ スイッチ素子
３２０ ダイオード
３３０ チョークコイル
３４０，３５０ コンデンサ
３６０ ダイオードブリッジ
３７０ 交流電源
４００ 電源装置
４１０ 一次側回路
４２０ 二次側回路
４３０ トランス
４４０ フルブリッジインバータ回路
５００ 増幅器
５１０ デジタルプレディストーション回路
５２０，５３０ ミキサー
５４０ パワーアンプ
ＡＲ 領域

Claims (8)

1. 基板と、
   前記基板の第１面に設けられる半導体層と
   を含み、
   前記半導体層は、前記基板の前記第１面との界面に、シリコンを補償する元素と、フッ素とを含有する界面層を有し、
   前記界面層における前記シリコンの濃度が、前記界面層における前記元素の濃度よりも低く、
   前記半導体層は、
   前記界面層の、前記基板側とは反対側に設けられる初期層と、
   前記初期層の、前記界面層側とは反対側に設けられる電子走行層と、
   前記電子走行層の、前記初期層側とは反対側に設けられる電子供給層と
   を含み、
   前記元素は、前記基板、前記界面層及び前記初期層に含有されることを特徴とする半導体装置。
2. 前記界面層における前記元素の濃度は、５×１０^１８ｃｍ^－３以下であることを特徴とする請求項１に記載の半導体装置。
3. 前記半導体層は、前記界面層側に、前記元素を含有する領域であって、前記界面層から、前記半導体層の前記界面層側とは反対側の第２面に向かう方向に、前記元素の濃度が増加する前記領域を有することを特徴とする請求項１又は２に記載の半導体装置。
4. 前記元素として、前記基板及び前記初期層に、同種の第１元素が含有され、前記界面層に、前記第１元素が含有されることを特徴とする請求項１乃至３のいずれかに記載の半導体装置。
5. 前記元素として、前記基板及び前記初期層に、互いに異種の第２元素及び第３元素がそれぞれ含有され、前記界面層に、前記第２元素及び前記第３元素が含有されることを特徴とする請求項１乃至３のいずれかに記載の半導体装置。
6. 基板の第１面に半導体層を形成する工程と、
   前記半導体層の、前記基板の前記第１面との界面に、シリコンを補償する元素と、フッ素とを含有する界面層を形成する工程と
   を含み、
   前記界面層における前記シリコンの濃度が、前記界面層における前記元素の濃度よりも低く、
   前記半導体層は、
   前記界面層の、前記基板側とは反対側に設けられる初期層と、
   前記初期層の、前記界面層側とは反対側に設けられる電子走行層と、
   前記電子走行層の、前記初期層側とは反対側に設けられる電子供給層と
   を含み、
   前記元素は、前記基板、前記界面層及び前記初期層に含有されることを特徴とする半導体装置の製造方法。
7. 前記半導体層を形成する前に、前記基板の前記第１面におけるダングリングボンドを前記フッ素で終端し、
   前記フッ素で終端された前記基板の前記第１面に、前記元素を添加して前記半導体層を形成することによって、前記界面層を形成することを特徴とする請求項６に記載の半導体装置の製造方法。
8. 基板と、
   前記基板の第１面に設けられる半導体層と
   を含み、
   前記半導体層は、前記基板の前記第１面との界面に、シリコンを補償する元素と、フッ素とを含有する界面層を有し、
   前記界面層における前記シリコンの濃度が、前記界面層における前記元素の濃度よりも低い半導体装置を備えることを特徴とする電子装置。