JP7724685B2 - Protection Relay System - Google Patents
Protection Relay SystemInfo
- Publication number
- JP7724685B2 JP7724685B2 JP2021181953A JP2021181953A JP7724685B2 JP 7724685 B2 JP7724685 B2 JP 7724685B2 JP 2021181953 A JP2021181953 A JP 2021181953A JP 2021181953 A JP2021181953 A JP 2021181953A JP 7724685 B2 JP7724685 B2 JP 7724685B2
- Authority
- JP
- Japan
- Prior art keywords
- master
- synchronization
- time
- sub
- slave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
Description
本開示は、保護リレーシステムに関する。 This disclosure relates to a protective relay system.
電力系統には保護リレーシステムが設けられている。保護リレーシステムは、様々な用途に適用され、例えば、送電線保護リレーシステムが知られている。送電線保護リレーシステムは、送電線および母線の事故を検出した場合に事故区間を切り離す。送電線保護リレーシステムにおいては、送電線区間の各端子にリレー装置が配置されている。各リレー装置は電気量データを計測して、電気量データを含む通信フレームを他のリレー装置との間で送受信する。 Power systems are equipped with protective relay systems. Protective relay systems are used for a variety of purposes; for example, transmission line protective relay systems are well known. A transmission line protective relay system isolates the faulted section when it detects a fault on a transmission line or bus. In a transmission line protective relay system, a relay device is installed at each terminal of the transmission line section. Each relay device measures electrical quantity data and sends and receives communication frames containing the electrical quantity data to and from other relay devices.
例えば、特開2011-200100号公報(特許文献1)は、複数のユニット間で伝送された系統電流情報から電力系統の事故を検出するリレー演算を行なう保護リレーシステムを開示している。複数のユニットは、電気角の期間を伝送の対象となるデータごとに複数のスロットに分割する。複数のスロットは、系統電流情報を複数のユニット間で伝送される第1のスロットと、サンプリング時刻の同期信号が伝送される第2のスロットとを含む。 For example, Japanese Patent Application Laid-Open Publication No. 2011-200100 (Patent Document 1) discloses a protective relay system that performs relay calculations to detect faults in a power system from system current information transmitted between multiple units. The multiple units divide the electrical angle period into multiple slots for each piece of data to be transmitted. The multiple slots include a first slot in which system current information is transmitted between the multiple units, and a second slot in which a sampling time synchronization signal is transmitted.
上記のような保護リレーシステムにおいて、各端子に配置されたリレー装置は、時刻信号を送出するマスタ、あるいは、時刻信号を受信して時刻修正するスレーブとして機能する。何らかの理由で、マスタとしての機能を、あるリレー装置から他のリレー装置に切り替える場合、一旦、システムの運用を停止しなければならないという問題がある。特許文献1では、このような課題に対する解決手段を教示ないし示唆するものではない。 In a protective relay system like the one described above, the relay devices located at each terminal function as either a master that sends out a time signal, or a slave that receives the time signal and adjusts the time. If, for some reason, the master function needs to be switched from one relay device to another, the system operation must be temporarily stopped. Patent Document 1 does not teach or suggest a solution to this problem.
本開示のある局面における目的は、マスタとしての機能を、あるリレー装置から他のリレー装置に切り替える場合に、保護リレーシステムの運用を適切に継続することが可能な技術を提供することである。 An object of one aspect of the present disclosure is to provide technology that enables proper continuation of operation of a protection relay system when switching the master function from one relay device to another.
ある実施の形態に従うと、複数のリレー装置を備える保護リレーシステムが提供される。複数のリレー装置は、マスタと、サブマスタと、1以上のスレーブとを含む。マスタは、マスタのサンプリングタイミングでサンプリングされた第1電気量データをサブマスタおよび1以上のスレーブに送信する第1電気量通信部と、第1時刻同期データをサブマスタおよび1以上のスレーブに送信する第1同期データ通信部とを含む。サブマスタは、サブマスタのサンプリングタイミングでサンプリングされた第2電気量データをマスタおよび1以上のスレーブに送信する第2電気量通信部と、第2時刻同期データを1以上のスレーブに送信する第2同期データ通信部とを含む。1以上のスレーブの各々は、当該スレーブのサンプリングタイミングでサンプリングされた第3電気量データをマスタおよびサブマスタに送信する第3電気量通信部と、第1時刻同期データに基づく第1同期演算、および第2時刻同期データに基づく第2同期演算を実行する時刻同期部とを含む。1以上のスレーブの各々の時刻同期部は、マスタ、サブマスタおよび1以上のスレーブを含むグループからマスタが離脱していない場合、第1同期演算の結果に基づいて、当該スレーブのサンプリングタイミングをマスタのサンプリングタイミングに同期させる第1同期処理を実行し、グループからマスタが離脱した場合、第2同期演算の結果に基づいて、スレーブのサンプリングタイミングをサブマスタのサンプリングタイミングに同期させる第2同期処理を実行する。 According to one embodiment, a protection relay system is provided that includes multiple relay devices. The multiple relay devices include a master, a sub-master, and one or more slaves. The master includes a first electrical quantity communication unit that transmits first electrical quantity data sampled at the master's sampling timing to the sub-master and one or more slaves, and a first synchronization data communication unit that transmits first time synchronization data to the sub-master and one or more slaves. The sub-master includes a second electrical quantity communication unit that transmits second electrical quantity data sampled at the sub-master's sampling timing to the master and one or more slaves, and a second synchronization data communication unit that transmits the second time synchronization data to the one or more slaves. Each of the one or more slaves includes a third electrical quantity communication unit that transmits third electrical quantity data sampled at the slave's sampling timing to the master and the sub-master, and a time synchronization unit that performs a first synchronization calculation based on the first time synchronization data and a second synchronization calculation based on the second time synchronization data. If the master has not left the group including the master, sub-master, and one or more slaves, the time synchronization unit of each of the one or more slaves executes a first synchronization process to synchronize the sampling timing of the slave with the sampling timing of the master based on the result of the first synchronization calculation, and if the master has left the group, executes a second synchronization process to synchronize the sampling timing of the slave with the sampling timing of the sub-master based on the result of the second synchronization calculation.
他の実施の形態に従う保護リレーシステムは、複数のリレー装置と、第1同期装置および第2同期装置とを備える。第1同期装置は、第1時刻同期データを第2同期装置および複数のリレー装置に送信する。第2同期装置は、第2時刻同期データを複数のリレー装置に送信する。複数のリレー装置の各々は、当該リレー装置のサンプリングタイミングでサンプリングされた電気量データを他のリレー装置に送信する電気量通信部と、第1時刻同期データに基づく第1同期演算、および第2時刻同期データに基づく第2同期演算を実行する時刻同期部とを含む。複数のリレー装置の各々の時刻同期部は、複数のリレー装置、第1同期装置および第2同期装置を含むグループから第1同期装置が離脱していない場合、第1同期演算の結果に基づいて、当該リレー装置のサンプリングタイミングを第1同期装置の時刻に同期させる第1同期処理を実行し、第1同期装置がグループから離脱した場合、第2同期演算の結果に基づいて、当該リレー装置のサンプリングタイミングを第2同期装置の時刻に同期させる第2同期処理を実行する。 A protection relay system according to another embodiment includes multiple relay devices, a first synchronizer, and a second synchronizer. The first synchronizer transmits first time synchronization data to the second synchronizer and the multiple relay devices. The second synchronizer transmits second time synchronization data to the multiple relay devices. Each of the multiple relay devices includes an electrical quantity communication unit that transmits electrical quantity data sampled at the sampling timing of the relay device to other relay devices, and a time synchronization unit that performs a first synchronization calculation based on the first time synchronization data and a second synchronization calculation based on the second time synchronization data. If the first synchronization device has not left a group including the multiple relay devices, the first synchronization device, and the second synchronization device, the time synchronization unit of each of the multiple relay devices performs a first synchronization process to synchronize the sampling timing of the relay device with the time of the first synchronizer based on the result of the first synchronization calculation. If the first synchronization device has left the group, the time synchronization unit performs a second synchronization process to synchronize the sampling timing of the relay device with the time of the second synchronizer based on the result of the second synchronization calculation.
本開示によると、マスタとしての機能を、あるリレー装置から他のリレー装置に切り替える場合に、保護リレーシステムの運用を継続することができる。 According to the present disclosure, when the master function is switched from one relay device to another, the operation of the protection relay system can be continued.
以下、図面を参照しつつ、本発明の実施の形態について説明する。以下の説明では、同一の部品には同一の符号を付してある。それらの名称および機能も同じである。したがって、それらについての詳細な説明は繰り返さない。 Embodiments of the present invention will now be described with reference to the drawings. In the following description, identical components are designated by the same reference numerals. Their names and functions are also the same. Therefore, detailed descriptions of them will not be repeated.
<全体構成>
図1は、保護リレーシステムの全体構成図である。図1の例には、4端子送電系統に保護リレーシステム1000を適用した場合の全体構成が示されている。
<Overall structure>
Fig. 1 is a diagram showing the overall configuration of a protective relay system. The example of Fig. 1 shows the overall configuration when a protective relay system 1000 is applied to a four-terminal power transmission system.
保護リレーシステム1000は、リレー装置10a~10d(以下、「リレー装置10」とも総称する。)を含む。リレー装置10a~10dは、それぞれ端子A~Dに設けられている。各リレー装置10は、デジタル型の保護リレー装置であり、例えば、各リレー装置10においてサンプリングされた電流データを用いて電流差動演算を実行する電流差動リレー装置である。 The protective relay system 1000 includes relay devices 10a to 10d (hereinafter also collectively referred to as "relay devices 10"). Relay devices 10a to 10d are provided at terminals A to D, respectively. Each relay device 10 is a digital protective relay device, for example, a current differential relay device that performs current differential calculations using current data sampled in each relay device 10.
リレー装置10aはマスタ、リレー装置10bはサブマスタ、リレー装置10c,10dはスレーブとして機能する。本実施の形態では、マスタの運用を停止した場合に、次にマスタとして機能するスレーブを「サブマスタ」と称する。サブマスタの選定方法は、複数のスレーブのアドレス番号順、予め定められた規則等、運用者によって適宜定められる。以下では、リレー装置10aを「マスタ10a」、「リレー装置10b」を「サブマスタ10b」、リレー装置10c,10dを「スレーブ10c,10d」とも称する。 Relay device 10a functions as the master, relay device 10b functions as a sub-master, and relay devices 10c and 10d function as slaves. In this embodiment, if the master's operation is stopped, the slave that functions as the next master is called the "sub-master." The method for selecting a sub-master is determined appropriately by the operator, such as in order of the address numbers of multiple slaves or according to predetermined rules. Below, relay device 10a will also be called "master 10a," relay device 10b will be called "sub-master 10b," and relay devices 10c and 10d will be called "slaves 10c and 10d."
送電系統は、4つの端子A,B,C,D間に設けられた3つの送電線L1,L2,L3を含む。端子Aには遮断器7aおよび計器用変流器(CT:Current Transformer)5aが設けられ、端子Bには遮断器7bおよびCT5bが設けられ、端子Cには遮断器7cおよびCT5cが設けられ、端子Dには遮断器7dおよびCT5dが設けられる。CT5a,5b,5c,5dで計測された電流データは、それぞれマスタ10a,サブマスタ10b,スレーブ10c,10dに入力される。なお、各端子A~Dに計器用変圧器(VT:Voltage Transformer)が設けられていてもよい。この場合、各VTにより計測された電圧データが各リレー装置10に入力される。 The power transmission system includes three power transmission lines L1, L2, and L3 connected between four terminals A, B, C, and D. Terminal A is equipped with a circuit breaker 7a and a current transformer (CT) 5a, terminal B is equipped with a circuit breaker 7b and a CT 5b, terminal C is equipped with a circuit breaker 7c and a CT 5c, and terminal D is equipped with a circuit breaker 7d and a CT 5d. Current data measured by CTs 5a, 5b, 5c, and 5d is input to master 10a, sub-master 10b, and slaves 10c and 10d, respectively. A voltage transformer (VT) may also be connected to each of terminals A through D. In this case, voltage data measured by each VT is input to each relay device 10.
各リレー装置10は、ネットワーク70を介して、互いに通信可能に構成される。各リレー装置10は、ネットワーク70を介して、自端で計測した電気量データ(例えば、電流データ、電圧データ等)と、各リレー装置10の時刻を同期化するための時刻同期データを送信する。ネットワーク70は、例えば、イーサネット(登録商標)等の高速通信網で構成される。 Each relay device 10 is configured to be able to communicate with each other via a network 70. Each relay device 10 transmits electrical quantity data (e.g., current data, voltage data, etc.) measured at its own end and time synchronization data for synchronizing the time of each relay device 10 via the network 70. The network 70 is configured, for example, by a high-speed communication network such as Ethernet (registered trademark).
<ハードウェア構成>
マスタ10a、サブマスタ10bおよびスレーブ10c,10dの各リレー装置10が、マイクロコンピュータに基づいて構成されている例について説明する。以下の例と異なり、各リレー装置10は、FPGA(Field Programmable Gate Array)またはASIC(Application Specific Integrated Circuit)などの電子回路に基づいて構成されていてもよい。もしくは、各リレー装置10は、FPGAまたはASICなどの電子回路とマイクロコンピュータとを組み合わせることによって構成されていてもよい。
<Hardware configuration>
An example will be described in which each relay device 10 of the master 10a, sub-master 10b, and slaves 10c and 10d is configured based on a microcomputer. Unlike the following example, each relay device 10 may be configured based on an electronic circuit such as an FPGA (Field Programmable Gate Array) or an ASIC (Application Specific Integrated Circuit). Alternatively, each relay device 10 may be configured by combining an electronic circuit such as an FPGA or ASIC with a microcomputer.
図2は、リレー装置10のハードウェア構成の一例を示すブロック図である。図2を参照して、リレー装置10は、補助変成器32と、A/D変換部35と、演算処理部40と、サンプリングパルス発生回路45と、通信回路50と、デジタル出力回路55(D/O:Digital Output)と、デジタル入力回路56(D/I:Digital Input)とを含む。 Figure 2 is a block diagram showing an example of the hardware configuration of the relay device 10. Referring to Figure 2, the relay device 10 includes an auxiliary transformer 32, an A/D conversion unit 35, an arithmetic processing unit 40, a sampling pulse generation circuit 45, a communication circuit 50, a digital output circuit 55 (D/O: Digital Output), and a digital input circuit 56 (D/I: Digital Input).
補助変成器32は、電流変成器および電圧変成器等からの電気量を取り込み、リレー内部回路での信号処理に適した電圧に変換して出力する。A/D変換部35は、補助変成器32から出力される電圧を取り込んでデジタルデータに変換する。具体的には、A/D変換部35は、アナログフィルタと、サンプルホールド回路と、マルチプレクサと、A/D変換器とを含む。 The auxiliary transformer 32 takes in electrical quantities from the current transformer, voltage transformer, etc., converts them into voltages suitable for signal processing in the relay's internal circuitry, and outputs them. The A/D conversion unit 35 takes in the voltage output from the auxiliary transformer 32 and converts it into digital data. Specifically, the A/D conversion unit 35 includes an analog filter, a sample-and-hold circuit, a multiplexer, and an A/D converter.
アナログフィルタは、補助変成器32から出力される電流の波形信号から高周波のノイズ成分を除去する。サンプルホールド回路は、アナログフィルタから出力される電流の波形信号を、サンプリングパルス発生回路45により生成されたサンプリングパルスの周期(すなわち、サンプリング周期)でサンプリングする。マルチプレクサは、演算処理部40から入力されるタイミング信号に基づいて、サンプルホールド回路から入力される波形信号を時系列で順次切り替えてA/D変換器に入力する。A/D変換器は、マルチプレクサから入力される波形信号をアナログデータからデジタルデータに変換する。A/D変換器は、デジタル変換した波形信号(すなわち、デジタルデータ)を演算処理部40へ出力する。 The analog filter removes high-frequency noise components from the current waveform signal output from the auxiliary transformer 32. The sample-and-hold circuit samples the current waveform signal output from the analog filter at the period of the sampling pulse generated by the sampling pulse generating circuit 45 (i.e., the sampling period). Based on the timing signal input from the calculation processing unit 40, the multiplexer sequentially switches the waveform signals input from the sample-and-hold circuit in time series and inputs them to the A/D converter. The A/D converter converts the waveform signals input from the multiplexer from analog data to digital data. The A/D converter outputs the digitally converted waveform signal (i.e., digital data) to the calculation processing unit 40.
演算処理部40は、CPU(Central Processing Unit)41と、RAM(Random Access Memory)42と、ROM(Read Only Memory)43とを含む。これらの各要素はバス44を介して相互に接続されている。演算処理部40は、フラッシュメモリなど電気的に書換え可能な不揮発性メモリを含んでいてもよい。RAM42およびROM43は、CPU41の主記憶として用いられる。CPU41は、ROM43および不揮発性メモリに可能されたプログラムに従って、リレー装置10全体の動作を制御する。 The calculation processing unit 40 includes a CPU (Central Processing Unit) 41, a RAM (Random Access Memory) 42, and a ROM (Read Only Memory) 43. These elements are interconnected via a bus 44. The calculation processing unit 40 may also include electrically rewritable non-volatile memory such as flash memory. The RAM 42 and ROM 43 are used as the main memory for the CPU 41. The CPU 41 controls the operation of the entire relay device 10 in accordance with programs stored in the ROM 43 and non-volatile memory.
サンプリングパルス発生回路45は、発振器と、分周回路とを含む。発信器は、サンプリングパルスを発生するための基準周波数の基準周波数信号を出力する。分周回路は、発信器から入力される基準周波数信号を分周率で分周して、サンプリングパルスを発生する。なお、分周器の分周率は、CPU41によって制御される。これにより、サンプリングパルスの周波数(すなわち、サンプリング周波数)が制御される。 The sampling pulse generating circuit 45 includes an oscillator and a frequency divider circuit. The oscillator outputs a reference frequency signal with a reference frequency for generating sampling pulses. The frequency divider circuit divides the reference frequency signal input from the oscillator by a frequency division ratio to generate sampling pulses. The frequency division ratio of the frequency divider is controlled by the CPU 41. This controls the frequency of the sampling pulses (i.e., the sampling frequency).
通信回路50は、ネットワーク70を介して他のリレー装置10と通信する。通信回路50は、他のリレー装置10との間で規定のプロトコルに従った通信を行なう。 The communication circuit 50 communicates with other relay devices 10 via the network 70. The communication circuit 50 communicates with other relay devices 10 in accordance with a specified protocol.
デジタル出力回路55(図中の「D/O」に対応)は、外部機器に信号を出力するためのインターフェイス回路である。たとえば、デジタル出力回路55は、CPU41の指令に従って、送電線に設けられた遮断器にトリップ指令TSを出力する。デジタル入力回路56は、遮断器の開閉状態を示す開閉情報を遮断器から受信する。 The digital output circuit 55 (corresponding to "D/O" in the diagram) is an interface circuit for outputting signals to external devices. For example, the digital output circuit 55 outputs a trip command TS to a circuit breaker installed on the transmission line in accordance with instructions from the CPU 41. The digital input circuit 56 receives open/close information from the circuit breaker indicating the open/close state of the circuit breaker.
<データ通信方式>
図3は、電気量に関するデータ通信方式を説明するための図である。図3を参照して、各リレー装置10は、自端で計測した電気量データを含むフレームを他のリレー装置10に送信する。具体的には、マスタ10aは、CT5aで計測した電流データをサブマスタ10bおよびスレーブ10c,10dに送信する。サブマスタ10bは、CT5bで計測した電流データをマスタ10aおよびスレーブ10c,10dに送信する。スレーブ10c,10dについても同様である。これにより、各リレー装置10は、すべてのリレー装置10で計測された電流データを共有する。
<Data communication method>
3 is a diagram illustrating a data communication method related to electrical quantities. Referring to FIG. 3, each relay device 10 transmits a frame including electrical quantity data measured at its own end to the other relay devices 10. Specifically, the master 10a transmits current data measured by the CT 5a to the sub-master 10b and the slaves 10c and 10d. The sub-master 10b transmits current data measured by the CT 5b to the master 10a and the slaves 10c and 10d. The same applies to the slaves 10c and 10d. As a result, each relay device 10 shares the current data measured by all the relay devices 10.
保護リレーシステム1000においては、各リレー装置10が、同一時刻に計測した電気量データを用いて、事故検出判定等の演算を行なう。電気量データを計測するタイミングは、ハードウェアクロックを分周して生成するサンプリングパルス信号を基準に定められる。例えば、サンプリング周期は、系統周波数の電気角30°(例えば、50Hz系統の場合、1.67ms)に設定される。 In the protective relay system 1000, each relay device 10 performs calculations such as fault detection and determination using electrical quantity data measured at the same time. The timing for measuring the electrical quantity data is determined based on a sampling pulse signal generated by dividing the hardware clock. For example, the sampling period is set to an electrical angle of 30° of the system frequency (e.g., 1.67 ms for a 50 Hz system).
典型的には、各リレー装置10は、各電気量データ(ここでは、電流データ)を用いて電流差動演算を実行する。各リレー装置10は、各電流データのベクトル和を算出し、算出したベクトル和の大きさを差動電流IDLとして算出する。各リレー装置10は、差動電流IDLが閾値Kよりも大きいか否か(すなわち、IDL1>Kが成立するか否か)を判定する。IDL>Kが成立する場合、各リレー装置10は、保護区間に事故が発生したと判定して、トリップ指令TSを出力する。 Typically, each relay device 10 performs a current differential calculation using each electrical quantity data (current data in this case). Each relay device 10 calculates the vector sum of each current data and calculates the magnitude of the calculated vector sum as the differential current IDL. Each relay device 10 determines whether the differential current IDL is greater than a threshold K (i.e., whether IDL1 > K holds). If IDL > K holds, each relay device 10 determines that a fault has occurred in the protection section and outputs a trip command TS.
図4は、時刻同期に関するデータ通信方式を説明するための図である。図4を参照して、マスタ10aは、マスタ10aの時刻に他のリレー装置10の時刻を同期させるために用いられる同期メッセージをサブマスタ10bおよびスレーブ10c,10dの各々と送受信する。 Figure 4 is a diagram illustrating a data communication method related to time synchronization. Referring to Figure 4, the master 10a transmits and receives synchronization messages to and from the sub-master 10b and the slaves 10c and 10d, which are used to synchronize the time of the other relay devices 10 with the time of the master 10a.
サブマスタ10bは、サブマスタ10bの時刻に他のリレー装置10の時刻を同期させるために用いられる同期メッセージをマスタ10aおよびスレーブ10c,10dの各々と送受信する。スレーブ10cおよびスレーブ10d間においては、同期メッセージは送受信されない。 Submaster 10b transmits and receives synchronization messages with master 10a and slaves 10c and 10d, which are used to synchronize the time of other relay devices 10 with the time of submaster 10b. Synchronization messages are not transmitted and received between slave 10c and slave 10d.
<時刻同期方式>
図5は、時刻同期方式の一例を示すシーケンス図である。図5に示す処理は、IEEE1588に従う時刻同期方式である。図5には、代表的に、マスタ10aとスレーブ10cとの間における時刻同期方式が示されている。なお、マスタ10aと、他のリレー装置10(例えば、サブマスタ10b、スレーブ10d)との間における時刻同期方式も図5に示す方式と同様である。
<Time synchronization method>
Fig. 5 is a sequence diagram showing an example of a time synchronization method. The process shown in Fig. 5 is a time synchronization method conforming to IEEE 1588. Fig. 5 shows a representative time synchronization method between a master 10a and a slave 10c. Note that the time synchronization method between the master 10a and other relay devices 10 (e.g., a sub-master 10b, a slave 10d) is also similar to the method shown in Fig. 5.
図5を参照して、マスタ10aは、時刻同期制御するための同期フレームであるSyncメッセージをスレーブ10cに送信する(シーケンスSQ2)。このとき、マスタ10aは、Syncメッセージを送信した時刻t1を内部メモリ(例えば、RAM42またはROM43)に記憶する。スレーブ10cは、Syncメッセージを受信し、その受信した時刻t2を内部メモリに記憶する。 Referring to Figure 5, master 10a transmits a Sync message, which is a synchronization frame for time synchronization control, to slave 10c (sequence SQ2). At this time, master 10a stores the time t1 at which the Sync message was transmitted in internal memory (e.g., RAM 42 or ROM 43). Slave 10c receives the Sync message and stores the time t2 at which it was received in its internal memory.
マスタ10aは、Syncメッセージを送信した時刻t1を内部メモリから読み出して、時刻t1を格納したFollow_Upメッセージをスレーブ10cに送信する(シーケンスSQ4)。スレーブ10cは、受信したFollow_Upメッセージに格納された時刻t1を内部メモリに記憶する。なお、マスタ10aは、時刻t1が格納されたSyncメッセージをスレーブ10cに送信する構成であってもよい。 The master 10a reads the time t1 at which the Sync message was sent from its internal memory and sends a Follow_Up message storing the time t1 to the slave 10c (sequence SQ4). The slave 10c stores the time t1 stored in the received Follow_Up message in its internal memory. Note that the master 10a may also be configured to send a Sync message storing the time t1 to the slave 10c.
スレーブ10cは、マスタ10aにDelay_Reqメッセージを送信する(シーケンスSQ6)。スレーブ10cは、Delay_Reqメッセージを送信した時刻t3を内部メモリに記憶する。マスタ10aは、Delay_Reqメッセージを受信し、その受信した時刻t4を記憶する。 Slave 10c sends a Delay_Req message to master 10a (sequence SQ6). Slave 10c stores the time t3 when it sent the Delay_Req message in its internal memory. Master 10a receives the Delay_Req message and stores the time t4 when it was received.
マスタ10aは、時刻t4を格納したDelay_Respメッセージをスレーブ10cに送信する(シーケンスSQ8)。スレーブ10cは、受信したDelay_Respメッセージに格納された時刻t4を内部メモリに記憶する。 The master 10a sends a Delay_Resp message containing time t4 to the slave 10c (sequence SQ8). The slave 10c stores the time t4 contained in the received Delay_Resp message in its internal memory.
上述のシーケンスにより、スレーブ10cの内部メモリには、時刻t1,t2,t3,t4が記憶されている。 As a result of the above sequence, times t1, t2, t3, and t4 are stored in the internal memory of slave 10c.
スレーブ10cは、時刻t1と時刻t2との差(すなわち、「t2-t1」)を計算することにより、マスタ10aからスレーブ10cへの伝送路について、マスタ10aおよびスレーブ10cの各時刻のずれと伝送路遅延との和を取得する。また、スレーブ10cは、時刻t3と時刻t4との差(すなわち、「t4-t3」)を計算することにより、スレーブ10cからマスタ10aへの伝送路について、マスタ10aおよびスレーブ10cの各時刻のずれと伝送路遅延との和を取得する。 By calculating the difference between time t1 and time t2 (i.e., "t2 - t1"), slave 10c obtains the sum of the time difference between master 10a and slave 10c and the transmission path delay for the transmission path from master 10a to slave 10c. Furthermore, by calculating the difference between time t3 and time t4 (i.e., "t4 - t3"), slave 10c obtains the sum of the time difference between master 10a and slave 10c and the transmission path delay for the transmission path from slave 10c to master 10a.
また、時刻差“t4-t3”と時刻差“t2-t1”との和は、伝送路遅延の二倍の時間に相当する。時刻差“t4-t3”と時刻差“t2-t1”との差は、マスタ10aの時刻(以下「マスタ時刻」とも称する。)とスレーブ10cの時刻(以下「スレーブ時刻」とも称する。)とのずれの二倍の時間に相当する。ここで、マスタ10aとスレーブ10cとの間の伝送遅延は、往路と復路で等価であるとする。この場合、単一方向の伝送路の遅延時間txは、以下の式(1)のように表わされる。 Furthermore, the sum of the time difference "t4 - t3" and the time difference "t2 - t1" corresponds to twice the transmission path delay. The difference between the time difference "t4 - t3" and the time difference "t2 - t1" corresponds to twice the time difference between the time of the master 10a (hereinafter also referred to as "master time") and the time of the slave 10c (hereinafter also referred to as "slave time"). Here, the transmission delay between the master 10a and the slave 10c is assumed to be equivalent on the outbound and inbound paths. In this case, the delay time tx on a unidirectional transmission path is expressed as in the following equation (1):
tx={(t4-t3)+(t2-t1)}/2 …(1)
また、マスタ時刻とスレーブ時刻との時刻差tdは、以下の式(2)のように表わされる。
tx={(t4-t3)+(t2-t1)}/2...(1)
The time difference td between the master time and the slave time is expressed by the following equation (2).
td={(t4-t3)-(t2-t1)}/2 …(2)
スレーブ10cは、時刻差tdを時刻同期の補正量として、自装置の時刻を補正することにより、マスタ10aとの時刻同期を実施する。これにより、マスタ時刻とスレーブ時刻とが同期する(すなわち、一致する)ため、マスタ10aでのサンプリングタイミングと、スレーブ10cでのサンプリングタイミングとを同期させることができる。同様に、サブマスタ10bおよびスレーブ10dの各々は、マスタ10aとの時刻同期を実施することにより、自装置のサンプリングタイミングをマスタ10aのサンプリングタイミングとを同期させる。
td={(t4-t3)-(t2-t1)}/2...(2)
The slave 10c performs time synchronization with the master 10a by correcting its own time using the time difference td as the correction amount for time synchronization. As a result, the master time and the slave time are synchronized (i.e., match), and the sampling timing of the master 10a and the sampling timing of the slave 10c can be synchronized. Similarly, the sub-master 10b and the slave 10d each perform time synchronization with the master 10a, thereby synchronizing their own sampling timing with the sampling timing of the master 10a.
サブマスタ10bと他のリレー装置10との間における時刻同期方式は、図5に示す時刻同期方式と同様である。例えば、サブマスタ10bとスレーブ10cとの間における時刻同期処理によって、サブマスタ10bとスレーブ10cとの間の伝送路の遅延時間tx1と、サブマスタ10bの時刻(以下、「サブマスタ時刻」)とスレーブ時刻との時刻差td1とが算出される。スレーブ10cは、遅延時間tx1および時刻差td1を内部メモリに記憶する。 The time synchronization method between submaster 10b and other relay devices 10 is the same as the time synchronization method shown in Figure 5. For example, the time synchronization process between submaster 10b and slave 10c calculates the delay time tx1 of the transmission path between submaster 10b and slave 10c, and the time difference td1 between the time of submaster 10b (hereinafter referred to as "submaster time") and the slave time. Slave 10c stores the delay time tx1 and the time difference td1 in its internal memory.
ここで、マスタ10a、サブマスタ10bおよびスレーブ10c,10dを含むグループG1にマスタ10aが存在している場合(すなわち、マスタ10aがグループG1から離脱していない場合)、マスタ10aがグループG1のマスタとして機能している。そのため、サブマスタ10bおよびスレーブ10c,10dの各々は、マスタ10aとの時刻同期処理により、自装置のサンプリングタイミングをマスタ10aのサンプリングタイミングに同期させる。 Here, if master 10a is present in group G1, which includes master 10a, sub-master 10b, and slaves 10c and 10d (i.e., master 10a has not left group G1), master 10a functions as the master of group G1. Therefore, sub-master 10b and slaves 10c and 10d each synchronize their own sampling timing with the sampling timing of master 10a through time synchronization processing with master 10a.
一方、グループG1にマスタ10aが存在しない場合(すなわち、マスタ10aがグループG1から離脱した場合)、サブマスタ10bがグループG1のマスタとして機能する。そのため、スレーブ10c,10dの各々は、サブマスタ10bとの時刻同期処理により、自装置のサンプリングタイミングをサブマスタ10bのサンプリングタイミングに同期させる。 On the other hand, if master 10a does not exist in group G1 (i.e., if master 10a leaves group G1), sub-master 10b functions as the master of group G1. Therefore, each of slaves 10c and 10d synchronizes its own sampling timing with the sampling timing of sub-master 10b through time synchronization processing with sub-master 10b.
<時刻同期処理の切替方式>
上記のように、マスタ10aがグループG1から離脱する場合、サブマスタ10bがグループG1の新たなマスタとして機能する。ここでは、スレーブ10cが、スレーブ時刻をマスタ時刻に同期させる処理から、スレーブ時刻をサブマスタ時刻に同期させる処理に切り替える際の手順について説明する。なお、スレーブ10dについても同様である。
<Time synchronization processing switching method>
As described above, when the master 10a leaves the group G1, the sub-master 10b functions as the new master of the group G1. Here, we will explain the procedure when the slave 10c switches from the process of synchronizing the slave time with the master time to the process of synchronizing the slave time with the sub-master time. The same applies to the slave 10d.
図6は、時刻同期処理の切替方式を説明するためのシーケンス図である。図6を参照して、マスタ10aおよびスレーブ10cは、図5で説明したように同期メッセージを送受信する(シーケンスSQ50)。スレーブ10cは、時刻差tdを時刻同期の補正量として、マスタ時刻にスレーブ時刻を同期させる(シーケンスSQ52)。これにより、スレーブ10cのサンプリングタイミングは、マスタ10aのサンプリングタイミングに同期する。また、スレーブ10cは、同期演算結果である遅延時間txおよび時刻差tdを内部メモリに記憶する。 Figure 6 is a sequence diagram illustrating the switching method for time synchronization processing. Referring to Figure 6, master 10a and slave 10c send and receive synchronization messages as described in Figure 5 (sequence SQ50). Slave 10c synchronizes its time with the master time using the time difference td as the time synchronization correction amount (sequence SQ52). As a result, the sampling timing of slave 10c is synchronized with the sampling timing of master 10a. Slave 10c also stores the delay time tx and time difference td, which are the results of the synchronization calculation, in its internal memory.
サブマスタ10bおよびスレーブ10cは、同期メッセージを送受信する(シーケンスSQ54)。スレーブ10cは、同期演算結果である遅延時間tx1および時刻差td1を内部メモリに記憶する(シーケンスSQ56)。スレーブ10cは、時刻差tdと時刻差td1との差分値Δtd(=|td-td1|)を算出する(シーケンスSQ58)。スレーブ10cは、差分値Δtdをマスタ10aに送信する(シーケンスSQ60)。 Sub-master 10b and slave 10c send and receive synchronization messages (sequence SQ54). Slave 10c stores the synchronization calculation results, delay time tx1 and time difference td1, in its internal memory (sequence SQ56). Slave 10c calculates the difference value Δtd (= |td - td1|) between the time difference td and the time difference td1 (sequence SQ58). Slave 10c transmits the difference value Δtd to master 10a (sequence SQ60).
マスタ10aは、差分値Δtdが閾値K未満であることを確認する(シーケンスSQ62)。閾値Kは運用者によって任意に定められる。マスタ10aは、グループG1から離脱することを示す離脱情報をサブマスタ10bおよびスレーブ10cに送信する(シーケンスSQ64)。 Master 10a confirms that the difference value Δtd is less than threshold value K (sequence SQ62). Threshold value K is determined arbitrarily by the operator. Master 10a then transmits withdrawal information indicating withdrawal from group G1 to submaster 10b and slave 10c (sequence SQ64).
サブマスタ10bは、離脱情報を受信すると、新たなマスタとしての運用を開始する旨の通知をスレーブ10cに送信する(シーケンスSQ66)。スレーブ10cは、当該通知を受信すると、サブマスタ時刻にスレーブ時刻を同期させる(シーケンスSQ68)。すなわち、スレーブ10cは、内部メモリに記憶された時刻差td1を時刻同期の補正量として、サブマスタ時刻にスレーブ時刻を同期させる。 When submaster 10b receives the withdrawal information, it sends a notification to slave 10c that it will begin operating as the new master (sequence SQ66). Upon receiving this notification, slave 10c synchronizes its time with the submaster time (sequence SQ68). That is, slave 10c synchronizes its time with the submaster time using the time difference td1 stored in its internal memory as the time synchronization correction amount.
上記構成によると、時刻差tdと時刻差td1との差分値Δtdが閾値K未満である場合にマスタ10aが離脱して、サブマスタ10bが新たなマスタとして機能する。また、差分値Δtdが閾値K未満であるため、スレーブ10c側で、スレーブ時刻をマスタ時刻に同期させる処理から、スレーブ時刻をサブマスタ時刻に同期させる処理に切り替えたとしても、スレーブ時刻が大きく変動することはない。そのため、システムをロック(例えば、保護リレーシステム1000の保護機能をロック)することなく、サブマスタ10bを新たなマスタとするシステムの運用を継続することができる。 With the above configuration, if the difference value Δtd between the time difference td and the time difference td1 is less than the threshold value K, the master 10a withdraws and the sub-master 10b functions as the new master. Furthermore, because the difference value Δtd is less than the threshold value K, even if the slave 10c switches from synchronizing the slave time with the master time to synchronizing the slave time with the sub-master time, the slave time does not fluctuate significantly. Therefore, the system can continue to operate with the sub-master 10b as the new master without locking the system (for example, locking the protection function of the protection relay system 1000).
ここで、マスタ10aが離脱する前の状態では、サブマスタ時刻およびスレーブ時刻はマスタ時刻に同期している。そのため、典型的には、スレーブ時刻はサブマスタ時刻にも同期していると考えられるため、差分値Δtdは閾値K未満となるはずである。 Here, before master 10a leaves, the sub-master time and slave time are synchronized with the master time. Therefore, it is typically considered that the slave time is also synchronized with the sub-master time, so the difference value Δtd should be less than the threshold value K.
しかしながら、マスタ10aおよびサブマスタ10b間の伝送路と、サブマスタ10bおよびスレーブ10c間の伝送路とは異なる。また、サブマスタ10bとスレーブ10cとの伝送において、往路で用いられるハードウェア回路と復路で用いられるハードウェア回路とは異なる。したがって、差分値Δtdが閾値K以上となってしまう場合も考えられる。図7および図8を用いて差分値Δtdが閾値K以上となる例について説明する。 However, the transmission path between master 10a and sub-master 10b is different from the transmission path between sub-master 10b and slave 10c. Furthermore, in transmission between sub-master 10b and slave 10c, the hardware circuits used on the outbound path are different from the hardware circuits used on the inbound path. Therefore, it is conceivable that the difference value Δtd may exceed the threshold value K. An example in which the difference value Δtd exceeds the threshold value K will be described using Figures 7 and 8.
図7は、マスタおよびスレーブ間における同期メッセージの通信の一例を示すシーケンス図である。時刻同期メッセージの通信方式は、図5で説明した通信方式と同様であるためその詳細な説明は行わない。 Figure 7 is a sequence diagram showing an example of communication of synchronization messages between a master and a slave. The communication method for time synchronization messages is the same as the communication method described in Figure 5, so a detailed description will not be provided.
図7を参照して、マスタ10aからスレーブ10cへのSyncメッセージを送信した時刻t1は“0”である。スレーブ10cがSyncメッセージを受信した時刻t2は“3t”(ただし、tは正の数)である。スレーブ10cがDelay_Reqメッセージを送信した時刻t3は“10t”である。マスタ10aが、Delay_Reqメッセージを受信した時刻t4は“13t”である。そのため、式(1)および式(2)から、遅延時間txは“3t”と算出され、時刻差tdは“0”と算出される。 Referring to Figure 7, the time t1 when the Sync message is sent from master 10a to slave 10c is "0". The time t2 when slave 10c receives the Sync message is "3t" (where t is a positive number). The time t3 when slave 10c sends the Delay_Req message is "10t". The time t4 when master 10a receives the Delay_Req message is "13t". Therefore, from equations (1) and (2), the delay time tx is calculated to be "3t" and the time difference td is calculated to be "0".
図8は、サブマスタおよびスレーブ間における同期メッセージの通信の一例を示すシーケンス図である。図8を参照して、サブマスタ10bからスレーブ10cへのSyncメッセージを送信した時刻t1は“0”である。スレーブ10cがSyncメッセージを受信した時刻t2は“3.5t”である。スレーブ10cがDelay_Reqメッセージを送信した時刻t3は“10t”である。マスタ10aが、Delay_Reqメッセージを受信した時刻t4は“13t”である。そのため、式(1)および式(2)から、遅延時間tx1は“3.25t”と算出され、時刻差td1は“0.25t”と算出される。 Figure 8 is a sequence diagram showing an example of synchronization message communication between a sub-master and a slave. Referring to Figure 8, the time t1 when the Sync message is sent from the sub-master 10b to the slave 10c is "0". The time t2 when the slave 10c receives the Sync message is "3.5t". The time t3 when the slave 10c sends the Delay_Req message is "10t". The time t4 when the master 10a receives the Delay_Req message is "13t". Therefore, from equations (1) and (2), the delay time tx1 is calculated to be "3.25t", and the time difference td1 is calculated to be "0.25t".
図7の例では時刻t2が“3t”であり、図8の例では時刻t2が“3.5t”である。この差異は、例えば、マスタ10aおよびサブマスタ10b間の伝送路と、サブマスタ10bおよびスレーブ10c間の伝送路とが異なることにより生じる。また、サブマスタ10bからスレーブ10cへの往路の伝送遅延時間は“t2-t1=3.5t”であり、スレーブ10cからサブマスタ10bへの復路の伝送遅延時間は“t4-t3=3t”である。この差異は、例えば、往路で用いられるハードウェア回路と復路で用いられるハードウェア回路とが異なることにより生じる。 In the example of Figure 7, time t2 is "3t", and in the example of Figure 8, time t2 is "3.5t". This difference occurs, for example, because the transmission path between master 10a and sub-master 10b is different from the transmission path between sub-master 10b and slave 10c. Furthermore, the transmission delay time on the outbound path from sub-master 10b to slave 10c is "t2 - t1 = 3.5t", and the transmission delay time on the return path from slave 10c to sub-master 10b is "t4 - t3 = 3t". This difference occurs, for example, because the hardware circuits used on the outbound path and the hardware circuits used on the return path are different.
ここで、閾値Kが0.2tに設定されており、差分値Δtdが閾値K以上となる場合に、マスタ10aが離脱してサブマスタ10bが新たなマスタとして機能すると仮定する。この場合、スレーブ10c側で、スレーブ時刻をマスタ時刻に同期させる処理から、スレーブ時刻をサブマスタ時刻に同期させる処理に切り替えることになるが、スレーブ時刻が大きく変動するため、システムの運用を継続すると保護機能の精度に影響を及ぼす可能性がある。そのため、差分値Δtdが閾値K以上となる場合には、マスタ10aは離脱情報を他のリレー装置10に送信しない。この場合、一旦、システムをロックして、スレーブ時刻をサブマスタ時刻に同期させた後、システムの運用が再開される。 Here, let's assume that the threshold value K is set to 0.2t, and that when the difference value Δtd exceeds the threshold value K, the master 10a leaves and the sub-master 10b functions as the new master. In this case, the slave 10c switches from synchronizing the slave time with the master time to synchronizing the slave time with the sub-master time. However, because the slave time fluctuates significantly, continued system operation could affect the accuracy of the protection function. Therefore, when the difference value Δtd exceeds the threshold value K, the master 10a does not send the departure information to the other relay devices 10. In this case, the system is temporarily locked, the slave time is synchronized with the sub-master time, and then system operation is resumed.
<機能構成>
図9は、保護リレーシステム1000の機能構成の一例を示すブロック図である。図9では、説明の容易化のため、スレーブが1つ(ここでは、スレーブ10cのみ)である場合について説明する。
<Functional configuration>
Fig. 9 is a block diagram showing an example of the functional configuration of the protection relay system 1000. For ease of explanation, Fig. 9 will explain a case where there is one slave (here, only the slave 10c).
図9を参照して、マスタ10aは、第1電気量通信部110と、第1同期データ通信部120と、離脱情報送信部130とを含む。サブマスタ10bは、第2電気量通信部210と、第2同期データ通信部220とを含む。スレーブ10cは、第3電気量通信部310と、第3同期データ通信部320と、時刻同期部330とを含む。これらの各機能は、処理回路により実現される。処理回路は、専用のハードウェアであってもよいし、リレー装置10の内部メモリに格納されるプログラムを実行するCPU41であってもよい。処理回路が専用のハードウェアである場合、処理回路は、例えば、FPGA、ASIC、またはこれらを組み合わせたもの等で構成される。 Referring to FIG. 9, the master 10a includes a first electrical quantity communication unit 110, a first synchronous data communication unit 120, and a withdrawal information transmission unit 130. The sub-master 10b includes a second electrical quantity communication unit 210 and a second synchronous data communication unit 220. The slave 10c includes a third electrical quantity communication unit 310, a third synchronous data communication unit 320, and a time synchronization unit 330. Each of these functions is realized by a processing circuit. The processing circuit may be dedicated hardware, or may be a CPU 41 that executes a program stored in the internal memory of the relay device 10. If the processing circuit is dedicated hardware, the processing circuit may be configured, for example, by an FPGA, an ASIC, or a combination of these.
第1電気量通信部110は、マスタ10aのサンプリングタイミングでサンプリングされた電気量データをサブマスタ10bおよびスレーブ10cに送信する。第1同期データ通信部120は、時刻同期データ(例えば、Syncメッセージ、Follow_Upメッセージ、Delay_Respメッセージ)をサブマスタ10bおよびスレーブ10cに送信する。離脱情報送信部130は、グループG1からマスタ10aが離脱することを示す離脱情報をサブマスタ10bおよびスレーブ10cに送信する。 The first electrical quantity communication unit 110 transmits electrical quantity data sampled at the sampling timing of the master 10a to the submaster 10b and slave 10c. The first synchronization data communication unit 120 transmits time synchronization data (e.g., Sync messages, Follow_Up messages, Delay_Resp messages) to the submaster 10b and slave 10c. The withdrawal information transmission unit 130 transmits withdrawal information indicating that the master 10a will be leaving group G1 to the submaster 10b and slave 10c.
第2電気量通信部210は、サブマスタ10bのサンプリングタイミングでサンプリングされた電気量データをマスタ10aおよびスレーブ10cに送信する。第2同期データ通信部220は、時刻同期データ(例えば、Syncメッセージ、Follow_Upメッセージ、Delay_Respメッセージ)をマスタ10aおよびスレーブ10cに送信する。 The second electrical quantity communication unit 210 transmits electrical quantity data sampled at the sampling timing of the sub-master 10b to the master 10a and slave 10c. The second synchronization data communication unit 220 transmits time synchronization data (e.g., Sync messages, Follow_Up messages, Delay_Resp messages) to the master 10a and slave 10c.
第3電気量通信部310は、スレーブ10cのサンプリングタイミングでサンプリングされた電気量データをマスタ10aおよびサブマスタ10bに送信する。第3同期データ通信部320は、マスタ10aからの時刻同期データに対する応答データ(例えば、Delay_Reqメッセージ)をマスタ10aに送信し、サブマスタ10bからの時刻同期データに対する応答データをサブマスタ10bに送信する。 The third electrical quantity communication unit 310 transmits electrical quantity data sampled at the sampling timing of the slave 10c to the master 10a and the sub-master 10b. The third synchronization data communication unit 320 transmits response data (e.g., a Delay_Req message) in response to the time synchronization data from the master 10a to the master 10a, and transmits response data in response to the time synchronization data from the sub-master 10b to the sub-master 10b.
時刻同期部330は、マスタ10aからの時刻同期データに基づく第1同期演算、およびサブマスタ10bからの時刻同期データに基づく第2同期演算を実行する。第1同期演算は、式(1)および式(2)を用いて遅延時間txおよび時刻差tdを求める演算である。第2同期演算は、遅延時間tx1および時刻差td1を求める演算である。したがって、第1同期演算結果は、マスタ10aの時刻とスレーブ10cの時刻との差分を示す時刻差tdを含み、第2同期演算結果は、サブマスタ10bの時刻とスレーブ10cの時刻との差分を示す時刻差td1を含む。 The time synchronization unit 330 performs a first synchronization calculation based on the time synchronization data from the master 10a, and a second synchronization calculation based on the time synchronization data from the sub-master 10b. The first synchronization calculation is a calculation that uses equations (1) and (2) to determine the delay time tx and the time difference td. The second synchronization calculation is a calculation that determines the delay time tx1 and the time difference td1. Therefore, the result of the first synchronization calculation includes the time difference td indicating the difference between the time of the master 10a and the time of the slave 10c, and the result of the second synchronization calculation includes the time difference td1 indicating the difference between the time of the sub-master 10b and the time of the slave 10c.
時刻同期部330は、グループG1からマスタ10aが離脱していない場合、第1同期演算結果に基づいて、スレーブ10cのサンプリングタイミングをマスタ10aのサンプリングタイミングに同期させる同期処理P1を実行する。同期処理P1は、時刻差tdを時刻同期の補正量としてマスタ時刻とスレーブ時刻とを一致させることにより、マスタ10aのサンプリングタイミングと、スレーブ10cのサンプリングタイミングとを同期させる処理である。 If master 10a has not left group G1, the time synchronization unit 330 executes synchronization processing P1, which synchronizes the sampling timing of slave 10c with the sampling timing of master 10a, based on the result of the first synchronization calculation. Synchronization processing P1 synchronizes the sampling timing of master 10a with the sampling timing of slave 10c by matching the master time and slave time using the time difference td as the time synchronization correction amount.
一方、時刻同期部330は、グループG1からマスタ10aが離脱した場合、第2同期演算結果に基づいて、スレーブ10cのサンプリングタイミングをサブマスタ10bのサンプリングタイミングに同期させる同期処理P2を実行する。同期処理P2は、時刻差td1を時刻同期の補正量としてサブマスタ時刻とスレーブ時刻とを一致させることにより、サブマスタ10bのサンプリングタイミングと、スレーブ10cのサンプリングタイミングとを同期させる処理である。なお、時刻同期部330は、マスタ10aから離脱情報を受信した場合、グループG1からマスタ10aが離脱したと判断する。 On the other hand, when master 10a leaves group G1, the time synchronization unit 330 executes synchronization process P2, which synchronizes the sampling timing of slave 10c with the sampling timing of sub-master 10b based on the second synchronization calculation result. Synchronization process P2 synchronizes the sampling timing of sub-master 10b with the sampling timing of slave 10c by matching the sub-master time and slave time using the time difference td1 as the time synchronization correction amount. Note that when the time synchronization unit 330 receives departure information from master 10a, it determines that master 10a has left group G1.
時刻同期部330は、時刻差tdと時刻差td1との差分値Δtdに基づいて、同期処理P1から同期処理P2に切り替える。具体的には、グループG1からマスタ10aが離脱した場合であって、かつ差分値Δtdが閾値K未満である場合に、時刻同期部330は、同期処理P1から同期処理P2に切り替える。したがって、グループG1からマスタ10aが離脱した場合であっても、差分値Δtdが閾値K以上である場合には、時刻同期部330は、同期処理P1から同期処理P2への切り替えを実行しない。 The time synchronization unit 330 switches from synchronization process P1 to synchronization process P2 based on the difference value Δtd between the time difference td and the time difference td1. Specifically, if master 10a leaves group G1 and the difference value Δtd is less than threshold value K, the time synchronization unit 330 switches from synchronization process P1 to synchronization process P2. Therefore, even if master 10a leaves group G1, if the difference value Δtd is equal to or greater than threshold value K, the time synchronization unit 330 does not switch from synchronization process P1 to synchronization process P2.
<利点>
本実施の形態によると、各スレーブ10c,10dは、マスタ10aからの時刻同期データに基づく第1同期演算およびサブマスタ10bからの時刻同期データに基づく第2同期演算を実行する。そのため、マスタ10aがグループG1から離脱する場合に、スレーブ10c,10dは、自装置のサンプリングタイミングをマスタ10aのサンプリングタイミングに同期させる処理から、自装置のサンプリングタイミングをサブマスタ10bのサンプリングタイミングに同期させる処理にスムーズに移行できる。したがって、マスタとしての機能をマスタ10aからサブマスタ10bに切り替える場合に、保護リレーシステム1000の運用を継続することが可能となる。
<Advantages>
According to this embodiment, each of the slaves 10c and 10d executes a first synchronization calculation based on the time synchronization data from the master 10a and a second synchronization calculation based on the time synchronization data from the sub-master 10b. Therefore, when the master 10a leaves the group G1, the slaves 10c and 10d can smoothly shift from synchronizing their own sampling timing with that of the master 10a to synchronizing their own sampling timing with that of the sub-master 10b. Therefore, when the master function is switched from the master 10a to the sub-master 10b, it is possible to continue operation of the protection relay system 1000.
その他の実施の形態.
(1)上述した実施の形態では、複数のリレー装置10のうちの1つのリレー装置がマスタとして機能し、他の1つのリレー装置がサブマスタとして機能する構成について説明した。ここでは、マスタ10aおよびサブマスタ10bの時刻同期機能をそれぞれ2つの外部同期装置が有する構成について説明する。
Other embodiments.
(1) In the above-described embodiment, one of the relay devices 10 functions as a master and another relay device functions as a sub-master. Here, a configuration will be described in which two external synchronization devices each have the time synchronization functions of the master 10a and the sub-master 10b.
図10は、その他の実施の形態に従う保護リレーシステムの全体構成を示す図である。図10を参照して、保護リレーシステム1100は、リレー装置10a1,10b1,10c,10dと、外部同期装置20a,20bとを含む。リレー装置10a1,10b1,10c,10dは、それぞれ図1の端子A,B,C,Dに設けられている。リレー装置10a1は、マスタ機能を有さない図1のリレー装置10aに対応する。リレー装置10b1は、サブマスタ機能を有さない図1のリレー装置10bに対応する。リレー装置10a1~10dはすべてスレーブとして機能する。以下の説明では、リレー装置10a1~10dを「スレーブ10a1~10d」とも称する。 Figure 10 is a diagram showing the overall configuration of a protection relay system according to another embodiment. Referring to Figure 10, protection relay system 1100 includes relay devices 10a1, 10b1, 10c, and 10d, and external synchronization devices 20a and 20b. Relay devices 10a1, 10b1, 10c, and 10d are provided at terminals A, B, C, and D in Figure 1, respectively. Relay device 10a1 corresponds to relay device 10a in Figure 1, which does not have master functionality. Relay device 10b1 corresponds to relay device 10b in Figure 1, which does not have sub-master functionality. Relay devices 10a1 to 10d all function as slaves. In the following description, relay devices 10a1 to 10d are also referred to as "slaves 10a1 to 10d."
外部同期装置20aは、マスタ10aにおける時刻同期に関する機能を有する。具体的には、外部同期装置20aは、図9の第1同期データ通信部120の機能を有する。外部同期装置20aは、時刻同期データ(例えば、Syncメッセージ、Follow_Upメッセージ、Delay_Respメッセージ)を外部同期装置20bおよび各スレーブ10a1~10dに送信する。 The external synchronization device 20a has functions related to time synchronization in the master 10a. Specifically, the external synchronization device 20a has the functions of the first synchronization data communication unit 120 in Figure 9. The external synchronization device 20a transmits time synchronization data (e.g., Sync messages, Follow_Up messages, Delay_Resp messages) to the external synchronization device 20b and each of the slaves 10a1 to 10d.
外部同期装置20bは、サブマスタ10bにおける時刻同期に関する機能を有する。具体的には、外部同期装置20bは、図9の第2同期データ通信部220の機能を有する。外部同期装置20bは、時刻同期データ(例えば、Syncメッセージ、Follow_Upメッセージ、Delay_Respメッセージ)を各スレーブ10a1~10dに送信する。なお、外部同期装置20bは、時刻同期データを外部同期装置20aに送信してもよい。 The external synchronization device 20b has functions related to time synchronization in the sub-master 10b. Specifically, the external synchronization device 20b has the functions of the second synchronization data communication unit 220 in FIG. 9. The external synchronization device 20b transmits time synchronization data (e.g., Sync messages, Follow_Up messages, Delay_Resp messages) to each of the slaves 10a1 to 10d. Note that the external synchronization device 20b may also transmit time synchronization data to the external synchronization device 20a.
各スレーブ10a1~10dは、スレーブ10cと同様の機能を有する。各スレーブ10a1~10dは、外部同期装置20aとの間で図5に示す時刻同期処理と同様の処理を実行する。例えば、外部同期装置20aとスレーブ10a1との間の時刻同期処理は、図5の「マスタ10a」を外部同期装置20aに置き換え、図5の「スレーブ10c」を「スレーブ10a1」に置き換えた場合の処理に相当する。各スレーブ10a1~10dは、当該処理を実行することにより、外部同期装置20aと当該スレーブとの間の伝送路の遅延時間tx2と、外部同期装置20aの時刻とスレーブ時刻との時刻差td2とを演算する。 Each of the slaves 10a1-10d has the same functions as slave 10c. Each of the slaves 10a1-10d executes the same time synchronization process shown in FIG. 5 with the external synchronization device 20a. For example, the time synchronization process between the external synchronization device 20a and slave 10a1 corresponds to the process when "master 10a" in FIG. 5 is replaced with the external synchronization device 20a, and "slave 10c" in FIG. 5 is replaced with "slave 10a1." By executing this process, each of the slaves 10a1-10d calculates the delay time tx2 of the transmission path between the external synchronization device 20a and the slave, and the time difference td2 between the time of the external synchronization device 20a and the slave time.
各スレーブ10a1~10dは、時刻差td2を時刻同期の補正量として、自装置の時刻を補正する。これにより、外部同期装置20aの時刻と各スレーブ時刻とが同期する。すなわち、各スレーブ時刻が同期する。したがって、各スレーブ10a1~10dのサンプリングタイミングを同期させることができる。なお、外部同期装置20bは、外部同期装置20aと同様の時刻同期処理を実施することにより、自装置の時刻を外部同期装置20aの時刻に同期させる。 Each slave 10a1-10d corrects its own time using the time difference td2 as the time synchronization correction amount. This synchronizes the time of the external synchronization device 20a with the time of each slave. In other words, the time of each slave is synchronized. This allows the sampling timing of each slave 10a1-10d to be synchronized. Note that the external synchronization device 20b synchronizes its own time with the time of the external synchronization device 20a by performing the same time synchronization process as the external synchronization device 20a.
また、各スレーブ10a1~10dは、外部同期装置20bとの間で時刻同期処理を実行する。各スレーブ10a1~10dは、当該処理を実行することにより、外部同期装置20bと当該スレーブとの間の伝送路の遅延時間tx3と、外部同期装置20bの時刻とスレーブ時刻との時刻差td3とを演算する。 Furthermore, each slave 10a1-10d performs time synchronization processing with the external synchronization device 20b. By performing this processing, each slave 10a1-10d calculates the delay time tx3 of the transmission path between the external synchronization device 20b and the slave, and the time difference td3 between the time of the external synchronization device 20b and the slave time.
ここで、各スレーブ10a1~10d、外部同期装置20aおよび外部同期装置20bを含むグループG2とする。グループG2から外部同期装置20aが離脱していない場合、各スレーブ10a1~10dの時刻同期部は、第1同期演算結果(例えば、時刻差td2)に基づいて、当該スレーブのサンプリングタイミングを外部同期装置20aの時刻に同期させる同期処理Q1を実行する。一方、外部同期装置20aがグループG2から離脱した場合、各スレーブ10a1~10dの時刻同期部は、第2同期演算結果(例えば、時刻差td3)に基づいて、当該スレーブのサンプリングタイミングを外部同期装置20bの時刻に同期させる同期処理Q2を実行する。 Here, group G2 includes slaves 10a1-10d, external synchronization device 20a, and external synchronization device 20b. If external synchronization device 20a has not left group G2, the time synchronization unit of each slave 10a1-10d executes synchronization process Q1 to synchronize the sampling timing of that slave with the time of external synchronization device 20a based on the first synchronization calculation result (e.g., time difference td2). On the other hand, if external synchronization device 20a has left group G2, the time synchronization unit of each slave 10a1-10d executes synchronization process Q2 to synchronize the sampling timing of that slave with the time of external synchronization device 20b based on the second synchronization calculation result (e.g., time difference td3).
各スレーブ10a1~10dの時刻同期部は、時刻差td2と時刻差td3との差分値に基づいて、同期処理Q1から同期処理Q2に切り替える。具体的には、グループG2から外部同期装置20aが離脱した場合であって、かつ当該差分値が閾値K未満である場合に、時刻同期部は、同期処理Q1から同期処理Q2に切り替える。 The time synchronization unit of each slave 10a1-10d switches from synchronization process Q1 to synchronization process Q2 based on the difference between time difference td2 and time difference td3. Specifically, if external synchronization device 20a leaves group G2 and the difference is less than threshold K, the time synchronization unit switches from synchronization process Q1 to synchronization process Q2.
外部同期装置20aは、グループG2から外部同期装置20aが離脱することを示す離脱情報を外部同期装置20bおよび各スレーブに送信してもよい。各スレーブ10a1~10dの時刻同期部は、当該離脱情報を受信した場合、外部同期装置20aがグループG2から離脱したと判断する構成であってもよい。 The external synchronization device 20a may transmit to the external synchronization device 20b and each slave withdrawal information indicating that the external synchronization device 20a is withdrawing from group G2. The time synchronization unit of each slave 10a1-10d may be configured to determine that the external synchronization device 20a has withdrawn from group G2 upon receiving the withdrawal information.
(2)上述した実施の形態では、各リレー装置10が、同一のネットワーク70を介して、電気量データおよび各リレー装置10の時刻を同期化するための時刻同期データを送信する構成について説明した。例えば、マスタ10aの第1電気量通信部は、ネットワーク70を介して、サンプリングされた電気量データをサブマスタ10bおよびスレーブ10c,10dに送信する。マスタ10aの第1同期データ通信部120は、ネットワーク70を介して、時刻同期データをサブマスタ10bおよびスレーブ10c,10dに送信する。しかしながら、電気量データを通信するネットワークと、時刻同期データを通信するネットワークとは異なっていてもよい。例えば、第1電気量通信部110は、第1ネットワーク(例えば、サイクリック伝送方式のネットワーク)を介して、サンプリングされた電気量データをサブマスタ10bおよびスレーブ10c,10dに送信する。第1同期データ通信部120は、第1ネットワークとは異なる第2ネットワーク(例えば、イーサネット方式のネットワーク)を介して、時刻同期データをサブマスタ10bおよびスレーブ10c,10dに送信する。 (2) In the above-described embodiment, a configuration has been described in which each relay device 10 transmits electrical quantity data and time synchronization data for synchronizing the time of each relay device 10 via the same network 70. For example, the first electrical quantity communication unit of the master 10a transmits sampled electrical quantity data to the sub-master 10b and slaves 10c and 10d via the network 70. The first synchronization data communication unit 120 of the master 10a transmits time synchronization data to the sub-master 10b and slaves 10c and 10d via the network 70. However, the network for communicating electrical quantity data and the network for communicating time synchronization data may be different. For example, the first electrical quantity communication unit 110 transmits sampled electrical quantity data to the sub-master 10b and slaves 10c and 10d via the first network (e.g., a cyclic transmission network). The first synchronization data communication unit 120 transmits time synchronization data to the sub-master 10b and slaves 10c and 10d via a second network (e.g., an Ethernet network) different from the first network.
(3)上述の実施の形態として例示した構成は、本開示の構成の一例であり、別の公知の技術と組み合わせることも可能であるし、本開示の要旨を逸脱しない範囲で、一部を省略する等、変更して構成することも可能である。また、上述した実施の形態において、他の実施の形態で説明した処理および構成を適宜採用して実施する場合であってもよい。 (3) The configurations exemplified as the above-described embodiments are examples of the configurations of the present disclosure, and may be combined with other known technologies. They may also be modified, such as by omitting some parts, without departing from the spirit of the present disclosure. Furthermore, the above-described embodiments may also be implemented by appropriately adopting the processes and configurations described in other embodiments.
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本開示の範囲は、上記した説明ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。 The embodiments disclosed herein should be considered in all respects to be illustrative and not restrictive. The scope of the present disclosure is indicated by the claims, not the above description, and is intended to include all modifications within the meaning and scope of the claims.
7a,7b,7c,7d 遮断器、10 リレー装置、20a,20b 外部同期装置、32 補助変成器、35 A/D変換部、40 演算処理部、42 RAM、43 ROM、44 バス、45 サンプリングパルス発生回路、50 通信回路、55 デジタル出力回路、56 デジタル入力回路、70 ネットワーク、110 第1電気量通信部、120 第1同期データ通信部、130 離脱情報送信部、210 第2電気量通信部、220 第2同期データ通信部、310 第3電気量通信部、320 第3同期データ通信部、330 時刻同期部、1000,1100 保護リレーシステム。 7a, 7b, 7c, 7d: circuit breaker, 10: relay device, 20a, 20b: external synchronization device, 32: auxiliary transformer, 35: A/D conversion unit, 40: calculation processing unit, 42: RAM, 43: ROM, 44: bus, 45: sampling pulse generation circuit, 50: communication circuit, 55: digital output circuit, 56: digital input circuit, 70: network, 110: first electrical quantity communication unit, 120: first synchronization data communication unit, 130: departure information transmission unit, 210: second electrical quantity communication unit, 220: second synchronization data communication unit, 310: third electrical quantity communication unit, 320: third synchronization data communication unit, 330: time synchronization unit, 1000, 1100: protection relay system.
Claims (7)
前記複数のリレー装置は、マスタと、サブマスタと、1以上のスレーブとを含み、
前記マスタは、
前記マスタのサンプリングタイミングでサンプリングされた第1電気量データを前記サブマスタおよび前記1以上のスレーブに送信する第1電気量通信部と、
第1時刻同期データを前記サブマスタおよび前記1以上のスレーブに送信する第1同期データ通信部とを含み、
前記サブマスタは、
前記サブマスタのサンプリングタイミングでサンプリングされた第2電気量データを前記マスタおよび前記1以上のスレーブに送信する第2電気量通信部と、
第2時刻同期データを前記1以上のスレーブに送信する第2同期データ通信部とを含み、
前記1以上のスレーブの各々は、
当該スレーブのサンプリングタイミングでサンプリングされた第3電気量データを前記マスタおよび前記サブマスタに送信する第3電気量通信部と、
前記第1時刻同期データに基づく第1同期演算、および前記第2時刻同期データに基づく第2同期演算を実行する時刻同期部とを含み、
前記1以上のスレーブの各々の前記時刻同期部は、
前記マスタ、前記サブマスタおよび前記1以上のスレーブを含むグループから前記マスタが離脱していない場合、前記第1同期演算の結果に基づいて、当該スレーブのサンプリングタイミングを前記マスタのサンプリングタイミングに同期させる第1同期処理を実行し、
前記グループから前記マスタが離脱した場合、前記第2同期演算の結果に基づいて、前記スレーブのサンプリングタイミングを前記サブマスタのサンプリングタイミングに同期させる第2同期処理を実行する、保護リレーシステム。 A protection relay system including a plurality of relay devices,
the plurality of relay devices include a master, a sub-master, and one or more slaves;
The master
a first electrical quantity communication unit that transmits first electrical quantity data sampled at the sampling timing of the master to the sub-master and the one or more slaves;
a first synchronization data communication unit that transmits first time synchronization data to the sub-master and the one or more slaves;
The sub-master:
a second electric quantity communication unit that transmits second electric quantity data sampled at the sampling timing of the sub-master to the master and the one or more slaves;
a second synchronization data communication unit that transmits second time synchronization data to the one or more slaves;
Each of the one or more slaves
a third electric quantity communication unit that transmits third electric quantity data sampled at the sampling timing of the slave to the master and the sub-master;
a time synchronization unit that executes a first synchronization calculation based on the first time synchronization data and a second synchronization calculation based on the second time synchronization data;
The time synchronization unit of each of the one or more slaves
if the master has not left the group including the master, the sub-master, and the one or more slaves, executes a first synchronization process for synchronizing the sampling timing of the slave with the sampling timing of the master based on the result of the first synchronization calculation;
a protection relay system that, when the master leaves the group, executes a second synchronization process to synchronize the sampling timing of the slave with the sampling timing of the sub-master based on the result of the second synchronization calculation.
前記時刻同期部は、前記マスタから前記離脱情報を受信した場合、前記マスタが前記グループから離脱したと判断する、請求項1に記載の保護リレーシステム。 the master further includes a withdrawal information transmitter that transmits withdrawal information indicating that the master will withdraw from the group to the sub-master and the one or more slaves;
The protection relay system according to claim 1 , wherein the time synchronization unit determines that the master has left the group when the time synchronization unit receives the leaving information from the master.
前記時刻同期部は、前記第1時刻差と前記第2時刻差との差分値に基づいて、前記第1同期処理から前記第2同期処理に切り替える、請求項1または請求項2に記載の保護リレーシステム。 the result of the first synchronization calculation includes a first time difference indicating a difference between the time of the master and the time of the slave, and the result of the second synchronization calculation includes a second time difference indicating a difference between the time of the sub-master and the time of the slave,
3. The protection relay system according to claim 1, wherein the time synchronizer switches from the first synchronization process to the second synchronization process based on a difference value between the first time difference and the second time difference.
前記第1同期データ通信部は、前記第1ネットワークを介して、前記第1時刻同期データを前記サブマスタおよび前記1以上のスレーブに送信する、請求項1~請求項4のいずれか1項に記載の保護リレーシステム。 the first electrical quantity communication unit transmits the first electrical quantity data to the sub-master and the one or more slaves via a first network;
The protection relay system according to any one of claims 1 to 4 , wherein the first synchronization data communication unit transmits the first time synchronization data to the sub-master and the one or more slaves via the first network.
前記第1同期データ通信部は、前記第1ネットワークとは異なる第2ネットワークを介して、前記第1時刻同期データを前記サブマスタおよび前記1以上のスレーブに送信する、請求項1~請求項4のいずれか1項に記載の保護リレーシステム。 the first electrical quantity communication unit transmits the first electrical quantity data to the sub-master and the one or more slaves via a first network;
The protection relay system according to any one of claims 1 to 4 , wherein the first synchronization data communication unit transmits the first time synchronization data to the sub-master and the one or more slaves via a second network different from the first network.
第1同期装置および第2同期装置とを備え、
前記第1同期装置は、第1時刻同期データを前記第2同期装置および前記複数のリレー装置に送信し、
前記第2同期装置は、第2時刻同期データを前記複数のリレー装置に送信し、
前記複数のリレー装置の各々は、
当該リレー装置のサンプリングタイミングでサンプリングされた電気量データを他の前記リレー装置に送信する電気量通信部と、
前記第1時刻同期データに基づく第1同期演算、および前記第2時刻同期データに基づく第2同期演算を実行する時刻同期部とを含み、
前記複数のリレー装置の各々の前記時刻同期部は、
前記複数のリレー装置、前記第1同期装置および前記第2同期装置を含むグループから前記第1同期装置が離脱していない場合、前記第1同期演算の結果に基づいて、当該リレー装置のサンプリングタイミングを前記第1同期装置の時刻に同期させる第1同期処理を実行し、
前記第1同期装置が前記グループから離脱した場合、前記第2同期演算の結果に基づいて、当該リレー装置のサンプリングタイミングを前記第2同期装置の時刻に同期させる第2同期処理を実行する、保護リレーシステム。 a plurality of relay devices;
a first synchronizing device and a second synchronizing device;
the first synchronization device transmits first time synchronization data to the second synchronization device and the plurality of relay devices;
the second synchronization device transmits second time synchronization data to the plurality of relay devices;
Each of the plurality of relay devices
an electric quantity communication unit that transmits electric quantity data sampled at the sampling timing of the relay device to another relay device;
a time synchronization unit that executes a first synchronization calculation based on the first time synchronization data and a second synchronization calculation based on the second time synchronization data;
The time synchronization unit of each of the plurality of relay devices
If the first synchronization device has not left the group including the plurality of relay devices, the first synchronization device, and the second synchronization device, a first synchronization process is executed to synchronize a sampling timing of the relay device with a time of the first synchronization device based on a result of the first synchronization calculation;
When the first synchronization device leaves the group, a second synchronization process is executed to synchronize the sampling timing of the relay device with the time of the second synchronization device based on the result of the second synchronization calculation.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021181953A JP7724685B2 (en) | 2021-11-08 | 2021-11-08 | Protection Relay System |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021181953A JP7724685B2 (en) | 2021-11-08 | 2021-11-08 | Protection Relay System |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2023069810A JP2023069810A (en) | 2023-05-18 |
| JP7724685B2 true JP7724685B2 (en) | 2025-08-18 |
Family
ID=86327363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021181953A Active JP7724685B2 (en) | 2021-11-08 | 2021-11-08 | Protection Relay System |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7724685B2 (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011200100A (en) | 2010-02-24 | 2011-10-06 | Hitachi Ltd | Protection relay system and protective relay device |
| JP2011199603A (en) | 2010-03-19 | 2011-10-06 | Nec Corp | Clock synchronization system, clock synchronization method, and program |
| JP2020174234A (en) | 2019-04-08 | 2020-10-22 | Necプラットフォームズ株式会社 | Time synchronization device, time synchronization method, and program |
-
2021
- 2021-11-08 JP JP2021181953A patent/JP7724685B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011200100A (en) | 2010-02-24 | 2011-10-06 | Hitachi Ltd | Protection relay system and protective relay device |
| JP2011199603A (en) | 2010-03-19 | 2011-10-06 | Nec Corp | Clock synchronization system, clock synchronization method, and program |
| JP2020174234A (en) | 2019-04-08 | 2020-10-22 | Necプラットフォームズ株式会社 | Time synchronization device, time synchronization method, and program |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2023069810A (en) | 2023-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2692054B1 (en) | Power converter with dual ring network control | |
| EP2883316B1 (en) | Latency determination in substation networks | |
| JP5663267B2 (en) | Protection relay system and protection relay device | |
| JP5020421B1 (en) | Protection control device | |
| JPS64890B2 (en) | ||
| JP5507025B1 (en) | Current differential relay | |
| JP7724685B2 (en) | Protection Relay System | |
| JP2012065433A (en) | Protection relay | |
| JP5457230B2 (en) | Protection relay device and current differential protection relay device | |
| JP6654498B2 (en) | Digital protection relay and digital protection relay system | |
| JP7097840B2 (en) | Protection control device | |
| JP2017153305A (en) | Protection control device | |
| CN101185293B (en) | General measuring or protective equipment | |
| JP6116841B2 (en) | Protection control device system and current differential protection relay device | |
| JP7692854B2 (en) | Protection Relay System | |
| Skendzic et al. | New and emerging solutions for sampled value process bus iec 61850-9-2 standard–an editor’s perspective | |
| JP7511538B2 (en) | Protection Relay System | |
| JPWO2019234857A1 (en) | Process bus application protection system and intelligent electronic device | |
| JP2025064470A (en) | Protection Relay System | |
| JP2012191361A (en) | Synchronous control system | |
| JP2018102043A (en) | Protection relay system | |
| De Dominicis et al. | Integration of existing IEC61850-based SAS within new high-availability architectures | |
| Ferrari et al. | Time synchronization concerns in substation automation system | |
| Herrmann et al. | Impact of decentralized transformer electronics on the protection relay design | |
| Khromtsov et al. | Aspects of Implementation of Digital Substation Technology in Medium Voltage Switchgear |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240717 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20250425 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20250507 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20250617 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20250708 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20250805 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7724685 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |