JP7728236B2 - Base plate, semiconductor device, base plate manufacturing method and semiconductor device manufacturing method - Google Patents
Base plate, semiconductor device, base plate manufacturing method and semiconductor device manufacturing methodInfo
- Publication number
- JP7728236B2 JP7728236B2 JP2022139058A JP2022139058A JP7728236B2 JP 7728236 B2 JP7728236 B2 JP 7728236B2 JP 2022139058 A JP2022139058 A JP 2022139058A JP 2022139058 A JP2022139058 A JP 2022139058A JP 7728236 B2 JP7728236 B2 JP 7728236B2
- Authority
- JP
- Japan
- Prior art keywords
- metal pattern
- base plate
- semiconductor device
- ceramic substrate
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
本開示は、上下面に金属パターンを有するセラミック基板からなるベース板、ならびに当該ベース板を用いた半導体装置に関するものである。 This disclosure relates to a base plate made of a ceramic substrate having metal patterns on its top and bottom surfaces, and a semiconductor device using such a base plate.
電力制御用の半導体装置の構造として、放熱板となるベース板上に、上下面に金属パターンを有するセラミック基板（以下、「金属パターン付セラミック基板」ともいう）を配置し、当該セラミック基板の上面の金属パターン上に半導体素子を搭載した構造が知られている。下記の特許文献１には、この構造を有する半導体装置において、金属パターン付セラミック基板を搭載したベース板にあらかじめ反りを付けることで、半導体装置の組み立て後におけるベース板の反りを低減する技術が提案されている。 A known structure for semiconductor devices used in power control involves placing a ceramic substrate with metal patterns on the top and bottom surfaces (hereinafter referred to as a "ceramic substrate with metal pattern") on a base plate that serves as a heat sink, with a semiconductor element mounted on the metal pattern on the top surface of the ceramic substrate. Patent Document 1 listed below proposes a technology for semiconductor devices with this structure in which the base plate on which the ceramic substrate with metal pattern is mounted is pre-warped to reduce warping of the base plate after the semiconductor device is assembled.
半導体装置の他の構造として、金属パターン付セラミック基板自体をベース板として用い、当該セラミック基板の上面の金属パターン上に半導体素子を搭載した構造が実用化されている。金属パターン付セラミック基板をベース板として用いた半導体装置では、半導体素子をセラミック基板の上面の金属パターンにはんだ付けした後の冷却時に、表金属パターンの収縮がはんだに拘束されるため、セラミック基板の上面の金属パターンの収縮が下面の金属パターンの収縮よりも小さくなる。その結果、半導体素子がはんだ付けされた箇所の裏側に位置するセラミック基板の下面の金属パターンに局所的な反りが生じ、当該金属パターン付セラミック基板の下面に局所的な凹形状が形成される。 Another practical semiconductor device structure is one in which a ceramic substrate with a metal pattern itself is used as a base plate, with a semiconductor element mounted on the metal pattern on the top surface of the ceramic substrate. In semiconductor devices that use a ceramic substrate with a metal pattern as a base plate, when the semiconductor element is soldered to the metal pattern on the top surface of the ceramic substrate and then cooled, the shrinkage of the top metal pattern is restrained by the solder, resulting in a smaller shrinkage of the metal pattern on the top surface of the ceramic substrate than the metal pattern on the bottom surface. As a result, localized warping occurs in the metal pattern on the bottom surface of the ceramic substrate, located behind the area where the semiconductor element is soldered, and a localized depression is formed on the bottom surface of the ceramic substrate with a metal pattern.
ベース板である金属パターン付セラミック基板の下面は、半導体装置の放熱面となり、実使用時には放熱グリスを介してヒートシンク等の冷却部材に締め付け固定される。金属パターン付セラミック基板の下面に局所的な凹形状が形成されていると、放熱グリスが広がりにくくなり、半導体装置の放熱性が不安定となって製品寿命の悪化につながる。 The underside of the metal patterned ceramic substrate, which serves as the base plate, serves as the heat dissipation surface for the semiconductor device, and during actual use is fastened to a cooling component such as a heat sink via thermal grease. If localized depressions are formed on the underside of the metal patterned ceramic substrate, it becomes difficult for the thermal grease to spread, making the heat dissipation performance of the semiconductor device unstable and shortening the product's lifespan.
なお、特許文献１には、金属パターン付セラミック基板をベース板として用いた構造の半導体装置についての言及はないが、特許文献１の技術は、ベース板の全体に反り付けを施すものであるため、上述した局所的な凹形状の形成を抑制することは困難と考えられる。 Note that Patent Document 1 does not mention semiconductor devices with a structure that uses a ceramic substrate with a metal pattern as a base plate. However, since the technology in Patent Document 1 warps the entire base plate, it is thought to be difficult to prevent the formation of the localized concave shape described above.
本開示は以上のような課題を解決するためになされたものであり、金属パターン付セラミック基板をベース板として用いた半導体装置において、ベース板の下面に局所的な凹形状が形成されることを抑制することを目的とする。 This disclosure has been made to solve the above-mentioned problems, and aims to prevent localized depressions from forming on the underside of a base plate in a semiconductor device that uses a ceramic substrate with a metal pattern as the base plate.
本開示に係るベース板は、上面に表金属パターン、下面に裏金属パターンを有するセラミック基板からなるベース板であって、前記表金属パターンの上面に局所的に形成された凹形状部と、前記裏金属パターンの下面における前記表金属パターンの前記凹形状部に対応する位置に局所的に形成された高さ２００μｍ以下の凸形状部と、を備える。 The base plate according to the present disclosure is a ceramic substrate having a front metal pattern on its upper surface and a rear metal pattern on its lower surface, and is equipped with a concave portion locally formed on the upper surface of the front metal pattern, and a convex portion having a height of 200 μm or less locally formed on the lower surface of the rear metal pattern at a position corresponding to the concave portion of the front metal pattern.
本開示によれば、金属パターン付セラミック基板をベース板として用いた半導体装置において、ベース板の下面に局所的な凹形状が形成されることが抑制される。それにより、半導体装置の放熱性が安定化し、製品寿命の長期化に寄与できる。 According to the present disclosure, in a semiconductor device that uses a ceramic substrate with a metal pattern as a base plate, the formation of localized depressions on the underside of the base plate is suppressed. This stabilizes the heat dissipation performance of the semiconductor device and contributes to extending the product lifespan.
＜実施の形態１＞
図１は、実施の形態１に係る半導体装置のベース板の構成を示す図である。図１に示すように、当該ベース板は、上面に表金属パターン１、下面に裏金属パターン３を有するセラミック基板２からなる金属パターン付セラミック基板である。
First Embodiment
Fig. 1 is a diagram showing the configuration of a base plate of a semiconductor device according to embodiment 1. As shown in Fig. 1, the base plate is a ceramic substrate with a metal pattern, which is made up of a ceramic substrate 2 having a front metal pattern 1 on its upper surface and a rear metal pattern 3 on its lower surface.
表金属パターン１の上面には、凹形状部１４が局所的に形成されている。裏金属パターン３の下面における表金属パターン１の凹形状部１４に対応する位置には、凸形状部１５が局所的に形成されている。凸形状部１５の高さ、すなわち、裏金属パターン３の下面の平らな部分と凸形状部１５との段差１６の大きさは、２００μｍ以下である。 Concave portions 14 are locally formed on the upper surface of the front metal pattern 1. Convex portions 15 are locally formed on the lower surface of the back metal pattern 3 at positions corresponding to the concave portions 14 of the front metal pattern 1. The height of the convex portions 15, i.e., the size of the step 16 between the flat portion of the lower surface of the back metal pattern 3 and the convex portions 15, is 200 μm or less.
表金属パターン１および裏金属パターン３の材料としては、例えば、銅、アルミニウム、表面をニッケルめっきした銅、表面をニッケルめっきしたアルミニウムなどが挙げられる。セラミック基板２の材料としては、例えば、酸化アルミニウム、窒化ケイ素、窒化アルミニウムが挙げられる。表金属パターン１、セラミック基板２および裏金属パターン３の各材料は、当該ベース板が用いられる半導体装置に要求される熱伝導性に応じて選択される。 Examples of materials for the front metal pattern 1 and the back metal pattern 3 include copper, aluminum, nickel-plated copper, and nickel-plated aluminum. Examples of materials for the ceramic substrate 2 include aluminum oxide, silicon nitride, and aluminum nitride. The materials for the front metal pattern 1, ceramic substrate 2, and back metal pattern 3 are selected according to the thermal conductivity required for the semiconductor device in which the base plate is used.
当該ベース板の製造方法を説明する。まず、上面に表金属パターン１、下面に裏金属パターン３を有するセラミック基板２を用意する。そして、図２のように、当該セラミック基板２の下に変形補助フレーム１３を配置し、荷重付与ブロック１２を表金属パターン１の上に配置する。変形補助フレーム１３には、荷重付与ブロック１２が配置される位置の下方が開口されている。 The manufacturing method for this base plate will now be described. First, a ceramic substrate 2 is prepared, which has a front metal pattern 1 on its upper surface and a rear metal pattern 3 on its lower surface. Then, as shown in Figure 2, a deformation assist frame 13 is placed below the ceramic substrate 2, and a load-applying block 12 is placed on top of the front metal pattern 1. The deformation assist frame 13 has an opening below where the load-applying block 12 will be placed.
次に、荷重付与ブロック１２を用いて、表金属パターン１の上からセラミック基板２の抗折強度の半分以下の荷重を局所的に印加する。それにより、表金属パターン１が局所的に湾曲し、表金属パターン１の上面に局所的な凹形状部１４が形成される。それとともに、荷重付与ブロック１２の下のセラミック基板２および裏金属パターン３も局所的に湾曲し、裏金属パターン３の下面に局所的な凸形状部１５が形成される。凸形状部１５の高さは、変形補助フレーム１３の厚みを選択することにより任意に制御が可能である。 Next, a load of less than half the flexural strength of the ceramic substrate 2 is applied locally from above the front metal pattern 1 using the load-application block 12. This causes the front metal pattern 1 to locally bend, forming a localized concave portion 14 on the upper surface of the front metal pattern 1. At the same time, the ceramic substrate 2 and rear metal pattern 3 below the load-application block 12 also locally bend, forming a localized convex portion 15 on the lower surface of the rear metal pattern 3. The height of the convex portion 15 can be freely controlled by selecting the thickness of the deformation support frame 13.
表金属パターン１、セラミック基板２および裏金属パターン３を、セラミック基板２の抗折強度の半分以下の荷重で変形させることで、セラミック基板２が割れて絶縁性が損なわれることを防止しつつ、裏金属パターン３の下面に凸形状部１５を形成することができる。 By deforming the front metal pattern 1, ceramic substrate 2, and back metal pattern 3 with a load that is less than half the flexural strength of the ceramic substrate 2, it is possible to form a convex portion 15 on the underside of the back metal pattern 3 while preventing the ceramic substrate 2 from cracking and losing its insulation.
図３は、実施の形態１に係る半導体装置の構成の一例を示す図である。当該半導体装置のベース板は、図１に示したベース板である。 Figure 3 is a diagram showing an example of the configuration of a semiconductor device according to embodiment 1. The base plate of this semiconductor device is the base plate shown in Figure 1.
ベース板の表金属パターン１の上には、半導体素子４がはんだ５を用いて接合される。このとき半導体素子４は、凹形状部１４の上に配置される。また、ベース板のセラミック基板２の上面の外周部には、主端子６および制御端子７を備え半導体素子４を収容するケース８が、接着剤９を用いて固定される。半導体素子４と主端子６および制御端子７とは、金属ワイヤ１０を用いて接続される。ケース８の内側には封止材１１が充填され、ベース板に搭載された半導体素子４および金属ワイヤ１０が封止材１１によって封止される。ケース８には封止材１１を覆う蓋が設けられる場合もある。 A semiconductor element 4 is bonded to the surface metal pattern 1 of the base plate using solder 5. The semiconductor element 4 is positioned above the recessed portion 14. A case 8 that houses the semiconductor element 4 and has main terminals 6 and control terminals 7 is fixed to the outer periphery of the top surface of the ceramic substrate 2 of the base plate using adhesive 9. The semiconductor element 4 is connected to the main terminals 6 and control terminals 7 using metal wires 10. A sealing material 11 is filled inside the case 8, and the semiconductor element 4 and metal wires 10 mounted on the base plate are sealed with the sealing material 11. The case 8 may also be provided with a lid that covers the sealing material 11.
半導体素子４の種類としては、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）や金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）などの電力用半導体素子が挙げられる。半導体素子４の材料としては、例えば、シリコン、シリコンカーバイト、窒化ガリウム、酸化ガリウムなどが挙げられる。はんだ５としては、鉛を含有しない鉛フリーはんだが一般的に用いられる。主端子６および制御端子７の材料としては、例えば、銅やニッケルめっきした銅などが挙げられる。ケース８としては、例えば、ポリエチレンテレフタレート（ＰＥＴ）やポリブチレンテレフタレート（ＰＢＴ）、ポリフェニレンサルファイド（ＰＰＳ）などのプラスチックを単体成型もしくは混合成型したものが用いられる。接着剤９としては、シリコーン系接着剤、エポキシ系接着剤、アクリル系接着剤などが用いられる。金属ワイヤ１０の材料としては、例えばアルミニウム、銅、銀、金などが用いられる。封止材１１としては、シリコーンゲルやエポキシ系樹脂が用いられる。 The semiconductor element 4 may be a power semiconductor element such as an insulated gate bipolar transistor (IGBT) or a metal oxide semiconductor field effect transistor (MOSFET). Examples of materials for the semiconductor element 4 include silicon, silicon carbide, gallium nitride, and gallium oxide. Lead-free solder is typically used for the solder 5. Examples of materials for the main terminals 6 and control terminals 7 include copper and nickel-plated copper. The case 8 may be a single-molded or mixed-molded plastic such as polyethylene terephthalate (PET), polybutylene terephthalate (PBT), or polyphenylene sulfide (PPS). Examples of adhesives 9 include silicone adhesives, epoxy adhesives, and acrylic adhesives. Examples of materials for the metal wire 10 include aluminum, copper, silver, and gold. The sealing material 11 may be silicone gel or epoxy resin.
本実施の形態に係る半導体装置では、ベース板の下面となる裏金属パターン３において、表金属パターン１と半導体素子４との接合箇所に対応する位置に予め凸形状部１５が形成されている。そのため、半導体装置の組み立て時に、半導体素子４がはんだ付けされた箇所に対応する位置の裏金属パターン３に局所的な反りが生じても、裏金属パターン３には局所的な凹形状の形成が防止される。よって、半導体装置を放熱グリスを介してヒートシンク等の冷却部材に締め付け固定するときに、放熱グリスが良好に広がる。それにより、半導体装置の放熱性が安定化し、製品寿命の長期化に寄与できる。 In the semiconductor device according to this embodiment, a convex portion 15 is formed in advance in the rear metal pattern 3, which forms the underside of the base plate, at a position corresponding to the joint between the front metal pattern 1 and the semiconductor element 4. Therefore, even if local warping occurs in the rear metal pattern 3 at a position corresponding to the location where the semiconductor element 4 is soldered during assembly of the semiconductor device, the formation of a local concave portion in the rear metal pattern 3 is prevented. Therefore, when the semiconductor device is fastened to a cooling member such as a heat sink via thermal grease, the thermal grease spreads well. This stabilizes the heat dissipation performance of the semiconductor device and contributes to extending the product's lifespan.
なお、裏金属パターン３の凸形状部１５の高さ（段差１６の大きさ）が大きくなり、ケース８の底面と凸形状部１５の頂部との段差が大きくなると、半導体装置を冷却部材に締め付け固定する際に、ケース８にクラック発生することが懸念される。よって、組み立て後の半導体装置のケース８の底面と凸形状部１５の頂部との段差は、２００μｍ以下が好ましく、１００μｍ未満であればより好ましい。 In addition, if the height of the convex portion 15 of the back metal pattern 3 (the size of the step 16) increases and the step between the bottom surface of the case 8 and the top of the convex portion 15 becomes larger, there is a concern that cracks may occur in the case 8 when the semiconductor device is fastened to the cooling member. Therefore, the step between the bottom surface of the case 8 and the top of the convex portion 15 of the assembled semiconductor device is preferably 200 μm or less, and more preferably less than 100 μm.
＜実施の形態２＞
図４は、実施の形態２に係る半導体装置のベース板の構成を示す図である。実施の形態２に係る半導体装置のベース板には、表金属パターン１の凹形状部１４内に突起２１が形成されている。その他の構成は、実施の形態１で示した図１と同様である。
<Second Embodiment>
4 is a diagram showing the configuration of a base plate of a semiconductor device according to embodiment 2. In the base plate of the semiconductor device according to embodiment 2, protrusions 21 are formed in recessed portions 14 of surface metal pattern 1. The other configurations are the same as those shown in FIG. 1 of embodiment 1.
当該ベース板の製造方法を説明する。まず、上面に表金属パターン１、下面に裏金属パターン３を有するセラミック基板２を用意する。そして、図５のように、当該セラミック基板２の下に掘込部１９を備えた変形補助台座２０を配置し、超音波照射を行うためのホーン１７を表金属パターン１の上に配置する。変形補助台座２０には、ホーン１７が配置される位置の下方に掘込部１９が形成されている。また、ホーン１７の表面（具体的には、表金属パターン１との接触面）にはディンプル１８が形成されている。 The manufacturing method of the base plate will now be described. First, a ceramic substrate 2 is prepared, which has a front metal pattern 1 on its upper surface and a back metal pattern 3 on its lower surface. Then, as shown in Figure 5, a deformation support base 20 with a recessed portion 19 is placed below the ceramic substrate 2, and a horn 17 for irradiating ultrasonic waves is placed on the front metal pattern 1. The deformation support base 20 has a recessed portion 19 formed below the position where the horn 17 will be placed. In addition, a dimple 18 is formed on the surface of the horn 17 (specifically, the surface that comes into contact with the front metal pattern 1).
次に、ホーン１７を用いて、表金属パターン１の上からセラミック基板２の抗折強度の半分以下の荷重とともに、超音波を局所的に印加する。それにより、表金属パターン１が局所的に湾曲し、表金属パターン１の上面に局所的な凹形状部１４が形成される。それとともに、制御端子７の下のセラミック基板２および裏金属パターン３も局所的に湾曲し、裏金属パターン３の下面に局所的な凸形状部１５が形成される。このとき表金属パターン１の凹形状部１４内に、ホーン１７表面のディンプル１８の形状が転写された突起２１が形成される。凸形状部１５の高さは、変形補助台座２０の掘込部１９の深さを選択することにより任意に制御が可能である。 Next, ultrasonic waves are applied locally from above the front metal pattern 1 using the horn 17, with a load of less than half the flexural strength of the ceramic substrate 2. This causes the front metal pattern 1 to locally bend, forming a localized concave portion 14 on the upper surface of the front metal pattern 1. At the same time, the ceramic substrate 2 and rear metal pattern 3 below the control terminal 7 also locally bend, forming a localized convex portion 15 on the lower surface of the rear metal pattern 3. At this time, protrusions 21 are formed within the concave portion 14 of the front metal pattern 1, which are the transferred shape of the dimples 18 on the surface of the horn 17. The height of the convex portion 15 can be freely controlled by selecting the depth of the recessed portion 19 of the deformation support base 20.
表金属パターン１、セラミック基板２および裏金属パターン３を、荷重だけでなく、超音波を印加して変形させることで、荷重だけの場合に比べ、低荷重、短時間で表金属パターン１、セラミック基板２および裏金属パターン３を変形させて、裏金属パターン３の下面に凸形状部１５を形成することができる。 By applying ultrasonic waves as well as a load to deform the front metal pattern 1, ceramic substrate 2, and rear metal pattern 3, it is possible to deform the front metal pattern 1, ceramic substrate 2, and rear metal pattern 3 with a lower load and in a shorter time than when applying a load alone, thereby forming a convex portion 15 on the underside of the rear metal pattern 3.
さらに、ホーン１７にディンプル１８が形成されており、表金属パターン１がディンプル１８に食い込む形で超音波照射されるため、ディンプル１８からの超音波照射エネルギーが効率よく表金属パターン１、セラミック基板２および裏金属パターン３に伝達される。よって、より低エネルギー（低電力）での変形処理が可能となる。 Furthermore, dimples 18 are formed in the horn 17, and ultrasonic waves are irradiated so that the front metal pattern 1 penetrates into the dimples 18. This allows the ultrasonic wave irradiation energy from the dimples 18 to be efficiently transmitted to the front metal pattern 1, ceramic substrate 2, and rear metal pattern 3. This enables deformation processing with lower energy (lower power).
なお、裏金属パターン３に形成する凸形状部１５の高さが５０μｍ未満でよい場合は、掘込部１９が形成されていない平坦な変形補助台座２０が用いられてもよい。その場合でも、変形補助台座２０の平坦度の程度で、高さの低い凸形状部１５を形成することができる。 If the height of the convex portion 15 formed on the back metal pattern 3 is sufficient to be less than 50 μm, a flat deformation support base 20 without a recessed portion 19 may be used. Even in this case, a low-height convex portion 15 can be formed depending on the flatness of the deformation support base 20.
また、実施の形態２では、表金属パターン１および裏金属パターン３を備えるセラミック基板２に、荷重だけでなく超音波を印加するため、セラミック基板２は変形補助台座２０にしっかり固定され、超音波照射エネルギーが変形に寄与できるようにする必要がある。変形補助台座２０の代わりに、実施の形態１で用いた変形補助フレーム１３を用いることもできるが、その場合、セラミック基板２と変形補助フレーム１３とを一緒に別の台座にしっかり固定する必要があるため、掘込部１９を備える変形補助台座２０を用いた方がセラミック基板２の固定が容易である。 Furthermore, in embodiment 2, since ultrasonic waves as well as a load are applied to the ceramic substrate 2 having the front metal pattern 1 and the back metal pattern 3, the ceramic substrate 2 must be firmly fixed to the deformation auxiliary base 20 so that the ultrasonic irradiation energy can contribute to deformation. The deformation auxiliary base 13 used in embodiment 1 can also be used instead of the deformation auxiliary base 20, but in that case, the ceramic substrate 2 and the deformation auxiliary frame 13 must be firmly fixed together to a separate base, and therefore it is easier to fix the ceramic substrate 2 using the deformation auxiliary base 20 having the recessed portion 19.
図６は、実施の形態２に係る半導体装置の構成の一例を示す図である。当該半導体装置のベース板は、図４に示したベース板である。その他の構成は、実施の形態１で示した図３と同様である。 Figure 6 is a diagram showing an example of the configuration of a semiconductor device according to embodiment 2. The base plate of this semiconductor device is the base plate shown in Figure 4. The rest of the configuration is the same as that shown in Figure 3 of embodiment 1.
実施の形態２に係る半導体装置でも、ベース板の下面となる裏金属パターン３において、表金属パターン１と半導体素子４との接合箇所に対応する位置に予め凸形状部１５が形成されているため、実施の形態１の半導体装置と同様の効果が得られる。また、実施の形態２に係る半導体装置でも、組み立て後の半導体装置のケース８の底面と凸形状部１５の頂部との段差は、２００μｍ以下が好ましく、１００μｍ未満であればより好ましい。 In the semiconductor device according to the second embodiment, the rear metal pattern 3, which forms the underside of the base plate, has a convex portion 15 formed in advance at a position corresponding to the joint between the front metal pattern 1 and the semiconductor element 4, so the same effect as in the semiconductor device according to the first embodiment can be obtained. Furthermore, in the semiconductor device according to the second embodiment, the step between the bottom surface of the case 8 of the assembled semiconductor device and the top of the convex portion 15 is preferably 200 μm or less, and more preferably less than 100 μm.
なお、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。 In addition, it is possible to freely combine each embodiment, and to modify or omit each embodiment as appropriate.
以下、本開示の諸態様を付記としてまとめて記載する。 The various aspects of this disclosure are summarized below as appendices.
（付記１）
上面に表金属パターン、下面に裏金属パターンを有するセラミック基板からなるベース板であって、
前記表金属パターンの上面に局所的に形成された凹形状部と、
前記裏金属パターンの下面における前記表金属パターンの前記凹形状部に対応する位置に局所的に形成された高さ２００μｍ以下の凸形状部と、
を備えるベース板。
(Appendix 1)
A base plate made of a ceramic substrate having a front metal pattern on its upper surface and a back metal pattern on its lower surface,
a recessed portion locally formed on the upper surface of the surface metal pattern;
a convex portion having a height of 200 μm or less that is locally formed on the lower surface of the back metal pattern at a position corresponding to the concave portion of the front metal pattern;
A base plate comprising:
（付記２）
前記表金属パターンの前記凹形状部内に突起が形成されている、
付記１に記載のベース板。
(Appendix 2)
a protrusion is formed in the recessed portion of the surface metal pattern;
2. The base plate of claim 1.
（付記３）
付記１または付記２に記載のベース板と、
前記ベース板の前記表金属パターンの前記凹形状部の上にはんだを介して接合された半導体素子と、
を備える半導体装置。
(Appendix 3)
A base plate according to claim 1 or 2;
a semiconductor element bonded via solder onto the recessed portion of the surface metal pattern of the base plate;
A semiconductor device comprising:
（付記４）
前記ベース板に固定され前記半導体素子を収容するケースをさらに備え、
前記ケースの底面と前記裏金属パターンの前記凸形状部の頂部との段差が２００μｍ以下である、
付記３に記載の半導体装置。
(Appendix 4)
a case fixed to the base plate and accommodating the semiconductor element;
a step between the bottom surface of the case and the top of the convex portion of the back metal pattern is 200 μm or less;
4. The semiconductor device according to claim 3.
（付記５）
上面に表金属パターン、下面に裏金属パターンを有するセラミック基板を用意する工程と、
前記表金属パターンの上から前記セラミック基板の抗折強度の半分以下の荷重を局所的に印加することで、前記表金属パターンの上面に局所的な凹形状部を形成するとともに、前記裏金属パターンの下面に局所的な高さ２００μｍ以下の凸形状部を形成する工程と、
を備えるベース板の製造方法。
(Appendix 5)
providing a ceramic substrate having a front metal pattern on its upper surface and a back metal pattern on its lower surface;
a step of locally applying a load of not more than half the bending strength of the ceramic substrate from above the front metal pattern to form a local concave portion on the upper surface of the front metal pattern and a local convex portion having a height of not more than 200 μm on the lower surface of the back metal pattern;
A method for manufacturing a base plate comprising:
（付記６）
前記凹形状部および前記凸形状部を形成する工程は、前記表金属パターンの上から前記荷重とともに超音波を局所的に印加することによって行われる、
付記５に記載のベース板の製造方法。
(Appendix 6)
the step of forming the concave portion and the convex portion is performed by locally applying ultrasonic waves together with the load from above the surface metal pattern.
A method for manufacturing a base plate according to claim 5.
（付記７）
前記荷重および前記超音波は、表面にディンプルを有するホーンによって印加される、
付記６に記載のベース板の製造方法。
(Appendix 7)
The load and the ultrasonic waves are applied by a horn having dimples on its surface.
A method for manufacturing a base plate according to claim 6.
（付記８）
付記５から付記７のいずれか一項に記載の製造方法によりベース板を形成する工程と、
前記ベース板の前記表金属パターンの前記凹形状部の上にはんだを介して半導体素子を接合する工程と、
を備える半導体装置の製造方法。
(Appendix 8)
forming a base plate by the manufacturing method according to any one of Supplementary Note 5 to Supplementary Note 7;
a step of joining a semiconductor element onto the concave portion of the surface metal pattern of the base plate via solder;
A method for manufacturing a semiconductor device comprising:
１ 表金属パターン、２ セラミック基板、３ 裏金属パターン、４ 半導体素子、５ はんだ、６ 主端子、７ 制御端子、８ ケース、９ 接着剤、１０ 金属ワイヤ、１１ 封止材、１２ 荷重付与ブロック、１３ 変形補助フレーム、１４ 凹形状部、１５ 凸形状部、１６ 段差、１７ ホーン、１８ ディンプル、１９ 掘込部、２０ 変形補助台座、２１ 突起。 1. Front metal pattern, 2. Ceramic substrate, 3. Back metal pattern, 4. Semiconductor element, 5. Solder, 6. Main terminal, 7. Control terminal, 8. Case, 9. Adhesive, 10. Metal wire, 11. Sealant, 12. Load-applying block, 13. Deformation support frame, 14. Concave portion, 15. Convex portion, 16. Step, 17. Horn, 18. Dimple, 19. Recessed portion, 20. Deformation support base, 21. Protrusion.
Claims (8)
前記表金属パターンの上面に局所的に形成された凹形状部と、
前記裏金属パターンの下面における前記表金属パターンの前記凹形状部に対応する位置に局所的に形成された高さ２００μｍ以下の凸形状部と、
を備えるベース板。 A base plate made of a ceramic substrate having a front metal pattern on its upper surface and a back metal pattern on its lower surface,
a recessed portion locally formed on the upper surface of the surface metal pattern;
a convex portion having a height of 200 μm or less that is locally formed on the lower surface of the back metal pattern at a position corresponding to the concave portion of the front metal pattern;
A base plate comprising:
請求項１に記載のベース板。 a protrusion is formed in the recessed portion of the surface metal pattern;
The base plate according to claim 1 .
前記ベース板の前記表金属パターンの前記凹形状部の上にはんだを介して接合された半導体素子と、
を備える半導体装置。 The base plate according to claim 1 or 2;
a semiconductor element bonded via solder onto the recessed portion of the surface metal pattern of the base plate;
A semiconductor device comprising:
前記ケースの底面と前記裏金属パターンの前記凸形状部の頂部との段差が２００μｍ以下である、
請求項３に記載の半導体装置。 a case fixed to the base plate and accommodating the semiconductor element;
a step between the bottom surface of the case and the top of the convex portion of the back metal pattern is 200 μm or less;
The semiconductor device according to claim 3 .
前記表金属パターンの上から前記セラミック基板の抗折強度の半分以下の荷重を局所的に印加することで、前記表金属パターンの上面に局所的な凹形状部を形成するとともに、前記裏金属パターンの下面に局所的な高さ２００μｍ以下の凸形状部を形成する工程と、
を備えるベース板の製造方法。 providing a ceramic substrate having a front metal pattern on its upper surface and a back metal pattern on its lower surface;
a step of locally applying a load of not more than half the bending strength of the ceramic substrate from above the front metal pattern to form a local concave portion on the upper surface of the front metal pattern and a local convex portion having a height of not more than 200 μm on the lower surface of the back metal pattern;
A method for manufacturing a base plate comprising:
請求項５に記載のベース板の製造方法。 the step of forming the concave portion and the convex portion is performed by locally applying ultrasonic waves together with the load from above the surface metal pattern.
The method for manufacturing the base plate according to claim 5 .
請求項６に記載のベース板の製造方法。 The load and the ultrasonic waves are applied by a horn having dimples on its surface.
The method for manufacturing the base plate according to claim 6 .
前記ベース板の前記表金属パターンの前記凹形状部の上にはんだを介して半導体素子を接合する工程と、
を備える半導体装置の製造方法。 forming a base plate by the manufacturing method according to any one of claims 5 to 7;
a step of joining a semiconductor element onto the concave portion of the surface metal pattern of the base plate via solder;
A method for manufacturing a semiconductor device comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022139058A JP7728236B2 (en) | 2022-09-01 | 2022-09-01 | Base plate, semiconductor device, base plate manufacturing method and semiconductor device manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022139058A JP7728236B2 (en) | 2022-09-01 | 2022-09-01 | Base plate, semiconductor device, base plate manufacturing method and semiconductor device manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2024034662A JP2024034662A (en) | 2024-03-13 |
| JP7728236B2 true JP7728236B2 (en) | 2025-08-22 |
Family
ID=90194171
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022139058A Active JP7728236B2 (en) | 2022-09-01 | 2022-09-01 | Base plate, semiconductor device, base plate manufacturing method and semiconductor device manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7728236B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN120343425A (en) | 2024-01-16 | 2025-07-18 | 精工爱普生株式会社 | Relay device, and point of sale information system |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002057413A (en) | 2000-08-09 | 2002-02-22 | Kyocera Corp | Ceramic substrate and method of manufacturing the same |
| JP2009049218A (en) | 2007-08-21 | 2009-03-05 | Nec Electronics Corp | Semiconductor device and manufacturing method of semiconductor device |
| JP2015170825A (en) | 2014-03-10 | 2015-09-28 | 三菱マテリアル株式会社 | Manufacturing method of power module substrate with radiation plate |
| JP2016058563A (en) | 2014-09-10 | 2016-04-21 | 三菱電機株式会社 | Semiconductor device and manufacturing method thereof |
| JP2016167548A (en) | 2015-03-10 | 2016-09-15 | 三菱マテリアル株式会社 | Method manufacturing substrate for power module with heat sink |
| WO2018012616A1 (en) | 2016-07-14 | 2018-01-18 | 株式会社 東芝 | Ceramic circuit board and semiconductor module |
| WO2019138744A1 (en) | 2018-01-10 | 2019-07-18 | 住友電気工業株式会社 | Composite member, heat-radiation member, semiconductor device, and method for manufacturing composite member |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3949270B2 (en) * | 1998-05-13 | 2007-07-25 | 株式会社東芝 | Manufacturing method of ceramic circuit board |
-
2022
- 2022-09-01 JP JP2022139058A patent/JP7728236B2/en active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002057413A (en) | 2000-08-09 | 2002-02-22 | Kyocera Corp | Ceramic substrate and method of manufacturing the same |
| JP2009049218A (en) | 2007-08-21 | 2009-03-05 | Nec Electronics Corp | Semiconductor device and manufacturing method of semiconductor device |
| JP2015170825A (en) | 2014-03-10 | 2015-09-28 | 三菱マテリアル株式会社 | Manufacturing method of power module substrate with radiation plate |
| JP2016058563A (en) | 2014-09-10 | 2016-04-21 | 三菱電機株式会社 | Semiconductor device and manufacturing method thereof |
| JP2016167548A (en) | 2015-03-10 | 2016-09-15 | 三菱マテリアル株式会社 | Method manufacturing substrate for power module with heat sink |
| WO2018012616A1 (en) | 2016-07-14 | 2018-01-18 | 株式会社 東芝 | Ceramic circuit board and semiconductor module |
| WO2019138744A1 (en) | 2018-01-10 | 2019-07-18 | 住友電気工業株式会社 | Composite member, heat-radiation member, semiconductor device, and method for manufacturing composite member |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2024034662A (en) | 2024-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3868777B2 (en) | Semiconductor device | |
| CN101335263B (en) | Semiconductor module and manufacturing method thereof | |
| CN110383464B (en) | Semiconductor device | |
| JPWO2020105476A1 (en) | Semiconductor device | |
| JP2013219267A (en) | Power module | |
| JPWO2017195625A1 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| WO2020241346A1 (en) | Semiconductor device | |
| JP2009105267A (en) | Semiconductor device and manufacturing method thereof | |
| JP2020047763A (en) | Semiconductor device and manufacturing method of semiconductor device | |
| JP6797002B2 (en) | Semiconductor devices and methods for manufacturing semiconductor devices | |
| JP5126201B2 (en) | Semiconductor module and manufacturing method thereof | |
| JP7728236B2 (en) | Base plate, semiconductor device, base plate manufacturing method and semiconductor device manufacturing method | |
| JP2013138087A (en) | Semiconductor module and manufacturing method of the same | |
| JP4046623B2 (en) | Power semiconductor module and fixing method thereof | |
| KR20150129269A (en) | Clip structure for semiconductor package and semiconductor package including the same, methods of manufacturing for the same | |
| KR102371636B1 (en) | Method for fabricating semiconductor having double-sided substrate | |
| JP7487614B2 (en) | Semiconductor device, manufacturing method thereof, and power conversion device | |
| JP7494521B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP2002329804A (en) | Semiconductor device | |
| JP5840102B2 (en) | Power semiconductor device | |
| US20230282566A1 (en) | Semiconductor package having negative patterned substrate and method of manufacturing the same | |
| CN102549741B (en) | Semiconductor device and method for manufacturing same | |
| JP2005116875A (en) | Semiconductor device | |
| WO2024057850A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| CN114709185A (en) | Power module and internal electrical connection method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240917 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20250626 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20250715 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20250812 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7728236 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |