Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7730741B2 - Liquid crystal device and method for driving liquid crystal device - Google Patents
[go: Go Back, main page]

JP7730741B2 - Liquid crystal device and method for driving liquid crystal device - Google Patents

Liquid crystal device and method for driving liquid crystal device

Info

Publication number
JP7730741B2
JP7730741B2 JP2021200122A JP2021200122A JP7730741B2 JP 7730741 B2 JP7730741 B2 JP 7730741B2 JP 2021200122 A JP2021200122 A JP 2021200122A JP 2021200122 A JP2021200122 A JP 2021200122A JP 7730741 B2 JP7730741 B2 JP 7730741B2
Authority
JP
Japan
Prior art keywords
liquid crystal
voltage
transmittance
electrodes
crystal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021200122A
Other languages
Japanese (ja)
Other versions
JP2023085841A5 (en
JP2023085841A (en
Inventor
智秀 真野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP2021200122A priority Critical patent/JP7730741B2/en
Priority to PCT/JP2022/042717 priority patent/WO2023106065A1/en
Priority to CN202280081579.1A priority patent/CN118382831A/en
Publication of JP2023085841A publication Critical patent/JP2023085841A/en
Publication of JP2023085841A5 publication Critical patent/JP2023085841A5/ja
Application granted granted Critical
Publication of JP7730741B2 publication Critical patent/JP7730741B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

本開示は、液晶装置、液晶装置の駆動方法に関する。 This disclosure relates to a liquid crystal device and a method for driving a liquid crystal device.

液晶装置の駆動方法の一つとしてスタティック駆動が知られている。このスタティック駆動では、各セグメント電極に対して個別に配線を設け、ドライバから各セグメント電極へ個別に駆動電圧を与える。このため、デューティ駆動(時分割駆動)を用いる場合のようなクロストークが発生しない。それにより、各セグメント電極に対してより高い駆動電圧を印加することが可能となり、応答速度や透過率の向上を図ることができる。他方、スタティック駆動では配線数が多くなる不都合がある。しかし、近年ではCOG(Chip On Glass)技術などの実装技術の向上や多層配線化の採用などにより、配線数の増加はそれほど問題とはならない状況である。スタティック駆動を用いる液晶装置の先行例は、例えば特開2021-9200号公報(特許文献1)に記載されている。 Static drive is known as one method of driving liquid crystal devices. In static drive, individual wiring is provided for each segment electrode, and a drive voltage is applied to each segment electrode individually from a driver. This prevents crosstalk, as occurs when duty drive (time-division drive) is used. This makes it possible to apply a higher drive voltage to each segment electrode, improving response speed and transmittance. On the other hand, static drive has the disadvantage of requiring a large number of wires. However, in recent years, improvements in packaging technologies such as COG (chip-on-glass) technology and the adoption of multi-layer wiring have made the increased number of wires less of a problem. A prior example of a liquid crystal device using static drive is described, for example, in JP 2021-9200 A (Patent Document 1).

スタティック駆動を用いる液晶装置において駆動電圧をより高くした場合、駆動電圧を印加した際、一時的に各セグメント電極の位置による透過率差を生じる場合がある。このような透過率差は、ドライバから各セグメント電極へ至る配線長の差が大きいほど顕著になる。 When a higher drive voltage is applied to a liquid crystal device using static drive, temporary differences in transmittance may occur depending on the position of each segment electrode when the drive voltage is applied. Such differences in transmittance become more pronounced the greater the difference in wiring length from the driver to each segment electrode.

特開2021-9200号公報Japanese Patent Application Laid-Open No. 2021-9200

本開示に係る具体的態様は、スタティック駆動を用いる液晶装置の電圧印加時における一時的な透過率差を抑制することを目的の1つとする。 One of the objectives of a specific aspect of the present disclosure is to suppress temporary differences in transmittance when a voltage is applied to a liquid crystal device that uses static driving.

[1]本開示に係る一態様の液晶装置は、
対向配置される一対の電極と、
前記一対の電極の間に配置された液晶層と、
前記一対の電極を介して前記液晶層へ駆動電圧を与えるドライバと、
を含み、
前記ドライバは、少なくとも前記液晶層の閾値より高い所定値の駆動電圧を前記一対の電極に印加する際に、前記駆動電圧を時間経過に沿って徐々に上昇させる期間を設けるものであって、
前記ドライバは、0ボルトから前記所定値の10%以上の第1値まで前記駆動電圧を時間経過に沿って徐々に上昇させる期間を設けた後、当該駆動電圧を直ちに前記所定値に上昇させる、
液晶装置である。
[2]本開示に係る一態様の液晶装置の駆動方法は、
一対の電極の間に配置された液晶層を備える液晶装置の駆動方法であって、
少なくとも前記液晶層の閾値より高い所定値の駆動電圧をスタティック駆動方式により前記一対の電極に印加する際に、当該駆動電圧を時間経過に沿って徐々に上昇させる期間を設ける、
液晶装置の駆動方法である。
[1] A liquid crystal device according to one aspect of the present disclosure,
A pair of electrodes arranged opposite to each other;
a liquid crystal layer disposed between the pair of electrodes;
a driver that applies a drive voltage to the liquid crystal layer via the pair of electrodes;
Including,
the driver, when applying a driving voltage of a predetermined value higher than at least a threshold value of the liquid crystal layer to the pair of electrodes, provides a period in which the driving voltage is gradually increased over time,
the driver provides a period in which the drive voltage is gradually increased over time from 0 volts to a first value that is 10% or more of the predetermined value, and then immediately increases the drive voltage to the predetermined value;
It is a liquid crystal device.
[2] A method for driving a liquid crystal device according to one aspect of the present disclosure includes:
A method for driving a liquid crystal device having a liquid crystal layer disposed between a pair of electrodes, comprising:
a period in which the driving voltage is gradually increased over time when a driving voltage having a predetermined value higher than at least a threshold value of the liquid crystal layer is applied to the pair of electrodes by a static driving method ;
A method for driving a liquid crystal device.

上記構成によれば、スタティック駆動を用いる液晶装置における電圧印加時の一時的な透過率差を抑制することができる。 The above configuration makes it possible to suppress temporary differences in transmittance when voltage is applied in a liquid crystal device that uses static driving.

図1(A)は、液晶装置の構成を示す模式的な図である。図1(B)は、液晶装置の構成を示す模式的な平面図である。Fig. 1A is a schematic diagram showing the configuration of a liquid crystal device, and Fig. 1B is a schematic plan view showing the configuration of the liquid crystal device. 図2は、ドライバにより供給される駆動信号について説明するための波形図である。FIG. 2 is a waveform diagram for explaining the drive signal supplied by the driver. 図3(A)~図3(E)は、実効電圧を徐々に増加させる場合の波形の一例を示す図である。3A to 3E are diagrams showing examples of waveforms when the effective voltage is gradually increased. 図4(A)~図4(E)は、実効電圧を時間経過に沿って徐々に増加させる際の電圧変化の様子を説明するための図である。4A to 4E are diagrams for explaining how the voltage changes when the effective voltage is gradually increased over time. 図5は、本実施形態で検討した実効電圧の印加の仕方(階調パターン)を説明するための図である。FIG. 5 is a diagram for explaining the method of applying the effective voltage (grayscale pattern) considered in this embodiment. 図6(A)は、図5に示す階調パターン1によって駆動電圧を印加した場合の立ち上がり特性(透過率の経時変化)を示す図であり、図6(B)は、図6(A)の一部拡大図である。FIG. 6A is a diagram showing the rise characteristics (change in transmittance over time) when a driving voltage is applied according to the gradation pattern 1 shown in FIG. 5, and FIG. 6B is an enlarged view of a portion of FIG. 6A. 図7(A)は、図5に示す階調パターン2によって駆動電圧を印加した場合の立ち上がり特性(透過率の経時変化)を示す図であり、図7(B)は、図7(A)の一部拡大図である。7A is a diagram showing the rise characteristics (change in transmittance over time) when a drive voltage is applied according to the gradation pattern 2 shown in FIG. 5, and FIG. 7B is an enlarged view of a portion of FIG. 7A. 図8(A)は、図5に示す階調パターン3によって駆動電圧を印加した場合の立ち上がり特性(透過率の経時変化)を示す図であり、図8(B)は、図8(A)の一部拡大図である。8A is a diagram showing the rise characteristics (change in transmittance over time) when a drive voltage is applied according to the gradation pattern 3 shown in FIG. 5, and FIG. 8B is an enlarged view of a portion of FIG. 8A. 図9(A)は、図5に示す階調パターン4によって駆動電圧を印加した場合の立ち上がり特性(透過率の経時変化)を示す図であり、図9(B)は、図9(A)の一部拡大図である。9A is a diagram showing the rise characteristics (change in transmittance over time) when a drive voltage is applied according to the gradation pattern 4 shown in FIG. 5, and FIG. 9B is an enlarged view of a portion of FIG. 9A. 図10(A)は、図5に示す階調パターン5によって駆動電圧を印加した場合の立ち上がり特性(透過率の経時変化)を示す図であり、図10(B)は、図10(A)の一部拡大図である。10A is a diagram showing the rise characteristics (change in transmittance over time) when a driving voltage is applied according to the gradation pattern 5 shown in FIG. 5, and FIG. 10B is an enlarged view of a portion of FIG. 10A. 図11(A)は、図5に示す階調パターン6によって駆動電圧を印加した場合の立ち上がり特性(透過率の経時変化)を示す図であり、図11(B)は、図11(A)の一部拡大図である。11A is a diagram showing the rise characteristics (change in transmittance over time) when a driving voltage is applied according to the gradation pattern 6 shown in FIG. 5, and FIG. 11B is an enlarged view of a portion of FIG. 11A. 図12(A)は、図5に示す階調パターン7によって駆動電圧を印加した場合の立ち上がり特性(透過率の経時変化)を示す図であり、図12(B)は、図12(A)の一部拡大図である。12A is a diagram showing the rise characteristics (change in transmittance over time) when a driving voltage is applied according to the gradation pattern 7 shown in FIG. 5, and FIG. 12B is an enlarged view of a portion of FIG. 12A. 図13(A)は、図5に示す階調パターン8によって駆動電圧を印加した場合の立ち上がり特性(透過率の経時変化)を示す図であり、図13(B)は、図13(A)の一部拡大図である。FIG. 13A is a diagram showing the rise characteristics (change in transmittance over time) when a driving voltage is applied according to the gradation pattern 8 shown in FIG. 5, and FIG. 13B is an enlarged view of a portion of FIG. 13A. 図14(A)は、図5に示す階調パターン9によって駆動電圧を印加した場合の立ち上がり特性(透過率の経時変化)を示す図であり、図14(B)は、図14(A)の一部拡大図である。14A is a diagram showing the rise characteristics (change in transmittance over time) when a driving voltage is applied according to the gradation pattern 9 shown in FIG. 5, and FIG. 14B is an enlarged view of a portion of FIG. 14A. 図15(A)は、図5に示す階調パターン10によって駆動電圧を印加した場合の立ち上がり特性(透過率の経時変化)を示す図であり、図15(B)は、図15(A)の一部拡大図である。15A is a diagram showing the rise characteristics (change in transmittance over time) when a driving voltage is applied using the gradation pattern 10 shown in FIG. 5, and FIG. 15B is an enlarged view of a portion of FIG. 15A. 図16は、検証に用いた液晶装置における駆動電圧印加時の立ち上がり特性(透過率の経時変化)を示す図である。FIG. 16 is a diagram showing the rise characteristics (change in transmittance over time) when a drive voltage is applied in the liquid crystal device used for the verification.

本願発明者は、スタティック駆動を用いる液晶装置における電圧印加時の一時的な透過率差が生じる原因について理論的な観点及び実験に基づいて検証した。その結果、駆動電圧を供給するドライバから画素(画素電極)へ至る配線長の差により、駆動電圧印加直後の過渡応答特性に差が生じ、それが一時的な透過率差を生じさせる原因であることを見いだした。以下、詳細に説明する。 The inventors of this application conducted theoretical and experimental investigations into the causes of temporary differences in transmittance when voltage is applied to statically driven liquid crystal devices. As a result, they discovered that differences in the wiring length from the driver that supplies the drive voltage to the pixel (pixel electrode) cause differences in the transient response characteristics immediately after the drive voltage is applied, which in turn causes temporary differences in transmittance. This is explained in detail below.

図16は、検証に用いた液晶装置における駆動電圧印加時の立ち上がり特性(透過率の経時変化)を示す図である。ここでは、検証のために、配線長による相違がより顕著となるように、配線に用いる透明導電膜のシート抵抗値を30Ω/sq.と比較的大きく設定し、後述する図1(B)に示すようにドライバ22から近い領域Aと遠い領域Bのそれぞれにおける立ち上がり特性を求めた。液晶装置の基本的な構成は後述する実施形態と同様であり、略垂直配向の液晶層を有しているものを用いた。図示のように、ドライバ22から近い領域Aでは、領域Bに比べて透過率の変化が大きかった。具体的には、領域Aの透過率は極初期(~20ms)において20%超まで大きく立ち上がった後、一旦15%弱まで立ち下がり、その後、領域Bよりも低い透過率を保って立ち上がっている。他方、領域Bの透過率はごく初期では15%弱まで立ち上がった後、一旦10%弱まで立ち下がり、その後、領域Aよりも高い透過率を保って立ち上がっている。駆動電圧印加後800msを超えたあたりで領域A、Bの透過率にはほぼ差がなくなる。 Figure 16 shows the rise characteristics (change in transmittance over time) of the liquid crystal device used in the verification when a drive voltage is applied. For verification purposes, the sheet resistance of the transparent conductive film used for the wiring was set relatively high at 30 Ω/sq. to more significantly enhance the difference due to wiring length. The rise characteristics were measured in both Region A, close to the driver 22, and Region B, far from the driver 22, as shown in Figure 1B (described later). The basic configuration of the liquid crystal device was the same as that of the embodiment described later, and it had a liquid crystal layer with approximately vertical alignment. As shown in the figure, the change in transmittance was greater in Region A, close to the driver 22, than in Region B. Specifically, the transmittance in Region A rose significantly to over 20% at the very beginning (up to 20 ms), then dropped to just under 15%, and then rose again while maintaining a lower transmittance than Region B. On the other hand, the transmittance in Region B rose to just under 15% at the very beginning, then dropped to just under 10%, and then rose again while maintaining a higher transmittance than Region A. After approximately 800 ms has passed since the application of the driving voltage, there is almost no difference in the transmittance between regions A and B.

このような透過率変化の差は、電圧印加直後からの液晶層での配向変化の違いに起因するものと推察される。詳細には、領域Bでは、主に配線長の違いから抵抗値が大きく時定数が高くなるため、領域Aに比較して駆動電圧が一定値へ上昇するまでに要する時間がわずかに長くなる。このため、領域Bに比べて領域Aでは駆動電圧が相対的に短時間で上昇することになり、液晶分子の配向変化がより急激になる。例えば、液晶層が垂直配向の場合であれば、液晶分子が基板面へ向かった倒れるように変化する際に定常状態よりも倒れすぎる現象が生じ、その後これを是正するように垂直方向へ跳ね返り、その後また定常状態へ向かって倒れるという現象、すなわち液晶分子の振動がより強く発生する。このような液晶分子の振動の度合いが領域A、Bで異なることから、立ち上がり特性において一時的な透過率差を生じるものと推察される。 This difference in transmittance change is presumably due to differences in the alignment changes in the liquid crystal layer immediately after voltage application. Specifically, in Region B, the resistance is large and the time constant is high, mainly due to differences in wiring length, so it takes slightly longer for the drive voltage to rise to a constant value compared to Region A. As a result, the drive voltage rises in a relatively short time in Region A compared to Region B, resulting in a more rapid change in the alignment of the liquid crystal molecules. For example, if the liquid crystal layer is vertically aligned, as the liquid crystal molecules tilt toward the substrate surface, they tilt more than their steady state. They then bounce back vertically to correct this, and then tilt again toward their steady state. In other words, the liquid crystal molecules vibrate more strongly. The difference in the degree of vibration of the liquid crystal molecules between Regions A and B is presumably responsible for the temporary difference in transmittance during the rise characteristics.

昨今、例えば車載用途などに用いる液晶装置では動作温度範囲を拡大するために液晶材料のNi点(等方相-ネマティック相転移点)をより高く設定する傾向にあり、そのため閾値電圧や飽和電圧が高くなる。さらに、高透過率での色変化を抑制するために液晶材料にカイラル材を添加したような場合には飽和電圧がより高くなり、よって駆動電圧が高くなる傾向にある。このため、上記の不都合はより顕著になる。 Recently, in liquid crystal devices used in automotive applications, for example, there has been a trend to set the Ni point (isotropic-nematic phase transition point) of the liquid crystal material higher to expand the operating temperature range, which results in higher threshold voltages and saturation voltages. Furthermore, when a chiral agent is added to the liquid crystal material to suppress color change at high transmittance, the saturation voltage tends to become higher, and therefore the drive voltage also tends to become higher. This makes the above-mentioned inconveniences more pronounced.

以上の結果から本願発明者は、駆動電圧を直ちに大きく上昇させるのではなく、徐々に(一例として段階的に)駆動電圧を上昇させることで、過渡期における駆動電圧の差(上昇の速さの差)を抑制し、それによって液晶分子の振動による一時的な透過率差を抑制し得ることを着想した。以下、当該着想に基づく液晶装置の実施の形態について詳細に説明する。 Based on the above results, the inventors of the present application came up with the idea that by gradually (for example, in stages) increasing the drive voltage rather than immediately increasing it significantly, it is possible to suppress differences in drive voltage (differences in the rate of increase) during the transitional period, and thereby suppress temporary differences in transmittance due to vibration of liquid crystal molecules. Below, we will explain in detail an embodiment of a liquid crystal device based on this idea.

図1(A)は、液晶装置の構成を示す模式的な図である。また、図1(B)は、液晶装置の構成を示す模式的な平面図である。本実施形態の液晶装置は、第1基板11、第2基板12、画素電極(個別電極)13、共通電極(対向電極)14、配向膜15、16、液晶層17、偏光板19、20、コントローラ21、ドライバ22を含んで構成されている。この液晶装置においては、各画素電極13と共通電極14が液晶層19を挟んで対向する領域(一部領域)の各々で画素が構成されている。 Figure 1(A) is a schematic diagram showing the configuration of a liquid crystal device. Figure 1(B) is a schematic plan view showing the configuration of a liquid crystal device. The liquid crystal device of this embodiment is composed of a first substrate 11, a second substrate 12, pixel electrodes (individual electrodes) 13, a common electrode (opposing electrode) 14, alignment films 15 and 16, a liquid crystal layer 17, polarizers 19 and 20, a controller 21, and a driver 22. In this liquid crystal device, a pixel is formed in each region (partial region) where each pixel electrode 13 and common electrode 14 face each other with the liquid crystal layer 19 in between.

第1基板11及び第2基板12は、それぞれ、例えば平面視において矩形状の基板であり、それぞれの液晶層19に近い側(以下、「一面側」という。)を対向させて配置されている。各基板としては、例えばガラス基板、プラスチック基板等の透光性基板を用いることができる。第1基板11と第2基板12の間には、例えば樹脂膜などからなる球状スペーサー(図示省略)が分散配置されており、それら球状スペーサーによって基板間隙が所望の大きさ(例えば数μm程度)に保たれている。なお、球状スペーサーに代えて、樹脂等からなる柱状体を第1基板11側若しくは第2基板12側に設け、それらをスペーサーとして用いてもよい。 The first substrate 11 and the second substrate 12 are each, for example, rectangular substrates in a plan view, and are arranged with their respective sides (hereinafter referred to as "first sides") closest to the liquid crystal layer 19 facing each other. Each substrate may be a light-transmitting substrate such as a glass substrate or a plastic substrate. Spherical spacers (not shown) made of, for example, a resin film are dispersed between the first substrate 11 and the second substrate 12, and these spherical spacers maintain the gap between the substrates at the desired size (for example, approximately several μm). Instead of spherical spacers, pillars made of resin or the like may be provided on the first substrate 11 side or the second substrate 12 side and used as spacers.

各画素電極13は、第1基板11の一面側に設けられている。各画素電極13は、例えばインジウム錫酸化物(ITO)などの透明導電膜を適宜パターニングすることによって構成されている。 Each pixel electrode 13 is provided on one side of the first substrate 11. Each pixel electrode 13 is formed by appropriately patterning a transparent conductive film such as indium tin oxide (ITO).

共通電極14は、第2基板12の一面側に設けられている。この共通電極14は、各画素電極13と対向するようにして一体に設けられている。共通電極14は、例えばインジウム錫酸化物(ITO)などの透明導電膜を適宜パターニングすることによって構成されている。 The common electrode 14 is provided on one side of the second substrate 12. This common electrode 14 is provided integrally with each pixel electrode 13 so as to face the pixel electrodes 13. The common electrode 14 is formed by appropriately patterning a transparent conductive film made of, for example, indium tin oxide (ITO).

配向膜15は、第1基板11の一面側において各画素電極13を覆うようにして設けられている。配向膜16は、第2基板12の一面側において共通電極14を覆うようにして設けられている。各配向膜15、16は、液晶層17の初期状態(電圧無印加時)の配向状態を規定するためのものである。各配向膜15、16は、例えばラビング処理等の一軸配向処理が施されており、その方向に沿って液晶層17の液晶分子の配向を規定する一軸配向規制力を有している。一軸配向規制力の発現する方向を配向容易軸と呼ぶ。各配向膜15、16への配向処理の方向は、例えば互い違い(アンチパラレル)となるように設定される。各配向膜15、16としては、液晶層17の動作モードに応じて水平配向膜又は垂直配向膜が適宜用いられる。例えば本実施形態では、各配向膜15、16として、各々と液晶層17との界面近傍における液晶分子のプレチルト角を90°に近い垂直方向(例えば80°~89.9°)に規制する垂直配向膜が用いられる。 The alignment film 15 is provided on one side of the first substrate 11, covering each pixel electrode 13. The alignment film 16 is provided on one side of the second substrate 12, covering the common electrode 14. Each alignment film 15, 16 determines the alignment state of the liquid crystal layer 17 in its initial state (when no voltage is applied). Each alignment film 15, 16 has been subjected to a uniaxial alignment process, such as rubbing, and has a uniaxial alignment force that determines the alignment of the liquid crystal molecules in the liquid crystal layer 17 along that direction. The direction in which the uniaxial alignment force is exerted is called the easy axis of alignment. The alignment process on each alignment film 15, 16 is set, for example, to alternate (anti-parallel). Horizontal alignment films or vertical alignment films are used as the alignment films 15, 16, depending on the operating mode of the liquid crystal layer 17. For example, in this embodiment, vertical alignment films are used as the alignment films 15 and 16, which regulate the pretilt angle of the liquid crystal molecules near the interface between each film and the liquid crystal layer 17 to a vertical direction close to 90° (for example, 80° to 89.9°).

液晶層17は、第1基板11と第2基板12の間に設けられている。液晶層17は、例えば、流動性を有するネマティック液晶材料を用いて構成される。本実施形態では、液晶層17は、負の誘電率異方性を有する液晶材料にカイラル材を添加したものを用いて構成される。液晶層17の層厚は、例えば数μm程度とすることができる。なお、液晶層17の動作モードによっては液晶材料として正の誘電率異方性を有するものが用いられてもよい。一例として本実施形態では、誘電率異方性Δεが-3.4、屈折率異方性Δnが0.102、粘度(粘性)が54.1mPa・s、液晶層17の層厚が4μmであるものとする。 The liquid crystal layer 17 is provided between the first substrate 11 and the second substrate 12. The liquid crystal layer 17 is made of, for example, a nematic liquid crystal material with fluidity. In this embodiment, the liquid crystal layer 17 is made of a liquid crystal material with negative dielectric anisotropy to which a chiral agent has been added. The thickness of the liquid crystal layer 17 can be, for example, several μm. Note that, depending on the operating mode of the liquid crystal layer 17, a liquid crystal material with positive dielectric anisotropy may also be used. As an example, in this embodiment, the dielectric anisotropy Δε is -3.4, the refractive index anisotropy Δn is 0.102, the viscosity (viscosity) is 54.1 mPa·s, and the thickness of the liquid crystal layer 17 is 4 μm.

偏光板19は、第1基板11の他面側(液晶層17と対向しない側)に配置されている。同様に、偏光板20は、第2基板12の他面側(液晶層17と対向しない側)に配置されている。これらの偏光板19、20は、例えば互いの吸収軸を略直交させるように配置されている。本実施形態では、液晶層17への電圧無印加時に透過光の透過率が極めて低くなるノーマリーブラックモードとなるように各偏光板19、20が配置されている。 Polarizing plate 19 is disposed on the other side of first substrate 11 (the side not facing liquid crystal layer 17). Similarly, polarizing plate 20 is disposed on the other side of second substrate 12 (the side not facing liquid crystal layer 17). These polarizing plates 19, 20 are disposed, for example, so that their absorption axes are substantially perpendicular to each other. In this embodiment, polarizing plates 19, 20 are disposed so that a normally black mode is achieved, in which the transmittance of transmitted light is extremely low when no voltage is applied to liquid crystal layer 17.

コントローラ21は、ドライバ22と接続されており、表示すべき画像に対応する画像データを含む制御信号を生成してドライバ22へ供給する。 The controller 21 is connected to the driver 22 and generates control signals including image data corresponding to the image to be displayed and supplies them to the driver 22.

ドライバ22は、コントローラ21と接続され、かつ各画素電極13及び共通電極14と接続されており、コントローラ21からの制御信号に基づいて各画素電極13と共通電極14に対して電圧を供給する。各画素電極13と共通電極14の間に発生して液晶層17に印加される電圧が駆動電圧に対応する。 The driver 22 is connected to the controller 21 and each pixel electrode 13 and common electrode 14, and supplies voltage to each pixel electrode 13 and common electrode 14 based on a control signal from the controller 21. The voltage generated between each pixel electrode 13 and common electrode 14 and applied to the liquid crystal layer 17 corresponds to the drive voltage.

図1(B)に示すように、ドライバ22は、例えば第1基板11の一面側に配置されており、COG技術を用いて各画素電極13及び共通電極14に繋がった配線と接続されている。コントローラ21からドライバ22への制御信号の供給は、例えば図示のようにフレキシブル配線基板23を用いて行われる。また、各画素電極13に対応して構成される各画素は有効表示領域24に設けられる。例えば、図示の領域Aと領域Bではドライバ22からこれらの領域の画素電極13へ至るまでの配線長が異なることから、上記したような一時的な透過率差が発生し得る。 As shown in FIG. 1(B), the driver 22 is disposed, for example, on one side of the first substrate 11, and is connected to the wiring connected to each pixel electrode 13 and common electrode 14 using COG technology. Control signals are supplied from the controller 21 to the driver 22 using, for example, a flexible wiring substrate 23 as shown. Furthermore, each pixel corresponding to each pixel electrode 13 is provided in the effective display area 24. For example, the wiring lengths from the driver 22 to the pixel electrodes 13 in areas A and B shown in the figure are different, which can cause the temporary transmittance difference described above.

図2は、ドライバにより供給される駆動信号について説明するための波形図である。上段から順に、COMと表示された波形は共通電極14に与えられる電圧を示し、SEG0~SEG4と表示された波形はそれぞれ画素電極13に与えられる電圧の一例を示している。 Figure 2 is a waveform diagram explaining the drive signals supplied by the driver. Starting from the top, the waveform labeled COM indicates the voltage applied to the common electrode 14, and the waveforms labeled SEG0 to SEG4 each indicate an example of the voltage applied to the pixel electrodes 13.

共通電極14に与えられる電圧COMは、1周期Tの中で半周期ごとに基準電位VSSとそれより相対的に高い電位VRが交互に繰り返される。また、各画素電極13に与えられる電圧SEG0~SEG4も同様で、電位VRと基準電位VSSが交互に繰り返される。 The voltage COM applied to the common electrode 14 alternates between the reference potential VSS and a relatively higher potential VR every half period within one period T. Similarly, the voltages SEG0 to SEG4 applied to each pixel electrode 13 alternate between the potential VR and the reference potential VSS.

ここで、共通電極14の電圧COMの周期を基準にすると、電圧SEG0は電圧COMと1/2周期ずれていて逆位相であり、電圧SEG1は電圧COMと1/8周期ずれており、電圧SEG2は電圧COMと1/4周期ずれており、電圧SEG3は電圧COMと3/8周期ずれており、電圧SEG4は電圧COMと同位相である。なお、実際には電圧SEGはさらに多段階(例えば512段階)に周期をずらすことが可能である。 Here, using the period of the voltage COM of the common electrode 14 as a reference, voltage SEG0 is out of phase with voltage COM by 1/2 period, voltage SEG1 is out of phase with voltage COM by 1/8 period, voltage SEG2 is out of phase with voltage COM by 1/4 period, voltage SEG3 is out of phase with voltage COM by 3/8 period, and voltage SEG4 is in phase with voltage COM. In practice, the period of voltage SEG can be shifted in even more stages (for example, 512 stages).

St-Aと表示された波形は、電圧SEG0が与えられた画素電極13と共通電極14との間に生じる駆動電圧を示している。図示のように、周期Tの中で半周期ごとに+VRと-VRの電位が交互に現れており、周期Tの全期間で液晶層17に駆動電圧が与えられる。 The waveform labeled St-A shows the drive voltage generated between the pixel electrode 13 and common electrode 14 when voltage SEG0 is applied. As shown in the figure, potentials of +VR and -VR alternate every half period within period T, and a drive voltage is applied to the liquid crystal layer 17 for the entire period T.

St-Bと表示された波形は、電圧SEG1が与えられた画素電極13と共通電極14との間に生じる駆動電圧を示している。図示のように、周期Tの中で半周期ごとに+VRと-VRの電位が交互に現れており、周期Tのうち3/4の期間で液晶層17に駆動電圧が与えられる。 The waveform labeled St-B shows the drive voltage generated between the pixel electrode 13 and common electrode 14 when voltage SEG1 is applied. As shown in the figure, potentials of +VR and -VR alternate every half period within the period T, and the drive voltage is applied to the liquid crystal layer 17 for 3/4 of the period T.

St-Cと表示された波形は、電圧SEG2が与えられた画素電極13と共通電極14との間に生じる駆動電圧を示している。図示のように、周期Tの中で半周期ごとに+VRと-VRの電位が交互に現れており、周期Tのうち1/2の期間で液晶層17に駆動電圧が与えられる。 The waveform labeled St-C shows the drive voltage generated between the pixel electrode 13 and common electrode 14 when voltage SEG2 is applied. As shown in the figure, potentials of +VR and -VR alternate every half period within the period T, and the drive voltage is applied to the liquid crystal layer 17 for half of the period T.

St-Dと表示された波形は、電圧SEG3が与えられた画素電極13と共通電極14との間に生じる駆動電圧を示している。図示のように、周期Tの中で半周期ごとに+VRと-VRの電位が交互に現れており、周期Tのうち1/4の期間で液晶層17に駆動電圧が与えられる。 The waveform labeled St-D shows the drive voltage generated between the pixel electrode 13 and common electrode 14 when voltage SEG3 is applied. As shown in the figure, potentials of +VR and -VR alternate every half period within the period T, and the drive voltage is applied to the liquid crystal layer 17 for 1/4 of the period T.

St-Eと表示された波形は、電圧SEG4が与えられた画素電極13と共通電極14との間に生じる駆動電圧を示している。図示のように、周期Tの中で常に電位VSSが現れており、周期Tの全期間で液晶層17に電圧が印加されない状態となる。 The waveform labeled St-E shows the drive voltage generated between the pixel electrode 13 and common electrode 14 when voltage SEG4 is applied. As shown in the figure, potential VSS is always present during period T, and no voltage is applied to the liquid crystal layer 17 for the entire period T.

このように、周期Tの中で画素電極13に電圧が与えられる期間の長さ(パルス幅)を多段階に設定することで、画素電極13と共通電極14の間の液晶層17に印加される駆動電圧の実効値(以下、「実効電圧」という。)を可変に設定して階調制御を実現することができる。すなわち、パルス幅変調による階調制御を実現することができる。本実施形態ではこのような原理に基づいて、ドライバ22により、各画素電極13と共通電極14の間の液晶層17に印加する実効電圧の大きさを制御する。また、このパルス幅を時間経過に沿って徐々に長く設定することで、実効電圧を時間経過に沿って徐々に増加させることもできる。 In this way, by setting the length of the period (pulse width) during which voltage is applied to the pixel electrodes 13 in multiple stages within the cycle T, it is possible to variably set the effective value (hereinafter referred to as "effective voltage") of the drive voltage applied to the liquid crystal layer 17 between the pixel electrodes 13 and the common electrode 14, thereby achieving gradation control. In other words, gradation control can be achieved through pulse width modulation. Based on this principle, in this embodiment, the driver 22 controls the magnitude of the effective voltage applied to the liquid crystal layer 17 between each pixel electrode 13 and the common electrode 14. Furthermore, by gradually increasing this pulse width over time, it is possible to gradually increase the effective voltage over time.

図3(A)~図3(E)は、実効電圧を徐々に増加させる場合の波形の一例を示す図である。図3(A)はパルス幅が非常に短く、よって実効電圧が小さい場合の波形を示している。時間経過に伴い、図3(B)、図3(C)、図3(D)のそれぞれに示すようにパルス幅を段階的に長くすることで実効電圧が徐々に段階的に増加する。図3(E)は、パルス幅が最大であり、よって実効電圧が最大の場合の波形を示している。このように、パルス幅を用いて実効電圧を時間経過に沿って徐々に増加させることができる。 Figures 3(A) to 3(E) are diagrams showing examples of waveforms when the effective voltage is gradually increased. Figure 3(A) shows a waveform when the pulse width is very short and therefore the effective voltage is small. As time passes, the pulse width is gradually increased as shown in Figures 3(B), 3(C), and 3(D), respectively, thereby gradually increasing the effective voltage. Figure 3(E) shows a waveform when the pulse width is at its maximum and therefore the effective voltage is at its maximum. In this way, the effective voltage can be gradually increased over time using the pulse width.

図4(A)~図4(E)は、実効電圧を時間経過に沿って徐々に増加させる際の電圧変化の様子を説明するための図である。ここでは代表的な4つの例を示している。具体的には、図4(A)に示す例は、ある時刻t0において直ちに最大値となるように制御された実効電圧を示している。なお、本明細書でいう「最大値」とは、駆動電圧として設定可能な定格範囲内における最大値をいう(以下同様)。この「最大値」は、液晶層17の閾値より高い所定値の一例であって、駆動電圧として設定可能な定格範囲内の最大値のことをいう。図4(A)~図4(E)に示す波形は、いずれも最終的には液晶層17の閾値より高い一定の所定値で駆動する場合の実効電圧の波形を示している。そのうち、図4(A)に示す波形は、時刻t0から直ちに実効電圧が所定値となる場合を示している。図4(B)~図4(E)のそれぞれに示す波形は、時刻t0からある程度の時間をかけて徐々に実効電圧が所定値へ達する場合の実効電圧の波形を示している。また、図4(B)~図4(E)のそれぞれに示す波形は、時刻t0から所定値へ達するまでの間に実効電圧が所定値を超えることがなく、所定値より小さい範囲で実効電圧が所定値へ向かって徐々に上昇する期間を含んでいる。 Figures 4(A) through 4(E) are diagrams illustrating voltage changes as the effective voltage gradually increases over time. Four representative examples are shown here. Specifically, the example shown in Figure 4(A) shows an effective voltage controlled to immediately reach its maximum value at a certain time t0. Note that, as used herein, "maximum value" refers to the maximum value within the rated range that can be set as a driving voltage (the same applies below). This "maximum value" is an example of a predetermined value higher than the threshold value of the liquid crystal layer 17, and refers to the maximum value within the rated range that can be set as a driving voltage. The waveforms shown in Figures 4(A) through 4(E) all show the waveforms of the effective voltage when the device is ultimately driven at a constant predetermined value higher than the threshold value of the liquid crystal layer 17. Of these, the waveform shown in Figure 4(A) shows the case where the effective voltage immediately reaches the predetermined value from time t0. The waveforms shown in Figures 4(B) through 4(E) show the waveforms of the effective voltage when the effective voltage gradually reaches the predetermined value over a certain period of time from time t0. Furthermore, the waveforms shown in Figures 4(B) to 4(E) each include a period during which the effective voltage does not exceed the predetermined value from time t0 until it reaches the predetermined value, but gradually rises toward the predetermined value within a range smaller than the predetermined value.

図4(B)に示す例は、0ボルトであった実効電圧が時刻t0から徐々に大きくなった後に最大値となる例を示している。点線で例示するように、実効電圧が最大値になるまでに要する時間は任意に増減することができる。なお、微視的に見れば実際には階段状に実効電圧が増加するが、ここでは理解を容易にするために実効電圧が直線的に増加するように図示している(図4(C)~図4(E)においても同様)。 The example shown in Figure 4(B) shows an example in which the effective voltage, which was 0 volts, gradually increases from time t0 before reaching its maximum value. As shown by the dotted line, the time it takes for the effective voltage to reach its maximum value can be increased or decreased as desired. Note that, although the effective voltage actually increases in a step-like manner when viewed microscopically, for ease of understanding, the effective voltage is shown here as increasing linearly (the same applies to Figures 4(C) to 4(E)).

図4(C)に示す例は、0ボルトであった実効電圧が時刻t0において直ちに最大値より小さい所定値(図示の例では最大値の1/2程度)まで増加した後、上記した図4(B)と同様に時間経過に伴って徐々に増加して最大値と至る例を示している。点線で例示するように、実効電圧が最大値になるまでに要する時間は任意に増減することができる。 The example shown in Figure 4(C) shows an example in which the effective voltage, which was 0 volts, immediately increases at time t0 to a predetermined value less than the maximum value (approximately half the maximum value in the illustrated example), and then gradually increases over time to reach the maximum value, similar to Figure 4(B) described above. As shown by the dotted line, the time required for the effective voltage to reach the maximum value can be increased or decreased as desired.

図4(D)に示す例は、0ボルトであった実効電圧が時刻t0から所定値まで徐々に大きくなった後に、ある時刻で直ちに最大値となる例を示している。点線で例示するように、実効電圧が所定値になるまでに要する時間は任意に増減することができる。 The example shown in Figure 4(D) shows an example in which the effective voltage, which is 0 volts, gradually increases from time t0 to a predetermined value, and then immediately reaches its maximum value at a certain time. As shown by the dotted line, the time required for the effective voltage to reach the predetermined value can be increased or decreased as desired.

図4(E)に示す例は、上記した図4(B)と同様に時刻t0から時間経過に伴って徐々に増加し、その後最大値より小さい所定値(図示の例では最大値の1/3程度)となるように制御された実効電圧を示している。点線で例示するように、実効電圧が所定値になるまでに要する時間は任意に増減することができる。 The example shown in Figure 4(E) shows the effective voltage, which, like Figure 4(B) above, gradually increases over time from time t0 and is then controlled to a predetermined value smaller than the maximum value (approximately 1/3 of the maximum value in the example shown). As shown by the dotted line, the time required for the effective voltage to reach the predetermined value can be increased or decreased as desired.

本実施形態では、図4(A)~図4(E)の何れかに示す波形のように制御された実効電圧が駆動電圧として画素電極13と共通電極14の間の液晶層17に印加される。 In this embodiment, an effective voltage controlled to have one of the waveforms shown in Figures 4(A) to 4(E) is applied as a drive voltage to the liquid crystal layer 17 between the pixel electrode 13 and the common electrode 14.

図5は、本実施形態で検討した実効電圧の印加の仕方(階調パターン)を説明するための図である。この図では、実効電圧の印加を開始した後、各階調パターンにおけるパルス幅を経過時間に沿って示したものである。上記したように、パルス幅によって駆動電圧を制御しているので、パルス幅の大小は間接的に駆動電圧の大小を示すものである。なお、図5に示すそれぞれの値は、実効電圧の印加開始からの時間経過に対して印加される実効電圧の大きさを示すものであって、上記した所定値(一例として上記した最大値)を100としてこれに対する比(%値)で表した実効電圧の大きさを示している。 Figure 5 is a diagram illustrating the method of applying the effective voltage (gradation pattern) considered in this embodiment. This diagram shows the pulse width for each gradation pattern over time after the application of the effective voltage begins. As described above, the drive voltage is controlled by the pulse width, so the magnitude of the pulse width indirectly indicates the magnitude of the drive voltage. Note that each value shown in Figure 5 indicates the magnitude of the effective voltage applied over time from the start of application of the effective voltage, and represents the magnitude of the effective voltage expressed as a ratio (% value) of the above-mentioned predetermined value (the above-mentioned maximum value, as an example) to this.

図6(A)は、図5に示す階調パターン1によって駆動電圧を印加した場合の立ち上がり特性(透過率の経時変化)を示す図であり、図6(B)は、図6(A)の一部拡大図である。各図は、上記した図1(B)に示した領域A、Bのそれぞれにおける画素での透過率を測定して得られたものである。階調パターン1は、比較例としてのものであり、印加開始時刻である時刻t0から直ちにパルス幅を100%とすることにより、実効電圧を直ちに最大値まで増加させたパターンである(図4(A)参照)。 Figure 6(A) shows the rise characteristics (change in transmittance over time) when a drive voltage is applied using gradation pattern 1 shown in Figure 5, and Figure 6(B) is a partially enlarged view of Figure 6(A). Each figure was obtained by measuring the transmittance of pixels in regions A and B shown in Figure 1(B) above. Gradation pattern 1 is a comparative example in which the pulse width is immediately set to 100% from time t0, the start of application, thereby immediately increasing the effective voltage to its maximum value (see Figure 4(A)).

図6(A)に示すように、全体的には領域A、Bの各画素における透過率の差はほとんど生じないが、図6(B)に示すように電圧印加直後からの過渡期において透過率が最も高く30%付近になる時期に領域A、Bの各画素における透過率に1%強の差を生じていることが分かる。このような透過率差は、画素幅や長さが小さい場合には人の目に感得されにくいが、例えば画素の一辺が5mm以上となるような場合に透過率のムラとして感得される。また、電圧印加直後には透過率の振動やオーバーシュートを生じていることも分かる。 As shown in Figure 6 (A), there is almost no difference in transmittance between the pixels in regions A and B overall, but as shown in Figure 6 (B), during the transitional period immediately after voltage application, when the transmittance reaches its highest point of around 30%, there is a difference of just over 1% in the transmittance between the pixels in regions A and B. This difference in transmittance is difficult to detect with the human eye when the pixel width or length is small, but it can be perceived as uneven transmittance when, for example, one side of a pixel is 5 mm or longer. It can also be seen that oscillations and overshoots in transmittance occur immediately after voltage application.

図7(A)は、図5に示す階調パターン2によって駆動電圧を印加した場合の立ち上がり特性(透過率の経時変化)を示す図であり、図7(B)は、図7(A)の一部拡大図である。各図は、上記した図1(B)に示した領域A、Bのそれぞれにおける画素での透過率を測定して得られたものである。階調パターン2は、印加開始時刻である時刻t0から時間経過に伴って徐々にパルス幅を増加させることで、実効電圧が徐々に増加した後に最大値となるパターンであって(図4(B)参照)、実効電圧が最大値になるまでに比較的長い時間をかけるパターンである。より詳細には、階調パターン2は、階調パターン1を用いた場合において透過率の振動が収束するまでに要する時間の約2倍の時間(本例では1.7秒間)をかけて実効電圧を徐々に増加させるパターンである。なお、ここでいう「階調パターン1を用いた場合において透過率の振動が収束するまでに要する時間」とは、比較例である階調パターン1による駆動電圧、すなわち時刻t0から直ちに実効電圧を所定値(一例として最大値)にした場合において発生する透過率の振動が十分に収束して定常状態に達するまでに要する時間のことであり、図6(A)に示す例では0.85秒間である。以下に説明する階調パターン3~10においても同様である。 Figure 7(A) shows the rise characteristics (change in transmittance over time) when a drive voltage is applied using gradation pattern 2 shown in Figure 5, and Figure 7(B) is a partially enlarged view of Figure 7(A). Each figure was obtained by measuring the transmittance at pixels in regions A and B shown in Figure 1(B) above. Gradation pattern 2 gradually increases the pulse width over time from time t0, the application start time, so that the effective voltage gradually increases and then reaches its maximum value (see Figure 4(B)). This pattern takes a relatively long time for the effective voltage to reach its maximum value. More specifically, gradation pattern 2 gradually increases the effective voltage over a time approximately twice as long (1.7 seconds in this example) as the time required for the transmittance oscillation to converge when gradation pattern 1 is used. Note that the "time required for transmittance oscillations to converge when gradation pattern 1 is used" here refers to the time required for the transmittance oscillations that occur when the drive voltage is set to a predetermined value (for example, the maximum value) immediately from time t0 using gradation pattern 1, which is a comparative example, to converge sufficiently and reach a steady state; in the example shown in Figure 6(A), this is 0.85 seconds. The same applies to gradation patterns 3 to 10, which will be described below.

図7(A)に示すように、全体的には領域A、Bの各画素における透過率の差はほぼ生じず、図7(B)に示すように電圧印加直後からの過渡期においても領域A、Bの各画素における透過率に差を生じていないことが分かる。オーバーシュートの発生もない。ただし、所定の透過率(本例では約21%)に達するまでの時間である応答時間が約1.7秒間と長くなっている。 As shown in Figure 7(A), there is almost no difference in transmittance between the pixels in regions A and B overall, and as shown in Figure 7(B), there is no difference in transmittance between the pixels in regions A and B even during the transition period immediately after voltage application. No overshoot occurs. However, the response time, which is the time it takes to reach the specified transmittance (approximately 21% in this example), is long at approximately 1.7 seconds.

図8(A)は、図5に示す階調パターン3によって駆動電圧を印加した場合の立ち上がり特性(透過率の経時変化)を示す図であり、図8(B)は、図8(A)の一部拡大図である。各図は、上記した図1(B)に示した領域A、Bのそれぞれにおける画素での透過率を測定して得られたものである。階調パターン3は、印加開始時刻である時刻t0から時間経過に伴って徐々にパルス幅を増加させることで、実効電圧が徐々に増加した後に最大値となるパターンであって(図4(B)参照)、実効電圧が最大値になるまでに要する時間が階調パターン2よりは短いパターンである。より詳細には、階調パターン3は、階調パターン1を用いた場合において透過率の振動が収束するまでに要する時間と同じ時間(本例では約0.85秒間)をかけて実効電圧を徐々に増加させるパターンである。 Figure 8(A) shows the rise characteristics (change in transmittance over time) when a drive voltage is applied using gradation pattern 3 shown in Figure 5, and Figure 8(B) is a partially enlarged view of Figure 8(A). Each figure was obtained by measuring the transmittance of pixels in regions A and B shown in Figure 1(B) above. Gradation pattern 3 is a pattern in which the pulse width is gradually increased over time from time t0, the application start time, so that the effective voltage gradually increases before reaching its maximum value (see Figure 4(B)). Gradation pattern 3 is a pattern in which the time required for the effective voltage to reach its maximum value is shorter than that of gradation pattern 2. More specifically, gradation pattern 3 is a pattern in which the effective voltage is gradually increased over the same time (approximately 0.85 seconds in this example) as the time required for the transmittance oscillation to converge when gradation pattern 1 is used.

図8(A)に示すように、全体的には領域A、Bの各画素における透過率の差はほとんど生じず、図8(B)に示すように電圧印加直後からの過渡期においても領域A、Bの各画素における透過率に差を生じていないことが分かる。オーバーシュートの発生もない。ただし、応答時間は、階調パターン2の場合よりは短いものの約0.85秒間であり、比較的長くなっている。 As shown in Figure 8(A), there is almost no difference in transmittance between the pixels in regions A and B overall, and as shown in Figure 8(B), there is no difference in transmittance between the pixels in regions A and B even during the transition period immediately after voltage application. No overshoot occurs. However, the response time is relatively long at approximately 0.85 seconds, although it is shorter than that for gradation pattern 2.

図9(A)は、図5に示す階調パターン4によって駆動電圧を印加した場合の立ち上がり特性(透過率の経時変化)を示す図であり、図9(B)は、図9(A)の一部拡大図である。各図は、上記した図1(B)に示した領域A、Bのそれぞれにおける画素での透過率を測定して得られたものである。階調パターン4は、印加開始時刻である時刻t0から直ちにパルス幅を約50%に設定し、その後時間経過に伴って徐々にパルス幅を増加させることで、実効電圧が最大値の約50%まで急激に増加し、その後徐々に増加して最大値となるパターンである(図4(C)参照)。より詳細には、階調パターン4は、直ちに実効電圧を最大値より小さい所定値まで上げた後、階調パターン1を用いた場合において透過率の振動が収束するまでに要する時間と同じ時間(本例では0.85秒間)をかけて実効電圧を徐々に増加させるパターンである。 Figure 9(A) shows the rise characteristics (change in transmittance over time) when a drive voltage is applied according to gradation pattern 4 shown in Figure 5, and Figure 9(B) is a partially enlarged view of Figure 9(A). Each figure was obtained by measuring the transmittance of pixels in regions A and B shown in Figure 1(B) above. Gradation pattern 4 sets the pulse width to approximately 50% immediately after time t0, which is the start time of application, and then gradually increases the pulse width over time, causing the effective voltage to rapidly increase to approximately 50% of its maximum value and then gradually increase to its maximum value (see Figure 4(C)). More specifically, gradation pattern 4 immediately increases the effective voltage to a predetermined value smaller than the maximum value, and then gradually increases the effective voltage over the same time (0.85 seconds in this example) as the time required for the transmittance oscillation to converge when gradation pattern 1 is used.

図9(A)に示すように、全体的には領域A、Bの各画素における透過率の差はほとんど生じず、図9(B)に示すように電圧印加直後からの過渡期においても領域A、Bの各画素における透過率に差を生じていないことが分かる。また、応答時間も約0.05秒間であり、非常に短いといえる。なお、過渡期においてオーバーシュート現象が見られる。この階調パターン4の結果から、実効電圧を最大値よりも小さい所定値(一例として50%ないしそれ以下)に直ちに増加させた後、徐々に最大値まで増加させるようにすることがより有効であるといえる。また、オーバーシュートの発生が特に問題とならない用途においては特に適した階調パターンであるといえる。 As shown in Figure 9 (A), there is almost no difference in transmittance between the pixels in regions A and B overall, and as shown in Figure 9 (B), there is no difference in transmittance between the pixels in regions A and B even during the transition period immediately after voltage application. The response time is also very short, at approximately 0.05 seconds. Note that an overshoot phenomenon is observed during the transition period. Based on the results of gradation pattern 4, it can be said that it is more effective to immediately increase the effective voltage to a predetermined value less than the maximum value (for example, 50% or less), and then gradually increase it to the maximum value. Furthermore, this gradation pattern is particularly suitable for applications where the occurrence of overshoot is not a particular problem.

図10(A)は、図5に示す階調パターン5によって駆動電圧を印加した場合の立ち上がり特性(透過率の経時変化)を示す図であり、図10(B)は、図10(A)の一部拡大図である。各図は、上記した図1(B)に示した領域A、Bのそれぞれにおける画素での透過率を測定して得られたものである。階調パターン5は、印加開始時刻である時刻t0から時間経過に伴って徐々にパルス幅を増加させることで、実効電圧が徐々に増加した後に最大値となるパターンであって(図4(B)参照)、実効電圧が最大値になるまでに要する時間が階調パターン3より更に短いパターンである。より詳細には、階調パターン5は、階調パターン1を用いた場合において透過率の振動が収束するまでに要する時間の約1/2の時間(本例では約0.42秒間)をかけて実効電圧を徐々に最大値まで増加させるパターンである。 Figure 10(A) shows the rise characteristics (change in transmittance over time) when a drive voltage is applied according to gradation pattern 5 shown in Figure 5, and Figure 10(B) is a partially enlarged view of Figure 10(A). Each figure was obtained by measuring the transmittance of pixels in regions A and B shown in Figure 1(B) above. Gradation pattern 5 is a pattern in which the pulse width is gradually increased over time from time t0, the application start time, so that the effective voltage gradually increases and then reaches its maximum value (see Figure 4(B)). Gradation pattern 5 is a pattern in which the time required for the effective voltage to reach its maximum value is even shorter than that of gradation pattern 3. More specifically, gradation pattern 5 is a pattern in which the effective voltage is gradually increased to its maximum value over approximately half the time required for the transmittance oscillation to converge when gradation pattern 1 is used (approximately 0.42 seconds in this example).

図10(A)に示すように、全体的には領域A、Bの各画素における透過率の差はほとんど生じず、図10(B)に示すように電圧印加直後からの過渡期においても領域A、Bの各画素における透過率に差を生じていないことが分かる。応答時間も約0.4秒間であり、比較的に短い。オーバーシュートの発生もない。 As shown in Figure 10 (A), there is almost no difference in transmittance between the pixels in regions A and B overall, and as shown in Figure 10 (B), there is no difference in transmittance between the pixels in regions A and B even during the transition period immediately after voltage application. The response time is also relatively short, at approximately 0.4 seconds. No overshoot occurs.

図11(A)は、図5に示す階調パターン6によって駆動電圧を印加した場合の立ち上がり特性(透過率の経時変化)を示す図であり、図11(B)は、図11(A)の一部拡大図である。各図は、上記した図1(B)に示した領域A、Bのそれぞれにおける画素での透過率を測定して得られたものである。階調パターン6は、時刻t0から一定期間内で時間経過に伴って徐々にパルス幅を増加させた後、ある時刻でパルス幅を最大値にすることで、実効電圧が徐々に増加した後にある時刻で直ちに最大値となるパターンである(図4(D)参照)。より詳細には、階調パターン6は、階調パターン1を用いた場合において透過率の振動が収束するまでに要する時間と同じ時間(本例では約0.85秒間)をかけて実効電圧を徐々に所定値(最大値の50%)まで増加させた後、実効電圧を最大値とするパターンである。 Figure 11(A) shows the rise characteristics (change in transmittance over time) when a drive voltage is applied according to gradation pattern 6 shown in Figure 5, and Figure 11(B) is a partially enlarged view of Figure 11(A). Each figure was obtained by measuring the transmittance of pixels in regions A and B shown in Figure 1(B) above. Gradation pattern 6 gradually increases the pulse width over a certain period of time starting from time t0, and then maximizes the pulse width at a certain time, causing the effective voltage to gradually increase and then immediately reach its maximum value at a certain time (see Figure 4(D)). More specifically, gradation pattern 6 gradually increases the effective voltage to a predetermined value (50% of the maximum value) over the same time (approximately 0.85 seconds in this example) as the time required for the transmittance oscillation to converge when gradation pattern 1 is used, and then the effective voltage reaches its maximum value.

図11(A)に示すように、全体的には領域A、Bの各画素における透過率の差はほとんど生じず、図11(B)に示すように電圧印加直後からの過渡期においても領域A、Bの各画素における透過率に差を生じていないことが分かる。応答時間は約0.87秒間であり、比較的に長い。オーバーシュートの発生はない。 As shown in Figure 11(A), there is almost no difference in transmittance between the pixels in regions A and B overall, and as shown in Figure 11(B), there is no difference in transmittance between the pixels in regions A and B even during the transition period immediately after voltage application. The response time is approximately 0.87 seconds, which is relatively long. No overshoot occurs.

図12(A)は、図5に示す階調パターン7によって駆動電圧を印加した場合の立ち上がり特性(透過率の経時変化)を示す図であり、図12(B)は、図12(A)の一部拡大図である。各図は、上記した図1(B)に示した領域A、Bのそれぞれにおける画素での透過率を測定して得られたものである。階調パターン7は、時刻t0から一定期間内で時間経過に伴って徐々にパルス幅を増加させた後、ある時刻でパルス幅を最大値にすることで、実効電圧が徐々に増加した後にある時刻で直ちに最大値となるパターンであって(図4(D)参照)、実効電圧を徐々に増加させる期間の長さが階調パターン6より短いパターンである。より詳細には、階調パターン7は、階調パターン1を用いた場合において透過率の振動が収束するまでに要する時間の約1/2の時間(本例では約0.42秒間)をかけて実効電圧を徐々に所定値(最大値の25%)まで増加させた後、実効電圧を最大値とするパターンである。 12(A) shows the rise characteristics (change in transmittance over time) when a drive voltage is applied according to gradation pattern 7 shown in FIG. 5, and FIG. 12(B) is a partially enlarged view of FIG. 12(A). Each figure was obtained by measuring the transmittance of pixels in regions A and B shown in FIG. 1(B). Gradation pattern 7 gradually increases the pulse width over a fixed period starting from time t0, then maximizes the pulse width at a certain time. This causes the effective voltage to gradually increase and then immediately reach its maximum value at a certain time (see FIG. 4(D)). Gradation pattern 7 has a shorter period of time during which the effective voltage is gradually increased than gradation pattern 6. More specifically, gradation pattern 7 gradually increases the effective voltage to a predetermined value (25% of the maximum value) over approximately half the time required for the transmittance oscillation to converge when gradation pattern 1 is used (approximately 0.42 seconds in this example), and then maximizes the effective voltage.

図12(A)に示すように、全体的には領域A、Bの各画素における透過率の差はほとんど生じず、図12(B)に示すように電圧印加直後からの過渡期においても領域A、Bの各画素における透過率に差を生じていないことが分かる。応答時間も約0.47秒間であり比較的に短い。オーバーシュートの発生はない。 As shown in Figure 12 (A), there is almost no difference in transmittance between the pixels in regions A and B overall, and as shown in Figure 12 (B), there is no difference in transmittance between the pixels in regions A and B even during the transition period immediately after voltage application. The response time is also relatively short, at approximately 0.47 seconds. No overshoot occurs.

図13(A)は、図5に示す階調パターン8によって駆動電圧を印加した場合の立ち上がり特性(透過率の経時変化)を示す図であり、図13(B)は、図13(A)の一部拡大図である。各図は、上記した図1(B)に示した領域A、Bのそれぞれにおける画素での透過率を測定して得られたものである。階調パターン8は、時刻t0から一定期間内で時間経過に伴って徐々にパルス幅を増加させた後、ある時刻でパルス幅を最大値にすることで、実効電圧が徐々に増加した後にある時刻で直ちに最大値となるパターンであって(図4(D)参照)、実効電圧を徐々に増加させる期間の長さが階調パターン7より更に短いパターンである。より詳細には、階調パターン8は、階調パターン1を用いた場合において透過率の振動が収束するまでに要する時間の約1/4の時間(本例では約0.22秒間)をかけて実効電圧を徐々に所定値(最大値の12%)まで増加させた後、実効電圧を最大値とするパターンである。 Figure 13(A) shows the rise characteristics (change in transmittance over time) when a drive voltage is applied according to gradation pattern 8 shown in Figure 5, and Figure 13(B) is a partially enlarged view of Figure 13(A). Each figure was obtained by measuring the transmittance of pixels in regions A and B shown in Figure 1(B) above. Gradation pattern 8 gradually increases the pulse width over a certain period of time from time t0, and then maximizes the pulse width at a certain time. This causes the effective voltage to gradually increase and then immediately reach its maximum value at a certain time (see Figure 4(D)). Gradation pattern 8 is a pattern in which the length of the period during which the effective voltage is gradually increased is even shorter than that of gradation pattern 7. More specifically, gradation pattern 8 gradually increases the effective voltage to a predetermined value (12% of the maximum value) over approximately one-quarter of the time required for the transmittance oscillation to converge when gradation pattern 1 is used (approximately 0.22 seconds in this example), and then maximizes the effective voltage.

図13(A)に示すように、全体的には領域A、Bの各画素における透過率の差はほとんど生じず、図13(B)に示すように電圧印加直後からの過渡期においても領域A、Bの各画素における透過率に差を生じていないことが分かる。応答時間も約0.33秒間と比較的に短い。なお、過渡期においてオーバーシュート現象が見られるがこれが問題となるか否かは用途により一概にはいえない。この階調パターン8の結果から、実効電圧を最大値よりも小さい所定値(一例として10%以上)に徐々に増加させた後、最大値まで増加させるようにすることもより有効であるといえる。 As shown in Figure 13(A), there is almost no difference in transmittance between the pixels in regions A and B overall, and as shown in Figure 13(B), there is no difference in transmittance between the pixels in regions A and B even during the transition period immediately after voltage application. The response time is also relatively short at approximately 0.33 seconds. Note that an overshoot phenomenon is observed during the transition period, but whether this will be a problem or not depends on the application and cannot be generalized. Based on the results of gradation pattern 8, it can be said that it is more effective to gradually increase the effective voltage to a predetermined value smaller than the maximum value (for example, 10% or more) and then increase it to the maximum value.

図14(A)は、図5に示す階調パターン9によって駆動電圧を印加した場合の立ち上がり特性(透過率の経時変化)を示す図であり、図14(B)は、図14(A)の一部拡大図である。各図は、上記した図1(B)に示した領域A、Bのそれぞれにおける画素での透過率を測定して得られたものである。階調パターン9は、時刻t0から一定期間内で時間経過に伴って徐々にパルス幅を増加させた後、ある時刻でパルス幅を約25%にすることで、実効電圧が徐々に増加した後にある時刻で直ちに最大値の1/4程度の大きさとなるパターンである(図4(E)参照)。より詳細には、階調パターン9は、階調パターン1を用いた場合において透過率の振動が収束するまでに要する時間の約1/4の時間(本例では約0.22秒間)をかけて実効電圧を徐々に所定値(最大値の25%)まで増加させた後、実効電圧をその所定値で維持するパターンである。 Figure 14(A) shows the rise characteristics (change in transmittance over time) when a drive voltage is applied according to gradation pattern 9 shown in Figure 5, and Figure 14(B) is a partially enlarged view of Figure 14(A). Each figure was obtained by measuring the transmittance of pixels in regions A and B shown in Figure 1(B) above. Gradation pattern 9 gradually increases the pulse width over a certain period of time from time t0, and then reduces the pulse width to approximately 25% at a certain time. This causes the effective voltage to gradually increase and then immediately reach approximately one-quarter of its maximum value at a certain time (see Figure 4(E)). More specifically, gradation pattern 9 gradually increases the effective voltage to a predetermined value (25% of the maximum value) over approximately one-quarter of the time required for the transmittance oscillation to converge when gradation pattern 1 is used (approximately 0.22 seconds in this example), and then maintains the effective voltage at that predetermined value.

図14(A)に示すように、全体的には領域A、Bの各画素における透過率の差はほとんど生じず、図14(B)に示すように電圧印加直後からの過渡期においても領域A、Bの各画素における透過率に差を生じていないことが分かる。応答時間も約0.24秒間であり比較的に短い。オーバーシュートの発生はない。この階調パターン9の結果から、透過率を中間調にする場合にも、実効電圧を徐々に増加させる方法が有効であることが分かる。 As shown in Figure 14 (A), there is almost no difference in transmittance between the pixels in regions A and B overall, and as shown in Figure 14 (B), there is no difference in transmittance between the pixels in regions A and B even during the transition period immediately after voltage application. The response time is also relatively short at approximately 0.24 seconds. No overshoot occurs. The results of gradation pattern 9 show that gradually increasing the effective voltage is effective even when changing the transmittance to intermediate tones.

図15(A)は、図5に示す階調パターン10によって駆動電圧を印加した場合の立ち上がり特性(透過率の経時変化)を示す図であり、図15(B)は、図15(A)の一部拡大図である。各図は、上記した図1(B)に示した領域A、Bのそれぞれにおける画素での透過率を測定して得られたものである。階調パターン10は、時刻t0から一定期間内で時間経過に伴って徐々にパルス幅を増加させた後、ある時刻でパルス幅を最大値にすることで、実効電圧が徐々に増加した後にある時刻で直ちに最大値となるパターンであって(図4(D)参照)、実効電圧を徐々に増加させる期間の長さが階調パターン8より更に短いパターンである。より詳細には、階調パターン10は、階調パターン1を用いた場合において透過率の振動が収束するまでに要する時間の約1/8の時間(本例では約0.11秒間)をかけて実効電圧を徐々に所定値(最大値の25%)まで増加させた後、実効電圧を最大値へ増加させるパターンである。 15(A) shows the rise characteristics (change in transmittance over time) when a drive voltage is applied according to the gradation pattern 10 shown in FIG. 5, and FIG. 15(B) is a partially enlarged view of FIG. 15(A). Each figure was obtained by measuring the transmittance of pixels in regions A and B shown in FIG. 1(B). Gradation pattern 10 gradually increases the pulse width over a fixed period starting from time t0, then maximizes the pulse width at a certain time, causing the effective voltage to gradually increase and then immediately reach its maximum value at a certain time (see FIG. 4(D)). Gradation pattern 10 has an even shorter period of time during which the effective voltage is gradually increased than gradation pattern 8. More specifically, gradation pattern 10 gradually increases the effective voltage to a predetermined value (25% of the maximum value) over approximately 1/8 of the time required for the transmittance oscillation to converge when gradation pattern 1 is used (approximately 0.11 seconds in this example), and then increases the effective voltage to its maximum value.

図15(A)に示すように、全体的には領域A、Bの各画素における透過率の差はほとんど生じず、図15(B)に示すように電圧印加直後からの過渡期においても領域A、Bの各画素における透過率に差を生じていないことが分かる。応答時間も約0.15秒間と非常に短い。オーバーシュートの発生もない。 As shown in Figure 15(A), there is almost no difference in transmittance between the pixels in regions A and B overall, and as shown in Figure 15(B), there is no difference in transmittance between the pixels in regions A and B even during the transition period immediately after voltage application. The response time is also very short at approximately 0.15 seconds. No overshoot occurs.

以上のような実施形態によれば、スタティック駆動を用いる液晶装置の電圧印加時での一時的な透過率差を抑制することが可能となる。特に、駆動電圧を時間経過に沿って徐々に上昇させる期間を、駆動電圧を印加開始から直ちに前記所定値とした場合(階調パターン1)において生じる透過率の振動が収束するまでに要する時間に比して1/8以上2倍以下の長さとすることにより、スタティック駆動を用いる液晶装置の電圧印加時の一時的な透過率差を抑制することが可能となる。 According to the above-described embodiment, it is possible to suppress temporary differences in transmittance when a voltage is applied to a liquid crystal device using static drive. In particular, by setting the period during which the drive voltage is gradually increased over time to be between 1/8 and 2 times the length of the time required for the transmittance oscillations that occur when the drive voltage is set to the predetermined value immediately after the start of application (gradation pattern 1) to converge, it is possible to suppress temporary differences in transmittance when a voltage is applied to a liquid crystal device using static drive.

なお、本開示は上記した実施形態の内容に限定されるものではなく、本開示の要旨の範囲内において種々に変形して実施をすることが可能である。例えば、上記した実施形態ではパルス幅変調方式を用いて実効電圧の大きさを制御していたが、ドライバ22により各画素電極13に与える電位自体を増減することによって実効電圧の大きさを制御してもよい。 Note that the present disclosure is not limited to the content of the above-described embodiment, and various modifications can be made within the scope of the gist of the present disclosure. For example, in the above-described embodiment, the magnitude of the effective voltage was controlled using pulse width modulation, but the magnitude of the effective voltage may also be controlled by increasing or decreasing the potential itself applied to each pixel electrode 13 by the driver 22.

また、上記した実施形態では各画素電極13、共通電極14とドライバ22の間を接続する配線の構成については詳述していないが当該配線については公知の種々の構成を採用することができる。例えば、ドライバ22が配置される第1基板11の一面側において各画素電極13の設けられていない領域(例えば電極間領域)などに配線を配置してもよいし、第1基板11の一面側にて各画素電極13の下層側に絶縁膜を介在させて配線を配置してもよい。後者の場合には、絶縁膜に適宜設けたスルーホールを介して各配線と各画素電極13との間を接続すればよい。 Furthermore, although the above embodiment does not provide a detailed description of the configuration of the wiring connecting each pixel electrode 13, common electrode 14, and driver 22, various known configurations can be used for this wiring. For example, wiring may be arranged in areas where no pixel electrodes 13 are provided (e.g., inter-electrode areas) on one surface of the first substrate 11 where the driver 22 is arranged, or wiring may be arranged on one surface of the first substrate 11 below each pixel electrode 13 with an insulating film interposed therebetween. In the latter case, each wiring may be connected to each pixel electrode 13 via a through-hole appropriately provided in the insulating film.

また、上記した実施形態では液晶装置の用途の一例として画像表示用途を挙げていたが液晶装置の用途はこれに限定されない。 Furthermore, in the above embodiment, image display use was given as an example of the use of the liquid crystal device, but the use of the liquid crystal device is not limited to this.

11:第1基板、12:第2基板、13:画素電極、14:共通電極、15、16:配向膜、17:液晶層、19、20:偏光板、21:コントローラ、22:ドライバ、23:フレキシブル配線基板、24:有効表示領域 11: First substrate, 12: Second substrate, 13: Pixel electrode, 14: Common electrode, 15, 16: Alignment film, 17: Liquid crystal layer, 19, 20: Polarizer, 21: Controller, 22: Driver, 23: Flexible wiring board, 24: Effective display area

Claims (7)

対向配置される一対の電極と、
前記一対の電極の間に配置された液晶層と、
前記一対の電極を介して前記液晶層へ駆動電圧を与えるドライバと、
を含み、
前記ドライバは、少なくとも前記液晶層の閾値より高い所定値の駆動電圧を前記一対の電極に印加する際に、前記駆動電圧を時間経過に沿って徐々に上昇させる期間を設けるものであって、
前記ドライバは、0ボルトから前記所定値の10%以上の第1値まで前記駆動電圧を時間経過に沿って徐々に上昇させる期間を設けた後、当該駆動電圧を直ちに前記所定値に上昇させる、
液晶装置。
A pair of electrodes arranged opposite to each other;
a liquid crystal layer disposed between the pair of electrodes;
a driver that applies a drive voltage to the liquid crystal layer via the pair of electrodes;
Including,
the driver, when applying a driving voltage of a predetermined value higher than at least a threshold value of the liquid crystal layer to the pair of electrodes, provides a period in which the driving voltage is gradually increased over time,
the driver provides a period in which the drive voltage is gradually increased over time from 0 volts to a first value that is 10% or more of the predetermined value, and then immediately increases the drive voltage to the predetermined value;
Liquid crystal device.
対向配置される一対の電極と、
前記一対の電極の間に配置された液晶層と、
前記一対の電極を介して前記液晶層へ駆動電圧を与えるドライバと、
を含み、
前記ドライバは、少なくとも前記液晶層の閾値より高い所定値の駆動電圧を前記一対の電極に印加する際に、前記駆動電圧を時間経過に沿って徐々に上昇させる期間を設けるものであって、
前記ドライバは、前記駆動電圧を前記所定値の50%以下の第2値まで直ちに上昇させた後、前記所定値まで前記駆動電圧を時間経過に沿って徐々に上昇させる期間を設ける、
液晶装置。
A pair of electrodes arranged opposite to each other;
a liquid crystal layer disposed between the pair of electrodes;
a driver that applies a drive voltage to the liquid crystal layer via the pair of electrodes;
Including,
the driver, when applying a driving voltage of a predetermined value higher than at least a threshold value of the liquid crystal layer to the pair of electrodes, provides a period in which the driving voltage is gradually increased over time,
the driver immediately increases the driving voltage to a second value that is 50% or less of the predetermined value, and then provides a period in which the driving voltage is gradually increased over time to the predetermined value.
Liquid crystal device.
対向配置される一対の電極と、
前記一対の電極の間に配置された液晶層と、
前記一対の電極を介して前記液晶層へ駆動電圧を与えるドライバと、
を含み、
前記ドライバは、少なくとも前記液晶層の閾値より高い所定値の駆動電圧を前記一対の電極に印加する際に、前記駆動電圧を時間経過に沿って徐々に上昇させる期間を設けるものであって、
前記ドライバは、スタティック駆動方式により前記駆動電圧を前記一対の電極に供給する、
液晶装置。
A pair of electrodes arranged opposite to each other;
a liquid crystal layer disposed between the pair of electrodes;
a driver that applies a drive voltage to the liquid crystal layer via the pair of electrodes;
Including,
the driver, when applying a driving voltage of a predetermined value higher than at least a threshold value of the liquid crystal layer to the pair of electrodes, provides a period in which the driving voltage is gradually increased over time,
the driver supplies the driving voltage to the pair of electrodes by a static driving method;
Liquid crystal device.
前記ドライバは、前記駆動電圧の大きさをパルス幅変調によって可変に設定する、
請求項1~3の何れか1項に記載の液晶装置。
the driver variably sets the magnitude of the drive voltage by pulse width modulation;
The liquid crystal device according to any one of claims 1 to 3.
前記所定値は、前記駆動電圧として設定可能な定格範囲内の最大値である、
請求項1~の何れか1項に記載の液晶装置。
the predetermined value is a maximum value within a rated range that can be set as the drive voltage;
The liquid crystal device according to any one of claims 1 to 4 .
前記ドライバは、前記駆動電圧を時間経過に沿って徐々に上昇させる期間を、前記駆動電圧を印加開始から直ちに前記所定値とした場合において生じる透過率の振動が収束するまでに要する時間に比して1/8以上2倍以下の長さとする、
請求項1~の何れか1項に記載の液晶装置。
the driver sets the period during which the drive voltage is gradually increased over time to be between 1/8 and 2 times longer than the time required for the oscillation of transmittance to converge when the drive voltage is immediately set to the predetermined value after the start of application.
The liquid crystal device according to any one of claims 1 to 5 .
一対の電極の間に配置された液晶層を備える液晶装置の駆動方法であって、
少なくとも前記液晶層の閾値より高い所定値の駆動電圧をスタティック駆動方式により前記一対の電極に印加する際に、当該駆動電圧を時間経過に沿って徐々に上昇させる期間を設ける、
液晶装置の駆動方法。
A method for driving a liquid crystal device having a liquid crystal layer disposed between a pair of electrodes, comprising:
a period in which the driving voltage is gradually increased over time when a driving voltage having a predetermined value higher than at least a threshold value of the liquid crystal layer is applied to the pair of electrodes by a static driving method ;
A method for driving a liquid crystal device.
JP2021200122A 2021-12-09 2021-12-09 Liquid crystal device and method for driving liquid crystal device Active JP7730741B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021200122A JP7730741B2 (en) 2021-12-09 2021-12-09 Liquid crystal device and method for driving liquid crystal device
PCT/JP2022/042717 WO2023106065A1 (en) 2021-12-09 2022-11-17 Liquid crystal device, and method for driving liquid crystal device
CN202280081579.1A CN118382831A (en) 2021-12-09 2022-11-17 Liquid crystal device and driving method of liquid crystal device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021200122A JP7730741B2 (en) 2021-12-09 2021-12-09 Liquid crystal device and method for driving liquid crystal device

Publications (3)

Publication Number Publication Date
JP2023085841A JP2023085841A (en) 2023-06-21
JP2023085841A5 JP2023085841A5 (en) 2024-11-21
JP7730741B2 true JP7730741B2 (en) 2025-08-28

Family

ID=86730258

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021200122A Active JP7730741B2 (en) 2021-12-09 2021-12-09 Liquid crystal device and method for driving liquid crystal device

Country Status (3)

Country Link
JP (1) JP7730741B2 (en)
CN (1) CN118382831A (en)
WO (1) WO2023106065A1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001142047A (en) 1999-11-12 2001-05-25 Sony Corp Light control device, imaging device, and driving method thereof

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7345293B2 (en) * 2019-06-28 2023-09-15 スタンレー電気株式会社 Liquid crystal elements, lighting equipment

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001142047A (en) 1999-11-12 2001-05-25 Sony Corp Light control device, imaging device, and driving method thereof

Also Published As

Publication number Publication date
WO2023106065A1 (en) 2023-06-15
JP2023085841A (en) 2023-06-21
CN118382831A (en) 2024-07-23

Similar Documents

Publication Publication Date Title
CN1636236A (en) LCD device
KR102364637B1 (en) Liquid Crystal Display Device
JP2012133247A (en) Liquid crystal display device
JP6093166B2 (en) Liquid crystal element, liquid crystal display device
KR100887497B1 (en) Fringe in-plane field switching liquid crystal display device using cholesteric blue phase liquid crystal having optical isotropy
CN102147547B (en) Liquid crystal display cells
JP7730741B2 (en) Liquid crystal device and method for driving liquid crystal device
WO2014153951A1 (en) Lens of 3d glasses, driving method therefor, and 3d glasses
JP3526996B2 (en) Driving method of liquid crystal display device
US7612862B2 (en) Liquid crystal device
JPH08201761A (en) Liquid crystal display element
JPH1048602A (en) Liquid crystal display device and manufacturing method thereof
KR20060086641A (en) Dual mode liquid crystal display device and driving method thereof
JP2000199901A (en) Liquid crystal display device
JP6277020B2 (en) Liquid crystal element, liquid crystal display device
JP2010066717A (en) Liquid crystal device
JP2024076654A (en) Liquid crystal device and method for driving liquid crystal element
JP2001235750A (en) Liquid crystal display
JP6298257B2 (en) Liquid crystal element, liquid crystal display device
JP4230245B2 (en) Liquid crystal display device and manufacturing method thereof
JP5844094B2 (en) Liquid crystal element, liquid crystal display device
JP4122969B2 (en) Liquid crystal display device and method of manufacturing liquid crystal display device
CN107831622B (en) LCD liquid crystal display device
JP2000075300A (en) Liquid crystal device and method of manufacturing the same
KR100730176B1 (en) Transition driving method and apparatus thereof for OCC liquid crystal display panel

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20241106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20241113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20250805

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250818

R150 Certificate of patent or registration of utility model

Ref document number: 7730741

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150