JP7734214B2 - アレイ基板、表示パネル及びアレイ基板の製造方法 - Google Patents
アレイ基板、表示パネル及びアレイ基板の製造方法Info
- Publication number
- JP7734214B2 JP7734214B2 JP2023571710A JP2023571710A JP7734214B2 JP 7734214 B2 JP7734214 B2 JP 7734214B2 JP 2023571710 A JP2023571710 A JP 2023571710A JP 2023571710 A JP2023571710 A JP 2023571710A JP 7734214 B2 JP7734214 B2 JP 7734214B2
- Authority
- JP
- Japan
- Prior art keywords
- array substrate
- hole
- passivation layer
- layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
- H10D86/021—Manufacture or treatment of multiple TFTs
- H10D86/0212—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or coating of substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/411—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by materials, geometry or structure of the substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
チャネル領域を含む薄膜トランジスタ層を含むベース基板と、
前記ベース基板の上方に設置され、且つ前記ベース基板を覆う保護層であって、前記保護層には、水蒸気を排出するための第1のスルーホールがさらに形成され、前記第1のスルーホールが前記チャネル領域に近接して設置される保護層とを含む。
前記第1のパッシベーション層には、水蒸気を排出するための前記第1のスルーホールが形成される。
前記第1のスルーホールは、前記高分子膜に形成される第2のスルーホールと、前記第1のパッシベーション層に形成される第3のスルーホールとを含み、前記第2のスルーホールと前記第3のスルーホールとが連通する。
チャネル領域を含む薄膜トランジスタ層を含むベース基板と、
前記ベース基板の上方に設置され、且つ前記ベース基板を覆う保護層であって、前記保護層には、水蒸気を排出するための第1のスルーホールがさらに形成され、前記第1のスルーホールが前記チャネル領域に近接して設置される保護層とを含む。
前記第1のパッシベーション層には、水蒸気を排出するための前記第1のスルーホールが形成される。
前記第1のスルーホールは、前記高分子膜に形成される第2のスルーホールと、前記第1のパッシベーション層に形成される第3のスルーホールとを含み、前記第2のスルーホールと前記第3のスルーホールとが連通する。
チャネル領域を含む薄膜トランジスタ層を含むベース基板を提供することと、
前記ベース基板の上方において前記ベース基板を覆う保護層を製造することと、
前記保護層上の、前記チャネル領域に対応する位置において第1のスルーホールを製造することとを含む。
ガラス基板101と、
ガラス基板101の上方に設置されるゲート金属層102と、
ゲート金属層102の上方に設置され、且つゲート金属層102を覆うゲート絶縁層103と、
ゲート絶縁層103の上方に設置され、且つ前記ゲート金属層102の位置に対応して設置される金属酸化物層104と、
金属酸化層104の上方に設置され、互いに独立したソースとドレインとを含むソースドレイン層105とを含んでもよい。
チャネル領域を含む薄膜トランジスタ層を含むベース基板を提供することと、ベース基板の上方においてベース基板を覆う保護層を製造することと、保護層上の、チャネル領域に対応する位置において第1のスルーホールを製造することとを含んでもよい。
Claims (8)
- アレイ基板であって、
チャネル領域を含む薄膜トランジスタ層を含むベース基板と、
前記ベース基板の上方に設置され、且つ前記ベース基板を覆う保護層であって、前記保護層には、水蒸気を排出するための第1のスルーホールがさらに形成され、前記第1のスルーホールが前記チャネル領域に近接して設置される保護層とを含み、
前記保護層は、前記ベース基板の上方に順に積層して設置される第2のパッシベーション層と、高分子膜と、第1のパッシベーション層とを含み、
前記第1のスルーホールは、前記第2のパッシベーション層に形成され且つ前記第2のパッシベーション層全体を貫通しない第1のビアホールと、前記高分子膜に形成される第2のスルーホールと、前記第1のパッシベーション層に形成される第3のスルーホールとを含み、前記第1のビアホールと、前記第2のスルーホールと、前記第3のスルーホールとが連通する、アレイ基板。 - 前記第1のスルーホールにおいて吸水材料が充填されている、請求項1に記載のアレイ基板。
- 前記第1のスルーホールは、複数であり、且つ複数の第1のスルーホールは、前記チャネル領域を取り囲んで設置される、請求項1に記載のアレイ基板。
- 垂直方向に、前記第1のスルーホールの断面の形状は、上が広く下が狭い台形構造である、請求項1に記載のアレイ基板。
- 前記第1のスルーホールの水平方向及び垂直方向における高さは、いずれも7ミクロン以上である、請求項1に記載のアレイ基板。
- 請求項1~5のいずれか1項に記載のアレイ基板を含む、表示パネル。
- 前記表示パネルは、対向基板と液晶層とをさらに含み、前記対向基板は、前記アレイ基板と対向して間隔をおいて設置され、前記液晶層は、前記対向基板とアレイ基板との間に設置される、請求項6に記載の表示パネル。
- アレイ基板の製造方法であって、
チャネル領域を含む薄膜トランジスタ層を含むベース基板を提供することと、
前記ベース基板の上方に、順に第2のパッシベーション層と、高分子膜と、第1のパッシベーション層とを積層して前記ベース基板を覆う保護層を製造することと、
前記保護層上の、前記チャネル領域に対応する位置において、前記第2のパッシベーション層に形成され且つ前記第2のパッシベーション層全体を貫通しない第1のビアホールと、前記高分子膜に形成される第2のスルーホールと、前記第1のパッシベーション層に形成される第3のスルーホールとが連通して構成される第1のスルーホールを製造することとを含む、アレイ基板の製造方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310168253.9A CN117457664A (zh) | 2023-02-23 | 2023-02-23 | 阵列基板、显示面板及阵列基板的制备方法 |
| CN202310168253.9 | 2023-02-23 | ||
| PCT/CN2023/085505 WO2024174343A1 (zh) | 2023-02-23 | 2023-03-31 | 阵列基板、显示面板及阵列基板的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2025512637A JP2025512637A (ja) | 2025-04-22 |
| JP7734214B2 true JP7734214B2 (ja) | 2025-09-04 |
Family
ID=92461143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2023571710A Active JP7734214B2 (ja) | 2023-02-23 | 2023-03-31 | アレイ基板、表示パネル及びアレイ基板の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20240290792A1 (ja) |
| JP (1) | JP7734214B2 (ja) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006058751A (ja) | 2004-08-23 | 2006-03-02 | Mitsubishi Electric Corp | アクティブマトリクス型表示装置およびアクティブマトリクス型表示装置の製造方法 |
| JP2007188808A (ja) | 2006-01-16 | 2007-07-26 | Seiko Epson Corp | 発光装置、発光装置の製造方法および電子機器 |
| JP2010244785A (ja) | 2009-04-03 | 2010-10-28 | Sharp Corp | 有機elパネル、及びその製造方法 |
| JP2014013412A (ja) | 2013-09-18 | 2014-01-23 | Japan Display Inc | 液晶表示装置およびその製造方法 |
| US20150372256A1 (en) | 2014-02-18 | 2015-12-24 | Boe Technology Group Co., Ltd. | Display back plate and manufacturing method therefor, and display device |
| JP2016071340A (ja) | 2014-09-30 | 2016-05-09 | 群創光電股▲ふん▼有限公司Innolux Corporation | 表示パネルと表示装置 |
| JP2018113138A (ja) | 2017-01-11 | 2018-07-19 | 株式会社ジャパンディスプレイ | 表示装置 |
-
2023
- 2023-03-31 JP JP2023571710A patent/JP7734214B2/ja active Active
- 2023-06-28 US US18/343,653 patent/US20240290792A1/en active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006058751A (ja) | 2004-08-23 | 2006-03-02 | Mitsubishi Electric Corp | アクティブマトリクス型表示装置およびアクティブマトリクス型表示装置の製造方法 |
| JP2007188808A (ja) | 2006-01-16 | 2007-07-26 | Seiko Epson Corp | 発光装置、発光装置の製造方法および電子機器 |
| JP2010244785A (ja) | 2009-04-03 | 2010-10-28 | Sharp Corp | 有機elパネル、及びその製造方法 |
| JP2014013412A (ja) | 2013-09-18 | 2014-01-23 | Japan Display Inc | 液晶表示装置およびその製造方法 |
| US20150372256A1 (en) | 2014-02-18 | 2015-12-24 | Boe Technology Group Co., Ltd. | Display back plate and manufacturing method therefor, and display device |
| JP2016071340A (ja) | 2014-09-30 | 2016-05-09 | 群創光電股▲ふん▼有限公司Innolux Corporation | 表示パネルと表示装置 |
| JP2018113138A (ja) | 2017-01-11 | 2018-07-19 | 株式会社ジャパンディスプレイ | 表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2025512637A (ja) | 2025-04-22 |
| US20240290792A1 (en) | 2024-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US12222619B2 (en) | Display panel and display device | |
| CN110246879B (zh) | 一种有机发光显示面板及装置 | |
| US10840267B2 (en) | Array substrates and manufacturing methods thereof, and display panels | |
| EP3502774B1 (en) | Liquid crystal display panel and liquid crystal display device | |
| JP2012027163A (ja) | 電気泳動表示装置 | |
| WO2017202213A1 (en) | Array substrate, and liquid crystal display device | |
| US20180329263A1 (en) | Array substrate, fabricating method thereof, and display device | |
| CN108428728A (zh) | 阵列基板及制作方法、显示面板及制作方法、显示装置 | |
| WO2021047140A1 (zh) | 显示面板 | |
| US11112666B2 (en) | Array substrate and display device | |
| CN112928125B (zh) | 阵列基板及显示面板 | |
| US9759954B2 (en) | Display panel and display device | |
| WO2020124903A1 (zh) | 阵列基板及显示面板 | |
| US8304768B2 (en) | Thin film transistor array substrate and method for manufacturing the same | |
| JP7734214B2 (ja) | アレイ基板、表示パネル及びアレイ基板の製造方法 | |
| WO2023103031A1 (zh) | 一种显示面板及其制备方法 | |
| WO2025081538A1 (zh) | 显示面板及显示装置 | |
| KR102098304B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| US20110058136A1 (en) | Liquid crystal display structure and manufacturing method thereof | |
| US9196742B2 (en) | Thin film transistor substrate, method for manufacturing the same, and liquid crystal display panel | |
| CN105304642A (zh) | 一种阵列基板及其制造方法 | |
| TW202004715A (zh) | 畫素結構及其製造方法 | |
| TW201642448A (zh) | 畫素陣列基板、顯示面板及其母板 | |
| WO2024174343A1 (zh) | 阵列基板、显示面板及阵列基板的制备方法 | |
| CN114792696A (zh) | 阵列基板及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231120 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20231120 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20250430 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20250718 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20250805 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20250825 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7734214 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |