Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7734644B2 - Semiconductor manufacturing apparatus and semiconductor device manufacturing method - Google Patents
[go: Go Back, main page]

JP7734644B2 - Semiconductor manufacturing apparatus and semiconductor device manufacturing method - Google Patents

Semiconductor manufacturing apparatus and semiconductor device manufacturing method

Info

Publication number
JP7734644B2
JP7734644B2 JP2022176397A JP2022176397A JP7734644B2 JP 7734644 B2 JP7734644 B2 JP 7734644B2 JP 2022176397 A JP2022176397 A JP 2022176397A JP 2022176397 A JP2022176397 A JP 2022176397A JP 7734644 B2 JP7734644 B2 JP 7734644B2
Authority
JP
Japan
Prior art keywords
main surface
semiconductor wafer
refrigerant gas
semiconductor
grooves
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022176397A
Other languages
Japanese (ja)
Other versions
JP2024066742A (en
Inventor
平 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2022176397A priority Critical patent/JP7734644B2/en
Publication of JP2024066742A publication Critical patent/JP2024066742A/en
Application granted granted Critical
Publication of JP7734644B2 publication Critical patent/JP7734644B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

本開示は、半導体製造装置および半導体装置の製造方法に関するものである。 This disclosure relates to semiconductor manufacturing equipment and methods for manufacturing semiconductor devices.

従来、半導体装置の製造工程の一部であるレーザーアニール工程時にチャックステージ内に冷却水を循環させて温調する方法では、チャックステージのウエハ搭載面に載置された半導体ウエハを間接的に冷却している。半導体ウエハの冷却能力が不足しているため、レーザービームの熱により半導体ウエハの温度が上昇し、チャックステージのウエハ搭載面に接触している半導体ウエハの保護膜が熱により溶解する。溶解した保護膜は接着剤として機能することから、半導体ウエハの排出工程時に、半導体ウエハがチャックステージに貼りつき、半導体ウエハにクラックまたは割れが発生するという問題があった。 Conventionally, the method of controlling the temperature by circulating cooling water inside the chuck stage during the laser annealing process, which is part of the semiconductor device manufacturing process, indirectly cools the semiconductor wafer placed on the wafer mounting surface of the chuck stage. Because the cooling capacity for the semiconductor wafer is insufficient, the heat from the laser beam causes the temperature of the semiconductor wafer to rise, and the protective film on the semiconductor wafer in contact with the wafer mounting surface of the chuck stage melts due to the heat. Because the melted protective film acts as an adhesive, there is a problem in that the semiconductor wafer sticks to the chuck stage during the semiconductor wafer ejection process, causing cracks or breakage in the semiconductor wafer.

このような問題を解消するために、気体を用いて半導体ウエハを冷却する方法が提案されている(例えば、特許文献1参照)。 To solve this problem, a method of cooling semiconductor wafers using gas has been proposed (see, for example, Patent Document 1).

特開2011-086677号公報JP 2011-086677 A

しかしながら、従来の装置は、半導体ウエハの下面から上面へ向かう方向に対して気体が垂直に送風される構造であるため、半導体ウエハの冷却を十分かつ効率的に行うことができず、レーザーアニール工程時に、チャックステージがレーザービームの熱により高温となり、チャックステージのウエハ搭載面に接触している保護膜が熱により溶解することがあった。そのため、半導体ウエハの排出工程時に、半導体ウエハがチャックステージに貼りつき、半導体ウエハにクラックまたは割れが依然として発生していた。 However, conventional equipment is designed so that gas is blown perpendicular to the direction from the bottom to the top of the semiconductor wafer, which means that the semiconductor wafer cannot be cooled sufficiently and efficiently. During the laser annealing process, the chuck stage becomes very hot due to the heat of the laser beam, and the protective film in contact with the wafer-mounting surface of the chuck stage can melt due to the heat. As a result, during the semiconductor wafer removal process, the semiconductor wafer tends to stick to the chuck stage, causing cracks or breaks to occur in the semiconductor wafer.

そこで、本開示は、半導体ウエハの排出工程時に、半導体ウエハにクラックおよび割れが発生することを抑制可能な技術を提供することを目的とする。 The present disclosure therefore aims to provide technology that can prevent cracks and breakage from occurring in semiconductor wafers during the semiconductor wafer discharge process.

本開示に係る半導体製造装置は、第1主面と前記第1主面に対向する第2主面とを有し前記第2主面に保護膜が形成された半導体ウエハを載置するウエハ搭載面を備え、前記ウエハ搭載面に複数の溝が設けられたチャックステージと、前記チャックステージと接続され、かつ、各前記溝に設けられた送風口から前記半導体ウエハへ冷媒ガスを送風し、各前記溝に沿って循環した前記冷媒ガスを各前記溝に設けられた排出口から吸引し各前記溝から排出するように、前記冷媒ガスの流量を制御する制御部とを備え、各前記溝には、前記第2主面から前記第1主面へ向かう方向に対して斜めに傾く方向である第1方向に前記冷媒ガスを送風する前記送風口と、前記第2主面から前記第1主面へ向かう方向に対して斜めに傾く方向でありかつ前記第1方向と交差する方向である第2方向から前記冷媒ガスを吸引し各前記溝から排出する前記排出口とが複数組設けられる。 The semiconductor manufacturing apparatus according to the present disclosure includes a wafer mounting surface on which a semiconductor wafer is mounted, the semiconductor wafer having a first main surface and a second main surface opposite the first main surface and a protective film formed on the second main surface, and a chuck stage having a plurality of grooves formed on the wafer mounting surface; and a control unit connected to the chuck stage for controlling the flow rate of the refrigerant gas so that the refrigerant gas is blown onto the semiconductor wafer from an air supply port formed in each of the grooves and the refrigerant gas circulated along each of the grooves is sucked through an outlet port formed in each of the grooves and discharged from each of the grooves. Each of the grooves is provided with a plurality of pairs of air supply ports for blowing the refrigerant gas in a first direction that is obliquely inclined with respect to the direction from the second main surface to the first main surface, and an outlet port for sucking the refrigerant gas in a second direction that is obliquely inclined with respect to the direction from the second main surface to the first main surface and intersects with the first direction, and discharging the refrigerant gas from each of the grooves.

本開示によれば、半導体ウエハを十分かつ効率的に冷却することができるため、半導体ウエハの保護膜が溶解することを抑制できる。これにより。半導体ウエハの排出工程時に、半導体ウエハがチャックステージに貼りつくことを抑制できることから、半導体ウエハにクラックおよび割れが発生することを抑制できる。 According to the present disclosure, semiconductor wafers can be cooled sufficiently and efficiently, preventing the protective film on the semiconductor wafer from dissolving. This prevents the semiconductor wafer from sticking to the chuck stage during the semiconductor wafer ejection process, thereby preventing cracks and breakage from occurring in the semiconductor wafer.

実施の形態に係る半導体製造装置が備えるチャックステージおよびクーリング温調機の断面図である。2 is a cross-sectional view of a chuck stage and a cooling temperature regulator included in the semiconductor manufacturing apparatus according to the embodiment. FIG. 実施の形態に係る半導体製造装置の上面図である。1 is a top view of a semiconductor manufacturing apparatus according to an embodiment; 実施の形態に係る半導体製造装置の断面図である。1 is a cross-sectional view of a semiconductor manufacturing apparatus according to an embodiment. 実施の形態において半導体ウエハ周辺の冷媒ガスの流れを説明するための説明図である。5 is an explanatory diagram for explaining the flow of refrigerant gas around a semiconductor wafer in an embodiment. FIG. 実施の形態の変形例1に係る半導体製造装置の上面図である。FIG. 10 is a top view of a semiconductor manufacturing apparatus according to a first modified example of the embodiment. 実施の形態の変形例2に係る半導体製造装置の上面図である。FIG. 10 is a top view of a semiconductor manufacturing apparatus according to a second modified example of the embodiment. 実施の形態の変形例2において半導体ウエハ周辺の冷媒ガスの流れを説明するための説明図である。10 is an explanatory diagram for explaining the flow of refrigerant gas around a semiconductor wafer in a second modification of the embodiment. FIG. 実施の形態の変形例3に係る半導体製造装置の上面図である。FIG. 11 is a top view of a semiconductor manufacturing apparatus according to a third modified example of the embodiment. 実施の形態の変形例3に係る半導体製造装置が備えるチャックステージおよび放熱フィンの断面図である。FIG. 11 is a cross-sectional view of a chuck stage and a heat dissipation fin provided in a semiconductor manufacturing apparatus according to a third modified example of the embodiment.

<実施の形態>
実施の形態について、図面を用いて以下に説明する。図1は、実施の形態に係る半導体製造装置が備えるチャックステージ10およびクーリング温調機50の断面図である。図2は、実施の形態に係る半導体製造装置の上面図である。図3は、実施の形態に係る半導体製造装置の断面図である。なお、図3は、図1のチャックステージ10およびクーリング温調機50を接続した状態を示している。
<Embodiment>
An embodiment will be described below with reference to the drawings. Fig. 1 is a cross-sectional view of a chuck stage 10 and a cooling temperature regulator 50 provided in a semiconductor manufacturing apparatus according to the embodiment. Fig. 2 is a top view of the semiconductor manufacturing apparatus according to the embodiment. Fig. 3 is a cross-sectional view of the semiconductor manufacturing apparatus according to the embodiment. Note that Fig. 3 shows a state in which the chuck stage 10 and the cooling temperature regulator 50 of Fig. 1 are connected.

図1、図2および図3に示すように、半導体製造装置は、半導体装置の製造工程の一部であるレーザーアニール工程を行うレーザーアニール装置である。半導体製造装置は、チャックステージ10と、クーリング温調機50とを備えている。 As shown in Figures 1, 2, and 3, the semiconductor manufacturing apparatus is a laser annealing apparatus that performs a laser annealing process, which is part of the manufacturing process for semiconductor devices. The semiconductor manufacturing apparatus includes a chuck stage 10 and a cooling temperature regulator 50.

チャックステージ10は、半導体ウエハ1を載置するウエハ搭載面11と、複数の溝12と、送風路13と、排出路14と、吸着エアー排出路15と、送風口16と、排出口17と、吸着口18と、冷媒ガス導入口13aと、冷媒ガス導出口14aと、吸着エアー導出口15aとを備えている。 The chuck stage 10 includes a wafer mounting surface 11 on which the semiconductor wafer 1 is placed, multiple grooves 12, an air supply path 13, an exhaust path 14, an adsorption air exhaust path 15, an air supply port 16, an exhaust port 17, an adsorption port 18, a refrigerant gas inlet 13a, a refrigerant gas outlet 14a, and an adsorption air outlet 15a.

まず、チャックステージ10に搭載される半導体ウエハ1について説明する。半導体ウエハ1は、第1主面1aと、第1主面1aに対向する第2主面1bとを有している。半導体ウエハ1の第2主面1b側には、図示しない半導体素子等の半導体機能層が形成されている。レーザーアニール工程前において、半導体ウエハ1の第2主面1bに保護膜2が形成される。ここで、図1において、第1主面1aは半導体ウエハ1の上側の面であり、第2主面1bは半導体ウエハ1の下側の面である。 First, we will explain the semiconductor wafer 1 mounted on the chuck stage 10. The semiconductor wafer 1 has a first main surface 1a and a second main surface 1b opposite the first main surface 1a. A semiconductor functional layer, such as a semiconductor element (not shown), is formed on the second main surface 1b of the semiconductor wafer 1. Before the laser annealing process, a protective film 2 is formed on the second main surface 1b of the semiconductor wafer 1. Here, in FIG. 1, the first main surface 1a is the upper surface of the semiconductor wafer 1, and the second main surface 1b is the lower surface of the semiconductor wafer 1.

なお、レーザーアニール工程は、半導体ウエハ1の第1主面1aに不純物を注入する注入工程後に、チャックステージ10のウエハ搭載面11に半導体ウエハ1を載置し、第1主面1aへのレーザービームの照射により不純物を活性化させる工程である。 The laser annealing process is a process that follows the implantation process in which impurities are implanted into the first main surface 1a of the semiconductor wafer 1. The semiconductor wafer 1 is then placed on the wafer mounting surface 11 of the chuck stage 10, and the impurities are activated by irradiating the first main surface 1a with a laser beam.

図2に示すように、チャックステージ10は、半導体ウエハ1の第1主面1a側から視て(すなわち、上面視にて)、円形状に形成されている。また図1と図3に示すように、チャックステージ10全体は、上下に短い円柱状に形成されている。 As shown in Figure 2, the chuck stage 10 is circular when viewed from the first main surface 1a of the semiconductor wafer 1 (i.e., when viewed from above). Also, as shown in Figures 1 and 3, the entire chuck stage 10 is formed in the shape of a short cylinder in both the vertical direction.

図1、図2および図3に示すように、複数の溝12は、ウエハ搭載面11に設けられている。ここで、ウエハ搭載面11はチャックステージ10の上面である。 As shown in Figures 1, 2, and 3, multiple grooves 12 are provided on the wafer mounting surface 11. Here, the wafer mounting surface 11 is the upper surface of the chuck stage 10.

複数の溝12は、ウエハ搭載面11の中心を囲む、径の異なるリング状を含んでいる。具体的には、複数の溝12は、ウエハ搭載面11の中心を含む円形状の溝12と、この円形状の溝12を囲むリング状の4つの溝12とで構成されている。リング状の4つの溝12の径は、ウエハ搭載面11の内周側に設けられた溝12よりも外周側に設けられた溝12の方が長くなっている。なお、複数の溝12の個数は5つに限定されることなく、半導体ウエハ1のサイズに合わせて変更されることが好ましい。 The multiple grooves 12 include ring-shaped grooves of different diameters that surround the center of the wafer mounting surface 11. Specifically, the multiple grooves 12 are composed of a circular groove 12 that includes the center of the wafer mounting surface 11 and four ring-shaped grooves 12 that surround this circular groove 12. The diameters of the four ring-shaped grooves 12 are longer for the grooves 12 located on the outer periphery of the wafer mounting surface 11 than for the grooves 12 located on the inner periphery. The number of grooves 12 is not limited to five, and is preferably changed to match the size of the semiconductor wafer 1.

各溝12には、送風口16および排出口17が4組ずつ設けられている。送風口16および排出口17の各組は、円上に等間隔で配置されている。また、ウエハ搭載面11における隣接する溝12の間には、吸着口18が4つずつ設けられている。吸着口18は、円上に等間隔で配置されている。なお、送風口16および排出口17の組数は、半導体ウエハ1を均等に冷却することができれば偶数組でもよいし、奇数組でもよい。また、半導体ウエハ1のサイズが大口径化するほど組数を多くすることが好ましい。 Each groove 12 is provided with four pairs of air supply ports 16 and exhaust ports 17. Each pair of air supply ports 16 and exhaust ports 17 is arranged at equal intervals on a circle. Four suction ports 18 are provided between adjacent grooves 12 on the wafer mounting surface 11. The suction ports 18 are arranged at equal intervals on a circle. The number of pairs of air supply ports 16 and exhaust ports 17 may be an even or odd number, as long as the semiconductor wafer 1 can be cooled evenly. It is preferable to increase the number of pairs as the diameter of the semiconductor wafer 1 increases.

送風路13、排出路14および吸着エアー排出路15は、チャックステージ10の内部に設けられている。送風路13は、クーリング温調機50から半導体ウエハ1の第2主面1b側へ冷媒ガスを供給するために設けられている。送風路13は、チャックステージ10の下面に設けられた冷媒ガス導入口13aと、各溝12に設けられた送風口16とに接続されている。 The air supply path 13, exhaust path 14, and suction air exhaust path 15 are provided inside the chuck stage 10. The air supply path 13 is provided to supply refrigerant gas from the cooling temperature regulator 50 to the second main surface 1b side of the semiconductor wafer 1. The air supply path 13 is connected to a refrigerant gas inlet 13a provided on the underside of the chuck stage 10 and air outlets 16 provided in each groove 12.

排出路14は、各溝12に沿って循環した冷媒ガスを各溝12からクーリング温調機50へ排出するために設けられている。排出路14は、チャックステージ10の下面に設けられた冷媒ガス導出口14aと、各溝12に設けられた排出口17とに接続されている。 The exhaust path 14 is provided to exhaust the refrigerant gas circulated along each groove 12 from each groove 12 to the cooling temperature regulator 50. The exhaust path 14 is connected to a refrigerant gas outlet 14a provided on the underside of the chuck stage 10 and an exhaust port 17 provided in each groove 12.

吸着エアー排出路15は、半導体ウエハ1の第2主面1bに形成された保護膜2とウエハ搭載面11との間に存在する空気を吸着口18から排出し、半導体ウエハ1の第2主面1bを吸着するために設けられている。吸着エアー排出路15は、チャックステージ10の下面に設けられた吸着エアー導出口15aと、ウエハ搭載面11における隣接する溝12の間に設けられた吸着口18とに接続されている。 The suction air exhaust path 15 is provided to exhaust air present between the protective film 2 formed on the second main surface 1b of the semiconductor wafer 1 and the wafer mounting surface 11 through the suction port 18, thereby suctioning the second main surface 1b of the semiconductor wafer 1. The suction air exhaust path 15 is connected to the suction air outlet 15a provided on the underside of the chuck stage 10 and the suction port 18 provided between adjacent grooves 12 on the wafer mounting surface 11.

図3に示すように、クーリング温調機50は、チャックステージ10と接続されている。図示しないが、クーリング温調機50の導出口とチャックステージ10の冷媒ガス導入口13aが接続され、クーリング温調機50の導入口とチャックステージ10の冷媒ガス導出口14aが接続されている。なお、チャックステージ10の吸着エアー導出口15aは、図示しない真空ポンプに接続されている。 As shown in FIG. 3, the cooling temperature regulator 50 is connected to the chuck stage 10. Although not shown, the outlet of the cooling temperature regulator 50 is connected to the refrigerant gas inlet 13a of the chuck stage 10, and the inlet of the cooling temperature regulator 50 is connected to the refrigerant gas outlet 14a of the chuck stage 10. The suction air outlet 15a of the chuck stage 10 is connected to a vacuum pump, not shown.

また、クーリング温調機50は、冷媒ガスを温調することに加えて、各溝12に設けられた送風口16から半導体ウエハ1へ冷媒ガスを送風し、各溝12に沿って循環した冷媒ガスを各溝12に設けられた排出口17から吸引し各溝12から排出するために、チャックステージ10の内圧が外圧よりも低くなるように、冷媒ガスの流量を制御する制御装置である。ここで、内圧は、複数の溝12に供給される冷媒ガスのガス圧力と、冷媒ガスと接触する半導体ウエハ1の面積の積である。外圧は、大気圧と、半導体ウエハ1と接触するチャックステージ10の面積との積である。 In addition to regulating the temperature of the refrigerant gas, the cooling temperature regulator 50 is a control device that controls the flow rate of the refrigerant gas so that the internal pressure of the chuck stage 10 is lower than the external pressure, in order to blow the refrigerant gas onto the semiconductor wafer 1 through the air outlets 16 provided in each groove 12 and suck the refrigerant gas circulating along each groove 12 through the outlets 17 provided in each groove 12 and discharge it from each groove 12. Here, the internal pressure is the product of the gas pressure of the refrigerant gas supplied to the multiple grooves 12 and the area of the semiconductor wafer 1 in contact with the refrigerant gas. The external pressure is the product of atmospheric pressure and the area of the chuck stage 10 in contact with the semiconductor wafer 1.

チャックステージ10のウエハ搭載面11には、半導体ウエハ1の第2主面1bに形成された保護膜2が接触するように半導体ウエハ1が載置される。載置された半導体ウエハ1は、吸着口18の吸引によってウエハ搭載面11に吸着される。 The semiconductor wafer 1 is placed on the wafer mounting surface 11 of the chuck stage 10 so that the protective film 2 formed on the second main surface 1b of the semiconductor wafer 1 is in contact with the wafer mounting surface 11. The placed semiconductor wafer 1 is adsorbed to the wafer mounting surface 11 by suction through the suction ports 18.

一方、半導体ウエハ1の第1主面1aは、レーザーアニール工程の際にレーザースキャンにより熱処理される。半導体ウエハ1が、レーザースキャンされることで温度が上昇するが、クーリング温調機50から供給された冷媒ガスが冷媒ガス導入口13aおよび送風路13を通って送風口16から半導体ウエハ1へ送風されることで、半導体ウエハ1が冷却される。ここで、冷媒ガスは半導体ウエハ1を冷却できるガスであればよく、例えば、N2ガスまたはAr等の不活性ガスである。 Meanwhile, the first main surface 1a of the semiconductor wafer 1 is heat-treated by laser scanning during the laser annealing step. The temperature of the semiconductor wafer 1 rises as a result of the laser scanning, but the semiconductor wafer 1 is cooled by a refrigerant gas supplied from a cooling temperature regulator 50 passing through a refrigerant gas inlet 13a and an air flow path 13 and then blown onto the semiconductor wafer 1 from an air outlet 16. The refrigerant gas may be any gas capable of cooling the semiconductor wafer 1, and may be, for example, an inert gas such as N2 gas or Ar.

半導体ウエハ1へ送風された冷媒ガスは各溝12に沿って循環し、排出口17から吸引され、排出路14および冷媒ガス導出口14aを通ってクーリング温調機50へ排出される。クーリング温調機50へ排出された冷媒ガスは、クーリング温調機50内で温調された後、チャックステージ10へ供給される。 The refrigerant gas blown onto the semiconductor wafer 1 circulates along each groove 12, is sucked through the exhaust port 17, and is discharged to the cooling temperature regulator 50 through the exhaust path 14 and the refrigerant gas outlet 14a. The refrigerant gas discharged to the cooling temperature regulator 50 is temperature-regulated within the cooling temperature regulator 50 before being supplied to the chuck stage 10.

次に、図2と図4を用いて、半導体ウエハ1周辺の冷媒ガスの流れについて説明する。図4は、実施の形態において半導体ウエハ1周辺の冷媒ガスの流れを説明するための説明図である。 Next, the flow of refrigerant gas around the semiconductor wafer 1 will be explained using Figures 2 and 4. Figure 4 is an explanatory diagram for explaining the flow of refrigerant gas around the semiconductor wafer 1 in this embodiment.

図4に示すように、送風口16は、第2主面1bから第1主面1aへ向かう方向に対して斜めに傾く方向である第1方向に冷媒ガスを送風可能なように第1方向を向いている。排出口17は、第2主面1bから第1主面1aへ向かう方向に対して斜めに傾く方向でありかつ第1方向と交差する方向である第2方向から冷媒ガスを吸引し各溝12から排出可能なように第2方向を向いている。ここで、第1方向は図4において左側の矢印の方向であり、第2方向は図4において右側の矢印の方向である。 As shown in FIG. 4, the air outlet 16 faces a first direction so that it can blow refrigerant gas in the first direction, which is a direction obliquely inclined with respect to the direction from the second main surface 1b to the first main surface 1a. The exhaust outlet 17 faces a second direction so that it can draw in refrigerant gas from a second direction, which is a direction obliquely inclined with respect to the direction from the second main surface 1b to the first main surface 1a and intersects with the first direction, and exhaust the refrigerant gas from each groove 12. Here, the first direction is the direction of the arrow on the left in FIG. 4, and the second direction is the direction of the arrow on the right in FIG. 4.

図2と図4に示すように、冷媒ガスは、第1方向から半導体ウエハ1の保護膜2に直接送風され、各溝12に沿って循環する。冷媒ガスは、各溝12に沿って循環しながら第2方向にある排出口17から排出される。このように、送風口16は、第1方向に冷媒ガスを送風し、排出口17は、第2方向に冷媒ガスを排出する。これにより、第2主面1bから第1主面1aへ向かう方向に対して垂直に冷媒ガスを送風する場合よりも、半導体ウエハ1に対して冷媒ガスを効率的に送風することができる。 As shown in Figures 2 and 4, the refrigerant gas is blown directly onto the protective film 2 of the semiconductor wafer 1 from the first direction and circulates along each groove 12. The refrigerant gas circulates along each groove 12 and is discharged from the outlet 17 in the second direction. In this way, the air outlet 16 blows the refrigerant gas in the first direction, and the outlet 17 discharges the refrigerant gas in the second direction. This allows the refrigerant gas to be blown onto the semiconductor wafer 1 more efficiently than when the refrigerant gas is blown perpendicular to the direction from the second main surface 1b to the first main surface 1a.

第2主面1bから第1主面1aへ向かう方向に対して斜めに傾く方向である第1方向から送風した冷媒ガスの効果により、第2主面1bから第1主面1aへ向かう方向に対して垂直に冷媒ガスを送風する場合よりも、半導体ウエハ1を十分かつ効率的に冷却することができる。これにより、半導体ウエハ1を所望の温度に効率的に調整することができると共に、簡易な構造で半導体装置の生産性を向上させることができる。なお、冷媒ガスの風速を上げることで、半導体ウエハ1をさらに効率的に冷却することができる。特に溝12がリング状に形成されていることで、冷媒ガスを送風する際の風速をさらに効率的に向上させることができる。 Due to the effect of the refrigerant gas blown from the first direction, which is oblique to the direction from the second main surface 1b to the first main surface 1a, the semiconductor wafer 1 can be cooled more sufficiently and efficiently than when the refrigerant gas is blown perpendicular to the direction from the second main surface 1b to the first main surface 1a. This allows the semiconductor wafer 1 to be efficiently adjusted to the desired temperature and improves the productivity of semiconductor devices with a simple structure. Furthermore, by increasing the air velocity of the refrigerant gas, the semiconductor wafer 1 can be cooled even more efficiently. In particular, the ring-shaped groove 12 makes it possible to further efficiently increase the air velocity when blowing the refrigerant gas.

<実施の形態の変形例>
次に、実施の形態の変形例について説明する。図5は、実施の形態の変形例1に係る半導体製造装置の上面図である。
<Modification of the embodiment>
Next, a modification of the embodiment will be described below: Fig. 5 is a top view of a semiconductor manufacturing apparatus according to a first modification of the embodiment.

図5に示すように、複数の溝12は直線状に形成され、各溝12に送風口16および排出口17が複数組ずつ設けられていてもよい。各溝12において送風口16および排出口17は、半導体ウエハ1を均等に冷却するために、ウエハ搭載面11の外周部および中央部に設けられることが好ましい。また、直線状の溝12と同じ方向にレーザービームを走査することで、溝12と違う方向に走査するよりも十分かつ効率的に半導体ウエハ1を冷却することができる。 As shown in FIG. 5, the multiple grooves 12 may be formed linearly, with multiple sets of air supply ports 16 and exhaust ports 17 provided in each groove 12. In order to evenly cool the semiconductor wafer 1, the air supply ports 16 and exhaust ports 17 in each groove 12 are preferably provided at the outer periphery and center of the wafer mounting surface 11. Furthermore, by scanning the laser beam in the same direction as the linear grooves 12, the semiconductor wafer 1 can be cooled more sufficiently and efficiently than by scanning in a direction different from the grooves 12.

なお、レーザービームを図5において左側から右側に走査する場合には、冷媒ガスの流れも左側から右側となるように送風口16と排出口17が配置され、一方でレーザービームを図5において右側から左側に走査する場合には、冷媒ガスの流れも右側から左側となるように送風口16と排出口17が配置されることで、さらに効率的に半導体ウエハ1を冷却することができる。 When the laser beam is scanned from left to right in FIG. 5, the air supply port 16 and the exhaust port 17 are positioned so that the refrigerant gas also flows from left to right. On the other hand, when the laser beam is scanned from right to left in FIG. 5, the air supply port 16 and the exhaust port 17 are positioned so that the refrigerant gas also flows from right to left, thereby enabling the semiconductor wafer 1 to be cooled more efficiently.

図6は、実施の形態の変形例2に係る半導体製造装置の上面図である。図7は、実施の形態の変形例2において半導体ウエハ1周辺の冷媒ガスの流れを説明するための説明図である。 Figure 6 is a top view of a semiconductor manufacturing apparatus according to a second variation of the embodiment. Figure 7 is an explanatory diagram illustrating the flow of refrigerant gas around a semiconductor wafer 1 in the second variation of the embodiment.

図6と図7に示すように、各溝12において送風口16と排出口17との間に、半導体ウエハ1の温度を検出する温度センサ20を設けてもよい。この場合、クーリング温調機50は、温度センサ20の検出結果に基づいて、半導体ウエハ1が設定された温度になるように冷媒ガスの流量を制御する。これにより、半導体ウエハ1の温度に合わせて冷媒ガスを最適な流量に制御することができる。 As shown in Figures 6 and 7, a temperature sensor 20 for detecting the temperature of the semiconductor wafer 1 may be provided between the air outlet 16 and the exhaust outlet 17 in each groove 12. In this case, the cooling temperature regulator 50 controls the flow rate of the refrigerant gas based on the detection results of the temperature sensor 20 so that the semiconductor wafer 1 reaches a set temperature. This makes it possible to control the flow rate of the refrigerant gas to an optimum level in accordance with the temperature of the semiconductor wafer 1.

図8は、実施の形態の変形例3に係る半導体製造装置の上面図である。図9は、実施の形態の変形例3に係る半導体製造装置が備えるチャックステージ10および放熱フィン21の断面図である。 Figure 8 is a top view of a semiconductor manufacturing apparatus according to a third variation of the embodiment. Figure 9 is a cross-sectional view of the chuck stage 10 and heat dissipation fins 21 provided in the semiconductor manufacturing apparatus according to the third variation of the embodiment.

図8と図9に示すように、半導体ウエハ1をさらに均等に冷却するために、チャックステージ10の外側面に複数の放熱フィン21が設けられてもよい。特に、チャックステージ10は上面視にて円形状であり、チャックステージ10の中心から外周に向かう方向に延びる放熱フィン21をチャックステージ10の外側面に沿って等間隔で設けることで、半導体ウエハ1をさらに均一に冷却することができる。 As shown in Figures 8 and 9, multiple heat dissipation fins 21 may be provided on the outer surface of the chuck stage 10 to more evenly cool the semiconductor wafer 1. In particular, the chuck stage 10 has a circular shape when viewed from above, and by providing heat dissipation fins 21 extending from the center of the chuck stage 10 toward the outer periphery at equal intervals along the outer surface of the chuck stage 10, the semiconductor wafer 1 can be cooled more evenly.

また、図示しないが、ウエハ搭載面11には、DLC(Diamond Like Carbon)膜がコーティングされてもよい。これにより、ウエハ搭載面11の摩擦抵抗が低下するため、ウエハ搭載面11に接触する半導体ウエハ1の保護膜2が熱溶解した場合でも、半導体ウエハ1の排出工程時に、半導体ウエハ1がチャックステージ10のウエハ搭載面11に貼りつくことを抑制できる。図8において、温度センサ20は設けられていなくてもよい。 In addition, although not shown, the wafer mounting surface 11 may be coated with a DLC (Diamond Like Carbon) film. This reduces the frictional resistance of the wafer mounting surface 11, and therefore prevents the semiconductor wafer 1 from sticking to the wafer mounting surface 11 of the chuck stage 10 during the semiconductor wafer 1 ejection process, even if the protective film 2 of the semiconductor wafer 1 in contact with the wafer mounting surface 11 is thermally melted. In Figure 8, the temperature sensor 20 does not need to be provided.

なお、上記の変形例については複数組み合わせることも可能である。 It is also possible to combine multiple of the above variations.

<効果>
以上のように、実施の形態およびその変形例1~3に係る半導体製造装置は、第1主面1aと第1主面1aに対向する第2主面1bとを有し第2主面1bに保護膜2が形成された半導体ウエハ1を載置するウエハ搭載面11を備え、ウエハ搭載面11に複数の溝12が設けられたチャックステージ10と、チャックステージ10と接続され、かつ、各溝12に設けられた送風口16から半導体ウエハ1へ冷媒ガスを送風し、各溝12に沿って循環した冷媒ガスを各溝12に設けられた排出口17から吸引し各溝12から排出するように、冷媒ガスの流量を制御するクーリング温調機50とを備えている。各溝12には、第2主面1bから第1主面1aへ向かう方向に対して斜めに傾く方向である第1方向に冷媒ガスを送風する送風口16と、第2主面1bから第1主面1aへ向かう方向に対して斜めに傾く方向でありかつ第1方向と交差する方向である第2方向から冷媒ガスを吸引し各溝12から排出する排出口17とが複数組設けられている。
<Effects>
As described above, the semiconductor manufacturing apparatus according to the embodiment and its variants 1 to 3 includes a wafer mounting surface 11 on which a semiconductor wafer 1 is placed, the semiconductor wafer 1 having a first main surface 1a and a second main surface 1b opposite the first main surface 1a and having a protective film 2 formed on the second main surface 1b, and a chuck stage 10 having a plurality of grooves 12 formed in the wafer mounting surface 11; and a cooling temperature regulator 50 connected to the chuck stage 10, which blows refrigerant gas onto the semiconductor wafer 1 from air outlets 16 formed in each groove 12, and controls the flow rate of refrigerant gas so that the refrigerant gas circulated along each groove 12 is sucked in through outlets 17 formed in each groove 12 and discharged from each groove 12. Each groove 12 is provided with multiple sets of air outlets 16 that blow refrigerant gas in a first direction, which is a direction that is obliquely inclined with respect to the direction from the second main surface 1b to the first main surface 1a, and exhaust outlets 17 that suck in refrigerant gas from each groove 12 in a second direction that is a direction that is obliquely inclined with respect to the direction from the second main surface 1b to the first main surface 1a and a direction that intersects with the first direction.

また、実施の形態およびその変形例1~3に係る半導体装置の製造方法は、半導体ウエハ1の第1主面1aに不純物を注入する注入工程と、チャックステージ10のウエハ搭載面11に半導体ウエハ1を載置し、第1主面1aへのレーザービームの照射により不純物を活性化させるレーザーアニール工程とを備えている。レーザーアニール工程時に、複数の溝12に沿って冷媒ガスが循環している。 The semiconductor device manufacturing method according to the embodiment and its variations 1 to 3 also includes an implantation step of implanting impurities into the first main surface 1a of the semiconductor wafer 1, and a laser annealing step of placing the semiconductor wafer 1 on the wafer mounting surface 11 of the chuck stage 10 and activating the impurities by irradiating the first main surface 1a with a laser beam. During the laser annealing step, a refrigerant gas circulates along the multiple grooves 12.

したがって、半導体ウエハ1を十分かつ効率的に冷却することができるため、半導体ウエハ1の保護膜2が溶解することを抑制できる。これにより。半導体ウエハ1の排出工程時に、半導体ウエハ1がチャックステージ10に貼りつくことを抑制できることから、半導体ウエハ1にクラックおよび割れが発生することを抑制できる。その結果、半導体ウエハ1の歩留りが向上し、半導体装置の歩留りも向上する。 As a result, the semiconductor wafer 1 can be cooled sufficiently and efficiently, preventing the protective film 2 on the semiconductor wafer 1 from dissolving. This prevents the semiconductor wafer 1 from sticking to the chuck stage 10 during the semiconductor wafer 1 ejection process, thereby preventing cracks and breakage from occurring in the semiconductor wafer 1. As a result, the yield of semiconductor wafers 1 is improved, and the yield of semiconductor devices is also improved.

また、複数の溝12は、ウエハ搭載面11の中心を囲む、径の異なるリング状を含むため、複数の溝12を半導体ウエハ1の形状に合わせてリング状に冷媒ガスを循環させることができる。これにより、半導体ウエハ1をさらに効率的に冷却することができる。さらに、溝12がリング状に形成されていることで、冷媒ガスを送風する際の風速をさらに効率的に向上させることができる。 In addition, the multiple grooves 12 include ring-shaped grooves of different diameters that surround the center of the wafer mounting surface 11, allowing the refrigerant gas to circulate in a ring-shaped manner through the multiple grooves 12 to match the shape of the semiconductor wafer 1. This allows the semiconductor wafer 1 to be cooled even more efficiently. Furthermore, because the grooves 12 are formed in a ring shape, the wind speed when blowing the refrigerant gas can be increased even more efficiently.

また、半導体製造装置は、各溝12において送風口16と排出口17との間に設けられ、半導体ウエハ1の温度を検出する温度センサ20をさらに備え、クーリング温調機50は、温度センサ20の検出結果に基づいて、半導体ウエハ1が設定された温度になるように冷媒ガスの流量を制御する。したがって、半導体ウエハ1の温度に合わせて冷媒ガスを最適な流量に制御することができるため、半導体ウエハ1の冷却効果を一層高めることができる。 The semiconductor manufacturing equipment also includes a temperature sensor 20 located between the air outlet 16 and the exhaust outlet 17 in each groove 12 to detect the temperature of the semiconductor wafer 1. The cooling temperature regulator 50 controls the flow rate of the refrigerant gas based on the detection results of the temperature sensor 20 so that the semiconductor wafer 1 reaches a set temperature. Therefore, the refrigerant gas can be controlled to an optimal flow rate in accordance with the temperature of the semiconductor wafer 1, further enhancing the cooling effect of the semiconductor wafer 1.

また、ウエハ搭載面11には、DLC膜がコーティングされているため、ウエハ搭載面11の摩擦抵抗が低下する。したがって、ウエハ搭載面11に接触する半導体ウエハ1の保護膜2が熱溶解した場合でも、半導体ウエハ1の排出工程時に、半導体ウエハ1がチャックステージ10のウエハ搭載面11に貼りつくことを抑制できる。 In addition, because the wafer mounting surface 11 is coated with a DLC film, the frictional resistance of the wafer mounting surface 11 is reduced. Therefore, even if the protective film 2 of the semiconductor wafer 1 in contact with the wafer mounting surface 11 is thermally melted, the semiconductor wafer 1 can be prevented from sticking to the wafer mounting surface 11 of the chuck stage 10 during the semiconductor wafer 1 ejection process.

また、チャックステージ10は、半導体ウエハ1の第1主面1a側から視て円形状に形成され、チャックステージ10の外側面には放熱フィン21が設けられている。したがって、チャックステージ10による半導体ウエハ1の冷却効果に、放熱フィン21による冷却効果を加えることで、半導体ウエハ1の冷却効果を一層高めることができる。 The chuck stage 10 is formed in a circular shape when viewed from the first main surface 1a of the semiconductor wafer 1, and heat dissipation fins 21 are provided on the outer surface of the chuck stage 10. Therefore, by adding the cooling effect of the heat dissipation fins 21 to the cooling effect of the semiconductor wafer 1 provided by the chuck stage 10, the cooling effect of the semiconductor wafer 1 can be further enhanced.

また、冷媒ガスは不活性ガスであるため、オゾン層破壊係数および地球温暖化係数は共にゼロであり、製品の環境保全性および環境負荷低減が実現できる。 In addition, because the refrigerant gas is an inert gas, its ozone depletion potential and global warming potential are both zero, making the product environmentally friendly and reducing its environmental impact.

なお、実施の形態を適宜、変形することが可能である。 The embodiment can be modified as appropriate.

以下、本開示の諸態様を付記としてまとめて記載する。 The various aspects of this disclosure are summarized below as appendices.

(付記1)
第1主面と前記第1主面に対向する第2主面とを有し前記第2主面に保護膜が形成された半導体ウエハを載置するウエハ搭載面を備え、前記ウエハ搭載面に複数の溝が設けられたチャックステージと、
前記チャックステージと接続され、かつ、各前記溝に設けられた送風口から前記半導体ウエハへ冷媒ガスを送風し、各前記溝に沿って循環した前記冷媒ガスを各前記溝に設けられた排出口から吸引し各前記溝から排出するように、前記冷媒ガスの流量を制御する制御部と、を備え、
各前記溝には、前記第2主面から前記第1主面へ向かう方向に対して斜めに傾く方向である第1方向に前記冷媒ガスを送風する前記送風口と、前記第2主面から前記第1主面へ向かう方向に対して斜めに傾く方向でありかつ前記第1方向と交差する方向である第2方向から前記冷媒ガスを吸引し各前記溝から排出する前記排出口とが複数組設けられる、半導体製造装置。
(Appendix 1)
a chuck stage including a wafer mounting surface on which a semiconductor wafer is mounted, the semiconductor wafer having a first main surface and a second main surface opposite to the first main surface and a protective film formed on the second main surface, the wafer mounting surface having a plurality of grooves;
a control unit connected to the chuck stage and configured to control the flow rate of the refrigerant gas so that the refrigerant gas is blown onto the semiconductor wafer from an air outlet provided in each of the grooves, and the refrigerant gas circulated along each of the grooves is sucked in through an outlet provided in each of the grooves and discharged from each of the grooves;
each groove is provided with a plurality of sets of blower ports that blow the refrigerant gas in a first direction that is obliquely inclined with respect to the direction from the second main surface to the first main surface, and exhaust ports that suck the refrigerant gas from each groove in a second direction that is obliquely inclined with respect to the direction from the second main surface to the first main surface and intersects with the first direction.

(付記2)
複数の前記溝は、前記ウエハ搭載面の中心を囲む、径の異なるリング状を含む、付記1に記載の半導体製造装置。
(Appendix 2)
2. The semiconductor manufacturing apparatus according to claim 1, wherein the plurality of grooves include ring-shaped grooves of different diameters that surround the center of the wafer mounting surface.

(付記3)
各前記溝において前記送風口と前記排出口との間に設けられ、前記半導体ウエハの温度を検出する温度センサをさらに備え、
前記制御部は、前記温度センサの検出結果に基づいて、前記半導体ウエハが設定された温度になるように前記冷媒ガスの流量を制御する、付記1または付記2に記載の半導体製造装置。
(Appendix 3)
a temperature sensor provided in each of the grooves between the air outlet and the exhaust port for detecting a temperature of the semiconductor wafer;
3. The semiconductor manufacturing apparatus according to claim 1, wherein the control unit controls the flow rate of the refrigerant gas based on the detection result of the temperature sensor so that the semiconductor wafer reaches a set temperature.

(付記4)
前記ウエハ搭載面には、DLC膜がコーティングされる、付記1から付記3のいずれか1項に記載の半導体製造装置。
(Appendix 4)
4. The semiconductor manufacturing apparatus according to claim 1, wherein the wafer mounting surface is coated with a DLC film.

(付記5)
前記チャックステージは、前記半導体ウエハの前記第1主面側から視て円形状に形成され、
前記チャックステージの外側面には放熱フィンが設けられる、付記1から付記4のいずれか1項に記載の半導体製造装置。
(Appendix 5)
the chuck stage is formed in a circular shape when viewed from the first main surface side of the semiconductor wafer,
5. The semiconductor manufacturing apparatus according to claim 1, wherein a heat dissipation fin is provided on an outer surface of the chuck stage.

(付記6)
前記冷媒ガスは不活性ガスである、付記1から付記5のいずれか1項に記載の半導体製造装置。
(Appendix 6)
6. The semiconductor manufacturing apparatus according to claim 1, wherein the refrigerant gas is an inert gas.

(付記7)
付記1から付記6のいずれか1項に記載の半導体製造装置を用いた半導体の製造方法であって、
前記半導体ウエハの前記第1主面に不純物を注入する注入工程と、
前記チャックステージの前記ウエハ搭載面に前記半導体ウエハを載置し、前記第1主面へのレーザービームの照射により前記不純物を活性化させるレーザーアニール工程と、を備え、
前記レーザーアニール工程時に、複数の前記溝に沿って前記冷媒ガスが循環する、半導体装置の製造方法。
(Appendix 7)
A semiconductor manufacturing method using the semiconductor manufacturing apparatus according to any one of Supplementary Note 1 to Supplementary Note 6,
an implantation step of implanting impurities into the first main surface of the semiconductor wafer;
a laser annealing step of placing the semiconductor wafer on the wafer mounting surface of the chuck stage and activating the impurities by irradiating the first main surface with a laser beam,
The method for manufacturing a semiconductor device, wherein the refrigerant gas circulates along the plurality of grooves during the laser annealing step.

1 半導体ウエハ、1a 第1主面、1b 第2主面、2 保護膜、10 チャックステージ、11 ウエハ搭載面、12 溝、16 送風口、17 排出口、20 温度センサ、21 放熱フィン、50 クーリング温調機。 1 semiconductor wafer, 1a first main surface, 1b second main surface, 2 protective film, 10 chuck stage, 11 wafer mounting surface, 12 groove, 16 air outlet, 17 exhaust outlet, 20 temperature sensor, 21 heat dissipation fin, 50 cooling temperature controller.

Claims (7)

第1主面と前記第1主面に対向する第2主面とを有し前記第2主面に保護膜が形成された半導体ウエハを載置するウエハ搭載面を備え、前記ウエハ搭載面に複数の溝が設けられたチャックステージと、
前記チャックステージと接続され、かつ、各前記溝に設けられた送風口から前記半導体ウエハへ冷媒ガスを送風し、各前記溝に沿って循環した前記冷媒ガスを各前記溝に設けられた排出口から吸引し各前記溝から排出するように、前記冷媒ガスの流量を制御する制御部と、を備え、
各前記溝には、前記第2主面から前記第1主面へ向かう方向に対して斜めに傾く方向である第1方向に前記冷媒ガスを送風する前記送風口と、前記第2主面から前記第1主面へ向かう方向に対して斜めに傾く方向でありかつ前記第1方向と交差する方向である第2方向から前記冷媒ガスを吸引し各前記溝から排出する前記排出口とが複数組設けられる、半導体製造装置。
a chuck stage including a wafer mounting surface on which a semiconductor wafer is mounted, the semiconductor wafer having a first main surface and a second main surface opposite to the first main surface and a protective film formed on the second main surface, the wafer mounting surface having a plurality of grooves;
a control unit connected to the chuck stage and configured to control the flow rate of the refrigerant gas so that the refrigerant gas is blown onto the semiconductor wafer from an air outlet provided in each of the grooves, and the refrigerant gas circulated along each of the grooves is sucked in through an outlet provided in each of the grooves and discharged from each of the grooves;
each groove is provided with a plurality of sets of blower ports that blow the refrigerant gas in a first direction that is obliquely inclined with respect to the direction from the second main surface to the first main surface, and exhaust ports that suck the refrigerant gas from each groove in a second direction that is obliquely inclined with respect to the direction from the second main surface to the first main surface and intersects with the first direction.
複数の前記溝は、前記ウエハ搭載面の中心を囲む、径の異なるリング状を含む、請求項1に記載の半導体製造装置。 The semiconductor manufacturing apparatus of claim 1, wherein the plurality of grooves include rings of different diameters surrounding the center of the wafer mounting surface. 各前記溝において前記送風口と前記排出口との間に設けられ、前記半導体ウエハの温度を検出する温度センサをさらに備え、
前記制御部は、前記温度センサの検出結果に基づいて、前記半導体ウエハが設定された温度になるように前記冷媒ガスの流量を制御する、請求項1に記載の半導体製造装置。
a temperature sensor provided in each of the grooves between the air outlet and the exhaust port for detecting a temperature of the semiconductor wafer;
2. The semiconductor manufacturing apparatus according to claim 1, wherein the control unit controls the flow rate of the refrigerant gas based on the detection result of the temperature sensor so that the semiconductor wafer reaches a set temperature.
前記ウエハ搭載面には、DLC膜がコーティングされる、請求項1に記載の半導体製造装置。 The semiconductor manufacturing apparatus of claim 1, wherein the wafer mounting surface is coated with a DLC film. 前記チャックステージは、前記半導体ウエハの前記第1主面側から視て円形状に形成され、
前記チャックステージの外側面には放熱フィンが設けられる、請求項1に記載の半導体製造装置。
the chuck stage is formed in a circular shape when viewed from the first main surface side of the semiconductor wafer,
2. The semiconductor manufacturing apparatus according to claim 1, wherein the chuck stage is provided with heat dissipation fins on an outer surface thereof.
前記冷媒ガスは不活性ガスである、請求項1から請求項5のいずれか1項に記載の半導体製造装置。 The semiconductor manufacturing apparatus according to any one of claims 1 to 5, wherein the refrigerant gas is an inert gas. 請求項1に記載の半導体製造装置を用いた半導体の製造方法であって、
前記半導体ウエハの前記第1主面に不純物を注入する注入工程と、
前記チャックステージの前記ウエハ搭載面に前記半導体ウエハを載置し、前記第1主面へのレーザービームの照射により前記不純物を活性化させるレーザーアニール工程と、を備え、
前記レーザーアニール工程時に、複数の前記溝に沿って前記冷媒ガスが循環する、半導体装置の製造方法。
A semiconductor manufacturing method using the semiconductor manufacturing apparatus according to claim 1,
an implantation step of implanting impurities into the first main surface of the semiconductor wafer;
a laser annealing step of placing the semiconductor wafer on the wafer mounting surface of the chuck stage and activating the impurities by irradiating the first main surface with a laser beam,
The method for manufacturing a semiconductor device, wherein the refrigerant gas circulates along the plurality of grooves during the laser annealing step.
JP2022176397A 2022-11-02 2022-11-02 Semiconductor manufacturing apparatus and semiconductor device manufacturing method Active JP7734644B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022176397A JP7734644B2 (en) 2022-11-02 2022-11-02 Semiconductor manufacturing apparatus and semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022176397A JP7734644B2 (en) 2022-11-02 2022-11-02 Semiconductor manufacturing apparatus and semiconductor device manufacturing method

Publications (2)

Publication Number Publication Date
JP2024066742A JP2024066742A (en) 2024-05-16
JP7734644B2 true JP7734644B2 (en) 2025-09-05

Family

ID=91067718

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022176397A Active JP7734644B2 (en) 2022-11-02 2022-11-02 Semiconductor manufacturing apparatus and semiconductor device manufacturing method

Country Status (1)

Country Link
JP (1) JP7734644B2 (en)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011086677A (en) 2009-10-13 2011-04-28 Tokyo Electron Ltd Apparatus and method for cooling substrate, and storage medium
JP2011530833A (en) 2008-08-12 2011-12-22 アプライド マテリアルズ インコーポレイテッド Electrostatic chuck assembly
WO2013136411A1 (en) 2012-03-12 2013-09-19 三菱電機株式会社 Vacuum suction stage, semiconductor wafer dicing method, and semiconductor wafer annealing method
JP2016009695A (en) 2014-06-23 2016-01-18 三菱電機株式会社 Semiconductor device manufacturing method and laser annealing apparatus
JP2016092301A (en) 2014-11-07 2016-05-23 京セラ株式会社 Electrostatic chuck
JP2017183700A (en) 2016-03-28 2017-10-05 株式会社日立ハイテクノロジーズ Plasma processing apparatus and plasma processing method
JP2020068350A (en) 2018-10-26 2020-04-30 日本特殊陶業株式会社 Holding device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2820880B2 (en) * 1994-01-21 1998-11-05 日本碍子株式会社 Holding device with cooling function

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011530833A (en) 2008-08-12 2011-12-22 アプライド マテリアルズ インコーポレイテッド Electrostatic chuck assembly
JP2011086677A (en) 2009-10-13 2011-04-28 Tokyo Electron Ltd Apparatus and method for cooling substrate, and storage medium
WO2013136411A1 (en) 2012-03-12 2013-09-19 三菱電機株式会社 Vacuum suction stage, semiconductor wafer dicing method, and semiconductor wafer annealing method
JP2016009695A (en) 2014-06-23 2016-01-18 三菱電機株式会社 Semiconductor device manufacturing method and laser annealing apparatus
JP2016092301A (en) 2014-11-07 2016-05-23 京セラ株式会社 Electrostatic chuck
JP2017183700A (en) 2016-03-28 2017-10-05 株式会社日立ハイテクノロジーズ Plasma processing apparatus and plasma processing method
JP2020068350A (en) 2018-10-26 2020-04-30 日本特殊陶業株式会社 Holding device

Also Published As

Publication number Publication date
JP2024066742A (en) 2024-05-16

Similar Documents

Publication Publication Date Title
US11569100B2 (en) Substrate heating unit and substrate processing apparatus having the same
KR960012876B1 (en) Heat treating apparatus with cooling fluid nozzles
TWI526566B (en) A substrate processing apparatus, a top and a semiconductor device manufacturing method
JP6811619B2 (en) Substrate processing method and substrate processing equipment
JP2012169367A (en) Heat treatment apparatus and heat treatment method
CN1854908A (en) Heating device, coating and developing device, and heating method
TW201923926A (en) Cooling unit, heat insulating structure, and substrate processing apparatus
US20140335696A1 (en) Plasma processing apparatus and plasma processing method
JP5421610B2 (en) Substrate processing equipment
CN102315102A (en) Substrate processing unit (plant) and firing equipment
JP7734644B2 (en) Semiconductor manufacturing apparatus and semiconductor device manufacturing method
KR102615845B1 (en) Support unit and apparatus for treating substrate
KR20230119620A (en) Support unit, substrate processing apparatus including same
KR102058034B1 (en) Lift pin unit and Unit for supporting substrate
JP4111625B2 (en) Substrate cooling stand for vacuum processing equipment
US20140332497A1 (en) Plasma processing apparatus and plasma processing method
KR102276005B1 (en) Method and apparatus for treating substrate
JP2024169093A (en) HEAT TREATMENT APPARATUS AND METHOD FOR MANUFACTURING SEMICONDUCTOR SUBSTRATE
KR102331260B1 (en) Method and apparatus for treating substrate
JPH06318553A (en) Heat treatment equipment
JP4070832B2 (en) Semiconductor manufacturing equipment
US20190055666A1 (en) Silicon single crystal ingot cooling tube and silicon single crystal ingot growth apparatus having the same
KR20060006414A (en) Temperature control device of semiconductor process chamber
US20240149289A1 (en) Substrate processing apparatus
KR102882899B1 (en) Substrate supporting unit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20241107

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20250724

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20250729

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250826

R150 Certificate of patent or registration of utility model

Ref document number: 7734644

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150