Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7739964B2 - 電子構造体及び電子回路の製造方法 - Google Patents
[go: Go Back, main page]

JP7739964B2 - 電子構造体及び電子回路の製造方法 - Google Patents

電子構造体及び電子回路の製造方法

Info

Publication number
JP7739964B2
JP7739964B2 JP2021187393A JP2021187393A JP7739964B2 JP 7739964 B2 JP7739964 B2 JP 7739964B2 JP 2021187393 A JP2021187393 A JP 2021187393A JP 2021187393 A JP2021187393 A JP 2021187393A JP 7739964 B2 JP7739964 B2 JP 7739964B2
Authority
JP
Japan
Prior art keywords
support layer
functional unit
composite film
electronic structure
functional
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021187393A
Other languages
English (en)
Other versions
JP2023074428A (ja
Inventor
裕典 古田
元一郎 松尾
皓宏 飯野
貴人 鈴木
兼一 谷川
佑亮 中井
伸哉 十文字
悠貴 篠▲原▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2021187393A priority Critical patent/JP7739964B2/ja
Priority to CN202211372810.0A priority patent/CN116137308A/zh
Priority to US17/979,984 priority patent/US20230157055A1/en
Priority to EP22205972.7A priority patent/EP4184598A1/en
Publication of JP2023074428A publication Critical patent/JP2023074428A/ja
Application granted granted Critical
Publication of JP7739964B2 publication Critical patent/JP7739964B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01Manufacture or treatment
    • H10H20/036Manufacture or treatment of packages
    • H10H20/0364Manufacture or treatment of packages of interconnections
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/85Packages
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01Manufacture or treatment
    • H10H20/011Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/018Bonding of wafers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01Manufacture or treatment
    • H10H20/011Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/019Removal of at least a part of a substrate on which semiconductor layers have been formed
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01Manufacture or treatment
    • H10H20/036Manufacture or treatment of packages
    • H10H20/0362Manufacture or treatment of packages of encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/84Coatings, e.g. passivation layers or antireflective coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/85Packages
    • H10H20/852Encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/85Packages
    • H10H20/852Encapsulations
    • H10H20/854Encapsulations characterised by their material, e.g. epoxy or silicone resins
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/85Packages
    • H10H20/857Interconnections, e.g. lead-frames, bond wires or solder balls
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/87Passivation; Containers; Encapsulations
    • H10K59/873Encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01Manufacture or treatment
    • H10H20/034Manufacture or treatment of coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01Manufacture or treatment
    • H10H20/036Manufacture or treatment of packages
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/83Electrodes
    • H10H20/831Electrodes characterised by their shape
    • H10H20/8314Electrodes characterised by their shape extending at least partially onto an outer side surface of the bodies

Landscapes

  • Engineering & Computer Science (AREA)
  • Led Device Packages (AREA)
  • Electroluminescent Light Sources (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Laminated Bodies (AREA)
  • Manufacturing & Machinery (AREA)

Description

本発明は電子構造体及び電子回路の製造方法に関し、複数の電子素子を有するフィルムを製造して配線基板に貼り付ける場合に適用して好適なものである。
一般に、電子回路は、種々の機能を有する電子素子(デバイスとも呼ばれる)を配線基板上に実装することにより製造される。近年では、複数種類の互いに異なる電子素子を1枚のフィルムとして構成し、当該フィルムを配線基板上に貼り付けることにより、実装工程の簡略化を図る、という手法が開発されている。
一例として、ディスプレイ装置に組み込まれるマイクロLED(Light Emitting Diode)方式の表示パネルでは、例えば赤、緑及び青の3色の発光素子(LED)により1つの画素を構成し、回路基板上に多数の発光素子を格子状に配置した構成となる。このマイクロLED方式の表示パネルは、例えば1個の画素に相当する赤、緑及び青の発光素子を1枚の薄膜状の複合フィルムとして構成し、当該複合フィルムを配線基板上に格子状に貼り付けて製造することが可能である。
このような複合フィルムを製造する手法として、基板上に犠牲層を形成し、この犠牲層の上に電子素子を含む複合フィルムを形成した後、当該犠牲層の一部を除去するものが提案されている(例えば、特許文献1参照)。
2017-108160号公報(図1~図9等)
しかし、かかる手法では、エッチングの際に基板上に複合フィルムをとどめておくために、複合フィルムの下面に突出したアンカーが形成される。このため、この手法では、基板から複合フィルムを剥離させた後に、当該複合フィルムの実装面を平坦化するための処理が必要となり、生産性が悪い、という問題があった。
本発明は以上の点を考慮してなされたもので、複合フィルムの生産性を高め得る電子構造体及び電子回路の製造方法を提案しようとするものである。
かかる課題を解決するため本発明の電子構造体においては、第1の面を有する基板と、電子機能を有する機能部と該機能部を保護する保護部材とを有し、第1の面側に第2の面が形成された機能ユニットと、第1の面と接触する位置に設けられ、機能ユニットの第2の面と接触する第3の面を有し、該第3の面の面積が第2の面の面積よりも小さい支持層とを有し、機能ユニットの保護部材のうち少なくとも第2の面を形成する部分は、有機材料を主要成分とし、支持層のうち少なくとも第3の面を形成する部分は、無機材料を主要成分とし、基板のうち少なくとも第1の面を形成する部分は、無機材料を主要成分とするようにした。
また本発明の電子構造体においては、第1の面を有する基板と、電子機能を有する機能素子と該機能素子を保護する保護部材とを有し、第1の面側に第2の面が形成された機能ユニットと、第1の面と接触する位置に設けられ、機能ユニットの第2の面と接触する第3の面を有し、該第3の面の面積が第2の面の面積よりも小さい支持層と、保護部材の一部であり第2の面の一部を形成するベース膜とを有し、機能ユニットの保護部材のうち少なくとも第2の面を形成する部分、及び支持層のうち少なくとも第3の面を形成する部分は、何れか一方が有機材料を主要成分とし、他方が無機材料を主要成分とし、機能素子は、ベース膜における第2の面と反対側の面上に設けられているようにした。
さらに本発明の電子回路の製造方法においては、第3の面を有する支持層を、第1の面を有する基板の当該第1の面上形成する第のステップと、電子機能を有する機能部と該機能部を保護する保護部材とを有し、第3の面側に第2の面が形成された機能ユニットを、支持層上に形成する第のステップと、支持層の一部を除去し、当該支持層のうち残った部分において機能ユニットと接触する第3の面の面積を、第2の面の面積よりも小さくする第のステップと、機能ユニットに対し基板から遠ざかる方向へ力を加え、当該機能ユニットの第2の面を支持層の第3の面から剥離させる第4のステップとを有し、機能ユニットの保護部材のうち少なくとも第2の面を形成する部分、及び支持層のうち少なくとも第3の面を形成する部分は、何れか一方が有機材料を主要成分とし、他方が無機材料を主要成分とするようにした。
さらに本発明の電子回路の製造方法においては、第1の面を有する基板上に形成された支持層及び機能ユニットを有する電子構造体において、機能ユニットに対し基板から遠ざかる方向へ力を加えて当該機能ユニットを支持層から剥離するステップを有し、機能ユニットは、電子機能を有する機能部と該機能部を保護する保護部材とを有し、第1の面側に第2の面が形成され、支持層は、第1の面と接触する位置に設けられ、機能ユニットの第2の面と接触する第3の面を有し、該第3の面の面積が第2の面の面積よりも小さく、機能ユニットの保護部材のうち少なくとも第2の面を形成する部分、及び支持層のうち少なくとも第3の面を形成する部分は、何れか一方が有機材料を主要成分とし、他方が無機材料を主要成分とするようにした。
本発明は、機能ユニットにおいて有機材料を主成分とする第2面と支持層において無機材料を主成分とする第3面との接触箇所において、互いの構成材料の性質が異なり、且つ第3の面が第2の面よりも小さい面積であるため、両者の間に作用する吸着力を比較的小さく抑えることができる。これにより本発明は、電子構造体の搬送時や保管時には、支持層から機能ユニットを不用意に分離させることを回避でき、機能ユニットを回路基板等に実装する場合には、該機能ユニットを支持層から容易に剥離させることができる。
本発明によれば、複合フィルムの生産性を高め得る電子構造体及び電子回路の製造方法を実現できる。
第1の実施の形態による電子構造体の構成を示す略線的平面図及び略線的断面図である。 第1の実施の形態による製造剥離実装処理手順を示すフローチャートである。 第1の実施の形態による電子構造体の製造を示す略線的断面である。 第1の実施の形態による電子構造体の製造並びに複合フィルムの剥離及び実装を示す略線的断面である。 第2の実施の形態による電子構造体の構成を示す略線的平面図及び略線的断面図である。 第2の実施の形態による製造剥離実装処理手順を示すフローチャートである。 第2の実施の形態による電子構造体の製造を示す略線的断面である。 第2の実施の形態による電子構造体の製造並びに複合フィルムの剥離及び実装を示す略線的断面である。 第3の実施の形態による電子構造体の構成を示す略線的平面図及び略線的断面図である。 第3の実施の形態による複合フィルムの実装を示す略線的断面である。 他の実施の形態による電子構造体の構成を示す略線的断面図である。
以下、発明を実施するための形態(以下実施の形態とする)について、図面を用いて説明する。
[1.第1の実施の形態]
[1-1.電子構造体及び複合フィルムの構成]
図1(A)は、第1の実施の形態による電子構造体1及び複合フィルム2の構成を示す模式的な平面図である。図1(B)は、図1(A)のA1-A2断面を示す模式的な断面図である。電子構造体1は、形成基板10上に支持層11が設けられ、その上側に複合フィルム2が貼り付けられた構成となっている。
説明の都合上、第1の実施の形態では、図1(A)において左から右へ向かう方向をX方向とし、上から下へ向かう方向をY方向とし、紙面の奥から手前へ向かう方向をZ方向とする。また、便宜上、各部分のZ方向側及びその反対側を、それぞれ表側及び裏側とも呼ぶ。
複合フィルム2は、例えばX方向及びY方向に沿った一辺の長さが、30~50[μm]程度であり、Z方向に沿った辺の長さが、1~15[μm]程度となっている。この複合フィルム2は、赤(R)、緑(G)及び青(B)の3色の発光素子を、X方向に沿って順次並べるように配置し、それぞれに配線部材や接続端子を接続すると共に、1枚のフィルム状のパッケージにまとめた構成となっている。具体的に複合フィルム2は、ベース膜12、発光素子13(13R、13G及び13B)、接続パッド14、絶縁膜15、配線部16及びカバー層17により構成されている。
説明の都合上、以下では、複合フィルム2を機能ユニットとも呼び、発光素子13を機能素子とも呼び、接続パッド14を導電部材とも呼ぶ。また発光素子13、配線部16及び接続パッド14は、「電流の供給に応じて発光する」といった電子機能を有しているため、以下ではこれらをまとめて機能部とも呼ぶ。さらに複合フィルム2では、各色の発光素子13に関する各部分が、互いに同様に構成されている。このため以下では、赤色の発光素子13Rに関する部分を中心に説明し、緑色の発光素子13G、及び青色の発光素子13Bに関する一部の説明を省略する。
図1(B)に示したように、複合フィルム2は、形成基板10及び支持層11のZ方向側(すなわち表側)に重ねられており、全体として電子構造体1を構成している。形成基板10は、無機材料により構成された板状の部材であり、十分な強度を有している。具体的に、形成基板10としては、例えばケイ素(Si)により構成されたシリコン基板、ガラス基板、或いはサファイア基板等、種々の無機材料により構成された板状の部材を使用することができる。形成基板10の表面である形成基板表面10Aは、極めて平坦に形成されており、その表面粗さ(ラフネス)が10[nm]以下となっている。以下、形成基板表面10Aを第1の面とも呼ぶ。
支持層11は、例えば酸化ケイ素(SiO)、窒化ケイ素(SiN)のような無機材料により薄膜状に形成されている。この支持層11は、その表面である支持層表面11Aが、形成基板10の表面と同様に極めて平坦に形成されており、その表面粗さが10[nm]以下となっている。
複合フィルム2は、その裏面である複合フィルム裏面2Bを、この支持層表面11Aと比較的広い面によって接触させた状態となっている。このため、複合フィルム裏面2Bは、支持層表面11Aと接触した状態で形成されるために、該支持層表面11Aと同様に極めて平滑であり、その表面粗さが10[nm]以下となっている。以下では、複合フィルム裏面2Bを第2の面とも呼び、また支持層表面11Aを第3の面とも呼ぶ。
また、形成基板10及び支持層11は、何れも複合フィルム2の製造段階で使用されるものであり、該支持層11から該複合フィルム2を引き剥がすことにより、該該複合フィルム2が完成する。完成した複合フィルム2は、後述する配線基板上に実装される。
すなわち電子構造体1は、複合フィルム2が支持層11及び形成基板10に貼り付いたまま、完成目前の状態となっている。この電子構造体1は、このような構成とすることにより、複合フィルム裏面2Bを保護しながら、運搬や保管等において、該複合フィルム2を該形成基板10と一体として容易に取り扱わせることができる。
ベース膜12は、例えばポリイミド樹脂、アクリル樹脂、又はエポキシ樹脂のような有機材料により構成されており、絶縁性を有している。このベース膜12は、全体として扁平な直方体状若しくは薄い平板状に形成されており、X方向に沿った辺及びY方向に沿った辺と比較して、Z方向に沿った辺の長さが格段に短くなっている。以下では、ベース膜12における裏側の面をベース膜裏面12Bと呼ぶ。ベース膜裏面12Bは、極めて平坦に形成されており、その表面粗さ(ラフネス)が10[nm]以下となっている。
またベース膜12は、X方向及びY方向に関し、支持層11よりもそれぞれ大きくなっており、該支持層11に対し、X方向及び-X方向、並びにY方向及び-Y方向に、それぞれはみ出している。これを換言すれば、支持層11は、X方向及びY方向に関して、ベース膜12よりもひとまわり小さく形成されている。具体的に、XY平面上において、支持層11の外形は、ベース膜12の外形と比較して、約5[μm]ずつ内側に位置している。これに伴い、電子構造体1には、XY平面上において支持層11の外側且つベース膜12の内側となり、Z方向に関して形成基板10及びベース膜12の間となる箇所に、支持隙間SGが形成されている。
さらにベース膜12における全体のY方向寄り(図1(A)における下寄り)となる箇所には、X方向に沿って互いに離れた3箇所に、Z方向に貫通する正方形状の接続孔12Hがそれぞれ穿設されている。またベース膜12における全体の-Y方向寄り(図1(A)における上寄り)となる箇所には、やはりX方向に沿って互いに離れた3箇所に、Z方向に貫通する正方形状の接続孔12Hがそれぞれ穿設されている。
赤色の発光素子13Rは、例えばガリウム砒素(GaAs)系の材料でなる電子素子であり、赤色の発光ダイオードを構成する機能素子である。この赤色の発光素子13Rは、ベース膜12の表面における、-X方向側であって、Y方向に関する中央近傍に設けられている。因みに、発光素子13RにおけるZ方向側の面は、-Y方向側の部分がアノード端子となっており、Y方向側の部分がカソード端子となっている。
緑色の発光素子13Gは、例えば窒化ガリウム(GaN)系の材料でなる電子素子であり、緑色の発光ダイオードを構成する機能素子である。発光素子13Gは、発光素子13Rと同様の形状に構成されており、ベース膜12の表面において、該発光素子13RのX方向側にやや離れた箇所に配置されている。
青色の発光素子13Bは、例えば窒化ガリウム(GaN)系の材料でなる電子素子であり、青色の発光ダイオードを構成する機能素子である。発光素子13Bは、発光素子13Rと同様の形状に構成されており、ベース膜12の表面において、発光素子13GのX方向側にやや離れた箇所に配置されている。このように、複合フィルム2には、互いに異なる2種類以上の機能素子が設けられている。
各接続パッド14は、例えば金(Au)や白金(Pt)等の導電性を有する金属材料による薄膜、すなわち金属膜である。この接続パッド14は、ベース膜12における接続孔12Hの内部を充填すると共に、その外周近傍において該ベース膜12の表面側に乗り上げるように設けられている。すなわち各接続パッド14は、発光素子13RのY方向側及び-Y方向側に、それぞれ1個ずつ配置されている。この接続パッド14は、-Z方向側の面である接続パッド裏面14Bが、ベース膜裏面12Bと同様に極めて平坦に形成されており、その表面粗さ(ラフネス)が10[nm]以下となっている。以下、接続パッド裏面14Bを第4の面とも呼ぶ。
複合フィルム2では、ベース膜裏面12B及び接続パッド裏面14Bがほぼ連続した平面を形成しており、この平面が複合フィルム裏面2Bとなっている。複合フィルム裏面2Bでは、ベース膜裏面12B及び接続パッド裏面14BのZ方向に関する距離、すなわち「段差の高さ」が、極めて小さくなっている。具体的に、複合フィルム裏面2Bにおける当該段差の高さは、複合フィルム2の外形におけるXY平面上の最短辺、すなわちX方向に沿った辺の長さ又はY方向に沿った辺の長さのうち短い方と比較して、1/1000以下となっている。
絶縁膜15は、例えば酸化ケイ素(SiO)等のような、絶縁性を有する材料により構成されている。この絶縁膜15は、発光素子13Rに対して2個、具体的には該発光素子13RのY方向側及び-Y方向側に1個ずつ設けられており、主に発光素子13Rの-Y方向側及びY方向側の側面及びその近傍をそれぞれ覆っている。
配線部16は、例えば金(Au)、アルミニウム(Al)、銅(Cu)、チタン(Ti)又は白金(Pt)等の導電性を有する金属材料により構成されている。この配線部16は、発光素子13Rの-Y方向側及びY方向側にそれぞれ設けられており、該発光素子13Rと各接続パッド14とを電気的に接続している。
カバー層17は、ベース膜12と同様に、ポリイミド樹脂等の有機材料により構成されており、ベース膜12、発光素子13、接続パッド14、絶縁膜15及び配線部16の上側部分を覆うように設けられている。カバー層17の表面、すなわち複合フィルム2の表面(以下、これを複合フィルム表面2Aとも呼ぶ)は、概ね平坦に形成されている。以下では、ベース膜12及びカバー層17を保護部材とも呼ぶ。
かくして複合フィルム2は、3色分の発光素子13がベース膜12の表面側に並べて設けられると共に、それぞれと電気的に接続された接続パッド14の接続パッド裏面14Bが、ベース膜裏面12Bと実質的に同一の平面を形成している。
ところで電子構造体1では、ベース膜12及びカバー層17が、何れも有機材料により構成されている。このため、ベース膜12及びカバー層17は、分子レベルにおいて、共有結合や水素結合のような、比較的強力な結合を形成する。また電子構造体1では、形成基板10及び支持層11が、何れも無機材料により構成されている。このため、形成基板10及び支持層11は、分子レベルにおいて、共有結合や水素結合のような、比較的強力な結合を形成する。
一方、電子構造体1では、支持層11が無機材料である一方、ベース膜12が有機材料により構成されている。このため、支持層11及びベース膜12は、分子レベルにおいて、ファンデルワールス力のような比較的弱い結合を形成する。また電子構造体1では、XY平面上において、支持層11の外形がベース膜12の外形よりもひとまわり小さく形成されている。このため、支持層11及びベース膜12の接触面積は、該ベース膜12の全面積よりもやや小さくなっている。
すなわち、電子構造体1では、積層された各層同士の間で作用するそれぞれの力のうち、支持層11及びベース膜12の間で作用する力が、最も小さくなっている。このため、電子構造体1では、仮に、形成基板10が固定された状態で、カバー層17に対しZ方向に向かう十分な大きさの力が加えられると、支持層11及びベース膜12の間が分離し、複合フィルム2が形成基板10等及び支持層11から剥離する。
[1-2.電子構造体の製造並びに複合フィルムの剥離及び実装]
次に、図2、図3及び図4を参照しながら、電子構造体1の製造並びに複合フィルム2の剥離及び実装について説明する。図2は、電子構造体1の製造並びに複合フィルム2の剥離及び実装に関わる製造剥離実装処理手順を示すフローチャートである。図3及び図4は、電子構造体1及び複合フィルム2の各工程を段階的に示す模式的な断面図である。またここでは、Z方向側を「上」とも表記し、-Z方向側を「下」とも表記する。
電子構造体1は、所定の製造剥離実装装置80により、一般的な半導体を製造する場合と類似した種々のプロセスに従い、形成基板10上に各層を段階的に重ねるようにして製造される。また、この電子構造体1の一部である複合フィルム2は、引き続き製造剥離実装装置80により、支持層11から剥離された上で、一般的な半導体を製造する場合や実装する場合と類似した種々のプロセスに従い、後述する配線基板90上に実装される。
具体的に製造剥離実装装置80は、製造剥離実装処理手順RT1(図2)を開始すると、最初のステップSP1に移り、図3(A)に示すように、形成基板10の形成基板表面10A上に支持層11を形成して、次のステップSP2に移る。具体的に製造剥離実装装置80は、例えばCVD(Chemical Vapor Deposition、図示せず)等を使用することにより、無機材料による薄膜状の支持層11を形成する。このとき支持層表面11Aは、形成基板表面10Aと同様に、極めて平坦に形成される。
ステップSP2において製造剥離実装装置80は、図3(B)に示すように、ベース膜12を形成し、次のステップSP3に移る。具体的に製造剥離実装装置80は、例えばリソグラフィのような周知のパターニング処理を行うことにより、支持層表面11A上に、有機材料でなる薄膜状のベース膜12を形成すると共に、接続孔12Hを形成する。このとき、ベース膜12のベース膜裏面12Bは、支持層表面11Aと接触(密着)した状態で形成されるため、該支持層表面11Aと同様に、極めて平坦に形成される。
ステップSP3において製造剥離実装装置80は、図3(C)に示すように、ベース膜12上に発光素子13を設け、次のステップSP4に移る。発光素子13は、所定のLED製造装置(図示せず)等により別途製造される。製造剥離実装装置80は、周知の転写技術を利用することにより、この発光素子13をベース膜12上における所定箇所に転写する。
ステップSP4において製造剥離実装装置80は、図3(D)に示すように、ベース膜12における各接続孔12Hの近傍に接続パッド14を形成し、次のステップSP5に移る。具体的に製造剥離実装装置80は、ベース膜12における各接続孔12Hの周囲を囲むような範囲において、例えばリソグラフィ及び蒸着等の手法により、金(Au)や白金(Pt)等の金属材料を薄膜状に堆積させ、該接続パッド14を形成する。このとき、接続パッド14の接続パッド裏面14Bは、ベース膜12のベース膜裏面12Bと同様、支持層表面11Aと接触(密着)した状態で形成されるため、極めて平滑となる。
ステップSP5において製造剥離実装装置80は、図3(E)に示すように、発光素子13の一部分及びベース膜12の一部分に重なるように、絶縁性の材料により絶縁膜15を形成し、次のステップSP6に移る。ステップSP6において製造剥離実装装置80は、図3(F)に示すように、発光素子13の一部分、絶縁膜15の一部分及び接続パッド14の一部分に重なるように、導電性の材料により配線部16を形成し、次のステップSP7に移る。因みに製造剥離実装装置80は、ステップSP5及びSP6において、例えばフォトリソグラフィ及び蒸着等の手法を用いることができる。
ステップSP7において製造剥離実装装置80は、図3(B)に示すように、ベース膜12等の上側を覆うように、有機材料によりカバー層17を形成することにより、複合フィルム2を完成させ、次のステップSP8に移る。このとき、複合フィルム2は、支持層11の支持層表面11Aに貼り付けられた状態となる。
ステップSP8において製造剥離実装装置80は、図4(A)に示すように、支持層11の一部を除去して支持隙間SGを形成し、次のステップSP9に移る。具体的に製造剥離実装装置80は、所定の薬液を用いてエッチング処理を行い、支持層11のうち複合フィルム2における外周部分の近傍やその外側となる部分を除去することにより、支持隙間SGを形成する。
このように、製造剥離実装装置80は、ステップSP1からステップSP8までの工程により、電子構造体1を製造することができる。以下、これらの工程を、製造工程群Q1と呼ぶ。
ステップSP9において製造剥離実装装置80は、図4(B)に示すように、吸着機能を有するスタンプ81を複合フィルム表面2Aに吸着させ、次のステップSP10に移る。ここで、スタンプ81が吸着している電子構造体1は、大きく分けると、Z方向に向かって、形成基板10、支持層11、複合フィルム2及びスタンプ81といった4種類の物体が、順次重なった状態となっている。
このうち、互いに隣接する3箇所における吸着力の大きさは、それぞれ相違している。上述したように、何れも無機材料である形成基板10及び支持層11の間には、比較的大きい吸着力F10が作用している。また、スタンプ81及び複合フィルム表面2Aの間には、該複合フィルム表面2Aのほぼ全範囲において該スタンプ81と接触しているため、比較的大きい吸着力F81が作用している。
一方、無機材料である支持層11と有機材料であるベース膜12との間には、該支持層11の面積が比較的小さいことやファンデルワールス力が作用すること等に起因して、比較的小さい吸着力F11が作用している。すなわち、吸着力F11は、吸着力F10及び吸着力F81の何れよりも小さくなっている。
ステップSP10において製造剥離実装装置80は、形成基板10を所定の固定治具(図示せず)により固定した状態で、スタンプ81をZ方向へ変位させ、次のステップSP11に移る。これにより、スタンプ81が吸着された電子構造体1では、図4(C)に示すように、最も吸着力が小さい箇所、すなわちベース膜12と支持層11とが剥離し、複合フィルム2が該支持層11及び形成基板10から引き離される。
因みに、ベース膜12及び支持層11は、それぞれの分子が十分な強度の構造体を形成している。このため複合フィルム2は、ベース膜12の一部分が分離して支持層11側に残ることや、支持層11の一部分が分離してベース膜12側に貼り付いたままとなることが無く、ベース膜裏面12Bを極めて平坦な状態とすることができる。
このように、製造剥離実装装置80は、ステップSP9及びステップSP10の工程により、電子構造体1のうち複合フィルム2を形成基板10及び支持層11から剥離することができる。以下、これらの工程を、剥離工程群Q2と呼ぶ。
ステップSP11において製造剥離実装装置80は、図4(D)に示すように、スタンプ81を変位させることにより、配線基板90の上側(Z方向側)に複合フィルム2を位置させ、次のステップSP12に移る。
ここで配線基板90は、例えばガラスエポキシを主体とする回路基板として別途製造されたものであり、Z方向側の表面である配線基板表面90A(以下これを配線基板面とも呼ぶ)に、複合フィルム2を実装すべき実装箇所91が設定されている。この実装箇所91には、複合フィルム2の複合フィルム裏面2Bにおける各接続パッド裏面14Bとそれぞれ対応する箇所に、電極92がそれぞれ配置されると共に、図示しない配線材により配線パターンが適宜形成されている。また配線基板90の表面である配線基板表面90Aは、極めて平坦に形成されており、その表面粗さが10[nm]以下となっている。
製造剥離実装装置80は、スタンプ81を適宜移動させることにより、複合フィルム裏面2Bを配線基板表面90Aにおける実装箇所91からZ方向側にやや離れた箇所に位置させ、各接続パッド裏面14Bを各電極92とそれぞれ対向させる。
ステップSP12において製造剥離実装装置80は、図4(E)に示すように、スタンプ81を変位させることにより、配線基板90に複合フィルム2を貼り付け、次のステップSP13に移る。
具体的に製造剥離実装装置80は、まずスタンプ81を-Z方向へ移動させることにより、複合フィルム裏面2Bを配線基板表面90Aの実装箇所91に当接させる。これにより複合フィルム2は、配線基板90との間で分子間力を作用させ、該複合フィルム2を該配線基板90の実装箇所91に貼り付けることができる。
このとき複合フィルム2は、複合フィルム裏面2B及び配線基板表面90Aが何れも極めて平坦であり、該複合フィルム裏面2Bの全範囲において配線基板表面90Aと接触している。このため、複合フィルム2及び配線基板90の間で作用する吸着力F90は、比較的大きくなり、スタンプ81の吸着力F81を上回る。
その後、製造剥離実装装置80は、スタンプ81をZ方向へ移動させる。このときスタンプ81は、吸着力F81が吸着力F90よりも小さいため、複合フィルム2から引き離される。この結果、製造剥離実装装置80は、配線基板90の配線基板表面90Aに複合フィルム2の複合フィルム裏面2Bを貼り付けること、すなわち該複合フィルム2を該配線基板90に実装することができる。
このように、製造剥離実装装置80は、ステップSP11及びステップSP12の工程により、複合フィルム2を配線基板90上に実装することができる。以下、これらの工程を、実装工程群Q3と呼ぶ。
ステップSP13において製造剥離実装装置80は、製造剥離実装処理手順RT1を終了する。説明の都合上、以下では、ステップSP1からステップSP8までの製造工程群Q1、ステップSP9及びステップSP10の剥離工程群Q2、並びにステップSP11及びステップSP12の実装工程群Q3をまとめて、製造剥離実装工程群Q10と呼ぶ。
ところで、製造剥離実装処理手順RT1の製造工程群Q1、剥離工程群Q2及び実装工程群Q3は、1台の製造剥離実装装置80により全て実行する場合、すなわち電子構造体1の製造、並びに複合フィルム2の剥離及び実装を全て行う場合を説明した。
しかし、本実施の形態は、例えば所定の製造装置により製造工程群Q1を実行し、該製造装置とは異なる場所に設置された実装装置により、剥離工程群Q2及び実装工程群Q3を実行することもできる。この場合、製造工程群Q1により電子構造体1が完成した後、該電子構造体1を製造装置から実装装置へ搬送すれば良い。
[1-3.効果等]
以上の構成において、第1の実施の形態による電子構造体1は、下側に積層された形成基板10及び支持層11を無機材料で構成する一方、上側に積層された複合フィルム2のベース膜12及びカバー層17を有機材料で構成した。また電子構造体1は、支持層11の外形をベース膜12の外形よりもひとまわり小さく形成した(図1)。
このため電子構造体1は、複合フィルム裏面2Bと支持層表面11Aとの間に作用する吸着力を、他の箇所の吸着力よりも小さく抑えることができる。これにより電子構造体1は、複合フィルム2に対して形成基板10から離れる方向に力が加えられた場合に、支持層11から該複合フィルム2を容易に分離させ、容易に引き剥がすことができる(図4(B)及び(C))。
特に電子構造体1は、形成基板10、支持層11及び複合フィルム2を順次積層した後に、エッチング処理により支持層11の外周近傍部分を除去し、該複合フィルム2及び該支持層11の間に作用する吸着力を調整するようにした(図1(B))。これにより電子構造体1は、保管時や搬送時において、形成基板10及び支持層11に複合フィルム2が吸着した状態に保ち、複合フィルム裏面2Bが傷付くこと無く平滑性を良好に維持できる。その一方で電子構造体1は、スタンプ81を使用した場合に、形成基板10及び支持層11から複合フィルム2を容易に剥離させることができ、且つ複合フィルム裏面2Bを極めて平滑にすることで、配線基板90に対し良好に貼り付けることができる。
ここで、仮想的な電子構造体において、支持層11の外形を複合フィルム2の外形と同等以上とし、複合フィルム裏面2Bの全範囲で支持層11と吸着作用が生じる場合を想定する。この仮想的な電子構造体では、発光素子13の大きさ等に起因して複合フィルム2の面積が比較的大きい場合に、該複合フィルム2全体に作用する吸着力が過大となり、スタンプ81では支持層11から該複合フィルム2を剥離できない恐れがある。
これに対し、本実施の形態による電子構造体1では、エッチング処理によって支持層11の外周近傍を除去することにより、該支持層11と複合フィルム2との接触面積を削減し、吸着力を意図的に低下させるようにした。このため電子構造体1では、仮に発光素子13や接続パッド14等の面積が大きいため複合フィルム2全体の面積も大きくなってしまう場合であっても、支持層11の面積を適宜削減することにより、吸着力の大きさを適切に調整することができる。
また、電子構造体1は、最終的に必要となる複合フィルム2のベース膜12及びカバー層17を有機材料により構成する一方、最終的に不要となる形成基板10及び支持層11を無機材料により構成した。このため電子構造体1は、エッチング処理を行う工程において適切なエッチング液を使用することにより、有機材料を殆ど損傷させることなく無機材料を除去すること、すなわちエッチングの選択比を確保することができる。
これを別の観点から見ると、電子構造体1は、後の工程において剥離する箇所である支持層11とベース膜12との境界部分において、有機材料と無機材料とを接触させ、両者の吸着力を比較的小さいものとした。このため電子構造体1では、剥離工程群Q2(図2及び図4)において、形成基板10に対し複合フィルム表面2Aを引き離すよう変位させるだけで、支持層11とベース膜12とを良好に分離でき、複合フィルム裏面2Bを極めて平坦にすることができる。
さらに、電子構造体1は、その製造工程において、形成基板10の表面を極めて平滑に形成し、これに重ねて支持層11の支持層表面11Aも極めて平滑に形成しているため、これに積層されるベース膜12のベース膜裏面12Bも極めて平滑に形成されている。
すなわち電子構造体1は、形成基板10及び支持層11から複合フィルム2を剥離させた際に、複合フィルム裏面2Bを極めて平坦な状態とすることができる。これにより、電子構造体1から剥離された複合フィルム2は、配線基板90の配線基板表面90Aに貼り付けるだけで、十分な大きさの吸着力を発生させることができ、且つ必要な導通を得ることができる。
さらに複合フィルム2は、その製造工程において、極めて平坦に形成された形成基板10の表面上に、各部分が順次積層されるようにして製造される(図3及び図4)。このため複合フィルム2は、複合フィルム裏面2Bを改めて平坦化するための工程を行う必要無く、該複合フィルム裏面2Bを極めて平坦な状態に、すなわちベース膜裏面12B及び接続パッド裏面14Bを何れも極めて平坦に、且つ両者の段差を極めて小さく抑えるように、容易に製造することができる。
これを換言すれば、電子構造体1は、特許文献1のように複合フィルムの下面にアンカーを形成し、これを除去して平坦化する場合と比較して、格段に容易な工程により、複合フィルム裏面2Bを極めて平滑に形成することができる。
ところで電子構造体1は、エッチング処理において、接続パッド14のうち支持隙間SG内に露出した部分の表面がエッチング液に反応し、凹凸が形成された(すなわち荒れた)状態となる可能性がある。しかしながら電子構造体1は、エッチング処理により支持層11の外形部分を除去する際、接続パッド14における少なくとも一部分を該支持層11と接触したまま残すようにした(図1(B)等)。このため、電子構造体1から分離される複合フィルム2は、接続パッド14の少なくとも一部分を平坦な状態に維持でき、配線基板90の電極92との間に十分な大きさの吸着力を作用させ、良好に導通させることができる。
また電子構造体1は、接続パッド14を、金(Au)や白金(Pt)のように、イオン化傾向が極めて小さく、且つ導電性を有する金属材料により構成した。このため電子構造体1は、支持層11の一部を除去するエッチング処理において、エッチング液が該接続パッド14に触れた場合にも、その表面が損傷する程度を極めて小さく抑えることができ、平滑性を良好に維持できる。
ところで、2つの物体同士を接着させる場合、接着剤が使用される場合がある。接着剤としては、分子間力を利用することにより接着作用を呈するものがある。また一般に、接着剤は液状であり、両物体の接着面に塗布して挟んだ状態で硬化させることにより接着した状態となる。このような接着剤を用いる場合、一度接着した物体同士を剥離するには、硬化した接着剤を物理的に破壊する必要があり、その際に当該物体を損傷させる恐れがある。
また、例えば配線基板の電極と素子の電極との接合のように、電気的な接合が要求される箇所では、多くの場合、バンプ接続により、当該電極同士の共晶による合金が形成される。この場合、例えばレーザー除去法等により、バンプ接続を解消することも可能であるが、特に配線基板の電極に少なからずダメージを与えることになる。
これに対し、本実施の形態では、このような接着剤を使用せず、複合フィルム2の複合フィルム裏面2Bと配線基板90の配線基板表面90Aとを直接当接させ、両者の間で分子間力を直接作用させることにより、物理的及び電気的な結合を実現している。このため本実施の形態では、配線基板90に対する複合フィルム2の実装後に不良箇所が検出された場合、配線基板90を殆ど損傷させることなく、複合フィルム2を極めて容易に剥離でき、また同一の箇所に新たな複合フィルム2を貼り付けることができる。
以上の構成によれば、第1の実施の形態による電子構造体1は、形成基板10及び支持層11を無機材料で構成する一方、複合フィルム2のベース膜12及びカバー層17を有機材料で構成し、支持層11の外形をベース膜12の外形よりも小さく形成した。このため、電子構造体1は、複合フィルム裏面2Bと支持層表面11Aとの間に作用する吸着力を、保管時や搬送時には剥離せず、且つ実装前にはスタンプ81を用いて容易に剥離できるように、適切に調整できる。これにより、電子構造体1は、複合フィルム裏面2Bの平滑性を維持したまま、容易に保管や搬送を行うことができ、且つ、複合フィルム2の支持層11からの剥離や配線基板90への実装も、容易に行うことができる。
[2.第2の実施の形態]
[2-1.電子構造体及び複合フィルムの構成]
図1(A)と対応する図5(A)は、第2の実施の形態による電子構造体201及び複合フィルム202の構成を示す模式的な平面図である。図1(B)と対応する図5(B)は、図5(A)のB1-B2断面を示す模式的な断面図である。この第2の実施の形態では、第1の実施の形態と同様にX方向、Y方向及びZ方向をそれぞれ定義する。
電子構造体201は、形成基板10と同様に構成された形成基板210上に、支持層11と同様に構成された支持層211が設けられ、その上側に複合フィルム202が貼り付いた構成となっている。支持層表面211Aは、支持層表面11Aと同様、極めて平滑に形成されている。
複合フィルム202は、第1の実施の形態による複合フィルム2(図1等)と一部類似した構成となっている。すなわち、複合フィルム202は、赤(R)、緑(G)及び青(B)の3色の発光素子を、X方向に沿って順次並べるように配置し、それぞれに配線部材や接続端子を接続すると共に、1枚のフィルム状のパッケージにまとめた構成となっている。具体的に複合フィルム202は、発光素子213(213R、213G及び213B)、接続パッド214、絶縁膜215、配線部216、カバー層217及び下部電極224により構成されている。
下部電極224は、第1の実施の形態において、各色の発光素子13のY方向側にそれぞれ設けられていた接続パッド14に代わるものであり、該接続パッド14と同様の材料により構成されている。この下部電極224の裏面である下部電極裏面224Bは、支持層表面211Aに接触しており、Z方向に薄い薄板状に形成されている。また下部電極224は、各色の発光素子213と対応する部分がX方向に沿って相互に連結され、一体化した形状となっている。
発光素子213(213R、213G及び213B)は、第1の実施の形態による発光素子13(13R、13G及び13B)と比較して、それぞれ同様の材料により構成されているものの、形状が一部相違している。また発光素子213は、下部電極224のZ方向側に配置されている。接続パッド214は、第1の実施の形態による接続パッド14と比較して、同様の材料により構成されているものの、その形状が一部相違している。接続パッド214の裏面である接続パッド裏面214Bは、接続パッド裏面14Bと同様、極めて平滑に形成されている。また接続パッド214は、各発光素子213に対して、1個のみが該発光素子213の-Y方向側に設けられている。
絶縁膜215は、第1の実施の形態による絶縁膜15と比較して、同様の材料により構成されているものの、その形状が一部相違している。また絶縁膜215は、各発光素子213に対して、1個のみが該発光素子213の-Y方向側に設けられている。配線部216は、第1の実施の形態による配線部16と比較して、同様の材料により構成されているものの、その形状が一部相違している。また配線部216は、各発光素子213に対して、1個のみが該発光素子213の-Y方向側に設けられている。
カバー層217は、第1の実施の形態によるカバー層17と比較して、同様の材料により構成されているものの、その形状が一部相違している。またカバー層217は、第1の実施の形態におけるベース膜12に相当する部分にも設けられている。すなわち複合フィルム202では、接続パッド裏面214B、下部電極裏面224B、及びカバー層217の裏面により、複合フィルム裏面202Bが形成されている。
また電子構造体201では、第1の実施の形態による電子構造体1と同様、X方向及びY方向に関して、支持層11の外形がカバー層217の外形(すなわち複合フィルム202の外形)よりもひとまわり小さくなっている。
[2-2.電子構造体の製造並びに複合フィルムの剥離及び実装]
次に、図2、図3及び図4とそれぞれ対応する図6、図7及び図8を参照しながら、電子構造体201の製造並びに複合フィルム202の剥離及び実装について説明する。図6は、電子構造体201の製造並びに複合フィルム202の剥離及び実装に関わる製造剥離実装処理手順を示すフローチャートである。図7及び図8は、電子構造体201及び複合フィルム202の製造工程を段階的に示す模式的な断面図である。またここでは、第1の実施の形態と同様、Z方向側を「上」とも表記し、-Z方向側を「下」とも表記する。
電子構造体201は、第1の実施の形態と同様、製造剥離実装装置80に代わる製造剥離実装装置280により、一般的な半導体を製造する場合と類似した種々のプロセスに従い、形成基板210上に各層を段階的に重ねるようにして製造される。
具体的に製造剥離実装装置280は、製造剥離実装処理手順RT201(図6)を開始すると、最初のステップSP201に移る。ステップSP201において製造剥離実装装置280は、図7(A)に示すように、第1の実施の形態と同様、形成基板210の表面上に支持層211を形成して、次のステップSP202に移る。
ステップSP202において製造剥離実装装置280は、図7(B)に示すように、下部電極224を形成し、次のステップSP203に移る。具体的に製造剥離実装装置280は、例えばリソグラフィ及び蒸着等の手法により、金(Au)や白金(Pt)等の金属材料を薄膜状に堆積させ、下部電極224を形成する。このとき、下部電極224の下部電極裏面224Bは、支持層表面211Aと接触(密着)した状態で形成されるため、極めて平坦に形成される。
その後、製造剥離実装装置280は、ステップSP203~SP208において、ステップSP3~SP8(図2)と同様の処理をそれぞれ行うことにより、図7(C)~図7(G)及び図8(A)に示すように、電子構造体201を製造する。以下、これらの工程を、製造工程群Q201と呼ぶ。
ステップSP209において製造剥離実装装置280は、図8(B)に示すように、ステップSP9(図2)と同様に、吸着機能を有するスタンプ281を複合フィルム表面202Aに吸着させ、次のステップSP210に移る。ここで、スタンプ281が吸着している電子構造体201では、Z方向に向かって順次重なった形成基板210、支持層211、複合フィルム202及びスタンプ281といった4種類の物体において、第1の実施の形態と同様に力の大小関係が成立している。
すなわち、何れも無機材料である形成基板210及び支持層211の間には、比較的大きい吸着力F210が作用している。また、スタンプ281及び複合フィルム表面202Aの間には、該複合フィルム表面202Aのほぼ全範囲において該スタンプ281と接触しているため、比較的大きい吸着力F281が作用している。
一方、無機材料である支持層211と有機材料であるカバー層217との間には、該支持層211の面積が比較的小さいことやファンデルワールス力が作用すること等に起因して、比較的小さい吸着力F211が作用している。すなわち、吸着力F211は、吸着力F210及び吸着力F281の何れよりも小さくなっている。
ステップSP210において製造剥離実装装置280は、ステップSP10(図2)と同様、形成基板210を所定の固定治具(図示せず)により固定した状態で、スタンプ281をZ方向へ変位させ、次のステップSP211に移る。これにより、スタンプ281が吸着された電子構造体201では、図8(C)に示すように、最も吸着力が小さい箇所、すなわちカバー層217と支持層211とが剥離し、複合フィルム202が該支持層211及び形成基板210から引き離される。
このように、製造剥離実装装置280は、ステップSP209及びステップSP210の工程により、第1の実施の形態と同様に、電子構造体201のうち複合フィルム202を形成基板210及び支持層211から剥離することができる。以下、これらの工程を、剥離工程群Q202と呼ぶ。
続いて製造剥離実装装置280は、ステップSP211及びSP212において、ステップSP11及びSP12(図2)と同様の処理をそれぞれ行う。これにより製造剥離実装装置280は、図8(D)及び図8(E)に示すように、複合フィルム202を配線基板290の配線基板表面290Aに設けられた実装箇所291に貼り付けて実装した後、スタンプ281を該複合フィルム202から引き離す。これにより複合フィルム202は、複合フィルム裏面202Bを配線基板表面290Aの実装箇所291に貼り付けられ、且つ接続パッド214及び下部電極224を配線基板290の電極292とそれぞれ導通させる。以下、これらの工程を、実装工程群Q203と呼ぶ。
ステップSP213において製造剥離実装装置280は、製造剥離実装処理手順RT201を終了する。説明の都合上、以下では、ステップSP201からステップSP208までの製造工程群Q201、ステップSP209及びステップSP210の剥離工程群Q202、並びにステップSP211及びステップSP212の実装工程群Q203をまとめて、製造剥離実装工程群Q210と呼ぶ。
[2-3.効果等]
以上の構成において、第2の実施の形態による電子構造体201は、下側に積層された形成基板210及び支持層211を無機材料で構成する一方、上側に積層された複合フィルム202のカバー層217を有機材料で構成した。また電子構造体1は、支持層211の外形をカバー層217の外形よりもひとまわり小さく形成した(図5)。
このため電子構造体201は、第1の実施の形態と同様、複合フィルム裏面202Bと支持層表面211Aとの間に作用する吸着力を、他の箇所の吸着力よりも小さく抑えることができる。これにより電子構造体201は、複合フィルム202に対して形成基板210から離れる方向に力が加えられた場合に、支持層211から該複合フィルム202を容易に分離させ、容易に引き剥がすことができる(図8(B)及び(C))。
特に電子構造体201は、下部電極224の上側に該発光素子213を配置すると共に、1個の発光素子213と対応する接続パッド214を1個のみとした。これにより電子構造体201では、第1の実施の形態による電子構造体1と比較して、XY平面上において1個の複合フィルム202が占有する面積を削減でき、生産効率を高めることができる。
その他の点においても、第2の実施の形態による電子構造体201は、第1の実施の形態と同様の作用効果を奏し得る。
以上の構成によれば、第2の実施の形態による電子構造体201は、形成基板210及び支持層211を無機材料で構成する一方、複合フィルム202のカバー層217を有機材料で構成し、支持層211の外形をカバー層217の外形よりも小さく形成した。このため、電子構造体201は、複合フィルム裏面202Bと支持層表面211Aとの間に作用する吸着力を、保管時や搬送時には剥離せず、且つ実装前にはスタンプ281を用いて容易に剥離できるように、適切に調整できる。これにより、電子構造体201は、複合フィルム裏面202Bの平滑性を維持したまま、容易に保管や搬送を行うことができ、且つ、複合フィルム202の支持層211からの剥離や配線基板290への実装も、容易に行うことができる。
[3.第3の実施の形態]
図9(A)は、第3の実施の形態による電子構造体301の構成を示す模式的な平面図である。図9(B)は、図9(A)のC1-C2断面を示す模式的な断面図である。電子構造体301は、形成基板310上に複数の支持層311が設けられ、その上側に複数の複合フィルム302がそれぞれ貼り付いた構成となっている。
形成基板310は、第2の実施の形態における形成基板210(図5等)と比較して、構成材料やZ方向側の表面が極めて平滑である点において同様となっている。しかし、形成基板310は、X方向及びY方向に関する大きさが、形成基板210よりも十分に大きくなっている。
形成基板310の上側(Z方向側)には、複数の複合フィルム302が、X方向及びY方向に沿った格子状に並ぶように配置されている。各複合フィルム302は、X方向及びY方向に関して、互いに隣接する箇所にフィルム隙間FGを形成しており、その間隔が距離dとなっている。
各複合フィルム302及び各支持層311は、第2の実施の形態による複合フィルム202及び支持層211とそれぞれ同様に構成されている。すなわち各複合フィルム302の裏面である複合フィルム裏面302B及び支持層311の支持層表面311Aは、極めて平坦に形成されている。また支持層311は、複合フィルム302と比較して、XY平面上の外形がひとまわり小さくなっている。このため支持層311の周囲には、支持隙間SGが形成されている。
この電子構造体301は、形成基板310の上側における複数箇所において、第2の実施の形態における製造工程群Q201(図6、図7及び図8)と同様の手順が並行して行われる。このとき電子構造体301は、製造剥離実装装置280に代わる製造剥離実装装置380(詳しくは後述する)により、電子構造体301を段階的に製造する。
次に、製造剥離実装装置380は、図8(C)と対応する図10(A)に示すように、電子構造体301の各複合フィルム302に対し、第2の実施の形態における剥離工程群Q202(図6及び図8)と同様の手順を並行して行う。
具体的に、製造剥離実装装置380は、スタンプ381に各複合フィルム302を吸着させ、これらを各支持層311から並行して剥離させる。このとき、各複合フィルム302は、XY平面上で格子状に整列された状態を維持し、且つ各複合フィルム302同士の間隔を距離dのまま維持している。
続いて製造剥離実装装置380は、図8(E)と対応する図10(B)に示すように、各複合フィルム302に対し、第2の実施の形態における実装工程群Q203(図6及び図8)と同様の手順を並行して行う。具体的に、製造剥離実装装置380は、各複合フィルム302を、配線基板390の配線基板表面390Aに設けられた複数の実装箇所391にそれぞれ貼り付けて実装した後、スタンプ381を各複合フィルム302から引き離す。
これにより各複合フィルム302は、複合フィルム裏面302Bを配線基板表面390Aの実装箇所391に実装され、且つ接続パッド214及び下部電極224を配線基板390の電極392とそれぞれ導通させる。またこのとき、各複合フィルム302は、XY平面上で格子状に整列された状態を維持し、且つ各複合フィルム302同士の間隔を距離dのまま維持している。因みに、各複合フィルム302が実装された配線基板390は、例えばLEDディスプレイ装置に組み込まれる表示パネルであり、1個の複合フィルム302が1個の画素(ピクセル)に相当する。
以上の構成において、第3の実施の形態による電子構造体301は、形成基板310の表面に、複数の支持層311及び複合フィルム302を格子状に配置した(図9)。製造剥離実装装置380は、スタンプ381に各複合フィルム302を吸着させてこれらを各支持層311から同時に引き剥がし、各複合フィルムを配線基板390の各実装箇所391にそれぞれ貼り付ける(図10)。
すなわち電子構造体301は、1回の剥離工程及び実装工程を行うだけで、複数の複合フィルム302を配線基板390に実装することができるので、第2の実施の形態と比較して、作業効率を格段に向上させることができる。
また製造剥離実装装置380は、スタンプ381に複数の複合フィルム302を吸着し、さらにこれらの複合フィルム302を配線基板390に貼り付けるまでの間、各複合フィルム302の配置を維持する。すなわち各複合フィルム302は、格子状に配列された状態が維持され、且つ各複合フィルム302同士の間隔も距離dのまま維持される。
ところで、仮に、製造剥離実装装置が第2の実施の形態によるスタンプ281(図8)を使用した場合、形成基板310から各複合フィルム302を1枚ずつ引き剥がして配線基板390の実装箇所391に貼り付ける、といった作業を繰り返すことになる。このとき製造剥離実装装置は、配線基板390上において、複合フィルム302の位置を実装箇所391に合わせる必要がある。
特に、配線基板390がディスプレイパネルであり、各複合フィルム302が1個の画素(ピクセル)を表す場合、当該複合フィルム302を実装する際に、極めて高精度に位置を合わせることが要求される。しかしながら、製造剥離実装装置による実装の工程では、位置ずれを生じる可能性があり、また位置合わせに時間を要する可能性もある。
この点において、本実施の形態による電子構造体301は、配線基板390における各実装箇所391の配置や間隔に合わせて、形成基板310上における各複合フィルム302及び支持層311の位置を、予め適切に設定することができる。これを換言すれば、電子構造体301は、形成基板310上において、半導体製造プロセスにおける露光処理等の位置精度で各複合フィルム302同士の間隔を最適化でき、この間隔を維持したまま、各複合フィルム302を配線基板390上に実装できる。
すなわち電子構造体301は、製造剥離実装装置380のスタンプ381(図10)を使用することにより、1回の剥離工程及び実装工程に要する極めて短い時間で、各複合フィルム302を極めて高い位置精度で配線基板390に実装することができる。
その他の点においても、第3の実施の形態による電子構造体301は、第2の実施の形態と同様の作用効果を奏し得る。
以上の構成によれば、第3の実施の形態による電子構造体301は、形成基板310上に複数の支持層311及び複合フィルム302を整列配置した状態で形成する。そのうえで電子構造体301は、製造剥離実装装置380のスタンプ381により、複数の複合フィルム302が相互の位置関係を維持したまま剥離され、当該位置関係を維持したまま配線基板390に実装される。これにより、電子構造体301は、複合フィルム裏面302Bの平滑性を維持したまま、容易に保管や搬送を行うことができ、また短時間で且つ高い位置精度で、複数の複合フィルム302を配線基板390の実装箇所391に実装させることができる。
[4.他の実施の形態]
なお上述した第1の実施の形態においては、形成基板10として、ケイ素(Si)により構成されたシリコン基板、ガラス基板、或いはサファイア基板等を使用する場合について述べた。しかし本発明はこれに限らず、形成基板10として、他の種々の無機材料により構成された基板を使用しても良い。この場合、形成基板10の表面が極めて平滑に形成され、例えばその表面粗さが10[nm]以下であれば良い。第2及び第3の実施の形態についても同様である。
また上述した第1の実施の形態においては、支持層11を酸化ケイ素(SiO)又は窒化ケイ素(SiN)による酸化膜や窒化膜として構成する場合について述べた。しかし本発明はこれに限らず、種々の酸化物や窒化物、若しくは他の種々の無機材料による薄膜として構成しても良い。この場合、支持層表面11Aを極めて平滑に形成でき、且つ製造剥離実装処理手順RT1(図2)のステップSP8において、エッチング処理によりその一部を除去して支持隙間SGを形成できれば良い。第2及び第3の実施の形態についても同様である。
さらに上述した第1の実施の形態においては、複合フィルム2におけるX方向及びY方向に沿った一辺の長さを30~50[μm]程度とし、支持層11の外形を該複合フィルム2の外形から約5[μm]ずつ内側に位置させる場合について述べた。しかし本発明はこれに限らず、例えば複合フィルム2におけるX方向及びY方向に沿った一辺の長さを1~2[mm]程度とし、支持層11の外形を該複合フィルム2の外形から約20[μm]ずつ内側に位置させる等、他の種々の大きさとしても良い。第2及び第3の実施の形態についても同様である。
さらに上述した第1の実施の形態においては、接続パッド14を金(Au)又は白金(Pt)により構成する場合について述べた。しかし本発明はこれに限らず、例えば、接続パッド14を銅(Cu)やアルミニウム(Al)等の導電性を有する金属材料や、複数種類の材料による合金により構成しても良い。これらの場合、製造剥離実装処理手順RT1(図2)のステップSP8において、接続パッド14の表面をできるだけ損傷させないようなエッチング液を選択することが望ましい。第2の実施の形態における接続パッド214及び下部電極224についても同様であり、さらに第3の実施の形態についても同様である。
さらに上述した第1の実施の形態においては、複合フィルム2のベース膜12及びカバー層17を有機材料により構成し、支持層11を無機材料により構成して、エッチング処理により該支持層11の一部を除去する場合について述べた。しかし本発明はこれに限らず、例えば複合フィルムを無機材料により保護すると共に支持層を有機材料により構成し、エッチング処理により該支持層の一部を除去するようにしても良い。
具体的には、例えば図5(B)と対応する図11に示すように、電子構造体401を構成することができる。この電子構造体401は、形成基板410、支持層411、及び複合フィルム402が順次積層された構成となっている。形成基板410は、形成基板210と同様の無機材料により構成されている。支持層411は、例えばポリイミド樹脂のような有機材料により構成されている。複合フィルム402は、複合フィルム202と大部分が同様に構成されているものの、カバー層217の外周部分が無機材料の保護膜431により覆われている。電子構造体401は、エッチング処理において、有機材料に対する反応性が高く無機材料に対する反応性が低いエッチング液を使用することにより、支持層411の一部を除去して支持隙間SGを形成することができる。
さらに上述した第1の実施の形態においては、ベース膜12をポリイミド樹脂のような有機材料のみにより構成する場合について述べた。しかし本発明はこれに限らず、例えば種々の特性を高める等の目的で、有機材料を主要成分としながら無機材料のフィラー等を含有する混合材料により、ベース膜12を構成しても良い。この場合、有機材料に対する無機材料の比率は、体積比において10[%]以下程度とすることが望ましい。カバー層17についても同様である。また、支持層11や形成基板10についても、無機材料のみにより構成する以外に、無機材料を主要成分としながらに有機材料のフィラー等を含有させた混合材料により構成しても良い。第2及び第3の実施の形態についても同様である。
さらに上述した第1の実施の形態においては、形成基板10を無機材料のみにより構成する場合について述べた。しかし本発明はこれに限らず、例えば無機材料の表面にコーティング等の種々の加工処理を施すことにより、平滑性の向上等、種々の特性を高めるようにしても良い。また、形成基板10を1種類の材料による単層構造ではなく、複数種類の材料を適宜積層させた複層構造としても良い。或いは、ベース膜12やカバー層17等の有機材料に対し、その表面に種々の加工処理を施しても良い。第2及び第3の実施の形態についても同様である。
さらに上述した第1の実施の形態においては、製造剥離実装処理手順RT1(図2)のステップSP8において、液体のエッチング液を使用することにより、支持層11の一部分を除去する場合について述べた。しかし本発明はこれに限らず、例えば気体のエッチングガスを使用することにより、支持層11の一部分を除去しても良い。第2及び第3の実施の形態についても同様である。
さらに上述した第1の実施の形態においては、複合フィルム2に3個の発光素子13を設け、且つそれぞれを互いに異なる発光色とする場合について述べた。しかし本発明はこれに限らず、例えば複合フィルム2に2個以下又は4個以上の発光素子13を設けても良い。この場合、各発光素子は互いに異なる発光色でも良く、或いは少なくとも一部が同一の発光色であっても良い。さらに各発光素子13の配置については、X方向に沿った一直線状に限らず、種々の配置としても良い。第2及び第3の実施の形態についても同様である。
さらに上述した第1の実施の形態においては、複合フィルム2に発光素子13(すなわちLED)を設ける場合について述べた。しかし本発明はこれに限らず、複合フィルム2に抵抗やコンデンサ、或いは受光素子、圧電素子や各種センサ素子のような電子素子、若しくはトランジスタやIC(Integrated Circuit)のような半導体素子等、種々の電子機能を有する種々の素子を設けても良い。この場合も、1個の複合フィルム2に複数個の電子素子等を設けても良く、また同一種類又は異なる種類の電子素子等を適宜組み合わせても良い。第2及び第3の実施の形態についても同様である。
さらに上述した第1の実施の形態においては、複合フィルム2において1個の発光素子13に対して2個の接続パッド14を対応させる場合について述べた。また第2の実施の形態においては、1個の発光素子213に対して接続パッド14及び下部電極224を1個ずつ対応させ、且つ3個の発光素子213を1個の下部電極224と対応させる場合について述べた。しかし本発明はこれに限らず、1個の電子素子を任意の個数の接続パッドや下部電極と対応させても良い。
さらに上述した第1の実施の形態においては、配線基板90を、ガラスエポキシを主体とする回路基板とする場合について述べた。しかし本発明はこれに限らず、例えばフィルム状のフレキシブル回路基板等、種々の回路基板を配線基板90としても良い。この場合、回路基板の表面が極めて平滑に形成されることにより、複合フィルム2を吸着させることができれば良い。第2及び第3の実施の形態についても同様である。
さらに上述した第1の実施の形態においては、スタンプ81の複合フィルム2に作用する吸着力F81を一定とする場合について述べた。その上で、この吸着力F81を、製造剥離実装処理手順RT1(図2)のステップSP9において吸着力F11よりも大きくなり(図4(B))、且つステップSP12において吸着力F90よりも小さくなる(図4(E))ように設定した。しかし本発明はこれに限らず、例えばスタンプ81における吸着力F81の大きさを変更し得るようにしても良い。この場合、例えば、ステップSP9において吸着力F81を大きくし、ステップSP12において吸着力F81を小さくすれば良い。これにより、支持層11や複合フィルム2が満たすべきそれぞれの吸着力に関する制約を大幅に緩和でき、設計の自由度を高めることができる。第2及び第3の実施の形態についても同様である。
さらに上述した第3の実施の形態においては、電子構造体301における複合フィルム302の配置に関して、XY平面上において格子状に配置する場合について述べた(図9)。しかし本発明はこれに限らず、例えば複合フィルム302を千鳥状等の種々の配置パターンに従って配置しても良い。要は、配線基板390における各実装箇所391と対応する位置に各複合フィルム302が配置されていれば良い。
さらに上述した第3の実施の形態においては、複合フィルム302同士の間隔をX方向及びY方向の何れも距離dとする場合について述べた。しかし本発明はこれに限らず、例えばX方向の間隔とY方向の間隔とを相違させても良く、或いは不定間隔ごとに複合フィルム302を配置しても良い。この場合においても、要は、配線基板390における各実装箇所391と対応する位置に各複合フィルム302が配置されていれば良い。
さらに本発明は、上述した各実施の形態及び他の実施の形態に限定されるものではない。すなわち本発明は、上述した各実施の形態と上述した他の実施の形態の一部又は全部を任意に組み合わせた実施の形態や、一部を抽出した実施の形態にもその適用範囲が及ぶものである。
さらに上述した実施の形態においては、基板としての形成基板10と、機能ユニットとしての複合フィルム2と、支持層としての支持層11とによって電子構造体としての電子構造体1を構成する場合について述べた。しかし本発明はこれに限らず、その他種々の構成でなる基板と、機能ユニットと、支持層とによって電子構造体を構成しても良い。
本発明は、例えばLEDディスプレイ装置に組み込まれる表示パネルを製造する場合に利用できる。
1、201、301……電子構造体、2、202、302……複合フィルム、2A、202A……複合フィルム表面、2B、202B、302B……複合フィルム裏面、10、210、310……形成基板、10A……形成基板表面、11、211、311……支持層、11A、211A、311A……支持層表面、12……ベース膜、12B……ベース膜裏面、13、213……発光素子、14、214……接続パッド、14B、214B……接続パッド裏面、17、217……カバー層、80、280、380……製造剥離実装装置、81、281、381……スタンプ、90、290、390……配線基板、90A、290A、390A……配線基板表面、91、291、391……実装箇所、92、292、392……電極、224……下部電極、224B……下部電極裏面、F10、F11、F81、F90、F210、F211、F281……吸着力、FG……フィルム隙間、SG……支持隙間、d……距離、Q1、Q201……製造工程群、Q2、Q202……剥離工程群、Q3、Q203……実装工程群、Q10、Q210……製造剥離実装工程群。

Claims (17)

  1. 第1の面を有する基板と、
    電子機能を有する機能部と該機能部を保護する保護部材とを有し、前記第1の面側に第2の面が形成された機能ユニットと、
    前記第1の面と接触する位置に設けられ、前記機能ユニットの前記第2の面と接触する第3の面を有し、該第3の面の面積が前記第2の面の面積よりも小さい支持層と
    を有し、
    前記機能ユニットの前記保護部材のうち少なくとも前記第2の面を形成する部分は、有機材料を主要成分とし、
    前記支持層のうち少なくとも前記第3の面を形成する部分は、無機材料を主要成分とし、
    前記基板のうち少なくとも前記第1の面を形成する部分は、無機材料を主要成分とする
    ことを特徴とする電子構造体。
  2. 前記保護部材のうち少なくとも前記第2の面を形成する部分は、樹脂により形成され、
    前記支持層のうち少なくとも前記第3の面を形成する部分は、酸化物又は窒化物により形成されている
    ことを特徴とする請求項1に記載の電子構造体。
  3. 前記保護部材のうち少なくとも前記第2の面を形成する部分は、ポリイミドにより形成され、
    前記支持層のうち少なくとも前記第3の面を形成する部分は、酸化ケイ素により形成されている
    ことを特徴とする請求項1又は請求項2に記載の電子構造体。
  4. 前記機能部は、機能素子及び導電部材を有し、
    前記導電部材は、前記第2の面の一部を形成する第4の面を有し、
    前記支持層の前記第3の面は、前記第4の面の少なくとも一部と接触する
    ことを特徴とする請求項1乃至請求項3の何れかに記載の電子構造体。
  5. 前記機能素子は、導電性を有する配線部材により前記導電部材と電気的に接続されている
    ことを特徴とする請求項4に記載の電子構造体。
  6. 前記導電部材は、金属膜である
    ことを特徴とする請求項4に記載の電子構造体。
  7. 前記金属膜は、金、白金、又はこれらの少なくとも一方を含む合金である
    ことを特徴とする請求項6に記載の電子構造体。
  8. 前記保護部材の一部であり前記第2の面の一部を形成するベース膜
    をさらに具え、
    前記機能部は、機能素子を有し、
    前記機能素子は、前記ベース膜における前記第2の面と反対側の面上に設けられている
    ことを特徴とする請求項1乃至請求項7の何れかに記載の電子構造体。
  9. 前記機能部は、機能素子及び導電部材を有し、
    前記導電部材は、前記第2の面の一部を形成し、
    前記機能素子は、前記導電部材における前記第2の面と反対側の面上に設けられている
    ことを特徴とする請求項1乃至請求項8の何れかに記載の電子構造体。
  10. 前記機能ユニットは、前記基板の前記第1の面と対向する位置に複数個が配列され、
    前記支持層は、前記基板の前記第1の面における前記機能ユニットそれぞれと対応する位置にそれぞれ設けられている
    ことを特徴とする請求項1乃至請求項9の何れかに記載の電子構造体。
  11. 第1の面を有する基板と、
    電子機能を有する機能素子と該機能素子を保護する保護部材とを有し、前記第1の面側に第2の面が形成された機能ユニットと、
    前記第1の面と接触する位置に設けられ、前記機能ユニットの前記第2の面と接触する第3の面を有し、該第3の面の面積が前記第2の面の面積よりも小さい支持層と、
    前記保護部材の一部であり前記第2の面の一部を形成するベース膜と
    を有し、
    前記機能ユニットの前記保護部材のうち少なくとも前記第2の面を形成する部分、及び前記支持層のうち少なくとも前記第3の面を形成する部分は、何れか一方が有機材料を主要成分とし、他方が無機材料を主要成分とし、
    前記機能素子は、前記ベース膜における前記第2の面と反対側の面上に設けられている
    ことを特徴とする電子構造体。
  12. 前記機能ユニットは、導電部材を有し、
    前記導電部材は、前記第2の面の一部を形成する第4の面を有し、
    前記支持層の前記第3の面は、前記第4の面の少なくとも一部と接触する
    ことを特徴とする請求項11に記載の電子構造体。
  13. 前記機能素子は、導電性を有する配線部材により前記導電部材と電気的に接続されている
    ことを特徴とする請求項12に記載の電子構造体。
  14. 第3の面を有する支持層を、第1の面を有する基板の当該第1の面上に形成する第1のステップと、
    電子機能を有する機能部と該機能部を保護する保護部材とを有し、前記第3の面側に第2の面が形成された機能ユニットを、前記支持層上に形成する第2のステップと、
    前記支持層の一部を除去し、当該支持層のうち残った部分において前記機能ユニットと接触する前記第3の面の面積を、前記第2の面の面積よりも小さくする第3のステップと、
    前記機能ユニットに対し前記基板から遠ざかる方向へ力を加え、当該機能ユニットの前記第2の面を前記支持層の前記第3の面から剥離させる第4のステップと
    を有し、
    前記機能ユニットの前記保護部材のうち少なくとも前記第2の面を形成する部分、及び前記支持層のうち少なくとも前記第3の面を形成する部分は、何れか一方が有機材料を主要成分とし、他方が無機材料を主要成分とする
    ことを特徴とする電子回路の製造方法。
  15. 前記第4のステップの後に、前記機能ユニットの前記第2の面を、配線基板の配線第1の面に当接させ、当該機能ユニットを当該配線基板に貼り付けさせる第5のステップと
    を具えることを特徴とする請求項14に記載の電子回路の製造方法。
  16. 第1の面を有する基板上に形成された支持層及び当該支持層上に形成された機能ユニットを有する電子構造体において、前記機能ユニットに対し前記基板から遠ざかる方向へ力を加えて当該機能ユニットを前記支持層から剥離するステップ
    を有し、
    前記機能ユニットは、電子機能を有する機能部と該機能部を保護する保護部材とを有し、前記第1の面側に第2の面が形成され、
    前記支持層は、前記第1の面と接触する位置に設けられ、前記機能ユニットの前記第2の面と接触する第3の面を有し、該第3の面の面積が前記第2の面の面積よりも小さく、
    前記機能ユニットの前記保護部材のうち少なくとも前記第2の面を形成する部分、及び前記支持層のうち少なくとも前記第3の面を形成する部分は、何れか一方が有機材料を主要成分とし、他方が無機材料を主要成分とする
    ことを特徴とする電子回路の製造方法。
  17. 前記支持層から剥離された前記機能ユニットにおける前記第2の面を配線基板に接合させるステップ
    をさらに有することを特徴とする請求項16に記載の電子回路の製造方法。
JP2021187393A 2021-11-17 2021-11-17 電子構造体及び電子回路の製造方法 Active JP7739964B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021187393A JP7739964B2 (ja) 2021-11-17 2021-11-17 電子構造体及び電子回路の製造方法
CN202211372810.0A CN116137308A (zh) 2021-11-17 2022-11-03 电子结构体和复合膜的制造方法
US17/979,984 US20230157055A1 (en) 2021-11-17 2022-11-03 Electronic structure and method of manufacturing complex film
EP22205972.7A EP4184598A1 (en) 2021-11-17 2022-11-08 Electronic structure and method of manufacturing complex film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021187393A JP7739964B2 (ja) 2021-11-17 2021-11-17 電子構造体及び電子回路の製造方法

Publications (2)

Publication Number Publication Date
JP2023074428A JP2023074428A (ja) 2023-05-29
JP7739964B2 true JP7739964B2 (ja) 2025-09-17

Family

ID=84366895

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021187393A Active JP7739964B2 (ja) 2021-11-17 2021-11-17 電子構造体及び電子回路の製造方法

Country Status (4)

Country Link
US (1) US20230157055A1 (ja)
EP (1) EP4184598A1 (ja)
JP (1) JP7739964B2 (ja)
CN (1) CN116137308A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7794018B2 (ja) * 2022-02-24 2026-01-06 沖電気工業株式会社 電子構造体、電子構造体の製造方法及び電子回路の製造方法

Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19640006A1 (de) 1996-09-27 1998-04-02 Siemens Ag Verfahren zum Herstellen eines elektronischen Bauelements
JP2003289136A (ja) 2002-03-28 2003-10-10 Toshiba Corp アクティブマトリクス基板及びその製造方法、表示装置
JP2006295114A (ja) 2005-03-17 2006-10-26 Hitachi Cable Ltd 電子装置用基板およびその製造方法、ならびに電子装置およびその製造方法
JP2013115254A (ja) 2011-11-29 2013-06-10 Oki Data Corp 半導体発光装置、画像形成装置および画像表示装置
US20130221355A1 (en) 2010-08-26 2013-08-29 Christopher Bower Structures and methods for testing printable integrated circuits
US20140170792A1 (en) 2012-12-18 2014-06-19 Nthdegree Technologies Worldwide Inc. Forming thin film vertical light emitting diodes
WO2014188493A1 (ja) 2013-05-20 2014-11-27 株式会社メイコー 部品内蔵基板及びその製造方法
JP2015043403A (ja) 2013-07-26 2015-03-05 京セラ株式会社 発光素子収納用パッケージ、それを備えた発光装置、およびその発光装置を備えた発光表示装置
JP2015050342A (ja) 2013-09-02 2015-03-16 新光電気工業株式会社 配線基板、発光装置及び配線基板の製造方法
JP2016127030A (ja) 2015-01-08 2016-07-11 エルジー イノテック カンパニー リミテッド 光学レンズ、発光モジュールおよびこれを具備したライトユニット
US20170025563A1 (en) 2015-05-15 2017-01-26 X-Celeprint Limited Printable inorganic semiconductor method
US20170256521A1 (en) 2016-03-03 2017-09-07 X-Celeprint Limited Micro-transfer printable electronic component
US20190385886A1 (en) 2016-11-15 2019-12-19 X-Celeprint Limited Micro-transfer-printable flip-chip structures and methods
US20200144092A1 (en) 2018-10-17 2020-05-07 X-Celeprint Limited Micro-transfer printing with selective component removal
JP2020532762A (ja) 2017-09-04 2020-11-12 ソウル セミコンダクター カンパニー リミテッドSeoul Semiconductor Co., Ltd. 表示装置及びその製造方法
US20200395510A1 (en) 2019-06-14 2020-12-17 X-Celeprint Limited Pixel modules with controllers and light emitters
US20200403114A1 (en) 2019-06-24 2020-12-24 Xiamen San'an Optoelectronics Co., Ltd. Transferable light emitting device array and production method thereof
JP2021093418A (ja) 2019-12-09 2021-06-17 スタンレー電気株式会社 発光装置及びその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102000302B1 (ko) 2011-05-27 2019-07-15 엠씨10, 인크 전자, 광학, 및/또는 기계 장치 및 시스템, 그리고 이를 제조하기 위한 방법
JP6554643B2 (ja) * 2015-08-31 2019-08-07 国立研究開発法人産業技術総合研究所 電子デバイス及びその製造方法
US11488943B2 (en) * 2019-06-14 2022-11-01 X Display Company Technology Limited Modules with integrated circuits and devices
US11387178B2 (en) * 2020-03-06 2022-07-12 X-Celeprint Limited Printable 3D electronic components and structures

Patent Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19640006A1 (de) 1996-09-27 1998-04-02 Siemens Ag Verfahren zum Herstellen eines elektronischen Bauelements
JP2003289136A (ja) 2002-03-28 2003-10-10 Toshiba Corp アクティブマトリクス基板及びその製造方法、表示装置
JP2006295114A (ja) 2005-03-17 2006-10-26 Hitachi Cable Ltd 電子装置用基板およびその製造方法、ならびに電子装置およびその製造方法
US20130221355A1 (en) 2010-08-26 2013-08-29 Christopher Bower Structures and methods for testing printable integrated circuits
JP2013115254A (ja) 2011-11-29 2013-06-10 Oki Data Corp 半導体発光装置、画像形成装置および画像表示装置
US20140170792A1 (en) 2012-12-18 2014-06-19 Nthdegree Technologies Worldwide Inc. Forming thin film vertical light emitting diodes
WO2014188493A1 (ja) 2013-05-20 2014-11-27 株式会社メイコー 部品内蔵基板及びその製造方法
JP2015043403A (ja) 2013-07-26 2015-03-05 京セラ株式会社 発光素子収納用パッケージ、それを備えた発光装置、およびその発光装置を備えた発光表示装置
JP2015050342A (ja) 2013-09-02 2015-03-16 新光電気工業株式会社 配線基板、発光装置及び配線基板の製造方法
JP2016127030A (ja) 2015-01-08 2016-07-11 エルジー イノテック カンパニー リミテッド 光学レンズ、発光モジュールおよびこれを具備したライトユニット
US20170025563A1 (en) 2015-05-15 2017-01-26 X-Celeprint Limited Printable inorganic semiconductor method
US20170256521A1 (en) 2016-03-03 2017-09-07 X-Celeprint Limited Micro-transfer printable electronic component
US20190385886A1 (en) 2016-11-15 2019-12-19 X-Celeprint Limited Micro-transfer-printable flip-chip structures and methods
JP2020532762A (ja) 2017-09-04 2020-11-12 ソウル セミコンダクター カンパニー リミテッドSeoul Semiconductor Co., Ltd. 表示装置及びその製造方法
US20200144092A1 (en) 2018-10-17 2020-05-07 X-Celeprint Limited Micro-transfer printing with selective component removal
US20200395510A1 (en) 2019-06-14 2020-12-17 X-Celeprint Limited Pixel modules with controllers and light emitters
US20200403114A1 (en) 2019-06-24 2020-12-24 Xiamen San'an Optoelectronics Co., Ltd. Transferable light emitting device array and production method thereof
JP2021093418A (ja) 2019-12-09 2021-06-17 スタンレー電気株式会社 発光装置及びその製造方法

Also Published As

Publication number Publication date
JP2023074428A (ja) 2023-05-29
CN116137308A (zh) 2023-05-19
US20230157055A1 (en) 2023-05-18
EP4184598A1 (en) 2023-05-24

Similar Documents

Publication Publication Date Title
JP5161732B2 (ja) 半導体装置の製造方法
TWI569478B (zh) 具有波長轉換層之發光二極體元件
US20100181589A1 (en) Chip package structure and method for fabricating the same
US8017959B2 (en) Light source and liquid crystal display device using the same
CN1957462A (zh) 竖直堆叠的半导体器件
JP2004193497A (ja) チップサイズパッケージおよびその製造方法
JP2026035896A (ja) 電子構造体、電子回路の製造方法及び電子構造体の製造方法
JP7055870B2 (ja) 電子素子搭載用基板、電子装置および電子モジュール
WO2015151401A1 (ja) 半導体ユニット、半導体素子、発光装置、表示装置、半導体素子の製造方法
CN106129237A (zh) 一种led固晶方法及led器件
CN104821297A (zh) 在基底上凸出芯片的附着层或电介质层处的芯片安装
JP2025084849A (ja) 半導体複合装置の製造方法及び複合集積フィルムの製造方法
JP7739964B2 (ja) 電子構造体及び電子回路の製造方法
KR100787705B1 (ko) 반도체 장치용 내장형 금속 히트 싱크 및 그 제조방법
CN102762034B (zh) 线路板制造方法及基层线路板
CN102484106B (zh) 用于制造集成电路的方法和产生的膜芯片
JP2025027112A (ja) 半導体実装回路の製造方法及び半導体素子ユニットの製造方法
CN110062955B (zh) 电子元件搭载用基板、电子装置以及电子模块
CN111971788A (zh) 电子元件搭载用基板、电子装置以及电子模块
CN116598330A (zh) 显示面板、包含其的拼接显示装置及其制造方法
CN112166652B (zh) 电子元件搭载用基板、电子装置以及电子模块
JP7266947B2 (ja) 素子実装基板の製造方法
CN1230052C (zh) 制备高性能网格焊球阵列板的方法
CN111656515A (zh) 电子元件搭载用基板、电子装置以及电子模块
TWI442539B (zh) 發光二極體封裝結構

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240808

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20250226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20250311

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20250421

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20250617

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20250704

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20250805

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250818

R150 Certificate of patent or registration of utility model

Ref document number: 7739964

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150