Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7741789B2 - Wiring board and method for manufacturing the same - Google Patents
[go: Go Back, main page]

JP7741789B2 - Wiring board and method for manufacturing the same - Google Patents

Wiring board and method for manufacturing the same

Info

Publication number
JP7741789B2
JP7741789B2 JP2022193566A JP2022193566A JP7741789B2 JP 7741789 B2 JP7741789 B2 JP 7741789B2 JP 2022193566 A JP2022193566 A JP 2022193566A JP 2022193566 A JP2022193566 A JP 2022193566A JP 7741789 B2 JP7741789 B2 JP 7741789B2
Authority
JP
Japan
Prior art keywords
hole
insulating substrate
pad
wiring board
ceramic substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022193566A
Other languages
Japanese (ja)
Other versions
JP2024080401A (en
Inventor
孝有 奈須
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2022193566A priority Critical patent/JP7741789B2/en
Publication of JP2024080401A publication Critical patent/JP2024080401A/en
Application granted granted Critical
Publication of JP7741789B2 publication Critical patent/JP7741789B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、配線基板および配線基板の製造方法に関する。 The present invention relates to a wiring board and a method for manufacturing a wiring board.

絶縁層として機能するセラミック層の両面に、電極パッドと導体層とが配置された配線基板が知られている(例えば、特許文献1参照)。特許文献1に記載された配線基板では、セラミック層の一方の面に電極パッドが配置され、セラミック層の他方の面に導体層が配置されている。電極パッドと、導体層とは、セラミック層を貫通するビア導体を介して電気的に接続されている。 A wiring board is known in which electrode pads and conductor layers are arranged on both sides of a ceramic layer that functions as an insulating layer (see, for example, Patent Document 1). In the wiring board described in Patent Document 1, electrode pads are arranged on one side of the ceramic layer, and a conductor layer is arranged on the other side of the ceramic layer. The electrode pads and conductor layer are electrically connected via via conductors that penetrate the ceramic layer.

特開2020-113722号公報Japanese Patent Application Laid-Open No. 2020-113722

特許文献1に記載された配線基板では、デバイスで発生した熱は、セミラック層およびビア導体を介して導体層へと伝わる。ビア導体よりもセラミック層の体積が大きいため、熱は、ビア導体を形成する金属よりも熱伝導性が低いセラミック層を介して主に放熱される。セラミック層の熱伝導性が低いため、電極パッドに搭載されるデバイスから発生する熱を逃しきれず、熱によるデバイスの破壊を防ぐためにデバイスの出力を上げられない場合があった。 In the wiring board described in Patent Document 1, heat generated by the device is transferred to the conductor layer via the semi-lacquered layer and via conductors. Because the ceramic layer has a larger volume than the via conductors, the heat is primarily dissipated through the ceramic layer, which has lower thermal conductivity than the metal that forms the via conductors. Because the ceramic layer has low thermal conductivity, it is not possible to completely dissipate the heat generated by the device mounted on the electrode pad, and in some cases it is not possible to increase the output of the device to prevent it from being destroyed by heat.

本発明は、上述した課題の少なくとも一部を解決するためになされたものであり、電極パッドを介して伝わる熱の放熱性を向上させることを目的とする。 The present invention has been made to solve at least some of the above-mentioned problems, and aims to improve the dissipation of heat transmitted through electrode pads.

本発明は、上述した課題の少なくとも一部を解決するためになされたものであり、以下の形態として実現できる。配線基板であって、平板状の絶縁材料により形成され、厚さ方向に貫通した第1の貫通孔を有する第1の絶縁基板と、前記第1の絶縁基板に直接積層された第2の絶縁基板であって、平板状の絶縁材料により形成され、厚さ方向に貫通した第2の貫通孔を有する第2の絶縁基板と、を備え、前記第1の貫通孔の内部には、金属で形成されたフリップチップパッドが設けられ、前記第2の貫通孔の内部には、金属で形成された半田実装パッドが設けられており、前記半田実装パッドの少なくとも一部は、前記フリップチップパッドと接触していることを特徴とする配線基板。そのほか、本発明は、以下の形態としても実現可能である。
The present invention has been made to solve at least part of the above-mentioned problems, and can be realized in the following form: A wiring board comprising: a first insulating substrate formed of a flat insulating material and having a first through hole penetrating in a thickness direction; and a second insulating substrate directly laminated on the first insulating substrate, the second insulating substrate also formed of a flat insulating material and having a second through hole penetrating in a thickness direction, wherein a flip-chip pad made of metal is provided inside the first through hole, and a solder mounting pad made of metal is provided inside the second through hole, at least a portion of the solder mounting pad is in contact with the flip-chip pad. The present invention can also be realized in the following form.

(1)本発明の一形態によれば、配線基板が提供される。この配線基板は、平板状の絶縁材料により形成され、厚さ方向に貫通した第1の貫通孔を有する第1の絶縁基板と、前記第1の絶縁基板に直接積層された第2の絶縁基板であって、平板状の絶縁材料により形成され、厚さ方向に貫通した第2の貫通孔を有する第2の絶縁基板と、を備え、前記第1の貫通孔の内部には、金属で形成された第1の金属パターンが設けられ、前記第2の貫通孔の内部には、金属で形成された第2の金属パターンが設けられており、前記第2の金属パターンの少なくとも一部は、前記第1の金属パターンと接触している。 (1) According to one aspect of the present invention, a wiring board is provided. This wiring board comprises a first insulating substrate formed from a flat insulating material and having a first through-hole penetrating in the thickness direction; and a second insulating substrate laminated directly on the first insulating substrate, the second insulating substrate also formed from a flat insulating material and having a second through-hole penetrating in the thickness direction. A first metal pattern made of metal is provided inside the first through-hole, and a second metal pattern made of metal is provided inside the second through-hole, with at least a portion of the second metal pattern in contact with the first metal pattern.

この構成によれば、第1の絶縁基板の第1の貫通孔内に形成された第1の金属パターンは、第2の絶縁基板の第2の貫通孔内に形成された第2の金属パターンに、直接的に接触している。そのため、第1の金属パターンで発生した熱は、絶縁材料よりも熱伝導性が高い第2の金属パターンに直接伝わる。これにより、配線基板の放熱性が向上する。この結果、第1の金属パターンまたは第2の金属パターンに搭載されるデバイスの出力を上げることができる。 With this configuration, the first metal pattern formed in the first through-hole of the first insulating substrate is in direct contact with the second metal pattern formed in the second through-hole of the second insulating substrate. As a result, heat generated in the first metal pattern is transferred directly to the second metal pattern, which has higher thermal conductivity than the insulating material. This improves the heat dissipation performance of the wiring board. As a result, the output of the device mounted on the first metal pattern or the second metal pattern can be increased.

(2)上記形態の配線基板において、前記第1の貫通孔は、前記第1の絶縁基板の第1主面と第2主面とを貫通し、前記第2の貫通孔は、前記第2の絶縁基板の第3主面と第4主面とを貫通しており、前記第1の金属パターンに形成され、平面視で前記第1の貫通孔から外部にはみ出して、前記第1の絶縁基板の前記第1主面と前記第2主面とにそれぞれ延びる第1の延伸部、または、前記第2の金属パターンに形成され、平面視で前記第2の貫通孔から外部にはみ出して、前記第2の絶縁基板の前記第3主面と前記第4主面とにそれぞれ延びる第2の延伸部のいずれかを有していてもよい。
この構成によれば、第1の金属パターンに形成された第1の延伸部、または、第2の金属パターンに形成された第2の延伸部のいずれかが形成されている。金属製の第1の金属パターンは、第1の絶縁基板の両面である第1主面および第2主面からはみ出し、かつ、はみ出した部分の面積は第1の貫通孔より大きい。そのため、はみ出した部分が第1の貫通孔に引っかかるため、第1の貫通孔から第1の金属パターンが外れにくい。同じように、第2の金属パターンは、第2の絶縁基板の第3主面および第4主面からはみ出しているため、第2の絶縁基板から外れにくい。すなわち、第1の延伸部と第2の延伸部との少なくとも一方が形成されることにより、第1の金属パターンと第2の金属パターンとの少なくとも一方が、それぞれの絶縁基板から外れないため、配線基板の強度が向上する。
(2) In the wiring board of the above embodiment, the first through hole may penetrate the first and second main surfaces of the first insulating substrate, and the second through hole may penetrate the third and fourth main surfaces of the second insulating substrate. The wiring board may have either a first extension portion formed in the first metal pattern, protruding from the first through hole in a planar view, and extending to the first and second main surfaces of the first insulating substrate, or a second extension portion formed in the second metal pattern, protruding from the second through hole in a planar view, and extending to the third and fourth main surfaces of the second insulating substrate.
According to this configuration, either a first extension portion formed on the first metal pattern or a second extension portion formed on the second metal pattern is formed. The first metal pattern, made of metal, protrudes from the first and second main surfaces, which are both surfaces of the first insulating substrate, and the area of the protruding portion is larger than the first through hole. Therefore, the protruding portion is caught in the first through hole, making it difficult for the first metal pattern to come off the first through hole. Similarly, the second metal pattern protrudes from the third and fourth main surfaces of the second insulating substrate, making it difficult for the second metal pattern to come off the second insulating substrate. In other words, by forming at least one of the first extension portion and the second extension portion, at least one of the first metal pattern and the second metal pattern does not come off the respective insulating substrate, thereby improving the strength of the wiring board.

なお、本発明は、種々の態様で実現することが可能であり、例えば、配線基板、パッケージ、電子部品、およびこれらを備えるシステム等、配線基板の製造方法およびこれらを備えるシステム等の形態で実現できる。 The present invention can be realized in various forms, such as wiring boards, packages, electronic components, and systems including these, as well as methods for manufacturing wiring boards and systems including these.

本発明の実施形態の配線基板の概略斜視図である。1 is a schematic perspective view of a wiring board according to an embodiment of the present invention; 配線基板の分解斜視図である。FIG. フリップチップパッドの拡大断面図である。FIG. 2 is an enlarged cross-sectional view of a flip chip pad. 半田実装パッドの拡大断面図である。FIG. 2 is an enlarged cross-sectional view of a solder mounting pad. 本実施形態の配線基板の製造方法のフローチャートである。3 is a flowchart of a method for manufacturing a wiring board according to the present embodiment. パンチング処理時のアルミナシートの概略断面図である。FIG. 2 is a schematic cross-sectional view of an alumina sheet during punching treatment. フリップチップパッドの埋め込み前のアルミナシートの概略断面図である。FIG. 2 is a schematic cross-sectional view of an alumina sheet before embedding flip chip pads. フリップチップパッドの埋め込み後のアルミナシートの概略断面図である。FIG. 2 is a schematic cross-sectional view of an alumina sheet after embedding flip chip pads. 両面から面押しされているタングステンシートの概略断面図である。FIG. 1 is a schematic cross-sectional view of a tungsten sheet that has been pressed from both sides. 比較例の配線基板の製造方法のフローチャートである。10 is a flowchart of a method for manufacturing a wiring board according to a comparative example.

図1および図2は、本発明の実施形態の配線基板100の説明図である。本実施形態の配線基板100では、第1セラミック基板10に埋め込まれたフリップチップパッド(第1の金属パターン)30と、第2セラミック基板20に埋め込まれた半田実装パッド(第2の金属パターン)40とが直接接触している。そのため、フリップチップパッド30に搭載されたデバイスから発生した熱は、第1セラミック基板10および第2セラミック基板20を介さずに、熱伝導性の高い半田実装パッド40に直接伝わる。この結果、配線基板100の放熱性が向上するため、フリップチップパッド30に搭載されるデバイスの出力を上げることができる。 1 and 2 are explanatory diagrams of a wiring board 100 according to an embodiment of the present invention. In the wiring board 100 of this embodiment, a flip-chip pad (first metal pattern) 30 embedded in the first ceramic substrate 10 is in direct contact with a solder mounting pad (second metal pattern) 40 embedded in the second ceramic substrate 20. As a result, heat generated from a device mounted on the flip-chip pad 30 is transferred directly to the highly thermally conductive solder mounting pad 40 without passing through the first ceramic substrate 10 and the second ceramic substrate 20. As a result, the heat dissipation performance of the wiring board 100 is improved, enabling the output of the device mounted on the flip-chip pad 30 to be increased.

図1には、配線基板100の概略斜視図が示されている。図1では、第1セラミック基板10および第2セラミック基板20の外枠が破線で示され、埋め込まれたフリップチップパッド30および半田実装パッド40の形状が見えるように図示されている。図2には、配線基板100の分解斜視図が示されている。 Figure 1 shows a schematic perspective view of the wiring substrate 100. In Figure 1, the outer frames of the first ceramic substrate 10 and the second ceramic substrate 20 are shown with dashed lines, and the shapes of the embedded flip chip pads 30 and solder mounting pads 40 are visible. Figure 2 shows an exploded perspective view of the wiring substrate 100.

図1,2に示されるように、本実施形態の配線基板100は、第1セラミック基板10と、第2セラミック基板20と、を備えている。第1セラミック基板10は、セラミック材料であるアルミナ(Al23)により形成された平板状の形状を有する。また、第1セラミック基板10には、表面(第1主面)13と、表面13の反対側の裏面(第2主面)14とを貫通する貫通孔(第1の貫通孔)11,12が形成されている。なお、図1および図2に図示されている直交座標系CSは、矩形状の表面13および裏面14を構成する2辺に平行なX軸およびY軸と、表面13および裏面14に直交する方向に平行なZ軸とで構成されている。図1,2に示される直交座標系CSは、図3以降で図中に示される直交座標系CSと対応している。 As shown in FIGS. 1 and 2 , a wiring board 100 of this embodiment includes a first ceramic substrate 10 and a second ceramic substrate 20. The first ceramic substrate 10 has a flat plate shape and is made of a ceramic material, alumina (Al 2 O 3 ). The first ceramic substrate 10 has through holes (first through holes) 11 and 12 formed therein, penetrating a front surface (first main surface) 13 and a back surface (second main surface) 14 opposite the front surface 13. The Cartesian coordinate system CS shown in FIGS. 1 and 2 is composed of an X-axis and a Y-axis parallel to two sides of the rectangular front surface 13 and back surface 14, and a Z-axis parallel to a direction perpendicular to the front surface 13 and back surface 14. The Cartesian coordinate system CS shown in FIGS. 1 and 2 corresponds to the Cartesian coordinate system CS shown in FIGS. 3 and subsequent figures.

図2に示されるように、貫通孔11と、貫通孔12とのそれぞれは、表面13から裏面14へと、一定の断面積でZ軸方向(厚さ方向)に貫通している所定の形状を有する。本実施形態では、貫通孔11と、貫通孔12とは繋がらない別々の孔として形成されている。 As shown in FIG. 2, through hole 11 and through hole 12 each have a predetermined shape that penetrates in the Z-axis direction (thickness direction) with a constant cross-sectional area from front surface 13 to back surface 14. In this embodiment, through hole 11 and through hole 12 are formed as separate holes that are not connected to each other.

フリップチップパッド30は、W,Mo,Ag,Cuといった金属により形成されている。図1に示されるように、フリップチップパッド30は、第1セラミック基板10の貫通孔11,12の内部に配置されている。フリップチップパッド30は、図2に示されるように、繋がっていない別々の第1パッド31と、第2パッド32とを有している。第1パッド31は、第1セラミック基板10の貫通孔11内において、貫通孔11と同じ形状を有している。一方で、第1パッド31の一部は、厚さ方向において貫通孔11からはみ出している。 The flip chip pad 30 is formed from a metal such as W, Mo, Ag, or Cu. As shown in FIG. 1, the flip chip pad 30 is disposed inside the through holes 11 and 12 of the first ceramic substrate 10. As shown in FIG. 2, the flip chip pad 30 has a first pad 31 and a second pad 32 that are separate and unconnected. The first pad 31 is located within the through hole 11 of the first ceramic substrate 10 and has the same shape as the through hole 11. However, a portion of the first pad 31 protrudes from the through hole 11 in the thickness direction.

図3は、貫通孔11からはみ出している第1パッド31の説明図である。図3には、第1セラミック基板10および第1パッド31のZX平面の一部における概略断面の拡大図が示されている。図3に示されるように、第1パッド31は、貫通孔11内に位置する充填部31Aと、貫通孔11から厚さ方向にはみ出した部分である延伸部(第1の延伸部)31B,31Cと、を備えている。延伸部31Bは、厚さ方向から見た平面視でXY平面に沿って貫通孔11から外部にはみ出して第1セラミック基板10の表面13に延びている。同じように、延伸部31Cは、平面視でXY平面に沿って貫通孔11からはみ出して第1セラミック基板10の裏面14に伸びている。換言すると、第1パッド31は、貫通孔11から外部にはみ出して、第1セラミック基板10の表面13と裏面14とのそれぞれに延びている。なお、本実施形態の平面視とは、平板状のセラミック基板10,20を厚さ方向に沿って見た場合であり、見る方向が異なれば側面視などの表現が用いられる。 Figure 3 is an explanatory diagram of a first pad 31 protruding from a through hole 11. Figure 3 shows an enlarged schematic cross-section of a portion of the first ceramic substrate 10 and the first pad 31 in the ZX plane. As shown in Figure 3, the first pad 31 includes a filling portion 31A located within the through hole 11 and extension portions (first extension portions) 31B and 31C that extend from the through hole 11 in the thickness direction. The extension portion 31B extends from the through hole 11 to the front surface 13 of the first ceramic substrate 10 along the XY plane in a plan view from the thickness direction. Similarly, the extension portion 31C protrudes from the through hole 11 to the rear surface 14 of the first ceramic substrate 10 along the XY plane in a plan view. In other words, the first pad 31 protrudes from the through hole 11 to the front surface 13 and rear surface 14 of the first ceramic substrate 10. In this embodiment, a plan view refers to a view of the flat ceramic substrates 10 and 20 along the thickness direction; if the view direction is different, expressions such as a side view are used.

図1,2に示されるように、第2パッド32は、第1セラミック基板10の貫通孔12内において、貫通孔12と同じ形状を有している。一方で、第2パッド32の一部は、図3に示される第1パッド31と同じように、貫通孔12から外部にはみ出して、第1セラミック基板10の表面13と裏面14とのそれぞれに延びている。 As shown in Figures 1 and 2, the second pad 32 has the same shape as the through hole 12 within the through hole 12 of the first ceramic substrate 10. However, like the first pad 31 shown in Figure 3, a portion of the second pad 32 protrudes from the through hole 12 and extends to both the front surface 13 and the back surface 14 of the first ceramic substrate 10.

第2セラミック基板20は、セラミック材料であるアルミナにより形成された平板状の形状を有する。また、第2セラミック基板20には、図2に示されるように、表面(第3主面)23と、表面23の反対側の裏面(第4主面)24とを貫通する貫通孔(第2の貫通孔)21,22が形成されている。図2に示されるように、貫通孔21と、貫通孔22とのそれぞれは、表面23から裏面24へと、一定の断面積でZ軸方向(厚さ方向)に貫通している所定の形状を有する。本実施形態では、貫通孔21と、貫通孔22とは繋がらないように形成されている。 The second ceramic substrate 20 has a flat plate shape and is made of alumina, a ceramic material. Furthermore, as shown in FIG. 2, the second ceramic substrate 20 has through holes (second through holes) 21, 22 formed therein, penetrating a front surface (third main surface) 23 and a back surface (fourth main surface) 24 opposite the front surface 23. As shown in FIG. 2, each of the through holes 21 and 22 has a predetermined shape that penetrates from the front surface 23 to the back surface 24 in the Z-axis direction (thickness direction) with a constant cross-sectional area. In this embodiment, the through holes 21 and 22 are formed so as not to be connected.

半田実装パッド40は、W,Mo,Ag,Cuといった金属により形成されている。図1に示されるように、半田実装パッド40は、第2セラミック基板20の貫通孔21,22の内部に配置されている。図2に示されるように、半田実装パッド40は、繋がっていない別々の第1パッド41と、第2パッド42とを有している。第1パッド41は、第2セラミック基板20の貫通孔21内において、貫通孔21と同じ形状を有している。 The solder mounting pad 40 is formed from a metal such as W, Mo, Ag, or Cu. As shown in FIG. 1, the solder mounting pad 40 is disposed inside the through holes 21 and 22 of the second ceramic substrate 20. As shown in FIG. 2, the solder mounting pad 40 has a first pad 41 and a second pad 42 that are separate and unconnected. The first pad 41 has the same shape as the through hole 21 within the through hole 21 of the second ceramic substrate 20.

図4は、貫通孔21からはみ出している第1パッド41の説明図である。図4には、図3と同じように、第2セラミック基板20および第1パッド41のZX平面の一部における概略断面の拡大図が示されている。図4に示されるように、第1パッド41は、貫通孔21内に位置する充填部41Aと、貫通孔21から厚さ方向にはみ出した部分である延伸部(第2の延伸部)41B,41Cと、を備えている。延伸部41Bは、平面視でXY平面に沿って貫通孔21から外部にはみ出して第1セラミック基板20の表面23に延びている。同じように、延伸部41Cは、平面視でXY平面に沿って貫通孔21からはみ出して第2セラミック基板20の裏面24に伸びている。換言すると、第1パッド41は、貫通孔21から外部にはみ出して、第1セラミック基板20の表面23と裏面24とのそれぞれに延びている。 Figure 4 is an explanatory diagram of a first pad 41 protruding from a through hole 21. Similar to Figure 3, Figure 4 shows an enlarged schematic cross-sectional view of a portion of the second ceramic substrate 20 and first pad 41 in the ZX plane. As shown in Figure 4, the first pad 41 includes a filling portion 41A located within the through hole 21 and extension portions (second extension portions) 41B and 41C that extend from the through hole 21 in the thickness direction. The extension portion 41B extends from the through hole 21 to the outside along the XY plane in a plan view, and onto the front surface 23 of the first ceramic substrate 20. Similarly, the extension portion 41C protrudes from the through hole 21 to the rear surface 24 of the second ceramic substrate 20 along the XY plane in a plan view. In other words, the first pad 41 protrudes from the through hole 21 to the outside and extends onto both the front surface 23 and the rear surface 24 of the first ceramic substrate 20.

半田実装パッド40の第1パッド41の表面43の一部には、図2のハッチングした領域で示される絶縁層50が形成されている。絶縁層50は、絶縁体で形成されている。 An insulating layer 50, shown as the hatched area in Figure 2, is formed on part of the surface 43 of the first pad 41 of the solder mounting pad 40. The insulating layer 50 is made of an insulator.

半田実装パッド40の第2パッド42は、第2セラミック基板20の貫通孔22内において、貫通孔22と同じ形状を有している。一方で、第2パッド42の一部は、図4に示される第2セラミック基板20の第1パッド41と同じように、貫通孔22から外部にはみ出して、第2セラミック基板20の表面23と裏面24とのそれぞれに延びている。 The second pad 42 of the solder mounting pad 40 is located within the through hole 22 of the second ceramic substrate 20 and has the same shape as the through hole 22. However, a portion of the second pad 42 protrudes from the through hole 22 and extends to both the front surface 23 and the back surface 24 of the second ceramic substrate 20, similar to the first pad 41 of the second ceramic substrate 20 shown in FIG. 4 .

貫通孔11,12内にフリップチップパッド30が設けられた第1セラミック基板10と、貫通孔21,22内に半田実装パッド40が設けられた第2セラミック基板20とが、図1に示されるように積層されると、フリップチップパッド30の裏面33,34と、半田実装パッド40の表面43,44との大部分が接触する。なお、半田実装パッド40の第1パッド41の表面43のうち、絶縁層50が形成されている部分では、フリップチップパッド30と、半田実装パッド40とは、絶縁層50を介しているため、直接的には接触していない。 When a first ceramic substrate 10 having flip chip pads 30 provided in through holes 11 and 12 and a second ceramic substrate 20 having solder mounting pads 40 provided in through holes 21 and 22 are stacked as shown in FIG. 1, the back surfaces 33 and 34 of the flip chip pads 30 come into contact with the majority of the surfaces 43 and 44 of the solder mounting pads 40. Note that in the portion of the surface 43 of the first pad 41 of the solder mounting pad 40 where the insulating layer 50 is formed, the flip chip pads 30 and the solder mounting pad 40 do not come into direct contact due to the insulating layer 50 interposed therebetween.

以上のように、本実施形態の配線基板100では、第1セラミック基板10は、セラミックにより形成された平板状の形状を有する。図1に示されるように、フリップチップパッド30は、第1セラミック基板10の貫通孔11,12の内部に配置されている。第2セラミック基板20は、セラミックにより形成された平板状の形状を有する。図1に示されるように、半田実装パッド40は、第2セラミック基板20の貫通孔21,22の内部に配置されている。本実施形態の配線基板100では、第1セラミック基板10の貫通孔11,12内に配置されたフリップチップパッド30は、第2セラミック基板20の貫通孔21,22内に配置された半田実装パッド40に、直接的に接触している。そのため、フリップチップパッド30で発生した熱は、セラミック基板10,20よりも熱伝導性が高い半田実装パッド40に直接伝わる。これにより、配線基板100の放熱性が向上する。この結果、フリップチップパッド30に搭載されるデバイスの出力を上げることができる。特に出力上昇に伴う発熱の大きいLED(light-emitting diode)をデバイスとして用いて、LEDの出力を上昇させることができる。 As described above, in the wiring board 100 of this embodiment, the first ceramic substrate 10 has a flat, ceramic-plate shape. As shown in FIG. 1, the flip-chip pads 30 are disposed inside the through-holes 11 and 12 of the first ceramic substrate 10. The second ceramic substrate 20 has a flat, ceramic-plate shape. As shown in FIG. 1, the solder mounting pads 40 are disposed inside the through-holes 21 and 22 of the second ceramic substrate 20. In the wiring board 100 of this embodiment, the flip-chip pads 30 disposed inside the through-holes 11 and 12 of the first ceramic substrate 10 are in direct contact with the solder mounting pads 40 disposed inside the through-holes 21 and 22 of the second ceramic substrate 20. Therefore, heat generated in the flip-chip pads 30 is directly transferred to the solder mounting pads 40, which have higher thermal conductivity than the ceramic substrates 10 and 20. This improves the heat dissipation of the wiring board 100. As a result, the output of the device mounted on the flip-chip pads 30 can be increased. In particular, LEDs (light-emitting diodes), which generate a lot of heat as their output increases, can be used as devices to increase the output of the LEDs.

また、本実施形態のフリップチップパッド30の第1パッド31では、図3に示されるように、延伸部31B,31Cが、貫通孔11から外部にはみ出して、第1セラミック基板10の表面13と裏面14とのそれぞれに延びている。同じように、半田実装パッド40の第1パッド41の延伸部41B,41C(図4)は、貫通孔22から外部にはみ出して、第2セラミック基板20の表面23と裏面24とのそれぞれに延びている。すなわち、本実施形態では、フリップチップパッド30の第1パッド31および第2パッド32は、第1セラミック基板10の両面である表面13および裏面14からはみ出し、かつ、はみ出した部分のそれぞれの面積は貫通孔11,12より大きい。そのため、それぞれはみ出した部分が貫通孔11,12に引っかかるため、貫通孔11,12からフリップチップパッド30が外れにくい。同じように、半田実装パッド40は、第2セラミック基板20の表面23および裏面24からはみ出しているため、第2セラミック基板20から外れにくい。すなわち、フリップチップパッド30および半田実装パッド40が、それぞれのセラミック基板10,20から外れないため、配線基板100の強度が向上する。 Furthermore, as shown in FIG. 3, in the first pad 31 of the flip chip pad 30 of this embodiment, the extensions 31B and 31C protrude outward from the through hole 11 and extend onto the front surface 13 and back surface 14 of the first ceramic substrate 10, respectively. Similarly, the extensions 41B and 41C (FIG. 4) of the first pad 41 of the solder mounting pad 40 protrude outward from the through hole 22 and extend onto the front surface 23 and back surface 24 of the second ceramic substrate 20, respectively. That is, in this embodiment, the first pad 31 and the second pad 32 of the flip chip pad 30 protrude outward from the front surface 13 and back surface 14, which are both surfaces of the first ceramic substrate 10, and the area of each of the protruding portions is larger than the through holes 11 and 12. Therefore, the protruding portions are caught in the through holes 11 and 12, making it difficult for the flip chip pad 30 to come off the through holes 11 and 12. Similarly, the solder mounting pads 40 protrude from the front surface 23 and back surface 24 of the second ceramic substrate 20, and therefore are less likely to come off the second ceramic substrate 20. In other words, the flip chip pads 30 and the solder mounting pads 40 do not come off their respective ceramic substrates 10, 20, improving the strength of the wiring substrate 100.

図5は、本実施形態の配線基板100の製造方法のフローチャートである。図5に示される配線基板100の製造フローでは、第1セラミック基板10の基となるアルミナシートを、所定のシート枠に貼り付ける(ステップS1)。本実施形態のアルミナシートの厚さは、約200nmである。シート枠に貼り付けられたアルミナシートに対して、パンチングにより所定形状の貫通孔11,12およびスルーホール(Through Hole:TH)を形成する(ステップS2)。形成された貫通孔11,12に、フリップチップパッド30を埋め込む(ステップS3)。なお、本明細書でいうスルーホールは、電子部品用のスルーホールを指す。 Figure 5 is a flowchart of a method for manufacturing the wiring board 100 of this embodiment. In the manufacturing flow for the wiring board 100 shown in Figure 5, an alumina sheet that serves as the base of the first ceramic substrate 10 is attached to a predetermined sheet frame (Step S1). The thickness of the alumina sheet in this embodiment is approximately 200 nm. Through holes 11, 12 and through holes (TH) of predetermined shapes are formed in the alumina sheet attached to the sheet frame by punching (Step S2). Flip chip pads 30 are embedded in the formed through holes 11, 12 (Step S3). Note that the term "through hole" used in this specification refers to a through hole for an electronic component.

図6から図9までの各図は、貫通孔11,12の形成と、フリップチップパッド30の埋め込みとの説明図である。図6~9には、配線基板100の製造時の概略断面図が示されている。図6には、図5のステップS2のパンチングの処理時の断面が示されている。図6に示されるように、シート枠FRに貼り付けられたアルミナシートSAは、中型F2および下型F3に直接的または間接的に固定される。アルミナシートSAには、パンチである上型F1により所定形状に打ち抜かれた貫通孔11,12およびスルーホールが形成される。 Figures 6 through 9 are explanatory diagrams illustrating the formation of through holes 11 and 12 and the embedding of flip chip pads 30. Figures 6 through 9 show schematic cross-sectional views of the wiring substrate 100 during its manufacture. Figure 6 shows a cross-section during the punching process of step S2 in Figure 5. As shown in Figure 6, the alumina sheet SA attached to the sheet frame FR is fixed directly or indirectly to the middle die F2 and lower die F3. The alumina sheet SA has through holes 11 and 12 and through-holes punched into a predetermined shape by the upper die F1, which is a punch.

図7,8に示されるように、アルミナシートSAに貫通孔11,12およびスルーホールが形成されると、上型F1がリール状のタングステンシートSCを貫通孔11,12と同形状に打ち抜く。本実施形態のタングステンシートSCの厚さは、アルミナシートSAの厚さよりも約0.1mm厚い。図8に示されるように、打ち抜かれたタングステンシートSC1は、アルミナシートSAの貫通孔11,12に埋め込まれる。本実施形態では、タングステンシートSC1は、貫通孔11,12の深さの半分程度まで埋め込まれた後、図9に示されるように、面押し板F4,F5により厚さ方向の両面から面押しされる。タングステンシートSCの厚さがアルミナシートSAの厚さよりも大きいため、タングステンシートSC1の一部は、貫通孔11,12からはみ出して、リベット状にアルミナシートSAの両面に延びている。 As shown in Figures 7 and 8, once the through holes 11 and 12 and through-holes are formed in the alumina sheet SA, the upper die F1 punches out a reel-shaped tungsten sheet SC into the same shape as the through holes 11 and 12. In this embodiment, the thickness of the tungsten sheet SC is approximately 0.1 mm thicker than the thickness of the alumina sheet SA. As shown in Figure 8, the punched tungsten sheet SC1 is embedded in the through holes 11 and 12 of the alumina sheet SA. In this embodiment, the tungsten sheet SC1 is embedded to about half the depth of the through holes 11 and 12, and then, as shown in Figure 9, is pressed from both sides in the thickness direction by pressing plates F4 and F5. Because the thickness of the tungsten sheet SC is greater than the thickness of the alumina sheet SA, portions of the tungsten sheet SC1 protrude from the through holes 11 and 12 and extend to both sides of the alumina sheet SA in a rivet-like manner.

図5のステップS3の処理が行われると、アルミナシートSAにおいてタングステンシートSC1が埋め込まれていない残りのスルーホールに、スクリーン印刷を用いたスルーホール印刷(TH印刷)が行われる(ステップS4)。次に、埋め込まれたタングステンシートSC1の一部の表面に絶縁層50を形成するための絶縁ペーストが印刷される(ステップS5)。なお、本実施形態では、フリップチップパッド30には絶縁ペーストが印刷されずに、半田実装パッド40の一部に絶縁ペーストが印刷される。上述のパンチングの処理(ステップS2)は、第1貫通孔形成工程および第2貫通孔形成工程に相当する。また、パッド埋め込みの処理(ステップS3)は、第1埋込工程および第2埋込工程に相当する。 After step S3 in FIG. 5 is completed, the remaining through-holes in the alumina sheet SA that are not filled with the tungsten sheet SC1 are screen-printed (thread-hole printing) (step S4). Next, an insulating paste is printed on the surface of a portion of the filled tungsten sheet SC1 to form an insulating layer 50 (step S5). In this embodiment, the insulating paste is not printed on the flip-chip pads 30, but is printed on portions of the solder mounting pads 40. The punching process (step S2) described above corresponds to the first through-hole formation process and the second through-hole formation process. The pad filling process (step S3) corresponds to the first filling process and the second filling process.

上記のステップS1~S5までの処理は、第2セラミック基板20と半田実装パッド40との製造時の処理と同じである。その後、焼成前の第1セラミック基板10と、焼成前の第2セラミック基板20とが積層される積層工程が行われる(ステップS6)。積層工程では、第1セラミック基板10の元となるアルミナシートSAに埋め込まれたタングステンシートSC1と、第2セラミック基板20の元となるアルミナシートに埋め込まれたタングステンシートとが接触するように、2つのタングステンシートが積層される。 The above steps S1 to S5 are the same as those used to manufacture the second ceramic substrate 20 and solder mounting pad 40. This is followed by a lamination process in which the pre-fired first ceramic substrate 10 and the pre-fired second ceramic substrate 20 are stacked together (step S6). In this lamination process, two tungsten sheets are stacked so that the tungsten sheet SC1 embedded in the alumina sheet SA that forms the first ceramic substrate 10 comes into contact with the tungsten sheet embedded in the alumina sheet that forms the second ceramic substrate 20.

積層後の積層体は、完成後の配線基板100の形状となるように、外形が切断される(ステップS7)。次に、所定の温度および所定の時間で積層体の焼成が行われる(ステップS8)。焼成により、積層体内の樹脂成分が抜けて、配線基板100が製造される。 After lamination, the laminate is cut to the shape of the completed wiring board 100 (step S7). Next, the laminate is baked at a predetermined temperature for a predetermined time (step S8). Baking removes the resin components from the laminate, completing the wiring board 100.

図10は、比較例の配線基板の製造方法のフローチャートである。図10に示される比較例の配線基板の製造フローでは、図5に示される上記実施形態の製造フローに対して、ステップS5の処理がなく、ステップS2,S3,S4の代わりにステップS2x,3x,4xが行われる。そのため、比較例の製造フローでは、上記実施形態の製造フローと異なる処理について説明し、同じ処理についての説明を省略する。 Figure 10 is a flowchart of a method for manufacturing a wiring board according to a comparative example. In the manufacturing flow for a wiring board according to the comparative example shown in Figure 10, step S5 is not included in the manufacturing flow for the above embodiment shown in Figure 5, and steps S2x, S3x, and S4 are replaced by steps S2x, S3x, and S4. Therefore, in the manufacturing flow for the comparative example, only the processes that differ from those in the manufacturing flow for the above embodiment will be described, and the same processes will not be described again.

図10に示されるように、アルミナシートをシート枠に貼り付けた後に(ステップS1)、パンチングにより、所定形状のビアおよびスルーホールを形成する(ステップS2x)。比較例では、実施形態の貫通孔11,12の代わりに、セラミック基板を貫通するビアが形成される。その後、形成されたビアに対してメタルペーストで穴埋めする(ステップS3x)。メタルペーストの穴埋めの処理では、穴埋めに用いられるメタルシートが、アルミナシートにゼロギャップで配置されて加圧される。穴埋め後にメタルシートがアルミナシートから剥がされる。なお、焼成後のメタルペーストが、配線基板におけるビア導体として機能する。 As shown in FIG. 10, after attaching an alumina sheet to a sheet frame (step S1), vias and through-holes of a predetermined shape are formed by punching (step S2x). In the comparative example, vias that penetrate the ceramic substrate are formed instead of the through holes 11 and 12 of the embodiment. The formed vias are then filled with metal paste (step S3x). In the metal paste filling process, the metal sheet used for filling is placed on the alumina sheet with zero gap and pressurized. After filling, the metal sheet is peeled off from the alumina sheet. Note that the fired metal paste functions as a via conductor in the wiring board.

次に、パターン印刷およびスルーホール印刷が行われる。比較例では、実施形態のスルーホール印刷(図5のステップS4)と同時に、所定の導体パターンを印刷するパターン印刷が行われる。比較例では、パターン印刷によりアルミナシートの表層における必要な部分にのみ導体パターンが印刷やメッキにより形成されるため、実施形態の絶縁ペーストの印刷(図5のステップS5)が行われない。 Next, pattern printing and through-hole printing are performed. In the comparative example, pattern printing, which prints a predetermined conductor pattern, is performed simultaneously with the through-hole printing of the embodiment (step S4 in Figure 5). In the comparative example, the conductor pattern is formed by printing or plating only on the necessary parts of the surface layer of the alumina sheet, so the printing of insulating paste of the embodiment (step S5 in Figure 5) is not performed.

以上のように、本実施形態の配線基板100の製造方法では、比較例の製造方法と比較して、製造された配線基板100の金属製のフリップチップパッド30と、金属製の半田実装パッド40とが直接接触しているため、配線基板100の放熱性が向上する。また、本実施形態では、フリップチップパッド30が第1セラミック基板10に埋め込まれることにより、フリップチップパッド30の表面の凹凸が解消されて平坦性が向上する。これにより、Au-Au接合などのフリップチップパッド30上への実装条件のウィンドウ(接合面積)が狭い電子装置のアッセンブリでも、フリップチップパッド30に対して安定して実装できる。また、本実施形態の製造方法では、比較例と異なりビアを製造しなくてもよいため、ビア形成のためのパンチング(図10のステップS2x)によリ発生する複数のシートクズを低減できる。また、ビア形成のために比較例で行われていたメタルペーストの穴埋め時(図10のステップS3x)の加圧およびメタルシートの剥がしによるアルミナシートの変形が、本実施形態の配線基板100では発生しない。 As described above, the manufacturing method for the wiring board 100 of this embodiment, compared to the manufacturing method of the comparative example, provides direct contact between the metal flip-chip pads 30 and the metal solder mounting pads 40 of the manufactured wiring board 100, thereby improving the heat dissipation of the wiring board 100. Furthermore, in this embodiment, the flip-chip pads 30 are embedded in the first ceramic substrate 10, eliminating surface irregularities on the flip-chip pads 30 and improving flatness. This allows for stable mounting to the flip-chip pads 30, even in electronic device assemblies with a narrow window (bonding area) for mounting conditions on the flip-chip pads 30, such as Au-Au bonding. Furthermore, unlike the comparative example, the manufacturing method of this embodiment does not require vias, thereby reducing the multiple sheet scraps generated by punching for via formation (step S2x in Figure 10). Furthermore, the alumina sheet deformation caused by pressure application and metal sheet peeling during the metal paste filling process (step S3x in Figure 10) performed in the comparative example does not occur in the wiring board 100 of this embodiment.

<本実施形態の変形例>
本発明は上記の実施形態に限られるものではなく、その要旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば次のような変形も可能である。
<Modification of this embodiment>
The present invention is not limited to the above-described embodiment, and can be embodied in various forms without departing from the spirit of the invention. For example, the following modifications are also possible.

<変形例1>
上記実施形態における配線基板100の一例および配線基板100の製造方法は、一例であって変形可能である。第1セラミック基板10に形成された貫通孔11,12および第2セラミック基板20に形成された貫通孔21,22の形状については、配線基板100や配線基板100を備える電子部品の設計に応じて決定されてもよい。絶縁層50が形成される範囲についても、設計に応じて適宜決定されてもよい。
<Modification 1>
The example of wiring substrate 100 and the manufacturing method of wiring substrate 100 in the above embodiment are merely examples and can be modified. The shapes of through holes 11, 12 formed in first ceramic substrate 10 and through holes 21, 22 formed in second ceramic substrate 20 may be determined according to the design of wiring substrate 100 or an electronic component including wiring substrate 100. The area where insulating layer 50 is formed may also be determined appropriately according to the design.

第1セラミック基板10および第2セラミック基板20は、アルミナ以外の絶縁材料で形成されてもよい。フリップチップパッド30および半田実装パッド40は、金属で形成された金属パターンであればよく、例えば、ヒートシンクなどであってもよい。フリップチップパッド30や半田実装パッド40は、Al,Au,Pt,Ti,Cu,Pd,Rh,Ni,W,Mo,Cr,Ag等の金属またはこれらの合金で形成されていてもよい。 The first ceramic substrate 10 and the second ceramic substrate 20 may be formed from an insulating material other than alumina. The flip chip pad 30 and the solder mounting pad 40 may be any metal pattern formed from a metal, such as a heat sink. The flip chip pad 30 and the solder mounting pad 40 may be formed from metals such as Al, Au, Pt, Ti, Cu, Pd, Rh, Ni, W, Mo, Cr, Ag, etc., or alloys of these metals.

本実施形態の配線基板100では、第1セラミック基板10と、第2セラミック基板20との2つの基板が積層されていたが、3層以上の基板が積層されてもよい。フリップチップパッド30および半田実装パッド40は、それぞれ繋がっていない2つのパッドで構成されていたが、1つの電極パッドで構成されていてもよいし、3つ以上の電極パッドで構成されていてもよい。第1セラミック基板10に形成された1つの貫通孔11に対して、例えば、複数の電極パッドや金属パターンが埋め込まれてもよい。フリップチップパッド30と半田実装パッド40との少なくとも一方が、セラミック基板の表面にはみ出したリベット状の形状でなくてもよく、貫通孔の内部に収まりきっていてもよい。すなわち、フリップチップパッド30は、延伸部31B,31C(図3)を有していなくてもよいし、半田実装パッド40は、延伸部41B,41C(図4)を有していなくてもよい。この場合に、焼成前のタングステンシートSCの厚さは、アルミナシートSAと同じ厚さであってもよい。アルミナシートSAおよびタングステンシートSCの厚さは、上記実施形態と異なり、200nm未満であってもよいし、200nmよりも厚くてもよい。 While the wiring board 100 of this embodiment includes two stacked substrates, the first ceramic substrate 10 and the second ceramic substrate 20, three or more stacked substrates may be used. While the flip chip pad 30 and the solder mounting pad 40 each consist of two unconnected pads, they may instead consist of a single electrode pad or three or more electrode pads. For example, multiple electrode pads or metal patterns may be embedded in a single through-hole 11 formed in the first ceramic substrate 10. At least one of the flip chip pad 30 and the solder mounting pad 40 may not have a rivet-like shape that protrudes from the surface of the ceramic substrate, but may instead be completely contained within the through-hole. That is, the flip chip pad 30 may not have extensions 31B and 31C (Figure 3), and the solder mounting pad 40 may not have extensions 41B and 41C (Figure 4). In this case, the thickness of the tungsten sheet SC before firing may be the same as the thickness of the alumina sheet SA. Unlike the above embodiment, the thickness of the alumina sheet SA and tungsten sheet SC may be less than 200 nm or greater than 200 nm.

図5に示される配線基板100の製造方法は、一例であって、パンチング処理(ステップS2)と、パッド埋め込み処理(ステップS3)と、積層工程(ステップS6)とを備える範囲で変形可能である。例えば、絶縁ペーストの印刷処理(ステップS5)が行われずに、配線基板100に絶縁層50が形成されなくてもよい。 The manufacturing method for the wiring substrate 100 shown in FIG. 5 is one example and can be modified as long as it includes the punching process (step S2), the pad embedding process (step S3), and the lamination process (step S6). For example, the insulating paste printing process (step S5) may not be performed, and the insulating layer 50 may not be formed on the wiring substrate 100.

以上、実施形態、変形例に基づき本態様について説明してきたが、上記した態様の実施の形態は、本態様の理解を容易にするためのものであり、本態様を限定するものではない。本態様は、その趣旨並びに特許請求の範囲を逸脱することなく、変更、改良され得ると共に、本態様にはその等価物が含まれる。また、その技術的特徴が本明細書中に必須なものとして説明されていなければ、適宜、削除することができる。 This aspect has been described above based on embodiments and variations, but the above-described embodiments are intended to facilitate understanding of this aspect and are not intended to limit this aspect. This aspect may be modified or improved without departing from its spirit or the scope of the claims, and equivalents are included in this aspect. Furthermore, if a technical feature is not described as essential in this specification, it may be deleted as appropriate.

本発明は、以下の形態としても実現することが可能である。
[適用例1]
配線基板であって、
平板状の絶縁材料により形成され、厚さ方向に貫通した第1の貫通孔を有する第1の絶縁基板と、
前記第1の絶縁基板に直接積層された第2の絶縁基板であって、平板状の絶縁材料により形成され、厚さ方向に貫通した第2の貫通孔を有する第2の絶縁基板と、
を備え、
前記第1の貫通孔の内部には、金属で形成された第1の金属パターンが設けられ、
前記第2の貫通孔の内部には、金属で形成された第2の金属パターンが設けられており、
前記第2の金属パターンの少なくとも一部は、前記第1の金属パターンと接触していることを特徴とする配線基板。
[適用例2]
適用例1に記載の配線基板であって、
前記第1の貫通孔は、前記第1の絶縁基板の第1主面と第2主面とを貫通し、
前記第2の貫通孔は、前記第2の絶縁基板の第3主面と第4主面とを貫通しており、
前記第1の金属パターンに形成され、平面視で前記第1の貫通孔から外部にはみ出して、前記第1の絶縁基板の前記第1主面と前記第2主面とにそれぞれ延びる第1の延伸部、または、
前記第2の金属パターンに形成され、平面視で前記第2の貫通孔から外部にはみ出して、前記第2の絶縁基板の前記第3主面と前記第4主面とにそれぞれ延びる第2の延伸部のいずれかを有していることを特徴とする配線基板。
[適用例3]
配線基板の製造方法であって、
平板状の絶縁材料により形成された第1の絶縁基板に対して、厚さ方向に貫通する第1の貫通孔を形成する第1貫通孔形成工程と、
前記第1の貫通孔の内部に、金属で形成された第1の金属パターンを埋め込む第1埋込工程と、
平板状の絶縁材料により形成された第2の絶縁基板に対して、厚さ方向に貫通する第2の貫通孔を形成する第2貫通孔形成工程と、
前記第2の貫通孔の内部に、金属で形成された第2の金属パターンを埋め込む第2埋込工程と、
前記第2の金属パターンとの少なくとも一部が前記第1の金属パターンと接触するように、前記第1の絶縁基板と前記第2の絶縁基板とを積層する積層工程と、
を備えることを特徴とする配線基板の製造方法。
The present invention can also be realized in the following forms.
[Application Example 1]
A wiring board,
a first insulating substrate formed of a flat insulating material and having a first through-hole penetrating in a thickness direction;
a second insulating substrate directly laminated on the first insulating substrate, the second insulating substrate being made of a flat insulating material and having a second through-hole penetrating in a thickness direction;
Equipped with
a first metal pattern formed of a metal is provided inside the first through hole;
a second metal pattern formed of a metal is provided inside the second through hole;
A wiring board, wherein at least a portion of the second metal pattern is in contact with the first metal pattern.
[Application Example 2]
The wiring board according to Application Example 1,
the first through-hole penetrates through a first main surface and a second main surface of the first insulating substrate;
the second through hole penetrates through a third main surface and a fourth main surface of the second insulating substrate,
a first extension portion formed on the first metal pattern, protruding from the first through hole in a plan view and extending to each of the first main surface and the second main surface of the first insulating substrate; or
A wiring board characterized by having either a second extension portion formed on the second metal pattern, protruding out of the second through hole in a planar view, and extending to each of the third main surface and the fourth main surface of the second insulating substrate.
[Application Example 3]
A method for manufacturing a wiring substrate,
a first through-hole forming step of forming a first through-hole penetrating a first insulating substrate formed of a flat insulating material in a thickness direction;
a first embedding step of embedding a first metal pattern made of metal into the first through hole;
a second through-hole forming step of forming a second through-hole penetrating a second insulating substrate formed of a flat insulating material in a thickness direction;
a second embedding step of embedding a second metal pattern made of metal into the second through hole;
a lamination step of laminating the first insulating substrate and the second insulating substrate so that at least a portion of the second metal pattern is in contact with the first metal pattern;
A method for manufacturing a wiring board, comprising:

10…第1セラミック基板(第1の絶縁基板)
11,12…貫通孔(第1の貫通孔)
13…第1セラミック基板の表面(第1主面)
14…第1セラミック基板の裏面(第2主面)
20…第2セラミック基板(第2の絶縁基板)
21,22…貫通孔(第2の貫通孔)
23…第2セラミック基板の表面(第3主面)
24…第2セラミック基板の裏面(第4主面)
30…フリップチップパッド(第1の金属パターン)
31…フリップチップパッドの第1パッド
31A…充填部
31B…延伸部(第1の延伸部)
31C…延伸部(第1の延伸部)
32…フリップチップパッドの第2パッド
33…フリップチップパッドの裏面
40…半田実装パッド(第2の金属パターン)
41…半田実装パッドの第1パッド
41A…充填部
41B…延伸部(第2の延伸部)
41C…延伸部(第2の延伸部)
42…半田実装パッドの第2パッド
43…半田実装パッドの表面
50…絶縁層
100…配線基板
CS…直交座標系
F1…上型
F2…中型
F3…下型
F4,F5…面押し板
FR…シート枠
SA…アルミナシート
SC,SC1…タングステンシート
10...First ceramic substrate (first insulating substrate)
11, 12...through holes (first through holes)
13... Surface (first main surface) of first ceramic substrate
14... Back surface (second main surface) of first ceramic substrate
20...Second ceramic substrate (second insulating substrate)
21, 22...through holes (second through holes)
23: Surface of second ceramic substrate (third main surface)
24: Back surface (fourth main surface) of second ceramic substrate
30...flip chip pad (first metal pattern)
31...first pad of flip chip pad 31A...filled portion 31B...extension portion (first extension portion)
31C...extension portion (first extension portion)
32... Second pad of flip chip pad 33... Back surface of flip chip pad 40... Solder mounting pad (second metal pattern)
41...first pad of solder mounting pad 41A...filled portion 41B...extension portion (second extension portion)
41C...extension portion (second extension portion)
42... Second pad of solder mounting pad 43... Surface of solder mounting pad 50... Insulating layer 100... Wiring board CS... Cartesian coordinate system F1... Upper mold F2... Middle mold F3... Lower mold F4, F5... Surface pressing plate FR... Sheet frame SA... Alumina sheet SC, SC1... Tungsten sheet

Claims (4)

配線基板であって、
平板状の絶縁材料により形成され、厚さ方向に貫通した第1の貫通孔を有する第1の絶縁基板と、
前記第1の絶縁基板に直接積層された第2の絶縁基板であって、平板状の絶縁材料により形成され、厚さ方向に貫通した第2の貫通孔を有する第2の絶縁基板と、
を備え、
前記第1の貫通孔の内部には、金属で形成されたフリップチップパッドが設けられ、
前記第2の貫通孔の内部には、金属で形成された半田実装パッドが設けられており、
前記半田実装パッドの少なくとも一部は、前記フリップチップパッドと接触していることを特徴とする配線基板。
A wiring board,
a first insulating substrate formed of a flat insulating material and having a first through-hole penetrating in a thickness direction;
a second insulating substrate directly laminated on the first insulating substrate, the second insulating substrate being made of a flat insulating material and having a second through-hole penetrating in a thickness direction;
Equipped with
a flip chip pad made of metal is provided inside the first through hole;
a solder mounting pad made of metal is provided inside the second through hole,
A wiring board, characterized in that at least a portion of the solder mounting pad is in contact with the flip chip pad .
請求項1に記載の配線基板であって、
前記第1の貫通孔は、前記第1の絶縁基板の第1主面と第2主面とを貫通し、
前記第2の貫通孔は、前記第2の絶縁基板の第3主面と第4主面とを貫通しており、
前記フリップチップパッドに形成され、平面視で前記第1の貫通孔から外部にはみ出して、前記第1の絶縁基板の前記第1主面と前記第2主面とにそれぞれ延びる第1の延伸部、
または、
前記半田実装パッドに形成され、平面視で前記第2の貫通孔から外部にはみ出して、前記第2の絶縁基板の前記第3主面と前記第4主面とにそれぞれ延びる第2の延伸部のいずれかを有していることを特徴とする配線基板。
2. The wiring board according to claim 1,
the first through-hole penetrates through a first main surface and a second main surface of the first insulating substrate;
the second through hole penetrates through a third main surface and a fourth main surface of the second insulating substrate,
a first extension portion formed on the flip chip pad , protruding from the first through hole in a plan view and extending to the first main surface and the second main surface of the first insulating substrate;
or
A wiring board characterized by having a second extension portion formed on the solder mounting pad , protruding out of the second through hole in a planar view, and extending to each of the third main surface and the fourth main surface of the second insulating substrate.
請求項1に記載の配線基板であって、2. The wiring board according to claim 1,
前記フリップチップパッドは、前記第1の絶縁基板と前記第2の絶縁基板との積層方向に沿って一定の断面積を有し、the flip chip pad has a constant cross-sectional area along a lamination direction of the first insulating substrate and the second insulating substrate,
前記半田実装パッドは、前記積層方向に沿って一定の断面積を有することを特徴とする配線基板。The wiring board is characterized in that the solder mounting pad has a constant cross-sectional area along the stacking direction.
配線基板の製造方法であって、
平板状の絶縁材料により形成された第1の絶縁基板に対して、厚さ方向に貫通する第1の貫通孔を形成する第1貫通孔形成工程と、
前記第1の貫通孔の内部に、金属で形成されたフリップチップパッドを埋め込む第1埋込工程と、
平板状の絶縁材料により形成された第2の絶縁基板に対して、厚さ方向に貫通する第2の貫通孔を形成する第2貫通孔形成工程と、
前記第2の貫通孔の内部に、金属で形成された半田実装パッドを埋め込む第2埋込工程と、
前記半田実装パッドとの少なくとも一部が前記フリップチップパッドと接触するように、前記第1の絶縁基板と前記第2の絶縁基板とを積層する積層工程と、
を備えることを特徴とする配線基板の製造方法。
A method for manufacturing a wiring substrate,
a first through-hole forming step of forming a first through-hole penetrating a first insulating substrate formed of a flat insulating material in a thickness direction;
a first embedding step of embedding a flip chip pad made of metal inside the first through hole;
a second through-hole forming step of forming a second through-hole penetrating a second insulating substrate formed of a flat insulating material in a thickness direction;
a second embedding step of embedding a solder mounting pad made of metal inside the second through hole;
a lamination step of laminating the first insulating substrate and the second insulating substrate so that at least a portion of the solder mounting pad contacts the flip chip pad ;
A method for manufacturing a wiring board, comprising:
JP2022193566A 2022-12-02 2022-12-02 Wiring board and method for manufacturing the same Active JP7741789B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022193566A JP7741789B2 (en) 2022-12-02 2022-12-02 Wiring board and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022193566A JP7741789B2 (en) 2022-12-02 2022-12-02 Wiring board and method for manufacturing the same

Publications (2)

Publication Number Publication Date
JP2024080401A JP2024080401A (en) 2024-06-13
JP7741789B2 true JP7741789B2 (en) 2025-09-18

Family

ID=91431848

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022193566A Active JP7741789B2 (en) 2022-12-02 2022-12-02 Wiring board and method for manufacturing the same

Country Status (1)

Country Link
JP (1) JP7741789B2 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004319553A (en) 2003-04-11 2004-11-11 Fuji Xerox Co Ltd Vertical cavity surface-emitting laser and its manufacturing method
JP2006351976A (en) 2005-06-20 2006-12-28 Murata Mfg Co Ltd Circuit module and circuit device
JP2013239742A (en) 2009-02-23 2013-11-28 Shinko Electric Ind Co Ltd Wiring board and manufacturing method of the same
JP2014236072A (en) 2013-05-31 2014-12-15 エプコス アクチエンゲゼルシャフトEpcos Ag Multilayered wiring board
WO2021005844A1 (en) 2019-07-09 2021-01-14 株式会社村田製作所 Optical device and manufacturing method therefor

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000114681A (en) * 1998-10-01 2000-04-21 Ibiden Co Ltd Printed wiring board and its manufacture
CN101533811B (en) * 2008-03-13 2010-10-20 力成科技股份有限公司 Semiconductor chip structure with through silicon via and stacking combination thereof
JP5635634B2 (en) * 2013-01-21 2014-12-03 日本特殊陶業株式会社 Wiring board manufacturing method
JP6744072B2 (en) * 2015-04-20 2020-08-19 三菱電機株式会社 Manufacturing method of mounting board
WO2017110808A1 (en) * 2015-12-24 2017-06-29 大日本印刷株式会社 Wiring structure, method for manufacturing same, and electronic device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004319553A (en) 2003-04-11 2004-11-11 Fuji Xerox Co Ltd Vertical cavity surface-emitting laser and its manufacturing method
JP2006351976A (en) 2005-06-20 2006-12-28 Murata Mfg Co Ltd Circuit module and circuit device
JP2013239742A (en) 2009-02-23 2013-11-28 Shinko Electric Ind Co Ltd Wiring board and manufacturing method of the same
JP2014236072A (en) 2013-05-31 2014-12-15 エプコス アクチエンゲゼルシャフトEpcos Ag Multilayered wiring board
WO2021005844A1 (en) 2019-07-09 2021-01-14 株式会社村田製作所 Optical device and manufacturing method therefor

Also Published As

Publication number Publication date
JP2024080401A (en) 2024-06-13

Similar Documents

Publication Publication Date Title
JP5100081B2 (en) Electronic component-mounted multilayer wiring board and manufacturing method thereof
JP4208631B2 (en) Manufacturing method of semiconductor device
KR100335454B1 (en) Multilayered circuit board for semiconductor chip module, and method of manufacturing the same
JP2003309292A (en) Metal core substrate for surface mounted light emitting diode and method of manufacturing the same
JP4316483B2 (en) Printed circuit board manufacturing method and printed circuit board
JP5340544B2 (en) Electronic device and manufacturing method thereof
CN102881804B (en) Substrate structure, semiconductor device array and semiconductor device having the same
JP4503871B2 (en) Manufacturing method of ceramic substrate
JP2004047528A (en) Semiconductor substrate and method of manufacturing the same
JP5600474B2 (en) Manufacturing method of ceramic multilayer wiring board
JP3946659B2 (en) High heat dissipation plastic package and manufacturing method thereof
JP7741789B2 (en) Wiring board and method for manufacturing the same
JP5539453B2 (en) Electronic component-mounted multilayer wiring board and manufacturing method thereof
JP2012084786A (en) Led package
JP4219371B2 (en) Multiple wiring board
JPH11340609A (en) Manufacture of printed wiring board and manufacture of unit wiring board
KR20200142236A (en) PCB Embedded With Multi-Layered Heat Sink And Manufacturing Process Thereof
JP2008198747A (en) Printed circuit board and manufacturing method thereof
JP2013008826A (en) Wiring board for light emitting element mounting and manufacturing method of the same
JP4151760B2 (en) Metal plate laminated wiring board and manufacturing method thereof
JP5522225B2 (en) Manufacturing method of electronic device
JP6857504B2 (en) Wiring board and its manufacturing method
JP4080357B2 (en) Manufacturing method of high heat dissipation plastic package
JP2005064327A (en) High heat dissipation plastic package
JP3889710B2 (en) Hybrid integrated circuit device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240719

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20250327

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20250408

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20250514

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20250902

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250905

R150 Certificate of patent or registration of utility model

Ref document number: 7741789

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150