JP7743332B2 - Linearizer - Google Patents
LinearizerInfo
- Publication number
- JP7743332B2 JP7743332B2 JP2022025203A JP2022025203A JP7743332B2 JP 7743332 B2 JP7743332 B2 JP 7743332B2 JP 2022025203 A JP2022025203 A JP 2022025203A JP 2022025203 A JP2022025203 A JP 2022025203A JP 7743332 B2 JP7743332 B2 JP 7743332B2
- Authority
- JP
- Japan
- Prior art keywords
- linearizer
- amplifier
- diode
- transmission line
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Amplifiers (AREA)
Description
本発明は、高周波信号を入力信号とする増幅器の歪みを補償するリニアライザに関する。 The present invention relates to a linearizer that compensates for distortion in an amplifier that receives a high-frequency signal as an input signal.
電気通信、とくに無線通信を行う場合には、通信に必要な信号対雑音電力比（Signal to noise ratio; ＳＮＲ）を確保するために、送信波の電力を増幅する増幅器が必要である。増幅器で生じる非線形ひずみ（特に３次相互変調ひずみ：ＩＭ３）は、信号品質の劣化（具体的には、ＳＮＲの低下）の原因となる。ひずみを補償する電子回路としてリニアライザが知られており、数百ＭＨｚ～数ＧＨｚ帯を用いたセルラ用増幅器に適用されている。特許文献１に示された技術はリニアライザの例であり、非特許文献１には増幅器の低歪み・高効率化の手法が全般的に示されている。 When conducting telecommunications, particularly wireless communications, amplifiers are required to boost the power of transmitted waves in order to ensure the signal-to-noise ratio (SNR) required for communications. Nonlinear distortion (particularly third-order intermodulation distortion: IM3) that occurs in amplifiers causes degradation of signal quality (specifically, a drop in SNR). Linearizers are known as electronic circuits that compensate for distortion, and are applied to cellular amplifiers using bands from several hundred MHz to several GHz. The technology shown in Patent Document 1 is an example of a linearizer, while Non-Patent Document 1 generally describes methods for achieving low distortion and high efficiency in amplifiers.
図１に、従来技術として知られているダイオードを用いたリニアライザを示す。本リニアライザは、増幅器とダイオードとで、ＡＭ－ＡＭ特性（Amplitude-Amplitude Distortion）およびＡＭ－ＰＭ特性（Amplitude-Phase Distortion）とが逆の特性を示すことを利用してダイオードにより増幅器のひずみを補償することを動作原理としている。図１に示すリニアライザ８００は、入力信号の交流成分のみを通過させるコンデンサ９１０と増幅器９００の間に配置される。リニアライザ８００は、増幅器９００の入力端子とアースとの間に配置する。リニアライザ８００は、ダイオード８２０、直流電源８４０を備える。ダイオード８２０のアノード端子は、高周波信号の主たる伝送パス（図１のコンデンサ９１０と増幅器９００との間の配線）に接続される。ダイオード８２０のカソード端子はアースに接続される。直流電源８４０は、入力端子にバイアス電圧を付加する。 Figure 1 shows a conventional diode-based linearizer. The operating principle of this linearizer is to compensate for amplifier distortion using a diode, taking advantage of the fact that the amplifier and diode have opposite AM-AM (Amplitude-Amplitude Distortion) and AM-PM (Amplitude-Phase Distortion) characteristics. The linearizer 800 shown in Figure 1 is placed between the amplifier 900 and a capacitor 910, which passes only the AC component of the input signal. The linearizer 800 is placed between the input terminal of the amplifier 900 and ground. The linearizer 800 includes a diode 820 and a DC power supply 840. The anode terminal of the diode 820 is connected to the main transmission path of the high-frequency signal (the wiring between the capacitor 910 and the amplifier 900 in Figure 1). The cathode terminal of the diode 820 is connected to ground. The DC power supply 840 applies a bias voltage to the input terminal.
しかしながら、６Ｇ以降での実用化が期待される１００ ＧＨｚ以上の周波数帯においては、その周波数の高さからリニアライザ回路の不完全性（寄生容量による特性劣化など）が大きいため、リニアライザの実現が難しくなるという課題がある。本発明は、１００ＧＨｚ以上の周波数帯においてもリニアライザの回路構成を提供することを目的とする。 However, in the frequency band above 100 GHz, which is expected to be put into practical use in 6G and beyond, there is a problem in that the high frequency means that linearizer circuits have significant imperfections (such as characteristic degradation due to parasitic capacitance), making it difficult to realize a linearizer. The present invention aims to provide a linearizer circuit configuration for frequency bands above 100 GHz.
本発明のリニアライザは、高周波信号を入力信号とする増幅器の入力端子への伝送パスに接続する。本発明のリニアライザは、ダイオードもしくはトランジスタ、伝送線路、直流電源を備える。ダイオードのアノードもしくはトランジスタのベースを、伝送パスに接続する。伝送線路は、ダイオードのカソードもしくはトランジスタのエミッタとアースとの間に配置される。直流電源は、入力端子にバイアス電圧を付加する。 The linearizer of the present invention is connected to a transmission path leading to the input terminal of an amplifier that receives a high-frequency signal as an input signal. The linearizer of the present invention includes a diode or transistor, a transmission line, and a DC power supply. The anode of the diode or the base of the transistor is connected to the transmission path. The transmission line is placed between the cathode of the diode or the emitter of the transistor and ground. The DC power supply applies a bias voltage to the input terminal.
本発明のリニアライザによれば、ダイオードもしくはトランジスタの寄生容量と伝送線路との共振現象によるリニアライザの特性を、増幅器の特性を打ち消すように定めることが可能である。よって、１００ＧＨｚ以上の周波数帯においてもリニアライザの回路構成を提供できる。 With the linearizer of the present invention, it is possible to determine the linearizer characteristics, which are caused by the resonance phenomenon between the parasitic capacitance of a diode or transistor and the transmission line, so as to cancel out the amplifier characteristics. Therefore, it is possible to provide a linearizer circuit configuration even in frequency bands above 100 GHz.
以下、本発明の実施の形態について、詳細に説明する。なお、同じ機能を有する構成部には同じ番号を付し、重複説明を省略する。 Embodiments of the present invention will be described in detail below. Components with the same functions will be assigned the same numbers, and duplicate explanations will be omitted.
図２に本発明の第１のリニアライザを含む回路を示す。リニアライザ１００は、高周波信号を入力信号とする増幅器９２０の入力端子への伝送パス（図２のコンデンサ９１０と増幅器９２０との間の配線）に接続する。リニアライザ１００は、トランジスタ１１０、伝送線路１３０、直流電源２００を備える。また、リニアライザ１００は抵抗１２０も備えてもよい。リニアライザ１００を含んだ回路は１００ＧＨｚ以上の信号を扱うので、集積回路で形成されている。リニアライザ１００においては、トランジスタの有するダイオード特性を用いることにより、原理的には、バイポーラトランジスタや電界効果型トランジスタを用いて構成することも可能である。本明細書では、バイポーラトランジスタを用いた構成を説明する。 Figure 2 shows a circuit including the first linearizer of the present invention. Linearizer 100 is connected to a transmission path (the wiring between capacitor 910 and amplifier 920 in Figure 2) to the input terminal of amplifier 920, which receives a high-frequency signal as an input signal. Linearizer 100 includes transistor 110, transmission line 130, and DC power supply 200. Linearizer 100 may also include resistor 120. Since the circuit including linearizer 100 handles signals of 100 GHz or higher, it is formed using an integrated circuit. In principle, linearizer 100 can also be configured using bipolar transistors or field-effect transistors by utilizing the diode characteristics of transistors. This specification describes a configuration using bipolar transistors.
トランジスタ１１０のベースは、伝送パスに接続する。「接続」とは、電気的な接続を意味する。伝送線路１３０は、トランジスタ１１０のエミッタとアースとの間に配置される。言い換えると、伝送線路１３０の一端がトランジスタ１１０のエミッタに接続され、他端がアースに接続される。伝送線路１３０は、１００ＧＨｚにおける電気長を適宜選択すればよい。例えば、電気長を９０度以下の中から選択すればよい。基板の誘電率などにも依存するが、物理長が数１００μｍのインジウム・リン（ＩｎＰ）などで形成すればよい。具体的な電気長については、後述する。 The base of transistor 110 is connected to the transmission path. "Connection" refers to an electrical connection. Transmission line 130 is disposed between the emitter of transistor 110 and ground. In other words, one end of transmission line 130 is connected to the emitter of transistor 110, and the other end is connected to ground. The electrical length of transmission line 130 at 100 GHz can be selected appropriately. For example, the electrical length can be selected from those of 90 degrees or less. Although it depends on the dielectric constant of the substrate, it can be formed from indium phosphide (InP) or similar with a physical length of several hundred microns. The specific electrical length will be described later.
抵抗１２０は、トランジスタ１１０のコレクタとアースとの間に配置すればよい。言い換えると、抵抗１２０の一端をトランジスタ１１０のコレクタに接続し、他端をアースに接続すればよい。抵抗１３０は、コレクタ端子の電位を高周波において安定化するために、コレクタ端子をダイオードのＯＮ抵抗よりも十分高い抵抗値（例えば数ｋΩよりも大きい値）を持つ抵抗とすることで、直流電位を接地電位とすればよい。直流電源２００は、入力端子にバイアス電圧を付加する。 Resistor 120 may be placed between the collector of transistor 110 and ground. In other words, one end of resistor 120 may be connected to the collector of transistor 110, and the other end may be connected to ground. Resistor 130 stabilizes the potential of the collector terminal at high frequencies by providing a resistor with a resistance value at the collector terminal that is sufficiently higher than the ON resistance of the diode (for example, a value greater than several kΩ), thereby setting the DC potential to ground potential. DC power supply 200 applies a bias voltage to the input terminal.
図３に本発明の第２のリニアライザを含む回路を示す。リニアライザ１０１は、高周波信号を入力信号とする増幅器９２０の入力端子への伝送パス（図３のコンデンサ９１０と増幅器９２０との間の配線）に接続する。リニアライザ１０１は、ダイオード８２０、伝送線路１３０、直流電源２００を備える。リニアライザ１０１を含んだ回路は１００ＧＨｚ以上の信号を扱うので、集積回路で形成されている。ダイオード８２０には、ショットキーバリアダイオード、ＰＮダイオードのようなダイオード素子を用いればよい。 Figure 3 shows a circuit including a second linearizer of the present invention. Linearizer 101 is connected to the transmission path (the wiring between capacitor 910 and amplifier 920 in Figure 3) to the input terminal of amplifier 920, which receives a high-frequency signal as an input signal. Linearizer 101 includes diode 820, transmission line 130, and DC power supply 200. Since the circuit including linearizer 101 handles signals of 100 GHz or higher, it is formed as an integrated circuit. Diode 820 may be a diode element such as a Schottky barrier diode or a PN diode.
ダイオード８２０のアノードは、伝送パスに接続する。伝送線路１３０は、ダイオード８２０のカソードとアースとの間に配置される。言い換えると、伝送線路１３０の一端がダイオード８２０のカソードに接続され、他端がアースに接続される。伝送線路１３０は、１００ＧＨｚにおける特性インピーダンス、電気長を適宜選択すればよい。例えば、電気長を９０度以下の中から選択すればよい。基板の誘電率などにも依存するが、物理長が数１００μｍのインジウム・リン（ＩｎＰ）などで形成すればよい。具体的な電気長については、後述する。 The anode of the diode 820 is connected to the transmission path. The transmission line 130 is placed between the cathode of the diode 820 and ground. In other words, one end of the transmission line 130 is connected to the cathode of the diode 820, and the other end is connected to ground. The characteristic impedance and electrical length of the transmission line 130 at 100 GHz can be selected appropriately. For example, the electrical length can be selected to be 90 degrees or less. Although it depends on the dielectric constant of the substrate, it can be formed from indium phosphide (InP) or similar with a physical length of several hundred microns. The specific electrical length will be described later.
直流電源２０１は、入力端子にバイアス電圧を付加する。ダイオード８２０を用いたリニアライザ１０１を適切に動作させるためには、ダイオード８２０のアノード・カソード間バイアスを適切な電圧範囲に設定する必要がある。リニアライザ１０１では、高周波信号が感じるダイオードのインピーダンス（すなわち、図３の伝送パスからダイオードのアノード端子を見込んだインピーダンス）がリニアライザへの高周波入力電力の変化に対して最も大きく変化するように、直流電源２０１により、アノード・カソード間バイアスをダイオードの閾値電圧近傍にバイアスすればよい。 The DC power supply 201 applies a bias voltage to the input terminal. To properly operate the linearizer 101 using the diode 820, the anode-cathode bias of the diode 820 must be set within an appropriate voltage range. In the linearizer 101, the DC power supply 201 biases the anode-cathode bias to near the threshold voltage of the diode so that the impedance of the diode seen by the high-frequency signal (i.e., the impedance seen from the transmission path in Figure 3 to the anode terminal of the diode) changes most significantly in response to changes in the high-frequency input power to the linearizer.
図４に、リニアライザ１００における伝送線路１３０の１００ＧＨｚにおける電気長を変化させたときのＳ２１の振幅の入力電力に対する変化（ＡＭ－ＡＭ特性）のシミュレーション結果を示している。横軸は入力電圧であり、縦軸はＳ２１の振幅である。図４の右側に示している数字（０，３０，５０など）は、電気長の角度を示している。例えば、３０は電気長が３０度の場合を示している。電気長０度と１８０度の結果は重なっている。 Figure 4 shows the simulation results of the change in the amplitude of S21 relative to the input power (AM-AM characteristics) when the electrical length at 100 GHz of the transmission line 130 in the linearizer 100 is changed. The horizontal axis represents the input voltage, and the vertical axis represents the amplitude of S21 . The numbers (0, 30, 50, etc.) shown on the right side of Figure 4 indicate the angle of the electrical length. For example, 30 indicates the case where the electrical length is 30 degrees. The results for electrical lengths of 0 degrees and 180 degrees overlap.
図５は、リニアライザ１００における伝送線路１３０の１００ＧＨｚにおける電気長を変化させたときのＳ２１の位相の入力電力に対する変化（ＡＭ－ＰＭ特）のシミュレーション結果を示している。横軸は入力電圧であり、縦軸はＳ２１の位相である。図５の右側に示している数字（０，３０，５０など）は、電気長の角度を示している。例えば、３０は電気長が３０度の場合を示している。電気長０度と１８０度の結果は重なっている。 FIG. 5 shows the simulation results of the change in the phase of S21 relative to the input power (AM-PM characteristics) when the electrical length of the transmission line 130 in the linearizer 100 at 100 GHz is changed. The horizontal axis represents the input voltage, and the vertical axis represents the phase of S21 . The numbers (0, 30, 50, etc.) shown on the right side of FIG. 5 indicate the angle of the electrical length. For example, 30 indicates the case where the electrical length is 30 degrees. The results for electrical lengths of 0 degrees and 180 degrees overlap.
図４，５から、電気長を６０°に設定した場合、リニアライザ１００は、増幅器９２０のＡＭ－ＡＭ特性（通常、入力電力に対して右肩下がりとなる）およびＡＭ－ＰＭ特性（トランジスタで構成した増幅器の場合、通常、入力電力に対して右肩下がりとなる）の逆特性を有しており、増幅器９２０のひずみを補償できることが分かる。 From Figures 4 and 5, it can be seen that when the electrical length is set to 60°, the linearizer 100 has the inverse characteristics of the amplifier 920's AM-AM characteristics (which typically decline with increasing input power) and AM-PM characteristics (which, in the case of an amplifier constructed using transistors, typically decline with increasing input power), and is therefore able to compensate for the distortion of the amplifier 920.
図６は、１００ＧＨｚにおける入力信号の強度とＳ２１偏差との関係のシミュレーション結果を示している。横軸は、入力信号の強度である。縦軸はＳパラメータのＳ２１（位相）について、入力信号が一番低いＳ２１を基準に差分をとったものである。増幅器９２０のみの特性は－２０ｄＢｍを超えるとマイナス方向に変化している。一方、リニアライザ１００のみの特性は－２０ｄＢｍを超えるとプラス方向に変化している。このリニアライザの特性は、伝送線路１３０の電気長を６０°程度とすることで、トランジスタ１１０の寄生容量と伝送線路１３０との共振現象を利用して実現している。この特性によって、リニアライザ１００と増幅器９２０組み合わせることで、増幅器９２０の特性を打ち消すことができる。伝送線路１３０の長さは、リニアライザ１００の特性が増幅器９２０の特性の逆特性になるように適宜定めればよい。より具体的には、伝送線路１３０の長さは、ＡＭ－ＡＭ特性（Amplitude-Amplitude Distortion）とＡＭ－ＰＭ特性（Amplitude-Phase Distortion）において、トランジスタ１１０の寄生容量と伝送線路１３０との共振現象によるリニアライザ１００の特性が、増幅器９２０の特性を打ち消すように定めればよい。 FIG. 6 shows the simulation results of the relationship between input signal strength and S21 deviation at 100 GHz. The horizontal axis represents the input signal strength. The vertical axis represents the difference between the S-parameter S21 (phase) and the lowest S21 of the input signal. The characteristics of the amplifier 920 alone change in the negative direction when the input signal exceeds -20 dBm. On the other hand, the characteristics of the linearizer 100 alone change in the positive direction when the input signal exceeds -20 dBm. This linearizer characteristic is achieved by utilizing the resonance phenomenon between the parasitic capacitance of the transistor 110 and the transmission line 130, by setting the electrical length of the transmission line 130 to approximately 60°. This characteristic allows the combination of the linearizer 100 and the amplifier 920 to cancel out the characteristics of the amplifier 920. The length of the transmission line 130 can be appropriately determined so that the characteristics of the linearizer 100 are the inverse of the characteristics of the amplifier 920. More specifically, the length of the transmission line 130 should be determined so that the characteristics of the linearizer 100 due to the resonance phenomenon between the parasitic capacitance of the transistor 110 and the transmission line 130 cancel out the characteristics of the amplifier 920 in terms of the AM-AM characteristics (Amplitude-Amplitude Distortion) and the AM-PM characteristics (Amplitude-Phase Distortion).
図７は、本発明のリニアライザを増幅器に付加した場合、従来のリニアイライザを付加した場合および増幅器のみの場合の１００ＧＨｚにおける出力信号の強度と振幅偏差の関係のシミュレーション結果を示している。従来のリニアライザを付与した場合および増幅器のみの場合においては、振幅偏差の傾向がほとんど変わらず、リニアライザ効果が表れていない。一方で本発明のリニアライザを付与した場合は出力信号が高くなっても振幅偏差量は少ない。増幅器のみの場合および従来のリニアライザを付与した場合に比べ、本発明のリニアライザを付与することで１ｄＢ利得抑圧点出力電力（ＯＰ１ｄＢ）を１．４ｄＢ向上できる。図８は、本発明のリニアライザを増幅器に付加した場合、従来のリニアイライザを付加した場合および増幅器のみの場合の１００ＧＨｚにおける出力信号の強度と位相偏差の関係のシミュレーション結果である。従来のリニアライザを付与した場合および増幅器のみの場合においては、振幅偏差と同様に、位相偏差の傾向がほとんど変わらず、リニアライザ効果が表れていない。本発明のリニアライザを付与することで、従来のリニアライザを付与した場合および増幅器のみの場合に比べ、位相偏差の絶対値５°を超えるときの出力信号が２．６ｄＢ改善できる。 Figure 7 shows the simulation results of the relationship between the output signal strength and amplitude deviation at 100 GHz when the linearizer of the present invention is added to an amplifier, when a conventional linearizer is added, and when only an amplifier is used. When a conventional linearizer is added and when only an amplifier is used, the trend in amplitude deviation remains almost unchanged, and the linearizer effect is not apparent. On the other hand, when the linearizer of the present invention is added, the amount of amplitude deviation is small even when the output signal increases. Compared to when only an amplifier or a conventional linearizer is added, adding the linearizer of the present invention improves the 1 dB gain compression point output power (OP1 dB) by 1.4 dB. Figure 8 shows the simulation results of the relationship between the output signal strength and phase deviation at 100 GHz when the linearizer of the present invention is added to an amplifier, when a conventional linearizer is added, and when only an amplifier is used. When a conventional linearizer is added and when only an amplifier is used, the trend in phase deviation remains almost unchanged, as with amplitude deviation, and the linearizer effect is not apparent. By adding the linearizer of the present invention, the output signal can be improved by 2.6 dB when the absolute value of the phase deviation exceeds 5° compared to when a conventional linearizer is added or when only an amplifier is used.
本発明のリニアライザによれば、ダイオードもしくはトランジスタの寄生容量と伝送線路との共振現象によるリニアライザの特性を、増幅器の特性を打ち消すように定めることが可能である。よって、１００ＧＨｚ以上の周波数帯においてもリニアライザの回路構成を提供できる。 With the linearizer of the present invention, it is possible to determine the linearizer characteristics, which are caused by the resonance phenomenon between the parasitic capacitance of a diode or transistor and the transmission line, so as to cancel out the amplifier characteristics. Therefore, it is possible to provide a linearizer circuit configuration even in frequency bands above 100 GHz.
１００，１０１ リニアライザ １１０ トランジスタ
１２０ 抵抗 １３０ 伝送線路
２００，２０１ 直流電源 ８００ リニアライザ
８２０ ダイオード ８４０ 直流電源
９００，９２０ 増幅器 ９１０ コンデンサ
100, 101 Linearizer 110 Transistor 120 Resistor 130 Transmission line 200, 201 DC power supply 800 Linearizer 820 Diode 840 DC power supply 900, 920 Amplifier 910 Capacitor
Claims (1)
前記伝送パスにベースを接続したトランジスタと、
前記トランジスタのエミッタとアースとの間に配置される伝送線路と、
前記トランジスタのコレクタとアースとの間に配置された抵抗と、
前記入力端子にバイアス電圧を付加する直流電源と、
を備えるリニアライザ。
A linearizer connected to a transmission path to an input terminal of an amplifier that receives a high-frequency signal as an input signal,
a transistor having a base connected to the transmission path;
a transmission line disposed between the emitter of the transistor and ground;
a resistor disposed between the collector of the transistor and ground;
a DC power supply that applies a bias voltage to the input terminal;
A linearizer comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022025203A JP7743332B2 (en) | 2022-02-22 | 2022-02-22 | Linearizer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022025203A JP7743332B2 (en) | 2022-02-22 | 2022-02-22 | Linearizer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2023121881A JP2023121881A (en) | 2023-09-01 |
| JP7743332B2 true JP7743332B2 (en) | 2025-09-24 |
Family
ID=87799178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022025203A Active JP7743332B2 (en) | 2022-02-22 | 2022-02-22 | Linearizer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7743332B2 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001144550A (en) | 1999-11-12 | 2001-05-25 | Matsushita Electric Ind Co Ltd | Nonlinear distortion compensation circuit and nonlinear distortion compensation power amplifier |
| JP2007318463A (en) | 2006-05-26 | 2007-12-06 | Mitsubishi Electric Corp | Power amplifier bias circuit |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3335907B2 (en) * | 1998-06-04 | 2002-10-21 | 三菱電機株式会社 | Distortion compensation circuit and low distortion semiconductor amplifier |
-
2022
- 2022-02-22 JP JP2022025203A patent/JP7743332B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001144550A (en) | 1999-11-12 | 2001-05-25 | Matsushita Electric Ind Co Ltd | Nonlinear distortion compensation circuit and nonlinear distortion compensation power amplifier |
| JP2007318463A (en) | 2006-05-26 | 2007-12-06 | Mitsubishi Electric Corp | Power amplifier bias circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2023121881A (en) | 2023-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11316481B2 (en) | RF power transistor circuit | |
| US10164579B2 (en) | Distributed amplifier | |
| US6400226B2 (en) | Distributed amplifier with improved flatness of frequency characteristic | |
| Choi et al. | Linearity enhancement of a fully integrated 6-GHz GaN power amplifier | |
| Andrei et al. | Highly linear X-band GaN-based low-noise amplifier | |
| KR20100024179A (en) | Cascode configured amplifier | |
| CN100499357C (en) | Linear circuit | |
| KR101590605B1 (en) | Linear power amplifier for wireless transmitter | |
| US7135931B2 (en) | Negative conductance power amplifier | |
| US20180019712A1 (en) | Linearized distributed amplifier architecture | |
| JP7743332B2 (en) | Linearizer | |
| Jeong et al. | Linear CMOS power amplifier at Ka-band with ultra-wide video bandwidth | |
| CN113131875A (en) | High-reliability low-noise amplifier | |
| JP3917742B2 (en) | Amplifier with temperature compensation function | |
| US20090309660A1 (en) | Device for amplifying a broadband rf signal | |
| JP7566208B2 (en) | Feedback Amplifier | |
| Kobayashi et al. | A Novel 0.1-44 GHz Linear Common-Drain-Cascode 0.15 µm GaN Distributed Amplifier Architecture with Improved IP3-BW | |
| Kim et al. | Advanced design of differential CMOS PA | |
| Luong et al. | An Independently Biased 3-stacked GaN HEMT Power Amplifier for Next-Generation Wireless Communication Systems. | |
| JP2008005422A (en) | Low noise amplifier | |
| US20220271719A1 (en) | Semiconductor device | |
| Ching et al. | Reduced-size low noise-low power consumption amplifier designs for communications and RF applications | |
| Frank et al. | X to k-band 0.18 μm CMOS amplifiers | |
| KR20210101852A (en) | Power Amplifier | |
| JP2003332851A (en) | Semiconductor amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240823 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20250611 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20250715 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20250808 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20250902 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20250910 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7743332 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |