Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7743337B2 - Power Conversion Device - Google Patents
[go: Go Back, main page]

JP7743337B2 - Power Conversion Device - Google Patents

Power Conversion Device

Info

Publication number
JP7743337B2
JP7743337B2 JP2022033896A JP2022033896A JP7743337B2 JP 7743337 B2 JP7743337 B2 JP 7743337B2 JP 2022033896 A JP2022033896 A JP 2022033896A JP 2022033896 A JP2022033896 A JP 2022033896A JP 7743337 B2 JP7743337 B2 JP 7743337B2
Authority
JP
Japan
Prior art keywords
phase modulation
circuit
filter
phase
inverter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022033896A
Other languages
Japanese (ja)
Other versions
JP2023129106A (en
Inventor
賢 降幡
実 柳沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Denki Co Ltd
Original Assignee
Sanyo Denki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Denki Co Ltd filed Critical Sanyo Denki Co Ltd
Priority to JP2022033896A priority Critical patent/JP7743337B2/en
Publication of JP2023129106A publication Critical patent/JP2023129106A/en
Application granted granted Critical
Publication of JP7743337B2 publication Critical patent/JP7743337B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Inverter Devices (AREA)

Description

本発明は、電力変換装置に関する。 The present invention relates to a power conversion device.

従来技術として、非絶縁型の無停電電源装置であり、二相変調方式と三相変調方式とを切り替えてPWM制御を行う電力変換装置が知られている。 A known prior art technology is a non-isolated uninterruptible power supply, a power conversion device that switches between two-phase modulation and three-phase modulation to perform PWM control.

例えば、特許文献1には、インバータ回路のスイッチング素子をオフする二相変調方式でのPWM制御を行い、二相変調の相を切り替える間に、三相変調方式でのPWM制御を行う電力変換装置が開示されている。これにより、二相変調の相の切り替え時における出力交流波形の歪を低減している。 For example, Patent Document 1 discloses a power conversion device that performs PWM control using a two-phase modulation method that turns off the switching elements of the inverter circuit, and then performs PWM control using a three-phase modulation method while the two-phase modulation phases are being switched. This reduces distortion in the output AC waveform when the two-phase modulation phases are being switched.

特開平09-149660号公報Japanese Patent Application Publication No. 09-149660

電力変換装置に、停電や瞬断が発生した際に電力供給を継続するための直流電源(蓄電池)が組み込まれている構成では、入力フィルタ、出力フィルタ、直流回路の直流フィルタが振動し、直流フィルタに多大なリップル電流が流れる恐れがある。特許文献1の構成のように、二相変調の相を切り替える間に、三相変調方式でのPWM制御を行うと、直流フィルタに流れる電流を抑制できる。しかしながら、三相変調を行う時間幅(以下、三相変調制御期間ともいう)によって、直流フィルタに流れるリップル電流の値が変動するため、三相変調を行う時間幅を最適化する必要がある。 In a power conversion device configured with a built-in DC power supply (storage battery) to continue power supply in the event of a power outage or momentary interruption, the input filter, output filter, and DC filter of the DC circuit may vibrate, causing a large amount of ripple current to flow through the DC filter. As in the configuration of Patent Document 1, performing PWM control using three-phase modulation while switching the phases of two-phase modulation can suppress the current flowing through the DC filter. However, because the value of the ripple current flowing through the DC filter varies depending on the duration of three-phase modulation (hereinafter also referred to as the three-phase modulation control period), it is necessary to optimize the duration of three-phase modulation.

そこで、本発明は、二相変調の相を切り替える間の、三相変調制御期間を最適化した電力変換装置を提供する。 The present invention therefore provides a power conversion device that optimizes the three-phase modulation control period during phase switching of two-phase modulation.

本実施形態に係る一側面に係る電力変換装置は、
三相交流電源に接続され、前記三相交流電源からの交流を直流に変換するコンバータ回路と、
前記コンバータ回路の直流出力端子に接続され、コンデンサからなる平滑回路と、
前記コンバータ回路の前記直流出力端子に接続され、かつ、前記平滑回路と並列に接続され、直流電源からなる直流回路と、
前記平滑回路の直流出力端子、および、前記直流回路の直流出力端子に接続され、前記平滑回路からの直流、または、前記直流回路からの直流を交流に変換して交流負荷に出力するインバータ回路と、
前記コンバータ回路を二相変調方式または三相変調方式によりPWM制御するコンバータ制御部と、
前記インバータ回路を二相変調方式または三相変調方式によりPWM制御するインバータ制御部と、
を備え、
前記コンバータ回路及び前記インバータ回路は、スイッチング素子からなる三相のフルブリッジ回路で構成され、
前記コンバータ回路は入力フィルタを有し、
前記直流回路は直流フィルタを有し、
前記インバータ回路は出力フィルタを有し、
前記コンバータ回路及び前記インバータ回路の制御期間の180°周期は、二相変調方式によりPWM制御する二相変調制御期間と、三相変調方式によりPWM制御する三相変調制御期間からなり、
第一共振周期を、前記入力フィルタと前記直流フィルタと前記出力フィルタの共振周期と定義し、
第二共振周期を、前記直流フィルタと前記出力フィルタの共振周期と定義した時、
前記三相変調制御期間は、第一共振周期の3/8以上、5/8以下、または、第二共振周期の3/8以上、5/8以下に設定される。
A power conversion device according to one aspect of this embodiment includes:
a converter circuit connected to a three-phase AC power source and converting AC from the three-phase AC power source into DC;
a smoothing circuit connected to a DC output terminal of the converter circuit and including a capacitor;
a DC circuit connected to the DC output terminal of the converter circuit and connected in parallel with the smoothing circuit, the DC circuit comprising a DC power supply;
an inverter circuit connected to a DC output terminal of the smoothing circuit and a DC output terminal of the DC circuit, for converting the DC from the smoothing circuit or the DC from the DC circuit into AC and outputting the AC to an AC load;
a converter control unit that PWM-controls the converter circuit using a two-phase modulation method or a three-phase modulation method;
an inverter control unit that PWM controls the inverter circuit using a two-phase modulation method or a three-phase modulation method;
Equipped with
the converter circuit and the inverter circuit are configured as three-phase full-bridge circuits made up of switching elements,
the converter circuit has an input filter;
the DC circuit includes a DC filter;
the inverter circuit has an output filter;
a 180° cycle of a control period of the converter circuit and the inverter circuit includes a two-phase modulation control period in which PWM control is performed by a two-phase modulation method and a three-phase modulation control period in which PWM control is performed by a three-phase modulation method;
A first resonance period is defined as a resonance period of the input filter, the DC filter, and the output filter;
When the second resonance period is defined as the resonance period of the DC filter and the output filter,
The three-phase modulation control period is set to be 3/8 or more and 5/8 or less of the first resonance period, or 3/8 or more and 5/8 or less of the second resonance period.

本発明によれば、二相変調の相を切り替える間の、三相変調制御期間を最適化し、直流フィルタに流れるリップル電流の値の変動を抑制することができる。 According to the present invention, the three-phase modulation control period during the phase switching of two-phase modulation can be optimized, thereby suppressing fluctuations in the value of the ripple current flowing through the DC filter.

本実施形態に係る電力変換装置の回路構成を示す回路図である。1 is a circuit diagram showing a circuit configuration of a power conversion device according to an embodiment of the present invention. 本実施形態に係るコンバータ制御部の回路構成を示すブロック図である。FIG. 2 is a block diagram showing a circuit configuration of a converter control unit according to the present embodiment. 本実施形態に係るインバータ制御部の回路構成を示すブロック図である。FIG. 2 is a block diagram showing a circuit configuration of an inverter control unit according to the present embodiment. 本実施形態に係るインバータ制御部の内部信号波形を示す図である。5A and 5B are diagrams illustrating internal signal waveforms of an inverter control unit according to the present embodiment. 本実施形態に係るインバータ回路の各相の出力電圧を合算した波形を示す図である。FIG. 2 is a diagram showing a waveform obtained by adding up the output voltages of the phases of the inverter circuit according to the present embodiment. 本実施形態に係る通常動作時の高調波周波数に対する等価回路である。1 is an equivalent circuit for harmonic frequencies during normal operation according to the present embodiment. 図6の等価回路を整理した等価回路である。This is an equivalent circuit obtained by rearranging the equivalent circuit in FIG. 本実施形態に係る蓄電池動作時の高調波周波数に対する等価回路である。1 is an equivalent circuit for harmonic frequencies during battery operation according to this embodiment. 図8の等価回路を整理した等価回路である。This is an equivalent circuit obtained by rearranging the equivalent circuit in FIG. 8. 三相変調制御期間を0に設定した場合、通常動作で直流フィルタに流れるリップル電流波形である。When the three-phase modulation control period is set to 0, this is the waveform of the ripple current flowing through the DC filter during normal operation. 三相変調制御期間をフィルタ回路の第一共振周期の1/2に設定した場合、通常動作で直流フィルタに流れるリップル電流波形である。This is a waveform of a ripple current flowing through a DC filter in normal operation when the three-phase modulation control period is set to 1/2 of the first resonance period of the filter circuit. 三相変調制御期間に対する通常動作時のリップル電流の大きさを示した図である。FIG. 10 is a diagram showing the magnitude of a ripple current during normal operation with respect to a three-phase modulation control period.

以下、本実施形態について図面を参照しながら説明する。尚、実施形態の説明において既に説明された部材と同一の参照番号を有する部材については、説明の便宜上、その説明は省略する。また、本図面に示された各部材の寸法は、説明の便宜上、実際の各部材の寸法とは異なる場合がある。 This embodiment will now be described with reference to the drawings. For the sake of convenience, explanations of components with the same reference numbers as components already explained in the description of the embodiment will be omitted. Furthermore, for the sake of convenience, the dimensions of each component shown in the drawings may differ from the actual dimensions of each component.

図1は、本実施形態に係る電力変換装置1の回路構成を示す図である。図1に示すように、電力変換装置1の装置入力端子31a~31cには、三相交流電源91が接続され、電力変換装置1の装置出力端子71a~71cには、インバータ回路Iから出力される三相交流が供給される交流負荷92が接続される。電力変換装置1は、入力フィルタF1と、コンバータ回路Cと、平滑回路Sと、インバータ回路Iと、出力フィルタF2と、直流フィルタF3と、直流回路Dと、コンバータ制御部12と、インバータ制御部13と、を備える。 Figure 1 is a diagram showing the circuit configuration of a power conversion device 1 according to this embodiment. As shown in Figure 1, a three-phase AC power supply 91 is connected to device input terminals 31a-31c of the power conversion device 1, and an AC load 92, to which three-phase AC output from an inverter circuit I is supplied, is connected to device output terminals 71a-71c of the power conversion device 1. The power conversion device 1 includes an input filter F1, a converter circuit C, a smoothing circuit S, an inverter circuit I, an output filter F2, a DC filter F3, a DC circuit D, a converter control unit 12, and an inverter control unit 13.

入力フィルタF1は、入力フィルタコンデンサ2a~2cと、入力フィルタリアクトル3a~3cと、を有する。入力フィルタリアクトル3a~3cの一方の端子は、電力変換装置1の装置入力端子31a~31cにそれぞれ接続される。入力フィルタリアクトル3a~3cの他方の端子は、コンバータ回路Cの三相(r相,s相,t相)の交流入力端子41a~41cにそれぞれ接続される。 The input filter F1 has input filter capacitors 2a-2c and input filter reactors 3a-3c. One terminal of each of the input filter reactors 3a-3c is connected to the device input terminals 31a-31c of the power conversion device 1. The other terminals of each of the input filter reactors 3a-3c are connected to the three-phase (r-phase, s-phase, t-phase) AC input terminals 41a-41c of the converter circuit C, respectively.

入力フィルタコンデンサ2a~2cの一方の端子は、入力フィルタリアクトル3a~3cにおける装置入力端子31a~31c側の端子にそれぞれ接続される。入力フィルタコンデンサ2a~2cの他方の端子は、中性線n1にそれぞれ接続される。入力フィルタF1は、三相交流電源91からの三相交流をコンバータ回路Cに通過させるとともに、コンバータ回路Cで発生するキャリア周波数(PWM制御方式におけるパルス幅変調周期を決定する周波数)の信号が三相交流電源91に流れ込むのを防止する。 One terminal of input filter capacitors 2a to 2c is connected to the terminal of input filter reactors 3a to 3c on the device input terminals 31a to 31c side, respectively. The other terminal of input filter capacitors 2a to 2c is connected to neutral conductor n1, respectively. Input filter F1 passes three-phase AC from three-phase AC power supply 91 to converter circuit C, while preventing signals at the carrier frequency (the frequency that determines the pulse width modulation period in the PWM control system) generated by converter circuit C from flowing into three-phase AC power supply 91.

コンバータ回路Cは、三相ブリッジ接続された6個の半導体スイッチング素子4a~4fを有する。半導体スイッチング素子4a~4fは、例えば、IGBT(絶縁ゲート・バイポーラトランジスタ)と、逆並列された還流ダイオードとから構成される。コンバータ回路Cは、三相(r相,s相,t相)のフルブリッジ回路で構成される。コンバータ回路Cは、三相交流電源91から入力される三相交流を直流に変換する。 Converter circuit C has six semiconductor switching elements 4a-4f connected in a three-phase bridge. The semiconductor switching elements 4a-4f are composed of, for example, IGBTs (insulated gate bipolar transistors) and anti-parallel freewheeling diodes. Converter circuit C is composed of a three-phase (r-phase, s-phase, t-phase) full-bridge circuit. Converter circuit C converts the three-phase AC input from a three-phase AC power source 91 into DC.

平滑回路Sは、コンバータ回路Cの平滑コンデンサ5を有する。平滑コンデンサ5は、例えば、電解コンデンサであり、コンバータ回路Cの直流出力端子42a、42bに接続される。平滑コンデンサ5は、コンバータ回路Cの出力を平滑化する。 The smoothing circuit S includes a smoothing capacitor 5 of the converter circuit C. The smoothing capacitor 5 is, for example, an electrolytic capacitor, and is connected to the DC output terminals 42a and 42b of the converter circuit C. The smoothing capacitor 5 smoothes the output of the converter circuit C.

インバータ回路Iは、三相ブリッジ接続された6個の半導体スイッチング素子6a~6fを有する。半導体スイッチング素子6a~6fは、例えば、IGBTと、逆並列された還流ダイオードとから構成される。インバータ回路Iは、三相(u相,v相,w相)のフルブリッジ回路で構成される。インバータ回路Iは、直流入力端子61a、61bが平滑コンデンサ5の両極端子、および、直流フィルタリアクトル9a、9bの一方の端子にそれぞれ接続される。インバータ回路Iは、半導体スイッチング素子6a~6fのスイッチング動作により、平滑回路Sからの直流(コンバータ回路Cが出力する直流)を交流に変換する、または、直流回路Dからの直流を交流に変換する。 Inverter circuit I has six semiconductor switching elements 6a-6f connected in a three-phase bridge. Semiconductor switching elements 6a-6f are composed, for example, of IGBTs and anti-parallel freewheeling diodes. Inverter circuit I is composed of a three-phase (u-phase, v-phase, w-phase) full-bridge circuit. DC input terminals 61a and 61b of inverter circuit I are connected to both pole terminals of smoothing capacitor 5 and one terminal of each DC filter reactor 9a and 9b, respectively. Through the switching operation of semiconductor switching elements 6a-6f, inverter circuit I converts DC from smoothing circuit S (DC output by converter circuit C) to AC, or converts DC from DC circuit D to AC.

出力フィルタF2は、出力フィルタリアクトル7a~7cと、出力フィルタコンデンサ8a~8cと、を有する。出力フィルタリアクトル7a~7cの一方の端子は、三相(u相,v相,w相)のインバータ回路Iの交流出力端子62a~62cにそれぞれ接続される。出力フィルタリアクトル7a~7cの他方の端子は、電力変換装置1の装置出力端子71a~71cにそれぞれ接続される。 The output filter F2 has output filter reactors 7a-7c and output filter capacitors 8a-8c. One terminal of each of the output filter reactors 7a-7c is connected to the AC output terminals 62a-62c of the three-phase (u-phase, v-phase, w-phase) inverter circuit I. The other terminal of each of the output filter reactors 7a-7c is connected to the device output terminals 71a-71c of the power conversion device 1, respectively.

出力フィルタコンデンサ8a~8cの一方の端子は、出力フィルタリアクトル7a~7cにおける装置出力端子71a~71c側の端子にそれぞれ接続される。出力フィルタコンデンサ8a~8cの他方の端子は、中性線n1にそれぞれ接続される。出力フィルタF2は、インバータ回路Iから出力される交流を交流負荷92に通過させるとともに、インバータ回路Iで発生するキャリア周波数の信号が交流負荷92に流れ込むのを防止する。 One terminal of output filter capacitors 8a to 8c is connected to the terminal of output filter reactors 7a to 7c on the device output terminals 71a to 71c side, respectively. The other terminal of output filter capacitors 8a to 8c is connected to neutral conductor n1, respectively. Output filter F2 passes the AC output from inverter circuit I to AC load 92, while preventing carrier frequency signals generated by inverter circuit I from flowing into AC load 92.

直流フィルタF3は、直流フィルタリアクトル9a、9bと、直流フィルタコンデンサ10a、10bと、を有する。直流回路Dは、直流電源(蓄電池)11を有する。直流フィルタリアクトル9a、9bの一方の端子は、インバータ回路Iの直流入力端子61a、61bにそれぞれ接続される。直流フィルタリアクトル9a、9bの他方の端子は、直流フィルタコンデンサ10a、10b、および、直流電源11にそれぞれ接続される。 The DC filter F3 has DC filter reactors 9a and 9b and DC filter capacitors 10a and 10b. The DC circuit D has a DC power supply (storage battery) 11. One terminal of each of the DC filter reactors 9a and 9b is connected to the DC input terminals 61a and 61b of the inverter circuit I, respectively. The other terminals of the DC filter reactors 9a and 9b are connected to the DC filter capacitors 10a and 10b and the DC power supply 11, respectively.

直流回路Dは、平滑回路Sと並列に接続され、停電や瞬断が発生した際に交流負荷92への電力供給を継続するように構成される。具体的には、電力変換装置1の通常動作時は、平滑回路Sからの直流(コンバータ回路Cが出力する直流)がインバータ回路Iに入力される。電力変換装置1の蓄電池動作時は、直流回路Dからの直流がインバータ回路Iに入力される。 DC circuit D is connected in parallel with smoothing circuit S and is configured to continue supplying power to AC load 92 in the event of a power outage or momentary interruption. Specifically, during normal operation of power conversion device 1, DC from smoothing circuit S (DC output by converter circuit C) is input to inverter circuit I. During battery operation of power conversion device 1, DC from DC circuit D is input to inverter circuit I.

図2は、本実施形態に係るコンバータ制御部12の回路構成を示す図である。コンバータ制御部12は、コンバータ変調指令生成部121と、第1二相変調制御部122と、第1PWM信号生成部123と、二相変調用信号生成部124と、を有し、コンバータ回路Cの半導体スイッチング素子4a~4fを所望の状態にスイッチング制御する。 Figure 2 shows the circuit configuration of the converter control unit 12 according to this embodiment. The converter control unit 12 includes a converter modulation command generation unit 121, a first two-phase modulation control unit 122, a first PWM signal generation unit 123, and a two-phase modulation signal generation unit 124, and controls the switching of the semiconductor switching elements 4a to 4f of the converter circuit C to the desired state.

コンバータ変調指令生成部121は、三相交流電源91から三相交流が入力され、三相交流正弦波からなるコンバータ変調指令信号Vr、Vs、Vtを生成し、第1二相変調制御部122へ出力する。二相変調用信号生成部124は、三相交流電源91から三相交流が入力され、コンバータ二相変調用信号AC1~AC6を生成し、第1二相変調制御部122へ出力する。第1二相変調制御部122には、コンバータ変調指令生成部121からコンバータ変調指令信号Vr、Vs、Vtが入力され、二相変調用信号生成部124からコンバータ二相変調用信号AC1~AC6が入力される。さらに第1二相変調制御部122は、コンバータ二相変調指令信号Vr’、Vs’、Vt’を生成して第1PWM信号生成部123へ出力する。 The converter modulation command generation unit 121 receives three-phase AC from the three-phase AC power supply 91, generates converter modulation command signals Vr, Vs, and Vt consisting of three-phase AC sine waves, and outputs them to the first two-phase modulation control unit 122. The two-phase modulation signal generation unit 124 receives three-phase AC from the three-phase AC power supply 91, generates converter two-phase modulation signals AC1 to AC6, and outputs them to the first two-phase modulation control unit 122. The first two-phase modulation control unit 122 receives the converter modulation command signals Vr, Vs, and Vt from the converter modulation command generation unit 121 and the converter two-phase modulation signals AC1 to AC6 from the two-phase modulation signal generation unit 124. The first two-phase modulation control unit 122 further generates converter two-phase modulation command signals Vr', Vs', and Vt' and outputs them to the first PWM signal generation unit 123.

第1PWM信号生成部123は、コンパレータ123aとキャリア信号生成部123bと、を有する。コンパレータ123aには、コンバータ二相変調指令信号Vr’、Vs’、Vt’と、キャリア信号生成部123bで生成される三角波等のキャリア信号Vcが入力され、両者を比較して、PWM駆動信号Vgr、Vgs、Vgtを出力する。PWM駆動信号Vgrとその反転信号/Vgr、PWM駆動信号Vgsとその反転信号/Vgs、PWM駆動信号Vgtとその反転信号/Vgtは、それぞれコンバータ回路Cの半導体スイッチング素子4a~4fのゲートに入力される。つまり、PWM駆動信号Vgr、Vgs、Vgtは、コンバータ二相変調指令信号Vr’、Vs’、Vt’がキャリア信号Vcよりも大きい場合に上側の半導体スイッチング素子4a,4c,4eをオン、下側の半導体スイッチング素子4b,4d,4fをオフする波形である。また、コンバータ二相変調指令信号Vr’、Vs’、Vt’がキャリア信号Vcよりも小さい場合に下側の半導体スイッチング素子4b,4d,4fをオン、上側の半導体スイッチング素子4a,4c,4eをオフする波形である。 The first PWM signal generator 123 has a comparator 123a and a carrier signal generator 123b. The comparator 123a receives the converter two-phase modulation command signals Vr', Vs', and Vt' and the carrier signal Vc, such as a triangular wave, generated by the carrier signal generator 123b, compares them, and outputs PWM drive signals Vgr, Vgs, and Vgt. The PWM drive signal Vgr and its inverted signal /Vgr, the PWM drive signal Vgs and its inverted signal /Vgs, and the PWM drive signal Vgt and its inverted signal /Vgt are each input to the gates of the semiconductor switching elements 4a to 4f of the converter circuit C. In other words, the PWM drive signals Vgr, Vgs, and Vgt have waveforms that turn on the upper semiconductor switching elements 4a, 4c, and 4e and turn off the lower semiconductor switching elements 4b, 4d, and 4f when the converter two-phase modulation command signals Vr', Vs', and Vt' are greater than the carrier signal Vc. Furthermore, when the converter two-phase modulation command signals Vr', Vs', and Vt' are smaller than the carrier signal Vc, the PWM drive signals Vgr, Vgs, and Vgt have waveforms that turn on the lower semiconductor switching elements 4b, 4d, and 4f and turn off the upper semiconductor switching elements 4a, 4c, and 4e.

図3は、本実施形態に係るインバータ制御部13の回路構成を示す図である。インバータ制御部13は、インバータ変調指令生成部131と、第2二相変調制御部132と、第2PWM信号生成部133と、二相変調用信号生成部134と、インバータ正弦波リファレンス生成部135を有し、インバータ回路Iの半導体スイッチング素子6a~6fを所望の状態にスイッチング制御する。 Figure 3 shows the circuit configuration of the inverter control unit 13 according to this embodiment. The inverter control unit 13 includes an inverter modulation command generation unit 131, a second two-phase modulation control unit 132, a second PWM signal generation unit 133, a two-phase modulation signal generation unit 134, and an inverter sine wave reference generation unit 135, and controls the switching of the semiconductor switching elements 6a-6f of the inverter circuit I to the desired state.

インバータ変調指令生成部131は、インバータ正弦波リファレンス生成部135で生成される理想正弦波が入力され、三相交流正弦波からなるインバータ変調指令信号Vu,Vv,Vwを生成し、第2二相変調制御部132へ出力する。二相変調用信号生成部134は、インバータ正弦波リファレンス生成部135から理想正弦波が入力され、インバータ二相変調用信号AI1~AI6を生成し、第2二相変調制御部132へ出力する。第2二相変調制御部132には、インバータ変調指令生成部131からインバータ変調指令信号Vu,Vv,Vwが入力、二相変調用信号生成部134からインバータ二相変調用信号AI1~AI6が入力される。第2二相変調制御部132は、二相変調指令信号Vu’、Vv’、Vw’を生成して、第2PWM信号生成部133へ出力する。 The inverter modulation command generation unit 131 receives the ideal sine wave generated by the inverter sine wave reference generation unit 135, generates inverter modulation command signals Vu, Vv, and Vw consisting of three-phase AC sine waves, and outputs them to the second two-phase modulation control unit 132. The two-phase modulation signal generation unit 134 receives the ideal sine wave from the inverter sine wave reference generation unit 135, generates inverter two-phase modulation signals AI1 to AI6, and outputs them to the second two-phase modulation control unit 132. The second two-phase modulation control unit 132 receives the inverter modulation command signals Vu, Vv, and Vw from the inverter modulation command generation unit 131 and the inverter two-phase modulation signals AI1 to AI6 from the two-phase modulation signal generation unit 134. The second two-phase modulation control unit 132 generates two-phase modulation command signals Vu', Vv', and Vw' and outputs them to the second PWM signal generation unit 133.

第2PWM信号生成部133の構成は、図2に示すコンバータ制御部12の第1PWM信号生成部123と同様の構成であるため、説明を省略する。 The configuration of the second PWM signal generation unit 133 is similar to that of the first PWM signal generation unit 123 of the converter control unit 12 shown in Figure 2, so a detailed description will be omitted.

図4は、本実施形態に係るインバータ制御部13の内部信号波形を示す図である。図4において、上段にインバータ変調指令信号Vu,Vv,Vwを、中段にインバータ二相変調用信号AI1~AI6を、下段にインバータ二相変調指令信号Vu’、Vv’、Vw’を示す。 Figure 4 shows internal signal waveforms of the inverter control unit 13 according to this embodiment. In Figure 4, the upper row shows inverter modulation command signals Vu, Vv, and Vw, the middle row shows inverter two-phase modulation signals AI1 to AI6, and the lower row shows inverter two-phase modulation command signals Vu', Vv', and Vw'.

インバータ変調指令信号Vu,Vv,Vwは、互いに位相が120°ずれた三相交流正弦波である。インバータ二相変調用信号AI1~AI6は、インバータ変調指令信号Vu,Vv,Vwを二相変調するための信号である。インバータ二相変調指令信号Vu’、Vv’、Vw’は、インバータ変調指令信号Vu,Vv,Vwがインバータ二相変調用信号AI1~AI6に基づいて部分的に二相変調された信号である。
具体的には、インバータ二相変調指令信号Vu’は、インバータ二相変調用信号AI1がHighとなる二相変調制御期間t1において、インバータ変調指令信号VuがHighに固定された信号である。またインバータ二相変調指令信号Vu’は、インバータ二相変調用信号AI4がHighとなる二相変調制御期間t1において、インバータ変調指令信号VuがLowに固定された信号である。
同様に、インバータ二相変調指令信号Vv’は、インバータ二相変調用信号AI2がHighとなる二相変調制御期間t2において、インバータ変調指令信号VvがHighに固定された信号である。またインバータ二相変調指令信号Vv’は、インバータ二相変調用信号AI5がHighとなる二相変調制御期間t2において、インバータ変調指令信号VvがLowに固定された信号である。
同様に、インバータ二相変調指令信号Vw’は、インバータ二相変調用信号AI3がHighとなる二相変調制御期間t2において、インバータ変調指令信号VwがHighに固定された信号である。またインバータ二相変調指令信号Vw’は、インバータ二相変調用信号AI5がHighとなる二相変調制御期間t2において、インバータ変調指令信号VwがLowに固定された信号である。
The inverter modulation command signals Vu, Vv, and Vw are three-phase AC sine waves that are 120° out of phase with one another. The inverter two-phase modulation signals AI1 to AI6 are signals for two-phase modulating the inverter modulation command signals Vu, Vv, and Vw. The inverter two-phase modulation command signals Vu', Vv', and Vw' are signals that are partially two-phase modulated from the inverter modulation command signals Vu, Vv, and Vw based on the inverter two-phase modulation signals AI1 to AI6.
Specifically, the inverter two-phase modulation command signal Vu' is a signal in which the inverter modulation command signal Vu is fixed to High during the two-phase modulation control period t1 in which the inverter two-phase modulation signal AI1 is High. Also, the inverter two-phase modulation command signal Vu' is a signal in which the inverter modulation command signal Vu is fixed to Low during the two-phase modulation control period t1 in which the inverter two-phase modulation signal AI4 is High.
Similarly, the inverter two-phase modulation command signal Vv' is a signal in which the inverter modulation command signal Vv is fixed to High during the two-phase modulation control period t2 in which the inverter two-phase modulation signal AI2 is High. Also, the inverter two-phase modulation command signal Vv' is a signal in which the inverter modulation command signal Vv is fixed to Low during the two-phase modulation control period t2 in which the inverter two-phase modulation signal AI5 is High.
Similarly, the inverter two-phase modulation command signal Vw' is a signal in which the inverter modulation command signal Vw is fixed to High during the two-phase modulation control period t2 in which the inverter two-phase modulation signal AI3 is High. Also, the inverter two-phase modulation command signal Vw' is a signal in which the inverter modulation command signal Vw is fixed to Low during the two-phase modulation control period t2 in which the inverter two-phase modulation signal AI5 is High.

図4に示すように、インバータ二相変調指令信号Vu’、Vv’、Vw’は、二相変調制御期間t1、t2、t3において三相のうちいずれか一相がHighまたはLowに固定され、残りの二相が変調する二相変調信号である。またインバータ二相変調指令信号Vu’、Vv’、Vw’は、三相変調制御期間tr1、tr2、tr3において、三相が全て変調する三相変調信号である。なお、三相変調制御期間tr1は二相変調制御期間t1と二相変調制御期間t3との間であり、三相変調制御期間tr2は二相変調制御期間t2と二相変調制御期間t1との間であり、三相変調制御期間tr3は二相変調制御期間t3と二相変調制御期間t2との間である。 As shown in FIG. 4, the inverter two-phase modulation command signals Vu', Vv', and Vw' are two-phase modulation signals in which one of the three phases is fixed to either High or Low during two-phase modulation control periods t1, t2, and t3, and the remaining two phases are modulated. The inverter two-phase modulation command signals Vu', Vv', and Vw' are three-phase modulation signals in which all three phases are modulated during three-phase modulation control periods tr1, tr2, and tr3. The three-phase modulation control period tr1 is between the two-phase modulation control period t1 and the two-phase modulation control period t3, the three-phase modulation control period tr2 is between the two-phase modulation control period t2 and the two-phase modulation control period t1, and the three-phase modulation control period tr3 is between the two-phase modulation control period t3 and the two-phase modulation control period t2.

また、二相変調制御期間t1、t2、t3は、それぞれ位相60°-Δθに相当する時間であり、三相変調制御期間tr1、tr2、tr3は、それぞれ位相Δθに相当する時間である。したがって、インバータ制御部13は、位相180°周期の制御期間において、二相変調制御期間t1、t2、t3では二相変調方式によりPWM制御を、三相変調制御期間tr1、tr2、tr3では三相変調方式によりPWM制御を行う。 Furthermore, the two-phase modulation control periods t1, t2, and t3 are times corresponding to a phase of 60°-Δθ, and the three-phase modulation control periods tr1, tr2, and tr3 are times corresponding to a phase of Δθ. Therefore, during the control periods with a phase cycle of 180°, the inverter control unit 13 performs PWM control using the two-phase modulation method during the two-phase modulation control periods t1, t2, and t3, and performs PWM control using the three-phase modulation method during the three-phase modulation control periods tr1, tr2, and tr3.

本実施形態において、三相変調制御期間tr1、tr2、tr3は、以下に説明する第一共振周期T1または第二共振周期T2に基づいてそれぞれ設定される。二相変調制御期間t1、t2、t3は、位相60°に相当する時間から上記設定された三相変調制御期間tr1、tr2、tr3を減算した値がそれぞれ設定される。 In this embodiment, the three-phase modulation control periods tr1, tr2, and tr3 are each set based on the first resonance period T1 or the second resonance period T2 described below. The two-phase modulation control periods t1, t2, and t3 are each set to a value obtained by subtracting the above-set three-phase modulation control periods tr1, tr2, and tr3 from the time corresponding to a phase of 60°.

本実施形態に係るインバータ制御部13がインバータ回路Iを二相変調方式または三相変調方式によりPWM制御する構成について、図4を用いて説明した。本実施形態に係るコンバータ制御部12も、同様にコンバータ回路Cを二相変調方式または三相変調方式によりPWM制御する構成であってもよい。 The configuration in which the inverter control unit 13 according to this embodiment PWM controls the inverter circuit I using two-phase modulation or three-phase modulation has been described using Figure 4. The converter control unit 12 according to this embodiment may also be configured to similarly PWM control the converter circuit C using two-phase modulation or three-phase modulation.

図5は、本実施形態に係るインバータ回路Iの各相の出力電圧を合算した波形を示す図である。図5に示すように、インバータ回路Iの各相の基本波(商用成分の波形)は合算されると0Vとなり、結果として三相変調制御期間tr1、tr2、tr3の電圧は0Vとなり、二相変調制御期間t1、t2、t3の電圧はHighまたはLowの波形が残る。さらに、インバータ回路Iの各相の出力電圧を合算した波形は、二相変調制御期間t1、t2、t3から三相変調制御期間tr1、tr2、tr3へ移る時に、または、三相変調制御期間tr1、tr2、tr3から二相変調制御期間t1、t2、t3へ移る時に、大きく変動する。 Figure 5 shows the waveform obtained by adding up the output voltages of each phase of inverter circuit I according to this embodiment. As shown in Figure 5, the fundamental waves (waveforms of commercial components) of each phase of inverter circuit I are summed to 0V. As a result, the voltage during the three-phase modulation control periods tr1, tr2, and tr3 is 0V, and the voltage during the two-phase modulation control periods t1, t2, and t3 remains as a high or low waveform. Furthermore, the waveform obtained by adding up the output voltages of each phase of inverter circuit I fluctuates significantly when transitioning from the two-phase modulation control periods t1, t2, and t3 to the three-phase modulation control periods tr1, tr2, and tr3, or when transitioning from the three-phase modulation control periods tr1, tr2, and tr3 to the two-phase modulation control periods t1, t2, and t3.

図6は、三相交流電源91から交流負荷92へ電力を供給する通常動作時の高調波周波数に対する等価回路である。図6に示すように、等価回路は、入力フィルタF1の入力フィルタコンデンサ2a~2cと入力フィルタリアクトル3a~3c、出力フィルタF2の出力フィルタコンデンサ8a~8cと出力フィルタリアクトル7a~7c、直流フィルタF3の直流フィルタコンデンサ10a、10bと直流フィルタリアクトル9a、9b、から構成される。
図6において、符号C’はコンバータ回路Cの各相の出力電圧を合算した波形を表し、符号I’はインバータ回路Iの各相の出力電圧を合算した波形(図5に示した波形)を表す。図5に示す変動する電圧波形が、図6に示す等価回路に印加されることで高調波電流が流れる。
Fig. 6 shows an equivalent circuit for harmonic frequencies during normal operation when power is supplied from a three-phase AC power supply 91 to an AC load 92. As shown in Fig. 6, the equivalent circuit is made up of input filter capacitors 2a to 2c and input filter reactors 3a to 3c of an input filter F1, output filter capacitors 8a to 8c and output filter reactors 7a to 7c of an output filter F2, and DC filter capacitors 10a and 10b and DC filter reactors 9a and 9b of a DC filter F3.
In Fig. 6, symbol C' represents the waveform obtained by adding up the output voltages of the phases of converter circuit C, and symbol I' represents the waveform obtained by adding up the output voltages of the phases of inverter circuit I (the waveform shown in Fig. 5). When the fluctuating voltage waveform shown in Fig. 5 is applied to the equivalent circuit shown in Fig. 6, a harmonic current flows.

図7は、図6の等価回路におけるコンバータ回路Cの各相の出力電圧を合算した波形C’とインバータ回路Iの各相の出力電圧を合算した波形I’を一つにまとめて整理した等価回路である。なお、コンバータ回路Cの各相の出力電圧を合算した波形C’と、コンバータ回路Cの各相の出力電圧を合算した波形I’は、ほぼ同等の電圧波形である。入力フィルタF1の入力フィルタリアクトル3a~3cのインダクタンスL3a~L3cと、出力フィルタF2の出力フィルタリアクトル7a~7cのインダクタンスL7a~L7cは、通常同じ値であるため、Lac1=L3a/6と合成できる。同様に、F1の入力フィルタコンデンサ2a~2cのキャパシタンスC2a~C2cと、出力フィルタF2の出力フィルタコンデンサ8a~8cのキャパシタンスC8a~C8cは、同じ値であるため、Cac1=C2a×6と合成できる。直流フィルタF3についても、P側とN側のフィルタの値は同じであるため、直流フィルタリアクトル9a、9bのインダクタンスL9a、L9bはLdc1=L9a/2、直流フィルタF3の直流フィルタコンデンサ10a、10bのキャパシタンスC10a、C10bは、Cdc1=C10a×2と合成できる。
コンバータ回路Cの各相の出力電圧を合算した波形C’、または、インバータ回路Iの各相の出力電圧を合算した波形I’の電圧波形が、図7に示す等価回路に印加されることで高調波電流が流れる。なお、高調波電流の大きさは、三相変調制御期間tr1、tr2、tr3によって異なる。
Figure 7 shows an equivalent circuit diagram that combines waveform C', which is the sum of the output voltages of the phases of converter circuit C, and waveform I', which is the sum of the output voltages of the phases of inverter circuit I, in the equivalent circuit diagram of Figure 6. Note that waveform C', which is the sum of the output voltages of the phases of converter circuit C, and waveform I', which is the sum of the output voltages of the phases of converter circuit C, are nearly identical voltage waveforms. Because the inductances L3a-L3c of input filter reactors 3a-3c of input filter F1 and the inductances L7a-L7c of output filter reactors 7a-7c of output filter F2 are typically the same value, Lac1 can be combined as L3a/6. Similarly, because the capacitances C2a-C2c of input filter capacitors 2a-2c of F1 and the capacitances C8a-C8c of output filter capacitors 8a-8c of output filter F2 are the same value, Cac1 can be combined as C2a x 6. For the DC filter F3, the filter values on the P-side and N-side are the same, so the inductances L9a and L9b of the DC filter reactors 9a and 9b can be combined as Ldc1 = L9a/2, and the capacitances C10a and C10b of the DC filter capacitors 10a and 10b of the DC filter F3 can be combined as Cdc1 = C10a × 2.
A harmonic current flows when a voltage waveform C' obtained by adding up the output voltages of the phases of the converter circuit C or a voltage waveform I' obtained by adding up the output voltages of the phases of the inverter circuit I is applied to the equivalent circuit shown in Fig. 7. The magnitude of the harmonic current differs depending on the three-phase modulation control periods tr1, tr2, and tr3.

図7に示す等価回路の第一共振周期T1を、入力フィルタF1と直流フィルタF3と出力フィルタF2の共振周期と定義する。具体的には第一共振周期T1は、以下の式で定義する。
7 is defined as the resonance period of the input filter F1, the DC filter F3, and the output filter F2. Specifically, the first resonance period T1 is defined by the following equation:

図8は、直流回路Dから交流負荷92へ電力を供給する蓄電池動作時の高調波周波数に対する等価回路である。図8に示すように、等価回路は、出力フィルタF2の出力フィルタコンデンサ8a~8cと出力フィルタリアクトル7a~7c、直流フィルタF3の直流フィルタリアクトル9a、9bと直流フィルタコンデンサ10a、10bから構成される。
図5に示したインバータ回路Iの各相の出力電圧を合算した波形が印加されることで、等価回路に高調波電流が流れる。
Fig. 8 shows an equivalent circuit for harmonic frequencies during battery operation when power is supplied from DC circuit D to AC load 92. As shown in Fig. 8, the equivalent circuit is made up of output filter capacitors 8a to 8c and output filter reactors 7a to 7c of output filter F2, and DC filter reactors 9a and 9b and DC filter capacitors 10a and 10b of DC filter F3.
When a waveform obtained by adding up the output voltages of the phases of the inverter circuit I shown in FIG. 5 is applied, a harmonic current flows in the equivalent circuit.

図9は、図8の等価回路を整理した等価回路である。出力フィルタF2の出力フィルタリアクトル7a~7cのインダクタンスL7a~L7cは、通常同じ値であるため、Lac2=L7a/3と合成できる。同様に、F2の出力フィルタコンデンサ8a~8cのキャパシタンスC8a~C8cは、同じ値であるため、Cac2=C8a×3と合成できる。直流フィルタF3についても、P側とN側のフィルタの値は、同じであるため、直流フィルタリアクトル9a、9bのインダクタンスL9a、L9bはLdc2=L9a/2、直流フィルタF3の直流フィルタコンデンサ10a、10bのキャパシタンスC10a、C10bは、Cdc2=C10a×2と合成できる。
インバータ回路Iの各相の出力電圧を合算した波形I’の電圧波形が、図9に示す等価回路に印加されることで、高調波電流が流れる。なお、高調波電流の大きさは、三相変調制御期間tr1、tr2、tr3によって異なる。
Figure 9 shows an equivalent circuit that is a rearrangement of the equivalent circuit in Figure 8. Because the inductances L7a to L7c of output filter reactors 7a to 7c of output filter F2 are typically the same value, they can be combined as Lac2 = L7a/3. Similarly, because the capacitances C8a to C8c of output filter capacitors 8a to 8c of F2 are the same value, they can be combined as Cac2 = C8a x 3. For DC filter F3, the filter values on the positive and negative sides are the same, so the inductances L9a and L9b of DC filter reactors 9a and 9b are Ldc2 = L9a/2, and the capacitances C10a and C10b of DC filter capacitors 10a and 10b of DC filter F3 can be combined as Cdc2 = C10a x 2.
When a voltage waveform I' obtained by adding up the output voltages of the phases of the inverter circuit I is applied to the equivalent circuit shown in Fig. 9, a harmonic current flows. The magnitude of the harmonic current differs depending on the three-phase modulation control periods tr1, tr2, and tr3.

図9に示す等価回路の第二共振周期T2を、直流フィルタF3と出力フィルタF2の共振周期と定義する。具体的には第二共振周期T2は、以下の式で定義する。
9 is defined as the resonance period of the DC filter F3 and the output filter F2. Specifically, the second resonance period T2 is defined by the following equation.

図10は、本実施形態の比較対象として、三相変調制御期間tr1、tr2、tr3を0と設定した場合、通常動作時に直流フィルタF3に流れるリップル電流波形である。三相変調制御期間tr1、tr2、tr3を0と設定しているため、電力変換装置1は、三相変調方式でのPWM制御を行わず、二相変調方式でのPWM制御のみを行う。 Figure 10 shows, for comparison with this embodiment, the ripple current waveform flowing through the DC filter F3 during normal operation when the three-phase modulation control periods tr1, tr2, and tr3 are set to 0. Because the three-phase modulation control periods tr1, tr2, and tr3 are set to 0, the power conversion device 1 does not perform PWM control using the three-phase modulation method, but only performs PWM control using the two-phase modulation method.

図11は、本実施形態において、三相変調制御期間tr1、tr2、tr3をフィルタ回路の第一共振周期T1の1/2と設定した場合、通常動作で直流フィルタF3に流れるリップル電流波形である。 Figure 11 shows the ripple current waveform flowing through the DC filter F3 during normal operation when the three-phase modulation control periods tr1, tr2, and tr3 are set to 1/2 the first resonant period T1 of the filter circuit in this embodiment.

図10、図11を比較すると、二相変調方式でのPWM制御のみを行う場合よりも、二相変調の相を切り替える間に、三相変調方式でのPWM制御を行う場合の方が、二相変調の相を切り替える間に直流フィルタF3に流れるリップル電流を1/2以下に抑制できることが分かる。 Comparing Figures 10 and 11, it can be seen that when PWM control using three-phase modulation is performed while switching the phases of two-phase modulation, the ripple current flowing through DC filter F3 during phase switching of two-phase modulation can be reduced to less than half compared to when only PWM control using two-phase modulation is performed.

図12は、三相変調制御期間tr1、tr2、tr3に対する通常動作時のリップル電流の大きさを示した図である。図12に示すように、三相変調制御期間tr1、tr2、tr3をそれぞれフィルタ回路の第一共振周期T1の3/8以上、5/8以下に設定することで、二相変調の相を切り替える間に直流フィルタF3に流れるリップル電流を抑制できる。さらに、三相変調制御期間tr1、tr2、tr3をフィルタ回路の第一共振周期T1の1/2に設定することで、二相変調の相を切り替える間に直流フィルタF3に流れるリップル電流を最も抑制できる。 Figure 12 shows the magnitude of ripple current during normal operation versus the three-phase modulation control periods tr1, tr2, and tr3. As shown in Figure 12, by setting the three-phase modulation control periods tr1, tr2, and tr3 to be greater than or equal to 3/8 and less than or equal to 5/8 of the first resonant period T1 of the filter circuit, respectively, it is possible to suppress the ripple current flowing through the DC filter F3 while the phases of the two-phase modulation are switched. Furthermore, by setting the three-phase modulation control periods tr1, tr2, and tr3 to be 1/2 of the first resonant period T1 of the filter circuit, it is possible to most effectively suppress the ripple current flowing through the DC filter F3 while the phases of the two-phase modulation are switched.

図10~図12では、通常動作において、二相変調の相を切り替える間に直流フィルタF3に流れるリップル電流特性を説明したが、蓄電池動作時でも同様のリップル電流特性となる。つまり、二相変調方式でのPWM制御のみ行う場合よりも、二相変調の相を切り替える間に、三相変調方式でのPWM制御を行う場合の方が、直流フィルタF3に流れるリップル電流を抑制できる。また、三相変調制御期間tr1、tr2、tr3をフィルタ回路の第二共振周期T2の3/8以上、5/8以下に設定することで、二相変調の相を切り替える間に直流フィルタF3に流れるリップル電流を抑制できる。さらに、三相変調制御期間tr1、tr2、tr3をフィルタ回路の第二共振周期T2の1/2に設定することで、二相変調の相を切り替える間に直流フィルタF3に流れるリップル電流を最も抑制できる。 Figures 10 to 12 illustrate the ripple current characteristics flowing through the DC filter F3 during phase switching of two-phase modulation during normal operation. Similar ripple current characteristics are observed during battery operation. In other words, performing PWM control using three-phase modulation during phase switching of two-phase modulation is more effective at suppressing the ripple current flowing through the DC filter F3 than performing PWM control using only two-phase modulation. Furthermore, by setting the three-phase modulation control periods tr1, tr2, and tr3 to be greater than or equal to 3/8 and less than or equal to 5/8 of the second resonant period T2 of the filter circuit, the ripple current flowing through the DC filter F3 during phase switching of two-phase modulation can be suppressed. Furthermore, by setting the three-phase modulation control periods tr1, tr2, and tr3 to be 1/2 of the second resonant period T2 of the filter circuit, the ripple current flowing through the DC filter F3 during phase switching of two-phase modulation can be most effectively suppressed.

以上、本実施形態について説明をしたが、本実施形態に係る技術的範囲が本実施形態の説明によって限定的に解釈されるべきではないのは言うまでもない。本実施形態は単なる一例であって、特許請求の範囲に記載された発明の範囲内において、様々な実施形態の変更が可能であることが当業者によって理解されるところである。本実施形態に係る技術的範囲は特許請求の範囲に記載された発明の範囲及びその均等の範囲に基づいて定められるべきである。 The present embodiment has been described above, but it goes without saying that the technical scope of this embodiment should not be interpreted as being limited by the description of this embodiment. This embodiment is merely an example, and it will be understood by those skilled in the art that various modifications of the embodiment are possible within the scope of the invention described in the claims. The technical scope of this embodiment should be determined based on the scope of the invention described in the claims and its equivalents.

1:電力変換装置
2a~2c:入力フィルタコンデンサ
3a~3c:入力フィルタリアクトル
4a~4f:半導体スイッチング素子
5:平滑コンデンサ
6a~6f:半導体スイッチング素子
7a~7c:出力フィルタリアクトル
8a~8c:出力フィルタコンデンサ
9a、9b:直流フィルタリアクトル
10a、10b:直流フィルタコンデンサ
11:直流電源(蓄電池)
12:コンバータ制御部
13:インバータ制御部
121:コンバータ変調指令生成部
131:インバータ変調指令生成部
122:第1二相変調制御部
132:第2二相変調制御部
123:第1PWM信号生成部
133:第2PWM信号生成部
123a,133a:コンパレータ
123b,133b:キャリア信号生成部
124,134:二相変調用信号生成部
135:インバータ正弦波リファレンス生成部
31a~31c:装置入力端子
41a~41c:交流入力端子
42a~42b:直流出力端子
61a~61b:直流入力端子
62a~62c:交流出力端子
71a~71c:装置出力端子
91:三相交流電源
92:交流負荷
C:コンバータ回路
I:インバータ回路
D:直流回路
F1:入力フィルタ
F2:出力フィルタ
F3:直流フィルタ
Lac1、Ldc1、Lac2、Ldc2:合成インダクタンス
Cac1、Cdc1、Cac2、Cdc2:合成キャパシタンス
n1:中性線
S:平滑回路
1: Power conversion devices 2a to 2c: Input filter capacitors 3a to 3c: Input filter reactors 4a to 4f: Semiconductor switching elements 5: Smoothing capacitors 6a to 6f: Semiconductor switching elements 7a to 7c: Output filter reactors 8a to 8c: Output filter capacitors 9a, 9b: DC filter reactors 10a, 10b: DC filter capacitor 11: DC power supply (storage battery)
12: Converter control unit 13: Inverter control unit 121: Converter modulation command generation unit 131: Inverter modulation command generation unit 122: First two-phase modulation control unit 132: Second two-phase modulation control unit 123: First PWM signal generation unit 133: Second PWM signal generation unit 123a, 133a: Comparators 123b, 133b: Carrier signal generation units 124, 134: Two-phase modulation signal generation unit 135: Inverter sine wave reference generation units 31a to 31c: Device input terminals 41a to 41c 1c: AC input terminals 42a to 42b: DC output terminals 61a to 61b: DC input terminals 62a to 62c: AC output terminals 71a to 71c: device output terminal 91: three-phase AC power supply 92: AC load C: converter circuit I: inverter circuit D: DC circuit F1: input filter F2: output filter F3: DC filter Lac1, Ldc1, Lac2, Ldc2: combined inductance Cac1, Cdc1, Cac2, Cdc2: combined capacitance n1: neutral wire S: smoothing circuit

Claims (3)

三相交流電源に接続され、前記三相交流電源からの交流を直流に変換するコンバータ回路と、
前記コンバータ回路の直流出力端子に接続され、コンデンサからなる平滑回路と、
前記コンバータ回路の前記直流出力端子に接続され、かつ、前記平滑回路と並列に接続され、直流電源からなる直流回路と、
前記平滑回路の直流出力端子、および、前記直流回路の直流出力端子に接続され、前記平滑回路からの直流、または、前記直流回路からの直流を交流に変換して交流負荷に出力するインバータ回路と、
前記コンバータ回路を二相変調方式または三相変調方式によりPWM制御するコンバータ制御部と
前記インバータ回路を二相変調方式または三相変調方式によりPWM制御するインバータ制御部と、
を備え、
前記コンバータ回路及び前記インバータ回路は、スイッチング素子からなる三相のフルブリッジ回路で構成され、
前記コンバータ回路は入力フィルタを有し、
前記直流回路は直流フィルタを有し、
前記インバータ回路は出力フィルタを有し、
前記コンバータ回路及び前記インバータ回路の制御期間の180°周期は、二相変調方式によりPWM制御する二相変調制御期間と、三相変調方式によりPWM制御する三相変調制御期間からなり、
第一共振周期を、前記入力フィルタと前記直流フィルタと前記出力フィルタの共振周期と定義し、
第二共振周期を、前記直流フィルタと前記出力フィルタの共振周期と定義した時、
前記三相変調制御期間は、第一共振周期の3/8以上、5/8以下、または、第二共振周期の3/8以上、5/8以下に設定される、
電力変換装置。
a converter circuit connected to a three-phase AC power source and converting AC from the three-phase AC power source into DC;
a smoothing circuit connected to a DC output terminal of the converter circuit and including a capacitor;
a DC circuit connected to the DC output terminal of the converter circuit and connected in parallel with the smoothing circuit, the DC circuit comprising a DC power supply;
an inverter circuit connected to a DC output terminal of the smoothing circuit and a DC output terminal of the DC circuit, for converting the DC from the smoothing circuit or the DC from the DC circuit into AC and outputting the AC to an AC load;
a converter control unit that performs PWM control of the converter circuit using two-phase modulation or three-phase modulation; and an inverter control unit that performs PWM control of the inverter circuit using two-phase modulation or three-phase modulation.
Equipped with
the converter circuit and the inverter circuit are configured as three-phase full-bridge circuits made up of switching elements,
the converter circuit has an input filter;
the DC circuit includes a DC filter;
the inverter circuit has an output filter;
a 180° cycle of a control period of the converter circuit and the inverter circuit includes a two-phase modulation control period in which PWM control is performed by a two-phase modulation method and a three-phase modulation control period in which PWM control is performed by a three-phase modulation method;
A first resonance period is defined as a resonance period of the input filter, the DC filter, and the output filter;
When the second resonance period is defined as the resonance period of the DC filter and the output filter,
the three-phase modulation control period is set to 3/8 or more and 5/8 or less of a first resonance period, or 3/8 or more and 5/8 or less of a second resonance period;
Power conversion device.
前記入力フィルタと前記直流フィルタと前記出力フィルタは、それぞれフィルタコンデンサおよびフィルタリアクトルからなる、請求項1に記載の電力変換装置。 The power conversion device of claim 1, wherein the input filter, the DC filter, and the output filter each consist of a filter capacitor and a filter reactor. 前記三相変調制御期間は、前記コンバータ回路に前記三相交流電源が入力される場合は、前記第一共振周期の3/8以上、5/8以下であり、前記コンバータ回路に前記三相交流電源が入力されない場合は、前記第二共振周期の3/8以上、5/8以下である、請求項1または2に記載の電力変換装置。 The power conversion device of claim 1 or 2, wherein the three-phase modulation control period is greater than or equal to 3/8 and less than or equal to 5/8 of the first resonant period when the three-phase AC power supply is input to the converter circuit, and is greater than or equal to 3/8 and less than or equal to 5/8 of the second resonant period when the three-phase AC power supply is not input to the converter circuit.
JP2022033896A 2022-03-04 2022-03-04 Power Conversion Device Active JP7743337B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022033896A JP7743337B2 (en) 2022-03-04 2022-03-04 Power Conversion Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022033896A JP7743337B2 (en) 2022-03-04 2022-03-04 Power Conversion Device

Publications (2)

Publication Number Publication Date
JP2023129106A JP2023129106A (en) 2023-09-14
JP7743337B2 true JP7743337B2 (en) 2025-09-24

Family

ID=87972874

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022033896A Active JP7743337B2 (en) 2022-03-04 2022-03-04 Power Conversion Device

Country Status (1)

Country Link
JP (1) JP7743337B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2025172763A1 (en) 2024-02-13 2025-08-21 Rampx Holdings, Inc. Dual-stage ac to ac electrical power converters

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005229714A (en) 2004-02-12 2005-08-25 Denso Corp Two-phase modulation method

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09149660A (en) * 1995-11-27 1997-06-06 Toshiba Corp PWM control inverter control device
JP6015346B2 (en) * 2012-10-26 2016-10-26 株式会社豊田自動織機 Control device and control method for three-phase AC motor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005229714A (en) 2004-02-12 2005-08-25 Denso Corp Two-phase modulation method

Also Published As

Publication number Publication date
JP2023129106A (en) 2023-09-14

Similar Documents

Publication Publication Date Title
US5852558A (en) Method and apparatus for reducing common mode voltage in multi-phase power converters
US4730242A (en) Static power conversion and apparatus having essentially zero switching losses
Ghias et al. Voltage balancing method for a flying capacitor multilevel converter using phase disposition PWM
Lee et al. An improved phase-shifted PWM method for a three-phase cascaded H-bridge multi-level inverter
US11979094B2 (en) Method for operating a power electronic converter device with floating cells
US11784583B2 (en) Cascaded pulse width modulation converter control
US9899917B2 (en) Method for producing an output voltage and assembly for performing the method
JP2004266884A (en) Switching power supply type power supply equipment and nuclear magnetic resonance imaging apparatus using the same
US12074536B2 (en) Constant-frequency single-carrier sensor-less modulation for the three level flying capacitor multicell converter
CN104052305A (en) Power conversion system
JP7743337B2 (en) Power Conversion Device
JP5169017B2 (en) Power converter
JP5121755B2 (en) Power converter
JP7807950B2 (en) Power Conversion Device
JPH08182342A (en) Power converter
CN114649970A (en) Converter
JP5169018B2 (en) Power converter
US10848072B2 (en) Power supply control device, power conversion system, and power supply control method
JP7671197B2 (en) Power Conversion Equipment
JP4839729B2 (en) AC-DC converter
JPH04334977A (en) Power converter
KR20230014370A (en) Control method and control device of parallel operation inverter device
JP7794347B1 (en) Power conversion device, control device, and control method
Park et al. A Z-source sparse matrix converter under a voltage sag condition
CN114915159B (en) Power factor correction rectifier

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20241223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20250806

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20250826

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250910

R150 Certificate of patent or registration of utility model

Ref document number: 7743337

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150