JP7745206B2 - 撮像装置 - Google Patents

Description

本開示は、撮像装置に関する。

従来、様々な撮像装置が提案されている。例えば、特許文献１及び２には、光電変換部としてフォトダイオードが用いられた撮像装置が記載されている。特許文献３には、１画素内に２つのフォトダイオードが設けられた撮像装置が記載されている。

光電変換層を有する光電変換部を半導体基板の上方に配置した構造が採用されることもある。このような構造を有する撮像装置は、積層型の撮像装置と呼ばれる。特許文献４には、積層型の撮像装置の一例が記載されている。具体的には、特許文献４では、１画素内に、光電変換層を有する光電変換部が２つ設けられている。

特開２００６－２５３８７６号公報 特許第４３１７１１５号 国際公開第２０１６／１４７８８５号 特開２０１８－１１７３４７号公報

本開示は、光量の低下に伴う信号雑音比（ＳＮ比）の低下を抑制することに適した技術を提供する。

本開示は、
光を電荷に変換する第１光電変換部と、
前記電荷を蓄積する第１電荷蓄積部と、
第１キャパシタと、
前記第１キャパシタに電気的に接続される出力回路と、
ゲート電極、ソース及びドレインを有する第１介在トランジスタと、
を備える。前記第１電荷蓄積部は、前記ゲート電極と、前記ソース及び前記ドレインの一方と、に電気的に接続される。前記第１介在トランジスタがオンとなることによって、前記第１電荷蓄積部と前記第１キャパシタとが電気的に接続される、
撮像装置を提供する。

本開示に係る技術は、光量の低下に伴うＳＮ比の低下を抑制することに適している。

図１は、撮像装置の構造の一例を模式的に示すブロック図である。 図２は、第１信号処理回路及び第２信号処理回路を示す模式図である。 図３は、第１実施形態に係る画素の回路構成の一例を示す模式図である。 図４は、撮像装置の動作を表わすタイミング図である。 図５Ａは、第１電荷蓄積部のポテンシャル、第１介在トランジスタのゲート下ポテンシャル及び第１部分のポテンシャルを示す説明図である。 図５Ｂは、第１電荷蓄積部のポテンシャル、第１介在トランジスタのゲート下ポテンシャル及び第１部分のポテンシャルを示す説明図である。 図５Ｃは、第１電荷蓄積部のポテンシャル、第１介在トランジスタのゲート下ポテンシャル及び第１部分のポテンシャルを示す説明図である。 図６は、撮像装置に入射する光の光量に対する第２画素信号、第１画素信号及び第３画素信号の関係を表わすグラフである。 図７は、撮像装置に入射する光の光量に対する第２ＳＮ比、第１ＳＮ比及び第３ＳＮ比の関係を表わすグラフである。 図８は、参考形態の撮像装置の画素の回路構成を示す模式図である。 図９は、参考形態の撮像装置に入射する光の光量に対する第２画素信号及び第１画素信号の関係を表わすグラフである。 図１０は、参考形態の撮像装置に入射する光の光量に対する第２ＳＮ比及び第１ＳＮ比の関係を表わすグラフである。 図１１は、参考形態の高感度セルのゲインを大きくすることによる、光量に対するＳＮ比の関係の変化を示す説明図である。 図１２は、参考形態のＳＰＬＩＴを大きくすることによる、光量に対するＳＮ比の関係の変化を示す説明図である。 図１３は、第２実施形態に係る撮像装置の画素の回路構成を示す模式図である。 図１４は、第１介在トランジスタの変調度を説明するための説明図である。 図１５は、第３実施形態に係る撮像装置の画素の回路構成を示す模式図である。 図１６は、第４実施形態に係る撮像装置の画素の回路構成を示す模式図である。 図１７は、第５実施形態に係る撮像装置の画素の回路構成を示す模式図である。 図１８は、第６実施形態に係る撮像装置の画素の回路構成を示す模式図である。 図１９は、第７実施形態に係る撮像装置の画素の回路構成を示す模式図である。 図２０は、第８実施形態に係る撮像装置の画素の回路構成を示す模式図である。 図２１は、第９実施形態に係る撮像装置の画素の回路構成を示す模式図である。 図２２は、第１０実施形態に係るマイクロレンズの配置を示す平面図である。 図２３は、第１１実施形態に係る撮像システムのシステム構成を示す模式図である。 図２４は、一例に係る１画素１セル方式の画素の回路構成を示す模式図である。

（本開示に係る一態様の概要）
本開示の第１態様に係る撮像装置は、
光を電荷に変換する第１光電変換部と、
前記電荷を蓄積する第１電荷蓄積部と、
第１キャパシタと、
前記第１キャパシタに電気的に接続される出力回路と、
ゲート電極、ソース及びドレインを有する第１介在トランジスタと、
を備える。前記第１電荷蓄積部は、前記ゲート電極と、前記ソース及び前記ドレインの一方と、に電気的に接続される。前記第１介在トランジスタがオンとなることによって、前記第１電荷蓄積部と前記第１キャパシタとが電気的に接続される。

第１態様に係る技術は、光量の低下に伴うＳＮ比の低下を抑制することに適している。

本開示の第２態様に係る撮像装置は、
光を電荷に変換する第１光電変換部と、
前記電荷を蓄積する第１電荷蓄積部と、
第１キャパシタと、
前記第１キャパシタに電気的に接続される出力回路と、
ゲート電極、ソース及びドレインを有する第１介在トランジスタと、
を備える。前記第１電荷蓄積部は、前記ゲート電極と、前記ソース及び前記ドレインの一方と、に電気的に接続される。前記ソース及び前記ドレインの他方は前記第１キャパシタに電気的に接続されている。

第２態様に係る技術は、光量の低下に伴うＳＮ比の低下を抑制することに適している。

本開示の第３態様において、例えば、第１態様又は第２態様に係る撮像装置は、第１後続トランジスタをさらに備えていてもよく、
前記第１後続トランジスタがオンとなることによって、前記出力回路は前記第１キャパシタに電気的に接続されてもよい。

第３態様の第１後続トランジスタによれば、第１キャパシタとその接続先とを第１後続トランジスタを介して電気的に接続するか否かを切り替えることができる。

本開示の第４態様において、例えば、第１から第３態様のいずれか１つに係る撮像装置では、前記第１光電変換部は、第１電極と、第２電極と、前記第１電極及び前記第２電極の間に配置された光電変換層と、を含んでいてもよい。

第４態様の第１光電変換部は、第１光電変換部の一例である。

本開示の第５態様において、例えば、第１から第３態様のいずれか１つに係る撮像装置では、前記第１光電変換部は、フォトダイオードであってもよい。

第５態様の第１光電変換部は、第１光電変換部の一例である。

本開示の第６態様において、例えば、第１から第５態様のいずれか１つに係る撮像装置では、前記第１キャパシタは、金属－絶縁体－金属構造を有していてもよい。

第６態様の第１キャパシタは、高密度容量でありうる。

本開示の第７態様において、例えば、第１から第６態様のいずれか１つに係る撮像装置では、前記第１介在トランジスタがオンとなることによって、前記第１キャパシタの一端に、前記第１電荷蓄積部が電気的に接続されてもよく、
前記第１キャパシタの他端には、直流電位が印加されてもよい。

第７態様の第１キャパシタの用い方は、キャパシタの用い方の一例である。

本開示の第８態様において、例えば、第１から第７態様のいずれか１つに係る撮像装置では、前記撮像装置は、第１状態と、第２状態と、を取り得るように構成されてもよく、
前記第１状態は、前記第１電荷蓄積部と前記第１キャパシタとが前記第１介在トランジスタを介して電気的に接続された状態であってもよく、
前記第２状態は、前記第１電荷蓄積部に電気的に接続されたキャパシタが存在しない状態であってもよい。

第８態様に係る技術は、光量の低下に伴うＳＮ比の低下を抑制することに適している。

本開示の第９態様において、例えば、第１から第８態様のいずれか１つに係る撮像装置では、前記第１介在トランジスタの前記ゲート電極の導電型は、前記第１介在トランジスタの前記ソース及び前記ドレインの導電型とは反対であってもよい。

第９態様によれば、暗電流を抑制し易い。

本開示の第１０態様において、例えば、第１から第９態様のいずれか１つに係る撮像装置では、前記撮像装置は、前記第１キャパシタの電位に応じた信号が読み出された後、前記第１電荷蓄積部の電位に応じた信号が読み出されるように構成されていてもよい。

第１０態様の信号の読み出し方は、信号の読み出し方の一例である。

本開示の第１１態様において、例えば、第１から第１０態様のいずれか１つに係る撮像装置は、追加キャパシタ、及びゲート電極、ソース及びドレインを有する追加介在トランジスタをさらに備えていてもよく、
前記第１キャパシタに、前記追加介在トランジスタの前記ゲート電極と、前記追加介在トランジスタの前記ソース及び前記ドレインの一方と、が電気的に接続されていてもよく、
前記追加介在トランジスタがオンとなることによって、前記第１キャパシタと前記追加キャパシタとが電気的に接続されてもよい。

第１１態様によれば、ＳＮ比が高い光量領域を広げることができる。

本開示の第１２態様において、例えば、第１から第１１態様のいずれか１つに係る撮像装置は、ゲート電極、ソース及びドレインを有する第１後続トランジスタ、及びゲート電極、ソース及びドレインを有する第１増幅トランジスタをさらに備えていてもよく、
前記第１電荷蓄積部は、前記第１増幅トランジスタの前記ゲート電極に電気的に接続されていてもよく、
前記第１後続トランジスタがオンとなることによって、前記第１キャパシタと、前記第１後続トランジスタの前記ソース及び前記ドレインの一方と、前記第１後続トランジスタの前記ソース及び前記ドレインの他方と、前記第１増幅トランジスタの前記ゲート電極と、がこの順に電気的に接続されてもよい。

第１２態様の撮像装置の構成は、シンプルである。

本開示の第１３態様において、例えば、第１から第１１態様のいずれか１つに係る撮像装置は、ゲート電極、ソース及びドレインを有する第１増幅トランジスタ、及びゲート電極、ソース及びドレインを有する追加増幅トランジスタをさらに備えていてもよく、
前記第１電荷蓄積部は、前記第１増幅トランジスタの前記ゲート電極に電気的に接続されていてもよく、
前記第１キャパシタは、前記追加増幅トランジスタの前記ゲート電極に電気的に接続されていてもよい。

第１３態様によれば、ワイドダイナミックレンジを実現し易い。

本開示の第１４態様において、例えば、第１２又は第１３態様のいずれか１つに係る撮像装置は、第１撮像セル、及び第２光電変換部と第２電荷蓄積部とを含む第２撮像セルをさらに備えていてもよく、
前記第１撮像セル及び前記第２撮像セルは、前記撮像装置が有する１つの画素内に含まれていてもよく、
前記第１撮像セルは、前記第１光電変換部と、前記第１電荷蓄積部と、を含んでいてもよく、
前記第２電荷蓄積部は、前記第２光電変換部が生成した電荷を蓄積してもよい。

第１４態様によれば、撮像装置の特性を調整し易い。

本開示の第１５態様において、例えば、第１から第１１態様のいずれか１つに係る撮像装置は、第１撮像セル、及び第２光電変換部と第２電荷蓄積部とを含む第２撮像セルをさらに備えていてもよく、
前記第１撮像セル及び前記第２撮像セルは、前記撮像装置が有する１つの画素内に含まれていてもよく、
前記第１撮像セルは、前記第１光電変換部と、前記第１電荷蓄積部と、を含んでいてもよく、
前記第２電荷蓄積部は、前記第２光電変換部が生成した電荷を蓄積してもよい。

第１５態様によれば、撮像装置の特性を調整し易い。

本開示の第１６態様において、例えば、第１５態様に係る撮像装置は、ゲート電極、ソース及びドレインを有する第１後続トランジスタをさらに備えていてもよく、
前記第１撮像セルは、ゲート電極、ソース及びドレインを有する第１増幅トランジスタをさらに含んでいてもよく、
前記第２撮像セルは、ゲート電極、ソース及びドレインを有する第２増幅トランジスタをさらに含んでいてもよく、
前記第１電荷蓄積部は、前記第１増幅トランジスタの前記ゲート電極に電気的に接続されていてもよく、
前記第２電荷蓄積部は、前記第２増幅トランジスタの前記ゲート電極に電気的に接続されていてもよく、
前記第１後続トランジスタがオンとなることによって、前記第１キャパシタと、前記第１後続トランジスタの前記ソース及び前記ドレインの一方と、前記第１後続トランジスタの前記ソース及び前記ドレインの他方と、前記第２増幅トランジスタの前記ゲート電極と、がこの順に電気的に接続されてもよい。

第１６態様によれば、第２撮像セルの第２増幅トランジスタを、第１キャパシタの電位に応じた信号の読み出しに利用できる。

本開示の第１７態様において、例えば、第１５態様に係る撮像装置は、ゲート電極、ソース及びドレインを有する第１後続トランジスタをさらに備えていてもよく、
前記第１撮像セルは、ゲート電極、ソース及びドレインを有する第１増幅トランジスタをさらに含んでいてもよく、
前記第２撮像セルは、特定キャパシタをさらに含んでいてもよく、
前記第１キャパシタは、前記特定キャパシタに電気的に接続されていてもよく、
前記第１電荷蓄積部は、前記第１増幅トランジスタの前記ゲート電極に電気的に接続されていてもよく、
前記第１後続トランジスタがオンとなることによって、前記第１キャパシタと、前記第１後続トランジスタの前記ソース及び前記ドレインの一方と、前記第１後続トランジスタの前記ソース及び前記ドレインの他方と、前記第１増幅トランジスタの前記ゲート電極と、がこの順に電気的に接続されてもよい。

第１７態様によれば、第１キャパシタのみならず特定キャパシタをワイドダイナミックレンジに寄与させつつ、繋ぎズレを抑制し易い。

本開示の第１８態様において、例えば、第１４から第１７態様のいずれか１つに係る撮像装置では、
前記第２撮像セルは、第２キャパシタと、ゲート電極、ソース及びドレインを有する第２介在トランジスタと、をさらに含んでいてもよく、
前記第２電荷蓄積部に、前記第２介在トランジスタの前記ゲート電極と、前記第２介在トランジスタの前記ソース及び前記ドレインの一方と、が電気的に接続されていてもよく、
前記第２介在トランジスタがオンとなることによって、前記第２電荷蓄積部と前記第２キャパシタとが電気的に接続されてもよい。

第１８態様によれば、ＳＮ比が高い光量領域を広げることができる。

本開示の第１９態様において、例えば、第１４から第１８態様のいずれか１つに係る撮像装置では、
前記第１撮像セルは、第１マイクロレンズを含んでいてもよく、
前記第２撮像セルは、第２マイクロレンズを含んでいてもよく、
平面視において、前記第２マイクロレンズの面積は、前記第１マイクロレンズの面積よりも大きくてもよい。

第１９態様によれば、第２撮像セルの感度を第１撮像セルの感度よりも高くし易い。

本開示の第２０態様において、例えば、第１４から第１９態様のいずれか１つに係る撮像装置では、前記第２撮像セルの感度は、前記第１撮像セルの感度よりも高くてもよい。

第２０態様によれば、ワイドダイナミックレンジを実現し易い。

実施形態において、「上」、「下」等の用語は、あくまでも部材間の相互の配置を指定するために用いており、撮像装置の使用時における姿勢を限定する意図ではない。

実施形態において、撮像装置は、扁平な形状を有しうる。具体的には、撮像装置は、扁平なチップでありうる。第１定義では、「平面視」とは、撮像装置の厚さ方向から見たときのことを言う。第２定義では、「平面視」とは、第１介在トランジスタのゲート電極の厚さ方向から見たときのことを言う。第３定義では、「平面視」とは、半導体基板の厚さ方向から見たときのことを言う。実施形態では、第１定義、第２定義及び第３定義の少なくとも１つに基づいて「平面視」と言える場合、「平面視」と扱うこととする。

以下の実施形態において、不純物領域の導電型の変更等、信号電荷の正負が異なることに伴う各要素の調整は、適宜行われうる。また、信号電荷の正負が異なることに伴う用語の読み替えは、適宜行われうる。

本開示の一態様による撮像装置は、例えばセンシング用の車載カメラに用いられる。例えば、第１撮像セルと第２撮像セルとを互いに異なるフレームレートで動作させることにより、高速なセンシングデータの取得が可能となる。

以下、図面を参照しながら、本開示の実施形態を詳細に説明する。なお、以下で説明する実施形態は、いずれも包括的又は具体的な例を示す。以下の実施形態で示される数値、形状、材料、構成要素、構成要素の配置及び接続形態、ステップ、ステップの順序等は、一例であり、本開示を限定する主旨ではない。本明細書において説明される種々の態様は、矛盾が生じない限り互いに組み合わせることが可能である。また、以下の実施形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。以下の説明において、実質的に同じ機能を有する構成要素は共通の参照符号で示し、説明を省略することがある。

（第１実施形態）
図１から図３を参照しながら、本実施形態による撮像装置１００の構造を説明する。図１は、撮像装置１００の構造の一例を模式的に示すブロック図である。図２は、本実施形態による第１信号処理回路Ｐ１及び第２信号処理回路Ｐ２を示す模式図である。図３は、本実施形態による画素１の回路構成の一例を示す模式図である。画素１は、単位画素とも称されうる。

以下の例では、半導体基板として、ｐ型シリコンの基板が利用されている。信号電荷として、正電荷が利用される。具体的には、信号電荷として、正孔が利用されている。また、トランジスタＭ１０、Ｍ１１、Ｍ１２、Ｍ１６、Ｍ１７、Ｍ２０、Ｍ２１、Ｍ２２及びＭ２３は、ｎ型トランジスタである。具体的には、これらのトランジスタは、ｎ型ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）である。

ただし、信号電荷として、負電荷が利用されてもよい。具体的には、信号電荷として、電子が利用されてもよい。この場合、トランジスタＭ１０、Ｍ１１、Ｍ１２、Ｍ１６、Ｍ１７、Ｍ２０、Ｍ２１、Ｍ２２及びＭ２３として、ｐ型トランジスタを用いることができる。具体的には、この場合、これらのトランジスタとして、ｐ型ＭＯＳＦＥＴを用いることができる。

（撮像装置１００の構造）
図１に示すように、撮像装置１００は、複数の画素１を備える。複数の画素１は、２次元に配列されている。実際には、数百万個の画素１が、２次元に配列されうる。図１は、そのうちの４つの画素１を示す。これら４つの画素１は、２×２の行列状に配置されている。

撮像装置１００は、ラインセンサであってもよい。その場合、複数の画素１は、１次元に配列されうる。具体的には、この場合、複数の画素１は、行方向又は列方向に配列されうる。

撮像装置１００では、１つの画素１内に、第１撮像セル１ａ及び第２撮像セル１ｂが構成されている。

図２及び図３に示すように、第１撮像セル１ａは、第１マイクロレンズＭＬ１、第１光電変換部ＰＣ１及び第１電荷蓄積部ＦＤ１を備える。第１マイクロレンズＭＬ１及び第１光電変換部ＰＣ１は、図示しない半導体基板の上方に設けられている。第１電荷蓄積部ＦＤ１は、半導体基板内に設けられた拡散領域である。

第１マイクロレンズＭＬ１を通じて第１光電変換部ＰＣ１に光が入射される。第１光電変換部ＰＣ１は、この光を電荷に変換する。第１電荷蓄積部ＦＤ１は、この電荷を蓄積する。第１電荷蓄積部ＦＤ１の電荷の蓄積が進行すると、第１電荷蓄積部ＦＤ１の電位が上昇する。

本実施形態では、第１光電変換部ＰＣ１は、一対の電極Ｅ１ａ及びＥ１ｂと、第１光電変換層Ｄ１と、を有する。第１光電変換層Ｄ１は、一対の電極Ｅ１ａ及びＥ１ｂの間に配置されている。一対の電極Ｅ１ａ及びＥ１ｂの一方は、第1電極に相当する第１上部電極Ｅ１ａである。一対の電極Ｅ１ａ及びＥ１ｂの他方は、第２電極に相当する第１画素電極Ｅ１ｂである。第１上部電極Ｅ１ａは、第１画素電極Ｅ１ｂに対向している。第１上部電極Ｅ１ａは、第１対向電極とも称されうる。

第１上部電極Ｅ１ａに、電圧が印加されうる。これにより、一対の電極Ｅ１ａ及びＥ１ｂの間に、電位差が生じる。これにより、第１光電変換層Ｄ１に電界が印加される。これにより、第１光電変換層Ｄ１での光電変換により生じた信号電荷が、第１画素電極Ｅ１ｂへと導かれる。その後、信号電荷は、第１画素電極Ｅ１ｂから第１電荷蓄積部ＦＤ１に送られ、第１電荷蓄積部ＦＤ１に蓄積される。

本実施形態では、第１光電変換層Ｄ１は、光電変換膜である。具体的には、第１光電変換層Ｄ１は、有機膜である。ただし、第１光電変換層Ｄ１は、無機膜であってもよい。

本実施形態では、第１上部電極Ｅ１ａは、透明電極である。透明電極は、例えば、ＩＴＯ（Indium Thin Oxide）膜である。

第１光電変換部ＰＣ１は、フォトダイオードであってもよい。フォトダイオードである第１光電変換部ＰＣ１は、半導体基板内に設けられうる。第１光電変換部ＰＣ１がフォトダイオードである態様は、第９実施形態において詳細に説明する。

第１撮像セル１ａは、第１光電変換部ＰＣ１への光の入射を遮る第１遮光部を有していてもよい。第１撮像セル１ａは、第１光電変換部ＰＣ１に光を導く第１導波路を有していてもよい。

第２撮像セル１ｂは、第２マイクロレンズＭＬ２、第２光電変換部ＰＣ２及び第２電荷蓄積部ＦＤ２を備える。第２マイクロレンズＭＬ２及び第２光電変換部ＰＣ２は、図示しない半導体基板の上方に設けられている。第２電荷蓄積部ＦＤ２は、半導体基板内に設けられた拡散領域である。

第２マイクロレンズＭＬ２を通じて第２光電変換部ＰＣ２に光が入射される。第２光電変換部ＰＣ２は、この光を電荷に変換する。第２電荷蓄積部ＦＤ２は、この電荷を蓄積する。第２電荷蓄積部ＦＤ２の電荷の蓄積が進行すると、第２電荷蓄積部ＦＤ２の電位が上昇する。

本実施形態では、第２光電変換部ＰＣ２は、一対の電極Ｅ２ａ及びＥ２ｂと、第２光電変換層Ｄ２と、を有する。第２光電変換層Ｄ２は、一対の電極Ｅ２ａ及びＥ２ｂの間に配置されている。一対の電極Ｅ２ａ及びＥ２ｂの一方は、第２上部電極Ｅ２ａである。一対の電極Ｅ２ａ及びＥ２ｂの他方は、第２画素電極Ｅ２ｂである。第２上部電極Ｅ２ａは、第２画素電極Ｅ２ｂに対向している。第２上部電極Ｅ２ａは、第２対向電極とも称されうる。

第２上部電極Ｅ２ａに、電圧が印加されうる。これにより、一対の電極Ｅ２ａ及びＥ２ｂの間に、電位差が生じる。これにより、第２光電変換層Ｄ２に電界が印加される。これにより、第２光電変換層Ｄ２での光電変換により生じた信号電荷が、第２画素電極Ｅ２ｂへと導かれる。その後、信号電荷は、第２画素電極Ｅ２ｂから第２電荷蓄積部ＦＤ２に送られ、第２電荷蓄積部ＦＤ２に蓄積される。

本実施形態では、第２光電変換層Ｄ２は、光電変換膜である。具体的には、第２光電変換層Ｄ２は、有機膜である。ただし、第２光電変換層Ｄ２は、無機膜であってもよい。

本実施形態では、第２上部電極Ｅ２ａは、透明電極である。透明電極は、例えば、ＩＴＯ膜である。

第２光電変換部ＰＣ２は、フォトダイオードであってもよい。フォトダイオードである第２光電変換部ＰＣ２は、半導体基板内に設けられうる。第２光電変換部ＰＣ２がフォトダイオードである態様は、第９実施形態において詳細に説明する。

第２撮像セル１ｂは、第２光電変換部ＰＣ２への光の入射を遮る第２遮光部を有していてもよい。第２撮像セル１ｂは、第２光電変換部ＰＣ２に光を導く第２導波路を有していてもよい。

第１撮像セル１ａ及び第２撮像セル１ｂは、互いに異なる構造を有しうる。具体的には、撮像装置１００は、以下に列記する特徴から選択される少なくとも１つの特徴を有しうる。これらの特徴は、第２撮像セル１ｂの感度を第１撮像セル１ａの感度よりも高くすることに寄与しうる。
・平面視において、第２マイクロレンズＭＬ２の面積は、第１マイクロレンズＭＬ１の面積よりも大きい
・平面視において、第２光電変換部ＰＣ２の面積は、第１光電変換部ＰＣ１の面積よりも大きい
・平面視において、第２画素電極Ｅ２ｂの面積は、第１画素電極Ｅ１ｂの面積よりも大きい
・平面視において、第２遮光部の面積は、第１遮光部の面積よりも小さい
・平面視において、第２導波路の光入射口の面積は、第１導波路の光入射口の面積よりも小さい
・平面視における第２光電変換部ＰＣ２の幾何中心は、第２マイクロレンズＭＬ２の光軸上に配置されている

第１撮像セル１ａ及び第２撮像セル１ｂは、互いに異なる作用を奏しうる。具体的には、本実施形態では、第２光電変換部ＰＣ２が単位時間当たりに取り込む光量は、第１光電変換部ＰＣ１が単位時間当たりに取り込む光量よりも多い。

第１撮像セル１ａ及び第２撮像セル１ｂは、互いに異なる特性を有しうる。具体的には、撮像装置１００は、以下に列記する特徴から選択される少なくとも１つの特徴を有しうる。本実施形態では、撮像装置１００は、以下に列記する全ての特徴を有する。
・第２撮像セル１ｂは、第１撮像セル１ａに比べ、高感度である
・第２撮像セル１ｂは、第１撮像セル１ａに比べ、低ノイズである
・第１撮像セル１ａは、第２撮像セル１ｂに比べ、高飽和である

「第２撮像セル１ｂは、第１撮像セル１ａに比べ、高感度である」という表現について、説明する。本実施形態では、この表現は、撮像装置１００にある一定の光量の白色光が入射している状況において、第２信号電荷量が第１信号電荷量よりも多いということである。第２信号電荷量は、第２撮像セル１ｂに入射した光が第２光電変換部ＰＣ２で光電変換されることにより生成される信号電荷の量である。第１信号電荷量は、第１撮像セル１ａに入射した光が第１光電変換部ＰＣ１で光電変換されることにより生成される信号電荷の量である。感度は、光電変換部、画素電極、導波路、マイクロレンズ及び遮光部に依存する。

第１撮像セル１ａの感度Ｓｅｎ１に対する第２撮像セル１ｂの感度Ｓｅｎ２の比率Ｓｅｎ２／Ｓｅｎ１は、例えば、３以上である。比率Ｓｅｎ２／Ｓｅｎ１は、７以上であってもよく、１０以上であってもよい。比率Ｓｅｎ２／Ｓｅｎ１は、例えば、２００以下である。比率Ｓｅｎ２／Ｓｅｎ１は、１００以下であってもよい。

「第２撮像セル１ｂは、第１撮像セル１ａに比べ、低ノイズである」という表現について説明する。本実施形態では、この表現は、撮像装置１００にある一定の光量の白色光が入射している状況において、第２撮像セル１ｂに入射した光に由来する画素信号のＳＮ比が、第１撮像セル１ａに入射した光に由来する画素信号のＳＮ比よりも大きいということである。画素信号は、周辺回路に取り出される信号である。

「第１撮像セル１ａは、第２撮像セル１ｂに比べ、高飽和である」という表現について説明する。本実施形態では、この表現は、撮像装置１００に入射する白色光の光量が徐々に増加する状況において、第１タイミングが第２タイミングよりも後に現れるということである。第１タイミングは、第１撮像セル１ａに入射した光に由来する画素信号のレベルの上昇が頭打ちになるタイミングである。第２タイミングは、第２撮像セル１ｂに入射した光に由来する画素信号のレベルの上昇が頭打ちになるタイミングである。

本実施形態では、第２撮像セル１ｂは、暗いシーンの撮像を担う。このため、第２撮像セル１ｂが高飽和特性を有する必要性は相対的に低い。一方で、第２撮像セル１ｂが低ノイズ特性を有する必要性は相対的に高い。

これに対し、第１撮像セル１ａは、明るいシーンの撮像を担う。このため、第１撮像セル１ａが高飽和特性を有する必要性は相対的に高い。一方で、第１撮像セル１ａが低ノイズ特性を有する必要性は相対的に低い。これは、明るいシーンの撮像では、光の量が多く、防ぎようがないショットノイズが支配的なノイズとなるためである。

撮像装置１００は、複数の第１リセット信号線６ａ、複数の第１アドレス信号線７ａ、複数の第１垂直信号線９ａ、第１電源配線８ａ及び複数の第１フィードバック信号線１０ａを備える。これらは、第１撮像セル１ａ用の要素である。第１リセット信号線６ａは、行毎に配置されている。第１アドレス信号線７ａは、行毎に配置されている。第１垂直信号線９ａは、列毎に配置されている。第１電源配線８ａは、列毎に配置されている。第１フィードバック信号線１０ａは、列毎に配置されている。

撮像装置１００は、複数の第２リセット信号線６ｂ、複数の第２アドレス信号線７ｂ、複数の第２垂直信号線９ｂ、第２電源配線８ｂ及び複数の第２フィードバック信号線１０ｂを備える。これらは、第２撮像セル１ｂ用の要素である。第２リセット信号線６ｂは、行毎に配置されている。第２アドレス信号線７ｂは、行毎に配置されている。第２垂直信号線９ｂは、列毎に配置されている。第２電源配線８ｂは、列毎に配置されている。第２フィードバック信号線１０ｂは、列毎に配置されている。

撮像装置１００には、第１周辺回路及び第２周辺回路が設けられている。第１周辺回路は、第１撮像セル１ａからの信号を処理する。第２周辺回路は、第２撮像セル１ｂからの信号を処理する。

第１周辺回路は、第１垂直走査回路２ａ、第１水平走査回路３ａ、第１反転増幅器１１ａ、第１列ＡＤ（Analog to Digital）変換回路４ａ及び第１電流源５ａを有する。第２周辺回路は、第２垂直走査回路２ｂ、第２水平走査回路３ｂ、第２反転増幅器１１ｂ、第２列ＡＤ変換回路４ｂ及び第２電流源５ｂを有する。

第１撮像セル１ａに関し、第１垂直走査回路２ａは、複数の第１リセット信号線６ａ及び複数の第１アドレス信号線７ａを制御する。第１垂直信号線９ａは、第１水平走査回路３ａに接続されている。第１垂直信号線９ａは、画素信号を第１水平走査回路３ａに伝達する。具体的には、第１列ＡＤ変換回路４ａは、第１垂直信号線９ａ上に設けられている。第１列ＡＤ変換回路４ａは、アナログの画素信号をデジタルの画素信号に変換し、第１水平走査回路３ａに与える。第１電源配線８ａは、全ての画素１の第１撮像セル１ａに電源電圧を供給する。電源電圧は、例えばＶｄｄである。第１反転増幅器１１ａは、第１垂直信号線９ａに接続されている。第１フィードバック信号線１０ａは、第１反転増幅器１１ａからのフィードバック信号を画素１の第１撮像セル１ａに伝達する。第１電流源５ａは、第１増幅トランジスタＭ１０と協働して、ソースフォロア回路を構成する。

第２撮像セル１ｂに関し、第２垂直走査回路２ｂは、複数の第２リセット信号線６ｂ及び複数の第２アドレス信号線７ｂを制御する。第２垂直信号線９ｂは、第２水平走査回路３ｂに接続されている。第２垂直信号線９ｂは、画素信号を第２水平走査回路３ｂに伝達する。具体的には、第２列ＡＤ変換回路４ｂは、第２垂直信号線９ｂ上に設けられている。第２列ＡＤ変換回路４ｂは、アナログの画素信号をデジタルの画素信号に変換し、第２水平走査回路３ｂに与える。第２電源配線８ｂは、全ての画素１の第２撮像セル１ｂに電源電圧を供給する。電源電圧は、例えばＶｄｄである。第２反転増幅器１１ｂは、第２垂直信号線９ｂに接続されている。第２フィードバック信号線１０ｂは、第２反転増幅器１１ｂからのフィードバック信号を画素１の第２撮像セル１ｂに伝達する。第２電流源５ｂは、第２増幅トランジスタＭ２０と協働して、ソースフォロア回路を構成する。

なお、リセット信号線６ａ及び６ｂは、画素１の構成次第で、共通化することが可能である。この点は、アドレス信号線７ａ及び７ｂについても同様である。フィードバック信号線１０ａ及び１０ｂは、画素１の構成次第で、共通化又は省略することが可能である。この点は、反転増幅器１１ａ及び１１ｂについても、垂直走査回路２ａ及び２ｂについても、水平走査回路３ａ及び３ｂについても、同様である。

第１反転増幅器１１ａは、列毎に設けられていてもよく、各画素１内に設けられていてもよく、複数の画素１に対して１つ設けられていてもよい。これらの点は、第２反転増幅器１１ｂについても同様である。

（第１撮像セル１ａ及び第２撮像セル１ｂの回路構成）
図２及び図３を参照しながら、画素１における第１撮像セル１ａ及び第２撮像セル１ｂの回路構成例を説明する。

第１撮像セル１ａは、高飽和セルとして機能する。第１撮像セル１ａは、第１光電変換部ＰＣ１及び第１信号処理回路Ｐ１を有する。第１光電変換部ＰＣ１は、光を信号電荷に変換する。第１信号処理回路Ｐ１は、第１光電変換部ＰＣ１に電気的に接続されている。第１信号処理回路Ｐ１は、第１光電変換部ＰＣ１で生成した信号電荷に対応する電気信号を読み出す。

第１信号処理回路Ｐ１は、第１増幅トランジスタＭ１０、第１選択トランジスタＭ１１及び第１リセットトランジスタＭ１２を有する。

第１増幅トランジスタＭ１０のゲート電極と、第１電荷蓄積部ＦＤ１と、第１光電変換部ＰＣ１とは、電気的に接続されている。本実施形態では、第１電荷蓄積部ＦＤ１は、第１リセットトランジスタＭ１２のソース及びドレインの一方である。ただし、第１電荷蓄積部ＦＤ１は、第１増幅トランジスタＭ１０のゲート電極及び第１光電変換部ＰＣ１に電気的に接続された、第１リセットトランジスタＭ１２とは別の要素であってもよい。第１選択トランジスタＭ１１のソース及びドレインの一方と、第１増幅トランジスタＭ１０のソース及びドレインの一方と、第１リセットトランジスタＭ１２のソース及びドレインの他方とは、電気的に接続されている。第１選択トランジスタＭ１１のソース及びドレインの他方は、第１電圧線ＶＤＤ１に電気的に接続されている。第１増幅トランジスタＭ１０のソース及びドレインの他方は、第１信号線Ｏｕｔ１に電気的に接続されている。

第１増幅トランジスタＭ１０は、第１光電変換部ＰＣ１で生成した信号電荷に対応する電気信号を増幅する。第１選択トランジスタＭ１１は、第１増幅トランジスタＭ１０で増幅された信号を選択的に出力する。第１リセットトランジスタＭ１２は、第１光電変換部ＰＣ１の第１画素電極Ｅ１ｂに接続された第１電荷蓄積部ＦＤ１をリセットする。

撮像装置１００は、第１介在トランジスタＭ１６、第１後続トランジスタＭ１７及び第１キャパシタＣｓ３を有する。具体的には、第１撮像セル１ａは、第１介在トランジスタＭ１６、第１後続トランジスタＭ１７及び第１キャパシタＣｓ３を有する。より具体的には、第１信号処理回路Ｐ１は、第１介在トランジスタＭ１６、第１後続トランジスタＭ１７及び第１キャパシタＣｓ３を有する。

本実施形態では、第１介在トランジスタＭ１６は、第１電荷注入トランジスタとも称されうる。具体的には、第１介在トランジスタＭ１６は、第１電子注入トランジスタとも称されうる。第１後続トランジスタＭ１７は、第１ショートトランジスタとも称されうる。

本実施形態では、第１電荷蓄積部ＦＤ１に、第１介在トランジスタＭ１６のゲート電極と、第１介在トランジスタＭ１６のソース及びドレインの一方と、が電気的に接続されている。第１介在トランジスタＭ１６がオンとなる、すなわちターンオンする（turn on）ことによって、第１電荷蓄積部ＦＤ１と第１キャパシタＣｓ３とが第１介在トランジスタＭ１６を介して電気的に接続される。この構成は、撮像装置１００に入射する光の光量の低下に伴う信号雑音比（ＳＮ比）の低下を抑制することに適している。

本実施形態では、第１後続トランジスタＭ１７がオンとなることによって、第１キャパシタＣｓ３と、第１後続トランジスタＭ１７のソース及びドレインの一方と、第１後続トランジスタＭ１７のソース及びドレインの他方とが、この順に電気的に接続される。

本実施形態では、第１介在トランジスタＭ１６のソース及びドレインの他方と、第１キャパシタＣｓ３とは、電気的に接続されている。第１後続トランジスタＭ１７のソース及びドレインの一方は、第１キャパシタＣｓ３と電気的に接続されている。第１後続トランジスタＭ１７のソース及びドレインの他方は、第１電荷蓄積部ＦＤ１と電気的に接続されている。

本実施形態では、第１電荷蓄積部ＦＤ１は、第１増幅トランジスタＭ１０のゲート電極に電気的に接続されている。第１後続トランジスタＭ１７がオンとなることによって、第１キャパシタＣｓ３と、第１後続トランジスタＭ１７のソース及びドレインの一方と、第１後続トランジスタＭ１７のソース及びドレインの他方と、第１増幅トランジスタＭ１０のゲート電極と、がこの順に電気的に接続される。

本実施形態では、第１キャパシタＣｓ３の容量値は、第１電荷蓄積部ＦＤ１の容量値よりも大きい。このことは、ワイドダイナミックレンジの撮像装置１００を実現するのに適している。第１電荷蓄積部ＦＤ１の容量値ｃ１に対する第１キャパシタＣｓ３の容量値ｃ３の比率ｃ３／ｃ１は、例えば、３以上である。比率ｃ３／ｃ１は、６以上であってもよく、１０以上であってもよい。比率ｃ３／ｃ１は、例えば、１０００以下である。比率ｃ３／ｃ１は、１００以下であってもよく、５０以下であってもよい。

キャパシタという用語について説明する。キャパシタは、寄生容量を包含しない概念である。寄生容量は、半導体基板に設けられた拡散領域を包含する概念である。キャパシタは、寄生容量に比べ、容量値を確保するのに適している。典型例では、キャパシタは、電極の間に絶縁膜等の誘電体が挟まれた構造を有する。この文脈において、電極は、金属から形成された電極に限定されず、ポリシリコン層等を広く包含するように解釈されるべきである。この文脈において、電極は、半導体基板の一部分であってもよい。

本実施形態では、第１キャパシタＣｓ３は、金属－絶縁体－金属（Metal Insulator Metal）構造（以下、ＭＩＭ構造と略称する）を有する。このことは、高密度容量のキャパシタを実現するのに適している。なお、ＭＩＭの「Ｍ」は、金属及び金属化合物の少なくとも一方を指す。ＭＩＭの「Ｉ」は、絶縁体であり、例えば酸化物である。つまり、ＭＩＭは、ＭＯＭ（Metal Oxide Metal）を包含する概念である。

第１キャパシタＣｓ３の絶縁体の材料の一例は、酸化シリコンである。第１キャパシタＣｓ３の絶縁体の材料の別例は、酸化シリコンよりも誘電率が高い、いわゆるｈｉｇｈ－ｋ材料である。ｈｉｇｈ－ｋ材料によれば、第１キャパシタＣｓ３の容量値を大きくし易い。一具体例では、第１キャパシタＣｓ３の絶縁体は、ハフニウム（Ｈｆ）の酸化物又はジルコニウム（Ｚｒ）の酸化物を主成分として含有している。ここで、主成分とは、質量基準で最も多く含まれる成分を意味する。主成分は、一例では、５０質量％を超える成分である。一具体例では、主成分は、８０質量％を超える成分である。

本実施形態では、第１介在トランジスタＭ１６がオンとなることによって、第１キャパシタＣｓ３の一端に、第１電荷蓄積部ＦＤ１が第１介在トランジスタＭ１６を介して電気的に接続される。第１キャパシタＣｓ３の他端には、直流電位ＶＢＷ１が印加される。直流電位ＶＢＷ１は、接地電位からバイアスされた電位であってもよく、接地電位であってもよい。

以下、第１キャパシタＣｓ３のうち第１介在トランジスタＭ１６に電気的に接続された部分を、第１部分ＦＤ３と称することがある。

本実施形態では、撮像装置１００がとりうる状態は、第１状態と、第２状態と、を有する。第１状態は、第１電荷蓄積部ＦＤ１と、第１キャパシタＣｓ３とが、第１介在トランジスタＭ１６を介して電気的に接続された状態である。第２状態は、第１電荷蓄積部ＦＤ１に電気的に接続されたキャパシタが存在しない状態である。この構成は、光量の低下に伴うＳＮ比の低下を抑制することに適している。

本実施形態では、第２状態を、第１電荷蓄積部ＦＤ１に電気的に接続された容量成分として寄生容量のみが存在する状態と説明することが可能である。

本実施形態では、第１介在トランジスタＭ１６のゲート電極の導電型は、第１介在トランジスタＭ１６のソース及びドレインの導電型とは反対である。この構成によれば第１介在トランジスタＭ１６のゲート電極下の空乏層が縮小しうる。このため、この構成によれば、暗電流を抑制し易い。具体的には、本実施形態では、第１介在トランジスタＭ１６のゲート電極の導電型は、ｐ型である。第１介在トランジスタＭ１６のソース及びドレインの導電型は、ｎ型である。第１介在トランジスタＭ１６のゲート電極は、例えば、ポリシリコン電極である。

第１介在トランジスタＭ１６のゲート長は、第１後続トランジスタＭ１７のゲート長よりも長くてもよい。第１介在トランジスタＭ１６のゲート長は、第１後続トランジスタＭ１７のゲート長と同じであってもよい。第１介在トランジスタＭ１６のゲート長は、第１後続トランジスタＭ１７のゲート長よりも短くてもよい。ここで、ゲート長は、ソースからドレインあるいはドレインからソースに向かう方向に関する、ゲート電極の寸法を指す。

第１介在トランジスタＭ１６のゲート幅は、第１後続トランジスタＭ１７のゲート幅よりも長くてもよい。第１介在トランジスタＭ１６のゲート幅は、第１後続トランジスタＭ１７のゲート幅と同じであってもよい。第１介在トランジスタＭ１６のゲート幅は、第１後続トランジスタＭ１７のゲート幅よりも短くてもよい。ここで、ゲート幅は、平面視においてゲート長の方向に直交する方向に関するゲート電極の寸法を指す。

第１介在トランジスタＭ１６のゲート厚は、第１後続トランジスタＭ１７のゲート厚よりも大きくてもよい。第１介在トランジスタＭ１６のゲート厚は、第１後続トランジスタＭ１７のゲート厚と同じであってもよい。第１介在トランジスタＭ１６のゲート厚は、第１後続トランジスタＭ１７のゲート厚よりも小さくてもよい。ここで、ゲート厚は、ゲート電極の厚さを指す。

第２撮像セル１ｂは、低ノイズセルとして機能する。第２撮像セル１ｂは、第２光電変換部ＰＣ２及び第２信号処理回路Ｐ２を有する。第２光電変換部ＰＣ２は、光を信号電荷に変換する。第２信号処理回路Ｐ２は、第２光電変換部ＰＣ２に電気的に接続されている。第２信号処理回路Ｐ２は、第２光電変換部ＰＣ２で生成した信号電荷に対応する電気信号を読み出す。

第２信号処理回路Ｐ２は、第２増幅トランジスタＭ２０、第２選択トランジスタＭ２１、第２リセットトランジスタＭ２２、帯域制御トランジスタＭ２３、キャパシタＣｃ１及びキャパシタＣｓ１を有する。

第２増幅トランジスタＭ２０のゲート電極と、第２電荷蓄積部ＦＤ２と、第２光電変換部ＰＣ２と、キャパシタＣｃ１の一端とは、電気的に接続されている。本実施形態では、第２電荷蓄積部ＦＤ２は、第２リセットトランジスタＭ２２のソース及びドレインの一方である。ただし、第２電荷蓄積部ＦＤ２は、第２増幅トランジスタＭ２０のゲート電極及び第２光電変換部ＰＣ２に電気的に接続された、第２リセットトランジスタＭ２２とは別の要素であってもよい。第２選択トランジスタＭ２１のソース及びドレインの一方と、第２増幅トランジスタＭ２０のソース及びドレインの一方と、帯域制御トランジスタＭ２３のソース及びドレインの一方とは、電気的に接続されている。第２選択トランジスタＭ２１のソース及びドレインの他方は、第２電圧線ＶＤＤ２に電気的に接続されている。第２リセットトランジスタＭ２２のソース及びドレインの他方と、帯域制御トランジスタＭ２３のソース及びドレインの他方と、キャパシタＣｃ１の他端と、キャパシタＣｓ１の一端とは、電気的に接続されている。キャパシタＣｓ１の他端には、直流電位ＶＢ１が印加される。

第２増幅トランジスタＭ２０は、第２光電変換部ＰＣ２で生成した信号電荷に対応する電気信号を増幅する。第２選択トランジスタＭ２１は、第２増幅トランジスタＭ２０で増幅された信号を選択的に出力する。第２リセットトランジスタＭ２２は、第２光電変換部ＰＣ２の第２画素電極Ｅ２ｂに接続された第２電荷蓄積部ＦＤ２をリセットする。第２リセットトランジスタＭ２２をオフとするときに発生するｋＴＣノイズを抑えるために、帯域制御トランジスタＭ２３、キャパシタＣｃ１及びキャパシタＣｓ１が使用される。ｋＴＣノイズを抑える技術の詳細については、特許文献４等を参照されたい。

以下、図４を用いて、本実施形態の撮像装置１００の動作を説明する。図４は、本実施形態の撮像装置１００の動作を表わすタイミングチャートを示す。

図４において、期間１Ｈは、複数の画素１が構成する行列の１行に関する１制御サイクル期間である。時刻ｔ１、時刻ｔ２、時刻ｔ３、時刻ｔ４、時刻ｔ５、時刻ｔ６及び時刻ｔ７は、期間１Ｈに属している。時刻ｔ１、時刻ｔ２、時刻ｔ３、時刻ｔ４、時刻ｔ５、時刻ｔ６及び時刻ｔ７は、この順に現れる。

電圧Ｖｓｅｌ２は、第２選択トランジスタＭ２１のゲート電極の電圧である。電圧Ｖｒｓ２は、第２リセットトランジスタＭ２２のゲート電極の電圧である。電圧Ｖｒｓ３は、帯域制御トランジスタＭ２３のゲート電極の電圧である。電圧Ｖｓｅｌ１は、第１選択トランジスタＭ１１のゲート電極の電圧である。電圧Ｖｒｓ１は、第１リセットトランジスタＭ１２のゲート電極の電圧である。電圧Ｖｓｔは、第１後続トランジスタＭ１７のゲート電極の電圧である。

図４の例では、基本的には、電圧Ｖｓｅｌ２、電圧Ｖｒｓ２、電圧Ｖｒｓ３、電圧Ｖｓｅｌ１、電圧Ｖｒｓ１及び電圧Ｖｓｔは、ローレベルとハイレベルの２段階に変化している。ただし、これらの電圧を、より多段階に変化させてもよい。具体的には、図４の例では、時刻ｔ６において、電圧Ｖｒｓ３がミドルレベルに変化している。ミドルレベルは、ローレベルとハイレベルの間のレベルである。電圧Ｖｒｓ３がローレベルとハイレベルの２段階に変化するような構成も採用されうる。この構成の一例では、時刻ｔ６において、電圧Ｖｒｓ３はハイレベルに変化する。

図４の例では、時刻ｔ１において、電圧Ｖｓｅｌ２は、ハイレベルである。このため、第２選択トランジスタＭ２１は、オン状態にある。電圧Ｖｒｓ２は、ローレベルである。このため、第２リセットトランジスタＭ２２は、オフ状態にある。電圧Ｖｒｓ３は、ローレベルである。このため、帯域制御トランジスタＭ２３は、オフ状態にある。電圧Ｖｓｅｌ１は、ハイレベルである。このため、第１選択トランジスタＭ１１は、オン状態にある。電圧Ｖｒｓ１は、ローレベルである。このため、第１リセットトランジスタＭ１２は、オフ状態にある。電圧Ｖｓｔは、ローレベルである。このため、第１後続トランジスタＭ１７は、オフ状態にある。

時刻ｔ１において、第２電荷蓄積部ＦＤ２に蓄積された信号電荷に応じた電気信号が、第２増幅トランジスタＭ２０及び第２信号線Ｏｕｔ２をこの順に介して第２周辺回路に出力される。以下、この電気信号を、第２電荷蓄積部ＦＤ２の画素信号又は第２画素信号Ｖ_FD2と称することがある。本実施形態では、第２画素信号Ｖ_FD2は、第２電荷蓄積部ＦＤ２の電位に応じた電圧である。第２画素信号Ｖ_FD2のレベルは、撮像装置１００に入射する光の光量が大きくなるにつれて連続的に大きくなる。第２信号線Ｏｕｔ２は、図１に示す第２垂直信号線９ｂに接続されている。

また、時刻ｔ１において、第１電荷蓄積部ＦＤ１に蓄積された信号電荷に応じた電気信号が、第１増幅トランジスタＭ１０及び第１信号線Ｏｕｔ１をこの順に介して第１周辺回路に出力される。以下、この電気信号を、第１電荷蓄積部ＦＤ１の画素信号又は第１画素信号Ｖ_FD1と称することがある。本実施形態では、第１画素信号Ｖ_FD1は、第１電荷蓄積部ＦＤ１の電位に応じた電圧である。この電気信号のレベルは、撮像装置１００に入射する光の光量が大きくなるにつれて連続的に大きくなる。第１信号線Ｏｕｔ１は、図１に示す第１垂直信号線９ａに接続されている。

時刻ｔ１の後に、電圧Ｖｓｔをローレベルからハイレベルに変更し、第１後続トランジスタＭ１７をオンさせる。このため、時刻ｔ２では、第１後続トランジスタＭ１７は、オン状態にある。このため、時刻ｔ２では、第１電荷蓄積部ＦＤ１と第１部分ＦＤ３とが第１後続トランジスタＭ１７を介して電気的に接続されている。

時刻ｔ２において、第１電荷蓄積部ＦＤ１の電位及び第１部分ＦＤ３の電位に応じた電気信号が、第１増幅トランジスタＭ１０及び第１信号線Ｏｕｔ１をこの順に介して第１周辺回路に出力される。この電気信号のレベルは、撮像装置１００に入射する光の光量が大きくなるにつれて連続的に大きくなる。

時刻ｔ２において出力される上記電気信号について、さらに説明する。本実施形態では、第１キャパシタＣｓ３の容量値が、第１電荷蓄積部ＦＤ１の容量値よりも大きい。このため、第１電荷蓄積部ＦＤ１の電位よりも第１キャパシタＣｓ３の電位が強く反映された合成電位に対応する電気信号が、第１増幅トランジスタＭ１０及び第１信号線Ｏｕｔ１をこの順に介して第１周辺回路に出力される。

合成電位について、数値例を挙げて説明する。光量が低いとき、第１電荷蓄積部ＦＤ１の電位は１Ｖであり、第１部分ＦＤ３の電位は０Ｖであり、これらの合成電位は０．１Ｖであり、この合成電位に対応する電気信号が出力される。光量が少し高くなったとき、第１電荷蓄積部ＦＤ１の電位は２Ｖであり、第１部分ＦＤ３の電位は０Ｖであり、これらの合成電位は０．２Ｖであり、この合成電位に対応する電気信号が出力される。光量がさらに高くなったとき、第１電荷蓄積部ＦＤ１の電位は３Ｖであり、第１部分ＦＤ３の電位は０．６Ｖであり、これらの合成電位は０．８Ｖであり、この合成電位に対応する電気信号が出力される。

本実施形態では、上記合成電位に対応する上記電気信号を、第１部分ＦＤ３の画素信号又は第３画素信号Ｖ_FD3と称することがある。

時刻ｔ３において、電圧Ｖｒｓ２及び電圧Ｖｒｓ３をローレベルからハイレベルに変更し、第２リセットトランジスタＭ２２及び帯域制御トランジスタＭ２３をオンさせる。これにより、第２電荷蓄積部ＦＤ２の電位をリセットする。

また、時刻ｔ３において、電圧Ｖｒｓ１をローレベルからハイレベルに変更し、第１リセットトランジスタＭ１２をオンにする。これにより、第１電荷蓄積部ＦＤ１の電位をリセットするとともに、第１キャパシタＣｓ３の電位のリセットすなわち第１部分ＦＤ３の電位のリセットを行う。

時刻ｔ４において、第１電荷蓄積部ＦＤ１の電位及び第１部分ＦＤ３の電位に応じた電気信号が、第１増幅トランジスタＭ１０及び第１信号線Ｏｕｔ１をこの順に介して第１周辺回路に出力される。この電気信号は、上記合成電位に関するリセット信号である。本実施形態では、合成電位に関するリセット信号を、第１部分ＦＤ３のリセット信号と称する。

時刻ｔ４の後に、電圧Ｖｓｔをハイレベルからローレベルに変更し、第１後続トランジスタＭ１７をオフにする、すなわちターンオフ（turn off）させる。このため、時刻ｔ５では、第１後続トランジスタＭ１７はオフ状態にある。このため、時刻ｔ５では、第１電荷蓄積部ＦＤ１と第１部分ＦＤ３との第１後続トランジスタＭ１７を介した電気的接続は解除されている。

時刻ｔ５において、第１電荷蓄積部ＦＤ１の電位に応じた電気信号が、第１増幅トランジスタＭ１０及び第１信号線Ｏｕｔ１をこの順に介して第１周辺回路に出力される。この電気信号は、第１電荷蓄積部ＦＤ１のリセット信号である。

時刻ｔ５の後に、電圧Ｖｓｅｌ１をハイレベルからローレベルに変更し、第１選択トランジスタＭ１１をオフにする。このため、時刻ｔ６では、第１選択トランジスタＭ１１はオフ状態にある。

時刻ｔ６において、Ｖｒｓ３をローレベルからミドルレベルに変更する。これにより、第２リセットトランジスタＭ２２をオフにしたときの第２電荷蓄積部ＦＤ２のｋＴＣノイズが低減されうる。

時刻ｔ７において、第２電荷蓄積部ＦＤ２の電位に応じた電気信号が、第２増幅トランジスタＭ２０及び第２信号線Ｏｕｔ２をこの順に介して第２周辺回路に出力される。この電気信号は、第２電荷蓄積部ＦＤ２のリセット信号である。

その後、第２電荷蓄積部ＦＤ２の第２画素信号Ｖ_FD2から第２電荷蓄積部ＦＤ２のリセット信号が差し引かれる。これにより、第２画素信号Ｖ_FD2のノイズが低減される。第１電荷蓄積部ＦＤ１の第１画素信号Ｖ_FD1から第１電荷蓄積部ＦＤ１のリセット信号が差し引かれる。これにより、第１画素信号Ｖ_FD1のノイズが低減される。また、第１部分ＦＤ３の第３画素信号Ｖ_FD3から第１部分ＦＤ３のリセット信号が差し引かれる。これにより、第３画素信号Ｖ_FD3のノイズが低減される。

図４のフローチャートを用いた説明から理解されるように、本実施形態では、第１キャパシタＣｓ３の電位に応じた信号が読み出され、その後、第１電荷蓄積部ＦＤ１の電位に応じた信号が読み出される。具体的には、第１キャパシタＣｓ３の電位に応じた信号は、第３画素信号Ｖ_FD3である。第１電荷蓄積部ＦＤ１の電位に応じた信号は、第１画素信号Ｖ_FD1である。

図５Ａから図５Ｃは、第１電荷蓄積部ＦＤ１のポテンシャル、第１介在トランジスタＭ１６のゲート下ポテンシャル及び第１部分ＦＤ３のポテンシャルを示す。以下、図５Ａから図５Ｃを参照しつつ、第１部分ＦＤ３の電位の変化について説明する。なお、上述のとおり、信号電荷は、本実施形態では正電荷であり、具体的には正孔である。このため、図５Ａから図５Ｃも、信号電荷は正電荷である場合に関するものである。

図５Ａは、撮像装置１００に入射する光の光量が低い状況における、第１電荷蓄積部ＦＤ１のポテンシャル、第１介在トランジスタＭ１６のゲート下ポテンシャル及び第１部分ＦＤ３のポテンシャルを示す。この状況では、第１介在トランジスタＭ１６は、オフ状態にある。第１介在トランジスタＭ１６のゲート下ポテンシャルは、第１部分ＦＤ３のポテンシャルよりも低い。第１電荷蓄積部ＦＤ１のポテンシャルは、第１部分ＦＤ３のポテンシャルよりも高い。

光量が増加すると、第１光電変換部ＰＣ１における光電変換により生成される信号電荷が増える。第１光電変換部ＰＣ１には、第１電荷蓄積部ＦＤ１が電気的に接続されている。このため、第１電荷蓄積部ＦＤ１の電位は上昇する。第１電荷蓄積部ＦＤ１には、第１介在トランジスタＭ１６のゲート電極が電気的に接続されている。このため、第１電荷蓄積部ＦＤ１の電位が上昇するにしたがい、第１介在トランジスタＭ１６のゲート下ポテンシャルも上昇する。

光量がさらに増加して第１介在トランジスタＭ１６のゲート電極の電位が第１閾値電位を超えると、第１介在トランジスタＭ１６はオンとなる。これにより、第１電荷蓄積部ＦＤ１と第１部分ＦＤ３とが第１介在トランジスタＭ１６を介して電気的に接続される。

光量がさらに増加すると、第１電荷蓄積部ＦＤ１の電位がさらに上昇する。これに伴い、第１介在トランジスタＭ１６のゲート下ポテンシャルも上昇する。やがて、第１介在トランジスタＭ１６のゲート下ポテンシャルが、第１部分ＦＤ３のポテンシャルよりも高くなる。図５Ａの状況と同様、第１電荷蓄積部ＦＤ１のポテンシャルは、第１部分ＦＤ３のポテンシャルより高い。これらのポテンシャルの大小関係が成立している状況を、図５Ｂに示す。

図５Ｂに示す状況では、第１部分ＦＤ３から第１介在トランジスタＭ１６を介して第１電荷蓄積部ＦＤ１に負電荷が注入される。具体的には、この負電荷は、電子である。図５Ｂの矢印は、負電荷の上記注入を模式的に表している。

上述の負電荷の注入により、第１電荷蓄積部ＦＤ１のポテンシャルは下がる。これに伴い、第１介在トランジスタＭ１６のゲート下ポテンシャルも下がる。一方、第１部分ＦＤ３の電位は上昇する。図５Ｃでは、負電荷の注入によるこの変化が模式的に示されている。具体的には、負電荷の注入前のポテンシャルが、点線で示されている。また、負電荷の注入後のポテンシャルが、実線で示されている。

本実施形態では、このような負電荷の注入により、第１電荷蓄積部ＦＤ１のポテンシャルと、第１部分ＦＤ３のポテンシャルとのバランスがとられる。撮像装置１００に入射する光の光量が増加する状況にあっては、このバランスが取られながら、第１電荷蓄積部ＦＤ１の電位及び第１部分ＦＤ３の電位が上昇しうる。

信号電荷が負電荷である場合にも、同様の現象が生じる。

上記説明から、以下の技術的事項が導かれる。すなわち、第１光電変換部ＰＣ１における光電変換により生成される正及び負の一方の電荷が増えることによって、第１電荷蓄積部ＦＤ１に蓄積される正及び負の一方の電荷が増える。第１電荷蓄積部ＦＤ１に蓄積される正及び負の一方の電荷が増えることによって、第１電荷蓄積部ＦＤ１の電位の上昇及び低下の一方が生じる。第１電荷蓄積部ＦＤ１の電位の上昇及び低下の一方が生じることによって、第１現象及び第２現象がこの順に現れる。第１現象は、第１介在トランジスタＭ１６がオンになることである。第２現象は、第１キャパシタＣｓ３から第１介在トランジスタＭ１６を介した第１電荷蓄積部ＦＤ１への正及び負の他方の電荷の供給である。この供給により、第１電荷蓄積部ＦＤ１の電位の上昇及び低下の他方が生じる。

上述の説明から理解されるように、光量が増加して第１介在トランジスタＭ１６のゲート電極の電位が第１閾値電位を超えている状況にあっては、第１部分ＦＤ３の電位が変化しうる。このことは、第１部分ＦＤ３の電位が、撮像装置１００に入射する光の光量に応じて変化する情報となりうることを意味する。

本実施形態では、第２電荷蓄積部ＦＤ２の第２画素信号Ｖ_FD2、第１電荷蓄積部ＦＤ１の第１画素信号Ｖ_FD1及び第１部分ＦＤ３の第３画素信号Ｖ_FD3に関し、以下のことが言える。

第２撮像セル１ｂは、第１撮像セル１ａに比べ、高感度、低ノイズかつ低飽和の撮像セルである。その第２撮像セル１ｂに属する第２電荷蓄積部ＦＤ２の第２画素信号Ｖ_FD2のＳＮ比を、第２ＳＮ比ＳＮ_FD2と定義する。第２ＳＮ比ＳＮ_FD2は、撮像装置１００に入射する光の光量が低い領域において、該光量の増加に伴いゼロ付近から高くなっていく。

第１撮像セル１ａは、第２撮像セル１ｂに比べ、低感度、高ノイズかつ高飽和の撮像セルである。その第１撮像セル１ａに属する第１電荷蓄積部ＦＤ１の第１画素信号Ｖ_FD1のＳＮ比を、第１ＳＮ比ＳＮ_FD1と定義する。第１ＳＮ比ＳＮ_FD1は、第２ＳＮ比ＳＮ_FD2に比べ高い光量領域において、該光量の増加に伴いゼロ付近から高くなっていく。

第１部分ＦＤ３は、第１電荷蓄積部ＦＤ１と同様、第１撮像セル１ａに属する。その第１部分ＦＤ３の第３画素信号Ｖ_FD3のＳＮ比を、第３ＳＮ比ＳＮ_FD3と定義する。第３ＳＮ比ＳＮ_FD3は、第１ＳＮ比ＳＮ_FD1に比べ高い光量領域において、該光量の増加に伴いゼロ付近から高くなっていく。

図６は、撮像装置１００に入射する光の光量に対する第２画素信号Ｖ_FD2、第１画素信号Ｖ_FD1及び第３画素信号Ｖ_FD3の関係を表わすグラフである。図７は、撮像装置１００に入射する光の光量に対する第２ＳＮ比ＳＮ_FD2、第１ＳＮ比ＳＮ_FD1及び第３ＳＮ比ＳＮ_FD3の関係を表わすグラフである。図６及び図７の横軸は、撮像装置１００に入射する光の光量である。この光量の単位はｌｕｘ（ルクス）である。図６の縦軸は、出力される画素信号のレベルである。このレベルの単位は、Ｖ（ボルト）である。図７の縦軸は、ＳＮ比である。このＳＮ比の単位は、ｄＢ（デジベル）である。図６及び図７から、本実施形態によれば光量に応じて変化する３つの出力線が得られることが視覚的に理解されよう。出力線は、図６においては画素信号を表わすラインである。出力線は、図７においてはＳＮ比を表わすラインである。

具体的には、上記の３つの出力線のうちの１つは、高感度セルである第２撮像セル１ｂに由来する。上記の３つの出力線のうちの２つは、低感度セルである第１撮像セル１ａに由来する。第１撮像セル１ａでは、光量が増加すると、第１部分ＦＤ３の電位が、第１電荷蓄積部ＦＤ１の電位に比べて遅れて変化し始める。このようにして、第１撮像セル１ａに由来する２つの出力線が生成される。

図８は、参考形態の撮像装置の画素の回路構成を示す模式図である。図３の第１撮像セル１ａとは異なり、参考形態の第１撮像セル１ｃでは、第１介在トランジスタＭ１６、第１後続トランジスタＭ１７及び第１キャパシタＣｓ３が存在せず、一方で、キャパシタＣｓＺが存在する。キャパシタＣｓＺの一端は、第１電荷蓄積部ＦＤ１に電気的に接続されている。キャパシタＣｓＺの他端には、直流電位が印加される。この例では、キャパシタＣｓＺの容量値は、第１キャパシタＣｓ３の容量値とほぼ同じである。これらの容量値が厳密な意味で同じであることもありうる。

図８の第１撮像セル１ｃでは、第１キャパシタＣｓ３が存在しないため、第３画素信号Ｖ_FD3は得られない。一方、第１撮像セル１ｃでは、キャパシタＣｓＺが第１電荷蓄積部ＦＤ１に電気的に接続されている。さらに、キャパシタＣｓＺの容量値は、第１キャパシタＣｓ３の容量値とほぼ同じである。このため、参考形態の第１画素信号Ｖ_FD1は、本実施形態の第３画素信号Ｖ_FD3と類似する。また、参考形態の第１ＳＮ比ＳＮ_FD1は、本実施形態の第３ＳＮ比ＳＮ_FD3と類似する。

一方、図８の第２撮像セル１ｂは、図３の第２撮像セル１ｂと同じである。このため、参考形態の第２画素信号Ｖ_FD2は、本実施形態の第２画素信号Ｖ_FD2と同じである。また、参考形態の第２ＳＮ比ＳＮ_FD2は、本実施形態の第２ＳＮ比ＳＮ_FD2と同じである。

図９は、参考形態の撮像装置に入射する光の光量に対する第２画素信号Ｖ_FD2及び第１画素信号Ｖ_FD1の関係を表わすグラフである。図１０は、参考形態の撮像装置に入射する光の光量に対する第２ＳＮ比ＳＮ_FD2及び第１ＳＮ比ＳＮ_FD1の関係を表わすグラフである。図９及び図１０の横軸は、撮像装置に入射する光の光量である。この光量の単位はｌｕｘ（ルクス）である。図９の縦軸は、出力される画素信号のレベルである。このレベルの単位は、Ｖ（ボルト）である。図１０の縦軸は、ＳＮ比である。このＳＮ比の単位は、ｄＢ（デジベル）である。

ところで、ワイドダイナミックレンジの撮像装置を実現する技術には、様々な方式が存在する。それらの方式のうちの、時分割方式、空間分割方式、画素内メモリ方式及び１画素２セル方式について、以下で説明する。

時分割方式では、異なる感度で時分割に撮影する。そして、得られた複数の画像を合成する。

空間分割方式では、感度が異なる受光素子により、撮影を行う。そして、得られた複数の画像を合成する。空間分割方式は、例えば、特許文献１に記載されている。

画素内メモリ方式では、各画素内にフォトダイオードから溢れた電荷を蓄積するメモリを設ける。これにより、１回の露光期間に蓄積できる電荷量を増やす。画素内メモリ方式は、例えば、特許文献２に記載されている。

典型例に係る１画素２セル方式では、１つの画素内に感度が異なる２つの撮像セルを構成する。また、低感度セルに電荷を蓄積するメモリを設ける。１画素２セル方式は、例えば、特許文献３及び４に記載されている。具体的には、特許文献３では、光電変換部としてフォトダイオードが用いられている。特許文献４では、積層型の撮像装置が構成されている。

時分割方式及び空間分割方式では、分割数を増やすことによりダイナミックレンジを拡大することができる。ただし、分割数が増えると、アーチファクトが発生し、解像度が低下し、画質が劣化する。

画素内メモリ方式では、メモリの容量が限られる。このため、拡大できるダイナミックレンジに限界がある。

１画素２セル方式では、第１撮像セル及び第２撮像セルを用いてワイドダイナミックレンジが実現される。ただし、第１撮像セルが感度を呈する光量領域と第２撮像セルが感度を呈する光量領域との差が大きいと、両光量領域の中間領域における画質劣化が生じうる。以下、この問題点について、図８から図１０を参照しながら説明する。

図８に示す参考形態では、１つの画素内に第１撮像セル１ｃ及び第２撮像セル１ｂが構成されることにより、１画素２セル方式が実現されている。図９では、第２撮像セル１ｂ由来の第２画素信号Ｖ_FD2を表わすラインと、第１撮像セル１ｃ由来の第１画素信号Ｖ_FD1を表わすラインと、が描かれている。図１０では、第２画素信号Ｖ_FD2に関する第２ＳＮ比ＳＮ_FD2を表わすラインと、第１画素信号Ｖ_FD1に関する第１ＳＮ比ＳＮ_FD1を表わすラインと、が描かれている。

図９では、さらに、補正第１画素信号ＶＹ_FD1を表わすラインが描かれている。補正第１画素信号ＶＹ_FD1は、第１画素信号Ｖ_FD1に係数を乗じたものである。図９では、第２画素信号Ｖ_FD2を表わすライン及び補正第１画素信号ＶＹ_FD1を表わすラインが、部分的なオーバーラップ部を形成している。これら２つのラインにより、あたかも１つのラインが構成されているかのようにみえる。

詳細には、ソフトウェアにより、上記オーバーラップ部が生じるように上記係数が決定される。そして、オーバーラップ部に属するいずれかの部分である繋ぎ部で、第２画素信号Ｖ_FD2のデータと、第１画素信号Ｖ_FD1に係数を乗じたデータとが繋がれる。こうして、合成信号のデータが得られる。参考形態では、このように合成信号を生成することにより、ワイドダイナミックレンジを実現する。

図１０では、上記繋ぎ部が、点線ＤＬＺで模式的に表されている。繋ぎ部の光量では、第２画素信号Ｖ_FD2に関する第２ＳＮ比ＳＮ_FD2は高く、一方、第１画素信号Ｖ_FD1に関する第１ＳＮ比ＳＮ_FD1は低い。このことは、合成信号に関するＳＮ比は、繋ぎ部分において急低下することを意味する。以下、この急低下した後のＳＮ比を、繋ぎＳＮ比と称する。参考形態には、繋ぎＳＮ比が低く、中間光量下でノイズが大きくなり画質が劣化し易いという問題がある。

図１から図７に示す本実施形態によれば、この問題は緩和されうる。この点を、図６及び図７を参照しながら説明する。

本実施形態に関する図６の第２画素信号Ｖ_FD2を表わすラインは、参考形態に関する図９の第２画素信号Ｖ_FD2を表わすラインと同じである。図６の第３画素信号Ｖ_FD3を表わすラインは、図９の第１画素信号Ｖ_FD1を表わすラインと類似している。さらに、本実施形態では、図６に示すように、第２画素信号Ｖ_FD2を表わすラインと第３画素信号Ｖ_FD3を表わすラインとの間に、第１画素信号Ｖ_FD1を表わすラインが存在する。

図６では、さらに、補正第１画素信号ＶＸ_FD1を表わすライン及び補正第３画素信号ＶＸ_FD3を表わすラインが描かれている。補正第１画素信号ＶＸ_FD1は、第１画素信号Ｖ_FD1に第１係数を乗じたものである。補正第３画素信号ＶＸ_FD3は、第３画素信号Ｖ_FD3に第２係数を乗じたものである。図６では、第２画素信号Ｖ_FD2を表わすライン及び補正第１画素信号ＶＹ_FD1を表わすラインが部分的な第１オーバーラップ部を形成するとともに、補正第１画素信号ＶＹ_FD1を表わすライン及び補正第３画素信号ＶＸ_FD3を表わすラインが部分的な第２オーバーラップ部を形成している。これら３つのラインにより、あたかも１つのラインが構成されているかのようにみえる。

詳細には、ソフトウェアにより、第１オーバーラップ部が生じるように第１係数が決定され、第２オーバーラップ部が生じるように第２係数が決定される。そして、第１オーバーラップ部に属するいずれかの部分である第１繋ぎ部で、第２画素信号Ｖ_FD2のデータと、第１画素信号Ｖ_FD1に第１係数を乗じたデータとが繋がれる。また、第２オーバーラップ部に属するいずれかの部分である第２繋ぎ部で、第１画素信号Ｖ_FD1に第１係数を乗じたデータと、第３画素信号Ｖ_FD3に第２係数を乗じたデータとが繋がれる。こうして、合成信号のデータが得られる。本実施形態では、このように合成信号を生成することにより、ワイドダイナミックレンジを実現する。

図７では、第１繋ぎ部が、点線ＤＬＸで模式的に表されている。第２繋ぎ部が、点線ＤＬＹで模式的に表されている。本実施形態に関する図７の第２ＳＮ比ＳＮ_FD2を表わすラインは、参考形態に関する図１０の第２ＳＮ比ＳＮ_FD2を表わすラインと同じである。図７の第３ＳＮ比ＳＮ_FD1を表わすラインは、図１０の第１ＳＮ比ＳＮ_FD1を表わすラインと類似している。さらに、本実施形態に関する図７では、第１ＳＮ比ＳＮ_FD1を表わすラインが、第２ＳＮ比ＳＮ_FD2を表わすラインと第３ＳＮ比ＳＮ_FD3を表わすラインとの間に存在する。このため、第１繋ぎ部におけるＳＮ比の低下幅は、限定的である。以下、この低下した後のＳＮ比を、第１繋ぎＳＮ比と称する。また、第２繋ぎ部におけるＳＮ比の低下幅は、限定的である。以下、この低下した後のＳＮ比を、第２繋ぎＳＮ比と称する。

以上の説明から理解されるように、本実施形態の第１繋ぎＳＮ比及び第２繋ぎＳＮ比は、参考形態の繋ぎＳＮ比よりも高くなり易い。よって、本実施形態は、参考形態に比べ、中間光量下でのノイズ及び画質劣化を抑制し易い。

本実施形態の効果について、図１１及び図１２を参照しつつ、さらに説明する。図１１は、参考形態の高感度セル１ｂのゲインを大きくすることによる、光量に対するＳＮ比の関係の変化を示す。図１２は、参考形態のＳＰＬＩＴを大きくすることによる、光量に対するＳＮ比の関係の変化を示す。図１１及び図１２の横軸は、撮像装置に入射する光の光量である。この光量の単位はｌｕｘ（ルクス）である。図１１の縦軸は、出力される画素信号のレベルである。このレベルの単位は、Ｖ（ボルト）である。図１２の縦軸は、ＳＮ比である。このＳＮ比の単位は、ｄＢ（デジベル）である。

図８に係る参考形態の撮像装置のダイナミックレンジは、以下の数式１で与えられうる。数式１において、ＤＲはダイナミックレンジである。Ｓは、低感度セル１ｃの第１電荷蓄積部ＦＤ１及びキャパシタＣｓＺに基づいて定まる画素信号の飽和レベルである。Ｎは、撮像装置全体のノイズレベルである。ＳＰＬＩＴは、低感度セル１ｃの感度に対する高感度セル１ｂの感度の比率である感度比（＝高感度セル１ｂの感度／低感度セル１ｃ）である。「＊」は、乗算記号である。
数式１：ＤＲ［ｄＢ］＝２０ｌｏｇ（Ｓ／Ｎ＊ＳＰＬＩＴ）

ここで、参考形態の撮像装置のダイナミックレンジを拡大するには、以下の調整を行うことが考えられる。
（ｉ）高感度セル１ｂのゲインを大きくすることによって、Ｎを小さくする
（ii）低感度セル１ｃの感度を下げることによって、ＳＰＬＩＴを大きくする

上記の（ｉ）の調整を行うと、高感度セル１ｂの飽和レベルが低くなる。そして、図１１の白抜き矢印に示すように、第２ＳＮ比ＳＮ_FD2を表わすラインが全体的に左にシフトし、また、同ラインの右上端が左下にシフトする。図１１において、このシフト後の第２ＳＮ比ＳＮ_FD2を表わすラインが、太線で描かれている。第２ＳＮ比ＳＮ_FD2を表わすラインのシフトに伴い、点線ＤＬＺは、点線ＤＬＺ２へとシフトする。図１１において、点線ＤＬＺ２の下端は、点線ＤＬＺの下端よりも下に位置する。このことは、上記の（ｉ）の調整を行うと、繋ぎＳＮ比が低下することを意味する。なお、ゲインは、第２反転増幅器１１ｂを調整することにより大きくすることができる。

上記の（ii）の調整を行うと、図１２の白抜き矢印に示すように、第１ＳＮ比ＳＮ_FD1を表わすラインが全体的に右にシフトする。図１２において、このシフト後の第１ＳＮ比ＳＮ_FD1を表わすラインが、太線で描かれている。第１ＳＮ比ＳＮ_FD1を表わすラインのシフトに伴い、点線ＤＬＺは、点線ＤＬＺ３へとシフトする。図１２において、点線ＤＬ３２の下端は、点線ＤＬＺの下端よりも下に位置する。このことは、上記の（ii）の調整を行うと、繋ぎＳＮ比が低下することを意味する。

このように、参考形態では、撮像装置の調整によりワイドダイナミックレンジを拡大しようとすると、繋ぎＳＮ比が低下する。上述のとおり、繋ぎＳＮ比の低下は、中間光量下でのノイズ及び画質劣化を招く。このように、参考形態の撮像装置の調整では、ワイドダイナミックレンジと中間光量下での高画質とを両立させることは容易ではない。図１１及び図１２を用いた説明から理解されるように、高感度セルにより得られるＳＮ比ラインの数が１つであり、低感度セルにより得られるＳＮ比ラインの数が１つである場合には、上記両立は困難である。

これに対し、本実施形態では、図７に示すように、低感度セルにより得られるＳＮ比ラインの数が複数である。このことは、上記両立の困難性を緩和する。

本実施形態によれば、回路構成の異なる２つの撮像セル１ｂ及び１ａを各画素１内に設けることができる。第２撮像セル１ｂが、低ノイズ高感度用の撮像セルとして機能する。第１撮像セル１ａは、高飽和低感度用の撮像セルとして機能する。従って、明暗差の大きな被写体まで、白飛び及び黒潰れなく撮像できる。中間光量下でも十分なＳＮ比を得ることができる。また、本実施形態では、２つの撮像セル１ｂ及び１ａによって、高感度撮像と低感度撮像とを同時に行うことができる。このため、これらの撮像間の時間ずれが抑制されうる。

以下、他のいくつかの実施形態について説明する。以下では、既に説明した実施形態とその後に説明される実施形態とで共通する要素には同じ参照符号を付し、それらの説明を省略することがある。各実施形態に関する説明は、技術的に矛盾しない限り、相互に適用されうる。技術的に矛盾しない限り、各実施形態は、相互に組み合わされてもよい。

（第２実施形態）
図１３に、第２実施形態に係る撮像装置１００の画素１の回路構成を示す。

第２実施形態に係る撮像装置１００は、出力回路１０２を含む。出力回路１０２は、追加増幅トランジスタＭ３０及び追加選択トランジスタＭ３１を有する。具体的には、第１撮像セル１ａは、出力回路１０２を含む。より具体的には、第１信号処理回路Ｐ１は、出力回路１０２を含む。

以下の例では、信号電荷として、正電荷が利用される。具体的には、信号電荷として、正孔が利用されている。また、トランジスタＭ１０、Ｍ１１、Ｍ１２、Ｍ１６、Ｍ１７、Ｍ２０、Ｍ２１、Ｍ２２、Ｍ２３、Ｍ３０及びＭ３１は、ｎ型トランジスタである。具体的には、これらのトランジスタは、ｎ型ＭＯＳＦＥＴである。

ただし、信号電荷として、負電荷が利用されてもよい。具体的には、信号電荷として、電子が利用されてもよい。この場合、トランジスタＭ１０、Ｍ１１、Ｍ１２、Ｍ１６、Ｍ１７、Ｍ２０、Ｍ２１、Ｍ２２、Ｍ２３、Ｍ３０及びＭ３１として、ｐ型トランジスタを用いることができる。具体的には、この場合、これらのトランジスタとして、ｐ型ＭＯＳＦＥＴを用いることができる。

第１電荷蓄積部ＦＤ１は、第１増幅トランジスタＭ１０のゲート電極に電気的に接続されている。第１キャパシタＣｓ３は、追加増幅トランジスタＭ３０のゲート電極に電気的に接続されている。また、第１キャパシタＣｓ３は、出力回路１０２に電気的に接続されている。

第１後続トランジスタＭ１７のソース及びドレインの一方は、第１キャパシタＣｓ３と電気的に接続されている。追加選択トランジスタＭ３１のソース及びドレインの一方と、第１後続トランジスタＭ１７のソース及びドレインの他方と、追加増幅トランジスタＭ３０のソース及びドレインの一方とは、電気的に接続されている。追加選択トランジスタＭ３１のソース及びドレインの他方は、第３電圧線ＶＤＤ３に電気的に接続されている。追加増幅トランジスタＭ３０のソース及びドレインの他方は、第３信号線Ｏｕｔ３に電気的に接続されている。

追加増幅トランジスタＭ３０は、第１キャパシタＣｓ３の電位に対応する電気信号を増幅する。追加選択トランジスタＭ３１は、追加増幅トランジスタＭ３０で増幅された信号を選択的に出力する。第１後続トランジスタＭ１７は、第１キャパシタＣｓ３をリセットする。このように、本実施形態では、第１後続トランジスタＭ１７は、リセットトランジスタとして機能する。

具体的には、本実施形態では、追加選択トランジスタＭ３１をオン状態にした上で、第１キャパシタＣｓ３の電位に応じた第３画素信号Ｖ_FD3を、追加増幅トランジスタＭ３０及び第３信号線Ｏｕｔ３をこの順に介して第１周辺回路に出力する。第３信号線Ｏｕｔ３は、図１に示す第１垂直信号線９ａに接続されている。

また、追加選択トランジスタＭ３１をオン状態にした上で、第１後続トランジスタＭ１７をオンさせる。これにより、第１キャパシタＣｓ３の電位のリセットすなわち第１部分ＦＤ３の電位のリセットを行う。そして、第１部分ＦＤ３の電位に応じたリセット信号を、追加増幅トランジスタＭ３０及び第３信号線Ｏｕｔ３をこの順に介して第１周辺回路に出力する。第３画素信号Ｖ_FD3からリセット信号が差し引かれることにより、第３画素信号Ｖ_FD3のノイズが低減される。

第１実施形態によれば、撮像装置１００をシンプルに構成できる。第２実施形態によれば、第１実施形態に比べ、ダイナミックレンジを拡大し易い。以下、第２実施形態に関するこの利点について、図１４を参照しつつ説明する。図１４は、第１介在トランジスタＭ１６の変調度を説明するための説明図である。

第２実施形態では、第１介在トランジスタＭ１６には、ゲート酸化膜容量Ｃｏｘ及び空乏層容量Ｃｄｅｐが存在する。第１介在トランジスタＭ１６のゲート電極の電圧がΔＶｇだけ変動したとする。この場合、第１介在トランジスタＭ１６のゲート下のチャネルの電圧の変動幅ΔＶｃｈａは、以下の数式２で与えられる。
数式２：ΔＶｃｈａ＝ΔＶｇ＊Ｃｏｘ／（Ｃｏｘ＋Ｃｄｅｐ）

Ｃｏｘ／（Ｃｏｘ＋Ｃｄｅｐ）は、変調度と称される。変調度は、１よりも小さい。変調度は、例えば、０．５以上０．８以下である。変調度が１よりも小さいが故に、第１部分ＦＤ３の電位の変動が抑えられる。このことが、ダイナミックレンジの拡大に寄与する。

第１実施形態では、第１後続トランジスタＭ１７がオン状態であるときに、第１後続トランジスタＭ１７を介して第１部分ＦＤ３と第１電荷蓄積部ＦＤ１とが電気的に接続される。この構成が採用されているが故に、第１介在トランジスタＭ１６の変調度に由来するダイナミックレンジの拡大作用はキャンセルされる。このキャンセルが生じるのは、第１部分ＦＤ３から第１電荷蓄積部ＦＤ１への電荷の注入が行われても、第１部分ＦＤ３及び第１電荷蓄積部ＦＤ１に蓄えられる電荷の総数は変わらないためである。一方、上述のとおり、第１実施形態によれば、撮像装置１００をシンプルに構成できる。

（第３実施形態）
図１５に、第３実施形態に係る撮像装置１００の画素１の回路構成を示す。

第１実施形態では、第３画素信号Ｖ_FD3は、第１撮像セル１ａから出力される。これに対し、第３実施形態では、第３画素信号Ｖ_FD3は、第２撮像セル１ｂから出力される。具体的には、第３実施形態では、第１キャパシタＣｓ３は、第２電荷蓄積部ＦＤ２と電気的に接続されうる。

第３実施形態では、第１電荷蓄積部ＦＤ１は、第１増幅トランジスタＭ１０のゲート電極に電気的に接続されている。第２電荷蓄積部ＦＤ２は、第２増幅トランジスタＭ２０のゲート電極に電気的に接続されている。第１後続トランジスタＭ１７がオンとなることによって、第１キャパシタＣｓ３と、第１後続トランジスタＭ１７のソース及びドレインの一方と、第１後続トランジスタＭ１７のソース及びドレインの他方と、第２増幅トランジスタＭ２０のゲート電極と、がこの順に電気的に接続される。

第３実施形態では、第２選択トランジスタＭ２１及び第１後続トランジスタＭ１７をオン状態にした上で、第１キャパシタＣｓ３の電位に応じた第３画素信号Ｖ_FD3を、第１後続トランジスタＭ１７、第２増幅トランジスタＭ２０及び第２信号線Ｏｕｔ２をこの順に介して第２周辺回路に出力する。

第３実施形態では、第２選択トランジスタＭ２１及び第１後続トランジスタＭ１７をオン状態にした上で、帯域制御トランジスタＭ２３及び第２リセットトランジスタＭ２２をオンにする。これにより、第２電荷蓄積部ＦＤ２の電位のリセットとともに、第１キャパシタＣｓ３の電位のリセットすなわち第１部分ＦＤ３の電位のリセットを行う。そして、第１部分ＦＤ３の電位に応じたリセット信号を、第１後続トランジスタＭ１７、第２増幅トランジスタＭ２０及び第２信号線Ｏｕｔ２をこの順に介して第２周辺回路に出力する。第３画素信号Ｖ_FD3からリセット信号が差し引かれることにより、第３画素信号Ｖ_FD3のノイズが低減される。

第３実施形態によれば、第２実施形態に比べ、トランジスタの数を抑えることができる。

（第４実施形態）
図１６に、第４実施形態に係る撮像装置１００の画素１の回路構成を示す。

第４実施形態では、第１キャパシタＣｓ３は、キャパシタＣｓ１と電気的に接続されている。以下、キャパシタＣｓ１を特定キャパシタＣｓ１と称することがある。具体的には、第１部分ＦＤ３は、特定キャパシタＣｓ１と電気的に接続されている。

第４実施形態では、第１キャパシタＣｓ３は、特定キャパシタＣｓ１と協働して合成容量部を構成している。そして、第１介在トランジスタＭ１６がオンとなることによって、第１電荷蓄積部ＦＤ１と合成キャパシタとが電気的に接続される。

第４実施形態では、第３実施形態と同様、第１電荷蓄積部ＦＤ１は、第１増幅トランジスタＭ１０のゲート電極に電気的に接続されている。第２電荷蓄積部ＦＤ２は、第２増幅トランジスタＭ２０のゲート電極に電気的に接続されている。第１後続トランジスタＭ１７がオンとなることによって、第１キャパシタＣｓ３と、第１後続トランジスタＭ１７のソース及びドレインの一方と、第１後続トランジスタＭ１７のソース及びドレインの他方と、第２増幅トランジスタＭ２０のゲート電極と、がこの順に電気的に接続される。第４実施形態では、第１後続トランジスタＭ１７として、第２リセットトランジスタＭ２２が用いられている。

また、第４実施形態では、第１後続トランジスタＭ１７すなわち第２リセットトランジスタＭ２２がオンとなることによって、特定キャパシタＣｓ１と、第１後続トランジスタＭ１７のソース及びドレインの一方と、第１後続トランジスタＭ１７のソース及びドレインの他方と、第２増幅トランジスタＭ２０のゲート電極と、がこの順に電気的に接続される。

合成容量部という用語を用いると、第４実施形態に関して以下のように言える。すなわち、第１後続トランジスタＭ１７がオンとなることによって、合成容量部と、第１後続トランジスタＭ１７のソース及びドレインの一方と、第１後続トランジスタＭ１７のソース及びドレインの他方と、第２増幅トランジスタＭ２０のゲート電極と、がこの順に電気的に接続される。

第４実施形態では、第２選択トランジスタＭ２１及び第１後続トランジスタＭ１７をオン状態にした上で、合成容量部の電位に応じた第３画素信号Ｖ_FD3を、第１後続トランジスタＭ１７、第２増幅トランジスタＭ２０及び第２信号線Ｏｕｔ２をこの順に介して第２周辺回路に出力する。

第４実施形態では、第２選択トランジスタＭ２１をオン状態にした上で、帯域制御トランジスタＭ２３をオンさせる。これにより、合成容量部の電位のリセットを行う。そして、合成容量部の電位に応じたリセット信号を、第１後続トランジスタＭ１７、第２増幅トランジスタＭ２０及び第２信号線Ｏｕｔ２をこの順に介して第２周辺回路に出力する。第３画素信号Ｖ_FD3からリセット信号が差し引かれることにより、第３画素信号Ｖ_FD3のノイズが低減される。

第４実施形態では、第１キャパシタＣｓ３は、特定キャパシタＣｓ１と協働して合成容量部を構成する。このことは、高飽和でワイドダイナミックレンジの撮像装置１００の実現に適している。

（第５実施形態）
図１７に、第５実施形態に係る撮像装置１００の画素１の回路構成を示す。

第５実施形態では、第４実施形態と同様、第１キャパシタＣｓ３は、特定キャパシタＣｓ１と電気的に接続されている。具体的には、第１部分ＦＤ３は、キャパシタＣｓ１と電気的に接続されている。第１キャパシタＣｓ３は、特定キャパシタＣｓ１と協働して合成容量部を構成している。

ただし、第５実施形態では、第４実施形態とは、第３画素信号Ｖ_FD3の出力の仕方が異なる。具体的には、第４実施形態では、第３画素信号Ｖ_FD3は、第２撮像セル１ｂから出力される。これに対し、第５実施形態では、第３画素信号Ｖ_FD3は、第１撮像セル１ａから出力される。

第５実施形態では、合成容量部は、第１後続トランジスタＭ１７のソース及びドレインの一方に電気的に接続されている。第１後続トランジスタＭ１７のソース及びドレインの他方は、第１電荷蓄積部ＦＤ１に電気的に接続されている。第５実施形態では、第１後続トランジスタＭ１７として、第１リセットトランジスタＭ１２が用いられている。

第５実施形態では、第１電荷蓄積部ＦＤ１は、第１増幅トランジスタＭ１０のゲート電極に電気的に接続されている。第１後続トランジスタＭ１７がオンとなることによって、第１キャパシタＣｓ３と、第１後続トランジスタＭ１７のソース及びドレインの一方と、第１後続トランジスタＭ１７のソース及びドレインの他方と、第１増幅トランジスタＭ１０のゲート電極と、がこの順に電気的に接続される。

また、第５実施形態では、第１後続トランジスタＭ１７がオンとなることによって、特定キャパシタＣｓ１と、第１後続トランジスタＭ１７のソース及びドレインの一方と、第１後続トランジスタＭ１７のソース及びドレインの他方と、第１増幅トランジスタＭ１０のゲート電極と、がこの順に電気的に接続される。

合成容量部という用語を用いると、第５実施形態に関して以下のように言える。すなわち、第１後続トランジスタＭ１７がオンとなることによって、合成容量部と、第１後続トランジスタＭ１７のソース及びドレインの一方と、第１後続トランジスタＭ１７のソース及びドレインの他方と、第１増幅トランジスタＭ１０のゲート電極と、がこの順に電気的に接続される。

第５実施形態では、第１選択トランジスタＭ１１及び第１後続トランジスタＭ１７をオン状態にした上で、合成容量部の電位に応じた第３画素信号Ｖ_FD3を、第１後続トランジスタＭ１７、第１増幅トランジスタＭ１０及び第１信号線Ｏｕｔ１をこの順に介して第１周辺回路に出力する。

第５実施形態では、第２選択トランジスタＭ２１をオン状態にした上で、帯域制御トランジスタＭ２３をオンにする。これにより、合成容量部の電位のリセットを行う。そして、合成容量部の電位に応じたリセット信号を、第１後続トランジスタＭ１７、第１増幅トランジスタＭ１０及び第１信号線Ｏｕｔ１をこの順に介して第１周辺回路に出力する。第３画素信号Ｖ_FD3からリセット信号が差し引かれることにより、第３画素信号Ｖ_FD3のノイズが低減される。

第５実施形態では、第３実施形態及び第４実施形態に比べ、繋ぎズレが生じ難い。以下、この点について説明する。

第１実施形態に関する図６のグラフでは、第２画素信号Ｖ_FD2を表わすライン及び第１画素信号Ｖ_FD1を表わすラインのみならず、第３画素信号Ｖ_FD3を表わすラインは、原点を通っている。このため、ソフトウェアにより、これら３つのラインから連続した１つのラインを作成し易い。

一方、第３実施形態及び第４実施形態では、第３画素信号Ｖ_FD3を表わすラインは、原点を通らず、光量がより高い位置から立ち上がる。これは、第１画素信号Ｖ_FD1及び第３画素信号Ｖ_FD3が共通した１つの撮像セルすなわち第１撮像セル１ａにより生成されるにも関わらず、第１画素信号Ｖ_FD1及び第３画素信号Ｖ_FD3が互いに異なる増幅トランジスタ経由で出力されるためである。具体的には、第１画素信号Ｖ_FD1は、第１増幅トランジスタＭ１０経由で出力さる。一方、第３画素信号Ｖ_FD3は、第２増幅トランジスタＭ２０経由で出力される。

第３画素信号Ｖ_FD3を表わすラインが原点を通らない場合、ソフトウェアにより第２画素信号Ｖ_FD2を表わすライン、第１画素信号Ｖ_FD1を表わすライン及び第３画素信号Ｖ_FD3を表わすラインから連続した１つのラインを作成し難い。具体的には、作成された１つのラインにおいて、第３画素信号Ｖ_FD3に基づく部分と、第１画素信号Ｖ_FD1に基づく部分との間の第２繋ぎ部が、非連続的となり易い。繋ぎズレは、このような非連続的な繋ぎ部分が生じる現象を指す。

これに対し、第５実施形態では、第１画素信号Ｖ_FD1も、第３画素信号Ｖ_FD3も、第１増幅トランジスタＭ１０経由で出力される。このため、第２画素信号Ｖ_FD2を表わすライン及び第１画素信号Ｖ_FD1を表わすラインのみならず、第３画素信号Ｖ_FD3を表わすラインも、原点を通る。このため、第５実施形態によれば、繋ぎズレが生じ難い。

（第６実施形態）
図１８に、第６実施形態に係る撮像装置１００の画素１の回路構成を示す。

第６実施形態に係る撮像装置１００は、第２キャパシタＣｓ４、第２介在トランジスタＭ２６及び第２後続トランジスタＭ２７を備える。第２介在トランジスタＭ２６は、第２電荷注入トランジスタとも称されうる。具体的には、第２介在トランジスタＭ２６は、第２電子注入トランジスタとも称されうる。第２後続トランジスタＭ２７は、第２ショートトランジスタとも称されうる。

具体的には、第６実施形態では、第２撮像セル１ｂが、第２キャパシタＣｓ４、第２介在トランジスタＭ２６及び第２後続トランジスタＭ２７を備える。より具体的には、第２信号処理回路Ｐ２が、第２キャパシタＣｓ４、第２介在トランジスタＭ２６及び第２後続トランジスタＭ２７を備える。

以下の例では、信号電荷として、正電荷が利用される。具体的には、信号電荷として、正孔が利用されている。また、トランジスタＭ１０、Ｍ１１、Ｍ１２、Ｍ１６、Ｍ１７、Ｍ２０、Ｍ２１、Ｍ２２、Ｍ２３、Ｍ２６及びＭ２７は、ｎ型トランジスタである。具体的には、これらのトランジスタは、ｎ型ＭＯＳＦＥＴである。

ただし、信号電荷として、負電荷が利用されてもよい。具体的には、信号電荷として、電子が利用されてもよい。この場合、トランジスタＭ１０、Ｍ１１、Ｍ１２、Ｍ１６、Ｍ１７、Ｍ２０、Ｍ２１、Ｍ２２、Ｍ２３、Ｍ２６及びＭ２７として、ｐ型トランジスタを用いることができる。具体的には、この場合、これらのトランジスタとして、ｐ型ＭＯＳＦＥＴを用いることができる。

本実施形態では、第２電荷蓄積部ＦＤ２に、第２介在トランジスタＭ２６のゲート電極と、第２介在トランジスタＭ２６のソース及びドレインの一方と、が電気的に接続されている。第２介在トランジスタＭ２６がオンとなることによって、第２電荷蓄積部ＦＤ２と第２キャパシタＣｓ４とが第２介在トランジスタＭ２６を介して電気的に接続される。

本実施形態では、第２後続トランジスタＭ２７がオンとなることによって、第２キャパシタＣｓ４と、第２後続トランジスタＭ２７のソース及びドレインの一方と、第２後続トランジスタＭ２７のソース及びドレインの他方とが、この順に電気的に接続される。

本実施形態では、第２介在トランジスタＭ２６のソース及びドレインの他方と、第２キャパシタＣｓ４とは、電気的に接続されている。第２後続トランジスタＭ２７のソース及びドレインの一方は、第２キャパシタＣｓ４と電気的に接続されている。第２後続トランジスタＭ２７のソース及びドレインの他方は、第２電荷蓄積部ＦＤ２と電気的に接続されている。

本実施形態では、第１電荷蓄積部ＦＤ１は、第１増幅トランジスタＭ１０のゲート電極に電気的に接続されている。第２電荷蓄積部ＦＤ２は、第２増幅トランジスタＭ２０のゲート電極に電気的に接続されている。第１後続トランジスタＭ１７がオンとなることによって、第１キャパシタＣｓ３と、第１後続トランジスタＭ１７のソース及びドレインの一方と、第１後続トランジスタＭ１７のソース及びドレインの他方と、第１増幅トランジスタＭ１０のゲート電極と、がこの順に電気的に接続される。

本実施形態では、第２後続トランジスタＭ２７がオンとなることによって、第２キャパシタＣｓ４と、第２後続トランジスタＭ２７のソース及びドレインの一方と、第２後続トランジスタＭ２７のソース及びドレインの他方と、第２増幅トランジスタＭ２０のゲート電極と、がこの順に電気的に接続される。

本実施形態では、第２キャパシタＣｓ４の容量値は、第２電荷蓄積部ＦＤ２の容量値よりも大きい。第２電荷蓄積部ＦＤ２の容量値ｃ２に対する第２キャパシタＣｓ４の容量値ｃ４の比率ｃ４／ｃ２は、例えば、３以上である。比率ｃ４／ｃ２は、６以上であってもよく、１０以上であってもよい。比率ｃ４／ｃ２は、例えば、１０００以下である。比率ｃ４／ｃ２は、１００以下であってもよく、５０以下であってもよい。

本実施形態では、第２キャパシタＣｓ４は、ＭＩＭ構造を有する。

本実施形態では、第２介在トランジスタＭ２６がオンとなることによって、第２キャパシタＣｓ４の一端に、第２電荷蓄積部ＦＤ２が第２介在トランジスタＭ２６を介して電気的に接続される。第２キャパシタＣｓ４の他端には、直流電位ＶＢＷ２が印加される。直流電位ＶＢＷ２は、接地電位からバイアスされた電位であってもよく、接地電位であってもよい。

以下、第２キャパシタＣｓ４のうち第２介在トランジスタＭ２６に電気的に接続された部分を、第２部分ＦＤ４と称することがある。

本実施形態では、第２介在トランジスタＭ２６のゲート電極の導電型は、第２介在トランジスタＭ２６のソース及びドレインの導電型とは反対である。具体的には、本実施形態では、第２介在トランジスタＭ２６のゲート電極の導電型は、ｐ型である。第２介在トランジスタＭ２６のソース及びドレインの導電型は、ｎ型である。第２介在トランジスタＭ２６のゲート電極は、例えば、ポリシリコン電極である。

第２介在トランジスタＭ２６のゲート長は、第２後続トランジスタＭ２７のゲート長よりも長くてもよい。第２介在トランジスタＭ２６のゲート長は、第２後続トランジスタＭ２７のゲート長と同じであってもよい。第２介在トランジスタＭ２６のゲート長は、第２後続トランジスタＭ２７のゲート長よりも短くてもよい。

第２介在トランジスタＭ２６のゲート幅は、第２後続トランジスタＭ２７のゲート幅よりも長くてもよい。第２介在トランジスタＭ２６のゲート幅は、第２後続トランジスタＭ２７のゲート幅と同じであってもよい。第２介在トランジスタＭ２６のゲート幅は、第２後続トランジスタＭ２７のゲート幅よりも短くてもよい。

第２介在トランジスタＭ２６のゲート厚は、第２後続トランジスタＭ２７のゲート厚よりも大きくてもよい。第２介在トランジスタＭ２６のゲート厚は、第２後続トランジスタＭ２７のゲート厚と同じであってもよい。第２介在トランジスタＭ２６のゲート厚は、第２後続トランジスタＭ２７のゲート厚よりも小さくてもよい。

以下、第２後続トランジスタＭ２７のゲート電極の電圧を、電圧Ｖｓｔ２と表記する。本実施形態では、電圧Ｖｓｔ２をローレベルからハイレベルに変更し、第２後続トランジスタＭ２７をオンにする。これにより、第２電荷蓄積部ＦＤ２と第２部分ＦＤ４とを第２後続トランジスタＭ２７を介して電気的に接続させる。その後、第２電荷蓄積部ＦＤ２の電位及び第２部分ＦＤ４の電位に応じた電気信号が、第２増幅トランジスタＭ２０及び第２信号線Ｏｕｔ２をこの順に介して第２周辺回路に出力される。この電気信号のレベルは、撮像装置１００に入射する光の光量が大きくなるにつれて連続的に大きくなる。

上記電気信号について、さらに説明する。本実施形態では、第２キャパシタＣｓ４の容量値が、第２電荷蓄積部ＦＤ２の容量値よりも大きい。このため、第２電荷蓄積部ＦＤ２の電位よりも第２キャパシタＣｓ４の電位が強く反映された第２合成電位に対応する電気信号が、第２増幅トランジスタＭ２０及び第２信号線Ｏｕｔ２をこの順に介して第２周辺回路に出力される。

本実施形態では、上記電気信号を、第２部分ＦＤ４の画素信号又は第４画素信号Ｖ_FD4と称することがある。

第４画素信号Ｖ_FD4を出力した後、電圧Ｖｒｓ２及び電圧Ｖｒｓ３をローレベルからハイレベルに変更し、第２リセットトランジスタＭ２２及び帯域制御トランジスタＭ２３をオンにする。これにより、第２電荷蓄積部ＦＤ２の電位をリセットするとともに、第２キャパシタＣｓ４の電位のリセットすなわち第２部分ＦＤ４の電位のリセットを行う。

その後、第２電荷蓄積部ＦＤ２の電位及び第２部分ＦＤ４の電位に応じた電気信号が、第２増幅トランジスタＭ２０及び第２信号線Ｏｕｔ２をこの順に介して第２周辺回路に出力される。この電気信号は、第２合成電位に関するリセット信号である。本実施形態では、第２合成電位に関するリセット信号を、第２部分ＦＤ４のリセット信号と称することがある。

その後、第２部分ＦＤ４の第４画素信号Ｖ_FD4から第２部分ＦＤ４のリセット信号が差し引かれる。これにより、第４画素信号Ｖ_FD4のノイズが低減される。

本実施形態では、第２キャパシタＣｓ４の電位に応じた信号が読み出され、その後、第２電荷蓄積部ＦＤ２の電位に応じた信号が読み出される。上記の例では、第２キャパシタＣｓ４の電位に応じた信号は、第４画素信号Ｖ_FD4である。第２電荷蓄積部ＦＤ２の電位に応じた信号は、第２画素信号Ｖ_FD2である。

撮像装置１００に入射する光の光量が低いレベルから増加すると、第２電荷蓄積部ＦＤ２に蓄積される信号電荷が増加する。本実施形態では、信号電荷は、正電荷である。信号電荷が増加すると、第２電荷蓄積部ＦＤ２の電位が上昇する。第２電荷蓄積部ＦＤ２の電位が第２閾値電位を超えると、第２介在トランジスタＭ２６はオンとなり、第２電荷蓄積部ＦＤ２と第２部分ＦＤ４とが第２介在トランジスタＭ２６を介して電気的に接続される。光量がさらに増加し第２電荷蓄積部ＦＤ２の電位がさらに上昇すると、第２介在トランジスタＭ２６のゲート下ポテンシャルが上昇する。これにより、第２介在トランジスタＭ２６のゲート下ポテンシャルが第２部分ＦＤ４のポテンシャルよりも高くなる。この段階では、光量が低いレベルのときと同様、第２電荷蓄積部ＦＤ２のポテンシャルは、第２部分ＦＤ４のポテンシャルより高い。第２部分ＦＤ４から第２介在トランジスタＭ２６を介して第２電荷蓄積部ＦＤ２に負電荷が注入される。具体的には、この負電荷は、電子である。この負電荷の注入により、第２電荷蓄積部ＦＤ２のポテンシャルは下がる。これに伴い、第２介在トランジスタＭ２６のゲート下ポテンシャルも下がる。一方、第２部分ＦＤ４の電位は上昇する。

本実施形態では、このような負電荷の注入により、第２電荷蓄積部ＦＤ２のポテンシャルと、第２部分ＦＤ４のポテンシャルとのバランスがとられる。撮像装置１００に入射する光の光量が増加する状況にあっては、このバランスが取られながら、第２電荷蓄積部ＦＤ２の電位及び第２部分ＦＤ４の電位が上昇しうる。

信号電荷が負電荷である場合にも、同様の現象が生じる。

上記説明から、以下の技術的事項が導かれる。すなわち、上記説明から、以下の技術的事項が導かれる。すなわち、第２光電変換部ＰＣ２における光電変換により生成される正及び負の一方の電荷が増えることによって、第２電荷蓄積部ＦＤ２に蓄積される正及び負の一方の電荷が増える。第２電荷蓄積部ＦＤ２に蓄積される正及び負の一方の電荷が増えることによって、第２電荷蓄積部ＦＤ２の電位の上昇及び低下の一方が生じる。第２電荷蓄積部ＦＤ２の電位の上昇及び低下の一方が生じることによって、第３現象及び第４現象がこの順に現れる。第３現象は、第２介在トランジスタＭ２６がオンとなることである。第４現象は、第２キャパシタＣｓ４から第２介在トランジスタＭ２６を介した第２電荷蓄積部ＦＤ２への正及び負の他方の電荷の供給である。この供給により、第２電荷蓄積部ＦＤ２の電位の上昇及び低下の他方が生じる。

図６に示すように、第１実施形態では、第２画素信号Ｖ_FD2を表わすライン、第１画素信号Ｖ_FD1を表わすライン及び第３画素信号Ｖ_FD3を表わすラインという、３つのラインが得られる。図７に示すように、第１実施形態では、第２ＳＮ比ＳＮ_FD2を表わすライン、第１ＳＮ比ＳＮ_FD3を表わすライン及び第３ＳＮ比ＳＮ_FD3を表わすラインという、３つのラインが得られる。

第６実施形態によれば、第２画素信号Ｖ_FD2を表わすラインと第１画素信号Ｖ_FD1を表わすラインとの間に、第４画素信号Ｖ_FD4を表わすラインがさらに得られる。また、第２ＳＮ比ＳＮ_FD2を表わすラインと第１ＳＮ比ＳＮ_FD3を表わすラインとの間に、第４画素信号Ｖ_FD4に関するＳＮ比を表わすラインがさらに得られる。このことは、繋ぎＳＮ比の低下を抑制しうる。このため、ＳＮ比が高い光量領域を広げることができる。

（第７実施形態）
図１９に、第７実施形態に係る撮像装置１００の画素１の回路構成を示す。

第７実施形態では、第２後続トランジスタＭ２７のソース及びドレインの一方は、第２キャパシタＣｓ４と電気的に接続されている。第２後続トランジスタＭ２７のソース及びドレインの他方は、第１電荷蓄積部ＦＤ１と電気的に接続されている。

第７実施形態では、第２後続トランジスタＭ２７がオンとなることによって、第２キャパシタＣｓ４と、第２後続トランジスタＭ２７のソース及びドレインの一方と、第２後続トランジスタＭ２７のソース及びドレインの他方と、第１増幅トランジスタＭ１０のゲート電極と、がこの順に電気的に接続される。

第６実施形態では、第２後続トランジスタＭ２７がオンとなることによって、第２キャパシタＣｓ４と第２電荷蓄積部ＦＤ２とが電気的に接続される。この電気的接続は、第２撮像セル１ｂのゲインを低下させうる。一方、第７実施形態では、第２後続トランジスタＭ２７がオンとなることによって、第２キャパシタＣｓ４と第１電荷蓄積部ＦＤ１とが電気的に接続される。この電気的接続は、第１撮像セル１ａのゲインを低下させうる。

第６実施形態及び第７実施形態では、第１撮像セル１ａは低感度セルであり、第２撮像セル１ｂは高感度セルである。第７実施形態によれば、高感度セルのゲインを確保し易い。このことは、撮像装置１００全体としてのノイズレベルを小さくする観点から有利である。

（第８実施形態）
図２０に、第８実施形態に係る撮像装置１００の画素１の回路構成を示す。

第８実施形態に係る撮像装置１００は、追加キャパシタＣｓ５、追加介在トランジスタＭ３６及び追加後続トランジスタＭ３７を備える。追加介在トランジスタＭ３６は、追加電荷注入トランジスタとも称されうる。具体的には、追加介在トランジスタＭ３６は、追加電子注入トランジスタとも称されうる。追加後続トランジスタＭ３７は、追加ショートトランジスタとも称されうる。

具体的には、第８実施形態では、第１撮像セル１ａが、追加キャパシタＣｓ５、追加介在トランジスタＭ３６及び追加後続トランジスタＭ３７を備える。より具体的には、第１信号処理回路Ｐ１が、追加キャパシタＣｓ５、追加介在トランジスタＭ３６及び追加後続トランジスタＭ３７を備える。

第１キャパシタＣｓ３に、追加介在トランジスタＭ３６のゲート電極と、追加介在トランジスタＭ３６のソース及びドレインの一方と、が電気的に接続されている。追加介在トランジスタＭ３６がオンとなることによって、第１キャパシタＣｓ３と追加キャパシタＣｓ５とが追加介在トランジスタＭ３６を介して電気的に接続される。

本実施形態では、追加後続トランジスタＭ３７がオンとなることによって、追加キャパシタＣｓ５と、追加後続トランジスタＭ３７のソース及びドレインの一方と、追加後続トランジスタＭ３７のソース及びドレインの他方とが、この順に電気的に接続される。

本実施形態では、追加介在トランジスタＭ３６のソース及びドレインの他方と、追加キャパシタＣｓ５とは、電気的に接続されている。追加後続トランジスタＭ３７のソース及びドレインの一方は、追加キャパシタＣｓ５と電気的に接続されている。

本実施形態では、第１後続トランジスタ１７のソース及びドレインの一方と、追加後続トランジスタＭ３７のソース及びドレインの他方と、第１キャパシタＣｓ３と、追加介在トランジスタＭ３６のゲート電極と、追加介在トランジスタＭ３６のソース及びドレインの一方とは、電気的に接続されている。第１後続トランジスタ１７のソース及びドレインの他方は、第１電荷蓄積部ＦＤ１に電気的に接続されている。

本実施形態では、第１電荷蓄積部ＦＤ１は、第１増幅トランジスタＭ１０のゲート電極に電気的に接続されている。第１後続トランジスタＭ１７及び追加後続トランジスタＭ３７がオンとなることによって、追加キャパシタＣｓ５と、追加後続トランジスタＭ３７のソース及びドレインの一方と、追加後続トランジスタＭ３７のソース及びドレインの他方と、第１後続トランジスタＭ１７のソース及びドレインの一方と、第１後続トランジスタＭ１７のソース及びドレインの他方と、第１増幅トランジスタＭ１０のゲート電極と、がこの順に電気的に接続される。

本実施形態では、追加キャパシタＣｓ５の容量値は、第１電荷蓄積部ＦＤ１の容量値よりも大きい。第１電荷蓄積部ＦＤ１の容量値ｃ１に対する追加キャパシタＣｓ５の容量値ｃ５の比率ｃ５／ｃ１は、例えば、３以上である。比率ｃ５／ｃ１は、６以上であってもよく、１０以上であってもよい。比率ｃ５／ｃ１は、例えば、１０００以下である。比率ｃ５／ｃ１は、１００以下であってもよく、５０以下であってもよい。

本実施形態では、追加キャパシタＣｓ５の容量値ｃ５は、第１キャパシタＣｓ３の容量値ｃ３よりも小さい。ただし、容量値ｃ５は、容量値ｃ３と同じであってもよい。容量値ｃ５は、容量値ｃ３よりも大きくてもよい。

本実施形態では、追加キャパシタＣｓ５は、ＭＩＭ構造を有する。

本実施形態では、追加介在トランジスタＭ３６がオンとなることによって、追加キャパシタＣｓ５の一端に、第１キャパシタＣｓ３の一端が追加介在トランジスタＭ３６を介して電気的に接続される。追加キャパシタＣｓ５の他端には、直流電位ＶＢＷ３が印加される。直流電位ＶＢＷ３は、接地電位からバイアスされた電位であってもよく、接地電位であってもよい。

以下、追加キャパシタＣｓ５のうち追加介在トランジスタＭ３６に電気的に接続された部分を、追加部分ＦＤ５と称することがある。

本実施形態では、追加介在トランジスタＭ３６のゲート電極の導電型は、追加介在トランジスタＭ３６のソース及びドレインの導電型とは反対である。具体的には、本実施形態では、追加介在トランジスタＭ３６のゲート電極の導電型は、ｐ型である。追加介在トランジスタＭ３６のソース及びドレインの導電型は、ｎ型である。追加介在トランジスタＭ３６のゲート電極は、例えば、ポリシリコン電極である。

追加介在トランジスタＭ３６のゲート長は、追加後続トランジスタＭ３７のゲート長よりも長くてもよい。追加介在トランジスタＭ３６のゲート長は、追加後続トランジスタＭ３７のゲート長と同じであってもよい。追加介在トランジスタＭ３６のゲート長は、追加後続トランジスタＭ３７のゲート長よりも短くてもよい。

追加介在トランジスタＭ３６のゲート幅は、追加後続トランジスタＭ３７のゲート幅よりも長くてもよい。追加介在トランジスタＭ３６のゲート幅は、追加後続トランジスタＭ３７のゲート幅と同じであってもよい。追加介在トランジスタＭ３６のゲート幅は、追加後続トランジスタＭ３７のゲート幅よりも短くてもよい。

追加介在トランジスタＭ３６のゲート厚は、追加後続トランジスタＭ３７のゲート厚よりも大きくてもよい。追加介在トランジスタＭ３６のゲート厚は、追加後続トランジスタＭ３７のゲート厚と同じであってもよい。追加介在トランジスタＭ３６のゲート厚は、追加後続トランジスタＭ３７のゲート厚よりも小さくてもよい。

以下、追加後続トランジスタＭ３７のゲート電極の電圧を、電圧Ｖｓｔ３と表記する。本実施形態では、電圧Ｖｓｔ及び電圧Ｖｓｔ３をローレベルからハイレベルに変更し、第１後続トランジスタＭ１７及び追加後続トランジスタＭ３７をオンにする。これにより、第１電荷蓄積部ＦＤ１と第１部分ＦＤ３と追加部分ＦＤ５とを電気的に接続させる。その後、第１電荷蓄積部ＦＤ１の電位、第１部分ＦＤ３の電位及び追加部分ＦＤ５の電位に応じた電気信号が、第１増幅トランジスタＭ１０及び第１信号線Ｏｕｔ１をこの順に介して第１周辺回路に出力される。この電気信号のレベルは、撮像装置１００に入射する光の光量が大きくなるにつれて連続的に大きくなる。

上記電気信号について、さらに説明する。本実施形態では、第１キャパシタＣｓ３の容量値が、第１電荷蓄積部ＦＤ１の容量値よりも大きい。また、追加キャパシタＣｓ５の容量値が、第１電荷蓄積部ＦＤ１の容量値よりも大きい。このため、第１電荷蓄積部ＦＤ１の電位よりも第１キャパシタＣｓ３の電位が強く反映されかつ第１電荷蓄積部ＦＤ１の電位よりも追加キャパシタＣｓ５の電位が強く反映された第３合成電位に対応する電気信号が、第１増幅トランジスタＭ１０及び第１信号線Ｏｕｔ１をこの順に介して第１周辺回路に出力される。

本実施形態では、上記電気信号を、追加部分ＦＤ５の画素信号又は第５画素信号Ｖ_FD5と称することがある。

第５画素信号Ｖ_FD5を出力した後、電圧Ｖｒｓ１をローレベルからハイレベルに変更し、第１リセットトランジスタＭ１２をオンにする。これにより、第１電荷蓄積部ＦＤ１の電位をリセットするとともに、第１キャパシタＣｓ３の電位のリセットすなわち第１部分ＦＤ３の電位のリセットと、追加キャパシタＣｓ５の電位のリセットすなわち追加部分ＦＤ５の電位のリセットと、を行う。

その後、第１電荷蓄積部ＦＤ１の電位、第１部分ＦＤ３の電位及び追加部分ＦＤ５の電位に応じた電気信号が、第１増幅トランジスタＭ１０及び第１信号線Ｏｕｔ１をこの順に介して第１周辺回路に出力される。この電気信号は、第３合成電位に関するリセット信号である。本実施形態では、第３合成電位に関するリセット信号を、追加部分ＦＤ５のリセット信号と称することがある。

その後、追加部分ＦＤ５の第５画素信号Ｖ_FD5から追加部分ＦＤ５のリセット信号が差し引かれる。これにより、第５画素信号Ｖ_FD5のノイズが低減される。

撮像装置１００に入射する光の光量が低いレベルから増加すると、第１電荷蓄積部ＦＤ１に蓄積される信号電荷が増加する。本実施形態では、信号電荷は、正電荷である。信号電荷が増加すると、第１電荷蓄積部ＦＤ１の電位が上昇する。第１電荷蓄積部ＦＤ１の電位が第１閾値電位を超えると、第１介在トランジスタＭ１６はオンとなり、第１電荷蓄積部ＦＤ１と第１部分ＦＤ３とが第１介在トランジスタＭ１６を介して電気的に接続される。光量がさらに増加し第１電荷蓄積部ＦＤ１の電位がさらに上昇すると、第１介在トランジスタＭ１６のゲート下ポテンシャルが上昇していく。これにより、第１介在トランジスタＭ１６のゲート下ポテンシャルが第１部分ＦＤ３のポテンシャルよりも高くなる。この段階では、光量が低いレベルのときと同様、第１電荷蓄積部ＦＤ１のポテンシャルは、第１部分ＦＤ３のポテンシャルより高い。第１部分ＦＤ３から第１介在トランジスタＭ１６を介して第１電荷蓄積部ＦＤ１に負電荷が注入される。具体的には、この負電荷は、電子である。この負電荷の注入により、第１電荷蓄積部ＦＤ１のポテンシャルは下がる。これに伴い、第１介在トランジスタＭ１６のゲート下ポテンシャルも下がる。一方、第１部分ＦＤ３の電位は上昇する。

また、第１部分ＦＤ３の電位が第３閾値電位を超えると、追加介在トランジスタＭ３６はオンとなり、第１部分ＦＤ３と追加部分ＦＤ５とが追加介在トランジスタＭ３６を介して電気的に接続される。第１部分ＦＤ３の電位がさらに上昇すると、追加介在トランジスタＭ３６のゲート下ポテンシャルが上昇していく。これにより、追加介在トランジスタＭ３６のゲート下ポテンシャルが追加部分ＦＤ５のポテンシャルよりも高くなる。この段階では、第１部分ＦＤ３のポテンシャルは、追加部分ＦＤ５のポテンシャルより高い。追加部分ＦＤ５から追加介在トランジスタＭ３６を介して第１部分ＦＤ３に負電荷が注入される。具体的には、この負電荷は、電子である。この負電荷の注入により、第１部分ＦＤ３のポテンシャルは下がる。これに伴い、追加介在トランジスタＭ３６のゲート下ポテンシャルも下がる。一方、追加部分ＦＤ５の電位は上昇する。

本実施形態では、このような負電荷の注入により、第１電荷蓄積部ＦＤ１のポテンシャルと、第１部分ＦＤ３のポテンシャルと、追加部分ＦＤ５のポテンシャルと、のバランスがとられる。撮像装置１００に入射する光の光量が増加する状況にあっては、このバランスが取られながら、第１電荷蓄積部ＦＤ１の電位、第１部分ＦＤ３の電位及び追加部分ＦＤ５の電位が上昇しうる。

信号電荷が負電荷である場合にも、同様の現象が生じる。

上記説明から、以下の技術的事項が導かれる。すなわち、第１キャパシタＣｓ３の第１部分ＦＤ３の電位の上昇及び下降の一方が生じることによって、第５現象及び第６現象がこの順に現れる。第５現象は、追加介在トランジスタＭ３６がオンとなることである。第６現象は、追加キャパシタＣｓ５から追加介在トランジスタＭ３６を介した第１キャパシタＣｓ３への正又は負の電荷の供給である。この供給により、第１キャパシタＣｓ３の第１部分ＦＤ３の電位の上昇及び下降の他方が生じる。

図６に示すように、第１実施形態では、第２画素信号Ｖ_FD2を表わすライン、第１画素信号Ｖ_FD1を表わすライン及び第３画素信号Ｖ_FD3を表わすラインという、３つのラインが得られる。図７に示すように、第１実施形態では、第２ＳＮ比ＳＮ_FD2を表わすライン、第１ＳＮ比ＳＮ_FD3を表わすライン及び第３ＳＮ比ＳＮ_FD3を表わすラインという、３つのラインが得られる。

これに対し、第８実施形態によれば、第３画素信号Ｖ_FD3を表わすラインよりも光量が大きい領域に、第５画素信号Ｖ_FD5を表わすラインがさらに得られる。また、第３ＳＮ比ＳＮ_FD3を表わすラインよりも光量が大きい領域に、第５画素信号Ｖ_FD5に関するＳＮ比を表わすラインがさらに得られる。第８実施形態によれば、ワイドダイナミックレンジを実現し易い。

また、第８実施形態では、第１キャパシタＣｓ３の容量値を第１実施形態よりも低下させ、その低下分を追加キャパシタＣｓ５の容量値とすることができる。このようにすれば、繋ぎＳＮ比の低下を抑制しうる。このため、ＳＮ比が高い光量領域を広げることができる。

（第９実施形態）
図２１に、第９実施形態に係る撮像装置１００の画素１の回路構成を示す。

第９実施形態では、第１光電変換部ＰＣ１は、第１フォトダイオードである。また、第９実施形態の撮像装置１００は、第１転送トランジスタＴＸ１を備える。第１光電変換部ＰＣ１は、第１転送トランジスタＴＸ１を介して第１電荷蓄積部ＦＤ１に接続されている。第１電荷蓄積部ＦＤ１は、第１増幅トランジスタＭ１０に電気的に接続されている。

具体的には、第９実施形態では、第１撮像セル１ａが、第１転送トランジスタＴＸ１を備える。より具体的には、第１信号処理回路Ｐ１が、第１転送トランジスタＴＸ１を備える。

第９実施形態では、第２光電変換部ＰＣ２は、第２フォトダイオードである。また、第９実施形態の撮像装置１００は、第２転送トランジスタＴＸ２を備える。第２光電変換部ＰＣ２は、第２転送トランジスタＴＸ２を介して第２電荷蓄積部ＦＤ２に接続されている。第２電荷蓄積部ＦＤ２は、第２増幅トランジスタＭ２０に電気的に接続されている。

具体的には、第９実施形態では、第２撮像セル１ｂが、第２転送トランジスタＴＸ２を備える。より具体的には、第２信号処理回路Ｐ２が、第２転送トランジスタＴＸ２を備える。

第９実施形態では、第１フォトダイオードは、信号電荷として正電荷を生成する。具体的には、信号電荷は、正孔である。

第９実施形態では、第２フォトダイオードは、信号電荷として正電荷を生成する。具体的には、信号電荷は、正孔である。

第９実施形態では、トランジスタＭ１０、Ｍ１１、Ｍ１２、ＴＸ１、Ｍ２０、Ｍ２１、Ｍ２２、Ｍ２３及びＴＸ２は、ｐ型トランジスタである。具体的には、これらは、ｐ型ＭＯＳＦＥＴである。一方、トランジスタＭ１６、Ｍ１７、Ｍ２６及びＭ２７は、ｎ型トランジスタである。具体的には、これらは、ｎ型ＭＯＳＦＥＴである。

ただし、信号電荷として、負電荷が利用されてもよい。具体的には、信号電荷として、電子が利用されてもよい。この場合、トランジスタＭ１０、Ｍ１１、Ｍ１２、ＴＸ１、Ｍ２０、Ｍ２１、Ｍ２２、Ｍ２３及びＴＸ２として、ｎ型トランジスタを用いることができる。具体的には、これらのトランジスタとして、ｎ型ＭＯＳＦＥＴを用いることができる。また、トランジスタＭ１６、Ｍ１７、Ｍ２６及びＭ２７として、ｐ型トランジスタを用いることができる。具体的には、これらのトランジスタとして、ｐ型ＭＯＳＦＥＴを用いることができる。

（第１０実施形態）
第１０実施形態の技術の一部又は全部は、第１から第９実施形態に適用可能である。図２２は、第１０実施形態に係るマイクロレンズの配置を示す平面図である。

第１撮像セル１ａは、第１マイクロレンズＭＬ１を有する。第１マイクロレンズＭＬ１を介して、第１光電変換部ＰＣ１に光が入射する。第２撮像セル１ｂは、第２マイクロレンズＭＬ２を有する。第２マイクロレンズＭＬ２を介して、第２光電変換部ＰＣ２に光が入射する。平面視において、第２マイクロレンズＭＬ２の面積は、第１マイクロレンズＭＬ１の面積よりも大きい。この大小関係によれば、第２撮像セル１ｂの感度を第１撮像セル１ａの感度よりも高くし易い。

平面視において、第１マイクロレンズＭＬ１の面積Ｓ１に対する第２マイクロレンズＭＬ２の面積Ｓ２の比率Ｓ２／Ｓ１は、例えば、１６以上である。比率Ｓ２／Ｓ１は、３６以上であってもよい。比率Ｓ２／Ｓ１は、例えば、４００以下である。比率Ｓ２／Ｓ１は、１００以下であってもよい。

典型的には、第１マイクロレンズＭＬ１は、凸面を有する。光は、この凸面により屈折し、第１光電変換部ＰＣ１に集まる。第２マイクロレンズＭＬ２は、凸面を有する。光は、この凸面により屈折し、第２光電変換部ＰＣ２に集まる。

本実施形態では、第１マイクロレンズＭＬ１は、平面視において、円形状を有する。ただし、第１マイクロレンズＭＬ１は、平面視において、楕円形状等の他の形状を有していてもよい。

本実施形態では、第２マイクロレンズＭＬ２は、平面視において、円形状を有する。ただし、第２マイクロレンズＭＬ２は、平面視において、楕円形状等の他の形状を有していてもよい。

本実施形態に係る撮像装置は、複数の画素１を備える。そのため、本実施形態に係る撮像装置は、複数の第１マイクロレンズＭＬ１、複数の第２マイクロレンズＭＬ２、複数の第１光電変換部ＰＣ１、複数の第２光電変換部ＰＣ２、複数の第１光電変換層Ｄ１、複数の第２光電変換層Ｄ２、複数の第１上部電極Ｅ１ａ、複数の第２上部電極Ｅ２ａ、複数の第１画素電極Ｅ１ｂ及び複数の第２画素電極Ｅ２ｂを備える。

本実施形態では、複数の第１マイクロレンズＭＬ１及び複数の第２マイクロレンズＭＬ２は、ひとつながりのレンズ群を構成している。このひとつながりのレンズ群は、複数の凸面を有する。各凸面が、第１マイクロレンズＭＬ１又は第２マイクロレンズＭＬ２に属する。

本実施形態では、複数の第１光電変換層Ｄ１及び複数の第２光電変換層Ｄ２は、ひとつながりの膜を構成している。ただし、光電変換層Ｄ１又はＤ２である個々の光電変換層は、互いに離間していてもよい。

本実施形態では、複数の第１上部電極Ｅ１ａ及び複数の第２上部電極Ｅ２ａは、ひとつながりの電極を構成している。ただし、上部電極Ｅ１ａ又はＥ２ａである個々の上部電極は、互いに離間していてもよい。

以下、第１画素電極Ｅ１ｂ又は第２画素電極Ｅ２ｂである１つの画素電極を、単画素電極と称する。各単画素電極は、互いに離間している。互いに隣り合う単画素電極の間には、シールド電極が配置されている。シールド電極は、光電変換層Ｄ１又はＤ２における光電変換により生成された信号電荷を収集する。こうして、シールド電極は、電荷蓄積部ＦＤ１又はＦＤ２へのノイズ混入を抑制しうる。

図２２に示すように、本実施形態では、複数の第１マイクロレンズＭＬ１は、第１軸１１１及び第２軸１１２に配列されている。複数の第２マイクロレンズＭＬ２は、第１軸１１１及び第２軸１１２に配列されている。平面視において、各第１マイクロレンズＭＬ１は、複数の第２マイクロレンズＭＬ２のうちの互いに隣接する４つの間の隙間に配置されている。図２２における点線枠１０５は、互いに隣接する４つ第２マイクロレンズＭＬ２を囲んでいる。第２軸１１２は第１軸１１１と直交している。

本実施形態では、１つの画素１において、第１マイクロレンズＭＬ１及び第２マイクロレンズＭＬ２は、平面視における第１軸１１１及び第２軸１１２とは異なる第３軸１１３に並んでいる。図２２において、符号ＭＬａ及びＭＬｂは、それぞれ、同一の画素１に属する第１マイクロレンズＭＬ１及び第２マイクロレンズＭＬ２を指し示している。

本実施形態によれば、平面視において相対的に小さい第１マイクロレンズＭＬ１と相対的に小さい第２マイクロレンズＭＬ２を効率的に配列できる。

（第１１実施形態）
図２３を参照して、第１１実施形態による撮像システム２０４を説明する。

図２３は、本実施形態による撮像システム２０４のシステム構成を示す。撮像システム２０４は、レンズ光学系２０１、撮像装置２００、システムコントローラ２０３及びカメラ信号処理部２０２を備える。本実施形態では、撮像システム２０４は、カメラシステムである。

レンズ光学系２０１は、例えば、オートフォーカス用レンズ、ズーム用レンズ及び絞りを含む。レンズ光学系２０１は、撮像装置２００の撮像面に光を集光する。

撮像装置２００として、第１実施形態から第１０実施形態で説明した撮像装置１００を用いることができる。

システムコントローラ２０３は、撮像システム２０４全体を制御する。システムコントローラ２０３は、例えばマイクロコンピュータによって実現されうる。

カメラ信号処理部２０２は、撮像装置２００からの出力信号を処理する信号処理回路として機能する。カメラ信号処理部２０２は、例えばガンマ補正、色補間処理、空間補間処理、及びオートホワイトバランス等の処理を行う。カメラ信号処理部２０２は、例えばＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）等によって実現されうる。

カメラ信号処理部２０２は、撮像装置２００から撮像データを取得し、その撮像データをセンシングすることができる。例えば、カメラ信号処理部２０２は、センシングによって後続車両までの距離を演算することができる。上述したように、カメラ信号処理部２０２は、取得した撮像データにおいて特定の被写体を検出し、その検出に応答してセンシングを開始してもよい。

撮像システム２０４は、上述の「１つのライン」の作成に対応する画素信号の合成を行うソフトウェアを構成するプログラムを備えている。具体的には、カメラ信号処理部２０２は、このプログラムを備えている。画素信号の合成については、図６及び図７を参照した上述の説明を参照されたい。

以上の説明から理解されるように、撮像システム２０４は、撮像装置２００及びプログラムを備える。プログラムは、ソフトウェアを構成する。ソフトウェアは、第１電荷蓄積部ＦＤ１由来の画素信号と、第１キャパシタＣｓ３由来の画素信号と、に基づいて、撮像装置２００に入射した光の光量の変化に応じて変化する合成信号を作成する。具体的には、ソフトウェアは、第２電荷蓄積部ＦＤ２由来の画素信号と、第１電荷蓄積部ＦＤ１由来の画素信号と、第１キャパシタＣｓ３由来の画素信号と、に基づいて、撮像装置２００に入射した光の光量の変化に応じて変化する合成信号を作成する。第２電荷蓄積部ＦＤ２由来の画素信号は、先の実施形態の第２画素信号Ｖ_FD2である。第１電荷蓄積部ＦＤ１由来の画素信号は、第１画素信号Ｖ_FD1である。第１キャパシタＣｓ３由来の画素信号は、第３画素信号Ｖ_FD3である。

撮像システム２０４では、ソフトウェアを構成するプログラムは、コンピュータ読み取り可能な記録媒体に格納されうる。コンピュータ読み取り可能な記録媒体は、例えば、ＲＡＭ（Random Access Memory）、ＲＯＭ（Read Only Memory）、ディスクドライブ、ＳＳＤ（Solid State Drive）、フラッシュメモリ（Flash Memory）等である。

本開示に係る技術によれば、最適なセンシングデータを取得することが可能となる。また、システム全体として、低消費電力を実現しうる撮像システムが提供されうる。

本開示に係る技術に関し、種々の変更を適用可能である。

例えば、図１６に示す第４実施形態の第１撮像セル１ａの第１キャパシタＣｓ３を省略してもよい。この場合、特定キャパシタＣｓ１が第１キャパシタを構成すると考えることができる。この点は、図１７に係る第５実施形態についても同様である。

図１８に示す第６実施形態の第２撮像セル１ｂの構成を、第１撮像セル１ａに適用してもよい。

上述の各実施形態では、第１介在トランジスタＭ１６、第１キャパシタＣｓ３及び第１後続トランジスタＭ１７は、第１撮像セル１ａに属している。ただし、これらは、第２撮像セル１ｂに属していてもよい。また、これらは、第１撮像セル１ａ及び第２撮像セル１ｂの外に配置されていてもよい。この点は、図１３に示す第２実施形態に係る追加増幅トランジスタＭ３０及び追加選択トランジスタＭ３１についても同様である。また、この点は、図２０に示す第８実施形態に係る追加キャパシタＣｓ５、追加介在トランジスタＭ３６及び追加後続トランジスタＭ３７についても同様である。

図１８に示す第６実施形態では、第２キャパシタＣｓ４、第２介在トランジスタＭ２６及び第２後続トランジスタＭ２７は、第２撮像セル１ｂに属している。ただし、これらは、第１撮像セル１ａに属していてもよい。また、これらは、第１撮像セル１ａ及び第２撮像セル１ｂの外に配置されていてもよい。これらの点は、図１９に示す第７実施形態についても同様である。

図２０に示す第８実施形態では、第１後続トランジスタＭ１７のソース及びドレインの他方の電気的接続先が、第１電荷蓄積部ＦＤ１である。ただし、図１５に示す第３実施形態に倣い、この電気的接続先を第２電荷蓄積部ＦＤ２としてもよい。図１６に示す第４実施形態に倣い、第２リセットトランジスタＭ２２を第１後続トランジスタＭ１７として用いつつ上記電気的接続先を第２電荷蓄積部ＦＤ２としてもよい。図１７に示す第５実施形態に倣い、第１リセットトランジスタＭ１２を第１後続トランジスタＭ１７として用いつつ上記電気的な接続先を第１電荷蓄積部ＦＤ１としてもよい。図２０に示す第８実施形態の追加キャパシタＣｓ５、追加介在トランジスタＭ３６及び追加後続トランジスタＭ３７を、図１８に示す第６実施形態に適用したり、図１９に示す第７実施形態に適用したり、図２１に示す第９実施形態に適用したりしてもよい。

図２１に示す第９実施形態では、第１光電変換部ＰＣ１も第２光電変換部ＰＣ２もフォトダイオードである。ただし、第１光電変換部ＰＣ１が一対の電極Ｅ１ａ及びＥ１ｂと第１光電変換層Ｄ１とを有し、第２光電変換部ＰＣ２がフォトダイオードであってもよい。また、第１光電変換部ＰＣ１がフォトダイオードであり、第２光電変換部ＰＣ２が一対の電極Ｅ２ａ及びＥ２ｂと第２光電変換層Ｄ２とを有していてもよい。

上述の各実施形態の撮像装置１００又は２００では、１つの画素１内に、第１撮像セル１ａ及び第２撮像セル１ｂが構成されている。上述の各実施形態の撮像装置１００又は２００では、１つの画素１内に構成された撮像セルの数が２つである１画素２セル方式が採用されている。ただし、１つの画素１内に、撮像セル１ａ及び１ｂに加え、さらに別の撮像セルが構成されていてもよい。また、１つの画素１内に、第１撮像セル１ａ及び第２撮像セル１ｂの一方のみが構成されていてもよい。つまり、１つの画素１内に構成される撮像セルの数が１つである１画素１セル方式が採用されていてもよい。本開示に係る技術は、１画素１セル方式の撮像装置にも適用可能である。１画素１セル方式でも、ワイドダイナミックレンジを実現可能である。

１画素１セル方式の第１の例では、１つの画素１内に、図１８の右側に示した第２撮像セル１ｂと同様の撮像セルが構成される。第１の例によれば、ノイズキャンセルが可能である。１画素１セル方式の第２の例では、１つの画素１内に、図１８の左側に示した第１撮像セル１ａと同様の撮像セルが構成される。第２の例は、ノイズキャンセルはできないが、シンプルである。他の図面の第１撮像セル１ａ又は第２撮像セル１ｂと同様の撮像セルを用いた１画素１セル方式を採用してもよい。

図２４は、一例に係る１画素１セル方式の画素の回路構成を示す模式図である。具体的には、図２４の画素では、図３の第１撮像セル１ａと同様の撮像セル１ｘが構成されている。上述のように、１画素１セル方式の画素において、他の図面の第１撮像セル１ａ又は第２撮像セル１ｂと同様の撮像セルが構成されていてもよい。

各実施形態において、要素の追加及び省略は、適宜行われうる。例えば、第１介在トランジスタＭ１６と第１キャパシタＣｓ３の間に、トランジスタ等の要素を追加してもよい。「第１介在トランジスタＭ１６がオンとなることによって、第１電荷蓄積部ＦＤ１と第１キャパシタＣｓ３とが電気的に接続される」は、この追加が行われた形態を包含する。

本開示による撮像装置は、デジタルスチルカメラ、医療用カメラ、監視用カメラ、車載用カメラ、デジタル一眼レフカメラ、デジタルミラーレス一眼カメラ等、様々なカメラシステム及びセンサシステムへの利用が可能である。

１ 画素
１ａ，１ｂ，１ｃ，１ｘ 撮像セル
２ａ，２ｂ 垂直走査回路
３ａ，３ｂ 水平走査回路
４ａ，４ｂ 列ＡＤ変換回路
５ａ，５ｂ 電流源
６ａ，６ｂ リセット信号線
７ａ，７ｂ アドレス信号線
８ａ，８ｂ 電源配線
９ａ，９ｂ 垂直信号線
１０ａ，１０ｂ フィードバック信号線
１１ａ，１１ｂ 反転増幅器
１００，２００ 撮像装置
１０２ 出力回路
１１１，１１２，１１３ 軸
２０１ レンズ光学系
２０２ カメラ信号処理部
２０３ システムコントローラ
２０４ 撮像システム
Ｃｃ１，Ｃｓ１，Ｃｓ３，Ｃｓ４，Ｃｓ５，ＣｓＺ キャパシタ
Ｄ１，Ｄ２ 光電変換層
Ｅ１ａ，Ｅ２ａ 上部電極
Ｅ１ｂ，Ｅ２ｂ 画素電極
ＦＤ１，ＦＤ２ 電荷蓄積部
ＦＤ３，ＦＤ４，ＦＤ５ 部分
Ｍ１０，Ｍ２０，Ｍ３０ 増幅トランジスタ
Ｍ１１，Ｍ２１，Ｍ３１ 選択トランジスタ
Ｍ１２，Ｍ２２ リセットトランジスタ
Ｍ１６，Ｍ２６，Ｍ３６ 介在トランジスタ
Ｍ１７，Ｍ２７，Ｍ３７ 後続トランジスタ
Ｍ２３ 帯域制御トランジスタ
ＭＬ１，ＭＬ２ マイクロレンズ
Ｏｕｔ１，Ｏｕｔ２，Ｏｕｔ３ 信号線
ＴＸ１，ＴＸ２ 転送トランジスタ
Ｐ１，Ｐ２ 信号処理回路
ＰＣ１，ＰＣ２ 光電変換部
ＶＤＤ１，ＶＤＤ２，ＶＤＤ３ 電圧線

Claims (21)

1. 光を電荷に変換する第１光電変換部と、
   前記電荷を蓄積する第１電荷蓄積部と、
   第１キャパシタと、
   前記第１キャパシタに電気的に接続される出力回路と、
   ゲート電極、ソース及びドレインを有する第１介在トランジスタと、
   を備え、
   前記ソース及び前記ドレインの一方、及び、前記ゲート電極は、前記第１電荷蓄積部に電気的に接続され、
   前記ソース及び前記ドレインの他方は、前記第１キャパシタに電気的に接続され、
   前記第１電荷蓄積部と、前記ゲート電極と、前記ソース及び前記ドレインの一方と、が１制御サイクル期間中、常に同じ電位になっており、
   前記第１介在トランジスタがオンとなることによって、前記第１電荷蓄積部と前記第１キャパシタとが電気的に接続され、
   前記出力回路は、前記第１キャパシタに電気的に接続されるゲート電極を有する第１増幅トランジスタを含む、
   撮像装置。
2. 光を電荷に変換する第１光電変換部と、
   前記電荷を蓄積する第１電荷蓄積部と、
   第１キャパシタと、
   前記第１キャパシタに電気的に接続される出力回路と、
   ゲート電極、ソース及びドレインを有する第１介在トランジスタと、
   を備え、
   前記ソース及び前記ドレインの一方、及び、前記ゲート電極は、スイッチ素子を介することなく前記第１電荷蓄積部に電気的に接続され、
   前記ソース及び前記ドレインの他方は、前記第１キャパシタに電気的に接続され、
   前記出力回路は、前記第１キャパシタに電気的に接続されるゲート電極を有する第１増幅トランジスタを含む、
   撮像装置。
3. 第１後続トランジスタをさらに備え、
   前記第１後続トランジスタがオンとなることによって、前記第１増幅トランジスタの前記ゲート電極は前記第１キャパシタに電気的に接続される、
   請求項１又は２に記載の撮像装置。
4. 前記第１光電変換部は、第１電極と、第２電極と、前記第１電極及び前記第２電極の間に配置された光電変換層と、を含む、
   請求項１から３のいずれか一項に記載の撮像装置。
5. 前記第１光電変換部は、フォトダイオードである、
   請求項１から３のいずれか一項に記載の撮像装置。
6. 前記第１キャパシタは、金属－絶縁体－金属構造を有する、
   請求項１から５のいずれか一項に記載の撮像装置。
7. 前記第１介在トランジスタがオンとなることによって、前記第１キャパシタの一端に、前記第１電荷蓄積部が電気的に接続され、
   前記第１キャパシタの他端には、直流電位が印加される、
   請求項１から６のいずれか一項に記載の撮像装置。
8. 前記撮像装置は、第１状態と、第２状態と、を取り得るように構成され、
   前記第１状態は、前記第１電荷蓄積部と前記第１キャパシタとが前記第１介在トランジスタを介して電気的に接続された状態であり、
   前記第２状態は、前記第１電荷蓄積部に電気的に接続されたキャパシタが存在しない状態である、
   請求項１から７のいずれか一項に記載の撮像装置。
9. 前記第１介在トランジスタの前記ゲート電極の導電型は、前記第１介在トランジスタの前記ソース及び前記ドレインの導電型とは反対である、
   請求項１から８のいずれか一項に記載の撮像装置。
10. 前記撮像装置は、前記第１キャパシタの電位に応じた信号が読み出された後、前記第１電荷蓄積部の電位に応じた信号が読み出されるように構成されている、
    請求項１から９のいずれか一項に記載の撮像装置。
11. 追加キャパシタ、及び
    ゲート電極、ソース及びドレインを有する追加介在トランジスタをさらに備え、
    前記第１キャパシタに、前記追加介在トランジスタの前記ゲート電極と、前記追加介在トランジスタの前記ソース及び前記ドレインの一方と、が電気的に接続され、
    前記追加介在トランジスタがオンとなることによって、前記第１キャパシタと前記追加キャパシタとが電気的に接続される、
    請求項１から１０のいずれか一項に記載の撮像装置。
12. ゲート電極、ソース及びドレインを有する第１後続トランジスタをさらに備え、
    前記第１電荷蓄積部は、前記第１増幅トランジスタの前記ゲート電極に電気的に接続され、
    前記第１後続トランジスタがオンとなることによって、前記第１キャパシタと、前記第１後続トランジスタの前記ソース及び前記ドレインの一方と、前記第１後続トランジスタの前記ソース及び前記ドレインの他方と、前記第１増幅トランジスタの前記ゲート電極と、がこの順に電気的に接続される、
    請求項１から１１のいずれか一項に記載の撮像装置。
13. 光を電荷に変換する第１光電変換部と、
    前記電荷を蓄積する第１電荷蓄積部と、
    第１キャパシタと、
    前記第１キャパシタに電気的に接続される出力回路と、
    ゲート電極、ソース及びドレインを有する第１介在トランジスタと、
    ゲート電極を有する第１増幅トランジスタと、を備え、
    前記第１介在トランジスタの前記ゲート電極、及び、前記第１介在トランジスタの前記ソース及び前記ドレインの一方は、前記第１電荷蓄積部に電気的に接続され、
    前記第１介在トランジスタの前記ソース及び前記ドレインの他方は、前記第１キャパシタに電気的に接続され、
    前記出力回路は、ゲート電極を有する追加増幅トランジスタを含み、
    前記第１電荷蓄積部は、前記第１増幅トランジスタの前記ゲート電極に電気的に接続され、
    前記第１キャパシタは、前記追加増幅トランジスタの前記ゲート電極に電気的に接続されている、
    撮像装置。
14. 第１撮像セル、及び
    第２光電変換部と第２電荷蓄積部とを含む第２撮像セルをさらに備え、
    前記第１撮像セル及び前記第２撮像セルは、前記撮像装置が有する１つの画素内に含まれ、
    前記第１撮像セルは、前記第１光電変換部と、前記第１電荷蓄積部と、を含み、
    前記第２電荷蓄積部は、前記第２光電変換部が生成した電荷を蓄積する、
    請求項１２又は１３に記載の撮像装置。
15. 第１撮像セル、及び
    第２光電変換部と第２電荷蓄積部とを含む第２撮像セルをさらに備え、
    前記第１撮像セル及び前記第２撮像セルは、前記撮像装置が有する１つの画素内に含まれ、
    前記第１撮像セルは、前記第１光電変換部と、前記第１電荷蓄積部と、を含み、
    前記第２電荷蓄積部は、前記第２光電変換部が生成した電荷を蓄積する、
    請求項１から１１のいずれか一項に記載の撮像装置。
16. ゲート電極、ソース及びドレインを有する第１後続トランジスタをさらに備え、
    前記第１撮像セルは、前記第１増幅トランジスタを含み、
    前記第２撮像セルは、ゲート電極を有する第２増幅トランジスタをさらに含み、
    前記第１電荷蓄積部は、前記第１増幅トランジスタの前記ゲート電極に電気的に接続され、
    前記第２電荷蓄積部は、前記第２増幅トランジスタの前記ゲート電極に電気的に接続され、
    前記第１後続トランジスタがオンとなることによって、前記第１キャパシタと、前記第１後続トランジスタの前記ソース及び前記ドレインの一方と、前記第１後続トランジスタの前記ソース及び前記ドレインの他方と、前記第２増幅トランジスタの前記ゲート電極と、がこの順に電気的に接続される、
    請求項１５に記載の撮像装置。
17. ゲート電極、ソース及びドレインを有する第１後続トランジスタをさらに備え、
    前記第１撮像セルは、前記第１増幅トランジスタを含み、
    前記第２撮像セルは、特定キャパシタをさらに含み、
    前記第１キャパシタは、前記特定キャパシタに電気的に接続され、
    前記第１電荷蓄積部は、前記第１増幅トランジスタの前記ゲート電極に電気的に接続され、
    前記第１後続トランジスタがオンとなることによって、前記第１キャパシタと、前記第１後続トランジスタの前記ソース及び前記ドレインの一方と、前記第１後続トランジスタの前記ソース及び前記ドレインの他方と、前記第１増幅トランジスタの前記ゲート電極と、がこの順に電気的に接続される、
    請求項１５に記載の撮像装置。
18. 前記第２撮像セルは、第２キャパシタと、ゲート電極、ソース及びドレインを有する第２介在トランジスタと、をさらに含み、
    前記第２電荷蓄積部に、前記第２介在トランジスタの前記ゲート電極と、前記第２介在トランジスタの前記ソース及び前記ドレインの一方と、が電気的に接続され、
    前記第２介在トランジスタがオンとなることによって、前記第２電荷蓄積部と前記第２キャパシタとが電気的に接続される、
    請求項１４から１７のいずれか一項に記載の撮像装置。
19. 前記第１撮像セルは、第１マイクロレンズを含み、
    前記第２撮像セルは、第２マイクロレンズを含み、
    平面視において、前記第２マイクロレンズの面積は、前記第１マイクロレンズの面積よりも大きい、
    請求項１４から１８のいずれか一項に記載の撮像装置。
20. 前記第２撮像セルの感度は、前記第１撮像セルの感度よりも高い、
    請求項１４から１９のいずれか一項に記載の撮像装置。
21. 光を電荷に変換する光電変換部と、
    前記電荷を蓄積する電荷蓄積部と、
    キャパシタと、
    前記キャパシタに電気的に接続されるゲート電極を有する第１トランジスタと、
    ゲート電極、ソース及びドレインを有する第２トランジスタと、
    を備え、
    前記第２トランジスタの前記ゲート電極は、前記電荷蓄積部に電気的に接続され、
    前記第２トランジスタの前記ソース及び前記ドレインの一方は、スイッチを介することなく前記電荷蓄積部に電気的に接続され、
    前記第２トランジスタの前記ソース及び前記ドレインの他方は、前記キャパシタに電気的に接続される、
    撮像装置。