JP7746340B2

JP7746340B2 - 光電変換装置及びその駆動方法

Info

Publication number: JP7746340B2
Application number: JP2023123110A
Authority: JP
Inventors: 尚希磯田; 和浩森本
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2023-07-28
Filing date: 2023-07-28
Publication date: 2025-09-30
Anticipated expiration: 2043-07-28
Also published as: US12587762B2; US20250039573A1; JP2025019477A; CN119450249A; DE102024121331A1

Description

本発明は、光電変換装置及びその駆動方法に関する。

近年、イメージセンサや測距システムなどにおいて多画素化・読み出し高速化等の性能向上が図られており、画素全体の持つ情報量の増加に対応した画素情報の読み出し方式について幾つかの提案がなされている。特許文献１及び特許文献２には、受光部の画像情報を他の受光部を介して画像処理部に転送するように構成することで複数の受光部に接続される配線の長さを短くした画像読み取り装置が記載されている。

特開２０１２－０７０１７０号公報特開２０１８－１８６４７８号公報

しかしながら、特許文献１に記載の技術では、画素行が複数になった場合に画素信号を画素回路の外側で順番に処理せざるをえず、全画素を読み出すための時間を要することがあった。また、特許文献２に記載の技術においても、複数画素列ごとに画素外の読み出し回路が処理を担っており、特許文献１と本質的に同様の課題があった。

本発明の目的は、画素信号の読み出しに要する時間を短縮しうる光電変換装置及びその駆動方法を提供することにある。

本明細書の一開示によれば、複数の行及び複数の列をなすように配された複数の画素回路と、前記複数の画素回路を駆動する制御回路と、を有し、前記複数の画素回路の各々は、光電変換部を有する信号生成回路と、前記信号生成回路から出力される信号を保持するメモリと、前記メモリからの信号が入力される第１入力ノードと、前記制御回路からの制御信号が入力される第２入力ノードと、第３入力ノードと、出力ノードと、を有する順序回路と、を有し、前記複数の画素回路は、同じ行又は同じ列に配された前記画素回路の第１群及び第２群を含み、前記第１群及び前記第２群の各々を構成する前記画素回路の前記順序回路は、隣り合う前記画素回路の前記順序回路の前記出力ノードと前記第３入力ノードとを接続するように直列に接続されており、前記制御回路は、前記第１群を構成する前記画素回路の各々の信号と、前記第２群を構成する前記画素回路の各々の信号と、を並列に出力するように構成されている光電変換装置が提供される。

また、本明細書の他の一開示によれば、複数の行及び複数の列をなすように配された複数の画素回路と、前記複数の画素回路を駆動する制御回路と、を有し、前記複数の画素回路の各々は、光電変換部を有する信号生成回路と、前記信号生成回路で生成された信号を保持するメモリと、前記メモリから前記信号が転送される順序回路と、を有し、前記複数の画素回路は、同じ行に配された２以上の前記画素回路を各々が含む第１群及び第２群を含み、前記第１群及び前記第２群の各々を構成する前記画素回路の前記順序回路は、行方向に沿って直列に接続されており、前記制御回路からの制御信号に応じて、各々が保持する前記信号を、前記行方向に沿って一方の側から他方の側に順次転送するように構成されており、前記制御回路は、前記第１群の前記画素回路と前記第２群の前記画素回路とに共通の制御信号を供給することにより、前記第１群の前記画素回路における前記信号の転送動作と、前記第２群の前記画素回路における前記信号の転送動作と、を並行して実施するように構成されている光電変換装置が提供される。

また、本明細書の更に他の一開示によれば、複数の行及び複数の列をなすように配された複数の信号保持回路と、前記複数の信号保持回路を駆動する制御回路と、を有し、前記複数の信号保持回路の各々は、所定の信号を保持するメモリと、前記メモリから前記信号が転送される順序回路と、を有し、前記複数の信号保持回路は、同じ行に配された２以上の前記信号保持回路を各々が含む第１群及び第２群を含み、前記第１群及び前記第２群の各々を構成する前記信号保持回路の前記順序回路は、行方向に沿って直列に接続されており、前記制御回路からの制御信号に応じて、各々が保持する前記信号を、前記行方向に沿って一方の側から他方の側に順次転送するように構成されており、前記制御回路は、前記第１群の前記信号保持回路と前記第２群の前記信号保持回路とに共通の制御信号を供給することにより、前記第１群の前記信号保持回路における前記信号の転送動作と、前記第２群の前記信号保持回路における前記信号の転送動作と、を並行して実施するように構成されている信号出力装置が提供される。

また、本明細書の更に他の一開示によれば、光電変換部を有する信号生成回路と、前記信号生成回路で生成された信号を保持するメモリと、前記メモリから前記信号が転送される順序回路と、を各々が有する複数の画素回路を有し、同じ行に配された２以上の前記画素回路を各々が含む第１群及び第２群を含み、前記第１群及び前記第２群の各々を構成する前記画素回路の前記順序回路が行方向に沿って直列に接続された光電変換装置の駆動方法であって、前記複数の画素回路の各々において、光の入射により前記光電変換部で生じた電荷に基づく信号を前記メモリに保持するステップと、前記複数の画素回路の各々において、前記メモリに保持されている前記信号を前記順序回路に転送するステップと、前記第１群及び前記第２群の各々において、各々を構成する前記画素回路の前記順序回路が保持する前記信号を、前記行方向に沿って一方の側から他方の側に順次転送するステップと、を有し、前記順次転送するステップでは、前記第１群の前記画素回路と前記第２群の前記画素回路とに共通の制御信号を供給し、前記第１群の前記画素回路における前記信号の転送動作と、前記第２群の前記画素回路における前記信号の転送動作と、を並行して実施する光電変換装置の駆動方法が提供される。

本発明によれば、複数の画素回路を備える光電変換装置において、画素信号の読み出しに要する時間を短縮することができる。

本発明の第１実施形態による信号出力装置の概略構成を示すブロック図である。本発明の第１実施形態による信号出力装置における信号保持回路の構成例を示すブロック図である。本発明の第１実施形態による信号出力装置におけるクロックバッファ回路の構成例を示すブロック図（その１）である。本発明の第１実施形態による信号出力装置におけるクロックバッファ回路の構成例を示すブロック図（その２）である。本発明の第１実施形態による信号出力装置におけるクロックバッファ回路の構成例を示すブロック図（その３）である。本発明の第１実施形態による信号出力装置におけるクロックバッファ回路の構成例を示すブロック図（その４）である。本発明の第１実施形態による信号出力装置の駆動方法を示すタイミング図である。本発明の第２実施形態による信号出力装置の概略構成を示す回路図である。本発明の第３実施形態による信号出力装置の概略構成を示すブロック図である。本発明の第３実施形態による信号出力装置の他の構成例を示す回路図である。本発明の第４実施形態による光電変換装置の概略構成を示すブロック図である。本発明の第５実施形態による光検出システムの概略構成を示すブロック図である。本発明の第６実施形態による距離画像センサの概略構成を示すブロック図である。本発明の第７実施形態による内視鏡手術システムの構成例を示す概略図である。本発明の第８実施形態による移動体の構成例を示す概略図である。本発明の第８実施形態による光検出システムの概略構成を示すブロック図である。本発明の第８実施形態による光検出システムの動作を示すフロー図である。本発明の第９実施形態による光検出システムの概略構成を示す概略図である。

［第１実施形態］
本発明の第１実施形態による信号出力装置及びその駆動方法について、図１乃至図７を用いて説明する。図１は、本実施形態による信号出力装置の概略構成を示すブロック図である。図２は、本実施形態による信号出力装置における信号保持回路の構成例を示すブロック図である。図３乃至図６は、本実施形態による信号出力装置におけるクロックバッファ回路の構成例を示す回路図である。図７は、本実施形態による信号出力装置の駆動方法を示すタイミング図である。

はじめに、本実施形態による信号出力装置の概略構成について、図１を用いて説明する。本実施形態による信号出力装置５０は、図１に示すように、信号保持領域１０と、クロックバッファ回路４０と、を有する。

信号保持領域１０には、複数の行及び複数の列をなすように行列状に配された複数の信号保持回路１２が設けられている。図１では、信号保持領域１０がＭ行×Ｎ列の行列状に配された複数の信号保持回路１２により構成されている場合を想定している。複数の信号保持回路１２の各々には、行番号及び列番号に対応する座標を付記している。例えば、第ｍ行、第ｎ列に配された信号保持回路１２のブロックには、符号１２に加え、その座標（ｍ，ｎ）を付記している。ここで、ｍは１～Ｍの整数であり、ｎは１～Ｎの整数である。信号保持領域１０を構成する信号保持回路１２の数は、Ｍが１以上の整数、Ｎが２以上の整数であれば、特に限定されるものではない。なお、行及び列は任意に定義することができ、本実施形態において説明する行が列であり、本実施形態において説明する列が行であってもよい。

信号保持領域１０の各行に配されたＮ個の信号保持回路１２は、信号保持回路群１４を構成する。図１には、各行の信号保持回路群１４の符号に、対応する行番号を付記している。例えば、第ｍ行に配された信号保持回路群１４は、符号１４_ｍで表している。信号保持回路群１４を構成するＮ個の信号保持回路１２は、直列に接続されている。例えば、信号保持回路群１４_ｍを例にして説明すると、信号保持回路１２（ｍ，１）の入力ノードは接地電圧ノードに接続され、信号保持回路１２（ｍ，１）の出力ノードは図示しない信号保持回路１２（ｍ，２）の入力ノードに接続されている。信号保持回路１２（ｍ，ｎ）の入力ノードは信号保持回路１２（ｍ，ｎ－１）の出力ノードに接続され、信号保持回路１２（ｍ，ｎ）の出力ノードは信号保持回路１２（ｍ，ｎ＋１）の入力ノードに接続されている。信号保持回路１２（ｍ，Ｎ）の入力ノードは図示しない信号保持回路１２（ｍ，Ｎ－１）の出力ノードに接続され、信号保持回路１２（ｍ，Ｎ）の出力ノードは出力線１８_ｍに接続されている。

信号保持領域１０の各列には、信号線１６が配されている。図１には、各列の信号線１６の符号に、対応する列番号を付している。例えば、第ｎ列に配された信号線１６は、符号１６_ｎで表している。信号線１６の各々は、対応する列に配された信号保持回路１２に接続されている。例えば、信号線１６_ｎは、第ｎ列に配された信号保持回路１２（１，ｎ），…，１２（ｍ－１，ｎ），１２（ｍ，ｎ），１２（ｍ＋１，ｎ），…，１２（Ｍ，ｎ）に接続されている。信号線１６は、クロックバッファ回路４０に接続されている。

クロックバッファ回路４０は、信号保持回路１２を駆動する制御回路としての役割を有する。クロックバッファ回路４０は、クロック信号が入力される１つの入力ノードと、信号保持領域１０の各列に対応する数の出力ノードＴＡＰと、を有する。図１には、各列の出力ノードＴＡＰの符号に、対応する列番号を付している。例えば、第ｎ列に配された出力ノードＴＡＰは、符号ＴＡＰ_ｎで表している。出力ノードＴＡＰの各々からは、クロックバッファ回路４０に入力されその内部回路により処理されたクロック信号が出力される。

なお、図１では、Ｍ個の信号保持回路群１４_１～１４_Ｍに対して１つのクロックバッファ回路４０を設けているが、クロックバッファ回路４０は任意の行の単位で設けることができる。例えば、複数の信号保持回路群１４_１～１４_Ｍの各々に対応するＭ個のクロックバッファ回路４０を設けてもよいし、２以上の任意の数の信号保持回路群１４ごとに１つのクロックバッファ回路４０を設けてもよい。なお、クロックバッファ回路４０の数を減らすことには、装置全体の電力効率を向上できる利点がある。

次に、信号保持回路１２の構成例について、図２を用いて説明する。図２には、信号保持領域１０を構成する複数の信号保持回路１２のうち、信号保持回路群１４_ｍの隣り合う列に配された３つの信号保持回路１２（ｍ，ｎ－１），１２（ｍ，ｎ），１２（ｍ，ｎ＋１）を抜き出して示している。その他の信号保持回路１２の内部回路の構成や接続関係も、図２に示す信号保持回路１２と同様である。なお、信号保持回路１２を構成する回路は、信号を保持する機能を備えるものであれば特に限定されるものではないが、ここでは光電変換装置の画素回路を例にして説明するものとする。

信号保持回路１２は、例えば図２に示すように、信号生成回路２４と、メモリ２６と、順序回路２８と、により構成され得る。信号生成回路２４は、メモリ２６に接続されている。メモリ２６は、順序回路２８に接続されている。信号生成回路２４は、光電変換素子を含み、光電変換素子への入射光に応じた信号を生成し、メモリ２６に出力する。メモリ２６は、信号生成回路２４から入力される信号を保持し、外部からの制御信号に応じて保持する信号を順序回路２８に出力する。順序回路２８は、外部からの入力信号と保持されている内部状態との組み合わせによって出力状態が決定される回路であり、例えばセット端子付きのＤ型フリップフロップにより構成され得る。

セット端子付きＤ型フリップフロップは、２つの入力端子（Ｄ端子及びＳ端子）と、１つのクロック入力端子（ＣＫ端子）と、１つの出力端子（Ｑ端子）と、を含む。Ｓ端子に信号が入力されると、順序回路２８のＱ端子から出力されるデータは、ＣＫ端子に入力されるクロック信号に関わらず、Ｓ端子に入力された信号のレベルとなる。Ｄ端子に信号が入力された場合には、順序回路２８のＱ端子から出力されるデータは、ＣＫ端子に入力されるクロック信号のレベル遷移に同期して、Ｄ端子に入力された信号のレベルとなる。ＣＫ端子に入力されるクロック信号は、順序回路２８の制御信号とも言える。

なお、クロック信号の立ち上がり（ポジティブエッジ）のタイミングに合わせてＱ端子から出力される信号のレベルが変化するＤ型フリップフロップを、ポジティブエッジトリガのＤ型フリップフロップと呼ぶ。クロック信号の立ち下がり（ネガティブエッジ）のタイミングに合わせてＱ端子から出力される信号のレベルが変化するＤ型フリップフロップを、ネガティブエッジトリガのＤ型フリップフロップと呼ぶ。順序回路２８は、どちらのＤ型フリップフロップで構成してもよいが、ここではポジティブエッジトリガのＤ型フリップフロップで構成されているものとする。

順序回路２８のＳ端子は、メモリ２６の出力ノードに接続されている。順序回路２８のＤ端子は、信号保持回路１２の入力ノード２０に接続されている。順序回路２８のＣＫ端子は、信号保持回路１２の入力ノード２２に接続されている。順序回路のＱ端子は、信号保持回路１２の出力ノード３０に接続されている。

同じ行に配され１つの信号保持回路群１４を構成するＮ個の信号保持回路１２は、前述のように、直列に接続されている。例えば、信号保持回路１２（ｍ，ｎ）の入力ノード２０は信号保持回路１２（ｍ，ｎ－１）の出力ノード３０に接続され、信号保持回路１２（ｍ，ｎ）の出力ノード３０は信号保持回路１２（ｍ，ｎ＋１）の入力ノード２０に接続されている。信号保持回路１２の入力ノード２２には、対応する列に配された信号線１６が接続されている。例えば、信号保持回路１２（ｍ，ｎ）の入力ノード２２は、クロックバッファ回路４０の出力ノードＴＡＰ_ｎに接続された信号線１６_ｎに接続されている。これにより、信号保持回路群１４の各列の信号保持回路１２に含まれる順序回路２８の直列接続体は、シフトレジスタを構成している。

各行の信号保持回路群１４は、全体として１つの入力ノードと１つの出力ノードとを有するとも言える。例えば、信号保持回路１２（ｍ，１）の入力ノード２０は信号保持回路群１４_ｍの入力ノードであり、信号保持回路１２（ｍ，Ｎ）の出力ノード３０は信号保持回路群１４_ｍの出力ノードであり得る。図１では、信号保持回路１２（ｍ，１）の入力ノード２０を接地電圧ノードに接続しているが、信号保持回路１２（ｍ，１）の入力ノード２０から任意の論理信号を入力するように構成することも可能である。

次に、クロックバッファ回路４０の構成例について、図３乃至図６を用いて説明する。クロックバッファ回路４０は、前述のように、１つの入力ノードＣＩＮと、信号保持領域１０を構成する列の数に対応するＮ個の出力ノードＴＡＰ_１～ＴＡＰ_Ｎと、を有する。入力ノードＣＩＮにはクロック信号が入力され、出力ノードＴＡＰ_１～ＴＡＰ_Ｎからは内部回路により成形されたクロック信号が出力される。クロックバッファ回路４０は、例えば図３乃至図６に示すように、複数のバッファ回路４２や複数の反転バッファ回路４６を含んで構成され得る。クロックバッファ回路４０は、ツリー型やリピータ型などのバッファ構造によって構成され得るが、ここでは一例としてリピータ型のバッファ構造を念頭に説明を行う。

図３に示すクロックバッファ回路４０は、信号保持領域１０を構成する列の数に対応するＮ個のバッファ回路４２が直列に接続されてなる。Ｎ個のバッファ回路４２の各々の出力ノードが、入力ノードＣＩＮに近い側から順に、クロックバッファ回路４０の出力ノードＴＡＰ_Ｎ，ＴＡＰ_Ｎ－１，…，ＴＡＰ_ｎ＋１，ＴＡＰ_ｎ，ＴＡＰ_ｎ－１，…，ＴＡＰ_２，ＴＡＰ_１となる。

図４に示すクロックバッファ回路４０は、各列の出力ノードＴＡＰとバッファ回路４２の出力ノードとの間に論理回路４４を接続した構成例である。ここで論理回路４４は、例えばバッファやインバータ等の電圧波形の鈍りを改善する回路のことである。すなわち、論理回路４４を設けることにより、出力ノードＴＡＰ_１～ＴＡＰ_Ｎの電圧波形とバッファ回路４２の持つ出力インピーダンスとの依存関係を減らし、回路設計の自由度を向上することができる。

図５に示すクロックバッファ回路４０は、バッファ回路４２を反転バッファ回路４６に置き換えたものである。クロックバッファ回路４０は、必ずしも非反転バッファ回路である必要はなく、反転バッファ回路であってもよい。反転バッファ回路４６は、図４の構成例に適用してもよい。

図６に示すクロックバッファ回路４０は、信号保持領域１０を構成する列の数をＮとして、（Ｎ／２）個のバッファ回路４２が直列に接続されてなる。（Ｎ／２）個のバッファ回路４２の各々の出力ノードには、クロックバッファ回路４０の出力ノードＴＡＰが２つずつ接続されている。例えば、入力ノードＣＩＮから最も近い位置に配されたバッファ回路４２の出力ノードは、出力ノードＴＡＰ_Ｎ及びＴＡＰ_Ｎ－１に接続されている。入力ノードＣＩＮから（Ｎ／２）個目のバッファ回路４２の出力ノードは、出力ノードＴＡＰ_２及びＴＡＰ_１が接続されている。同じバッファ回路４２の出力ノードに接続された２つの出力ノードＴＡＰからは、同じタイミングでクロックパルスが出力される。なお、ここでは同じバッファ回路４２の出力ノードに２つの出力ノードＴＡＰを接続する例を示したが、同じバッファ回路４２の出力ノードに３つ以上の出力ノードＴＡＰを接続してもよい。本構成は、図４又は図５の構成例に適用してもよい。

なお、クロックバッファ回路４０の入力ノードＣＩＮは、信号保持回路群１４の第１列目の側に設けてもよいが、タイミング設計制御性の観点から、図３乃至図６に示すように信号保持回路群１４の第Ｎ列目の側に設けることがより好ましい。この場合、例えば第（ｎ－１）列の信号保持回路１２の順序回路２８に供給されるクロック信号が通過するバッファ回路４２の数は、例えば第ｎ列の信号保持回路１２の順序回路２８に供給されるクロック信号が通過するバッファ回路４２の数よりも多くなる。

次に、本実施形態による信号出力装置の動作について、図７を用いて説明する。図７には、第Ｊフレーム及び第（Ｊ＋１）フレームにおける信号出力装置の動作の概略を示している。時刻ｔ０から時刻ｔ２が第Ｊフレーム期間であり、時刻ｔ２から時刻ｔ４が第（Ｊ＋１）フレーム期間である。

時刻ｔ１から時刻ｔ２は、第Ｊフレームの露光期間である。露光期間の間に信号保持領域１０に光が入射すると、各信号保持回路１２の信号生成回路２４は、入射光に応じた論理Ｈ又は論理Ｌの論理信号を生成し、生成した論理信号をメモリ２６に出力する。信号生成回路２４から出力された論理信号は、メモリ２６に記憶される。なお、第Ｊフレームの露光期間の間にメモリ２６に記憶された論理信号は、次の第（Ｊ＋１）フレーム期間の間に読み出される。

時刻ｔ２において各信号保持回路１２の信号生成回路２４の論理信号が確定した後、各信号保持回路１２のメモリ２６は、不図示の制御回路からの制御信号に応じて、保持する論理信号を順序回路２８のＳ端子に出力する。これにより、順序回路２８には、メモリ２６から転送される論理信号がその出力として保持される。

各信号保持回路１２におけるメモリ２６から順序回路２８への論理信号の転送が完了した後の時刻ｔ３から時刻ｔ４の期間において、不図示の制御回路は、一定数以上の数のクロックパルスをクロックバッファ回路４０の入力ノードＣＩＮから入力する。これにより、クロックバッファ回路４０の各出力ノードＴＡＰからは、入力ノードＣＩＮへのクロックパルスの入力タイミングと各出力ノードＴＡＰまでのバッファ回路４２の数とに応じた所定のタイミングでクロックパルスが出力される。なお、クロックバッファ回路４０に入力するクロックパルスの数（上述の一定数以上の数）は、信号保持回路群１４を構成する信号保持回路１２の数（列の数）をＮとして、（Ｎ－１）以上であればよい。

信号保持回路群１４を構成する各列の信号保持回路１２の順序回路２８は、クロックバッファ回路４０の対応する出力ノードＴＡＰから出力されるクロックパルスによって駆動される。順序回路２８は、クロックパルスを受信するごとにセットされている論理信号を後段の順序回路２８へと送り出す。例えば、信号保持回路１２（ｍ，ｎ）の順序回路２８にセットされていた論理信号は、信号保持回路１２（ｍ，ｎ）へのクロックパルスの入力を受け、後段の信号保持回路１２（ｍ，ｎ＋１）の順序回路２８にセットされる。また、信号保持回路１２（ｍ，ｎ－１）の順序回路２８にセットされていた論理信号は、信号保持回路１２（ｍ，ｎ－１）へのクロックパルスの入力を受け、後段の信号保持回路１２（ｍ，ｎ）の順序回路２８にセットされる。これにより、各列の信号保持回路１２に保持されている論理信号は出力線１８の側に順次転送され、信号保持回路群１４の出力線１８には、クロックバッファ回路４０に入力したクロックパルスの数に応じた数の論理信号が、ビットストリームとして出力される。

このようにして、各信号保持回路群１４を構成する信号保持回路１２の数に応じた数のクロックパルスを入力することで、総ての行の信号保持回路群１４のビットストリームを出力することができる。すなわち、信号保持領域１０を構成する総ての信号保持回路１２のデータを読み出し、不図示の後段の装置に出力することができる。例えば、信号保持領域１０が１０００行×１０００列の行列状に配された信号保持回路１２で構成される場合、信号保持領域１０が保持する１Ｍビットの情報を９９９回のクロックパルスの入力によって読み出すことができ、読み出し時間の短縮が可能となる。

また、出力ノードＴＡＰ_１～ＴＡＰ_Ｎから出力されるクロックパルスの位相はそれぞれ異なっており、各列の信号保持回路１２の順序回路２８が論理信号を後段に送り出すタイミングも時間的に異なっている。例えば、出力ノードＴＡＰ_ｎから出力されるクロックパルスの位相は、出力ノードＴＡＰ_Ｎから出力されるクロックパルスの位相よりも遅れている。これにより、第ｎ列の信号保持回路１２の順序回路２８の駆動タイミングは、第Ｎ列の信号保持回路１２の順序回路２８の駆動タイミングよりも遅くなる。したがって、信号保持領域１０からの論理信号の読み出し動作によって生じる電源バウンスは、読み出し時間の全体にわたって位相の異なる小さな電圧ピークの重ね合わせとなる。この電源バウンスの強度が時間的に拡散される効果により、読み出し動作の高速化への障害を低減することができる。

また、クロックバッファ回路４０の入力ノードＣＩＮが信号保持領域１０の第Ｎ列の側にある場合、不図示の制御回路が入力するクロック信号の位相と、信号保持回路群１４から出力されるビットストリームの位相とのタイミング制御が容易となる。タイミングに関して設計上の制約が緩和できることは、読み出し高速化に対する利点となる。

また、第Ｊフレームの露光期間の間に取得した論理信号を出力するための転送動作を行う転送期間は、次のフレーム（第（Ｊ＋１）フレーム）の露光期間と並行して実施することが可能である。これにより、読み出し速度の更なる高速化を図ることが可能である。

このように、本実施形態によれば、複数の画素回路を備える光電変換装置において、画素信号の読み出しに要する時間を短縮することができる。

［第２実施形態］
本発明の第２実施形態による信号出力装置及びその駆動方法について、図８を用いて説明する。第１実施形態による信号出力装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。図８は、本実施形態による信号出力装置の概略構成を示す回路図である。

本実施形態による信号出力装置の概略構成について、図８を用いて説明する。図８には、信号保持領域１０を構成する信号保持回路１２のうち、信号保持回路群１４_ｍの隣り合う列に配された２つの信号保持回路１２（ｍ，ｎ），１２（ｍ，ｎ＋１）と、クロックバッファ回路４０の対応する部分を抜き出して示している。

本実施形態による信号出力装置は、同じ行の隣り合う列に配された信号保持回路１２における順序回路２８の構成が異なっている。具体的には、隣り合う２つの信号保持回路１２は、一方がポジティブエッジトリガのＤ型フリップフロップ（順序回路２８Ｐ）を用いて構成され、他方がネガティブエッジトリガのＤ型フリップフロップ（順序回路２８Ｎ）を用いて構成されている。例えば、信号保持回路１２（ｍ，ｎ）をポジティブエッジトリガの順序回路２８Ｐで構成する場合、信号保持回路１２（ｍ，ｎ－１）及び信号保持回路１２（ｍ，ｎ＋１）をネガティブエッジトリガの順序回路２８Ｎで構成する。また、クロックバッファ回路４０は、順序回路２８Ｐ，２８Ｎの動作に好適なクロック駆動に適合させるため、反転バッファ回路４６により構成している。

信号生成回路２４は、ここではＳＰＡＤ（Single Photon Avalanche Diode）回路を想定し、光の入射を検出したときに論理Ｈの論理信号を出力するものとする。このような信号生成回路２４は、例えば図８に示すように、アバランシェフォトダイオードＰＤと、クエンチ素子Ｍｑと、波形整形回路ＩＮＶと、論理回路ＡＮＤ１と、により構成され得る。アバランシェフォトダイオードＰＤのカソードにはクエンチ素子Ｍｑを介して電圧Ｖｂｉａｓ１が供給され、アバランシェフォトダイオードＰＤのアノードには電圧Ｖｂｉａｓ２が供給される。アバランシェフォトダイオードＰＤのカソードとクエンチ素子Ｍｑとの間の接続ノードには波形整形回路ＩＮＶの入力ノードが接続されている。波形整形回路ＩＮＶの出力ノードは、論理回路ＡＮＤ１の一方の入力ノードに接続され、論理回路ＡＮＤ１の他方の入力ノードには図示しない制御回路から制御信号ｓｅｌが供給される。論理回路ＡＮＤ１の出力ノードが、信号生成回路２４の出力ノードとなる。

アバランシェフォトダイオードＰＤに電圧Ｖｂｉａｓ１と電圧Ｖｂｉａｓ２との間の電位差に相当する逆バイアス電圧が印加された状態で光が入射すると、光電変換によって電子－正孔対が生成され、この電荷を種としてアバランシェ電流が流れる。波形整形回路ＩＮＶは、アバランシェフォトダイオードＰＤにアバランシェ電流が流れることによる電圧変化をパルス信号に整形し、光入射に応じた論理Ｈの論理信号を出力する。論理回路ＡＮＤ１は、波形整形回路ＩＮＶの出力信号及び制御信号ｓｅｌがともに論理Ｈのときに、論理Ｈの論理信号を出力する。

メモリ２６は、例えば図８に示すように、ＲＳ型フリップフロップ回路ＦＦと、論理回路ＡＮＤ２と、により構成され得る。ＲＳ型フリップフロップ回路ＦＦは、２つの入力端子（Ｓ端子とＲ端子）と、１つの出力端子（Ｑ端子）と、を含む。ＲＳ型フリップフロップ回路ＦＦのＳ端子は信号生成回路２４の出力ノードに接続され、ＲＳ型フリップフロップ回路ＦＦのＱ端子は論理回路ＡＮＤ２の一方の入力ノードに接続されている。ＲＳ型フリップフロップ回路ＦＦのＲ端子には図示しない制御回路から制御信号ｃｌｅａｒが供給され、論理回路ＡＮＤ２の他方の入力ノードには図示しない制御回路から制御信号ＷＲＴが供給される。論理回路ＡＮＤ２の出力ノードが、メモリ２６の出力ノードとなる。

ＲＳ型フリップフロップ回路ＦＦは、双安定性を持ち、信号生成回路２４から論理Ｈの論理信号を受信すると、これを保持するとともに、Ｑ端子から出力する。また、ＲＳ型フリップフロップ回路ＦＦは、図示しない制御回路から論理Ｈの制御信号ｃｌｅａｒを受信すると、保持する論理信号をリセットする。論理回路ＡＮＤ１は、ＲＳ型フリップフロップ回路ＦＦの出力信号及び制御信号ＷＲＴがともに論理Ｈのときに、論理Ｈの論理信号を出力する。

順序回路２８Ｐ，２８Ｎの構成及び動作は、第１実施形態において説明した通りである。すなわち、順序回路２８ＰはポジティブエッジトリガのＤ型フリップフロップ回路により構成され、順序回路２８ＮはネガティブエッジトリガのＤ型フリップフロップ回路により構成され得る。順序回路２８Ｐ，２８Ｎは、メモリ２６の出力が論理Ｈの場合に、不図示の制御回路からの適切なタイミングの制御信号に応じてＱ端子の出力が論理Ｈとなる。この適切なタイミングの前には、信号保持回路群１４を構成する総ての信号保持回路１２の順序回路２８のＱ端子が論理Ｌでなければならない。これは、信号保持回路群１４の入力ノードを論理Ｌに固定しつつ、クロックバッファ回路４０の入力ノードＣＩＮに、信号保持回路群１４を構成する信号保持回路１２の数以上のクロックパルスを入力することで実現することができる。

本実施形態による信号出力装置においては、クロックバッファ回路４０及び順序回路２８Ｐ，２８Ｎの設計がシンプルになり、回路面積や消費電力の削減が可能となる。また、クロックバッファ回路４０の反転リピートバッファの出力駆動力が信号の立ち上がりと立ち下がりでアンバランスを生じた場合でも、反転繰り返し伝搬の中で駆動力アンバランスを相殺していく。これにより、電圧波形のデューティの縮小や拡大が信号保持回路１２の上流側のタップに伝搬する悪影響を緩和することができる。これら面積及び消費電力の削減やバッファ回路の設計性の向上は、読み出し動作の高速化に対する利点となる。

［第３実施形態］
本発明の第３実施形態による信号出力装置及びその駆動方法について、図９及び図１０を用いて説明する。第１又は第２実施形態による信号出力装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。図９は、本実施形態による信号出力装置の概略構成を示すブロック図である。図１０は、本実施形態による信号出力装置の構成例を示す回路図である。

図９は、本実施形態による信号出力装置の構成要素のうち、１つの行を構成する複数の信号保持回路１２を抜き出して示したものである。本実施形態において、１つの行（例えば、第ｍ行）を構成する複数の信号保持回路１２は、２つの信号保持回路群１４Ａ_ｍ，１４Ｂ_ｍに分けられている。２つの信号保持回路群１４Ａ_ｍ，１４Ｂ_ｍへの信号保持回路１２の振り分け方法は、特に限定されるものではないが、例えば、所定数の列を単位として信号保持回路群１４Ａ_ｍ，１４Ｂ_ｍに交互に振り分けることができる。２列ごとに信号保持回路群１４Ａ_ｍ，１４Ｂ_ｍに交互に振り分ける場合は、例えば図９に示すように、信号保持回路１２（ｍ，１），１２（ｍ，２），…，１２（ｍ，Ｎ－３），１２（ｍ，Ｎ－２）を信号保持回路群１４Ａ_ｍに振り分けることができる。また、信号保持回路１２（ｍ，３），１２（ｍ，４），…，１２（ｍ，Ｎ－１），１２（ｍ，Ｎ）を信号保持回路群１４Ｂ_ｍに振り分けることができる。なお、信号保持回路群１４Ａ_ｍ，１４Ｂ_ｍへの信号保持回路１２の振り分けは、１列ごとに行ってもよいし、３列以上の所定数の列ごとに行ってもよい。また、１つの行を構成する複数の信号保持回路１２を、３つ以上の信号保持回路群１４に振り分けてもよい。

各行に配される出力線１８ _ｍは、信号保持回路群１４Ａ _ｍ，１４Ｂ _ｍに対応して、出力線１８Ａ_ｍ，１８Ｂ_ｍに分割されている。クロックバッファ回路４０は、信号保持回路群１４Ａ_ｍ，１４Ｂ_ｍにおいて共通であり、第１実施形態と同様、各出力ノードＴＡＰから出力されるクロック信号を対応する列の信号保持回路１２に入力するように構成している。これにより、信号保持回路群１４Ａ_ｍに属する信号保持回路１２から出力線１８Ａ_ｍへの信号の読み出しと、信号保持回路群１４Ｂ_ｍに属する信号保持回路１２から出力線１８Ｂ_ｍへの信号の読み出しと、を並列に行うことができる。

図１０は、本実施形態による信号出力装置の構成要素のうち、２つの行（第ｍ行及び第（ｍ＋１）行）を構成する複数の信号保持回路１２のうちの一部の順序回路２８を抜き出して示したものである。図１０の構成例では、順序回路２８Ｐを含む信号保持回路１２と順序回路２８Ｎを含む信号保持回路１２とを４列ごとに交互に配置し、当該４列ごとに共通のクロック信号を入力するように構成している。また、各行の複数の信号保持回路１２は、１列ごとに信号保持回路群１４Ａ，１４Ｂに交互に振り分けられている。例えば、奇数列に配された信号保持回路１２は信号保持回路群１４Ａに属し、偶数列に配された信号保持回路１２は信号保持回路群１４Ｂに属している。

本実施形態においては、信号保持回路群１４Ａ，１４Ｂの各々が含む信号保持回路１２の数が、第１又は第２実施形態の信号保持回路群１４が含む信号保持回路１２の数の半分となる。また、クロックバッファ回路４０を新たに組み換えることなく、信号保持回路群１４Ａからの信号の読み出しと信号保持回路群１４Ｂからの信号の読み出しとを並列して行うことができる。したがって、本実施形態によれば、第１又は第２実施形態による信号出力装置と比較して、各行の信号保持回路１２からの信号の読み出し時間を半分に短縮することができる。また、本実施形態においては、１つの行を構成する複数の信号保持回路１２から信号を読み出すのに必要となるクロックパルスの数も半分となる。これにより、回路信号処理の低消費電力化を図ることができる。

［第４実施形態］
本発明の第４実施形態による光電変換装置について、図１１を用いて説明する。第１乃至第３実施形態による信号出力装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。図１１は、本実施形態による光電変換装置の概略構成を示すブロック図である。

本実施形態では、第１実施形態による信号出力装置の構成を光電変換装置に適用した例を示す。なお、ここでは第１実施形態による信号出力装置を適用した例を示すが、第２又は第３実施形態による信号出力装置についても同様に適用可能である。また、第１乃至第３実施形態による信号出力装置の構成は、光電変換装置のみならず、複数の信号保持部から信号を出力するように構成された種々の装置に適用可能である。

本実施形態による光電変換装置１００は、例えば図１１に示すように、画素領域１１０と、垂直駆動回路１２０と、制御回路１３０と、クロックバッファ回路１４０と、信号処理回路１５０と、出力回路１６０と、により構成され得る。

画素領域１１０には、複数の行及び複数の列をなすようにアレイ状に配された複数の画素１１２が設けられている。各々の画素１１２は、第１乃至第３実施形態の信号保持回路１２に対応する機能ブロックであり、光電変換素子を含む光電変換部と、光電変換部から出力される信号を処理する画素信号処理部と、を含んで構成され得る。なお、画素領域１１０を構成する画素１１２の数は、特に限定されるものではない。例えば、一般的なデジタルカメラのように数千行×数千列のアレイ状に配された複数の画素１１２により画素領域１１０を構成することができる。或いは、１行又は１列に並べた複数の画素１１２により画素領域１１０を構成してもよい。

画素領域１１０の画素アレイの各行には、第１の方向（図１１において横方向）に延在して、制御線１１４が配されている。制御線１１４は、第１の方向に並ぶ画素１１２にそれぞれ接続され、これら画素１１２に共通の信号線をなしている。制御線１１４の延在する第１の方向は、行方向或いは水平方向と呼ぶことがある。制御線１１４の各々は、複数種類の制御信号を画素１１２に供給するための複数の信号線を含み得る。各行の制御線１１４は、垂直駆動回路１２０に接続されている。垂直駆動回路１２０から画素１１２に供給される制御信号には、例えば、第２実施形態において説明した制御信号ｓｅｌ，ｃｌｅａｒ，ＷＲＴが含まれ得る。

画素領域１１０の画素アレイの各行に配された画素１１２は、第１の方向に直列に接続されている。各行の第１の方向の端部に位置する画素１１２の出力ノードには、出力線１１８が接続されている。各行の出力線１１８は、信号処理回路１５０に接続されている。

画素領域１１０の画素アレイの各列には、第１の方向と交差する第２の方向（図１１において縦方向）に延在して、信号線１１６が配されている。信号線１１６は、第２の方向に並ぶ画素１１２にそれぞれ接続され、これら画素１１２に共通の信号線をなしている。信号線１１６の延在する第２の方向は、列方向或いは垂直方向と呼ぶことがある。各列の信号線１１６は、クロックバッファ回路１４０に接続されている。

クロックバッファ回路１４０は、第１乃至第３実施形態におけるクロックバッファ回路と同様、各列の画素１１２に所定のタイミングでクロックパルスを供給する役割を有する。

信号処理回路１５０は、各行の出力線１１８から出力される画素信号に対して所定の信号処理を施す機能ブロックである。信号処理回路１５０が実施する信号処理は、特に限定されるものではないが、例えば、補正処理、ビニング処理、加算平均処理などが挙げられる。

出力回路１６０は、外部インターフェース回路を有し、信号処理回路１５０で処理された画素信号を光電変換装置１００の外部へ出力するための機能ブロックである。出力回路１６０が備える外部インターフェース回路は、特に限定されるものではない。外部インターフェース回路には、例えば、ＬＶＤＳ（Low Voltage Differential Signaling）回路、ＳＬＶＳ（Scalable Low Voltage Signaling）回路等のＳｅｒＤｅｓ（SERializer/DESerializer）送信回路を適用可能である。

制御回路１３０は、垂直駆動回路１２０、クロックバッファ回路１４０、信号処理回路１５０の動作やそのタイミングを制御する制御信号を生成し、各機能ブロックに供給するための制御回路である。なお、垂直駆動回路１２０、クロックバッファ回路１４０、信号処理回路１５０の動作やそのタイミングを制御する制御信号の少なくとも一部は、光電変換装置１００の外部から供給してもよい。制御回路１３０からクロックバッファ回路１４０に供給される制御信号には、第１乃至第３実施形態において説明したクロック信号が含まれ得る。

このように、本実施形態によれば、第１乃至第３実施形態による信号出力装置を適用することで画素信号の高速読み出しを可能にした光電変換装置を実現することができる。

［第５実施形態］
本発明の第５施形態による光検出システムについて、図１２を用いて説明する。図１２は、本実施形態による光検出システムの概略構成を示すブロック図である。本実施形態では、第４実施形態による光電変換装置１００を適用した光検出センサについて説明する。

上記第４実施形態で述べた光電変換装置１００は、種々の光検出システムに適用可能である。適用可能な光検出システムの例としては、デジタルスチルカメラ、デジタルカムコーダ、監視カメラ、複写機、ファックス、携帯電話、車載カメラ、観測衛星などの撮像システムが挙げられる。また、レンズなどの光学系と撮像装置とを備えるカメラモジュールも、光検出システムに含まれる。図１２には、これらのうちの一例として、デジタルスチルカメラのブロック図を例示している。

図１２に例示した光検出システム２００は、光電変換装置２０１、被写体の光学像を光電変換装置２０１に結像させるレンズ２０２、レンズ２０２を通過する光量を可変にするための絞り２０４、レンズ２０２の保護のためのバリア２０６を有する。レンズ２０２及び絞り２０４は、光電変換装置２０１に光を集光する光学系である。光電変換装置２０１は、第４実施形態で説明した光電変換装置１００であって、レンズ２０２により結像された光学像を画像データに変換する。

光検出システム２００は、また、光電変換装置２０１より出力される出力信号の処理を行う信号処理部２０８を有する。信号処理部２０８は、光電変換装置２０１が出力するデジタル信号から画像データの生成を行う。また、信号処理部２０８は必要に応じて各種の補正、圧縮を行って画像データを出力する動作を行う。光電変換装置２０１は、信号処理部２０８で処理されるデジタル信号を生成するＡＤ変換部を備え得る。ＡＤ変換部は、光電変換装置２０１の光電変換素子が形成された半導体層（半導体基板）に形成されていてもよいし、光電変換装置２０１の光電変換素子が形成された半導体層とは別の半導体基板に形成されていてもよい。また、信号処理部２０８が光電変換装置２０１と同一の半導体基板に形成されていてもよい。

光検出システム２００は、更に、画像データを一時的に記憶するためのバッファメモリ部２１０、外部コンピュータ等と通信するための外部インターフェース部（外部Ｉ／Ｆ部）２１２を有する。更に光検出システム２００は、撮像データの記録又は読み出しを行うための半導体メモリ等の記録媒体２１４、記録媒体２１４に記録又は読み出しを行うための記録媒体制御インターフェース部（記録媒体制御Ｉ／Ｆ部）２１６を有する。なお、記録媒体２１４は、光検出システム２００に内蔵されていてもよく、着脱可能であってもよい。また、記録媒体制御Ｉ／Ｆ部２１６と記録媒体２１４との間の通信や外部Ｉ／Ｆ部２１２からの通信は無線によってなされてもよい。

更に光検出システム２００は、各種演算とデジタルスチルカメラ全体を制御する全体制御・演算部２１８、光電変換装置２０１と信号処理部２０８に各種タイミング信号を出力するタイミング発生部２２０を有する。ここで、タイミング信号などは外部から入力されてもよく、光検出システム２００は少なくとも光電変換装置２０１と、光電変換装置２０１から出力された出力信号を処理する信号処理部２０８とを有すればよい。タイミング発生部２２０は、光電変換装置２０１に搭載されていてもよい。また、全体制御・演算部２１８及びタイミング発生部２２０は、光電変換装置２０１の制御機能の一部又は全部を実施するように構成されていてもよい。

光電変換装置２０１は、撮像信号を信号処理部２０８に出力する。信号処理部２０８は、光電変換装置２０１から出力される撮像信号に対して所定の信号処理を実施し、画像データを出力する。信号処理部２０８は、撮像信号を用いて、画像を生成する。信号処理部２０８は、光電変換装置２０１から出力される信号に対して測距演算を行うように構成されていてもよい。

このように、本実施形態によれば、第４実施形態の光電変換装置を用いて光検出システムを構成することにより、画像を迅速に取得しうる光検出システムを実現することができる。

［第６実施形態］
本発明の第６実施形態による距離画像センサについて、図１３を用いて説明する。図１３は、本実施形態による距離画像センサの概略構成を示すブロック図である。本実施形態では、第４実施形態による光電変換装置１００を適用した光検出システムの一例として距離画像センサを説明する。

本実施形態による距離画像センサ３００は、図１３に示すように、光学系３０２と、光電変換装置３０４と、画像処理回路３０６と、モニタ３０８と、メモリ３１０と、を含んで構成され得る。この距離画像センサ３００は、光源装置３２０から被写体３３０に向かって照射され被写体３３０の表面で反射された光（変調光やパルス光）を受光し、被写体３３０までの距離に応じた距離画像を取得するものである。

光学系３０２は、１枚又は複数枚のレンズにより構成され、被写体３３０からの像光（入射光）を光電変換装置３０４の受光面（センサ部）に結像させる役割を有する。

光電変換装置３０４は、第４実施形態で説明した光電変換装置１００であって、被写体３３０からの像光に基づいて被写体３３０までの距離を示す距離信号を生成し、生成した距離信号を画像処理回路３０６へと供給する機能を備える。

画像処理回路３０６は、光電変換装置３０４から供給された距離信号に基づいて距離画像を構築する画像処理を行う機能を備える。

モニタ３０８は、画像処理回路３０６における画像処理によって得られた距離画像（画像データ）を表示する機能を備える。また、メモリ３１０は、画像処理回路３０６における画像処理によって得られた距離画像（画像データ）を記憶（記録）する機能を備える。

このように、本実施形態によれば、第４実施形態の光電変換装置を用いて距離画像センサを構成することにより、距離画像を迅速に取得可能な距離画像センサを実現することができる。

［第７実施形態］
本発明の第７実施形態による内視鏡手術システムについて、図１４を用いて説明する。図１４は、本実施形態による内視鏡手術システムの構成例を示す概略図である。本実施形態では、第４実施形態の光電変換装置１００を適用した光検出システムの一例として内視鏡手術システムを説明する。

図１４には、術者（医師）４６０が、内視鏡手術システム４００を用いて、患者ベッド４７０上の患者４７２に手術を行っている様子が図示されている。

本実施形態の内視鏡手術システム４００は、図１４に示すように、内視鏡４１０と、術具４２０と、内視鏡下手術のための各種の装置が搭載されたカート４３０と、を含んで構成され得る。カート４３０には、ＣＣＵ（カメラコントロールユニット：ＣａｍｅｒａＣｏｎｔｒｏｌＵｎｉｔ）４３２、光源装置４３４、入力装置４３６、処置具制御装置４３８、表示装置４４０などが搭載され得る。

内視鏡４１０は、先端から所定の長さの領域が患者４７２の体腔内に挿入される鏡筒４１２と、鏡筒４１２の基端に接続されるカメラヘッド４１４と、を含んで構成される。図１４には、硬性の鏡筒４１２を有するいわゆる硬性鏡として構成される内視鏡４１０を図示しているが、内視鏡４１０は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。内視鏡４１０は、アーム４１６により移動可能な状態で保持されている。

鏡筒４１２の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡４１０には光源装置４３４が接続されており、光源装置４３４によって生成された光が、鏡筒４１２の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者４７２の体腔内の観察対象に向かって照射される。なお、内視鏡４１０は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。

カメラヘッド４１４の内部には図示しない光学系及び光電変換装置が設けられており、観察対象からの反射光（観察光）は当該光学系によって当該光電変換装置に集光される。当該光電変換装置は、観察光を光電変換し、観察光に対応する電気信号、すなわち観察像に対応する画像信号を生成する。当該光電変換装置としては、第４実施形態で説明した光電変換装置１００を用いることができる。当該画像信号は、ＲＡＷデータとしてＣＣＵ４３２に送信される。

ＣＣＵ４３２は、ＣＰＵ（Central Processing Unit）やＧＰＵ（Graphics Processing Unit）等によって構成され、内視鏡４１０及び表示装置４４０の動作を統括的に制御する。更に、ＣＣＵ４３２は、カメラヘッド４１４から画像信号を受け取り、その画像信号に対して、例えば現像処理（デモザイク処理）等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。

表示装置４４０は、ＣＣＵ４３２からの制御により、当該ＣＣＵ４３２によって画像処理が施された画像信号に基づく画像を表示する。

光源装置４３４は、例えばＬＥＤ（Light Emitting Diode）等の光源から構成され、術部等を撮影する際の照射光を内視鏡４１０に供給する。

入力装置４３６は、内視鏡手術システム４００に対する入力インターフェースである。ユーザは、入力装置４３６を介して、内視鏡手術システム４００に対して各種の情報の入力や指示入力を行うことができる。

処置具制御装置４３８は、組織の焼灼、切開又は血管の封止等のためのエネルギー処置具４５０の駆動を制御する。

内視鏡４１０に術部を撮影する際の照射光を供給する光源装置４３４は、例えばＬＥＤ、レーザ光源又はこれらの組み合わせによって構成される白色光源から構成することができる。ＲＧＢレーザ光源の組み合わせにより白色光源が構成される場合には、各色（各波長）の出力強度及び出力タイミングを高精度に制御することができるため、光源装置４３４において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、ＲＧＢレーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド４１４の撮像素子の駆動を制御することにより、ＲＧＢそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にカラーフィルタを設けなくても、カラー画像を得ることができる。

また、光源装置４３４は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド４１４の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。

また、光源装置４３４は、特殊光観察に対応した所定の波長帯域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用する。具体的には、通常の観察時における照射光（すなわち、白色光）に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する。あるいは、特殊光観察では、励起光を照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察すること、又はインドシアニングリーン（ＩＣＧ）等の試薬を体組織に局注するとともに当該体組織にその試薬の蛍光波長に対応した励起光を照射し蛍光像を得ること等を行うことができる。光源装置４３４は、このような特殊光観察に対応した狭帯域光及び／又は励起光を供給可能に構成され得る。

このように、本実施形態によれば、第４実施形態の光電変換装置を用いて内視鏡手術システムを構成することにより、画像を迅速に取得しうる内視鏡手術システムを実現することができる。

［第８実施形態］
本発明の第８実施形態による光検出システム及び移動体について、図１５乃至図１７を用いて説明する。図１５は、本実施形態による移動体の構成例を示す概略図である。図１６は、本実施形態による光検出システムの概略構成を示すブロック図である。図１７は、本実施形態による光検出システムの動作を示すフロー図である。本実施形態では、第４実施形態の光電変換装置１００を適用した光検出システムとして、車載カメラへの適用例を示す。

図１５は、本実施形態による移動体（車両システム）の構成例を示す模式図である。図１５には、第４実施形態による光電変換装置を適用した光検出システムが組み込まれた車両システムの一例として、車両５００（自動車）の構成を示している。図１５（ａ）は車両５００の正面模式図であり、図１５（ｂ）は車両５００の平面模式図であり、図１５（ｃ）は車両５００の背面模式図である。車両５００は、正面に一対の光電変換装置５０２を備えている。ここで、光電変換装置５０２は、第４実施形態で説明した光電変換装置１００である。また、車両５００は、集積回路５０３、警報装置５１２及び主制御部５１３を備える。

図１６は、車両５００に搭載された光検出システム５０１の構成例を示すブロック図である。光検出システム５０１は、光電変換装置５０２と、画像前処理部５１５と、集積回路５０３と、光学系５１４と、を含む。光電変換装置５０２は、第４実施形態で説明した光電変換装置１００である。光学系５１４は、光電変換装置５０２に被写体の光学像を結像する。光電変換装置５０２は、光学系５１４により結像された被写体の光学像を電気信号に変換する。画像前処理部５１５は、光電変換装置５０２から出力された信号に対して所定の信号処理を行う。画像前処理部５１５の機能は、光電変換装置５０２内に組み込まれていてもよい。光検出システム５０１には、光学系５１４、光電変換装置５０２及び画像前処理部５１５の組が、少なくとも２組設けられており、各組の画像前処理部５１５からの出力が集積回路５０３に入力されるようになっている。

集積回路５０３は、撮像システム用途向けの集積回路であり、画像処理部５０４、光学測距部５０６、視差演算部５０７、物体認知部５０８、異常検出部５０９を含む。画像処理部５０４は、画像前処理部５１５から出力された画像信号を処理する。例えば、画像処理部５０４は、画像前処理部５１５の出力信号に対して、現像処理や欠陥補正等の画像処理を行う。画像処理部５０４は、画像信号を一時的に保持するメモリ５０５を備える。メモリ５０５には、例えば光電変換装置５０２内の既知の欠陥画素の位置が記憶され得る。

光学測距部５０６は、被写体の合焦や測距を行う。視差演算部５０７は、複数の光電変換装置５０２により取得された複数の画像データ（視差画像）から測距情報（距離情報）の算出を行う。光電変換装置５０２の各々が、距離情報などの各種情報を取得可能な構成を備えていてもよい。物体認知部５０８は、車、道、標識、人等の被写体の認知を行う。異常検出部５０９は、光電変換装置５０２の異常を検出すると、主制御部５１３に異常を通知する。

集積回路５０３は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよいし、これらの組合せによって実現されてもよい。また、ＦＰＧＡ（Field Programmable Gate Array）やＡＳＩＣ（Application Specific Integrated Circuit）等によって実現されてもよいし、これらの組合せによって実現されてもよい。

主制御部５１３は、光検出システム５０１、車両センサ５１０、制御ユニット５２０等の動作を統括・制御する。なお、車両５００が主制御部５１３を備えていなくてもよい。この場合、光電変換装置５０２、車両センサ５１０、制御ユニット５２０が通信ネットワークを介して制御信号の送受を行う。この制御信号の送受には、例えばＣＡＮ規格が適用され得る。

集積回路５０３は、主制御部５１３からの制御信号を受け或いは自身の制御部によって、光電変換装置５０２へ制御信号や設定値を送信する機能を有する。

光検出システム５０１は、車両センサ５１０に接続されており、車速、ヨーレート、舵角などの自車両走行状態及び自車外環境や他車・障害物の状態を検出することができる。車両センサ５１０は、対象物までの距離情報を取得する距離情報取得手段でもある。また、光検出システム５０１は、自動操舵、自動巡行、衝突防止機能等の種々の運転支援を行う運転支援制御部５１１に接続されている。特に、衝突判定機能に関しては、光検出システム５０１や車両センサ５１０の検出結果を基に他車・障害物との衝突推定・衝突有無を判定する。これにより、衝突が推定される場合の回避制御、衝突時の安全装置起動を行う。

また、光検出システム５０１は、衝突判定部での判定結果に基づいて、ドライバーに警報を発する警報装置５１２にも接続されている。例えば、衝突判定部の判定結果として衝突可能性が高い場合、主制御部５１３は、ブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして、衝突を回避、被害を軽減する車両制御を行う。警報装置５１２は、音等の警報を鳴らす、カーナビゲーションシステムやメーターパネルなどの表示部画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。

本実施形態では、車両の周囲、例えば前方又は後方を光検出システム５０１で撮影する。図１５（ｂ）に、車両前方を光検出システム５０１で撮像する場合の光検出システム５０１の配置例を示す。

光電変換装置５０２は、前述のように、車両５００の前方に配される。具体的には、車両５００の進退方位又は外形（例えば車幅）に対する中心線を対称軸に見立て、その対称軸に対して２つの光電変換装置５０２が線対称に配されると、車両５００と被写対象物との間の距離情報の取得や衝突可能性の判定を行う上で好ましい。また、光電変換装置５０２は、運転者が運転席から車両５００の外の状況を視認する際に運転者の視野を妨げない配置が好ましい。警報装置５１２は、運転者の視野に入りやすい配置が好ましい。

次に、光検出システム５０１における光電変換装置５０２の故障検出動作について、図１７を用いて説明する。光電変換装置５０２の故障検出動作は、図１７に示すステップＳ１１０～Ｓ１８０に従って実施され得る。

ステップＳ１１０は、光電変換装置５０２のスタートアップ時の設定を行うステップである。すなわち、光検出システム５０１の外部（例えば主制御部５１３）又は光検出システム５０１の内部から、光電変換装置５０２の動作のための設定を送信し、光電変換装置５０２の撮像動作及び故障検出動作を開始する。

次いで、ステップＳ１２０において、有効画素から画素信号を取得する。また、ステップＳ１３０において、故障検出用に設けた故障検出画素からの出力値を取得する。この故障検出画素は、有効画素と同じく光電変換素子を備える。この光電変換素子には、所定の電圧が書き込まれる。故障検出画素は、この光電変換素子に書き込まれた電圧に対応する信号を出力する。なお、ステップＳ１２０とステップＳ１３０とは逆でもよい。

次いで、ステップＳ１４０において、故障検出画素の出力期待値と、実際の故障検出画素からの出力値との該非判定を行う。ステップＳ１４０における該非判定の結果、出力期待値と実際の出力値とが一致している場合は、ステップＳ１５０に移行し、撮像動作が正常に行われていると判定し、処理ステップがステップＳ１６０へと移行する。ステップＳ１６０では、走査行の画素信号をメモリ５０５に送信して一次保存する。そののち、ステップＳ１２０に戻り、故障検出動作を継続する。一方、ステップＳ１４０における該非判定の結果、出力期待値と実際の出力値とが一致していない場合は、処理ステップはステップＳ１７０に移行する。ステップＳ１７０において、撮像動作に異常があると判定し、主制御部５１３又は警報装置５１２に警報を通知する。警報装置５１２は、表示部に異常が検出されたことを表示させる。その後、ステップＳ１８０において光電変換装置５０２を停止し、光検出システム５０１の動作を終了する。

なお、本実施形態では、１行毎にフローチャートをループさせる例を例示したが、複数行毎にフローチャートをループさせてもよいし、１フレーム毎に故障検出動作を行ってもよい。ステップＳ１７０の警報の発報は、無線ネットワークを介して、車両の外部に通知するようにしてもよい。

また、本実施形態では、他の車両と衝突しない制御を説明したが、他の車両に追従して自動運転する制御や、車線からはみ出さないように自動運転する制御などにも適用可能である。更に、光検出システム５０１は、自車両等の車両に限らず、例えば、船舶、航空機或いは産業用ロボットなどの移動体（移動装置）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。

［第９実施形態］
本発明の第９実施形態による光検出システムについて、図１８を用いて説明する。図１８は、本実施形態による光検出システムの構成例を示す概略図である。本実施形態では、第１実施形態の光電変換装置１００を適用した光検出システムとして、眼鏡（スマートグラス）への適用例を説明する。

図１８（ａ）は、１つの適用例に係る眼鏡６００（スマートグラス）を示している。眼鏡６００は、レンズ６０１と、光電変換装置６０２と、制御装置６０３と、を有する。

光電変換装置６０２は、第１実施形態で説明した光電変換装置１００であって、レンズ６０１に設けられている。光電変換装置６０２は１つでもよいし、複数でもよい。また、複数の光電変換装置６０２を用いる場合にあっては、複数種類の光電変換装置６０２を組み合わせて用いてもよい。光電変換装置６０２の配置位置は図１８（ａ）に限定されるものではない。レンズ６０１の裏面側には、ＯＬＥＤやＬＥＤ等の発光装置を含む表示装置（図示せず）が設けられていてもよい。

制御装置６０３は、光電変換装置６０２と上記の表示装置に電力を供給する電源として機能する。また、制御装置６０３は、光電変換装置６０２及び表示装置の動作を制御する機能を備える。レンズ６０１には、光電変換装置６０２に光を集光するための光学系が設けられている。

図１８（ｂ）は、他の１つの適用例に係る眼鏡６１０（スマートグラス）を示している。眼鏡６１０は、レンズ６１１と、制御装置６１２と、を有する。制御装置６１２には、光電変換装置６０２に相当する不図示の光電変換装置と表示装置とが搭載され得る。

レンズ６１１には、制御装置６１２内の光電変換装置と、表示装置からの光を投影するための光学系とが設けられており、画像が投影される。制御装置６１２は、光電変換装置及び表示装置に電力を供給する電源として機能するとともに、光電変換装置及び表示装置の動作を制御する機能を備える。

制御装置６１２は、装着者の視線を検知する視線検知部を更に有してもよい。この場合、制御装置６１２に赤外発光部を設け、赤外発光部から発せられた赤外線を視線の検知に用いることができる。具体的には、赤外発光部は、表示画像を注視しているユーザの眼球に対して、赤外光を発する。発せられた赤外光の眼球からの反射光を、受光素子を有する撮像部が検出することで眼球の撮像画像が得られる。平面視における赤外発光部から表示部への光を低減する低減手段を有することで、画像品位の低下を低減することができる。

表示画像に対するユーザの視線は、赤外光の撮像により得られた眼球の撮像画像から検出することができる。眼球の撮像画像を用いた視線検出には任意の公知の手法が適用できる。一例として、角膜での照射光の反射によるプルキニエ像に基づく視線検出方法を用いることができる。より具体的には、瞳孔角膜反射法に基づく視線検出処理が行われる。瞳孔角膜反射法を用いて、眼球の撮像画像に含まれる瞳孔の像とプルキニエ像とに基づいて、眼球の向き（回転角度）を表す視線ベクトルが算出されることにより、ユーザの視線が検出される。

本実施形態の表示装置は、受光素子を有する光電変換装置を備え、光電変換装置からのユーザの視線情報に基づいて表示画像を制御するように構成されてもよい。具体的には、表示装置は、視線情報に基づいて、ユーザが注視する第１の視界領域と、第１の視界領域以外の第２の視界領域とを決定する。第１の視界領域及び第２の視界領域は、表示装置の制御装置が決定してもよいし、外部の制御装置が決定してもよい。外部の制御装置が決定する場合は、通信を介して表示装置に伝えられる。表示装置の表示領域において、第１の視界領域の表示解像度は、第２の視界領域の表示解像度よりも高くなるように制御してもよい。つまり、第２の視界領域の解像度は、第１の視界領域の解像度よりも低くしてもよい。

また、表示領域は、第１の表示領域、第１の表示領域とは異なる第２の表示領域とを有し、視線情報に基づいて、第１の表示領域及び第２の表示領域から優先度が高い領域を決定するように構成されてもよい。第１の表示領域及び第２の表示領域は、表示装置の制御装置が決定してもよいし、外部の制御装置が決定してもよい。外部の制御装置が決定する場合は、通信を介して表示装置に伝えられる。優先度の高い領域の解像度は、優先度が高い領域以外の領域の解像度よりも高くなるように制御してもよい。つまり、優先度が相対的に低い領域の解像度は低くしてもよい。

なお、第１の視界領域や優先度が高い領域の決定には、ＡＩを用いてもよい。ＡＩは、眼球の画像と当該画像の眼球が実際に視ていた方向とを教師データとして、眼球の画像から視線の角度、視線の先の目的物までの距離を推定するよう構成されたモデルであってよい。ＡＩプログラムは、表示装置が有しても、光電変換装置が有しても、外部装置が有してもよい。外部装置が有する場合は、通信を介して表示装置に伝えられる。

視認検知に基づいて表示制御する場合、外部を撮像する光電変換装置を更に有するスマートグラスに好ましく適用できる。スマートグラスは、撮像した外部情報をリアルタイムで表示することができる。

［変形実施形態］
本発明は、上記実施形態に限らず種々の変形が可能である。

例えば、いずれかの実施形態の一部の構成を他の実施形態に追加した例や、他の実施形態の一部の構成と置換した例も、本発明の実施形態である。

また、第１乃至第３実施形態では、説明の簡略化のため、信号保持領域１０を構成する複数の信号保持回路１２の各々が保持する信号を１ビットの信号としたが、必ずしも１ビットの信号である必要はなく、複数ビットの信号であってもよい。例えば、信号保持回路１２から出力されるパルス信号を計数してその計数値をメモリ２６で保持し、メモリ２６に保持されている複数ビットの信号を順序回路２８に転送するように構成することができる。

本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサーがプログラムを読出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。

なお、上記実施形態は、いずれも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。

上記実施形態の開示は、以下の構成及び方法を含む。
（構成１）
複数の行及び複数の列をなすように配された複数の画素回路と、
前記複数の画素回路を駆動する制御回路と、を有し、
前記複数の画素回路の各々は、
光電変換部を有する信号生成回路と、
前記信号生成回路から出力される信号を保持するメモリと、
前記メモリからの信号が入力される第１入力ノードと、前記制御回路からの制御信号が入力される第２入力ノードと、第３入力ノードと、出力ノードと、を有する順序回路と、を有し、
前記複数の画素回路は、同じ行又は同じ列に配された第１画素回路及び第２画素回路を含み、前記第１画素回路の前記順序回路の前記出力ノードは、前記第２画素回路の前記順序回路の前記第３入力ノードに接続されている
ことを特徴とする光電変換装置。
（構成２）
前記複数の画素回路は、同じ行又は同じ列に配された前記画素回路の群を含み、前記群を構成する前記画素回路の前記順序回路は、隣り合う前記画素回路の前記順序回路の前記出力ノードと前記第３入力ノードとを接続するように直列に接続されている
ことを特徴とする構成１記載の光電変換装置。
（構成３）
前記制御回路は、各々が前記画素回路の群を含む２以上の行の各列の前記画素回路又は各々が前記画素回路の群を含む２以上の列の各行の前記画素回路に、共通の前記制御信号を供給するように構成されている
ことを特徴とする構成２記載の光電変換装置。
（構成４）
前記制御回路は、直列に接続された複数のバッファ回路のうちの少なくとも一部のバッファ回路を介して前記同じ行又は同じ列に配された前記画素回路に前記制御信号を供給するように構成されており、
前記第１画素回路の前記順序回路に供給される前記制御信号が通過する前記バッファ回路の数は、前記第２画素回路の前記順序回路に供給される前記制御信号が通過する前記バッファ回路の数よりも多い
ことを特徴とする構成１乃至３のいずれかに記載の光電変換装置。
（構成５）
前記複数のバッファ回路の各々は、非反転バッファ回路により構成されている
ことを特徴とする構成４記載の光電変換装置。
（構成６）
前記複数のバッファ回路の各々は、反転バッファ回路により構成されており、
前記第１画素回路の前記順序回路は前記制御信号の立ち上がりに同期して動作し、前記第２画素回路の前記順序回路は前記制御信号の立ち下がりに同期して動作するように構成されている
ことを特徴とする構成４記載の光電変換装置。
（構成７）
前記制御回路は、前記複数のバッファ回路の各々の出力と、前記画素回路の前記順序回路の前記第２入力ノードとの間に配された論理回路を更に有する
ことを特徴とする構成１乃至６のいずれかに記載の光電変換装置。
（構成８）
前記複数の画素回路は、同じ行又は同じ列に配された前記画素回路の第１群及び第２群を含み、前記第１群及び前記第２群の各々を構成する前記画素回路の前記順序回路は、隣り合う前記画素回路の前記順序回路の前記出力ノードと前記第３入力ノードとを接続するように直列に接続されている
ことを特徴とする構成１記載の光電変換装置。
（構成９）
前記第１群を構成する前記画素回路と前記第２群を構成する前記画素回路とは、所定の数ごとに交互に配されている
ことを特徴とする構成８記載の光電変換装置。
（構成１０）
前記制御回路は、前記第１群を構成する前記画素回路の各々の信号と、前記第２群を構成する前記画素回路の各々の信号と、を並列に出力するように構成されている
ことを特徴とする構成８又は９記載の光電変換装置。
（構成１１）
前記第１群は前記第１画素回路及び前記第２画素回路を含み、前記第２群は第３画素回路を含み、
前記制御回路は、直列に接続された複数のバッファ回路のうちの少なくとも一部のバッファ回路を介して前記同じ行又は同じ列に配された前記画素回路に前記制御信号を供給するように構成されており、
前記第１画素回路の前記順序回路に供給される前記制御信号が通過する前記バッファ回路の数は、前記第２画素回路の前記順序回路に供給される前記制御信号が通過する前記バッファ回路の数よりも多く、
前記第２画素回路の前記順序回路に供給される前記制御信号が通過する前記バッファ回路の数と、前記第３画素回路の前記順序回路に供給される前記制御信号が通過する前記バッファ回路の数とが同じである
ことを特徴とする構成８又は９記載の光電変換装置。
（構成１２）
前記順序回路の前記出力ノードが他の画素回路の前記第３入力ノードに接続されている前記画素回路は、保持する信号を前記他の画素回路を介して出力するように構成されている
ことを特徴とする構成１乃至１１のいずれかに記載の光電変換装置。
（構成１３）
前記順序回路は、前記メモリから前記第１入力ノードに入力される前記信号を保持するとともに、保持する前記信号を前記出力ノードから出力するように構成されている
ことを特徴とする構成１乃至１２のいずれかに記載の光電変換装置。
（構成１４）
前記順序回路は、前記第２入力ノードに入力される前記制御信号に応じて、前記第３入力ノードから入力される信号を保持するとともに、保持する前記信号を前記出力ノードから出力するように構成されている
ことを特徴とする構成１乃至１３のいずれかに記載の光電変換装置。
（構成１５）
複数の行及び複数の列をなすように配された複数の画素回路と、
前記複数の画素回路を駆動する制御回路と、を有し、
前記複数の画素回路の各々は、光電変換部を有する信号生成回路と、前記信号生成回路で生成された信号を保持するメモリと、前記メモリから前記信号が転送される順序回路と、を有し、
前記複数の画素回路は、同じ行に配された２以上の前記画素回路を各々が含む第１群及び第２群を含み、
前記第１群及び前記第２群の各々を構成する前記画素回路の前記順序回路は、行方向に沿って直列に接続されており、前記制御回路からの制御信号に応じて、各々が保持する前記信号を、前記行方向に沿って一方の側から他方の側に順次転送するように構成されており、
前記制御回路は、前記第１群の前記画素回路と前記第２群の前記画素回路とに共通の制御信号を供給することにより、前記第１群の前記画素回路における前記信号の転送動作と、前記第２群の前記画素回路における前記信号の転送動作と、を並行して実施するように構成されている
ことを特徴とする光電変換装置。
（構成１６）
前記第１群を構成する前記画素回路と前記第２群を構成する前記画素回路とは、別の行に配されている
ことを特徴とする構成１５記載の光電変換装置。
（構成１７）
前記第１群を構成する前記画素回路と前記第２群を構成する前記画素回路とは、同じ行に配されている
ことを特徴とする構成１５記載の光電変換装置。
（構成１８）
複数の行及び複数の列をなすように配された複数の信号保持回路と、
前記複数の信号保持回路を駆動する制御回路と、を有し、
前記複数の信号保持回路の各々は、所定の信号を保持するメモリと、前記メモリから前記信号が転送される順序回路と、を有し、
前記複数の信号保持回路は、同じ行に配された２以上の前記信号保持回路を各々が含む第１群及び第２群を含み、
前記第１群及び前記第２群の各々を構成する前記信号保持回路の前記順序回路は、行方向に沿って直列に接続されており、前記制御回路からの制御信号に応じて、各々が保持する前記信号を、前記行方向に沿って一方の側から他方の側に順次転送するように構成されており、
前記制御回路は、前記第１群の前記信号保持回路と前記第２群の前記信号保持回路とに共通の制御信号を供給することにより、前記第１群の前記信号保持回路における前記信号の転送動作と、前記第２群の前記信号保持回路における前記信号の転送動作と、を並行して実施するように構成されている
ことを特徴とする信号出力装置。
（方法１）
光電変換部を有する信号生成回路と、前記信号生成回路で生成された信号を保持するメモリと、前記メモリから前記信号が転送される順序回路と、を各々が有する複数の画素回路を有し、同じ行に配された２以上の前記画素回路を各々が含む第１群及び第２群を含み、前記第１群及び前記第２群の各々を構成する前記画素回路の前記順序回路が行方向に沿って直列に接続された光電変換装置の駆動方法であって、
前記複数の画素回路の各々において、光の入射により前記光電変換部で生じた電荷に基づく信号を前記メモリに保持するステップと、
前記複数の画素回路の各々において、前記メモリに保持されている前記信号を前記順序回路に転送するステップと、
前記第１群及び前記第２群の各々において、各々を構成する前記画素回路の前記順序回路が保持する前記信号を、前記行方向に沿って一方の側から他方の側に順次転送するステップと、を有し、
前記順次転送するステップでは、前記第１群の前記画素回路と前記第２群の前記画素回路とに共通の制御信号を供給し、前記第１群の前記画素回路における前記信号の転送動作と、前記第２群の前記画素回路における前記信号の転送動作と、を並行して実施する
ことを特徴とする光電変換装置の駆動方法。
（方法２）
前記順次転送するステップは、次のフレームにおける前記保持するステップと時間的に重なっている
ことを特徴とする方法１記載の光電変換装置の駆動方法。
（構成１９）
構成１乃至１７のいずれかに記載の光電変換装置と、
前記光電変換装置から出力される信号を処理する信号処理装置と
を有することを特徴とする光検出システム。
（構成２０）
前記信号処理装置は、前記信号に基づいて対象物までの距離情報を表す距離画像を生成する
ことを特徴とする構成１９記載の光検出システム。
（構成２１）
移動体であって、
構成１乃至１７のいずれかに記載の光電変換装置と、
前記光電変換装置から出力される信号に基づく視差画像から、対象物までの距離情報を取得する距離情報取得手段と、
前記距離情報に基づいて前記移動体を制御する制御手段と
を有することを特徴とする移動体。

１０…信号保持領域
１２…信号保持回路
２４…信号生成部
２６…メモリ
２８…順序回路
４０…クロックバッファ回路
４２…バッファ回路
５０…信号出力装置
１００…光電変換装置

Claims

複数の行及び複数の列をなすように配された複数の画素回路と、
前記複数の画素回路を駆動する制御回路と、を有し、
前記複数の画素回路の各々は、
光電変換部を有する信号生成回路と、
前記信号生成回路から出力される信号を保持するメモリと、
前記メモリからの信号が入力される第１入力ノードと、前記制御回路からの制御信号が入力される第２入力ノードと、第３入力ノードと、出力ノードと、を有する順序回路と、を有し、
前記複数の画素回路は、同じ行又は同じ列に配された前記画素回路の第１群及び第２群を含み、前記第１群及び前記第２群の各々を構成する前記画素回路の前記順序回路は、隣り合う前記画素回路の前記順序回路の前記出力ノードと前記第３入力ノードとを接続するように直列に接続されており、
前記制御回路は、前記第１群を構成する前記画素回路の各々の信号と、前記第２群を構成する前記画素回路の各々の信号と、を並列に出力するように構成されている
ことを特徴とする光電変換装置。
前記制御回路は、前記第１群及び前記第２群が異なる行に配されている場合における各列の前記第１群の前記画素回路及び前記第２群の前記画素回路、又は、前記第１群及び前記第２群が異なる列に配されている場合における各行の前記第１群の前記画素回路及び前記第２群の前記画素回路に、共通の前記制御信号を供給するように構成されている
ことを特徴とする請求項１記載の光電変換装置。
前記第１群を構成する前記画素回路と前記第２群を構成する前記画素回路とは、所定の数ごとに交互に配されている
ことを特徴とする請求項１記載の光電変換装置。
前記第１群は、第１画素回路と、前記順序回路の前記第３入力ノードに前記第１画素回路の前記順序回路の前記出力ノードが接続された第２画素回路と、を含み、前記第２群は、第３画素回路を含み、
前記制御回路は、直列に接続された複数のバッファ回路のうちの少なくとも一部のバッファ回路を介して前記同じ行又は同じ列に配された前記画素回路に前記制御信号を供給するように構成されており、
前記第１画素回路の前記順序回路に供給される前記制御信号が通過する前記バッファ回路の数は、前記第２画素回路の前記順序回路に供給される前記制御信号が通過する前記バッファ回路の数よりも多く、
前記第２画素回路の前記順序回路に供給される前記制御信号が通過する前記バッファ回路の数と、前記第３画素回路の前記順序回路に供給される前記制御信号が通過する前記バッファ回路の数とが同じである
ことを特徴とする請求項１乃至３のいずれか１項に記載の光電変換装置。
前記複数のバッファ回路の各々は、非反転バッファ回路により構成されている
ことを特徴とする請求項４記載の光電変換装置。
前記複数のバッファ回路の各々は、反転バッファ回路により構成されており、
前記第１画素回路の前記順序回路は前記制御信号の立ち上がりに同期して動作し、前記第２画素回路の前記順序回路は前記制御信号の立ち下がりに同期して動作するように構成されている
ことを特徴とする請求項４記載の光電変換装置。
前記制御回路は、前記複数のバッファ回路の各々の出力と、前記画素回路の前記順序回路の前記第２入力ノードとの間に配された論理回路を更に有する
ことを特徴とする請求項４記載の光電変換装置。
前記順序回路の前記出力ノードが他の画素回路の前記第３入力ノードに接続されている前記画素回路は、保持する信号を前記他の画素回路を介して出力するように構成されている
ことを特徴とする請求項１乃至３のいずれか１項に記載の光電変換装置。
前記順序回路は、前記メモリから前記第１入力ノードに入力される前記信号を保持するとともに、保持する前記信号を前記出力ノードから出力するように構成されている
ことを特徴とする請求項１乃至３のいずれか１項に記載の光電変換装置。
前記順序回路は、前記第２入力ノードに入力される前記制御信号に応じて、前記第３入力ノードから入力される信号を保持するとともに、保持する前記信号を前記出力ノードから出力するように構成されている
ことを特徴とする請求項１乃至３のいずれか１項に記載の光電変換装置。
複数の行及び複数の列をなすように配された複数の画素回路と、
前記複数の画素回路を駆動する制御回路と、を有し、
前記複数の画素回路の各々は、光電変換部を有する信号生成回路と、前記信号生成回路で生成された信号を保持するメモリと、前記メモリから前記信号が転送される順序回路と、を有し、
前記複数の画素回路は、同じ行に配された２以上の前記画素回路を各々が含む第１群及び第２群を含み、
前記第１群及び前記第２群の各々を構成する前記画素回路の前記順序回路は、行方向に沿って直列に接続されており、前記制御回路からの制御信号に応じて、各々が保持する前記信号を、前記行方向に沿って一方の側から他方の側に順次転送するように構成されており、
前記制御回路は、前記第１群の前記画素回路と前記第２群の前記画素回路とに共通の制御信号を供給することにより、前記第１群の前記画素回路における前記信号の転送動作と、前記第２群の前記画素回路における前記信号の転送動作と、を並行して実施するように構成されている
ことを特徴とする光電変換装置。
前記第１群を構成する前記画素回路と前記第２群を構成する前記画素回路とは、別の行に配されている
ことを特徴とする請求項１１記載の光電変換装置。
前記第１群を構成する前記画素回路と前記第２群を構成する前記画素回路とは、同じ行に配されている
ことを特徴とする請求項１１記載の光電変換装置。
複数の行及び複数の列をなすように配された複数の信号保持回路と、
前記複数の信号保持回路を駆動する制御回路と、を有し、
前記複数の信号保持回路の各々は、所定の信号を保持するメモリと、前記メモリから前記信号が転送される順序回路と、を有し、
前記複数の信号保持回路は、同じ行に配された２以上の前記信号保持回路を各々が含む第１群及び第２群を含み、
前記第１群及び前記第２群の各々を構成する前記信号保持回路の前記順序回路は、行方向に沿って直列に接続されており、前記制御回路からの制御信号に応じて、各々が保持する前記信号を、前記行方向に沿って一方の側から他方の側に順次転送するように構成されており、
前記制御回路は、前記第１群の前記信号保持回路と前記第２群の前記信号保持回路とに共通の制御信号を供給することにより、前記第１群の前記信号保持回路における前記信号の転送動作と、前記第２群の前記信号保持回路における前記信号の転送動作と、を並行して実施するように構成されている
ことを特徴とする信号出力装置。
光電変換部を有する信号生成回路と、前記信号生成回路で生成された信号を保持するメモリと、前記メモリから前記信号が転送される順序回路と、を各々が有する複数の画素回路を有し、同じ行に配された２以上の前記画素回路を各々が含む第１群及び第２群を含み、前記第１群及び前記第２群の各々を構成する前記画素回路の前記順序回路が行方向に沿って直列に接続された光電変換装置の駆動方法であって、
前記複数の画素回路の各々において、光の入射により前記光電変換部で生じた電荷に基づく信号を前記メモリに保持するステップと、
前記複数の画素回路の各々において、前記メモリに保持されている前記信号を前記順序回路に転送するステップと、
前記第１群及び前記第２群の各々において、各々を構成する前記画素回路の前記順序回路が保持する前記信号を、前記行方向に沿って一方の側から他方の側に順次転送するステップと、を有し、
前記順次転送するステップでは、前記第１群の前記画素回路と前記第２群の前記画素回路とに共通の制御信号を供給し、前記第１群の前記画素回路における前記信号の転送動作と、前記第２群の前記画素回路における前記信号の転送動作と、を並行して実施する
ことを特徴とする光電変換装置の駆動方法。
前記順次転送するステップは、次のフレームにおける前記保持するステップと時間的に重なっている
ことを特徴とする請求項１５記載の光電変換装置の駆動方法。
請求項１乃至３のいずれか１項に記載の光電変換装置と、
前記光電変換装置から出力される信号を処理する信号処理装置と
を有することを特徴とする光検出システム。
前記信号処理装置は、前記信号に基づいて対象物までの距離情報を表す距離画像を生成する
ことを特徴とする請求項１７記載の光検出システム。
移動体であって、
請求項１乃至３のいずれか１項に記載の光電変換装置と、
前記光電変換装置から出力される信号に基づく視差画像から、対象物までの距離情報を取得する距離情報取得手段と、
前記距離情報に基づいて前記移動体を制御する制御手段と
を有することを特徴とする移動体。