Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7747580B2 - Semiconductor manufacturing equipment and holding equipment - Google Patents
[go: Go Back, main page]

JP7747580B2 - Semiconductor manufacturing equipment and holding equipment - Google Patents

Semiconductor manufacturing equipment and holding equipment

Info

Publication number
JP7747580B2
JP7747580B2 JP2022068946A JP2022068946A JP7747580B2 JP 7747580 B2 JP7747580 B2 JP 7747580B2 JP 2022068946 A JP2022068946 A JP 2022068946A JP 2022068946 A JP2022068946 A JP 2022068946A JP 7747580 B2 JP7747580 B2 JP 7747580B2
Authority
JP
Japan
Prior art keywords
bottom wall
recess
metal member
sealing member
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022068946A
Other languages
Japanese (ja)
Other versions
JP2023158901A (en
Inventor
勝彦 室川
亘 木村
一貴 泉原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2022068946A priority Critical patent/JP7747580B2/en
Publication of JP2023158901A publication Critical patent/JP2023158901A/en
Application granted granted Critical
Publication of JP7747580B2 publication Critical patent/JP7747580B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

本開示は、金属部材、半導体製造装置、及び保持装置に関する。 This disclosure relates to metal members, semiconductor manufacturing equipment, and holding devices.

保持装置の一例として、下記特許文献1に記載の静電チャックが知られている。この静電チャックは、内部に電極を有し、基板を支持する支持本体と、支持本体に結合され、支持本体の温度を制御する冷却ベースと、冷却ベースに結合されるファシリティプレートと、を備える。静電チャックは、基板をプラズマ処理するための処理チャンバ内に配置される。 One example of a holding device is the electrostatic chuck described in Patent Document 1 below. This electrostatic chuck includes a support body that has an electrode inside and supports a substrate, a cooling base that is coupled to the support body and controls the temperature of the support body, and a facility plate that is coupled to the cooling base. The electrostatic chuck is placed in a processing chamber for plasma processing of the substrate.

冷却ベースの下面には、シール(Oリング)を配置するための溝が形成されている。この溝に配置されたシールは、冷却ベースとファシリティプレートとの間で圧縮され、冷却ベースとファシリティプレートとの間の流体通過を防止する。シールは、処理チャンバの外部に配置される装置(例えば電極の電源や、冷媒供給装置、ガス供給装置等)と静電チャックとを接続する領域を囲むように配置されている。これにより、処理チャンバ内に外気が入り込むことを防止することができる。 A groove for placing a seal (O-ring) is formed on the underside of the cooling base. The seal placed in this groove is compressed between the cooling base and the facility plate, preventing the passage of fluid between the cooling base and the facility plate. The seal is placed to surround the area connecting the electrostatic chuck to devices located outside the processing chamber (e.g., electrode power supplies, coolant supply devices, gas supply devices, etc.). This prevents outside air from entering the processing chamber.

特開2020-13993号公報Japanese Patent Application Laid-Open No. 2020-13993

ところで、上記のような処理チャンバでは、プラズマ処理時に印加される高周波電力により、静電チャックのガス流路等において意図しない異常放電(アーキング)が発生することが知られている。異常放電が発生すると、基板の処理品質が悪化して歩留りが低下してしまう。異常放電の発生を低減するために、通常、冷却ベースの表面はアルマイト処理等により、絶縁化されている。 In processing chambers like the one described above, it is known that the high-frequency power applied during plasma processing can cause unintended abnormal discharges (arcing) in the gas flow paths of the electrostatic chuck. When abnormal discharges occur, the processing quality of the substrate deteriorates, resulting in lower yields. To reduce the occurrence of abnormal discharges, the surface of the cooling base is typically insulated by anodizing or other methods.

しかしながら、従来、シールが配置される溝の内壁は、アルマイト処理されていなかった。これは、アルマイト処理された溝の内壁の表面粗さを低減することが難しいためである。溝の内壁の表面粗さが大きい場合、シールと溝の内壁との間に隙間が生じ、処理チャンバのシール性を担保できない。このため、溝の内壁では、金属が露出した状態となっており、異常放電の対策はなされていなかった。 However, in the past, the inner walls of the grooves in which the seals were placed were not anodized. This was because it was difficult to reduce the surface roughness of the inner walls of anodized grooves. If the surface roughness of the inner walls of the grooves was high, gaps would form between the seals and the inner walls of the grooves, making it impossible to ensure the sealing of the processing chamber. As a result, the metal was exposed on the inner walls of the grooves, and no measures were taken to prevent abnormal discharge.

本開示は上記のような事情に基づいて完成されたものであって、半導体製造装置において、シール性を担保しつつ、従来よりも異常放電の発生を低減することを目的とする。 This disclosure was developed based on the above circumstances, and aims to reduce the occurrence of abnormal discharge in semiconductor manufacturing equipment compared to conventional methods while ensuring sealing performance.

本開示の金属部材は、金属部材は、シール部材を介して他部材に結合される金属部材であって、前記他部材に対向する対向面と、前記対向面から凹み、内部に前記シール部材が配置される凹部と、を備え、前記凹部は、底壁部と、前記底壁部の両側縁と前記対向面とを接続する一対の側壁部と、を備え、前記対向面、前記底壁部、及び前記一対の側壁部は、バリア層を有し、前記底壁部は、前記底壁部の前記バリア層上に、シリコーン層を備える、金属部材である。 The metal member disclosed herein is a metal member that is bonded to another member via a sealing member, and includes an opposing surface that faces the other member, and a recess that is recessed from the opposing surface and has the sealing member disposed therein. The recess includes a bottom wall and a pair of side walls that connect both side edges of the bottom wall to the opposing surface. The opposing surface, the bottom wall, and the pair of side walls have a barrier layer, and the bottom wall has a silicone layer on the barrier layer of the bottom wall.

本開示によれば、半導体製造装置において、シール性を担保しつつ、従来よりも異常放電の発生を低減することができる。 This disclosure makes it possible to reduce the occurrence of abnormal discharge in semiconductor manufacturing equipment compared to conventional methods while ensuring sealing performance.

図1は、実施形態1にかかる静電チャックの外観構成を模式的に示す斜視図である。FIG. 1 is a perspective view schematically illustrating the external configuration of an electrostatic chuck according to a first embodiment. 図2は、実施形態1にかかる半導体製造装置において静電チャックとチャンバとの結合について模式的に示す断面図である。FIG. 2 is a cross-sectional view schematically showing the connection between the electrostatic chuck and the chamber in the semiconductor manufacturing apparatus according to the first embodiment. 図3は、実施形態1にかかる凹部周辺を拡大して模式的に示す断面図である。FIG. 3 is an enlarged cross-sectional view schematically illustrating the periphery of the recess according to the first embodiment. 図4は、比較例にかかる凹部周辺を拡大して模式的に示す断面図である。FIG. 4 is an enlarged cross-sectional view schematically showing the periphery of a recess according to a comparative example. 図5は、実施形態2にかかる半導体製造装置において静電チャックと設置板との結合について模式的に示す断面図である。FIG. 5 is a cross-sectional view schematically showing the connection between the electrostatic chuck and the mounting plate in the semiconductor manufacturing apparatus according to the second embodiment. 図6は、実施形態3にかかる静電チャックにおいて金属部材とセラミックス部材との結合について模式的に示す断面図である。FIG. 6 is a cross-sectional view schematically showing the bonding between the metal member and the ceramic member in the electrostatic chuck according to the third embodiment.

[本開示の実施形態の説明]
最初に本開示の実施形態を列挙して説明する。
(1)本開示の金属部材は、シール部材を介して他部材に結合される金属部材であって、前記他部材に対向する対向面と、前記対向面から凹み、内部に前記シール部材が配置される凹部と、を備え、前記凹部は、底壁部と、前記底壁部の両側縁と前記対向面とを接続する一対の側壁部と、を備え、前記対向面、前記底壁部、及び前記一対の側壁部は、バリア層を有し、前記底壁部は、前記底壁部の前記バリア層上に、シリコーン層を備える、金属部材である。
Description of the embodiments of the present disclosure
First, embodiments of the present disclosure will be listed and described.
(1) The metal member of the present disclosure is a metal member that is joined to another member via a sealing member, and includes an opposing surface that faces the other member, and a recess that is recessed from the opposing surface and has the sealing member disposed therein. The recess includes a bottom wall portion and a pair of side wall portions that connect both side edges of the bottom wall portion to the opposing surface. The opposing surface, the bottom wall portion, and the pair of side wall portions have a barrier layer, and the bottom wall portion includes a silicone layer on the barrier layer of the bottom wall portion.

凹部はバリア層を備えるから、金属部材が半導体製造装置に用いられた際、凹部においてアーキングを抑制することができる。 The recessed portion is provided with a barrier layer, which helps prevent arcing in the recessed portion when the metal component is used in semiconductor manufacturing equipment.

凹部の底壁部のバリア層は、対向面から凹んだ位置にあるため、研磨処理等を行うことが困難であり、表面粗さが大きい状態となっている。凹部の底壁部の表面粗さが大きい場合、底壁部と他部材との間でシール部材を圧縮しても、シール部材と底壁部との間に隙間ができ、金属部材と他部材との結合部分のシール性が担保されない場合がある。このような場合、半導体製造装置の真空系統に大気がリークしてしまう。しかし、上記構成では、底壁部はバリア層を覆うシリコーン層を備えるから、シリコーン層をシール部材に密着させることができる。よって、底壁部とシール部材との間に隙間ができず、金属部材と他部材との結合部分のシール性を担保することができる。したがって、半導体製造装置の真空系統への大気リークを防止することができる。 Because the barrier layer on the bottom wall of the recess is recessed from the opposing surface, it is difficult to perform polishing processes, resulting in a high level of surface roughness. When the bottom wall of the recess has a high level of surface roughness, compressing the sealing member between the bottom wall and another member can create a gap between the sealing member and the bottom wall, potentially resulting in an inability to seal the joint between the metal member and the other member. In such cases, atmospheric air leaks into the vacuum system of the semiconductor manufacturing equipment. However, with the above configuration, the bottom wall is provided with a silicone layer covering the barrier layer, allowing the silicone layer to adhere tightly to the sealing member. This prevents a gap from forming between the bottom wall and the sealing member, ensuring a seal between the joint between the metal member and the other member. This prevents atmospheric air leaks into the vacuum system of the semiconductor manufacturing equipment.

(2)前記シリコーン層の表面の最大高さRzは、60μm以下であることが好ましい。 (2) The maximum surface height Rz of the silicone layer is preferably 60 μm or less.

上記の構成によれば、シリコーン層とシール部材とが密着しやすくなるため、シール部材のシール性を一層担保しやすくなる。なお、最大高さRz(JIS B0601:2013)は、表面粗さを示すパラメータの一つである。 The above configuration facilitates adhesion between the silicone layer and the sealing member, further ensuring the sealing performance of the sealing member. Note that the maximum height Rz (JIS B0601:2013) is one of the parameters that indicate surface roughness.

(3)前記シリコーン層の硬さは、ショアA硬度で10以上、60以下であることが好ましい。 (3) The hardness of the silicone layer is preferably 10 or more and 60 or less in Shore A hardness.

シリコーン層の硬さが、ショアA硬度で10以上、60以下であり、例えば金属部材やバリア層よりも比較的柔軟であるから、シリコーン層をシール部材に密着させやすい。また、シール部材を底壁部及び他部材の間で圧縮する際に、底壁部に加わるシール部材からの反力を緩和することができる。シール部材からの反力を緩和できるから、シール部材の硬度の面での選定範囲が広がる。 The silicone layer has a hardness of 10 or more and 60 or less on the Shore A hardness scale, making it relatively softer than, for example, metal members or barrier layers, making it easy to adhere the silicone layer to the sealing member. Furthermore, when the sealing member is compressed between the bottom wall and another member, the reaction force from the sealing member acting on the bottom wall can be alleviated. Because the reaction force from the sealing member can be alleviated, the range of options for the hardness of the sealing member can be expanded.

(4)前記シリコーン層の厚みは、前記凹部の深さの15~25%であることが好ましい。 (4) The thickness of the silicone layer is preferably 15 to 25% of the depth of the recess.

シリコーン層の厚みが大きくなると、底壁部の表面粗さを低減しやすい一方、シール部材からの反力が増大し、金属部材と他部材との結合が困難になる。上記の構成によれば、シール部材によるシール性を担保しつつ、シール部材からの反力を低減し、金属部材と他部材とを容易に結合することができる。 Increasing the thickness of the silicone layer makes it easier to reduce the surface roughness of the bottom wall, but it also increases the reaction force from the sealing member, making it difficult to bond the metal member to other members. With the above configuration, the sealing performance of the sealing member is ensured while reducing the reaction force from the sealing member, making it easier to bond the metal member to other members.

(5)本開示の半導体製造装置は、上記の金属部材と、前記凹部内に配されるシール部材と、前記金属部材が前記シール部材を介して結合されるチャンバ底壁を備えるチャンバと、を備える、半導体製造装置であってもよい。 (5) The semiconductor manufacturing apparatus of the present disclosure may be a semiconductor manufacturing apparatus including the above-described metal member, a sealing member disposed in the recess, and a chamber including a chamber bottom wall to which the metal member is coupled via the sealing member.

(6)また、本開示の半導体製造装置は、上記の金属部材と、前記凹部内に配されるシール部材と、前記金属部材が前記シール部材を介して結合される設置板と、を備える、半導体製造装置であってもよい。 (6) The semiconductor manufacturing apparatus disclosed herein may also include the above-described metal member, a sealing member disposed in the recess, and an installation plate to which the metal member is joined via the sealing member.

上記の半導体製造装置によれば、アーキングを抑制するとともに、シール部材によるシール性を担保することができる。 The above-mentioned semiconductor manufacturing equipment can suppress arcing and ensure the sealing performance of the sealing member.

(7)本開示の保持装置は、上記の金属部材と、前記凹部内に配されるシール部材と、前記金属部材が前記シール部材を介して結合されるセラミックス部材と、を備える、保持装置であってもよい。 (7) The holding device of the present disclosure may be a holding device including the above-mentioned metal member, a sealing member disposed in the recess, and a ceramic member to which the metal member is joined via the sealing member.

上記の保持装置によれば、アーキングを抑制するとともに、シール部材によるシール性を担保することができる。 The above-mentioned holding device can suppress arcing and ensure the sealing performance of the sealing member.

[本開示の実施形態1の詳細]
本開示の実施形態1について、図1から図4を参照しつつ説明する。なお、本開示は、これらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。以下の説明においては、複数の同一部材については、一部の部材にのみ符号を付し、他の部材の符号を省略する場合がある。
[Details of the First Embodiment of the Present Disclosure]
A first embodiment of the present disclosure will be described with reference to Figures 1 to 4. Note that the present disclosure is not limited to these examples, but is defined by the claims, and is intended to include all modifications within the meaning and scope of the claims. In the following description, when multiple identical components are used, only some of the components may be designated by reference numerals, and the reference numerals for other components may be omitted.

<半導体製造装置>
実施形態1の半導体製造装置70は、減圧下でプラズマを用いて半導体ウェハやガラス基板等(以下「ウェハW」という)に対する各処理(成膜、エッチング等)を行うためのものである。図2に示すように、半導体製造装置70は、チャンバ50と、チャンバ50内に固定される静電チャック10と、チャンバ50外に配置される外部装置60と、を備える。外部装置60には、例えば、真空ポンプ61、ガス供給装置62、冷媒循環装置63、電源64等が含まれる。
<Semiconductor manufacturing equipment>
The semiconductor manufacturing apparatus 70 of the first embodiment is for performing various processes (such as film formation and etching) on semiconductor wafers, glass substrates, or the like (hereinafter referred to as "wafers W") using plasma under reduced pressure. As shown in Fig. 2, the semiconductor manufacturing apparatus 70 includes a chamber 50, an electrostatic chuck 10 fixed within the chamber 50, and an external device 60 disposed outside the chamber 50. The external device 60 includes, for example, a vacuum pump 61, a gas supply device 62, a coolant circulation device 63, a power supply 64, and the like.

チャンバ50は、外部装置60との接続部分を除いて閉鎖された内空間53を構成している。チャンバ50は、静電チャック10の金属部材30が結合されるチャンバ底壁51(他部材の一例)を備える。チャンバ底壁51には、外部装置60につながっている配管や配線等をチャンバ50内に導入するための貫通孔52が設けられている。貫通孔52の周りには、OリングやMSEシール等のシール部材S1が配置されている。シール部材S1が金属部材30とチャンバ底壁51との間で圧縮されることにより、貫通孔52を通じて外気が入り込むことを防止している。これにより、チャンバ50内を真空ポンプ61により減圧することができる。なお、図面では、見やすさのため金属部材30とチャンバ底壁51との間の間隔を誇張して図示している。 The chamber 50 defines a closed internal space 53, excluding the portion connecting to the external device 60. The chamber 50 includes a chamber bottom wall 51 (an example of another member) to which the metal member 30 of the electrostatic chuck 10 is coupled. The chamber bottom wall 51 is provided with a through-hole 52 for introducing piping, wiring, etc. connected to the external device 60 into the chamber 50. A sealing member S1, such as an O-ring or MSE seal, is disposed around the through-hole 52. The sealing member S1 is compressed between the metal member 30 and the chamber bottom wall 51, preventing outside air from entering through the through-hole 52. This allows the pressure inside the chamber 50 to be reduced by a vacuum pump 61. Note that the distance between the metal member 30 and the chamber bottom wall 51 is exaggerated in the drawings for clarity.

<静電チャック>
静電チャック10は、図1に示すように、セラミックス部材20と、金属部材30と、を備える。図2に示すように、セラミックス部材20と金属部材30とは、接合部26によって接合されている。接合部26は、例えば、シリコーン系樹脂、アクリル系樹脂、エポキシ系樹脂等の接着剤によって構成されている。静電チャック10は、ウェハWを静電引力により吸着保持できるようになっている。
<Electrostatic chuck>
As shown in Fig. 1, the electrostatic chuck 10 includes a ceramic member 20 and a metal member 30. As shown in Fig. 2, the ceramic member 20 and the metal member 30 are bonded together by a bonding portion 26. The bonding portion 26 is formed of an adhesive such as a silicone-based resin, an acrylic-based resin, or an epoxy-based resin. The electrostatic chuck 10 is capable of attracting and holding the wafer W by electrostatic attraction.

<セラミックス部材>
セラミックス部材20は、全体として円盤状をなし、例えば、300mm程度の直径と3mm程度の厚みをもった形状に成形することができる。図2に示すように、セラミックス部材20は、ウェハWを保持する第1面20Aと、第1面20Aと反対側に配される第2面20Bと、を有する。第1面20Aはセラミックス部材20の上側に配され、第2面20Bはセラミックス部材20の下側に配されている。セラミックス部材20は、セラミックスからなる絶縁体21と、絶縁体21の内部に配された、チャック電極27及び図示しないヒータ電極と、を備える。チャック電極27は、第1面20Aに近い側に配置されている。ヒータ電極は、チャック電極27の下側に配置されている。チャック電極27は、電圧を印加することで静電吸着力を発現するものである。ヒータ電極は、電圧が印加されて電流が流れると発熱するように構成されている。
<Ceramics components>
The ceramic member 20 has an overall disk shape and can be formed into a shape with, for example, a diameter of approximately 300 mm and a thickness of approximately 3 mm. As shown in FIG. 2 , the ceramic member 20 has a first surface 20A for holding the wafer W and a second surface 20B disposed on the opposite side of the first surface 20A. The first surface 20A is disposed on the upper side of the ceramic member 20, and the second surface 20B is disposed on the lower side of the ceramic member 20. The ceramic member 20 includes a ceramic insulator 21 and a chuck electrode 27 and a heater electrode (not shown) disposed inside the insulator 21. The chuck electrode 27 is disposed closer to the first surface 20A. The heater electrode is disposed below the chuck electrode 27. The chuck electrode 27 exerts an electrostatic chucking force when a voltage is applied. The heater electrode is configured to generate heat when a voltage is applied and a current flows through it.

チャック電極27及びヒータ電極は、タングステン、モリブデン、またはこれらの合金、またはこれらの炭化物を主成分として構成されている。チャック電極及びヒータ電極としては、導体ペーストを印刷した導体層が焼結したメタライズ、金属箔、金属メッシュなどを使用してもよい。 The chuck electrode 27 and heater electrode are primarily composed of tungsten, molybdenum, alloys of these, or carbides of these. The chuck electrode and heater electrode may also be made of metallized material with a sintered conductive layer printed with conductive paste, metal foil, metal mesh, etc.

ヒータ電極とチャック電極27には、それぞれ端子24(1個のみ図示)が接続されている。各端子24は金属部材30を上下方向に貫通する形態で配置されている。各端子24はチャンバ50外に配される電源64と配線等を介してそれぞれ接続されている。 A terminal 24 (only one shown) is connected to each of the heater electrode and the chuck electrode 27. Each terminal 24 is arranged to penetrate the metal member 30 in the vertical direction. Each terminal 24 is connected to a power source 64 located outside the chamber 50 via wiring or the like.

<絶縁体>
絶縁体21は、アルミナ、窒化アルミニウム、イットリア、またはアルミナと炭化珪素の複合材などを主成分として構成されている。
<Insulator>
The insulator 21 is mainly composed of alumina, aluminum nitride, yttria, or a composite material of alumina and silicon carbide.

絶縁体21の内部には、ヘリウムなどの不活性ガスを流すガス流路22が形成されている。絶縁体21の表面には、ガス流路22と連通する噴出口23が形成されている。ガス供給装置62からガス流路22に供給された不活性ガスは、噴出口23から排出される。これにより、ウェハWとセラミックス部材20との間の空間に不活性ガスが導入される。この空間に不活性ガスを導入することでウェハWとセラミックス部材20との間の熱伝導を向上させることができる。 A gas flow path 22 is formed inside the insulator 21, through which an inert gas such as helium flows. An outlet 23 that communicates with the gas flow path 22 is formed on the surface of the insulator 21. The inert gas supplied to the gas flow path 22 from the gas supply device 62 is discharged from the outlet 23. This introduces the inert gas into the space between the wafer W and the ceramic member 20. Introducing the inert gas into this space can improve thermal conduction between the wafer W and the ceramic member 20.

<金属部材>
金属部材30は、セラミックス部材20と同径の、又はセラミックス部材20より径が大きい略円形平面の板状部材であり、例えば、340mm程度の直径と20mm程度の厚みをもった形状に成形することができる。金属部材30は、アルミニウム、アルミニウム合金等を主成分として構成されている。金属部材30は、セラミックス部材20側に配される第3面30Aと、チャンバ底壁51側に配される第4面30Bと、を有する。第3面30Aは金属部材30の上側に配され、第4面30Bは金属部材30の下側に配されている。第3面30Aは、接合部26によりセラミックス部材20の第2面20Bに接合されている。第4面30B(対向面の一例)は、チャンバ底壁51に対向している。
<Metallic parts>
The metal member 30 is a substantially circular, flat, plate-like member having the same diameter as or a larger diameter than the ceramic member 20. For example, the metal member 30 can be formed into a shape having a diameter of approximately 340 mm and a thickness of approximately 20 mm. The metal member 30 is primarily composed of aluminum, an aluminum alloy, or the like. The metal member 30 has a third surface 30A disposed on the ceramic member 20 side and a fourth surface 30B disposed on the chamber bottom wall 51 side. The third surface 30A is disposed on the upper side of the metal member 30, and the fourth surface 30B is disposed on the lower side of the metal member 30. The third surface 30A is bonded to the second surface 20B of the ceramic member 20 by a bonding portion 26. The fourth surface 30B (an example of an opposing surface) faces the chamber bottom wall 51.

金属部材30の内部には、冷媒流路31が設けられている。冷媒流路31は配管等を介して冷媒循環装置63に接続されている。冷媒循環装置63は、フッ素系不活性液体、水等の冷媒を冷媒流路31に循環可能に構成されている。冷媒流路31に冷媒が流されると、金属部材30が冷却され、接合部26を介した金属部材30とセラミックス部材20との間の伝熱(熱引き)により、セラミックス部材20が冷却され、セラミックス部材20の第1面20Aで保持されたウェハWが冷却される。これにより、ウェハWの温度を制御できる。 A refrigerant flow path 31 is provided inside the metal member 30. The refrigerant flow path 31 is connected to a refrigerant circulation device 63 via piping or the like. The refrigerant circulation device 63 is configured to circulate a refrigerant, such as a fluorine-based inert liquid or water, through the refrigerant flow path 31. When the refrigerant flows through the refrigerant flow path 31, the metal member 30 is cooled, and heat transfer (heat dissipation) between the metal member 30 and the ceramic member 20 via the joint 26 cools the ceramic member 20, thereby cooling the wafer W held by the first surface 20A of the ceramic member 20. This allows the temperature of the wafer W to be controlled.

金属部材30には、端子24を受け入れる端子孔32と、セラミックス部材20のガス流路22と連通するガス導入路33と、が設けられている。端子孔32及びガス導入路33は、金属部材30を上下方向に貫通して形成されている。ガス導入路33は、チャンバ50外に配されるガス供給装置62と配管等を介して接続されている。 The metal member 30 is provided with a terminal hole 32 that receives the terminal 24 and a gas inlet passage 33 that communicates with the gas flow path 22 of the ceramic member 20. The terminal hole 32 and the gas inlet passage 33 are formed to penetrate the metal member 30 in the vertical direction. The gas inlet passage 33 is connected to a gas supply device 62 located outside the chamber 50 via piping or the like.

金属部材30は、シール部材S1を介してチャンバ底壁51に結合されている。図示しないものの、金属部材30とチャンバ底壁51との結合手法には、例えば、ボルト締結を用いることができる。ボルトが挿通される挿通孔が金属部材30の外周に形成され、ボルトが締結される締結部がチャンバ底壁51に設けられる構成を採用することができる。 The metal member 30 is connected to the chamber bottom wall 51 via a sealing member S1. Although not shown, the metal member 30 and the chamber bottom wall 51 can be connected, for example, by bolt fastening. A configuration can be employed in which insertion holes through which bolts are inserted are formed on the outer periphery of the metal member 30, and fastening portions into which the bolts are fastened are provided on the chamber bottom wall 51.

図3に示すように、金属部材30には、第4面30Bから凹む溝状の凹部34が形成されている。凹部34内にはシール部材S1が配置されるようになっている。凹部34は、底壁部35と、底壁部35の両側縁と第4面30Bとを接続する一対の側壁部36と、を備える。第4面30B、底壁部35、及び一対の側壁部36は、アルマイト層AL(バリア層の一例)を有する。このアルマイト層ALは、金属部材30をアルマイト処理することにより形成されている。アルマイト層ALは、金属部材30の第3面30Aや側面等に設けられていてもよい。金属部材30にアルマイト層ALが設けられることで、半導体製造装置70においてプラズマ処理を行う際に異常放電の発生を低減させることができる。 As shown in FIG. 3 , the metal member 30 has a groove-shaped recess 34 recessed from the fourth surface 30B. A sealing member S1 is disposed within the recess 34. The recess 34 includes a bottom wall 35 and a pair of side walls 36 connecting both side edges of the bottom wall 35 to the fourth surface 30B. The fourth surface 30B, the bottom wall 35, and the pair of side walls 36 have an anodized aluminum layer AL (an example of a barrier layer). This anodized aluminum layer AL is formed by anodizing the metal member 30. The anodized aluminum layer AL may also be provided on the third surface 30A or side surface of the metal member 30. Providing the anodized aluminum layer AL on the metal member 30 reduces the occurrence of abnormal discharge during plasma processing in the semiconductor manufacturing apparatus 70.

アルマイト層ALは、アルマイト処理により形成されたばかりの状態では、表面粗さが大きい。第4面30Bのアルマイト層ALについては、研磨加工により表面粗さが低減されている。しかし、第4面30Bから奥まった位置にある底壁部35及び一対の側壁部36のアルマイト層ALについては、研磨加工によって表面粗さを低減させることが困難である。 When the anodized aluminum layer AL is first formed by anodizing, it has a high surface roughness. The surface roughness of the anodized aluminum layer AL on the fourth surface 30B has been reduced by polishing. However, it is difficult to reduce the surface roughness of the anodized aluminum layer AL on the bottom wall portion 35 and the pair of side wall portions 36, which are located recessed from the fourth surface 30B, by polishing.

ここで、図4を参照しつつ、仮に底壁部35及び一対の側壁部36の表面粗さが大きい状態で、凹部34内にシール部材S1を配置し、金属部材30をチャンバ底壁51に結合する構成を採用した比較例について考える。このような場合、底壁部35とチャンバ底壁51との間でシール部材S1が圧縮された状態で、シール部材S1と底壁部35のアルマイト層ALとの間にはわずかに隙間が生じる。この隙間は流体が通過可能な大きさであるから、シール部材S1の内側に配されるチャンバ底壁51の貫通孔52からチャンバ50の内空間53に外気が入り込むことが可能になる。例えば、図4においては、端子24とチャンバ50外の電源64とを接続する接続配線25が導入される貫通孔52からチャンバ50の内空間53へと外気が入り込む様子を矢印で示している。このため、チャンバ50の内空間53の気体を真空ポンプ61により排出しても、チャンバ50内の圧力を下げることができない(図2参照)。したがって、半導体製造装置70においてプラズマを発生させることができず、ウェハWの処理を行うことができなくなる。 Now, referring to FIG. 4, consider a comparative example in which the bottom wall 35 and the pair of sidewalls 36 have high surface roughness, a seal member S1 is placed in the recess 34, and the metal member 30 is bonded to the chamber bottom wall 51. In this case, when the seal member S1 is compressed between the bottom wall 35 and the chamber bottom wall 51, a small gap is created between the seal member S1 and the anodized aluminum layer AL of the bottom wall 35. This gap is large enough to allow fluid to pass through, allowing outside air to enter the interior space 53 of the chamber 50 through the through-hole 52 in the chamber bottom wall 51 located inside the seal member S1. For example, in FIG. 4, arrows indicate the entry of outside air into the interior space 53 of the chamber 50 through the through-hole 52 through which the connection wiring 25 connecting the terminal 24 to the power source 64 outside the chamber 50 is introduced. Therefore, even if the gas in the interior space 53 of the chamber 50 is exhausted by the vacuum pump 61, the pressure inside the chamber 50 cannot be reduced (see FIG. 2). As a result, plasma cannot be generated in the semiconductor manufacturing equipment 70, and wafer W cannot be processed.

一方、本実施形態では、図3に示すように、底壁部35のアルマイト層ALの外側にシリコーン層SLを形成している。シリコーン層SLは、硬化性のシリコーン系樹脂を底壁部35に塗布し、硬化させることで形成されている。これにより底壁部35のアルマイト層ALの凹凸形状を無くすことができる。 In contrast, in this embodiment, as shown in Figure 3, a silicone layer SL is formed on the outside of the anodized aluminum layer AL of the bottom wall portion 35. The silicone layer SL is formed by applying a curable silicone resin to the bottom wall portion 35 and then curing it. This eliminates the uneven shape of the anodized aluminum layer AL of the bottom wall portion 35.

本実施形態の構成によれば、凹部34内に配されたシール部材S1が底壁部35とチャンバ底壁51との間で圧縮される際、シール部材S1がシリコーン層SLに密着することで、シール部材S1によるシール性を担保することができる。例えば、図3において、端子24とチャンバ50外の電源64とを接続する接続配線25が導入される貫通孔52から端子孔32側へ入り込んだ外気は、シリコーン層SLとシール部材S1とが密着しているため、底壁部35とシール部材S1との間を通ってチャンバ50の内空間53まで入り込むことができない。したがって、チャンバ50内を真空ポンプ61により減圧することができるため、半導体製造装置70におけるウェハWの処理が可能となる(図2参照)。 In this embodiment, when the sealing member S1 disposed within the recess 34 is compressed between the bottom wall 35 and the chamber bottom wall 51, the sealing member S1 adheres to the silicone layer SL, thereby ensuring the sealing performance of the sealing member S1. For example, in FIG. 3, outside air that enters the terminal hole 32 from the through-hole 52 through which the connection wiring 25 connecting the terminal 24 to the power source 64 outside the chamber 50 is introduced cannot penetrate between the bottom wall 35 and the sealing member S1 and into the internal space 53 of the chamber 50 because the silicone layer SL and the sealing member S1 are in close contact. Therefore, the pressure inside the chamber 50 can be reduced by the vacuum pump 61, enabling processing of wafers W in the semiconductor manufacturing apparatus 70 (see FIG. 2).

<金属部材の製造方法について>
以下、本実施形態の金属部材30の製造方法の一例について説明する。
まず、金属部材30のもととなる金属製の円盤状部材を準備する。この円盤状部材を削り、凹部34を形成する。凹部34が設けられた円盤状部材にアルマイト層ALを形成する。これにより、円盤状部材の外面(例えば第3面30Aや側面等)と、凹部34の底壁部35及び一対の側壁部36とにアルマイト層ALが形成される。なお、ここまでの製造工程(すなわち凹部34の形成及びアルマイト処理)が完了した円盤状部材を準備してから、金属部材30の製造を開始してもよい。次に、上記の凹部34の底壁部35のアルマイト層AL上にシリコーン系樹脂を塗布し、硬化させる。これにより、底壁部35のアルマイト層AL上にシリコーン層SLを形成することができる。以上により、本実施形態の金属部材30の製造が完了する。
<Metallic member manufacturing method>
An example of a method for manufacturing the metal member 30 of this embodiment will be described below.
First, a metal disk-shaped member that will form the metal member 30 is prepared. This disk-shaped member is machined to form the recess 34. An anodized aluminum layer AL is formed on the disk-shaped member with the recess 34. This results in the formation of an anodized aluminum layer AL on the outer surface of the disk-shaped member (e.g., the third surface 30A, side surfaces, etc.) and on the bottom wall 35 and pair of side wall portions 36 of the recess 34. Note that the manufacture of the metal member 30 may begin after preparing a disk-shaped member on which the manufacturing process up to this point (i.e., the formation of the recess 34 and the anodizing treatment) has been completed. Next, a silicone-based resin is applied to the anodized aluminum layer AL on the bottom wall portion 35 of the recess 34 and cured. This allows the silicone layer SL to be formed on the anodized aluminum layer AL on the bottom wall portion 35. This completes the manufacture of the metal member 30 of this embodiment.

<実施形態1の効果>
以上のように、実施形態1の金属部材30は、シール部材S1を介して他部材(チャンバ底壁51)に結合される金属部材30であって、他部材に対向する対向面(第4面30B)と、対向面から凹み、内部にシール部材S1が配置される凹部34と、を備え、凹部34は、底壁部35と、底壁部35の両側縁と対向面とを接続する一対の側壁部36と、を備え、対向面、底壁部35、及び一対の側壁部36は、バリア層(アルマイト層AL)を有し、底壁部35は、底壁部35のバリア層上に、シリコーン層SLを備える。
<Effects of First Embodiment>
As described above, the metal member 30 of embodiment 1 is a metal member 30 that is joined to another member (chamber bottom wall 51) via the sealing member S1, and includes an opposing surface (fourth surface 30B) that faces the other member, and a recess 34 that is recessed from the opposing surface and has the sealing member S1 disposed therein. The recess 34 includes a bottom wall portion 35 and a pair of side wall portions 36 that connect both side edges of the bottom wall portion 35 to the opposing surface. The opposing surface, the bottom wall portion 35, and the pair of side wall portions 36 have a barrier layer (anodized layer AL), and the bottom wall portion 35 includes a silicone layer SL on the barrier layer of the bottom wall portion 35.

凹部34はバリア層を備えるから、金属部材30が半導体製造装置70に用いられた際、凹部34においてアーキングを抑制することができる。 Because the recess 34 is provided with a barrier layer, arcing can be suppressed in the recess 34 when the metal component 30 is used in the semiconductor manufacturing equipment 70.

凹部34の底壁部35のバリア層は、対向面から凹んだ位置にあるため、研磨処理等を行うことが困難であり、表面粗さが大きい状態となっている。凹部34の底壁部35の表面粗さが大きい場合、底壁部35と他部材との間でシール部材S1を圧縮しても、シール部材S1と底壁部35との間に隙間ができ、金属部材30と他部材との結合部分のシール性が担保されない場合がある。このような場合、半導体製造装置70の真空系統に大気がリークしてしまう。しかし、上記構成では、底壁部35はバリア層を覆うシリコーン層SLを備えるから、シリコーン層SLをシール部材S1に密着させることができる。よって、底壁部35とシール部材S1との間に隙間ができず、金属部材30と他部材との結合部分のシール性を担保することができる。したがって、半導体製造装置70の真空系統への大気リークを防止することができる。 Because the barrier layer on the bottom wall 35 of the recess 34 is recessed from the opposing surface, it is difficult to perform polishing or other processes, resulting in high surface roughness. If the bottom wall 35 of the recess 34 has high surface roughness, compressing the seal member S1 between the bottom wall 35 and another component can create a gap between the seal member S1 and the bottom wall 35, potentially resulting in an inability to seal the joint between the metal component 30 and the other component. In such cases, atmospheric air leaks into the vacuum system of the semiconductor manufacturing equipment 70. However, with the above configuration, the bottom wall 35 includes a silicone layer SL covering the barrier layer, allowing the silicone layer SL to be tightly attached to the seal member S1. This prevents a gap from forming between the bottom wall 35 and the seal member S1, ensuring a seal between the joint between the metal component 30 and the other component. This prevents atmospheric air leaks into the vacuum system of the semiconductor manufacturing equipment 70.

実施形態1では、シリコーン層SLの表面の最大高さRzは、60μm以下であることが好ましい。 In embodiment 1, the maximum height Rz of the surface of the silicone layer SL is preferably 60 μm or less.

上記の構成によれば、シリコーン層SLの表面は大きな凹凸形状を有さない。よって、シリコーン層SLとシール部材S1とが密着しやすくなるため、シール部材S1のシール性を一層担保しやすくなる。 With the above configuration, the surface of the silicone layer SL does not have large irregularities. This makes it easier for the silicone layer SL and the sealing member S1 to adhere to each other, further ensuring the sealing properties of the sealing member S1.

実施形態1では、シリコーン層SLの硬さは、ショアA硬度で10以上、60以下であることが好ましい。 In embodiment 1, the hardness of the silicone layer SL is preferably 10 or more and 60 or less in Shore A hardness.

シリコーン層SLの硬さが、ショアA硬度で10以上、60以下であり、例えば金属部材30やバリア層よりも比較的柔軟であるから、シリコーン層SLをシール部材S1に密着させやすい。また、シール部材S1を底壁部35及び他部材の間で圧縮する際に、底壁部35に加わるシール部材S1からの反力を緩和することができる。シール部材S1からの反力を緩和できるから、シール部材S1の硬度の面での選定範囲が広がる。なお、シリコーン層SLの硬さは、シリコーン層SLのもととなる硬化前のシリコーン系樹脂におけるフィラーの含有量を調整することにより、調整可能である。 The silicone layer SL has a hardness of 10 or more and 60 or less on the Shore A hardness scale, making it relatively softer than, for example, the metal member 30 or the barrier layer, making it easy to adhere the silicone layer SL to the sealing member S1. Furthermore, when the sealing member S1 is compressed between the bottom wall portion 35 and another member, the reaction force from the sealing member S1 applied to the bottom wall portion 35 can be alleviated. Because the reaction force from the sealing member S1 can be alleviated, the range of options for the hardness of the sealing member S1 is expanded. The hardness of the silicone layer SL can be adjusted by adjusting the filler content in the uncured silicone-based resin that forms the silicone layer SL.

実施形態1では、シリコーン層SLの厚みは、凹部34の深さの15~25%であることが好ましい。 In embodiment 1, the thickness of the silicone layer SL is preferably 15 to 25% of the depth of the recess 34.

シリコーン層SLの厚みが大きくなると、底壁部35の表面粗さを低減しやすい一方、シール部材S1からの反力が増大し、金属部材30と他部材との結合が困難になる。上記の構成によれば、シール部材S1によるシール性を担保しつつ、シール部材S1からの反力を低減し、金属部材30と他部材とを容易に結合することができる。 Increasing the thickness of the silicone layer SL makes it easier to reduce the surface roughness of the bottom wall portion 35, but increases the reaction force from the sealing member S1, making it difficult to bond the metal member 30 to other members. With the above configuration, the sealing performance of the sealing member S1 is ensured while reducing the reaction force from the sealing member S1, making it easier to bond the metal member 30 to other members.

実施形態1の半導体製造装置70は、上記の金属部材30と、凹部34内に配されるシール部材S1と、金属部材30がシール部材S1を介して結合されるチャンバ底壁51を備えるチャンバ50と、を備える。 The semiconductor manufacturing apparatus 70 of embodiment 1 includes the above-described metal member 30, a seal member S1 disposed within the recess 34, and a chamber 50 including a chamber bottom wall 51 to which the metal member 30 is coupled via the seal member S1.

実施形態1の半導体製造装置70によれば、アーキングを抑制するとともに、シール部材S1によるシール性を担保することができる。 The semiconductor manufacturing apparatus 70 of embodiment 1 can suppress arcing and ensure the sealing performance of the sealing member S1.

[本開示の実施形態2の詳細]
本開示の実施形態2について、図5を参照しつつ説明する。実施形態2の半導体製造装置170は、チャンバ底壁51と金属部材30との間にさらに設置板40を備え、金属部材30は設置板40(他部材の一例)に結合されている。実施形態2のその他の構成については、実施形態1と同様に構成されている。以下、実施形態1と同一の部材には実施形態1で用いた符号を付し、実施形態1と同一の構成、作用効果については説明を省略する。
[Details of the Second Embodiment of the Present Disclosure]
A second embodiment of the present disclosure will be described with reference to FIG. 5 . A semiconductor manufacturing apparatus 170 of the second embodiment further includes a mounting plate 40 between a chamber bottom wall 51 and a metal member 30, and the metal member 30 is coupled to the mounting plate 40 (an example of another member). The other configurations of the second embodiment are similar to those of the first embodiment. Hereinafter, the same members as those of the first embodiment will be assigned the same reference numerals as those of the first embodiment, and a description of the same configurations, functions, and effects as those of the first embodiment will be omitted.

<設置板>
設置板40は、金属製であって、円盤状をなしている。設置板40は、金属部材30側に配される第5面40Aと、チャンバ底壁51側に配される第6面40Bと、を有する。第5面40Aは設置板40の上側に配され、第6面40Bは設置板40の下側に配されている。設置板40には、金属部材30と同様に端子孔42及びガス導入路43が形成されている。また、設置板40は、冷媒流路31に連通する冷媒導入路41を有する。
<Installation board>
The mounting plate 40 is made of metal and has a disk shape. The mounting plate 40 has a fifth surface 40A disposed on the metal member 30 side and a sixth surface 40B disposed on the chamber bottom wall 51 side. The fifth surface 40A is disposed on the upper side of the mounting plate 40, and the sixth surface 40B is disposed on the lower side of the mounting plate 40. Similar to the metal member 30, the mounting plate 40 has a terminal hole 42 and a gas introduction path 43 formed therein. The mounting plate 40 also has a coolant introduction path 41 that communicates with the coolant flow path 31.

設置板40には、第6面40Bから凹む凹部44が設けられている。詳細に図示しないものの、凹部44は金属部材30の凹部34と同様に構成されている。すなわち、図示を省略するが、凹部44は底壁部と一対の側壁部とを備え、底壁部、一対の側壁部、及び第6面40Aはアルマイト層ALを有する(図3参照)。そして、凹部44の底壁部のアルマイト層ALはシリコーン層SLに覆われている。凹部44の内部にシール部材S2が配された状態で、設置板40はボルト締結等によりチャンバ底壁51に結合されている。 The installation plate 40 has a recess 44 recessed from the sixth surface 40B. Although not shown in detail, the recess 44 is configured similarly to the recess 34 of the metal member 30. That is, although not shown, the recess 44 has a bottom wall and a pair of side walls, and the bottom wall, the pair of side walls, and the sixth surface 40A have an anodized aluminum layer AL (see Figure 3). The anodized aluminum layer AL on the bottom wall of the recess 44 is covered with a silicone layer SL. With a sealing member S2 disposed inside the recess 44, the installation plate 40 is joined to the chamber bottom wall 51 by bolting or the like.

本実施形態では、金属部材30の凹部34内に配されたシール部材S1は底壁部35と設置板40の第5面40Aとの間で圧縮される。底壁部35はシリコーン層SLを有するから、シリコーン層SLとシール部材S1とが密着することで、底壁部35とシール部材S1との間を流体が通過することを防止することができる。したがって、シール部材S1によるシール性を担保することができる。同様にして、設置板40の凹部44内に配されるシール部材S2は凹部44の底壁部のシリコーン層SLに密着するため、シール部材S2によるシール性を担保することができる。 In this embodiment, the sealing member S1 disposed within the recess 34 of the metal member 30 is compressed between the bottom wall portion 35 and the fifth surface 40A of the installation plate 40. Because the bottom wall portion 35 has a silicone layer SL, the silicone layer SL and the sealing member S1 come into close contact with each other, preventing fluid from passing between the bottom wall portion 35 and the sealing member S1. This ensures sealing performance by the sealing member S1. Similarly, the sealing member S2 disposed within the recess 44 of the installation plate 40 comes into close contact with the silicone layer SL on the bottom wall of the recess 44, ensuring sealing performance by the sealing member S2.

<実施形態2の効果>
実施形態2の半導体製造装置170は、金属部材30と、凹部34内に配されるシール部材S1と、金属部材30がシール部材S1を介して結合される設置板40と、を備える。
<Effects of the Second Embodiment>
The semiconductor manufacturing apparatus 170 of the second embodiment includes a metal member 30, a seal member S1 disposed in the recess 34, and a mounting plate 40 to which the metal member 30 is coupled via the seal member S1.

この半導体製造装置170によれば、アーキングを抑制するとともに、シール部材S1によるシール性を担保することができる。 This semiconductor manufacturing equipment 170 can suppress arcing and ensure the sealing performance of the sealing member S1.

[本開示の実施形態3の詳細]
本開示の実施形態3について、図6を参照しつつ説明する。実施形態3の半導体製造装置270の静電チャック210(保持装置の一例)は、セラミックス部材220と金属部材230との間が接合部によって接合されておらず、金属部材230はボルト締結等によりシール部材S3を介してセラミックス部材220(他部材の一例)に結合されている。詳細には、セラミックス部材220の外周に、ボルトB1が挿通される挿通孔228が形成されている。金属部材230の外周には、ボルトB1が締結される締結部237が設けられている。実施形態3のその他の構成については、実施形態1と同様に構成されている。以下、実施形態1と同一の部材には実施形態1で用いた符号を付し、実施形態1と同一の構成、作用効果については説明を省略する。
[Details of Embodiment 3 of the Present Disclosure]
A third embodiment of the present disclosure will be described with reference to FIG. 6 . In an electrostatic chuck 210 (an example of a holding device) of a semiconductor manufacturing apparatus 270 of the third embodiment, a ceramic member 220 and a metal member 230 are not joined by a joint, and the metal member 230 is coupled to the ceramic member 220 (an example of another member) via a seal member S3 by bolt fastening or the like. Specifically, an insertion hole 228 through which a bolt B1 is inserted is formed on the outer periphery of the ceramic member 220. A fastening portion 237 through which the bolt B1 is fastened is provided on the outer periphery of the metal member 230. The remaining configuration of the third embodiment is similar to that of the first embodiment. Hereinafter, the same components as those of the first embodiment will be designated by the same reference numerals as those used in the first embodiment, and a description of the same configurations, functions, and effects as those of the first embodiment will be omitted.

金属部材230は、セラミックス部材220に対向する第3面230A(対向面の一例)と、チャンバ底壁51側に配される第4面30Bと、を有する。金属部材230は、第3面230Aから凹む凹部234を有する。凹部234は、第4面30B側に設けられる凹部34と同様に構成されている。すなわち、図示を省略するが、凹部234は底壁部と一対の側壁部とを備え、底壁部、一対の側壁部、及び第3面230Aはアルマイト層ALを有する(図3参照)。そして、凹部234の底壁部のアルマイト層ALはシリコーン層SLに覆われている。 The metal member 230 has a third surface 230A (an example of an opposing surface) facing the ceramic member 220, and a fourth surface 30B disposed on the chamber bottom wall 51 side. The metal member 230 has a recess 234 recessed from the third surface 230A. The recess 234 is configured similarly to the recess 34 provided on the fourth surface 30B side. That is, although not shown, the recess 234 has a bottom wall and a pair of side walls, and the bottom wall, the pair of side walls, and the third surface 230A have an anodized aluminum layer AL (see Figure 3). The anodized aluminum layer AL on the bottom wall of the recess 234 is covered with a silicone layer SL.

本実施形態では、金属部材230の凹部234内に配されたシール部材S3は凹部234の底壁部とセラミックス部材220の第2面20Bとの間で圧縮される。凹部234の底壁部はシリコーン層SLを有するから、シリコーン層SLとシール部材S3とが密着することで、凹部234の底壁部とシール部材S3との間を流体が通過することを防止することができる。したがって、シール部材S3によるシール性を担保することができる。 In this embodiment, the sealing member S3 disposed within the recess 234 of the metal member 230 is compressed between the bottom wall of the recess 234 and the second surface 20B of the ceramic member 220. Because the bottom wall of the recess 234 has a silicone layer SL, the silicone layer SL and the sealing member S3 come into close contact with each other, preventing fluid from passing between the bottom wall of the recess 234 and the sealing member S3. This ensures the sealing performance of the sealing member S3.

<実施形態3の効果>
実施形態3の保持装置(静電チャック210)は、金属部材230と、凹部234内に配されるシール部材S3と、金属部材230がシール部材S3を介して結合されるセラミックス部材220と、を備える。
<Effects of the Third Embodiment>
The holding device (electrostatic chuck 210) of embodiment 3 includes a metal member 230, a seal member S3 disposed in the recess 234, and a ceramic member 220 to which the metal member 230 is joined via the seal member S3.

この保持装置によれば、アーキングを抑制するとともに、シール部材S3によるシール性を担保することができる。 This holding device suppresses arcing and ensures the sealing performance of the sealing member S3.

<他の実施形態>
(1)実施形態1の図3においては、底壁部35のアルマイト層ALの全体がシリコーン層SLによって覆われているが、シリコーン層は異常放電を抑制可能な程度に底壁部のアルマイト層を覆っていればよく、底壁部のアルマイト層の一部がシリコーン層に覆われていない構成であってもよい。
<Other Embodiments>
(1) In FIG. 3 of the first embodiment, the entire anodized aluminum layer AL of the bottom wall portion 35 is covered with the silicone layer SL. However, the silicone layer need only cover the anodized aluminum layer of the bottom wall portion to an extent that abnormal discharge can be suppressed, and a configuration in which only a portion of the anodized aluminum layer of the bottom wall portion is not covered by the silicone layer may also be adopted.

(2)実施形態1では金属部材30はシール部材S1を介してチャンバ底壁51に結合され、実施形態2では金属部材30はシール部材S1を介して設置板40に結合され、実施形態3では金属部材230はシール部材S3を介してセラミックス部材220に結合されたが、金属部材はシール部材を介して上記以外の他部材に結合されてもよい。 (2) In embodiment 1, the metal member 30 is coupled to the chamber bottom wall 51 via the sealing member S1, in embodiment 2 the metal member 30 is coupled to the installation plate 40 via the sealing member S1, and in embodiment 3 the metal member 230 is coupled to the ceramic member 220 via the sealing member S3, but the metal member may also be coupled to a member other than those described above via a sealing member.

(3)実施形態1では凹部34の断面形状は矩形状であったが、凹部の形状は蟻溝形状でもよい。 (3) In embodiment 1, the cross-sectional shape of the recess 34 was rectangular, but the recess may also be dovetail-shaped.

10,210…静電チャック(保持装置)
20,220…セラミックス部材 20A…第1面 20B…第2面 21…絶縁体 22…ガス流路 23…噴出口 24…端子 25…接続配線 26…接合部 27…チャック電極 228…挿通孔
30,230…金属部材 30A,230A…第3面 30B…第4面 31…冷媒流路 32…端子孔 33…ガス導入路 34,234…凹部 35…底壁部 36…側壁部 237…締結部
40…設置板 40A…第5面 40B…第6面 41…冷媒導入路 42…端子孔 43…ガス導入路 44…凹部
50…チャンバ 51…チャンバ底壁 52…貫通孔 53…内空間
60…外部装置 61…真空ポンプ 62…ガス供給装置 63…冷媒循環装置 64…電源
70,170,270…半導体製造装置
AL…アルマイト層(バリア層) B1…ボルト S1,S2,S3…シール部材 SL…シリコーン層 W…ウェハ
10, 210...Electrostatic chuck (holding device)
DESCRIPTION OF SYMBOLS 20, 220...Ceramic member 20A...First surface 20B...Second surface 21...Insulator 22...Gas flow path 23...Outlet 24...Terminal 25...Connection wiring 26...Joint 27...Chuck electrode 228...Insertion hole 30, 230...Metal member 30A, 230A...Third surface 30B...Fourth surface 31...Coolant flow path 32...Terminal hole 33...Gas introduction path 34, 234...Recess 35...Bottom wall 36...Side wall 237...Fastening portion 40...Installation plate 40A...Fifth surface 40B...Sixth surface 41...Coolant introduction path 42...Terminal hole 43...Gas introduction path 44...Recess 50...Chamber 51...Chamber bottom wall 52...Through hole 53...Inner space 60...External device 61...Vacuum pump 62...Gas supply device 63...Refrigerant circulation device 64...Power supply 70, 170, 270...Semiconductor manufacturing device AL...Alumite layer (barrier layer) B1...Bolt S1, S2, S3...Sealing member SL...Silicone layer W...Wafer

Claims (7)

セラミックス部材と、金属部材と、前記セラミックス部材と前記金属部材との間に配置される接合部と、を備え、ウェハを静電引力により吸着保持する保持装置であって、
前記金属部材は、シール部材を介して他部材に結合され、
前記金属部材は、前記他部材に対向する対向面と、前記対向面から凹み、内部に前記シール部材が配置される凹部と、を備え、
前記凹部は、底壁部と、前記底壁部の両側縁と前記対向面とを接続する一対の側壁部と、を備え、
前記対向面、前記底壁部、及び前記一対の側壁部は、バリア層を有し、
前記底壁部は、前記底壁部の前記バリア層上に、シリコーン層を備える、保持装置
A holding device that adsorbs and holds a wafer by electrostatic attraction, the holding device comprising: a ceramic member; a metal member; and a joint portion disposed between the ceramic member and the metal member,
the metal member is connected to another member via a sealing member,
the metal member includes an opposing surface facing the other member, and a recess recessed from the opposing surface and having the seal member disposed therein;
the recess includes a bottom wall portion and a pair of side wall portions connecting both side edges of the bottom wall portion to the opposing surface,
the opposing surface, the bottom wall portion, and the pair of side wall portions have a barrier layer;
The bottom wall comprises a silicone layer on the barrier layer of the bottom wall.
前記シリコーン層の表面の最大高さRzは、60μm以下である、請求項1に記載の保持装置 The holding device according to claim 1 , wherein the maximum height Rz of the surface of the silicone layer is 60 μm or less. 前記シリコーン層の硬さは、ショアA硬度で10以上、60以下である、請求項1に記載の保持装置 The retaining device according to claim 1 , wherein the silicone layer has a hardness of 10 or more and 60 or less in Shore A hardness. 前記シリコーン層の厚みは、前記凹部の深さの15~25%である、請求項1に記載の保持装置 The retaining device according to claim 1 , wherein the thickness of the silicone layer is 15 to 25% of the depth of the recess. 請求項1から請求項4のいずれか一項に記載の保持装置と、
前記凹部内に配されるシール部材と、
前記金属部材が前記シール部材を介して結合されるチャンバ底壁を備えるチャンバと、を備える、半導体製造装置。
A holding device according to any one of claims 1 to 4;
a sealing member disposed within the recess;
a chamber having a chamber bottom wall to which the metal member is joined via the seal member.
請求項1から請求項4のいずれか一項に記載の保持装置と、
前記凹部内に配されるシール部材と、
前記金属部材が前記シール部材を介して結合される設置板と、を備える、半導体製造装置。
A holding device according to any one of claims 1 to 4;
a sealing member disposed within the recess;
a mounting plate to which the metal member is joined via the sealing member.
請求項1から請求項4のいずれか一項に記載の保持装置であって
前記凹部内に配されるシール部材と、
前記金属部材が前記シール部材を介して結合されるセラミックス部材と、を備える、保持装置。
A holding device according to any one of claims 1 to 4,
a sealing member disposed within the recess;
a ceramic member to which the metal member is joined via the seal member.
JP2022068946A 2022-04-19 2022-04-19 Semiconductor manufacturing equipment and holding equipment Active JP7747580B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022068946A JP7747580B2 (en) 2022-04-19 2022-04-19 Semiconductor manufacturing equipment and holding equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022068946A JP7747580B2 (en) 2022-04-19 2022-04-19 Semiconductor manufacturing equipment and holding equipment

Publications (2)

Publication Number Publication Date
JP2023158901A JP2023158901A (en) 2023-10-31
JP7747580B2 true JP7747580B2 (en) 2025-10-01

Family

ID=88513955

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022068946A Active JP7747580B2 (en) 2022-04-19 2022-04-19 Semiconductor manufacturing equipment and holding equipment

Country Status (1)

Country Link
JP (1) JP7747580B2 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001102436A (en) 1999-05-07 2001-04-13 Applied Materials Inc Electrostatic chuck and method of manufacturing the same
JP2007250918A (en) 2006-03-17 2007-09-27 Mitsubishi Electric Corp Directly cooled power semiconductor device
JP2018120925A (en) 2017-01-24 2018-08-02 東京エレクトロン株式会社 How to process a workpiece
JP2020013993A (en) 2018-07-17 2020-01-23 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated Ceramic hybrid insulation plate
JP2020088317A (en) 2018-11-30 2020-06-04 東京エレクトロン株式会社 Showerhead and gas processing device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001102436A (en) 1999-05-07 2001-04-13 Applied Materials Inc Electrostatic chuck and method of manufacturing the same
JP2007250918A (en) 2006-03-17 2007-09-27 Mitsubishi Electric Corp Directly cooled power semiconductor device
JP2018120925A (en) 2017-01-24 2018-08-02 東京エレクトロン株式会社 How to process a workpiece
JP2020013993A (en) 2018-07-17 2020-01-23 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated Ceramic hybrid insulation plate
JP2020088317A (en) 2018-11-30 2020-06-04 東京エレクトロン株式会社 Showerhead and gas processing device

Also Published As

Publication number Publication date
JP2023158901A (en) 2023-10-31

Similar Documents

Publication Publication Date Title
KR101826987B1 (en) Substrate mounting table of substrate processing apparatus
JP7472393B2 (en) Retaining device
KR100861261B1 (en) Heat transfer structure and substrate processing apparatus
TW201933529A (en) Electrostatic chuck assembly for high temperature processes
KR20110049867A (en) Electrostatic chuck assembly
KR102688371B1 (en) Member for semiconductor manufacturing apparatus
TW201637123A (en) Ceramic electrostatic chuck bonded to a metal substrate with a high temperature polymer cement
JP7514817B2 (en) Semiconductor manufacturing equipment parts
CN116344428B (en) Components for semiconductor manufacturing equipment
WO2023153021A1 (en) Member for semiconductor manufacturing device
KR20220167830A (en) Focus Ring and plasma device including the same
KR20220117139A (en) Substrate heating device, substrate heating method, and method of manufacturing substrate heater
US12205802B2 (en) Substrate processing apparatus and method of fabricating same
US12494351B2 (en) Plasma processing apparatus, method for manufacturing upper electrode assembly, and method for reproducing upper electrode assembly
US20250349590A1 (en) Fabrication of substrate support devices using inorganic dielectric bonding
JP7747580B2 (en) Semiconductor manufacturing equipment and holding equipment
JP7713376B2 (en) Substrate support and substrate processing apparatus
KR20060094912A (en) Electrostatic chuck and vacuum processing apparatus having the same
TW202509998A (en) Pressure seal method and apparatus
US20230197500A1 (en) Wafer placement table
KR102363647B1 (en) Base plate structure, method of manufacturing thereof, and substrate fixing device
CN121753542A (en) Components for semiconductor manufacturing equipment
JP7742945B1 (en) Susceptor
CN121753530A (en) Component for semiconductor manufacturing device
CN120322857A (en) Components for semiconductor manufacturing equipment

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20250527

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20250530

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20250728

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20250904

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250918

R150 Certificate of patent or registration of utility model

Ref document number: 7747580

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150