Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7748901B2 - 半導体装置、及びその製造方法 - Google Patents
[go: Go Back, main page]

JP7748901B2 - 半導体装置、及びその製造方法 - Google Patents

半導体装置、及びその製造方法

Info

Publication number
JP7748901B2
JP7748901B2 JP2022047309A JP2022047309A JP7748901B2 JP 7748901 B2 JP7748901 B2 JP 7748901B2 JP 2022047309 A JP2022047309 A JP 2022047309A JP 2022047309 A JP2022047309 A JP 2022047309A JP 7748901 B2 JP7748901 B2 JP 7748901B2
Authority
JP
Japan
Prior art keywords
main surface
trench
semiconductor substrate
semiconductor device
length
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022047309A
Other languages
English (en)
Other versions
JP2023141145A (ja
Inventor
泰明 早見
俊治 丸井
威 倪
啓一郎 沼倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renault SAS
Original Assignee
Renault SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renault SAS filed Critical Renault SAS
Priority to JP2022047309A priority Critical patent/JP7748901B2/ja
Publication of JP2023141145A publication Critical patent/JP2023141145A/ja
Application granted granted Critical
Publication of JP7748901B2 publication Critical patent/JP7748901B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Weting (AREA)

Description

本発明は、半導体装置、及びその製造方法に関する。
半導体基板の溝内部にコンデンサを形成した半導体コンデンサが知られている。半導体コンデンサは、半導体基板の表面に溝を形成した後、溝の内部に絶縁膜を成膜し、さらに、溝を導電材料で充填することで形成される。
特表2002-503395号公報
しかしながら、従来の半導体コンデンサでは、コンデンサの容量を大きくするためには、溝の深さを深くする必要がある。
本発明の実施形態は、半導体基板を貫通する深い溝を有する半導体装置、及びその製造方法を提供することである。
本発明の一態様に係る半導体装置は、第1主面と第1主面と対向する第2主面を有する半導体基板と、第1主面の平面視において、第2主面まで貫通する溝と、溝の内部に配置され、半導体基板上に接する絶縁膜と、溝の内部に配置され、絶縁膜上に接する誘電膜と、半導体基板及び誘電膜と電気的に接続する電極とを備える。溝は、第1方向に溝の長手方向があり、第1方向と直交する第2方向に溝の短手方向があり、第1方向及び第2方向と直交し、半導体基板に垂直方向を第3方向とし、第1方向と第3方向との平面、及び第2方向と第3方向との平面である溝の側面が(111)面を備える。
本発明の実施形態によれば、半導体基板を貫通する深い溝を有する半導体装置、及びその製造方法を提供することができる。
図1は、第1実施形態に係る半導体装置における半導体基板面に対する溝の配置を示す上面図である。 図2Aは、第1実施形態に係る半導体装置の要部の拡大図である。 図2Bは、図2AのA1―A1線に沿う断面図である。 図3Aは、第1実施形態に係る半導体装置の製造方法を説明するための断面図である(その1)。 図3Bは、第1実施形態に係る半導体装置の製造方法を説明するための断面図である(その2)。 図3Cは、第1実施形態に係る半導体装置の製造方法を説明するための断面図である(その3)。 図3Dは、第1実施形態に係る半導体装置の製造方法を説明するための断面図である(その4)。 図4は、溝の形成に係る斜面(111)面の長さとエッチングの深さの関係を説明するための断面図である。 図5Aは、第1実施形態の変形例に係る半導体装置の要部の拡大図である。 図5Bは、図5AのA2―A2線に沿う断面図である。 図5Cは、第1実施形態の変形例に係る半導体装置の表面と裏面とのマスクパターンを説明するためのマスクパターン比較図である。 図6Aは、図6Aは、第1実施形態の変形例に係る半導体装置の製造方法を説明するための断面図である(その1)。 図6Bは、図6Bは、第1実施形態の変形例に係る半導体装置の製造方法を説明するための断面図である(その2)。 図6Cは、図6Cは、第1実施形態の変形例に係る半導体装置の製造方法を説明するための断面図である(その3)。 図7Aは、第2実施形態に係る半導体装置の要部の拡大図である。 図7Bは、図7AのA3―A3線に沿う断面図である。 図7Cは、第2実施形態に係る半導体装置の第1主面と第2主面とのマスクパターンを説明するためのマスクパターン比較図である。 図8Aは、図8Aは、第2実施形態に係る半導体装置の製造方法を説明するための断面図である(その1)。 図8Bは、図8Bは、第2実施形態に係る半導体装置の製造方法を説明するための断面図である(その2)。 図8Cは、図8Cは、第2実施形態に係る半導体装置の製造方法を説明するための断面図である(その3)。 図9Aは、第3実施形態に係る半導体装置の要部の拡大図である。 図9Bは、図9AのA4―A4線に沿う断面図である。 図9Cは、第3実施形態に係る半導体装置の第1主面と第2主面とのマスクパターンを説明するためのマスクパターン比較図である。 図10Aは、第4実施形態に係る半導体装置の要部の拡大図である。 図10Bは、図10AのA5―A5線に沿う断面図である。 図10Cは、第4実施形態に係る半導体装置の第1主面と第2主面とのマスクパターンを説明するためのマスクパターン比較図である。 図11Aは、ウェットエッチングによる溝の形成に係る製造方法を説明するための断面図である(その1)。 図11Bは、ウェットエッチングによる溝の形成に係る製造方法を説明するための断面図である(その2)。 図11Cは、ウェットエッチングによる溝の形成に係る製造方法を説明するための断面図である(その3)。 図11Dは、ウェットエッチングによる溝の形成に係る製造方法を説明するための断面図である(その4)。 図11Eは、ウェットエッチングによる溝の形成に係る製造方法を説明するための断面図である(その5)。 図12Aは、別のウェットエッチングによる溝の形成に係る製造方法を説明するための断面図である(その1)。 図12Bは、別のウェットエッチングによる溝の形成に係る製造方法を説明するための断面図である(その2)。 図12Cは、別のウェットエッチングによる溝の形成に係る製造方法を説明するための断面図である(その3)。 図13は、複数の溝を用いた場合の半導体装置の要部の拡大図である。 図14Aは、実施形態に係る半導体装置が含む半導体キャパシタの断面図である(その1)。 図14Bは、実施形態に係る半導体装置が含む半導体キャパシタの断面図である(その2)。
以下に、図面を参照して実施形態を説明する。図面の記載において同一部分には同一符号を付して説明を省略する。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率などは現実のものとは異なる部分を含んでいる。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれている。
(第1実施形態)
図1は、第1実施形態に係る半導体装置10における半導体基板1の半導体基板面に対する溝2の配置を示す上面図である。図2Aは、半導体装置10の要部Pの拡大図である。図2Bは、図2AのA1―A1線に沿う断面図である。以下、図1、図2A及び図2Bを参照して、第1実施形態に係る半導体装置10の構成を説明する。尚、以下の説明では、直交座標系の一例であるXYZ座標系を用いる。すなわち、半導体基板1の表面と平行な平面をXY平面とし、XY平面と直交する方向をZ軸とする。また、X軸とY軸は、XY平面内における直交する2方向とする。なお、以下においては、説明の便宜上、Z軸の正の方向側(第1主面1a側)を図面の上側、Z軸の負の方向側(第2主面1c側)を図面の下側とする上下関係を用いて説明するが、これは普遍的な上下関係を表すものではない。
半導体装置10は、図1及び2Aに示すように、半導体基板1と、溝2を備える。以下の説明において、溝2は、トレンチ2とも称する。
半導体基板1は、図1に示すように、第1主面1aと第1主面1aと対向する第2主面1cを有する。また、半導体基板1は、オリエンテーション・フラット(以下、オリフラと称する。)を示すオリフラ面1bを有する。具体的には、第1主面1a及び第2主面1cは、例えば、半導体基板1が(110)面であってもよい。また、オリフラ面1bは、例えば、第1主面1a及び第2主面1cの(110)面と垂直となる<100>面であってもよい。
半導体基板1は、例えば、結晶構造がダイヤモンド構造を有する。具体的には、半導体基板1には、例えば、シリコン基板1を備える。また、半導体基板1の厚さtは、例えば、625~665μm程度である。
トレンチ2は、図2A及び図2Bに示すように、第1主面1aの平面視において、第2主面1cまで貫通して形成する。トレンチ2は、第1主面1aにおいて、長手方向の一端Laと長手方向と直交する短手方向の他端Waを有する。図示はしないが、トレンチ2は、第2主面1cにおいて、長手方向の一端Lbと長手方向と直交する短手方向の他端Wbを有する。以下の説明において、トレンチ2の長手方向の一端La、Lbをトレンチ2の長さLa、Lb、トレンチ2の短手方向の他端Wa、Wbをトレンチ2の幅Wa、Wbとも称する。また、トレンチ2の第1主面1a側の開口部をトレンチ2の上部2a、トレンチ2の第2主面1c側の開口部をトレンチ2の下部2cとも称する。なお、トレンチ2の長手方向を第1方向、トレンチ2の短手方向を第2方向、トレンチ2の長手方向及び短手方向と直交する方向(深さ方向)を第3方向とも称する。
トレンチ2は、図2Aに示すように、平面視において、半導体基板1の(111)面とトレンチ2の長さLaとが平行して配置される。また、トレンチ2は、図2Aに示すように、平面視において、半導体基板1の(111)面とトレンチ2の幅Waとが垂直して配置される。具体的には、第1主面1a及び第2主面1cの(110)面において、オリフラの<100>面に対して、35.3°の角度θ1を有する面が(111)面である。すなわち、図2Aに示す(100)面に対して、θ1の角度を有する面が(111)面である。
トレンチ2は、図2Bに示すように、半導体基板1の第1主面1a及び第2主面1cに対して、垂直に貫通している。第1方向と第3方向との平面であるトレンチ2の長さLa側の側面2b1は、例えば、(111)面を備える。また、第2方向と第3方向との平面であるトレンチ2の幅Wa側の側面2b2は、例えば、(111)面を備える。なお、トレンチ2の長さLa、Lbと、半導体基板1の厚さtとの相関関係については、例えば、図4の説明において詳述する。
以下に、図面を参照して、第1実施形態に係る半導体装置10の製造方法を説明する。なお、以下に述べる半導体装置10の製造方法は、ウェットエッチングによる半導体基板1へのトレンチ2形成の一例であり、これ以外の種々の製造方法により実現可能である。なお、トレンチ2を形成する際のマスク工程は、例えば、図11A~図12Cの説明において詳述する。
先ず、図3Aに示すように、半導体基板1を用意する。
次に、図2A及び図3Bに示すように、トレンチ2の長さ方向と半導体基板1の(111)面とを合わし、半導体基板1の第1主面1a及び第2主面1cのトレンチ2の領域に対して、両面から異方性エッチング処理をする。具体的には、半導体基板1にウェットエッチングに用いるエッチング液は、アルカリ水溶液である。アルカリ水溶液の一例として、水酸化カリウム(以下、KOHとも称する。)、水酸化テトラメチルアンモニウム(以下、TMAHとも称する。)などが挙げられる。アルカリ水溶液でエッチングする場合には、ウェットエッチングは、異方性となる。すなわち、第1主面1a及び第2主面1cの厚さ方向において、半導体基板1は、図示しないが、トレンチ2の長さLa、Lbの一端側では垂直にエッチングされる。また、半導体基板1は、トレンチ2の幅Wa、Wbの他端側では、図3Bに示すように、異方性エッチングにより半導体基板1の(111)面が露出し、斜面2d1、2d2が形成される。さらに、半導体基板1の第1主面1a及び第2主面1cがエッチングされることでトレンチ2の中央部2e1、2e2が形成される。以下の説明において、半導体基板1の第1主面1a及び第2主面1cがエッチングによって、形成されるトレンチ2の底面をトレンチ2の中央部2e1、2e2と称する。
次に、図3Cに示すように、トレンチ2の中央部2e1、2e2に対して、異方性エッチング処理をする。具体的には、第1主面1a及び第2主面1cの厚さ方向において、さらにウェットエッチングをして、トレンチ2の中央部2e1、2e2を完全にエッチングし貫通する。ここで、半導体基板1の第1主面1a及び第2主面1cに対して垂直にトレンチ2を形成するには、両面からウェットエッチングされたトレンチ2同士がトレンチ2の中央部2e1、2e2で貫通する必要がある。以下の説明において、貫通するためのトレンチ2の中央部2e1、2e2のことを、きっかけの貫通部とも称する。なお、このきっかけの貫通部については、例えば、図4の説明において詳述する。
次に、図3Dに示すように、トレンチ2の斜面2d1、2d2に対して、異方性エッチング処理をする。具体的には、半導体基板1の斜面2d1、2d2において、半導体基板1の斜面2d1、2d2の先端部からトレンチ2の幅Wa、Wbの他端まで、半導体基板1の平面方向にウェットエッチングされる。きっかけの貫通部の貫通後、斜面2d1、2d2において、半導体基板1の平面方向にエッチングが進む。最終的には、トレンチ2の幅Wa、Wbの他端の側面が(111)面である半導体基板1の第1主面1a及び第2主面1cに対して、垂直なトレンチ2が形成される。
以上に説明したように、半導体基板1の第1主面1a及び第2主面1cのトレンチ2の領域に対して、トレンチ2の長さ方向と半導体基板1の(111)面とを平行または垂直に合わし、ウェットエッチングを用いて、異方性エッチングで形成することにより、トレンチ2を形成することができる。
次に、両面からウェットエッチングを用いて異方性エッチング処理により、きっかけの貫通部を形成するための条件について、図4を参照して説明する。
半導体基板1の第1主面1a及び第2主面1cにおいて、例えば、ウェットエッチングによってエッチングされるトレンチ2の長さがそれぞれLa、Lb、トレンチ2の深さがそれぞれDa、Dbの場合の一例を図4に示す。ここで、第1主面1a及び第2主面1cのトレンチ2の幅の他端に形成される斜面の長さをLae、Lbeとし、「きっかけの貫通部」の長さをLtとする。また、トレンチ2の深さがそれぞれDa、Dbの合計が半導体基板1の厚さtとする。これらの関係は、次式(1)、(2)、及び(3)となる。
La=2Lae+Lt (1)
Lb=2Lbe+Lt (2)
Da+Db=t (3)
半導体基板1は、結晶構造から、ウェットエッチングにより形成される斜面((111)面)の長さと、エッチングの深さの関係は、次式(4)、(5)である。
Lae=√2Da (4)
Lbe=√2Db (5)
上記の関係から、第1主面1a及び第2主面1cのトレンチ2の長さLa、Lbの合計は、上記の式(1)~(5)により、式(6)となる。
La+Lb=2√2t+2Lt (6)
したがって、きっかけの貫通部の長さLtは、次式(7)となる。
Lt=(La+Lb)/2-√2t (7)
式(7)より、きっかけの貫通部が形成されるには、きっかけの貫通部の長さLt>0となる必要がある。そのため、きっかけの貫通部の長さLt>0を考慮すると、式(7)は、次式(8)となる。
Lt=(La+Lb)/2-√2t>0 (8)
また、式(8)から、トレンチ2の長さLa、Lbの合計は、次式(9)で表される。
La+Lb>2√2t (9)
つまり、第1主面1aの第1方向であるトレンチ2の長さLaと、第2主面1cの第1方向であるトレンチ2の長さLbとの合計が、半導体基板1の厚さtの2√2倍以上となれば、きっかけの貫通部が形成される。
なお、図2Bのように、第1主面1a及び第2主面1cのトレンチ2の長さLa、Lbが等しい場合(La=Lb=L)、式(9)は、次式(10)となり、トレンチ2の長さLa、Lbが等しい場合のトレンチ2の長さLは、次式(11)となる。
La+Lb=2L>2√2t (10)
L>√2t (11)
式(10)、(11)により、トレンチ2の長さLが半導体基板1の厚さtの√2倍以上となれば、きっかけの貫通部が形成され、第1主面1a及び第2主面1cに対して、垂直なトレンチ2が形成される。すなわち、第1主面及び第2主面のトレンチ2またはトレンチ2のマスクパターンの長さは、等しく、それぞれのトレンチ2またはトレンチ2のマスクパターンの長さは、半導体基板1の厚さtの√2倍以上である。
(第1実施形態の変形例)
図5A~図6Cを参照して第1実施形態の変形例に係る半導体装置10の構成を説明する。第1実施形態の変形例に係る半導体装置10は、図5Aに示すように、トレンチの一例であるトレンチ2Aの長さLa2、トレンチ2Aの幅Wa2が、第1実施形態のトレンチ2の長さLa、トレンチ2の幅Waと異なる。図示しないが、同様に、トレンチ2Aの長さLb2、トレンチ2Aの幅Wb2が、第1実施形態のトレンチ2の長さLb、トレンチ2の幅Waと異なる。第1実施形態と重複する構成については、符号を引用してその説明は省略する。以下、相違点を中心に説明する。
図5B及び図5Cに示すように、第1主面1aにおける第1方向であるトレンチ2Aのマスクパターンの長さLaM2は、第2主面1cにおける第1方向であるトレンチ2Aのマスクパターンの長さLbM2よりも短い。同様に、図5Cに示すように、第1主面1aにおける第2方向であるトレンチ2のマスクパターンの幅WaM2は、第2主面1cにおける第2方向であるトレンチ2のマスクパターンの幅WbM2よりも小さい。すなわち、第1主面1aにおける第1方向であるトレンチ2Aのマスクパターンの長さLaM2と、第2主面1cにおける第1方向であるトレンチ2Aのマスクパターンの長さLbM2との合計が、半導体基板1の厚さtの2√2倍以上となれば、きっかけの貫通部が形成され、第1主面1a及び第2主面1cに対し、垂直なトレンチ2Aが形成される。また、トレンチ2Aの長さは、マスクパターンの長さLaM2とマスクパターンの長さLbM2のうち、マスクパターンの長さの長い方になる。
以下に、図面を参照して、第1実施形態の変形例に係る半導体装置10の製造方法を説明する。
先ず、図5Cに示すように、トレンチ2Aの長さ方向と半導体基板1の(111)面とを平行または垂直に合わし、半導体基板1の第1主面1a及び第2主面1cのトレンチ2Aの領域に対して、両面から異方性エッチング処理をする。第1主面1a及び第2主面1cの厚さ方向において、半導体基板1は、図示しないが、トレンチ2Aの長さLa2、Lb2の一端側では垂直にエッチングされる。また、半導体基板1は、トレンチ2Aの幅Wa、Wbの他端側では、図6Aに示すように、異方性エッチングにより半導体基板1の(111)面が露出し、斜面2d1、2d2が形成される。さらに、半導体基板1の第1主面1a及び第2主面1cが異方性エッチングされることでトレンチ2Aの中央部2e1、2e2が形成される。
次に、図6Bに示すように、トレンチ2Aの中央部2e1、2e2に対して、異方性エッチング処理をする。具体的には、第1主面1a及び第2主面1cの厚さ方向において、さらにウェットエッチングをして、トレンチ2Aの中央部2e1、2e2を完全にエッチングし貫通する。
次に、図6Cに示すように、トレンチ2Aの斜面2d1、2d2に対して、異方性エッチング処理をする。具体的には、半導体基板1の斜面2d1、2d2において、半導体基板1の斜面2d1、2d2の先端部からトレンチ2Aの幅Wa2の他端まで、半導体基板1の平面方向にウェットエッチングされる。つまり、きっかけの貫通部の貫通後、斜面2d1、2d2において、半導体基板1の平面方向にエッチングが進む。最終的には、トレンチ2Aの幅Wa2の他端の側面が(111)面である半導体基板1の第1主面1a及び第2主面1cに対して、垂直なトレンチ2Aが形成される。すなわち、図5A~図6Cに示すように、第1主面1aにおけるトレンチ2Aのマスクパターンの長さLaM2であっても、形成されるトレンチ2Aの長さLa2は、トレンチ2Aのマスクパターンの長さLbM2と略等しくなる。図示しないが、同様に、第1主面1aにおけるトレンチ2Aのマスクパターンの幅WaM2であっても、形成されるトレンチ2Aの幅Wa2は、トレンチ2Aのマスクパターンの幅WbM2と略等しくなる。
以上に説明したように、第1実施形態の変形例における半導体基板1の第1主面1a及び第2主面1cのトレンチ2Aの領域に対して、トレンチ2Aの長さ方向と半導体基板1の(111)面とを合わし、ウェットエッチングを用いて、異方性エッチングで形成することにより、トレンチ2Aを形成することができる。
また、第1主面1aにおけるトレンチ2Aのマスクパターンの長さ及び幅と、第2主面1cにおけるトレンチ2Aのマスクパターンの長さ及び幅とがズレていても、きっかけの貫通部が形成され、異方性エッチングにより貫通することで、トレンチ2Aを形成することができる。
(第2実施形態)
図7A~図8Cを参照して第2実施形態に係る半導体装置10の構成を説明する。第2実施形態に係る半導体装置10は、図7Aに示すように、トレンチの一例であるトレンチ2Bの長さLa3、トレンチ2Bの幅Wa3が、第1実施形態のトレンチ2の長さLa、トレンチ2の幅Waと略等しい。また、図示しないが、同様に、トレンチ2Bの長さLb3、トレンチ2Bの幅Wb3が、第1実施形態のトレンチ2の長さLb、トレンチ2の幅Waと略等しい。第1実施形態との違いは、トレンチ2B形成時のマスクパターンである。第1実施形態と重複する構成については、符号を引用してその説明は省略する。以下、相違点を中心に説明する。
図7B及び図7Cに示すように、第1主面1aにおける第1方向であるトレンチ2Bのマスクパターンの長さLaM3は、第2主面1cにおける第1方向であるトレンチ2Bのマスクパターンの長さLbM3よりも長い。また、図7Cに示すように、第1主面1aにおける第2方向であるトレンチ2Bのマスクパターンの幅WaM3は、第2主面1cにおける第2方向であるトレンチ2Bのマスクパターンの幅WbM3と略等しい。すなわち、第1主面1aにおける第1方向であるトレンチ2Bのマスクパターンの長さLaM3と、第2主面1cにおける第1方向であるトレンチ2Bのマスクパターンの長さLbM3との合計が、半導体基板1の厚さtの2√2倍以上となれば、きっかけの貫通部が形成され、第1主面1a及び第2主面1cに対し、垂直なトレンチ2Bが形成される。また、トレンチ2Bの長さは、マスクパターンの長さLaM3とマスクパターンの長さLbM3のうち、マスクパターンの長さの長い方になる。
以下に、図面を参照して、第2実施形態に係る半導体装置10の製造方法を説明する。
先ず、図7Cに示すように、トレンチ2Bの長さ方向と半導体基板1の(111)面とを平行または垂直に合わし、半導体基板1の第1主面1a及び第2主面1cのトレンチ2Bの領域に対して、両面から異方性エッチング処理をする。第1主面1a及び第2主面1cの厚さ方向において、半導体基板1は、図示しないが、トレンチ2Bの長さLa2、Lb2の一端側では垂直にエッチングされる。また、半導体基板1は、トレンチ2Bの幅Wa、Wbの他端側では、図8Aに示すように、異方性エッチングにより半導体基板1の(111)面が露出し、斜面2d1、2d2が形成される。さらに、半導体基板1の第1主面1a及び第2主面1cが異方性エッチングされることでトレンチ2Bの中央部2e1、2e2が形成される。
次に、図8Bに示すように、トレンチ2Bの中央部2e1、2e2に対して、異方性エッチング処理をする。具体的には、第1主面1a及び第2主面1cの厚さ方向において、さらにウェットエッチングをして、トレンチ2Bの中央部2e1、2e2を完全にエッチングし貫通する。
次に、図8Cに示すように、トレンチ2Bの斜面2d1、2d2に対して、異方性エッチング処理をする。具体的には、半導体基板1の斜面2d1、2d2において、半導体基板1の斜面2d1、2d2の先端部からトレンチ2Bの幅Wa2の他端まで、半導体基板1の平面方向にウェットエッチングされる。つまり、きっかけの貫通部の貫通後、斜面2d1、2d2において、半導体基板1の平面方向にエッチングが進む。最終的には、トレンチ2Bの幅Wa2の他端の側面が(111)面である半導体基板1の第1主面1a及び第2主面1cに対して、垂直なトレンチ2Bが形成される。すなわち、図7A~図8Cに示すように、第2主面1cにおけるトレンチ2Bのマスクパターンの長さLbM3であっても、形成されるトレンチ2Bの長さLa3、Lb3は、トレンチ2Aのマスクパターンの長さLaM3と略等しくなる。
以上に説明したように、第2実施形態における半導体基板1の第1主面1a及び第2主面1cのトレンチ2Bの領域に対して、トレンチ2Bの長さ方向と半導体基板1の(111)面とを合わし、ウェットエッチングを用いて、異方性エッチングで形成することにより、トレンチ2Bを形成することができる。
また、第1主面1aにおけるトレンチ2Bのマスクパターンの長さ及び幅と、第2主面1cにおけるトレンチ2Bのマスクパターンの長さ及び幅とがズレていても、きっかけの貫通部が形成され、異方性エッチングにより貫通することで、トレンチ2Bを形成することができる。
さらに、所望のトレンチの長さを形成する場合、第1主面1aにおけるトレンチ2Bのマスクパターンの長さ及び幅を基準とし、第2主面1cにおけるトレンチ2Bのマスクパターンの長さ及び幅を第1主面1aにおけるトレンチ2Bのマスクパターンの長さ及び幅より短くすることで、所望のトレンチの長さを形成することができる。
(第3実施形態)
図9A~図9Cを参照して第2実施形態に係る半導体装置10の構成を説明する。第3実施形態に係る半導体装置10は、図9Aに示すように、トレンチの一例であるトレンチ2Cの長さLa4、トレンチ2Cの幅Wa4が、第1実施形態のトレンチ2の長さLa、トレンチ2の幅Waと略等しい。また、図示しないが、同様に、トレンチ2Cの長さLb4、トレンチ2Cの幅Wb4が、第1実施形態のトレンチ2の長さLb、トレンチ2の幅Waと略等しい。第1実施形態との違いは、トレンチ2C形成時のマスクパターンである。第1実施形態と重複する構成については、符号を引用してその説明は省略する。以下、相違点を中心に説明する。
図9B及び図9Cに示すように、第1主面1aにおける第1方向であるトレンチ2Cのマスクパターンの長さLaM4は、第2主面1cにおける第1方向であるトレンチ2Cのマスクパターンの長さLbM4と略等しい。また、第1主面1aにおける第2方向であるトレンチ2Cのマスクパターンの幅WaM4は、第2主面1cにおける第2方向であるトレンチ2Cのマスクパターンの幅WbM4より大きい。すなわち、第1主面1a及び第2主面1cの第1方向であるトレンチ2Cのマスクパターンの長さLaM4、LbM4は等しく、それぞれの第1方向であるトレンチ2Cのマスクパターンの長さLaM4、LbM4は、半導体基板1の厚さtの√2倍以上となれば、きっかけの貫通部が形成され、第1主面1a及び第2主面1cに対し、垂直なトレンチ2Cが形成される。また、トレンチ2Cの幅は、マスクパターンの幅WaM4とマスクパターンの幅WbM4のうち、マスクパターンの幅の大きい方になる。なお、製造方法については、断面図の説明が第1実施形態と同じため省略する。
以上に説明したように、第3実施形態における半導体基板1の第1主面1a及び第2主面1cのトレンチ2Cの領域に対して、トレンチ2Cの長さ方向と半導体基板1の(111)面とを合わし、ウェットエッチングを用いて、異方性エッチングで形成することにより、トレンチ2Cを形成することができる。
また、第1主面1aにおけるトレンチ2Cのマスクパターンの長さ及び幅と、第2主面1cにおけるトレンチ2Cのマスクパターンの長さ及び幅とがズレていても、きっかけの貫通部が形成され、異方性エッチングにより貫通することで、トレンチ2Cを形成することができる。
(第4実施形態)
図10A~図10Cを参照して第4実施形態に係る半導体装置10の構成を説明する。第4実施形態に係る半導体装置10は、図10Aに示すように、トレンチの一例であるトレンチ2Dの長さLa5、トレンチ2Dの幅Wa5が、第1実施形態のトレンチ2の長さLa、トレンチ2の幅Waと略等しい。また、図示しないが、同様に、トレンチ2Dの長さLb5、トレンチ2Dの幅Wb5が、第1実施形態のトレンチ2の長さLb、トレンチ2の幅Waと略等しい。第1実施形態との違いは、トレンチ2D形成時のマスクパターンである。第1実施形態と重複する構成については、符号を引用してその説明は省略する。以下、相違点を中心に説明する。
図10B及び図10Cに示すように、第1主面1aにおける第1方向であるトレンチ2Dのマスクパターンの長さLaM5は、第2主面1cにおける第1方向であるトレンチ2Dのマスクパターンの長さLbM5よりも長い。同様に、図10Cに示すように、第1主面1aにおける第2方向であるトレンチ2Dのマスクパターンの幅WaM5は、第2主面1cにおける第2方向であるトレンチ2Dのマスクパターンの幅WbM5よりも大きい。すなわち、第1主面1aにおける第1方向であるトレンチ2Dのマスクパターンの長さLaM5と第1主面1aにおける第2方向であるトレンチ2Dの幅WaM5は、第2主面1cにおける第1方向であるトレンチ2Dのマスクパターンの長さLbM5と第2主面1cにおける第2方向であるトレンチ2Dのマスクパターンの幅WbM5よりそれぞれ大きい。また、第1主面1aにおける第1方向であるトレンチ2Dのマスクパターンの長さLaM5と、第2主面1cにおける第1方向であるトレンチ2Dのマスクパターンの長さLbM5との合計が、半導体基板1の厚さtの2√2倍以上となれば、きっかけの貫通部が形成され、第1主面1a及び第2主面1cに対し、垂直なトレンチ2Dが形成される。また、トレンチ2Dの長さは、マスクパターンの長さLaM5とマスクパターンの長さLbM5のうち、マスクパターンの長さの長い方になる。さらに、トレンチ2D幅は、マスクパターンの幅WaM5とマスクパターンの幅WbM5のうち、マスクパターンの幅の大きい方になる。なお、製造方法については、断面図の説明が第2実施形態と同じため省略する。
以上に説明したように、第4実施形態における半導体基板1の第1主面1a及び第2主面1cのトレンチ2Dの領域に対して、トレンチ2Dの長さ方向と半導体基板1の(111)面とを合わし、ウェットエッチングを用いて、異方性エッチングで形成することにより、トレンチ2Dを形成することができる。
また、第1主面1aにおけるトレンチ2Dのマスクパターンの長さ及び幅と、第2主面1cにおけるトレンチ2Dのマスクパターンの長さ及び幅とがズレていても、きっかけの貫通部が形成され、異方性エッチングにより貫通することで、トレンチ2Dを形成することができる。
さらに、所望のトレンチの長さを形成する場合、第1主面1aにおけるトレンチ2Dのマスクパターンの長さ及び幅を基準とし、第2主面1cにおけるトレンチ2Dのマスクパターンの長さ及び幅を第1主面1aにおけるトレンチ2Dのマスクパターンの長さ及び幅より短くすることで、所望のトレンチの長さを形成することができる。
(第1マスク方法)
以下に、図面を参照して、第1~第4実施形態に係る半導体装置10の第1マスク方法を説明する。ここでは、ウェットエッチングを用いたトレンチ2形成のプロセスフローの一例を説明する。第1マスク方法では、マスク材の一例である窒化膜3を備える。
先ず、図11Aに示すように、第1主面1a及び第2主面1cにマスク材の一例である窒化膜3を形成する。具体的には、半導体基板1は、例えば、シリコン基板である。また、半導体基板1の第1主面1aは、例えば、(110)面である。半導体基板1の第1主面1a及び第2主面1c上に、例えば、化学的気相堆積法(以下、CVD法と称する。)を用いて成膜する。なお、窒化膜3の形成において、窒化膜3が成膜できればよく、CVD法に限定しない。
次に、図11Bに示すように、第1主面1a及び第2主面1cにおいて、窒化膜3上にレジスト4を形成する。具体的には、第1主面1a及び第2主面1cにおいて、窒化膜3上の全面にレジストを塗布する。塗布した後、露光及び現像してレジスト4をパターニングする。
次に、図11Cに示すように、第1主面1a及び第2主面1cにおいて、レジスト4をマスクにして窒化膜3をエッチングする。具体的には、第1主面1a及び第2主面1cにおいて、例えば、ドライエッチング法を用いて、窒化膜3をエッチングしてもよい。
次に、図11Dに示すように、第1主面1a及び第2主面1cにおいて、レジスト4を除去する。具体的には、第1主面1a及び第2主面1cにおいて、例えば、プラズマアッシング法を用いて、酸素アッシングして除去してもよい。
次に、図11Eに示すように、第1主面1a及び第2主面1cにおいて、窒化膜3をマスクとして半導体基板1をウェットエッチングする。具体的には、例えば、ウェットエッチングを用いて、窒化膜3をマスクにして、半導体基板1を異方性エッチングする。ここで、ウェットエッチングを用いるエッチング液は、アルカリ水溶液である。具体的には、アルカリ水溶液は、例えば、KOHまたはTMAHが適応可能である。以下の工程は、一般的な既知の工程フローのため省略する。
以上に説明したように、マスク材に窒化膜3を用いることで、工程を簡素化でき、工期の短縮及びコスト低減することができる。
(第2マスク方法)
以下に、図面を参照して、第1~第4実施形態に係る半導体装置10の第2マスク方法を説明する。ここでは、ウェットエッチングを用いたトレンチ2形成のプロセスフローの一例を説明する。
第2マスク方法と第1マスク方法の違いは、マスク材である。第2マスク方法では、マスク材の一例であるレジスト4を備える。ここで、レジスト4は、耐エッチング液の性能を持つレジストが適用可能である。
先ず、図12Aに示すように、第1主面1a及び第2主面1cにおいて、半導体基板1上にマスク材の一例であるレジスト4を形成する。具体的には、半導体基板1は、例えば、シリコン基板である。また、半導体基板1の第1主面1aは、例えば、(110)面である。また、第1主面1a及び第2主面1cにおいて、半導体基板1上の全面にレジストを塗布する。
次に、図12Bに示すように、第1主面1a及び第2主面1cにおいて、レジスト4をパターニングする。具体的には、露光及び現像してレジスト4をパターニングする。
次に、図12Cに示すように、第1主面1a及び第2主面1cにおいて、レジスト4をマスクとして半導体基板1をウェットエッチングする。具体的には、例えば、ウェットエッチングを用いて、レジスト4をマスクにして、半導体基板1を異方性エッチングする。ここで、ウェットエッチングを用いるエッチング液は、アルカリ水溶液である。具体的には、アルカリ水溶液は、例えば、KOHまたはTMAHが適応可能である。以下の工程は、一般的な既知の工程フローのため省略する。
第2マスク方法は、マスク材において、レジスト4を用いることにより、第1マスク方法に比べ、形成プロセスを削減して、工程数を低減することができる。また、第2マスク方法は、第1マスク方法に比べ、低コストを実現できる。
上記のように、本発明の実施形態を記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
例えば、トレンチ2は、1つのトレンチ2を用いた場合を説明したが、図13に示すように、複数のトレンチ2を用いて、ストライプパターンを用いてもよい。なお、トレンチ2は、例えば、半導体基板1上に選択的に形成してもよい。
また、図14A及び図14Bに示すように、第1~第4の実施形態に係る半導体装置10を含むトレンチ2を備えた半導体キャパシタであってもよい。具体的な半導体キャパシタの例を図14A及び図14Bを参照して説明する。
図14Aに示すように、半導体キャパシタは、トレンチ2内及び半導体基板1の第1主面1a及び第2主面1c上に接する絶縁膜6をさらに備える。また、絶縁膜6上に接する誘電膜5をさらに備える。また、絶縁膜6と誘電膜5との構造は、1層ずつ積層して形成した構造である。さらに、半導体基板1及び誘電膜5と電気的に接続する電極11をさらに備える。
図14Bに示すように、半導体キャパシタは、絶縁膜6と誘電膜5との構造が、3層ずつ積層して形成した構造である。さらに、半導体基板1及び2層目の誘電膜5を電気的に接続している電極11を備える。
絶縁膜6は、例えば、酸化膜が適用可能である。誘電膜5は、例えば、ポリシリコンが適応可能である。また、絶縁膜6及び誘電膜5は、トレンチ2の内部に配置される。電極11は、例えば、アルミニウムなどが適用可能である。
第1~第4の実施形態に係る半導体装置10を含むトレンチ2を備えた半導体キャパシタは、(111)面の斜面を側面に有するトレンチに比べ、垂直に深いトレンチを形成することができるため、側面の面積は大きくなり、キャパシタの容量が大きくなる。また、キャパシタの容量は、図14Bに示す3層の積層構造にすることで、図14Aに示す1層より大きくすることができる。
1 半導体基板
2 溝
3 窒化膜
4 レジスト
5 誘電膜
6 絶縁膜
11 電極
1a 第1主面
1c 第2主面
2d1、2d2 斜面
2e1、2e2 中央部
La、La2、La3、La4、La5 溝の長さ
Lb、Lb2、Lb3、Lb4、Lb5 溝の長さ
Wa、Wa2、Wa3、Wa4、Wa5 溝の幅
Wb、Wb2、Wb3、Wb4、Wb5 溝の幅
LaM2、LaM3、LaM4、LaM5 マスクパターンの長さ
LbM2、LbM3、LbM4、LbM5 マスクパターンの長さ
WaM2、WaM3、WaM4、WaM5 マスクパターンの幅
WbM2、WbM3、WbM4、WbM5 マスクパターンの幅

Claims (18)

  1. 第1主面と前記第1主面と対向する第2主面を有する半導体基板と、
    前記第1主面の平面視において、前記第2主面まで貫通する溝と、
    前記溝の内部に配置され、前記半導体基板上に接する絶縁膜と、
    前記溝の内部に配置され、前記絶縁膜上に接する誘電膜と、
    前記半導体基板及び前記誘電膜と電気的に接続する電極と、
    を備え、
    前記溝は、
    第1方向に前記溝の長手方向があり、
    前記第1方向と直交する第2方向に前記溝の短手方向があり、
    前記第1方向及び前記第2方向と直交し、前記半導体基板に垂直方向を第3方向とし、
    前記第1方向と前記第3方向との平面、及び前記第2方向と前記第3方向との平面である前記溝の側面が(111)面を備える、
    半導体装置。
  2. 前記第1主面の前記溝の前記第1方向の長さと、前記第2主面の前記溝の前記第1方向の長さとの合計が、前記半導体基板の厚さの2√2倍以上である、
    請求項1に記載の半導体装置。
  3. 前記第1主面及び前記第2主面の前記溝の前記第1方向の長さは、等しく、それぞれの前記溝の前記第1方向の長さは、前記半導体基板の厚さの√2倍以上である、
    請求項1に記載の半導体装置。
  4. 前記半導体基板は、シリコン基板を備える、
    請求項1に記載の半導体装置。
  5. 前記第1主面は、(110)面を備える、
    請求項3に記載の半導体装置。
  6. 第1主面と前記第1主面と対向する第2主面を有する半導体基板に、ウェットエッチングにて溝を形成する半導体装置の製造方法において、
    前記半導体基板の前記第1主面及び前記第2主面の両面にマスク材を形成し、
    前記マスク材は、
    第1方向に前記溝の前記溝の長手方向があり、
    前記第1方向と直交する第2方向に前記溝の短手方向があり、
    前記第1方向及び前記第2方向と直交し、前記半導体基板に垂直方向を第3方向とし、
    前記第1方向と前記第3方向との平面、及び前記第2方向と前記第3方向との平面である前記溝の側面が(111)面となるように前記溝のマスクパターンを形成する、
    半導体装置の製造方法。
  7. 前記溝の内部において、前記半導体基板上に絶縁膜を形成し、
    前記溝の内部において、前記絶縁膜上に誘電膜を形成し、
    前記半導体基板及び前記誘電膜と電気的に接続する電極を形成する、
    請求項に記載の半導体装置の製造方法。
  8. 前記第1主面の前記マスクパターンの前記第1方向の長さと、前記第2主面の前記マスクパターンの前記第1方向の長さとの合計が、前記半導体基板の厚さの2√2倍以上である、
    請求項に記載の半導体装置の製造方法。
  9. 前記第1主面及び前記第2主面のマスクパターンの前記第1方向の長さは等しく、それぞれの前記マスクパターンの前記第1方向の長さは、前記半導体基板の厚さの√2倍以上である、
    請求項に記載の半導体装置の製造方法。
  10. 前記第1主面の前記溝の前記マスクパターンの前記第1方向の長さは、
    前記第2主面の前記溝の前記マスクパターンの前記第1方向の長さより長い、
    請求項に記載の半導体装置の製造方法。
  11. 前記第1主面の前記マスクパターンの前記第2方向の幅は、
    前記第2主面の前記マスクパターンの前記第2方向の幅より大きい、
    請求項に記載の半導体装置の製造方法。
  12. 前記第1主面の前記マスクパターンの前記第1方向の長さと第2方向の幅は、
    前記第2主面の前記マスクパターンの前記第1方向の長さと第2方向の幅よりそれぞれ大きい、
    請求項に記載の半導体装置の製造方法。
  13. 前記半導体基板は、シリコン基板を備える、
    請求項に記載の半導体装置の製造方法。
  14. 前記第1主面は、(110)面を備える、
    請求項13に記載の半導体装置の製造方法。
  15. ウェットエッチングに用いるエッチング液は、アルカリ性水溶液を含む、
    請求項14に記載の半導体装置の製造方法。
  16. 前記アルカリ性水溶液は、水酸化カリウムまたは水酸化テトラメチルアンモニウムを含む、
    請求項15に記載の半導体装置の製造方法。
  17. 前記マスク材は、窒化膜を備える、
    請求項に記載の半導体装置の製造方法。
  18. 前記マスク材は、耐エッチング液の性能を持つレジストを備える、
    請求項に記載の半導体装置の製造方法。
JP2022047309A 2022-03-23 2022-03-23 半導体装置、及びその製造方法 Active JP7748901B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022047309A JP7748901B2 (ja) 2022-03-23 2022-03-23 半導体装置、及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022047309A JP7748901B2 (ja) 2022-03-23 2022-03-23 半導体装置、及びその製造方法

Publications (2)

Publication Number Publication Date
JP2023141145A JP2023141145A (ja) 2023-10-05
JP7748901B2 true JP7748901B2 (ja) 2025-10-03

Family

ID=88205927

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022047309A Active JP7748901B2 (ja) 2022-03-23 2022-03-23 半導体装置、及びその製造方法

Country Status (1)

Country Link
JP (1) JP7748901B2 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001001515A (ja) 1999-06-18 2001-01-09 Ricoh Co Ltd シリコン基体の加工方法及び該シリコン基体を用いたインクジェットヘッド及びその製造方法
JP2001332462A (ja) 2000-03-16 2001-11-30 Denso Corp 半導体基板及びその半導体基板を用いた半導体装置の製造方法
JP2006313887A (ja) 2005-04-07 2006-11-16 Fuji Electric Holdings Co Ltd 半導体装置およびその製造方法
JP2007201015A (ja) 2006-01-24 2007-08-09 Seiko Epson Corp シリコンウェハの加工方法及びシリコンウェハ、並びに液体噴射ヘッドの製造方法
JP2011033393A (ja) 2009-07-30 2011-02-17 Ricoh Co Ltd メンブレン部を有する半導体装置とその製造方法
JP2021141246A (ja) 2020-03-06 2021-09-16 日産自動車株式会社 半導体コンデンサおよびその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1439351A (en) * 1972-06-02 1976-06-16 Texas Instruments Inc Capacitor
US5589083A (en) * 1993-12-11 1996-12-31 Electronics And Telecommunications Research Institute Method of manufacturing microstructure by the anisotropic etching and bonding of substrates

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001001515A (ja) 1999-06-18 2001-01-09 Ricoh Co Ltd シリコン基体の加工方法及び該シリコン基体を用いたインクジェットヘッド及びその製造方法
JP2001332462A (ja) 2000-03-16 2001-11-30 Denso Corp 半導体基板及びその半導体基板を用いた半導体装置の製造方法
JP2006313887A (ja) 2005-04-07 2006-11-16 Fuji Electric Holdings Co Ltd 半導体装置およびその製造方法
JP2007201015A (ja) 2006-01-24 2007-08-09 Seiko Epson Corp シリコンウェハの加工方法及びシリコンウェハ、並びに液体噴射ヘッドの製造方法
JP2011033393A (ja) 2009-07-30 2011-02-17 Ricoh Co Ltd メンブレン部を有する半導体装置とその製造方法
JP2021141246A (ja) 2020-03-06 2021-09-16 日産自動車株式会社 半導体コンデンサおよびその製造方法

Also Published As

Publication number Publication date
JP2023141145A (ja) 2023-10-05

Similar Documents

Publication Publication Date Title
KR102384494B1 (ko) 콘덴서 및 에칭 방법
JP7748901B2 (ja) 半導体装置、及びその製造方法
KR19990062438A (ko) 반도체 장치 및 그 제조 방법
JP2024081074A (ja) 半導体装置及びその製造方法
JP2003249572A (ja) 半導体装置の製造方法及び半導体装置
CN115425006B (zh) 深沟槽电容器及其制造方法
JPH065814A (ja) 集積回路用コンタクト整合
KR100307889B1 (ko) 분리 특성을 개선시킬 수 있는 반도체 기억 장치의 제조 방법
JP2014241325A (ja) 半導体装置及び半導体装置の製造方法
KR100584997B1 (ko) 트렌치 구조의 캐패시터를 구비한 아날로그 반도체 소자및 그제조 방법
CN119050048B (zh) 半导体结构及其制造方法
US6444524B1 (en) Method for forming a trench capacitor
KR100303158B1 (ko) 반도체기억장치및그제조방법
CN114664859B (zh) 三维存储器件及其制造方法
JPH10303299A (ja) コンタクトホールの形成方法
KR20010073304A (ko) 반도체 소자의 미세 패턴 형성 방법
KR100214459B1 (ko) 반도체소자의 배선구조 및 그 제조방법
KR100506871B1 (ko) 글래스층을 이용한 스토리지 노드 형성 방법
KR100264396B1 (ko) 측면형 전계방출소자의 제조방법
KR19990011637A (ko) 반도체장치의 매몰 콘택홀 형성방법
CN120569120A (zh) 半导体结构及其形成方法
KR100537195B1 (ko) 반도체 메모리장치의 커패시터 제조방법
KR101035589B1 (ko) 캐패시터 및 그의 제조방법
KR20050059796A (ko) 반도체 소자의 캐패시터 형성방법
KR19990059085A (ko) 반도체 소자의 전하저장전극 형성 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20241108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20250430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20250507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20250619

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20250826

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250922

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20250929

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20250930

R150 Certificate of patent or registration of utility model

Ref document number: 7748901

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350