Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7750638B2 - 半導体装置 - Google Patents
[go: Go Back, main page]

JP7750638B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP7750638B2
JP7750638B2 JP2024517644A JP2024517644A JP7750638B2 JP 7750638 B2 JP7750638 B2 JP 7750638B2 JP 2024517644 A JP2024517644 A JP 2024517644A JP 2024517644 A JP2024517644 A JP 2024517644A JP 7750638 B2 JP7750638 B2 JP 7750638B2
Authority
JP
Japan
Prior art keywords
electrode
view
substrate
plan
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2024517644A
Other languages
English (en)
Other versions
JPWO2023209793A1 (ja
JPWO2023209793A5 (ja
Inventor
亮司 村井
英夫 河面
直樹 吉松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2023209793A1 publication Critical patent/JPWO2023209793A1/ja
Publication of JPWO2023209793A5 publication Critical patent/JPWO2023209793A5/ja
Application granted granted Critical
Publication of JP7750638B2 publication Critical patent/JP7750638B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40Leadframes
    • H10W70/464Additional interconnections in combination with leadframes
    • H10W70/466Tape carriers or flat leads
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/003Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W44/00Electrical arrangements for controlling or matching impedance
    • H10W44/501Inductive arrangements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65Shapes or dispositions of interconnections
    • H10W70/658Shapes or dispositions of interconnections for devices provided for in groups H10D8/00 - H10D48/00
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/076Connecting or disconnecting of strap connectors
    • H10W72/07651Connecting or disconnecting of strap connectors characterised by changes in properties of the strap connectors during connecting
    • H10W72/07653Connecting or disconnecting of strap connectors characterised by changes in properties of the strap connectors during connecting changes in shapes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/30Die-attach connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/60Strap connectors, e.g. thick copper clips for grounding of power devices
    • H10W72/631Shapes of strap connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/10Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/761Package configurations characterised by the relative positions of pads or connectors relative to package parts of strap connectors
    • H10W90/766Package configurations characterised by the relative positions of pads or connectors relative to package parts of strap connectors between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本願明細書に開示される技術は、電力用の半導体技術に関するものである。
従来のパワーデバイスモジュールは、P電極と、N電極と、AC電極とを備えている。それぞれの電極は、パワーデバイスモジュールの枠体の外側の第1の側面、または、第1の側面の反対側の側面である第2の側面に設けられている。
複数のパワーデバイスモジュールを並列接続で使用する際、並列接続されるパワーデバイスモジュール間のAC電極同士およびN電極同士を結線することで、発振現象を抑えることができる。
一般的に、複数のパワーデバイスモジュールを並列接続して使用する場合、上記の第1の側面、第2の側面それぞれと垂直な側面である第3の側面および第3の側面の反対側の側面である第4の側面に対向して、他のパワーデバイスモジュールを並べる。
そのため、対向する第3の側面および第4の側面にAC電極またはN電極が設けられることで、並列接続されるパワーデバイスモジュール間のAC電極同士またはN電極同士の結線が容易となる。
たとえば、特許文献1に例が示されているように、P電極、N電極が設けられた側面と垂直な側面にAC電極、N電極が設けられたパワーデバイスモジュールを、AC電極、N電極が設けられた側面を対向させつつ並べる。そうすると、隣り合うパワーデバイスモジュールのAC電極同士、N電極同士を容易に結線することができ、発振現象を抑えることができる。
特開2019-169609号公報
特許文献1に示された構造では、パワーデバイスモジュールの封止樹脂内で電極同士が平面視で重なりつつ配線されている。平面視で重なって配線された電極同士では、絶縁性を保つために互いを遠ざける必要がある。そうすると、装置のサイズが増大してしまうという問題がある。
本願明細書に開示される技術は、以上に記載されたような問題を鑑みてなされたものであり、並列接続されて使用される際の結線を容易にしつつ、装置のサイズの増大を抑制するための技術である。
本願明細書に開示される技術の第1の態様である半導体装置は、基板と、前記基板の上面に設けられる少なくとも1つの半導体素子と、前記半導体素子と電気的に接続され、かつ、前記基板の第1の側面から平面視で外側に延びて設けられるP電極と、前記半導体素子と電気的に接続され、かつ、前記第1の側面とは反対側の第2の側面から平面視で外側に延びて設けられるAC電極と、前記半導体素子および前記AC電極と電気的に接続され、かつ、前記第1の側面と交差する第3の側面、および、前記第3の側面とは反対側の第4の側面のうちの少なくとも一方から平面視で外側に延びて設けられる第1の接続電極と、前記半導体素子と電気的に接続され、かつ、前記第3の側面および前記第4の側面のうちの少なくとも一方から平面視で外側に延びて設けられる第2の接続電極とを備え、前記基板の上方において、前記第1の接続電極が、前記P電極および前記AC電極のいずれとも平面視で重ならず、前記基板の上方において、前記第2の接続電極が、前記P電極および前記AC電極のいずれとも平面視で重ならず、前記半導体素子と、前記P電極の一部と、前記AC電極の一部と、前記第1の接続電極の一部と、前記第2の接続電極の一部とを覆って前記基板の上面に設けられる樹脂部をさらに備え、前記樹脂部中において、前記第1の接続電極が、前記P電極および前記AC電極のいずれとも平面視で重ならず、前記樹脂部中において、前記第2の接続電極が、前記P電極および前記AC電極のいずれとも平面視で重ならず、前記半導体素子と電気的に接続され、かつ、前記第1の側面から平面視で外側に延びて設けられるN電極をさらに備え、前記第2の接続電極が、前記N電極と電気的に接続される。
本願明細書に開示される技術の少なくとも第1の態様によれば、接続電極がP電極およびAC電極が設けられる側面とは交差する側面に設けられることで、当該構成が並列接続されて使用される際の、発振を抑制しつつ行われる結線を容易にすることができる。また、基板の上方で接続電極がP電極およびAC電極のいずれとも平面視で重ならないように設けられるため、装置の小型化が可能となる。
また、本願明細書に開示される技術に関連する目的と、特徴と、局面と、利点とは、以下に示される詳細な説明と添付図面とによって、さらに明白となる。
実施の形態に関する半導体装置の構成の例を示す平面図である。 実施の形態に関する半導体装置の構成の例を示す平面図である。 実施の形態に関する半導体装置の構成の例を示す平面図である。 実施の形態に関する半導体装置の構成の例を示す斜視図である。 実施の形態に関する半導体装置の構成の例を示す斜視図である。 図に示された構成の側面図である。 実施の形態に関する半導体装置の構成の例を示す斜視図である。 実施の形態に関する半導体装置の構成の例を示す側面図である。 実施の形態に関する半導体装置の構成の例を示す側面図である。 実施の形態に関する半導体装置の構成の例を示す平面図である。 半導体装置の構成の例を示す平面図である。
以下、添付される図面を参照しながら実施の形態について説明する。以下の実施の形態では、技術の説明のために詳細な特徴なども示されるが、それらは例示であり、実施の形態が実施可能となるためにそれらすべてが必ずしも必須の特徴ではない。
なお、図面は概略的に示されるものであり、説明の便宜のため、適宜、構成の省略、または、構成の簡略化などが図面においてなされるものである。また、異なる図面にそれぞれ示される構成などの大きさおよび位置の相互関係は、必ずしも正確に記載されるものではなく、適宜変更され得るものである。また、断面図ではない平面図などの図面においても、実施の形態の内容を理解することを容易にするために、ハッチングが付される場合がある。
また、以下に示される説明では、同様の構成要素には同じ符号を付して図示し、それらの名称と機能とについても同様のものとする。したがって、それらについての詳細な説明を、重複を避けるために省略する場合がある。
また、本願明細書に記載される説明において、ある構成要素を「備える」、「含む」または「有する」などと記載される場合、特に断らない限りは、他の構成要素の存在を除外する排他的な表現ではない。
また、本願明細書に記載される説明において、「第1の」または「第2の」などの序数が使われる場合があっても、これらの用語は、実施の形態の内容を理解することを容易にするために便宜上使われるものであり、実施の形態の内容はこれらの序数によって生じ得る順序などに限定されるものではない。
また、本願明細書に記載される説明において、「上」、「下」、「左」、「右」、「側」、「底」、「表」または「裏」などの特定の位置または方向を意味する用語が使われる場合があっても、これらの用語は、実施の形態の内容を理解することを容易にするために便宜上使われるものであり、実施の形態が実際に実施される際の位置または方向とは関係しないものである。
また、本願明細書に記載される説明において、「…の上面」または「…の下面」などと記載される場合、対象となる構成要素の上面自体または下面自体に加えて、対象となる構成要素の上面または下面に他の構成要素が形成された状態も含むものとする。すなわち、たとえば、「Aの上面に設けられるB」と記載される場合、AとBとの間に別の構成要素「C」が介在することを妨げるものではない。
<第1の実施の形態>
以下、本実施の形態に関する半導体装置について説明する。説明の便宜上、まず、発明者が知っている半導体装置の構成について説明する。
また、以下の説明においては、「AとBとが電気的に接続される」という表現は、構成Aと構成Bとの間で双方向に電流が流れ得ることを意味するものとする。
図11は、半導体装置の構成の例を示す平面図である。図11に示された半導体装置は、N電極161、P電極131およびAC電極151が、樹脂部80で部分的に覆われた状態で、基板100の枠外に突き出して設けられている。
ここで、N電極161およびP電極131は、基板100の第1の側面の枠外に設けられている。一方で、AC電極151は、第1の側面の反対側の側面である第2の側面の枠外に設けられている。
<半導体装置の構成について>
図1は、本実施の形態に関する半導体装置の構成の例を示す平面図である。図1に例が示されるように、半導体装置は、基板100の上面に、金属層11、金属層12および金属層13が互いに離間しつつ形成されている。
金属層11の上面には、接合部21を介してP電極31が接合される。また、金属層11の上面には、半導体素子41が接合される。すなわち、P電極31は、金属層11を介して半導体素子41と電気的に接続される。また、半導体素子41の上面には、AC電極53が接合される。また、AC電極53は、AC電極52に結線(接続)される。また、AC電極53は、接合部22を介して金属層12に接合される。
金属層12の上面には、接合部23を介してAC電極51が接合される。すなわち、AC電極53は、金属層12を介してAC電極51と電気的に接続される。また、金属層12の上面には、半導体素子42が接合される。すなわち、AC電極51は、金属層12を介して半導体素子42と電気的に接続される。また、半導体素子42の上面には、N電極63が接合される。また、N電極63は、接合部24を介して金属層13に接合される。
金属層13の上面には、接合部25を介してN電極62が接合される。また、金属層13の上面には、接合部26を介してN電極61が接合される。N電極61は、金属層13、N電極63を介して半導体素子42と電気的に接続される。
ここで、P電極、N電極およびAC電極(出力端子)とは、たとえば、半導体装置に使われるリード端子である。リード端子は、一般的には、帯状の薄い金属板に所定のパターンで打ち抜かれたリードフレームとして供給され、必要な加工処理の後、フレームから切り離されて構成されるものである。
P電極31とN電極61とは、基板100の第1の側面の枠外に設けられている。AC電極51は、第1の側面とは反対側の側面である第2の側面の枠外に設けられている。
また、AC電極52とN電極62とは、第1の側面とは垂直な側面である第3の側面の枠外に設けられている。また、AC電極53とN電極63とは、第3の側面とは反対側の側面である第4の側面の枠外に設けられている。
このような構成によれば、AC電極52およびAC電極53が、金属層12を介してAC電極51と電気的に接続される。また、N電極62およびN電極63が、金属層13を介してN電極61に電気的に接続される。
より詳細には、基板100と平面視で重なる基板100の上方において、AC電極52およびAC電極53が、P電極31、AC電極51およびN電極61のいずれとも平面視で重ならずに配置される。同様に、基板100と平面視で重なる基板100の上方において、N電極62およびN電極63が、P電極31、AC電極51およびN電極61のいずれとも平面視で重ならずに配置される。
よって、基板100の枠内では電極同士が立体交差せずに(すなわち、平面視で重ならずに)、第3の側面の枠外にAC電極52およびN電極62を設け、第4の側面の枠外にAC電極53およびN電極63を設けることができる。
換言すると、基板100と平面視で重なる基板100の上方において、AC電極52、AC電極53、N電極62およびN電極63のいずれもが、P電極31とは平面視で重ならない位置に設けられる。また、基板100と平面視で重なる基板100の上方において、AC電極52、AC電極53、N電極62およびN電極63のいずれもが、AC電極51とは平面視で重ならない位置に設けられる。また、基板100と平面視で重なる基板100の上方において、AC電極52、AC電極53、N電極62およびN電極63のいずれもが、N電極61とは平面視で重ならない位置に設けられる。
なお、半導体装置に備えられる半導体素子は、少なくとも1つあればよい。
<第2の実施の形態>
本実施の形態に関する半導体装置について説明する。なお、以下の説明においては、以上に記載された実施の形態で説明された構成要素と同様の構成要素については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
<半導体装置の構成について>
図2は、本実施の形態に関する半導体装置の構成の例を示す平面図である。図2に例が示されるように、半導体装置は、基板100Aの上面に、金属層11および金属層12が互いに離間しつつ形成されている。
金属層11の上面には、接合部21を介してP電極31が接合される。また、金属層11の上面には、半導体素子41が接合される。また、半導体素子41の上面には、AC電極53Aが接合される。また、AC電極53Aは、AC電極52Aに結線(接続)される。また、AC電極53Aは、接合部22を介して金属層12に接合される。
金属層12の上面には、接合部23を介してAC電極51が接合される。また、金属層12の上面には、半導体素子42が接合される。また、半導体素子42の上面には、N電極63Aが接合される。また、N電極63Aは、N電極62Aに結線(接続)される。
P電極31は、基板100Aの第1の側面の枠外に設けられている。AC電極51は、第1の側面とは反対側の側面である第2の側面の枠外に設けられている。
また、AC電極52AとN電極62Aとは、第1の側面とは垂直な側面である第3の側面の枠外に設けられている。また、AC電極53AとN電極63Aとは、第3の側面とは反対側の側面である第4の側面の枠外に設けられている。
このような構成によれば、AC電極52AおよびAC電極53Aが、金属層12を介してAC電極51と電気的に接続される。
よって、基板100の枠内では電極同士が立体交差せずに(すなわち、平面視で重ならずに)、第3の側面の枠外にAC電極52AおよびN電極62Aを設け、第4の側面の枠外にAC電極53AおよびN電極63Aを設けることができる。また、第1の側面にN電極を備えていないため、装置の小型化が可能となる。
<第3の実施の形態>
本実施の形態に関する半導体装置について説明する。なお、以下の説明においては、以上に記載された実施の形態で説明された構成要素と同様の構成要素については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
<半導体装置の構成について>
図3は、本実施の形態に関する半導体装置の構成の例を示す平面図である。図3に示された構成は、図1に示された構成が基板100の上面で樹脂部80によって部分的に覆われた状態、具体的には、それぞれの基板100に対応する半導体素子41、半導体素子42、P電極31の一部、N電極61の一部、AC電極52の一部、AC電極53の一部、N電極62の一部、N電極63の一部およびAC電極51の一部が樹脂部80に覆われた状態で、第3の側面と第4の側面とが対向するように隣り合って複数並べられた構成に対応する。
図3に示された構成においては、樹脂部80の内部において、AC電極52、AC電極53、N電極62およびN電極63のいずれもが、P電極31とは平面視で重ならない位置に設けられる。また、樹脂部80の内部において、AC電極52、AC電極53、N電極62およびN電極63のいずれもが、AC電極51とは平面視で重ならない位置に設けられる。また、樹脂部80の内部において、AC電極52、AC電極53、N電極62およびN電極63のいずれもが、N電極61とは平面視で重ならない位置に設けられる。
図3に例が示されるように、隣り合って(対向して)配置される基板100の、第3の側面におけるAC電極52と第4の側面におけるAC電極53とが接合され(すなわち、対向する側面におけるAC電極同士が接続され)、かつ、第3の側面におけるN電極62と第4の側面におけるN電極63とが接合される(すなわち、対向する側面におけるN電極同士が接続される)。これらの電極の接合方法は、たとえば、溶接、ボルト締結またははんだ接合などである。
このような構成によれば、並列接続される複数のパワーデバイスモジュールにおける半導体素子の発振を抑制することができる。
<第4の実施の形態>
本実施の形態に関する半導体装置について説明する。なお、以下の説明においては、以上に記載された実施の形態で説明された構成要素と同様の構成要素については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
<半導体装置の構成について>
図4は、本実施の形態に関する半導体装置の構成の例を示す斜視図である。図4に示された構造は、図2に示された構造の上方に樹脂部80が形成され、さらに、樹脂部80の上面にNバスバー70が設けられた構造である。
図4に例が示されるように、Nバスバー70は、N電極62およびN電極63とそれぞれ接合している。また、Nバスバー70は、基板100Aの第1の側面の枠外におけるP電極31と隣り合う位置に、延びて形成されている。
このような構成によれば、Nバスバー70が半導体装置の上部に位置することで、樹脂部80の上面におけるNバスバー70が、樹脂部80内の配線と平行平板となる。よって、インダクタンスを抑制することができる。
<第5の実施の形態>
本実施の形態に関する半導体装置について説明する。なお、以下の説明においては、以上に記載された実施の形態で説明された構成要素と同様の構成要素については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
<半導体装置の構成について>
図5は、本実施の形態に関する半導体装置の構成の例を示す斜視図である。図5に示された構造は、図2に示された構造(ただし、P電極31Aは形状が変形)の上方に樹脂部80が形成され、さらに、樹脂部80の上面にNバスバー72が設けられた構造である。また、図6は、図5に示された構成の側面図である。
図5および図6に例が示されるように、Nバスバー72は、N電極62およびN電極63とそれぞれ接合している。また、Nバスバー72は、基板100Aの第1の側面の枠外において、P電極31Aと平行平板となるように延びて形成されている。すなわち、第1の側面の枠外において、Nバスバー72はP電極31Aと平面視で重なって配置される。
このような構成によれば、効果的にインダクタンスを抑制することができる。なお、図1におけるN電極61とP電極31とが、第1の側面の枠外において平面視で重なって配置されてもよい。
<第6の実施の形態>
本実施の形態に関する半導体装置について説明する。なお、以下の説明においては、以上に記載された実施の形態で説明された構成要素と同様の構成要素については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
<半導体装置の構成について>
図7は、本実施の形態に関する半導体装置の構成の例を示す斜視図である。図7に示される構造は、図2に示された構造の上方に樹脂部80Aが形成され、さらに、樹脂部80の上面にNバスバー70Aが設けられた構造である。
図7に例が示されるように、Nバスバー70Aは、N電極62およびN電極63とそれぞれ接合している。また、Nバスバー70Aは、基板100Aの第1の側面の枠外におけるP電極31と隣り合う位置に、延びて形成されている。
また、Nバスバー70Aには、複数の穴70Bが形成される。そして、樹脂部80Aの上面に形成された複数の凸部82が穴70Bに嵌るように(すなわち、凸部82が平面視で穴70Bと重なるように)、Nバスバー70Aと樹脂部80Aとの相対位置が位置決めされる。なお、凸部82および穴70Bは、それぞれ1つであってもよい。
このような構成によれば、Nバスバー70Aと樹脂部80Aとの相対位置が穴70Bおよび凸部82によって位置決めされるため、半導体装置の組み立て時の位置ずれを抑制することができる。
<第7の実施の形態>
本実施の形態に関する半導体装置について説明する。なお、以下の説明においては、以上に記載された実施の形態で説明された構成要素と同様の構成要素については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
<半導体装置の構成について>
図8は、本実施の形態に関する半導体装置の構成の例を示す側面図である。図8に示された構造は、図4に示された構造における樹脂部の形状が変形している構造である。
図8に例が示されるように、樹脂部80Bの上面にはガイド部84が形成されている。ガイド部84は、樹脂部80Bの上面において凸形状となる部分である。また、Nバスバー74は、N電極62およびN電極63とそれぞれ接合している。ここで、Nバスバー74は、樹脂部80Bの上面において、平面視でガイド部84に挟まれる位置に、ガイド部84に隣接して配置される。具体的には、Nバスバー74は、2つのガイド部84の間に挟まれて固定されつつ、樹脂部80Bの上面に配置される。なお、Nバスバー74は、周方向に連続して設けられるガイド部84に周囲を囲まれていてもよい。また、図7に示された凸部82とガイド部84とが、双方備えられていてもよい。
このような構成によれば、Nバスバー74がガイド部84の間に嵌ることによって位置決めされ、半導体装置の組み立て時の位置ずれを抑制することができる。また、ガイド部84が形成されることによって、Nバスバー74とAC電極との間の沿面距離を長く保てば、絶縁強度を向上させることができる。
<第8の実施の形態>
本実施の形態に関する半導体装置について説明する。なお、以下の説明においては、以上に記載された実施の形態で説明された構成要素と同様の構成要素については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
<半導体装置の構成について>
図9は、本実施の形態に関する半導体装置の構成の例を示す側面図である。図9に示された構造は、図1に示された構造におけるAC電極およびN電極のうちの少なくとも1つの形状が変形している構造である。
図9に例が示されるように、N電極63Aは曲部63Bを有しており、隣り合うパワーデバイスモジュールにおけるN電極62と接続される端部の高さを低くすることができる。曲部63Bは、たとえば、N電極63Aの端部を、基板100の上面側へN電極63Aの厚み分だけ曲げる(移動させる)。
このような構成によれば、十分な絶縁距離を確保することによって、半導体装置の上部に設置される部品とN電極63Aとの絶縁性を良好に保つことができる。なお、半導体装置の上部に設置される部品は、たとえば、バスバーまたは制御基板などである。
なお、上記の説明では、N電極63Aが曲部63Bを有している場合が示されたが、曲部を有する電極は、N電極62、AC電極52、AC電極53などであってもよい。また、第3の側面の枠外に設けられる電極と第4の側面の枠外に設けられる電極との双方が、曲部を有していてもよい。
<第9の実施の形態>
本実施の形態に関する半導体装置について説明する。なお、以下の説明においては、以上に記載された実施の形態で説明された構成要素と同様の構成要素については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
<半導体装置の構成について>
図10は、本実施の形態に関する半導体装置の構成の例を示す平面図である。図10に示された構造は、図3に示された構造のうち、隣り合うパワーデバイスモジュールにおいて相手側と接続されていない電極、すなわち、図3における、第3の側面における接合されていないAC電極52、第4の側面における接合されていないAC電極53、第3の側面における接合されていないN電極62、第4の側面における接合されていないN電極63が、当該箇所の側面の枠外に配置されない。なお、隣り合うパワーデバイスモジュールにおいて相手側と接続されていない電極のうちのいずれか1つでも接合されていなければよく、図10に示されるように、隣り合うパワーデバイスモジュールにおいて相手側と接続されていない電極のすべてが接合されていない場合に限られるものではない。
このような構成によれば、N電極およびAC電極が設けられていない面における絶縁性を良好に保つことができる。よって、N電極およびAC電極が設けられていない面に対向して他のデバイスが配置される場合であっても絶縁距離を別途考慮する必要がないため、装置サイズの増大を抑制することができる。
<第10の実施の形態>
本実施の形態に関する半導体装置について説明する。なお、以下の説明においては、以上に記載された実施の形態で説明された構成要素と同様の構成要素については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
<半導体装置の構成について>
上記のいずれかの実施の形態において、半導体素子は、SiCからなるものであってもよい。
<以上に記載された実施の形態によって生じる効果について>
次に、以上に記載された実施の形態によって生じる効果の例を示す。なお、以下の説明においては、以上に記載された実施の形態に例が示された具体的な構成に基づいて当該効果が記載されるが、同様の効果が生じる範囲で、本願明細書に例が示される他の具体的な構成と置き換えられてもよい。すなわち、以下では便宜上、対応づけられる具体的な構成のうちのいずれか1つのみが代表して記載される場合があるが、代表して記載された具体的な構成が対応づけられる他の具体的な構成に置き換えられてもよい。
また、当該置き換えは、複数の実施の形態に跨ってなされてもよい。すなわち、異なる実施の形態において例が示されたそれぞれの構成が組み合わされて、同様の効果が生じる場合であってもよい。
以上に記載された実施の形態によれば、半導体装置は、基板100(または、基板100A)と、少なくとも1つの半導体素子41(または、半導体素子42)と、P電極31(または、P電極31A)と、AC電極51と、第1の接続電極と、第2の接続電極とを備える。ここで、第1の接続電極は、たとえば、AC電極52、AC電極52A、AC電極53またはAC電極53Aなどのうちの少なくとも1つに対応するものである。また、第2の接続電極は、たとえば、N電極62、N電極62A、N電極63またはN電極63Aなどのうちの少なくとも1つに対応するものである。半導体素子41は、基板100の上面に設けられる。P電極31は、半導体素子41と電気的に接続される。また、P電極31は、基板100の第1の側面から平面視で外側に延びて設けられる。AC電極51は、半導体素子41と電気的に接続される。また、AC電極51は、第1の側面とは反対側の第2の側面から平面視で外側に延びて設けられる。AC電極52は、半導体素子41およびAC電極51と電気的に接続される。また、AC電極52は、第1の側面と交差する第3の側面、および、第3の側面とは反対側の第4の側面のうちの少なくとも一方から平面視で外側に延びて設けられる。N電極62は、半導体素子41と電気的に接続される。また、N電極62は、第3の側面および第4の側面のうちの少なくとも一方から平面視で外側に延びて設けられる。そして、基板100の上方において、AC電極52が、P電極31およびAC電極51のいずれとも平面視で重ならない。また、基板100の上方において、N電極62が、P電極31およびAC電極51のいずれとも平面視で重ならない。
このような構成によれば、接続電極であるAC電極52、AC電極53、N電極62およびN電極63それぞれが、P電極31およびAC電極51が設けられる側面とは交差する側面に設けられる。よって、当該構成が並列接続されて使用される際の、発振を抑制しつつ行われる結線を容易にすることができる。また、基板100の上方で接続電極であるAC電極52、AC電極53、N電極62およびN電極63それぞれが、P電極31およびAC電極51のいずれとも平面視で重ならないように設けられる。よって、装置の小型化が可能となる。
なお、上記の構成に本願明細書に例が示された他の構成を適宜追加した場合、すなわち、上記の構成としては言及されなかった本願明細書中の他の構成が適宜追加された場合であっても、同様の効果を生じさせることができる。
また、以上に記載された実施の形態によれば、半導体装置は、樹脂部80(または、樹脂部80A、樹脂部80B)を備える。樹脂部80は、半導体素子41と、P電極31の一部と、AC電極51の一部と、AC電極52の一部と、N電極62の一部とを覆って基板100の上面に設けられる。そして、樹脂部80中において、AC電極52が、P電極31およびAC電極51のいずれとも平面視で重ならない。また、樹脂部80中において、N電極62が、P電極31およびAC電極51のいずれとも平面視で重ならない。このような構成によれば、樹脂部80の内部でAC電極52、AC電極53、N電極62およびN電極63それぞれが、P電極31およびAC電極51のいずれとも平面視で重ならないように設けられる。よって、装置の小型化が可能となる。
また、以上に記載された実施の形態によれば、半導体装置は、半導体素子41と電気的に接続され、かつ、第1の側面から平面視で外側に延びて設けられるN電極61(または、Nバスバー70、Nバスバー70A、Nバスバー72、Nバスバー74)を備える。N電極62が、N電極61と電気的に接続される。このような構成によれば、基板100の上方でAC電極52、AC電極53、N電極62およびN電極63それぞれが、P電極31、AC電極51およびN電極61のいずれとも平面視で重ならないように設けられる。よって、装置の小型化が可能となる。
また、以上に記載された実施の形態によれば、樹脂部80が、N電極61の一部も覆って設けられる。そして、樹脂部80中において、AC電極52が、N電極61とも平面視で重ならない。また、樹脂部80中において、N電極62が、N電極61とも平面視で重ならない。このような構成によれば、樹脂部80の内部でAC電極52、AC電極53、N電極62およびN電極63それぞれが、P電極31、AC電極51およびN電極61のいずれとも平面視で重ならないように設けられる。よって、装置の小型化が可能となる。
また、以上に記載された実施の形態によれば、Nバスバー70が、樹脂部80の上面に配置される。このような構成によれば、Nバスバー70が半導体装置の上部に位置することで、樹脂部80の上面におけるNバスバー70が、樹脂部80内の配線と平行平板となる。よって、インダクタンスを抑制することができる。
また、以上に記載された実施の形態によれば、樹脂部80Aの上面に、少なくとも1つの凸部82が形成される。そして、Nバスバー70Aの、凸部82と平面視で重なる位置に、凸部82が嵌まる少なくとも1つの穴70Bが形成される。このような構成によれば、Nバスバー70Aと樹脂部80Aとの相対位置が穴70Bおよび凸部82によって容易に位置決めされ、また、半導体装置の組み立て時の位置ずれを抑制することができる。
また、以上に記載された実施の形態によれば、樹脂部80Bの上面に、少なくとも1つのガイド部84が形成される。そして、樹脂部80Bの上面におけるNバスバー74が、平面視でガイド部84に隣接して配置される。このような構成によれば、Nバスバー74がガイド部84の間に嵌ることによって容易に位置決めされ、半導体装置の組み立て時の位置ずれを抑制することができる。また、ガイド部84が形成されることによって、Nバスバー74とAC電極との間の沿面距離を長く保てば、絶縁強度を向上させることができる。
また、以上に記載された実施の形態によれば、第1の側面から延びて設けられるNバスバー70が、第1の側面から延びて設けられるP電極31と平面視で隣り合う。このような構成によれば、Nバスバー70が半導体装置の上部に位置することで、樹脂部80の上面におけるNバスバー70が、樹脂部80内の配線と平行平板となる。よって、インダクタンスを抑制することができる。
また、以上に記載された実施の形態によれば、第1の側面から延びて設けられるNバスバー72が、第1の側面から延びて設けられるP電極31Aと平面視で重なる。このような構成によれば、効果的にインダクタンスを抑制することができる。また、P電極31AとNバスバー72が第1の側面の枠外において重なる位置にあるため、半導体装置の小型化が可能となる。
また、以上に記載された実施の形態によれば、半導体装置は、基板100を複数備える。そして、半導体素子41、P電極31、AC電極51、AC電極52およびN電極62が、それぞれの基板100に設けられる。ここで、隣り合って配置される複数の基板100のそれぞれを、第1の基板および第2の基板とする。第1の基板の第4の側面と第2の基板の第3の側面とが対向して配置される。そして、第1の基板の第4の側面から平面視で外側に延びて設けられるAC電極52と、第2の基板の第3の側面から平面視で外側に延びて設けられるAC電極52とが接続される。また、第1の基板の第4の側面から平面視で外側に延びて設けられるN電極62と、第2の基板の第3の側面から平面視で外側に延びて設けられるN電極62とが接続される。このような構成によれば、隣り合うパワーデバイスモジュールのAC電極52とAC電極53とを接続し、かつ、隣り合うパワーデバイスモジュールのN電極62とN電極63とを接続することによって、並列接続される複数のパワーデバイスモジュールにおける半導体素子同士の電位差を減少させて、半導体素子の発振を抑制することができる。
また、以上に記載された実施の形態によれば、AC電極52およびN電極62のうちの少なくとも一方が、第1の基板の第3の側面、および、第2の基板の第4の側面のうちの少なくとも1つからは延びて設けられない。このような構成によれば、隣り合うパワーデバイスモジュールに対向していない面にはN電極およびAC電極が設けられていないため、当該面における絶縁性を良好に保つことができる。よって、N電極およびAC電極が設けられていない面に対向して他のデバイスが配置される場合であっても絶縁距離を別途考慮する必要がないため、装置サイズの増大を抑制することができる。
また、以上に記載された実施の形態によれば、第4の側面から平面視で外側に延びて設けられる、AC電極52およびN電極63Aのうちの少なくとも一方が、樹脂部80外で曲部63Bを備える。そして、曲部63Bが、第4の側面から平面視で外側に延びる端部を基板100の上面側へ曲げる。このような構成によれば、半導体装置同士を隣り合うように配置する際に、隣り合う半導体装置の電極同士の接合部の高さを低くすることができる。そのため、十分な絶縁距離を確保することによって、半導体装置の上部に設置される部品とN電極63Aとの絶縁性を良好に保つことができる。
また、以上に記載された実施の形態によれば、半導体素子41の半導体が、SiCからなる。このような構成によれば、半導体素子の半導体にSiCを使用することによって、Si素子を使用する場合と比べて素子サイズを小さくすることができる。そのため、半導体装置のサイズを小さくすることができる。半導体装置のサイズが小さくなると、並列接続で使用される半導体素子間の結線距離が短くなり、半導体素子間の電位差を小さくすることができる。
<以上に記載された実施の形態の変形例について>
以上に記載された実施の形態では、それぞれの構成要素の材質、材料、寸法、形状、相対的配置関係または実施の条件などについても記載する場合があるが、これらはすべての局面においてひとつの例であって、限定的なものではないものとする。
したがって、例が示されていない無数の変形例と均等物とが、本願明細書に開示される技術の範囲内において想定される。たとえば、少なくとも1つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも1つの実施の形態における少なくとも1つの構成要素を抽出し、他の実施の形態における構成要素と組み合わせる場合が含まれるものとする。
また、以上に記載された実施の形態において、特に指定されずに材料名などが記載された場合は、矛盾が生じない限り、当該材料に他の添加物が含まれた、たとえば、合金などが含まれるものとする。
また、矛盾が生じない限り、以上に記載された実施の形態において「1つ」の構成要素が備えられる、と記載された場合に、当該構成要素が「1つ以上」備えられていてもよいものとする。
さらに、以上に記載された実施の形態におけるそれぞれの構成要素は概念的な単位であって、本願明細書に開示される技術の範囲内には、1つの構成要素が複数の構造物から成る場合と、1つの構成要素がある構造物の一部に対応する場合と、さらには、複数の構成要素が1つの構造物に備えられる場合とを含むものとする。
また、以上に記載された実施の形態におけるそれぞれの構成要素には、同一の機能を発揮する限り、他の構造または形状を有する構造物が含まれるものとする。
また、本願明細書における説明は、本技術に関連するすべての目的のために参照され、いずれも、従来技術であると認めるものではない。
31 P電極、31A P電極、41 半導体素子、42 半導体素子、51 AC電極、52 AC電極、52A AC電極、53 AC電極、53A AC電極、61 N電極、62 N電極、62A N電極、63 N電極、63A N電極、70B 穴、80 樹脂部、80A 樹脂部、80B 樹脂部、82 凸部、84 ガイド部、100 基板、100A 基板、131 P電極、151 AC電極、161 N電極。

Claims (11)

  1. 基板と、
    前記基板の上面に設けられる少なくとも1つの半導体素子と、
    前記半導体素子と電気的に接続され、かつ、前記基板の第1の側面から平面視で外側に延びて設けられるP電極と、
    前記半導体素子と電気的に接続され、かつ、前記第1の側面とは反対側の第2の側面から平面視で外側に延びて設けられるAC電極と、
    前記半導体素子および前記AC電極と電気的に接続され、かつ、前記第1の側面と交差する第3の側面、および、前記第3の側面とは反対側の第4の側面のうちの少なくとも一方から平面視で外側に延びて設けられる第1の接続電極と、
    前記半導体素子と電気的に接続され、かつ、前記第3の側面および前記第4の側面のうちの少なくとも一方から平面視で外側に延びて設けられる第2の接続電極とを備え、
    前記基板の上方において、前記第1の接続電極が、前記P電極および前記AC電極のいずれとも平面視で重ならず、
    前記基板の上方において、前記第2の接続電極が、前記P電極および前記AC電極のいずれとも平面視で重ならず、
    前記半導体素子と、前記P電極の一部と、前記AC電極の一部と、前記第1の接続電極の一部と、前記第2の接続電極の一部とを覆って前記基板の上面に設けられる樹脂部をさらに備え、
    前記樹脂部中において、前記第1の接続電極が、前記P電極および前記AC電極のいずれとも平面視で重ならず、
    前記樹脂部中において、前記第2の接続電極が、前記P電極および前記AC電極のいずれとも平面視で重ならず、
    前記半導体素子と電気的に接続され、かつ、前記第1の側面から平面視で外側に延びて設けられるN電極をさらに備え、
    前記第2の接続電極が、前記N電極と電気的に接続される、
    半導体装置。
  2. 請求項に記載の半導体装置であり、
    前記樹脂部が、前記N電極の一部も覆って設けられ、
    前記樹脂部中において、前記第1の接続電極が、前記N電極とも平面視で重ならず、
    前記樹脂部中において、前記第2の接続電極が、前記N電極とも平面視で重ならない、
    半導体装置。
  3. 請求項に記載の半導体装置であり、
    前記N電極が、前記樹脂部の上面に配置される、
    半導体装置。
  4. 請求項に記載の半導体装置であり、
    前記樹脂部の上面に、少なくとも1つの凸部が形成され、
    前記N電極の、前記凸部と平面視で重なる位置に、前記凸部が嵌まる少なくとも1つの穴が形成される、
    半導体装置。
  5. 請求項またはに記載の半導体装置であり、
    前記樹脂部の上面に、少なくとも1つのガイド部が形成され、
    前記樹脂部の上面における前記N電極が、平面視で前記ガイド部に隣接して配置される、
    半導体装置。
  6. 請求項からのうちのいずれか1つに記載の半導体装置であり、
    前記第1の側面から延びて設けられる前記N電極が、前記第1の側面から延びて設けられる前記P電極と平面視で隣り合う、
    半導体装置。
  7. 請求項からのうちのいずれか1つに記載の半導体装置であり、
    前記第1の側面から延びて設けられる前記N電極が、前記第1の側面から延びて設けられる前記P電極と平面視で重なる、
    半導体装置。
  8. 基板と、
    前記基板の上面に設けられる少なくとも1つの半導体素子と、
    前記半導体素子と電気的に接続され、かつ、前記基板の第1の側面から平面視で外側に延びて設けられるP電極と、
    前記半導体素子と電気的に接続され、かつ、前記第1の側面とは反対側の第2の側面から平面視で外側に延びて設けられるAC電極と、
    前記半導体素子および前記AC電極と電気的に接続され、かつ、前記第1の側面と交差する第3の側面、および、前記第3の側面とは反対側の第4の側面のうちの少なくとも一方から平面視で外側に延びて設けられる第1の接続電極と、
    前記半導体素子と電気的に接続され、かつ、前記第3の側面および前記第4の側面のうちの少なくとも一方から平面視で外側に延びて設けられる第2の接続電極とを備え、
    前記基板の上方において、前記第1の接続電極が、前記P電極および前記AC電極のいずれとも平面視で重ならず、
    前記基板の上方において、前記第2の接続電極が、前記P電極および前記AC電極のいずれとも平面視で重ならず、
    前記基板を複数備え、
    前記半導体素子、前記P電極、前記AC電極、前記第1の接続電極および前記第2の接続電極が、それぞれの前記基板に設けられ、
    隣り合って配置される複数の前記基板のそれぞれを、第1の基板および第2の基板とし、
    前記第1の基板の前記第4の側面と前記第2の基板の前記第3の側面とが対向して配置され、
    前記第1の基板の前記第4の側面から平面視で外側に延びて設けられる前記第1の接続電極と、前記第2の基板の前記第3の側面から平面視で外側に延びて設けられる前記第1の接続電極とが接続され、
    前記第1の基板の前記第4の側面から平面視で外側に延びて設けられる前記第2の接続電極と、前記第2の基板の前記第3の側面から平面視で外側に延びて設けられる前記第2の接続電極とが接続される、
    半導体装置。
  9. 請求項に記載の半導体装置であり、
    前記第1の接続電極および前記第2の接続電極のうちの少なくとも一方が、前記第1の基板の前記第3の側面、および、前記第2の基板の前記第4の側面のうちの少なくとも1つからは延びて設けられない、
    半導体装置。
  10. 請求項からのうちのいずれか1つに記載の半導体装置であり、
    前記第4の側面から平面視で外側に延びて設けられる、前記第1の接続電極および前記第2の接続電極のうちの少なくとも一方が、前記樹脂部外で曲部を備え、
    前記曲部が、前記第4の側面から平面視で外側に延びる端部を前記基板の前記上面側へ曲げる、
    半導体装置。
  11. 請求項1からのうちのいずれか1つに記載の半導体装置であり、
    前記半導体素子の半導体が、SiCからなる、
    半導体装置。
JP2024517644A 2022-04-26 2022-04-26 半導体装置 Active JP7750638B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2022/018852 WO2023209793A1 (ja) 2022-04-26 2022-04-26 半導体装置

Publications (3)

Publication Number Publication Date
JPWO2023209793A1 JPWO2023209793A1 (ja) 2023-11-02
JPWO2023209793A5 JPWO2023209793A5 (ja) 2024-07-02
JP7750638B2 true JP7750638B2 (ja) 2025-10-07

Family

ID=88518197

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2024517644A Active JP7750638B2 (ja) 2022-04-26 2022-04-26 半導体装置

Country Status (5)

Country Link
US (1) US20250167079A1 (ja)
JP (1) JP7750638B2 (ja)
CN (1) CN119072784A (ja)
DE (1) DE112022007159T5 (ja)
WO (1) WO2023209793A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011030407A (ja) 2009-06-24 2011-02-10 Denso Corp 半導体モジュール及びそれを用いた電子回路内蔵型モータ
WO2012143964A1 (ja) 2011-04-18 2012-10-26 三菱電機株式会社 半導体装置及びこれを備えたインバータ装置、並びにこれらを備えた車両用回転電機
JP2019080417A (ja) 2017-10-24 2019-05-23 三菱電機株式会社 パワーモジュール

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011030407A (ja) 2009-06-24 2011-02-10 Denso Corp 半導体モジュール及びそれを用いた電子回路内蔵型モータ
WO2012143964A1 (ja) 2011-04-18 2012-10-26 三菱電機株式会社 半導体装置及びこれを備えたインバータ装置、並びにこれらを備えた車両用回転電機
JP2019080417A (ja) 2017-10-24 2019-05-23 三菱電機株式会社 パワーモジュール

Also Published As

Publication number Publication date
CN119072784A (zh) 2024-12-03
DE112022007159T5 (de) 2025-03-20
JPWO2023209793A1 (ja) 2023-11-02
WO2023209793A1 (ja) 2023-11-02
US20250167079A1 (en) 2025-05-22

Similar Documents

Publication Publication Date Title
JP2725954B2 (ja) 半導体装置およびその製造方法
JP4924411B2 (ja) 電力半導体装置
US11183485B2 (en) Semiconductor module
CN111668165B (zh) 半导体模块和具备该半导体模块的半导体装置
JP6999462B2 (ja) パワー半導体装置
JP2018006697A (ja) 半導体モジュール
JP2002141463A (ja) 半導体モジュール
JP3198019U (ja) 半導体装置
US20240312899A1 (en) Semiconductor module, semiconductor device, and semiconductor device manufacturing method
CN108496249A (zh) 半导体装置
JP3769228B2 (ja) 電力半導体装置
JP7750638B2 (ja) 半導体装置
JP2021082794A (ja) 電子部品および電子装置
JP2023156806A (ja) 半導体モジュール
JP7524559B2 (ja) 配線構造及び半導体モジュール
JP2023061441A (ja) 半導体装置及び半導体装置の製造方法
JP4349364B2 (ja) 半導体装置
US12191615B2 (en) Electrical apparatus and method of manufacturing same
JP5793295B2 (ja) 半導体装置
JP2020136520A (ja) 半導体装置
JP2015126066A (ja) 半導体実装構造およびその実装方法
JP7192886B2 (ja) 半導体装置
JP2022190215A (ja) 半導体装置
US20250279339A1 (en) Semiconductor device and external connection main terminal
JP4096831B2 (ja) 半導体装置の実装構造

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240410

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20250212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20250411

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20250617

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20250819

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20250924

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250924

R150 Certificate of patent or registration of utility model

Ref document number: 7750638

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150