Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7754066B2 - マイクロled構造体及びその製造方法 - Google Patents
[go: Go Back, main page]

JP7754066B2 - マイクロled構造体及びその製造方法 - Google Patents

マイクロled構造体及びその製造方法

Info

Publication number
JP7754066B2
JP7754066B2 JP2022187735A JP2022187735A JP7754066B2 JP 7754066 B2 JP7754066 B2 JP 7754066B2 JP 2022187735 A JP2022187735 A JP 2022187735A JP 2022187735 A JP2022187735 A JP 2022187735A JP 7754066 B2 JP7754066 B2 JP 7754066B2
Authority
JP
Japan
Prior art keywords
micro led
light
emitting element
led structure
crystal orientation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022187735A
Other languages
English (en)
Other versions
JP2024076252A (ja
Inventor
順也 石崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2022187735A priority Critical patent/JP7754066B2/ja
Priority to EP23894408.6A priority patent/EP4625502A1/en
Priority to CN202380081018.6A priority patent/CN120226477A/zh
Priority to PCT/JP2023/039960 priority patent/WO2024111396A1/ja
Priority to TW112143406A priority patent/TW202425370A/zh
Publication of JP2024076252A publication Critical patent/JP2024076252A/ja
Application granted granted Critical
Publication of JP7754066B2 publication Critical patent/JP7754066B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01Manufacture or treatment
    • H10H20/011Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/019Removal of at least a part of a substrate on which semiconductor layers have been formed
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/81Bodies
    • H10H20/817Bodies characterised by the crystal structures or orientations, e.g. polycrystalline, amorphous or porous
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/81Bodies
    • H10H20/822Materials of the light-emitting regions
    • H10H20/824Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP

Landscapes

  • Led Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、マイクロLED構造体及びその製造方法に関する。
微小発光ダイオードディスプレイ(マイクロLEDディスプレイ)実現のため、レーザーリフトオフ(LLO)を用いてLEDを出発基板から剥離して実装用基板に移載し、駆動基板に移載する技術が開示されている(特許文献1)が、全てGaN系LEDに対してのみであり、AlGaInP系LEDを用いたマイクロLED(μ-LED)に関する技術開示は少ない。
AlGaInP系LEDでLLO工程によりマイクロLED素子を実現するためには、サファイア基板などLLO用レーザーに対して透明な基板に移載する必要がある。AlGaInP系LEDをサファイア基板に移載する技術に関しては、例えば特許文献2など、先行技術の開示がある。
特表2020-521181号公報 特開2022-013203号公報 特開2016-004892号公報 特開2007-242804号公報 特開2015-084448号公報
しかしながら、AlGaInP系LEDはGaN系LEDに比べて機械的に脆弱であり、ダイス設計の適否によりLLO工程時、ダイス割れが発生しやすくなるという問題があった。LLO工程時のマイクロLED構造体の割れ(「μ-LEDダイス割れ」とも称する)の回避に関する技術開示は無い。
さらに、マイクロLEDは厚さが薄いため、従来のLEDに比べて応力に弱い。本発明者の検討によると、そのような強度の低さのため、LLO工程時に移載基板に素子を押し付けると、極性の異なる電極をつけるために素子に設けた段差部分に応力がかかり、段差に対して平面視で段差が伸びる方向が結晶方位<110>に略一致していると結晶の劈開性により非常に割れやすいということがわかった。
なお、このようなマイクロLEDの移載の際のダイス割れではなく、従来サイズのLEDのダイス形成時のダイシング工程におけるチッピング防止に関しては特許文献3に技術開示がある。この特許文献3では、従来サイズのLEDのダイシングにおいて、ダイシング予定線を結晶方位<110>からずらしてダイシングする技術が開示されている。ただし、特許文献3は従来サイズのLEDのダイシング加工時のチッピング対策についての技術開示であり、マイクロLEDをLLO工程で移載する際のダイス割れに対するものではない。
また、ダイスに角度を付ける先行技術としては、特許文献4がある。これは成長方向に対して角度をつける技術であるが、マイクロLEDをLLO工程で移載する際のダイス割れに対するものではない。
特許文献5ではデバイスの基部とは独立し、デバイス機能部を結晶方位<110>からずらして配置する技術が開示されている。ただし、特許文献5はマイクロLEDをLLO工程で移載する際のダイス割れに対するものではない。
以上の点から、LLO工程時のマイクロLEDダイス割れ回避に関する技術開示は無い。
本発明は上記の課題に鑑みてなされたもので、AlGaInP系の活性層を有する発光素子構造と透明基板とを接着剤又は接合剤を介して接合したマイクロLED構造体において、LLO工程にて移載する際に、マイクロLED構造体の割れを低減又は回避できるマイクロLED構造体、及び、その製造方法を提供することを目的とする。
本発明は、上記目的を達成するためになされたものであり、(AlGa1-yIn1-xP(0.4≦x≦0.6,0≦y≦0.5)を活性層として有する発光素子構造を有し、該発光素子構造は発光波長とLLO転写用のレーザー光に対して透明な透明基板に発光波長に対し透明でLLO転写用のレーザー光を吸収する接着剤又は接合材にて接合されているマイクロLED構造体であって、前記発光素子構造は素子分離されており、素子分離された前記発光素子構造は、一方の面上に極性の異なる少なくとも2つの電極を有し、素子分離された前記発光素子構造を平面視した外形の長辺方向が、結晶方位<110>と一致しないものであることを特徴とするマイクロLED構造体を提供する。
一般にAlGaInP系の活性層を有するマイクロLED構造体は機械的強度が低いが、上記本発明のマイクロLED構造体では、構造的な強度が特に低い部位が結晶の劈開性により割れやすくなることを防止することができる。その結果、マイクロLED構造体をLLO工程にて移載する際に、マイクロLED構造体の割れ(ダイス割れ、破損)を低減又は回避することができる。
この場合、前記発光素子構造を平面視した外形の長辺方向が、前記結晶方位<110>から10°以上45°以下の範囲でずれていることが好ましい。
さらにこの場合、前記発光素子構造を平面視した外形の長辺方向が、前記結晶方位<110>から22.5°以上30°以下の範囲でずれていることが好ましい。
このような角度であれば、発光素子構造を平面視した外形の長辺方向を、結晶方位<110>だけでなく割れやすさがある<100>方位からも遠い角度にすることができるため、LLO工程時にマイクロLED構造体の割れ(ダイス割れ、破損)が発生する割合をより効果的に減少・改善することができる。
また、本発明のマイクロLED構造体においては、前記発光素子構造は出発基板を有しないものであることが好ましい。
このように、発光素子構造を、出発基板を有しないものとすることにより、所望の移載基板への移載が可能になる。
また、前記接着剤又は接合材がベンゾシクロブテンであることが好ましい。
このように、接着剤又は接合材としてベンゾシクロブテンを用いることにより、確実にエキシマレーザーによるLLO処理を行うことができる。
また、前記透明基板はサファイア又は石英であることが好ましい。
透明基板としては、これらの基板を好適に用いることができ、特にLLO用レーザーに対する透過性が高いものを選択することができる。
また、本発明は、出発基板上に、(AlGa1-yIn1-xP(0.4≦x≦0.6,0≦y≦0.5)を活性層として有する発光素子構造を形成する工程と、前記発光素子構造と、前記発光素子構造の発光波長に対して透明な透明基板を、接着剤又は接合材にて接合する工程と、前記発光素子構造を素子分離する工程と、素子分離された前記発光素子構造の一方の面上に極性の異なる少なくとも2つの電極を形成する工程とにより、マイクロLED構造体を製造する方法であって、前記素子分離する工程において、素子分離された前記発光素子構造を平面視した外形の長辺方向を、結晶方位<110>と一致しないようにすることを特徴とするマイクロLED構造体の製造方法を提供する。
このようなマイクロLED構造体の製造方法であれば、製造したマイクロLED構造体の構造的な強度が低い部位が結晶の劈開性により割れやすくなることを防止することができる。その結果、マイクロLED構造体をLLO工程にて移載する際に、マイクロLED構造体の割れ(破損)を低減又は回避することができる。
この場合、前記発光素子構造を平面視した外形の長辺方向を、前記結晶方位<110>から10°以上45°以下の範囲でずらすことが好ましい。
さらにこの場合、前記発光素子構造を平面視した外形の長辺方向を、前記結晶方位<110>から22.5°以上30°以下の範囲でずらすことができる。
このような角度で、発光素子構造を平面視した外形の長辺方向を結晶方位<110>からずらす素子分離を行うことにより、LLO工程時にダイス割れが発生する割合をより効果的に減少・改善することができる。
また、本発明のマイクロLED構造体の製造方法においては、さらに、前記出発基板を除去する工程を有することが好ましい。
このように、出発基板を除去することにより所望の移載基板への移載が可能になる。
また、前記接着剤又は接合材をベンゾシクロブテンとすることが好ましい。
このように、接着剤又は接合材としてベンゾシクロブテンを用いることにより、確実にエキシマレーザーによるLLO処理を行うことができる。
また、前記透明基板をサファイア又は石英とすることが好ましい。
透明基板としては、これらの基板を好適に用いることができ、特にLLO用レーザーに対する透過性が高いものを選択することができる。
一般にAlGaInP系の活性層を有するマイクロLED構造体は機械的強度が低いものである。それに対し、本発明のマイクロLED構造体は、構造的な強度が低い部位が結晶の劈開性により割れやすくなることを防止することができる。そのため、本発明によれば、マイクロLED構造体をLLO工程にて移載する際に、マイクロLED構造体の割れ(ダイス割れ、破損)を低減又は回避することができる。また、本発明のマイクロLED構造体の製造方法は、そのようなマイクロLED構造体を製造することができる。
本発明のマイクロLED構造体の一例(第一の実施形態)を平面視した概略図である。 本発明のマイクロLED構造体の他の一例(第二の実施形態)を平面視した概略図である。 本発明のマイクロLED構造体のさらに他の一例(第三の実施形態)を平面視した概略図である。 本発明のマイクロLED構造体のさらに他の一例(第四の実施形態)を平面視した概略図である。 本発明のマイクロLED構造体の製造方法の一部を示す概略断面図である。 本発明のマイクロLED構造体の製造方法の他の一部を示す概略断面図である。 本発明のマイクロLED構造体の製造方法の他の一部を示す概略断面図である。 本発明のマイクロLED構造体の製造方法の他の一部を示す概略断面図である。 本発明のマイクロLED構造体の製造方法の他の一部を示す概略断面図である。 本発明のマイクロLED構造体の製造方法の他の一部を示す概略断面図である。 本発明のマイクロLED構造体を製造した後、移載基板に移載する方法の一部を示す概略断面図である。 実施例及び比較例における結果を示すグラフである。
本発明のマイクロLED構造体は、(AlGa1-yIn1-xP(0.4≦x≦0.6,0≦y≦0.5)を活性層として有する発光素子構造を有し、該発光素子構造は発光波長とLLO転写用のレーザー光に対して透明な透明基板に、発光波長に対し透明でLLO転写用のレーザー光を吸収する接着剤又は接合材にて接合されているマイクロLED構造体であって、前記発光素子構造は素子分離されており、素子分離された前記発光素子構造は、一方の面上に極性の異なる少なくとも2つの電極を有し、素子分離された前記発光素子構造を平面視した外形の長辺方向が、結晶方位<110>と一致しないものであることを特徴とするマイクロLED構造体である。マイクロLED構造体としては、一辺が100μmを超えないものとすることができる。
以下、本発明について図面を参照しながら詳細に説明するが、本発明はこれらに限定されるものではない。以下では、本発明の態様を第一の実施形態~第四の実施形態を例示して説明する。各実施形態における類似の要素については、同一の符号を付して説明する。
(第一の実施形態)
まず、第一の実施形態を説明する。この第一の実施形態は、マイクロLED構造体を平面視したときの外形が正方形状の場合である。
本発明のマイクロLED構造体は、例えば後述のような工程(図5~図10)を経て製造できる。このうち、本発明のマイクロLED構造体を、図10を参照し、また、図1を参照して説明する。
概略断面図である図10に示した本発明のマイクロLED構造体58は、(AlGa1-yIn1-xP(0.4≦x≦0.6,0≦y≦0.5)を活性層14として有する発光素子構造18を有する。また、発光素子構造18は発光波長とLLO転写用のレーザー光に対して透明な透明基板30に、発光波長に対し透明でLLO転写用のレーザー光を吸収する接着剤又は接合材25にて接合されている。また発光素子構造18は、素子分離溝(後述する図8で形成する素子分離溝47)により素子分離されている。素子分離された発光素子構造18は、一方の面上に極性の異なる少なくとも2つの電極54、56を有する。また、平面視した概略図である図1に示したように、素子分離された発光素子構造18の平面視した外形の長辺方向Bが、結晶方位<110>の方向Aと一致しないものである。
本発明において、上記のように、素子分離された発光素子構造を平面視した外形の長辺方向と結晶方位<110>方向の位置関係(角度の関係)を規定している。この外形の長辺とは、最も長い辺のことである。第一の実施形態は、マイクロLED構造体を平面視したときの外形が正方形状の場合である。図1には、正方形状に素子分離された発光素子構造18を有するマイクロLED構造体58が示されている。正方形の長辺(最も長い辺)は直交する2方向あるが、いずれの長辺に対しても結晶方位<110>の方向がずれたものとする。
図1には、極性の異なる2つの電極54、56として、第一の電極54を上部電極、第二の電極56を下部電極として示している。図1に示した発光層領域19は、平面視したときに活性層14を含む領域を示す。図1と図10の対比からわかるように、第一の電極54は層13上に位置している。また、第二の電極は層15上に位置している。後述するように、図10の層13は第一導電型、層15および16は第二導電型であるので、夫々の層上に極性の異なる電極をつけるために段差部57が設けられる。この段差部57には、LLO工程時に移載基板に素子を押し付ける際に応力がかかる。この段差部57に沿った方向が結晶方位<110>に一致していると結晶の劈開性により非常に割れやすい。一方、本発明では、段差部57の強度が高く、割れにくいものとすることができる。AlGaInP系LEDはGaN系LEDに比べて機械的に脆弱であり、ダイス設計の適否によりLLO工程時、ダイス割れが発生しやすくなるため、本発明による、ダイス割れの抑制効果が大きい。
この場合、発光素子構造18を平面視したときの外形の長辺方向が、結晶方位<110>(方向A)から10°以上45°以下の範囲でずれていることが好ましい。また、発光素子構造18を平面視したときの外形の長辺方向が、結晶方位<110>(方向A)から22.5°以上30°以下の範囲でずれているものとすることができる。
さらに、本発明のマイクロLED構造体58は、図10に示すように、発光素子構造18が出発基板を有しないものであることが好ましい。マイクロLED構造体58が出発基板を有しないものとすることにより、所望の移載基板への移載が可能になる。発光素子構造18が出発基板を有しないものとすることは、後述のように出発基板11(図6、図7参照)を除去することによって達成できる。
また、本発明のマイクロLED構造体58においては、接着剤又は接合材25がベンゾシクロブテン(BCB)であることが好ましい。接着剤又は接合材としてベンゾシクロブテンを用いることにより、確実にエキシマレーザーによるLLO処理を行うことができる。
また、本発明のマイクロLED構造体58においては、透明基板30がサファイア又は石英であることが好ましい。透明基板としては、これらの基板を好適に用いることができ、特にLLO用レーザーに対する透過性が高いものを選択することができる。
次に、このような本発明のマイクロLED構造体の製造方法について説明する。第一の実施形態では、図1に示した平面視外形を有するマイクロLED構造体58を製造する場合を説明する。
まず、(AlGa1-yIn1-xP(0.4≦x≦0.6,0≦y≦0.5)を活性層として有する発光素子構造を形成する。そのため、図5に示すように出発基板11上に、順次エピタキシャル成長を行い、各層を形成し、エピタキシャルウェーハ20を作製する。これにより、エッチストップ層12や、発光素子構造18を有するエピタキシャル層を作製する。より具体的には、以下のようにして各層のエピタキシャル成長を行うことができる。
この工程では、まず、図5に示すように、出発基板である第一導電型のGaAs基板11上にエッチストップ層12をエピタキシャル成長させる。エッチストップ層12は、例えば、第一導電型のGaAsバッファ層を積層した後、第一導電型のGaIn1-xP(0.4≦x≦0.6)第一エッチストップ層を例えば厚さ0.1μm、第一導電型のGaAs第二エッチストップ層を例えば厚さ0.1μm成長させることにより形成することができる。さらに、エッチストップ層12上に、例えば、第一導電型の(AlGa1-yIn1-xP(0.4≦x≦0.6,0.6≦y≦1.0)第一クラッド層13を例えば厚さ1.0μm、ノンドープの(AlGa1-yIn1-xP(0.4≦x≦0.6,0≦y≦0.5)活性層14、第二導電型の(AlGa1-yIn1-xP(0.4≦x≦0.6,0.6≦y≦1.0)第二クラッド層15を例えば厚さ1.0μm、第二導電型のGaIn1-xP(0.5≦x≦1.0)中間層(不図示)を例えば厚さ0.1μm、第二導電型のGaP窓層16を、順次成長したエピタキシャル機能層としての発光素子構造18を有するエピタキシャルウェーハ20を準備する。ここで第一クラッド層13から第二クラッド層15までをダブルヘテロ(DH)構造部と称する(図5)。
前記の膜厚はあくまで例示であり、素子の動作仕様により膜厚は変更されるべきパラメーターにすぎず、ここで記載した膜厚に限定されないことは言うまでもない。第一クラッド層13及び第二クラッド層15は共に1.0μmの場合を例示したが、マイクロLEDにおいては、定格電流密度が大きいサイズのディスクリートLEDより小さく、この膜厚より薄くてもクラッド層としての機能が損なわれることはない。
第一クラッド層13は後述するように第一クラッド層13に接する形で電極が形成されるため、オーミック接触形成時の金属拡散を考慮し、0.6μm以上の厚さを有することが好適である。これ以上の厚さであれば、どのような厚さでも選択可能である。ただし、第一クラッド層13は10μm以下の範囲で設計することが好ましい。このような厚さであれば、それほどコストアップ要因にならず、定電流駆動時の発光効率を確保することができ、また、ウェーハの反りが抑制されることによって高い歩留まりを得ることができる。
第二導電型がP型の場合、ホールの有効質量が大きいため、第二クラッド層15が、例えば0.2μm程度の厚さであっても、1.0μmと同様に機能する。そのため、0.2μm以上の厚さであることが好ましく、どのような厚さでも選択可能である。ただし、第二クラッド層15は10μm以下の範囲で設計することが好ましい。このような厚さであれば、それほどコストアップ要因にならず、定電流駆動時の発光効率を確保することができ、また、ウェーハの反りが抑制されることによって高い歩留まりを得ることができる。
また、各層は単一組成層ではなく、例示した範囲の組成内で複数組成層を有することを概念として含むことは言うまでもない。また、キャリア濃度の水準は、各層で均一ではなく、各層内で複数の水準を有することを概念として含むことは言うまでもない。
活性層14は、単一組成から構成されてもよく、また、バリア層と活性層を複数交互に積層した超格子構造であっても、類似の機能を有し、両者いずれも選択可能である。いずれの構造を選択しても本技術の作用効果は同様である。
また、GaP窓層16の厚さは5μm超であることが好ましく、例えば6μmとすることができる。ただ、この6μmの厚さに限定されるものではなく、例えば、素子分離の短辺長より薄い範囲での膜厚であればどのような膜厚でも選択可能である。
次に、図6に示すように、発光素子構造18と、発光素子構造の発光波長とLLO転写用のレーザー光に対して透明な透明基板30を、発光波長に対し透明でLLO転写用のレーザー光を吸収する接着剤又は接合材25にて接合する。例えば、エピタキシャルウェーハ20上に接着剤又は接合材25として例えば熱硬化型接合部材であるベンゾシクロブテン(BCB)をスピンコートし、サファイアウェーハ等の透明基板30と対向させて重ね合わせ、真空雰囲気下にて熱圧着する。スピンコートにてBCBを塗布する際、膜厚は例えば0.6μmとすることができる。
なお、熱圧着する雰囲気は、真空雰囲気に限定されるものではなく、酸素が100ppm以下の雰囲気であれば、どのような雰囲気であっても採用可能である。例えば窒素雰囲気やアルゴン雰囲気であっても同様の効果が得られる。
また、透明基板30はサファイアに限定されるものではなく、レーザー光透過性と平坦性が担保されていればどのような材料も選択可能である。サファイアの他、石英を選択することも可能ある。
また、接着剤又は接合材25としてBCBを用いる場合、BCBは層状に塗布する以外にも、感光性BCBを用いて孤立島状やライン状、その他の形状にパターン化し、接合の工程を行っても同様な結果が得られる。
また、BCB等の接着剤又は接合材25の厚さは0.6μmに限定されるものではなく、この厚さより薄くてもよい。
次に、図7に示すように、出発基板11(例えばGaAs出発基板)をウェットエッチングで除去することが好ましい。さらに、その後エッチストップ層12も除去する。エッチストップ層12の除去は、上記のように第一エッチストップ層及び第二エッチストップ層を有する場合には、まず、エッチングにより第一エッチストップ層を露出させ、エッチャントを切り替えて第二エッチストップ層を除去してエピタキシャル層(発光素子構造18のうちの第一クラッド層13)を露出させることができる。このようにして、ダブルヘテロ(DH)構造部(第一クラッド層13、活性層14、第二クラッド層15)と窓層16のみを保持する接合ウェーハを作製することができる(図7)。
次に、図8に示したように、発光素子構造18を素子分離する。その際、素子分離された発光素子構造18の平面視した外形の長辺方向Bを、結晶方位<110>の方向Aと一致しないようにする(図1参照)。この素子分離は、具体的には、以下のようにして行うことができるが、素子分離を行うことができれば、これに限定されない。
まず、TEOS(テトラエトキシシラン)とOを原料とするP-CVD法(プラズマCVD法)にてエピタキシャル接合ウェーハ上(すなわち、第一クラッド層13上)にSiO膜を1μm厚で形成する。
次に、フォトリソグラフィー法にてレジストパターンを形成し、フッ酸溶液によるウェットエッチングにてSiOのパターン形状を作製する。次に、SiOパターンをハードマスクとして、塩素系ガスを導入したICP(誘導結合プラズマ)装置にて、ICP処理を行い、DH構造部(第一クラッド層13から第二クラッド層15まで)とGaP窓層16をドライエッチングし、BCB層等の接着剤又は接合材25を露出させ、エッチングガスを切り替えて露出した接着剤又は接合材をさらにドライエッチングしてサファイア基板を露出させ、DH構造部(第一クラッド層13から第二クラッド層15まで)とGaP窓層16からなる島状パターンを形成する。ここでの島状パターンは、上記SiOパターンと略一致する。
ここでのSiOパターン形状、すなわち、素子分離された後は発光素子構造を平面視した外形となる形状(上記島状パターン)は、一辺が100μm未満とすることが好ましく、本実施形態においては、その形状は略正方形である。この略正方形パターンは、本実施形態においては、角点とその対角を結ぶ線が結晶方位<110>方向と略一致するように形成することが好ましい(図1参照)。
このように、SiOパターン(すなわち、素子分離された後は発光素子構造を平面視した外形となる形状)の角部とその対角を結ぶ線が結晶方位<110>方向(方向A)に略一致するように形成することができるが、結晶方位<110>への方向一致は厳密に一致しなくても同様な効果を得られることは言うまでもない。SiOパターンの辺が結晶方位<110>方向と略一致しないことが肝要であり、辺の方向を結晶方位<110>から10°以上ずらすことにより、より確実にこの効果を得ることができる。対角線を結ぶ線と結晶方位<110>のなす角の最大は45°のため、最大角は45°である。すなわち、図1に示したように、素子分離された発光素子構造18を平面視したときの外形の長辺方向Bを、結晶方位<110>の方向Aから10°以上45°以下の範囲でずらすことが好ましい。また、特に、素子分離された発光素子構造58を平面視したときの外形の長辺方向を、結晶方位<110>の方向Aから22.5°以上30°以下の範囲でずらすことができる。
次に、図8中に示したように、素子分離後の個々の発光素子構造において、電極形成のための段差部を設ける。具体的には、上記島状パターン形成後、ダブルヘテロ(DH)構造部(第一クラッド層13、活性層14、第二クラッド層15)の一部を、前記と同様にICP法でエッチングし、第二クラッド層15あるいはGaP窓層16を露出させる。
図8に示した素子分離加工(及び第二クラッド層15あるいはGaP窓層16の露出)後、図9に示したように、加工断面に端面処理として保護膜52を形成することができる。ここでは、例えば、上記と同様のP-CVD法にて保護膜52としてSiO保護膜を形成することができる。また、保護膜52はSiOに限定されるものではなく、端面が保護でき、かつ絶縁性を有する材料であればどのような材料でも選択可能である。SiNxや酸化チタン、酸化マグネシウムなども選択可能である。
次に、図10に示したように、素子分離された発光素子構造18の一方の面上に極性の異なる少なくとも2つの電極を形成する。ここでの「一方の面」とは、接着剤又は接合剤25によって透明基板30と接合された側とは反対側とすることができる。ここでは、第一クラッド層13に接触する第一の電極54、及び第二クラッド層15又はGaP窓層16に接触する第二の電極56を形成し、マイクロLED構造体58(「μ-LEDダイス」とも称する)を製造する。
第一導電型がP型の場合、第一の電極54が第一クラッド層13と接する面ではBe又はZnを含み、第二の電極56が第二クラッド層15又はGaP窓層16と接する面ではSi又はGeを含む金属を選択することが好ましい。第一導電型がN型の場合、第一の電極54が第一クラッド層13と接する面ではSi又はGeを含み、第二の電極56が第二クラッド層15又はGaP窓層16と接する面ではBe又はZnを含む金属を選択することが好ましい。例えば、第一導電型はN型、第二導電型はP型を選択し、第一の電極54が第一クラッド層13に接する面にはAuSi系合金を、第二の電極56が第二クラッド層15又はGaP窓層16に接する面にはAuBe系合金を用いることができる。
本実施形態において、第一の電極54及び第二の電極56の総厚はそれぞれ0.5μm程度とすることができるが、オーミック接触が形成できればどのような膜厚をも選択可能である。また、第一の電極54、第二の電極56のいずれかもしくは両方の上に追加の金属層、例えばAuまたはAlパッド層、Au系各種バンプを形成しても同様の効果が得られる。
また、第二の電極56上には、第一の電極54と高さを揃えるため、追加のパッド層を別途設けることができる。例えば、第二の電極56はGaP窓層16にコンタクトを取り、第一の電極54と第二の電極56の間で数μm(例えば2.5μm)程度の段差が生じている場合、高さを揃えるためAuで構成された数μm(例えば2.5μmとする)のパッド電極を追加作製することができる。
このようにして製造したマイクロLED構造体は、図11に示すように、マイクロLED構造体(μ-LEDダイス)のパターン及びピッチに整合するシリコーン凸パターン(シリコーン樹脂65)を有する石英等からなる移載基板70に、マイクロLED構造体のパターンを押し当て、サファイア等の透明基板30側よりエキシマレーザーを照射してBCB等の接着剤又は接合材25を昇華させる。BCB等の接着剤又は接合材25が昇華することでサファイア等の透明基板30からμ-LEDダイスは分離されることにより、マイクロLEDダイスがサファイア基板等の透明基板30から石英等からなる移載基板70に移載される。
(第二の実施形態)
次に、第二の実施形態を説明する。この第二の実施形態は、マイクロLED構造体を平面視したときの外形が長方形の場合である。
第二の実施形態では、図2に示したように、素子分離された発光素子構造18の平面視した外形が長方形である。ここで、図2に示したように、素子分離された発光素子構造18の平面視した外形の長辺方向Bが、結晶方位<110>の方向Aと一致しないものとする。
このマイクロLED構造体を製造する方法は、以下の通りである。まず、接合基板を作製する工程および構造(図5~図7)は、第一の実施形態と同様である。
素子分離の工程(SiOパターンを形成する工程を含む)(図8参照)も、第一の実施形態と同様だが、SiOパターン形状は第一の実施形態とは異なり、正方形ではなく、長方形である。ここで、図2に示したように、素子分離された発光素子構造18の平面視した外形の長辺方向Bが、結晶方位<110>の方向Aと一致しないものとする。特に、結晶方位<110>方向(方向A)は、角部と対角の角部を結ぶ線と<110>方向と略一致させることが好ましい。素子分離の工程(SiOパターンを形成する工程を含む)の後の工程(図9~図11)は第一の実施形態と同様である。
(第三の実施形態)
次に、第三の実施形態を説明する。この第三の実施形態は、素子分離された発光素子構造18を平面視したときの外形が、図3に示したように、各辺は略直線であるが、角部に曲線を有する(すなわち、角部がRを有する)長方形である場合である。すなわち、この第三の実施形態は、第二の実施形態の変形パターンであり、長方形の角が90°ではない場合である。この場合、長辺とは最も長い直線のことである。角部がRを有することができるのは、長方形に限らず、図1の正方形の場合や、後述の図4の多角形の場合等においても同様である。ここで、図3に示したように、素子分離された発光素子構造18の平面視した外形の長辺方向Bが、結晶方位<110>の方向Aと一致しないものとする。
このマイクロLED構造体を製造する方法は、以下の通りである。まず、接合基板を作製する工程および構造(図5~図7)は、第一の実施形態と同様である。
素子分離の工程(SiOパターンを形成する工程を含む)(図8参照)も、第一の実施形態と同様だが、SiOパターン形状は第一の実施形態とは異なり、正方形ではなく、角部に曲線を有する(すなわち、角部がRを有する)長方形である。ここで、図3に示したように、素子分離された発光素子構造18の平面視した外形の長辺方向Bが、結晶方位<110>の方向Aと一致しないものとする。特に、結晶方位<110>方向(方向A)は、角部と対角の角部を結ぶ線と<110>方向と略一致させることが好ましい。素子分離の工程(SiOパターンを形成する工程を含む)の後の工程(図9~図11)は第一の実施形態と同様である。
(第四の実施形態)
次に、第四の実施形態を説明する。この第四の実施形態は、マイクロLED構造体を平面視したときの外形が多角形の場合である。
第四の実施形態では、図4に示したように、素子分離された発光素子構造18の平面視した外形が多角形(図4では正六角形ではない六角形)である。ここで、図4に示したように、素子分離された発光素子構造18の平面視した外形の長辺方向Bが、結晶方位<110>の方向Aと一致しないものとする。
このマイクロLED構造体を製造する方法は、以下の通りである。まず、接合基板を作製する工程および構造(図5~図7)は、第一の実施形態と同様である。
素子分離の工程(SiOパターンを形成する工程を含む)(図8参照)も、第一の実施形態と同様だが、SiOパターン形状は第一の実施形態とは異なり、正方形ではなく、多角形である。ここで、図4に示したように、素子分離された発光素子構造18の平面視した外形の長辺方向Bが、結晶方位<110>の方向Aと一致しないものとする。素子分離の工程(SiOパターンを形成する工程を含む)の後の工程(図9~図11)は第一の実施形態と同様である。
以下、実施例及び比較例を挙げて本発明について詳細に説明するが、これらは本発明を限定するものではない。
(実施例及び比較例)
第二の実施形態に従って、発光素子構造18を有するマイクロLED構造体58を製造した。すなわち、図2に示すように、素子分離された発光素子構造を平面視した外形は長方形である。
まず、図5に示すように、エピタキシャル機能層として発光素子構造を有するエピタキシャルウェーハを準備した。具体的には、以下の通りとした。まず、N型のGaAs出発基板11上に、N型のGaAsバッファ層積層後、0.1μm厚のN型のGaIn1-xP(0.4≦x≦0.6)第一エッチストップ層、0.1μm厚のN型のGaAs第二エッチストップ層を形成し、エッチストップ層12とした。エッチストップ層12の上に1.0μm厚のN型の(AlGa1-yIn1-xP(0.4≦x≦0.6,0.6≦y≦1.0)第一クラッド層13、ノンドープの(AlGa1-yIn1-xP(0.4≦x≦0.6,0≦y≦0.5)活性層14、1.0μm厚のP型の(AlGa1-yIn1-xP(0.4≦x≦0.6,0.6≦y≦1.0)第二クラッド層15、0.1μm厚のP型のGaIn1-xP(0.5≦x≦1.0)中間層(不図示)、6μm厚のP型のGaP窓層16を順次成長し、エピタキシャル機能層として発光素子構造18を有するエピタキシャルウェーハ20を準備した(図5)。
次に、図6に示すように、エピタキシャルウェーハ20上に接着剤又は接合材25として熱硬化型接合部材であるベンゾシクロブテン(BCB)をスピンコートし、透明基板30であるサファイアウェーハと対向させて重ね合わせ、真空雰囲気下にて熱圧着した。スピンコートにてBCBを塗布する際、設計膜厚は0.6μmとした。
次に、図7に示すように、GaAs出発基板11をウェットエッチングで除去し、N型の第一エッチストップ層を露出させ、第一、第二エッチストップ層をそれぞれに適したエッチング液で除去して第一クラッド層13を露出させた。これにより、DH層と窓層16のみを保持するエピタキシャル接合基板を作製した。
次に、P-CVD、フォトリソグラフィー法とウェットエッチング法にて縦50μm、横25μmの長方形SiOパターンを形成し、素子分離を行い、島状パターンを形成した。島状パターン形成後、DH層部の一部をICP法でエッチングして第二クラッド層15を露出させた(図8)。その後、加工断面にSiO保護膜52を形成した(図9)。その後、図2、図10に示したように、平面視した長軸方向の端部付近に極性の異なる第一の電極54及び第二の電極56を配置した。このようにしてマイクロLED構造体58を作製したが、複数のエピタキシャル接合基板を作製し、上記マイクロLED構造体58として、長辺方向Bと、結晶方位<110>の方向Aの角度を、0°(比較例)、5°、10°、15°、20°、25°、30°、35°、40°、45°(以上実施例)としたものをそれぞれ製造した。比較例では、パターンの長辺方向は<110>方向と略一致で形成したものである。
各実施例、比較例で製造したマイクロLED構造体58について、図11に示したように、移載基板70に移載を行った。
実施例及び比較例の結果を図12に示した。発光素子構造を平面視した外形の長辺方向が結晶方位<110>方向と略一致する形状の場合、すなわち比較例の場合、ダイス割れは30%前後であるが、上記長辺方向を結晶方位<110>から傾けることで、割れ率は減少し、10°以上の角度にすることで割れ率はゼロになった。結晶方位<110>からの傾きの角度の上限は45°であるため、45°が傾きの上限である。
本明細書は、以下の態様を包含する。
[1]: (AlGa1-yIn1-xP(0.4≦x≦0.6,0≦y≦0.5)を活性層として有する発光素子構造を有し、該発光素子構造は発光波長とLLO転写用のレーザー光に対して透明な透明基板に、発光波長に対し透明でLLO転写用のレーザー光を吸収する接着剤又は接合材にて接合されているマイクロLED構造体であって、
前記発光素子構造は素子分離されており、
素子分離された前記発光素子構造は、一方の面上に極性の異なる少なくとも2つの電極を有し、
素子分離された前記発光素子構造を平面視した外形の長辺方向が、結晶方位<110>と一致しないものであることを特徴とするマイクロLED構造体。
[2]: 前記発光素子構造を平面視した外形の長辺方向が、前記結晶方位<110>から10°以上45°以下の範囲でずれている上記[1]のマイクロLED構造体。
[3]: 前記発光素子構造を平面視した外形の長辺方向が、前記結晶方位<110>から22.5°以上30°以下の範囲でずれている上記[2]のマイクロLED構造体。
[4]: 前記発光素子構造は出発基板を有しないものである上記[1]~上記[3]のいずれかのマイクロLED構造体。
[5]: 前記接着剤又は接合材がベンゾシクロブテンである上記[1]~上記[4]のいずれかのマイクロLED構造体。
[6]: 前記透明基板はサファイア又は石英である上記[1]~上記[5]のいずれかのマイクロLED構造体。
[7]: 出発基板上に、(AlGa1-yIn1-xP(0.4≦x≦0.6,0≦y≦0.5)を活性層として有する発光素子構造を形成する工程と、
前記発光素子構造と、前記発光素子構造の発光波長とLLO転写用のレーザー光に対して透明な透明基板を、発光波長に対し透明でLLO転写用のレーザー光を吸収する接着剤又は接合材にて接合する工程と、
前記発光素子構造を素子分離する工程と、
素子分離された前記発光素子構造の一方の面上に極性の異なる少なくとも2つの電極を形成する工程と
により、マイクロLED構造体を製造する方法であって、
前記素子分離する工程において、素子分離された前記発光素子構造を平面視した外形の長辺方向を、結晶方位<110>と一致しないようにすることを特徴とするマイクロLED構造体の製造方法。
[8]: 前記発光素子構造を平面視した外形の長辺方向を、前記結晶方位<110>から10°以上45°以下の範囲でずらす上記[7]のマイクロLED構造体の製造方法。
[9]: 前記発光素子構造を平面視した外形の長辺方向を、前記結晶方位<110>から22.5°以上30°以下の範囲でずらす上記[8]のマイクロLED構造体の製造方法。
[10]: さらに、前記出発基板を除去する工程を有する上記[7]~上記[9]のいずれかのマイクロLED構造体の製造方法。
[11]: 前記接着剤又は接合材をベンゾシクロブテンとする上記[7]~上記[10]のいずれかのマイクロLED構造体の製造方法。
[12]: 前記透明基板をサファイア又は石英とする上記[7]~上記[11]のいずれかのマイクロLED構造体の製造方法。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
11…出発基板、
12…エッチストップ層、
13…第一クラッド層、
14…活性層、
15…第二クラッド層、
16…窓層、
18…発光素子構造、
19…発光層領域、
20…エピタキシャルウェーハ、
25…接着剤又は接合材、
30…透明基板、
47…素子分離溝、
52…保護膜、
54…第一の電極、
56…第二の電極、
57…段差部、
58…マイクロLED構造体、
65…シリコーン樹脂、
70…移載基板、
A…結晶方位<110>方向、
B…長辺方向。

Claims (12)

  1. (AlGa1-yIn1-xP(0.4≦x≦0.6,0≦y≦0.5)を活性層として有する発光素子構造を有し、該発光素子構造は発光波長とLLO転写用のレーザー光に対して透明な透明基板に、発光波長に対し透明でLLO転写用のレーザー光を吸収する接着剤又は接合材にて接合されているマイクロLED構造体であって、
    前記発光素子構造は素子分離されており、
    素子分離された前記発光素子構造は、一方の面上に極性の異なる少なくとも2つの電極を有し、
    素子分離された前記発光素子構造を平面視した外形の長辺方向が、結晶方位<110>と一致しないものであることを特徴とするマイクロLED構造体。
  2. 前記発光素子構造を平面視した外形の長辺方向が、前記結晶方位<110>から10°以上45°以下の範囲でずれていることを特徴とする請求項1に記載のマイクロLED構造体。
  3. 前記発光素子構造を平面視した外形の長辺方向が、前記結晶方位<110>から22.5°以上30°以下の範囲でずれていることを特徴とする請求項2に記載のマイクロLED構造体。
  4. 前記発光素子構造は出発基板を有しないものであることを特徴とする請求項1又は請求項2に記載のマイクロLED構造体。
  5. 前記接着剤又は接合材がベンゾシクロブテンであることを特徴とする請求項1又は請求項2に記載のマイクロLED構造体。
  6. 前記透明基板はサファイア又は石英であることを特徴とする請求項1又は請求項2に記載のマイクロLED構造体。
  7. 出発基板上に、(AlGa1-yIn1-xP(0.4≦x≦0.6,0≦y≦0.5)を活性層として有する発光素子構造を形成する工程と、
    前記発光素子構造と、前記発光素子構造の発光波長とLLO転写用のレーザー光に対して透明な透明基板を、発光波長に対し透明でLLO転写用のレーザー光を吸収する接着剤又は接合材にて接合する工程と、
    前記発光素子構造を素子分離する工程と、
    素子分離された前記発光素子構造の一方の面上に極性の異なる少なくとも2つの電極を形成する工程と
    により、マイクロLED構造体を製造する方法であって、
    前記素子分離する工程において、素子分離された前記発光素子構造を平面視した外形の長辺方向を、結晶方位<110>と一致しないようにすることを特徴とするマイクロLED構造体の製造方法。
  8. 前記発光素子構造を平面視した外形の長辺方向を、前記結晶方位<110>から10°以上45°以下の範囲でずらすことを特徴とする請求項7に記載のマイクロLED構造体の製造方法。
  9. 前記発光素子構造を平面視した外形の長辺方向を、前記結晶方位<110>から22.5°以上30°以下の範囲でずらすことを特徴とする請求項8に記載のマイクロLED構造体の製造方法。
  10. さらに、前記出発基板を除去する工程を有することを特徴とする請求項7又は請求項8に記載のマイクロLED構造体の製造方法。
  11. 前記接着剤又は接合材をベンゾシクロブテンとすることを特徴とする請求項7又は請求項8に記載のマイクロLED構造体の製造方法。
  12. 前記透明基板をサファイア又は石英とすることを特徴とする請求項7又は請求項8に記載のマイクロLED構造体の製造方法。
JP2022187735A 2022-11-24 2022-11-24 マイクロled構造体及びその製造方法 Active JP7754066B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2022187735A JP7754066B2 (ja) 2022-11-24 2022-11-24 マイクロled構造体及びその製造方法
EP23894408.6A EP4625502A1 (en) 2022-11-24 2023-11-07 Micro-led structural body and manufacturing method for same
CN202380081018.6A CN120226477A (zh) 2022-11-24 2023-11-07 Micro LED结构体及其制造方法
PCT/JP2023/039960 WO2024111396A1 (ja) 2022-11-24 2023-11-07 マイクロled構造体及びその製造方法
TW112143406A TW202425370A (zh) 2022-11-24 2023-11-10 微型led結構體及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022187735A JP7754066B2 (ja) 2022-11-24 2022-11-24 マイクロled構造体及びその製造方法

Publications (2)

Publication Number Publication Date
JP2024076252A JP2024076252A (ja) 2024-06-05
JP7754066B2 true JP7754066B2 (ja) 2025-10-15

Family

ID=91195544

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022187735A Active JP7754066B2 (ja) 2022-11-24 2022-11-24 マイクロled構造体及びその製造方法

Country Status (5)

Country Link
EP (1) EP4625502A1 (ja)
JP (1) JP7754066B2 (ja)
CN (1) CN120226477A (ja)
TW (1) TW202425370A (ja)
WO (1) WO2024111396A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006129595A1 (ja) 2005-05-31 2006-12-07 Shin-Etsu Handotai Co., Ltd. 発光素子の製造方法
US20130234166A1 (en) 2012-03-08 2013-09-12 Ting-Chia Ko Method of making a light-emitting device and the light-emitting device
JP7136311B1 (ja) 2021-12-03 2022-09-13 信越半導体株式会社 接合型半導体ウェーハの製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4743661B2 (ja) 2006-03-07 2011-08-10 信越半導体株式会社 発光素子の製造方法及び発光素子
JP2013526788A (ja) 2010-05-24 2013-06-24 ソラア インコーポレーテッド 多波長レーザー装置のシステムおよび方法
JP6328497B2 (ja) 2014-06-17 2018-05-23 ソニーセミコンダクタソリューションズ株式会社 半導体発光素子、パッケージ素子、および発光パネル装置
CN106941108B (zh) 2017-05-23 2019-09-17 深圳市华星光电技术有限公司 微发光二极管显示面板及其制作方法
JP7413941B2 (ja) 2020-07-03 2024-01-16 信越半導体株式会社 接合型半導体素子及び接合型半導体素子の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006129595A1 (ja) 2005-05-31 2006-12-07 Shin-Etsu Handotai Co., Ltd. 発光素子の製造方法
US20130234166A1 (en) 2012-03-08 2013-09-12 Ting-Chia Ko Method of making a light-emitting device and the light-emitting device
JP7136311B1 (ja) 2021-12-03 2022-09-13 信越半導体株式会社 接合型半導体ウェーハの製造方法

Also Published As

Publication number Publication date
JP2024076252A (ja) 2024-06-05
WO2024111396A1 (ja) 2024-05-30
CN120226477A (zh) 2025-06-27
EP4625502A1 (en) 2025-10-01
TW202425370A (zh) 2024-06-16

Similar Documents

Publication Publication Date Title
EP1662587B1 (en) Light emitting device and method for fabricating the same
CN103814447B (zh) 垂直型第iii族氮化物半导体led芯片及其制造方法
JP2001176823A (ja) 窒化物半導体チップの製造方法
JP2010232625A (ja) 貼り合わせ基板の製造方法
US20230215976A1 (en) Bonded semiconductor device and method for manufacturing bonded semiconductor device
CN103890914B (zh) 半导体元件及其制造方法
CN118339663A (zh) 接合型半导体晶圆的制造方法
US7465962B2 (en) Semiconductor light emitting device and manufacturing method therefor
TWI404237B (zh) 發光元件及其製造方法
JP7754066B2 (ja) マイクロled構造体及びその製造方法
EP3944344B1 (en) Light emitting element and method of manufacturing light emitting element
JP7701319B2 (ja) マイクロled用接合型ウェーハの製造方法
JP2009283762A (ja) 窒化物系化合物半導体ledの製造方法
TW202004851A (zh) 發光元件的製造方法
EP4517844A1 (en) Light emitting element and method for manufacturing same
JP7750218B2 (ja) マイクロled素子
US20250031485A1 (en) Method for manufacturing light emitting device
JP7367743B2 (ja) 接合型半導体ウェーハの製造方法
KR102649711B1 (ko) 초박형 반도체 다이의 제조 방법
KR20210036475A (ko) 반도체 발광부를 이송하는 방법
CN116469907B (zh) 发光面板及其制作方法
US20240347668A1 (en) Temporarily bonded wafer and method for manufacturing the wafer
CN119816010A (zh) 氧化镓去除方法、芯片制作方法和显示装置制作方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20241018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20250624

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20250902

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250915

R150 Certificate of patent or registration of utility model

Ref document number: 7754066

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150