JP7769088B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP7769088B2 JP7769088B2 JP2024231281A JP2024231281A JP7769088B2 JP 7769088 B2 JP7769088 B2 JP 7769088B2 JP 2024231281 A JP2024231281 A JP 2024231281A JP 2024231281 A JP2024231281 A JP 2024231281A JP 7769088 B2 JP7769088 B2 JP 7769088B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- grooves
- electronic device
- semiconductor device
- bonding material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/421—Shapes or dispositions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/481—Leadframes for devices being provided for in groups H10D8/00 - H10D48/00
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/04—Manufacture or treatment of leadframes
- H10W70/041—Connecting or disconnecting interconnections to or from leadframes, e.g. connecting bond wires or bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/411—Chip-supporting parts, e.g. die pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/411—Chip-supporting parts, e.g. die pads
- H10W70/417—Bonding materials between chips and die pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/421—Shapes or dispositions
- H10W70/424—Cross-sectional shapes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/456—Materials
- H10W70/457—Materials of metallic layers on leadframes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/464—Additional interconnections in combination with leadframes
- H10W70/465—Bumps or wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
- H10W74/127—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed characterised by arrangements for sealing or adhesion
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
- H10W74/129—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed forming a chip-scale package [CSP]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Die Bonding (AREA)
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
[付記1]
電子部品と、
前記電子部品が搭載された搭載面を有する支持部材と、
前記電子部品と前記支持部材との間に介在し、前記電子部品を前記支持部材に固着させる接合材と、を備えており、
前記搭載面は、複数の溝が形成された第1領域、および、第1方向に見て前記第1領域を包囲する第2領域を有しており、
前記接合材は、前記第1領域に接しており、前記第2領域に接していない、電子装置。
[付記2]
前記接合材は、第1組成物の固体を含んでおり、
前記第1領域は、前記第1組成物の液体に対して親液性を示し、かつ、前記第2領域よりも、前記第1組成物の液体に対する親液性が高い、付記1に記載の電子装置。
[付記3]
前記第1組成物は、はんだである、付記2に記載の電子装置。
[付記4]
前記搭載面は、前記第1方向に見て、前記第1領域と前記第2領域との間に介在する第3領域をさらに有している、付記2または付記3のいずれかに記載の電子装置。
[付記5]
前記第3領域は、前記接合材が接する、付記4に記載の電子装置。
[付記6]
前記第3領域は、前記第1領域よりも、前記第1組成物の液体に対する親液性が高い、付記5に記載の電子装置。
[付記7]
前記第3領域は、Agめっきが施されている、付記5または付記6に記載の電子装置。
[付記8]
前記第3領域は、前記接合材が接していない、付記4に記載の電子装置。
[付記9]
前記第3領域は、前記第1領域および前記第2領域よりも窪んでいる、付記8に記載の電子装置。
[付記10]
前記第3領域は、前記第1組成物の液体に対して撥液性を示す、付記8に記載の電子装置。
[付記11]
前記電子部品および前記搭載面を覆う樹脂部材をさらに備えており、
前記樹脂部材は、第2組成物の固体を含んでいる、付記1ないし付記10のいずれかに記載の電子装置。
[付記12]
前記第2領域は、前記第2組成物の液体に対して親液性を示す、付記11に記載の電子装置。
[付記13]
前記第2組成物は、エポキシ樹脂である、付記11または付記12に記載の電子装置。
[付記14]
前記支持部材は、前記搭載面を有するダイパッド部と、前記ダイパッド部から離間した端子リード部とを含んでいる、付記1ないし付記13のいずれかに記載の電子装置。
[付記15]
前記ダイパッド部の表層は、Cuを含んだ金属である、付記14に記載の電子装置。
[付記16]
前記電子部品と前記端子リード部とを導通させる接続部材をさらに備えている、付記14または付記15に記載の電子装置。
[付記17]
前記第2領域は、複数の溝が形成されており、
前記第2領域の前記複数の溝は、前記第1領域の前記複数の溝と、異なる、付記1ないし付記16のいずれかに記載の電子装置。
[付記18]
前記第1領域の前記複数の溝の幅は、前記第2領域の前記複数の溝の幅よりも、大きい、付記17に記載の電子装置。
[付記19]
前記第1領域の前記複数の溝の配置間隔は、前記第2領域の前記複数の溝の配置間隔よりも、大きい、付記17または付記18に記載の電子装置。
[付記20]
前記第1領域の前記複数の溝は、それぞれ線状であり、かつ、互いに平行に配置されている、付記17ないし付記19のいずれかに記載の電子装置。
[付記21]
前記第2領域の前記複数の溝は、それぞれ線状であり、かつ、互いに平行に配置されている、付記17ないし付記20のいずれかに記載の電子装置。
[付記22]
前記第1領域は、前記第1方向に見て矩形状である、付記1ないし付記21のいずれかに記載の電子装置。
[付記23]
搭載面を有する支持部材を準備する第1工程と、
前記搭載面に、第1領域、および、第1方向に見て前記第1領域を包囲する第2領域を形成する第2工程と、
前記第1領域に接合材を塗布する第3工程と、
前記接合材の上に電子部品を載置する第4工程と、
前記接合材を加熱および冷却し、前記接合材によって前記電子部品を前記支持部材に固着させる第5工程と、を有しており、
前記第2工程において、前記搭載面の一部に複数の溝を形成することで前記第1領域を形成し、
前記第5工程の後の前記接合材は、前記第1領域に接しており、前記第2領域に接していない、電子装置の製造方法。
Claims (19)
- 表面に電極を有する半導体素子と、
前記半導体素子が搭載された搭載面を有するダイパッド部と、
前記半導体素子と前記ダイパッド部との間に介在し、前記半導体素子を前記ダイパッド部に固着させる接合材と、
前記半導体素子の厚さ方向である第1方向に見て前記ダイパッド部と離れて配置された複数の端子と、
前記電極と前記複数の端子のいずれかとを電気的に接続する接続部材と、
前記ダイパッド部の少なくとも一部、前記複数の端子の各々の少なくとも一部、前記半導体素子、および、前記接続部材を封止する樹脂部材と、
を備えており、
前記搭載面は、前記半導体素子の下方において複数の第1溝が形成された第1領域、および、前記第1方向に見て前記第1領域を包囲するとともに複数の第2溝が形成された第2領域を有しており、
前記複数の第1溝と前記複数の第2溝とは、前記第1方向に直交する第2方向に延びた直線状であり、
前記複数の第1溝は、互いに平行に配置されており、
前記複数の第2溝は、前記第1方向に見て前記半導体素子の一辺よりも長い第2溝を含み、
前記複数の第1溝の幅は、前記複数の第2溝の幅よりも、大きい、
半導体装置。 - 前記接合材は、加熱されることで固体から液体に相転移する第1組成物を含んでおり、
前記第1領域は、前記第2領域よりも、前記第1組成物の液体に対して親液性を示す、
請求項1に記載の半導体装置。 - 前記第1組成物は、はんだである、
請求項2に記載の半導体装置。 - 前記複数の第1溝の各々の深さは、5~20μmである、
請求項1ないし請求項3のいずれか一項に記載の半導体装置。 - 前記複数の第1溝の各々の幅は、20~40μmである、
請求項1ないし請求項3のいずれか一項に記載の半導体装置。 - 前記複数の第1溝の配置間隔は、30~200μmである、
請求項1ないし請求項3のいずれか一項に記載の半導体装置。 - 前記複数の第1溝の各々は、曲面状の側面を有する、
請求項1ないし請求項3のいずれか一項に記載の半導体装置。 - 前記ダイパッド部は、前記搭載面から前記第1方向に離隔した裏面を有し、
前記裏面は、前記樹脂部材から露出している、
請求項1ないし請求項3のいずれか一項に記載の半導体装置。 - 前記接合材は、第1面、第2面および第3面を有し、
前記第1面および前記第2面は、前記第1方向に互いに離隔しており、
前記第3面は、前記第1面および前記第2面に繋がり、
前記第3面の一部は、前記第1方向に見て前記第2領域に重なる、
請求項1ないし請求項3のいずれか一項に記載の半導体装置。 - 前記第1領域は、前記複数の第1溝の間にそれぞれ配置された複数の隆起部および複数の介在部を有し、
前記複数の第1溝の各々は、前記複数の介在部よりも下方に窪んでおり、
前記複数の隆起部の各々は、前記複数の介在部よりも上方に窪んでおり、
前記複数の介在部はそれぞれ、前記複数の第1溝のうちの隣り合う2つの第1溝の間に配置され、
前記複数の隆起部の各々は、前記第2方向の2つの端縁であって、一方が前記複数の第1溝のうちの1つの第1溝に繋がり、他方が前記複数の介在部のうちの1つの介在部に繋がる1つの端縁を有する、
請求項1ないし請求項3のいずれか一項に記載の半導体装置。 - 前記搭載面は、前記第1方向に見て、前記第1領域と前記第2領域との間に介在する第3領域をさらに有している、
請求項2または請求項3のいずれか一項に記載の半導体装置。 - 前記第3領域は、Agめっきが施されている、
請求項11に記載の半導体装置。 - 前記第3領域は、前記第1領域および前記第2領域よりも窪んでおり、且つ前記接合材と接していない、
請求項11に記載の半導体装置。 - 前記第3領域は、前記第1領域よりも、前記第1組成物の液体に対して撥液性を示す、
請求項11に記載の半導体装置。 - 前記樹脂部材は、液体から固体となる第2組成物を含むエポキシ樹脂であり、前記第2組成物の固体を含んでいる、
請求項1ないし請求項3のいずれか一項に記載の半導体装置。 - 前記第2領域は、前記複数の第2溝が形成されていない場合よりも、前記第2組成物の液体に対して親液性を示す、
請求項15に記載の半導体装置。 - 前記ダイパッド部の表層は、Cuを含んだ金属である、
請求項1ないし請求項3のいずれか一項に記載の半導体装置。 - 前記複数の第1溝の配置間隔は、前記複数の第2溝の配置間隔よりも、大きい、
請求項1ないし請求項3のいずれか一項に記載の半導体装置。 - 表面に電極を有する半導体素子と、
前記半導体素子が搭載された搭載面を有するダイパッド部と、
前記半導体素子と前記ダイパッド部との間に介在し、前記半導体素子を前記ダイパッド部に固着させる接合材と、
前記半導体素子の厚さ方向である第1方向に見て前記ダイパッド部と離れて配置された複数の端子と、
前記電極と前記複数の端子のいずれかとを電気的に接続する接続部材と、
前記ダイパッド部の少なくとも一部、前記複数の端子の各々の少なくとも一部、前記半導体素子、および、前記接続部材を封止する樹脂部材と、
を備えており、
前記搭載面は、前記半導体素子の下方において複数の第1溝が形成された第1領域、および、前記第1方向に見て前記第1領域を包囲するとともに複数の第2溝が形成された第2領域を有しており、
前記複数の第1溝と前記複数の第2溝とは、前記第1方向に直交する第2方向に延びた直線状であり、
前記複数の第1溝は、互いに平行に配置されており、
前記複数の第2溝は、前記第1方向に見て前記半導体素子の一辺よりも長い第2溝を含み、
前記複数の第1溝の配置間隔は、前記複数の第2溝の配置間隔よりも、大きい、
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2025184000A JP2026009258A (ja) | 2019-03-26 | 2025-10-30 | 半導体装置 |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019057932 | 2019-03-26 | ||
| JP2019057932 | 2019-03-26 | ||
| PCT/JP2020/010600 WO2020195847A1 (ja) | 2019-03-26 | 2020-03-11 | 電子装置および電子装置の製造方法 |
| JP2021509011A JP7312814B2 (ja) | 2019-03-26 | 2020-03-11 | 電子装置および電子装置の製造方法 |
| JP2023113325A JP7614260B2 (ja) | 2019-03-26 | 2023-07-10 | 電子装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2023113325A Division JP7614260B2 (ja) | 2019-03-26 | 2023-07-10 | 電子装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2025184000A Division JP2026009258A (ja) | 2019-03-26 | 2025-10-30 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2025031993A JP2025031993A (ja) | 2025-03-07 |
| JP7769088B2 true JP7769088B2 (ja) | 2025-11-12 |
Family
ID=72609243
Family Applications (4)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021509011A Active JP7312814B2 (ja) | 2019-03-26 | 2020-03-11 | 電子装置および電子装置の製造方法 |
| JP2023113325A Active JP7614260B2 (ja) | 2019-03-26 | 2023-07-10 | 電子装置 |
| JP2024231281A Active JP7769088B2 (ja) | 2019-03-26 | 2024-12-26 | 半導体装置 |
| JP2025184000A Pending JP2026009258A (ja) | 2019-03-26 | 2025-10-30 | 半導体装置 |
Family Applications Before (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021509011A Active JP7312814B2 (ja) | 2019-03-26 | 2020-03-11 | 電子装置および電子装置の製造方法 |
| JP2023113325A Active JP7614260B2 (ja) | 2019-03-26 | 2023-07-10 | 電子装置 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2025184000A Pending JP2026009258A (ja) | 2019-03-26 | 2025-10-30 | 半導体装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US12249560B2 (ja) |
| JP (4) | JP7312814B2 (ja) |
| CN (2) | CN118610182A (ja) |
| DE (1) | DE112020001452T5 (ja) |
| WO (1) | WO2020195847A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20220056401A (ko) * | 2020-10-28 | 2022-05-06 | 삼성전기주식회사 | 전자 부품 및 그 실장 기판 |
| JP7704594B2 (ja) | 2021-06-29 | 2025-07-08 | ローム株式会社 | 半導体装置 |
| US20250096082A1 (en) * | 2023-09-18 | 2025-03-20 | Infineon Technologies Ag | Interconnect clip for vertically stacked die arrangement |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001085591A (ja) | 1999-08-24 | 2001-03-30 | Fairchild Korea Semiconductor Kk | チップパッドが放熱通路として用いられるリードフレーム及びこれを含む半導体パッケージ |
| DE10351120A1 (de) | 2003-11-03 | 2005-06-09 | eupec Europäische Gesellschaft für Leistungshalbleiter mbH | Lötstopbarriere |
| JP2006156437A (ja) | 2004-11-25 | 2006-06-15 | Seiko Epson Corp | リードフレーム及び半導体装置 |
| US20110012243A1 (en) | 2008-06-03 | 2011-01-20 | Texas Instruments Incorporated | Leadframe Having Delamination Resistant Die Pad |
| JP2015095545A (ja) | 2013-11-12 | 2015-05-18 | 三菱電機株式会社 | 半導体モジュールとその製造方法 |
| JP2015216152A (ja) | 2014-05-08 | 2015-12-03 | Shマテリアル株式会社 | リードフレーム及びその製造方法 |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3012045B2 (ja) * | 1991-09-19 | 2000-02-21 | 松下電子工業株式会社 | 半導体装置の製造方法 |
| JPH07335816A (ja) * | 1994-06-14 | 1995-12-22 | Toyota Autom Loom Works Ltd | 放熱板 |
| US6670222B1 (en) * | 1997-06-14 | 2003-12-30 | Jds Uniphase Corporation | Texturing of a die pad surface for enhancing bonding strength in the surface attachment |
| JP4609172B2 (ja) * | 2005-04-21 | 2011-01-12 | 株式会社デンソー | 樹脂封止型半導体装置 |
| JP2006310609A (ja) | 2005-04-28 | 2006-11-09 | Toshiba Corp | 半導体装置 |
| JP4757790B2 (ja) * | 2006-12-22 | 2011-08-24 | 富士通コンポーネント株式会社 | 半導体素子の実装構造及びプリント回路基板 |
| CN101295695A (zh) | 2007-04-29 | 2008-10-29 | 飞思卡尔半导体(中国)有限公司 | 具有焊料流动控制的引线框架 |
| JP2010062365A (ja) * | 2008-09-04 | 2010-03-18 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JP2010165990A (ja) | 2009-01-19 | 2010-07-29 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| CN102148213B (zh) | 2011-03-08 | 2014-06-04 | 日月光半导体(威海)有限公司 | 高功率芯片封装构造的导线架及其制造方法 |
| JP6483440B2 (ja) | 2012-09-07 | 2019-03-13 | 日立オートモティブシステムズ株式会社 | 半導体装置及びその製造方法 |
| JP2014203861A (ja) | 2013-04-02 | 2014-10-27 | 三菱電機株式会社 | 半導体装置および半導体モジュール |
| JP6354286B2 (ja) | 2013-12-24 | 2018-07-11 | アイシン精機株式会社 | 半導体装置 |
| CN106471617B (zh) | 2014-04-04 | 2019-05-10 | 三菱电机株式会社 | 半导体装置 |
| JP2016149516A (ja) | 2015-02-05 | 2016-08-18 | 株式会社東芝 | 半導体装置 |
| EP3285288B1 (en) * | 2015-04-15 | 2021-03-31 | Mitsubishi Electric Corporation | Semiconductor device |
| JP6610102B2 (ja) | 2015-09-08 | 2019-11-27 | 株式会社村田製作所 | 半導体モジュール |
| JP2017118050A (ja) | 2015-12-25 | 2017-06-29 | アイシン精機株式会社 | 半導体ユニット |
| JP6561331B2 (ja) * | 2016-03-30 | 2019-08-21 | パナソニックIpマネジメント株式会社 | 半導体装置 |
| JP2019040994A (ja) * | 2017-08-25 | 2019-03-14 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| JP2019186326A (ja) | 2018-04-05 | 2019-10-24 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US11302652B2 (en) * | 2019-12-20 | 2022-04-12 | Texas Instruments Incorporated | Semiconductor package substrate with a smooth groove about a perimeter of a semiconductor die |
-
2020
- 2020-03-11 WO PCT/JP2020/010600 patent/WO2020195847A1/ja not_active Ceased
- 2020-03-11 DE DE112020001452.5T patent/DE112020001452T5/de active Pending
- 2020-03-11 CN CN202410769085.3A patent/CN118610182A/zh active Pending
- 2020-03-11 US US17/430,995 patent/US12249560B2/en active Active
- 2020-03-11 CN CN202080024496.XA patent/CN113632215A/zh active Pending
- 2020-03-11 JP JP2021509011A patent/JP7312814B2/ja active Active
-
2023
- 2023-07-10 JP JP2023113325A patent/JP7614260B2/ja active Active
-
2024
- 2024-12-26 JP JP2024231281A patent/JP7769088B2/ja active Active
-
2025
- 2025-02-07 US US19/048,233 patent/US20250183125A1/en active Pending
- 2025-10-30 JP JP2025184000A patent/JP2026009258A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001085591A (ja) | 1999-08-24 | 2001-03-30 | Fairchild Korea Semiconductor Kk | チップパッドが放熱通路として用いられるリードフレーム及びこれを含む半導体パッケージ |
| DE10351120A1 (de) | 2003-11-03 | 2005-06-09 | eupec Europäische Gesellschaft für Leistungshalbleiter mbH | Lötstopbarriere |
| JP2006156437A (ja) | 2004-11-25 | 2006-06-15 | Seiko Epson Corp | リードフレーム及び半導体装置 |
| US20110012243A1 (en) | 2008-06-03 | 2011-01-20 | Texas Instruments Incorporated | Leadframe Having Delamination Resistant Die Pad |
| JP2015095545A (ja) | 2013-11-12 | 2015-05-18 | 三菱電機株式会社 | 半導体モジュールとその製造方法 |
| JP2015216152A (ja) | 2014-05-08 | 2015-12-03 | Shマテリアル株式会社 | リードフレーム及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2025031993A (ja) | 2025-03-07 |
| JP2026009258A (ja) | 2026-01-19 |
| DE112020001452T5 (de) | 2021-12-02 |
| US20220148944A1 (en) | 2022-05-12 |
| JP7312814B2 (ja) | 2023-07-21 |
| JPWO2020195847A1 (ja) | 2020-10-01 |
| WO2020195847A1 (ja) | 2020-10-01 |
| US12249560B2 (en) | 2025-03-11 |
| JP2023126979A (ja) | 2023-09-12 |
| CN113632215A (zh) | 2021-11-09 |
| US20250183125A1 (en) | 2025-06-05 |
| CN118610182A (zh) | 2024-09-06 |
| JP7614260B2 (ja) | 2025-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7769088B2 (ja) | 半導体装置 | |
| KR101204107B1 (ko) | 보편적 풋프린트를 포함하는 반도체 다이 패키지 및 그제조방법 | |
| KR101388328B1 (ko) | 통합 tht 히트 스프레더 핀을 구비한 리드 프레임 기반 오버-몰딩 반도체 패키지와 그 제조 방법 | |
| CN104025287B (zh) | 半导体装置 | |
| US8810016B2 (en) | Semiconductor device, substrate and semiconductor device manufacturing method | |
| JP5149854B2 (ja) | 半導体装置 | |
| US6716675B2 (en) | Semiconductor device, method of manufacturing semiconductor device, lead frame, method of manufacturing lead frame, and method of manufacturing semiconductor device with lead frame | |
| US6501160B1 (en) | Semiconductor device and a method of manufacturing the same and a mount structure | |
| CN103201829B (zh) | 电路装置及其制造方法 | |
| US7646089B2 (en) | Semiconductor package, method for manufacturing a semiconductor package, an electronic device, method for manufacturing an electronic device | |
| JP6619119B1 (ja) | 半導体装置 | |
| JP4976673B2 (ja) | 半導体装置、基板及び半導体装置の製造方法 | |
| JP7603620B2 (ja) | 電子装置および電子装置の製造方法 | |
| JP2007005607A (ja) | 半導体装置 | |
| JP2000286378A (ja) | 樹脂封止型半導体装置 | |
| JP5011879B2 (ja) | 半導体装置及びリードフレーム組立体の製法 | |
| US20250079383A1 (en) | Semiconductor device | |
| JP5385438B2 (ja) | 半導体装置 | |
| JP2012195546A (ja) | 半導体装置と、その実装体及び製造方法 | |
| JPH05243327A (ja) | フィルムキャリア半導体装置 | |
| JP2011114066A (ja) | 半導体装置 | |
| KR20050036465A (ko) | 플립칩 반도체 팩키지 및, 그것의 제조 방법 | |
| JPH07326707A (ja) | 半導体実装部品 | |
| KR20090022777A (ko) | 반도체 패키지 제조용 스트립 레벨 기판 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20241227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20250722 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20250912 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20251007 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20251030 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7769088 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |