JP7770846B2 - Voltage regulator - Google Patents
Voltage regulatorInfo
- Publication number
- JP7770846B2 JP7770846B2 JP2021163601A JP2021163601A JP7770846B2 JP 7770846 B2 JP7770846 B2 JP 7770846B2 JP 2021163601 A JP2021163601 A JP 2021163601A JP 2021163601 A JP2021163601 A JP 2021163601A JP 7770846 B2 JP7770846 B2 JP 7770846B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- terminal
- input terminal
- resistor
- voltage regulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
- Control Of Voltage And Current In General (AREA)
Description
本明細書の実施形態は、電圧レギュレータに関する。 Embodiments of this specification relate to voltage regulators.
従来、種々の電子機器などにおいて、要求される電源電圧を安定的に負荷に供給するために電圧レギュレータが使用されている。例えば、電圧レギュレータは、誤差増幅器により検出された出力電圧と基準電圧との差に基づいて、出力電圧が所望の電圧となるようにパワートランジスタを制御するように構成されている。 Conventionally, voltage regulators are used in various electronic devices to stably supply the required power supply voltage to a load. For example, a voltage regulator is configured to control a power transistor so that the output voltage becomes the desired voltage based on the difference between the output voltage detected by an error amplifier and a reference voltage.
しかしながら、電圧レギュレータにおいては、配線が有する抵抗成分、すなわち配線抵抗に起因して負荷端の電圧が低下するという問題があった。 However, voltage regulators have the problem of a drop in the voltage at the load end due to the resistance component of the wiring, i.e., wiring resistance.
本発明の目的は、上記に鑑みてなされたものであって、電圧レギュレータにおける配線抵抗に起因する電圧降下を補償することである。 The object of the present invention, made in consideration of the above, is to compensate for voltage drops caused by wiring resistance in a voltage regulator.
上述した課題を解決し、目的を達成するために、実施形態に係る電圧レギュレータは、エラーアンプと、基準電圧源と、位相補償回路と、オフセット電圧調整回路とを備える。前記エラーアンプは、反転入力端子に出力電圧のフィードバックが入力される。前記基準電圧源は、前記エラーアンプの非反転入力端子に基準電圧を供給する。前記位相補償回路は、前記基準電圧源の前記基準電圧の出力端子と、前記エラーアンプの非反転入力端子との間に接続され、負荷端からの正帰還に位相余裕を発生する。前記オフセット電圧調整回路は、前記基準電圧源の接地端子と、グランド電位の接地線との間に接続され、前記基準電圧源の接地端子にオフセット電圧を印加する。前記オフセット電圧調整回路は、電圧レギュレータの出力電流又は入力電流に応じた電流を生成する電流源と、前記電流源の一端とグランド電位の接地線との間に接続される抵抗とを有する。前記基準電圧源の接地端子は、オフセット電圧が発生する前記抵抗と前記電流源の一端との接続点に接続される。 To solve the above-mentioned problems and achieve the object, a voltage regulator according to an embodiment includes an error amplifier, a reference voltage source, a phase compensation circuit, and an offset voltage adjustment circuit. The error amplifier receives feedback of the output voltage at its inverting input terminal. The reference voltage source supplies a reference voltage to the non-inverting input terminal of the error amplifier. The phase compensation circuit is connected between the reference voltage output terminal of the reference voltage source and the non-inverting input terminal of the error amplifier, and generates a phase margin for positive feedback from the load. The offset voltage adjustment circuit is connected between the ground terminal of the reference voltage source and a ground line at ground potential, and applies an offset voltage to the ground terminal of the reference voltage source. The offset voltage adjustment circuit includes a current source that generates a current corresponding to the output current or input current of the voltage regulator, and a resistor connected between one end of the current source and the ground line at ground potential. The ground terminal of the reference voltage source is connected to a connection point between the resistor, where an offset voltage is generated, and one end of the current source.
本発明によれば、電圧レギュレータにおける配線抵抗に起因する電圧降下を補償することができる。 This invention makes it possible to compensate for voltage drops caused by wiring resistance in a voltage regulator.
以下、図面を参照しながら、電圧レギュレータの実施形態について詳細に説明する。以下の実施形態では、同一の参照符号を付した部分は同様の動作を行うものとして、重複する説明は適宜省略する。なお、以下の実施形態において、「接続」とは、「電気的な接続」を意味するとする。 Embodiments of the voltage regulator will be described in detail below with reference to the drawings. In the following embodiments, parts with the same reference numerals perform similar operations, and duplicate descriptions will be omitted where appropriate. Note that in the following embodiments, "connection" means "electrical connection."
図１は、実施形態に係る電圧レギュレータ１の構成の一例を示す図である。電圧レギュレータ１は、外部電源１０から供給される入力電圧を用いて、負荷４０に必要な電圧を供給するように構成される電源装置である。なお、図１は、電圧レギュレータ１の負荷端の正側の配線抵抗Ｒｗ１と、負側の配線抵抗Ｒｗ２とを模式的に例示している。 Figure 1 shows an example of the configuration of a voltage regulator 1 according to an embodiment. The voltage regulator 1 is a power supply device configured to supply the required voltage to a load 40 using an input voltage supplied from an external power supply 10. Note that Figure 1 also shows a schematic example of the positive-side wiring resistance Rw1 and the negative-side wiring resistance Rw2 at the load end of the voltage regulator 1.
外部電源１０は、電圧レギュレータ１に電源電圧を供給するための電源である。外部電源１０は、一端が電源回路２０の外部入力端子ＶＳＵＰに接続され、他端がグランド電位となるノード（以下、接地線と記載する。）に接続される。負荷４０は、電圧レギュレータ１から供給される電源電圧を用いて動作する負荷である。負荷４０は、消費電力を削減する要求や使用用途に応じて、必要とする電源電圧が変化する負荷であってもよいし、定電圧で動作する負荷であってもよい。負荷４０は、＋端子が電圧レギュレータ１の負荷端の正側に接続され、－端子が電圧レギュレータ１の負荷端の負側、すなわち接地線に接続される。 The external power supply 10 is a power supply that supplies a power supply voltage to the voltage regulator 1. One end of the external power supply 10 is connected to the external input terminal VSUP of the power supply circuit 20, and the other end is connected to a node at ground potential (hereinafter referred to as the ground line). The load 40 is a load that operates using the power supply voltage supplied from the voltage regulator 1. The load 40 may be a load that requires a variable power supply voltage depending on the requirements for reducing power consumption or the intended use, or it may be a load that operates at a constant voltage. The + terminal of the load 40 is connected to the positive side of the load end of the voltage regulator 1, and the - terminal is connected to the negative side of the load end of the voltage regulator 1, i.e., the ground line.
電圧レギュレータ１は、図１に示すように、電源回路２０、オフセット電圧調整回路３０、コンデンサＣ１、コンデンサＣ２、抵抗Ｒ１及び抵抗Ｒ２を有する。 As shown in FIG. 1, the voltage regulator 1 includes a power supply circuit 20, an offset voltage adjustment circuit 30, a capacitor C1, a capacitor C2, a resistor R1, and a resistor R2.
抵抗Ｒ１及び抵抗Ｒ２は、電圧レギュレータ１の負荷端の正側と接地線との間に直列に接続される。つまり、抵抗Ｒ１及び抵抗Ｒ２は、負荷４０に並列である。図１に示す例では、抵抗Ｒ１は、抵抗Ｒ２と負荷端との正側の間に接続される。抵抗Ｒ２は、抵抗Ｒ１と接地線との間に接続される。抵抗Ｒ１及び抵抗Ｒ２の各抵抗値は、例えば負荷端の正側の配線抵抗Ｒｗ１や負荷４０の要求する電圧値などに応じた分圧を発生するように決定されればよい。 Resistors R1 and R2 are connected in series between the positive side of the load end of the voltage regulator 1 and the ground line. In other words, resistors R1 and R2 are connected in parallel to the load 40. In the example shown in FIG. 1, resistor R1 is connected between resistor R2 and the positive side of the load end. Resistor R2 is connected between resistor R1 and the ground line. The resistance values of resistors R1 and R2 may be determined so as to generate a voltage division according to, for example, the wiring resistance Rw1 on the positive side of the load end and the voltage value required by the load 40.
電源回路２０は、負荷４０が必要とする電圧を供給する電源回路である。電源回路２０は、外部入力端子ＶＳＵＰから供給される入力電圧を用いて外部出力端子ＯＵＴへ所定の電圧を出力する。外部入力端子ＶＳＵＰは、外部電源１０の一端に接続される。外部出力端子ＯＵＴは、コンデンサＣ２を介して、接地線に接続される。また、外部出力端子ＯＵＴは、負荷４０の＋端子に接続される。換言すれば、負荷４０は、コンデンサＣ２に並列に、外部出力端子ＯＵＴに接続される。 The power supply circuit 20 supplies the voltage required by the load 40. The power supply circuit 20 outputs a predetermined voltage to the external output terminal OUT using the input voltage supplied from the external input terminal VSUP. The external input terminal VSUP is connected to one end of the external power supply 10. The external output terminal OUT is connected to the ground line via capacitor C2. The external output terminal OUT is also connected to the + terminal of the load 40. In other words, the load 40 is connected to the external output terminal OUT in parallel with capacitor C2.
電源回路２０は、図１に示すように、基準電圧源２１、インピーダンス素子２３及びエラーアンプ２５を有する。 As shown in Figure 1, the power supply circuit 20 has a reference voltage source 21, an impedance element 23, and an error amplifier 25.
基準電圧源２１は、外部入力端子ＶＳＵＰからの入力電圧を用いて電源回路２０における基準電圧を生成する。具体的には、基準電圧源２１は、インピーダンス素子２３を介してエラーアンプ２５の非反転入力端子（＋）に入力される基準電圧を発生する電圧源である。つまり、基準電圧源２１は、エラーアンプ２５の非反転入力端子（＋）に出力端子ＢＧＲ－ＯＵＴからの基準電圧を供給する。基準電圧源２１としては、例えばＢＧＲ（Ｂａｎｄ Ｇａｐ Ｒｅｆｅｒｅｎｃｅ）回路が利用される。基準電圧源２１は、外部入力端子ＶＳＵＰと接地端子ＢＧＲ－ＧＮＤとの間に接続される。 Reference voltage source 21 generates a reference voltage in power supply circuit 20 using the input voltage from external input terminal VSUP. Specifically, reference voltage source 21 is a voltage source that generates a reference voltage that is input to the non-inverting input terminal (+) of error amplifier 25 via impedance element 23. In other words, reference voltage source 21 supplies the reference voltage from output terminal BGR-OUT to the non-inverting input terminal (+) of error amplifier 25. For example, a BGR (Band Gap Reference) circuit is used as reference voltage source 21. Reference voltage source 21 is connected between external input terminal VSUP and ground terminal BGR-GND.
エラーアンプ２５は、非反転入力端子（＋）と反転入力端子（－）との間の電位差に応じた増幅結果を出力する演算増幅器である。エラーアンプ２５の非反転入力端子（＋）は、インピーダンス素子２３を介して基準電圧源２１の出力端子ＢＧＲ－ＯＵＴに接続される。また、エラーアンプ２５の非反転入力端子（＋）は、電源回路２０の入力端子ＩＮＰに接続される。エラーアンプ２５の反転入力端子（－）は、電源回路２０の入力端子ＩＮＮに接続される。入力端子ＩＮＮは、抵抗Ｒ１と抵抗Ｒ２との接続点に接続される。上述したように、抵抗Ｒ１及び抵抗Ｒ２は、外部出力端子ＯＵＴと接地線との間に直列に接続される。つまり、エラーアンプ２５の反転入力端子（－）には、出力電圧の分圧電圧（フィードバック）が入力される。また、エラーアンプの反転入力端子（－）は、入力端子ＩＮＮ及び抵抗Ｒ１を介して、負荷端の正側に接続される。 The error amplifier 25 is an operational amplifier that outputs an amplified result corresponding to the potential difference between its non-inverting input terminal (+) and inverting input terminal (-). The non-inverting input terminal (+) of the error amplifier 25 is connected to the output terminal BGR-OUT of the reference voltage source 21 via an impedance element 23. The non-inverting input terminal (+) of the error amplifier 25 is connected to the input terminal INP of the power supply circuit 20. The inverting input terminal (-) of the error amplifier 25 is connected to the input terminal INN of the power supply circuit 20. The input terminal INN is connected to the junction of resistors R1 and R2. As described above, resistors R1 and R2 are connected in series between the external output terminal OUT and the ground line. In other words, the divided voltage (feedback) of the output voltage is input to the inverting input terminal (-) of the error amplifier 25. The inverting input terminal (-) of the error amplifier is connected to the positive side of the load via the input terminal INN and resistor R1.
また、図１は、エラーアンプ２５の出力段としてのＰＭＯＳトランジスタ２５１及びＮＭＯＳトランジスタ２５３を例示する。なお、図１に示す例では、説明の簡単のために、エラーアンプ２５の入力段及び利得段を省略している。 Figure 1 also illustrates a PMOS transistor 251 and an NMOS transistor 253 as the output stage of the error amplifier 25. Note that, for simplicity, the input stage and gain stage of the error amplifier 25 are omitted from the example shown in Figure 1.
ＰＭＯＳトランジスタ２５１は、ドレイン及びソースのいずれか一方が外部入力端子ＶＳＵＰに接続され、他方がＮＭＯＳトランジスタ２５３のドレイン及びソースのいずれか一方に接続される。ＮＭＯＳトランジスタ２５３のドレイン及びソースの他方は、接地端子ＧＮＤを介して、接地線に接続される。ＰＭＯＳトランジスタ２５１及びＮＭＯＳトランジスタ２５３の各ドレイン間、あるいは各ソース間は、電源回路２０の外部出力端子ＯＵＴに接続される。 Either the drain or source of the PMOS transistor 251 is connected to the external input terminal VSUP, and the other is connected to either the drain or source of the NMOS transistor 253. The other of the drain or source of the NMOS transistor 253 is connected to the ground line via the ground terminal GND. The drains or sources of the PMOS transistor 251 and the NMOS transistor 253 are connected to the external output terminal OUT of the power supply circuit 20.
インピーダンス素子２３及びコンデンサＣ１は、位相補償回路３５を構成する。位相補償回路３５は、負荷４０に接続される電圧レギュレータ１の負荷端の負側からの正帰還に例えば遅延を与え、位相余裕を発生する回路である。図２は、実施形態に係る電圧レギュレータ１における位相補償回路３５の構成の一例を示す図である。図２は、インピーダンス素子２３としての抵抗Ｒ５を例示する。すなわち、抵抗Ｒ５は、基準電圧源２１の出力端子ＢＧＲ－ＯＵＴとエラーアンプ２５の非反転入力端子（＋）との間に接続される抵抗素子である。また、抵抗Ｒ５及びエラーアンプ２５の非反転入力端子（＋）は、それぞれ電源回路２０の入力端子ＩＮＰに接続される。入力端子ＩＮＰは、コンデンサＣ１を介して接地線に接続される。換言すれば、コンデンサＣ１は、エラーアンプ２５の非反転入力端子（＋）と、グランド電位の接地線との間に接続される。 The impedance element 23 and capacitor C1 constitute the phase compensation circuit 35. The phase compensation circuit 35 generates a phase margin by, for example, adding a delay to the positive feedback from the negative side of the load terminal of the voltage regulator 1 connected to the load 40. FIG. 2 is a diagram showing an example of the configuration of the phase compensation circuit 35 in the voltage regulator 1 according to an embodiment. FIG. 2 illustrates a resistor R5 as the impedance element 23. That is, resistor R5 is a resistive element connected between the output terminal BGR-OUT of the reference voltage source 21 and the non-inverting input terminal (+) of the error amplifier 25. Furthermore, resistor R5 and the non-inverting input terminal (+) of the error amplifier 25 are each connected to the input terminal INP of the power supply circuit 20. The input terminal INP is connected to the ground line via capacitor C1. In other words, capacitor C1 is connected between the non-inverting input terminal (+) of the error amplifier 25 and the ground line at ground potential.
オフセット電圧調整回路３０は、基準電圧源２１の接地端子にオフセット電圧を印加する回路である。具体的には、オフセット電圧調整回路３０は、電圧レギュレータ１の負荷端の負側の電位、すなわち負荷４０の－端子の電位を基準電圧源２１の接地端子ＢＧＲ－ＧＮＤに帰還する回路である。つまり、オフセット電圧調整回路３０は、負荷４０の－端子の電位に応じて基準電圧源２１の接地端子ＢＧＲ－ＧＮＤの電位をオフセット電圧の印加により持ち上げる回路である。 The offset voltage adjustment circuit 30 is a circuit that applies an offset voltage to the ground terminal of the reference voltage source 21. Specifically, the offset voltage adjustment circuit 30 is a circuit that feeds back the negative potential of the load end of the voltage regulator 1, i.e., the potential of the - terminal of the load 40, to the ground terminal BGR-GND of the reference voltage source 21. In other words, the offset voltage adjustment circuit 30 is a circuit that raises the potential of the ground terminal BGR-GND of the reference voltage source 21 by applying an offset voltage in accordance with the potential of the - terminal of the load 40.
オフセット電圧調整回路３０は、図１に示すように、抵抗Ｒ３及び抵抗Ｒ４を有する。抵抗Ｒ３及び抵抗Ｒ４は、負荷端の負側とグランド電位の接地線との間に直列に接続される複数の抵抗の一例である。抵抗Ｒ３及び抵抗Ｒ４の各抵抗値は、負荷端の負側の配線抵抗Ｒｗ２に応じた分圧（オフセット電圧）を発生するように決定されればよい。例えば、負荷端の正側の配線抵抗Ｒｗ１と、負側の配線抵抗Ｒｗ２の抵抗値とが等しい場合は、抵抗Ｒ１，Ｒ２及び抵抗Ｒ３，Ｒ４の抵抗値がＲ１：Ｒ２＝Ｒ３：Ｒ４となるように設定すればよい。図１に示す例では、抵抗Ｒ３及び抵抗Ｒ４は、電圧レギュレータ１の負荷端の負側と接地線との間に直列に接続される。抵抗Ｒ３は、負荷端の負側と抵抗Ｒ４との間に接続される。抵抗Ｒ４は、抵抗Ｒ３と接地線との間に接続される。また、抵抗Ｒ３と抵抗Ｒ４との接続点は、基準電圧源２１の接地端子ＢＧＲ－ＧＮＤに接続される。つまり、基準電圧源２１の接地端子ＢＧＲ－ＧＮＤは、オフセット電圧が発生する複数の抵抗Ｒ３，Ｒ４の接続点に接続される。 As shown in FIG. 1, the offset voltage adjustment circuit 30 includes resistors R3 and R4. Resistors R3 and R4 are examples of multiple resistors connected in series between the negative side of the load and the ground line. The resistance values of resistors R3 and R4 can be determined to generate a voltage division (offset voltage) corresponding to the wiring resistance Rw2 on the negative side of the load. For example, if the resistance values of the wiring resistance Rw1 on the positive side of the load and the wiring resistance Rw2 on the negative side are equal, the resistance values of resistors R1, R2, R3, and R4 can be set so that R1:R2 = R3:R4. In the example shown in FIG. 1, resistors R3 and R4 are connected in series between the negative side of the load and the ground line of the voltage regulator 1. Resistor R3 is connected between the negative side of the load and resistor R4. Resistor R4 is connected between resistor R3 and the ground line. The junction of resistors R3 and R4 is connected to the ground terminal BGR-GND of the reference voltage source 21. In other words, the ground terminal BGR-GND of the reference voltage source 21 is connected to the connection point between multiple resistors R3 and R4, where an offset voltage is generated.
図８は、実施形態に係る電圧レギュレータ１とは異なり、オフセット電圧調整回路３０が搭載されていない電圧レギュレータ５の構成の一例を示す図である。図８に示すように、電圧レギュレータ５において、基準電圧源２１の接地端子は、接地端子ＧＮＤを介して接地線に接続される。つまり、電圧レギュレータ５は、本実施形態に係るオフセット電圧調整回路３０を有していない。 Figure 8 shows an example of the configuration of a voltage regulator 5, which, unlike the voltage regulator 1 according to the embodiment, does not include an offset voltage adjustment circuit 30. As shown in Figure 8, in the voltage regulator 5, the ground terminal of the reference voltage source 21 is connected to the ground line via the ground terminal GND. In other words, the voltage regulator 5 does not include the offset voltage adjustment circuit 30 according to the embodiment.
従来、外部出力端子ＯＵＴが所望の電圧であっても、配線抵抗Ｒｗ１による電圧降下に伴い、負荷の＋端子では所望の電圧より低い電圧となる場合があった。同様に、配線抵抗Ｒｗ２による電圧降下に伴い、負荷の－端子の電位が上がり、負荷端において、負荷が要求する電位差が得られない場合があった。 Conventionally, even if the external output terminal OUT was at the desired voltage, the voltage at the positive terminal of the load could be lower than the desired voltage due to the voltage drop caused by the wiring resistance Rw1. Similarly, the voltage drop caused by the wiring resistance Rw2 could increase the potential at the negative terminal of the load, and the potential difference required by the load could not be obtained at the load end.
このような中、図８に例示するような一般的なリニアレギュレータとしての電圧レギュレータ５においては、配線抵抗に起因する負荷端の電圧降下を抑制するために、例えば負荷の＋端子近くから帰還を行うことで、配線抵抗に起因する電圧降下が加味された出力電圧を出力することができる。一方で、オフセット電圧調整回路３０を有していない電圧レギュレータ５では、負荷端の負側の配線抵抗を検出できないため、負荷端の負側の配線抵抗に起因する電圧降下を抑制することはできなかった。 In this situation, a voltage regulator 5 as a general linear regulator, such as the one shown in Figure 8, can output an output voltage that takes into account the voltage drop caused by wiring resistance by, for example, performing feedback from near the positive terminal of the load in order to suppress the voltage drop at the load end caused by wiring resistance. On the other hand, a voltage regulator 5 that does not have an offset voltage adjustment circuit 30 cannot detect the wiring resistance on the negative side of the load end, and therefore cannot suppress the voltage drop caused by the wiring resistance on the negative side of the load end.
また、負荷端の負側の配線抵抗を検出するためには、センス回路など補正用のための回路を搭載する必要があり、回路構成の小型化やコスト低減が困難であった。 In addition, in order to detect the wiring resistance on the negative side of the load, it was necessary to install a compensation circuit such as a sense circuit, making it difficult to miniaturize the circuit configuration and reduce costs.
一方で、本実施形態に係る電圧レギュレータ１は、基準電圧源２１の接地端子と、グランド電位の接地線との間に接続され、基準電圧源２１の接地端子にオフセット電圧を印加するオフセット電圧調整回路３０を有する。つまり、本実施形態に係る電圧レギュレータ１には、負荷端の電圧を帰還するオフセット電圧調整回路３０が、基準電圧源２１の接地端子に接続された接地端子ＢＧＲ－ＧＮＤ及び接地線に接続するように設けられている。 On the other hand, the voltage regulator 1 according to this embodiment has an offset voltage adjustment circuit 30 that is connected between the ground terminal of the reference voltage source 21 and a ground line at ground potential, and applies an offset voltage to the ground terminal of the reference voltage source 21. In other words, the voltage regulator 1 according to this embodiment has the offset voltage adjustment circuit 30, which feeds back the voltage at the load end, connected to the ground terminal BGR-GND, which is connected to the ground terminal of the reference voltage source 21, and to the ground line.
したがって、本実施形態に係る電圧レギュレータ１によれば、基準電圧源２１の接地側に対して負荷端の電圧を帰還することによりオフセット電圧を印加し、配線抵抗により低下した電圧に応じて基準電圧源２１の接地側の電位を持ち上げることができる。つまり、本実施形態に係る電圧レギュレータ１によれば、センス回路など補正用のための回路を搭載することなく、負荷端の電圧補正が可能となる。換言すれば、本実施形態に係る電圧レギュレータ１によれば、配線抵抗による電圧降下を補償することができる。これにより、電圧レギュレータ１の内部回路の規模を増やすことなく、負荷端に供給する電圧を安定化することができる。 Therefore, with the voltage regulator 1 of this embodiment, an offset voltage is applied by feeding back the voltage at the load end to the ground side of the reference voltage source 21, and the potential at the ground side of the reference voltage source 21 can be raised in accordance with the voltage drop due to wiring resistance. In other words, with the voltage regulator 1 of this embodiment, voltage correction at the load end is possible without the need to install a correction circuit such as a sense circuit. In other words, with the voltage regulator 1 of this embodiment, voltage drops due to wiring resistance can be compensated for. This makes it possible to stabilize the voltage supplied to the load end without increasing the size of the internal circuitry of the voltage regulator 1.
また、本実施形態に係る電圧レギュレータ１は、基準電圧源２１の基準電圧の出力端子ＢＧＲ－ＯＵＴと、エラーアンプ２５の非反転入力端子（＋）との間に接続され、負荷端からの正帰還に位相余裕を発生する位相補償回路３５を有する。図８に例示するように、一般的なリニアレギュレータにおいても、位相補償回路３５のコンデンサＣ１と同様に、基準電圧源２１からの基準電圧のホワイトノイズを低減する目的でコンデンサＣ１が設けられる場合があった。 The voltage regulator 1 according to this embodiment also includes a phase compensation circuit 35 that is connected between the reference voltage output terminal BGR-OUT of the reference voltage source 21 and the non-inverting input terminal (+) of the error amplifier 25, and generates a phase margin in the positive feedback from the load end. As shown in Figure 8, a capacitor C1 is sometimes provided in a typical linear regulator to reduce white noise in the reference voltage from the reference voltage source 21, similar to the capacitor C1 in the phase compensation circuit 35.
一方で、本実施形態に係る電圧レギュレータ１では、基準電圧源２１が接地端子ＧＮＤを介して接地線に接続された電圧レギュレータ５とは異なり、基準電圧源２１の接地端子ＢＧＲ－ＧＮＤは、オフセット電圧調整回路３０を介して接地線に接続される。つまり、本実施形態に係る電圧レギュレータ１によれば、ホワイトノイズ低減に加えて、正帰還のスピードを落として電圧上昇を緩やかにし、正帰還での発振を抑制する効果を得ることができる。 However, unlike voltage regulator 5 in which the reference voltage source 21 is connected to the ground line via the ground terminal GND, in voltage regulator 1 according to this embodiment, the ground terminal BGR-GND of reference voltage source 21 is connected to the ground line via offset voltage adjustment circuit 30. In other words, in addition to reducing white noise, voltage regulator 1 according to this embodiment can slow down the speed of positive feedback to make the voltage rise more gradual, thereby suppressing oscillation due to positive feedback.
なお、位相補償回路３５のインピーダンス素子２３としては、抵抗Ｒ５に限らず、他の回路構成を利用することもできる。 Note that the impedance element 23 of the phase compensation circuit 35 is not limited to resistor R5; other circuit configurations can also be used.
例えば、インピーダンス素子２３として出力電流が制限されたアンプ２３１，２３３を利用することができる。 For example, amplifiers 231 and 233 with limited output current can be used as the impedance element 23.
図３は、実施形態に係る電圧レギュレータ１における位相補償回路３５の構成の別の一例を示す図である。図３の位相補償回路３５は、インピーダンス素子２３としてのトランスコンダクタンスアンプ（相互コンダクタンス（ｇｍ）アンプ）２３１を有する。 Figure 3 is a diagram showing another example of the configuration of the phase compensation circuit 35 in the voltage regulator 1 according to the embodiment. The phase compensation circuit 35 in Figure 3 has a transconductance amplifier (mutual conductance (gm) amplifier) 231 as the impedance element 23.
トランスコンダクタンスアンプ２３１は、図３に示すように、基準電圧源２１の基準電圧の出力端子ＢＧＲ－ＯＵＴと、エラーアンプ２５の非反転入力端子（＋）との間に接続される。具体的には、トランスコンダクタンスアンプ２３１の非反転入力端子（＋）は、基準電圧源２１の基準電圧の出力端子ＢＧＲ－ＯＵＴに接続される。トランスコンダクタンスアンプ２３１の反転入力端子（－）は、トランスコンダクタンスアンプ２３１の出力端に接続される。トランスコンダクタンスアンプ２３１の出力端は、エラーアンプ２５の非反転入力端子（＋）に接続されるとともに、入力端子ＩＮＰ及びコンデンサＣ１を介して接地線に接続される。この構成であっても、上述の実施形態と同様の効果が得られる。 As shown in FIG. 3, the transconductance amplifier 231 is connected between the reference voltage output terminal BGR-OUT of the reference voltage source 21 and the non-inverting input terminal (+) of the error amplifier 25. Specifically, the non-inverting input terminal (+) of the transconductance amplifier 231 is connected to the reference voltage output terminal BGR-OUT of the reference voltage source 21. The inverting input terminal (-) of the transconductance amplifier 231 is connected to the output terminal of the transconductance amplifier 231. The output terminal of the transconductance amplifier 231 is connected to the non-inverting input terminal (+) of the error amplifier 25, and is also connected to the ground line via the input terminal INP and capacitor C1. Even with this configuration, the same effects as those of the above-described embodiment can be obtained.
図４は、実施形態に係る電圧レギュレータ１における位相補償回路３５の構成の別の一例を示す図である。図４の位相補償回路３５は、インピーダンス素子２３としての２段アンプ２３３を有する。 Figure 4 is a diagram showing another example of the configuration of the phase compensation circuit 35 in the voltage regulator 1 according to the embodiment. The phase compensation circuit 35 in Figure 4 has a two-stage amplifier 233 as the impedance element 23.
２段アンプ２３３は、例えば差動段と、当該差動段の後段に設けられ、当該差動段に比してソース能力が弱い出力段とを有する。つまり、２段アンプ２３３は、２段目の電流能力が制限されたアンプであると表現することができる。２段アンプ２３３は、図４に示すように、基準電圧源２１の基準電圧の出力端子ＢＧＲ－ＯＵＴと、エラーアンプ２５の非反転入力端子（＋）との間に接続される。具体的には、２段アンプ２３３の非反転入力端子（＋）は、基準電圧源２１の基準電圧の出力端子ＢＧＲ－ＯＵＴに接続される。２段アンプ２３３の反転入力端子（－）は、２段アンプ２３３の出力端に接続される。２段アンプ２３３の出力端は、エラーアンプ２５の非反転入力端子（＋）に接続されるとともに、入力端子ＩＮＰ及びコンデンサＣ１を介して接地線に接続される。この構成であっても、上述の実施形態と同様の効果が得られる。 The two-stage amplifier 233 has, for example, a differential stage and an output stage that is located after the differential stage and has weaker source capability than the differential stage. In other words, the two-stage amplifier 233 can be described as an amplifier with limited second-stage current capability. As shown in FIG. 4, the two-stage amplifier 233 is connected between the reference voltage output terminal BGR-OUT of the reference voltage source 21 and the non-inverting input terminal (+) of the error amplifier 25. Specifically, the non-inverting input terminal (+) of the two-stage amplifier 233 is connected to the reference voltage output terminal BGR-OUT of the reference voltage source 21. The inverting input terminal (-) of the two-stage amplifier 233 is connected to the output terminal of the two-stage amplifier 233. The output terminal of the two-stage amplifier 233 is connected to the non-inverting input terminal (+) of the error amplifier 25 and to ground via the input terminal INP and capacitor C1. Even with this configuration, the same effects as those of the above-described embodiment can be obtained.
また、例えば、インピーダンス素子２３としてコンデンサＣ３又はダイオードＤ１を抵抗Ｒ５に並列に接続した回路構成を利用することができる。 Also, for example, a circuit configuration in which a capacitor C3 or a diode D1 is connected in parallel to a resistor R5 can be used as the impedance element 23.
図５は、実施形態に係る電圧レギュレータ１における位相補償回路３５の構成の別の一例を示す図である。図５の位相補償回路３５は、インピーダンス素子２３として、抵抗Ｒ５と、抵抗Ｒ５に並列に接続されたコンデンサＣ３とを有する。この構成であっても、上述の実施形態と同様の効果が得られる。 Figure 5 is a diagram showing another example of the configuration of the phase compensation circuit 35 in the voltage regulator 1 according to the embodiment. The phase compensation circuit 35 in Figure 5 has, as the impedance element 23, a resistor R5 and a capacitor C3 connected in parallel to the resistor R5. Even with this configuration, the same effects as those of the above-described embodiment can be obtained.
図６は、実施形態に係る電圧レギュレータ１における位相補償回路３５の構成の別の一例を示す図である。図６の位相補償回路３５は、インピーダンス素子２３として、抵抗Ｒ５と、抵抗Ｒ５に並列に接続されたダイオードＤ１とを有する。 Figure 6 is a diagram showing another example of the configuration of the phase compensation circuit 35 in the voltage regulator 1 according to the embodiment. The phase compensation circuit 35 in Figure 6 has, as the impedance element 23, a resistor R5 and a diode D1 connected in parallel to the resistor R5.
ダイオードＤ１は、入力端子ＩＮＰ又はエラーアンプ２５の非反転入力端子（＋）から基準電圧源２１の出力端子ＢＧＲ－ＯＵＴへの電流の逆流を遮断する回路素子である。ダイオードＤ１としては、順方向電圧による損失やスイッチング損失が低減された高速充電用ダイオードが利用されてもよい。ダイオードＤ１は、アノードが基準電圧源２１の出力端子ＢＧＲ－ＯＵＴに接続され、カソードが入力端子ＩＮＰ及びエラーアンプ２５の非反転入力端子（＋）に接続される。この構成であっても、上述の実施形態と同様の効果が得られる。 Diode D1 is a circuit element that blocks reverse current flow from the input terminal INP or the non-inverting input terminal (+) of the error amplifier 25 to the output terminal BGR-OUT of the reference voltage source 21. A fast-charging diode with reduced forward voltage loss and switching loss may be used as diode D1. The anode of diode D1 is connected to the output terminal BGR-OUT of the reference voltage source 21, and the cathode is connected to the input terminal INP and the non-inverting input terminal (+) of the error amplifier 25. Even with this configuration, the same effects as those of the above-described embodiment can be obtained.
なお、上述の各実施形態に係る電圧レギュレータ１において、負荷端の正側の配線抵抗Ｒｗ１が既知の場合もあり得る。図７は、実施形態に係る電圧レギュレータ１の構成の別の一例を示す図である。 In the voltage regulator 1 according to each of the above-described embodiments, the wiring resistance Rw1 on the positive side of the load terminal may be known. Figure 7 is a diagram showing another example of the configuration of a voltage regulator 1 according to an embodiment.
図７の電圧レギュレータ１において、抵抗Ｒ１の抵抗Ｒ２との接続点の反対側の一端は、外部出力端子ＯＵＴに接続される。つまり、エラーアンプ２５の反転入力端子（－）は、負荷端の正側に代えて、エラーアンプ２５の出力端子に接続される。 In the voltage regulator 1 shown in Figure 7, the end of resistor R1 opposite the connection point with resistor R2 is connected to the external output terminal OUT. In other words, the inverting input terminal (-) of the error amplifier 25 is connected to the output terminal of the error amplifier 25 instead of the positive side of the load.
また、図７の電圧レギュレータ１において、オフセット電圧調整回路３０は、複数の抵抗Ｒ３，Ｒ４に代えて、複数の抵抗Ｒ６，Ｒ７を有する。つまり、図７の電圧レギュレータ１において、基準電圧源２１の接地端子ＢＧＲ－ＧＮＤは、オフセット電圧が発生する複数の抵抗Ｒ６，Ｒ７の接続点に接続される。抵抗Ｒ６及び抵抗Ｒ７の各抵抗値は、負荷端の各配線抵抗Ｒｗ１，Ｒｗ２に応じた分圧（オフセット電圧）を発生するように決定されればよい。ここで、負荷端の正側の配線抵抗Ｒｗ１の抵抗値は既知であるとする。 Furthermore, in the voltage regulator 1 of FIG. 7, the offset voltage adjustment circuit 30 has multiple resistors R6 and R7 instead of multiple resistors R3 and R4. That is, in the voltage regulator 1 of FIG. 7, the ground terminal BGR-GND of the reference voltage source 21 is connected to the junction of multiple resistors R6 and R7, where an offset voltage is generated. The resistance values of resistors R6 and R7 can be determined so as to generate a divided voltage (offset voltage) corresponding to the wiring resistances Rw1 and Rw2 at the load end. Here, it is assumed that the resistance value of wiring resistance Rw1 on the positive side of the load end is known.
このように、図７の電圧レギュレータ１によれば、負荷端の負側の配線抵抗Ｒｗ２に起因する電圧降下に加えて、抵抗値が既知の負荷端の正側の配線抵抗Ｒｗ１に起因する電圧降下を、オフセット電圧調整回路３０により補償することができる。したがって、図７の電圧レギュレータ１によれば、上述の実施形態と同様の効果に加えて、負荷端の正側のセンス配線、すなわち抵抗Ｒ１と負荷端の正側との間の配線を不要とすることができるという効果が得られる。 In this way, with the voltage regulator 1 of FIG. 7, the offset voltage adjustment circuit 30 can compensate for the voltage drop caused by the wiring resistance Rw2 on the negative side of the load end, as well as the voltage drop caused by the wiring resistance Rw1 on the positive side of the load end, which has a known resistance value. Therefore, with the voltage regulator 1 of FIG. 7, in addition to the same effects as the above-mentioned embodiment, the effect of eliminating the need for a sense wiring on the positive side of the load end, i.e., the wiring between resistor R1 and the positive side of the load end, can be achieved.
なお、上述の各実施形態に係る電圧レギュレータ１において、オフセット電圧調整回路３０は、電圧レギュレータ１の出力電流又は入力電流に比例した電流を生成する電流源と抵抗とを有していてもよい。 In addition, in the voltage regulator 1 according to each of the above-described embodiments, the offset voltage adjustment circuit 30 may include a current source and a resistor that generates a current proportional to the output current or input current of the voltage regulator 1.
例えば、図１の電圧レギュレータ１において、オフセット電圧調整回路３０は、負荷端の負側の配線抵抗Ｒｗ２に応じた分圧（オフセット電圧）を発生するように、抵抗Ｒ３に代えて電流源を設けてもよい。具体的には、電流源の出力端は、抵抗Ｒ３の一端と同様に、抵抗Ｒ４との接続点において基準電圧源２１の接地端子ＢＧＲ－ＧＮＤに接続される。電流源の入力端は、抵抗Ｒ３の他端とは異なり、例えば、出力端子ＢＧＲ－ＯＵＴや外部入力端子ＶＳＵＰなどの電源回路２０内のノードに接続される。なお、電流源の入力端は、電源回路２０内のノードに限らず、電源回路２０の外部のノードに接続されても構わない。電流源は、電圧レギュレータ１の外部出力端子ＯＵＴからの出力電流又は外部入力端子ＶＳＵＰへの入力電流に応じた電流を抵抗Ｒ４に供給する。抵抗Ｒ４は、電流源からの電流に応じてオフセット電圧を発生する。なお、電流源は電圧レギュレータ１の出力電流又は入力電流に応じた電流を生成すればよく、電源回路２０の内部に設けても電源回路２０の外部に設けても構わない。この構成であっても、上述の実施形態と同様の効果が得られる。さらに、負荷４０に供給する電流が一定ではない場合においても、負荷４０へ供給する電流の増減に応じたオフセット電圧が発生するため、配線抵抗に起因する電圧降下を高精度に補償することができる。 For example, in the voltage regulator 1 of FIG. 1, the offset voltage adjustment circuit 30 may include a current source instead of resistor R3 to generate a divided voltage (offset voltage) corresponding to the wiring resistance Rw2 on the negative side of the load. Specifically, the output terminal of the current source, like one terminal of resistor R3, is connected to the ground terminal BGR-GND of the reference voltage source 21 at the connection point with resistor R4. Unlike the other terminal of resistor R3, the input terminal of the current source is connected to a node within the power supply circuit 20, such as the output terminal BGR-OUT or the external input terminal VSUP. Note that the input terminal of the current source is not limited to a node within the power supply circuit 20, and may also be connected to a node external to the power supply circuit 20. The current source supplies a current to resistor R4 that corresponds to the output current from the external output terminal OUT of the voltage regulator 1 or the input current to the external input terminal VSUP. Resistor R4 generates an offset voltage corresponding to the current from the current source. The current source may be provided either inside or outside the power supply circuit 20, as long as it generates a current that corresponds to the output current or input current of the voltage regulator 1. This configuration also provides the same effects as the above-described embodiment. Furthermore, even if the current supplied to the load 40 is not constant, an offset voltage is generated that corresponds to the increase or decrease in the current supplied to the load 40, making it possible to compensate for voltage drops caused by wiring resistance with high precision.
例えば、図１の電圧レギュレータ１において、オフセット電圧調整回路３０は、予め決定された抵抗値の配線抵抗に応じた分圧（オフセット電圧）を発生するように、上述の電流源からの電流を抵抗Ｒ４に供給する。ここで、予め決定された配線抵抗の抵抗値とは、例えば、配線抵抗Ｒｗ２の抵抗値以上の大きさである。この構成であれば、上述の実施形態と同様の効果に加えて、抵抗Ｒ３と、負荷端の負側のセンス配線、すなわち抵抗Ｒ４と負荷端の負側との間の配線を不要とすることができるという効果が得られる。 For example, in the voltage regulator 1 of FIG. 1, the offset voltage adjustment circuit 30 supplies current from the current source to resistor R4 so as to generate a divided voltage (offset voltage) corresponding to a wiring resistance of a predetermined resistance value. Here, the resistance value of the predetermined wiring resistance is, for example, equal to or greater than the resistance value of wiring resistor Rw2. With this configuration, in addition to the same effects as the above-described embodiment, it is possible to obtain the effect of eliminating the need for resistor R3 and the sense wiring on the negative side of the load end, i.e., the wiring between resistor R4 and the negative side of the load end.
例えば、図７の電圧レギュレータ１において、オフセット電圧調整回路３０は、負荷端の各配線抵抗Ｒｗ１，Ｒｗ２に応じた分圧（オフセット電圧）を発生するように、抵抗Ｒ６に代えて電流源を設けてもよい。具体的には、電流源の出力端は、抵抗Ｒ６の一端と同様に、抵抗Ｒ７との接続点において基準電圧源２１の接地端子ＢＧＲ－ＧＮＤに接続される。電流源の入力端は、抵抗Ｒ６の他端とは異なり、例えば、出力端子ＢＧＲ－ＯＵＴや外部入力端子ＶＳＵＰなどの電源回路２０内のノードに接続される。なお、電流源の入力端は、電源回路２０内のノードに限らず、電源回路２０の外部のノードに接続されても構わない。電流源は、電圧レギュレータ１の外部出力端子ＯＵＴからの出力電流又は外部入力端子ＶＳＵＰへの入力電流に応じた電流を抵抗Ｒ７に供給する。抵抗Ｒ７は、電流源からの電流に応じてオフセット電圧を発生する。なお、電流源は電圧レギュレータ１の出力電流又は入力電流に応じた電流を生成すればよく、電源回路２０の内部に設けても電源回路２０の外部に設けても構わない。この構成であっても、上述の実施形態と同様の効果が得られる。さらに、負荷に供給する電流が一定ではない場合においても、負荷へ供給する電流の増減に応じたオフセット電圧が発生するため、配線抵抗に起因する電圧降下を高精度に補償することができる。 For example, in the voltage regulator 1 of FIG. 7, the offset voltage adjustment circuit 30 may include a current source instead of resistor R6 to generate a divided voltage (offset voltage) corresponding to the wiring resistances Rw1 and Rw2 at the load end. Specifically, the output terminal of the current source, like one terminal of resistor R6, is connected to the ground terminal BGR-GND of the reference voltage source 21 at the connection point with resistor R7. Unlike the other terminal of resistor R6, the input terminal of the current source is connected to a node within the power supply circuit 20, such as the output terminal BGR-OUT or the external input terminal VSUP. Note that the input terminal of the current source is not limited to a node within the power supply circuit 20, and may also be connected to a node external to the power supply circuit 20. The current source supplies a current to resistor R7 that corresponds to the output current from the external output terminal OUT of the voltage regulator 1 or the input current to the external input terminal VSUP. Resistor R7 generates an offset voltage corresponding to the current from the current source. The current source may be provided either inside or outside the power supply circuit 20, as long as it generates a current that corresponds to the output current or input current of the voltage regulator 1. This configuration also provides the same effects as the above-described embodiment. Furthermore, even if the current supplied to the load is not constant, an offset voltage is generated that corresponds to the increase or decrease in the current supplied to the load, making it possible to compensate for voltage drops caused by wiring resistance with high precision.
例えば、図７の電圧レギュレータ１において、オフセット電圧調整回路３０は、予め決定された抵抗値の配線抵抗に応じた分圧（オフセット電圧）を発生するように、上述の電流源からの電流を抵抗Ｒ７に供給する。ここで、予め決定された配線抵抗の抵抗値とは、例えば、配線抵抗Ｒｗ１及び配線抵抗Ｒｗ２の合計値以上の大きさである。この構成であれば、上述の実施形態と同様の効果に加えて、抵抗Ｒ３と、負荷端の各センス配線を不要とすることができるという効果が得られる。 For example, in the voltage regulator 1 of FIG. 7, the offset voltage adjustment circuit 30 supplies current from the current source to resistor R7 so as to generate a divided voltage (offset voltage) corresponding to a wiring resistance of a predetermined resistance value. Here, the resistance value of the predetermined wiring resistance is, for example, equal to or greater than the sum of the wiring resistances Rw1 and Rw2. With this configuration, in addition to the same effects as the above-mentioned embodiment, it is possible to obtain the effect of eliminating the need for resistor R3 and the sense wiring at the load end.
なお、上述の各実施形態に係る電圧レギュレータ１において、複数の抵抗Ｒ３，Ｒ４及び複数の抵抗Ｒ６，Ｒ７が、それぞれ２つの抵抗素子である場合を例示したが、これに限らない。複数の抵抗Ｒ３，Ｒ４及び複数の抵抗Ｒ６，Ｒ７は、それぞれ３以上の複数の抵抗素子であっても構わない。また、上述したように、抵抗Ｒ３に代えて電流源を設ける場合や抵抗Ｒ６に代えて電流源を設ける場合には、抵抗Ｒ４及び抵抗Ｒ７は、それぞれ２以上の複数の抵抗素子であっても構わない。さらに、上述の各実施形態では図示していないが、コンデンサを抵抗Ｒ４または抵抗Ｒ７に並列接続して追加してもよい。このようにコンデンサを付加することにより、発生させるオフセット電圧の電圧変化を緩やかにすることができ、上述の位相補償回路３５と同様に位相余裕を発生させるため、電圧レギュレータ１における発振耐性が向上する構成として好適である。 While the voltage regulator 1 according to each of the above-described embodiments illustrates an example in which the multiple resistors R3, R4 and the multiple resistors R6, R7 each consist of two resistor elements, this is not limiting. The multiple resistors R3, R4 and the multiple resistors R6, R7 may each consist of three or more resistor elements. Furthermore, as described above, when a current source is provided in place of resistor R3 or when a current source is provided in place of resistor R6, each of resistors R4 and R7 may consist of two or more resistor elements. Furthermore, although not shown in the above-described embodiments, a capacitor may be added by connecting it in parallel with resistor R4 or resistor R7. Adding a capacitor in this manner can smooth out voltage changes in the generated offset voltage and, similar to the phase compensation circuit 35 described above, generate a phase margin, making this a suitable configuration for improving the oscillation resistance of the voltage regulator 1.
なお、上述の各実施形態に係る電圧レギュレータ１において、複数の抵抗Ｒ３，Ｒ４又は複数の抵抗Ｒ６，Ｒ７の各抵抗値は、負荷端の各配線抵抗Ｒｗ１，Ｒｗ２及び負荷４０が必要とする電圧に応じた分圧（オフセット電圧）を発生するように決定されればよい。また、各抵抗Ｒ３，Ｒ４，Ｒ６，Ｒ７は、それぞれ、負荷４０が必要とする電圧の変化に応じて抵抗値が可変に設定できるように構成されていても構わない。 In the voltage regulator 1 according to each of the above-described embodiments, the resistance values of the multiple resistors R3, R4 or the multiple resistors R6, R7 may be determined so as to generate a divided voltage (offset voltage) according to the voltage required by the wiring resistors Rw1, Rw2 at the load end and the load 40. Furthermore, the resistance values of the resistors R3, R4, R6, R7 may be configured so that they can be variably set according to changes in the voltage required by the load 40.
以上説明したように、実施形態に係る電圧レギュレータ１によれば、配線抵抗Ｒｗ１，Ｒｗ２に起因する電圧降下を補償することができる。 As described above, the voltage regulator 1 according to the embodiment can compensate for the voltage drop caused by the wiring resistances Rw1 and Rw2.
以上、本発明の実施形態を説明したが、上記実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。上記新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。 The above describes an embodiment of the present invention, but the above embodiment is presented as an example and is not intended to limit the scope of the invention. The above novel embodiment can be embodied in a variety of other forms, and various omissions, substitutions, and modifications can be made without departing from the spirit of the invention. These embodiments are included within the scope and spirit of the invention, as well as within the scope of the invention and its equivalents as set forth in the claims.
１，５ 電圧レギュレータ
１０ 外部電源
２０ 電源回路
２１ 基準電圧源（ＢＧＲ）
２３ インピーダンス素子
２３１ トランスコンダクタンスアンプ
２３３ ２段アンプ
２５ エラーアンプ
２５１ ＰＭＯＳトランジスタ
２５３ ＮＭＯＳトランジスタ
３０ オフセット電圧調整回路
３５ 位相補償回路
４０ 負荷
ＢＧＲ－ＧＮＤ，ＧＮＤ 接地端子
ＢＧＲ－ＯＵＴ 出力端子
Ｃ１，Ｃ２，Ｃ３ コンデンサ
Ｄ１ ダイオード
ＩＮＮ，ＩＮＰ 入力端子
ＯＵＴ 外部出力端子
Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６，Ｒ７ 抵抗（抵抗素子）
Ｒｗ１，Ｒｗ２ 配線抵抗
ＶＳＵＰ 外部入力端子
1, 5 Voltage regulator 10 External power supply 20 Power supply circuit 21 Reference voltage source (BGR)
23 Impedance element 231 Transconductance amplifier 233 Two-stage amplifier 25 Error amplifier 251 PMOS transistor 253 NMOS transistor 30 Offset voltage adjustment circuit 35 Phase compensation circuit 40 Load BGR-GND, GND Ground terminal BGR-OUT Output terminal C1, C2, C3 Capacitor D1 Diode INN, INP Input terminal OUT External output terminal R1, R2, R3, R4, R5, R6, R7 Resistor (resistance element)
Rw1, Rw2 Wiring resistance VSUP External input terminal
Claims (3)
前記エラーアンプの非反転入力端子に基準電圧を供給する基準電圧源と、
前記基準電圧源の前記基準電圧の出力端子と、前記エラーアンプの非反転入力端子との間に接続され、負荷端からの正帰還に位相余裕を発生する位相補償回路と、
前記基準電圧源の接地端子と、グランド電位の接地線との間に接続され、前記基準電圧源の接地端子にオフセット電圧を印加するオフセット電圧調整回路と、を具備し、
前記オフセット電圧調整回路は、電圧レギュレータの出力電流又は入力電流に応じた電流を生成する電流源と、前記電流源の一端とグランド電位の接地線との間に接続される抵抗とを有し、
前記基準電圧源の接地端子は、オフセット電圧が発生する前記抵抗と前記電流源の一端との接続点に接続される、
電圧レギュレータ。 An error amplifier whose inverting input terminal receives feedback of the output voltage;
a reference voltage source that supplies a reference voltage to a non-inverting input terminal of the error amplifier;
a phase compensation circuit connected between the reference voltage output terminal of the reference voltage source and the non-inverting input terminal of the error amplifier, for generating a phase margin in positive feedback from a load end;
an offset voltage adjustment circuit connected between a ground terminal of the reference voltage source and a ground line at ground potential, for applying an offset voltage to the ground terminal of the reference voltage source ;
the offset voltage adjustment circuit includes a current source that generates a current corresponding to an output current or an input current of a voltage regulator, and a resistor connected between one end of the current source and a ground line at a ground potential;
a ground terminal of the reference voltage source is connected to a connection point between the resistor where an offset voltage is generated and one end of the current source;
Voltage regulator.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021163601A JP7770846B2 (en) | 2021-10-04 | 2021-10-04 | Voltage regulator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021163601A JP7770846B2 (en) | 2021-10-04 | 2021-10-04 | Voltage regulator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2023054631A JP2023054631A (en) | 2023-04-14 |
| JP7770846B2 true JP7770846B2 (en) | 2025-11-17 |
Family
ID=85874184
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021163601A Active JP7770846B2 (en) | 2021-10-04 | 2021-10-04 | Voltage regulator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7770846B2 (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008283802A (en) | 2007-05-11 | 2008-11-20 | Oita Univ | DC power supply controller |
| JP2012160048A (en) | 2011-02-01 | 2012-08-23 | Ricoh Co Ltd | Power circuit, control method of the same, and electronic device |
| JP2013033400A (en) | 2011-08-02 | 2013-02-14 | Renesas Electronics Corp | Reference voltage generation circuit |
| JP2014010563A (en) | 2012-06-28 | 2014-01-20 | New Japan Radio Co Ltd | Constant voltage power supply device |
| WO2020250349A1 (en) | 2019-06-12 | 2020-12-17 | リコー電子デバイス株式会社 | Constant voltage circuit and electronic device |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0934565A (en) * | 1995-07-21 | 1997-02-07 | Nec Shizuoka Ltd | Stabilized power circuit |
-
2021
- 2021-10-04 JP JP2021163601A patent/JP7770846B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008283802A (en) | 2007-05-11 | 2008-11-20 | Oita Univ | DC power supply controller |
| JP2012160048A (en) | 2011-02-01 | 2012-08-23 | Ricoh Co Ltd | Power circuit, control method of the same, and electronic device |
| JP2013033400A (en) | 2011-08-02 | 2013-02-14 | Renesas Electronics Corp | Reference voltage generation circuit |
| JP2014010563A (en) | 2012-06-28 | 2014-01-20 | New Japan Radio Co Ltd | Constant voltage power supply device |
| WO2020250349A1 (en) | 2019-06-12 | 2020-12-17 | リコー電子デバイス株式会社 | Constant voltage circuit and electronic device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2023054631A (en) | 2023-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8547077B1 (en) | Voltage regulator with adaptive miller compensation | |
| US8222877B2 (en) | Voltage regulator and method for voltage regulation | |
| JP5012412B2 (en) | Amplifying device and bias circuit | |
| US11099590B2 (en) | Indirect leakage compensation for multi-stage amplifiers | |
| CN107750351B (en) | Voltage regulator | |
| CN111290467B (en) | Process Compensated Gain Boost Voltage Regulator | |
| CN112000166B (en) | Voltage regulator | |
| KR20120064617A (en) | Voltage regulator | |
| TW201821925A (en) | Voltage regulator | |
| CN116360539B (en) | A linear voltage regulator with enhanced power supply noise suppression | |
| JP5092687B2 (en) | Amplifier and Gm compensation bias circuit | |
| CN114253340A (en) | A Frequency Compensation Linear Regulator Circuit with Dynamic Adjustment of Zero Point | |
| WO2015178271A1 (en) | Dummy load circuit and charge detection circuit | |
| US9231525B2 (en) | Compensating a two stage amplifier | |
| CN110554728A (en) | Low dropout linear voltage stabilizing circuit | |
| US9864387B2 (en) | Voltage regulator | |
| JP7770846B2 (en) | Voltage regulator | |
| JP4745023B2 (en) | Ripple filter circuit | |
| CN116661539B (en) | Three-loop low-dropout linear voltage regulator circuit based on double power tubes | |
| JP4838760B2 (en) | Operational amplifier | |
| KR20160012858A (en) | Low dropout regulator | |
| KR101592500B1 (en) | Low drop out regulator | |
| CN110531825B (en) | Amplifier circuit system, voltage regulation circuit and signal compensation method | |
| CN108183704B (en) | Source follower | |
| JP7192075B2 (en) | current sense amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240820 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20250424 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20250507 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20250626 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20251007 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20251105 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7770846 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |