JP7771899B2 - Semiconductor wafer evaluation method, semiconductor wafer manufacturing method, and semiconductor wafer - Google Patents
Semiconductor wafer evaluation method, semiconductor wafer manufacturing method, and semiconductor waferInfo
- Publication number
- JP7771899B2 JP7771899B2 JP2022140674A JP2022140674A JP7771899B2 JP 7771899 B2 JP7771899 B2 JP 7771899B2 JP 2022140674 A JP2022140674 A JP 2022140674A JP 2022140674 A JP2022140674 A JP 2022140674A JP 7771899 B2 JP7771899 B2 JP 7771899B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- protrusion
- coating
- evaluating
- defects present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Sampling And Sample Adjustment (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
本発明は、半導体ウェーハの評価方法、半導体ウェーハの製造方法及び半導体ウェーハに関する。 The present invention relates to a semiconductor wafer evaluation method, a semiconductor wafer manufacturing method, and a semiconductor wafer.
半導体ウェーハの欠陥の評価方法としては、表面欠陥検査装置によって検出される輝点（ＬＰＤ：Ｌｉｇｈｔ Ｐｏｉｎｔ Ｄｅｆｅｃｔ）に基づく方法が広く用いられている（例えば特許文献１参照）。 A widely used method for evaluating defects on semiconductor wafers is based on light point defects (LPDs) detected by a surface defect inspection device (see, for example, Patent Document 1).
半導体ウェーハの表面には、突起状の欠陥が存在し得る。突起状の欠陥の具体例は、パーティクル及びＰＩＤ（Ｐｒｏｃｅｓｓ Ｉｎｄｕｃｅｄ Ｄｅｆｅｃｔ）である。パーティクルは、ウェーハ製造工程においてウェーハ表面に付着した異物である。ＰＩＤは、ウェーハ製造工程において実施された加工処理に起因して発生した加工起因欠陥であり、主に研磨加工に起因して発生する欠陥である。これら突起状の欠陥の中には、表面欠陥検査装置の検出限界サイズを下回る微小な欠陥が含まれ得る。かかる微小な欠陥に関する評価を行うことが可能になれば、例えば、その評価結果に基づき、半導体ウェーハの製造条件を微小な欠陥の発生が抑制されるように変更することによって、微小な欠陥が少ない高品質な半導体ウェーハを製造することが可能となる。 Protrusion-like defects may exist on the surface of a semiconductor wafer. Specific examples of protrusion-like defects are particles and PIDs (process-induced defects). Particles are foreign matter that adhere to the wafer surface during the wafer manufacturing process. PIDs are processing-induced defects that arise as a result of processing performed in the wafer manufacturing process, and are defects that arise primarily as a result of polishing. These protrusion-like defects may include micro-defects that are below the detection limit of surface defect inspection equipment. If it becomes possible to evaluate such micro-defects, it will be possible to manufacture high-quality semiconductor wafers with fewer micro-defects, for example by changing the semiconductor wafer manufacturing conditions based on the evaluation results to suppress the occurrence of micro-defects.
本発明の一態様は、半導体ウェーハ表面に存在する、突起状の微小な欠陥を評価することができる新たな評価方法を提供することを目的とする。 One aspect of the present invention aims to provide a new evaluation method that can evaluate minute protruding defects present on the surface of a semiconductor wafer.
先に示した特開２０１６－２１２００９号公報（特許文献１）には、ウェーハ表面に存在する突起状の欠陥を拡張させるために、ウェーハ表面に窒化膜を形成し、この窒化膜の表面に形成された突起部を表面欠陥検査装置で検出することが開示されている（特開２０１６－２１２００９号公報の請求項１、請求項５等参照）。
これに対し、本発明者らは鋭意検討を重ねた結果、ウェーハ表面に存在する突起状の欠陥を拡張させるための被膜としては、波長２６６ｎｍにおける光の減衰係数が４以上の材質によって構成される被膜が好適であることを新たに見出した。この点について、以下に更に詳細に説明する。
The above-mentioned Japanese Patent Laid-Open No. 2016-212009 (Patent Document 1) discloses that a nitride film is formed on the wafer surface in order to expand protruding defects present on the wafer surface, and the protrusions formed on the surface of this nitride film are detected by a surface defect inspection device (see claims 1, 5, etc. of Japanese Patent Laid-Open No. 2016-212009).
In response to this, the present inventors have conducted extensive research and have newly discovered that a coating made of a material with an attenuation coefficient of light at a wavelength of 266 nm of 4 or more is suitable as a coating for expanding protruding defects present on the wafer surface. This point will be explained in further detail below.
表面欠陥検査装置は、評価対象の表面に光を入射させ、この表面からの放射光（散乱光又は反射光）を検出する。これにより、表面欠陥検査装置によれば、評価対象の表面に存在する突起を輝点（ＬＰＤ：Ｌｉｇｈｔ Ｐｏｉｎｔ Ｄｅｆｅｃｔ）として検出することができる。しかし本発明者らが鋭意検討を重ねる中で、特開２０１６－２１２００９号公報（特許文献１）に記載されている窒化膜は表面ヘイズが高いため、窒化膜表面では、表面欠陥検査装置における測定感度が低いことが判明した。窒化膜の表面ヘイズが高くなる理由は、主に膜そのものの光学的な性質にあると考えられる。
詳しくは、窒化膜は、表面欠陥検査装置から照射される光に対する減衰係数（物性値）が小さいため（シリコン窒化物Ｓｉ３Ｎ４の波長２６６ｎｍにおける光の減衰係数：０．０１３）、窒化膜に入射した光の多くが窒化膜を透過し、窒化膜と半導体ウェーハとの界面に達して界面で反射する。その結果、界面からの反射光が窒化膜の内部及び表面で散乱することが、窒化膜の表面ヘイズが高い理由と推察される。
これに対し、波長２６６ｎｍにおける光の減衰係数が４以上の材質によって構成される被膜であれば、表面欠陥検査装置から入射した光が被膜を透過して被膜と半導体ウェーハとの界面で反射することを抑制又は低減することができる。その結果、界面からの反射光による表面ヘイズを低くできるため、表面欠陥検査装置の受光部の最小検出サイズを小さくすることが可能になる。そのため、波長２６６ｎｍにおける光の減衰係数が４以上の材質によって構成される被膜の表面であれば、表面欠陥検査装置による高感度測定が可能と考えられる。このように、本発明者らは膜固有の減衰係数に着目して鋭意検討を重ねた結果、本発明を完成させた。なお、本発明及び本明細書における「減衰係数」とは、放射した光が媒体中を進行する途中で吸収及び／又は散乱により減衰していく度合を表す係数を意味する。
A surface defect inspection device irradiates light onto the surface of an evaluation object and detects light emitted from this surface (scattered light or reflected light). This allows the surface defect inspection device to detect protrusions present on the surface of the evaluation object as light point defects (LPDs). However, through extensive research, the inventors discovered that the nitride film described in JP 2016-212009 A (Patent Document 1) has high surface haze, and therefore the measurement sensitivity of the surface defect inspection device is low for the nitride film surface. The reason for the high surface haze of the nitride film is thought to be primarily due to the optical properties of the film itself.
Specifically, because the nitride film has a small attenuation coefficient (physical property) for light irradiated from a surface defect inspection device (the attenuation coefficient for light of 266 nm wavelength for silicon nitride Si3N4 is 0.013), much of the light incident on the nitride film passes through the nitride film, reaches the interface between the nitride film and the semiconductor wafer, and is reflected at the interface. As a result, the light reflected from the interface is scattered inside and on the surface of the nitride film, which is presumably the reason for the high surface haze of the nitride film.
In contrast, if the coating is made of a material with an attenuation coefficient of 4 or more for light at a wavelength of 266 nm, it is possible to suppress or reduce the reflection of light incident from a surface defect inspection device at the interface between the coating and the semiconductor wafer after passing through the coating. As a result, surface haze caused by light reflected from the interface can be reduced, making it possible to reduce the minimum detectable size of the light-receiving unit of the surface defect inspection device. Therefore, it is believed that high-sensitivity measurement by a surface defect inspection device is possible if the surface of the coating is made of a material with an attenuation coefficient of 4 or more for light at a wavelength of 266 nm. As described above, the present inventors have completed the present invention as a result of extensive research focusing on the attenuation coefficient inherent to the film. Note that the term "attenuation coefficient" used in this specification and the present invention refers to a coefficient that represents the degree to which emitted light is attenuated by absorption and/or scattering as it travels through a medium.
即ち、本発明の一態様は、以下の通りである。
［１］半導体ウェーハ（単に「ウェーハ」とも記載する。）の表面に、この表面に存在する突起状の欠陥を拡張させるための被膜を形成すること、
上記被膜の表面を表面欠陥検査装置によって検査すること、及び、
上記検査の結果に基づいて上記半導体ウェーハの表面に存在する突起状の欠陥を評価すること、
を含み、
上記被膜は、波長２６６ｎｍにおける光の減衰係数が４以上の材質によって構成される被膜である、半導体ウェーハの評価方法（単に「評価方法」とも記載する）。
［２］上記材質は、アモルファスシリコンである、［１］に記載の半導体ウェーハの評価方法。
［３］半導体ウェーハの表面に被膜を形成すること、
上記被膜の表面を表面欠陥検査装置によって検査すること、及び、
上記検査の結果に基づいて上記半導体ウェーハの表面に存在する突起状の欠陥を評価すること、
を含み、かつ
上記被膜はアモルファスシリコン膜である、半導体ウェーハの評価方法。
［４］上記被膜の表面は、平均ヘイズが０．５ｐｐｍ以下の表面である、［１］～［３］のいずれかに記載の半導体ウェーハの評価方法。
［５］上記被膜の厚みは、１５ｎｍ以上５００ｎｍ以下である、［１］～［４］のいずれかに記載の半導体ウェーハの評価方法。
［６］上記検査の結果に基づいて上記半導体ウェーハの表面に存在する突起状の欠陥を評価することは、
上記検査によって検出されたＬＰＤの個数を上記半導体ウェーハの表面に存在する突起状の欠陥の個数とみなして、上記半導体ウェーハの表面に存在する突起状の欠陥の個数を評価することを含む、［１］～［５］のいずれかに記載の半導体ウェーハの評価方法。
［７］上記検査の結果に基づいて上記半導体ウェーハの表面に存在する突起状の欠陥を評価することは、
上記検査によってＬＰＤが検出された位置において上記被膜表面の突起物の高さを原子間力顕微鏡によって計測し、計測された高さの値を、上記半導体ウェーハ表面において上記突起物の直下に存在する突起状の欠陥のサイズとみなして、上記半導体ウェーハ表面に存在する突起状の欠陥のサイズに関する評価を行うことを含む、［１］～［６］のいずれかに記載の半導体ウェーハの評価方法。
［８］上記半導体ウェーハ表面に存在する突起状の欠陥のサイズに関する評価は、
上記被膜表面の複数の突起物の高さの計測値に基づき作成された高さ分布情報に基づき、上記半導体ウェーハ表面に存在する突起状の欠陥のサイズ分布を評価すること、
を含む、［７］に記載の半導体ウェーハの評価方法。
［９］上記半導体ウェーハの表面に存在する突起状の欠陥は、パーティクル及びＰＩＤからなる群から選択される欠陥である、［１］～［８］のいずれかに記載の半導体ウェーハの評価方法。
［１０］上記半導体ウェーハは、シリコンウェーハである、［１］～［９］のいずれかに記載の半導体ウェーハの評価方法。
［１１］上記材質は、アモルファスシリコンであり、
上記被膜の表面は、平均ヘイズが０．５ｐｐｍ以下の表面であり、
上記被膜の厚みは、１５ｎｍ以上５００ｎｍ以下であり、
上記半導体ウェーハの表面に存在する突起状の欠陥は、パーティクル及びＰＩＤからなる群から選択される欠陥であり、
上記半導体ウェーハは、シリコンウェーハであり、且つ
上記検査の結果に基づいて上記半導体ウェーハの表面に存在する突起状の欠陥を評価することは、下記（１）及び（２）の少なくとも一方を含む、［１］に記載の半導体ウェーハの評価方法。
（１）上記検査によって検出されたＬＰＤの個数を上記半導体ウェーハの表面に存在する突起状の欠陥の個数とみなして、上記半導体ウェーハの表面に存在する突起状の欠陥の個数を評価すること。
（２）上記検査によってＬＰＤが検出された位置において上記被膜表面の突起物の高さを原子間力顕微鏡によって計測し、計測された高さの値を、上記半導体ウェーハ表面において上記突起物の直下に存在する突起状の欠陥のサイズとみなして、上記半導体ウェーハ表面に存在する突起状の欠陥のサイズに関する評価を行うこと。
［１２］上記半導体ウェーハ表面に存在する突起状の欠陥のサイズに関する評価は、
上記被膜表面の複数の突起物の高さの計測値に基づき作成された高さ分布情報に基づき、上記半導体ウェーハ表面に存在する突起状の欠陥のサイズ分布を評価すること、
を含む、［１１］に記載の半導体ウェーハの評価方法。
［１３］評価対象の製造条件下で半導体ウェーハを製造すること、
上記製造された半導体ウェーハを［１］～［１２］のいずれかに記載の半導体ウェーハの評価方法によって評価すること、
上記評価の結果に基づき、上記評価対象の製造条件に変更を加えた製造条件をその後の製造条件として決定するか、又は、上記評価対象の製造条件を引き続き採用する製造条件として決定すること、及び、
上記決定された製造条件下で半導体ウェーハを製造すること、
を含む半導体ウェーハの製造方法（単に「製造方法」とも記載する）。
［１４］［１］～［１２］のいずれかに記載の半導体ウェーハの評価方法によって半導体ウェーハを評価した場合に、上記被膜の表面を表面欠陥検査装置によって検査して検出されるＬＰＤの個数が１５個／ウェーハ以下である半導体ウェーハ。
That is, one aspect of the present invention is as follows.
[1] Forming a coating on the surface of a semiconductor wafer (also simply referred to as "wafer") to expand protruding defects present on the surface;
Inspecting the surface of the coating using a surface defect inspection device; and
evaluating protruding defects present on the surface of the semiconductor wafer based on the results of the inspection;
Including,
The coating is a coating made of a material having an attenuation coefficient of 4 or more for light at a wavelength of 266 nm.
[2] The semiconductor wafer evaluation method according to [1], wherein the material is amorphous silicon.
[3] forming a coating on the surface of a semiconductor wafer;
Inspecting the surface of the coating using a surface defect inspection device; and
evaluating protruding defects present on the surface of the semiconductor wafer based on the results of the inspection;
and the coating is an amorphous silicon film.
[4] The method for evaluating a semiconductor wafer according to any one of [1] to [3], wherein the surface of the coating has an average haze of 0.5 ppm or less.
[5] The method for evaluating a semiconductor wafer according to any one of [1] to [4], wherein the thickness of the coating is 15 nm or more and 500 nm or less.
[6] Evaluating protruding defects present on the surface of the semiconductor wafer based on the results of the inspection includes:
The method for evaluating a semiconductor wafer according to any one of [1] to [5], comprising: regarding the number of LPDs detected by the inspection as the number of protrusion-like defects present on the surface of the semiconductor wafer, and evaluating the number of protrusion-like defects present on the surface of the semiconductor wafer.
[7] Evaluating protruding defects present on the surface of the semiconductor wafer based on the results of the inspection includes:
The method for evaluating a semiconductor wafer according to any one of [1] to [6], comprising measuring the height of a protrusion on the surface of the coating at a position where an LPD is detected by the inspection using an atomic force microscope, regarding the measured height value as the size of a protrusion-like defect present on the surface of the semiconductor wafer directly below the protrusion, and evaluating the size of the protrusion-like defect present on the surface of the semiconductor wafer.
[8] The evaluation of the size of protrusion-like defects present on the semiconductor wafer surface is
evaluating the size distribution of protrusion-like defects present on the surface of the semiconductor wafer based on height distribution information created based on measurement values of heights of the plurality of protrusions on the surface of the coating;
The semiconductor wafer evaluation method according to [7], comprising:
[9] The semiconductor wafer evaluation method according to any one of [1] to [8], wherein the protrusion-like defect present on the surface of the semiconductor wafer is a defect selected from the group consisting of particles and PIDs.
[10] The semiconductor wafer evaluation method according to any one of [1] to [9], wherein the semiconductor wafer is a silicon wafer.
[11] The material is amorphous silicon,
the surface of the coating has an average haze of 0.5 ppm or less;
The thickness of the coating is 15 nm or more and 500 nm or less,
The protruding defects present on the surface of the semiconductor wafer are defects selected from the group consisting of particles and PIDs,
The semiconductor wafer evaluation method according to [1], wherein the semiconductor wafer is a silicon wafer, and evaluating protruding defects present on the surface of the semiconductor wafer based on the results of the inspection includes at least one of the following (1) and (2):
(1) The number of LPDs detected by the inspection is regarded as the number of protrusion-like defects present on the surface of the semiconductor wafer, and the number of protrusion-like defects present on the surface of the semiconductor wafer is evaluated.
(2) The height of the protrusion on the coating surface at the position where the LPD was detected by the inspection is measured using an atomic force microscope, and the measured height value is regarded as the size of the protrusion-like defect present on the semiconductor wafer surface directly below the protrusion, and the size of the protrusion-like defect present on the semiconductor wafer surface is evaluated.
[12] The evaluation of the size of protruding defects present on the surface of the semiconductor wafer is carried out by:
evaluating the size distribution of protrusion-like defects present on the surface of the semiconductor wafer based on height distribution information created based on measurement values of heights of the plurality of protrusions on the surface of the coating;
The semiconductor wafer evaluation method according to [11], comprising:
[13] Manufacturing a semiconductor wafer under manufacturing conditions to be evaluated;
Evaluating the manufactured semiconductor wafer by the semiconductor wafer evaluation method according to any one of [1] to [12];
Based on the results of the evaluation, determine the manufacturing conditions obtained by modifying the manufacturing conditions to be evaluated as the manufacturing conditions to be used subsequently, or determine the manufacturing conditions to be evaluated as the manufacturing conditions to be used subsequently; and
manufacturing a semiconductor wafer under the determined manufacturing conditions;
A method for manufacturing a semiconductor wafer (also simply referred to as "manufacturing method"), comprising:
[14] A semiconductor wafer, in which, when the semiconductor wafer is evaluated by the semiconductor wafer evaluation method according to any one of [1] to [12], the number of LPDs detected by inspecting the surface of the coating with a surface defect inspection device is 15 or less per wafer.
本発明の一態様によれば、半導体ウェーハ表面に存在する、突起状の微小な欠陥を評価することが可能になる。 One aspect of the present invention makes it possible to evaluate minute protruding defects present on the surface of a semiconductor wafer.
以下、上記評価方法及び上記製造方法について、更に詳細に説明する。 The above evaluation methods and manufacturing methods are described in more detail below.
［半導体ウェーハの評価方法］
＜評価対象の半導体ウェーハ＞
上記評価方法によって評価される半導体ウェーハは、一般に半導体基板として使用される各種半導体ウェーハであることができる。例えば、半導体ウェーハの具体例としては、各種シリコンウェーハを挙げることができる。シリコンウェーハは、例えば、シリコン単結晶インゴットから切り出した後に各種加工工程を経たシリコン単結晶ウェーハ、例えば研磨処理が施されて表面に研磨面を有するポリッシュドウェーハ、エピタキシャル層が形成されたエピタキシャルウェーハ等であることができる。評価対象の半導体ウェーハの直径は、例えば、２００ｍｍ以下、２００ｍｍ以上（例えば２００ｍｍ、３００ｍｍ又は４５０ｍｍ）であるが、特に限定されるものではない。
[Method for evaluating semiconductor wafers]
<Semiconductor wafer to be evaluated>
The semiconductor wafer evaluated by the above evaluation method can be any of various semiconductor wafers commonly used as semiconductor substrates. Specific examples of semiconductor wafers include various silicon wafers. Silicon wafers can be, for example, silicon single crystal wafers that have been cut from a silicon single crystal ingot and then subjected to various processing steps, such as polished wafers with a polished surface on the surface after being polished, or epitaxial wafers with an epitaxial layer formed thereon. The diameter of the semiconductor wafer to be evaluated is, for example, 200 mm or less or 200 mm or more (e.g., 200 mm, 300 mm, or 450 mm), but is not particularly limited.
評価対象の半導体ウェーハ表面には、突起状の欠陥が存在する。かかる欠陥は、パーティクル及び／又はＰＩＤであることができる。 Protruding defects exist on the surface of the semiconductor wafer being evaluated. These defects can be particles and/or PIDs.
＜被膜の形成＞
上記評価方法では、半導体ウェーハの表面に被膜を形成する。上記被膜としては、波長２６６ｎｍにおける光の減衰係数（単に「減衰係数」とも記載する。）が４以上の材質によって構成される被膜を形成する。減衰係数が４以上の材質によって構成される被膜であれば、先に詳細に記載したように被膜の表面ヘイズを低くできるため、測定感度向上に寄与し得る。減衰係数が４以上の材質としては、アモルファスシリコン、シリコンゲルマニウム等が挙げられる。なお、本発明では減衰係数を規定する波長として２６６ｎｍを採用したが、これは材質固有の物性値として減衰係数を特定するためであって、上記評価方法において使用される表面欠陥検査装置が照射する光の波長は２６６ｎｍに限定されるものではない。各種材質の減衰係数は、文献公知の値であり、又は、公知の方法によって測定できる。一例として、「Ｅｄｗａｒｄ Ｄ Ｐａｒｉｋ、”Ｈａｎｄｂｏｏｋ ｏｆ Ｏｐｔｉｃａｌ Ｃｏｎｓｔａｎｔｓ ｏｆ Ｓｏｌｉｄ” Ａｃａｄｅｍｉｃ ｐｒｅｓｓ、 １９８５」に記載されている。例えば、アモルファスシリコンの減衰係数は、４．４２６であり、シリコン窒化物Ｓｉ３Ｎ４の減衰係数は０．０１３である。
<Coating formation>
In the evaluation method, a coating is formed on the surface of a semiconductor wafer. The coating is formed from a material having an attenuation coefficient (also simply referred to as "attenuation coefficient") of 4 or more for light at a wavelength of 266 nm. A coating made from a material having an attenuation coefficient of 4 or more can reduce the surface haze of the coating, as described in detail above, thereby contributing to improved measurement sensitivity. Examples of materials having an attenuation coefficient of 4 or more include amorphous silicon and silicon germanium. While the present invention employs 266 nm as the wavelength for defining the attenuation coefficient, this is to identify the attenuation coefficient as a physical property inherent to the material. The wavelength of light irradiated by the surface defect inspection device used in the evaluation method is not limited to 266 nm. The attenuation coefficients of various materials are publicly known values or can be measured by publicly known methods. An example is described in Edward D. Parik, "Handbook of Optical Constants of Solids," Academic Press, 1985. For example, the attenuation coefficient of amorphous silicon is 4.426, and the attenuation coefficient of silicon nitride Si3N4 is 0.013 .
上記被膜を構成する材質の減衰係数は、上記理由から４以上であり、例えば４．０００以上、４．１００以上、４．２００以上又は４．３００以上であることができる。測定感度向上の観点からは、減衰係数の上限は特に限定されない。被膜を構成する材質の減衰係数が４以上であれば十分な測定感度が得られるため、過度に減衰係数が高い材質を用いなくてもよい。この点からは、例えば、上記被膜を構成する材質の減衰係数は、例えば、１０以下、８以下、 ６以下、６．０００以下、５．５００以下又は５．０００以下であることができる。 For the reasons stated above, the attenuation coefficient of the material constituting the coating is 4 or greater, and can be, for example, 4.000 or greater, 4.100 or greater, 4.200 or greater, or 4.300 or greater. From the perspective of improving measurement sensitivity, there are no particular limitations on the upper limit of the attenuation coefficient. Since sufficient measurement sensitivity can be achieved if the material constituting the coating has an attenuation coefficient of 4 or greater, it is not necessary to use a material with an excessively high attenuation coefficient. From this perspective, the attenuation coefficient of the material constituting the coating can be, for example, 10 or less, 8 or less, 6 or less, 6.000 or less, 5.500 or less, or 5.000 or less.
上記被膜の形成は、ＬＰ－ＣＶＤ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、プラズマＣＶＤ又はＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）装置等の公知の成膜装置を使用して行うことができる。 The above coating can be formed using known film-forming equipment such as LP-CVD (Low Pressure Chemical Vapor Deposition), plasma CVD, or ALD (Atomic Layer Deposition) equipment.
上記被膜の材質の具体例としては、アモルファスシリコンを挙げることができる。以下において、アモルファスシリコンによって構成される被膜を、「アモルファスシリコン膜」とも呼ぶ。アモルファスシリコン膜の成膜方法としては、公知の方法を使用することができる。例えば、半導体ウェーハ表面にアミノシランガスを使用してシード層を形成し、このシード層形成に使用したアミノシランと比べて分子量の小さなシランガスを堆積させることによって、半導体ウェーハ表面にアモルファスシリコン膜を形成することができる。シード層は、アモルファスシリコンの成長の起点となる。アモルファスシリコン膜のソースガスとなるシラン系ガスのうち、分子量の大きなアミノシランガスを堆積させることは、高い平滑性の成膜面を形成する観点から好ましい。アモルファスシリコン膜の具体的な成膜プロセスについては、例えば、特開２０１１－２４９７６４号公報及び特開２０１４－１２７６９３号公報を参照できる。 Amorphous silicon is a specific example of the material for the coating. Hereinafter, a coating made of amorphous silicon will also be referred to as an "amorphous silicon film." Known methods can be used to form an amorphous silicon film. For example, an amorphous silicon film can be formed on the surface of a semiconductor wafer by forming a seed layer on the surface of the semiconductor wafer using aminosilane gas and then depositing a silane gas with a smaller molecular weight than the aminosilane used to form the seed layer. The seed layer serves as the starting point for the growth of amorphous silicon. Among the silane-based gases that serve as source gases for amorphous silicon films, depositing aminosilane gas with a larger molecular weight is preferred from the perspective of forming a highly smooth film surface. For specific processes for forming amorphous silicon films, see, for example, Japanese Patent Application Laid-Open Nos. 2011-249764 and 2014-127693.
上記被膜としてアモルファスシリコン膜を形成することは、以下の観点からも好ましい。
窒化膜の成膜では、反応副生成物である塩化アンモニウムが発塵減となるため、窒化膜表面に付着する異物（付着パーティクル）が多くなる。表面欠陥検査装置による評価では、被膜の表面において、直下に突起状の欠陥が存在することによって被膜表面が盛り上がった部分（突起物（以下、「成膜後突起物」とも呼ぶ。））を、付着パーティクルと区別することができない。そのため、成膜後突起物と付着パーティクルとを分類するために、走査電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）等を用いた欠陥判別工程を行わなければならない。したがって、表面欠陥検査装置による窒化膜表面の検査結果からは、窒化膜の下に位置する半導体ウェーハ表面の突起状の欠陥の水準間の違いを精度よく評価することは困難である。
これに対し、アモルファスシリコン膜の成膜では、付着パーティクルの発生が少ない。そのため、ＳＥＭ等による欠陥判別工程を行わずとも、表面欠陥検査装置によるアモルファスシリコン膜表面の検査結果に基づき、アモルファスシリコン膜の下に位置する半導体ウェーハ表面の突起状の欠陥の水準間の違いを精度よく評価することができる。ただし、もちろん、アモルファスシリコン膜表面においてＳＥＭ等による欠陥判別工程を行い、付着パーティクルと判定された突起物を、その後の評価から除外することも可能である。
Forming an amorphous silicon film as the coating is preferable from the following viewpoint.
During nitride film formation, ammonium chloride, a reaction by-product, generates dust, resulting in a large amount of foreign matter (adhered particles) adhering to the nitride film surface. Evaluation using a surface defect inspection device cannot distinguish raised portions of the coating surface due to the presence of protruding defects directly below the surface (protrusions (hereinafter also referred to as "post-film formation protrusions")) from adhered particles. Therefore, in order to distinguish between post-film formation protrusions and adhered particles, a defect discrimination process using a scanning electron microscope (SEM) or the like must be performed. Therefore, it is difficult to accurately evaluate the difference in the levels of protruding defects on the semiconductor wafer surface located below the nitride film from the results of inspection of the nitride film surface using a surface defect inspection device.
In contrast, deposition of an amorphous silicon film generates fewer attached particles. Therefore, even without performing a defect discrimination process using an SEM or the like, it is possible to accurately evaluate the difference in the levels of protrusion-like defects on the surface of the semiconductor wafer located below the amorphous silicon film based on the inspection results of the amorphous silicon film surface using a surface defect inspection device. However, it is also possible to perform a defect discrimination process using an SEM or the like on the amorphous silicon film surface and exclude protrusions determined to be attached particles from subsequent evaluation.
先に記載したように、波長２６６ｎｍにおける減衰係数が４以上の材質によって構成される被膜は、表面ヘイズが低いため好ましい。表面ヘイズの指標としては、平均ヘイズを挙げることができる。本発明及び本明細書において、「平均ヘイズ」とは、ＫＬＡ－ＴＥＮＣＯＲ社製ＳｕｒｆｓｃａｎシリーズＳＰ７で測定される、ＤＷ１Ｏ（Ｄａｒｋ－ｆｉｅｌｄ Ｗｉｄｅ－１ Ｏｂｌｉｑｕｅ） Ｈａｚｅ Ａｖｅｒａｇｅをいうものとする。上記評価方法において半導体ウェーハの表面に形成される被膜は、被膜表面で測定される平均ヘイズが０．５ｐｐｍ以下であることができる。
図３に、アモルファスシリコン膜及びシリコン窒化膜の表面において測定された平均ヘイズを示す。図３には、アモルファスシリコン膜及びシリコン窒化膜の平均ヘイズの測定結果が示されている。詳しくは、図３には、膜厚１２０ｎｍのアモルファスシリコン膜及び膜厚１２０ｎｍのシリコン窒化膜のそれぞれについて、ＫＬＡ－ＴＥＮＣＯＲ社製ＳｕｒｆｓｃａｎシリーズＳＰ７で測定された、ＤＷ１Ｏ Ｈａｚｅ Ａｖｅｒａｇｅの値が示されている。図３中、「ＳｉＮ」はシリコン窒化膜の略称であり、「ａ－Ｓｉ」及び「アモルファスＳｉ膜」はアモルファスシリコン膜の略称である。アモルファスシリコン膜では平均ヘイズが０．５ｐｐｍ以下であり、表面ヘイズが低いことが確認できる。
例えば、平均ヘイズが０．０４２の場合、ＳＥＭＩ規格（ＳＥＭＩ Ｍ５０－１１０１）の９５％Ｃａｐｔｕｒｅ Ｒａｔｅによって設定される感度は、ＫＬＡ－ＴＥＮＣＯＲ社製ＳｕｒｆｓｃａｎシリーズＳＰ７のＤＷ１Ｏチャンネルの感度（受光部の最小検出サイズ）として１９ｎｍである。これに対し、平均ヘイズが２．０６７のシリコン窒化膜の場合、同様に設定されるＫＬＡ－ＴＥＮＣＯＲ社製ＳｕｒｆｓｃａｎシリーズＳＰ７のＤＷ１Ｏチャンネルの感度（受光部の最小検出サイズ）は２９ｎｍである。このように、表面ヘイズが低い被膜は、表面欠陥検査装置における測定感度を高める観点から好ましい。
As described above, a coating made of a material with an attenuation coefficient of 4 or more at a wavelength of 266 nm is preferred because it has low surface haze. An example of an index of surface haze is average haze. In the present invention and this specification, "average haze" refers to the DW1O (Dark-field Wide-1 Oblique) Haze Average measured using a KLA-TENCOR Surfscan Series SP7. In the above evaluation method, the coating formed on the surface of the semiconductor wafer can have an average haze measured on the coating surface of 0.5 ppm or less.
FIG. 3 shows the average haze measured on the surface of an amorphous silicon film and a silicon nitride film. FIG. 3 shows the measurement results of the average haze of an amorphous silicon film and a silicon nitride film. Specifically, FIG. 3 shows the DW1O Haze Average values measured with a KLA-TENCOR Surfscan Series SP7 for each of an amorphous silicon film having a thickness of 120 nm and a silicon nitride film having a thickness of 120 nm. In FIG. 3, "SiN" is an abbreviation for silicon nitride film, and "a-Si" and "amorphous Si film" are abbreviations for amorphous silicon film. The amorphous silicon film has an average haze of 0.5 ppm or less, confirming that the surface haze is low.
For example, when the average haze is 0.042, the sensitivity set by the 95% Capture Rate of the SEMI standard (SEMI M50-1101) is 19 nm as the sensitivity (minimum detectable size of the light receiving element) of the DW10 channel of the KLA-Tencor Surfscan series SP7. In contrast, when a silicon nitride film has an average haze of 2.067, the sensitivity (minimum detectable size of the light receiving element) of the DW10 channel of the KLA-Tencor Surfscan series SP7, which is set in the same manner, is 29 nm. Thus, a coating with low surface haze is preferable from the viewpoint of increasing the measurement sensitivity of a surface defect inspection device.
上記被膜は、半導体ウェーハ表面に存在する突起状の欠陥を拡張させることができる。「拡張」させることによって、上記被膜表面に、半導体ウェーハ表面における突起状の欠陥のサイズより大きなサイズの突起物が形成される。これは、所謂「レンズ効果」による。「レンズ効果」とは、突起物を起点に、その突起物より数倍大きな径の成膜後突起物が、その直上の被膜表面に形成される現象である。
図１は、レンズ効果によるサイズ拡張の模式図である。図１に示す例では、直径Ｄの突起物の直上の被膜表面の成膜後突起物は、突起物の直径Ｄより数倍大きな直径Ｘを有する。また、レンズ効果によって形成される成膜後突起物は、直下の半導体ウェーハ表面上の突起状の欠陥のサイズ分だけ盛り上がった欠陥である。したがって、図１に示す例では、被膜表面における成膜後突起物の高さは、突起物の直径Ｄと同じ値になる。この点を利用した評価について、詳細は後述する。
The coating can expand protruding defects present on the semiconductor wafer surface. By "expanding," protrusions larger in size than the protruding defects on the semiconductor wafer surface are formed on the coating surface. This is due to the so-called "lens effect." The "lens effect" is a phenomenon in which, starting from a protrusion, a post-film-deposition protrusion with a diameter several times larger than the protrusion is formed on the coating surface directly above it.
Figure 1 is a schematic diagram of size expansion due to the lens effect. In the example shown in Figure 1, the post-deposition protrusion on the coating surface immediately above a protrusion of diameter D has a diameter X that is several times larger than the diameter D of the protrusion. Furthermore, the post-deposition protrusion formed by the lens effect is a defect that rises by the same size as the protruding defect on the semiconductor wafer surface immediately below it. Therefore, in the example shown in Figure 1, the height of the post-deposition protrusion on the coating surface is the same value as the diameter D of the protrusion. Evaluation utilizing this point will be described in detail below.
半導体ウェーハ表面に上記被膜を形成することによって、半導体ウェーハ表面の突起状の欠陥の直上の被膜表面に、かかる欠陥より大きなサイズの突起物を形成することができる。したがって、例えば、半導体ウェーハ表面では表面欠陥検査装置の検出限界サイズを下回る微小なサイズの突起状の欠陥について、その直上の被膜表面に検出限界サイズ以上のサイズを有する、表面欠陥検査装置によって検出可能な突起物を形成することができる。
具体例として、図２に、アモルファスシリコン膜の成膜前後のＬＰＤ検出サイズの対比結果を示す。図２には、厚み２０ｎｍ、４０ｎｍ、７０ｎｍ、１４０ｎｍのアモルファスシリコン膜を成膜する前の半導体ウェーハ表面においてＬＰＤが検出された座標点について、半導体ウェーハ表面におけるＬＰＤ検出サイズと、アモルファスシリコン膜を成膜した後にアモルファスシリコン膜の表面において検出されたＬＰＤ検出サイズとの対比結果が示されている。表面欠陥検査装置としては、ＫＬＡ－ＴＥＮＣＯＲ社製ＳｕｒｆｓｃａｎシリーズＳＰ７を使用した。図２に示された結果から、被膜形成によって、半導体ウェーハ表面の突起状の欠陥を拡張させることができることが確認できる。例えば、図２中、厚み１４０ｎｍの被膜を形成した例では、ＬＰＤ検出サイズは、被膜成膜前のＬＰＤ検出サイズの約３倍である。レンズ効果によれば、成膜した被膜の厚みがより厚いほど、半導体ウェーハ表面上の突起状の欠陥の直上の被膜表面で検出される突起物のサイズはより大きくなる。表面欠陥検査装置では、一般に、欠陥サイズが大きいほど欠陥をＬＰＤとして検出することが容易になる。また、被膜の厚みは、評価対象となる突起状の欠陥のサイズより厚くすることが好ましい。以上の観点から、半導体ウェーハ表面に形成する被膜の厚みは、１５ｎｍ以上であることが好ましい。例えば、ＫＬＡ－ＴＥＮＣＯＲ社製ＳｕｒｆｓｃａｎシリーズＳＰ７では、検出不可サイズは１５ｎｍ未満であるため、１５ｎｍ以上の被膜を形成することが好ましい。上記被膜の厚みは、例えば、５００ｎｍ以下、２００ｎｍ以下又は１４０ｎｍ以下であることができる。
By forming the above coating on the surface of the semiconductor wafer, a protrusion larger in size than a protrusion-like defect on the surface of the semiconductor wafer can be formed on the surface of the coating immediately above the defect. Thus, for example, for a protrusion-like defect on the surface of the semiconductor wafer that is minute in size below the detection limit of a surface defect inspection device, a protrusion that is detectable by a surface defect inspection device and has a size equal to or larger than the detection limit can be formed on the surface of the coating immediately above the defect.
As a specific example, FIG. 2 shows a comparison of the LPD detection size before and after the formation of an amorphous silicon film. FIG. 2 also shows a comparison of the LPD detection size on the semiconductor wafer surface with the LPD detection size on the surface of the amorphous silicon film after the formation of the amorphous silicon film, for coordinate points where LPDs were detected on the semiconductor wafer surface before the formation of amorphous silicon films with thicknesses of 20 nm, 40 nm, 70 nm, and 140 nm. A KLA-TENCOR Surfscan Series SP7 was used as the surface defect inspection device. The results shown in FIG. 2 confirm that the formation of a coating can expand protruding defects on the semiconductor wafer surface. For example, in the example shown in FIG. 2 where a 140 nm thick coating was formed, the LPD detection size was approximately three times the LPD detection size before the coating was formed. According to the lens effect, the thicker the formed coating, the larger the size of the protrusion detected on the coating surface directly above a protrusion-like defect on the semiconductor wafer surface. In a surface defect inspection device, the larger the defect size, the easier it is to detect the defect as an LPD. Furthermore, it is preferable that the thickness of the coating be thicker than the size of the protrusion-like defect to be evaluated. From the above perspective, the thickness of the coating formed on the semiconductor wafer surface is preferably 15 nm or more. For example, with the KLA-TENCOR Surfscan Series SP7, the undetectable size is less than 15 nm, so it is preferable to form a coating of 15 nm or more. The thickness of the coating can be, for example, 500 nm or less, 200 nm or less, or 140 nm or less.
＜表面欠陥検査装置による表面検査＞
表面欠陥検査装置としては、検査対象の表面に光を入射させ、この表面からの放射光（散乱光又は反射光）を検出することが可能な公知の表面欠陥検査装置を用いることができる。かかる表面欠陥検査装置は、一般に、光散乱式表面欠陥検査装置、面検機等とも呼ばれる。表面欠陥検査装置の具体例としては、レーザー表面欠陥検査装置を挙げることができる。レーザー表面欠陥検査装置は、通常、検査対象の表面をレーザー光によって走査し、放射光（散乱光又は反射光）によって、検査対象の表面の突起物を輝点（ＬＰＤ）として検出する。また、ＬＰＤからの放射光を測定することにより、検査対象の表面における突起物の位置（具体的には座標点）及びＬＰＤとして検出されるサイズ（ＬＰＤ検出サイズ）を求めることができる。かかるＬＰＤ検出サイズは、通常、ＬＰＤからの放射光の強度を、シリカ粒子等の標準粒子の放射光強度と対比することにより、表面欠陥検査装置の解析部によって出力される。レーザー光としては、紫外光、可視光等を用いることができ、その波長は特に限定されるものではない。紫外光とは、４００ｎｍ未満の波長域の光をいい、可視光とは、４００～６００ｎｍの波長域の光をいうものとする。レーザー表面欠陥検査装置の解析部は、通常、検出された複数のＬＰＤのそれぞれについて、検査対象の表面における二次元位置座標（Ｘ座標及びＹ座標）の情報を取得し、取得された二次元位置座標の情報から検査対象の表面におけるＬＰＤ面内分布状態を示すＬＰＤマップを作成することができる。市販されているレーザー表面欠陥検査装置の具体例としては、ＫＬＡ－ＴＥＮＣＯＲ社製ＳｕｒｆｓｃａｎシリーズＳＰ１、ＳＰ２、ＳＰ３、ＳＰ５、ＳＰ７等を挙げることができる。ただし、これら装置は例示であって、その他の各種欠陥表面欠陥検査装置も使用可能である。
<Surface inspection using a surface defect inspection device>
The surface defect inspection device can be a known surface defect inspection device capable of irradiating light onto the surface of an object to be inspected and detecting radiant light (scattered light or reflected light) from the surface. Such surface defect inspection devices are generally referred to as light-scattering surface defect inspection devices, surface inspection machines, etc. A specific example of a surface defect inspection device is a laser surface defect inspection device. A laser surface defect inspection device typically scans the surface of an object to be inspected with a laser beam and detects protrusions on the surface of the object to be inspected as bright spots (LPDs) using the radiant light (scattered light or reflected light). Furthermore, by measuring the radiant light from the LPDs, the position (specifically, coordinate points) of the protrusions on the surface of the object to be inspected and the size detected as an LPD (LPD detection size) can be determined. The LPD detection size is typically output by an analysis unit of the surface defect inspection device by comparing the intensity of the radiant light from the LPDs with the radiant light intensity of standard particles such as silica particles. Ultraviolet light, visible light, etc. can be used as the laser beam, and its wavelength is not particularly limited. Ultraviolet light refers to light in a wavelength range of less than 400 nm, and visible light refers to light in a wavelength range of 400 to 600 nm. The analysis unit of a laser surface defect inspection device typically acquires information on the two-dimensional position coordinates (X and Y coordinates) on the surface of the object to be inspected for each of the detected LPDs, and can create an LPD map showing the in-plane distribution of LPDs on the surface of the object to be inspected from the acquired two-dimensional position coordinate information. Specific examples of commercially available laser surface defect inspection devices include the Surfscan series SP1, SP2, SP3, SP5, and SP7 manufactured by KLA-TENCOR Corporation. However, these devices are merely examples, and various other surface defect inspection devices can also be used.
＜半導体ウェーハの表面に存在する突起状の欠陥の評価＞
上記評価方法では、上記被膜の表面を表面欠陥検査装置によって検査した結果に元ついて、被膜の下に位置する半導体ウェーハの表面に存在する突起状の欠陥を評価する。かかる評価の具体例としては、以下の評価（１）及び（２）を挙げることができる。例えば、評価（１）及び評価（２）の中で、評価（１）又は評価（２）のみを実施してもよく、評価（１）及び評価（２）の両方を実施してもよい。
<Evaluation of protruding defects on the surface of semiconductor wafers>
In the evaluation method, protruding defects present on the surface of the semiconductor wafer located below the coating are evaluated based on the results of inspection of the surface of the coating using a surface defect inspection device. Specific examples of such evaluations include the following evaluations (1) and (2). For example, of evaluations (1) and (2), only evaluation (1) or evaluation (2) may be performed, or both evaluations (1) and (2) may be performed.
（１）上記検査によって検出されたＬＰＤの個数を半導体ウェーハの表面に存在する突起状の欠陥の個数とみなして、半導体ウェーハの表面に存在する突起状の欠陥の個数を評価する。
（２）上記検査によってＬＰＤが検出された位置において上記被膜表面の突起物の高さを原子間力顕微鏡によって計測し、計測された高さの値を、半導体ウェーハ表面においてその突起物の直下に存在する突起状の欠陥のサイズとみなして、半導体ウェーハ表面に存在する突起状の欠陥のサイズに関する評価を行う。
(1) The number of LPDs detected by the above inspection is regarded as the number of protrusion-like defects present on the surface of the semiconductor wafer, and the number of protrusion-like defects present on the surface of the semiconductor wafer is evaluated.
(2) At the position where the LPD was detected by the above inspection, the height of the protrusion on the coating surface is measured using an atomic force microscope, and the measured height value is regarded as the size of the protrusion-like defect present on the semiconductor wafer surface directly below the protrusion, and the size of the protrusion-like defect present on the semiconductor wafer surface is evaluated.
評価（１）によれば、被膜による拡張（レンズ効果）によって、半導体ウェーハ表面を表面欠陥検査装置で検査することでは検出できない微小な突起状の欠陥の個数も評価することができる。 According to evaluation (1), the expansion (lens effect) of the coating makes it possible to evaluate the number of minute protrusion-like defects that cannot be detected by inspecting the semiconductor wafer surface using a surface defect inspection device.
次に、評価（２）について、更に詳細に説明する。 Next, we will explain evaluation (2) in more detail.
図１に示したように、レンズ効果によって被膜表面に形成される成膜後突起物は、直下の半導体ウェーハ表面上の突起状の欠陥のサイズ分だけ盛り上がった欠陥である。したがって、成膜後突起物の高さを、半導体ウェーハ表面において、その突起物の直下に存在する突起状の欠陥のサイズとみなすことができる。例えば、被膜表面で測定される突起物の高さを、半導体ウェーハ表面のパーティクルについてはパーティクルの直径とみなすことができ、半導体ウェーハ表面のＰＩＤについてはＰＩＤの高さとみなすことができる。被膜表面の突起物の高さの測定は、公知の測定装置によって行うことができ、例えば原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）によって行うことができる。 As shown in Figure 1, the post-film deposition protrusion formed on the coating surface due to the lens effect is a defect that rises by the same size as the protrusion-like defect on the semiconductor wafer surface directly below it. Therefore, the height of the post-film deposition protrusion can be considered to be the size of the protrusion-like defect that exists on the semiconductor wafer surface directly below it. For example, the height of a protrusion measured on the coating surface can be considered to be the particle diameter for particles on the semiconductor wafer surface, or the height of a PID on the semiconductor wafer surface. The height of a protrusion on the coating surface can be measured using known measuring devices, such as an atomic force microscope (AFM).
また、評価（２）の具体的実施形態として、被膜表面の複数の突起物の高さの計測値に基づき作成された高さ分布情報に基づき、半導体ウェーハ表面に存在する突起状の欠陥のサイズ分布を評価することができる。上記評価方法によれば、被膜による拡張（レンズ効果）によって、半導体ウェーハ表面を表面欠陥検査装置で検査することでは検出できない微小な突起状の欠陥のサイズも、被膜表面の突起物の高さとして求めることができる。これにより、半導体ウェーハ表面を表面欠陥検査装置で検査する場合と比べて、半導体ウェーハ表面に存在する突起状の欠陥のサイズ分布を、より精度よく評価することが可能になる。 Furthermore, as a specific embodiment of evaluation (2), the size distribution of protrusion-like defects present on the surface of a semiconductor wafer can be evaluated based on height distribution information created from measurements of the heights of multiple protrusions on the surface of the coating. According to the above evaluation method, the size of minute protrusion-like defects that cannot be detected by inspecting the semiconductor wafer surface with a surface defect inspection device due to the expansion (lens effect) of the coating can be determined as the height of the protrusions on the surface of the coating. This makes it possible to more accurately evaluate the size distribution of protrusion-like defects present on the surface of a semiconductor wafer compared to inspecting the semiconductor wafer surface with a surface defect inspection device.
評価（１）及び評価（２）の具体例については、後述の実施例を参照できる。 For specific examples of evaluations (1) and (2), please refer to the examples described below.
［半導体ウェーハの製造方法］
本発明の一態様は、評価対象の製造条件下で半導体ウェーハを製造すること、上記製造された半導体ウェーハを上記半導体ウェーハの評価方法によって評価すること、上記評価の結果に基づき、上記評価対象の製造条件に変更を加えた製造条件をその後の製造条件として決定するか、又は、上記評価対象の製造条件を引き続き採用する製造条件として決定すること、及び、上記決定された製造条件下で半導体ウェーハを製造すること、を含む半導体ウェーハの製造方法に関する。
[Method for manufacturing semiconductor wafer]
One aspect of the present invention relates to a method for manufacturing a semiconductor wafer, including manufacturing a semiconductor wafer under manufacturing conditions to be evaluated, evaluating the manufactured semiconductor wafer using the semiconductor wafer evaluation method, determining, based on the results of the evaluation, manufacturing conditions obtained by modifying the manufacturing conditions to be evaluated as subsequent manufacturing conditions, or determining the manufacturing conditions to be evaluated as manufacturing conditions to be continued, and manufacturing a semiconductor wafer under the determined manufacturing conditions.
上記製造方法の具体的形態としては、以下を例示できる。
製造条件Ａの下で半導体ウェーハの製造を行う。
別途、製造条件Ａとは異なる製造条件Ｂの下で半導体ウェーハの製造を行う。
評価対象の製造条件を、「製造条件Ｂ」とする。
製造条件Ａの下で製造されたウェーハ群及び製造条件Ｂの下で製造されたウェーハ群から、それぞれ、評価用ウェーハを抜き取り、先に記載した評価方法によって評価する。
例えば、評価の結果、先に記載した評価方法によって求められた、半導体ウェーハ表面の突起状の欠陥の総数が、製造条件Ａの下で製造されたウェーハ群から抜き取った評価用ウェーハにおいて、製造条件Ｂの下で製造されたウェーハ群から抜き取った評価用ウェーハより少なかった場合、製造条件Ａは、製造条件Ｂと比べて、半導体ウェーハ表面に突起状の欠陥が発生し難い製造条件と判定できる。この場合、製造条件Ｂを製造条件Ａに近づけるように変更し、かかる変更を加えた製造条件を改良製造条件Ｂとして、その後の半導体ウェーハの製造を行うことができる。
また、例えば、評価の結果、先に記載した評価方法によって求められた、半導体ウェーハ表面の突起状の欠陥のサイズ分布が、製造条件Ｂの下で製造されたウェーハ群から抜き取った評価用ウェーハにおいて、製造条件Ａの下で製造されたウェーハ群から抜き取った評価用ウェーハと比べて、製品に望まれるサイズ分布からより離れていた場合、製造条件Ｂと比べて、製造条件Ａが、より望ましい製造条件と判定できる。この場合、製造条件Ｂを製造条件Ａに近づけるように変更し、かかる変更を加えた製造条件を改良製造条件Ｂとして、その後の半導体ウェーハの製造を行うことができる。
Specific examples of the above-mentioned production method include the following.
Semiconductor wafers are manufactured under manufacturing conditions A.
Separately, a semiconductor wafer is manufactured under manufacturing conditions B different from the manufacturing conditions A.
The manufacturing conditions to be evaluated are referred to as "manufacturing conditions B."
Evaluation wafers are sampled from each of the wafer group manufactured under manufacturing conditions A and the wafer group manufactured under manufacturing conditions B, and are evaluated by the evaluation method described above.
For example, if the evaluation results show that the total number of protrusion-like defects on the semiconductor wafer surface, as determined by the evaluation method described above, is smaller in an evaluation wafer sampled from a group of wafers manufactured under manufacturing condition A than in an evaluation wafer sampled from a group of wafers manufactured under manufacturing condition B, then manufacturing condition A can be determined to be a manufacturing condition that makes it less likely for protrusion-like defects to occur on the semiconductor wafer surface compared to manufacturing condition B. In this case, manufacturing condition B can be changed to approach manufacturing condition A, and the manufacturing condition with such changes can be designated as improved manufacturing condition B, and subsequent semiconductor wafer manufacturing can be carried out.
Furthermore, for example, if the evaluation results show that the size distribution of protrusion-like defects on the semiconductor wafer surface, determined by the evaluation method described above, is more deviated from the size distribution desired for the product in an evaluation wafer sampled from a group of wafers manufactured under manufacturing condition B than in an evaluation wafer sampled from a group of wafers manufactured under manufacturing condition A, then manufacturing condition A can be determined to be a more desirable manufacturing condition than manufacturing condition B. In this case, manufacturing condition B can be changed to approach manufacturing condition A, and the manufacturing conditions with such changes can be designated as improved manufacturing condition B, and subsequent semiconductor wafer manufacturing can be carried out.
また、上記製造方法の具体的形態としては、以下も例示できる。
実際に製品として出荷する半導体ウェーハを製造するための製造条件（以下、「実製造条件」と記載する。）を決定するために、まず、テスト製造条件を決定する。
このテスト製造条件下で半導体ウェーハを製造する。
テスト製造条件下で製造された半導体ウェーハを、先に記載した評価方法によって評価する。
評価の結果に基づき、テスト製造条件に変更を加えた製造条件を実製造条件として決定するか、又は、テスト製造条件そのものを、実製造条件として決定することができる。そして、決定された実製造条件下で半導体ウェーハを製造することができる。
例えば、評価の結果、テスト製造条件下で製造された半導体ウェーハにおいて、先に記載した評価方法によって求められた、半導体ウェーハ表面の突起状の欠陥の総数が、予め設定した目標値を上回る場合には、突起状の欠陥の発生が抑制されるようにテスト製造条件に変更を加えた製造条件を、実製造条件として決定することができる。
また、例えば、評価の結果、テスト製造条件下で製造された半導体ウェーハにおいて、先に記載した評価方法によって求められた、半導体ウェーハ表面の突起状の欠陥のサイズ分布が、望ましいサイズ分布から大きく離れていた場合にも、突起状の欠陥の発生が抑制されるようにテスト製造条件に変更を加えた製造条件を、実製造条件として決定することができる。
Further, specific examples of the above-mentioned production method include the following.
In order to determine the manufacturing conditions for manufacturing semiconductor wafers that will actually be shipped as products (hereinafter referred to as "actual manufacturing conditions"), test manufacturing conditions are first determined.
Semiconductor wafers are manufactured under these test manufacturing conditions.
The semiconductor wafers manufactured under the test manufacturing conditions are evaluated by the evaluation method described above.
Based on the evaluation results, the manufacturing conditions obtained by modifying the test manufacturing conditions can be determined as the actual manufacturing conditions, or the test manufacturing conditions themselves can be determined as the actual manufacturing conditions. Then, semiconductor wafers can be manufactured under the determined actual manufacturing conditions.
For example, if the evaluation results show that the total number of protrusion-like defects on the surface of a semiconductor wafer manufactured under test manufacturing conditions, as determined by the evaluation method described above, exceeds a predetermined target value, manufacturing conditions obtained by modifying the test manufacturing conditions so as to suppress the occurrence of protrusion-like defects can be determined as actual manufacturing conditions.
Furthermore, for example, even if the evaluation results show that the size distribution of protrusion-like defects on the surface of the semiconductor wafer, as determined by the evaluation method described above, in a semiconductor wafer manufactured under test manufacturing conditions is significantly different from the desired size distribution, manufacturing conditions obtained by modifying the test manufacturing conditions so as to suppress the occurrence of protrusion-like defects can be determined as actual manufacturing conditions.
半導体ウェーハの製造工程について、例えばポリッシュドウェーハの製造工程は、シリコン単結晶インゴット等の半導体インゴットからのウェーハの切断（スライシング）、面取り加工、粗研磨（例えばラッピング）、エッチング、鏡面研磨（仕上げ研磨）、上記加工工程間又は加工工程後に行われる洗浄工程を含む製造工程により製造することができる。突起状の欠陥の一形態であるＰＩＤは、研磨処理において生じ得る欠陥である。したがって、上記変更が加えられる製造条件は、一形態では、半導体ウェーハ表面の研磨処理条件であることができる。具体的には、研磨スラリーの交換、研磨スラリーの組成変更、研磨パッドの交換、研磨パッドの種類の変更、研磨装置の運転条件の変更等の各種の研磨条件の変更を挙げることができる。 Regarding the manufacturing process of semiconductor wafers, for example, the manufacturing process for polished wafers can include cutting (slicing) wafers from semiconductor ingots such as silicon single crystal ingots, chamfering, rough polishing (e.g., lapping), etching, mirror polishing (finish polishing), and cleaning processes performed between or after the above processing steps. PIDs, a type of protruding defect, are defects that can occur during the polishing process. Therefore, in one form, the manufacturing conditions to which the above-mentioned changes are made can be the polishing process conditions for the semiconductor wafer surface. Specific examples include changes to various polishing conditions, such as changing the polishing slurry, changing the polishing slurry composition, changing the polishing pad, changing the type of polishing pad, and changing the operating conditions of the polishing apparatus.
また、半導体ウェーハ表面の突起状の欠陥の一形態であるパーティクルは、ウェーハ表面に付着した異物であるため、洗浄によって除去することができる。したがって、上記変更が加えられる製造条件は、一形態では、洗浄条件であることができる。パーティクルを低減するためには、例えば、洗浄条件を強化すればよい。具体的には、パーティクルを低減するための手段としては、洗浄回数を増やすこと、洗浄時間を長くすること、より洗浄力の高い洗浄剤を使用すること等を挙げることができる。 Furthermore, particles, which are a type of protruding defect on the surface of a semiconductor wafer, are foreign matter that adheres to the wafer surface and can be removed by cleaning. Therefore, in one form, the manufacturing conditions to which the above-mentioned changes are made can be cleaning conditions. To reduce particles, for example, cleaning conditions can be strengthened. Specifically, measures to reduce particles include increasing the number of cleanings, extending the cleaning time, and using a cleaner with stronger cleaning power.
以下に、実施例に基づき本発明を更に説明する。ただし、本発明は、実施例に示す実施形態に限定されるものではない。 The present invention will be further explained below based on examples. However, the present invention is not limited to the embodiments shown in the examples.
以下において使用した表面欠陥検査装置は、ＫＬＡ－ＴＥＮＣＯＲ社製ＳｕｒｆｓｃａｎシリーズＳＰ７である。 The surface defect inspection device used below is the KLA-TENCOR Surfscan Series SP7.
［実施例１］
（１）成膜前ＬＰＤ測定
評価対象の半導体ウェーハとして、突起状の欠陥の発生個数に有意差がある異なるプロセス条件（プロセス条件Ａ、プロセス条件Ｂ）の下で作製された直径３００ｍｍのエピタキシャルウェーハ（シリコン単結晶ウェーハ上にシリコンエピタキシャル層が形成されたエピタキシャルウェーハ）を準備した。プロセス条件Ａの下で作製されたウェーハをＡ１～Ａ６と記載し、プロセス条件Ｂの下で作製されたウェーハをＢ１～Ｂ６と記載する。
上記評価対象ウェーハの表面について、表面欠陥検査装置による検査を行い、面内全域においてＬＰＤ検出サイズと座標データを取得した。
[Example 1]
(1) Pre-deposition LPD Measurement As the semiconductor wafers to be evaluated, 300 mm diameter epitaxial wafers (epitaxial wafers in which a silicon epitaxial layer is formed on a silicon single crystal wafer) were prepared under different process conditions (process condition A, process condition B) that had significant differences in the number of protrusion defects. The wafers produced under process condition A are referred to as A1 to A6, and the wafers produced under process condition B are referred to as B1 to B6.
The surface of the wafer to be evaluated was inspected using a surface defect inspection device, and LPD detection sizes and coordinate data were obtained over the entire surface.
図４に、評価対象ウェーハの表面において、ＫＬＡ－ＴＥＮＣＯＲ社製ＳｕｒｆｓｃａｎシリーズＳＰ７のＤＷ１Ｏチャンネルによって求められたＬＰＤ個数を示す。ＳＥＭＩ規格（ＳＥＭＩ Ｍ５０－１１０１）の９５％Ｃａｐｔｕｒｅ Ｒａｔｅによって設定される感度（最小検出サイズ）は、１５ｎｍであった。 Figure 4 shows the number of LPDs found on the surface of the wafer being evaluated using the DW10 channel of a KLA-TENCOR Surfscan Series SP7. The sensitivity (minimum detectable size) set by the 95% Capture Rate in the SEMI standard (SEMI M50-1101) was 15 nm.
（２）成膜処理
上記評価対象ウェーハについて、上記（１）においてＬＰＤ測定を行った表面に、ＬＰ－ＣＶＤによる装置を用いてアモルファスシリコン膜を成膜した。詳しくは、ウェーハ表面にアミノシランガスを使用してシード層を形成し、このシード層形成に使用したアミノシランと比べて分子量の小さなシランガスを堆積させることによって、厚み１２０ｎｍのアモルファスシリコン膜を成膜した。
(2) Film Deposition Treatment: An amorphous silicon film was formed on the surface of the evaluation wafer that had been subjected to the LPD measurement in (1) above using an LP-CVD device. Specifically, a seed layer was formed on the wafer surface using aminosilane gas, and then a silane gas with a smaller molecular weight than the aminosilane used to form the seed layer was deposited to form an amorphous silicon film with a thickness of 120 nm.
（３）成膜後ＬＰＤ測定
上記評価対象ウェーハのアモルファスシリコン膜の表面について、表面欠陥検査装置による検査を行い、面内全域においてＬＰＤ検出サイズと座標データを取得した。
(3) Post-Deposition LPD Measurement The surface of the amorphous silicon film of the wafer to be evaluated was inspected using a surface defect inspection device, and LPD detection sizes and coordinate data were obtained over the entire surface.
（４）ＳＥＭ観察
上記評価対象ウェーハのアモルファスシリコン膜の表面をＳＥＭ観察した。詳しくは、上記（３）のＬＰＤ測定により取得した座標データを用いて突起物を観察して二次電子像を取得した。二次電子像の形状から、アモルファスシリコン膜の表面の成膜後突起物と付着パーティクルとを分類した。図５に、成膜後突起物及び付着パーティクルのＳＥＭ像の具体例を示す。アモルファスシリコン膜表面の付着パーティクルはごくわずかであり、付着パーティクルを除外せずとも、アモルファスシリコン膜表面の突起物のＬＰＤ測定結果から、半導体ウェーハ表面の突起状の欠陥を評価できることを確認した。
(4) SEM Observation The surface of the amorphous silicon film of the wafer to be evaluated was observed using an SEM. Specifically, the coordinate data obtained by the LPD measurement in (3) above was used to observe the protrusions and obtain secondary electron images. Based on the shape of the secondary electron image, the surface of the amorphous silicon film was classified into post-deposition protrusions and adhered particles. Figure 5 shows specific examples of SEM images of post-deposition protrusions and adhered particles. It was confirmed that the number of adhered particles on the surface of the amorphous silicon film was very small, and that protrusion-like defects on the surface of the semiconductor wafer could be evaluated from the LPD measurement results of the protrusions on the surface of the amorphous silicon film without excluding the adhered particles.
図６に、評価対象ウェーハのアモルファスシリコン膜の表面において、ＫＬＡ－ＴＥＮＣＯＲ社製ＳｕｒｆｓｃａｎシリーズＳＰ７のＤＷ１Ｏチャンネルによって求められたＬＰＤ個数を示す。図６には、上記（４）で成膜後突起物と判定されたＬＰＤの結果を示した。ＳＥＭＩ規格（ＳＥＭＩ Ｍ５０－１１０１）の９５％Ｃａｐｔｕｒｅ Ｒａｔｅによって設定される感度（最小欠陥サイズ）は、１９ｎｍであった。 Figure 6 shows the number of LPDs found on the surface of the amorphous silicon film on the wafer being evaluated, measured using the DW10 channel of a KLA-TENCOR Surfscan Series SP7. Figure 6 also shows the results for LPDs determined to be post-film formation protrusions in (4) above. The sensitivity (minimum defect size) set by the 95% Capture Rate of the SEMI standard (SEMI M50-1101) was 19 nm.
図４に示されているように、成膜前には、プロセス条件Ａで作製されたウェーハとプロセス条件Ｂで作製されたウェーハとの間にはＬＰＤ個数に有意差は見られなかった。これに対し、図６に示されているように、アモルファスシリコン膜の成膜後、プロセス条件Ａで作製されたウェーハとプロセス条件Ｂで作製されたウェーハとの間にはＬＰＤ個数に有意差が見られた。 As shown in Figure 4, before deposition, no significant difference in the number of LPDs was observed between wafers fabricated under process condition A and wafers fabricated under process condition B. In contrast, as shown in Figure 6, after deposition of the amorphous silicon film, a significant difference in the number of LPDs was observed between wafers fabricated under process condition A and wafers fabricated under process condition B.
［実施例２、比較例１］
評価対象の半導体ウェーハとして、突起状の欠陥の発生個数に有意差がある異なるプロセス条件（プロセス条件Ｃ、プロセス条件Ｄ）の下で作製された直径３００ｍｍのポリッシュドウェーハ（シリコン単結晶ウェーハ）を準備した。プロセス条件Ｃの下で作製されたウェーハをＣ１～Ｃ４と記載し、プロセス条件Ｄの下で作製されたウェーハをＤ１～Ｄ８と記載する。プロセス条件Ｃはフッ酸及びオゾン水を用いた枚葉洗浄を採用したプロセス条件であり、プロセス条件Ｄは、ＳＣ－１（Ｓｔａｎｄａｒｄ Ｃｌｅａｎｉｎｇ－１）洗浄等を用いたバッチ式洗浄を採用したプロセス条件である。
[Example 2, Comparative Example 1]
As semiconductor wafers to be evaluated, polished wafers (silicon single crystal wafers) with a diameter of 300 mm produced under different process conditions (process condition C, process condition D) that resulted in a significant difference in the number of protrusion-like defects were prepared. The wafers produced under process condition C are designated C1 to C4, and the wafers produced under process condition D are designated D1 to D8. Process condition C is a process condition that employs single-wafer cleaning using hydrofluoric acid and ozone water, and process condition D is a process condition that employs batch cleaning using SC-1 (Standard Cleaning-1) cleaning or the like.
実施例２については、上記評価対象ウェーハの表面に、ＬＰ－ＣＶＤによる装置を用いてアモルファスシリコン膜を成膜した。詳しくは、ウェーハ表面にアミノシランガスを使用してシード層を形成し、このシード層形成に使用したアミノシランと比べて分子量の小さなシランガスを堆積させることによって、厚み１２０ｎｍのアモルファスシリコン膜を成膜した。
比較例１については、上記評価対象ウェーハの表面に、ＬＰ－ＣＶＤによる装置において、ジクロロシランガス（Ｈ２ＳｉＣｌ２）とアンモニア（ＮＨ３）とを用いて、厚み１２０ｎｍのシリコン窒化膜を成膜した。
For Example 2, an amorphous silicon film was formed on the surface of the wafer to be evaluated using an LP-CVD apparatus. Specifically, a seed layer was formed on the wafer surface using aminosilane gas, and then a silane gas having a smaller molecular weight than the aminosilane used to form the seed layer was deposited to form an amorphous silicon film with a thickness of 120 nm.
In Comparative Example 1, a silicon nitride film having a thickness of 120 nm was formed on the surface of the wafer to be evaluated using dichlorosilane gas (H 2 SiCl 2 ) and ammonia (NH 3 ) in an LP-CVD apparatus.
図７に、比較例１及び実施例２について、上記の各被膜（シリコン窒化膜又はアモルファスシリコン膜）の表面において、ＫＬＡ－ＴＥＮＣＯＲ社製ＳｕｒｆｓｃａｎシリーズＳＰ７のＤＷ１Ｏチャンネルによって求められたＬＰＤ個数を示す。
比較例１では、プロセス条件Ｃの下で作製されたウェーハとプロセス条件Ｄの下で作製されたウェーハとの間にはＬＰＤ個数に有意差は見られなかった。
これに対し、実施例２では、プロセス条件Ｃの下で作製されたウェーハとプロセス条件Ｄの下で作製されたウェーハとの間には、ＬＰＤ個数に有意差が見られ、フッ酸及びオゾン水を用いた枚葉洗浄を採用したプロセス条件Ｃの下で作製されたウェーハＣ１～Ｃ４では、被膜の表面において求められるＬＰＤ個数として１５個以下を実現できたことが確認された。
以上の結果は、アモルファスシリコン膜表面では、外乱となる付着パーティクル個数が少ないため、ＳＥＭによる欠陥判別工程を実施しなくても水準間差が評価できることを示している。
FIG. 7 shows the number of LPDs found on the surface of each of the above coatings (silicon nitride film or amorphous silicon film) for Comparative Example 1 and Example 2 using the DW10 channel of a KLA-Tencor Surfscan series SP7.
In Comparative Example 1, no significant difference in the number of LPDs was observed between the wafers fabricated under process conditions C and D.
In contrast, in Example 2, a significant difference in the number of LPDs was observed between the wafers fabricated under process condition C and the wafers fabricated under process condition D, and it was confirmed that wafers C1 to C4 fabricated under process condition C, which employed single-wafer cleaning using hydrofluoric acid and ozone water, were able to achieve the required number of LPDs of 15 or less on the surface of the coating.
The above results show that, since the number of particles adhering to the surface of an amorphous silicon film that cause disturbance is small, the difference between levels can be evaluated without carrying out a defect discrimination process using an SEM.
上記の通り、本発明の一態様によれば、上記半導体ウェーハの評価方法によって評価した場合に、上記被膜の表面を表面欠陥検査装置によって検査して検出されるＬＰＤの個数が１５個／ウェーハ以下（即ち、ウェーハ１枚あたり１５個以下）である半導体ウェーハを提供することができる。ウェーハ１枚あたりの上記ＬＰＤの個数は、例えば、０個以上１５個以下又は１個以上１５個以下であることができる。 As described above, one aspect of the present invention provides a semiconductor wafer in which, when evaluated using the semiconductor wafer evaluation method, the number of LPDs detected by inspecting the surface of the coating using a surface defect inspection device is 15 or less per wafer (i.e., 15 or less per wafer). The number of LPDs per wafer can be, for example, 0 to 15 or 1 to 15, or 1 to 15.
実施例２で成膜後ＬＰＤ測定を行った後のウェーハの１つについて、アモルファスシリコン膜表面の突起物全点の高さをＡＦＭによって計測したところ、図８に示す個数分布（高さ分布情報）が得られた。
先に記載したように、レンズ効果によって被膜表面に形成される成膜後突起物は、直下の半導体ウェーハ表面上の突起状の欠陥のサイズ分だけ盛り上がった欠陥である。そのため、成膜後突起物（被膜表面の突起物）の高さを、半導体ウェーハ表面において、その突起物の直下に存在する突起状の欠陥のサイズとみなすことができる。したがって、上記の個数分布（高さ分布情報）を、アモルファスシリコン膜の下に位置するウェーハの表面に存在する突起状の欠陥のサイズ分布とみなすことができる。
For one of the wafers after the LPD measurement after film formation in Example 2, the heights of all protrusions on the surface of the amorphous silicon film were measured by AFM, and the number distribution (height distribution information) shown in FIG. 8 was obtained.
As described above, the post-film formation protrusions formed on the coating surface due to the lens effect are defects that rise by the same size as the protrusion-like defects on the semiconductor wafer surface directly below. Therefore, the height of the post-film formation protrusions (protrusions on the coating surface) can be considered to be the size of the protrusion-like defects present on the semiconductor wafer surface directly below the protrusions. Therefore, the above number distribution (height distribution information) can be considered to be the size distribution of the protrusion-like defects present on the wafer surface located below the amorphous silicon film.
本発明の一態様は、シリコンウェーハ等の各種半導体ウェーハの製造分野において有用である。 One aspect of the present invention is useful in the field of manufacturing various semiconductor wafers, such as silicon wafers.
Claims (15)
前記被膜の表面を表面欠陥検査装置によって検査すること、及び、
前記検査の結果に基づいて前記半導体ウェーハの表面に存在する突起状の欠陥を評価すること、
を含み、
前記被膜は、波長２６６ｎｍにおける光の減衰係数が４以上の材質によって構成される被膜であり、かつ
前記検査の結果に基づいて前記半導体ウェーハの表面に存在する突起状の欠陥を評価することは、
前記検査によってＬＰＤが検出された位置において前記被膜表面の突起物の高さを原子間力顕微鏡によって計測し、計測された高さの値を、前記半導体ウェーハ表面において前記突起物の直下に存在する突起状の欠陥のサイズとみなして、前記半導体ウェーハ表面に存在する突起状の欠陥のサイズに関する評価を行うことを含む、半導体ウェーハの評価方法。 forming a coating on a surface of a semiconductor wafer for expanding protruding defects present on the surface;
Inspecting the surface of the coating with a surface defect inspection device; and
evaluating protruding defects present on the surface of the semiconductor wafer based on the results of the inspection;
Including,
The coating is made of a material having an attenuation coefficient of 4 or more for light at a wavelength of 266 nm , and
Evaluating protruding defects present on the surface of the semiconductor wafer based on the results of the inspection includes:
a method for evaluating a semiconductor wafer, comprising: measuring the height of a protrusion on the coating surface at a position where an LPD is detected by the inspection using an atomic force microscope; regarding the measured height value as the size of a protrusion-like defect present on the semiconductor wafer surface directly below the protrusion; and evaluating the size of the protrusion-like defect present on the semiconductor wafer surface.
前記検査によって検出されたＬＰＤの個数を前記半導体ウェーハの表面に存在する突起状の欠陥の個数とみなして、前記半導体ウェーハの表面に存在する突起状の欠陥の個数を評価することを更に含む、請求項１に記載の半導体ウェーハの評価方法。 Evaluating protruding defects present on the surface of the semiconductor wafer based on the results of the inspection includes:
2. The semiconductor wafer evaluation method according to claim 1, further comprising: regarding the number of LPDs detected by the inspection as the number of protrusion-like defects present on the surface of the semiconductor wafer, and evaluating the number of protrusion-like defects present on the surface of the semiconductor wafer .
前記被膜表面の複数の突起物の高さの計測値に基づき作成された高さ分布情報に基づき、前記半導体ウェーハ表面に存在する突起状の欠陥のサイズ分布を評価すること、
を含む、請求項１に記載の半導体ウェーハの評価方法。 The evaluation of the size of protruding defects present on the surface of the semiconductor wafer is carried out by:
evaluating the size distribution of protrusion-like defects present on the surface of the semiconductor wafer based on height distribution information created based on measurement values of the heights of the plurality of protrusions on the surface of the coating;
The semiconductor wafer evaluation method according to claim 1 , comprising:
前記被膜の表面は、平均ヘイズが０．５ｐｐｍ以下の表面であり、
前記被膜の厚みは、１５ｎｍ以上５００ｎｍ以下であり、
前記半導体ウェーハの表面に存在する突起状の欠陥は、パーティクル及びＰＩＤからなる群から選択される欠陥であり、
前記半導体ウェーハは、シリコンウェーハであり、且つ
前記検査の結果に基づいて前記半導体ウェーハの表面に存在する突起状の欠陥を評価することは、下記（１）を更に含む、請求項１に記載の半導体ウェーハの評価方法。
（１）前記検査によって検出されたＬＰＤの個数を前記半導体ウェーハの表面に存在する突起状の欠陥の個数とみなして、前記半導体ウェーハの表面に存在する突起状の欠陥の個数を評価すること。 the material is amorphous silicon,
the surface of the coating has an average haze of 0.5 ppm or less;
The thickness of the coating is 15 nm or more and 500 nm or less,
The protruding defect present on the surface of the semiconductor wafer is a defect selected from the group consisting of particles and PIDs,
2. The semiconductor wafer evaluation method according to claim 1, wherein the semiconductor wafer is a silicon wafer, and evaluating protruding defects present on the surface of the semiconductor wafer based on the results of the inspection further includes the following (1):
(1) The number of LPDs detected by the inspection is regarded as the number of protrusion-like defects present on the surface of the semiconductor wafer, and the number of protrusion-like defects present on the surface of the semiconductor wafer is evaluated .
前記被膜表面の複数の突起物の高さの計測値に基づき作成された高さ分布情報に基づき、前記半導体ウェーハ表面に存在する突起状の欠陥のサイズ分布を評価すること、
を含む、請求項９に記載の半導体ウェーハの評価方法。 The evaluation of the size of protruding defects present on the surface of the semiconductor wafer is carried out by:
evaluating the size distribution of protrusion-like defects present on the surface of the semiconductor wafer based on height distribution information created based on measurement values of the heights of the plurality of protrusions on the surface of the coating;
The semiconductor wafer evaluation method according to claim 9 , comprising:
前記被膜の表面を表面欠陥検査装置によって検査すること、及び、
前記検査の結果に基づいて前記半導体ウェーハの表面に存在する突起状の欠陥を評価すること、
を含み、
前記被膜はアモルファスシリコン膜であり、かつ
前記検査の結果に基づいて前記半導体ウェーハの表面に存在する突起状の欠陥を評価することは、
前記検査によってＬＰＤが検出された位置において前記被膜表面の突起物の高さを原子間力顕微鏡によって計測し、計測された高さの値を、前記半導体ウェーハ表面において前記突起物の直下に存在する突起状の欠陥のサイズとみなして、前記半導体ウェーハ表面に存在する突起状の欠陥のサイズに関する評価を行うことを含む、半導体ウェーハの評価方法。 forming a coating on a surface of a semiconductor wafer;
Inspecting the surface of the coating with a surface defect inspection device; and
evaluating protruding defects present on the surface of the semiconductor wafer based on the results of the inspection;
Including ,
the coating is an amorphous silicon film ; and
Evaluating protruding defects present on the surface of the semiconductor wafer based on the results of the inspection includes:
a method for evaluating a semiconductor wafer, comprising: measuring the height of a protrusion on the coating surface at a position where an LPD is detected by the inspection using an atomic force microscope; regarding the measured height value as the size of a protrusion-like defect present on the semiconductor wafer surface directly below the protrusion; and evaluating the size of the protrusion-like defect present on the semiconductor wafer surface.
前記被膜の厚みは、１５ｎｍ以上５００ｎｍ以下である、請求項１１に記載の半導体ウェーハの評価方法。 12. The method for evaluating a semiconductor wafer according to claim 11 , wherein the surface of the coating has an average haze of 0.5 ppm or less, and the thickness of the coating is 15 nm or more and 500 nm or less.
前記検査によって検出されたＬＰＤの個数を前記半導体ウェーハの表面に存在する突起状の欠陥の個数とみなして、前記半導体ウェーハの表面に存在する突起状の欠陥の個数を評価することを更に含む、請求項１１に記載の半導体ウェーハの評価方法。 Evaluating protruding defects present on the surface of the semiconductor wafer based on the results of the inspection includes:
12. The semiconductor wafer evaluation method according to claim 11, further comprising: regarding the number of LPDs detected by the inspection as the number of protrusion-like defects present on the surface of the semiconductor wafer, and evaluating the number of protrusion-like defects present on the surface of the semiconductor wafer.
前記製造された半導体ウェーハを請求項１～１４のいずれか１項に記載の半導体ウェーハの評価方法によって評価すること、
前記評価の結果に基づき、前記評価対象の製造条件に変更を加えた製造条件をその後の製造条件として決定するか、又は、前記評価対象の製造条件を引き続き採用する製造条件として決定すること、及び、
前記決定された製造条件下で半導体ウェーハを製造すること、
を含む半導体ウェーハの製造方法。 manufacturing semiconductor wafers under the manufacturing conditions to be evaluated;
Evaluating the manufactured semiconductor wafer by the semiconductor wafer evaluation method according to any one of claims 1 to 14 ;
Based on the results of the evaluation, determining the manufacturing conditions obtained by modifying the manufacturing conditions to be evaluated as the subsequent manufacturing conditions, or determining the manufacturing conditions to be evaluated as the manufacturing conditions to be continuously adopted; and
manufacturing a semiconductor wafer under the determined manufacturing conditions;
A method for manufacturing a semiconductor wafer, comprising :
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022140674A JP7771899B2 (en) | 2022-09-05 | 2022-09-05 | Semiconductor wafer evaluation method, semiconductor wafer manufacturing method, and semiconductor wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022140674A JP7771899B2 (en) | 2022-09-05 | 2022-09-05 | Semiconductor wafer evaluation method, semiconductor wafer manufacturing method, and semiconductor wafer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2024035995A JP2024035995A (en) | 2024-03-15 |
| JP7771899B2 true JP7771899B2 (en) | 2025-11-18 |
Family
ID=90198204
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022140674A Active JP7771899B2 (en) | 2022-09-05 | 2022-09-05 | Semiconductor wafer evaluation method, semiconductor wafer manufacturing method, and semiconductor wafer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7771899B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2025153297A (en) * | 2024-03-29 | 2025-10-10 | 株式会社Sumco | Semiconductor wafer evaluation method and semiconductor wafer manufacturing method |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016212009A (en) | 2015-05-12 | 2016-12-15 | 信越半導体株式会社 | Defect inspection method |
| JP2021077732A (en) | 2019-11-07 | 2021-05-20 | 株式会社Sumco | Coordinate position specific accuracy calibration method of laser surface inspection device and evaluation method of semiconductor wafer |
| JP2021193339A (en) | 2020-06-08 | 2021-12-23 | 株式会社Sumco | Semiconductor wafer evaluation method |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09115973A (en) * | 1995-10-16 | 1997-05-02 | Nec Corp | Inspecting method for foreign substance |
| WO2012073558A1 (en) * | 2010-11-29 | 2012-06-07 | 大日本印刷株式会社 | Substrate for evaluation, defect inspection method and defect inspection apparatus |
-
2022
- 2022-09-05 JP JP2022140674A patent/JP7771899B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016212009A (en) | 2015-05-12 | 2016-12-15 | 信越半導体株式会社 | Defect inspection method |
| JP2021077732A (en) | 2019-11-07 | 2021-05-20 | 株式会社Sumco | Coordinate position specific accuracy calibration method of laser surface inspection device and evaluation method of semiconductor wafer |
| JP2021193339A (en) | 2020-06-08 | 2021-12-23 | 株式会社Sumco | Semiconductor wafer evaluation method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2024035995A (en) | 2024-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI797551B (en) | Method for evaluating semiconductor wafer | |
| TWI745781B (en) | Evaluation method and manufacturing method for semiconductor wafer, and manufacturing process management method for semiconductor wafer | |
| US9340900B2 (en) | Epitaxial wafer and method of producing same | |
| JP6350637B2 (en) | Semiconductor wafer evaluation standard setting method, semiconductor wafer evaluation method, semiconductor wafer manufacturing process evaluation method, and semiconductor wafer manufacturing method | |
| CN103229046A (en) | Substrate for evaluation, defect inspection method, and defect inspection device | |
| JP7771899B2 (en) | Semiconductor wafer evaluation method, semiconductor wafer manufacturing method, and semiconductor wafer | |
| CN109690746A (en) | Evaluation method of silicon wafer, evaluation method of silicon wafer manufacturing process, manufacturing method of silicon wafer, and silicon wafer | |
| JP2016519033A (en) | Method for manufacturing gallium arsenide substrate, gallium arsenide substrate, and method of using the same | |
| EP1900858B1 (en) | Epitaxial wafer and method of producing same | |
| KR20190089348A (en) | A method of measuring a defect of a wafer | |
| CN114450581B (en) | Coordinate position recognition accuracy calibration method for laser surface inspection device and semiconductor wafer evaluation method | |
| JP5521775B2 (en) | Single crystal silicon wafer evaluation method | |
| JP7852697B1 (en) | Method for evaluating semiconductor wafers and method for manufacturing semiconductor wafers | |
| WO2025203886A1 (en) | Semiconductor wafer evaluation method and semiconductor wafer production method | |
| JP7484808B2 (en) | Method for evaluating crystal defects in semiconductor single crystal substrate | |
| TWI866205B (en) | Method for evaluating semiconductor wafer and method for manufacturing semiconductor wafer | |
| JP2021180271A (en) | Evaluation method for epitaxial growth preprocessing condition | |
| TWI752683B (en) | Method for producing semiconductor wafers | |
| Dojima et al. | Non-Destructive Quantification of In-Plane Depth Distribution of Sub-Surface Damage on 4H-SiC Wafers Using Laser Light Scattering | |
| US20050106881A1 (en) | Wafer reuse techniques | |
| KR102728792B1 (en) | Method for determining fine particle defects of silicon wafer | |
| JP5510022B2 (en) | Wafer evaluation method | |
| JP2025004410A (en) | Method for evaluating surface roughness of silicon substrate and method for controlling manufacturing process of silicon wafer | |
| JPH05190628A (en) | Method for manufacturing semiconductor wafer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240906 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20250609 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20250722 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20250919 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20251007 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20251020 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7771899 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |