Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7773449B2 - 半導体装置 - Google Patents
[go: Go Back, main page]

JP7773449B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP7773449B2
JP7773449B2 JP2022140260A JP2022140260A JP7773449B2 JP 7773449 B2 JP7773449 B2 JP 7773449B2 JP 2022140260 A JP2022140260 A JP 2022140260A JP 2022140260 A JP2022140260 A JP 2022140260A JP 7773449 B2 JP7773449 B2 JP 7773449B2
Authority
JP
Japan
Prior art keywords
electrode
semiconductor
semiconductor device
plug
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022140260A
Other languages
English (en)
Other versions
JP2024035661A (ja
Inventor
浩朗 加藤
桂 宮下
紗矢 下村
剛 可知
達也 西脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2022140260A priority Critical patent/JP7773449B2/ja
Priority to US18/077,856 priority patent/US12615828B2/en
Priority to CN202211675461.XA priority patent/CN117650159A/zh
Publication of JP2024035661A publication Critical patent/JP2024035661A/ja
Application granted granted Critical
Publication of JP7773449B2 publication Critical patent/JP7773449B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/112—Field plates comprising multiple field plate segments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/252—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/518—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their lengths or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/519—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their top-view geometrical layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

実施形態は、半導体装置に関する。
耐圧の向上又はオン抵抗の低減を可能とするために、ドット状のフィールドプレート電極（以下、「ＦＰ電極」という）を備えた半導体装置が知られている。このような半導体装置においては、動作の高速化を図るために、寄生容量の低減が要求されている。
特許第６４１６１４２号公報
実施形態の目的は、寄生容量を低減可能な半導体装置を提供することである。
実施形態に係る半導体装置は、第１電極と、前記第１電極上に配置された第２電極と、前記第１電極と前記第２電極との間に配置された半導体部分と、前記半導体部分と前記第２電極との間に配置された第１配線と、前記半導体部分内に配置され、前記半導体部分から離隔し、環状部と、前記環状部から前記環状部の内側に向かって延出した延出部と、を有する第３電極と、前記半導体部分内における前記第３電極よりも下方であって、上下方向に垂直な平面において前記環状部の内側に配置され、前記半導体部分から離隔した第４電極と、前記第２電極を前記第４電極に接続する第１プラグと、前記第１配線を前記延出部に接続する第２プラグと、を備える。
図１は、第１の実施形態に係る半導体装置を示す上面図である。 図２は、第１の実施形態に係る半導体装置を示す上方から見た断面図である。 図３は、図１に示すＡ－Ａ’線による断面図である。 図４は、図１に示すＢ－Ｂ’線による断面図である。 図５（ａ）は第１の実施形態に係る半導体装置の寄生容量を示す断面図であり、図５（ｂ）は比較例に係る半導体装置の寄生容量を示す断面図である。 図６は、第２の実施形態に係る半導体装置を示す断面図である。 図７は、第３の実施形態に係る半導体装置を示す断面図である。 図８は、第４の実施形態に係る半導体装置を示す上面図である。 図９は、図８に示すＤ－Ｄ’線による断面図である。 図１０は、第５の実施形態に係る半導体装置を示す上面図である。 図１１（ａ）～図１１（ｃ）は、第６の実施形態に係る半導体装置の製造方法を示す工程断面図である。 図１２（ａ）～図１２（ｃ）は、第６の実施形態に係る半導体装置の製造方法を示す工程断面図である。 図１３（ａ）～図１３（ｃ）は、第６の実施形態に係る半導体装置の製造方法を示す工程断面図である。 図１４（ａ）～図１４（ｃ）は、第７の実施形態に係る半導体装置の製造方法を示す工程断面図である。 図１５（ａ）～図１５（ｃ）は、第８の実施形態に係る半導体装置の製造方法を示す工程断面図である。 図１６（ａ）～図１６（ｃ）は、第８の実施形態に係る半導体装置の製造方法を示す工程断面図である。 図１７（ａ）～図１７（ｃ）は、第９の実施形態に係る半導体装置の製造方法を示す工程断面図である。 図１８（ａ）～図１８（ｃ）は、第９の実施形態に係る半導体装置の製造方法を示す工程断面図である。 図１９（ａ）～図１９（ｃ）は、第９の実施形態に係る半導体装置の製造方法を示す工程断面図である。
＜第１の実施形態＞
図１は、本実施形態に係る半導体装置を示す上面図である。
図２は、本実施形態に係る半導体装置を示す上方から見た断面図である。
図３は、図１に示すＡ－Ａ’線による断面図である。
図４は、図１に示すＢ－Ｂ’線による断面図である。
なお、各図は模式的なものであり、適宜簡略化及び強調されている。また、各構成要素の寸法比は、図間において必ずしも整合していない。後述する他の図についても同様である。
図１～図４に示すように、本実施形態に係る半導体装置１においては、ドレイン電極１１、ソース電極１２、ゲート電極１３、ＦＰ電極１４、ソース配線１５、ゲート配線１６、ＦＰプラグ１７、ゲートプラグ１８、ソースプラグ１９、半導体部分２０、絶縁部材３０、絶縁膜３１、絶縁膜３２、絶縁膜３３、及び、接続部４１が設けられている。ゲート電極１３においては、環状部１３ａ、及び、環状部１３ａから環状部１３ａの内側に延出した延出部１３ｂが設けられている。なお、図１においては、ソース電極１２は図示を省略している。また、図２は半導体部分２０の上面２０ａによる断面を示し、上面２０ａよりも上方に配置された部材については、図示を省略するか、二点鎖線で示している。
以下、本明細書においては、説明の便宜上、ＸＹＺ直交座標系を採用する。ドレイン電極１１とソース電極１２が配列された方向を「Ｚ方向」とし、ソース配線１５及びゲート配線１６が延びる方向を「Ｙ方向」とし、Ｚ方向及びＹ方向に対して直交する方向を「Ｘ方向」とする。また、Ｚ方向のうち、ドレイン電極１１からソース電極１２に向かう方向を「上」ともいい、その逆方向を「下」ともいうが、この表現も便宜的なものであり、重力の方向とは無関係である。更に、本明細書において「上方から見て」とは、上下方向（Ｚ方向）に垂直な平面（ＸＹ平面）において、という意味である。この平面は仮想的な平面であってもよい。
ドレイン電極１１は、半導体装置１の下面の全面又は略全面に配置されている。ソース電極１２は、半導体装置１の上面におけるゲートパッド（図示せず）を除く領域の略全体に配置されている。半導体部分２０は、ドレイン電極１１とソース電極１２との間に配置されている。ソース配線１５、ゲート配線１６、及び、絶縁膜３２は、半導体部分２０とソース電極１２との間に配置されている。ソース配線１５及びゲート配線１６は、絶縁膜３２内に配置されており、Ｚ方向において絶縁膜３２を貫通している。
絶縁膜３１は、半導体部分２０と絶縁膜３２との間に配置されている。絶縁膜３３及び接続部４１は、ソース配線１５及びゲート配線１６とソース電極１２との間に配置されている。すなわち、半導体装置１においては、下から上に向かって、ドレイン電極１１、半導体部分２０、絶縁膜３１、絶縁膜３２、絶縁膜３３、及び、ソース電極１２がこの順に配列されている。絶縁膜３２内にはソース配線１５及びゲート配線１６が配置されている。ソース配線１５及びゲート配線１６はＹ方向に延びている。絶縁膜３３内には接続部４１が配置されている。接続部４１はＹ方向に延びている。
半導体部分２０は、例えばシリコン（Ｓｉ）等の半導体材料により形成されており、局部的に不純物を含有することにより、各部の導電型が規定されている。半導体部分２０においては、ｎ＋型のドレイン層２１、ｎ－型のドリフト層２２、ｐ型のベース層２３、ｐ＋型のコンタクト層２４、及び、ｎ＋型のソース層２５が設けられている。なお、「ｎ＋型」は「ｎ－型」よりもキャリア濃度が高いことを表しており、「ｐ＋型」は「ｐ型」よりもキャリア濃度が高いことを表している。「キャリア濃度」とは、ドナー又はアクセプタとして機能する実効的な不純物濃度である。
ドレイン層２１はドレイン電極１１に接続されている。なお、本明細書において、「接続」とは電気的な接続を意味する。ドリフト層２２はドレイン層２１上に配置されており、ドレイン層２１に接している。ベース層２３はドリフト層２２上に配置されており、ドリフト層２２に接している。コンタクト層２４はベース層２３上の一部に配置されており、ベース層２３に接している。ソース層２５はベース層２３上の他の一部に配置されており、ベース層２３及びコンタクト層２４に接している。なお、図２においては、図を見やすくするために、コンタクト層２４のハッチングは省略している。
絶縁部材３０は、半導体部分２０内に配置されており、絶縁部材３０の上面は半導体部分２０の上面２０ａから露出している。絶縁部材３０の形状は、軸方向がＺ方向である柱状であり、例えば六角柱状であり、例えば正六角柱状である。絶縁部材３０の直径は、下方に向かうほど小さくなっていてもよい。絶縁部材３０の上面の外縁は、Ｘ方向に延びる一対の線分、Ｘ方向に対して＋６０度傾斜した方向に延びる一対の線分、及び、Ｘ方向に対して－６０度傾斜した方向に延びる一対の線分により構成されている。
半導体部分２０内には、複数の絶縁部材３０が相互に離隔して設けられている。複数の絶縁部材３０は、Ｙ方向、Ｙ方向に対して＋６０度傾斜した方向、及び、Ｙ方向に対して－６０度傾斜した方向において隣り合う絶縁部材３０の側面同士が平行になるように、周期的に配列されている。各絶縁部材３０内には、１つのゲート電極１３、１つのＦＰ電極１４、１本のＦＰプラグ１７の下部が配置されている。以下、１つの絶縁部材３０の内部の構成について説明するが、他の絶縁部材３０についても同様である。
ゲート電極１３は、絶縁部材３０内に配置されており、したがって、半導体部分２０内に配置されている。ゲート電極１３は絶縁部材３０を介して半導体部分２０から離隔している。ゲート電極１３の環状部１３ａは、上方から見て六角形の筒状である。したがって、上方から見て、環状部１３ａの外縁は六角形である。環状部１３ａの径方向における厚さは、例えば、１０ｎｍ以上５０ｎｍ以下であり、１０ｎｍ以上３０ｎｍ以下であることがより好ましい。
ゲート電極１３の延出部１３ｂは環状部１３ａの内側面の上部から環状部１３ａの内側に向かって延出している。ゲート電極１３には延出部１３ｂが例えば１つのみ設けられており、環状部１３ａの１つの角部からＸ方向に延出している。環状部１３ａは、絶縁部材３０を介して、半導体部分２０のドリフト層２２の上部、ベース層２３のＺ方向全体、ソース層２５の下部に対向している。
ＦＰ電極１４は、絶縁部材３０内に配置されており、したがって、半導体部分２０内に配置されている。ＦＰ電極１４はゲート電極１３よりも下方に配置されている。すなわち、ＦＰ電極１４の上端はゲート電極１３の下端よりも下方、すなわち、ドレイン電極１１側に位置している。上方から見て、ＦＰ電極１４はゲート電極１３の環状部１３ａの内側に配置されている。ＦＰ電極１４は、絶縁部材３０を介して、半導体部分２０から離隔している。ＦＰ電極１４の形状は、例えば、六角柱状である。
ＦＰプラグ１７はＺ方向に延びている。ＦＰプラグ１７の下部は絶縁部材３０内に配置されており、下端はＦＰ電極１４の上面に接続されている。ＦＰプラグ１７の上部は絶縁膜３１内に配置されており、上端はソース配線１５の下面に接続されている。これにより、ＦＰプラグ１７はＦＰ電極１４をソース配線１５に接続している。ＦＰプラグ１７は、ＦＰ電極１４よりも細い。上方から見て、ＦＰプラグ１７はＦＰ電極１４の内側に配置されている。なお、ＦＰプラグ１７はＦＰ電極１４と同じ太さであってもよい。すなわち、上方から見て、ＦＰプラグ１７の外縁はＦＰ電極１４の外縁と一致するか、ＦＰ電極１４の外縁よりも内側に配置されていればよい。ゲート電極１３のうち、ＦＰプラグ１７に最も近い部分は延出部１３ｂの先端であるが、延出部１３ｂの先端もＦＰプラグ１７には到達しておらず、ＦＰプラグ１７から絶縁部材３０を介して離隔している。
ソース配線１５の上面は接続部４１の下端に接続されている。接続部４１の上端はソース電極１２の下面に接続されている。これにより、接続部４１はソース配線１５をソース電極１２に接続している。したがって、ＦＰ電極１４は、ＦＰプラグ１７、ソース配線１５、及び、接続部４１を介して、ソース電極１２に接続されている。接続部４１の形状は、Ｙ方向に延びる帯状である。
ゲートプラグ１８は絶縁膜３１内に配置されており、Ｚ方向に延びている。ゲートプラグ１８の下端はゲート電極１３の延出部１３ｂの上面に接続されており、ゲートプラグ１８の上端はゲート配線１６の下面に接続されている。これにより、ゲートプラグ１８はゲート配線１６をゲート電極１３に接続する。ＦＰプラグ１７とゲートプラグ１８はＸ方向に沿って配列されている。ゲート配線１６はＹ方向に延び、ゲートパッド（図示せず）に接続されている。
ソースプラグ１９は絶縁膜３１内に配置されており、Ｚ方向に延びている。上方から見て、ソースプラグ１９は、Ｙ方向において隣り合う絶縁部材３０間に配置されている。ソースプラグ１９の下端は半導体部分２０のコンタクト層２４及びソース層２５に接続されており、ソースプラグ１９の上端はソース配線１５に接続されている。ＦＰプラグ１７とソースプラグ１９はＹ方向に沿って配列されている。
半導体部分２０の上面２０ａには、コンタクト層２４、ソース層２５、及び、絶縁部材３０が露出している。ゲート電極１３は、半導体部分２０の上面２０ａから露出していてもよく、露出していなくてもよい。上述の如く、上方から見て、絶縁部材３０の外縁の形状は六角形である。ソース層２５は絶縁部材３０を囲むように配置されている。このため、上方から見て、ソース層２５の形状は六角形の環状である。コンタクト層２４は、隣り合う絶縁部材３０間に配置されている。このため、上方から見て、コンタクト層２４の形状はハニカム状である。
以下、材料の一例について説明する。絶縁部材３０、絶縁膜３１、絶縁膜３２、及び、絶縁膜３３は、例えば酸化シリコン（ＳｉＯ）等の絶縁性材料により形成されている。ドレイン電極１１、ソース電極１２、ソース配線１５、及び、ゲート配線１６は、アルミニウム（Ａｌ）又は銅（Ｃｕ）により形成されている。ゲート電極１３、及び、ＦＰ電極１４は、不純物を含むポリシリコンにより形成されている。なお、ＦＰ電極１４はタングステン（Ｗ）等の金属によって形成されていてもよい。ＦＰプラグ１７、ゲートプラグ１８、ソースプラグ１９、及び、接続部４１は、タングステンにより形成されている。
次に、本実施形態の作用効果について説明する。
図５（ａ）は本実施形態に係る半導体装置の寄生容量を示す断面図であり、図５（ｂ）は比較例に係る半導体装置の寄生容量を示す断面図である。
図５（ａ）は、図３の領域Ｃに相当する領域を示す。
本実施形態に係る半導体装置１においては、ＦＰ電極１４がゲート電極１３よりも下方に配置されており、ＦＰ電極１４はＦＰプラグ１７によってソース配線１５に接続されている。ＦＰプラグ１７はＦＰ電極１４よりも細く、上方から見てＦＰプラグ１７はＦＰ電極１４の内側に位置している。また、ゲート電極１３には環状部１３ａと延出部１３ｂが設けられており、延出部１３ｂにゲートプラグ１８が接続されている。このため、ゲートプラグ１８との安定した接続を確保しつつ、環状部１３ａをその径方向において薄くすることができる。
この結果、図５（ａ）に示すように、ＦＰプラグ１７とゲート電極１３の環状部１３ａとの距離を長くすることができ、ＦＰプラグ１７とゲート電極１３との間の寄生容量Ｃ１１を低減することができる。また、ゲート電極１３と半導体部分２０との距離も長くすることができ、ゲート電極１３と半導体部分２０との間の寄生容量Ｃ２１も低減することができる。
これに対して、図５（ｂ）に示すように、比較例に係る半導体装置１０１においては、ＦＰ電極１１４の上端が半導体部分２０の上面２０ａと同じ位置にある。また、ゲート電極１１３に延出部が設けられておらず、環状部１１３ａの径方向の幅がゲートプラグ１８と安定して接続できる程度に広くなっている。この場合は、ＦＰ電極１１４と環状のゲート電極１１３との距離が短く、ＦＰ電極１１４とゲート電極１１３との間の寄生容量Ｃ１２が大きい。また、ゲート電極１１３と半導体部分１２０との距離も短く、ゲート電極１１３と半導体部分１２０との間の寄生容量Ｃ２２も大きい。更に、比較例に係る半導体装置１０１においては、ゲート電極１１３の環状部１１３ａの内側部分と半導体部分１２０との間に寄生容量Ｃ３２が発生する。この結果、比較例に係る半導体装置１０１のゲート電極１１３に発生する寄生容量の合計は、本実施形態に係る半導体装置１のゲート電極１３に発生する寄生容量の合計よりも大きい。
また、図２に示すように、本実施形態に係る半導体装置１においては、各ゲート電極１３において延出部１３ｂが１つのみ設けられている。このため、延出部１３ｂとＦＰプラグ１７との間に生じる寄生容量を抑制することができる。また、延出部１３ｂは環状部１３ａの内側面の上部のみから延出しており、環状部１３ａの内側面の下部からは延出していない。これにより、延出部１３ｂとＦＰプラグ１７との間に生じる寄生容量を抑制できる。
このように、本実施形態によれば、ゲート電極１３とＦＰプラグ１７との間の寄生容量Ｃ１１、及び、ゲート電極１３と半導体部分２０との間の寄生容量Ｃ２１を低減できるため、ゲート電極１３の充放電に要する時間が短くなり、半導体装置１の高速化を図ることができる。
＜第２の実施形態＞
図６は、本実施形態に係る半導体装置を示す断面図である。
図６は、第１の実施形態における図４に相当する断面を示す。
図６に示すように、本実施形態に係る半導体装置２においては、半導体部分２０の上層部分内に金属部材４２が設けられている。金属部材４２においては、本体部４２ａと、本体部４２ａの下面上及び側面上に設けられたバリア層４２ｂが設けられている。本体部４２ａは例えばタングステンからなり、バリア層４２ｂは例えばチタン（Ｔｉ）層と窒化チタン（ＴｉＮ）層が積層された二層膜からなる。バリア層４２ｂのうち、チタン層が半導体部分２０に接しており、窒化チタン層が本体部４２ａに接している。
金属部材４２は、第１の実施形態に係る半導体装置１において、コンタクト層２４の上部に相当する位置に配置されている。金属部材４２の上部は半導体部分２０の上面２０ａから上方に突出している。金属部材４２の下面はコンタクト層２４に接し、金属部材４２の側面の下部はベース層２３に接し、側面の上部はソース層２５に接している。また、金属部材４２の上面には、ソースプラグ１９の下端が接している。これにより、ソース電極１２は、接続部４１、ソース配線１５、ソースプラグ１９、金属部材４２を介して、コンタクト層２４及びソース層２５に接続される。金属部材４２はコンタクト層２４上の全体に配置されている。このため、上方から見て、金属部材４２の形状はハニカム状である。
本実施形態によれば、金属部材４２を設けることにより、半導体装置２のオン抵抗を低減することができる。また、本実施形態によれば、アバランシェブレークダウンが生じたときに、金属部材４２を介してホールを排出できる。これにより、第１の実施形態に係る半導体装置１と比較して、アバランシェブレークダウンが生じたときにベース層２３の電位の上昇を抑制できる。この結果、ソース層２５、ベース層２３及びドリフト層２２からなるｎｐｎ寄生バイポーラトランジスタが作動すること抑制でき、アバランシェ耐量が向上する。本実施形態における上記以外の構成及び作用効果は、第１の実施形態と同様である。
＜第３の実施形態＞
図７は、本実施形態に係る半導体装置を示す断面図である。
図７は、第１の実施形態における図３に相当する断面を示す。
図７に示すように、本実施形態に係る半導体装置３においては、ソース配線１５及びゲート配線１６がタングステンにより形成されている。これにより、第１の実施形態に係る半導体装置１と比較して、ソース配線１５及びゲート配線１６を薄くすることができる。一例では、半導体装置１においては、アルミニウム又は銅からなるソース配線１５及びゲート配線１６の厚さは５００ｎｍであるが、半導体装置３においては、タングステンからなるソース配線１５及びゲート配線１６の厚さは１５０ｎｍである。本実施形態における上記以外の構成及び作用効果は、第１の実施形態と同様である。
＜第４の実施形態＞
図８は、本実施形態に係る半導体装置を示す上面図である。
図９は、図８に示すＤ－Ｄ’線による断面図である。
図８及び図９に示すように、本実施形態に係る半導体装置４は、第２の実施形態に係る半導体装置２と比較して、ソース配線１５に配線部１５ａ及び延出部１５ｂが設けられている点、ライン状の接続部４１の替わりに筒状の接続部４３が設けられている点、並びに、ピラー状のソースプラグ１９及びハニカム状のコンタクト層２４及び金属部材４２の替わりに、金属部材４４及び金属層４５が設けられている点が異なっている。
ソース配線１５の延出部１５ｂは、Ｙ方向に延びる配線部１５ａからＸ方向に延出している。延出部１５ｂは、Ｙ方向において隣り合う絶縁部材３０間の直上域を含む位置に配置されている。ソース配線１５は、例えば、アルミニウムにより形成されている。
接続部４３はＺ方向に延びる四角形の筒状である。接続部４３の上端はソース電極１２に接しており、下端はソース配線１５の配線部１５ａ及び延出部１５ｂに接している。上方から見て、接続部４３はソース配線１５の内側に配置されている。
金属部材４４は、例えば、タングステンからなる。金属部材４４の上部は、Ｙ方向に延びる帯状であり、ソース配線１５の下面の全体に接している。金属部材４４の下部は、ＸＺ平面に沿って拡がる板状である。上方から見て、金属部材４４は接続部４３によって囲まれる領域の内側に配置されている。
金属層４５は、金属部材４４の側面上及び下面上に配置されている。金属層４５は、例えば、チタン層と窒化チタン層が積層された二層膜である。金属層４５のうち、チタン層は半導体部分２０に接しており、窒化チタン層は金属部材４４に接している。半導体装置４においては、コンタクト層２４は設けられておらず、金属部材４４の下端が金属層４５を介してベース層２３に接続されている。本実施形態における上記以外の構成及び作用効果は、第２の実施形態と同様である。
＜第５の実施形態＞
図１０は、本実施形態に係る半導体装置を示す上面図である。
図１０に示すように、本実施形態に係る半導体装置５においては、第１の実施形態に係る半導体装置１と比較して、各ゲート電極１３に延出部１３ｂが２つずつ設けられている。各延出部１３ｂは、それぞれゲートプラグ１８を介して、ゲート配線４６に接続されている。
ゲート配線４６の形状は、第１の実施形態のゲート配線１６の形状とは異なっている。ゲート配線４６においては、Ｙ方向に延びる配線部４６ａと、配線部４６ａからＸ方向両側に交互に延出する延出部４６ｂが設けられている。延出部４６ｂはゲートプラグ１８の直上域に配置されている。これにより、ゲートプラグ１８の下端はゲート電極１３の延出部１３ｂに接続され、ゲートプラグ１８の上端はゲート配線４６の延出部４６ｂに接続されている。
本実施形態によれば、第１の実施形態と比較して、ゲート配線４６とゲート電極１３との間の抵抗を低減することができる。本実施形態における上記以外の構成及び作用効果は、第１の実施形態と同様である。なお、ゲート電極１３の延出部１３ｂは１つ又は２つには限定されず、３つ以上であってもよい。延出部１３ｂの数が増えるほど、ゲート配線１６とゲート電極１３との間の抵抗は減少するが、ゲート電極１３とＦＰプラグ１７との間の寄生容量は増加する。このため、延出部１３ｂの数は、１つ又は２つが好ましい。
＜第６の実施形態＞
本実施形態は、第１の実施形態に係る半導体装置の製造方法の例である。
図１１（ａ）～図１３（ｃ）は、本実施形態に係る半導体装置の製造方法を示す工程断面図である。
先ず、図１１（ａ）に示すように、ｎ＋型のシリコンウェーハ上にｎ－型のシリコン層をエピタキシャル成長させて、半導体基板５０を作成する。次に、半導体基板５０に対して熱酸化処理を施す。次に、例えばリソグラフィ法により、半導体基板５０の上面に複数のトレンチ５１を形成する。上方から見て、トレンチ５１の形状は例えば六角形とする。また、複数のトレンチ５１を、Ｙ方向、Ｙ方向に対して＋６０度傾斜した方向、及び、Ｙ方向に対して－６０度傾斜した方向に周期的に配列させる。次に、再び熱酸化処理を施す。これにより、半導体基板５０の表面上に熱酸化膜５２が形成される。熱酸化膜５２はトレンチ５１の内面上にも形成される。
次に、図１１（ｂ）に示すように、例えばＣＶＤ（Chemical Vapor Deposition：化学気相成長法）により、不純物を含有したシリコンを堆積させる。次に、ＣＭＰ（Chemical Mechanical Polishing：化学的機械的研磨）を施し、半導体基板５０の上面上からシリコンを除去する。次に、ＣＤＥ（Chemical Dry Etching)又はＲＩＥ（Reactive Ion Etching：反応性イオンエッチング）を施して、トレンチ５１内の上部からシリコンを除去する。これにより、トレンチ５１内の下部にポリシリコンからなるＦＰ電極１４が形成される。
次に、図１１（ｃ）に示すように、熱酸化膜５２をエッチバックして、半導体基板５０の上面上において熱酸化膜５２を除去すると共に、トレンチ５１内の上部から熱酸化膜５２を除去する。トレンチ５１内の下部には熱酸化膜５２を残留させる。このとき、ＦＰ電極１４の上部は熱酸化膜５２から突出する。
次に、図１２（ａ）に示すように、例えばＣＶＤにより酸化シリコンを堆積させる。その後、ＣＭＰを施す。これにより、半導体基板５０の上面上から酸化シリコンが除去される。次に、ＤＨＦ（diluted hydrofluoric acid：希フッ酸）又はＢＨＦ（buffered hydrofluoric acid：バッファードフッ酸）を用いたウェット処理を施す。これにより、トレンチ５１内の上部から酸化シリコンが除去される。このようにして、トレンチ５１の内部にシリコン酸化部材５３が形成される。シリコン酸化部材５３はＦＰ電極１４の上部を覆う。
次に、図１２（ｂ）に示すように、薄い酸化膜５４を形成する。次に、窒化シリコン（ＳｉＮ）を堆積させる。次に、ＲＩＥを施すことにより、窒化シリコンをエッチバックする。このようにして、トレンチ５１内におけるシリコン酸化部材５３上に、トレンチ５１の内面に沿って窒化シリコンからなるサイドウォール５５が形成される。
次に、図１２（ｃ）に示すように、例えばＣＶＤにより酸化シリコンを堆積させる。次に、ＤＨＦ又はＢＨＦを用いたウェット処理を施す。これにより、トレンチ５１におけるサイドウォール５５に囲まれた空間の下部に、シリコン酸化部材５６が形成される。
次に、図１３（ａ）に示すように、ホットリン酸を用いたウェット処理を施す。これにより、サイドウォール５５が除去されて、シリコン酸化部材５６の周囲に環状の空間５７が形成される。
次に、図１３（ｂ）に示すように、不純物を含有したシリコンを堆積させる。次に、ＣＭＰを行い、必要ならばＣＤＥも行って、半導体基板５０上からシリコンを除去する。これにより、トレンチ５１内の上部にシリコン部材５８が形成される。シリコン部材５８の下部は空間５７内に埋め込まれて環状になる。シリコン部材５８の上部は板状、例えば、六角形の板状となる。
次に、図１３（ｃ）に示すように、例えばリソグラフィ及びＲＩＥにより、シリコン部材５８をパターニングする。これにより、シリコン部材５８におけるシリコン酸化部材５６上に配置された部分の一部が除去される。このようにして、ポリシリコンからなるゲート電極１３が形成される。このとき、シリコン部材５８における空間５７内に埋め込まれた部分が、環状部１３ａの下部となる。シリコン部材５８における空間５７上に配置された部分が環状部１３ａの上部となる。シリコン部材５８におけるシリコン酸化部材５６上に配置された部分の残部が延出部１３ｂとなる。
次に、図１～図４に示すように、半導体基板５０の上面側から不純物をイオン注入することにより、ベース層２３、コンタクト層２４、及び、ソース層２５を形成する。次に、半導体基板５０の下面上にドレイン電極１１を形成する。また、半導体基板５０上に絶縁膜３１を形成し、絶縁膜３１をＺ方向に貫通するように、ＦＰプラグ１７、ゲートプラグ１８、及び、ソースプラグ１９を形成する。次に、絶縁膜３１上に絶縁膜３２を形成し、絶縁膜３２をＺ方向に貫通するように、ソース配線１５及びゲート配線１６を形成する。次に、絶縁膜３２上に絶縁膜３３を形成し、絶縁膜３３をＺ方向に貫通するように、接続部４１を形成する。次に、絶縁膜３３上にソース電極１２を形成する。
次に、半導体基板５０をダイシングする。これにより、個片化された半導体基板５０が半導体部分２０となる。半導体基板５０のうち、シリコンウェーハであった部分ドレイン層２１となり、シリコン層であった部分のうち、ベース層２３、コンタクト層２４及びソース層２５になっていない部分がドリフト層２２となる。また、トレンチ５１内の熱酸化膜５２、シリコン酸化部材５３、酸化膜５４、及び、シリコン酸化部材５６が、絶縁部材３０となる。このようにして、半導体装置１が製造される。
＜第７の実施形態＞
本実施形態は、第１の実施形態に係る半導体装置の製造方法の他の例である。
図１４（ａ）～図１４（ｃ）は、本実施形態に係る半導体装置の製造方法を示す工程断面図である。
先ず、図１１（ａ）～図１２（ｂ）に示す工程を実施する。
次に、図１４（ａ）に示すように、例えばＣＶＤにより酸化シリコンを堆積させる。次に、ＣＭＰを施す。これにより、トレンチ５１におけるサイドウォール５５に囲まれた空間の全体に、シリコン酸化部材６１が形成される。
次に、図１４（ｂ）に示すように、ホットリン酸を用いたウェット処理を施す。次に、熱酸化処理を施す。これにより、サイドウォール５５が除去されて、シリコン酸化部材６１の周囲に環状の空間５７が形成される。次に、例えばリソグラフィ及びＲＩＥにより、シリコン酸化部材６１の上部の一部に切欠６２を形成する。
次に、図１４（ｃ）に示すように、不純物を含有したシリコンを堆積させる。次に、ＣＭＰを行い、必要ならばＣＤＥも行って、半導体基板５０上からシリコンを除去する。これにより、トレンチ５１の上部にシリコンからなるゲート電極１３が形成される。このとき、空間５７内に埋め込まれたシリコンにより、ゲート電極１３の環状部１３ａが形成され、切欠６２内に埋め込まれたシリコンにより、ゲート電極１３の延出部１３ｂが形成される。以後の製造方法は、第６の実施形態と同様である。
＜第８の実施形態＞
本実施形態は、第１の実施形態に係る半導体装置の製造方法の更に他の例である。
図１５（ａ）～図１６（ｃ）は、本実施形態に係る半導体装置の製造方法を示す工程断面図である。
先ず、図１５（ａ）に示すように、半導体基板５０に対して熱酸化処理を施す。次に、窒化シリコンを堆積させて、シリコン窒化膜６４を形成する。次に、例えばリソグラフィ法により、半導体基板５０の上面にトレンチ５１を形成する。次に、再び熱酸化処理を施す。このようにして、半導体基板５０の表面上及びトレンチ５１の内面上に熱酸化膜５２が形成される。シリコン窒化膜６４は、半導体基板５０の上面上のうち、トレンチ５１を除く領域の熱酸化膜５２上に配置される。
次に、図１５（ｂ）に示すように、例えばＣＶＤにより、不純物を含有したシリコンを堆積させる。次に、ＣＭＰを施し、シリコン窒化膜６４上からシリコンを除去する。次に、ＣＤＥを施して、トレンチ５１内の上部からシリコンを除去する。これにより、トレンチ５１内の下部にポリシリコンからなるＦＰ電極１４が形成される。
次に、図１５（ｃ）に示すように、熱酸化膜５２をエッチバックして、トレンチ５１内の上部から熱酸化膜５２を除去する。トレンチ５１内の下部には熱酸化膜５２を残留させる。このとき、ＦＰ電極１４の上部は熱酸化膜５２から突出する。
次に、図１６（ａ）に示すように、ＦＰ電極１４に対して酸化処理を施す。次に、例えばＣＶＤにより酸化シリコンを堆積させる。その後、ＣＭＰを施す。これにより、半導体基板５０の上面上から酸化シリコンが除去される。次に、ＤＨＦを用いたウェット処理を施す。これにより、トレンチ５１内の上部から酸化シリコンが除去される。このようにして、トレンチ５１内にシリコン酸化部材５３が形成される。シリコン酸化部材５３はＦＰ電極１４の上部を覆う。
次に、図１６（ｂ）に示すように、次に、ＬＰ－ＣＶＤ（Low Pressure Chemical Vapor Deposition：低圧化学気相成長）により、窒化シリコンを堆積させる。次に、ＲＩＥを施すことにより、窒化シリコンをエッチバックする。このようにして、トレンチ５１におけるシリコン酸化部材５３上に、トレンチ５１の内面に沿って窒化シリコンからなるサイドウォール５５が形成される。
次に、図１６（ｃ）に示すように、例えばＣＶＤにより酸化シリコンを堆積させた後、ＤＨＦを用いたウェット処理を施す。これにより、トレンチ５１内におけるサイドウォール５５に囲まれた空間の下部に、シリコン酸化部材５６が形成される。
次に、図１３（ａ）～図１３（ｃ）に示す工程を実施する。その後の工程は、第６の実施形態と同様である。これによっても、半導体装置１を製造することができる。
＜第９の実施形態＞
本実施形態も、第１の実施形態に係る半導体装置の製造方法の更に他の例である。
図１７（ａ）～図１９（ｃ）は、本実施形態に係る半導体装置の製造方法を示す工程断面図である。
先ず、図１１（ａ）に示す工程を実施する。
次に、図１７（ａ）に示すように、酸化処理を施す。これにより、ＦＰ電極１４の上面上にシリコン酸化膜６６が形成される。
次に、図１７（ｂ）に示すように、ＢＰＳＧ（boron phosphorous silicate glass：ボロン－リン添加シリコン酸化物）を堆積させて、エッチング又はＣＭＰを施す。これにより、トレンチ５１内におけるシリコン酸化膜６６上にＢＰＳＧ部材６７が形成される。
次に、図１７（ｃ）に示すように、エッチングを施すことにより、半導体基板５０の上面上及びトレンチ５１内の上部から、熱酸化膜５２及びＢＰＳＧ部材６７を除去する。
次に、図１８（ａ）に示すように、ＤＨＦを用いたウェット処理を施すことにより、ＢＰＳＧ部材６７を除去する。これにより、ＢＰＳＧ部材６７を除去したあとに、空間６８が形成される。次に、酸化処理を施して、半導体基板５０の露出面上にシリコン酸化膜６９を形成する。
次に、図１８（ｂ）に示すように、シリコンを堆積させて、ポリシリコン膜７１を形成する。
次に、図１８（ｃ）に示すように、ポリシリコン膜７１に対してＲＩＥを施す。これにより、ポリシリコン膜７１の大部分が除去され、トレンチ５１内の上部にトレンチ５１の内面に沿って環状に残留する。
次に、図１９（ａ）に示すように、窒化シリコンを堆積させてシリコン窒化膜７２を形成する。次に、ＢＰＳＧを堆積させて、絶縁膜７３を形成する。なお、ＢＰＳＧに替えて、ＨＤＰ－ＣＶＤ（High Density Plasma chemical vapor deposition：高密度プラズマ化学気相成長）法により酸化シリコンを堆積させてもよく、ＨＡＲＰ（High-gain Avalanche Rushing amorphous Photoconducto）を堆積させてもよい。次に、ＢＨＦを用いたウェット処理を施すことにより、絶縁膜７３の上部を除去する。
次に、図１９（ｂ）に示すように、ＣＤＥを施すことにより、シリコン窒化膜７２の露出部分を除去する。
次に、図１９（ｃ）に示すように、ＬＰ－ＣＶＤにより不純物を含有したシリコンを堆積させる。次に、ＣＭＰを施して、半導体基板５０上からシリコンを除去する。これにより、これにより、トレンチ５１内の上部にシリコン部材５８が形成される。
次に、図１３（ｃ）に示す工程を実施する。これにより、ポリシリコン膜７１及びシリコン部材５８からゲート電極１３が形成される。以後の工程は、第６の実施形態と同様である。このようにして、半導体装置が製造される。本実施形態における上記以外の製造方法は、第６の実施形態と同様である。
なお、第６～第９の実施形態においては、第１の実施形態に係る半導体装置１を製造する例を説明したが、第２～第５の実施形態に係る半導体装置の製造方法も同様である。
以上説明した実施形態によれば、寄生容量を低減可能な半導体装置を実現することができる。
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明及びその等価物の範囲に含まれる。また、前述の実施形態は、相互に組み合わせて実施することもできる。
本発明は、以下の態様を含む。
（付記１）
第１電極と、
前記第１電極上に配置された第２電極と、
前記第１電極と前記第２電極との間に配置された半導体部分と、
前記半導体部分と前記第２電極との間に配置された第１配線と、
前記半導体部分内に配置され、前記半導体部分から離隔し、環状部と、前記環状部から前記環状部の内側に向かって延出した延出部と、を有する第３電極と、
前記半導体部分内における前記第３電極よりも下方であって、上下方向に垂直な平面において前記環状部の内側に配置され、前記半導体部分から離隔した第４電極と、
前記第２電極を前記第４電極に接続する第１プラグと、
前記第１配線を前記延出部に接続する第２プラグと、
を備えた半導体装置。
（付記２）
前記第３電極は前記延出部を１つのみ有する付記１に記載の半導体装置。
（付記３）
前記延出部は、前記環状部から、前記第１プラグと前記第２プラグが配列された第１方向に延出している付記１または２に記載の半導体装置。
（付記４）
上下方向に垂直な平面において、前記第１プラグの外縁は前記第４電極の外縁と一致するか前記第４電極の外縁よりも内側に配置された付記１～３のいずれか１つに記載の半導体装置。
（付記５）
前記環状部の径方向における厚さは、１０ｎｍ以上５０ｎｍ以下である付記１～４のいずれか１つに記載の半導体装置。
（付記６）
前記半導体部分は、
第１導電型であり、前記第１電極に接続された第１半導体層と、
第２導電型であり、前記第１半導体層上に配置された第２半導体層と、
第１導電型であり、前記第２半導体層上の一部に配置された第３半導体層と、
を有し、
前記環状部は、絶縁部材を介して前記第２半導体層に対向している付記１～５のいずれか１つに記載の半導体装置。
（付記７）
前記第２電極を前記第２半導体層及び前記第３半導体層に接続する第３プラグをさらに備え、
前記第１プラグと前記第２プラグが配列された第１方向は、前記第１プラグから前記第３プラグに向かう第２方向に対して交差しており、
前記第１配線は前記第２方向に延びる付記６に記載の半導体装置。
（付記８）
前記半導体部分内に配置され、前記第２半導体層、前記第３半導体層及び前記第３プラグに接続された金属部材をさらに備えた付記６に記載の半導体装置。
（付記９）
前記第１プラグ及び前記第２プラグはタングステンを含み、
前記第２電極はアルミニウム又は銅を含む付記１～８のいずれか１つに記載の半導体装置。
（付記１０）
前記第１配線はアルミニウム又は銅を含む付記９に記載の半導体装置。
（付記１１）
前記第１配線はタングステンを含む付記９に記載の半導体装置。
（付記１２）
上下方向に垂直な平面において、前記環状部の外縁は六角形である付記１～１１のいずれか１つに記載の半導体装置。
１、２、３、４、５：半導体装置
１１：ドレイン電極
１２：ソース電極
１３：ゲート電極
１３ａ：環状部
１３ｂ：延出部
１４：ＦＰ電極
１５：ソース電極
１５ａ：配線部
１５ｂ：延出部
１６：ゲート配線
１７：ＦＰプラグ
１８：ゲートプラグ
１９：ソースプラグ
２０：半導体部分
２０ａ：上面
２１：ドレイン層
２２：ドリフト層
２３：ベース層
２４：コンタクト層
２５：ソース層
３０：絶縁部材
３１、３２、３３：絶縁膜
４１：接続部
４２：金属部材
４２ａ：本体部
４２ｂ：バリア層
４３：接続部
４４：金属部材
４５：金属層
４６：ゲート配線
４６ａ：配線部
４６ｂ：延出部
５０：半導体基板
５１：トレンチ
５２：熱酸化膜
５３：シリコン酸化部材
５４：酸化膜
５５：サイドウォール
５６：シリコン酸化部材
５７：空間
５８：シリコン部材
６１：シリコン酸化部材
６２：切欠
６４：シリコン窒化膜
６６：シリコン酸化膜
６７：ＢＰＳＧ部材
６８：空間
６９：シリコン酸化膜
７１：ポリシリコン膜
７２：シリコン窒化膜
７３：絶縁膜
１０１：半導体装置
１１３：ゲート電極
１１３ａ：環状部
１１４：ＦＰ電極
１２０：半導体部分
Ｃ１１、Ｃ１２、Ｃ２１、Ｃ２２、Ｃ３２：寄生容量

Claims (12)

  1. 第１電極と、
    前記第１電極上に配置された第２電極と、
    前記第１電極と前記第２電極との間に配置された半導体部分と、
    前記半導体部分と前記第２電極との間に配置された第１配線と、
    前記半導体部分内に配置され、前記半導体部分から離隔し、環状部と、前記環状部から前記環状部の内側に向かって延出した延出部と、を有する第３電極と、
    前記半導体部分内における前記第３電極よりも下方であって、上下方向に垂直な平面において前記環状部の内側に配置され、前記半導体部分から離隔した第４電極と、
    前記第２電極を前記第４電極に接続する第１プラグと、
    前記第１配線を前記延出部に接続する第２プラグと、
    を備えた半導体装置。
  2. 前記第３電極は前記延出部を１つのみ有する請求項１に記載の半導体装置。
  3. 前記延出部は、前記環状部から、前記第１プラグと前記第２プラグが配列された第１方向に延出している請求項１に記載の半導体装置。
  4. 上下方向に垂直な平面において、前記第１プラグの外縁は前記第４電極の外縁と一致するか前記第４電極の外縁よりも内側に配置された請求項１に記載の半導体装置。
  5. 前記環状部の径方向における厚さは、１０ｎｍ以上５０ｎｍ以下である請求項１に記載の半導体装置。
  6. 前記半導体部分は、
    第１導電型であり、前記第１電極に接続された第１半導体層と、
    第２導電型であり、前記第１半導体層上に配置された第２半導体層と、
    第１導電型であり、前記第２半導体層上の一部に配置された第３半導体層と、
    を有し、
    前記環状部は、絶縁部材を介して前記第２半導体層に対向している請求項１に記載の半導体装置。
  7. 前記第２電極を前記第２半導体層及び前記第３半導体層に接続する第３プラグをさらに備え、
    前記第１プラグと前記第２プラグが配列された第１方向は、前記第１プラグから前記第３プラグに向かう第２方向に対して交差しており、
    前記第１配線は前記第２方向に延びる請求項６に記載の半導体装置。
  8. 前記半導体部分内に配置され、前記第２半導体層、前記第３半導体層及び前記第３プラグに接続された金属部材をさらに備えた請求項６に記載の半導体装置。
  9. 前記第１プラグ及び前記第２プラグはタングステンを含み、
    前記第２電極はアルミニウム又は銅を含む請求項１に記載の半導体装置。
  10. 前記第１配線はアルミニウム又は銅を含む請求項９に記載の半導体装置。
  11. 前記第１配線はタングステンを含む請求項９に記載の半導体装置。
  12. 上下方向に垂直な平面において、前記環状部の外縁は六角形である請求項１～１１のいずれか１つに記載の半導体装置。
JP2022140260A 2022-09-02 2022-09-02 半導体装置 Active JP7773449B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2022140260A JP7773449B2 (ja) 2022-09-02 2022-09-02 半導体装置
US18/077,856 US12615828B2 (en) 2022-09-02 2022-12-08 Semiconductor device having dot-shaped field plate electrode
CN202211675461.XA CN117650159A (zh) 2022-09-02 2022-12-26 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022140260A JP7773449B2 (ja) 2022-09-02 2022-09-02 半導体装置

Publications (2)

Publication Number Publication Date
JP2024035661A JP2024035661A (ja) 2024-03-14
JP7773449B2 true JP7773449B2 (ja) 2025-11-19

Family

ID=90043864

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022140260A Active JP7773449B2 (ja) 2022-09-02 2022-09-02 半導体装置

Country Status (3)

Country Link
US (1) US12615828B2 (ja)
JP (1) JP7773449B2 (ja)
CN (1) CN117650159A (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140008722A1 (en) 2012-06-26 2014-01-09 Stmicroelectronics S.R.L. Vertical-gate mos transistor with field-plate access
JP2014060298A (ja) 2012-09-18 2014-04-03 Toshiba Corp 半導体装置およびその製造方法
US20170250256A1 (en) 2016-02-29 2017-08-31 Infineon Technologies Austria Ag Semiconductor Device with Needle-Shaped Field Plates and a Gate Structure with Edge and Node Portions
JP2021034540A (ja) 2019-08-23 2021-03-01 株式会社東芝 半導体装置
JP2021044470A (ja) 2019-09-13 2021-03-18 株式会社東芝 半導体装置およびその製造方法
JP2021052054A (ja) 2019-09-24 2021-04-01 株式会社東芝 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0129450D0 (en) 2001-12-08 2002-01-30 Koninkl Philips Electronics Nv Trenched semiconductor devices and their manufacture
US8497549B2 (en) 2007-08-21 2013-07-30 Fairchild Semiconductor Corporation Method and structure for shielded gate trench FET
JP2012204590A (ja) 2011-03-25 2012-10-22 Toshiba Corp 半導体装置およびその製造方法
JP6424684B2 (ja) 2015-03-10 2018-11-21 サンケン電気株式会社 半導体装置
DE102015106790B4 (de) 2015-04-30 2020-08-06 Infineon Technologies Austria Ag Halbleitervorrichtung und Trench-Feldplatten-Feldeffekttransistor mit einem thermisch gewachsene und abgelagerte Teile aufweisenden Felddielektrikum
JP6416142B2 (ja) 2016-03-11 2018-10-31 株式会社東芝 半導体装置
JP7470071B2 (ja) 2020-07-22 2024-04-17 株式会社東芝 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140008722A1 (en) 2012-06-26 2014-01-09 Stmicroelectronics S.R.L. Vertical-gate mos transistor with field-plate access
JP2014060298A (ja) 2012-09-18 2014-04-03 Toshiba Corp 半導体装置およびその製造方法
US20170250256A1 (en) 2016-02-29 2017-08-31 Infineon Technologies Austria Ag Semiconductor Device with Needle-Shaped Field Plates and a Gate Structure with Edge and Node Portions
JP2021034540A (ja) 2019-08-23 2021-03-01 株式会社東芝 半導体装置
JP2021044470A (ja) 2019-09-13 2021-03-18 株式会社東芝 半導体装置およびその製造方法
JP2021052054A (ja) 2019-09-24 2021-04-01 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
CN117650159A (zh) 2024-03-05
JP2024035661A (ja) 2024-03-14
US12615828B2 (en) 2026-04-28
US20240079460A1 (en) 2024-03-07

Similar Documents

Publication Publication Date Title
CN103681799B (zh) 具有钝化层的半导体器件
JP2017162909A (ja) 半導体装置
CN109411536B (zh) 具有周围有基础绝缘结构的有源柱的半导体装置
US9991378B2 (en) Trench power semiconductor device
US9673317B2 (en) Integrated termination for multiple trench field plate
WO2019117248A1 (ja) 半導体装置
CN108962993B (zh) 半导体装置及其制造方法
CN104247025A (zh) 具有高发射极栅极电容的绝缘栅双极晶体管
US9691842B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP6761389B2 (ja) 半導体装置
CN105321996A (zh) 半导体装置
CN102376750B (zh) 边缘端接区
JP7119449B2 (ja) 半導体装置および半導体装置の製造方法
JP7773449B2 (ja) 半導体装置
CN117080245B (zh) 一种功率半导体器件及其制备方法
KR102952356B1 (ko) 반도체 장치
JP5798276B1 (ja) 半導体装置の製造方法、及び、半導体装置
JP2016174044A (ja) 半導体装置の製造方法
US20260114004A1 (en) Method of manufacturing semiconductor structure
US20250386584A1 (en) Semiconductor device
US12557334B2 (en) Semiconductor device and manufacturing method of semiconductor device
US20250365932A1 (en) Semiconductor devices
US20240096972A1 (en) Semiconductor device
US20260060066A1 (en) Semiconductor device and method for manufacturing the same
US20240387612A1 (en) Capacitor and semiconductor device including the same

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20230623

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240917

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20250619

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20250619

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20251009

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20251107

R150 Certificate of patent or registration of utility model

Ref document number: 7773449

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150