JP7775167B2 - アイソレータ - Google Patents
アイソレータInfo
- Publication number
- JP7775167B2 JP7775167B2 JP2022144390A JP2022144390A JP7775167B2 JP 7775167 B2 JP7775167 B2 JP 7775167B2 JP 2022144390 A JP2022144390 A JP 2022144390A JP 2022144390 A JP2022144390 A JP 2022144390A JP 7775167 B2 JP7775167 B2 JP 7775167B2
- Authority
- JP
- Japan
- Prior art keywords
- coil
- wiring
- wiring board
- pad
- isolator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W44/00—Electrical arrangements for controlling or matching impedance
- H10W44/501—Inductive arrangements
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0239—Signal transmission by AC coupling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/2804—Printed windings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors
- H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors incorporating printed inductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/497—Inductive arrangements or effects of, or between, wiring layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/65—Shapes or dispositions of interconnections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F19/00—Fixed transformers or mutual inductances of the signal type
- H01F19/04—Transformers or mutual inductances suitable for handling frequencies considerably beyond the audio range
- H01F19/08—Transformers having magnetic bias, e.g. for handling pulses
- H01F2019/085—Transformer for galvanic isolation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/2804—Printed windings
- H01F2027/2809—Printed windings on stacked layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of flexible or folded printed circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Coils Or Transformers For Communication (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
第1実施形態に係るアイソレータについて説明する。以下では、送信側回路(1次側回路)と受信側回路(2次側回路)との間を絶縁した状態で、送信側回路に接続されたコイルと受信側回路に接続されたコイルとを磁気的に結合することによって、送信側回路から受信側回路へ信号を伝送可能なアイソレータを例に挙げて説明する。
アイソレータの回路構成について、図1を用いて説明する。図1は、アイソレータの回路構成の一例を示す回路図である。
アイソレータ1の構造について説明する。
図2は、アイソレータ1の平面構造の一例を示す平面図である。
図5は、アイソレータ1の断面構造の一例を示す断面図である。図5は、図2~図4のI-I線に沿った断面図である。
アイソレータ1の動作について、図1を用いて説明する。以下では、第1伝送回路TCaにおける、送信回路12aと受信回路21aとの間の信号伝送時の動作について説明する。
第1実施形態の第1変形例に係るアイソレータについて説明する。第1実施形態の第1変形例に係るアイソレータ1は、コイル31a、31b、41a、41b、51a、51b、52a、及び52bが樹脂に覆われる点で第1実施形態と異なる。以下の説明では、第1実施形態と同様の構成については説明を省略し、第1実施形態と異なる構成について主に説明する。
アイソレータ1の構造について説明する。
第1実施形態の第2変形例に係るアイソレータについて説明する。第1実施形態の第2変形例に係るアイソレータ1は、コイル31a及び31bが配線板30内に設けられ、コイル41a及び41bが配線板40内に設けられ、コイル51a、51b、52a、及び52bが配線板50内に設けられる点で第1実施形態と異なる。以下の説明では、第1実施形態と同様の構成については説明を省略し、第1実施形態と異なる構成について主に説明する。
アイソレータ1の構造について説明する。
図9は、アイソレータ1の平面構造の一例を示す平面図である。
図11は、アイソレータ1の断面構造の一例を示す断面図である。図11は、図4、図9、及び図10のI-I線に沿った断面図である。
第2実施形態に係るアイソレータについて説明する。第2実施形態に係るアイソレータ1では、内部の構造が第1実施形態と異なる。以下の説明では、第1実施形態と同様の構成については説明を省略し、第1実施形態と異なる構成について主に説明する。
アイソレータ1の構造について説明する。
図13は、アイソレータ1の平面構造の一例を示す平面図である。
図16は、アイソレータ1の断面構造の一例を示す断面図である。図16は、図13~図15のI-I線に沿った断面図である。
第2実施形態の第1変形例に係る半導体装置について説明する。第2実施形態の第1変形例に係るアイソレータ1は、コイル31a、31b、41a、41b、51a、51b、52a、及び52bが樹脂に覆われる点で第2実施形態と異なる。以下の説明では、第2実施形態と同様の構成については説明を省略し、第2実施形態と異なる構成について主に説明する。
アイソレータ1の構造について説明する。
第2実施形態の第2変形例に係る半導体装置について説明する。第2実施形態の第2変形例に係るアイソレータ1は、コイル31a及び31bが配線板30内に設けられ、コイル41a及び41bが配線板40内に設けられ、コイル51a、51b、52a、及び52bが配線板50内に設けられる点で第2実施形態と異なる。以下の説明では、第2実施形態と同様の構成については説明を省略し、第2実施形態と異なる構成について主に説明する。
アイソレータ1の構造について説明する。
図20は、アイソレータ1の平面構造の一例を示す平面図である。
図22は、アイソレータ1の断面構造の一例を示す断面図である。図22は、図15、図20、及び図21のI-I線に沿った断面図である。
上記のように、実施形態に係るアイソレータ(1)は、第1半導体チップ(10)と、第2半導体チップ(20)と、第1方向(Z)を向いた第1面(P1)上に第1半導体チップ(10)が設けられた第1配線板(30)と、第1方向(Z)を向いた第2面(P3)上に第2半導体チップ(20)が設けられ、第1配線板(30)と第1方向と交差する第2方向(X)に離間する第2配線板(40)と、第1配線板(30)及び第2配線板(40)の各々と第1方向(Z)に離間する第3配線板(50)と、第1配線板(30)の第1面(P1)上に設けられ、第1半導体チップ(10)と電気的に接続される第1コイル(31a)と、第2配線板(40)の第2面(P3)上に設けられ、第2半導体チップ(20)と電気的に接続される第2コイル(41a)と、第3配線板(50)の、第1配線板(30)の第1面及び第2配線板(40)の第2面と向かい合う第3面(P6)上に設けられ、第1コイル(31a)に対向する第3コイル(51a)と、第3配線板(50)の第3面(P6)上に設けられ、第2コイル(41a)に対向し、第3コイル(51a)と電気的に接続される第4コイル(52a)と、第1コイル(31a)と第2コイル(41a)との間、第1コイル(31a)と第3コイル(51a)との間、第2コイル(41a)と第4コイル(52a)との間、及び第3コイル(51a)と第4コイル(52a)との間に設けられる絶縁体(100)とを備える。
Claims (10)
- 第1半導体チップと、
第2半導体チップと、
第1方向を向いた第1面上に前記第1半導体チップが設けられた第1配線板と、
前記第1方向を向いた第2面上に前記第2半導体チップが設けられ、前記第1配線板と前記第1方向と交差する第2方向に離間する第2配線板と、
前記第1配線板及び前記第2配線板の各々と前記第1方向に離間する第3配線板と、
前記第1配線板の前記第1面上に設けられ、前記第1半導体チップと電気的に接続される第1コイルと、
前記第2配線板の前記第2面上に設けられ、前記第2半導体チップと電気的に接続される第2コイルと、
前記第3配線板の、前記第1配線板の前記第1面及び前記第2配線板の前記第2面と向かい合う第3面上に設けられ、前記第1コイルに対向する第3コイルと、
前記第3配線板の前記第3面上に設けられ、前記第2コイルに対向し、前記第3コイルと電気的に接続される第4コイルと、
前記第1コイルと前記第2コイルとの間、前記第1コイルと前記第3コイルとの間、前記第2コイルと前記第4コイルとの間、及び前記第3コイルと前記第4コイルとの間に設けられる絶縁体と
を備える、
アイソレータ。 - 前記第1半導体チップは、第1パッド及び第2パッドを含み、
前記第1パッドは、前記第1コイルの第1端と電気的に接続され、
前記第2パッドは、前記第1コイルの第2端と電気的に接続され、
前記第2半導体チップは、第3パッド及び第4パッドを含み、
前記第3パッドは、前記第2コイルの第1端と電気的に接続され、
前記第4パッドは、前記第2コイルの第2端と電気的に接続される、
請求項1記載のアイソレータ。 - 第1ワイヤと、
第2ワイヤと、
第3ワイヤと、
第4ワイヤと
を更に備え、
前記第1パッドは、前記第1ワイヤを介して前記第1コイルの前記第1端と電気的に接続され、
前記第2パッドは、前記第2ワイヤを介して前記第1コイルの前記第2端と電気的に接続され、
前記第3パッドは、前記第3ワイヤを介して前記第2コイルの前記第1端と電気的に接続され、
前記第4パッドは、前記第4ワイヤを介して前記第2コイルの前記第2端と電気的に接続される、
請求項2記載のアイソレータ。 - 前記第1配線板の前記第1面上に設けられる第1導電体及び第2導電体と、
前記第2配線板の前記第2面上に設けられる第3導電体及び第4導電体と
を更に備え、
前記第1パッドは、前記第1導電体を介して前記第1コイルの前記第1端と電気的に接続され、
前記第2パッドは、前記第2導電体を介して前記第1コイルの前記第2端と電気的に接続され、
前記第3パッドは、前記第3導電体を介して前記第2コイルの前記第1端と電気的に接続され、
前記第4パッドは、前記第4導電体を介して前記第2コイルの前記第2端と電気的に接続される、
請求項2記載のアイソレータ。 - 前記第1配線板の、前記第1面と向かい合う第4面上に設けられる第1電極端子と、
前記第2配線板の、前記第2面と向かい合う第5面上に設けられる第2電極端子と
を更に備える、
請求項1記載のアイソレータ。 - 前記第1半導体チップは、第5パッドを含み、
前記第5パッドは、前記第1電極端子と電気的に接続され、
前記第2半導体チップは、第6パッドを含み、
前記第6パッドは、前記第2電極端子と電気的に接続される、
請求項5記載のアイソレータ。 - 前記第1方向に延び、前記第1配線板を貫通する第1ビアと、
前記第1方向に延び、前記第2配線板を貫通する第2ビアと
を更に含み、
前記第5パッドは、前記第1ビアを介して前記第1電極端子と電気的に接続され、
前記第6パッドは、前記第2ビアを介して前記第2電極端子と電気的に接続される、
請求項6記載のアイソレータ。 - 前記第1コイルと前記絶縁体との間に設けられ、前記第1コイルを覆う第1樹脂と、
前記第2コイルと前記絶縁体との間に設けられ、前記第2コイルを覆う第2樹脂と、
前記第3コイルと前記絶縁体との間に設けられ、前記第3コイルを覆う第3樹脂と、
前記第4コイルと前記絶縁体との間に設けられ、前記第4コイルを覆う第4樹脂と
を更に備える、
請求項1記載のアイソレータ。 - 前記第1配線板、前記第2配線板、及び前記第3配線板は、フレキシブルプリント配線板である、
請求項1記載のアイソレータ。 - 第1半導体チップと、
第2半導体チップと、
第1方向を向いた第1面上に前記第1半導体チップが設けられた第1配線板と、
前記第1方向を向いた第2面上に前記第2半導体チップが設けられ、前記第1配線板と前記第1方向と交差する第2方向に離間する第2配線板と、
前記第1配線板及び前記第2配線板の各々と前記第1方向に離間する第3配線板と、
前記第1配線板の前記第1面上に設けられ、前記第1半導体チップと電気的に接続される第1コイルと、
前記第2配線板の前記第2面上に設けられ、前記第2半導体チップと電気的に接続される第2コイルと、
前記第3配線板の、前記第1配線板の前記第1面及び前記第2配線板の前記第2面と向かい合う第3面上に設けられ、前記第1コイルに対向する第3コイルと、
前記第3配線板の前記第3面上に設けられ、前記第2コイルに対向し、前記第3コイルと電気的に接続される第4コイルと、
前記第1配線板と前記第2配線板との間、前記第1配線板と前記第3配線板との間、及び前記第2配線板と前記第3配線板との間に設けられる絶縁体と
を備える、
アイソレータ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022144390A JP7775167B2 (ja) | 2022-09-12 | 2022-09-12 | アイソレータ |
| CN202310134240.XA CN117690914A (zh) | 2022-09-12 | 2023-02-20 | 隔离器 |
| US18/173,767 US12279362B2 (en) | 2022-09-12 | 2023-02-23 | Isolator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022144390A JP7775167B2 (ja) | 2022-09-12 | 2022-09-12 | アイソレータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2024039782A JP2024039782A (ja) | 2024-03-25 |
| JP7775167B2 true JP7775167B2 (ja) | 2025-11-25 |
Family
ID=90127220
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022144390A Active JP7775167B2 (ja) | 2022-09-12 | 2022-09-12 | アイソレータ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US12279362B2 (ja) |
| JP (1) | JP7775167B2 (ja) |
| CN (1) | CN117690914A (ja) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010212682A (ja) | 2009-02-26 | 2010-09-24 | Avago Technologies Ecbu Ip (Singapore) Pte Ltd | コイルトランスデューサにおける電磁干渉の最小化 |
| JP2010251663A (ja) | 2009-04-20 | 2010-11-04 | Renesas Electronics Corp | 半導体装置 |
| US20140262464A1 (en) | 2013-03-14 | 2014-09-18 | Analog Devices, Inc. | Laterally coupled isolator devices |
| US20200076512A1 (en) | 2018-08-29 | 2020-03-05 | Analog Devices Global Unlimited Company | Back-to-back isolation circuit |
| JP2020043178A (ja) | 2018-09-07 | 2020-03-19 | 株式会社東芝 | トランス及び信号伝送システム |
| JP2022101068A (ja) | 2020-12-24 | 2022-07-06 | ローム株式会社 | ゲートドライバ |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9035422B2 (en) | 2013-09-12 | 2015-05-19 | Texas Instruments Incorporated | Multilayer high voltage isolation barrier in an integrated circuit |
| JP7232137B2 (ja) | 2019-06-25 | 2023-03-02 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| JP2021082673A (ja) | 2019-11-18 | 2021-05-27 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| JP7170685B2 (ja) | 2020-03-19 | 2022-11-14 | 株式会社東芝 | アイソレータ |
| JP7284121B2 (ja) | 2020-03-23 | 2023-05-30 | 株式会社東芝 | アイソレータ |
| JP2021174955A (ja) | 2020-04-30 | 2021-11-01 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| CN115756190A (zh) * | 2021-09-02 | 2023-03-07 | 群创光电股份有限公司 | 可挠式显示器 |
| JP2023046880A (ja) | 2021-09-24 | 2023-04-05 | 株式会社東芝 | 半導体装置 |
| JP7799531B2 (ja) | 2022-03-24 | 2026-01-15 | 株式会社東芝 | アイソレータ |
-
2022
- 2022-09-12 JP JP2022144390A patent/JP7775167B2/ja active Active
-
2023
- 2023-02-20 CN CN202310134240.XA patent/CN117690914A/zh active Pending
- 2023-02-23 US US18/173,767 patent/US12279362B2/en active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010212682A (ja) | 2009-02-26 | 2010-09-24 | Avago Technologies Ecbu Ip (Singapore) Pte Ltd | コイルトランスデューサにおける電磁干渉の最小化 |
| JP2010251663A (ja) | 2009-04-20 | 2010-11-04 | Renesas Electronics Corp | 半導体装置 |
| US20140262464A1 (en) | 2013-03-14 | 2014-09-18 | Analog Devices, Inc. | Laterally coupled isolator devices |
| US20200076512A1 (en) | 2018-08-29 | 2020-03-05 | Analog Devices Global Unlimited Company | Back-to-back isolation circuit |
| JP2020043178A (ja) | 2018-09-07 | 2020-03-19 | 株式会社東芝 | トランス及び信号伝送システム |
| JP2022101068A (ja) | 2020-12-24 | 2022-07-06 | ローム株式会社 | ゲートドライバ |
Also Published As
| Publication number | Publication date |
|---|---|
| US20240090120A1 (en) | 2024-03-14 |
| JP2024039782A (ja) | 2024-03-25 |
| CN117690914A (zh) | 2024-03-12 |
| US12279362B2 (en) | 2025-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4941033A (en) | Semiconductor integrated circuit device | |
| US4219882A (en) | Magnetic domain devices | |
| US8381394B2 (en) | Circuit board with embedded component and method of manufacturing same | |
| US8120164B2 (en) | Semiconductor chip package, printed circuit board assembly including the same and manufacturing methods thereof | |
| JP3304957B2 (ja) | 多重チップ半導体モジュールとその製造方法 | |
| JP2009210589A (ja) | 電流センサ | |
| JP2009038696A (ja) | アンテナ付き集積回路パッケージ | |
| JP7799531B2 (ja) | アイソレータ | |
| US20080078571A1 (en) | Device mounting board and semiconductor module | |
| JP7788976B2 (ja) | アイソレータ | |
| JP7775167B2 (ja) | アイソレータ | |
| JPH0525390B2 (ja) | ||
| TW200524129A (en) | A coil construction | |
| CN115910987A (zh) | 半导体装置 | |
| US20250266409A1 (en) | Isolator | |
| US6888227B2 (en) | Apparatus for routing signals | |
| US20240087802A1 (en) | Isolator | |
| JPH03273694A (ja) | 混成集積回路 | |
| CN121712342A (zh) | 隔离器 | |
| TW202533541A (zh) | 高頻通信裝置及高頻通信模組 | |
| CN114980510A (zh) | 用于蓝牙模组电路板的系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20230106 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240920 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20250724 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20250729 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20250926 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20251014 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20251112 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7775167 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |