JP7775602B2 - Semiconductor module and method for manufacturing the same - Google Patents
Semiconductor module and method for manufacturing the sameInfo
- Publication number
- JP7775602B2 JP7775602B2 JP2021147287A JP2021147287A JP7775602B2 JP 7775602 B2 JP7775602 B2 JP 7775602B2 JP 2021147287 A JP2021147287 A JP 2021147287A JP 2021147287 A JP2021147287 A JP 2021147287A JP 7775602 B2 JP7775602 B2 JP 7775602B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor module
- circuit boards
- module according
- insulating plate
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
本発明は、半導体モジュール及び半導体モジュールの製造方法に関する。 The present invention relates to a semiconductor module and a method for manufacturing a semiconductor module.
半導体モジュールは、IGBT(Insulated Gate Bipolar Transistor)、パワーMOSFET(Metal Oxide Semiconductor Field Effect Transistor)、FWD(Free Wheeling Diode)等の半導体素子が設けられた基板を有し、インバータ装置等に利用されている。 Semiconductor modules have substrates on which semiconductor elements such as IGBTs (Insulated Gate Bipolar Transistors), power MOSFETs (Metal Oxide Semiconductor Field Effect Transistors), and FWDs (Free Wheeling Diodes) are mounted, and are used in inverter devices and the like.
この種の半導体モジュールにおいて、例えば特許文献1では、板状のフレーム上に複数のパワーモジュールが一列に並んで配置されている。板状のフレームは、良熱伝導材料であるアルミニウムや銅等の金属によって形成されている。 In this type of semiconductor module, for example, in Patent Document 1, multiple power modules are arranged in a row on a plate-shaped frame. The plate-shaped frame is made of a metal such as aluminum or copper, which has good thermal conductivity.
通常、構造の大部分が積層体で構成される半導体モジュールにおいては、平坦な板形状を有している。そのため、半導体モジュールの取付先(取付面)も平坦な形状であることが多い。しかしながら、取付面は必ずしも平坦であるとは限らず、例えば、湾曲した取付面上に半導体モジュールを取り付けたい場合も想定される。 Semiconductor modules, the majority of whose structure is composed of laminated bodies, typically have a flat plate shape. Therefore, the mounting surface onto which the semiconductor module is attached is often also flat. However, mounting surfaces are not always flat; for example, there may be cases where a semiconductor module needs to be mounted on a curved mounting surface.
本発明はかかる点に鑑みてなされたものであり、湾曲した取付面上にも適切に固定することが可能な半導体モジュール及び半導体モジュールの製造方法を提供することを目的の1つとする。 The present invention was made in consideration of these points, and one of its objectives is to provide a semiconductor module and a method for manufacturing a semiconductor module that can be properly fixed even on a curved mounting surface.
本発明の一態様の半導体モジュールは、上面と下面を有する絶縁板と、前記絶縁板の下面に配置された放熱板と、前記絶縁板の上面に配置された複数の回路板と、を積層して構成された積層基板と、それぞれの前記回路板の上面に配置された半導体素子と、を備え、複数の前記回路板は、平面視で所定方向に並んで配置されており、前記放熱板の下面は、隣接する前記回路板の境界線に沿って分離され、平面視で前記所定方向に並んで配置された複数の放熱領域を有し、前記絶縁板は、前記所定方向に沿って厚み方向一方側に凸となるように湾曲している。 A semiconductor module according to one aspect of the present invention comprises a laminated substrate formed by stacking an insulating plate having an upper surface and a lower surface, a heat sink disposed on the lower surface of the insulating plate, and multiple circuit boards disposed on the upper surface of the insulating plate; and a semiconductor element disposed on the upper surface of each of the circuit boards, wherein the multiple circuit boards are arranged side by side in a predetermined direction in a plan view, the lower surface of the heat sink has multiple heat dissipation regions separated along the boundary lines between adjacent circuit boards and arranged side by side in the predetermined direction in a plan view, and the insulating plate is curved along the predetermined direction so as to be convex toward one side in the thickness direction.
また、本発明の一態様の半導体モジュールの製造方法は、上面と下面を有する絶縁板と、前記絶縁板の上面において平面視で所定方向に並んで配置された複数の回路板と、前記絶縁板の下面に配置され、下面が、隣接する前記回路板の境界線に沿って分離され、平面視で前記所定方向に並んで配置された複数の放熱領域を有する放熱板と、を積層して構成された積層基板を準備する積層基板準備工程と、それぞれの前記回路板の上面に半導体素子を配置するチップ配置工程と、前記絶縁板を前記所定方向に沿って厚み方向一方側に凸となるように湾曲させる湾曲工程と、を備える。 In addition, one aspect of the present invention relates to a method for manufacturing a semiconductor module, and includes a laminated substrate preparation process for preparing a laminated substrate by stacking an insulating plate having an upper surface and a lower surface, a plurality of circuit boards arranged side by side in a predetermined direction on the upper surface of the insulating plate in a planar view, and a heat dissipation plate arranged on the lower surface of the insulating plate, the lower surface of which is separated along the boundary line between adjacent circuit boards, and having a plurality of heat dissipation areas arranged side by side in the predetermined direction in a planar view; a chip placement process for placing semiconductor elements on the upper surface of each of the circuit boards; and a bending process for bending the insulating plate along the predetermined direction so that it is convex on one side in the thickness direction.
本発明によれば、湾曲した取付面上にモジュールを固定することが可能である。 The present invention makes it possible to secure modules to curved mounting surfaces.
以下、本発明を適用可能な半導体モジュールについて説明する。図1は、本実施の形態に係る半導体モジュールの平面図である。図2は、図1のモールド樹脂を透過した平面図である。図3は、図1のZX平面に平行する平面に沿って切断した断面図である。図4は、本実施の形態に係る半導体モジュールの回路構成の一例を示す模式図である。なお、以下に示す半導体モジュールはあくまで一例にすぎず、これに限定されることなく適宜変更が可能である。 A semiconductor module to which the present invention can be applied will now be described. Figure 1 is a plan view of a semiconductor module according to this embodiment. Figure 2 is a plan view seen through the molding resin in Figure 1. Figure 3 is a cross-sectional view taken along a plane parallel to the ZX plane in Figure 1. Figure 4 is a schematic diagram showing an example of the circuit configuration of a semiconductor module according to this embodiment. Note that the semiconductor module shown below is merely an example and can be modified as appropriate without being limited to this.
また、以下の図において、半導体モジュール(冷却器)の長手方向をX方向、半導体モジュール(冷却器)の短手方向をY方向、高さ方向(基板の厚み方向)をZ方向と定義することにする。また、半導体モジュールの長手方向は、複数の回路板が並ぶ方向を示している。図示されたX、Y、Zの各軸は互いに直交し、右手系を成している。また、場合によっては、X方向を左右方向、Y方向を前後方向、Z方向を上下方向と呼ぶことがある。これらの方向(前後左右上下方向)は、説明の便宜上用いる文言であり、半導体モジュールの取付姿勢によっては、XYZ方向のそれぞれとの対応関係が変わることがある。例えば、半導体モジュールの放熱面側(冷却器側)を下面側とし、その反対側を上面側と呼ぶことにする。また、本明細書において、平面視は、半導体モジュールの上面又は下面をZ方向からみた場合を意味する。また、本明細書において、「湾曲」とは、曲線だけで構成された形状に限らず、一部に直線を有していてもよい。「湾曲」した形状とは、例えば、複数の直線部分と複数の曲線部分からなる形状であってもよい。 In the following figures, the longitudinal direction of the semiconductor module (cooler) is defined as the X direction, the transverse direction of the semiconductor module (cooler) as the Y direction, and the height direction (thickness direction of the board) as the Z direction. The longitudinal direction of the semiconductor module indicates the direction in which multiple circuit boards are arranged. The X, Y, and Z axes shown in the figures are perpendicular to each other and form a right-handed system. In some cases, the X direction may be referred to as the left-right direction, the Y direction as the front-back direction, and the Z direction as the up-down direction. These directions (front-back, left-right, up-down) are terms used for convenience of explanation, and their correspondence with the X, Y, and Z directions may change depending on the mounting orientation of the semiconductor module. For example, the heat dissipation surface (cooler side) of the semiconductor module is referred to as the bottom side, and the opposite side as the top side. In this specification, a planar view refers to the top or bottom of the semiconductor module as viewed from the Z direction. In this specification, the term "curved" is not limited to shapes composed solely of curves, but may also include straight lines. A "curved" shape may be, for example, a shape consisting of multiple straight lines and multiple curved lines.
本実施の形態に係る半導体モジュール1は、例えば車載用モータのパワーコントロールユニット等の電力変換装置に適用されるものであり、インバータ回路(図4参照)を構成するパワー半導体モジュールである。図1から図5に示すように、半導体モジュール1は、積層基板2と、複数の半導体素子3、4と、これらを封止するモールド樹脂5と、含んで構成される。半導体モジュール1は、例えば車載用コンプレッサに設けられたヒートシンク10の取付面11(図3参照)にサーマルコンパウンド(不図示)を介して取り付けられる。なお、半導体モジュール1の取付先の構成については後述する。 The semiconductor module 1 according to this embodiment is a power semiconductor module that is applied to a power conversion device such as a power control unit for an on-board motor, and constitutes an inverter circuit (see Figure 4). As shown in Figures 1 to 5, the semiconductor module 1 comprises a laminated substrate 2, a plurality of semiconductor elements 3 and 4, and a molded resin 5 that seals these elements. The semiconductor module 1 is attached, for example, via a thermal compound (not shown), to the mounting surface 11 (see Figure 3) of a heat sink 10 provided in an on-board compressor. The configuration of the mounting destination for the semiconductor module 1 will be described later.
本実施の形態では、半導体モジュール1が全体として図4に示す三相インバータ回路を形成する。図1に示すように半導体モジュール1では、X方向正側から順番にU相、V相、W相が並んで配置されている。 In this embodiment, the semiconductor module 1 as a whole forms the three-phase inverter circuit shown in Figure 4. As shown in Figure 1, in the semiconductor module 1, the U phase, V phase, and W phase are arranged in order from the positive side in the X direction.
積層基板2は、例えば、DCB(Direct Copper Bonding)基板やAMB(Active Metal Brazing)基板、あるいは金属ベース基板で構成される。積層基板2は、絶縁板20と複数の放熱板21と複数の回路板22とを積層して構成され、全体として平面視矩形状に形成されている。 The laminated substrate 2 is composed of, for example, a DCB (Direct Copper Bonding) substrate, an AMB (Active Metal Brazing) substrate, or a metal-based substrate. The laminated substrate 2 is composed of a laminated insulating plate 20, multiple heat sinks 21, and multiple circuit boards 22, and is formed into a rectangular shape as a whole in a plan view.
具体的に絶縁板20は、上面と下面を有する板状体で形成され、X方向に長い平面視矩形状を有している(図2参照)。絶縁板20の厚さは、0.05mm以上、2.0mm以下であってよい。好ましくは、0.1mm以上、0.5mm以下である。薄すぎると、電気絶縁性が確保できず、厚すぎると、放熱性が確保できない。絶縁板20は、例えば、酸化アルミニウム(Al2O3)、窒化アルミニウム(AlN)、窒化珪素(Si3N4)、酸化アルミニウム(Al2O3)と酸化ジルコニウム(ZrO2)等のセラミックス材料によって形成されてよい。また、絶縁板20は、例えば、エポキシ樹脂やポリイミド樹脂等の熱硬化性樹脂、又は、熱硬化性樹脂にガラスやセラミックス材料をフィラーとして用いた複合材料によって形成されてよい。絶縁板20は、好ましくは、可撓性を有し、例えば、熱硬化性樹脂を含む材料によって形成されてよい。なお、絶縁板20は、絶縁層又は絶縁フィルムと呼ばれてもよい。詳細は後述するが、絶縁板20は、図3に示す断面視において、各回路板22の間(5箇所)で曲げられており、全体として上方(+Z向き)に凸となる円弧状に湾曲した形状を有している。より具体的には、絶縁板20は、断面視において、複数の回路板22が配置された直線形状からなる平面部(6箇所)と各回路板22の間で上方(+Z向き)に凸となる方向に湾曲した曲げ部(5箇所)が交互に形成され、全体として上方(+Z向き)に凸となる円弧状に湾曲した形状を有している。 Specifically, the insulating plate 20 is formed as a plate-like body having an upper surface and a lower surface, and has a rectangular shape in a plan view extending in the X direction (see FIG. 2 ). The thickness of the insulating plate 20 may be 0.05 mm or more and 2.0 mm or less. Preferably, the thickness is 0.1 mm or more and 0.5 mm or less. If the insulating plate 20 is too thin, electrical insulation cannot be ensured, and if it is too thick, heat dissipation cannot be ensured. The insulating plate 20 may be formed of a ceramic material such as aluminum oxide ( Al 2 O 3 ), aluminum nitride (AlN), silicon nitride (Si 3 N 4 ), aluminum oxide (Al 2 O 3 ) and zirconium oxide (ZrO 2 ). The insulating plate 20 may also be formed of a thermosetting resin such as epoxy resin or polyimide resin, or a composite material containing a thermosetting resin and glass or a ceramic material as a filler. The insulating plate 20 is preferably flexible and may be formed of a material containing, for example, a thermosetting resin. The insulating plate 20 may also be called an insulating layer or an insulating film. As will be described in detail later, the insulating plate 20 is bent between each of the circuit boards 22 (five locations) in the cross-sectional view shown in FIG. 3 , and has an overall arc-curved shape that is convex upward (in the +Z direction). More specifically, the insulating plate 20 has, in the cross-sectional view, alternately formed linear planar portions (six locations) on which the multiple circuit boards 22 are arranged and bent portions (five locations) that are curved in a direction that is convex upward (in the +Z direction) between each of the circuit boards 22, and has an overall arc-curved shape that is convex upward (in the +Z direction).
放熱板21は、所定の厚みを有し、Y方向に長い平面視矩形状を有している(図2参照)。放熱板21の厚さは、0.1mm以上、4.0mm以下であってよい。好ましくは、0.2mm以上、1.0mm以下である。放熱板21は、例えば銅やアルミニウム等の熱伝導性の良好な金属板によって形成される。放熱板21は、絶縁板20の下面に配置されている。本実施の形態では、複数(6つ)の放熱板21が、所定の間隔を空けて配置されている。具体的には、図2の破線のように、平面視でX方向に並んで配置され、図3のように、Y方向から見た断面視で、全体として上方(+Z向き)に凸となる円弧状に湾曲して配置されている。 The heat sink 21 has a predetermined thickness and is rectangular in plan view, elongated in the Y direction (see Figure 2). The thickness of the heat sink 21 may be 0.1 mm or more and 4.0 mm or less. Preferably, it is 0.2 mm or more and 1.0 mm or less. The heat sink 21 is formed from a metal plate with good thermal conductivity, such as copper or aluminum. The heat sink 21 is disposed on the underside of the insulating plate 20. In this embodiment, multiple (six) heat sinks 21 are disposed at predetermined intervals. Specifically, as indicated by the dashed lines in Figure 2, they are disposed side by side in the X direction in plan view, and as shown in Figure 3, they are disposed in an arc-like shape that is convex upward (in the +Z direction) in cross section viewed from the Y direction.
詳細は後述するが、複数の放熱板21は、複数の回路板22に対応して配置されている。また、放熱板21の下面は、半導体モジュール1の下面に露出していてよい。さらに好ましくは、モールド樹脂5の下面より下方に突出してよい。放熱板21の下面は、半導体モジュール1の取付先であるヒートシンク10(図3参照)に対する被取付面であると共に、半導体モジュール1の熱を放出するための放熱面(放熱領域)としても機能する。 As will be described in more detail below, the multiple heat sinks 21 are arranged to correspond to the multiple circuit boards 22. The lower surface of the heat sink 21 may be exposed on the underside of the semiconductor module 1. More preferably, it may protrude downward from the underside of the molded resin 5. The lower surface of the heat sink 21 is the mounting surface for the heat sink 10 (see Figure 3) to which the semiconductor module 1 is attached, and also functions as a heat dissipation surface (heat dissipation area) for dissipating heat from the semiconductor module 1.
回路板22は、放熱板21と同様に、所定の厚みを有し、Y方向に長い平面視矩形状を有している(図2参照)。回路板22の厚さは、0.1mm以上、4.0mm以下であってよい。好ましくは、0.2mm以上、1.0mm以下である。回路板22の厚さは、放熱板21の厚さと同じであってよい。回路板22は、例えば銅やアルミニウム等の熱伝導性の良好な金属板によって形成される。回路板22は、回路層、回路パターンと呼ばれてもよい。回路板22は、絶縁板20の上面に配置されている。本実施の形態では、複数(6つ)の回路板22が、所定の間隔を空けて配置されている。具体的には、図2のように、平面視でX方向に並んで配置され、図3のように、Y方向から見た断面視で、全体として上方(+Z向き)に凸となる円弧状に湾曲して配置されている。 Like the heat sink 21, the circuit board 22 has a predetermined thickness and a rectangular shape in plan view that is long in the Y direction (see Figure 2). The thickness of the circuit board 22 may be 0.1 mm or more and 4.0 mm or less. Preferably, it is 0.2 mm or more and 1.0 mm or less. The thickness of the circuit board 22 may be the same as that of the heat sink 21. The circuit board 22 is formed from a metal plate with good thermal conductivity, such as copper or aluminum. The circuit board 22 may also be called a circuit layer or circuit pattern. The circuit board 22 is disposed on the upper surface of the insulating plate 20. In this embodiment, multiple (six) circuit boards 22 are disposed at predetermined intervals. Specifically, as shown in Figure 2, the circuit boards 22 are disposed side by side in the X direction in plan view, and as shown in Figure 3, they are disposed in an arc-like shape that is convex upward (in the +Z direction) in cross-sectional view taken from the Y direction.
詳細は後述するが、図1、2に示すように、6つの回路板22のうち、X方向正側に並ぶ2つの回路板22は、U相の回路を構成する。また、中央に並ぶ2つの回路板22は、V相の回路を構成する。更にX方向負側に並ぶ2つの回路板22は、W相の回路を構成する。また、各相において、X方向正側の回路板22が上アーム(ハイサイドと呼ばれてもよい)を構成し、X方向負側の回路板22が下アーム(ローサイドと呼ばれてもよい)を構成する。 As will be described in more detail below, as shown in Figures 1 and 2, of the six circuit boards 22, the two circuit boards 22 aligned on the positive side in the X direction form the U-phase circuit. The two circuit boards 22 aligned in the middle form the V-phase circuit. The two circuit boards 22 aligned on the negative side in the X direction form the W-phase circuit. In each phase, the circuit board 22 on the positive side in the X direction forms the upper arm (which may also be called the high side), and the circuit board 22 on the negative side in the X direction forms the lower arm (which may also be called the low side).
上記した各放熱板21は、各回路板22の直下(絶縁板20を挟んで反対側)に対応する箇所に配置されている。対応する箇所とは、各回路板22の直下(絶縁板20を挟んで反対側)の領域を含む箇所である。また、放熱板21は、平面視で回路板22よりも大きい面積を有することが好ましい。さらに好ましくは、各放熱板21は、各回路板22の直下(絶縁板20を挟んで反対側)の領域を全て含むように配置されている。 Each of the heat sinks 21 described above is disposed in a location corresponding to the area directly below each circuit board 22 (on the opposite side of the insulating plate 20). The corresponding location refers to a location that includes the area directly below each circuit board 22 (on the opposite side of the insulating plate 20). Furthermore, it is preferable that the heat sink 21 has a larger area than the circuit board 22 in a plan view. Even more preferably, each heat sink 21 is disposed so as to include the entire area directly below each circuit board 22 (on the opposite side of the insulating plate 20).
隣接する放熱板21の間隙は、隣接する回路板22の間隙の直下(絶縁板20を挟んで反対側)に対応する箇所に配置されている。対応する箇所とは、隣接する回路板22の間隙の直下(絶縁板20を挟んで反対側)の領域を含む箇所である。また、隣接する放熱板21の間隙は、平面視で隣接する回路板22の間隙よりも小さい面積を有することが好ましい。さらに好ましくは、隣接する放熱板21の間隙は、隣接する回路板22の間隙の直下(絶縁板20を挟んで反対側)の領域に全て含まれるように配置されている。 The gap between adjacent heat sinks 21 is located at a position that corresponds to the gap directly below the gap between adjacent circuit boards 22 (on the opposite side of the insulating plate 20). The corresponding position refers to a position that includes the area directly below the gap between adjacent circuit boards 22 (on the opposite side of the insulating plate 20). Furthermore, it is preferable that the gap between adjacent heat sinks 21 has a smaller area than the gap between adjacent circuit boards 22 in a plan view. Even more preferably, the gap between adjacent heat sinks 21 is located so that it is entirely included in the area directly below the gap between adjacent circuit boards 22 (on the opposite side of the insulating plate 20).
各回路板22のY方向負側の端部には、主電流用の配線を構成する端子部材23(第1端子部材)が連結されている。端子部材23は、回路板22の端部からY方向負側に向かって延びた長尺形状を有している。各端子部材23は、各回路板22の幅(X方向)の内側に形成されている。 A terminal member 23 (first terminal member) that constitutes the wiring for the main current is connected to the end of each circuit board 22 on the negative side in the Y direction. The terminal member 23 has an elongated shape that extends from the end of the circuit board 22 toward the negative side in the Y direction. Each terminal member 23 is formed inside the width (X direction) of the corresponding circuit board 22.
各相の上アーム側の端子部材23は、高電位の入力端子(P端子)を構成する。一方で、各相の下アーム側の端子部材23は、各相の出力端子(U端子、V端子、又はW端子)を構成する。 The terminal member 23 on the upper arm side of each phase constitutes the high-potential input terminal (P terminal). Meanwhile, the terminal member 23 on the lower arm side of each phase constitutes the output terminal (U terminal, V terminal, or W terminal) of that phase.
各相の下アーム側の回路板22のY方向負側の側方には、長尺状の端子部材24(第2端子部材)が配置されている。端子部材24は、回路板22の端部からY方向負側に向かって延びた長尺形状を有している。端子部材24は、端子部材23のX方向負側に並んで配置されている。端子部材23、24は、Y方向に沿って互いに隣接して平行に延びている。各端子部材24は、各回路板22の幅(X方向)の内側に形成されている。端子部材24は、低電位の入力端子(N端子)を構成する。 A long terminal member 24 (second terminal member) is arranged on the negative Y-side of the circuit board 22 on the lower arm side of each phase. The terminal member 24 has a long shape extending from the end of the circuit board 22 toward the negative Y-side. The terminal member 24 is arranged next to the negative X-side of the terminal member 23. The terminal members 23 and 24 extend adjacent to each other and parallel along the Y-direction. Each terminal member 24 is formed inside the width (X-direction) of the respective circuit board 22. The terminal member 24 constitutes a low-potential input terminal (N terminal).
また、各相の下アーム側の回路板22のY方向正側の側方には、長尺状の端子部材25(第3端子部材)が配置されている。端子部材25は、Y方向正側に向かって延びている。各端子部材25は、各回路板22の幅(X方向)の内側に形成されている。端子部材25は、ゲート端子(G端子)を構成する。図2に示すように、端子部材25は、平面視において、半導体素子3、4を挟んで端子部材23の反対側に配置されている。 In addition, a long terminal member 25 (third terminal member) is arranged on the positive Y-axis side of the circuit board 22 on the lower arm side of each phase. The terminal member 25 extends toward the positive Y-axis side. Each terminal member 25 is formed inside the width (X-axis) of the corresponding circuit board 22. The terminal member 25 constitutes a gate terminal (G terminal). As shown in FIG. 2, the terminal member 25 is arranged on the opposite side of the terminal member 23 across the semiconductor elements 3 and 4 in a plan view.
詳細は後述するが、上記した複数の回路板22、複数の端子部材23、24、25は、1つの金属板によって形成され、製造工程の途中においては、矩形枠状のランナー部26によって連結された状態となっている(図5B参照)。後の工程において、ランナー部26が除去されることにより、各回路板22及び各端子部材23、24、25に分離される(切り離される)。一体化された金属板は、リードフレーム又は金属配線板と呼ばれてもよい。 As will be described in more detail below, the multiple circuit boards 22 and multiple terminal members 23, 24, and 25 are formed from a single metal plate and are connected by a rectangular frame-shaped runner portion 26 during the manufacturing process (see Figure 5B). In a later process, the runner portion 26 is removed, separating (cutting off) each circuit board 22 and each terminal member 23, 24, and 25. The integrated metal plate may also be called a lead frame or metal wiring board.
各回路板22の上面には、半導体素子3、4が半田等の接合材Sを介して配置されている。半導体素子3、4は、Y方向に並んで配置されている。半導体素子3、4は、例えばシリコン(Si)、炭化けい素(SiC)等の半導体基板によって平面視矩形状に形成される。半導体素子には、IGBT(Insulated Gate Bipolar Transistor)、パワーMOSFET(Metal Oxide Semiconductor Field Effect Transistor)等のスイッチング素子、FWD(Free Wheeling Diode)等のダイオードが用いられる。 Semiconductor elements 3, 4 are arranged on the upper surface of each circuit board 22 via a bonding material S such as solder. The semiconductor elements 3, 4 are arranged side by side in the Y direction. The semiconductor elements 3, 4 are formed into a rectangular shape in a plan view using a semiconductor substrate made of, for example, silicon (Si) or silicon carbide (SiC). The semiconductor elements may be switching elements such as IGBTs (Insulated Gate Bipolar Transistors) or power MOSFETs (Metal Oxide Semiconductor Field Effect Transistors), or diodes such as FWDs (Free Wheeling Diodes).
本実施の形態では、Y方向正側に位置する半導体素子3がIGBT素子で構成され、Y方向負側に位置する半導体素子4がFWD素子で構成される。半導体素子3、4は互いに逆並列接続されてもよい。なお、本実施の形態では、IGBT素子とFWD素子とが別体で構成される場合について説明しているが、これに限定されず、半導体素子として、IGBT素子とFWD素子を一体化したRC(Reverse Conducting)-IGBT、逆バイアスに対して十分な耐圧を有するRB(Reverse Blocking)-IGBT等が用いられてもよい。 In this embodiment, semiconductor element 3 located on the positive side in the Y direction is an IGBT element, and semiconductor element 4 located on the negative side in the Y direction is an FWD element. Semiconductor elements 3 and 4 may be connected in reverse parallel to each other. Note that this embodiment describes a case where the IGBT element and FWD element are configured separately, but this is not limited to this. As semiconductor elements, RC (Reverse Conducting)-IGBTs in which the IGBT element and FWD element are integrated, RB (Reverse Blocking)-IGBTs with sufficient reverse bias voltage resistance, etc. may also be used.
また、半導体素子3、4の形状、配置数、配置箇所等は適宜変更が可能である。なお、本実施の形態における半導体素子3、4は、半導体基板にトランジスタなどの機能素子を形成した、いわゆる縦型のスイッチング素子であるが、これに限らず、横型のスイッチング素子であってもよい。 Furthermore, the shape, number, and location of the semiconductor elements 3 and 4 can be changed as appropriate. In this embodiment, the semiconductor elements 3 and 4 are so-called vertical switching elements in which functional elements such as transistors are formed on a semiconductor substrate, but they are not limited to this and may also be horizontal switching elements.
上記した半導体素子3、4、回路板22、端子部材23、24により、図4に示すようなインバータ回路が構成される。図4では、IN(P)は正極端子(高電位側入力端子)、IN(N)は負極端子(低電位側入力端子)、OUT(U)、OUT(V)、OUT(W)は各相の出力端子を表している。また、2つの半導体素子3、4が逆並列接続された例を示している。 The above-mentioned semiconductor elements 3 and 4, circuit board 22, and terminal members 23 and 24 constitute an inverter circuit as shown in Figure 4. In Figure 4, IN (P) represents the positive terminal (high potential input terminal), IN (N) represents the negative terminal (low potential input terminal), and OUT (U), OUT (V), and OUT (W) represent the output terminals of each phase. Also shown is an example in which two semiconductor elements 3 and 4 are connected in anti-parallel.
半導体素子3、4の上面電極は配線部材Wによって電気的に接続される。また、半導体素子4の上面電極と端子部材24の一端部も配線部材Wによって電気的に接続される。更に半導体素子3のゲート電極30と端子部材25の一端部も配線部材Wによって電気的に接続される。 The upper surface electrodes of semiconductor elements 3 and 4 are electrically connected by wiring member W. The upper surface electrode of semiconductor element 4 and one end of terminal member 24 are also electrically connected by wiring member W. Furthermore, the gate electrode 30 of semiconductor element 3 and one end of terminal member 25 are also electrically connected by wiring member W.
これらの配線部材Wには、導電性のワイヤ(ボンディングワイヤ)が用いられる。ワイヤの材質は、金、銅、アルミニウム、金合金、銅合金、アルミニウム合金のいずれか1つ又はそれらの組み合わせを用いることができる。また、配線部材としてワイヤ以外の部材を用いることも可能である。例えば、配線部材としてリボンを用いることができる。 These wiring members W are made of conductive wire (bonding wire). The wire material can be any one of gold, copper, aluminum, gold alloy, copper alloy, and aluminum alloy, or a combination thereof. It is also possible to use materials other than wire as the wiring members. For example, ribbon can be used as the wiring member.
上記した積層基板2、複数の半導体素子3、端子部材、及び配線部材Wは、モールド樹脂5によってパッケージ(封止)される。詳細は後述するが、モールド樹脂5は、トランスファー成形により成形可能である。モールド樹脂5は、例えば、エポキシ樹脂やシリコーンゴム等の熱硬化性樹脂材料であってよく、さらに、ガラスやセラミックス材料がフィラーとして添加されていてもよい。モールド樹脂5は、好ましくは、可撓性を有し、例えば、シリコーンゴム等の熱硬化性エラストマーを含む材料である。こうすることで、後述するように円筒状の外形を有するヒートシンク10に半導体モジュール1を沿わせて配置することが容易になる。 The laminated substrate 2, multiple semiconductor elements 3, terminal members, and wiring members W are packaged (sealed) in molded resin 5. As will be described in detail below, molded resin 5 can be formed by transfer molding. The molded resin 5 may be a thermosetting resin material such as epoxy resin or silicone rubber, and may further contain glass or ceramic materials as fillers. The molded resin 5 is preferably flexible and is a material that contains a thermosetting elastomer such as silicone rubber. This makes it easier to position the semiconductor module 1 along the heat sink 10, which has a cylindrical outer shape, as will be described below.
ところで、一般的な半導体モジュールでは、組立性、放熱性等を考慮するため、半導体素子が実装される基板(積層基板)は平らであることが通常である。そのため、半導体モジュールが設置される場所も平坦な面の上であることが好ましい。 In general, in semiconductor modules, the substrate (laminated substrate) on which the semiconductor elements are mounted is usually flat, taking into consideration ease of assembly, heat dissipation, etc. Therefore, it is preferable that the location on which the semiconductor module is installed is also on a flat surface.
しかしながら、取付先の構造体(例えば自動車のコンプレッサやモータ)の形状によっては、円筒面等、湾曲した取付面上に半導体モジュールを取り付けたいことが想定される。この場合、取り付ける対象となる構造体に平坦部を形成することも考えられるが、装置全体の取付スペースを考慮すると、取付先の構造体に対応した形状で半導体モジュールを大型化することなく取り付けることが望まれる。このように、取付先の形状に対応した取付構造を有する半導体モジュールが望まれている。 However, depending on the shape of the structure to which it is to be attached (for example, an automobile compressor or motor), it may be necessary to mount the semiconductor module on a curved mounting surface, such as a cylindrical surface. In this case, it is possible to form a flat portion on the structure to which it is to be attached, but considering the mounting space for the entire device, it is desirable to mount the semiconductor module in a shape that corresponds to the structure to which it is to be attached without increasing its size. Thus, there is a demand for semiconductor modules with mounting structures that correspond to the shape of the structure to which they are to be attached.
従来では、平板状のヒートシンクの上面に複数の半導体モジュールを並べて配置し、ヒートシンクを湾曲させて曲面上に取り付けることも考えられていた。しかしながら、このような構造は複数の半導体モジュールを備えた構成に特化したものであり、しかも金属製のヒートシンク自体を湾曲させる必要がある。このため、従来構造は必ずしも取付性の柔軟性を確保したものとはいえず、その構造には改善の余地があった。 In the past, it was considered to arrange multiple semiconductor modules side by side on the top surface of a flat heat sink, then curve the heat sink and attach it to the curved surface. However, this type of structure is specialized for configurations with multiple semiconductor modules, and it also requires the metal heat sink itself to be curved. As a result, this conventional structure does not necessarily ensure flexibility in installation, and there is room for improvement.
そこで、本件発明者は、単一の半導体モジュールにおいて、湾曲し取付面上に設置可能な構造を実現すべく、本発明に想到した。具体的に本実施の形態では、三相インバータ回路を構成する回路板を各相の各上下アーム毎に6つの回路板22に分割し、連続した1枚の絶縁板20の長手方向(X方向)に並べて配置した。また、通常絶縁板20の下面に配置される放熱板も、6つに分割された回路板22の直下に対応するように6つの放熱板21に分割して配置した。 The inventors therefore conceived the present invention to realize a structure in a single semiconductor module that can be curved and installed on a mounting surface. Specifically, in this embodiment, the circuit boards that make up the three-phase inverter circuit are divided into six circuit boards 22, one for each upper and lower arm of each phase, and are arranged side by side in the longitudinal direction (X direction) of a single continuous insulating plate 20. In addition, the heat sink that is normally placed on the underside of the insulating plate 20 is also divided into six heat sinks 21 and arranged so that they correspond directly below the six divided circuit boards 22.
すなわち、放熱板21の下面は、隣接する回路板22の境界線Lに沿って分離されている。より具体的に放熱板21は、境界線Lに沿って複数に分断されている。このように、複数の分断された放熱板21の下面は、平面視でX方向に並んで配置された複数の放熱領域を構成する。 That is, the lower surface of the heat sink 21 is separated along the boundary line L between adjacent circuit boards 22. More specifically, the heat sink 21 is divided into multiple pieces along the boundary line L. In this way, the lower surfaces of the multiple divided heat sinks 21 form multiple heat dissipation regions arranged side by side in the X direction in a plan view.
これにより、積層基板2単体では、図2に示すように、隣接する回路板22又は放熱板21の境界線Lに沿う箇所で絶縁板20が露出されている。すなわち、境界線Lの上面では回路板22が存在せず、境界線Lの下面では放熱板21が存在しない。境界線Lは、複数の回路板22が並ぶ方向(積層基板2の長手方向、X方向)とは直交する方向(積層基板2の短手方向、Y方向)に沿って延びている。このため、境界線Lの近傍では、長手方向における積層基板2の曲げ剛性(撓みにくさ)が三層分(絶縁板20、放熱板21、及び回路板22)ではなく、絶縁板20一層分の曲げ剛性に調整(低減)されている。したがって、積層基板2(絶縁板20)は、複数の境界線Lを起点に湾曲しやすくなっている。このため、図3に示すように、積層基板2をモールド樹脂5で封止する際に湾曲させた状態で成型することが可能である。 As a result, in the laminate substrate 2 alone, as shown in FIG. 2, the insulating plate 20 is exposed at locations along the boundary line L between adjacent circuit boards 22 or heat sinks 21. That is, no circuit board 22 is present above the boundary line L, and no heat sink 21 is present below the boundary line L. The boundary line L extends in a direction (the width direction, or Y direction, of the laminate substrate 2) perpendicular to the direction in which the multiple circuit boards 22 are arranged (the longitudinal direction, or X direction, of the laminate substrate 2). Therefore, near the boundary line L, the bending rigidity (resistance to bending) of the laminate substrate 2 in the longitudinal direction is adjusted (reduced) to the bending rigidity of one layer of the insulating plate 20, rather than that of three layers (insulating plate 20, heat sink 21, and circuit board 22). Therefore, the laminate substrate 2 (insulating plate 20) is prone to bending starting from the multiple boundary lines L. Therefore, as shown in FIG. 3, the laminate substrate 2 can be molded in a curved state when sealed with molded resin 5.
具体的には、積層基板2は、回路板22、絶縁板20、放熱板21がこの順番に形成されている。絶縁板20は、X方向に長手を有する矩形状の1枚の連続した板で形成されている。絶縁板20の上面側に、X方向に並ぶ複数(6つ)に分割された回路板22を有し、X方向に並ぶ複数(5つ)の間隙を有する。また、絶縁板の下面側に、回路板22に対応したX方向に並ぶ複数(6つ)に分割された放熱板21を有し、回路板22の間隙に対応したX方向に並ぶ複数(5つ)の間隙を有する。そして、積層基板2は、放熱板21および回路板22の対向する複数(5つ)の間隙を湾曲させて、全体として上方(+Z向き)に凸となる円弧状に湾曲して配置されている。 Specifically, the laminated substrate 2 is formed with a circuit board 22, an insulating plate 20, and a heat sink 21, in this order. The insulating plate 20 is formed from a single, continuous, rectangular plate with its length in the X direction. The upper surface of the insulating plate 20 has multiple (six) divided circuit boards 22 aligned in the X direction, with multiple (five) gaps aligned in the X direction. The lower surface of the insulating plate has multiple (six) divided heat sinks 21 aligned in the X direction corresponding to the circuit boards 22, with multiple (five) gaps aligned in the X direction corresponding to the gaps between the circuit boards 22. The laminated substrate 2 is curved in an arc shape that is convex upward (in the +Z direction) as a whole, with the multiple (five) opposing gaps between the heat sink 21 and the circuit board 22 curved.
より具体的には、積層基板2は、回路板22または放熱板21の少なくともいずれかが配置された平面部分と、回路板22および放熱板21のいずれも配置されていない曲げ部を備える。そして、それぞれの曲げ部は、上方(+Z向き)に凸となる方向に曲がっている。このため、半導体モジュール1は、下面が全体として上方(+Z向き)に凸となる円弧状に湾曲している。この結果、湾曲した取付面11を有する円筒状の外形を有するヒートシンク10に半導体モジュール1を沿わせて配置することが可能である。 More specifically, the laminated substrate 2 has a flat portion on which at least one of the circuit board 22 and the heat sink 21 is disposed, and a bent portion on which neither the circuit board 22 nor the heat sink 21 is disposed. Each bent portion is bent in a direction that convexes upward (toward +Z). As a result, the underside of the semiconductor module 1 is curved in an arc shape that convexes upward (toward +Z) as a whole. As a result, the semiconductor module 1 can be placed along a heat sink 10 that has a cylindrical outer shape and a curved mounting surface 11.
また、平面視における放熱板21の面積は、対応する回路板22の面積よりも大きい。この構成によれば、回路板22上に配置された半導体素子3、4が発熱した際の熱の拡散範囲に応じて放熱板21がその熱をヒートシンク10に向けて拡散する。この結果、効果的に半導体素子3、4の熱を放出することが可能である。 Furthermore, the area of the heat sink 21 in plan view is larger than the area of the corresponding circuit board 22. With this configuration, when the semiconductor elements 3 and 4 arranged on the circuit board 22 generate heat, the heat sink 21 diffuses that heat toward the heat sink 10 in accordance with the range of heat diffusion. As a result, the heat from the semiconductor elements 3 and 4 can be effectively dissipated.
このように、本実施の形態に係る半導体モジュール1では、各相のアーム毎に回路板22及び放熱板21を分割したことにより、隣接するアームの境界線Lを起点に積層基板2を湾曲しやすくすることが可能である。この結果、湾曲した取付面11の形状に合わせた半導体モジュール1を得ることができ、省スペースを考慮した半導体モジュール1の取付が可能となっている。 In this way, in the semiconductor module 1 according to this embodiment, by dividing the circuit board 22 and heat sink 21 for each phase arm, it is possible to easily curve the laminated substrate 2 starting from the boundary line L between adjacent arms. As a result, it is possible to obtain a semiconductor module 1 that matches the shape of the curved mounting surface 11, enabling the semiconductor module 1 to be mounted in a space-saving manner.
また、本実施の形態に係る半導体モジュール1では、絶縁板20が1枚の連続したものであることにより、回路板22と放熱板21との間の沿面距離を十分に確保することができる。そのため、隣接する回路板22及び隣接する放熱板21のそれぞれの間隔を小さくすることができる。この結果、湾曲した取付面11の形状に合わせつつ、小型の半導体モジュール1を得ることができ、省スペースを考慮した半導体モジュール1が可能となっている。 In addition, in the semiconductor module 1 according to this embodiment, the insulating plate 20 is a single continuous piece, which ensures a sufficient creepage distance between the circuit board 22 and the heat sink 21. This allows the distance between adjacent circuit boards 22 and adjacent heat sinks 21 to be reduced. As a result, a compact semiconductor module 1 can be obtained that conforms to the shape of the curved mounting surface 11, making it possible to create a semiconductor module 1 that is space-saving.
次に、図5から図13を参照して、本実施の形態に係る半導体モジュールの製造方法について説明する。図5から図14は、本実施の形態に係る半導体モジュールの製造方法の一工程例を示す模式図である。図5A、図6A、図7Aは断面模式図であり、図5B、図6B、図7Bは平面模式図である。なお、以下に示す半導体モジュールの製造方法は、あくまで一例であり、この構成に限定されず、適宜変更が可能である。 Next, a method for manufacturing a semiconductor module according to this embodiment will be described with reference to Figures 5 to 13. Figures 5 to 14 are schematic diagrams showing an example of one step in the method for manufacturing a semiconductor module according to this embodiment. Figures 5A, 6A, and 7A are schematic cross-sectional views, and Figures 5B, 6B, and 7B are schematic plan views. Note that the method for manufacturing a semiconductor module shown below is merely an example, and is not limited to this configuration and can be modified as appropriate.
本実施の形態に係る半導体モジュール1の製造方法は、積層基板準備工程(図5参照)と、チップ配置工程(図6参照)と、ボンディング工程(図7参照)と、湾曲工程(図8-9参照)と、成型工程(図10-12参照)と、端子成型工程(図13参照)と、回路基板配置工程(図14参照)と、を備えている。これらの各工程は、矛盾のない限り、実施する順序を変更したり、まとめたりしてもよい。 The manufacturing method for semiconductor module 1 according to this embodiment includes a laminated substrate preparation process (see FIG. 5), a chip placement process (see FIG. 6), a bonding process (see FIG. 7), a bending process (see FIGS. 8-9), a molding process (see FIGS. 10-12), a terminal molding process (see FIG. 13), and a circuit board placement process (see FIG. 14). The order in which these processes are performed may be changed or combined, provided that no contradictions exist.
先ず、図5A、図5Bに示すように、積層基板準備工程においては、上面と下面を有する絶縁板20と、絶縁板20の上面において所定方向(X方向)に並んで配置された複数の回路板22と、絶縁板20の下面において複数の回路板22に対応する箇所に配置された複数の放熱板21と、を積層して構成された積層基板2を準備する。 First, as shown in Figures 5A and 5B, in the laminated substrate preparation process, a laminated substrate 2 is prepared by stacking an insulating plate 20 having an upper surface and a lower surface, a plurality of circuit boards 22 arranged in a predetermined direction (X direction) on the upper surface of the insulating plate 20, and a plurality of heat sinks 21 arranged in positions corresponding to the plurality of circuit boards 22 on the lower surface of the insulating plate 20.
特に図5Bに示すように、複数の回路板22、複数の端子部材23、24、25は、1つの金属板によって形成されている。より具体的には、複数の回路板22、複数の端子部材23、24、25は矩形枠状のランナー部26によって一体に連結された状態となっている。 As shown in Figure 5B in particular, the multiple circuit boards 22 and the multiple terminal members 23, 24, and 25 are formed from a single metal plate. More specifically, the multiple circuit boards 22 and the multiple terminal members 23, 24, and 25 are integrally connected by a rectangular frame-shaped runner portion 26.
次に、チップ配置工程が実施される。図6A、図6Bに示すように、チップ配置工程では、それぞれの回路板22の上面に半導体素子3、4が配置される。具体的に1つの回路板22につき、半導体素子3、4が1つずつ、接合材Sを介して回路板22の上面に配置される。 Next, the chip placement process is carried out. As shown in Figures 6A and 6B, in this chip placement process, semiconductor elements 3 and 4 are placed on the upper surface of each circuit board 22. Specifically, one semiconductor element 3 and one semiconductor element 4 are placed on the upper surface of each circuit board 22 via bonding material S.
次に、ボンディング工程が実施される。図7A、図7Bに示すように、ボンディング工程では、半導体素子3、4の上面電極が配線部材Wによって電気的に接続される。また、半導体素子4の上面電極と端子部材24の一端部も配線部材Wによって電気的に接続される。更に半導体素子3のゲート電極30と端子部材25の一端部も配線部材Wによって電気的に接続される。この場合、ボンディング工程では、後の湾曲工程で積層基板2が湾曲されることを見越して、配線部材Wを長めにたるませてボンディングすることが好ましい。これにより、湾曲後も配線部材Wが突っ張ることなく断線を防止することが可能である。 Next, the bonding process is carried out. As shown in Figures 7A and 7B, in the bonding process, the top electrodes of the semiconductor elements 3 and 4 are electrically connected by the wiring member W. The top electrode of the semiconductor element 4 is also electrically connected to one end of the terminal member 24 by the wiring member W. The gate electrode 30 of the semiconductor element 3 is also electrically connected to one end of the terminal member 25 by the wiring member W. In this case, in the bonding process, it is preferable to bond the wiring member W with a long slack, in anticipation of the laminated substrate 2 being bent in the subsequent bending process. This makes it possible to prevent the wiring member W from becoming stiff even after bending, preventing breakage.
次に、湾曲工程が実施される。図8、図9に示すように、チップ配置工程後の積層基板2は、金型(下金型12及び上金型13)内に収容される。下金型12及び上金型13には、上方に凸となる湾曲した窪み(凹部)が形成されている。積層基板2は、下金型12の窪みに向かって押し付けられ、窪みの湾曲形状に沿うように湾曲される。すなわち、湾曲工程では、積層基板2(絶縁板20)が所定方向(X軸方向)に沿って厚み方向(Z軸方向)一方側に凸となるように湾曲される。なお、本実施の形態では、積層基板2がZ方向正側に向かって凸となるように湾曲される場合について説明しているが、これに限定されず、適宜変更が可能である。例えば積層基板2はZ方向負側に向かって凸となるように湾曲されてもよい。また、積層基板2は、Z方向正側に向かって凸となるように湾曲される部分とZ方向負側に向かって凸に湾曲される部分を両方含んでいてもよい。あるいは、積層基板2は、凸となるように湾曲される部分と平面部分と含んでいてよい。また、本実施の形態では、円弧状に湾曲している場合について説明しているが、これに限定されず、適宜変更が可能である。例えば積層基板2は楕円の一部に対応する弧に湾曲されてもよい。 Next, the bending process is carried out. As shown in Figures 8 and 9, the laminated substrate 2 after the chip placement process is placed in a mold (lower mold 12 and upper mold 13). A curved recess (concave) that is convex upward is formed in the lower mold 12 and the upper mold 13. The laminated substrate 2 is pressed against the recess in the lower mold 12 and bent to conform to the curved shape of the recess. That is, in the bending process, the laminated substrate 2 (insulating plate 20) is bent along a predetermined direction (X-axis direction) so as to be convex on one side in the thickness direction (Z-axis direction). Note that this embodiment describes a case in which the laminated substrate 2 is bent so as to be convex toward the positive side of the Z direction, but this is not limited to this and can be modified as appropriate. For example, the laminated substrate 2 may be curved so as to be convex toward the negative side of the Z direction. Furthermore, the laminated substrate 2 may include both a portion that is curved so as to be convex toward the positive side of the Z direction and a portion that is curved so as to be convex toward the negative side of the Z direction. Alternatively, the laminated substrate 2 may include a convexly curved portion and a flat portion. Furthermore, in this embodiment, the case where the laminated substrate 2 is curved in an arc shape is described, but this is not limited to this and can be modified as appropriate. For example, the laminated substrate 2 may be curved in an arc corresponding to a portion of an ellipse.
次に、成型工程が実施される。図10に示すように、成型工程では、下金型12と上金型13が接近して閉じられることにより、金型内に所定の閉空間が形成される。そして、図11に示すように、金型内の閉空間にモールド樹脂5が充填されることにより、積層基板2及び半導体素子3、4がパッケージされる。このモールド樹脂5は、例えばトランスファー成形により成形される。トランスファー成形を採用することで、専用のケースを用意する必要がなく、全ての構成部品を実装した後で一度にこれらの構成部品を封止して一体化することが可能である。その後、モールド樹脂5が完全に硬化したら、下金型12と上金型13が互いに退避して開かれ、構成部品が一体化された1つの半導体モジュール1を得ることが可能である。 Next, the molding process is carried out. As shown in Figure 10, in the molding process, the lower mold 12 and upper mold 13 are brought close together to form a predetermined closed space within the mold. Then, as shown in Figure 11, mold resin 5 is filled into the closed space within the mold, packaging the laminated substrate 2 and semiconductor elements 3 and 4. This mold resin 5 is formed, for example, by transfer molding. By using transfer molding, there is no need to prepare a dedicated case, and it is possible to mount all the components and then seal and integrate these components all at once. Then, once the mold resin 5 has completely hardened, the lower mold 12 and upper mold 13 are retracted and opened, and a single semiconductor module 1 with the components integrated can be obtained.
次に、端子成型工程が実施される。図13に示すように、ランナー部26(図5-図7参照)が除去されることにより、各回路板22及び各端子部材23-25に分離される(切り離される)。更に、各端子部材23-25が図13に示す曲げ線Bに沿って直角に曲げられる。これにより、各端子部材23-25がZ方向正側に向かって延びるように成型される。 Next, the terminal molding process is carried out. As shown in Figure 13, the runner portion 26 (see Figures 5-7) is removed, separating (cutting off) each circuit board 22 and each terminal member 23-25. Furthermore, each terminal member 23-25 is bent at a right angle along bend line B shown in Figure 13. This forms each terminal member 23-25 so that it extends toward the positive side of the Z direction.
次に、回路基板配置工程が実施される。図14に示すように、回路基板配置工程では、複数の端子部材23-25に回路基板6(プリント基板又は制御基板と呼ばれてもよい)が配置される。具体的に回路基板6は、平面視矩形状のプリント基板で構成され、複数の端子部材23-25の先端に対応する箇所に貫通穴(不図示)が形成されている。当該貫通穴に各端子部材の先端が挿入され、半田付けされることにより、回路基板6上の回路パターンと各端子部材とが電気的に接続される。 Next, the circuit board placement process is carried out. As shown in Figure 14, in this process, a circuit board 6 (which may also be called a printed circuit board or a control board) is placed on multiple terminal members 23-25. Specifically, the circuit board 6 is composed of a printed circuit board that is rectangular in plan view, and through holes (not shown) are formed at locations corresponding to the tips of the multiple terminal members 23-25. The tips of each terminal member are inserted into the through holes and soldered, electrically connecting the circuit pattern on the circuit board 6 to each terminal member.
なお、図14に示すように、半導体モジュール1と、取付先である冷却器の一部を構成するヒートシンク10と、回路基板6と、を含んで、半導体装置100(電力変換装置)が構成されてもよい。 As shown in FIG. 14, a semiconductor device 100 (power conversion device) may be configured including a semiconductor module 1, a heat sink 10 that forms part of a cooler to which the semiconductor module 1 is attached, and a circuit board 6.
以上説明したように、本実施形態によれば、アーム毎に回路板22及び放熱板21を分割したことにより、積層基板2を湾曲しやすくすることができ、湾曲した取付面11の形状に合わせた半導体モジュール1を得ることができる。 As described above, according to this embodiment, by dividing the circuit board 22 and heat sink 21 into separate arms, the laminated substrate 2 can be easily bent, and a semiconductor module 1 can be obtained that matches the shape of the curved mounting surface 11.
なお、上記実施の形態では、トランスファー成型によって半導体モジュール1の構成部品が封止される構成としたが、この構成に限定されない。例えば、樹脂製のケースと金属製の端子が別々に形成され、ケース内に各種構成部品を配置し、そのケース内に別途封止樹脂を充填する構成としてもよい。 In the above embodiment, the components of the semiconductor module 1 are sealed by transfer molding, but this configuration is not limited to this. For example, a resin case and metal terminals may be formed separately, and various components may be placed inside the case, which is then filled with a sealing resin.
また、上記実施の形態では、6つの回路板22の直下に対応して6つの放熱板21を配置する構成としたが、この構成限定されない。例えば、図15に示す構成であってもよい。図15は、変形例に係る放熱板のバリエーションを示す図である。 Furthermore, in the above embodiment, six heat sinks 21 are arranged directly below the six circuit boards 22, but this configuration is not limited to this. For example, the configuration shown in Figure 15 may also be used. Figure 15 shows variations of heat sinks according to modified examples.
上記実施の形態では、境界線Lによって放熱板21が複数(6つ)に分断されている場合について説明した。ここで、「分断」とは、隣り合う放熱板21が所定の間隔を空けて完全に分離された状態を表している。一方で変形例では、図15Aに示すように、絶縁板20の下面には、隣接する2つの放熱板21の間に、厚さの薄くY方向に延在する溝部(放熱板21a)が形成されていてもよい。すなわち、放熱板21の下面は、所定の厚みを残すように境界線Lに沿って形成された溝部によって複数の放熱領域に分離されてよい。ここで「分離」とは、放熱板21が完全に分断された状態に限らず、放熱板21の厚みをわずかに残して下面の放熱領域が複数に分割された状態も含むものとする。溝部によって、周囲の放熱板21よりも厚みが小さい放熱板21aが形成されてよい。この場合、隣接する放熱板21の境界線Lは、真上に位置する回路板22の境界線Lと一致していることが好ましい。また、境界線Lは、放熱板21の溝部(放熱板21a)と重なる箇所に位置していることが好ましい。このため、境界線Lの近傍では、曲げ剛性が低減されている。したがって、積層基板2(絶縁板20)は、複数の境界線Lを起点に湾曲しやすくなっている。また、絶縁板20の下面には、隣接する2つの放熱板21の間に別の放熱板21aを配置してもよい。この場合、別の放熱板21aの剛性(硬度等)は、放熱板21よりも小さいことが好ましい。この場合も、放熱板21aの厚みは、放熱板21の厚みより小さいことが好ましい。このように、放熱板の構成を変更することで積層基板2全体としての撓みやすさ(曲げ剛性)を調整(低減)することが可能である。 In the above embodiment, the heat sink 21 is divided into multiple (six) pieces by the boundary line L. Here, "divided" refers to a state in which adjacent heat sinks 21 are completely separated with a predetermined gap between them. In a modified example, as shown in FIG. 15A, the underside of the insulating plate 20 may have a thin groove (heat sink 21a) extending in the Y direction between two adjacent heat sinks 21. That is, the underside of the heat sink 21 may be separated into multiple heat sink areas by grooves formed along the boundary line L so as to leave a predetermined thickness. Here, "separation" does not necessarily mean a state in which the heat sink 21 is completely divided, but also includes a state in which the underside heat sink area is divided into multiple pieces while leaving a small portion of the thickness of the heat sink 21. The grooves may form heat sinks 21a that are thinner than the surrounding heat sinks 21. In this case, it is preferable that the boundary line L between adjacent heat sinks 21 coincide with the boundary line L of the circuit board 22 located directly above. Furthermore, it is preferable that the boundary line L is located at a position that overlaps with the groove portion (heat sink 21a) of the heat sink 21. As a result, bending rigidity is reduced near the boundary line L. As a result, the laminated substrate 2 (insulating plate 20) is more likely to bend from multiple boundary lines L. Furthermore, on the underside of the insulating plate 20, another heat sink 21a may be placed between two adjacent heat sinks 21. In this case, it is preferable that the rigidity (hardness, etc.) of the other heat sink 21a is less than that of the heat sink 21. In this case, it is also preferable that the thickness of the heat sink 21a is less than that of the heat sink 21. In this way, by changing the configuration of the heat sink, it is possible to adjust (reduce) the flexibility (bending rigidity) of the laminated substrate 2 as a whole.
また、図15Bに示すように、同一形状の放熱板27をX方向にずらして一部をZ方向で重なるように配置し、全体として伸縮可能なシャッター形状で放熱板27を形成してもよい。この場合、隣接する放熱板21の境界線Lは、隣接する回路板22の隙間に対向する領域のシャッター部分であってよい。また、図15cに示すように、同一形状の放熱板28をX方向にずらすだけでなく、Y方向にも複数ずらして配置し、Y方向で交互に連結することにより、湾曲可能な放熱板を形成してもよい。更には、図15Dに示すように、Y方向に長い円筒状の放熱部材29をX方向に沿って複数並べて連結することにより、簾のように湾曲可能な放熱板を形成してもよい。この場合、隣接する放熱板21の境界線Lは、隣接する回路板22の隙間に対向する部分の領域にあってよい。すなわち、図15A~Dでは、境界線Lに対応して、絶縁板20の上面には回路板22が存在せず、絶縁板20の下面の放熱板21(21a)、27~29には1つまたは複数の溝部が存在する。このため、境界線Lの近傍では、曲げ剛性が低減されている。したがって、積層基板2(絶縁板20)は、複数の境界線Lを起点に湾曲しやすくなっている。 15B, identically shaped heat sinks 27 may be offset in the X direction and partially overlap in the Z direction, forming an expandable shutter-like heat sink 27 as a whole. In this case, the boundary line L between adjacent heat sinks 21 may be the shutter portion of the area facing the gap between adjacent circuit boards 22. Also, as shown in FIG. 15C, identically shaped heat sinks 28 may be offset not only in the X direction but also in the Y direction, forming a bendable heat sink by connecting multiple heat sinks alternately in the Y direction. Furthermore, as shown in FIG. 15D, a bendable heat sink like a bamboo blind may be formed by arranging and connecting multiple cylindrical heat sink members 29 elongated in the Y direction along the X direction. In this case, the boundary line L between adjacent heat sinks 21 may be in the area facing the gap between adjacent circuit boards 22. That is, in Figures 15A-15D, there is no circuit board 22 on the upper surface of the insulating plate 20, and one or more grooves exist in the heat sinks 21 (21a), 27-29 on the lower surface of the insulating plate 20, corresponding to the boundary lines L. As a result, bending rigidity is reduced near the boundary lines L. As a result, the laminated substrate 2 (insulating plate 20) is prone to bending starting from the multiple boundary lines L.
また、上記実施の形態において、半導体素子3、4の個数及び配置箇所は、上記構成に限定されず、適宜変更が可能である。 Furthermore, in the above embodiment, the number and placement locations of the semiconductor elements 3 and 4 are not limited to the above configuration and can be changed as appropriate.
また、上記実施の形態において、回路板の個数及びレイアウトは、上記構成に限定されず、適宜変更が可能である。 Furthermore, in the above embodiment, the number and layout of circuit boards are not limited to the above configuration and can be changed as appropriate.
また、上記実施の形態では、積層基板2、半導体素子3、4が平面視矩形状又は方形状に形成される構成としたが、この構成に限定されない。これらの構成は、上記以外の多角形状に形成されてもよい。 In addition, in the above embodiment, the laminated substrate 2 and semiconductor elements 3 and 4 are configured to be rectangular or square in plan view, but this configuration is not limited to this. These elements may also be configured to be polygonal shapes other than those described above.
また、本実施の形態及び変形例を説明したが、他の実施の形態として、上記実施の形態及び変形例を全体的又は部分的に組み合わせたものでもよい。 Furthermore, while this embodiment and its variations have been described, other embodiments may be combinations of the above embodiments and variations in whole or in part.
また、本実施の形態は上記の実施の形態及び変形例に限定されるものではなく、技術的思想の趣旨を逸脱しない範囲において様々に変更、置換、変形されてもよい。さらに、技術の進歩又は派生する別技術によって、技術的思想を別の仕方で実現することができれば、その方法を用いて実施されてもよい。したがって、特許請求の範囲は、技術的思想の範囲内に含まれ得る全ての実施態様をカバーしている。 Furthermore, this embodiment is not limited to the above-described embodiment and variations, and may be modified, substituted, or altered in various ways without departing from the spirit of the technical idea. Furthermore, if technological advances or derived technologies allow the technical idea to be realized in a different way, it may be implemented using that method. Therefore, the claims cover all embodiments that may fall within the scope of the technical idea.
下記に、上記の実施の形態における特徴点を整理する。
上記実施の形態に係る半導体モジュールは、上面と下面を有する絶縁板と、前記絶縁板の下面に配置された放熱板と、前記絶縁板の上面に配置された複数の回路板と、を積層して構成された積層基板と、それぞれの前記回路板の上面に配置された半導体素子と、を備え、複数の前記回路板は、平面視で所定方向に並んで配置されており、前記放熱板の下面は、隣接する前記回路板の境界線に沿って分離され、平面視で前記所定方向に並んで配置された複数の放熱領域を有し、前記絶縁板は、前記所定方向に沿って厚み方向一方側に凸となるように湾曲している。
The features of the above embodiment are summarized below.
The semiconductor module according to the above embodiment comprises a laminated substrate formed by stacking an insulating plate having an upper surface and a lower surface, a heat sink arranged on the lower surface of the insulating plate, and a plurality of circuit boards arranged on the upper surface of the insulating plate, and a semiconductor element arranged on the upper surface of each of the circuit boards, wherein the plurality of circuit boards are arranged side by side in a predetermined direction in a planar view, the lower surface of the heat sink is separated along the boundary line between adjacent circuit boards, and has a plurality of heat dissipation areas arranged side by side in the predetermined direction in a planar view, and the insulating plate is curved so as to be convex toward one side in the thickness direction along the predetermined direction.
また、上記実施の形態に係る半導体モジュールにおいて、複数の前記放熱領域は、複数の前記回路板の直下に対応する箇所に配置され、前記絶縁板は、隣接する前記回路板又は前記放熱領域の境界線を起点に湾曲されている。 Furthermore, in the semiconductor module according to the above embodiment, the heat dissipation areas are arranged in locations directly below the circuit boards, and the insulating plate is curved starting from the boundary line between the adjacent circuit boards or the heat dissipation areas.
また、上記実施の形態に係る半導体モジュールにおいて、前記境界線は、前記所定方向に交差する方向に延びている。 Furthermore, in the semiconductor module according to the above embodiment, the boundary line extends in a direction intersecting the predetermined direction.
また、上記実施の形態に係る半導体モジュールにおいて、前記放熱板は、前記境界線に沿って複数に分断されている。 Furthermore, in the semiconductor module according to the above embodiment, the heat sink is divided into multiple pieces along the boundary line.
また、上記実施の形態に係る半導体モジュールにおいて、前記放熱板の下面は、所定の厚みを残すように前記境界線に沿って形成された溝部によって複数の前記放熱領域に分離されている。 Furthermore, in the semiconductor module according to the above embodiment, the underside of the heat sink is separated into multiple heat dissipation areas by grooves formed along the boundary lines so as to leave a predetermined thickness.
また、上記実施の形態に係る半導体モジュールにおいて、複数の前記回路板及び前記回路板の上面に配置された半導体素子によって三相インバータ回路が構成され、前記三相インバータ回路の各相を構成する前記回路板は、前記所定方向に並んで配置されている。 Furthermore, in the semiconductor module according to the above embodiment, a three-phase inverter circuit is formed by a plurality of the circuit boards and semiconductor elements arranged on the upper surfaces of the circuit boards, and the circuit boards constituting each phase of the three-phase inverter circuit are arranged side by side in the predetermined direction.
また、上記実施の形態に係る半導体モジュールにおいて、前記三相インバータ回路の各相において、上アームを構成する前記回路板と下アームを構成する前記回路板は、前記所定方向に並んで配置されている。 Furthermore, in the semiconductor module according to the above embodiment, in each phase of the three-phase inverter circuit, the circuit board constituting the upper arm and the circuit board constituting the lower arm are arranged side by side in the predetermined direction.
また、上記実施の形態に係る半導体モジュールは、前記回路板に連結され、主電流用の配線を構成する第1端子部材を更に備え、前記第1端子部材は、前記所定方向と交差する方向に延びる長尺体で形成され、それぞれの前記回路板に設けられた前記第1端子部材は、前記所定方向に並んで配置されている。 Furthermore, the semiconductor module according to the above embodiment further includes first terminal members connected to the circuit boards and constituting wiring for the main current, the first terminal members being formed as elongated bodies extending in a direction intersecting the predetermined direction, and the first terminal members provided on each of the circuit boards being arranged side by side in the predetermined direction.
また、上記実施の形態に係る半導体モジュールは、前記下アームを構成する前記回路板の側方に配置された第2端子部材を更に備え、前記第2端子部材は、前記所定方向と交差する方向に延びる長尺体で形成され、前記第1端子部材に隣接して平行に延びるように配置されている。 The semiconductor module according to the above embodiment further includes a second terminal member arranged on the side of the circuit board constituting the lower arm, the second terminal member being formed of an elongated body extending in a direction intersecting the predetermined direction and arranged adjacent to and parallel to the first terminal member.
また、上記実施の形態に係る半導体モジュールは、前記回路板に対して、前記第1端子部材の反対側の側方に配置された第3端子部材を更に備え、前記第3端子部材は、前記所定方向とは交差する方向に延びる長尺体で形成される。 The semiconductor module according to the above embodiment further includes a third terminal member arranged on the opposite side of the circuit board from the first terminal member, and the third terminal member is formed as an elongated body extending in a direction intersecting the predetermined direction.
また、上記実施の形態に係る半導体モジュールにおいて、前記上アーム側の前記第1端子部材は、高電位側の入力端子を構成し、前記下アーム側の前記第1端子部材は、各相の出力端子を構成し、前記第2端子部材は、低電位側の入力端子を構成し、前記第3端子部材は、ゲート端子を構成し、前記第3端子部材は、前記半導体素子のゲート電極に電気的に接続される。 Furthermore, in the semiconductor module according to the above embodiment, the first terminal member on the upper arm side constitutes a high-potential side input terminal, the first terminal member on the lower arm side constitutes an output terminal for each phase, the second terminal member constitutes a low-potential side input terminal, and the third terminal member constitutes a gate terminal, and the third terminal member is electrically connected to the gate electrode of the semiconductor element.
また、上記実施の形態に係る半導体モジュールにおいて、平面視における前記放熱板の面積は、対応する前記回路板の面積よりも大きい。 Furthermore, in the semiconductor module according to the above embodiment, the area of the heat sink in a plan view is larger than the area of the corresponding circuit board.
また、上記実施の形態に係る半導体モジュールにおいて、平面視における前記放熱板は、対応する前記回路板の直下の領域を全て含む。 Furthermore, in the semiconductor module according to the above embodiment, the heat sink in plan view includes the entire area directly below the corresponding circuit board.
また、上記実施の形態に係る半導体モジュールの製造方法は、上面と下面を有する絶縁板と、前記絶縁板の上面において平面視で所定方向に並んで配置された複数の回路板と、前記絶縁板の下面に配置され、下面が、隣接する前記回路板の境界線に沿って分離され、平面視で前記所定方向に並んで配置された複数の放熱領域を有する放熱板と、を積層して構成された積層基板を準備する積層基板準備工程と、それぞれの前記回路板の上面に半導体素子を配置するチップ配置工程と、前記絶縁板を前記所定方向に沿って厚み方向一方側に凸となるように湾曲させる湾曲工程と、を備える。 The method for manufacturing a semiconductor module according to the above embodiment also includes a laminated substrate preparation process for preparing a laminated substrate by stacking an insulating plate having an upper surface and a lower surface, a plurality of circuit boards arranged side by side in a predetermined direction on the upper surface of the insulating plate in a plan view, and a heat dissipation plate arranged on the lower surface of the insulating plate, the lower surface of which is separated along the boundary line between adjacent circuit boards, and which has a plurality of heat dissipation areas arranged side by side in the predetermined direction in a plan view; a chip placement process for placing semiconductor elements on the upper surface of each of the circuit boards; and a bending process for bending the insulating plate along the predetermined direction so that it is convex on one side in the thickness direction.
また、上記実施の形態に係る半導体モジュールの製造方法は、前記湾曲工程の後、前記積層基板及び前記半導体素子をモールド樹脂で封止する成型工程を更に備える。 Furthermore, the manufacturing method for a semiconductor module according to the above embodiment further includes a molding step of encapsulating the laminated substrate and the semiconductor element with a molding resin after the bending step.
また、上記実施の形態に係る半導体モジュールの製造方法は、前記積層基板準備工程において、複数の前記回路板及び複数の端子部材がランナー部を介して一体に連結された金属配線板で構成され、前記ランナー部を除去して複数の前記端子部材を成型する端子成型工程を更に備える。 In addition, the semiconductor module manufacturing method according to the above embodiment further includes a terminal molding process in which the laminated substrate preparation process includes a metal wiring board in which multiple circuit boards and multiple terminal members are integrally connected via runner portions, and the runner portions are removed to mold the multiple terminal members.
また、上記実施の形態に係る半導体モジュールの製造方法は、前記端子成型工程の後、複数の前記端子部材に回路基板を配置する回路基板配置工程を更に備える。 Furthermore, the method for manufacturing a semiconductor module according to the above embodiment further includes a circuit board placement process for placing a circuit board on the plurality of terminal members after the terminal molding process.
以上説明したように、本発明は、湾曲した取付面上にも半導体モジュールを適切に固定することができるという効果を有し、特に、湾曲した取付面に取り付けられる半導体モジュールに有用である。 As described above, the present invention has the effect of being able to properly secure semiconductor modules even on curved mounting surfaces, and is particularly useful for semiconductor modules that are mounted on curved mounting surfaces.
100 :半導体装置
1 :半導体モジュール
2 :積層基板
3 :半導体素子
4 :半導体素子
5 :モールド樹脂
6 :回路基板
10 :ヒートシンク
11 :取付面
12 :下金型
13 :上金型
20 :絶縁板
21 :放熱板
21a :放熱板
22 :回路板
23 :端子部材
24 :端子部材
25 :端子部材
26 :ランナー部
27 :放熱板
28 :放熱板
29 :放熱部材
30 :ゲート電極
B :曲げ線
L :境界線
S :接合材
W :配線部材
100: Semiconductor device 1: Semiconductor module 2: Laminated substrate 3: Semiconductor element 4: Semiconductor element 5: Molded resin 6: Circuit board 10: Heat sink 11: Mounting surface 12: Lower mold 13: Upper mold 20: Insulating plate 21: Heat sink 21a: Heat sink 22: Circuit board 23: Terminal member 24: Terminal member 25: Terminal member 26: Runner portion 27: Heat sink 28: Heat sink 29: Heat sink member 30: Gate electrode B: Bending line L: Boundary line S: Bonding material W: Wiring member
Claims (18)
それぞれの前記回路板の上面に配置された半導体素子と、を備え、
複数の前記回路板は、平面視で所定方向に並んで配置されており、
前記放熱板の下面は、隣接する前記回路板の境界線に沿って分離され、平面視で前記所定方向に並んで配置された複数の放熱領域を有し、
前記絶縁板は、前記所定方向に沿って厚み方向一方側に凸となるように湾曲し、
前記放熱板は、前記境界線に沿って複数に分断され、
平面視における前記放熱板の面積は、対応する前記回路板の面積よりも大きい、半導体モジュール。 a laminated substrate formed by laminating an insulating plate having an upper surface and a lower surface, a heat sink disposed on the lower surface of the insulating plate, and a plurality of circuit boards disposed on the upper surface of the insulating plate;
a semiconductor device disposed on an upper surface of each of the circuit boards;
The plurality of circuit boards are arranged side by side in a predetermined direction in a plan view,
the lower surface of the heat sink has a plurality of heat dissipation regions separated along the boundary lines of the adjacent circuit boards and arranged side by side in the predetermined direction in a plan view;
the insulating plate is curved along the predetermined direction so as to be convex on one side in a thickness direction ,
The heat sink is divided into a plurality of pieces along the boundary line,
A semiconductor module , wherein the area of the heat sink in a plan view is larger than the area of the corresponding circuit board .
前記絶縁板は、隣接する前記回路板又は前記放熱領域の境界線を起点に湾曲されている、請求項1に記載の半導体モジュール。 the plurality of heat dissipation regions are disposed at locations corresponding to the positions directly below the plurality of circuit boards;
The semiconductor module according to claim 1 , wherein the insulating plate is curved from a boundary line of the adjacent circuit board or the heat dissipation area.
前記第1端子部材は、前記所定方向と交差する方向に延びる長尺体で形成され、
それぞれの前記回路板に設けられた前記第1端子部材は、前記所定方向に並んで配置されている、請求項5に記載の半導体モジュール。 a first terminal member connected to the circuit board and constituting a wiring for a main current;
the first terminal member is formed of an elongated body extending in a direction intersecting the predetermined direction,
6. The semiconductor module according to claim 5 , wherein the first terminal members provided on each of the circuit boards are arranged side by side in the predetermined direction.
前記第2端子部材は、前記所定方向と交差する方向に延びる長尺体で形成され、前記第1端子部材に隣接して平行に延びるように配置されている、請求項6に記載の半導体モジュール。 a second terminal member disposed on a side of the circuit board constituting the lower arm;
7. The semiconductor module according to claim 6 , wherein the second terminal members are formed as elongated bodies extending in a direction intersecting the predetermined direction, and are disposed adjacent to and extending parallel to the first terminal members.
前記第3端子部材は、前記所定方向とは交差する方向に延びる長尺体で形成される、請求項7に記載の半導体モジュール。 a third terminal member disposed on the opposite side of the circuit board from the first terminal member;
The semiconductor module according to claim 7 , wherein the third terminal member is formed as an elongated body extending in a direction intersecting the predetermined direction.
前記下アーム側の前記第1端子部材は、各相の出力端子を構成し、
前記第2端子部材は、低電位側の入力端子を構成し、
前記第3端子部材は、ゲート端子を構成し、
前記第3端子部材は、前記半導体素子のゲート電極に電気的に接続される、請求項8に記載の半導体モジュール。 the first terminal member on the upper arm side constitutes a high-potential input terminal,
the first terminal member on the lower arm side constitutes an output terminal for each phase,
the second terminal member constitutes a low-potential side input terminal,
the third terminal member constitutes a gate terminal,
The semiconductor module according to claim 8 , wherein the third terminal member is electrically connected to a gate electrode of the semiconductor element.
それぞれの前記回路板の上面に半導体素子を配置するチップ配置工程と、
前記絶縁板を前記所定方向に沿って厚み方向一方側に凸となるように湾曲させる湾曲工程と、を備える、半導体モジュールの製造方法。 a laminated substrate preparation process for preparing a laminated substrate by laminating an insulating plate having an upper surface and a lower surface, a plurality of circuit boards arranged side by side in a predetermined direction in a plan view on the upper surface of the insulating plate, and a heat dissipation plate arranged on the lower surface of the insulating plate, the lower surface being separated along the boundary line between adjacent circuit boards, the heat dissipation plate having a plurality of heat dissipation regions arranged side by side in the predetermined direction in a plan view, the heat dissipation plate being divided into a plurality of pieces along the boundary line, and the area in a plan view being larger than the area of the corresponding circuit board ;
a chip placement step of placing a semiconductor element on the upper surface of each of the circuit boards;
a bending step of bending the insulating plate along the predetermined direction so that it is convex on one side in a thickness direction.
前記ランナー部を除去して複数の前記端子部材を成型する端子成型工程を更に備える、請求項15又は請求項16に記載の半導体モジュールの製造方法。 In the laminated substrate preparation step, the laminated substrate is formed of a metal wiring board in which the plurality of circuit boards and the plurality of terminal members are integrally connected via runner portions,
17. The method for manufacturing a semiconductor module according to claim 15 , further comprising a terminal molding step of removing the runner portion to mold the plurality of terminal members.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021147287A JP7775602B2 (en) | 2021-09-10 | 2021-09-10 | Semiconductor module and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021147287A JP7775602B2 (en) | 2021-09-10 | 2021-09-10 | Semiconductor module and method for manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2023040345A JP2023040345A (en) | 2023-03-23 |
| JP7775602B2 true JP7775602B2 (en) | 2025-11-26 |
Family
ID=85632245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021147287A Active JP7775602B2 (en) | 2021-09-10 | 2021-09-10 | Semiconductor module and method for manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7775602B2 (en) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006286679A (en) | 2005-03-31 | 2006-10-19 | Sanyo Electric Co Ltd | Semiconductor device and manufacturing method thereof |
| JP2009059909A (en) | 2007-08-31 | 2009-03-19 | Sanyo Electric Co Ltd | Semiconductor device and electronic apparatus using metal substrate |
| WO2016017260A1 (en) | 2014-07-30 | 2016-02-04 | 富士電機株式会社 | Semiconductor module |
| JP2018081947A (en) | 2016-11-14 | 2018-05-24 | 三菱電機株式会社 | Power module and manufacturing method thereof |
| JP2019012767A (en) | 2017-06-30 | 2019-01-24 | ルネサスエレクトロニクス株式会社 | Manufacturing method of semiconductor module and semiconductor module |
| JP2020136516A (en) | 2019-02-20 | 2020-08-31 | トヨタ自動車株式会社 | Semiconductor module and power converter using the same |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3333409B2 (en) * | 1996-11-26 | 2002-10-15 | 株式会社日立製作所 | Semiconductor module |
-
2021
- 2021-09-10 JP JP2021147287A patent/JP7775602B2/en active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006286679A (en) | 2005-03-31 | 2006-10-19 | Sanyo Electric Co Ltd | Semiconductor device and manufacturing method thereof |
| JP2009059909A (en) | 2007-08-31 | 2009-03-19 | Sanyo Electric Co Ltd | Semiconductor device and electronic apparatus using metal substrate |
| WO2016017260A1 (en) | 2014-07-30 | 2016-02-04 | 富士電機株式会社 | Semiconductor module |
| JP2018081947A (en) | 2016-11-14 | 2018-05-24 | 三菱電機株式会社 | Power module and manufacturing method thereof |
| JP2019012767A (en) | 2017-06-30 | 2019-01-24 | ルネサスエレクトロニクス株式会社 | Manufacturing method of semiconductor module and semiconductor module |
| JP2020136516A (en) | 2019-02-20 | 2020-08-31 | トヨタ自動車株式会社 | Semiconductor module and power converter using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2023040345A (en) | 2023-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7428018B2 (en) | semiconductor module | |
| JP7567191B2 (en) | Semiconductor Module | |
| JP7532813B2 (en) | Semiconductor Module | |
| EP2717310A1 (en) | Semiconductor device and wiring substrate | |
| JP7247574B2 (en) | semiconductor equipment | |
| JP7568132B2 (en) | Semiconductor module and semiconductor device | |
| JP6907931B2 (en) | Semiconductor module | |
| US11335660B2 (en) | Semiconductor module | |
| CN113228265A (en) | Circuit structure of semiconductor assembly | |
| US11990393B2 (en) | Semiconductor device including resin with a filler for encapsulating bridge member connected to a substrate | |
| JP7491043B2 (en) | Semiconductor Module | |
| US12525498B2 (en) | Semiconductor device | |
| JP7396118B2 (en) | semiconductor module | |
| JP7392308B2 (en) | semiconductor equipment | |
| JP7775602B2 (en) | Semiconductor module and method for manufacturing the same | |
| US12412847B2 (en) | Semiconductor module, semiconductor device and vehicle | |
| JP7512659B2 (en) | Semiconductor module and method for manufacturing the same | |
| JP7157783B2 (en) | Semiconductor module manufacturing method and semiconductor module | |
| JP7845458B2 (en) | metal wiring board | |
| US20250246522A1 (en) | Semiconductor module | |
| JP7679915B2 (en) | Semiconductor Module | |
| US20250157892A1 (en) | Semiconductor device | |
| US20240395691A1 (en) | Semiconductor device | |
| US20260082921A1 (en) | Semiconductor module | |
| CN120089650A (en) | Semiconductor device, electronic device, and method for manufacturing electronic device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20231019 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240809 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20250729 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20250731 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20250925 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20251014 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20251027 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7775602 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |