JP7777016B2 - Semiconductor chip transfer method and semiconductor chip transfer device - Google Patents
Semiconductor chip transfer method and semiconductor chip transfer deviceInfo
- Publication number
- JP7777016B2 JP7777016B2 JP2022044020A JP2022044020A JP7777016B2 JP 7777016 B2 JP7777016 B2 JP 7777016B2 JP 2022044020 A JP2022044020 A JP 2022044020A JP 2022044020 A JP2022044020 A JP 2022044020A JP 7777016 B2 JP7777016 B2 JP 7777016B2
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- semiconductor chip
- substrate
- substrates
- transferred
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Wire Bonding (AREA)
Description
この発明は、半導体チップの転写方法および半導体チップの転写装置に関する。 This invention relates to a semiconductor chip transfer method and a semiconductor chip transfer device.
従来、半導体チップの転写方法が知られている（たとえば、特許文献１参照）。 Methods for transferring semiconductor chips have been known in the past (see, for example, Patent Document 1).
上記特許文献１には、支持基板に半導体チップを支持させる半導体チップ支持工程と、支持基板から半導体チップを被転写基板に転写する転写工程とを備える、半導体チップの転写方法が開示されている。転写工程では、支持基板の半導体チップが支持された面と、被転写基板の半導体チップが転写される面とを対向するように配置する。そして、支持基板の半導体チップを支持した側と反対側から半導体チップに向けてレーザ光を照射する。これにより、半導体チップの支持基板による支持状態を解除して、半導体チップを被転写基板に転写する。 Patent Document 1 discloses a semiconductor chip transfer method that includes a semiconductor chip support step in which a semiconductor chip is supported on a support substrate, and a transfer step in which the semiconductor chip is transferred from the support substrate to a transfer substrate. In the transfer step, the surface of the support substrate on which the semiconductor chip is supported is positioned to face the surface of the transfer substrate onto which the semiconductor chip will be transferred. Laser light is then irradiated toward the semiconductor chip from the side of the support substrate opposite the side on which the semiconductor chip was supported. This releases the support state of the semiconductor chip by the support substrate, and the semiconductor chip is transferred to the transfer substrate.
上記特許文献１には開示されていないが、１枚の支持基板に支持されている半導体チップの数は、１枚の被転写基板に転写される半導体チップの数よりも多いため、１枚の支持基板から複数枚の被転写基板に半導体チップを転写することができる。そこで、半導体チップを支持基板から複数枚の被転写基板に転写する際に、複数枚の被転写基板の各々に対して転写する支持基板上の半導体チップを選択する計算を実行する。ここで、上記特許文献１には開示されていないが、従来、複数の半導体チップが支持された１枚の支持基板において支持された半導体チップの数が所定数よりも少なくなるまで、この１枚の支持基板から半導体チップを複数枚の被転写基板に順次転写することが行われている。そのため、支持基板から被転写基板への転写が終了しても、次の被転写基板への転写における転写する半導体チップの選択の計算が完了していない場合がある。この場合、計算が完了するまで次の被転写基板への転写開始を待つ必要があるため、転写工程に要する時間が増加する。そのため、支持基板から被転写基板に半導体チップを転写する転写工程に要する時間を低減することが望まれている。 Although not disclosed in Patent Document 1, the number of semiconductor chips supported on a single support substrate is greater than the number of semiconductor chips transferred to a single transfer substrate. This allows semiconductor chips to be transferred from a single support substrate to multiple transfer substrates. Therefore, when transferring semiconductor chips from a support substrate to multiple transfer substrates, a calculation is performed to select the semiconductor chips on the support substrate to be transferred to each of the multiple transfer substrates. Although not disclosed in Patent Document 1, conventionally, semiconductor chips are sequentially transferred from a single support substrate supporting multiple semiconductor chips to multiple transfer substrates until the number of semiconductor chips supported on the single support substrate falls below a predetermined number. Therefore, even when transfer from a support substrate to a transfer substrate is completed, the calculation to select the semiconductor chips to be transferred to the next transfer substrate may not be completed. In this case, it is necessary to wait until the calculation is completed before starting transfer to the next transfer substrate, increasing the time required for the transfer process. Therefore, it is desirable to reduce the time required for the transfer process of transferring semiconductor chips from a support substrate to a transfer substrate.
この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、支持基板から被転写基板に半導体チップを転写する転写工程に要する時間を低減することが可能な半導体チップの転写方法および半導体チップの転写装置を提供することである。 This invention was made to solve the above-mentioned problems, and one object of this invention is to provide a semiconductor chip transfer method and semiconductor chip transfer device that can reduce the time required for the transfer process of transferring a semiconductor chip from a support substrate to a transfer substrate.
上記目的を達成するために、この発明の第１の局面による半導体チップの転写方法は、複数の支持基板の各々から複数枚の被転写基板に対して半導体チップを転写する半導体チップの転写方法であって、半導体チップが支持された複数の支持基板の各々から半導体チップが転写される複数枚のすべての被転写基板の各々に対して転写する半導体チップを選択する計算を、複数の支持基板の各々における被転写基板の１枚目に対して実行し、かつ、複数の支持基板の各々における被転写基板の２枚目以降に対して実行する計算工程と、計算工程における複数の支持基板の各々から被転写基板の少なくともｎ＋１（ｎは１以上の整数）枚目に対して転写する半導体チップを選択する計算を実行しながら、複数の支持基板に対して順次レーザ光を照射することにより、複数の支持基板の各々における被転写基板のｎ枚目に対して半導体チップを順に転写する転写工程とを備える。 To achieve the above object, a semiconductor chip transfer method according to a first aspect of the present invention is a semiconductor chip transfer method for transferring semiconductor chips from each of a plurality of support substrates to a plurality of transferee substrates, and includes a calculation step in which a calculation is performed for a first transferee substrate on each of the plurality of support substrates on which the semiconductor chip is supported, to select a semiconductor chip to be transferred to each of a plurality of transferee substrates to which the semiconductor chip will be transferred from each of the plurality of support substrates, and the calculation is performed for each of the second and subsequent transferee substrates on each of the plurality of support substrates; and a transfer step in which a laser beam is sequentially irradiated onto the plurality of support substrates while a calculation is performed in the calculation step to select a semiconductor chip to be transferred to at least an n+1th transferee substrate from each of the plurality of support substrates (n is an integer equal to or greater than 1), thereby sequentially transferring the semiconductor chip to the nth transferee substrate on each of the plurality of support substrates.
この第１の局面による半導体チップの転写方法は、上記のように、複数の支持基板から半導体チップが転写される複数枚のすべての被転写基板の各々に対して転写する半導体チップを選択する計算を、複数の支持基板の各々における被転写基板の１枚目に対して実行し、かつ、複数の支持基板の各々における被転写基板の２枚目以降に対して実行する計算工程と、計算工程における複数の支持基板の各々から被転写基板の少なくともｎ＋１（ｎは１以上の整数）枚目に対して転写する半導体チップを選択する計算を実行しながら、複数の支持基板の各々における被転写基板のｎ枚目に対して半導体チップを順に転写する転写工程とを備える。これにより、複数の支持基板の各々における被転写基板のｎ枚目に対して半導体チップを順に転写している最中に、少なくとも被転写基板のｎ＋１枚目に対して転写する半導体チップを選択する計算を実行することができる。そのため、ｎ枚目の被転写基板への転写工程が完了した後、ｎ＋１枚目の被転写基板に転写する半導体チップを選択する計算が完了していないことに起因する、計算が完了するまで次の被転写基板への転写開始を待つ時間を低減することができる。その結果、支持基板から被転写基板に半導体チップを転写する転写工程に要する時間を低減することができる。 As described above, this semiconductor chip transfer method according to the first aspect includes a calculation step in which a calculation to select a semiconductor chip to be transferred to each of a plurality of transfer substrates onto which semiconductor chips are transferred from a plurality of support substrates is performed for the first transfer substrate on each of the plurality of support substrates, and for each subsequent transfer substrate on each of the plurality of support substrates; and a transfer step in which, while performing the calculation to select a semiconductor chip to be transferred to at least the n+1th transfer substrate (n is an integer greater than or equal to 1) from each of the plurality of support substrates in the calculation step, a transfer step in which a semiconductor chip is sequentially transferred to the nth transfer substrate on each of the plurality of support substrates is sequentially performed. This allows the calculation to be performed to select a semiconductor chip to be transferred to at least the n+1th transfer substrate while the semiconductor chip is being sequentially transferred to the nth transfer substrate on each of the plurality of support substrates. Therefore, the time required to wait for the calculation to be completed before starting transfer to the next transfer substrate, which is caused by the calculation to select a semiconductor chip to be transferred to the n+1th transfer substrate being incomplete after the transfer step to the nth transfer substrate is completed, can be reduced. As a result, the time required for the transfer process of transferring a semiconductor chip from a support substrate to a transfer substrate can be reduced.
上記第１の局面による半導体チップの転写方法において、好ましくは、転写工程は、少なくとも複数の支持基板の各々から被転写基板のｎ＋１枚目に対して転写する半導体チップを選択する計算が完了するまで、複数の支持基板の各々における被転写基板のｎ枚目に対して半導体チップを順に転写する。このように構成すれば、複数の支持基板の各々における被転写基板のｎ枚目に対して半導体チップを順に転写している最中に、少なくとも複数の支持基板から被転写基板のｎ＋１枚目に対して転写する半導体チップを選択する計算を完了させることができる。そのため、ｎ枚目の被転写基板への転写工程が完了した後、ｎ＋１枚目の被転写基板に転写する半導体チップを選択する計算が完了していないことに起因する、計算が完了するまで次の被転写基板への転写開始を待つ時間の発生をより抑制することができる。そのため、支持基板から被転写基板に半導体チップを転写する転写工程に要する時間をより低減することができる。 In the semiconductor chip transfer method according to the first aspect, preferably, the transfer step sequentially transfers semiconductor chips to the nth transfer substrate on each of the plurality of support substrates until the calculation for selecting the semiconductor chip to be transferred to the n+1th transfer substrate from each of the plurality of support substrates is completed. This configuration allows the calculation for selecting the semiconductor chip to be transferred to the n+1th transfer substrate from at least the plurality of support substrates to be completed while the semiconductor chip is being sequentially transferred to the nth transfer substrate on each of the plurality of support substrates. This further reduces the wait time required to start transfer to the next transfer substrate, which occurs when the calculation for selecting the semiconductor chip to be transferred to the n+1th transfer substrate is not yet completed after the transfer step to the nth transfer substrate is completed. This further reduces the time required for the transfer step of transferring semiconductor chips from the support substrate to the transfer substrate.
上記第１の局面による半導体チップの転写方法において、好ましくは、複数の支持基板の枚数は、複数の支持基板の各々における被転写基板の最終枚目の１枚前に対して半導体チップを順に転写する最終前転写工程において、複数の支持基板の各々から被転写基板の最終枚目に対して転写する半導体チップを選択する計算を完了させることができる最小の枚数として予め設定されている。このように構成すれば、予め設定された複数の支持基板の各々から半導体チップが転写される最終前転写工程の最中に、第１支持基板から被転写基板の最終枚目に対して転写する半導体チップを選択する計算を完了させることができる。そのため、最終前転写工程が完了した後、最終枚目の被転写基板に転写する半導体チップを選択する計算が完了していないことに起因する、計算が完了するまで最終枚目の被転写基板への転写開始を待つ時間の発生をより抑制することができる。そのため、支持基板から被転写基板に半導体チップを転写する転写工程に要する時間をより低減することができる。 In the semiconductor chip transfer method according to the first aspect, preferably, the number of the plurality of support substrates is preset as the minimum number that allows for the completion of calculations to select the semiconductor chip to be transferred to the final transfer substrate from each of the plurality of support substrates in the pre-final transfer process, in which semiconductor chips are sequentially transferred to the but-before-final transfer substrate on each of the plurality of support substrates. This configuration allows the completion of calculations to select the semiconductor chip to be transferred to the final transfer substrate from the first support substrate during the pre-final transfer process, in which semiconductor chips are transferred from each of the plurality of preset support substrates. This further reduces the wait time before starting transfer to the final transfer substrate, which occurs when the calculations to select the semiconductor chip to be transferred to the final transfer substrate are not completed after the pre-final transfer process is completed. This further reduces the time required for the transfer process, in which semiconductor chips are transferred from the support substrate to the transfer substrate.
この発明の第２の局面による半導体チップの転写装置は、複数の支持基板の各々から複数枚の被転写基板に対して半導体チップを転写する半導体チップの転写装置において、半導体チップが設けられた支持基板を保持する支持基板保持部と、支持基板に設けられた半導体チップが転写される被転写基板を保持する被転写基板保持部と、支持基板にレーザ光を照射するレーザ光照射部と、レーザ光照射部によるレーザ光の照射を制御する制御部とを備え、制御部は、半導体チップが支持された複数の支持基板の各々から半導体チップが転写される複数枚のすべての被転写基板の各々に対して転写する半導体チップを選択する計算を、複数の支持基板の各々における被転写基板の１枚目に対して実行し、かつ、複数の支持基板の各々における被転写基板の２枚目以降に対して実行し、複数の支持基板の各々から被転写基板の少なくともｎ＋１（ｎは１以上の整数）枚目に対して転写する半導体チップを選択する計算を実行しながら、複数の支持基板に対して順次レーザ光を照射することにより、複数の支持基板の各々における被転写基板のｎ枚目に対して半導体チップを順に転写する制御を行うように構成されている。 A semiconductor chip transfer device according to a second aspect of the present invention is a semiconductor chip transfer device that transfers semiconductor chips from each of a plurality of support substrates to a plurality of transferee substrates, and includes: a support substrate holding unit that holds the support substrate on which the semiconductor chip is provided; a transferee substrate holding unit that holds the transferee substrate onto which the semiconductor chip provided on the support substrate is transferred; a laser light irradiation unit that irradiates the support substrate with laser light; and a control unit that controls the irradiation of the laser light by the laser light irradiation unit.The control unit is configured to perform a calculation to select a semiconductor chip to be transferred from each of the plurality of support substrates on which the semiconductor chip is supported onto each of a plurality of transferee substrates onto which the semiconductor chip is to be transferred, for the first transferee substrate on each of the plurality of support substrates, and for the second and subsequent transferee substrates on each of the plurality of support substrates, while performing a calculation to select a semiconductor chip to be transferred from each of the plurality of support substrates to at least the n+1th transferee substrate (n is an integer greater than or equal to 1), thereby controlling the sequential transfer of the semiconductor chip onto the nth transferee substrate on each of the plurality of support substrates.
この発明の第２の局面による半導体チップの転写装置は、上記のように、制御部は、複数の支持基板の各々から半導体チップが転写される複数枚のすべての被転写基板の各々に対して転写する半導体チップを選択する計算を、複数の支持基板の各々における被転写基板の１枚目に対して実行し、かつ、複数の支持基板の各々における被転写基板の２枚目以降に対して実行し、複数の支持基板の各々から被転写基板の少なくともｎ＋１（ｎは１以上の整数）枚目に対して転写する半導体チップを選択する計算を実行しながら、複数の支持基板の各々における被転写基板のｎ枚目に対して半導体チップを順に転写する制御を行うように構成されている。これにより、上記第１の局面と同様、被転写基板のｎ＋１枚目に対して転写している最中に、少なくとも被転写基板のｎ＋１枚目に対して転写する半導体チップを選択する計算を実行することができる。そのため、ｎ枚目の被転写基板への転写工程が完了した後、ｎ＋１枚目の被転写基板に転写する半導体チップを選択する計算が完了していないことに起因する、計算が完了するまで次の被転写基板への転写開始を待つ時間を低減することができる。その結果、支持基板から被転写基板に半導体チップを転写する転写工程に要する時間を低減することが可能な半導体チップの転写装置を提供することができる。 In the semiconductor chip transfer device according to the second aspect of the present invention, as described above, the control unit is configured to perform calculations to select semiconductor chips to be transferred to each of a plurality of transfer substrates onto which semiconductor chips are transferred from each of a plurality of support substrates, for the first transfer substrate on each of the plurality of support substrates, and for each subsequent transfer substrate on each of the plurality of support substrates, while performing calculations to select semiconductor chips to be transferred to at least the n+1th (n is an integer greater than or equal to 1) transfer substrate from each of the plurality of support substrates. This allows, as in the first aspect described above, to perform calculations to select semiconductor chips to be transferred to at least the n+1th transfer substrate while transferring to the n+1th transfer substrate. Therefore, the wait time before starting transfer to the next transfer substrate can be reduced, due to the calculations not being completed after the transfer process for the nth transfer substrate is completed. As a result, it is possible to provide a semiconductor chip transfer device that can reduce the time required for the transfer process of transferring a semiconductor chip from a support substrate to a transfer substrate.
本発明によれば、上記のように、支持基板から被転写基板に半導体チップを転写する転写工程に要する時間を低減することが可能な半導体チップの転写方法および半導体チップの転写装置を提供することができる。 As described above, the present invention provides a semiconductor chip transfer method and semiconductor chip transfer device that can reduce the time required for the transfer process of transferring a semiconductor chip from a support substrate to a transfer substrate.
以下、本発明を具体化した実施形態を図面に基づいて説明する。 The following describes an embodiment of the present invention with reference to the drawings.
図１～図６を参照して、一実施形態による半導体チップ１の転写方法について説明する。 A method for transferring a semiconductor chip 1 according to one embodiment will be described with reference to Figures 1 to 6.
（半導体チップ１の転写方法の概要）
図１に示すように、半導体チップ１の転写方法は、支持基板Ｓに支持された半導体チップ１に対して支持基板Ｓを介してレーザ光Ｌを照射することにより、半導体チップ１を被転写基板Ｔに転写する半導体チップ１の転写方法である。たとえば、半導体チップ１の転写方法は、レーザリフトオフ法などの公知の剥離技術を用いて、支持基板Ｓから半導体チップ１を剥離して被転写基板Ｔに半導体チップ１を転写することにより、ＥＬ表示装置などの表示装置のディスプレイパネルを製造するための半導体チップ１の転写方法である。また、半導体チップ１の転写方法は、複数の支持基板Ｓの各々から複数枚の被転写基板Ｔに対して半導体チップ１を転写する半導体チップ１の転写方法である。
(Outline of transfer method of semiconductor chip 1)
1 , the transfer method of the semiconductor chip 1 is a method of transferring the semiconductor chip 1 to a transfer substrate T by irradiating the semiconductor chip 1 supported on a support substrate S with laser light L via the support substrate S. For example, the transfer method of the semiconductor chip 1 is a transfer method of the semiconductor chip 1 for manufacturing a display panel of a display device such as an EL display device by peeling the semiconductor chip 1 from the support substrate S using a known peeling technique such as a laser lift-off method and transferring the semiconductor chip 1 to the transfer substrate T. The transfer method of the semiconductor chip 1 is also a transfer method of the semiconductor chip 1 for transferring the semiconductor chip 1 from each of a plurality of support substrates S to a plurality of transfer substrates T.
半導体チップ１として、マイクロ発光ダイオード（ＬＥＤ）と呼ばれる５０ｕｍ×５０ｕｍ以下の半導体チップ１が用いられる。なお、半導体チップ１は、マイクロＬＥＤに限定されず、種々の半導体素子を用いることができる。 The semiconductor chip 1 used is a semiconductor chip 1 of 50 μm x 50 μm or less called a micro light-emitting diode (LED). Note that the semiconductor chip 1 is not limited to a micro LED, and various semiconductor elements can be used.
支持基板Ｓは、たとえば、ＳｉＯ２（二酸化ケイ素）基板やサファイヤ基板のようにレーザ光Ｌを透過する材料により形成されている。支持基板Ｓは、支持基板Ｓ上に形成された剥離層２を介して複数の半導体チップ１を支持している。図示はしていないが、支持基板Ｓ上の隣接する半導体チップ１の間隔は、支持基板Ｓから転写された被転写基板Ｔ上の隣接する半導体チップ１の間隔よりも小さい。また、１枚の支持基板Ｓに支持されている半導体チップ１の数は、１枚の被転写基板Ｔに転写される半導体チップ１の数よりも多い。図２に示すように、複数の半導体チップ１は、支持基板Ｓ上において剥離層２（図１参照）を介して所定の間隔でマトリクス状に配列されている。支持基板Ｓは、円形状を有している。なお、支持基板Ｓの形状は特に限定されない。 The support substrate S is formed of a material that transmits laser light L, such as a SiO 2 (silicon dioxide) substrate or a sapphire substrate. The support substrate S supports multiple semiconductor chips 1 via a release layer 2 formed on the support substrate S. Although not shown, the spacing between adjacent semiconductor chips 1 on the support substrate S is smaller than the spacing between adjacent semiconductor chips 1 on a transfer substrate T transferred from the support substrate S. Furthermore, the number of semiconductor chips 1 supported on one support substrate S is greater than the number of semiconductor chips 1 transferred to one transfer substrate T. As shown in FIG. 2, multiple semiconductor chips 1 are arranged in a matrix on the support substrate S at predetermined intervals via the release layer 2 (see FIG. 1). The support substrate S has a circular shape. The shape of the support substrate S is not particularly limited.
図１に示すように、剥離層２は、レーザ光照射部５０からレーザ光が照射されることにより分解してガス成分を発生する材料により形成されている。剥離層２は、たとえば、ポリイミドやシリコンが用いられる。 As shown in FIG. 1, the peeling layer 2 is made of a material that decomposes and generates gas components when irradiated with laser light from the laser light irradiator 50. For example, polyimide or silicon is used for the peeling layer 2.
被転写基板Ｔは、たとえば、支持基板Ｓ上のマイクロＬＥＤが被転写基板Ｔに多数転写されることによりマイクロＬＥＤディスプレイパネルを製造するための基板である。被転写基板Ｔには、転写された半導体チップ１を接着するための接着層２１が形成されている。被転写基板Ｔには、転写された半導体チップ１に対して接続可能な配線が形成されていても良い。被転写基板Ｔは、矩形状（不図示）を有している。なお、被転写基板Ｔは、たとえば、支持基板Ｓから転写された半導体チップ１を一時的に保持する半導体チップ保持基板であっても良い。被転写基板Ｔの形状は特に限定されない。 The transfer substrate T is, for example, a substrate used to manufacture a micro LED display panel by transferring a large number of micro LEDs on a support substrate S to the transfer substrate T. An adhesive layer 21 is formed on the transfer substrate T for adhering the transferred semiconductor chip 1. The transfer substrate T may also have wiring formed thereon that can be connected to the transferred semiconductor chip 1. The transfer substrate T has a rectangular shape (not shown). Note that the transfer substrate T may also be, for example, a semiconductor chip holding substrate that temporarily holds the semiconductor chip 1 transferred from the support substrate S. The shape of the transfer substrate T is not particularly limited.
半導体チップ１の転写方法は、後述するように、半導体チップ１が支持された複数の支持基板Ｓの各々から半導体チップ１が転写される複数枚のすべての被転写基板Ｔの各々に対して転写する半導体チップ１を選択する計算を、複数の支持基板Ｓの各々における被転写基板Ｔの１枚目に対して実行し、かつ、複数の支持基板Ｓの各々における被転写基板Ｔの２枚目以降に対して実行する計算工程と、計算工程における複数の支持基板Ｓの各々から被転写基板Ｔの少なくともｎ＋１（ｎは１以上の整数）枚目に対して転写する半導体チップ１を選択する計算を実行しながら、複数の支持基板Ｓに対して順次レーザ光Ｌを照射することにより、複数の支持基板Ｓの各々における被転写基板Ｔのｎ枚目に対して半導体チップ１を順に転写する転写工程と、を備える。 As described below, the method for transferring a semiconductor chip 1 includes a calculation step in which calculations are performed for the first transfer substrate T on each of the plurality of support substrates S on which the semiconductor chip 1 is supported, to select a semiconductor chip 1 to be transferred to each of a plurality of transfer substrates T to which the semiconductor chip 1 is transferred, and for each of the second and subsequent transfer substrates T on each of the plurality of support substrates S; and a transfer step in which the semiconductor chip 1 is sequentially transferred to the nth transfer substrate T on each of the plurality of support substrates S by sequentially irradiating the plurality of support substrates S with laser light L while performing calculations in the calculation step to select a semiconductor chip 1 to be transferred to at least the n+1th (n is an integer greater than or equal to 1)th transfer substrate T from each of the plurality of support substrates S, thereby transferring the semiconductor chip 1 sequentially to the nth transfer substrate T on each of the plurality of support substrates S.
半導体チップ１が支持された支持基板Ｓから被転写基板Ｔへの半導体チップ１の転写工程は、複数の支持基板Ｓの各々から複数枚の被転写基板Ｔに対して半導体チップ１を転写する。図３に示すように、複数の半導体チップ１が支持された１枚の第１支持基板Ｓ１および１枚の第１支持基板Ｓ１から半導体チップ１が順に転写される５枚の被転写基板Ｔ（Ｔ１１～Ｔ１Ｑ）と、複数の半導体チップ１が支持された１枚の第Ｐ支持基板ＳＰおよび１枚の第Ｐ支持基板ＳＰから半導体チップ１が順に転写される５枚の被転写基板Ｔ（ＴＰ１～ＴＰＱ）と、が含まれる。ここで、支持基板Ｓの総枚数はＰ（Ｐは２以上の整数）枚である。また、１枚の支持基板Ｓに対する半導体チップ１が転写される被転写基板Ｔの総枚数はＱ（Ｑは２以上の整数）枚である。なお、上述したｎ＋１は、Ｑ以下の整数である。 The process of transferring semiconductor chips 1 from a support substrate S supporting semiconductor chips 1 to transfer substrates T involves transferring semiconductor chips 1 from each of multiple support substrates S to multiple transfer substrates T. As shown in FIG. 3, this process includes one first support substrate S1 supporting multiple semiconductor chips 1 and five transfer substrates T (T11-T1Q) onto which semiconductor chips 1 are sequentially transferred from the first support substrate S1, as well as one Pth support substrate SP supporting multiple semiconductor chips 1 and five transfer substrates T (TP1-TPQ) onto which semiconductor chips 1 are sequentially transferred from the Pth support substrate SP. Here, the total number of support substrates S is P (P is an integer of 2 or greater). The total number of transfer substrates T onto which semiconductor chips 1 are transferred for one support substrate S is Q (Q is an integer of 2 or greater). Note that the aforementioned n+1 is an integer equal to or less than Q.
（計算工程および転写工程の流れ）
図４に示すように、転写工程において、複数の支持基板Ｓのうちの第１支持基板Ｓ１から、第１支持基板Ｓ１における１枚目の被転写基板Ｔ１１に対して半導体チップ１が転写される。第１支持基板Ｓ１における１枚目の被転写基板Ｔ１１への転写が完了した後、第１支持基板Ｓ１は第２支持基板Ｓ２に交換され、第１支持基板Ｓ１における１枚目の被転写基板Ｔ１１は第２支持基板Ｓ２における１枚目の被転写基板Ｔ２１に交換される。第２支持基板Ｓ２および被転写基板Ｔ２１への交換が完了した後、第２支持基板Ｓ２から被転写基板Ｔ２１に対して半導体チップ１が転写される。同様に、第Ｐ支持基板ＳＰから第Ｐ支持基板ＳＰにおける１枚目の被転写基板ＴＰ１に対して半導体チップ１が転写される。このようして、第１～第Ｐ支持基板Ｓ１～ＳＰの各々から、第１～第Ｐ支持基板Ｓ１～ＳＰの各々における１枚目の被転写基板Ｔ１１～ＴＰ１に対して半導体チップ１が順次転写される。
(Flow of calculation process and transcription process)
4, in the transfer process, the semiconductor chip 1 is transferred from a first support substrate S1 of the multiple support substrates S to the first transferee substrate T11 in the first support substrate S1. After the transfer to the first transferee substrate T11 in the first support substrate S1 is completed, the first support substrate S1 is replaced with a second support substrate S2, and the first transferee substrate T11 in the first support substrate S1 is replaced with the first transferee substrate T21 in the second support substrate S2. After the replacement with the second support substrate S2 and the transferee substrate T21 is completed, the semiconductor chip 1 is transferred from the second support substrate S2 to the transferee substrate T21. Similarly, the semiconductor chip 1 is transferred from the P-th support substrate SP to the first transferee substrate TP1 in the P-th support substrate SP. In this way, the semiconductor chips 1 are sequentially transferred from each of the first to P-th support substrates S1 to SP to the first transfer recipient substrates T11 to TP1 in each of the first to P-th support substrates S1 to SP.
第１～第Ｐ支持基板Ｓ１～ＳＰの各々における１枚目の被転写基板Ｔ１１～ＴＰ１に対する半導体チップ１の転写が完了した後、第１～第Ｐ支持基板Ｓ１～ＳＰの各々における２枚目の被転写基板Ｔ１２～ＴＰ２に対する半導体チップ１の転写が開始される。第１～第Ｐ支持基板Ｓ１～ＳＰの各々におけるＱ枚目の被転写基板Ｔ１Ｑ～ＴＰＱに対する半導体チップ１の転写も、第１～第Ｐ支持基板Ｓ１～ＳＰの各々における１枚目および２枚目の被転写基板Ｔに対する半導体チップ１の転写と同様に方法により、順次行われる。 After the transfer of the semiconductor chip 1 to the first transferee substrate T11-TP1 in each of the first through P-th support substrates S1-SP is completed, the transfer of the semiconductor chip 1 to the second transferee substrate T12-TP2 in each of the first through P-th support substrates S1-SP begins. The transfer of the semiconductor chip 1 to the Q-th transferee substrate T1Q-TPQ in each of the first through P-th support substrates S1-SP is also carried out sequentially using the same method as the transfer of the semiconductor chip 1 to the first and second transferee substrates T in each of the first through P-th support substrates S1-SP.
また、計算工程において、複数の支持基板Ｓ１～ＳＰの各々から１枚目の被転写基板Ｔである被転写基板Ｔ１１～ＴＰ１の各々に対して転写する半導体チップ１を選択する計算Ｃ１が実行され、複数の支持基板Ｓ１～ＳＰの各々から２枚目の被転写基板Ｔである被転写基板Ｔ１２～ＴＰ２の各々に対して転写する半導体チップ１を選択する計算Ｃ２が実行され、以降、順に、複数の支持基板Ｓ１～ＳＰの各々からＱ枚目の被転写基板Ｔである被転写基板Ｔ１Ｑ～ＴＰＱの各々に対して転写する半導体チップ１を選択する計算ＣＱが実行される。転写工程の開始前に、計算Ｃ１～ＣＱの実行が順に開始されるとともに、転写工程の開始前に、少なくとも複数の支持基板Ｓ１～ＳＰの各々から被転写基板Ｔ１１～ＴＰ１に対して転写する半導体チップ１を選択する計算Ｃ１が完了される。 Furthermore, in the calculation process, calculation C1 is executed to select a semiconductor chip 1 to be transferred from each of the multiple support substrates S1-SP to each of the first transfer substrates T, i.e., transfer substrates T11-TP1; calculation C2 is executed to select a semiconductor chip 1 to be transferred from each of the multiple support substrates S1-SP to each of the second transfer substrates T, i.e., transfer substrates T12-TP2; and thereafter, calculation CQ is executed to select a semiconductor chip 1 to be transferred from each of the multiple support substrates S1-SP to each of the Qth transfer substrates T, i.e., transfer substrates T1Q-TPQ. Calculations C1-CQ are executed in sequence before the transfer process begins, and calculation C1 to select a semiconductor chip 1 to be transferred from each of the multiple support substrates S1-SP to each of the transfer substrates T11-TP1 is completed at least before the transfer process begins.
計算Ｃ１の完了後、第１～第Ｐ支持基板Ｓ１～ＳＰの各々における１枚目の被転写基板Ｔ１１～ＴＰ１に対する半導体チップ１の転写が行われる。第１～第Ｐ支持基板Ｓ１～ＳＰの各々における１枚目の被転写基板Ｔ１１～ＴＰ１に対する半導体チップ１の転写を行いながら、複数の支持基板Ｓ１～ＳＰから被転写基板Ｔ１２～ＴＰ２に対して転写する半導体チップ１を選択する計算Ｃ２が実行される。計算Ｃ２の完了後、複数の支持基板Ｓ１～ＳＰから被転写基板Ｔ１３～ＴＰ３に対して転写する半導体チップ１を選択する計算Ｃ３が実行される。同様に、複数の支持基板Ｓ１～ＳＰから被転写基板Ｔ１Ｑ～ＴＰＱに対して転写する半導体チップ１を選択する計算ＣＱが実行される。このようして、複数の支持基板Ｓ１～ＳＰから複数枚の被転写基板Ｔの各々に対して転写する半導体チップ１を選択する計算Ｃ１～ＣＱが、転写工程と並列に実行される。 After calculation C1 is completed, a semiconductor chip 1 is transferred to the first transferee substrate T11-TP1 in each of the first to P-th support substrates S1-SP. While the semiconductor chip 1 is being transferred to the first transferee substrate T11-TP1 in each of the first to P-th support substrates S1-SP, calculation C2 is performed to select a semiconductor chip 1 to be transferred from the multiple support substrates S1-SP to the transferee substrates T12-TP2. After calculation C2 is completed, calculation C3 is performed to select a semiconductor chip 1 to be transferred from the multiple support substrates S1-SP to the transferee substrates T13-TP3. Similarly, calculation CQ is performed to select a semiconductor chip 1 to be transferred from the multiple support substrates S1-SP to the transferee substrates T1Q-TPQ. In this way, calculations C1-CQ for selecting a semiconductor chip 1 to be transferred from the multiple support substrates S1-SP to each of the multiple transferee substrates T are performed in parallel with the transfer process.
複数の支持基板Ｓ１～ＳＰから被転写基板Ｔ１Ｑ～ＴＰＱに対して転写する半導体チップ１を選択する計算ＣＱは、少なくとも被転写基板Ｔの最終枚目Ｑの１枚前であるＱ－１枚目に対して半導体チップ１を転写する最終前転写工程において完了される。 The calculation CQ for selecting the semiconductor chip 1 to be transferred from multiple support substrates S1-SP to transfer substrates T1Q-TPQ is completed in the pre-final transfer process, in which the semiconductor chip 1 is transferred to at least the Q-1th transfer substrate, which is the substrate just before the final transfer substrate Q.
計算Ｃ１の結果に基づいて、第１～第Ｐ支持基板Ｓ１～ＳＰの各々における１枚目の被転写基板Ｔ１１～ＴＰ１に対する半導体チップ１の転写が行われる。計算Ｃ２の結果に基づいて、第１～第Ｐ支持基板Ｓ１～ＳＰの各々における２枚目の被転写基板Ｔ１２～ＴＰ２に対する半導体チップ１の転写が行われる。同様に、計算ＣＱの結果に基づいて、第１～第Ｐ支持基板Ｓ１～ＳＰの各々におけるＱ枚目の被転写基板Ｔ１Ｑ～ＴＰＱに対する半導体チップ１の転写が行われる。 Based on the result of calculation C1, the semiconductor chip 1 is transferred to the first transferee substrate T11-TP1 in each of the first to Pth support substrates S1-SP. Based on the result of calculation C2, the semiconductor chip 1 is transferred to the second transferee substrate T12-TP2 in each of the first to Pth support substrates S1-SP. Similarly, based on the result of calculation CQ, the semiconductor chip 1 is transferred to the Qth transferee substrate T1Q-TPQ in each of the first to Pth support substrates S1-SP.
（半導体チップ１の転写装置１００）
図５に示すように、半導体チップ１の転写装置１００は、支持基板保持部３０と、被転写基板保持部４０と、レーザ光照射部５０と、制御部６１と、記憶部６６とを備える。転写装置１００は、半導体チップ１の転写方法を実行するように構成されている。なお、図面において、転写装置１００の左右方向をＸ方向としている。また、転写装置１００の上下方向をＺ方向としている。また、転写装置１００のＸ方向およびＺ方向と直交する方向をＹ方向としている。
(Transfer device 100 for semiconductor chip 1)
5, the transfer device 100 for the semiconductor chip 1 includes a support substrate holding unit 30, a transferee substrate holding unit 40, a laser light irradiation unit 50, a control unit 61, and a memory unit 66. The transfer device 100 is configured to execute a transfer method for the semiconductor chip 1. In the drawing, the left-right direction of the transfer device 100 is defined as the X direction. The up-down direction of the transfer device 100 is defined as the Z direction. The direction perpendicular to the X and Z directions of the transfer device 100 is defined as the Y direction.
支持基板保持部３０は、半導体チップ１が設けられた支持基板Ｓを保持する。支持基板保持部３０は、半導体チップ１を支持した支持基板Ｓを、半導体チップ１を支持した面を下向きにして保持する。支持基板保持部３０は開口部３１を有する。支持基板保持部３０に保持された支持基板Ｓは、開口部３１を介してレーザ光照射部５０から出射されたレーザ光Ｌが照射される。支持基板保持部３０は、第１移動機構３２により、少なくともＸ軸方向およびＹ軸方向に関して被転写基板保持部４０に対して相対移動可能なように構成されている。また、支持基板保持部３０は、第１移動機構３２により所定の支持基板交換領域（不図示）に移動され、支持基板交換領域において支持基板Ｓを交換可能なように構成されている。 The support substrate holding unit 30 holds a support substrate S on which a semiconductor chip 1 is provided. The support substrate holding unit 30 holds the support substrate S supporting the semiconductor chip 1 with the surface supporting the semiconductor chip 1 facing downward. The support substrate holding unit 30 has an opening 31. The support substrate S held by the support substrate holding unit 30 is irradiated with laser light L emitted from the laser light irradiation unit 50 through the opening 31. The support substrate holding unit 30 is configured to be movable relative to the transferred substrate holding unit 40 in at least the X-axis and Y-axis directions by a first movement mechanism 32. The support substrate holding unit 30 is also configured to be moved by the first movement mechanism 32 to a predetermined support substrate exchange area (not shown) so that the support substrate S can be exchanged in the support substrate exchange area.
被転写基板保持部４０は、支持基板Ｓに支持された半導体チップ１が転写される被転写基板Ｔを保持する。被転写基板保持部４０は、上面４１において被転写基板Ｔを保持する。被転写基板保持部４０は、第２移動機構４２により、少なくともＸ軸方向およびＹ軸方向に関して支持基板保持部３０に対して相対移動可能なように構成されている。また、被転写基板保持部４０は、第２移動機構４２により所定の被転写基板交換領域（不図示）に移動され、被転写基板交換領域において被転写基板Ｔを交換可能なように構成されている。 The transfer substrate holding unit 40 holds a transfer substrate T onto which a semiconductor chip 1 supported on a support substrate S is transferred. The transfer substrate holding unit 40 holds the transfer substrate T on its upper surface 41. The transfer substrate holding unit 40 is configured to be movable relative to the support substrate holding unit 30 in at least the X-axis and Y-axis directions by a second movement mechanism 42. The transfer substrate holding unit 40 is also configured to be moved by the second movement mechanism 42 to a predetermined transfer substrate exchange area (not shown) where the transfer substrate T can be exchanged.
第１移動機構３２により支持基板保持部３０の位置が移動されるか、第２移動機構４２により被転写基板保持部４０の位置が移動されるか、または、これらの両方の位置が移動されることにより、支持基板Ｓの被転写基板Ｔに対する相対位置、および、支持基板Ｓに支持された半導体チップ１の被転写基板Ｔに対する相対位置を調節することができる。 By moving the position of the support substrate holding unit 30 using the first movement mechanism 32, or by moving the position of the transferee substrate holding unit 40 using the second movement mechanism 42, or by moving both of these positions, it is possible to adjust the relative position of the support substrate S to the transferee substrate T, and the relative position of the semiconductor chip 1 supported on the support substrate S to the transferee substrate T.
レーザ光照射部５０は、支持基板Ｓにレーザ光Ｌを照射するように構成されている。レーザ光照射部５０は、レーザ光源５１と、ガルバノミラー５２と、ｆθレンズ５３とを含む。レーザ光源５１は、レーザ光Ｌを出射する光源である。ガルバノミラー５２は、交差する二軸に回転可能であり、レーザ光Ｌを任意の角度で反射する。ｆθレンズ５３はガルバノミラー５２からのレーザ光Ｌを支持基板Ｓ上に集光する。 The laser light irradiation unit 50 is configured to irradiate the support substrate S with laser light L. The laser light irradiation unit 50 includes a laser light source 51, a galvanometer mirror 52, and an fθ lens 53. The laser light source 51 is a light source that emits laser light L. The galvanometer mirror 52 is rotatable about two intersecting axes and reflects the laser light L at any angle. The fθ lens 53 focuses the laser light L from the galvanometer mirror 52 onto the support substrate S.
レーザ光照射部５０は、ガルバノミラー５２およびｆθレンズ５３を介して、支持基板保持部３０に保持された支持基板Ｓの半導体チップ１を支持した面と反対側の面にレーザ光Ｌを照射する。レーザ光Ｌは、ガルバノミラー５２およびｆθレンズ５３により、支持基板Ｓに支持されている半導体チップ１に対して選択的に照射される。レーザ光Ｌが支持基板Ｓを介して剥離層２（図１参照）に照射されることにより、レーザリフトオフにより支持基板Ｓから半導体チップ１が剥離され、支持基板Ｓから被転写基板Ｔへ半導体チップ１が転写される。 The laser light irradiation unit 50 irradiates the surface of the support substrate S held by the support substrate holder 30 opposite the surface supporting the semiconductor chip 1 with laser light L via the galvanometer mirror 52 and the fθ lens 53. The laser light L is selectively irradiated onto the semiconductor chip 1 supported on the support substrate S by the galvanometer mirror 52 and the fθ lens 53. When the laser light L is irradiated onto the release layer 2 (see Figure 1) through the support substrate S, the semiconductor chip 1 is peeled off from the support substrate S by laser lift-off, and the semiconductor chip 1 is transferred from the support substrate S to the transfer substrate T.
制御部６１は、制御装置６０に設けられている。制御装置６０は、たとえばＰＣ（パーソナルコンピュータ）により構成される。制御装置６０は、制御部６１と、記憶部６６とを備える。 The control unit 61 is provided in the control device 60. The control device 60 is configured, for example, by a PC (personal computer). The control device 60 includes the control unit 61 and a memory unit 66.
制御部６１は、たとえば、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）などのプロセッサにより構成され、記憶部６６に記憶されたプログラムを実行することにより各種制御を行う。制御部６１は、複数の支持基板Ｓ１～ＳＰから半導体チップ１が転写される複数の被転写基板Ｔの各々に対して転写する半導体チップ１を選択する計算Ｃ２～ＣＱを実行する。 The control unit 61 is configured with a processor such as a CPU (Central Processing Unit), and performs various controls by executing programs stored in the storage unit 66. The control unit 61 performs calculations C2 to CQ to select the semiconductor chip 1 to be transferred from the multiple support substrates S1 to SP to each of the multiple transfer substrates T onto which the semiconductor chip 1 is transferred.
また、図４に示すように、制御部６１は、複数の支持基板Ｓ１～ＳＰから被転写基板Ｔの少なくともｎ＋１（ｎは１以上の整数）枚目に対して転写する半導体チップ１を選択する計算を実行しながら、第１～第Ｐ支持基板Ｓ１～ＳＰに対して順次レーザ光を照射することにより、第１～第Ｐ支持基板Ｓ１～ＳＰの各々における被転写基板Ｔのｎ枚目に対して半導体チップ１を順に転写する制御を行う。一例として、制御部６１は、複数の支持基板Ｓ１～ＳＰの各々から少なくとも２枚目の被転写基板Ｔである被転写基板Ｔ１２～ＴＰ２の各々に対して転写する半導体チップ１を選択する計算Ｃ２を実行しながら、第１～第Ｐ支持基板Ｓ１～ＳＰに対して順次レーザ光を照射することにより、第１～第Ｐ支持基板Ｓ１～ＳＰの各々における１枚目の被転写基板Ｔである被転写基板Ｔ１１～ＴＰ１に対して半導体チップ１を順に転写する制御を行う。 Also, as shown in FIG. 4, the control unit 61 performs calculations to select a semiconductor chip 1 to be transferred to at least the n+1th (n is an integer greater than or equal to 1) transferee substrate T from the multiple support substrates S1 to SP, while sequentially irradiating the first to Pth support substrates S1 to SP with laser light, thereby controlling the sequential transfer of the semiconductor chip 1 to the nth transferee substrate T in each of the first to Pth support substrates S1 to SP. As an example, the control unit 61 performs calculations C2 to select a semiconductor chip 1 to be transferred to at least the second transferee substrate T from each of the multiple support substrates S1 to SP, while sequentially irradiating the first to Pth support substrates S1 to SP with laser light, thereby controlling the sequential transfer of the semiconductor chip 1 to the transferee substrates T11 to TP1, which are the first transferee substrates T in each of the first to Pth support substrates S1 to SP.
また、制御部６１は、少なくとも複数の支持基板Ｓ１～ＳＰから被転写基板Ｔのｎ＋１枚目に対して転写する半導体チップ１を選択する計算が完了するまで、第１～第Ｐ支持基板Ｓ１～ＳＰの各々における被転写基板Ｔのｎ枚目に対して半導体チップ１を順に転写する制御を行う。すなわち、制御部６１は、第１～第Ｐ支持基板Ｓ１～ＳＰの各々における被転写基板Ｔのｎ枚目に対する半導体チップ１の転写が完了するまでに、少なくとも複数の支持基板Ｓ１～ＳＰから被転写基板Ｔのｎ＋１枚目に対して転写する半導体チップ１を選択する計算を完了する。一例として、制御部６１は、少なくとも複数の支持基板Ｓ１～ＳＰから２枚目の被転写基板Ｔである被転写基板Ｔ１２～ＴＰ２に対して転写する半導体チップ１を選択する計算Ｃ２が完了するまで、第１～第Ｐ支持基板Ｓ１～ＳＰの各々における被転写基板Ｔの１枚目である被転写基板Ｔ１１～ＴＰ１に対して半導体チップ１を順に転写する制御を行う。なお、第１～第Ｐ支持基板Ｓ１～ＳＰの各々における被転写基板Ｔのｎ枚目に対する半導体チップ１の転写の開始前に、制御部６１は、複数の支持基板Ｓ１～ＳＰから被転写基板Ｔのｎ＋１枚目に対して転写する半導体チップ１を選択する計算を完了していても良い。 Furthermore, the control unit 61 controls the sequential transfer of semiconductor chips 1 to the nth transfer substrate T in each of the first to Pth support substrates S1 to SP until the calculation for selecting a semiconductor chip 1 to be transferred from at least the plurality of support substrates S1 to SP to the n+1th transfer substrate T is completed. That is, the control unit 61 completes the calculation for selecting a semiconductor chip 1 to be transferred from at least the plurality of support substrates S1 to SP to the n+1th transfer substrate T by the time the transfer of semiconductor chips 1 to the nth transfer substrate T in each of the first to Pth support substrates S1 to SP is completed. As an example, the control unit 61 controls the sequential transfer of semiconductor chips 1 to the first transfer substrates T11 to TP1, which are the first transfer substrates T in each of the first to Pth support substrates S1 to SP, until the calculation C2 for selecting a semiconductor chip 1 to be transferred from at least the plurality of support substrates S1 to SP to the second transfer substrate T, which is the transfer substrate T12 to TP2, is completed. Note that before starting to transfer the semiconductor chip 1 to the nth recipient substrate T on each of the first to Pth support substrates S1 to SP, the control unit 61 may have completed calculations to select the semiconductor chip 1 to be transferred to the n+1th recipient substrate T from the multiple support substrates S1 to SP.
なお、複数の支持基板Ｓの総枚数Ｐは、複数の支持基板Ｓの各々における被転写基板Ｔの最終枚目Ｑの１枚前であるＱ－１枚目に対して半導体チップ１を順に転写する最終前転写工程において、複数の支持基板Ｓ１～ＳＰの各々から被転写基板Ｔの最終枚目である被転写基板Ｔ１Ｑ～ＴＰＱの各々に対して転写する半導体チップ１を選択する計算ＣＱを完了させることができる最小の枚数として予め設定されている。 The total number P of the multiple support substrates S is preset as the minimum number that can complete the calculation CQ for selecting the semiconductor chip 1 to be transferred from each of the multiple support substrates S1 to SP to each of the final transfer substrates T, T1Q to TPQ, in the pre-final pre-transfer process in which semiconductor chips 1 are transferred in sequence to the Q-1th transfer substrate, which is the substrate just before the final transfer substrate Q, in each of the multiple support substrates S.
（制御部６１の各機能ブロック）
図６に示すように、制御部６１は、選択計算部６２と、光源制御部６３と、光学制御部６４と、基板交換制御部６５と、を含む。
(Function blocks of the control unit 61)
As shown in FIG. 6, the control unit 61 includes a selection calculation unit 62 , a light source control unit 63 , an optical control unit 64 , and a substrate exchange control unit 65 .
選択計算部６２は、複数の支持基板Ｓ１～ＳＰから被転写基板Ｔの各々に対して転写する半導体チップ１を選択する計算Ｃ１～ＣＱを実行する。上述したように、支持基板Ｓの隣接する半導体チップ１の間隔は、支持基板Ｓから転写された被転写基板Ｔの隣接する半導体チップ１の間隔よりも小さい。また、被転写基板Ｔの転写枚数が進むほど、支持基板Ｓ上に残存する半導体チップ１の個数は少なくなるとともに、残存する半導体チップ１は支持基板Ｓ上に散在することになる。そこで、支持基板Ｓに支持された半導体チップ１の中から転写する半導体チップ１を選択する計算を行う。 The selection calculation unit 62 executes calculations C1 to CQ to select semiconductor chips 1 to be transferred from multiple support substrates S1 to SP to each of the transfer substrates T. As mentioned above, the spacing between adjacent semiconductor chips 1 on the support substrate S is smaller than the spacing between adjacent semiconductor chips 1 on the transfer substrate T transferred from the support substrate S. Furthermore, as the number of transfer substrates T increases, the number of semiconductor chips 1 remaining on the support substrate S decreases, and the remaining semiconductor chips 1 become scattered across the support substrate S. Therefore, calculations are performed to select the semiconductor chips 1 to be transferred from the semiconductor chips 1 supported on the support substrate S.
選択計算部６２は、複数の支持基板Ｓ１～ＳＰの各々から複数の被転写基板Ｔの各々に対して半導体チップ１を順に転写している最中に、複数の支持基板Ｓ１～ＳＰから被転写基板Ｔの各々に対して転写する半導体チップ１を選択する計算Ｃ１～ＣＱを連続して行う。 While the semiconductor chips 1 are being transferred sequentially from each of the multiple support substrates S1 to SP onto each of the multiple transfer substrates T, the selection calculation unit 62 continuously performs calculations C1 to CQ to select the semiconductor chips 1 to be transferred from each of the multiple support substrates S1 to SP onto each of the multiple transfer substrates T.
選択計算部６２は、第１支持基板Ｓ１から被転写基板Ｔ１１への転写工程が開始される前に、複数の支持基板Ｓ１～ＳＰから被転写基板Ｔの各々に対して転写する半導体チップ１を選択する計算Ｃ１～ＣＱを開始し、かつ、少なくとも計算Ｃ１を完了する。選択計算部６２の計算により被転写基板Ｔの各々に転写されるために選択された支持基板Ｓの半導体チップ１は、記憶部６６に記憶される。 Before the transfer process from the first support substrate S1 to the transferee substrate T11 begins, the selection calculation unit 62 begins calculations C1 to CQ to select semiconductor chips 1 to be transferred from the multiple support substrates S1 to SP to each of the transferee substrates T, and completes at least calculation C1. The semiconductor chips 1 of the support substrate S selected for transfer to each of the transferee substrates T by the calculations of the selection calculation unit 62 are stored in the memory unit 66.
光源制御部６３は、半導体チップ１の転写時に、レーザ光照射部５０（図４参照）からレーザ光Ｌを照射させる制御および照射を停止させる制御を行う。 The light source control unit 63 controls the laser light irradiation unit 50 (see Figure 4) to emit laser light L and to stop irradiation during the transfer of the semiconductor chip 1.
光学制御部６４は、選択計算部６２の計算により選択された支持基板Ｓの半導体チップ１に対してレーザ光Ｌを照射するため、ガルバノミラー５２（図３参照）を調整する制御を行う。 The optical control unit 64 controls the adjustment of the galvanometer mirror 52 (see Figure 3) to irradiate the laser light L onto the semiconductor chip 1 on the support substrate S selected by the calculation of the selection calculation unit 62.
基板交換制御部６５は、第１移動機構３２（図５参照）による支持基板保持部３０（図５参照）の移動および第２移動機構４２（図５参照）による被転写基板保持部４０（図５参照）の移動の一方または両方を行わせる制御を行う。基板交換制御部６５は、支持基板Ｓの転写対象の半導体チップ１と、被転写基板Ｔの半導体チップ１を転写すべき目標位置とが対向するように位置合わせを行うように構成されている。 The substrate exchange control unit 65 controls one or both of the movement of the support substrate holding unit 30 (see Figure 5) by the first movement mechanism 32 (see Figure 5) and the movement of the transferee substrate holding unit 40 (see Figure 5) by the second movement mechanism 42 (see Figure 5). The substrate exchange control unit 65 is configured to align the semiconductor chip 1 to be transferred on the support substrate S with the target position on the transferee substrate T to which the semiconductor chip 1 is to be transferred.
また、基板交換制御部６５は、第１移動機構３２を介して支持基板保持部３０を支持基板交換領域（不図示）に移動させ、支持基板交換領域において支持基板保持部３０に保持された支持基板Ｓを交換させる制御を行う。また、基板交換制御部６５は、第２移動機構４２を介して被転写基板保持部４０を被転写基板交換領域（不図示）に移動させ、被転写基板交換領域において被転写基板保持部４０に保持された被転写基板Ｔを交換させる制御を行う。 The substrate replacement control unit 65 also controls the movement of the support substrate holding unit 30 to a support substrate replacement area (not shown) via the first movement mechanism 32, and the replacement of the support substrate S held by the support substrate holding unit 30 in the support substrate replacement area. The substrate replacement control unit 65 also controls the movement of the transferred substrate holding unit 40 to a transferred substrate replacement area (not shown) via the second movement mechanism 42, and the replacement of the transferred substrate T held by the transferred substrate holding unit 40 in the transferred substrate replacement area.
図４に示すように、基板交換制御部６５は、第１支持基板Ｓ１における１枚目の被転写基板Ｔ１１への転写が完了した後、支持基板保持部３０に保持された第１支持基板Ｓ１を第２支持基板Ｓ２に交換させ、かつ、被転写基板保持部４０に保持された第１支持基板Ｓ１における１枚目の被転写基板Ｔ１１を第２支持基板Ｓ２における１枚目の被転写基板Ｔ２１に交換させる制御を行う。そして、第２支持基板Ｓ２における１枚目の被転写基板Ｔ２１への転写が完了した後、支持基板保持部３０に保持された第２支持基板Ｓ２を第３支持基板Ｓ３に交換させ、かつ、被転写基板保持部４０に保持された第２支持基板Ｓ２における１枚目の被転写基板Ｔ２１を第３支持基板Ｓ３における１枚目の被転写基板Ｔ３１に交換させる制御を行う。第３～第Ｐ支持基板Ｓ３～ＳＰ、および、第３～第Ｐ支持基板Ｓ３～ＳＰにおける１枚目の被転写基板Ｔ３１～ＴＰ１も、同様に順次交換させる制御を行う。そして、第１～第Ｐ支持基板Ｓ１～ＳＰにおける２枚目～Ｑ枚目の被転写基板Ｔも、同様に順次交換させる制御を行う。 4, after transfer onto the first transferred substrate T11 on the first support substrate S1 is completed, the substrate replacement control unit 65 controls the replacement of the first support substrate S1 held by the support substrate holding unit 30 with the second support substrate S2, and the replacement of the first transferred substrate T11 on the first support substrate S1 held by the transferred substrate holding unit 40 with the first transferred substrate T21 on the second support substrate S2. Then, after transfer onto the first transferred substrate T21 on the second support substrate S2 is completed, the substrate replacement control unit 65 controls the replacement of the second support substrate S2 held by the support substrate holding unit 30 with the third support substrate S3, and the replacement of the first transferred substrate T21 on the second support substrate S2 held by the transferred substrate holding unit 40 with the first transferred substrate T31 on the third support substrate S3. The third to Pth support substrates S3 to SP and the first transferred substrates T31 to TP1 in the third to Pth support substrates S3 to SP are also controlled to be replaced in a similar manner. The second to Qth transferred substrates T in the first to Pth support substrates S1 to SP are also controlled to be replaced in a similar manner.
記憶部６６は、揮発性記憶装置および不揮発性記憶装置を含んで構成される。記憶部６６は、プログラムや、転写装置１００の転写に関する各種情報などを記憶している。 The memory unit 66 is composed of a volatile memory device and a non-volatile memory device. The memory unit 66 stores programs and various information related to the transfer of the transfer device 100.
制御装置６０には、表示部６７および入力部６８が接続されている。表示部６７は、たとえば液晶表示装置である。表示部６７は、エレクトロルミネッセンス表示装置、プロジェクタ、ヘッドマウントディスプレイであってもよい。入力部６８は、たとえばマウスである。入力部６８は、キーボードやタッチパネルであってもよい。 A display unit 67 and an input unit 68 are connected to the control device 60. The display unit 67 is, for example, a liquid crystal display device. The display unit 67 may also be an electroluminescence display device, a projector, or a head-mounted display. The input unit 68 is, for example, a mouse. The input unit 68 may also be a keyboard or a touch panel.
（実施例）
図７を参照して、実施例による半導体チップ１の転写方法について説明する。実施例による半導体チップ１の転写方法に使用される半導体チップ１を支持した支持基板Ｓは実施形態において説明した支持基板Ｓと同じものであり、被転写基板Ｔも実施形態において説明した被転写基板Ｔと同じものである。
(Example)
A method for transferring a semiconductor chip 1 according to an embodiment will be described with reference to Fig. 7. The support substrate S supporting the semiconductor chip 1 used in the method for transferring a semiconductor chip 1 according to the embodiment is the same as the support substrate S described in the embodiment, and the transfer substrate T is also the same as the transfer substrate T described in the embodiment.
なお、図７に記載された「計算待ち時間」とは、選択計算部６２による第１～第６支持基板Ｓ１～Ｓ６の各々から１枚目の被転写基板Ｔ１１～Ｔ６１の各々に転写する半導体チップ１を選択する計算Ｃ１の実行開始から、半導体チップ１を選択する計算Ｃ１が完了して、第１の支持基板Ｓ１から１枚目の被転写基板Ｔ１１への転写工程が開始するまでの時間の、実験結果における一例である。また、「計算待ち時間」とは、ｎ枚目の被転写基板Ｔへの転写工程の完了から、選択計算部６２による第１～第６支持基板Ｓ１～Ｓ６の各々からｎ＋１枚目の被転写基板Ｔの各々に転写する半導体チップ１を選択する計算が完了し、ｎ＋１枚目の被転写基板Ｔへの転写工程が開始するまでの時間の、実験結果における一例である。 The "calculation wait time" shown in FIG. 7 is an example of experimental results of the time from the start of calculation C1 by the selection calculation unit 62 to select a semiconductor chip 1 to be transferred from each of the first to sixth support substrates S1 to S6 to each of the first transfer substrates T11 to T61, until calculation C1 to select the semiconductor chip 1 is completed and the transfer process from the first support substrate S1 to the first transfer substrate T11 begins. The "calculation wait time" is also an example of experimental results of the time from the completion of the transfer process to the nth transfer substrate T to the completion of calculation by the selection calculation unit 62 to select a semiconductor chip 1 to be transferred from each of the first to sixth support substrates S1 to S6 to each of the n+1th transfer substrate T, until the transfer process to the n+1th transfer substrate T begins.
また、図７に記載された「転写時間」とは、ｎ枚目の被転写基板Ｔの各々への転写の開始から、ｎ枚目の被転写基板Ｔの各々への転写の完了までの時間の、実験結果における一例である。また、図７に記載された「計算時間」とは、選択計算部６２による第１～第６支持基板Ｓ１～Ｓ６の各々からｎ枚目の被転写基板Ｔの各々に対して転写する半導体チップ１を選択する計算に必要な時間の、実験結果における一例である。また、図３に示された矢印は、半導体チップ１の転写方法における支持基板Ｓから転写される被転写基板Ｔの転写順を示している。 The "transfer time" shown in FIG. 7 is an example of experimental results of the time from the start of transfer onto each of the nth transfer substrates T to the completion of transfer onto each of the nth transfer substrates T. The "calculation time" shown in FIG. 7 is an example of experimental results of the time required for the selection calculation unit 62 to perform calculations to select the semiconductor chip 1 to be transferred onto each of the nth transfer substrates T from each of the first to sixth support substrates S1 to S6. The arrows shown in FIG. 3 indicate the order in which the transfer substrates T are transferred from the support substrate S in the method for transferring semiconductor chips 1.
なお、被転写基板Ｔの転写枚数が進むほど、支持基板Ｓ上に残存する半導体チップ１の個数は少なくなるとともに、支持基板Ｓ上に残存する半導体チップ１は散在することになる。そのため、同じ支持基板Ｓから最初に転写される被転写基板Ｔに対する転写する半導体チップ１の選択の計算時間および転写時間と比べて、後に転写される被転写基板Ｔに対する転写する半導体チップ１の選択の計算時間および転写時間のほうが大きくなる。 Incidentally, as the number of transfer substrates T increases, the number of semiconductor chips 1 remaining on the support substrate S decreases, and the semiconductor chips 1 remaining on the support substrate S become more scattered. Therefore, the calculation time and transfer time for selecting the semiconductor chips 1 to be transferred to the transfer substrate T that is transferred later is longer than the calculation time and transfer time for selecting the semiconductor chips 1 to be transferred to the transfer substrate T that is transferred first from the same support substrate S.
実施例による第１～第６支持基板Ｓ１～Ｓ６に対する１枚目～５枚目の被転写基板Ｔに転写する半導体チップ１の選択の計算時間Ｃ１～Ｃ５は、それぞれ、８分、１４分、１８分、２３分および４１分であった。 In this example, the calculation times C1 to C5 for selecting the semiconductor chips 1 to be transferred to the first to fifth transfer substrates T for the first to sixth support substrates S1 to S6 were 8 minutes, 14 minutes, 18 minutes, 23 minutes, and 41 minutes, respectively.
実施例による半導体チップ１の転写方法では、ｎ枚目の被転写基板Ｔへの転写工程が完了した後、選択計算部６２によるｎ＋１枚目の被転写基板Ｔの各々に転写する半導体チップ１を選択する計算が完了していないことに起因する「計算待ち時間」は発生しなかった。たとえば、第１～第６支持基板Ｓ１～Ｓ６の各々の３枚目の被転写基板Ｔへの転写工程が完了したときに、選択計算部６２による第１～第６支持基板Ｓ１～Ｓ６の各々から４枚目の被転写基板Ｔの各々に対して転写する半導体チップ１を選択する計算Ｃ４が完了していないことに起因する「計算待ち時間」は発生しなかった。その結果、第１～第６支持基板Ｓ１～Ｓ６の各々から１枚目～５枚目の被転写基板Ｔに対する半導体チップ１の転写工程に要する合計時間は、２時間４４分であった。また、第１支持基板Ｓ１から１枚目～５枚目の被転写基板Ｔに対する半導体チップ１の転写工程に要した時間は、３４分であった。 In the semiconductor chip 1 transfer method according to the embodiment, after the transfer process to the nth transfer substrate T was completed, no "calculation wait time" occurred due to the selection calculation unit 62 not completing the calculation to select the semiconductor chip 1 to be transferred to each of the n+1th transfer substrates T. For example, when the transfer process to the third transfer substrate T for each of the first to sixth support substrates S1 to S6 was completed, no "calculation wait time" occurred due to the selection calculation unit 62 not completing calculation C4 to select the semiconductor chip 1 to be transferred from each of the first to sixth support substrates S1 to S6 to each of the fourth transfer substrates T. As a result, the total time required for the transfer process of the semiconductor chip 1 from each of the first to sixth support substrates S1 to S6 to the first to fifth transfer substrates T was 2 hours and 44 minutes. Furthermore, the time required for the transfer process of the semiconductor chip 1 from the first support substrate S1 to the first to fifth transfer substrates T was 34 minutes.
（比較例）
次に、図８を参照して、比較例による半導体チップ１の転写方法について説明する。比較例による半導体チップ１の転写方法に使用される半導体チップ１を支持した支持基板Ｓおよび被転写基板Ｔは、いずれも実施形態の支持基板Ｓおよび被転写基板Ｔと同様のものである。
(Comparative Example)
Next, a transfer method of a semiconductor chip 1 according to a comparative example will be described with reference to Fig. 8. The support substrate S supporting the semiconductor chip 1 and the transfer substrate T used in the transfer method of the semiconductor chip 1 according to the comparative example are both the same as the support substrate S and the transfer substrate T of the embodiment.
また、図８に記載された「計算待ち時間」、「転写時間」、「計算時間」および、矢印についても、図７における実施例の「計算待ち時間」、「転写時間」、「計算時間」および、矢印と同様のものである。 Furthermore, the "calculation wait time," "transcription time," "calculation time," and arrows shown in Figure 8 are the same as the "calculation wait time," "transcription time," "calculation time," and arrows shown in the example in Figure 7.
比較例による半導体チップ１の転写方法は、実施例による半導体チップ１の転写方法と比べて、支持基板Ｓから被転写基板Ｔへの転写順が異なる。比較例による半導体チップ１の転写方法は、第１支持基板Ｓ１から半導体チップ１を５枚の被転写基板Ｔに順次転写する。そして、第１支持基板Ｓ１から５枚の被転写基板Ｔへの転写完了後、第１支持基板Ｓ１を第２支持基板Ｓ２と交換し、第２支持基板Ｓ２から半導体チップ１を５枚の被転写基板Ｔに順次転写する。第３～第６支持基板Ｓ３～Ｓ６についても、同様に５枚の被転写基板Ｔに順次転写する。なお、比較例による半導体チップ１の転写方法における転写する半導体チップ１を選択する計算方法および計算順序は、実施例による半導体チップ１の転写方法における転写する半導体チップ１を選択する計算方法および計算順序と同じである。 The transfer method of semiconductor chip 1 according to the comparative example differs from the transfer method of semiconductor chip 1 according to the embodiment in the order of transfer from support substrate S to transfer substrate T. In the transfer method of semiconductor chip 1 according to the comparative example, semiconductor chip 1 is transferred sequentially from a first support substrate S1 to five transfer substrates T. Then, after transfer from the first support substrate S1 to the five transfer substrates T is completed, the first support substrate S1 is replaced with a second support substrate S2, and semiconductor chip 1 is transferred sequentially from the second support substrate S2 to the five transfer substrates T. Similarly, the third to sixth support substrates S3 to S6 are also transferred sequentially to the five transfer substrates T. Note that the calculation method and calculation order for selecting semiconductor chip 1 to be transferred in the transfer method of semiconductor chip 1 according to the comparative example are the same as the calculation method and calculation order for selecting semiconductor chip 1 to be transferred in the transfer method of semiconductor chip 1 according to the embodiment.
図８に示すように、比較例による第１～第６支持基板Ｓ１～Ｓ６に対する１枚目～５枚目の被転写基板Ｔに転写する半導体チップ１の選択の計算時間は、実施形態による転写する半導体チップ１の選択の計算時間と同じであった。すなわち、比較例による第１～第６支持基板Ｓ１～Ｓ６に対する１枚目～５枚目の被転写基板Ｔに転写する半導体チップ１の選択の計算時間も、それぞれ、８分、１４分、１８分、２３分および４１分であった。 As shown in Figure 8, the calculation time for selecting the semiconductor chips 1 to be transferred onto the first to fifth transfer substrates T for the first to sixth support substrates S1 to S6 in the comparative example was the same as the calculation time for selecting the semiconductor chips 1 to be transferred in the embodiment. That is, the calculation time for selecting the semiconductor chips 1 to be transferred onto the first to fifth transfer substrates T for the first to sixth support substrates S1 to S6 in the comparative example was 8 minutes, 14 minutes, 18 minutes, 23 minutes, and 41 minutes, respectively.
比較例による半導体チップ１の転写方法は、１枚の支持基板Ｓから半導体チップ１を５枚の被転写基板Ｔに支持基板Ｓを交換することなく順次転写する方法である。そのため、ｎ枚目の被転写基板Ｔへの転写工程が完了した後、選択計算部によるｎ＋１枚目の被転写基板Ｔの各々に転写する半導体チップ１を選択する計算が完了していないことに起因して、「計算待ち時間」が発生している。たとえば、３枚目の被転写基板Ｔへの転写工程が完了した後、選択計算部による第１～第６支持基板の各々から４枚目の被転写基板Ｔの各々に転写する半導体チップ１を選択する計算Ｃ４が完了していないことに起因して、１８分の「計算待ち時間」が発生している。その結果、第１～第６支持基板Ｓ１～Ｓ６の各々から１枚目～５枚目の被転写基板Ｔに対する半導体チップ１の転写工程に要する合計時間は、４時間１分であった。また、第１支持基板Ｓ１から１枚目～５枚目の被転写基板Ｔに対する半導体チップ１の転写工程に要する時間は、１時間５１分であった。 The comparative example's semiconductor chip 1 transfer method involves sequentially transferring semiconductor chips 1 from one support substrate S to five transferee substrates T without replacing the support substrate S. Therefore, after the transfer process to the nth transferee substrate T is completed, a "calculation wait time" occurs because the selection calculation unit has not yet completed the calculation to select the semiconductor chip 1 to be transferred to each of the (n+1)th transferee substrates T. For example, after the transfer process to the third transferee substrate T is completed, a "calculation wait time" of 18 minutes occurs because the selection calculation unit has not yet completed calculation C4 to select the semiconductor chip 1 to be transferred from each of the first through sixth support substrates to each of the fourth transferee substrates T. As a result, the total time required for the transfer process of semiconductor chips 1 from each of the first through sixth support substrates S1 through S6 to the first through fifth transferee substrates T is 4 hours and 1 minute. Furthermore, the time required for the process of transferring the semiconductor chip 1 from the first support substrate S1 to the first to fifth transfer substrates T was 1 hour and 51 minutes.
実施例による半導体チップ１の転写方法では、ｎ枚目の被転写基板Ｔへの転写工程が完了した後、選択計算部６２による第１～第６支持基板Ｓ１～Ｓ６の各々からｎ＋１枚目の被転写基板Ｔの各々に転写する半導体チップ１を選択する計算が完了していないことに起因する「計算待ち時間」の発生を抑制することができた。そのため、実施例による半導体チップ１の転写方法は、比較例による半導体チップ１の転写方法と比べて、転写工程に要する時間を低減することができた。 In the semiconductor chip 1 transfer method according to the embodiment, it was possible to suppress the occurrence of "calculation wait time" caused by the selection calculation unit 62 not completing the calculation to select the semiconductor chip 1 to be transferred from each of the first to sixth support substrates S1 to S6 to each of the (n+1)th transfer substrates T after the transfer process to the nth transfer substrate T was completed. Therefore, the semiconductor chip 1 transfer method according to the embodiment was able to reduce the time required for the transfer process compared to the semiconductor chip 1 transfer method according to the comparative example.
（本実施形態の効果）
本実施形態では、以下のような効果を得ることができる。
(Effects of this embodiment)
In this embodiment, the following effects can be obtained.
本実施形態の半導体チップ１の転写方法では、上記のように、複数の支持基板Ｓの各々から半導体チップ１が転写される複数枚のすべての被転写基板Ｔの各々に対して転写する半導体チップ１を選択する計算を、複数の支持基板Ｓの各々における被転写基板Ｔの１枚目に対して実行し、かつ、複数の支持基板Ｓの各々における被転写基板Ｔの２枚目以降に対して実行する計算工程と、計算工程における複数の支持基板Ｓの各々から被転写基板Ｔの少なくともｎ＋１（ｎは１以上の整数）枚目に対して転写する半導体チップ１を選択する計算を実行しながら、複数の支持基板Ｓの各々における被転写基板Ｔのｎ枚目に対して半導体チップ１を順に転写する転写工程とを備える。これにより、複数の支持基板Ｓの各々における被転写基板Ｔのｎ枚目に対して半導体チップ１を順に転写している最中に、少なくとも被転写基板Ｔのｎ＋１枚目に対して転写する半導体チップ１を選択する計算を実行することすることができる。そのため、ｎ枚目の被転写基板Ｔへの転写工程が完了した後、選択計算部６２によるｎ＋１枚目の被転写基板Ｔに転写する半導体チップ１を選択する計算が完了していないことに起因する、計算が完了するまで次の被転写基板Ｔへの転写開始を待つ時間を低減することができる。その結果、支持基板Ｓから被転写基板Ｔに半導体チップ１を転写する転写工程に要する時間を低減することができる。 As described above, the method for transferring a semiconductor chip 1 of this embodiment includes a calculation step in which a calculation to select a semiconductor chip 1 to be transferred to each of a plurality of transfer substrates T to which the semiconductor chip 1 is transferred from each of a plurality of support substrates S is performed for the first transfer substrate T in each of the plurality of support substrates S, and for the second and subsequent transfer substrates T in each of the plurality of support substrates S; and a transfer step in which, while performing a calculation to select a semiconductor chip 1 to be transferred to at least the n+1th (n is an integer greater than or equal to 1) transfer substrate T from each of the plurality of support substrates S in the calculation step, the semiconductor chip 1 is sequentially transferred to the nth transfer substrate T in each of the plurality of support substrates S. This makes it possible to perform a calculation to select a semiconductor chip 1 to be transferred to at least the n+1th transfer substrate T while the semiconductor chip 1 is being sequentially transferred to the nth transfer substrate T in each of the plurality of support substrates S. Therefore, after the transfer process to the nth transfer substrate T is completed, the time required to wait until the calculation by the selection calculation unit 62 to select the semiconductor chip 1 to be transferred to the (n+1)th transfer substrate T is completed before starting transfer to the next transfer substrate T can be reduced. As a result, the time required for the transfer process to transfer the semiconductor chip 1 from the support substrate S to the transfer substrate T can be reduced.
また、本実施形態では、上記のように、転写工程は、少なくとも複数の支持基板Ｓの各々から被転写基板Ｔのｎ＋１枚目に対して転写する半導体チップ１を選択する計算が完了するまで、複数の支持基板Ｓの各々における被転写基板Ｔのｎ枚目に対して半導体チップ１を順に転写する。これにより、複数の支持基板Ｓの各々における被転写基板のｎ枚目に対して半導体チップ１を順に転写している最中に、少なくとも第１支持基板Ｓ１から被転写基板Ｔのｎ＋１枚目に対して転写する半導体チップ１を選択する計算を完了させることができる。そのため、ｎ枚目の被転写基板Ｔへの転写工程が完了した後、選択計算部６２によるｎ＋１枚目の被転写基板Ｔに転写する半導体チップ１を選択する計算が完了していないことに起因する、計算が完了するまで次の被転写基板Ｔへの転写開始を待つ時間の発生をより抑制することができる。そのため、支持基板Ｓから被転写基板Ｔに半導体チップ１を転写する転写工程に要する時間をより低減することができる。 Furthermore, in this embodiment, as described above, the transfer process sequentially transfers semiconductor chips 1 to the nth transfer substrate T on each of the multiple support substrates S until the calculation to select the semiconductor chip 1 to be transferred from at least each of the multiple support substrates S to the n+1th transfer substrate T is completed. This allows the calculation to be completed to select the semiconductor chip 1 to be transferred from at least the first support substrate S1 to the n+1th transfer substrate T while the semiconductor chip 1 is being transferred sequentially to the nth transfer substrate on each of the multiple support substrates S. Therefore, after the transfer process to the nth transfer substrate T is completed, the occurrence of waiting time until the calculation is completed before starting transfer to the next transfer substrate T can be further reduced, which is caused by the selection calculation unit 62 not completing the calculation to select the semiconductor chip 1 to be transferred to the n+1th transfer substrate T. This further reduces the time required for the transfer process to transfer semiconductor chips 1 from the support substrate S to the transfer substrate T.
また、本実施形態では、上記のように、複数の支持基板Ｓの枚数は、複数の支持基板Ｓの各々における被転写基板Ｔの最終枚目の１枚前に対して半導体チップ１を順に転写する最終前転写工程において、複数の支持基板Ｓの各々から被転写基板Ｔの最終枚目に対して転写する半導体チップ１を選択する計算を完了させることができる最小の枚数として予め設定されている。これにより、予め設定された複数の枚数の支持基板Ｓの各々から半導体チップ１が転写される最終前転写工程の最中に、第１支持基板Ｓ１から被転写基板Ｔの最終枚目に対して転写する半導体チップを選択する計算を完了させることができる。そのため、最終前転写工程が完了した後、選択計算部６２による最終枚目の被転写基板Ｔに転写する半導体チップ１を選択する計算が完了していないことに起因する、計算が完了するまで最終枚目の被転写基板Ｔへの転写開始を待つ時間の発生をより抑制することができる。そのため、支持基板Ｓから被転写基板Ｔに半導体チップ１を転写する転写工程に要する時間をより低減することができる。 In addition, in this embodiment, as described above, the number of multiple support substrates S is preset as the minimum number that allows for completion of the calculation to select the semiconductor chip 1 to be transferred to the final transfer substrate T from each of the multiple support substrates S in the pre-final transfer process in which a semiconductor chip 1 is sequentially transferred to the but-before-final transfer substrate T on each of the multiple support substrates S. This makes it possible to complete the calculation to select the semiconductor chip to be transferred from the first support substrate S1 to the final transfer substrate T during the pre-final transfer process in which a semiconductor chip 1 is transferred from each of the preset multiple support substrates S. Therefore, after the pre-final transfer process is completed, it is possible to further reduce the wait time required to start transfer to the final transfer substrate T until the calculation is completed, which is caused by the selection calculation unit 62 not completing the calculation to select the semiconductor chip 1 to be transferred to the final transfer substrate T. This further reduces the time required for the transfer process in which a semiconductor chip 1 is transferred from a support substrate S to a transfer substrate T.
また、本実施形態の半導体チップ１の転写装置１００は、上記のように、制御部６１は、半導体チップ１が支持された複数の支持基板Ｓの各々から半導体チップ１が転写される複数枚のすべての被転写基板Ｔの各々に対して転写する半導体チップ１を選択する計算を、複数の支持基板Ｓの各々における被転写基板Ｔの１枚目に対して実行し、かつ、複数の支持基板Ｓの各々における被転写基板Ｔの２枚目以降に対して実行し、複数の支持基板Ｓの各々から被転写基板Ｔの少なくともｎ＋１（ｎは１以上の整数）枚目に対して転写する半導体チップ１を選択する計算を実行しながら、複数の支持基板Ｓに対して順次レーザ光を照射することにより、複数の支持基板Ｓの各々における被転写基板Ｔのｎ枚目に対して半導体チップ１を順に転写するように構成されている。これにより、上記第１実施形態の半導体チップ１の転写方法と同様、複数の支持基板Ｓの各々における被転写基板Ｔのｎ枚目に対して半導体チップ１を順に転写している最中に、少なくとも被転写基板Ｔのｎ＋１枚目に対して転写する半導体チップ１を選択する計算を実行することができる。そのため、ｎ枚目の被転写基板Ｔへの転写工程が完了した後、選択計算部６２によるｎ＋１枚目の被転写基板Ｔに転写する半導体チップ１を選択する計算が完了していないことに起因する、計算が完了するまで次の被転写基板Ｔへの転写開始を待つ時間を低減することができる。その結果、支持基板Ｓから被転写基板Ｔに半導体チップ１を転写する転写工程に要する時間を低減することが可能な半導体チップ１の転写装置１００を提供することができる。 Furthermore, in the semiconductor chip 1 transfer apparatus 100 of this embodiment, as described above, the control unit 61 is configured to perform calculations to select the semiconductor chip 1 to be transferred from each of the plurality of support substrates S on which the semiconductor chip 1 is supported onto each of the plurality of transfer substrates T, by performing the calculations for the first transfer substrate T on each of the plurality of support substrates S and for the second and subsequent transfer substrates T on each of the plurality of support substrates S, and to sequentially irradiate the plurality of support substrates S with laser light while performing calculations to select the semiconductor chip 1 to be transferred from each of the plurality of support substrates S onto at least the n+1th transfer substrate T (n is an integer greater than or equal to 1) of the transfer substrates T. This allows the semiconductor chip 1 to be sequentially transferred onto at least the n+1th transfer substrate T on each of the plurality of support substrates S, similar to the semiconductor chip 1 transfer method of the first embodiment described above. Therefore, after the transfer process to the nth transfer substrate T is completed, the time required to wait until the calculation by the selection calculation unit 62 to select the semiconductor chip 1 to be transferred to the (n+1)th transfer substrate T is completed can be reduced, resulting in a reduction in the time required to start transfer to the next transfer substrate T. As a result, it is possible to provide a transfer device 100 for semiconductor chips 1 that can reduce the time required for the transfer process of transferring semiconductor chips 1 from the support substrate S to the transfer substrate T.
［変形例］
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更（変形例）が含まれる。
[Modification]
It should be noted that the embodiments disclosed herein should be considered to be illustrative and not restrictive in all respects. The scope of the present invention is defined by the claims rather than the description of the above embodiments, and further includes all modifications (variations) within the meaning and scope equivalent to the claims.
たとえば、上記実施形態では、転写工程は、少なくとも複数の支持基板Ｓ１～ＳＰの各々から被転写基板Ｔのｎ＋１枚目に対して転写する半導体チップ１を選択する計算が完了するまで、複数の支持基板Ｓ１～ＳＰの各々における被転写基板Ｔのｎ枚目に対して半導体チップ１を順に転写する例を示したが、本発明はこれに限られない。たとえば、転写工程は、複数の支持基板Ｓ１～ＳＰの各々から被転写基板Ｔのｎ＋１枚目に対して転写する半導体チップ１を選択する計算が完了するまで、複数の支持基板Ｓの各々における被転写基板Ｔのｎ枚目に対して半導体チップ１を転写しなくても良い。この場合であっても、複数の支持基板Ｓ１～ＳＰの各々から被転写基板Ｔのｎ＋１枚目以上に対して転写する半導体チップ１を選択する計算を実行しながら、複数の支持基板Ｓ１～ＳＰの各々における被転写基板Ｔのｎ枚目に対して半導体チップ１を転写することにより、被転写基板Ｔのｎ＋１枚目に対する計算待ち時間は短縮される。そのため、転写工程に要する時間を低減することができる。 For example, in the above embodiment, the transfer process sequentially transfers a semiconductor chip 1 to the nth transfer substrate T on each of the multiple support substrates S1 to SP until the calculation to select the semiconductor chip 1 to be transferred to the n+1th transfer substrate T from at least each of the multiple support substrates S1 to SP is completed. However, the present invention is not limited to this. For example, the transfer process does not necessarily require transferring a semiconductor chip 1 to the nth transfer substrate T on each of the multiple support substrates S until the calculation to select the semiconductor chip 1 to be transferred to the n+1th transfer substrate T from each of the multiple support substrates S1 to SP is completed. Even in this case, by transferring a semiconductor chip 1 to the nth transfer substrate T on each of the multiple support substrates S1 to SP while performing the calculation to select the semiconductor chip 1 to be transferred to the n+1th or higher transfer substrate T from each of the multiple support substrates S1 to SP, the calculation wait time for the n+1th transfer substrate T is shortened. This reduces the time required for the transfer process.
また、上記実施形態では、複数の支持基板Ｓの枚数は、最終前転写工程において第１支持基板Ｓ１における被転写基板Ｔの最終枚目に対して転写する半導体チップ１を選択する計算を完了させることができる最小の枚数として予め設定されている例を示したが、本発明はこれに限られない。たとえば、複数の支持基板Ｓの枚数は、上記最小の枚数未満の枚数であっても良い。この場合であっても、複数の支持基板Ｓ１～ＳＰの各々から被転写基板Ｔのｎ＋１枚目以上に対して転写する半導体チップ１を選択する計算を実行しながら、複数の支持基板Ｓ１～ＳＰの各々における被転写基板Ｔのｎ枚目に対して半導体チップ１を転写することにより、被転写基板Ｔのｎ＋１枚目に対する計算待ち時間は短縮される。そのため、転写工程に要する時間を低減することができる。 In addition, in the above embodiment, an example was shown in which the number of multiple support substrates S was set in advance as the minimum number necessary to complete the calculations for selecting the semiconductor chip 1 to be transferred to the final transfer substrate T on the first support substrate S1 in the final pre-transfer process, but the present invention is not limited to this. For example, the number of multiple support substrates S may be a number less than the minimum number. Even in this case, by performing the calculations for selecting the semiconductor chip 1 to be transferred to the n+1th or more transfer substrates T from each of the multiple support substrates S1 to SP while transferring the semiconductor chip 1 to the nth transfer substrate T on each of the multiple support substrates S1 to SP, the calculation wait time for the n+1th transfer substrate T is shortened. This reduces the time required for the transfer process.
また、上記実施形態では、選択計算部６２は、複数の支持基板Ｓ１～ＳＰの各々における被転写基板Ｔの各々に対して半導体チップ１を順に転写している最中に、複数の支持基板Ｓ１～ＳＰの各々から複数枚の被転写基板Ｔの各々に対して転写する半導体チップ１を選択する計算を連続して行う例を示したが、本発明はこれに限られない。たとえば、選択計算部６２は、複数の支持基板Ｓ１～ＳＰの各々から複数枚の被転写基板Ｔの各々に対して転写する半導体チップ１を選択する計算を断続的に行っても良い。 In addition, in the above embodiment, the selection calculation unit 62 continuously performs calculations to select semiconductor chips 1 to be transferred from each of the multiple support substrates S1 to SP to each of the multiple transfer substrates T while the semiconductor chips 1 are being transferred sequentially to each of the multiple transfer substrates T on each of the multiple support substrates S1 to SP. However, the present invention is not limited to this. For example, the selection calculation unit 62 may intermittently perform calculations to select semiconductor chips 1 to be transferred from each of the multiple support substrates S1 to SP to each of the multiple transfer substrates T.
また、上記実施形態では、レーザ光照射部５０は、レーザ光源５１と、ガルバノミラー５２と、ｆθレンズ５３とを含む例を示したが、本発明はこれに限られない。たとえば、ガルバノミラー５２の代わりにポリゴンミラーを用いても良いし、ガルバノミラー５２とｆθレンズ５３の代わりにマスクを用いても良い。 In addition, in the above embodiment, the laser light irradiation unit 50 includes a laser light source 51, a galvanometer mirror 52, and an fθ lens 53, but the present invention is not limited to this. For example, a polygon mirror may be used instead of the galvanometer mirror 52, and a mask may be used instead of the galvanometer mirror 52 and the fθ lens 53.
１ 半導体チップ
３０ 支持基板保持部
４０ 被転写基板保持部
５０ レーザ光照射部
６１ 制御部
１００ 転写装置
Ｓ 支持基板
Ｓ１ 第１支持基板
Ｔ 被転写基板
Ｌ レーザ光
REFERENCE SIGNS LIST 1 semiconductor chip 30 support substrate holding section 40 transferee substrate holding section 50 laser light irradiation section 61 control section 100 transfer device S support substrate S1 first support substrate T transferee substrate L laser light
Claims (4)
半導体チップが支持された複数の支持基板の各々から前記半導体チップが転写される複数枚のすべての被転写基板の各々に対して転写する前記半導体チップを選択する計算を、前記複数の支持基板の各々における前記被転写基板の１枚目に対して実行し、かつ、前記複数の支持基板の各々における前記被転写基板の２枚目以降に対して実行する計算工程と、
前記計算工程における前記複数の支持基板の各々から前記被転写基板の少なくともｎ＋１（ｎは１以上の整数）枚目に対して転写する前記半導体チップを選択する計算を実行しながら、前記複数の支持基板に対して順次レーザ光を照射することにより、前記複数の支持基板の各々における前記被転写基板のｎ枚目に対して前記半導体チップを順に転写する転写工程とを備えた、半導体チップの転写方法。 A semiconductor chip transfer method for transferring semiconductor chips from a plurality of support substrates to a plurality of transfer substrates, the method comprising:
a calculation step of selecting a semiconductor chip to be transferred from each of a plurality of support substrates on which a semiconductor chip is supported to each of a plurality of transfer substrates to which the semiconductor chip is to be transferred, the calculation step being performed for a first transfer substrate in each of the plurality of support substrates, and for a second or subsequent transfer substrate in each of the plurality of support substrates;
a transfer step of sequentially transferring the semiconductor chip to the n-th transfer substrate on each of the plurality of support substrates by sequentially irradiating the plurality of support substrates with laser light while performing a calculation in the calculation step to select the semiconductor chip to be transferred from each of the plurality of support substrates to at least the n+1th transfer substrate (n is an integer greater than or equal to 1).
半導体チップが設けられた支持基板を保持する支持基板保持部と、
前記支持基板に設けられた前記半導体チップが転写される被転写基板を保持する被転写基板保持部と、
前記支持基板にレーザ光を照射するレーザ光照射部と、
前記レーザ光照射部によるレーザ光の照射を制御する制御部とを備え、
前記制御部は、
前記半導体チップが支持された複数の前記支持基板の各々から前記半導体チップが転写される複数枚のすべての前記被転写基板の各々に対して転写する前記半導体チップを選択する計算を、前記複数の支持基板の各々における前記被転写基板の１枚目に対して実行し、かつ、前記複数の支持基板の各々における前記被転写基板の２枚目以降に対して実行し、
前記複数の支持基板の各々から前記被転写基板の少なくともｎ＋１（ｎは１以上の整数）枚目に対して転写する前記半導体チップを選択する計算を実行しながら、前記複数の支持基板に対して順次レーザ光を照射することにより、前記複数の支持基板の各々における前記被転写基板のｎ枚目に対して前記半導体チップを順に転写する制御を行うように構成されている、半導体チップの転写装置。 A semiconductor chip transfer apparatus that transfers semiconductor chips from a plurality of support substrates onto a plurality of transfer substrates,
a support substrate holding section that holds a support substrate on which a semiconductor chip is provided;
a transfer substrate holder that holds a transfer substrate onto which the semiconductor chip provided on the support substrate is transferred;
a laser light irradiation unit that irradiates the support substrate with laser light;
a control unit that controls the irradiation of laser light by the laser light irradiation unit,
The control unit
a calculation for selecting the semiconductor chip to be transferred from each of the plurality of support substrates on which the semiconductor chip is supported to each of the plurality of transfer substrates to which the semiconductor chip is to be transferred is performed for a first transfer substrate in each of the plurality of support substrates, and is also performed for a second or subsequent transfer substrate in each of the plurality of support substrates;
A semiconductor chip transfer device configured to control the sequential transfer of the semiconductor chip to the nth transfer substrate on each of the plurality of support substrates by sequentially irradiating the plurality of support substrates with laser light while performing calculations to select the semiconductor chip to be transferred from each of the plurality of support substrates to at least the n+1th transfer substrate (n is an integer greater than or equal to 1).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022044020A JP7777016B2 (en) | 2022-03-18 | 2022-03-18 | Semiconductor chip transfer method and semiconductor chip transfer device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022044020A JP7777016B2 (en) | 2022-03-18 | 2022-03-18 | Semiconductor chip transfer method and semiconductor chip transfer device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2023137702A JP2023137702A (en) | 2023-09-29 |
| JP7777016B2 true JP7777016B2 (en) | 2025-11-27 |
Family
ID=88146202
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022044020A Active JP7777016B2 (en) | 2022-03-18 | 2022-03-18 | Semiconductor chip transfer method and semiconductor chip transfer device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7777016B2 (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20200075560A1 (en) | 2017-06-15 | 2020-03-05 | Goertek Inc. | Method for transferring micro-light emitting diodes, micro-light emitting diode device and electronic device |
| JP2020514817A (en) | 2017-03-16 | 2020-05-21 | コーニング インコーポレイテッド | Micro LED mass transfer method and process |
| WO2020188780A1 (en) | 2019-03-19 | 2020-09-24 | タカノ株式会社 | Laser transfer device and laser transfer method |
| JP2020188261A (en) | 2017-06-12 | 2020-11-19 | ユニカルタ・インコーポレイテッド | Method of parallelly assembling discrete components on substrate |
| JP2021118284A (en) | 2020-01-28 | 2021-08-10 | 東レエンジニアリング株式会社 | Chip transfer device |
-
2022
- 2022-03-18 JP JP2022044020A patent/JP7777016B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020514817A (en) | 2017-03-16 | 2020-05-21 | コーニング インコーポレイテッド | Micro LED mass transfer method and process |
| JP2020188261A (en) | 2017-06-12 | 2020-11-19 | ユニカルタ・インコーポレイテッド | Method of parallelly assembling discrete components on substrate |
| US20200075560A1 (en) | 2017-06-15 | 2020-03-05 | Goertek Inc. | Method for transferring micro-light emitting diodes, micro-light emitting diode device and electronic device |
| WO2020188780A1 (en) | 2019-03-19 | 2020-09-24 | タカノ株式会社 | Laser transfer device and laser transfer method |
| JP2021118284A (en) | 2020-01-28 | 2021-08-10 | 東レエンジニアリング株式会社 | Chip transfer device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2023137702A (en) | 2023-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6976972B2 (en) | Maskless parallel pick and place transfer of microdevices | |
| KR102369934B1 (en) | Chip mounting apparatus and method using the same | |
| JP5444798B2 (en) | Device transfer method | |
| JP6932676B2 (en) | Transfer method, manufacturing method of image display device using this, and transfer device | |
| JP7252032B2 (en) | Transfer substrate, mounting method using same, and method for manufacturing image display device | |
| JP7224437B2 (en) | LASER TRANSFER DEVICE AND LASER TRANSFER METHOD | |
| JP6938021B2 (en) | Machining method by laser lift-off and flattening jig | |
| KR102276749B1 (en) | Exposure device, method for forming resist pattern, and storage medium | |
| US12472587B2 (en) | Laser processing method, semiconductor member manufacturing method, and laser processing device | |
| KR20120085180A (en) | Work stage and exposure apparatus using the same | |
| JP2019220666A (en) | Sapphire substrate for forming semiconductor element, method of manufacturing the same, and method of transferring semiconductor element | |
| US20170326682A1 (en) | Method of manufacturing display apparatus | |
| JP2022115803A (en) | Transfer device and transfer substrate | |
| JP7777016B2 (en) | Semiconductor chip transfer method and semiconductor chip transfer device | |
| WO2022163255A1 (en) | Transfer device and transfer substrate | |
| KR20210108310A (en) | Method of manufacturing chip | |
| JPWO2015182558A1 (en) | Manufacturing method of glass substrate and electronic device | |
| TWI549316B (en) | The method of transferring light emitting wafers | |
| JP2023144616A (en) | Transfer device and method | |
| US20250018510A1 (en) | Laser lift-off method, method for manufacturing receptor substrate, laser lift-off apparatus, and photomask | |
| JP2023138350A (en) | Semiconductor chip transfer method and semiconductor chip transfer device | |
| US20140246808A1 (en) | Pattern formation method and pattern formation device | |
| JP2021106243A (en) | Optical spot image irradiation device and transfer device | |
| JP2024140100A (en) | Transfer Method | |
| JP2021106241A (en) | Optical spot image irradiation device and transfer device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20241226 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20251021 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20251022 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20251114 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7777016 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |