JP7779142B2 - Carrier concentration measurement method, silicon carbide epitaxial substrate manufacturing method, and silicon carbide semiconductor device manufacturing method - Google Patents
Carrier concentration measurement method, silicon carbide epitaxial substrate manufacturing method, and silicon carbide semiconductor device manufacturing methodInfo
- Publication number
- JP7779142B2 JP7779142B2 JP2021212573A JP2021212573A JP7779142B2 JP 7779142 B2 JP7779142 B2 JP 7779142B2 JP 2021212573 A JP2021212573 A JP 2021212573A JP 2021212573 A JP2021212573 A JP 2021212573A JP 7779142 B2 JP7779142 B2 JP 7779142B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon carbide
- layer
- carrier concentration
- carbide epitaxial
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
本開示は、キャリア濃度の測定方法、炭化珪素エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法に関する。 This disclosure relates to a method for measuring carrier concentration, a method for manufacturing a silicon carbide epitaxial substrate, and a method for manufacturing a silicon carbide semiconductor device.
国際公開２０２０／１１５９５１号（特許文献１）には、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）を用いて炭化珪素エピタキシャル基板の窒素濃度を測定する方法が記載されている。 WO 2020/115951 (Patent Document 1) describes a method for measuring the nitrogen concentration in a silicon carbide epitaxial substrate using SIMS (Secondary Ion Mass Spectrometry).
しかしながら、ＳＩＭＳを用いて炭化珪素エピタキシャル基板の窒素濃度を測定する場合、測定時間が長くなる。 However, when using SIMS to measure the nitrogen concentration in a silicon carbide epitaxial substrate, the measurement time is long.
本開示の目的は、炭化珪素エピタキシャル基板のキャリア濃度を短時間で精度良く測定することである。 The purpose of this disclosure is to measure the carrier concentration of a silicon carbide epitaxial substrate accurately in a short period of time.
本開示に係るキャリア濃度の測定方法は以下の工程を備えている。第１炭化珪素基板上に第１炭化珪素エピタキシャル層が設けられた第１炭化珪素エピタキシャル基板が準備される。第１炭化珪素エピタキシャル層は、第１炭化珪素基板上に配置された第１層と、第１層上に配置された第２層とを含んでいる。第１層のキャリア濃度は、第２層のキャリア濃度よりも高い。さらに、第２層に第１電極を配置した状態で第１炭化珪素エピタキシャル基板に電圧を印加し、第１炭化珪素エピタキシャル基板の静電容量が測定される。電圧と静電容量とに基づいて、第１層のキャリア濃度が算出される。第１層のキャリア濃度は、１×１０18／ｃｍ3以上である。 A method for measuring a carrier concentration according to the present disclosure includes the following steps: a first silicon carbide epitaxial substrate is prepared, the first silicon carbide epitaxial layer being provided on a first silicon carbide substrate; the first silicon carbide epitaxial layer includes a first layer disposed on the first silicon carbide substrate and a second layer disposed on the first layer; the carrier concentration of the first layer is higher than the carrier concentration of the second layer; a voltage is applied to the first silicon carbide epitaxial substrate with a first electrode disposed on the second layer, and the capacitance of the first silicon carbide epitaxial substrate is measured; the carrier concentration of the first layer is calculated based on the voltage and the capacitance; the carrier concentration of the first layer is 1×10 18 /cm 3 or more.
本開示によれば、炭化珪素エピタキシャル基板のキャリア濃度を短時間で精度良く測定することができる。 This disclosure makes it possible to measure the carrier concentration of a silicon carbide epitaxial substrate accurately in a short period of time.
［本開示の実施形態の概要］
まず本開示の実施形態の概要について説明する。本明細書の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示す。結晶学上の指数が負であることは、通常、数字の上に”－”（バー）を付すことによって表現されるが、本明細書では数字の前に負の符号を付すことによって結晶学上の負の指数を表現する。
[Summary of the embodiment of the present disclosure]
First, an overview of the embodiments of the present disclosure will be described. In the crystallographic descriptions in this specification, individual orientations are represented by [ ], collective orientations by <>, individual planes by ( ), and collective planes by { }. A negative crystallographic index is usually represented by adding a "-" (bar) above the number, but in this specification, a negative crystallographic index is represented by adding a negative sign before the number.
（１）本開示に係るキャリア濃度の測定方法は以下の工程を備えている。第１炭化珪素基板７０上に第１炭化珪素エピタキシャル層８０が設けられた第１炭化珪素エピタキシャル基板１０１が準備される。第１炭化珪素エピタキシャル層８０は、第１炭化珪素基板７０上に配置された第１層８１と、第１層８１上に配置された第２層８２とを含んでいる。第１層８１のキャリア濃度は、第２層８２のキャリア濃度よりも高い。さらに、第２層８２に第１電極６を配置した状態で第１炭化珪素エピタキシャル基板１０１に電圧を印加し、第１炭化珪素エピタキシャル基板１０１の静電容量が測定される。電圧と静電容量とに基づいて、第１層８１のキャリア濃度が算出される。第１層８１のキャリア濃度は、１×１０18／ｃｍ3以上である。 (1) A method for measuring a carrier concentration according to the present disclosure includes the following steps: A first silicon carbide epitaxial substrate 101 is prepared, which includes a first silicon carbide epitaxial layer 80 provided on a first silicon carbide substrate 70. The first silicon carbide epitaxial layer 80 includes a first layer 81 disposed on the first silicon carbide substrate 70 and a second layer 82 disposed on the first layer 81. The carrier concentration of the first layer 81 is higher than the carrier concentration of the second layer 82. Furthermore, a voltage is applied to the first silicon carbide epitaxial substrate 101 with a first electrode 6 disposed on the second layer 82, and the capacitance of the first silicon carbide epitaxial substrate 101 is measured. The carrier concentration of the first layer 81 is calculated based on the voltage and the capacitance. The carrier concentration of the first layer 81 is 1×10 18 /cm 3 or more.
（２）上記（１）に係るキャリア濃度の測定方法によれば、第２層８２のキャリア濃度は、１×１０16／ｃｍ3以下であってもよい。 (2) According to the method for measuring the carrier concentration according to (1) above, the carrier concentration of the second layer 82 may be 1×10 16 /cm 3 or less.
（３）上記（１）または（２）に係るキャリア濃度の測定方法によれば、第２層８２の厚みは、０．１μｍ以上であってもよい。 (3) According to the carrier concentration measurement method described above in (1) or (2), the thickness of the second layer 82 may be 0.1 μm or more.
（４）上記（１）から（３）のいずれかに係るキャリア濃度の測定方法によれば、電圧は、－１０Ｖ以下であってもよい。 (4) According to any of the carrier concentration measurement methods (1) to (3) above, the voltage may be -10 V or less.
（５）上記（１）から（４）のいずれかに係るキャリア濃度の測定方法によれば、第１電極６の材質は、水銀であってもよい。 (5) In the carrier concentration measurement method according to any one of (1) to (4) above, the material of the first electrode 6 may be mercury.
（６）上記（１）から（４）のいずれかに係るキャリア濃度の測定方法によれば、第１電極６の材質は、チタン、ニッケル、アルミニウム、白金または金であってもよい。 (6) According to any of the carrier concentration measurement methods (1) to (4) above, the material of the first electrode 6 may be titanium, nickel, aluminum, platinum, or gold.
（７）上記（１）から（６）のいずれかに係るキャリア濃度の測定方法によれば、第１炭化珪素エピタキシャル基板１０１の静電容量を測定する工程においては、第１炭化珪素基板７０に第２電極を配置した状態で、第１電極６と第２電極との間に電圧が印加されてもよい。 (7) According to any one of the carrier concentration measurement methods (1) to (6) above, in the step of measuring the capacitance of first silicon carbide epitaxial substrate 101, a voltage may be applied between first electrode 6 and the second electrode with the second electrode disposed on first silicon carbide substrate 70.
（８）本開示に係る炭化珪素エピタキシャル基板１０２の製造方法は以下の工程を備えている。上記（１）から（７）のいずれかに記載のキャリア濃度の測定方法によって算出された第１層８１のキャリア濃度に基づいて、窒素源の流量が決定される。第１炭化珪素基板７０とは異なる第２炭化珪素基板１１が準備される。第２炭化珪素基板１１上に第２炭化珪素エピタキシャル層２０が形成される。第２炭化珪素基板１１上に第２炭化珪素エピタキシャル層２０を形成する工程において、決定された窒素源の流量が用いられる。 (8) A method for manufacturing a silicon carbide epitaxial substrate 102 according to the present disclosure includes the following steps: The flow rate of a nitrogen source is determined based on the carrier concentration of the first layer 81 calculated by the carrier concentration measurement method described in any one of (1) to (7) above. A second silicon carbide substrate 11 different from the first silicon carbide substrate 70 is prepared. A second silicon carbide epitaxial layer 20 is formed on the second silicon carbide substrate 11. The determined flow rate of the nitrogen source is used in the step of forming the second silicon carbide epitaxial layer 20 on the second silicon carbide substrate 11.
（９）本開示に係る炭化珪素半導体装置４００の製造方法は以下の工程を備えている。上記（８）に記載の製造方法で製造された炭化珪素エピタキシャル基板１０２が準備される。炭化珪素エピタキシャル基板１０２が加工される。 (9) A method for manufacturing a silicon carbide semiconductor device 400 according to the present disclosure includes the following steps: A silicon carbide epitaxial substrate 102 manufactured by the manufacturing method described in (8) above is prepared. The silicon carbide epitaxial substrate 102 is processed.
［本開示の実施形態の詳細］
以下、本開示の実施形態の詳細について説明する。以下の説明では、同一または対応する要素には同一の符号を付し、それらについて同じ説明は繰り返さない。
[Details of the embodiment of the present disclosure]
Hereinafter, the details of the embodiments of the present disclosure will be described. In the following description, the same or corresponding elements will be denoted by the same reference numerals, and the same description thereof will not be repeated.
まず、本実施形態に係る第１炭化珪素エピタキシャル基板の構成について説明する。図１は、第１炭化珪素エピタキシャル基板の構成を示す断面模式図である。 First, the configuration of the first silicon carbide epitaxial substrate according to this embodiment will be described. Figure 1 is a cross-sectional schematic diagram showing the configuration of the first silicon carbide epitaxial substrate.
図１に示されるように、本実施形態に係る第１炭化珪素エピタキシャル基板１０１は、第１炭化珪素基板７０と、第１炭化珪素エピタキシャル層８０とを有している。第１炭化珪素エピタキシャル層８０は、第１炭化珪素基板７０上に設けられている。第１炭化珪素エピタキシャル層８０は、第１層８１と、第２層８２とを有している。第１層８１は、第１炭化珪素基板７０上に配置されている。第１層８１は、第１炭化珪素基板７０に接している。第２層８２は、第１層８１上に配置されている。第２層８２は、第１層８１に接している。 As shown in FIG. 1 , the first silicon carbide epitaxial substrate 101 according to this embodiment includes a first silicon carbide substrate 70 and a first silicon carbide epitaxial layer 80. The first silicon carbide epitaxial layer 80 is provided on the first silicon carbide substrate 70. The first silicon carbide epitaxial layer 80 includes a first layer 81 and a second layer 82. The first layer 81 is disposed on the first silicon carbide substrate 70. The first layer 81 is in contact with the first silicon carbide substrate 70. The second layer 82 is disposed on the first layer 81. The second layer 82 is in contact with the first layer 81.
第１炭化珪素エピタキシャル基板１０１は、第１主面９１と、第２主面９２とを有している。第１炭化珪素エピタキシャル基板１０１において、第２主面９２は、第１主面９１の反対側にある。第１主面９１は、炭化珪素エピタキシャル基板１０１の表面を構成する。第１主面９１は、第２層８２により構成されている。第２主面９２は、炭化珪素エピタキシャル基板１０１の裏面を構成する。第２主面９２は、第１炭化珪素基板７０により構成されている。 The first silicon carbide epitaxial substrate 101 has a first main surface 91 and a second main surface 92. In the first silicon carbide epitaxial substrate 101, the second main surface 92 is located on the opposite side to the first main surface 91. The first main surface 91 constitutes the front surface of the silicon carbide epitaxial substrate 101. The first main surface 91 is constituted by the second layer 82. The second main surface 92 constitutes the back surface of the silicon carbide epitaxial substrate 101. The second main surface 92 is constituted by the first silicon carbide substrate 70.
第１炭化珪素基板７０は、第３主面９３を有している。第３主面９３は、第１層８１に接している。第１炭化珪素基板７０において、第３主面９３は、第２主面９２の反対側に位置している。第１炭化珪素基板７０を構成する炭化珪素のポリタイプは、特に限定されないが、たとえば４Ｈである。同様に、第１層８１および第２層８２の各々を構成する炭化珪素のポリタイプは、特に限定されないが、たとえば４Ｈである。 The first silicon carbide substrate 70 has a third main surface 93. The third main surface 93 is in contact with the first layer 81. In the first silicon carbide substrate 70, the third main surface 93 is located on the opposite side of the second main surface 92. The polytype of the silicon carbide constituting the first silicon carbide substrate 70 is not particularly limited, but is, for example, 4H. Similarly, the polytype of the silicon carbide constituting each of the first layer 81 and the second layer 82 is not particularly limited, but is, for example, 4H.
第１炭化珪素エピタキシャル基板１０１の直径は、特に限定されないが、たとえば１００ｍｍ（４インチ）以上である。第１炭化珪素エピタキシャル基板１０１の直径は、１２５ｍｍ（５インチ）以上でもよいし、１５０ｍｍ（６インチ）以上でもよい。第１炭化珪素エピタキシャル基板１０１の直径の上限は、特に限定されないが、たとえば２００（８インチ）ｍｍ以下であってもよい。 The diameter of the first silicon carbide epitaxial substrate 101 is not particularly limited, but may be, for example, 100 mm (4 inches) or more. The diameter of the first silicon carbide epitaxial substrate 101 may be 125 mm (5 inches) or more, or 150 mm (6 inches) or more. The upper limit of the diameter of the first silicon carbide epitaxial substrate 101 is not particularly limited, but may be, for example, 200 mm (8 inches) or less.
なお本明細書において、４インチは、１００ｍｍ又は１０１．６ｍｍ（４インチ×２５．４ｍｍ／インチ）のことである。５インチは、１２５ｍｍ又は１２７．０ｍｍ（５インチ×２５．４ｍｍ／インチ）のことである。６インチは、１５０ｍｍ又は１５２．４ｍｍ（６インチ×２５．４ｍｍ／インチ）のことである。８インチは、２００ｍｍ又は２０３．２ｍｍ（８インチ×２５．４ｍｍ／インチ）のことである。 In this specification, 4 inches refers to 100 mm or 101.6 mm (4 inches x 25.4 mm/inch). 5 inches refers to 125 mm or 127.0 mm (5 inches x 25.4 mm/inch). 6 inches refers to 150 mm or 152.4 mm (6 inches x 25.4 mm/inch). 8 inches refers to 200 mm or 203.2 mm (8 inches x 25.4 mm/inch).
第１炭化珪素エピタキシャル基板１０１の第１主面９１は、たとえば｛０００１｝面または｛０００１｝面に対して８°以下のオフ角で傾斜していてもよい。具体的には、第１主面９１は、（０００１）面または（０００１）面に対して８°以下のオフ角で傾斜していてもよい。第２主面９２は、（０００－１）面または（０００－１）面に対して８°以下のオフ角で傾斜していてもよい。 The first main surface 91 of the first silicon carbide epitaxial substrate 101 may be inclined, for example, at an off-angle of 8° or less with respect to the {0001} plane or the {0001} plane. Specifically, the first main surface 91 may be inclined at an off-angle of 8° or less with respect to the (0001) plane or the (0001) plane. The second main surface 92 may be inclined at an off-angle of 8° or less with respect to the (000-1) plane or the (000-1) plane.
オフ角の上限は、特に限定されないが、たとえば６°以下であってもよいし、４°以下であってもよい。オフ角の下限は、特に限定されないが、たとえば２°以上であってもよいし、１°以上であってもよい。オフ方向は、特に限定されないが、たとえば＜１１－２０＞方向であってもよいし、＜０００１＞方向であってもよい。 The upper limit of the off-angle is not particularly limited, but may be, for example, 6° or less, or 4° or less. The lower limit of the off-angle is not particularly limited, but may be, for example, 2° or more, or 1° or more. The off-direction is not particularly limited, but may be, for example, the <11-20> direction or the <0001> direction.
第１炭化珪素基板７０は、たとえば窒素（Ｎ）などのｎ型不純物を含んでいる。第１炭化珪素基板７０の導電型は、たとえばｎ型（第１導電型）である。この場合、キャリアは電子である。第１炭化珪素基板７０のキャリア濃度は、たとえば１×１０18ｍ-3以上１×１０20ｃｍ-3以下である。第１炭化珪素基板７０の厚み（第３厚みＴ３）は、特に限定されないが、たとえば２００μｍ以上５００μｍ以下である（図１参照）。 First silicon carbide substrate 70 contains n-type impurities such as nitrogen (N). The conductivity type of first silicon carbide substrate 70 is, for example, n-type (first conductivity type). In this case, the carriers are electrons. The carrier concentration of first silicon carbide substrate 70 is, for example, 1×10 18 m −3 or more and 1×10 20 cm −3 or less. The thickness (third thickness T3) of first silicon carbide substrate 70 is not particularly limited, but is, for example, 200 μm or more and 500 μm or less (see FIG. 1 ).
第１層８１は、たとえば窒素（Ｎ）などのｎ型不純物を含んでいる。第１層８１の導電型は、たとえばｎ型（第１導電型）である。この場合、キャリアは電子である。第１層８１のキャリア濃度は、１×１０18／ｃｍ3以上である。第１層８１のキャリア濃度の下限は、特に限定されないが、たとえば３×１０18／ｃｍ3以上であってもよいし、５×１０18／ｃｍ3以上であってもよいし、１×１０19／ｃｍ3以上であってもよい。第１層８１のキャリア濃度の上限は、特に限定されないが、たとえば１×１０20／ｃｍ3以下であってもよいし、７×１０19／ｃｍ3以下であってもよいし、５×１０19／ｃｍ3以下であってもよい。 The first layer 81 contains an n-type impurity such as nitrogen (N). The conductivity type of the first layer 81 is, for example, n-type (first conductivity type). In this case, the carriers are electrons. The carrier concentration of the first layer 81 is 1×10 18 /cm 3 or more. The lower limit of the carrier concentration of the first layer 81 is not particularly limited, but may be, for example, 3×10 18 /cm 3 or more, 5×10 18 /cm 3 or more, or 1×10 19 /cm 3 or more. The upper limit of the carrier concentration of the first layer 81 is not particularly limited, but may be, for example, 1×10 20 /cm 3 or less, 7×10 19 /cm 3 or less, or 5×10 19 /cm 3 or less.
第１層８１の厚み（第１厚みＴ１）は、特に限定されないが、たとえば０．１μｍ以上１０μｍ以下である。第１厚みＴ１の下限は、特に限定されないが、たとえば０．５μｍ以上であってもよいし、１μｍ以上であってもよい。第１厚みＴ１の上限は、特に限定されないが、たとえば８μｍ以下であってもよいし、５μｍ以下であってもよい。 The thickness of the first layer 81 (first thickness T1) is not particularly limited, but is, for example, 0.1 μm or more and 10 μm or less. The lower limit of the first thickness T1 is not particularly limited, but may be, for example, 0.5 μm or more, or 1 μm or more. The upper limit of the first thickness T1 is not particularly limited, but may be, for example, 8 μm or less, or 5 μm or less.
第２層８２は、たとえば窒素（Ｎ）などのｎ型不純物を含んでいる。第２層８２の導電型は、たとえばｎ型（第１導電型）である。この場合、キャリアは電子である。第２層８２のキャリア濃度は、たとえば１×１０16／ｃｍ3以下である。第２層８２のキャリア濃度の下限は、特に限定されないが、たとえば３×１０14／ｃｍ3以上であってもよいし、５×１０14／ｃｍ3以上であってもよいし、７×１０14／ｃｍ3以上であってもよい。第２層８２のキャリア濃度の上限は、特に限定されないが、たとえば７×１０15／ｃｍ3以下であってもよいし、５×１０15／ｃｍ3以下であってもよいし、１×１０15／ｃｍ3以下であってもよい。第１層８１のキャリア濃度は、第２層８２のキャリア濃度よりも高い。 The second layer 82 contains an n-type impurity such as nitrogen (N). The conductivity type of the second layer 82 is, for example, n-type (first conductivity type). In this case, the carriers are electrons. The carrier concentration of the second layer 82 is, for example, 1×10 16 /cm 3 or less. The lower limit of the carrier concentration of the second layer 82 is not particularly limited, but may be, for example, 3×10 14 /cm 3 or more, 5×10 14 /cm 3 or more, or 7×10 14 /cm 3 or more. The upper limit of the carrier concentration of the second layer 82 is not particularly limited, but may be, for example, 7×10 15 /cm 3 or less, 5×10 15 /cm 3 or less, or 1×10 15 /cm 3 or less. The carrier concentration of the first layer 81 is higher than the carrier concentration of the second layer 82.
第２層８２の厚み（第２厚みＴ２）は、たとえば０．１μｍ以上である。第２厚みＴ２の下限は、特に限定されないが、たとえば０．３μｍ以上であってもよいし、０．５μｍ以上であってもよい。第２厚みＴ２の上限は、特に限定されないが、たとえば３μｍ以下であってもよいし、２μｍ以下であってもよいし、１μｍ以下であってもよい。 The thickness of the second layer 82 (second thickness T2) is, for example, 0.1 μm or more. The lower limit of the second thickness T2 is not particularly limited, but may be, for example, 0.3 μm or more, or 0.5 μm or more. The upper limit of the second thickness T2 is not particularly limited, but may be, for example, 3 μm or less, 2 μm or less, or 1 μm or less.
図２は、本実施形態に係るキャリア濃度の測定方法を概略的に示すフロー図である。
図２に示されるように、本実施形態に係るキャリア濃度の測定方法は、第１炭化珪素エピタキシャル基板を準備する工程（Ｓ１０）と、第１炭化珪素エピタキシャル基板の静電容量を測定する工程（Ｓ２０）と、第１炭化珪素エピタキシャル基板の第１層のキャリア濃度を測定する工程（Ｓ３０）とを有している。
FIG. 2 is a flow chart that schematically shows the method for measuring carrier concentration according to this embodiment.
As shown in FIG. 2 , the method for measuring a carrier concentration according to this embodiment includes a step (S10) of preparing a first silicon carbide epitaxial substrate, a step (S20) of measuring the capacitance of the first silicon carbide epitaxial substrate, and a step (S30) of measuring the carrier concentration of a first layer of the first silicon carbide epitaxial substrate.
まず、第１炭化珪素エピタキシャル基板を準備する工程（Ｓ１０）が実施される。具体的には、図１に示される第１炭化珪素エピタキシャル基板１０１が準備される。 First, the step (S10) of preparing a first silicon carbide epitaxial substrate is performed. Specifically, a first silicon carbide epitaxial substrate 101 shown in FIG. 1 is prepared.
次に、第１炭化珪素エピタキシャル基板の静電容量を測定する工程（Ｓ２０）が実施される。 Next, a step (S20) of measuring the capacitance of the first silicon carbide epitaxial substrate is carried out.
第１炭化珪素エピタキシャル基板１０１の静電容量は、たとえばＦｏｕｒ Ｄｉｍｅｓｉｏｎｓ社製のＣ－Ｖ（静電容量－電圧）測定装置（型番：ＣＶｍａｐ９２Ａ）を用いて測定することができる。図３は、第１炭化珪素エピタキシャル基板１０１の静電容量を測定する工程を示す断面模式図である。図３に示されるように、第１炭化珪素エピタキシャル基板１０１の第２層８２に第１電極６が配置される。Ｃ－Ｖ測定装置は、第１電極６と、本体部５とを有している。第１電極６は、本体部５の内部に位置している。第１電極６の材質は、たとえば水銀である。第１電極６は、第１主面９１において第１炭化珪素エピタキシャル基板１０１の第２層８２に接触する。第１電極６の測定径は、たとえば１．２ｍｍである。測定速度は、たとえば１分である。 The capacitance of the first silicon carbide epitaxial substrate 101 can be measured using, for example, a CV (capacitance-voltage) measuring device (model number: CVmap92A) manufactured by Four Dimensions. Figure 3 is a cross-sectional view showing the process of measuring the capacitance of the first silicon carbide epitaxial substrate 101. As shown in Figure 3, a first electrode 6 is disposed on the second layer 82 of the first silicon carbide epitaxial substrate 101. The CV measuring device has the first electrode 6 and a main body 5. The first electrode 6 is located inside the main body 5. The first electrode 6 is made of, for example, mercury. The first electrode 6 contacts the second layer 82 of the first silicon carbide epitaxial substrate 101 at the first main surface 91. The measurement diameter of the first electrode 6 is, for example, 1.2 mm. The measurement speed is, for example, 1 minute.
第１電極６の材質は、水銀に限定されない。第１電極６の材質は、炭化珪素に対してショットキー接続ができる材料であればよく、たとえばチタン（Ｔｉ）、ニッケル（Ｎｉ）、アルミニウム（Ａｌ）、白金（Ｐｔ）または金（Ａｕ）であってもよい。第１電極６の材料としてチタン（Ｔｉ）、ニッケル（Ｎｉ）、アルミニウム（Ａｌ）、白金（Ｐｔ）または金（Ａｕ）を用いた場合は、真空蒸着等により形成することができる。またフォトリソグラフィにより円形の第１電極６を形成することもできる。あるいは、メタルマスクを用いて円形の第１電極６を形成することもできる。 The material of the first electrode 6 is not limited to mercury. The material of the first electrode 6 may be any material that can form a Schottky contact with silicon carbide, such as titanium (Ti), nickel (Ni), aluminum (Al), platinum (Pt), or gold (Au). When titanium (Ti), nickel (Ni), aluminum (Al), platinum (Pt), or gold (Au) is used as the material for the first electrode 6, it can be formed by vacuum deposition or the like. A circular first electrode 6 can also be formed by photolithography. Alternatively, a circular first electrode 6 can be formed using a metal mask.
図３に示されるように、Ｃ－Ｖ測定装置の第２電極８は、たとえば第１炭化珪素エピタキシャル基板１０１の第２主面９２に配置される。具体的には、第２電極８は、第１炭化珪素基板７０に配置される。第２電極８は、第１炭化珪素基板７０とオーミック接続されている。第２電極８は、例えば、ウェハーを設置する金属製のステージとすることができる。真空吸着により、第２主面９２と、ウェハーを設置する金属製のステージが密着することにより、オーミック接続とすることができる。第２層８２に第１電極６を配置しかつ第１炭化珪素基板７０に第２電極８を配置した状態で、第１電極６と第２電極８との間に電圧（以降、バイアス電圧とも呼ぶ）が印加される。これにより、第２層８２と第１電極６との境界から第２層８２の内部において空乏層が広がる。第１電極６と第２電極８との間に電圧が印加された状態で、第１電極６と第２電極８との間の静電容量が測定される。 As shown in FIG. 3 , the second electrode 8 of the CV measurement device is disposed, for example, on the second main surface 92 of the first silicon carbide epitaxial substrate 101. Specifically, the second electrode 8 is disposed on the first silicon carbide substrate 70. The second electrode 8 is ohmically connected to the first silicon carbide substrate 70. The second electrode 8 can be, for example, a metal stage on which a wafer is placed. An ohmic connection can be achieved by vacuum suction bringing the second main surface 92 and the metal stage on which the wafer is placed into close contact. With the first electrode 6 disposed on the second layer 82 and the second electrode 8 disposed on the first silicon carbide substrate 70, a voltage (hereinafter also referred to as a bias voltage) is applied between the first electrode 6 and the second electrode 8. This causes a depletion layer to expand from the boundary between the second layer 82 and the first electrode 6 into the interior of the second layer 82. With a voltage applied between the first electrode 6 and the second electrode 8, the capacitance between the first electrode 6 and the second electrode 8 is measured.
以上のように、第１炭化珪素エピタキシャル基板１０１の第２層８２に第１電極６を配置した状態で第１炭化珪素エピタキシャル基板１０１に電圧を印加し、第１炭化珪素エピタキシャル基板１０１の静電容量が測定される。なお、上記においては、第２電極８が第１炭化珪素基板７０に配置される場合について説明したが、本実施形態に係るキャリア濃度の測定方法は、上記に限定されない。第２電極８に相当するオーミック接続される電極は、第２層８２に配置されてもよいし、第１層８１に配置されてもよい。 As described above, with the first electrode 6 disposed on the second layer 82 of the first silicon carbide epitaxial substrate 101, a voltage is applied to the first silicon carbide epitaxial substrate 101, and the capacitance of the first silicon carbide epitaxial substrate 101 is measured. While the above describes a case in which the second electrode 8 is disposed on the first silicon carbide substrate 70, the method for measuring carrier concentration according to this embodiment is not limited to the above. The ohmic-connected electrode corresponding to the second electrode 8 may be disposed on either the second layer 82 or the first layer 81.
次に、第１炭化珪素エピタキシャル基板の第１層のキャリア濃度を測定する工程（Ｓ３０）が実施される。具体的には、電圧（Ｖ）と静電容量（Ｃ）とに基づいて、第１層８１のキャリア濃度が算出される。第１層８１のキャリア濃度は、以下の数式１を用いて求められる。 Next, a step (S30) of measuring the carrier concentration of the first layer of the first silicon carbide epitaxial substrate is performed. Specifically, the carrier concentration of the first layer 81 is calculated based on the voltage (V) and capacitance (C). The carrier concentration of the first layer 81 is determined using the following equation 1:
１／Ｃ2＝｛２／（ｅ×ε0×εS）｝×（Ｖ－Ｖｄ）×Ｎd ・・・（数式１）
Ｃ：第１電極で測定された静電容量（Ｆ）
ｅ：電荷素量＝１．６０２×１０-19（Ｃ）
εS：第１層の比誘電率
ε0：真空の誘電率＝８．８５４×１０-14（Ｆ／ｃｍ）
Ｖ：炭化珪素エピタキシャル基板に印加した電圧（Ｖ）
Ｖd：基準電位（Ｖ）
Ｎd：第１層のキャリア濃度（ｃｍ-3）
図４は、第１炭化珪素エピタキシャル基板の静電容量とバイアス電圧との関係を示す図である。図４の横軸は、第１炭化珪素エピタキシャル基板に印加されるバイアス電圧である。図４の縦軸は、第１炭化珪素エピタキシャル基板の静電容量の２乗の逆数（１／Ｃ2）である。
1/C 2 ={2/(e×ε 0 ×ε S )}×(V−V d )×N d (Formula 1)
C: Capacitance measured at the first electrode (F)
e: Elementary charge = 1.602×10 -19 (C)
ε S : relative permittivity of the first layer ε 0 : permittivity of vacuum = 8.854 × 10 -14 (F/cm)
V: voltage (V) applied to the silicon carbide epitaxial substrate
V d : Reference potential (V)
N d : Carrier concentration of the first layer (cm −3 )
Fig. 4 is a diagram showing the relationship between the capacitance of the first silicon carbide epitaxial substrate and the bias voltage. The horizontal axis of Fig. 4 represents the bias voltage applied to the first silicon carbide epitaxial substrate. The vertical axis of Fig. 4 represents the reciprocal of the square of the capacitance of the first silicon carbide epitaxial substrate (1/ C2 ).
図４に示されるように、バイアス電圧が－２Ｖ以上０Ｖ未満の領域（第１領域１１１）においては、第２層８２において空乏層が広がっていると考えられる。バイアス電圧の絶対値が大きくなるに従って１／Ｃ2は大きくなる。バイアス電圧の絶対値を大きくすることにより、空乏層は第２層８２から第１層８１に向かって広がる。バイアス電圧が－４０Ｖ以上－２０Ｖ以下の領域（第２領域１１２）においては、第２層８２と第１層８１とにおいて空乏層が広がっていると考えられる。第２領域１１２における単位バイアス電圧あたりの１／Ｃ2の変化量は、第１領域１１１における単位バイアス電圧あたりの１／Ｃ2の変化量よりも小さい。本実施形態に係るキャリア濃度の測定方法においては、バイアス電圧は－１０Ｖ以下の値まで印加される。バイアス電圧は－２０Ｖ以下の値まで印加されてもよいし、－４０以下の値まで印加されてもよい。 As shown in FIG. 4 , in the region where the bias voltage is greater than or equal to −2 V and less than 0 V (first region 111), a depletion layer is considered to expand in the second layer 82. As the absolute value of the bias voltage increases, 1/C 2 increases. By increasing the absolute value of the bias voltage, the depletion layer expands from the second layer 82 toward the first layer 81. In the region where the bias voltage is greater than or equal to −40 V and less than or equal to −20 V (second region 112), a depletion layer is considered to expand in the second layer 82 and the first layer 81. The change in 1/C 2 per unit bias voltage in the second region 112 is smaller than the change in 1/C 2 per unit bias voltage in the first region 111. In the carrier concentration measurement method according to this embodiment, a bias voltage is applied up to a value of −10 V or less. The bias voltage may be applied up to a value of −20 V or less, or may be applied up to a value of −40 V or less.
図５は、第２領域の拡大図である。図５に示されるように、バイアス電圧が－４０Ｖ以上－３０Ｖ以下の領域において、バイアス電圧の絶対値が大きくなるに従って１／Ｃ2は大きくなる。バイアス電圧に対して１／Ｃ2は線形に変化している。バイアス電圧が－４０Ｖ以上－３０Ｖ以下の領域における静電領域とバイアス電圧とに基づいて、第１層８１のキャリア濃度が算出される。第１層８１のキャリア濃度は、バイアス電圧が－４０Ｖ以上－２０Ｖ以下の領域における静電領域とバイアス電圧とに基づいて算出されてもよい。 5 is an enlarged view of the second region. As shown in FIG. 5, in the bias voltage range of −40 V or more and −30 V or less, 1/ C2 increases as the absolute value of the bias voltage increases. 1/ C2 changes linearly with respect to the bias voltage. The carrier concentration of the first layer 81 is calculated based on the electrostatic region and the bias voltage in the bias voltage range of −40 V or more and −30 V or less. The carrier concentration of the first layer 81 may also be calculated based on the electrostatic region and the bias voltage in the bias voltage range of −40 V or more and −20 V or less.
図６は、本実施形態に係る炭化珪素エピタキシャル基板の製造装置の構成を示す断面模式図である。図６に示されるように、炭化珪素エピタキシャル基板の製造装置２００は、たとえばホットウォール方式の横型ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）装置である。炭化珪素エピタキシャル基板の製造装置２００は、チャンバ２０１と、ガス供給部２３５と、制御部２４５と、発熱体２０３、石英管２０４、断熱材（図示せず）、誘導加熱コイル（図示せず）とを主に有している。 Figure 6 is a cross-sectional schematic diagram showing the configuration of a silicon carbide epitaxial substrate manufacturing apparatus according to this embodiment. As shown in Figure 6, the silicon carbide epitaxial substrate manufacturing apparatus 200 is, for example, a hot-wall horizontal CVD (Chemical Vapor Deposition) apparatus. The silicon carbide epitaxial substrate manufacturing apparatus 200 mainly includes a chamber 201, a gas supply unit 235, a control unit 245, a heating element 203, a quartz tube 204, a heat insulator (not shown), and an induction heating coil (not shown).
発熱体２０３は、たとえば筒状の形状を有しており、内部にチャンバ２０１を形成している。発熱体２０３は、たとえば黒鉛製である。発熱体２０３は、石英管２０４の内部に設けられている。断熱材は、発熱体２０３の外周を取り囲んでいる。誘導加熱コイルは、たとえば石英管２０４の外周面に沿って巻回されている。誘導加熱コイルは、外部電源（図示せず）により、交流電流が供給可能に構成されている。これにより、発熱体２０３が誘導加熱される。結果として、チャンバ２０１が発熱体２０３により加熱される。 The heating element 203 has, for example, a cylindrical shape and forms a chamber 201 inside. The heating element 203 is made of, for example, graphite. The heating element 203 is provided inside a quartz tube 204. A heat insulating material surrounds the outer periphery of the heating element 203. The induction heating coil is wound, for example, along the outer periphery of the quartz tube 204. The induction heating coil is configured so that an alternating current can be supplied to it from an external power source (not shown). This inductively heats the heating element 203. As a result, the chamber 201 is heated by the heating element 203.
チャンバ２０１は、発熱体２０３の内壁面２０５に取り囲まれて形成されている。チャンバ２０１には、炭化珪素基板（図示せず）を保持するサセプタ２１０が設けられる。サセプタ２１０は、たとえば炭化珪素により構成されている。炭化珪素基板は、サセプタ２１０に載置される。サセプタ２１０は、ステージ２０６上に配置される。ステージ２０６は、回転軸２０９によって自転可能に支持されている。ステージ２０６が回転することで、サセプタ２１０が回転する。 The chamber 201 is surrounded by the inner wall surface 205 of the heating element 203. The chamber 201 is provided with a susceptor 210 that holds a silicon carbide substrate (not shown). The susceptor 210 is made of, for example, silicon carbide. The silicon carbide substrate is placed on the susceptor 210. The susceptor 210 is placed on a stage 206. The stage 206 is rotatably supported by a rotation shaft 209. Rotation of the stage 206 causes the susceptor 210 to rotate.
炭化珪素エピタキシャル基板の製造装置２００は、ガス導入口２０７およびガス排気口２０８をさらに有している。ガス排気口２０８は、図示しない排気ポンプに接続されている。図６中の矢印は、ガスの流れを示している。ガスは、ガス導入口２０７からチャンバ２０１に導入され、ガス排気口２０８から排気される。チャンバ２０１内の圧力は、ガスの供給量と、ガスの排気量とのバランスによって調整される。 The silicon carbide epitaxial substrate manufacturing apparatus 200 further has a gas inlet 207 and a gas exhaust outlet 208. The gas exhaust outlet 208 is connected to an exhaust pump (not shown). The arrows in FIG. 6 indicate the flow of gas. Gas is introduced into the chamber 201 from the gas inlet 207 and exhausted from the gas exhaust outlet 208. The pressure within the chamber 201 is adjusted by balancing the amount of gas supplied and the amount of gas exhausted.
ガス供給部２３５は、チャンバ２０１に、原料ガスとドーパントガスとキャリアガスとを含む混合ガスを供給可能に構成されている。具体的には、ガス供給部２３５は、たとえば第１ガス供給部２３１と、第２ガス供給部２３２と、第３ガス供給部２３３と、第４ガス供給部２３４とを含んでいる。 The gas supply unit 235 is configured to be able to supply a mixed gas containing a source gas, a dopant gas, and a carrier gas to the chamber 201. Specifically, the gas supply unit 235 includes, for example, a first gas supply unit 231, a second gas supply unit 232, a third gas supply unit 233, and a fourth gas supply unit 234.
第１ガス供給部２３１は、たとえば炭素原子を含む第１ガスを供給可能に構成されている。第１ガス供給部２３１は、たとえば第１ガスが充填されたガスボンベである。第１ガスは、たとえばプロパン（Ｃ3Ｈ8）ガスである。第１ガスは、たとえばメタン（ＣＨ4）ガス、エタン（Ｃ2Ｈ6）ガス、アセチレン（Ｃ2Ｈ2）ガス等であってもよい。 The first gas supply unit 231 is configured to be able to supply a first gas containing, for example, carbon atoms. The first gas supply unit 231 is, for example, a gas cylinder filled with the first gas. The first gas is, for example, propane ( C3H8 ) gas. The first gas may also be, for example , methane ( CH4 ) gas, ethane ( C2H6 ) gas, acetylene ( C2H2 ) gas , etc.
第２ガス供給部２３２は、たとえばシランガスを含む第２ガスを供給可能に構成されている。第２ガス供給部２３２は、たとえば第２ガスが充填されたガスボンベである。第２ガスは、たとえばシラン（ＳｉＨ4）ガスである。第２ガスは、シランガスと、シラン以外の他のガスとの混合ガスでもよい。 The second gas supply unit 232 is configured to be able to supply a second gas containing, for example, silane gas. The second gas supply unit 232 is, for example, a gas cylinder filled with the second gas. The second gas is, for example, silane (SiH 4 ) gas. The second gas may also be a mixed gas of silane gas and a gas other than silane.
第３ガス供給部２３３は、たとえばアンモニアガスを含む第３ガスを供給可能に構成されている。第３ガス供給部２３３は、たとえば第３ガスが充填されたガスボンベである。第３ガスは、Ｎ（窒素原子）を含むドーピングガスである。アンモニアガスは、三重結合を有する窒素ガスに比べて熱分解されやすい。なお、第３ガスは、窒素ガスでもよい。 The third gas supply unit 233 is configured to be able to supply a third gas containing, for example, ammonia gas. The third gas supply unit 233 is, for example, a gas cylinder filled with the third gas. The third gas is a doping gas containing N (nitrogen atoms). Ammonia gas is more susceptible to thermal decomposition than nitrogen gas, which has a triple bond. The third gas may also be nitrogen gas.
第４ガス供給部２３４は、たとえば水素などの第４ガス（キャリアガス）を供給可能に構成されている。第４ガス供給部２３４は、たとえば水素が充填されたガスボンベである。 The fourth gas supply unit 234 is configured to be able to supply a fourth gas (carrier gas) such as hydrogen. The fourth gas supply unit 234 is, for example, a gas cylinder filled with hydrogen.
制御部２４５は、ガス供給部２３５からチャンバ２０１に供給される混合ガスの流量を制御可能に構成されている。具体的には、制御部２４５は、第１ガス流量制御部２４１と、第２ガス流量制御部２４２と、第３ガス流量制御部２４３と、第４ガス流量制御部２４４とを含んでいてもよい。各制御部は、たとえばＭＦＣ(Ｍａｓｓ Ｆｌｏｗ Ｃｏｎｔｒｏｌｌｅｒ)であってもよい。制御部２４５は、ガス供給部２３５とガス導入口２０７との間に配置されている。言い換えれば、制御部２４５は、ガス供給部２３５とガス導入口２０７とを繋ぐ流路に配置されている。 The control unit 245 is configured to be able to control the flow rate of the mixed gas supplied from the gas supply unit 235 to the chamber 201. Specifically, the control unit 245 may include a first gas flow rate control unit 241, a second gas flow rate control unit 242, a third gas flow rate control unit 243, and a fourth gas flow rate control unit 244. Each control unit may be, for example, an MFC (Mass Flow Controller). The control unit 245 is disposed between the gas supply unit 235 and the gas inlet 207. In other words, the control unit 245 is disposed in the flow path connecting the gas supply unit 235 and the gas inlet 207.
（炭化珪素エピタキシャル基板の製造方法）
次に、本実施形態に係る炭化珪素エピタキシャル基板の製造方法について説明する。図７は、本実施形態に係る炭化珪素エピタキシャル基板の製造方法を概略的に示すフロー図である。図７に示されるように、本実施形態に係る炭化珪素エピタキシャル基板の製造方法は、第１層のキャリア濃度に基づいて窒素源の流量を決定する工程（Ｓ４０）と、第２炭化珪素基板を準備する工程（Ｓ５０）と、第２炭化珪素基板上に第２炭化珪素エピタキシャル層を形成する工程（Ｓ６０）とを有している。
(Method for manufacturing silicon carbide epitaxial substrate)
Next, a method for manufacturing a silicon carbide epitaxial substrate according to this embodiment will be described. Fig. 7 is a flow chart schematically showing the method for manufacturing a silicon carbide epitaxial substrate according to this embodiment. As shown in Fig. 7, the method for manufacturing a silicon carbide epitaxial substrate according to this embodiment includes a step (S40) of determining a flow rate of a nitrogen source based on the carrier concentration of the first layer, a step (S50) of preparing a second silicon carbide substrate, and a step (S60) of forming a second silicon carbide epitaxial layer on the second silicon carbide substrate.
まず、第１層のキャリア濃度に基づいて窒素源の流量を決定する工程（Ｓ４０）が実施される。具体的には、本実施形態に係るキャリア濃度の測定方法を用いて、第１炭化珪素エピタキシャル基板１０１の第１層８１のキャリア濃度が測定される。第１層８１のキャリア濃度がターゲットキャリア濃度と比較される。 First, a step (S40) of determining the flow rate of the nitrogen source based on the carrier concentration of the first layer is performed. Specifically, the carrier concentration of the first layer 81 of the first silicon carbide epitaxial substrate 101 is measured using the carrier concentration measurement method according to this embodiment. The carrier concentration of the first layer 81 is compared with a target carrier concentration.
第１層８１のキャリア濃度がターゲットキャリア濃度よりも低い場合は、第１層８１を形成する際に用いた第３ガスの流量は、必要とされる流量よりも少ないことになる。そのため、第３ガスの流量が多くなるように、第３ガス流量制御部２４３が調整される。これにより、次回のエピタキシャル成長時において形成されるエピタキシャル層のキャリア濃度は、第１層８１のキャリア濃度よりも高くなり、ターゲットキャリア濃度に近づく。 If the carrier concentration of the first layer 81 is lower than the target carrier concentration, the flow rate of the third gas used in forming the first layer 81 will be lower than the required flow rate. Therefore, the third gas flow rate control unit 243 is adjusted to increase the flow rate of the third gas. As a result, the carrier concentration of the epitaxial layer formed during the next epitaxial growth will be higher than the carrier concentration of the first layer 81 and will approach the target carrier concentration.
反対に、第１層８１のキャリア濃度がターゲットキャリア濃度よりも高い場合は、第１層８１を形成する際に用いた第３ガスの流量は、必要とされる流量よりも多いことになる。そのため、第３ガスの流量が少なくなるように、第３ガス流量制御部２４３が調整される。これにより、次回のエピタキシャル成長時において形成されるエピタキシャル層のキャリア濃度は、第１層８１のキャリア濃度よりも低くなり、ターゲットキャリア濃度に近づく。 Conversely, if the carrier concentration of the first layer 81 is higher than the target carrier concentration, the flow rate of the third gas used in forming the first layer 81 will be higher than the required flow rate. Therefore, the third gas flow rate control unit 243 is adjusted to reduce the flow rate of the third gas. As a result, the carrier concentration of the epitaxial layer formed during the next epitaxial growth will be lower than the carrier concentration of the first layer 81 and will approach the target carrier concentration.
次に、第２炭化珪素基板を準備する工程（Ｓ５０）が実施される。図８は、第２炭化珪素基板１１を準備する工程を示す断面模式図である。第２炭化珪素基板１１は、第１炭化珪素基板７０とは異なる基板である。第２炭化珪素基板１１は、たとえば昇華法により形成された炭化珪素インゴット（図示せず）をスライスすることにより得られる。第２炭化珪素基板１１は、たとえば窒素（Ｎ）などのｎ型不純物を含んでいる。第２炭化珪素基板１１の導電型は、たとえばｎ型（第１導電型）である。この場合、キャリアは電子である。第２炭化珪素基板１１のキャリア濃度は、たとえば１×１０19ｍ-3以上１×１０20ｃｍ-3以下である。第２炭化珪素基板１１の厚みは、特に限定されないが、たとえば２００μｍ以上５００μｍ以下である。 Next, a step (S50) of preparing a second silicon carbide substrate is performed. FIG. 8 is a cross-sectional schematic diagram showing the step of preparing second silicon carbide substrate 11. Second silicon carbide substrate 11 is a substrate different from first silicon carbide substrate 70. Second silicon carbide substrate 11 is obtained by slicing a silicon carbide ingot (not shown) formed by, for example, sublimation. Second silicon carbide substrate 11 contains n-type impurities such as nitrogen (N). The conductivity type of second silicon carbide substrate 11 is, for example, n-type (first conductivity type). In this case, the carriers are electrons. The carrier concentration of second silicon carbide substrate 11 is, for example, 1×10 19 m −3 or more and 1×10 20 cm −3 or less. The thickness of second silicon carbide substrate 11 is not particularly limited, but is, for example, 200 μm or more and 500 μm or less.
図８に示されるように、第２炭化珪素基板１１は、第４主面３と、第５主面１とを有している。第５主面１は、第４主面３の反対側に位置している。第２炭化珪素基板１１を構成する炭化珪素のポリタイプは、たとえば４Ｈである。第２炭化珪素基板１１の直径は、特に限定されないが、たとえば１００ｍｍ（４インチ）以上である。第２炭化珪素基板１１の直径は、１２５ｍｍ（５インチ）以上でもよいし、１５０ｍｍ（６インチ）以上でもよい。第２炭化珪素基板１１の直径の上限は、特に限定されないが、たとえば２００（８インチ）ｍｍ以下であってもよい。 As shown in FIG. 8 , the second silicon carbide substrate 11 has a fourth main surface 3 and a fifth main surface 1. The fifth main surface 1 is located on the opposite side of the fourth main surface 3. The polytype of the silicon carbide constituting the second silicon carbide substrate 11 is, for example, 4H. The diameter of the second silicon carbide substrate 11 is not particularly limited, but is, for example, 100 mm (4 inches) or more. The diameter of the second silicon carbide substrate 11 may be 125 mm (5 inches) or more, or 150 mm (6 inches) or more. The upper limit of the diameter of the second silicon carbide substrate 11 is not particularly limited, but may be, for example, 200 mm (8 inches) or less.
第４主面３は、たとえば｛０００１｝面または｛０００１｝面に対して８°以下のオフ角で傾斜していてもよい。具体的には、第４主面３は、（０００１）面または（０００１）面に対して８°以下のオフ角で傾斜していてもよい。第２主面９２は、（０００－１）面または（０００－１）面に対して８°以下のオフ角で傾斜していてもよい。 The fourth major surface 3 may be inclined, for example, at an off angle of 8° or less with respect to the {0001} plane or the {0001} plane. Specifically, the fourth major surface 3 may be inclined at an off angle of 8° or less with respect to the (0001) plane or the (0001) plane. The second major surface 92 may be inclined at an off angle of 8° or less with respect to the (000-1) plane or the (000-1) plane.
次に、第２炭化珪素基板上に第２炭化珪素エピタキシャル層を形成する工程（Ｓ６０）が実施される。まず、第２炭化珪素基板１１がチャンバ２０１に配置される。第２炭化珪素基板１１は、チャンバ２０１内において、サセプタ２１０上に載置される。次に、チャンバ２０１が、たとえば１６００℃以上１７００℃以下の温度まで昇温される。次に、たとえばシランとプロパンとアンモニアと水素とを含む混合ガスがチャンバ２０１に導入される。これにより、第２炭化珪素基板１１上に第２炭化珪素エピタキシャル層２０が形成される。 Next, the step (S60) of forming a second silicon carbide epitaxial layer on the second silicon carbide substrate is performed. First, the second silicon carbide substrate 11 is placed in the chamber 201. The second silicon carbide substrate 11 is placed on the susceptor 210 in the chamber 201. Next, the temperature of the chamber 201 is increased to a temperature of, for example, 1600°C or higher and 1700°C or lower. Next, a mixed gas containing, for example, silane, propane, ammonia, and hydrogen is introduced into the chamber 201. As a result, a second silicon carbide epitaxial layer 20 is formed on the second silicon carbide substrate 11.
図９は、第２炭化珪素基板１１上に第２炭化珪素エピタキシャル層２０を形成する工程を示す断面模式図である。図９に示されるように、第２炭化珪素基板１１上にバッファ層２３が形成される。具体的には、シランとプロパンとアンモニアと水素とを含む混合ガスがチャンバ２０１に導入されることにより、第２炭化珪素基板１１上にバッファ層２３が形成される。バッファ層２３を形成する工程において、シランガスの流量は、たとえば４６ｓｃｃｍとなるように調整される。プロパンガスの流量は、たとえば１４ｓｃｃｍとなるように調整される。水素ガスの流量は、たとえば１２０ｓｌｍとなるように調整される。 Figure 9 is a cross-sectional schematic diagram showing the process of forming a second silicon carbide epitaxial layer 20 on a second silicon carbide substrate 11. As shown in Figure 9, a buffer layer 23 is formed on the second silicon carbide substrate 11. Specifically, a mixed gas containing silane, propane, ammonia, and hydrogen is introduced into a chamber 201, thereby forming the buffer layer 23 on the second silicon carbide substrate 11. In the process of forming the buffer layer 23, the flow rate of the silane gas is adjusted to, for example, 46 sccm. The flow rate of the propane gas is adjusted to, for example, 14 sccm. The flow rate of the hydrogen gas is adjusted to, for example, 120 slm.
アンモニアガスの流量は、たとえば０．７ｓｃｃｍである。上述の通り、アンモニアガス（第３ガス）の流量は、第１層８１のキャリア濃度に基づいて決定されている。そのため、第１層８１のキャリア濃度と比較して、バッファ層２３のキャリア濃度は、ターゲートキャリア濃度に近づく。これにより、バッファ層２３のキャリア濃度を精度良く制御することができる。 The flow rate of the ammonia gas is, for example, 0.7 sccm. As described above, the flow rate of the ammonia gas (third gas) is determined based on the carrier concentration of the first layer 81. Therefore, compared to the carrier concentration of the first layer 81, the carrier concentration of the buffer layer 23 is closer to the target carrier concentration. This allows for precise control of the carrier concentration of the buffer layer 23.
次に、バッファ層２３上にドリフト層２２が形成される。ドリフト層２２を形成する工程において、シランガスの流量は、たとえば１１５ｓｃｃｍとなるように調整される。プロパンガスの流量は、たとえば３７．５ｓｃｃｍとなるように調整される。水素ガスの流量は、たとえば１２０ｓｌｍとなるように調整される。アンモニアガスの流量は、たとえば０．２３ｓｃｃｍとなるように調整される。これにより、バッファ層２３上にドリフト層２２が形成される。 Next, the drift layer 22 is formed on the buffer layer 23. In the process of forming the drift layer 22, the flow rate of the silane gas is adjusted to, for example, 115 sccm. The flow rate of the propane gas is adjusted to, for example, 37.5 sccm. The flow rate of the hydrogen gas is adjusted to, for example, 120 slm. The flow rate of the ammonia gas is adjusted to, for example, 0.23 sccm. In this way, the drift layer 22 is formed on the buffer layer 23.
以上により、第２炭化珪素エピタキシャル基板１０２が製造される。図９に示されるように、第２炭化珪素エピタキシャル基板１０２は、第２炭化珪素基板１１と、第２炭化珪素エピタキシャル層２０と、第６主面２とを有している。第２炭化珪素エピタキシャル層２０は、バッファ層２３と、ドリフト層２２とを有している。バッファ層２３は、第２炭化珪素基板１１上にある。ドリフト層２２は、バッファ層２３上にある。第６主面２は、ドリフト層２２により構成されている。 In this manner, a second silicon carbide epitaxial substrate 102 is manufactured. As shown in FIG. 9 , the second silicon carbide epitaxial substrate 102 has a second silicon carbide substrate 11, a second silicon carbide epitaxial layer 20, and a sixth main surface 2. The second silicon carbide epitaxial layer 20 has a buffer layer 23 and a drift layer 22. The buffer layer 23 is on the second silicon carbide substrate 11. The drift layer 22 is on the buffer layer 23. The sixth main surface 2 is composed of the drift layer 22.
（炭化珪素半導体装置の製造方法）
次に、本実施形態に係る炭化珪素半導体装置４００の製造方法について説明する。図１０は、本実施形態に係る炭化珪素半導体装置４００の製造方法を概略的に示すフローチャートである。図１０に示されるように、本実施形態に係る炭化珪素半導体装置４００の製造方法は、第２炭化珪素エピタキシャル基板を準備する工程（Ｓ７０）と、第２炭化珪素エピタキシャル基板を加工する工程（Ｓ８０）とを主に有している。
(Method for manufacturing silicon carbide semiconductor device)
Next, a method for manufacturing silicon carbide semiconductor device 400 according to this embodiment will be described. Fig. 10 is a flowchart that schematically shows the method for manufacturing silicon carbide semiconductor device 400 according to this embodiment. As shown in Fig. 10, the method for manufacturing silicon carbide semiconductor device 400 according to this embodiment mainly includes a step (S70) of preparing a second silicon carbide epitaxial substrate and a step (S80) of processing the second silicon carbide epitaxial substrate.
まず、第２炭化珪素エピタキシャル基板を準備する工程（Ｓ７０）が実施される。第２炭化珪素エピタキシャル基板を準備する工程（Ｓ７０）においては、本実施形態に係る炭化珪素エピタキシャル基板の製造方法を用いて第２炭化珪素エピタキシャル基板１０２が準備される（図９参照）。 First, the step of preparing a second silicon carbide epitaxial substrate (S70) is performed. In the step of preparing a second silicon carbide epitaxial substrate (S70), a second silicon carbide epitaxial substrate 102 is prepared using the silicon carbide epitaxial substrate manufacturing method according to this embodiment (see FIG. 9).
次に、炭化珪素エピタキシャル基板を加工する工程（Ｓ８０）が実施される。「加工」には、たとえば、イオン注入、熱処理、エッチング、酸化膜形成、電極形成、ダイシング等の各種加工が含まれる。すなわち炭化珪素エピタキシャル基板を加工する工程（Ｓ８０）は、イオン注入、熱処理、エッチング、酸化膜形成、電極形成およびダイシングのうち、少なくともいずれかの加工を含むものであってもよい。具体的には、まず、炭化珪素エピタキシャル基板１０２に対してイオン注入が行われる。 Next, the step (S80) of processing the silicon carbide epitaxial substrate is carried out. "Processing" includes various processes such as ion implantation, heat treatment, etching, oxide film formation, electrode formation, and dicing. In other words, the step (S80) of processing the silicon carbide epitaxial substrate may include at least one of ion implantation, heat treatment, etching, oxide film formation, electrode formation, and dicing. Specifically, ions are first implanted into the silicon carbide epitaxial substrate 102.
図１１は、ボディ領域を形成する工程を示す断面模式図である。具体的には、第２炭化珪素エピタキシャル層２０の第６主面２に対して、たとえばアルミニウムなどのｐ型不純物がイオン注入される。これにより、ｐ型の導電型を有するボディ領域１３が形成される。第２炭化珪素エピタキシャル層２０において、ボディ領域１３が形成されなかった部分は、ドリフト領域２１となる。ボディ領域１３の厚みは、たとえば０．９μｍである。 Figure 11 is a cross-sectional schematic diagram showing the process of forming a body region. Specifically, p-type impurities such as aluminum are ion-implanted into the sixth main surface 2 of the second silicon carbide epitaxial layer 20. This forms a body region 13 having p-type conductivity. The portion of the second silicon carbide epitaxial layer 20 where the body region 13 is not formed becomes a drift region 21. The thickness of the body region 13 is, for example, 0.9 μm.
次に、ソース領域を形成する工程が実施される。図１２は、ソース領域を形成する工程を示す断面模式図である。具体的には、ボディ領域１３に対して、たとえばリンなどのｎ型不純物がイオン注入される。これにより、ｎ型の導電型を有するソース領域１４が形成される。ソース領域１４の厚みは、たとえば０．４μｍである。ソース領域１４が含むｎ型不純物の濃度は、ボディ領域１３が含むｐ型不純物の濃度よりも高い。 Next, the step of forming the source region is carried out. Figure 12 is a schematic cross-sectional view showing the step of forming the source region. Specifically, n-type impurities such as phosphorus are ion-implanted into the body region 13. This forms the source region 14 having n-type conductivity. The thickness of the source region 14 is, for example, 0.4 μm. The concentration of the n-type impurities contained in the source region 14 is higher than the concentration of the p-type impurities contained in the body region 13.
次に、ソース領域１４に対して、たとえばアルミニウムなどのｐ型不純物がイオン注入されることにより、コンタクト領域１８が形成される。コンタクト領域１８は、ソース領域１４およびボディ領域１３を貫通し、ドリフト領域２１に接するように形成される。コンタクト領域１８が含むｐ型不純物の濃度は、ソース領域１４が含むｎ型不純物の濃度よりも高い。 Next, p-type impurities such as aluminum are ion-implanted into the source region 14 to form the contact region 18. The contact region 18 penetrates the source region 14 and the body region 13 and is formed so as to contact the drift region 21. The concentration of the p-type impurities contained in the contact region 18 is higher than the concentration of the n-type impurities contained in the source region 14.
次に、イオン注入された不純物を活性化するため活性化アニールが実施される。活性化アニールの温度は、好ましくは１５００℃以上１９００℃以下であり、たとえば１７００℃程度である。活性化アニールの時間は、たとえば３０分程度である。活性化アニールの雰囲気は、好ましくは不活性ガス雰囲気であり、たとえばアルゴン雰囲気である。 Next, activation annealing is performed to activate the ion-implanted impurities. The temperature for activation annealing is preferably 1500°C or higher and 1900°C or lower, for example, approximately 1700°C. The activation annealing time is, for example, approximately 30 minutes. The atmosphere for activation annealing is preferably an inert gas atmosphere, for example, an argon atmosphere.
次に、第２炭化珪素エピタキシャル層２０の第６主面２にトレンチを形成する工程が実施される。図１３は、第２炭化珪素エピタキシャル層２０の第６主面２にトレンチを形成する工程を示す断面模式図である。ソース領域１４およびコンタクト領域１８から構成される第６主面２上に、開口を有するマスク１７が形成される。マスク１７を用いて、ソース領域１４と、ボディ領域１３と、ドリフト領域２１の一部とがエッチングにより除去される。エッチングの方法としては、たとえば反応性イオンエッチング、特に誘導結合プラズマ反応性イオンエッチングを用いることができる。具体的には、たとえば反応ガスとしてＳＦ6またはＳＦ6とＯ2との混合ガスを用いた誘導結合プラズマ反応性イオンエッチングを用いることができる。エッチングにより、第６主面２に凹部が形成される。 Next, a step of forming trenches in the sixth main surface 2 of the second silicon carbide epitaxial layer 20 is performed. FIG. 13 is a cross-sectional schematic diagram showing the step of forming trenches in the sixth main surface 2 of the second silicon carbide epitaxial layer 20. A mask 17 having openings is formed on the sixth main surface 2 including the source region 14 and the contact region 18. The source region 14, the body region 13, and a portion of the drift region 21 are removed by etching using the mask 17. The etching method may be, for example, reactive ion etching, particularly inductively coupled plasma reactive ion etching. Specifically, for example, inductively coupled plasma reactive ion etching using SF6 or a mixed gas of SF6 and O2 as a reactive gas may be used. Recesses are formed in the sixth main surface 2 by etching.
次に、凹部において熱エッチングが行われる。熱エッチングは、第６主面２上にマスク１７が形成された状態で、たとえば、少なくとも１種類以上のハロゲン原子を有する反応性ガスを含む雰囲気中での加熱によって行い得る。少なくとも１種類以上のハロゲン原子は、塩素（Ｃｌ）原子およびフッ素（Ｆ）原子の少なくともいずれかを含む。当該雰囲気は、たとえば、Ｃｌ2、ＢＣｌ3、ＳＦ6またはＣＦ4を含む。たとえば、塩素ガスと酸素ガスとの混合ガスを反応ガスとして用い、熱処理温度を、たとえば７００℃以上１０００℃以下として、熱エッチングが行われる。なお、反応ガスは、上述した塩素ガスと酸素ガスとに加えて、キャリアガスを含んでいてもよい。キャリアガスとしては、たとえば窒素ガス、アルゴンガスまたはヘリウムガスなどを用いることができる。 Next, thermal etching is performed on the recesses. Thermal etching can be performed, for example, by heating the sixth main surface 2 with the mask 17 formed thereon in an atmosphere containing a reactive gas having at least one type of halogen atom. The at least one type of halogen atom includes at least one of chlorine (Cl) atoms and fluorine (F) atoms. The atmosphere includes, for example, Cl2 , BCl3 , SF6 , or CF4 . For example, thermal etching is performed using a mixed gas of chlorine gas and oxygen gas as the reactive gas, and setting the heat treatment temperature to, for example, 700°C or higher and 1000°C or lower. The reactive gas may contain a carrier gas in addition to the above-mentioned chlorine gas and oxygen gas. Examples of the carrier gas that can be used include nitrogen gas, argon gas, and helium gas.
図１３に示されるように、熱エッチングにより、第６主面２にトレンチ５６が形成される。トレンチ５６は、側壁面５３と、底壁面５４とにより規定される。側壁面５３は、ソース領域１４と、ボディ領域１３と、ドリフト領域２１とにより構成される。底壁面５４は、ドリフト領域２１により構成される。次に、マスク１７が第６主面２から除去される。 As shown in FIG. 13, a trench 56 is formed in the sixth main surface 2 by thermal etching. The trench 56 is defined by a sidewall surface 53 and a bottom wall surface 54. The sidewall surface 53 is formed by the source region 14, the body region 13, and the drift region 21. The bottom wall surface 54 is formed by the drift region 21. Next, the mask 17 is removed from the sixth main surface 2.
次に、ゲート絶縁膜を形成する工程が実施される。図１４は、ゲート絶縁膜を形成する工程を示す断面模式図である。具体的には、第６主面２にトレンチ５６が形成された炭化珪素エピタキシャル基板１０２が、酸素を含む雰囲気中において、たとえば１３００℃以上１４００℃以下の温度で加熱される。これにより、底壁面５４においてドリフト領域２１と接し、側壁面５３においてドリフト領域２１、ボディ領域１３およびソース領域１４の各々に接し、かつ第６主面２においてソース領域１４およびコンタクト領域１８の各々と接するゲート絶縁膜１５が形成される。 Next, a step of forming a gate insulating film is carried out. Figure 14 is a cross-sectional schematic diagram showing the step of forming a gate insulating film. Specifically, silicon carbide epitaxial substrate 102 having trenches 56 formed in sixth main surface 2 is heated in an oxygen-containing atmosphere at a temperature of, for example, 1300°C or higher and 1400°C or lower. This forms gate insulating film 15 that contacts drift region 21 at bottom wall surface 54, contacts drift region 21, body region 13, and source region 14 at sidewall surface 53, and contacts source region 14 and contact region 18 at sixth main surface 2.
次に、ゲート電極を形成する工程が実施される。図１５は、ゲート電極および層間絶縁膜を形成する工程を示す断面模式図である。ゲート電極２７は、トレンチ５６の内部においてゲート絶縁膜１５に接するように形成される。ゲート電極２７は、トレンチ５６の内部に配置され、ゲート絶縁膜１５上においてトレンチ５６の側壁面５３および底壁面５４の各々と対面するように形成される。ゲート電極２７は、たとえばＬＰＣＶＤ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成される。 Next, the step of forming the gate electrode is carried out. Figure 15 is a schematic cross-sectional view showing the step of forming the gate electrode and interlayer insulating film. The gate electrode 27 is formed inside the trench 56 so as to contact the gate insulating film 15. The gate electrode 27 is disposed inside the trench 56 and is formed on the gate insulating film 15 so as to face each of the sidewall surface 53 and bottom wall surface 54 of the trench 56. The gate electrode 27 is formed, for example, by the LPCVD (Low Pressure Chemical Vapor Deposition) method.
次に、層間絶縁膜が形成される。層間絶縁膜２６は、ゲート電極２７を覆い、かつゲート絶縁膜１５と接するように形成される。層間絶縁膜２６は、たとえば化学気相成長法により形成される。層間絶縁膜２６は、たとえば二酸化珪素を含む材料により構成される。次に、ソース領域１４およびコンタクト領域１８上に開口部が形成されるように、層間絶縁膜２６およびゲート絶縁膜１５の一部がエッチングされる。これにより、コンタクト領域１８およびソース領域１４がゲート絶縁膜１５から露出する。 Next, an interlayer insulating film 26 is formed. The interlayer insulating film 26 is formed so as to cover the gate electrode 27 and to be in contact with the gate insulating film 15. The interlayer insulating film 26 is formed, for example, by chemical vapor deposition. The interlayer insulating film 26 is made of a material containing silicon dioxide, for example. Next, the interlayer insulating film 26 and part of the gate insulating film 15 are etched so as to form openings over the source region 14 and contact region 18. This exposes the contact region 18 and source region 14 from the gate insulating film 15.
次に、ソース電極を形成する工程が実施される。ソース電極１６は、ソース領域１４およびコンタクト領域１８の各々に接するように形成される。ソース電極１６は、たとえばスパッタリング法により形成される。ソース電極１６は、たとえばＴｉ（チタン）、Ａｌ（アルミニウム）およびＳｉ（シリコン）を含む材料からなる。 Next, a step of forming a source electrode is carried out. The source electrode 16 is formed so as to contact each of the source region 14 and the contact region 18. The source electrode 16 is formed, for example, by a sputtering method. The source electrode 16 is made of a material containing, for example, Ti (titanium), Al (aluminum), and Si (silicon).
次に、合金化アニールが実施される。具体的には、ソース領域１４およびコンタクト領域１８の各々と接するソース電極１６が、たとえば９００℃以上１１００℃以下の温度で５分程度保持される。これにより、ソース電極１６の少なくとも一部がシリサイド化する。これにより、ソース領域１４とオーミック接合するソース電極１６が形成される。好ましくは、ソース電極１６は、コンタクト領域１８とオーミック接合する。 Next, alloying annealing is performed. Specifically, the source electrode 16 in contact with each of the source region 14 and the contact region 18 is maintained at a temperature of, for example, 900°C or higher and 1100°C or lower for approximately 5 minutes. This causes at least a portion of the source electrode 16 to be silicided. This forms the source electrode 16 in ohmic contact with the source region 14. Preferably, the source electrode 16 forms an ohmic contact with the contact region 18.
次に、ソース配線１９が形成される。ソース配線１９は、ソース電極１６と電気的に接続される。ソース配線１９は、ソース電極１６および層間絶縁膜２６を覆うように形成される。 Next, the source wiring 19 is formed. The source wiring 19 is electrically connected to the source electrode 16. The source wiring 19 is formed so as to cover the source electrode 16 and the interlayer insulating film 26.
次に、ドレイン電極を形成する工程が実施される。まず、第５主面１において、第２炭化珪素基板１１が研磨される。これにより、第２炭化珪素基板１１の厚みが薄くなる。次に、ドレイン電極２４が形成される。ドレイン電極２４は、第５主面１において第２炭化珪素基板１１と接するように形成される。以上により、本実施形態に係る炭化珪素半導体装置４００が製造される。 Next, the step of forming the drain electrode is carried out. First, the second silicon carbide substrate 11 is polished at the fifth main surface 1. This reduces the thickness of the second silicon carbide substrate 11. Next, the drain electrode 24 is formed. The drain electrode 24 is formed so as to contact the second silicon carbide substrate 11 at the fifth main surface 1. In this manner, the silicon carbide semiconductor device 400 according to this embodiment is manufactured.
図１６は、本実施形態に係る炭化珪素半導体装置の構成を示す断面模式図である。炭化珪素半導体装置４００は、たとえばＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）である。炭化珪素半導体装置４００は、炭化珪素エピタキシャル基板１０２と、ゲート電極２７と、ゲート絶縁膜１５と、ソース電極１６と、ドレイン電極２４と、ソース配線１９と、層間絶縁膜２６とを主に有している。炭化珪素エピタキシャル基板１０２は、ドリフト領域２１と、ボディ領域１３と、ソース領域１４と、コンタクト領域１８とを有している。炭化珪素半導体装置４００は、たとえばＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等であってもよい。 Figure 16 is a cross-sectional schematic diagram showing the configuration of a silicon carbide semiconductor device according to this embodiment. The silicon carbide semiconductor device 400 is, for example, a MOSFET (Metal Oxide Semiconductor Field Effect Transistor). The silicon carbide semiconductor device 400 mainly includes a silicon carbide epitaxial substrate 102, a gate electrode 27, a gate insulating film 15, a source electrode 16, a drain electrode 24, a source wiring 19, and an interlayer insulating film 26. The silicon carbide epitaxial substrate 102 includes a drift region 21, a body region 13, a source region 14, and a contact region 18. The silicon carbide semiconductor device 400 may also be, for example, an IGBT (Insulated Gate Bipolar Transistor).
次に、本実施形態に係るキャリア濃度の測定方法、炭化珪素エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法の作用効果について説明する。 Next, we will explain the effects of the carrier concentration measurement method, silicon carbide epitaxial substrate manufacturing method, and silicon carbide semiconductor device manufacturing method according to this embodiment.
炭化珪素エピタキシャル層のキャリア濃度は、ＣＶ測定装置を用いて測定することができる。しかしながら、高いキャリア濃度（たとえば５×１０18ｃｍ-3以上）を有する炭化珪素エピタキシャル層にＣＶ測定装置の第１電極６を配置した状態で炭化珪素エピタキシャル層に電圧を印加すると、第１電極６と炭化珪素エピタキシャル層とのショットキー接合においてリーク電流が発生する。そのため、炭化珪素エピタキシャル層において空乏層を安定的に形成することができない。従って、縦軸を静電容量の２乗の逆数とし横軸をバイアス電圧とした場合、ＣＶ特性が線形にならない。結果として、高いキャリア濃度を有する炭化珪素エピタキシャル層のキャリア濃度をＣＶ測定装置で精度良く測定することができなかった。 The carrier concentration of a silicon carbide epitaxial layer can be measured using a CV measurement device. However, when a voltage is applied to a silicon carbide epitaxial layer having a high carrier concentration (e.g., 5×10 18 cm −3 or higher) with the first electrode 6 of the CV measurement device disposed thereon, a leakage current occurs at the Schottky junction between the first electrode 6 and the silicon carbide epitaxial layer. As a result, a depletion layer cannot be stably formed in the silicon carbide epitaxial layer. Therefore, when the vertical axis represents the reciprocal of the square of the capacitance and the horizontal axis represents the bias voltage, the CV characteristics are not linear. As a result, the carrier concentration of a silicon carbide epitaxial layer having a high carrier concentration cannot be accurately measured using the CV measurement device.
発明者は、高いキャリア濃度を有する炭化珪素エピタキシャル層のキャリア濃度をＣＶ測定装置で精度良く測定するための方策について鋭意検討を行った結果、以下の知見を得て、本実施形態に係るキャリア濃度の測定方法を見出した。 The inventors conducted extensive research into ways to accurately measure the carrier concentration of a silicon carbide epitaxial layer with a high carrier concentration using a CV measurement device, and as a result, they discovered the following and developed the carrier concentration measurement method according to this embodiment.
具体的には、まず、高いキャリア濃度を有する第１層８１上に低いキャリア濃度を有する第２層８２を形成する。次に、第２層８２に第１電極６を配置した状態で炭化珪素エピタキシャル基板に電圧を印加し、炭化珪素エピタキシャル基板の静電容量を測定する。これにより、低いキャリア濃度を有する第２層８２において空乏層を形成した後に、さらにバイアス電圧を炭化珪素エピタキシャル基板に印加することで、高いキャリア濃度を有する第１層８１に当該空乏層を延ばすことができる。結果として、第１層８１において空乏層を安定して形成することができると考えられる。これにより、第１層８１のキャリア濃度を精度良く測定可能であることを見出した。 Specifically, a second layer 82 with a low carrier concentration is first formed on a first layer 81 with a high carrier concentration. Next, a voltage is applied to the silicon carbide epitaxial substrate with a first electrode 6 disposed on the second layer 82, and the capacitance of the silicon carbide epitaxial substrate is measured. This allows a depletion layer to be formed in the second layer 82 with a low carrier concentration, and then a bias voltage is applied to the silicon carbide epitaxial substrate, extending the depletion layer to the first layer 81 with a high carrier concentration. As a result, it is believed that a depletion layer can be stably formed in the first layer 81. This has enabled the accurate measurement of the carrier concentration of the first layer 81.
本開示に係るキャリア濃度の測定方法によれば、第１炭化珪素エピタキシャル層８０は、第１層８１と、第１層８１上に配置された第２層８２とを含んでいる。第１層８１のキャリア濃度は、第２層８２のキャリア濃度よりも高い。第２層８２に第１電極６を配置した状態で第１炭化珪素エピタキシャル基板１０１に電圧を印加し、第１炭化珪素エピタキシャル基板１０１の静電容量が測定される。電圧と静電容量とに基づいて、第１層８１のキャリア濃度が算出される。第１層８１のキャリア濃度は、１×１０18／ｃｍ3以上である。これにより、第１層８１のキャリア濃度を精度良く測定することができる。また電圧－静電容量法を用いることにより、ＳＩＭＳを用いてキャリア濃度を測定する場合と比較して測定時間を短くすることができる。 According to the carrier concentration measurement method of the present disclosure, first silicon carbide epitaxial layer 80 includes first layer 81 and second layer 82 disposed on first layer 81. The carrier concentration of first layer 81 is higher than the carrier concentration of second layer 82. With first electrode 6 disposed on second layer 82, a voltage is applied to first silicon carbide epitaxial substrate 101, and the capacitance of first silicon carbide epitaxial substrate 101 is measured. The carrier concentration of first layer 81 is calculated based on the voltage and capacitance. The carrier concentration of first layer 81 is 1×10 18 /cm 3 or more. This allows the carrier concentration of first layer 81 to be measured with high accuracy. Furthermore, by using the voltage-capacitance method, the measurement time can be shortened compared to when measuring the carrier concentration using SIMS.
また本開示に係るキャリア濃度の測定方法によれば、第２層８２のキャリア濃度は、１×１０16／ｃｍ3以下であってもよい。これにより、印加される電圧の絶対値が小さい段階において、第２層８２において空乏層を安定的に形成することができる。そのため、印加される電圧の絶対値が大きくなった段階においても、第２層８２から第１層８１に安定的に空乏層を延ばすことができる。結果として、第１層８１のキャリア濃度をさらに精度良く測定することができる。 Furthermore, according to the method for measuring carrier concentration according to the present disclosure, the carrier concentration of the second layer 82 may be 1×10 16 /cm 3 or less. This allows a depletion layer to be stably formed in the second layer 82 when the absolute value of the applied voltage is small. Therefore, even when the absolute value of the applied voltage increases, the depletion layer can be stably extended from the second layer 82 to the first layer 81. As a result, the carrier concentration of the first layer 81 can be measured with even greater accuracy.
さらに本開示に係るキャリア濃度の測定方法によれば、第２層８２の厚みは、０．１μｍ以上であってもよい。これにより、印加される電圧の絶対値が小さい段階において、第２層８２において空乏層を安定的に形成することができる。そのため、印加される電圧の絶対値が大きくなった段階においても、第２層８２から第１層８１に安定的に空乏層を延ばすことができる。結果として、第１層８１のキャリア濃度をさらに精度良く測定することができる。 Furthermore, according to the carrier concentration measurement method disclosed herein, the thickness of the second layer 82 may be 0.1 μm or more. This allows a depletion layer to be stably formed in the second layer 82 when the absolute value of the applied voltage is small. Therefore, even when the absolute value of the applied voltage increases, the depletion layer can be stably extended from the second layer 82 to the first layer 81. As a result, the carrier concentration of the first layer 81 can be measured with even greater accuracy.
さらに本開示に係るキャリア濃度の測定方法によれば、電圧は、－１０Ｖ以下であってもよい。これにより、第２層８２から第１層８１まで空乏層を十分に延ばすことができる。結果として、第１層８１のキャリア濃度をさらに精度良く測定することができる。 Furthermore, according to the carrier concentration measurement method disclosed herein, the voltage may be -10 V or less. This allows the depletion layer to be sufficiently extended from the second layer 82 to the first layer 81. As a result, the carrier concentration of the first layer 81 can be measured with even greater accuracy.
さらに本開示に係るキャリア濃度の測定方法によれば、第１電極６の材質は、水銀であってもよい。第１電極６の材質に水銀を用いることによって、蒸着等を用いずに、キャリア濃度の測定を行うことができる。そのため、簡便にキャリア濃度の測定を行うことができる。 Furthermore, according to the carrier concentration measurement method disclosed herein, the material of the first electrode 6 may be mercury. By using mercury as the material of the first electrode 6, the carrier concentration can be measured without using vapor deposition or the like. This makes it possible to measure the carrier concentration easily.
本開示に係る炭化珪素エピタキシャル基板１０２の製造方法によれば、上記に記載のキャリア濃度の測定方法によって算出された第１層８１のキャリア濃度に基づいて、窒素源の流量が決定される。第２炭化珪素基板１１上に第２炭化珪素エピタキシャル層２０が形成される。第２炭化珪素基板１１上に第２炭化珪素エピタキシャル層２０を形成する工程において、決定された窒素源の流量が用いられる。これにより、第２炭化珪素エピタキシャル層２０のキャリア濃度を精度良く制御することができる。そのため、炭化珪素エピタキシャル基板１０２の歩留まりを向上することができる。 In the method for manufacturing a silicon carbide epitaxial substrate 102 according to the present disclosure, the flow rate of the nitrogen source is determined based on the carrier concentration of the first layer 81 calculated by the carrier concentration measurement method described above. A second silicon carbide epitaxial layer 20 is formed on the second silicon carbide substrate 11. The determined flow rate of the nitrogen source is used in the process of forming the second silicon carbide epitaxial layer 20 on the second silicon carbide substrate 11. This allows the carrier concentration of the second silicon carbide epitaxial layer 20 to be controlled with high precision. This improves the yield of silicon carbide epitaxial substrates 102.
本開示に係る炭化珪素半導体装置４００の製造方法によれば、上記に記載の製造方法で製造された炭化珪素エピタキシャル基板１０２が準備される。炭化珪素エピタキシャル基板が加工される。これにより、炭化珪素半導体装置４００の歩留まりを向上することができる。 According to the method for manufacturing a silicon carbide semiconductor device 400 according to the present disclosure, a silicon carbide epitaxial substrate 102 manufactured by the manufacturing method described above is prepared. The silicon carbide epitaxial substrate is then processed. This allows for an improvement in the yield of silicon carbide semiconductor devices 400.
（サンプル準備）
サンプル１から４に係る炭化珪素エピタキシャル基板を準備した。サンプル１から３に係る炭化珪素エピタキシャル基板は、実施例である。サンプル４に係る炭化珪素エピタキシャル基板は、実施例である。
(Sample preparation)
Silicon carbide epitaxial substrates according to Samples 1 to 4 were prepared. The silicon carbide epitaxial substrates according to Samples 1 to 3 are examples. The silicon carbide epitaxial substrate according to Sample 4 is an example.
図１７は、サンプル４に係る炭化珪素エピタキシャル基板のキャリア濃度を測定する方法を示す断面模式図である。サンプル４に係る炭化珪素エピタキシャル基板は、炭化珪素基板７０と、炭化珪素エピタキシャル層８０とを有している。炭化珪素エピタキシャル層８０は、単層である。ＳＩＭＳで測定された炭化珪素エピタキシャル層８０のキャリア濃度は、５×１０18／ｃｍ3であった。図１７に示されるように、炭化珪素エピタキシャル層の表面に第１電極６を配置した。炭化珪素基板７０の裏面に第２電極８を配置した。 17 is a cross-sectional schematic view showing a method for measuring the carrier concentration of the silicon carbide epitaxial substrate of Sample 4. The silicon carbide epitaxial substrate of Sample 4 has a silicon carbide substrate 70 and a silicon carbide epitaxial layer 80. The silicon carbide epitaxial layer 80 is a single layer. The carrier concentration of the silicon carbide epitaxial layer 80 measured by SIMS was 5×10 18 /cm 3. As shown in FIG. 17 , a first electrode 6 was disposed on the surface of the silicon carbide epitaxial layer. A second electrode 8 was disposed on the back surface of the silicon carbide substrate 70.
図１に示されるように、サンプル１から３に係る炭化珪素エピタキシャル基板は、炭化珪素基板７０と、炭化珪素エピタキシャル層８０とを有している。炭化珪素エピタキシャル層は、第１層８１と、第２層８２とを有している。サンプル１から３に係る炭化珪素エピタキシャル基板において、第１層８１のキャリア濃度は、それぞれ５．３×１０18／ｃｍ3、７．９×１０18／ｃｍ3および２．４×１０18／ｃｍ3とした。第２層８２のキャリア濃度は、３×１０15／ｃｍ3とした。第２層８２の厚みは、１μｍとした。図３に示されるように、第２層８２の表面に第１電極６を配置した。炭化珪素基板７０の裏面に第２電極８を配置した。 As shown in FIG. 1 , the silicon carbide epitaxial substrates of Samples 1 to 3 include a silicon carbide substrate 70 and a silicon carbide epitaxial layer 80. The silicon carbide epitaxial layer includes a first layer 81 and a second layer 82. In the silicon carbide epitaxial substrates of Samples 1 to 3, the carrier concentrations of the first layer 81 were 5.3×10 18 /cm 3 , 7.9×10 18 /cm 3 , and 2.4×10 18 /cm 3 , respectively. The carrier concentration of the second layer 82 was 3×10 15 /cm 3 . The thickness of the second layer 82 was 1 μm. As shown in FIG. 3 , a first electrode 6 was disposed on the surface of the second layer 82. A second electrode 8 was disposed on the back surface of the silicon carbide substrate 70.
（評価方法）
Ｆｏｕｒ Ｄｉｍｅｓｉｏｎｓ社製のＣ－Ｖ（静電容量－電圧）測定装置（型番：ＣＶｍａｐ９２Ａ）を用いて炭化珪素エピタキシャル基板の静電容量を測定した。炭化珪素エピタキシャル基板の表面に第１電極６を配置しかつ炭化珪素基板の裏面に第２電極８を配置した状態で、第１電極６と第２電極８との間にバイアス電圧を印加した。バイアス電圧を変化させながら、第１電極６と第２電極８との間の静電容量を測定した。第１電極６は、水銀により構成されている。第１電極６の測定径は、１．２ｍｍとした。
(Evaluation method)
The capacitance of the silicon carbide epitaxial substrate was measured using a CV (capacitance-voltage) measuring device (model number: CVmap92A) manufactured by Four Dimensions. A first electrode 6 was placed on the front surface of the silicon carbide epitaxial substrate, and a second electrode 8 was placed on the back surface of the silicon carbide substrate. A bias voltage was applied between the first electrode 6 and the second electrode 8. The capacitance between the first electrode 6 and the second electrode 8 was measured while changing the bias voltage. The first electrode 6 was made of mercury. The measurement diameter of the first electrode 6 was 1.2 mm.
（評価結果）
図１８は、サンプル４に係る炭化珪素エピタキシャル基板の静電容量とバイアス電圧との関係を示す図である。図１８に示されるように、バイアス電圧が０Ｖから－０．５Ｖ付近までの領域においては、１／Ｃ2はバイアス電圧が低くなるに従って単調に増加する。しかしながら、バイアス電圧がさらに低くなると、１／Ｃ2は徐々に減少する。
(Evaluation results)
18 is a diagram showing the relationship between the capacitance and bias voltage of the silicon carbide epitaxial substrate of Sample 4. As shown in Fig. 18, in the bias voltage range from 0 V to approximately -0.5 V, 1/ C2 monotonically increases as the bias voltage decreases. However, as the bias voltage decreases further, 1/ C2 gradually decreases.
サンプル１から３に係る炭化珪素エピタキシャル基板においては、キャリア濃度が高い炭化珪素エピタキシャル層と第１電極６との間のショットキー接合においてリーク電流が発生していると考えられる。そのため、１／Ｃ2はバイアス電圧に対して線形に変化しない。結果として、サンプル１から３に係る炭化珪素エピタキシャル基板においては、キャリア濃度を精度良く測定することができない。 In the silicon carbide epitaxial substrates of Samples 1 to 3, it is believed that a leakage current occurs at the Schottky junction between the silicon carbide epitaxial layer, which has a high carrier concentration, and the first electrode 6. Therefore, 1/ C2 does not change linearly with the bias voltage. As a result, in the silicon carbide epitaxial substrates of Samples 1 to 3, the carrier concentration cannot be measured with high accuracy.
一方、図４および図５に示されるように、サンプル１から３に係る炭化珪素エピタキシャル基板においては、バイアス電圧がたとえば－２０Ｖよりも低い領域（第２領域１１２）において、１／Ｃ2はバイアス電圧に対して線形に変化する。そのため、サンプル２に係る炭化珪素エピタキシャル基板においては、キャリア濃度を精度良く測定することができる。 4 and 5 , in the silicon carbide epitaxial substrates of Samples 1 to 3, 1/ C2 changes linearly with respect to the bias voltage in a region (second region 112) where the bias voltage is lower than, for example, −20 V. Therefore, in the silicon carbide epitaxial substrate of Sample 2, the carrier concentration can be measured with high accuracy.
表１は、ＣＶ測定で測定された第１層８１のキャリア濃度と、ＳＩＭＳで測定された第１層８１のキャリア濃度との関係を示している。表１に示されるように、サンプル１から３に係る炭化珪素エピタキシャル基板においては、ＣＶ測定で測定された第１層８１のキャリア濃度は、ＳＩＭＳで測定された第１層８１のキャリア濃度とほぼ一致していた。以上の結果より、実施例に係る炭化珪素エピタキシャル基板においては、キャリア濃度を精度良く測定可能であることが確かめられた。 Table 1 shows the relationship between the carrier concentration of the first layer 81 measured by CV measurement and the carrier concentration of the first layer 81 measured by SIMS. As shown in Table 1, in the silicon carbide epitaxial substrates of Samples 1 to 3, the carrier concentration of the first layer 81 measured by CV measurement was approximately consistent with the carrier concentration of the first layer 81 measured by SIMS. From the above results, it was confirmed that the carrier concentration can be measured with high accuracy in the silicon carbide epitaxial substrates of the examples.
今回開示された実施形態および実施例はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した実施形態および実施例ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。 The embodiments and examples disclosed herein are illustrative in all respects and should not be considered limiting. The scope of the present invention is indicated by the claims, not by the above-described embodiments and examples, and is intended to include all modifications equivalent to and within the scope of the claims.
１ 第５主面
２ 第６主面
３ 第４主面
５ 本体部
６ 第１電極
８ 第２電極
１１ 第２炭化珪素基板
１３ ボディ領域
１４ ソース領域
１５ ゲート絶縁膜
１６ ソース電極
１７ マスク
１８ コンタクト領域
１９ ソース配線
２０ 第２炭化珪素エピタキシャル層
２１ ドリフト領域
２２ ドリフト層
２３ バッファ層
２４ ドレイン電極
２６ 層間絶縁膜
２７ ゲート電極
５３ 側壁面
５４ 底壁面
５６ トレンチ
７０ 第１炭化珪素基板（炭化珪素基板）
８０ 第１炭化珪素エピタキシャル層（炭化珪素エピタキシャル層）
８１ 第１層
８２ 第２層
９１ 第１主面
９２ 第２主面
９３ 第３主面
１０１ 第１炭化珪素エピタキシャル基板（炭化珪素エピタキシャル基板）
１０２ 第２炭化珪素エピタキシャル基板（炭化珪素エピタキシャル基板）
１１１ 第１領域
１１２ 第２領域
２００ 製造装置
２０１ チャンバ
２０３ 発熱体
２０４ 石英管
２０５ 内壁面
２０６ ステージ
２０７ ガス導入口
２０８ ガス排気口
２０９ 回転軸
２１０ サセプタ
２３１ 第１ガス供給部
２３２ 第２ガス供給部
２３３ 第３ガス供給部
２３４ 第４ガス供給部
２３５ ガス供給部
２４１ 第１ガス流量制御部
２４２ 第２ガス流量制御部
２４３ 第３ガス流量制御部
２４４ 第４ガス流量制御部
２４５ 制御部
４００ 炭化珪素半導体装置
Ｔ１ 第１厚み
Ｔ２ 第２厚み
Ｔ３ 第３厚み
1 Fifth main surface 2 Sixth main surface 3 Fourth main surface 5 Main body portion 6 First electrode 8 Second electrode 11 Second silicon carbide substrate 13 Body region 14 Source region 15 Gate insulating film 16 Source electrode 17 Mask 18 Contact region 19 Source wiring 20 Second silicon carbide epitaxial layer 21 Drift region 22 Drift layer 23 Buffer layer 24 Drain electrode 26 Interlayer insulating film 27 Gate electrode 53 Side wall surface 54 Bottom wall surface 56 Trench 70 First silicon carbide substrate (silicon carbide substrate)
80 First silicon carbide epitaxial layer (silicon carbide epitaxial layer)
81 First layer 82 Second layer 91 First main surface 92 Second main surface 93 Third main surface 101 First silicon carbide epitaxial substrate (silicon carbide epitaxial substrate)
102 Second silicon carbide epitaxial substrate (silicon carbide epitaxial substrate)
111 First region 112 Second region 200 Manufacturing apparatus 201 Chamber 203 Heating element 204 Quartz tube 205 Inner wall surface 206 Stage 207 Gas inlet 208 Gas exhaust port 209 Rotating shaft 210 Susceptor 231 First gas supply unit 232 Second gas supply unit 233 Third gas supply unit 234 Fourth gas supply unit 235 Gas supply unit 241 First gas flow rate control unit 242 Second gas flow rate control unit 243 Third gas flow rate control unit 244 Fourth gas flow rate control unit 245 Control unit 400 Silicon carbide semiconductor device T1 First thickness T2 Second thickness T3 Third thickness
Claims (10)
前記第１炭化珪素エピタキシャル層は、前記第１炭化珪素基板上に配置された第１層と、前記第１層上に配置された第２層とを含み、
前記第１層のキャリア濃度は、前記第２層のキャリア濃度よりも高く、さらに、
前記第２層に第１電極を配置した状態で前記第１炭化珪素エピタキシャル基板に電圧を印加し、前記第１炭化珪素エピタキシャル基板の静電容量を測定する工程と、
前記電圧と前記静電容量とに基づいて、前記第１層のキャリア濃度を算出する工程とを備え、
前記第１層のキャリア濃度は、１×１０18／ｃｍ3以上であり、
前記静電容量を測定する工程において、前記第２層において空乏層を形成した後に、さらに前記電圧を印加することで前記第１層に空乏層を延ばす、キャリア濃度の測定方法。 providing a first silicon carbide epitaxial substrate having a first silicon carbide epitaxial layer provided on a first silicon carbide substrate;
the first silicon carbide epitaxial layer includes a first layer disposed on the first silicon carbide substrate and a second layer disposed on the first layer;
a carrier concentration of the first layer is higher than a carrier concentration of the second layer; and
applying a voltage to the first silicon carbide epitaxial substrate with a first electrode disposed on the second layer, and measuring the capacitance of the first silicon carbide epitaxial substrate;
calculating a carrier concentration of the first layer based on the voltage and the capacitance;
the carrier concentration of the first layer is 1×10 18 /cm 3 or more ;
a capacitance measuring step of measuring a carrier concentration, wherein after a depletion layer is formed in the second layer, the voltage is further applied to extend the depletion layer into the first layer ;
前記第１炭化珪素基板とは異なる第２炭化珪素基板を準備する工程と、
前記第２炭化珪素基板上に第２炭化珪素エピタキシャル層を形成する工程と、を備え、
前記第２炭化珪素基板上に第２炭化珪素エピタキシャル層を形成する工程において、決定された前記窒素源の前記流量が用いられる、炭化珪素エピタキシャル基板の製造方法。 determining a flow rate of a nitrogen source based on the carrier concentration of the first layer calculated by the method for measuring carrier concentration according to any one of claims 1 to 8 ;
preparing a second silicon carbide substrate different from the first silicon carbide substrate;
forming a second silicon carbide epitaxial layer on the second silicon carbide substrate;
the determined flow rate of the nitrogen source is used in the step of forming a second silicon carbide epitaxial layer on the second silicon carbide substrate.
前記炭化珪素エピタキシャル基板を加工する工程と、を備えた、炭化珪素半導体装置の製造方法。 preparing a silicon carbide epitaxial substrate manufactured by the manufacturing method of claim 9 ;
and processing the silicon carbide epitaxial substrate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021212573A JP7779142B2 (en) | 2021-12-27 | 2021-12-27 | Carrier concentration measurement method, silicon carbide epitaxial substrate manufacturing method, and silicon carbide semiconductor device manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021212573A JP7779142B2 (en) | 2021-12-27 | 2021-12-27 | Carrier concentration measurement method, silicon carbide epitaxial substrate manufacturing method, and silicon carbide semiconductor device manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2023096663A JP2023096663A (en) | 2023-07-07 |
| JP7779142B2 true JP7779142B2 (en) | 2025-12-03 |
Family
ID=87006101
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021212573A Active JP7779142B2 (en) | 2021-12-27 | 2021-12-27 | Carrier concentration measurement method, silicon carbide epitaxial substrate manufacturing method, and silicon carbide semiconductor device manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7779142B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7740571B1 (en) * | 2024-08-13 | 2025-09-17 | 住友電気工業株式会社 | Method for manufacturing silicon carbide epitaxial substrate, apparatus for manufacturing silicon carbide epitaxial substrate, method for manufacturing silicon carbide semiconductor device, and program |
| WO2026038305A1 (en) * | 2024-08-13 | 2026-02-19 | 住友電気工業株式会社 | Silicon carbide epitaxial substrate manufacturing apparatus, method for manufacturing silicon carbide epitaxial substrate, and method for manufacturing silicon carbide semiconductor device |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000319099A (en) | 1999-05-07 | 2000-11-21 | Hiroyuki Matsunami | SiC wafer, SiC semiconductor device, and method of manufacturing SiC wafer |
| JP2009081155A (en) | 2007-09-25 | 2009-04-16 | Panasonic Corp | Method for manufacturing silicon carbide semiconductor element |
| JP2018177616A (en) | 2017-04-20 | 2018-11-15 | 住友電気工業株式会社 | Method of manufacturing silicon carbide epitaxial substrate |
| WO2020115950A1 (en) | 2018-12-05 | 2020-06-11 | 住友電気工業株式会社 | Method for producing silicon carbide epitaxial substrate |
-
2021
- 2021-12-27 JP JP2021212573A patent/JP7779142B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000319099A (en) | 1999-05-07 | 2000-11-21 | Hiroyuki Matsunami | SiC wafer, SiC semiconductor device, and method of manufacturing SiC wafer |
| JP2009081155A (en) | 2007-09-25 | 2009-04-16 | Panasonic Corp | Method for manufacturing silicon carbide semiconductor element |
| JP2018177616A (en) | 2017-04-20 | 2018-11-15 | 住友電気工業株式会社 | Method of manufacturing silicon carbide epitaxial substrate |
| WO2020115950A1 (en) | 2018-12-05 | 2020-06-11 | 住友電気工業株式会社 | Method for producing silicon carbide epitaxial substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2023096663A (en) | 2023-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10697086B2 (en) | Method for manufacturing silicon carbide epitaxial substrate, method for manufacturing silicon carbide semiconductor device, and apparatus for manufacturing silicon carbide epitaxial substrate | |
| US11004941B2 (en) | Silicon carbide epitaxial substrate having grooves extending along main surface and method of manufacturing silicon carbide semiconductor device | |
| JP6634914B2 (en) | Silicon carbide semiconductor device | |
| CN208266305U (en) | Silicon carbide epitaxy substrate | |
| JP7779142B2 (en) | Carrier concentration measurement method, silicon carbide epitaxial substrate manufacturing method, and silicon carbide semiconductor device manufacturing method | |
| US20240332364A1 (en) | Silicon carbide epitaxial substrate, method of manufacturing silicon carbide epitaxial substrate, and method of manufacturing silicon carbide semiconductor device | |
| US11735415B2 (en) | Method for manufacturing silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device | |
| US20260082649A1 (en) | Silicon carbide epitaxial substrate, method of manufacturing epitaxial substrate, and method of manufacturing silicon carbide semiconductor device | |
| JP7310822B2 (en) | Method for manufacturing silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device | |
| JP6090552B1 (en) | Method for manufacturing silicon carbide epitaxial substrate, method for manufacturing silicon carbide semiconductor device, and device for manufacturing silicon carbide epitaxial substrate | |
| JP7505391B2 (en) | METHOD FOR EVALUATING SILICON CARBIDE EPITAXIAL SUBSTRATE AND METHOD FOR MANUFACTURING SILICON CARBIDE SEMICONDUCTOR DEVICE | |
| JP7661771B2 (en) | Method for manufacturing silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device | |
| JP2026024161A (en) | Silicon carbide epitaxial substrate, silicon carbide semiconductor device, and method for manufacturing silicon carbide semiconductor device | |
| WO2025062939A1 (en) | Silicon carbide epitaxial substrate, silicon carbide semiconductor device, and method for manufacturing silicon carbide semiconductor device | |
| JP7131146B2 (en) | Method for manufacturing silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device | |
| WO2024257580A1 (en) | Silicon carbide epitaxial substrate, method for manufacturing silicon carbide semiconductor device, and method for manufacturing silicon carbide epitaxial substrate | |
| JP7115084B2 (en) | Method for manufacturing silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device | |
| JP2025066386A (en) | Method for manufacturing silicon carbide substrate, method for manufacturing silicon carbide epitaxial substrate, method for manufacturing silicon carbide semiconductor device, and silicon carbide substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240722 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20250513 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20250515 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20250701 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20251021 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20251103 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7779142 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |