Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7779207B2 - Nitride semiconductor wafer and manufacturing method thereof - Google Patents
[go: Go Back, main page]

JP7779207B2 - Nitride semiconductor wafer and manufacturing method thereof - Google Patents

Nitride semiconductor wafer and manufacturing method thereof

Info

Publication number
JP7779207B2
JP7779207B2 JP2022100615A JP2022100615A JP7779207B2 JP 7779207 B2 JP7779207 B2 JP 7779207B2 JP 2022100615 A JP2022100615 A JP 2022100615A JP 2022100615 A JP2022100615 A JP 2022100615A JP 7779207 B2 JP7779207 B2 JP 7779207B2
Authority
JP
Japan
Prior art keywords
concentration
layer
nitride semiconductor
buffer layer
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022100615A
Other languages
Japanese (ja)
Other versions
JP2024001751A (en
Inventor
和徳 萩本
一平 久保埜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2022100615A priority Critical patent/JP7779207B2/en
Priority to PCT/JP2023/019662 priority patent/WO2023248702A1/en
Priority to TW112120202A priority patent/TW202406142A/en
Publication of JP2024001751A publication Critical patent/JP2024001751A/en
Application granted granted Critical
Publication of JP7779207B2 publication Critical patent/JP7779207B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/061Manufacture or treatment of FETs having Schottky gates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/40FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/80FETs having rectifying junction gate electrodes
    • H10D30/87FETs having Schottky gate electrodes, e.g. metal-semiconductor FETs [MESFET]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials

Landscapes

  • Recrystallisation Techniques (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Led Devices (AREA)

Description

本発明は、窒化物半導体ウェーハに関し、特に反りが抑制された窒化物半導体ウェーハに関する。 The present invention relates to nitride semiconductor wafers, and in particular to nitride semiconductor wafers with reduced warpage.

シリコン単結晶基板上に初期AlN層、バッファ層、及びGaN-HEMT構造エピタキシャル層をこの順で積層した窒化物半導体ウェーハは、パワーデバイス用、RFデバイス用エピタキシャル基板として用いられている。 Nitride semiconductor wafers, which have an initial AlN layer, a buffer layer, and a GaN-HEMT structure epitaxial layer stacked in that order on a silicon single crystal substrate, are used as epitaxial substrates for power devices and RF devices.

また、SOI基板上に窒化物半導体をエピタキシャル成長したウェーハも用いられるが、SOI基板上にエピタキシャル成長した場合、ウェーハの反りがシリコン単結晶基板に比べて大きくなる。反りを抑制するために、バッファ層を工夫し、且つ、in-situの反りデータを見ながら反りを低減する必要がある(特許文献1)。 Wafer fabricated by epitaxially growing nitride semiconductors on SOI substrates are also used, but epitaxial growth on SOI substrates results in greater wafer warpage than on silicon single crystal substrates. To suppress warpage, it is necessary to devise a buffer layer and reduce warpage while monitoring in-situ warpage data (Patent Document 1).

シリコン単結晶基板は比較的反りを小さくできるが、SOI基板上に窒化物半導体をエピタキシャル成長させる場合、反りの抑制が難しい。 Silicon single crystal substrates can be made with relatively little warping, but when epitaxially growing nitride semiconductors on SOI substrates, it is difficult to suppress warping.

特許第6473017号公報Patent No. 6473017

本発明は上記課題を解決するためになされたもので、反りを抑制した窒化物半導体ウェーハを提供することを目的とする。 The present invention has been made to solve the above problems, and aims to provide a nitride semiconductor wafer with reduced warpage.

上記課題を解決するために、本発明では、
シリコン系基板と、該シリコン系基板上に積層された窒化物半導体からなるバッファ層と、該バッファ層上に積層された少なくともGaN層を含む機能層とを備えたものである窒化物半導体ウェーハであって、
前記バッファ層にFeがドープされており、前記バッファ層における積層方向のFe濃度分布は、Fe濃度が最大となる点を有し、該Fe濃度が最大となる点から前記機能層に向かってFe濃度が減少するような濃度分布であり、
前記Fe濃度が最大となる点におけるFe濃度が2.5×1018atoms/cm以上6.0×1018atoms/cm以下であり、かつ、前記バッファ層の前記機能層側の上面のFe濃度が4.0×1017atoms/cm以下である窒化物半導体ウェーハを提供する。
In order to solve the above problems, the present invention provides:
A nitride semiconductor wafer comprising: a silicon-based substrate; a buffer layer made of a nitride semiconductor laminated on the silicon-based substrate; and a functional layer including at least a GaN layer laminated on the buffer layer,
the buffer layer is doped with Fe, and the Fe concentration distribution in the stacking direction of the buffer layer has a point where the Fe concentration is maximum and decreases from the point where the Fe concentration is maximum toward the functional layer;
The nitride semiconductor wafer has an Fe concentration of 2.5×10 18 atoms/cm 3 or more and 6.0×10 18 atoms/cm 3 or less at the point where the Fe concentration is maximum, and an Fe concentration of 4.0×10 17 atoms/cm 3 or less on the upper surface of the buffer layer facing the functional layer.

このような濃度分布でFeがドープされていることで、窒化物半導体ウェーハの構造を変えることなく反りを抑制することができる。バッファ層内のFeの最も高い濃度が2.5×1018atoms/cm以上であれば反りを顕著に抑制することができる。また、6.0×1018atoms/cm以下とすることでバッファ層上面のFe濃度が4.0×1017atoms/cm以下とすることが可能となる。バッファ層上面のFe濃度が4.0×1017atoms/cm以下であれば、Feのメモリー効果によりデバイス表面のFe濃度が高くなってしまいデバイスの特性を悪化させてしまうことを防止できる。 Doping with Fe with such a concentration distribution makes it possible to suppress warpage without changing the structure of the nitride semiconductor wafer. If the highest Fe concentration in the buffer layer is 2.5×10 18 atoms/cm 3 or more, warpage can be significantly suppressed. Furthermore, by setting the highest Fe concentration in the buffer layer to 6.0×10 18 atoms/cm 3 or less, the Fe concentration in the upper surface of the buffer layer can be set to 4.0×10 17 atoms/cm 3 or less. If the Fe concentration in the upper surface of the buffer layer is 4.0×10 17 atoms/cm 3 or less, it is possible to prevent the Fe concentration in the device surface from becoming high due to the memory effect of Fe, which would deteriorate the device characteristics.

また、前記シリコン系基板は、シリコン単結晶基板、又はSOI(シリコン・オン・インシュレーター)基板であることが好ましい。 Furthermore, it is preferable that the silicon-based substrate is a silicon single crystal substrate or an SOI (silicon-on-insulator) substrate.

本発明では、このようなシリコン系基板を用いることができるが、中でもSOI基板を用いた場合は反りが大きいので本発明が特に有効となる。 The present invention can be used with such silicon-based substrates, but the present invention is particularly effective when using SOI substrates, as these substrates tend to warp significantly.

また、前記バッファ層は、AlGaN層と、GaN層とAlN層とが交互に積層された超格子層と、からなることが好ましい。 Furthermore, it is preferable that the buffer layer consists of an AlGaN layer and a superlattice layer in which GaN layers and AlN layers are alternately stacked.

このような構造とすることでより反りの抑制に有効である。 This type of structure is more effective in suppressing warping.

また本発明では、窒化物半導体ウェーハを製造する方法であって、
(1)シリコン系基板上に窒化物半導体からなるバッファ層を積層する工程、及び
(2)前記バッファ層上に少なくともGaN層を含む機能層を積層して窒化物半導体ウェーハを製造する工程
を含み、かつ、
前記工程(1)において、Feをドープするためのドーピングガスを流し、該ドーピングガスの流量を調整することによって、前記バッファ層における積層方向のFe濃度分布を、Fe濃度が最大となる点を有し、該Fe濃度が最大となる点から前記機能層に向かってFe濃度が減少するような濃度分布とし、
前記Fe濃度が最大となる点におけるFe濃度を2.5×1018atoms/cm以上6.0×1018atoms/cm以下とし、かつ、前記バッファ層の前記機能層側の上面のFe濃度を4.0×1017atoms/cm以下とする窒化物半導体ウェーハの製造方法を提供する。
The present invention also provides a method for producing a nitride semiconductor wafer, comprising the steps of:
(1) a step of stacking a buffer layer made of a nitride semiconductor on a silicon-based substrate; and (2) a step of stacking a functional layer including at least a GaN layer on the buffer layer to produce a nitride semiconductor wafer,
In the step (1), a doping gas for doping with Fe is supplied, and a flow rate of the doping gas is adjusted to make the Fe concentration distribution in the stacking direction in the buffer layer have a point where the Fe concentration is maximum and decrease from the point where the Fe concentration is maximum toward the functional layer;
The present invention provides a method for manufacturing a nitride semiconductor wafer, in which the Fe concentration at the point where the Fe concentration is maximum is set to 2.5×10 18 atoms/cm 3 or more and 6.0×10 18 atoms/cm 3 or less, and the Fe concentration on the upper surface of the buffer layer facing the functional layer is set to 4.0×10 17 atoms/cm 3 or less.

本発明の反りを抑制した窒化物半導体ウェーハはこのようにして製造することができる。 The nitride semiconductor wafer of the present invention with reduced warpage can be manufactured in this manner.

また、前記工程(1)において、前記シリコン系基板を、シリコン単結晶基板、又はSOI(シリコン・オン・インシュレーター)基板とすることが好ましい。 Furthermore, in step (1), the silicon-based substrate is preferably a silicon single crystal substrate or an SOI (silicon-on-insulator) substrate.

本発明では、このようなシリコン系基板を用いることができるが、中でもSOI基板を用いた場合は反りが大きいので本発明が特に有効となる。 The present invention can be used with such silicon-based substrates, but the present invention is particularly effective when using SOI substrates, as these substrates tend to warp significantly.

また、前記工程(1)において、前記バッファ層を、AlGaN層と、GaN層とAlN層とが交互に積層された超格子層と、からなるものとすることが好ましい。 Furthermore, in step (1), it is preferable that the buffer layer be composed of an AlGaN layer and a superlattice layer in which GaN layers and AlN layers are alternately stacked.

このような構造とすることでより反りの抑制に有効である。 This type of structure is more effective in suppressing warping.

以上のように、本発明であれば、シリコン単結晶基板またはSOI基板上に窒化物半導体をエピタキシャル成長させた窒化物半導体ウェーハであって、バッファ層等の構造を変えることなく反りを抑制した窒化物半導体ウェーハ、及びその製造方法を提供することができる。 As described above, the present invention can provide a nitride semiconductor wafer in which a nitride semiconductor is epitaxially grown on a silicon single crystal substrate or an SOI substrate, and which suppresses warping without changing the structure of the buffer layer, etc., as well as a method for manufacturing the same.

本発明の窒化物半導体ウェーハの一例を示す概略図である。1 is a schematic diagram showing an example of a nitride semiconductor wafer of the present invention. 実施例1、2で製造した窒化物半導体ウェーハ(シリコン系基板:シリコン単結晶基板)の積層方向のFe濃度分布をSIMSで測定した結果である。1 shows the results of measuring the Fe concentration distribution in the stacking direction of the nitride semiconductor wafers (silicon-based substrates: silicon single crystal substrates) produced in Examples 1 and 2 by SIMS. 実施例1、2で製造した窒化物半導体ウェーハ(シリコン系基板:SOI基板)の積層方向のFe濃度分布をSIMSで測定した結果である。1 shows the results of measuring the Fe concentration distribution in the stacking direction of nitride semiconductor wafers (silicon-based substrates: SOI substrates) produced in Examples 1 and 2 by SIMS.

上述のように、反りを抑制した窒化物半導体ウェーハの開発が求められていた。 As mentioned above, there was a need to develop nitride semiconductor wafers with reduced warpage.

本発明者らは、上記課題について鋭意検討を重ねた結果、窒化物半導体ウェーハのバッファ層中のFe濃度分布を適切に制御することによって、窒化物半導体ウェーハの反りを抑制できることを見出し、本発明を完成させた。 As a result of extensive research into the above-mentioned issues, the inventors discovered that warpage of nitride semiconductor wafers can be suppressed by appropriately controlling the Fe concentration distribution in the buffer layer of the nitride semiconductor wafer, leading to the completion of the present invention.

即ち、本発明は、シリコン系基板と、該シリコン系基板上に積層された窒化物半導体からなるバッファ層と、該バッファ層上に積層された少なくともGaN層を含む機能層とを備えたものである窒化物半導体ウェーハであって、前記バッファ層にFeがドープされており、前記バッファ層における積層方向のFe濃度分布は、Fe濃度が最大となる点を有し、該Fe濃度が最大となる点から前記機能層に向かってFe濃度が減少するような濃度分布であり、前記Fe濃度が最大となる点におけるFe濃度が2.5×1018atoms/cm以上6.0×1018atoms/cm以下であり、かつ、前記バッファ層の前記機能層側の上面のFe濃度が4.0×1017atoms/cm以下である窒化物半導体ウェーハである。 That is, the present invention provides a nitride semiconductor wafer including a silicon-based substrate, a buffer layer made of a nitride semiconductor stacked on the silicon-based substrate, and a functional layer including at least a GaN layer stacked on the buffer layer, wherein the buffer layer is doped with Fe, the Fe concentration distribution in the stacking direction in the buffer layer has a point at which the Fe concentration is maximum, and is a concentration distribution such that the Fe concentration decreases from the point at which the Fe concentration is maximum towards the functional layer, the Fe concentration at the point at which the Fe concentration is maximum is 2.5× 10 atoms/cm or more and 6.0× 10 atoms/cm or less, and the Fe concentration of the upper surface of the buffer layer facing the functional layer is 4.0× 10 atoms/cm or less.

以下、本発明について詳細に説明するが、本発明はこれらに限定されるものではない。 The present invention is described in detail below, but is not limited to these.

[窒化物半導体ウェーハ]
本発明の窒化物半導体ウェーハについて図1を用いて説明する。なお、図1の窒化物半導体ウェーハの構造は一例であって、本発明はこれに限定されるものではない。
[Nitride semiconductor wafer]
The nitride semiconductor wafer of the present invention will be described with reference to Fig. 1. Note that the structure of the nitride semiconductor wafer shown in Fig. 1 is an example, and the present invention is not limited to this.

図1に示す窒化物半導体ウェーハ10は、シリコン系基板1と、シリコン系基板1上に積層された窒化物半導体からなるバッファ層3と、バッファ層3上に積層された少なくともGaN層を含む機能層4を有している。機能層4は、例えば、GaNからなるチャネル層(C-GaN)とチャネル層とバンドギャップの異なるAlGaNからなるバリア層(不図示)で構成される。また、バッファ層3とチャネル層の間に高抵抗GaN層(耐圧層:R-GaN)を形成することが好ましい。 The nitride semiconductor wafer 10 shown in FIG. 1 has a silicon substrate 1, a buffer layer 3 made of a nitride semiconductor layered on the silicon substrate 1, and a functional layer 4 including at least a GaN layer layered on the buffer layer 3. The functional layer 4 is composed of, for example, a channel layer (C-GaN) made of GaN and a barrier layer (not shown) made of AlGaN with a different band gap from that of the channel layer. It is also preferable to form a high-resistivity GaN layer (breakdown layer: R-GaN) between the buffer layer 3 and the channel layer.

ここで、シリコン系基板1は特に限定されないが、シリコン単結晶基板、又はSOI(シリコン・オン・インシュレーター)基板とすることが好ましく、例えば、150mmφ、675μm、(111)のSi基板または150mmφ、675μm、(111)のSOI基板である。 Here, the silicon-based substrate 1 is not particularly limited, but is preferably a silicon single crystal substrate or an SOI (silicon-on-insulator) substrate, such as a 150 mm diameter, 675 μm, (111) Si substrate or a 150 mm diameter, 675 μm, (111) SOI substrate.

シリコン系基板1と、バッファ層3の間に厚さ100~200nmのAlNからなる初期層2を設けてもよい。 An initial layer 2 made of AlN and having a thickness of 100 to 200 nm may be provided between the silicon substrate 1 and the buffer layer 3.

バッファ層3は特に限定されないが、AlGaN層と、GaN層とAlN層とが交互に積層された超格子層とからなることが好ましく、例えば、厚さ100~200nmのAlGaN層上に厚さ5~30nmのGaN層と厚さ3~10nmのAlN層とが交互に例えば23ペア積層された超格子層(SLs)からなるものとすることができる。 The buffer layer 3 is not particularly limited, but is preferably composed of an AlGaN layer and a superlattice layer in which GaN and AlN layers are alternately stacked. For example, it can be composed of superlattice layers (SLs) in which, for example, 23 pairs of GaN layers with thicknesses of 5 to 30 nm and AlN layers with thicknesses of 3 to 10 nm are alternately stacked on an AlGaN layer with thicknesses of 100 to 200 nm.

ここで本発明の窒化物半導体ウェーハは、バッファ層3にFeがドープされており、バッファ層3における積層方向のFe濃度分布は、Fe濃度が最大となる点を有し、該Fe濃度が最大となる点から機能層4に向かってFe濃度が減少するような濃度分布であり、Fe濃度が最大となる点におけるFe濃度が2.5×1018atoms/cm以上6.0×1018atoms/cm以下であり、かつ、バッファ層3の機能層4側の上面のFe濃度が4.0×1017atoms/cm以下である。なお本発明において、Fe濃度分布はSIMSの測定結果から求めることができる。 In the nitride semiconductor wafer of the present invention, the buffer layer 3 is doped with Fe, and the Fe concentration distribution in the stacking direction in the buffer layer 3 has a point where the Fe concentration is maximum and decreases from the point where the Fe concentration is maximum toward the functional layer 4, with the Fe concentration at the point where the Fe concentration is maximum being 2.5× 10 atoms/cm or more and 6.0× 10 atoms/cm or less, and the Fe concentration on the upper surface of the buffer layer 3 facing the functional layer 4 being 4.0× 10 atoms/cm or less. In the present invention, the Fe concentration distribution can be determined from the results of SIMS measurement.

バッファ層中におけるFe濃度分布を、後述の実施例の結果を示す図2、3を参照してより具体的に説明する。図2にシリコン単結晶基板上にエピタキシャル成長させた窒化物半導体ウェーハのSIMSによるFe濃度分布を示す。また、図3にはSOI基板上に同様な条件でエピタキシャル成長させた場合のFe濃度分布を示す。図2、3のいずれにおいても、バッファ層中においてFe濃度が最大となる点(図中横軸の深さ1.2μmの付近)を有しており、この点からFe濃度は機能層側に向かって減少(漸減)し、バッファ層の機能層側の上面(図中横軸の深さ0.55μmの付近)においてFe濃度が4.0×1017atoms/cm以下となる。このようにFe濃度はバッファ層でピークとなり、デバイス層に向けて減少(漸減)しているのが分かる。 The Fe concentration distribution in the buffer layer will be described more specifically with reference to Figures 2 and 3, which show the results of the Examples described below. Figure 2 shows the Fe concentration distribution measured by SIMS for a nitride semiconductor wafer epitaxially grown on a silicon single crystal substrate. Figure 3 shows the Fe concentration distribution when epitaxially grown on an SOI substrate under similar conditions. In both Figures 2 and 3, the buffer layer has a point where the Fe concentration is maximum (near a depth of 1.2 μm on the horizontal axis in the figure). From this point, the Fe concentration decreases (gradually decreases) toward the functional layer side, and the Fe concentration at the upper surface of the buffer layer on the functional layer side (near a depth of 0.55 μm on the horizontal axis in the figure) is 4.0 × 10 17 atoms/cm 3 or less. As can be seen, the Fe concentration peaks in the buffer layer and decreases (gradually decreases) toward the device layer.

Fe濃度の最高値が2.5×1018atoms/cmより低い場合は、反りに対して顕著な抑制効果が見られず、また、6.0×1018atoms/cmを超えるとバッファ層上面の濃度を4.0×1017atoms/cm以下とするのが難しくなる。バッファ層上面の濃度が4.0×1017atoms/cmを超えると、Feのメモリー効果によりデバイス表面のFe濃度が高くなってしまいデバイスの特性を悪化させてしまう。 If the maximum Fe concentration is lower than 2.5×10 18 atoms/cm 3 , no significant warpage suppression effect is observed, and if it exceeds 6.0×10 18 atoms/cm 3 , it becomes difficult to keep the concentration at the top surface of the buffer layer at 4.0×10 17 atoms/cm 3 or less. If the concentration at the top surface of the buffer layer exceeds 4.0×10 17 atoms/cm 3 , the Fe memory effect increases the Fe concentration at the device surface, deteriorating the device characteristics.

このようなFe濃度分布とするには、MOCVD装置で、例えば超格子層の下部約1/3及びその下のAlGaN層のエピタキシャル成長時にCpFe(ビスクロペンタジエニル鉄)等のドーピングガスを流し、その流量を調整することで所望の濃度のFeをドープすることができる。このようにFeをドープすることでSOI基板を用いた場合に限らず、シリコン単結晶基板を用いた場合にもバッファ層の構造を変えることなく反りを抑制することができるが、SOI基板を用いた場合により顕著な効果が得られる。 To achieve such an Fe concentration distribution, a doping gas such as Cp2Fe (biscyclopentadienyl iron) can be flowed in an MOCVD apparatus during epitaxial growth of, for example, the lower third of the superlattice layer and the underlying AlGaN layer, and the flow rate can be adjusted to dope Fe to a desired concentration. Doping with Fe in this way can suppress warpage without changing the structure of the buffer layer not only when an SOI substrate is used, but also when a silicon single crystal substrate is used, but a more significant effect is obtained when an SOI substrate is used.

機能層4として、バッファ層3上には厚さ300~900nmの高抵抗GaN層(耐圧層)を設けることが好ましい。このような高抵抗層をデバイス層とバッファ層との間に設けることで、電流コラプス現象の悪化と高温時の横方向リーク電流をより確実に抑制することができるとともに、チャネル層へのFeの混入をより確実に抑制できるので、移動度の低下等の順方向特性の劣化を防止することができる。高抵抗GaN層の上には、デバイス層となるGaN層からなるチャネル層が形成されている。図1には示されていないが、GaN層からなるチャネル層上にAlGaN層からなるバリア層を形成し、ソース電極、ドレイン電極、及び、ゲート電極を設けることで、例えば、高電子移動度トランジスタ(HEMT)とすることができる。 As the functional layer 4, a high-resistivity GaN layer (breakdown layer) with a thickness of 300 to 900 nm is preferably provided on the buffer layer 3. By providing such a high-resistivity layer between the device layer and the buffer layer, it is possible to more reliably suppress the deterioration of the current collapse phenomenon and lateral leakage current at high temperatures, and it is also possible to more reliably suppress the incorporation of Fe into the channel layer, thereby preventing degradation of forward characteristics such as a decrease in mobility. A channel layer made of a GaN layer, which serves as the device layer, is formed on the high-resistivity GaN layer. Although not shown in Figure 1, a barrier layer made of an AlGaN layer can be formed on the channel layer made of GaN, and by providing a source electrode, drain electrode, and gate electrode, for example, a high electron mobility transistor (HEMT) can be created.

[窒化物半導体ウェーハの製造方法]
また本発明は、窒化物半導体ウェーハを製造する方法であって、(1)シリコン系基板上に窒化物半導体からなるバッファ層を積層する工程、及び(2)前記バッファ層上に少なくともGaN層を含む機能層を積層して窒化物半導体ウェーハを製造する工程を含み、かつ、前記工程(1)において、Feをドープするためのドーピングガスを流し、該ドーピングガスの流量を調整することによって、前記バッファ層における積層方向のFe濃度分布を、Fe濃度が最大となる点を有し、該Fe濃度が最大となる点から前記機能層に向かってFe濃度が減少するような濃度分布とし、前記Fe濃度が最大となる点におけるFe濃度を2.5×1018atoms/cm以上6.0×1018atoms/cm以下とし、かつ、前記バッファ層の前記機能層側の上面のFe濃度を4.0×1017atoms/cm以下とする窒化物半導体ウェーハの製造方法である。
[Method for manufacturing nitride semiconductor wafer]
The present invention also provides a method for producing a nitride semiconductor wafer, comprising: (1) a step of stacking a buffer layer made of a nitride semiconductor on a silicon-based substrate; and (2) a step of stacking a functional layer including at least a GaN layer on the buffer layer to produce a nitride semiconductor wafer, wherein in the step (1), a doping gas for doping with Fe is flowed and a flow rate of the doping gas is adjusted to have an Fe concentration distribution in the stacking direction in the buffer layer that has a point at which the Fe concentration is maximum and that decreases from the point at which the Fe concentration is maximum toward the functional layer, so that the Fe concentration at the point at which the Fe concentration is maximum is 2.5× 10 atoms/cm or more and 6.0× 10 atoms/cm or less, and the Fe concentration on the upper surface of the buffer layer facing the functional layer is 4.0× 10 atoms/cm or less.

本発明の窒化物半導体ウェーハは、このようにして製造することができる。以下、本発明の窒化物半導体ウェーハの製造方法について詳細に説明する。 The nitride semiconductor wafer of the present invention can be manufactured in this manner. The method for manufacturing the nitride semiconductor wafer of the present invention is described in detail below.

[工程(1)]
工程(1)は、シリコン系基板上に窒化物半導体からなるバッファ層を積層する工程である。
[Step (1)]
Step (1) is a step of depositing a buffer layer made of a nitride semiconductor on a silicon-based substrate.

本工程では、まず、シリコン単結晶基板やSOI(シリコン・オン・インシュレーター)基板等のシリコン系基板を準備する。次に、MOCVD装置内にて、シリコン系基板上に窒化物半導体からなるバッファ層をエピタキシャル成長させればよい。もしくは、シリコン系基板上にAlNからなる初期層をエピタキシャル成長させ、その上に窒化物半導体からなるバッファ層をエピタキシャル成長させてもよい。バッファ層としては、上述のようにAlGaN層と、GaN層とAlN層とが交互に積層された超格子層とからなるものとすることが好ましい。 In this process, first, a silicon-based substrate such as a silicon single crystal substrate or an SOI (silicon-on-insulator) substrate is prepared. Next, a buffer layer made of a nitride semiconductor is epitaxially grown on the silicon-based substrate in an MOCVD apparatus. Alternatively, an initial layer made of AlN may be epitaxially grown on the silicon-based substrate, and then a buffer layer made of a nitride semiconductor may be epitaxially grown on top of that. As described above, the buffer layer preferably consists of an AlGaN layer and a superlattice layer in which GaN and AlN layers are alternately stacked.

エピタキシャル成長の際、Al源としてトリメチルアルミニウム(TMAl)、Ga源としてTMGa、N源としてNHを用いることができ、これらに限定されない。また、キャリアガスはNおよびH、またはそのいずれかとすることができ、プロセス温度は例えば900~1200℃程度とすることが好ましい。 During epitaxial growth, trimethylaluminum (TMAl) can be used as an Al source, TMGa can be used as a Ga source, and NH can be used as an N source, but is not limited to these. The carrier gas can be N and/or H , and the process temperature is preferably set to, for example, about 900 to 1200°C.

本発明では、バッファ層における積層方向のFe濃度分布を、Fe濃度が最大となる点を有し、該Fe濃度が最大となる点から機能層に向かってFe濃度が減少するような濃度分布とし、Fe濃度が最大となる点におけるFe濃度を2.5×1018atoms/cm以上6.0×1018atoms/cm以下とし、かつ、バッファ層の機能層側の上面のFe濃度を4.0×1017atoms/cm以下とする。 In the present invention, the Fe concentration distribution in the stacking direction in the buffer layer has a point where the Fe concentration is maximum and decreases from the point where the Fe concentration is maximum toward the functional layer, and the Fe concentration at the point where the Fe concentration is maximum is 2.5× 10 atoms/cm or more and 6.0× 10 atoms/cm or less , and the Fe concentration on the upper surface of the buffer layer facing the functional layer is 4.0× 10 atoms/cm or less.

このようなFe濃度分布とするには、MOCVD装置で、例えば超格子層の下部約1/3及びその下のAlGaN層のエピタキシャル成長時にCpFe(ビスクロペンタジエニル鉄)等のドーピングガスを流し、その流量を調整することで所望の濃度のFeをドープすることができる。 To achieve such an Fe concentration distribution, a doping gas such as Cp2Fe (biscyclopentadienyl iron) is flowed in an MOCVD apparatus during epitaxial growth of, for example, the lower third of the superlattice layer and the underlying AlGaN layer, and the flow rate is adjusted to dope Fe to the desired concentration.

[工程(2)]
工程(2)は、バッファ層上に少なくともGaN層を含む機能層を積層して窒化物半導体ウェーハを製造する工程である。
[Step (2)]
Step (2) is a step of manufacturing a nitride semiconductor wafer by stacking a functional layer including at least a GaN layer on the buffer layer.

本工程では、窒化物半導体ウェーハの用途に応じて、適切な機能層をエピタキシャル成長により積層すればよい。例えば、MOCVD装置内にて、上述のような高抵抗GaN層をエピタキシャル成長させ、その上にデバイス層となるGaN層をエピタキシャル成長させ、さらにその上に、AlGaN層からなるバリア層をエピタキシャル成長させることができる。その上にソース電極、ドレイン電極、及び、ゲート電極を設けることで、例えば、高電子移動度トランジスタ(HEMT)とすることができる。 In this process, appropriate functional layers can be epitaxially grown depending on the intended use of the nitride semiconductor wafer. For example, in an MOCVD apparatus, a high-resistivity GaN layer such as the one described above can be epitaxially grown, and then a GaN layer that will serve as the device layer can be epitaxially grown on top of that, and then a barrier layer made of an AlGaN layer can be epitaxially grown on top of that. By providing a source electrode, a drain electrode, and a gate electrode on top of that, it can be made into, for example, a high electron mobility transistor (HEMT).

このようにして製造された窒化物半導体ウェーハは、バッファ層内のFe濃度分布が適切に制御されることによって、反りの抑制されたものとなる。 Nitride semiconductor wafers manufactured in this way have reduced warpage due to the appropriate control of the Fe concentration distribution in the buffer layer.

以下、実施例及び比較例を用いて本発明を具体的に説明するが、本発明はこれらに限定されるものではない。 The present invention will be explained in detail below using examples and comparative examples, but the present invention is not limited to these.

(実施例1)
シリコン系基板として、以下のシリコン単結晶基板及びSOI基板を準備した。
(1)シリコン単結晶基板
150mmφ p-Type(111) 675μm Oi:25.6ppmaASTM79 5000Ωcm
(2)SOI基板
150mmφ SOI層:100nm/Box層:200nm/Si基板:675μm
SOI層:(111) CZ 1kΩcm N(窒素):5e14atoms/cm Oi:25.6ppmaASTM79
Si基板:(100) 8mΩcm Oi:16ppmaASTM79
Example 1
As silicon-based substrates, the following silicon single crystal substrates and SOI substrates were prepared.
(1) Silicon single crystal substrate 150 mmφ p-Type (111) 675 μm Oi: 25.6 ppma ASTM 79 5000 Ω cm
(2) SOI substrate 150mmφ SOI layer: 100nm/Box layer: 200nm/Si substrate: 675μm
SOI layer: (111) CZ 1 kΩcm N (nitrogen): 5e14 atoms/cm 3 Oi: 25.6 ppma ASTM 79
Si substrate: (100) 8mΩcm Oi: 16ppma ASTM79

次に、これらの2枚のウェーハをMOCVD装置で同一のバッチでエピタキシャル成長を行い、以下の条件で窒化物半導体ウェーハを製造した。 Next, these two wafers were subjected to epitaxial growth in the same batch in an MOCVD reactor, producing nitride semiconductor wafers under the following conditions.

最初に厚さ150nmのAlNからなる初期層を形成し、次に厚さ160nmのAlGaN層を成長させた。このときCpFeを50sccmの流量で流すことでFeドープを開始した。次に厚さ25nmのGaN層と厚さ4.2nmのAlN層を交互に成長させた。GaN層とAlN層のペアを8ペア成長した時点で、CpFeの供給を止めた。その後もGaN層とAlN層を交互に成長させ全部で23ペアの超格子層(SLs)を形成し、AlGaN層と超格子層からなるバッファ層を形成した。次に高抵抗GaN層を670nm成長させ、次にチャネル層となるGaN層を200nm成長させた。 First, a 150 nm thick initial layer of AlN was formed, followed by a 160 nm thick AlGaN layer. Fe doping was initiated by flowing Cp2Fe at a flow rate of 50 sccm. Next, 25 nm thick GaN layers and 4.2 nm thick AlN layers were grown alternately. The supply of Cp2Fe was stopped after eight pairs of GaN and AlN layers had been grown. GaN and AlN layers were then grown alternately to form a total of 23 pairs of superlattice layers (SLs), forming a buffer layer consisting of an AlGaN layer and a superlattice layer. Next, a 670 nm thick high-resistivity GaN layer was grown, followed by a 200 nm thick GaN layer, which would become the channel layer.

その後、2枚のウェーハを取り出し、反り量を測定した。その結果を表1に示す。また、SIMSにより深さ方向のFe濃度を測定した。シリコン単結晶基板を用いたウェーハのFe濃度分布を図2に、SOI基板を用いたウェーハのFe濃度分布を図3に示す。いずれのウェーハもバッファ層中のFeの最大濃度は6.0×1018atoms/cmでバッファ層上面のFe濃度は4.0×1017atoms/cmであった。表1から明らかなように、実施例1はいずれのウェーハも後述する比較例1、2に比べ反り量が抑制されていることが判る。 Thereafter, two wafers were removed and the amount of warpage was measured. The results are shown in Table 1. The Fe concentration in the depth direction was also measured by SIMS. The Fe concentration distribution of the wafer using a silicon single crystal substrate is shown in FIG. 2, and the Fe concentration distribution of the wafer using an SOI substrate is shown in FIG. 3. The maximum Fe concentration in the buffer layer of both wafers was 6.0×10 18 atoms/cm 3 , and the Fe concentration on the upper surface of the buffer layer was 4.0×10 17 atoms/cm 3. As is clear from Table 1, the amount of warpage of both wafers in Example 1 was suppressed compared to Comparative Examples 1 and 2, which will be described later.

なお本発明において、反り量は3点支持ステージに基準となるフラットなシリコン単結晶基板を載せ、水平面を出し、その平面との差異によって測定した。 In this invention, the amount of warpage was measured by placing a flat silicon single crystal substrate as a reference on a three-point support stage, aligning the horizontal surface, and measuring the difference from that plane.

(実施例2)
CpFeを20sccmの流量としたことを除き、実施例1と同様の条件で窒化物半導体ウェーハを製造した。図2、3に示すように、いずれのウェーハもバッファ層中のFeの最大濃度は2.5×1018atoms/cmでバッファ層上面のFe濃度は2.5×1017atoms/cmであった。表1に示す通り、実施例2ではいずれのウェーハも実施例1ほどではないものの比較例1,2に比べて反りが抑制されているのが判る。
Example 2
Nitride semiconductor wafers were manufactured under the same conditions as in Example 1, except that the flow rate of Cp2Fe was set to 20 sccm. As shown in Figures 2 and 3, the maximum Fe concentration in the buffer layer of each wafer was 2.5 x 1018 atoms/ cm3 , and the Fe concentration on the upper surface of the buffer layer was 2.5 x 1017 atoms/ cm3 . As shown in Table 1, it can be seen that in Example 2, the warpage of each wafer was suppressed compared to Comparative Examples 1 and 2, although not as much as in Example 1.

(比較例1)
CpFeの流量をさらに低くして、バッファ層中の最大Fe濃度を2.0×1018atoms/cmとしたことを除き実施例1と同様な方法で窒化物半導体ウェーハを製造した。表1に示す通り、比較例1はいずれのウェーハも比較例2よりは反りが改善しているものの、実施例1,2ほどの顕著な効果は見られなかった。
(Comparative Example 1)
Nitride semiconductor wafers were manufactured in the same manner as in Example 1, except that the flow rate of Cp2Fe was further reduced to set the maximum Fe concentration in the buffer layer to 2.0 x 1018 atoms/ cm3 . As shown in Table 1, in Comparative Example 1, all wafers showed improved warpage compared to Comparative Example 2, but the effect as significant as in Examples 1 and 2 was not observed.

(比較例2)
CpFeを流さなかったことを除き、実施例1と同様の条件で窒化物半導体ウェーハを製造した。表1に示す通り、比較例2はいずれのウェーハも実施例1,2に比べて反りが大きいことが判る。
(Comparative Example 2)
Except for not flowing Cp 2 Fe, nitride semiconductor wafers were manufactured under the same conditions as in Example 1. As shown in Table 1, it can be seen that all wafers in Comparative Example 2 had larger warpage than those in Examples 1 and 2.

以上のように、本発明であれば、シリコン単結晶基板またはSOI基板上に窒化物半導体をエピタキシャル成長させた窒化物半導体ウェーハであって、バッファ層等の構造を変えることなく反りを抑制した窒化物半導体ウェーハ、及びその製造方法を提供することができることが明らかになった。 As described above, it has become clear that the present invention can provide a nitride semiconductor wafer in which a nitride semiconductor is epitaxially grown on a silicon single crystal substrate or an SOI substrate, and in which warping is suppressed without changing the structure of the buffer layer, etc., as well as a method for manufacturing the same.

なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。 The present invention is not limited to the above-described embodiments. The above-described embodiments are merely examples, and anything that has substantially the same configuration as the technical concept described in the claims of the present invention and exhibits similar effects is within the technical scope of the present invention.

1…シリコン系基板、 2…初期層、 3…バッファ層、 4…機能層、
10…窒化物半導体ウェーハ。
1... Silicon-based substrate, 2... Initial layer, 3... Buffer layer, 4... Functional layer,
10...Nitride semiconductor wafer.

Claims (4)

シリコン系基板と、該シリコン系基板上に積層された窒化物半導体からなるバッファ層と、該バッファ層上に積層された少なくともGaN層を含む機能層とを備えたものである窒化物半導体ウェーハであって、
前記バッファ層にFeがドープされており、前記バッファ層における積層方向のFe濃度分布は、Fe濃度が最大となる点を有し、該Fe濃度が最大となる点から前記機能層に向かってFe濃度が減少するような濃度分布であり、
前記Fe濃度が最大となる点におけるFe濃度が2.5×1018atoms/cm以上6.0×1018atoms/cm以下であり、かつ、前記バッファ層の前記機能層側の上面のFe濃度が4.0×1017atoms/cm以下であり、かつ、
前記シリコン系基板は、SOI(シリコン・オン・インシュレーター)基板であることを特徴とする窒化物半導体ウェーハ。
A nitride semiconductor wafer comprising: a silicon-based substrate; a buffer layer made of a nitride semiconductor laminated on the silicon-based substrate; and a functional layer including at least a GaN layer laminated on the buffer layer,
the buffer layer is doped with Fe, and the Fe concentration distribution in the stacking direction of the buffer layer has a point where the Fe concentration is maximum and decreases from the point where the Fe concentration is maximum toward the functional layer;
the Fe concentration at the point where the Fe concentration is maximum is 2.5×10 18 atoms/cm 3 or more and 6.0×10 18 atoms/cm 3 or less, and the Fe concentration of the upper surface of the buffer layer on the functional layer side is 4.0×10 17 atoms/cm 3 or less ,
The nitride semiconductor wafer is characterized in that the silicon-based substrate is an SOI (silicon-on-insulator) substrate .
前記バッファ層は、AlGaN層と、GaN層とAlN層とが交互に積層された超格子層と、からなることを特徴とする請求項1に記載の窒化物半導体ウェーハ。 2. The nitride semiconductor wafer according to claim 1 , wherein the buffer layer comprises an AlGaN layer and a superlattice layer in which GaN layers and AlN layers are alternately stacked. 窒化物半導体ウェーハを製造する方法であって、
(1)シリコン系基板上に窒化物半導体からなるバッファ層を積層する工程、及び
(2)前記バッファ層上に少なくともGaN層を含む機能層を積層して窒化物半導体ウェーハを製造する工程
を含み、かつ、
前記工程(1)において、Feをドープするためのドーピングガスを流し、該ドーピングガスの流量を調整することによって、前記バッファ層における積層方向のFe濃度分布を、Fe濃度が最大となる点を有し、該Fe濃度が最大となる点から前記機能層に向かってFe濃度が減少するような濃度分布とし、
前記Fe濃度が最大となる点におけるFe濃度を2.5×1018atoms/cm以上6.0×1018atoms/cm以下とし、かつ、前記バッファ層の前記機能層側の上面のFe濃度を4.0×1017atoms/cm以下とし、かつ、
前記工程(1)において、前記シリコン系基板を、SOI(シリコン・オン・インシュレーター)基板とすることを特徴とする窒化物半導体ウェーハの製造方法。
A method for manufacturing a nitride semiconductor wafer, comprising:
(1) a step of stacking a buffer layer made of a nitride semiconductor on a silicon-based substrate; and (2) a step of stacking a functional layer including at least a GaN layer on the buffer layer to produce a nitride semiconductor wafer,
In the step (1), a doping gas for doping with Fe is supplied, and a flow rate of the doping gas is adjusted to make the Fe concentration distribution in the stacking direction in the buffer layer have a point where the Fe concentration is maximum and decrease from the point where the Fe concentration is maximum toward the functional layer;
The Fe concentration at the point where the Fe concentration is maximum is set to 2.5×10 18 atoms/cm 3 or more and 6.0×10 18 atoms/cm 3 or less, and the Fe concentration of the upper surface of the buffer layer on the functional layer side is set to 4.0×10 17 atoms/cm 3 or less , and
A method for producing a nitride semiconductor wafer , wherein in the step (1), the silicon-based substrate is an SOI (silicon-on-insulator) substrate .
前記工程(1)において、前記バッファ層を、AlGaN層と、GaN層とAlN層とが交互に積層された超格子層と、からなるものとすることを特徴とする請求項に記載の窒化物半導体ウェーハの製造方法。 4. The method for producing a nitride semiconductor wafer according to claim 3 , wherein in the step (1), the buffer layer comprises an AlGaN layer and a superlattice layer in which GaN layers and AlN layers are alternately stacked.
JP2022100615A 2022-06-22 2022-06-22 Nitride semiconductor wafer and manufacturing method thereof Active JP7779207B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2022100615A JP7779207B2 (en) 2022-06-22 2022-06-22 Nitride semiconductor wafer and manufacturing method thereof
PCT/JP2023/019662 WO2023248702A1 (en) 2022-06-22 2023-05-26 Nitride semiconductor wafer and method for manufacturing same
TW112120202A TW202406142A (en) 2022-06-22 2023-05-31 Nitride semiconductor wafer and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022100615A JP7779207B2 (en) 2022-06-22 2022-06-22 Nitride semiconductor wafer and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2024001751A JP2024001751A (en) 2024-01-10
JP7779207B2 true JP7779207B2 (en) 2025-12-03

Family

ID=89379744

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022100615A Active JP7779207B2 (en) 2022-06-22 2022-06-22 Nitride semiconductor wafer and manufacturing method thereof

Country Status (3)

Country Link
JP (1) JP7779207B2 (en)
TW (1) TW202406142A (en)
WO (1) WO2023248702A1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014072430A (en) 2012-09-28 2014-04-21 Fujitsu Ltd Semiconductor device
JP2015053328A (en) 2013-09-05 2015-03-19 富士通株式会社 Semiconductor device
JP2016511545A (en) 2013-02-25 2016-04-14 クリー インコーポレイテッドCree Inc. Mixed doping of semi-insulating III-nitrides
JP2021022726A (en) 2019-07-24 2021-02-18 クアーズテック株式会社 Nitride semiconductor substrate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014072430A (en) 2012-09-28 2014-04-21 Fujitsu Ltd Semiconductor device
JP2016511545A (en) 2013-02-25 2016-04-14 クリー インコーポレイテッドCree Inc. Mixed doping of semi-insulating III-nitrides
JP2015053328A (en) 2013-09-05 2015-03-19 富士通株式会社 Semiconductor device
JP2021022726A (en) 2019-07-24 2021-02-18 クアーズテック株式会社 Nitride semiconductor substrate

Also Published As

Publication number Publication date
JP2024001751A (en) 2024-01-10
TW202406142A (en) 2024-02-01
WO2023248702A1 (en) 2023-12-28

Similar Documents

Publication Publication Date Title
KR100690413B1 (en) Nitride Semiconductor Growth Substrate
US9966259B2 (en) Silicon-based substrate, semiconductor device, and method for manufacturing semiconductor device
CN100437905C (en) Forming lattice-tuned semiconductor substrates
JP2009507362A (en) High electron mobility electronic device structures including native substrates and methods for manufacturing them
JP2013084819A (en) Nitride semiconductor wafer, nitride semiconductor device, and method of growing nitride semiconductor crystal
JPH05166724A (en) Silicon substrate compound semiconductor device and its manufacture
US20220077287A1 (en) Nitride semiconductor substrate
JP2011023677A (en) Compound semiconductor epitaxial wafer, and method of manufacturing the same
KR102374879B1 (en) Method for manufacturing a group III nitride semiconductor substrate
WO2019106843A1 (en) Method for producing semiconductor device and semiconductor device
JP4468744B2 (en) Method for producing nitride semiconductor thin film
CN111009579A (en) Semiconductor heterostructures and semiconductor devices
JP2018056591A (en) Nitride semiconductor device and nitride semiconductor substrate
KR102723356B1 (en) Manufacturing method of a bonded SOI wafer and a bonded SOI wafer
JP2016219690A (en) Group 13 nitride semiconductor substrate
JP7779207B2 (en) Nitride semiconductor wafer and manufacturing method thereof
JP4051311B2 (en) Nitride semiconductor crystal growth method
JP7458904B2 (en) Nitride Semiconductor Substrate
CN113808916B (en) A secondary epitaxy method for N-type heavily doped thin-layer gallium nitride materials
CN113348537A (en) Semiconductor device and method for manufacturing semiconductor device
CN116646248A (en) Epitaxial wafer preparation method, epitaxial wafer thereof and high-electron mobility transistor
KR101517808B1 (en) GROWTH METHOD OF GaN ON Si FOR REDUCING CRACKS
JP2014216474A (en) Nitride semiconductor substrate
JP5705179B2 (en) Nitride semiconductor wafer, nitride semiconductor device, and method for growing nitride semiconductor crystal
KR102880255B1 (en) Method for manufacturing GaN HEMT power semiconductor epitaxy wafers with high-quality and high-resistance buffer regions

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20250715

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20250902

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20251021

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20251103

R150 Certificate of patent or registration of utility model

Ref document number: 7779207

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150