Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7779660B2 - ＳｉＣ電子装置におけるドーピング活性化及びオーミックコンタクト形成並びにＳｉＣ電子装置 - Google Patents
[go: Go Back, main page]

JP7779660B2 - ＳｉＣ電子装置におけるドーピング活性化及びオーミックコンタクト形成並びにＳｉＣ電子装置 - Google Patents

ＳｉＣ電子装置におけるドーピング活性化及びオーミックコンタクト形成並びにＳｉＣ電子装置

Info

Publication number
JP7779660B2
JP7779660B2 JP2021043788A JP2021043788A JP7779660B2 JP 7779660 B2 JP7779660 B2 JP 7779660B2 JP 2021043788 A JP2021043788 A JP 2021043788A JP 2021043788 A JP2021043788 A JP 2021043788A JP 7779660 B2 JP7779660 B2 JP 7779660B2
Authority
JP
Japan
Prior art keywords
sic
ohmic contact
region
solid body
implanted region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021043788A
Other languages
English (en)
Other versions
JP2021174983A (ja
Inventor
ラスクーナ シモーネ
バダラ パオロ
バッシ アンナ
ベッロッキ ガブリエレ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Publication of JP2021174983A publication Critical patent/JP2021174983A/ja
Priority to JP2025200610A priority Critical patent/JP2026015561A/ja
Application granted granted Critical
Publication of JP7779660B2 publication Critical patent/JP7779660B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H10D64/0111—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors
    • H10D64/0115—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors to silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/8303—Diamond
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/881—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being a two-dimensional material
    • H10D62/882—Graphene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/051—Manufacture or treatment of Schottky diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
    • H10P30/204—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors
    • H10P30/2042—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors into crystalline silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/21—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically active species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/28—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by an annealing step, e.g. for activation of dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P34/00—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices
    • H10P34/40—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation
    • H10P34/42—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation with electromagnetic radiation, e.g. laser annealing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

本発明は、ＳｉＣ電子装置を製造する方法、及びそのように製造されたＳｉＣ電子装置に関するものである。特に、本発明は、ＳｉＣ電子装置におけるドーピングを活性化させ、且つ、同時的に、オーミックコンタクトを形成する方法に関するものである。
既知の如く、ワイドバンドギャップ、特に１．１ｅＶより一層高いバンドギャップのエネルギ値Ｅｇと、低オン状態抵抗（ＲＯＮ）と、熱導電度の高い値と、高い動作周波数と、電荷キャリアの高い飽和度と、を示す半導体物質は、特にパワー適用例用のダイオード又はトランジスタ等の電子部品の製造にとって理想的なものである。これらの特性を具備しており且つ電子部品の製造のために使用すべくデザインされている物質は、シリコンカーバイド（ＳｉＣ）である。特に、シリコンカーバイドは、その異なるポリタイプ（例えば、３Ｃ―ＳｉＣ、４Ｈ－ＳｉＣ、６Ｈ－ＳｉＣ）において、前述した特性に関する限り、シリコンよりも好適である。
シリコンカーバイド基板上に設けられる電子装置は、シリコン基板上に設けられる同様の装置と比較して、導通における低い出力抵抗、低漏洩電流、高い動作温度、及び高い動作周波数等の多数の利点を提供している。特に、ＳｉＣショットイーダイオードは一層高いスイッチング性能を示しており、そのことはＳｉＣ電子装置を高周波数適用例において特に好適なものとさせている。現在の適用例では電気的特性について及び装置の長期信頼性について条件を課すものである。
図１は、Ｘ，Ｙ，Ｚの（三軸）カーテシアン座標系における横断面図で、既知のタイプの合体型ＰＩＮショットキー（ＭＰＳ）装置１を示している。
該ＭＰＳ装置１は、表面３ｂと反対側に表面３ａが設けられており且つ約３５０μｍの厚さを有しており第１ドーピング濃度を有しているＮ型のＳｉＣの基板３と、Ｎ型のＳｉＣから構成されており該第１ドーピング濃度よりも一層低い第２ドーピング濃度を有しており該基板３の表面３ａの上に延在しており５乃至１５μｍの間の厚さを有しているドリフト層２（エピタキシャル態様で成長されている）と、該基板３の表面３ｂの上に延在しているオーミックコンタクト領域６（例えば、ニッケルシリサイドからなる）と、該オーミックコンタクト領域６の上に延在しているカソードメタリゼーション１６と、該ドリフト層２の上部表面２ａの上に延在しているアノードメタリゼーション８と、該ドリフト層２の上部表面２ａに面しており且つ各々がＰ型の夫々の注入領域９’と金属物質のオーミックコンタクト９”とを包含している該ドリフト層２内のマルチ接合障壁（ＪＢ）要素９と、該ＪＢ要素９を間然に取り囲んでおり特にＰ型の注入領域である端部終端領域又は保護リング１０（これはオプション）と、を包含している。
ショットキーダイオード１２は、ドリフト層２とアノードメタリゼーション８との間の界面に形成されている。特に、ショットキー接合（半導体と金属との間）が、アノードメタリゼーション８の夫々の部分と直接電気的接触しているドリフト層２の部分部分によって形成されている。
ＪＢ要素９とショットキーダイオード１２とを包含するＭＰＳ１の領域（即ち、保護リング１０内に包含されている領域）は該ＭＰＳ装置１のアクティブ区域４である。
図１のＭＰＳ装置１を製造する複数のステップは、注入領域９’と端部終端領域１０とを形成するために第２導電型（Ｐ）を有するドーパント種（例えば、ボロン又はアルミニウム）のマスク型注入のステップを包含している。次いで、そのように注入したドーパント種の拡散及び活性化を可能とさせるために熱アニーリングのステップを実施する。熱アニーリングは、例えば、１６００℃よりも一層高い温度（例えば、１７００℃と１９００℃との間の温度で、且つ、幾つかの場合には、それよりも一層高い温度）で実施する。熱処理の後、注入領域９’は約１×１０１７乃至１×１０２０原子数／ｃｍ３の間からなるドーパント種の濃度を有している。
次いで、オーミックコンタクト９”の形成を実施するためのステップが実施され、それは、特に注入領域９’以外のドリフト層２の表面領域を被覆するためのシリコン酸化物マスクを使用して、専ら注入領域９’においてのニッケルの付着を包含している。高温（１分乃至１２０分の時間期間に対して９００℃と１０００℃との間の温度）においてのその後の熱アニーリングが該付着したニッケルとドリフト層２のシリコンとの間の化学反応によってニッケルシリサイドオーミックコンタクト９”の形成を可能とさせる。実際に、付着されたニッケルはドリフト層２の表面物質と反応してＮｉ２Ｓｉ（即ち、オーミックコンタクト）を形成し、一方、該マスクの酸化物と接触しているニッケルは反応することはない。次いで、反応しなかった金属と該マスクとを除去するステップが実施される。
前述したステップは、最初にドーピングの活性化のため及びその後のオーミックコンタクト形成のための幾つかの熱アニーリングステップを必要とする。更に、オーミックコンタクト９”を形成するためにドリフト層２と反応する金属の付着ステップは、注入領域９’と前記付着金属との間に最適な整合が必要とされるという点に関してクリチカルであり、実際に、オーミックコンタクト９”を形成するのに有用な金属のコンタクトとの及びショットキーダイオード１２の領域とのありうる不整合が装置の機能障害を発生させる場合がある。実際に、ＳｉＣエピタキシ上に形成されるオーミックコンタクトが、抵抗、そしてもはやダイオードではないもの、又はそうでなければ、極めて低い障壁高さのショットキーコンタクトを形成してしまう場合がある。いずれの場合にも、そのようにして形成された装置は、逆バイアスにおいて高い漏洩のために使用不能のものとなる。
本発明の目的とするところは、上記従来技術の欠点を解消することが可能な、電子装置を製造する方法及びそれに対応するＳｉＣ電子装置を提供することである。
本発明によれば、電子装置を製造する方法及び対応するＳｉＣ電子装置が、特許請求の範囲に定義される如くに、提供される。本発明のより良い理解のために、添付の図面を参照してその好適実施例について説明するが、それは純粋に非制限的な例を介してのものである。
既知の１実施例に基づくＭＰＳ装置の概略断面図。 本発明の１実施例に基づくＭＰＳ装置の概略断面図。 本発明の１実施例に基づいて、図２の装置を製造する或るステップを示した概略断面図。 本発明の１実施例に基づいて、図２の装置を製造する或るステップを示した概略断面図。 本発明の１実施例に基づいて、図２の装置を製造する或るステップを示した概略断面図。 本発明の１実施例に基づいて、図２の装置を製造する或るステップを示した概略断面図。 本発明に基づいて製造した装置の電圧電流曲線を例示したグラフ。
本発明を特に合体型ＰＩＮショットキー（ＭＰＳ）装置を参照して説明するが、以下の説明から明らかな如く、本発明は、一般的に、ＭＯＳＦＥＴ等の任意のＳｉＣを基礎とした電子装置に適用可能なものである。
図２は、本発明の一つの側面に基づくＭＰＳ装置５０を、Ｘ，Ｙ，Ｚの（三軸）カーテシアン座標系における横断面図で示している。
ＭＰＳ装置５０は、第１ドーピング濃度を有しており、表面５３ｂと反対側に表面５３ａが設けられており、且つ５０μｍと３５０μｍとの間で、より詳細には、１６０μｍと２００μｍとの間であって、例えば１８０μｍの厚さを有しているＮ型のＳｉＣからなる基板５３と；該第１ドーピング濃度よりも一層低い第２ドーピング濃度を有しており、基板５３の表面５３ａ上に延在しており、且つ、例えば、５μｍと１５μｍとの間の厚さを有しており、Ｎ型のＳｉＣから構成されているドリフト層５２（エピタキシャル態様で成長されている）と；基板５３の表面５３ｂ上に延在しているオーミックコンタクト領域乃至は層５６（例えば、ニッケルシリサイドから構成されている）と；オーミックコンタクト領域５６上を延在しており、例えば、Ｔｉ／ＮｉＶ／Ａｇ又はＴｉ／ＮｉＶ／Ａｕから構成されているカソードメタリゼーション５７と；ドリフト層５２の上部表面５２ａ上に延在している、例えば、Ｔｉ／ＡｌＳｉＣｕ又はＮｉ／ＡｌＳｉＣｕから構成されているアノードメタリゼーション５８と；アノードメタリゼーション５８を保護するためのアノードメタリゼーション５８上のパッシベーション層６９と；ドリフト層５２の上部表面５２ａに面しており且つ各々が夫々のＰ型の注入領域５９’とオーミックコンタクト５９”とを包含している該ドリフト層５２内のマルチ接合障壁（ＪＢ）要素５９と；特に該ＪＢ要素８９を完全に取り囲んでいるＰ型の注入領域である端部終端領域乃至は保護リング６０（オプション）とを包含している。
注入領域５９’に関して横方向に、ドリフト層５２とアノードメタリゼーション５８との間の界面には１個又はそれ以上のショットキーダイオード６２が形成されている。特に、ショットキー接合（半導体－金属タイプのもの）は、該アノードメタリゼーション５８の夫々の部分と直接的に電気的接触しているドリフト層５２の夫々の部分とによって形成されている。
該ＪＢ要素５９及び該ショットキーダイオード６２を含むＭＰＳ装置５０の領域（即ち、保護リング６０内に収容される領域）は、ＭＰＳ装置５０のアクティブ区域５４である。
本発明の一つの側面によれば、各オーミックコンタクト５９”は、例えば、グラファイト層又はグラフェンマルチ層を含む一つ又はそれ以上のカーボンリッチ即ちカーボンに富む層によって形成される。より詳細には、各オーミックコンタクト５９”は、表面５２ａにおいて、ＳｉＣ基板のシリコン原子と炭素原子との間の相分離に基づいてシリコン原子数と比較して炭素原子数が支配的である（例えば、少なくとも２倍高く、特に、２倍乃至１００倍高い）ＳｉＣ非晶質層を有している。この非晶質層の下側において、各オーミックコンタクト５９”は、該非晶質層よりも一層大きな厚さを有している炭素クラスター（例えば、グラファイト層）を含む層を提供する場合がある。この様なオーミックコンタクト５９”の形成は、以下に例示する製造プロセスの結果としてシリコンカーバイドの熱分解に起因するものである。
本発明の更なる側面によれば、該オーミックコンタクト５９”は、表面５２ａにおいて、注入領域５９’と自己整合される（即ち、面ＸＹにおける平面図において、オーミックコンタクト５９”は、注入領域５９’と同一の形状及び範囲を有している）。この場合に、アノードメタリゼーション５８と注入領域５９’との間の電気的接触は専らオーミックコンタクト５９”を介して発生する。
更に、本発明の更なる側面によれば、オーミックコンタクト５９”は表面５２ａを越えてＺ軸に沿って延在することはなく、即ち、オーミックコンタクト５９”は表面５２ａと同一平面状（即ち、軸Ｘに沿って整合されている）である上部表面５２ａを有しており、且つそれは表面５２ａから開始して測定される１ナノメートルと数十ナノメートルとの間（例えば、１ｎｍと２０ｎｍとの間）の深さにわたり該オーミックコンタクト５９’内の深さ（Ｚに沿って）延在している。
オーミックコンタクト５９”の形成ステップを、特に、ＭＰＳ装置５０を製造するステップ（図３乃至６）を参照して以下に説明する。
図３を参照すると、ＳｉＣ基板５３（特に、４Ｈ－ＳｉＣ、しかしながら、これらに制限されるわけではないが、２Ｈ－ＳｉＣ、３Ｃ－ＳｉＣ、６Ｈ－ＳｉＣ等のその他のポリタイプを使用することも可能）を含むウエハ１００を用意する。
基板５３は、第１導電型（本例においては、Ｎ型のドーピング）を有しており、且つ表側表面５３ａと裏側表面５３ｂとを具備しており、それらの表面はＺ軸に沿って互いに反対側である。基板５３は、１×１０１９と１×１０２２原子数／ｃｍ３との間のドーピング濃度を有している。
ウエハ１００の表側は表側表面５３ａに対応しており、且つウエハ１００の裏側は裏側表面５３ｂに対応している。基板３０の固有抵抗は、例えば、２ｍΩ・ｃｍと４０ｍΩ・ｃｍとの間である。
例えばエピタキシャル成長によって基板５３の表側表面５３ａ上にはシリコンカーバイドのドリフト層５２が形成されており、該ドリフト層５２は第１導電型（Ｎ）を有しており且つ基板５３のものよりも一層低いドーピング濃度、例えば、１×１０１４乃至５×１０１６原子数／ｃｍ３、を有している。ドリフト層５２はＳｉＣ、特に４Ｈ－ＳｉＣ、から構成されているが、２Ｈ、６Ｈ、３Ｃ、又は１５Ｒ等のその他のポリタイプを使用することも可能である。
ドリフト層５２は上部側部５２ａと底部側部５２ｂとの間で画定される厚さを有している（該底部側部５２ｂは基板５３の表側表面５３ａと直接的にコンタクトしている）。
次いで（図４）、ドリフト層５２の上部側部５２ａ上にハードマスク７０を、例えば、フォトレジスト、又はＴＥＯＳ、又はその目的のために設計されている別の物質を付着させることにより形成する。ハードマスク７０は、０．５μｍ乃至２μｍの間の厚さ、又は、いずれにしても、再度図４を参照して後述する注入物を遮蔽するような厚さを有している。該ハードマスク７０は、後のステップにおいて該ＭＰＳ装置５０のアクティブ（活性）区域５４が形成されるウエハ１００の領域内に延在している。
面ＸＹ内の上部平面図において、該ハードマスク７０は、ショットキーセル（ダイオード６２）を形成するドリフト層５２の上部側部５２ａの領域を被覆し、且つ、既に図６を参照して識別される注入領域５９’を形成することとなるドリフト層５２の上部側部５２ａの領域を露出させたままとさせる。
次いで、該ハードマスク７０を使用して、第２導電型（ここでは、Ｐ型の導電度）を有するドーパント種（例えば、ボロン又はアルミニウム）の注入ステップを実施する（該注入は図中において矢印７２で表している）。図４のステップ期間中に、保護リング６０も、存在する場合には、形成される。
例示として与えられる１実施例においては、図４の注入ステップは、１×１０１８原子数／ｃｍ３よりも一層高いドーピング濃度を具備する注入領域５９’を形成するために、１×１０１２原子数／ｃｍ３乃至１×１０１５原子数／ｃｍ３の間のドーズで且つ３０ｋｅＶ乃至４００ｋｅＶの間の注入エネルギで第２導電型を有するドーパント種の一つ又はそれ以上の注入を包含している。従って、注入領域は、表面５２ａから測定を開始して０．４μｍ乃至１μｍの間の深さを有して形成される。
次いで、図５において、マスク７０を除去し、且つ、図６において、前述した一つ又はそれ以上のカーボンリッチ層（例えば、グラフェン及び／又はグラファイト層）の該注入領域５９’においての発生に適したものとさせる熱処理が表面５２ａにおいて発生される。
その目的のために、約１５００℃乃至２６００℃の温度まで表面５２ａ（特に、注入領域５９’）を局所的に加熱させるようなビーム８２を発生させる構成とされたレーザー供給源８０が使用される。注入領域５９’の最大深さが与えられると、注入領域５９’によって到達される最大深さ（例えば、１μｍ）においても上述した範囲内の温度を保証するためには表面５２ａのレベルにおいて約２０００℃の温度で十分である。
この温度は、注入領域５９’の無い表面５２ａにおいてではなく、専ら注入領域５９’においてカーボンリッチであるオーミックコンタクトの化合物の発生を好適なものとさせるためである。この効果は、それ自身は既知のタイプのものであり、例えば、Ｍａｘｉｍｅ Ｇ． Ｌｅｍｉｔｒｅの「イオン注入及びパルス型レーザーアニーリングを介してのＳｉＣの低温サイト選択性グラファイト化（Ｌｏｗ－ｔｅｍｐｅｒａｔｕｒｅ， ｓｉｔｅ ｓｅｌｅｃｔｉｖｅ ｇｒａｐｈｉｔｉｚａｔｉｏｎ ｏｆ ＳｉＣ ｖｉａ ｉｏｎ ｉｍｐｌａｎｔａｔｉｏｎ ａｎｄ ｐｕｌｓｅｄ ｌａｓｅｒ ａｎｎｅａｌｉｎｇ）」、アプライドフィジックスレターズ（ＡＰＰＬＩＥＤ ＰＨＹＳＩＣＳ ＬＥＴＴＥＲＳ）１００，１９３１０５（２０１２）に記載されている。
１実施例において、注入領域５９’の一部のオーミックコンタクト５９”への変換は、適宜レーザー８０を移動させてウエハ１００全体を加熱することにより発生する。
更なる実施例においては、注入領域５９’の表面部分のオーミックコンタクト５９”への変換は、ウエハ１００の有用な表面を加熱することにより発生する。ここで「有用な表面」とは、例えば、端部終端領域１０によって外側に区画化された注入領域５９’を含むドリフト層５２の表面部分のことを意味しており、該有用な表面とはウエハ１００の表面全体に対応するものではない場合がある（例えば、電荷の移動に参画しないという点においてＭＰＳ装置５０の使用期間中に興味のないアクティブ区域５４に関して横方向のウエハ１００の可能性の或る部分を除く）。
更なる実施例によれば、ビーム８２に対して透明な領域（即ち、ビーム８２が透過する領域）とビーム８２に対して不透明な領域（即ち、ビーム８２が透過しないか、又は下側に存在するウエハ１００の部分に顕著な加熱を発生させることのないような減衰形態で透過する領域）とを有するマスクを該表面５２ａの上方（表面５２ａと接触しているか又はそれから或る距離に位置している）に設けることが可能である。該マスクの該透明領域は注入領域５９’と整合されて夫々のオーミックコンタクト５９”の形成を可能とさせる。
採用する実施例に拘わらずに、注入領域５９’（特に、約１×１０１７原子数／ｃｍ３乃至１×１０２０原子数／ｃｍ３の間のドーパント種の濃度を得るために該ドーピングを活性化させる）及び各注入領域に対するオーミックコンタクト５９”とが同時的に形成される。更に、オーミックコンタクトは、例えマスクがない場合でも、専ら注入領域５９’に形成されるので、注入領域５９’と夫々のオーミックコンタクト５９”との間には自己整合が存在する。
注入領域５９’において、温度における局所化された表面的増加がオーミックコンタクト５９”の形成を発生させ、一方注入領域５９’に関して横方向には、この効果は顕著ではない。Ｐ型のＳｉＣのグラフェンへの変換は１２００℃乃至２６００℃の間で、より詳細には１６００℃よりも高い温度で発生する。本発明によれば、これらの温度は注入領域５９’の表面部分（数ナノメートルで、例えば１乃至２０ｎｍ）において達成される。一層大きな深さにおいて、該温度はシリコンカーバイドをカーボンリッチ層（グラフェン及び／又はグラファイト層）への変換を最早発生させるものではない値へ減少する。従って、該オーミックコンタクト５９”の形成は自己制限的である。その結果、該オーミックコンタクト５９”は夫々の注入領域の厚さを貫通して延在するものではなく、専らその表面レベルにおけるものである。
レーザー８０は、例えば、ＵＶエキシマレーザーである。その他のタイプのレーザーを使用することも可能であり、その中で可視光領域に波長を有するレーザーがある。
本発明の目的を達成するために最適化されており、即ち注入領域５９’におけるグラフェンオーミックコンタクトの形成を可能とさせるレーザー８０の形態及び活性化のパラメータは、以下の通りである。
波長が２９０乃至３７０ｎｍの間で、特に３１０ｎｍである。
パルス期間は１００ｎｓ乃至３００ｎｓの間で、特に１６０ｎｓである。
パルス数は１乃至１０の間で、特に４である。
エネルギ密度は（２）１．６乃至４Ｊ／ｃｍ３の間で、特に（３）２．６Ｊ／ｃｍ３である（表面５２ａのレベルにおいて考察）。
温度は１４００℃乃至２６００℃の間で、特に１８００℃である（表面５２ａのレベルにおいて考察）。
表面５２ａのレベルにおけるビーム８２のスポット面積は、例えば、０．７乃至１．５ｃｍ２の間である。
ウエハ１００の全体又は加熱すべきウエハ１００のサブ領域を被覆するために、面ＸＹにおいてレーザー８０の一つ又はそれ以上のスキャンを実施する（例えば、互いに及び軸Ｘ及び／又は軸Ｙに対して平行な複数回のスキャン）。
しかしながら、本発明により判明したことであるが、前述したパラメータでもって、ＭＰＳ装置５０の所望の電気的挙動が得られる。図７は、この点に関して、ＭＰＳ装置５０のアノードとカソードとの間に印加される電圧の関数としての導通電流の変化の実験データを例示している。曲線Ｓ１はレーザー処理前のＰｉＮダイオードにおける電気的測定値に関するものであり、一方、曲線Ｓ２はレーザー処理後従ってオーミックコンタクト形成後のＰｉＮダイオードにおける電気的測定値に関するものである。これらの曲線Ｓ１及びＳ２のプロファイルは期待された挙動が得られていることを確認している。
本開示に基づいて得られる本発明の特性を鑑みれば、本発明によって達成される利点は明らかである。
以上、本発明の具体的実施の態様について詳細に説明したが、本発明はこれらの具体的実施例にのみ制限されるべきものではなく、本発明の技術的範囲を逸脱すること無しに種々の変形や修正を行うことが可能であることは勿論である。特に、既に前述した如く、本発明はＭＰＳ装置におけるオーミックコンタクト形成に制限されるものではなく、ショットキーダイオード、ＪＢＳダイオード、ＭＯＳＦＥＴ、ＩＧＢＴ、ＪＦＥＴ、ＤＭＯＳ等の一般的な垂直導通電子装置におけるオーミックコンタクト形成にも及ぶものである。

Claims (14)

  1. ＳｉＣを基礎とした電子装置（５０）を製造する方法であって、前記電子装置（５０）は、合体型ＰｉＮショットキー（ＭＰＳ）ダイオードを含み、前記方法が、
    Ｎ型のＳｉＣの固体本体であって互いに反対側の表側側部と裏側側部とを具備するＮ型のＳｉＣ基板を用意し、且つ該基板の該表側側部上にＮ型のＳｉＣのドリフト層（５２）をエピタキシャル的に成長させることを包含してＳｉＣの固体本体を形成し、
    Ｎ型の導電型とＰ型のドーパント種とを有しており注入領域（５９’）を形成しているＳｉＣの固体本体（５２）の表側側部（５２ａ）であって、該注入領域は該固体本体の表側側部（５２ａ）から開始して該固体本体内へ或る深さ延在しており且つ該固体本体の前記表側側部（５２ａ）と同一表面状の上部表面を具備している該表側側部（５２ａ）において注入を行い、
    前記注入領域（５９’）内において、一つ又はそれ以上のカーボンリッチ層、特にグラフェン及び／又はグラファイト層、を含むオーミックコンタクト領域（５９”）を形成すると共に同時的に前記Ｐ型のドーパント種を活性化させるために該注入領域（５９’）を１５００℃乃至２６００℃の間の温度への加熱を発生させるべく前記注入領域（５９’）へ向けて指向されたレーザービーム（８２）を発生し、前記オーミックコンタクト領域（５９”）は該ドリフト層（５２）とショットキーダイオードを形成するように構成される、
    ことを包含している方法。
  2. 前記レーザービーム（８２）が、
    ２９０ｎｍ乃至３７０ｎｍの間の波長、
    １００乃至３００ｎｓの間のパルス期間、
    １個乃至１０個の間のパルス数、
    １．６乃至４Ｊ／ｃｍ２の間のエネルギ密度、
    というパラメータの下で発生される請求項１記載の方法。
  3. 該注入領域（５９’）の加熱が該注入領域（５９’）の方向（Ｚ）に沿ってその厚さ全体にわたって行われる請求項１又は２記載の方法。
  4. 該オーミックコンタクト領域（５９”）を形成することが、該表側側部（５２ａ）から開始して該注入領域（５９’）内へ前記一つ又はそれ以上のカーボンリッチ層を形成することを包含している請求項１乃至３の内のいずれか１項に記載の方法。
  5. 前記オーミックコンタクト領域（５９”）が該注入領域（５９’）の上部表面と一致するそれ自身の上部表面を有している請求項４記載の方法。
  6. 前記オーミックコンタクト領域（５９”）が１ｎｍ乃至２０ｎｍの間の厚さを有している請求項１乃至５の内のいずれか１項に記載の方法。
  7. 該固体本体の物質が４Ｈ－ＳｉＣ、６Ｈ－ＳｉＣ、３Ｃ－ＳｉＣ、１５Ｒ－ＳｉＣの内の一つである請求項１乃至６の内のいずれか１項に記載の方法。
  8. 前記注入領域（５９’）と接合障壁（ＪＢ）ダイオードを形成し且つ該ドリフト層（５２）とショットキーダイオードを形成するために該オーミックコンタクト領域（５９”）を介して該注入領域（５９’）と電気的にコンタクトし且つ該注入領域（５９’）に関して横方向に該ドリフト層（５２）と直接に電気的にコンタクトする第１電気的端子（５８）を形成するステップと、
    該基板の該裏側側部上に第２電気的端子（５７）を形成するステップと、
    を包含する請求項１に記載の方法。
  9. ＳｉＣを基礎とした電子装置（５０）であって、前記電子装置（５０）は、合体型ＰｉＮショットキー（ＭＰＳ）ダイオードを含み、
    前記合体型ＰｉＮショットキー（ＭＰＳ）ダイオードが、
    Ｎ型の導電度を有するＳｉＣの固体本体（５２）であって、該固体本体が、互いに反対側の表側側部と裏側側部とを有しており、Ｎ型のＳｉＣ基板と、該基板の該表側側部上のＮ型のＳｉＣのドリフト層（５２）とを包含する、ＳｉＣの固体本体（５２）、
    該固体本体（５２）の表側側部（５２ａ）における注入領域（５９’）であって、Ｐ型のドーパント種を包含しており、該表側側部（５２ａ）から開始して該固体本体内へ或る深さ延在しており、且つ該固体本体の前記表側側部（５２ａ）と同一面状の上部表面を有している該注入領域（５９’）、
    前記注入領域（５９’）内へ延在するオーミックコンタクト領域（５９”）であって、一つ又はそれ以上のカーボンリッチ層、特に、グラフェン及び／又はグラファイト層、を包含している該オーミックコンタクト領域（５９”）であって、該ドリフト層（５２）とショットキーダイオードを形成する該オーミックコンタクト領域（５９”）、
    を有している、電子装置。
  10. 該オーミックコンタクト領域（５９”）が、該固体本体の該表側側部（５２ａ）から開始する該注入領域内に専ら延在している前記一つ又はそれ以上のカーボンリッチ層を有している請求項９に記載の電子装置。
  11. 前記オーミックコンタクト領域（５９”）が該注入領域（５９’）の上部表面と一致するそれ自身の上部表面を有している請求項１０に記載の電子装置。
  12. 前記オーミックコンタクト領域（５９”）が１ｎｍ乃至２０ｎｍの間の厚さを有している請求項９乃至１１の内のいずれか１項に記載の電子装置。
  13. 該固体本体の物質が４Ｈ－ＳｉＣ、６Ｈ－ＳｉＣ、３Ｃ－ＳｉＣ、１５Ｒ－ＳｉＣの内の一つである請求項９乃至１２の内のいずれか１項に記載の電子装置。
  14. 前記注入領域（５９’）と接合障壁（ＪＢ）ダイオードを形成し且つ該ドリフト層（５２）とショットキーダイオードを形成するために該オーミックコンタクト領域（５９”）を介して該注入領域（５９’）と電気的にコンタクトしており且つ該注入領域（５９’）に関して横方向に該ドリフト層（５２）と直接的に電気的にコンタクトしている第１電気的端子（５８）、及び
    該基板の該裏側側部上の第２電気的端子（５７）、
    を更に有している請求項９乃至１３の内のいずれか１項に記載の電子装置。
JP2021043788A 2020-04-17 2021-03-17 ＳｉＣ電子装置におけるドーピング活性化及びオーミックコンタクト形成並びにＳｉＣ電子装置 Active JP7779660B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2025200610A JP2026015561A (ja) 2020-04-17 2025-11-20 ＳｉＣ電子装置におけるドーピング活性化及びオーミックコンタクト形成並びにＳｉＣ電子装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT102020000008167 2020-04-17
IT102020000008167A IT202000008167A1 (it) 2020-04-17 2020-04-17 Attivazione droganti e formazione di contatto ohmico in un dispositivo elettronico in sic, e dispositivo elettronico in sic

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2025200610A Division JP2026015561A (ja) 2020-04-17 2025-11-20 ＳｉＣ電子装置におけるドーピング活性化及びオーミックコンタクト形成並びにＳｉＣ電子装置

Publications (2)

Publication Number Publication Date
JP2021174983A JP2021174983A (ja) 2021-11-01
JP7779660B2 true JP7779660B2 (ja) 2025-12-03

Family

ID=71094741

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2021043788A Active JP7779660B2 (ja) 2020-04-17 2021-03-17 ＳｉＣ電子装置におけるドーピング活性化及びオーミックコンタクト形成並びにＳｉＣ電子装置
JP2025200610A Pending JP2026015561A (ja) 2020-04-17 2025-11-20 ＳｉＣ電子装置におけるドーピング活性化及びオーミックコンタクト形成並びにＳｉＣ電子装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2025200610A Pending JP2026015561A (ja) 2020-04-17 2025-11-20 ＳｉＣ電子装置におけるドーピング活性化及びオーミックコンタクト形成並びにＳｉＣ電子装置

Country Status (5)

Country Link
US (3) US11670685B2 (ja)
EP (1) EP3896719B1 (ja)
JP (2) JP7779660B2 (ja)
CN (2) CN113539821A (ja)
IT (1) IT202000008167A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT202000004696A1 (it) 2020-03-05 2021-09-05 St Microelectronics Srl METODO DI FABBRICAZIONE DI UN DISPOSITIVO ELETTRONICO IN SiC CON FASI DI MANIPOLAZIONE RIDOTTE, E DISPOSITIVO ELETTRONICO IN SiC
IT202000008179A1 (it) 2020-04-17 2021-10-17 St Microelectronics Srl Formazione di contatti ohmici in un dispositivo elettronico basato su sic, e dispositivo elettronico
IT202000008167A1 (it) * 2020-04-17 2021-10-17 St Microelectronics Srl Attivazione droganti e formazione di contatto ohmico in un dispositivo elettronico in sic, e dispositivo elettronico in sic
IT202000015100A1 (it) 2020-06-23 2021-12-23 St Microelectronics Srl Metodo di fabbricazione di un dispositivo rivelatore di una radiazione uv basato su sic e dispositivo rivelatore di una radiazione uv basato su sic
IT202200005363A1 (it) * 2022-03-18 2023-09-18 St Microelectronics Srl Formazione di un dispositivo elettronico, quale un diodo jbs o mps, basato su 3c-sic, e dispositivo elettronico in 3c-sic
US12593485B2 (en) * 2022-03-18 2026-03-31 Stmicroelectronics S.R.L. Forming an electronic device, such as a JBS or MPS diode, based on 3C—SiC, and 3C—SiC electronic device
US20250113506A1 (en) * 2023-10-03 2025-04-03 Stmicroelectronics International N.V. One-step front ohmic and schottky contact foramtion on sic power devices with laser annealing
IT202400003835A1 (it) 2024-02-23 2025-08-23 St Microelectronics Int Nv Metodo per la regolazione dell'altezza della barriera schottky in un diodo di potenza in carburo di silicio, e diodo di potenza

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080099769A1 (en) 2006-10-25 2008-05-01 Infineon Technologies Austria Ag PRODUCTION OF AN INTEGRATED CIRCUIT INCLUDING ELECTRICAL CONTACT ON SiC
JP2011151208A (ja) 2010-01-21 2011-08-04 Toshiba Corp 半導体整流装置
JP2014063948A (ja) 2012-09-24 2014-04-10 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法
JP2015153789A (ja) 2014-02-10 2015-08-24 トヨタ自動車株式会社 ＳｉＣ基板を利用する半導体装置とその製造方法
WO2016002386A1 (ja) 2014-07-02 2016-01-07 富士電機株式会社 炭化珪素半導体素子の製造方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6747291B1 (en) * 2003-01-10 2004-06-08 The United States Of America As Represented By The Secretary Of The Air Force Ohmic contacts on p-type silicon carbide using carbon films
US20050104072A1 (en) 2003-08-14 2005-05-19 Slater David B.Jr. Localized annealing of metal-silicon carbide ohmic contacts and devices so formed
US7498633B2 (en) 2005-01-21 2009-03-03 Purdue Research Foundation High-voltage power semiconductor device
KR20130086057A (ko) 2005-09-16 2013-07-30 크리 인코포레이티드 실리콘 카바이드 전력 소자들을 그 상에 가지는 반도체 웨이퍼들의 가공방법들
US8232558B2 (en) * 2008-05-21 2012-07-31 Cree, Inc. Junction barrier Schottky diodes with current surge capability
JP5408929B2 (ja) * 2008-08-21 2014-02-05 昭和電工株式会社 半導体装置および半導体装置の製造方法
JP2011071281A (ja) * 2009-09-25 2011-04-07 Toyota Central R&D Labs Inc 半導体装置とその製造方法
DE202012013565U1 (de) 2011-07-20 2017-11-14 Sumitomo Electric Industries, Ltd. Siliziumkarbidsubstrat und Halbleitervorrichtung
US8664665B2 (en) * 2011-09-11 2014-03-04 Cree, Inc. Schottky diode employing recesses for elements of junction barrier array
CN103117298A (zh) * 2011-11-17 2013-05-22 中国科学院物理研究所 一种碳化硅的欧姆电极结构及其制备方法
JP2014127660A (ja) * 2012-12-27 2014-07-07 Sumitomo Electric Ind Ltd 炭化珪素ダイオード、炭化珪素トランジスタおよび炭化珪素半導体装置の製造方法
US8962468B1 (en) * 2014-04-23 2015-02-24 United Silicon Carbide, Inc. Formation of ohmic contacts on wide band gap semiconductors
EP3134914B1 (en) * 2014-04-23 2019-04-10 United Silicon Carbide Inc. Formation of ohmic contacts on wide band gap semiconductors
JP6617292B2 (ja) 2014-05-23 2019-12-11 パナソニックＩｐマネジメント株式会社 炭化珪素半導体装置
CN204966510U (zh) 2014-06-20 2016-01-13 意法半导体股份有限公司 宽带隙高密度半导体开关器件
JP2016046449A (ja) 2014-08-26 2016-04-04 住友重機械工業株式会社 半導体素子の製造方法
JP6058228B1 (ja) 2015-04-22 2017-01-11 三菱電機株式会社 半導体装置および半導体装置の製造方法
DE102016124973A1 (de) * 2016-12-20 2018-06-21 Infineon Technologies Ag Halbleiterbauelemente und Verfahren zum Bilden von Halbleiterbauelementen
DE102017100109A1 (de) 2017-01-04 2018-07-05 Infineon Technologies Ag Halbleitervorrichtung und verfahren zum herstellen derselben
US10629686B2 (en) 2018-08-02 2020-04-21 Semiconductor Components Industries, Llc Carbon-controlled ohmic contact layer for backside ohmic contact on a silicon carbide power semiconductor device
CN109326657A (zh) 2018-08-29 2019-02-12 北京时代民芯科技有限公司 一种碳化硅基紫外探测器及其制备方法
CN109037041A (zh) * 2018-09-21 2018-12-18 黄兴 一种碳化硅的欧姆接触的制备方法及器件
EP3712962B1 (en) 2019-03-22 2023-06-07 STMicroelectronics S.r.l. Semiconductor mps diode with reduced current-crowding effect and manufacturing method thereof
IT202000004696A1 (it) 2020-03-05 2021-09-05 St Microelectronics Srl METODO DI FABBRICAZIONE DI UN DISPOSITIVO ELETTRONICO IN SiC CON FASI DI MANIPOLAZIONE RIDOTTE, E DISPOSITIVO ELETTRONICO IN SiC
IT202000008179A1 (it) 2020-04-17 2021-10-17 St Microelectronics Srl Formazione di contatti ohmici in un dispositivo elettronico basato su sic, e dispositivo elettronico
IT202000008167A1 (it) * 2020-04-17 2021-10-17 St Microelectronics Srl Attivazione droganti e formazione di contatto ohmico in un dispositivo elettronico in sic, e dispositivo elettronico in sic
IT202000015100A1 (it) 2020-06-23 2021-12-23 St Microelectronics Srl Metodo di fabbricazione di un dispositivo rivelatore di una radiazione uv basato su sic e dispositivo rivelatore di una radiazione uv basato su sic

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080099769A1 (en) 2006-10-25 2008-05-01 Infineon Technologies Austria Ag PRODUCTION OF AN INTEGRATED CIRCUIT INCLUDING ELECTRICAL CONTACT ON SiC
JP2011151208A (ja) 2010-01-21 2011-08-04 Toshiba Corp 半導体整流装置
US20130313573A1 (en) 2010-01-21 2013-11-28 Kabushiki Kaisha Toshiba Semiconductor rectifier
JP2014063948A (ja) 2012-09-24 2014-04-10 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法
JP2015153789A (ja) 2014-02-10 2015-08-24 トヨタ自動車株式会社 ＳｉＣ基板を利用する半導体装置とその製造方法
WO2016002386A1 (ja) 2014-07-02 2016-01-07 富士電機株式会社 炭化珪素半導体素子の製造方法

Also Published As

Publication number Publication date
US20230343831A1 (en) 2023-10-26
US12051725B2 (en) 2024-07-30
EP3896719C0 (en) 2025-09-10
US11670685B2 (en) 2023-06-06
US20250022919A1 (en) 2025-01-16
CN113539821A (zh) 2021-10-22
EP3896719A1 (en) 2021-10-20
JP2021174983A (ja) 2021-11-01
IT202000008167A1 (it) 2021-10-17
JP2026015561A (ja) 2026-01-29
EP3896719B1 (en) 2025-09-10
CN215220656U (zh) 2021-12-17
US20210328023A1 (en) 2021-10-21

Similar Documents

Publication Publication Date Title
JP7779660B2 (ja) ＳｉＣ電子装置におけるドーピング活性化及びオーミックコンタクト形成並びにＳｉＣ電子装置
JP7721291B2 (ja) ＳｉＣを基礎とした電子装置におけるオーミックコンタクト形成及び電子装置
JP7720153B2 (ja) 処理ステップを減少させたＳｉＣ電子装置の製造方法及びＳｉＣ電子装置
EP3930010B1 (en) Method for manufacturing a uv-radiation detector device based on sic, and uv-radiation detector device based on sic
US12593485B2 (en) Forming an electronic device, such as a JBS or MPS diode, based on 3C—SiC, and 3C—SiC electronic device
US20250393223A1 (en) Contextual formation of a junction barrier diode and a schottky diode in a mps device based on silicon carbide, and mps device
EP4246554B1 (en) Forming an electronic device, such as a jbs or mps diode, based on 3c-sic, and 3c-sic electronic device
CN221708719U (zh) 电子器件
CN115004342A (zh) 碳化硅半导体装置以及碳化硅半导体装置的制造方法
CN119742229A (zh) 在电子设备中形成肖特基接触以及具有该接触的电子设备

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240308

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20240308

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20250213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20250324

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20250624

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20250925

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20251024

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20251120

R150 Certificate of patent or registration of utility model

Ref document number: 7779660

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150