JP7780849B2 - 静電チャックの製造方法 - Google Patents

Description

本開示の例示的実施形態は、静電チャック及び静電チャックの製造方法に関する。

表面に複数の凸部が形成された静電チャックを提供する技術として、特許文献１に記載された技術がある。

特開２０２２－１２９６３２号公報

本開示は、静電チャックに保持された基板の裏面に生じる傷を低減することができる技術を提供する。

本開示の一つの例示的実施形態における静電チャックは、基板を保持する静電チャックであって、誘電体と、誘電体の内部に配置される電極と、を備え、誘電体は、上面と、上面から上方に突出し、基板を支持するように構成される複数の突起部と、を含み、突起部は、結晶質の基部と、基部上に配置される非結晶質の表面層と、を含む。

本開示の一つの例示的実施形態によれば、静電チャックに保持された基板の裏面に生じる傷を低減することができる技術を提供することができる。

プラズマ処理システムの構成例を説明するための図である。 プラズマ処理装置の構成例を説明するための図である。 静電チャックの構成例を説明するための平面視の図である。 静電チャックの構成例を説明するための図である。 突起部の構成例を説明するための図である。 突起部の組織の一例を示す図である。 静電チャックの製造方法の一例を示すフローチャットである。 突起部の表面層に研磨表面を形成する一例を説明するための図である。 突起部の上面及び側面の表面層に研磨表面を形成する一例を説明するための図である。 静電チャックの製造方法の他の一例を示すフローチャットである。 突起部の表面層と基部との境界を側面に露出させる例を説明するための図である。 ブラスト加工により突起部を形成する一例を説明するための図である。 レーザ加工により突起部を形成し、その時又はその後に突起部の側面に表面層を形成する一例を説明するための図である。 突起部の側面に表面層を形成した後に、突起部の上面に表面層を形成する一例を説明するための図である。 シールバンドに表面層を形成する一例を説明するための図である。 突起部とシールバンドの周囲に配置される溝に表面層を形成する一例を説明するための図である。

以下、本開示の各実施形態について説明する。

一つの例示的実施形態において、基板を保持する静電チャックであって、誘電体と、誘電体の内部に配置される電極と、を備え、誘電体は、上面と、上面から上方に突出し、基板を支持するように構成される複数の突起部と、を含み、突起部は、結晶質の基部と、基部上に配置される非結晶質の表面層と、を含む、静電チャックが提供される。

一つの例示的実施形態において、非結晶質の表面層は、０．１μｍ以上２０μｍ以下の範囲の厚みを有する。

一つの例示的実施形態において、表面層は、基部と同じ又は基部より小さい熱伝導率を有する。

一つの例示的実施形態において、非結晶質の表面層は、アモルファスのアルミナを含む。

一つの例示的実施形態において、複数の突起部は、レーザの照射痕を有する。

一つの例示的実施形態において、（ａ）誘電体の上面から上方に突出する複数の突起部を形成する工程であって、突起部は結晶質である、工程と、（ｂ）複数の突起部にレーザ光を照射して、突起部に非結晶質の表面層を形成する工程と、を含む、静電チャックの製造方法が提供される。

一つの例示的実施形態において、非結晶質の表面層は、０．１μｍ以上２０μｍ以下の範囲の厚みに形成される。

一つの例示的実施形態において、表面層は、突起部が有する基部と同等若しくは前記基部より小さい熱伝導率を有する。

一つの例示的実施形態において、非結晶質の表面層は、アモルファスのアルミナを含む。

一つの例示的実施形態において、（ａ）プラズマ処理に使用された静電チャックが有する誘電体の上面において、上面から上方に突出する複数の突起部を形成する工程であって、突起部は結晶質である、工程と、（ｂ）複数の突起部にレーザ光を照射して、突起部に非結晶質の表面層を形成する工程と、を含む、静電チャックの製造方法が提供される。

一つの例示的実施形態において、非結晶質の表面層は、０．１μｍ以上２０μｍ以下の範囲の厚みに形成される。

一つの例示的実施形態において、表面層は、突起部が有する基部と同等若しくは前記基部より小さい熱伝導率を有する。

一つの例示的実施形態において、非結晶質の表面層は、アモルファスのアルミナを含む。

一つの例示的実施形態において、表面層は、表面粗さＲａが０．０５μｍ以下の研磨表面を有する。

一つの例示的実施形態において、突起部は、上面と側面とを有し、結晶質の基部と非結晶質の表面層との境界が、突起部の上面に露出せず、突起部の側面に露出している。

一つの例示的実施形態において、表面層は、表面からの深さが１００ｎｍ～５００ｎｍの範囲内で、ナノインデンター法による硬さが２２ＧＰａ～２７ＧＰａの範囲内に形成される。

一つの例示的実施形態において、突起部は、基板の外周部を支持するように構成されるシールバンドを含む。

一つの例示的実施形態において、誘電体は、突起部の周囲に配置される溝をさらに備え、溝は、結晶質の溝基部と、溝基部上に配置される非結晶質の溝表面層と、を含む。

一つの例示的実施形態において、（ｃ）非結晶質の表面層を研磨する工程を、さらに含む。

一つの例示的実施形態において、（ａ）において複数の突起部をレーザ加工により形成し、（ｂ）においてレーザの照射により、突起部の側面に非結晶質の表面層を形成し、その後、突起部の上面に非結晶質の表面層を形成する。

一つの例示的実施形態において、（ａ）において複数の突起部をブラスト加工により形成し、（ｂ）においてレーザの照射により、突起部の上面に非結晶質の表面層を形成する。

以下、図面を参照して、本開示の各実施形態について詳細に説明する。なお、各図面において同一または同様の要素には同一の符号を付し、重複する説明を省略する。特に断らない限り、図面に示す位置関係に基づいて上下左右等の位置関係を説明する。図面の寸法比率は実際の比率を示すものではなく、また、実際の比率は図示の比率に限られるものではない。

＜プラズマ処理システムの一例＞

図１は、プラズマ処理システムの構成例を説明するための図である。一実施形態において、プラズマ処理システムは、プラズマ処理装置１及び制御部２を含む。プラズマ処理システムは、基板処理システムの一例であり、プラズマ処理装置１は、基板処理装置の一例である。プラズマ処理装置１は、プラズマ処理チャンバ１０、基板支持部１１及びプラズマ生成部１２を含む。プラズマ処理チャンバ１０は、プラズマ処理空間を有する。また、プラズマ処理チャンバ１０は、少なくとも１つの処理ガスをプラズマ処理空間に供給するための少なくとも１つのガス供給口と、プラズマ処理空間からガスを排出するための少なくとも１つのガス排出口とを有する。ガス供給口は、後述するガス供給部２０に接続され、ガス排出口は、後述する排気システム４０に接続される。基板支持部１１は、プラズマ処理空間内に配置され、基板を支持するための基板支持面を有する。

プラズマ生成部１２は、プラズマ処理空間内に供給された少なくとも１つの処理ガスからプラズマを生成するように構成される。プラズマ処理空間において形成されるプラズマは、容量結合プラズマ（ＣＣＰ；Ｃａｐａｃｉｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）、誘導結合プラズマ（ＩＣＰ；Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）、ＥＣＲプラズマ（Ｅｌｅｃｔｒｏｎ－Ｃｙｃｌｏｔｒｏｎ－ｒｅｓｏｎａｎｃｅ ｐｌａｓｍａ）、ヘリコン波励起プラズマ（ＨＷＰ：Ｈｅｌｉｃｏｎ Ｗａｖｅ Ｐｌａｓｍａ）、又は、表面波プラズマ（ＳＷＰ：Ｓｕｒｆａｃｅ Ｗａｖｅ Ｐｌａｓｍａ）等であってもよい。また、ＡＣ（Ａｌｔｅｒｎａｔｉｎｇ Ｃｕｒｒｅｎｔ）プラズマ生成部及びＤＣ（Ｄｉｒｅｃｔ Ｃｕｒｒｅｎｔ）プラズマ生成部を含む、種々のタイプのプラズマ生成部が用いられてもよい。一実施形態において、ＡＣプラズマ生成部で用いられるＡＣ信号（ＡＣ電力）は、１００ｋＨｚ～１０ＧＨｚの範囲内の周波数を有する。従って、ＡＣ信号は、ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）信号及びマイクロ波信号を含む。一実施形態において、ＲＦ信号は、 １００ｋＨｚ～１５０ＭＨｚの範囲内の周波数を有する。

制御部２は、本開示において述べられる種々の工程をプラズマ処理装置１に実行させるコンピュータ実行可能な命令を処理する。制御部２は、ここで述べられる種々の工程を実行するようにプラズマ処理装置１の各要素を制御するように構成され得る。一実施形態において、制御部２の一部又は全てがプラズマ処理装置１に含まれてもよい。制御部２は、処理部２ａ１、記憶部２ａ２及び通信インターフェース２ａ３を含んでもよい。制御部２は、例えばコンピュータ２ａにより実現される。処理部２ａ１は、記憶部２ａ２からプログラムを読み出し、読み出されたプログラムを実行することにより種々の制御動作を行うように構成され得る。このプログラムは、予め記憶部２ａ２に格納されていてもよく、必要なときに、媒体を介して取得されてもよい。取得されたプログラムは、記憶部２ａ２に格納され、処理部２ａ１によって記憶部２ａ２から読み出されて実行される。媒体は、コンピュータ２ａに読み取り可能な種々の記憶媒体であってもよく、通信インターフェース２ａ３に接続されている通信回線であってもよい。処理部２ａ１は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）であってもよい。記憶部２ａ２は、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）、ＳＳＤ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ）、又はこれらの組み合わせを含んでもよい。通信インターフェース２ａ３は、ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）等の通信回線を介してプラズマ処理装置１との間で通信してもよい。

以下に、プラズマ処理装置１の一例としての容量結合型のプラズマ処理装置の構成例について説明する。図２は、容量結合型のプラズマ処理装置の構成例を説明するための図である。

容量結合型のプラズマ処理装置１は、プラズマ処理チャンバ１０、ガス供給部２０、電源３０及び排気システム４０を含む。また、プラズマ処理装置１は、基板支持部１１及びガス導入部を含む。ガス導入部は、少なくとも１つの処理ガスをプラズマ処理チャンバ１０内に導入するように構成される。ガス導入部は、シャワーヘッド１３を含む。基板支持部１１は、プラズマ処理チャンバ１０内に配置される。シャワーヘッド１３は、基板支持部１１の上方に配置される。一実施形態において、シャワーヘッド１３は、プラズマ処理チャンバ１０の天部（ｃｅｉｌｉｎｇ）の少なくとも一部を構成する。プラズマ処理チャンバ１０は、シャワーヘッド１３、プラズマ処理チャンバ１０の側壁１０ａ及び基板支持部１１により規定されたプラズマ処理空間１０ｓを有する。プラズマ処理チャンバ１０は接地される。シャワーヘッド１３及び基板支持部１１は、プラズマ処理チャンバ１０の筐体とは電気的に絶縁される。

基板支持部１１は、本体部１１１及びリングアセンブリ１１２を含む。本体部１１１は、基板Ｗを支持するための中央領域１１１ａと、リングアセンブリ１１２を支持するための環状領域１１１ｂとを有する。ウェハは基板Ｗの一例である。本体部１１１の環状領域１１１ｂは、平面視で本体部１１１の中央領域１１１ａを囲んでいる。基板Ｗは、本体部１１１の中央領域１１１ａ上に配置され、リングアセンブリ１１２は、本体部１１１の中央領域１１１ａ上の基板Ｗを囲むように本体部１１１の環状領域１１１ｂ上に配置される。従って、中央領域１１１ａは、基板Ｗを支持するための基板支持面とも呼ばれ、環状領域１１１ｂは、リングアセンブリ１１２を支持するためのリング支持面とも呼ばれる。

一実施形態において、本体部１１１は、基台１１１０及び静電チャック１１１１を含む。基台１１１０は、導電性部材を含む。基台１１１０の導電性部材は下部電極として機能し得る。静電チャック１１１１は、基台１１１０の上に配置される。静電チャック１１１１は、セラミック部材１１１１ａとセラミック部材１１１１ａ内に配置される静電電極１１１１ｂとを含む。セラミック部材１１１１ａは、中央領域１１１ａを有する。一実施形態において、セラミック部材１１１１ａは、環状領域１１１ｂも有する。なお、環状静電チャックや環状絶縁部材のような、静電チャック１１１１を囲む他の部材が環状領域１１１ｂを有してもよい。この場合、リングアセンブリ１１２は、環状静電チャック又は環状絶縁部材の上に配置されてもよく、静電チャック１１１１と環状絶縁部材の両方の上に配置されてもよい。また、後述するＲＦ電源３１及び／又はＤＣ電源３２に結合される少なくとも１つのＲＦ／ＤＣ電極がセラミック部材１１１１ａ内に配置されてもよい。この場合、少なくとも１つのＲＦ／ＤＣ電極が下部電極として機能する。後述するバイアスＲＦ信号及び／又はＤＣ信号が少なくとも１つのＲＦ／ＤＣ電極に供給される場合、ＲＦ／ＤＣ電極はバイアス電極とも呼ばれる。なお、基台１１１０の導電性部材と少なくとも１つのＲＦ／ＤＣ電極とが複数の下部電極として機能してもよい。また、静電電極１１１１ｂが下部電極として機能してもよい。従って、基板支持部１１は、少なくとも１つの下部電極を含む。

リングアセンブリ１１２は、１又は複数の環状部材を含む。一実施形態において、１又は複数の環状部材は、１又は複数のエッジリングと少なくとも１つのカバーリングとを含む。エッジリングは、導電性材料又は絶縁材料で形成され、カバーリングは、絶縁材料で形成される。

また、基板支持部１１は、静電チャック１１１１、リングアセンブリ１１２及び基板のうち少なくとも１つをターゲット温度に調節するように構成される温調モジュールを含んでもよい。温調モジュールは、ヒータ、伝熱媒体、流路１１１０ａ、又はこれらの組み合わせを含んでもよい。流路１１１０ａには、ブラインやガスのような伝熱流体が流れる。一実施形態において、流路１１１０ａが基台１１１０内に形成され、１又は複数のヒータが静電チャック１１１１のセラミック部材１１１１ａ内に配置される。また、基板支持部１１は、基板Ｗの裏面と中央領域１１１ａとの間の間隙に伝熱ガスを供給するように構成された伝熱ガス供給部を含んでもよい。

シャワーヘッド１３は、ガス供給部２０からの少なくとも１つの処理ガスをプラズマ処理空間１０ｓ内に導入するように構成される。シャワーヘッド１３は、少なくとも１つのガス供給口１３ａ、少なくとも１つのガス拡散室１３ｂ、及び複数のガス導入口１３ｃを有する。ガス供給口１３ａに供給された処理ガスは、ガス拡散室１３ｂを通過して複数のガス導入口１３ｃからプラズマ処理空間１０ｓ内に導入される。また、シャワーヘッド１３は、少なくとも１つの上部電極を含む。なお、ガス導入部は、シャワーヘッド１３に加えて、側壁１０ａに形成された１又は複数の開口部に取り付けられる１又は複数のサイドガス注入部（ＳＧＩ：Ｓｉｄｅ Ｇａｓ Ｉｎｊｅｃｔｏｒ）を含んでもよい。

ガス供給部２０は、少なくとも１つのガスソース２１及び少なくとも１つの流量制御器２２を含んでもよい。一実施形態において、ガス供給部２０は、少なくとも１つの処理ガスを、それぞれに対応のガスソース２１からそれぞれに対応の流量制御器２２を介してシャワーヘッド１３に供給するように構成される。各流量制御器２２は、例えばマスフローコントローラ又は圧力制御式の流量制御器を含んでもよい。さらに、ガス供給部２０は、少なくとも１つの処理ガスの流量を変調又はパルス化する少なくとも１つの流量変調デバイスを含んでもよい。

電源３０は、少なくとも１つのインピーダンス整合回路を介してプラズマ処理チャンバ１０に結合されるＲＦ電源３１を含む。ＲＦ電源３１は、少なくとも１つのＲＦ信号（ＲＦ電力）を少なくとも１つの下部電極及び／又は少なくとも１つの上部電極に供給するように構成される。これにより、プラズマ処理空間１０ｓに供給された少なくとも１つの処理ガスからプラズマが形成される。従って、ＲＦ電源３１は、プラズマ生成部１２の少なくとも一部として機能し得る。また、バイアスＲＦ信号を少なくとも１つの下部電極に供給することにより、基板Ｗにバイアス電位が発生し、形成されたプラズマ中のイオン成分を基板Ｗに引き込むことができる。

一実施形態において、ＲＦ電源３１は、第１のＲＦ生成部３１ａ及び第２のＲＦ生成部３１ｂを含む。第１のＲＦ生成部３１ａは、少なくとも１つのインピーダンス整合回路を介して少なくとも１つの下部電極及び／又は少なくとも１つの上部電極に結合され、プラズマ生成用のソースＲＦ信号（ソースＲＦ電力）を生成するように構成される。一実施形態において、ソースＲＦ信号は、１０ＭＨｚ～１５０ＭＨｚの範囲内の周波数を有する。一実施形態において、第１のＲＦ生成部３１ａは、異なる周波数を有する複数のソースＲＦ信号を生成するように構成されてもよい。生成された１又は複数のソースＲＦ信号は、少なくとも１つの下部電極及び／又は少なくとも１つの上部電極に供給される。

第２のＲＦ生成部３１ｂは、少なくとも１つのインピーダンス整合回路を介して少なくとも１つの下部電極に結合され、バイアスＲＦ信号（バイアスＲＦ電力）を生成するように構成される。バイアスＲＦ信号の周波数は、ソースＲＦ信号の周波数と同じであっても異なっていてもよい。一実施形態において、バイアスＲＦ信号は、ソースＲＦ信号の周波数よりも低い周波数を有する。一実施形態において、バイアスＲＦ信号は、１００ｋＨｚ～６０ＭＨｚの範囲内の周波数を有する。一実施形態において、第２のＲＦ生成部３１ｂは、異なる周波数を有する複数のバイアスＲＦ信号を生成するように構成されてもよい。生成された１又は複数のバイアスＲＦ信号は、少なくとも１つの下部電極に供給される。また、種々の実施形態において、ソースＲＦ信号及びバイアスＲＦ信号のうち少なくとも１つがパルス化されてもよい。

また、電源３０は、プラズマ処理チャンバ１０に結合されるＤＣ電源３２を含んでもよい。ＤＣ電源３２は、第１のＤＣ生成部３２ａ及び第２のＤＣ生成部３２ｂを含む。一実施形態において、第１のＤＣ生成部３２ａは、少なくとも１つの下部電極に接続され、第１のＤＣ信号を生成するように構成される。生成された第１のＤＣ信号は、少なくとも１つの下部電極に印加される。一実施形態において、第２のＤＣ生成部３２ｂは、少なくとも１つの上部電極に接続され、第２のＤＣ信号を生成するように構成される。生成された第２のＤＣ信号は、少なくとも１つの上部電極に印加される。

種々の実施形態において、第１及び第２のＤＣ信号がパルス化されてもよい。この場合、電圧パルスのシーケンスが少なくとも１つの下部電極及び／又は少なくとも１つの上部電極に印加される。電圧パルスは、矩形、台形、三角形又はこれらの組み合わせのパルス波形を有してもよい。一実施形態において、ＤＣ信号から電圧パルスのシーケンスを生成するための波形生成部が第１のＤＣ生成部３２ａと少なくとも１つの下部電極との間に接続される。従って、第１のＤＣ生成部３２ａ及び波形生成部は、電圧パルス生成部を構成する。第２のＤＣ生成部３２ｂ及び波形生成部が電圧パルス生成部を構成する場合、電圧パルス生成部は、少なくとも１つの上部電極に接続される。電圧パルスは、正の極性を有してもよく、負の極性を有してもよい。また、電圧パルスのシーケンスは、１周期内に１又は複数の正極性電圧パルスと１又は複数の負極性電圧パルスとを含んでもよい。なお、第１及び第２のＤＣ生成部３２ａ，３２ｂは、ＲＦ電源３１に加えて設けられてもよく、第１のＤＣ生成部３２ａが第２のＲＦ生成部３１ｂに代えて設けられてもよい。

排気システム４０は、例えばプラズマ処理チャンバ１０の底部に設けられたガス排出口１０ｅに接続され得る。排気システム４０は、圧力調整弁及び真空ポンプを含んでもよい。圧力調整弁によって、プラズマ処理空間１０ｓ内の圧力が調整される。真空ポンプは、ターボ分子ポンプ、ドライポンプ又はこれらの組み合わせを含んでもよい。

＜静電チャックの構成例＞
図３及び図４は、上から見た静電チャック１１１１の構成例を説明するための図である。図３は、静電チャック１１１１を上から見た一例を示す図である。一実施形態において、静電チャック１１１１は、セラミック部材１１１１ａと、セラミック部材１１１１ａ内に配置された静電電極１１１１ｂを備えてよい。セラミック部材１１１１ａは誘電体と一例であってよい。

セラミック部材１１１１ａは、略円柱形状を有してよい。セラミック部材１１１１ａは、上面２００と、複数の突起部２０１と、シールバンド２０２を含んでよい。

上面２００は、円形の水平面であってよい。上面２００は、セラミック部材１１１１ａの中心軸上に中心を有してよい。

複数の突起部２０１は、基板が静電チャック１１１１に静電吸着される際に、基板Ｗの裏面を支持するように構成されてよい。複数の突起部２０１は、上面２００上に配置されてよい。各突起部２０１は、上面２００から上方に突出してよい。各突起部２０１は、中心が最も高くなるような略半球体形状を有してよい。突起部２０１は、上面２００と一体であっても別体であってもよい。突起部２０１は、上面２００と異種の材料で構成されてよい。

突起部２０１は、５μｍ以上５０μｍ以下の範囲内の高さを有してよい。突起部２０１は、０．１ｍｍ以上３ｍｍ以下の範囲内の幅（外径）を有してよい。

複数の突起部２０１は、３ｍｍ以上３０ｍｍ以下の範囲内の間隔（ピッチ）で配置されてよい。複数の突起部２０１は、上面２００において均等配置されてよい。複数の突起部２０１は、上面２００の中心に対し同心円状、放射状、或いは格子状に配置されてよい。

図５は、突起部２０１の構成例を説明するための図である。図６は、突起部２０１の組織の一例を説明するための図である。突起部２０１は、結晶質の基部２５０と、基部２５０上に配置される非結晶質の表面層２５１を有してよい。

基部２５０は、結晶質のアルミナ（Ａｌ_２Ｏ_３）で構成されてよい。基部２５０の結晶粒子は、０．５μｍ以上３０μｍ以下の範囲、好ましくは、２μｍ以上１５μｍ以下の範囲の平均粒径を有してよい。平均粒径は、結晶粒子を円形と仮定し、特定の面積Ａを、当該面積Ａ内に存在する粒子の個数Ｂで割って、円形粒子一個当たりの面積Ｃ（＝Ａ／Ｂ）を求め、当該面積Ｃから円形粒子の直径Ｄを算出ことで求められ得る。

表面層２５１は、非結晶質のアルミナで構成されてよい。表面層２５１は、０．１μｍ以上２０μｍ以下の範囲の厚みを有してよい。表面層２５１は、レーザ光が照射されて形成されたレーザ加工層であってよい。表面層２５１は、レーザの照射痕を有してよい。レーザの照射痕は、レーザ光により溶解しその後固まったものであってよい。表面層２５１は、基部２５０の近傍に非結晶質と結晶質が混在する領域を有してよい。

突起部２０１の表面層２５１は、基部２５０と同じ又は基部２５０より小さい熱伝導率を有してよい。

図３及び図４に示すように、シールバンド２０２は、上面２００から上方に突出し、上面２００の外周に環状に配置されてよい。シールバンド２０２は、基板が静電チャック１１１１に静電吸着される際に、基板Ｗの外周部の裏面が接触するように構成されてよい。シールバンド２０２は、突起部２０１と同じ高さを有してよいし、突起部２０１より大きい高さ、あるいは小さい高さを有してよい。シールバンド２０２は、突起部の一例であってよい。すなわち、シールバンド２０２は、上記突起部２０１と同様に、基部２５０と表面層２５１を有してよい。

上面２００には、伝熱ガスが流出するガス流出口３００が形成されてよい。図４に示すように、ガス流出口３００は、ガス流路３０１を通じて伝熱ガス供給部３０２に接続されてよい。ガス流路３０１は、基板支持部１１の内部を通過してよい。伝熱ガス供給部３０２は、チャンバ１０の外部に設けられてよい。ガス流出口３００は、一つ又は複数配置されてよい。伝熱ガスは、ヘリウムガスを含むものであってよい。

静電電極１１１１ｂは、スイッチ３１０を介して直流（ＤＣ）電源３１１に接続されてよい。静電電極１１１１ｂに直流電源３１１からの直流電圧が印加されると、セラミック部材１１１１ａと基板Ｗとの間に静電引力（クーロン力）が発生し得る。基板Ｗは、その静電引力によってセラミック部材１１１１ａに引き付けられて、セラミック部材１１１１ａ上に吸着保持され得る。

＜静電チャックの製造方法の一例＞
図７は、静電チャックの製造方法（以下、本製造方法ともいう。）の一例を示すフローチャートである。本製造方法は、セラミック部材１１１１ａの上面２００から上方に突出する複数の突起部を形成する工程ＳＴ１と、複数の突起部にレーザ光を照射して、複数の突起部に非結晶質の表面層を形成する工程ＳＴ２と、を含んでよい。

工程ＳＴ１において、複数の突起部は、セラミック部材１１１１ａの表面を機械加工、又は／及びレーザ加工することで形成してよい。また、複数の突起部は、予め成型された突起体をセラミック部材１１１１ａの表面に接着することで形成してよい。セラミック部材１１１１ａは、プラズマ処理装置１において使用された、いわゆる使用済みの静電チャックのセラミック部材であってよい。セラミック部材１１１１ａは、プラズマ処理装置１から取り外された静電チャックのセラミック部材であってよい。本製造方法は、使用済みの静電チャックをプラズマ処理装置１から取り外す工程を含んでよい。レーザ加工を使用する場合、複数の突起部は、セラミック部材１１１１ａの上面の一部、例えば突起部が形成されない領域をレーザ光で削ることで形成されてよい。

工程ＳＴ２において、レーザ光の光源は、紫外光又は赤外光であってよい。非結晶質の表面層２５１は、０．１μｍ以上２０μｍ以下の範囲の厚みに形成されてよい。非結晶質の表面層２５１は、０．１μｍ以上１０μｍ以下の範囲の厚みに形成されてよい。非結晶質の表面層２５１は、耐プラズマ性のセラミックスを含んでよい。非結晶質の表面層２５１は、アモルファスのアルミナを含んでよい。

＜プラズマ処理方法の一例＞
プラズマ処理装置１で行われるプラズマ処理方法は、プラズマを用いて基板Ｗ上の膜をエッチングするエッチング処理を含む。一実施形態において、プラズマ処理方法は、プラズマ処理装置１において制御部２により実行される。

先ず、図２に示すように、基板Ｗがチャンバ１０内に搬入され、基板支持部１１に載置される。基板Ｗは、図４に示すように静電チャック１１１１に吸着保持される。このとき、基板Ｗは、セラミック部材１１１１ａ上に載置され、基板Ｗの裏面が突起部２０１とシールバンド２０２に接触する。静電電極１１１１ｂに直流電圧が印加され、静電チャック１１１１と基板Ｗとの間に静電引力が生じ、基板Ｗが静電チャック１１１１に吸着される。

図２に示す基板支持部１１において、流路１１１０ａに冷媒が供給され、静電チャック１１１１及び、静電チャック１１１１に保持された基板Ｗが所定温度に温調される。

図４に示す伝熱ガス供給部３０２からガス流出口３００に伝熱ガスが供給され、ガス流出口３００から、基板Ｗと上面２００との間に形成される空間に伝熱ガスが供給される。伝熱ガスは、基板Ｗをその裏面側から温調する。

次に、処理ガスが、図２に示すガス供給部２０によりシャワーヘッド１３に供給され、シャワーヘッド１３からプラズマ処理空間１０ｓに供給される。このとき供給される処理ガスは、基板Ｗのエッチング処理のために必要な活性種を生成するガスを含む。

１又は複数のＲＦ信号がＲＦ電源３１から上部電極及び／又は下部電極に供給される。プラズマ処理空間１０ｓ内の雰囲気はガス排出口１０ｅから排気され、プラズマ処理空間１０ｓの内部は減圧されてもよい。こうして、プラズマ処理空間１０ｓの基板支持部１１上にプラズマが生成され、基板Ｗがエッチング処理される。

本例示的実施形態によれば、静電チャック１１１１のセラミック部材１１１１ａは、上面２００と、上面２００から上方に突出し、基板Ｗを支持するように構成される複数の突起部２０１と、を含み、突起部２０１は、結晶質の基部２５０と、基部２５０上に配置される非結晶質の表面層２５１と、を含む。これにより、静電チャック１１１１に保持された基板Ｗの裏面に傷が生じることを低減することができる。

結晶質の突起部と基板Ｗの裏面が強い面圧で摺動した場合、その応力が突起部の結晶粒界に集中し、結晶粒子が剥離及び/又は脱離してしまう。この結晶粒子や、結晶粒子が離脱して基板支持部の表面に形成された尖部が基板Ｗの裏面に傷をつけてしまう。本例示的態様のように、突起部２０１に非結晶質の表面層２５１を形成することで、結晶粒子の剥離や離脱を抑制することができ、この結果、突起部との接触により基板Ｗの裏面に傷が生じることを抑制することができる。加えて、突起部２０１の表面層２５１が削れたときに、非常に細かいサブナノサイズの粒子が生じ、これが潤滑粒子と同じ働きをする。このため、基板Ｗと突起部２０１との間の摩擦係数が低下し、基板Ｗの裏面に傷が発生することを抑制することができる。さらに、結晶粒子の剥離や離脱を抑制することで、パーティクルの発生を抑制することができる。

＜実施例＞
結晶質のアルミナの表面にレーザ光を照射し、その表面を電子線後方散乱解析装置（EBDS）で撮像した。図６は、電子線後方散乱解析装置（EBDS）で撮像されたアルミナの組織の一例を模式的に示した図である。図６に示すように、レーザ光の照射により、結晶質（結晶粒子あり）のアルミナ（基部２５０）上に、非結晶質（結晶粒子なし）のアルミナ（表面層２５１）が形成された。

結晶質のアルミナと非結晶質のアルミナに対し引っ掻き試験を行った。引っ掻き試験は、次のように行った。引っ掻き試験機の圧子（Ｒ＝２００μｍ）を試験片に対し接触させ、その接触荷重を増加させながら一方向に移動させ、その様子を撮像した。荷重は、０Ｎ～４０Ｎまで連続的に増加させた。圧子が試験片に対し擦った幅と圧子の荷重から、試験片に付加された面圧を算出し、同面圧下での結晶質及び非結晶質の表面の状態を観察した。

結晶質のアルミナについては、結晶粒子の脱落や、鋭角状に破砕された細かな粒子が多数観察された。一方、非結晶質のアルミナについては、表面に粒子の脱落や破砕粒子の発生が無かった。

以上の実施の形態では、静電チャック１１１１が、容量結合型のプラズマ装置に用いられる例について説明したが、これに限定されるものではなく、他の型のプラズマ装置に用いられてよい。また、静電チャック１１１１は、プラズマ処理装置に限られず、他の基板処理装置に用いられてよい。

以上の実施形態において、図８に示すように、突起部２０１の表面層２５１は、表面粗さＲａが０．０５μｍ以下の研磨表面４００を有してよい。なお、突起部２０１は、円柱形状を有してよい。非結晶質の表面層２５１は、突起部２０１の上面２０１ａに形成されてよい。また、図９に示すように、表面層２５１とその研磨表面４００は、突起部２０１の上面２０１ａと側面２０１ｂに形成されてよい。さらに、セラミック部材１１１１ａの上面２００にも、非結晶質の表面層２５１及びその研磨表面４００が形成されてよい。

この場合、上記静電チャックの製造方法は、図１０に示すように、非結晶質の表面層を形成する工程ＳＴ２の後に、表面層２５１を研磨する工程ＳＴ３を有してよい。この工程ＳＴ３により、研磨表面４００が形成される。工程ＳＴ３では、表面層２５１がブラスト処理により研磨されて研磨表面４００が形成されてよい。ブラスト処理は、弾性研磨材を用いて行われてよい。本実施形態によれば、レーザ加工により生じ得る表面層２５１の凹凸を平坦化することができる。これにより、突起部２０１に支持される基板の接触面積が変動し基板の温度が変動すること、基板の摩擦やプラズマ照射により表面層から発塵が生じることを抑制することができる。

以上の実施形態において、図１１に示すように、結晶質の基部２５０と非結晶質の表面層２５１との境界Ｂ１が、突起部２０１の上面２０１ａに露出せず、突起部２０１の側面２０１ｂに露出してよい。

かかる場合、上記静電チャックの製造方法における、複数の突起部を形成する工程ＳＴ１において、図１２に示すように、複数の突起部２０１がブラスト加工により形成される。その後、非結晶質の表面層を形成する工程ＳＴ２において、突起部２０１の上面２０１ａにレーザ光が照射される。これにより、図１１に示すように、突起部２０１の上面２０１ａに非結晶質の表面層２５１が形成される。

また、上記静電チャックの製造方法における、複数の突起部を形成する工程ＳＴ１において、複数の突起部２０１がレーザ加工により形成されてよい。その時、又はその後、非結晶質の表面層を形成する工程ＳＴ２において、突起部２０１にレーザ光が照射される。これにより、図１３に示すように、突起部２０１の側面２０１ｂに非結晶質の表面層２５１が形成される。このとき、結晶質の基部２５０と非結晶質の表面層２５１との境界Ｂ１は、上面２０１ａに露出している。その後、突起部２０１の上面２０１ａにレーザ光が照射される。これにより、図１４に示すように、突起部２０１の上面２０１ａに非結晶質の表面層２５１が形成される。これにより、結晶質の基部２５０と非結晶質の表面層２５１との境界Ｂ１が、突起部２０１の上面２０１ａに露出せず、突起部２０１の側面２０１ｂに露出する。かかる場合、境界Ｂ１がクラック界面となって基板にクラック界面から離脱した脱粒物が付着すること、基板の裏面に傷がつくことを抑制することができる。

以上の実施形態において、表面層２５１は、表面からの深さが１００ｎｍ～５００ｎｍの範囲内で、ナノインデンター法による硬さ（ナノインデンター値）が２２ＧＰａ～２７ＧＰａの範囲内に形成されてよい。表面層２５１のナノインデンター値は、単結晶シリコンのナノインデンター値より大きく、アルミナのセラミックのナノインデンター値より小さくてよい。

以上の実施形態において、図１５に示すように、シールバンド２０２は、上記突起部２０１と同様に、結晶質の基部２５０と非結晶質の表面層２５１を有してよい。非結晶質の表面層２５１は、シールバンド２０２の上面に形成されてよいし、シールバンド２０２の上面及び側面に形成されてよい。

また、図１６に示すように、セラミック部材１１１１ａは、突起部２０１及びシールバンド２０２の周囲に配置される溝４５０をさらに備えてよい。溝４５０は、突起部２０１の周りを囲むように環状に配置されてよい。また、溝４５０は、環状のシールバンド２０２の内側に環状に配置されてよい。溝４５０は、結晶質の溝基部４６０と、溝基部４６０上に配置される非結晶質の溝表面層４６１を有してよい。溝表面層４６１は、上記突起部２０１と同様に、レーザの照射により形成されてよい。

本開示の実施形態は、以下の態様をさらに含む。

（付記１）
基板を保持する静電チャックであって、
誘電体と、
前記誘電体の内部に配置される電極と、を備え、
前記誘電体は、
上面と、
前記上面から上方に突出し、基板を支持するように構成される複数の突起部と、を含み、
前記突起部は、結晶質の基部と、前記基部上に配置される非結晶質の表面層と、を含む、静電チャック。

（付記２）
前記非結晶質の表面層は、０．１μｍ以上２０μｍ以下の範囲の厚みを有する、付記１に記載の静電チャック。

（付記３）
前記表面層は、前記基部と同等若しくは前記基部より小さい熱伝導率を有する、付記１又は２に記載の静電チャック。

（付記４）
前記非結晶質の表面層は、アモルファスのアルミナを含む、付記１から３のいずれか一項に記載の静電チャック。

（付記５）
前記複数の突起部は、レーザの照射痕を有する、付記１から４のいずれか一項に記載の静電チャック。

（付記６）
（ａ）誘電体の上面から上方に突出する複数の突起部を形成する工程であって、前記突起部は結晶質である、前記工程と、
（ｂ）前記複数の突起部にレーザ光を照射して、前記突起部に非結晶質の表面層を形成する工程と、を含む、静電チャックの製造方法。

（付記７）
前記非結晶質の表面層は、０．１μｍ以上２０μｍ以下の範囲の厚みに形成される、付記６に記載の静電チャックの製造方法。

（付記８）
前記表面層は、前記突起部が有する基部より小さい熱伝導率を有する、付記６又は７に記載の静電チャックの製造方法。

（付記９）
前記非結晶質の表面層は、アモルファスのアルミナを含む、付記６から８のいずれか一項に記載の静電チャックの製造方法。

（付記１０）
（ａ）プラズマ処理に使用された（使用済みの）静電チャックが有する誘電体の上面において、前記上面から上方に突出する複数の突起部を形成する工程であって、前記突起部は結晶質である、前記工程と、
（ｂ）前記複数の突起部にレーザ光を照射して、前記突起部に非結晶質の表面層を形成する工程と、を含む、静電チャックの製造方法。

（付記１１）
前記非結晶質の表面層は、０．１μｍ以上２０μｍ以下の範囲の厚みに形成される、付記１０に記載の静電チャックの製造方法。

（付記１２）
前記表面層は、前記突起部が有する基部と同等若しくは前記基部より小さい熱伝導率を有する、付記１０又は１１に記載の静電チャックの製造方法。

（付記１３）
前記非結晶質の表面層は、アモルファスのアルミナを含む、付記１０から１２のいずれか一項に記載の静電チャックの製造方法。

（付記１４）
前記表面層は、表面粗さＲａが０．０５μｍ以下の研磨表面を有する、
付記１から５のいずれか一項に記載の静電チャック。

（付記１５）
前記突起部は、上面と側面とを有し、
前記結晶質の基部と前記非結晶質の表面層との境界が、前記突起部の上面に露出せず、前記突起部の側面に露出している、
付記１から５、１４のいずれか一項に記載の静電チャック。

（付記１６）
前記表面層は、表面からの深さが１００ｎｍ～５００ｎｍの範囲内で、ナノインデンター法による硬さが２２ＧＰａ～２７ＧＰａの範囲内に形成される、
付記１から５、１４、１５のいずれか一項に記載の静電チャック。

（付記１７）
前記突起部は、基板の外周部を支持するように構成されるシールバンドを含む、
付記１から５、１４から１６のいずれか一項に記載の静電チャック。

（付記１８）
前記誘電体は、前記突起部の周囲に配置される溝をさらに備え、
前記溝は、結晶質の溝基部と、前記溝基部上に配置される非結晶質の溝表面層と、を含む、
付記１から５、１４から１７のいずれか一項に記載の静電チャック。

（付記１９）
（ｃ）前記非結晶質の表面層を研磨する工程を、さらに含む、
付記６から１３のいずれか一項に記載の静電チャックの製造方法。

（付記２０）
前記（ａ）において前記複数の突起部をレーザ加工により形成し、
前記（ｂ）においてレーザの照射により、前記突起部の側面に前記非結晶質の表面層を形成し、その後、前記突起部の上面に前記非結晶質の表面層を形成する、
付記６から１３、１９のいずれか一項に記載の静電チャックの製造方法。

（付記２１）
前記（ａ）において前記複数の突起部をブラスト加工により形成し、
前記（ｂ）においてレーザの照射により、前記突起部の上面に前記非結晶質の表面層を形成する、
付記６から１３、１９のいずれか一項に記載の静電チャックの製造方法。

以上の各実施形態は、説明の目的で記載されており、本開示の範囲を限定することを意図するものではない。以上の各実施形態は、本開示の範囲及び趣旨から逸脱することなく種々の変形をなし得る。例えば、ある実施形態における一部の構成要素を、他の実施形態に追加することができる。また、ある実施形態における一部の構成要素を、他の実施形態の対応する構成要素と置換することができる。

１……プラズマ処理装置、１０……チャンバ、１１……基板支持部、１１１１……静電チャック、１１１１ａ……セラミック部材、１１１１ｂ……静電電極、２００……上面、２０１……突起部、２０２……シールバンド、２５０……基部、２５１……表面層、Ｗ…基板

Claims (12)

1. （ａ）誘電体の上面から上方に突出する突起部を形成する工程と、
   （ｂ）前記突起部にレーザ光を照射して、前記突起部に非結晶質のアルミナを含む表面層を形成する工程と、を含む、
   静電チャックの製造方法。
2. （ａ）プラズマ処理に使用された静電チャックが有する誘電体の上面において、前記上面から上方に突出する突起部を形成する工程と、
   （ｂ）前記突起部にレーザ光を照射して、前記突起部に非結晶質のアルミナを含む表面層を形成する工程と、を含む、
   静電チャックの製造方法。
3. （ａ）誘電体の上面から上方に突出する突起部を形成する工程と、
   （ｂ）前記突起部にレーザ光を照射して、前記突起部に非結晶質の表面層を形成する工程と、
   （ｃ）前記非結晶質の表面層を研磨する工程を含む、
   静電チャックの製造方法。
4. 前記突起部は、結晶質のアルミナを含む、
   請求項１～３のいずれか一項に記載の静電チャックの製造方法。
5. （ｃ）前記非結晶質の表面層を研磨する工程を、さらに含む、
   請求項１又は２に記載の静電チャックの製造方法。
6. 前記（ｃ）は、弾性研磨材を用いて行われる、
   請求項３に記載の静電チャックの製造方法。
7. 前記（ａ）において前記突起部をレーザ加工により形成される、
   請求項１～３のいずれか一項に記載の静電チャックの製造方法。
8. 前記（ａ）において前記突起部をブラスト加工により形成される、
   請求項１～３のいずれか一項に記載の静電チャックの製造方法。
9. 前記非結晶質の表面層は、０．１μｍ以上２０μｍ以下の範囲の厚みに形成される、請求項１～３のいずれか一項に記載の静電チャックの製造方法。
10. 前記表面層は、前記突起部が有する基部より小さい熱伝導率を有する、
    請求項１～３のいずれか一項に記載の静電チャックの製造方法。
11. 前記（ｂ）においてレーザの照射により、前記突起部の側面に前記非結晶質の表面層を形成し、その後、前記突起部の上面に前記非結晶質の表面層を形成する、
    請求項１～３のいずれか一項に記載の静電チャックの製造方法。
12. 前記非結晶質の表面層は、非結晶質のアルミナを含む、
    請求項３に記載の静電チャックの製造方法。