JP7784972B2 - Semiconductor device and manufacturing method thereof - Google Patents
Semiconductor device and manufacturing method thereofInfo
- Publication number
- JP7784972B2 JP7784972B2 JP2022140803A JP2022140803A JP7784972B2 JP 7784972 B2 JP7784972 B2 JP 7784972B2 JP 2022140803 A JP2022140803 A JP 2022140803A JP 2022140803 A JP2022140803 A JP 2022140803A JP 7784972 B2 JP7784972 B2 JP 7784972B2
- Authority
- JP
- Japan
- Prior art keywords
- temperature sensor
- semiconductor
- semiconductor device
- chip
- main
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W40/00—Arrangements for thermal protection or thermal control
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
- G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
- G01K7/16—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using resistive elements
- G01K7/22—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using resistive elements the element being a non-linear resistance, e.g. thermistor
- G01K7/226—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using resistive elements the element being a non-linear resistance, e.g. thermistor using microstructures, e.g. silicon spreading resistance
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
- H10W70/614—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together the multiple chips being integrally enclosed
Landscapes
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
本発明は、パワー素子を備えた半導体装置およびその製造方法に関する。 The present invention relates to a semiconductor device equipped with a power element and a manufacturing method thereof.
近年、SiC(炭化ケイ素)パワー半導体チップが搭載された半導体装置(半導体モジュール)を使用した電力変換装置が市場に投入され始めている。SiCを代表とするワイドバンドギャップパワー半導体は従来のSi(シリコン)パワー半導体よりも導通損失が小さいため、サイズの小さい半導体チップを用いた小型半導体モジュールが作製可能である。しかし、チップサイズが小さくなるためチップの放熱の面積も小さくなり、熱抵抗は大きくなる傾向にある。また、電力変換装置によっては過昇温保護のためチップの温度検知機能が必須となる場合があり、より精密な半導体モジュールの温度管理が求められる。 In recent years, power conversion devices using semiconductor devices (semiconductor modules) equipped with SiC (silicon carbide) power semiconductor chips have begun to appear on the market. Wide bandgap power semiconductors, such as SiC, have lower conduction losses than conventional Si (silicon) power semiconductors, making it possible to create compact semiconductor modules using small semiconductor chips. However, as chip size decreases, the chip's heat dissipation area also decreases, and thermal resistance tends to increase. Furthermore, depending on the power conversion device, a chip temperature detection function may be required to protect against overheating, requiring more precise temperature management of the semiconductor module.
特許文献1(特開2022-78954号公報)には、下面の端部にチップ温度センサを備えたチップと、当該チップの下面にはんだボールを介して接続され、チップ温度センサと対向する面にキャリア温度センサを備えたキャリアとを有するチップパッケージが記載されている。 Patent document 1 (JP 2022-78954 A) describes a chip package that includes a chip equipped with a chip temperature sensor at the end of its underside, and a carrier that is connected to the underside of the chip via solder balls and equipped with a carrier temperature sensor on the surface facing the chip temperature sensor.
特許文献2(特開2016-163535号公報)には、温度センサを備えたトランジスタと、ダイオードとを有し、冷却媒体が供給される冷却器により冷却されるパッケージが記載されている。ここでは、冷却媒体が減少した際に冷却機能の低下を速やかに検知するため、温度センサを備えたトランジスタを上側に配置している。 Patent Document 2 (JP 2016-163535 A) describes a package that has a transistor equipped with a temperature sensor and a diode, and is cooled by a cooler supplied with a cooling medium. In this package, the transistor equipped with the temperature sensor is placed on the upper side to quickly detect a decrease in cooling function when the cooling medium decreases.
特許文献3(特開2016-115727号公報)には、パワー半導体を備えた第1半導体チップと、他の第2半導体チップとを重ねて接合し、第1半導体チップの直下の第2半導体チップの上面に加熱検出回路を設けることが記載されている。 Patent document 3 (JP 2016-115727 A) describes a method in which a first semiconductor chip equipped with a power semiconductor is stacked and bonded to another second semiconductor chip, and a heat detection circuit is provided on the top surface of the second semiconductor chip directly below the first semiconductor chip.
過昇温保護のための温度検知機能としては、特許文献1のように、半導体チップ内に温度センサを形成する方法が提案されている。しかし、パワー半導体チップにおいて温度センサを半導体チップ内に形成すると、活性化領域が減少して損失が増加するため、半導体チップの発熱量が上昇する。また、特許文献2および3のように、半導体チップの直上または直下に温度センサを搭載する方法が提案されているが、半導体チップの放熱について考慮されていないため、半導体チップの熱抵抗が大きく上昇する懸念がある。 As a temperature detection function for overheat protection, a method of forming a temperature sensor within a semiconductor chip has been proposed, as in Patent Document 1. However, when a temperature sensor is formed within a power semiconductor chip, the active area is reduced, increasing loss and therefore the amount of heat generated by the semiconductor chip. Furthermore, as in Patent Documents 2 and 3, methods have been proposed in which a temperature sensor is mounted directly above or below the semiconductor chip, but this does not take into consideration heat dissipation from the semiconductor chip, raising concerns that the thermal resistance of the semiconductor chip may increase significantly.
本発明の目的は、熱抵抗の上昇を抑えつつ、高精度な温度検知機能を備えた半導体装置を提供することにある。 The object of the present invention is to provide a semiconductor device with a highly accurate temperature detection function while suppressing an increase in thermal resistance.
その他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。 Other objects and novel features will become apparent from the description of this specification and the accompanying drawings.
本願において開示される実施の形態のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。 A brief overview of representative embodiments disclosed in this application is as follows:
一実施の形態である半導体装置は、主面が第1電極に覆われ、半導体素子を備えた半導体チップと、第1電極の一部に導電性を有する第1接合材を介して接合され、半導体素子に電気的に接続された主端子と、主端子および第1電極とは絶縁され、平面視において主端子から離間し、主端子よりも厚さが小さい複数のセンス端子と、複数のセンス端子のそれぞれの半導体チップ側の面に、導電性を有する第2接合材を介して第1面が接続された温度センサと、主端子、複数のセンス端子、第1電極および温度センサのそれぞれの一部の面を覆い、温度センサの第1面の一部を覆い、温度センサと第1電極との間に介在する樹脂と、を有するものである。温度センサおよび複数のセンス端子は、平面視において半導体チップと重なっている。 One embodiment of the semiconductor device includes a semiconductor chip having a main surface covered with a first electrode and including a semiconductor element; a main terminal bonded to a portion of the first electrode via a conductive first bonding material and electrically connected to the semiconductor element; multiple sense terminals insulated from the main terminal and the first electrode, spaced apart from the main terminal in a plan view, and thinner than the main terminal; a temperature sensor having a first surface connected to the semiconductor chip-facing surface of each of the multiple sense terminals via a conductive second bonding material; and resin covering portions of the main terminal, the multiple sense terminals, the first electrode, and the temperature sensor, covering a portion of the first surface of the temperature sensor, and interposed between the temperature sensor and the first electrode. The temperature sensor and multiple sense terminals overlap the semiconductor chip in a plan view.
一実施の形態である半導体装置の製造方法は、(a)支持体と、支持体上に形成された第1凸部および第1凸部よりも高さが低い複数の第2凸部とを含む導体、主面を覆う表面電極と表面電極に電気的に接続された半導体素子とを備えた半導体基板、並びに、温度センサを用意する工程、(b)複数の第2凸部のそれぞれの上面と、温度センサとを、導電性を有する第2接合材を介して接合する工程、(c)第1凸部の上面と、表面電極とを、導電性を有する第1接合材を介して接合する工程、(d)(b)工程および(c)工程の後、導体と半導体基板および表面電極との間に樹脂を埋め込む工程と、(e)(d)工程の後、支持体を除去することで樹脂の一部を露出させる工程、を有するものである。温度センサの半導体基板側と反対側の面は、第2接合材および樹脂により覆われている。 One embodiment of a method for manufacturing a semiconductor device includes the following steps: (a) preparing a support; a semiconductor substrate including a conductor including a first convex portion formed on the support and a plurality of second convex portions each shorter than the first convex portions; a surface electrode covering a main surface; and a semiconductor element electrically connected to the surface electrode; and a temperature sensor; (b) bonding the upper surfaces of the plurality of second convex portions to the temperature sensor via a conductive second bonding material; (c) bonding the upper surfaces of the first convex portions to the surface electrode via a conductive first bonding material; (d) after steps (b) and (c), embedding resin between the conductor and the semiconductor substrate and the surface electrode; and (e) after step (d), removing the support to expose a portion of the resin. The surface of the temperature sensor opposite the semiconductor substrate is covered with the second bonding material and the resin.
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。 The effects achieved by representative inventions disclosed in this application can be briefly explained as follows:
本発明によれば、熱抵抗の上昇を抑えつつ、高精度な温度検知機能を備えた半導体装置を提供できる。 This invention provides a semiconductor device with a highly accurate temperature detection function while suppressing increases in thermal resistance.
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なときを除き、同一または同様な部分の説明を原則として繰り返さない。また、実施の形態を説明する図面においては、構成を分かり易くするために、平面図または斜視図などであってもハッチングを付す場合がある。さらに、実施の形態を説明する図面においては、構成を分かり易くするために、断面図においてハッチングを省略する場合がある。 Embodiments of the present invention will be described in detail below with reference to the drawings. In all drawings used to explain the embodiments, components having the same functions will be given the same reference numerals, and repeated explanations will be omitted. Furthermore, in the following embodiments, as a general rule, explanations of identical or similar parts will not be repeated unless particularly necessary. Furthermore, in the drawings used to explain the embodiments, hatching may be used even in plan views or perspective views to make the configuration easier to understand. Furthermore, in the drawings used to explain the embodiments, hatching may be omitted in cross-sectional views to make the configuration easier to understand.
<改善の余地の詳細>
まず、温度センサを備えた半導体装置に関する改善の余地の詳細について説明する。半導体モジュールに用いられる半導体チップのうち、特にSiC(炭化ケイ素)基板を用いたSiCパワー半導体チップは、Si(シリコン)パワー半導体チップに比べてサイズを小さくできる。この場合、半導体チップの放熱の面積も小さくなり、熱抵抗が大きくなることが考えられる。したがって、半導体チップの過昇温による半導体チップの動作不良または破壊などから半導体チップを保護するため、半導体チップの温度検知機能が必須となる場合がある。
<Details of areas for improvement>
First, we will explain in detail the room for improvement regarding semiconductor devices equipped with temperature sensors. Among the semiconductor chips used in semiconductor modules, SiC power semiconductor chips, particularly those using SiC (silicon carbide) substrates, can be made smaller in size than Si (silicon) power semiconductor chips. In this case, the heat dissipation area of the semiconductor chip is also reduced, which may increase thermal resistance. Therefore, a temperature detection function for the semiconductor chip may be essential in some cases to protect the semiconductor chip from malfunction or destruction due to excessive temperature rise of the semiconductor chip.
半導体チップの温度を検知可能な半導体モジュールでは、半導体チップから横方向(半導体チップの主面に沿う方向)において、半導体チップから離れた位置に温度センサを設置することが考えられる。しかしこの場合、温度検出の精度が低いという第1の改善の余地がある。 In a semiconductor module capable of detecting the temperature of a semiconductor chip, it is possible to install a temperature sensor at a position away from the semiconductor chip in the lateral direction (along the main surface of the semiconductor chip). However, in this case, there is room for improvement in the first area: low temperature detection accuracy.
また、半導体チップの温度を検知するために、半導体チップに温度センサとして用いられる素子を形成することが考えられる。この温度センサは、例えば半導体チップに設けられたメインのMOSFET(Metal Oxide Semiconductor Field Effect Transistor、MOS型電界効果トランジスタ)と同様の構造を有するセンス素子である。しかしこの場合、半導体基板にセンス素子を設けることで、活性化領域(センス素子とは異なるメインの素子形成領域)が減少して損失が増加するため、半導体チップの発熱量が上昇するという、第2の改善の余地が存在する。 It is also possible to form an element used as a temperature sensor on the semiconductor chip to detect the temperature of the semiconductor chip. This temperature sensor is, for example, a sense element with a structure similar to the main MOSFET (Metal Oxide Semiconductor Field Effect Transistor) provided on the semiconductor chip. However, in this case, providing the sense element on the semiconductor substrate reduces the active area (the main element formation area different from the sense element) and increases loss, which means there is room for a second improvement: an increase in the amount of heat generated by the semiconductor chip.
また、半導体チップの温度を検知するために、半導体チップの主面に対し垂直な方向、つまり半導体チップの直上または直下の方向において、半導体チップと重なるように温度センサを配置することが考えられる。この場合、温度センサが当該半導体チップと他の基板などとの間に挟まれ、温度センサの熱抵抗が高くなる場合がある。したがって、温度センサの放熱性を高める工夫が必要となる。すなわち、半導体チップと温度センサとを重ねる場合には、冷却性能が低下し得るという、第3の改善の余地が存在する。 In addition, to detect the temperature of a semiconductor chip, it is possible to place a temperature sensor so that it overlaps the semiconductor chip in a direction perpendicular to the main surface of the semiconductor chip, i.e., directly above or below the semiconductor chip. In this case, the temperature sensor may be sandwiched between the semiconductor chip and another substrate, etc., which may increase the thermal resistance of the temperature sensor. Therefore, some ingenuity is needed to improve the heat dissipation performance of the temperature sensor. In other words, there is a third area of improvement where cooling performance may be reduced if the semiconductor chip and temperature sensor are overlapped.
このように、温度センサを備えた半導体装置では、温度センサを設けることによる温度検出の精度の向上、半導体チップの発熱量の上昇の防止、および、温度センサの熱抵抗が増加の防止を実現することが、改善の余地として存在する。 As such, there is room for improvement in semiconductor devices equipped with temperature sensors, such as improving the accuracy of temperature detection by providing a temperature sensor, preventing an increase in the amount of heat generated by the semiconductor chip, and preventing an increase in the thermal resistance of the temperature sensor.
そこで、本願の実施の形態では、上述した改善の余地を解決する工夫を施している。以下では、この工夫を施した実施の形態における技術的思想について説明する。 The embodiments of the present application therefore incorporate measures to address the aforementioned room for improvement. The following describes the technical concept of these ingenious embodiments.
(実施の形態1)
以下、半導体チップおよび温度センサを有する半導体装置について、図面を用いて説明する。
(Embodiment 1)
A semiconductor device having a semiconductor chip and a temperature sensor will be described below with reference to the drawings.
<半導体装置の構造>
本実施の形態1による半導体装置であるチップの構造について、図1および図2を用いて説明する。図1に示すように、チップ1の平面形状は矩形である。チップ1は主面(上面)とその反対側の裏面(下面)を有している。平面視において、チップ1の主面には、主端子(ソースパッド)5、制御端子(ゲートパッド、第3主端子)6、並びに、2つのセンス端子(センスパッド)7および8が露出している。平面視において、主端子5、制御端子6、センス端子7および8のそれぞれの周囲を囲む樹脂12が露出している。センス端子7および8は、平面視において主端子5および制御端子6から離間している。
<Structure of semiconductor device>
The structure of a chip, which is a semiconductor device according to the first embodiment, will be described with reference to FIGS. 1 and 2. As shown in FIG. 1, the planar shape of chip 1 is rectangular. Chip 1 has a main surface (top surface) and a back surface (bottom surface) on the opposite side. In plan view, a main terminal (source pad) 5, a control terminal (gate pad, third main terminal) 6, and two sense terminals (sense pads) 7 and 8 are exposed on the main surface of chip 1. In plan view, resin 12 surrounding each of main terminal 5, control terminal 6, and sense terminals 7 and 8 is exposed. In plan view, sense terminals 7 and 8 are spaced apart from main terminal 5 and control terminal 6.
図2に、図1のA-A線における断面、つまり、主端子5、センス端子7および8を含む断面を示す。図2に示すように、チップ1は、主面(表面、上面)とその反対側の裏面(下面)とを備えた半導体チップ2を有している。半導体チップ2の主面は第1表面電極3および第2表面電極(図示しない)により覆われており、半導体チップ2の裏面は裏面電極4により覆われている。図2において半導体チップ2の主面を覆う電極は第1表面電極(ソース電極、ソース配線)3のみである。ただし、実際には、図示されていない電極であって、第1表面電極3とは別の第2表面電極(ゲート電極、ゲート配線)も、半導体チップ2の主面を覆っている。第2表面電極は、第1表面電極3とは分離されており、それらの電極同士は互いに絶縁されている。第1表面電極3および第2表面電極は、例えば主にNi(ニッケル)またはAl(アルミニウム)からなり、裏面電極4は、例えば主にTi(チタン)、NiまたはAu(金)からなる。第1表面電極3、第2表面および裏面電極4のそれぞれは、前述した材料のうちの1つのみからなるのではなく、当該材料からなる層と他の金属層とにより構成される積層膜であってもよい。 Figure 2 shows a cross section taken along line A-A in Figure 1, i.e., a cross section including the main terminal 5 and the sense terminals 7 and 8. As shown in Figure 2, chip 1 has a semiconductor chip 2 with a main surface (top surface) and an opposite back surface (bottom surface). The main surface of semiconductor chip 2 is covered with a first surface electrode 3 and a second surface electrode (not shown), and the back surface of semiconductor chip 2 is covered with a back surface electrode 4. In Figure 2, the only electrode covering the main surface of semiconductor chip 2 is the first surface electrode (source electrode, source wiring) 3. However, in reality, a second surface electrode (gate electrode, gate wiring) separate from the first surface electrode 3, which is not shown, also covers the main surface of semiconductor chip 2. The second surface electrode is separated from the first surface electrode 3, and these electrodes are insulated from each other. The first surface electrode 3 and the second surface electrode are primarily made of, for example, Ni (nickel) or Al (aluminum), and the back surface electrode 4 is primarily made of, for example, Ti (titanium), Ni, or Au (gold). Each of the first surface electrode 3, second surface electrode, and back surface electrode 4 may not be made of only one of the above-mentioned materials, but may be a laminate film composed of a layer of that material and another metal layer.
第1表面電極3の直上には、接合材10を介して主端子5が形成されている。主端子5は、導電性を有する接合材10を介して第1表面電極3に接合されている。主端子5は接合材10を介して第1表面電極3に電気的に接続されている。また、図示していない領域では、第2表面電極(ゲート電極)の直上に、接合材を介して接合された制御端子6が形成されている。制御端子6は、当該接合材を介して第2表面電極に電気的に接続されている。接合材は、例えばはんだまたは導電性を有する焼結材により構成されている。 A main terminal 5 is formed directly above the first surface electrode 3 via a bonding material 10. The main terminal 5 is bonded to the first surface electrode 3 via the conductive bonding material 10. The main terminal 5 is electrically connected to the first surface electrode 3 via the bonding material 10. In addition, in an area not shown, a control terminal 6 is formed directly above the second surface electrode (gate electrode) and bonded via a bonding material. The control terminal 6 is electrically connected to the second surface electrode via the bonding material. The bonding material is made of, for example, solder or a conductive sintered material.
半導体チップ2の主面上には、第1表面電極3および第2表面電極のそれぞれから離間して、温度センサ(センス素子)9が設けられている。温度センサ9の上面の一部と、センス端子7の半導体チップ2側の面(下面)とは、導電性を有する接合材11を介して接続されている。温度センサ9の上面の他の一部と、センス端子8の半導体チップ2側の面(下面)とは、他の接合材11を介して接続されている。つまり、温度センサ9は接合材11を介してセンス端子7および8のそれぞれに電気的に接続されている。主端子5、制御端子6、センス端子7および8のそれぞれは、例えば、Cu、W(タングステン)、AlまたはMo(モリブデン)からなる。接合材11は、例えばはんだ、銀ペーストまたは導電性を有する焼結材により構成されている。 A temperature sensor (sense element) 9 is provided on the main surface of the semiconductor chip 2, spaced apart from the first surface electrode 3 and the second surface electrode. A portion of the top surface of the temperature sensor 9 is connected to the surface (bottom surface) of the sense terminal 7 facing the semiconductor chip 2 via a conductive bonding material 11. Another portion of the top surface of the temperature sensor 9 is connected to the surface (bottom surface) of the sense terminal 8 facing the semiconductor chip 2 via another bonding material 11. In other words, the temperature sensor 9 is electrically connected to each of the sense terminals 7 and 8 via the bonding material 11. The main terminal 5, control terminal 6, and sense terminals 7 and 8 are each made of, for example, Cu, W (tungsten), Al, or Mo (molybdenum). The bonding material 11 is made of, for example, solder, silver paste, or a conductive sintered material.
主端子5、制御端子6、センス端子7および8のそれぞれは、互いに離間している。主端子5、制御端子6、センス端子7および8のそれぞれの上面の高さは、同じである。ここでいう高さとは、半導体チップ2の主面に対して垂直な方向(高さ方向、厚さ方向、垂直方向)における、半導体チップ2の主面からの距離をいう。主端子5、制御端子6および第1表面電極3と、センス端子7および8とは、互いに絶縁されている。温度センサ9、センス端子7および8のそれぞれの厚さは、主端子5および制御端子6のそれぞれの厚さよりも小さい。 The main terminal 5, control terminal 6, and sense terminals 7 and 8 are spaced apart from one another. The height of the top surfaces of the main terminal 5, control terminal 6, and sense terminals 7 and 8 are the same. Here, "height" refers to the distance from the main surface of the semiconductor chip 2 in a direction perpendicular to the main surface of the semiconductor chip 2 (height direction, thickness direction, vertical direction). The main terminal 5, control terminal 6, and first surface electrode 3 are insulated from the sense terminals 7 and 8. The thickness of the temperature sensor 9 and sense terminals 7 and 8 is smaller than the thickness of the main terminal 5 and control terminal 6.
半導体チップの主面、第1表面電極3の上面、および、第2表面電極の上面のそれぞれの一部は、樹脂12により覆われている。樹脂12は、接合材10、11、主端子5、制御端子6、センス端子7および8のそれぞれの側面を覆っている。樹脂12は、温度センサ9の上面の一部、側面の全体および底面の全体を覆っている。すなわち、第1表面電極3と温度センサ9との間には、高さ方向において絶縁体である樹脂12が介在している。第1表面電極3の上面のうち、接合材10から露出する面は、樹脂12により覆われている。第2表面電極の上面のうち、接合材から露出する面は、樹脂12により覆われている。温度センサ9、センス端子7および8は、主端子5および制御端子6と同じ高さに位置している。 The main surface of the semiconductor chip, the top surface of the first surface electrode 3, and a portion of the top surface of the second surface electrode are covered with resin 12. Resin 12 covers the side surfaces of bonding materials 10, 11, main terminal 5, control terminal 6, and sense terminals 7 and 8. Resin 12 covers a portion of the top surface, the entire side surfaces, and the entire bottom surface of temperature sensor 9. In other words, resin 12, which is an insulator, is interposed between the first surface electrode 3 and temperature sensor 9 in the height direction. The surface of the top surface of the first surface electrode 3 that is exposed from the bonding material 10 is covered with resin 12. The surface of the top surface of the second surface electrode that is exposed from the bonding material is covered with resin 12. The temperature sensor 9 and sense terminals 7 and 8 are located at the same height as the main terminal 5 and control terminal 6.
半導体チップ2は、半導体基板を有している。半導体基板は、例えば主にSi(シリコン)、SiC(炭化ケイ素)、GaN(窒化ガリウム)またはGa2O3(酸化ガリウム)からなる。半導体チップ2は、半導体素子を有している。半導体素子は、半導体基板内に構成部分の少なくとも一部と電流経路とを有している。半導体素子としては、例えばMOSFETまたはダイオードなどが挙げられる。本実施の形態では、半導体チップ2にMOSFETが形成されている場合について説明する。MOSFETは、半導体基板の主面側にソース領域およびゲート電極を有し、半導体基板の裏面側にドレイン領域を有する縦型素子である。半導体素子がダイオードのみである場合、制御端子6および第2表面電極は不要である。 The semiconductor chip 2 has a semiconductor substrate. The semiconductor substrate is mainly made of, for example, Si (silicon), SiC (silicon carbide), GaN (gallium nitride), or Ga2O3 (gallium oxide). The semiconductor chip 2 has a semiconductor element. The semiconductor element has at least a portion of its components and a current path within the semiconductor substrate. Examples of the semiconductor element include a MOSFET and a diode. In this embodiment, a case where a MOSFET is formed on the semiconductor chip 2 will be described. A MOSFET is a vertical element that has a source region and a gate electrode on the main surface side of the semiconductor substrate and a drain region on the back surface side of the semiconductor substrate. If the semiconductor element is only a diode, the control terminal 6 and the second surface electrode are not necessary.
具体的な図示はしていないが、半導体チップ2は、半導体基板と、半導体基板上の層間絶縁膜と、層間絶縁膜を貫通する複数のコンタクトプラグとを有している。第1表面電極3は、コンタクトプラグを介してMOSFETのソース領域に電気的に接続されている。すなわち、主端子5は、接合材10、第1表面電極3およびコンタクトプラグを介して半導体素子に電気的に接続されている。第2表面電極は、他のコンタクトプラグを介してMOSFETのゲート電極に電気的に接続されている。裏面電極4は、MOSFETのドレイン領域に電気的に接続されたドレイン電極である。半導体素子がダイオードのみである場合、例えば第1表面電極3はアノード電極であり、裏面電極4はカソード電極である。 Although not specifically shown, the semiconductor chip 2 has a semiconductor substrate, an interlayer insulating film on the semiconductor substrate, and multiple contact plugs that penetrate the interlayer insulating film. The first surface electrode 3 is electrically connected to the source region of the MOSFET via the contact plug. That is, the main terminal 5 is electrically connected to the semiconductor element via the bonding material 10, the first surface electrode 3, and the contact plug. The second surface electrode is electrically connected to the gate electrode of the MOSFET via another contact plug. The back surface electrode 4 is a drain electrode electrically connected to the drain region of the MOSFET. If the semiconductor element is only a diode, for example, the first surface electrode 3 is an anode electrode and the back surface electrode 4 is a cathode electrode.
温度センサ9は、例えば2端子素子であるサーミスタからなる。サーミスタは、熱を感知した際の抵抗値の変化を利用した温度センサである。温度が高くなると抵抗値が下がり、温度が低くなると抵抗値が上がるというサーミスタの特性を利用して、チップ1の温度を検知することができる。このように、温度センサ9は直接温度を検知する素子である必要はなく、間接的に温度を検知できる素子であればよい。温度センサ9にはサーミスタではなく、例えば歪センサを用いてもよい。 The temperature sensor 9 is, for example, a thermistor, which is a two-terminal element. A thermistor is a temperature sensor that utilizes the change in resistance value when it detects heat. The temperature of the chip 1 can be detected by utilizing the thermistor's characteristic that its resistance value decreases as the temperature increases and increases as the temperature decreases. In this way, the temperature sensor 9 does not need to be an element that directly detects temperature, as long as it is an element that can indirectly detect temperature. Instead of a thermistor, the temperature sensor 9 may also be, for example, a strain sensor.
図1に示すように、平面視において、主端子5は他の制御端子6、センス端子7および8のいずれよりも大きい面積を有する主電流端子である。つまり、チップ1の動作時において、主端子5は他の制御端子6、センス端子7および8のいずれよりも大きい電流が流れる。図1および図2に示すように、ここでは、温度センサ9は平面視においてチップ1の端部に位置しているが、平面視におけるチップ1のどの位置に配置されていてもよい。また、温度センサ9の数は1つに限らず、2つ以上であってもよい。図1に示すセンス端子7、8はそれぞれの長さが異なるが、センス端子7、8のそれぞれの長さはこれに限られるものではなく、自由に変更可能である。図1では制御端子6を1つのみ示しているが、制御端子6の数は2以上であってもよい。 As shown in FIG. 1, the main terminal 5 is a main current terminal that has a larger area than the other control terminal 6 and sense terminals 7 and 8 in a planar view. In other words, when the chip 1 is operating, a larger current flows through the main terminal 5 than through the other control terminal 6 and sense terminals 7 and 8. As shown in FIGS. 1 and 2, the temperature sensor 9 is located at the end of the chip 1 in a planar view, but it may be located anywhere on the chip 1 in a planar view. Furthermore, the number of temperature sensors 9 is not limited to one, and may be two or more. The sense terminals 7 and 8 shown in FIG. 1 have different lengths, but the lengths of the sense terminals 7 and 8 are not limited to this and can be freely changed. Although only one control terminal 6 is shown in FIG. 1, the number of control terminals 6 may be two or more.
<半導体装置の製造方法>
次に、本実施の形態の半導体装置の製造方法について、図3~図7を用いて説明する。
<Method of manufacturing semiconductor device>
Next, a method for manufacturing the semiconductor device according to this embodiment will be described with reference to FIGS.
まず、図3に示すように、上部に第1凸部である主端子5および制御端子6(図1参照)と、第2凸部であるセンス端子7および8とを有し、板状の支持体13を用意する。主端子5、制御端子6、センス端子7および8は1つの導体を加工することで形成されており、支持体13と一体となっている。主端子5および制御端子6は、センス端子7および8よりも支持体の上面からの高さが高い凸部である。つまり、主端子5、制御端子6、センス端子7および8と支持体13とを含む導体は、主端子5および制御端子6のそれぞれの上面と、センス端子7および8のそれぞれの上面と、支持体13の上面という、3水準の高さの上面を有している。 First, as shown in Figure 3, a plate-shaped support 13 is prepared, having first convex portions (main terminal 5 and control terminal 6) (see Figure 1) and second convex portions (sense terminals 7 and 8) on its upper portion. The main terminal 5, control terminal 6, and sense terminals 7 and 8 are formed by processing a single conductor and are integrated with the support 13. The main terminal 5 and control terminal 6 are convex portions that are higher from the top surface of the support than the sense terminals 7 and 8. In other words, the conductor including the main terminal 5, control terminal 6, sense terminals 7 and 8, and support 13 has an upper surface with three levels of height: the upper surfaces of the main terminal 5 and control terminal 6, the upper surfaces of the sense terminals 7 and 8, and the upper surface of support 13.
当該導体は、後の工程で切り分けることにより複数のチップに個片化できる。当該導体は、後の工程でチップとなるチップ領域を複数有しており、それぞれのチップ領域に主端子5、制御端子6、センス端子7および8が形成されている。当該導体は、例えば、Cu、W、AlまたはMoからなる。 The conductor can be separated into multiple chips in a later process by cutting it. The conductor has multiple chip regions that will become chips in a later process, and each chip region has a main terminal 5, control terminal 6, and sense terminals 7 and 8 formed therein. The conductor is made of, for example, Cu, W, Al, or Mo.
また、図示はしていないが、主面上に第1表面電極3(図2参照)と第2表面電極を備え、裏面上に裏面電極4を備えた半導体ウェハ2aを用意する。半導体ウェハ2aは、半導体基板および半導体素子を有している。 Although not shown, a semiconductor wafer 2a is prepared which has a first surface electrode 3 (see Figure 2) and a second surface electrode on its main surface and a back surface electrode 4 on its back surface. The semiconductor wafer 2a has a semiconductor substrate and a semiconductor element.
次に、図4に示すように、センス端子7の上面およびセンス端子8の上面に跨るように、それらの上面に温度センサ9を接続する。温度センサ9は、接合材11によりセンス端子7およびセンス端子8に接続される。続いて、主端子5および制御端子6のそれぞれの上面に、接合材10を用いて半導体ウェハ2aを接続する。具体的には、主端子5は半導体ウェハ2aの主面に接して形成された第1表面電極3に接合材10を介して接続され、制御端子6は半導体ウェハ2aの主面に接して形成された第2表面電極(図示しない)に接合材を介して接続される。支持体13および温度センサ9と、半導体ウェハ2aとは互いに離間している。 Next, as shown in FIG. 4, a temperature sensor 9 is connected to the upper surfaces of sense terminal 7 and sense terminal 8 so as to straddle them. The temperature sensor 9 is connected to sense terminal 7 and sense terminal 8 with a bonding material 11. Next, the semiconductor wafer 2a is connected to the upper surfaces of the main terminal 5 and control terminal 6 using a bonding material 10. Specifically, the main terminal 5 is connected via the bonding material 10 to a first surface electrode 3 formed in contact with the main surface of the semiconductor wafer 2a, and the control terminal 6 is connected via the bonding material to a second surface electrode (not shown) formed in contact with the main surface of the semiconductor wafer 2a. The support 13 and temperature sensor 9 are spaced apart from the semiconductor wafer 2a.
次に、図5に示すように、支持体13と半導体ウェハ2aとの間の空間を樹脂12により埋め込むことで封止を行う。このとき、温度センサ9と半導体ウェハ2aとの間は樹脂12により埋め込まれ、温度センサ9と支持体13との間も樹脂12により埋め込まれる。 Next, as shown in Figure 5, the space between the support 13 and the semiconductor wafer 2a is filled with resin 12 to seal it. At this time, the space between the temperature sensor 9 and the semiconductor wafer 2a is filled with resin 12, and the space between the temperature sensor 9 and the support 13 is also filled with resin 12.
次に、図6に示すように、互いに接合された支持体13および半導体ウェハ2aの上下を逆さまにする。続いて、支持体13を研削することで、支持体13全体を除去し、樹脂12を露出させる。このとき、センス端子7および8と、それらの相互間の樹脂12を残すことで、温度センサ9が露出しないようにする。つまり、温度センサ9の半導体ウェハ2a側(半導体基板側)と反対側の面は、接合材11および樹脂12により覆われている。 Next, as shown in Figure 6, the bonded support 13 and semiconductor wafer 2a are turned upside down. The support 13 is then ground to remove the entire support 13 and expose the resin 12. At this time, the sense terminals 7 and 8 and the resin 12 between them are left, preventing the temperature sensor 9 from being exposed. In other words, the surface of the temperature sensor 9 opposite the semiconductor wafer 2a side (semiconductor substrate side) is covered with the bonding material 11 and resin 12.
次に、図7に示すように、各チップ領域同士の間を切削するダイシング工程を行うことで、半導体ウェハ2aを個片化する。これにより、複数の半導体チップ2が得られる。なお、図7では第2表面電極と制御端子6の図示を省略している。当該ダイシング工程では、樹脂12も切削する。これにより、半導体チップ2、主端子5、制御端子6、センス端子7、8および温度センサ9を少なくとも1つずつ有するチップ1が形成できる。 Next, as shown in Figure 7, a dicing process is performed to cut the spaces between each chip region, thereby dividing the semiconductor wafer 2a into individual pieces. This results in multiple semiconductor chips 2. Note that the second surface electrodes and control terminals 6 are not shown in Figure 7. The resin 12 is also cut during this dicing process. This allows the formation of a chip 1 having at least one semiconductor chip 2, one main terminal 5, one control terminal 6, one sense terminal 7, one 8, and one temperature sensor 9.
<本実施の形態の効果>
本実施の形態では、図2に示す温度センサ9を半導体チップ2とセンス端子7、8との間に配置して樹脂12で覆うことで、半導体チップ2と温度センサ9との絶縁を保ちつつ、精度のよい温度センスが可能となる。温度センサ9は、平面視において半導体チップ2と重なっている。つまり、チップ面積内に温度センサ9が存在している。これにより、高精度で温度検知を行える。すなわち、温度検出の精度が低いという第1の改善の余地を解消できる。
<Effects of this embodiment>
In this embodiment, the temperature sensor 9 shown in FIG. 2 is disposed between the semiconductor chip 2 and the sense terminals 7 and 8 and covered with resin 12, thereby enabling accurate temperature sensing while maintaining insulation between the semiconductor chip 2 and the temperature sensor 9. The temperature sensor 9 overlaps the semiconductor chip 2 in a plan view. In other words, the temperature sensor 9 is present within the chip area. This allows for highly accurate temperature detection. In other words, the first room for improvement, namely, low temperature detection accuracy, can be resolved.
また、温度センサを半導体チップ2に内蔵するのではなく、半導体チップ2とは別の箇所に温度センサ9を設けることで、半導体チップ2の活性化領域の減少を防ぎ、損失の増大を防いでいる。これにより、半導体チップの発熱量の上昇を防いでいる。半導体チップの活性化領域の減少に起因して半導体チップの発熱量が上昇するという、第2の改善の余地を解消できる。 In addition, by providing the temperature sensor 9 in a location separate from the semiconductor chip 2 rather than incorporating it into the semiconductor chip 2, a reduction in the active area of the semiconductor chip 2 is prevented, preventing an increase in loss. This prevents an increase in the amount of heat generated by the semiconductor chip. This eliminates the second area for improvement, which is an increase in the amount of heat generated by the semiconductor chip due to a reduction in the active area of the semiconductor chip.
また、平面視において半導体チップ2と重なる位置に、チップ1から露出するセンス端子7、8を設けているため、半導体チップ2の放熱性の低下を防げる。また、温度センサ9とセンス端子7、8の間に介在するのは接合材11のみであり、温度センサ9からの放熱経路が短い。よって、温度センサ9を設けることによるチップ1の放熱性の低下を防げる。したがって、半導体チップと温度センサとを重ねる場合には、冷却性能が低下し得るという、第3の改善の余地を解消できる。また、温度センサ9と半導体チップ2との間には樹脂12が充填されているため、温度センサ9と半導体チップ2との間における放電を防止できる。 In addition, the sense terminals 7 and 8 exposed from the chip 1 are provided at positions that overlap the semiconductor chip 2 in a planar view, preventing a decrease in the heat dissipation performance of the semiconductor chip 2. Furthermore, only the bonding material 11 is interposed between the temperature sensor 9 and the sense terminals 7 and 8, shortening the heat dissipation path from the temperature sensor 9. This prevents a decrease in the heat dissipation performance of the chip 1 due to the temperature sensor 9 being provided. This eliminates the third area for improvement, which is the potential decrease in cooling performance when the semiconductor chip and temperature sensor are overlapped. Furthermore, because resin 12 is filled between the temperature sensor 9 and the semiconductor chip 2, discharge between the temperature sensor 9 and the semiconductor chip 2 can be prevented.
また、図3~図7を用いて説明したように、WLP(Wafer Level Packaging)プロセスで温度センサ9を設置するため、チップに対して別途温度センサを設ける方法よりも、高精度な合わせによって温度センサ9を配置でき、チップ1の熱抵抗上昇を最小限に抑えられる。 Furthermore, as explained using Figures 3 to 7, the temperature sensor 9 is installed using the WLP (Wafer Level Packaging) process, which allows for more accurate alignment of the temperature sensor 9 than when a separate temperature sensor is installed on the chip, minimizing the increase in thermal resistance of the chip 1.
以上により、本実施の形態によれば、熱抵抗の上昇を抑えつつ、高精度な温度検知機能を備えた半導体装置を提供できる。すなわち、半導体装置の性能および信頼性を向上できる。 As a result, this embodiment provides a semiconductor device with a highly accurate temperature detection function while suppressing an increase in thermal resistance. In other words, the performance and reliability of the semiconductor device can be improved.
<変形例1>
温度センサおよびセンス端子を配置する位置は、半導体チップ2の裏面側であってもよい。図8に、本実施の形態1の変形例1であるチップ14の断面図を示す。
<Modification 1>
The temperature sensor and the sense terminal may be disposed on the back surface side of the semiconductor chip 2. Fig. 8 shows a cross-sectional view of a chip 14 which is a first modification of the first embodiment.
図8に示すように、本変形例では、半導体チップ2の主面上ではなく、裏面の下に主端子5a、接合材10、11、樹脂12、温度センサ9、センス端子7および8が形成されている。第1表面電極3はチップ14の外部に露出してソースパッドを構成しており、第2表面電極(図示しない)はチップ14の外部に露出してゲートパッドを構成している。主端子5aは図2に示す主端子5と同様に、温度センサ9、センス端子7および8よりも大きい厚さを有している。主端子5aの下面は樹脂12から露出しており、センス端子7および8のそれぞれの下面と同じ高さに位置している。主端子5aは、裏面電極4に接合材10を介して電気的に接続されており、ドレインパッドとしての役割を有している。ここでは、制御端子6(図1参照)は形成されていない。 As shown in Figure 8, in this modified example, the main terminal 5a, bonding materials 10 and 11, resin 12, temperature sensor 9, and sense terminals 7 and 8 are formed under the back surface of the semiconductor chip 2, rather than on the main surface. The first surface electrode 3 is exposed to the outside of the chip 14 and forms a source pad, while the second surface electrode (not shown) is exposed to the outside of the chip 14 and forms a gate pad. Like the main terminal 5 shown in Figure 2, the main terminal 5a has a thickness greater than that of the temperature sensor 9 and sense terminals 7 and 8. The bottom surface of the main terminal 5a is exposed from the resin 12 and is located at the same height as the bottom surfaces of the sense terminals 7 and 8. The main terminal 5a is electrically connected to the back surface electrode 4 via bonding material 10 and serves as a drain pad. Here, the control terminal 6 (see Figure 1) is not formed.
温度センサ9の下面は接合材11および樹脂12により覆われており、温度センサ9はチップ14の外観において露出していない。すなわち、主端子5a、接合材10、11、樹脂12、温度センサ9、センス端子7および8は、図2に示す主端子5、接合材10、11、樹脂12、温度センサ9、センス端子7および8の上下を逆さにしたような構成を有している。 The underside of the temperature sensor 9 is covered with the bonding material 11 and the resin 12, and the temperature sensor 9 is not exposed from the outside of the chip 14. In other words, the main terminal 5a, bonding materials 10, 11, resin 12, temperature sensor 9, and sense terminals 7 and 8 have a configuration similar to that of the main terminal 5, bonding materials 10, 11, resin 12, temperature sensor 9, and sense terminals 7 and 8 shown in Figure 2, but turned upside down.
本変形例のような構造であっても、図1および図2を用いて説明した半導体装置と同様の効果を得られる。 Even with a structure like this modified example, the same effects as the semiconductor device described using Figures 1 and 2 can be obtained.
<変形例2>
本実施の形態の半導体装置の製造工程において、予めダイシング工程などにより個片化された半導体チップを支持体上部の主端子などに接続してもよい。以下に、図9~図12を用いて、本変形例の半導体装置の製造方法について説明する。
<Modification 2>
In the manufacturing process of the semiconductor device of this embodiment, semiconductor chips that have been separated in advance by a dicing process or the like may be connected to main terminals or the like on the upper part of the support body. A manufacturing method of the semiconductor device of this modification will be described below with reference to FIGS.
まず、図3と同じ工程を行うことで、支持体13を含む導体と、半導体素子を含む半導体ウェハ2aを用意する。続いて、半導体ウェハ2aに対しダイシングを行うことで、半導体ウェハ2aを個片化し、これにより複数の半導体チップ2を得る。また、サーミスタなどである温度センサ9(図9参照)を用意する。 First, the same process as in Figure 3 is performed to prepare a conductor including a support 13 and a semiconductor wafer 2a including semiconductor elements. Next, the semiconductor wafer 2a is diced to separate the semiconductor wafer 2a, thereby obtaining multiple semiconductor chips 2. Also, a temperature sensor 9 (see Figure 9), such as a thermistor, is prepared.
次に、図9に示すように、センス端子7の上面およびセンス端子8の上面に跨るように、それらの上面に温度センサ9を接続する。温度センサ9は、接合材11によりセンス端子7およびセンス端子8に接続される。続いて、主端子5および制御端子6(図示しない)のそれぞれの上面に、接合材10を用いて半導体チップ2を接続する。具体的には、主端子5は半導体チップ2の主面に接して形成された第1表面電極3に接合材10を介して接続され、制御端子6は半導体チップ2の主面に接して形成された第2表面電極(図示しない)に接合材を介して接続される。なお、図9では第2表面電極と制御端子6の図示を省略している。 Next, as shown in FIG. 9 , a temperature sensor 9 is connected to the upper surfaces of sense terminal 7 and sense terminal 8 so as to straddle these terminals. The temperature sensor 9 is connected to sense terminal 7 and sense terminal 8 by bonding material 11. Next, the semiconductor chip 2 is connected to the upper surfaces of the main terminal 5 and control terminal 6 (not shown) using bonding material 10. Specifically, the main terminal 5 is connected via bonding material 10 to a first surface electrode 3 formed in contact with the main surface of the semiconductor chip 2, and the control terminal 6 is connected via bonding material to a second surface electrode (not shown) formed in contact with the main surface of the semiconductor chip 2. Note that the second surface electrode and control terminal 6 are not shown in FIG. 9 .
次に、図10に示すように、支持体13と半導体チップ2との間の空間を樹脂12により埋め込むことで封止を行う。このとき、温度センサ9と半導体チップ2との間は樹脂12により埋め込まれ、温度センサ9と支持体13との間も樹脂12により埋め込まれる。 Next, as shown in Figure 10, the space between the support 13 and the semiconductor chip 2 is filled with resin 12 to seal the device. At this time, the space between the temperature sensor 9 and the semiconductor chip 2 is filled with resin 12, and the space between the temperature sensor 9 and the support 13 is also filled with resin 12.
次に、図11に示すように、互いに接合された支持体13および半導体チップ2の上下を逆さまにする。続いて、支持体13を研削することで、支持体13全体を除去し、樹脂12を露出させる。 Next, as shown in Figure 11, the bonded support 13 and semiconductor chip 2 are turned upside down. The support 13 is then ground to remove the entire support 13 and expose the resin 12.
次に、図12に示すように、各半導体チップ2同士の間の樹脂12を切削するダイシング工程を行うことで、個片化された複数のチップ15を得る。これにより、複数の半導体チップ2が得られる。以上により、半導体チップ2、主端子5、制御端子6、センス端子7、8および温度センサ9を少なくとも1つずつ有するチップ15が形成できる。 Next, as shown in Figure 12, a dicing process is performed to cut the resin 12 between each semiconductor chip 2, thereby obtaining multiple individual chips 15. This results in multiple semiconductor chips 2. As a result, a chip 15 is formed that has at least one semiconductor chip 2, one main terminal 5, one control terminal 6, one sense terminal 7, one 8, and one temperature sensor 9.
本変形例では、図1および図2を用いて説明した半導体装置と同様の効果を得られる。また、本変形例の半導体装置の製造方法によれば、半導体装置の歩留まりを向上できる。すなわち、半導体ウェハに並ぶ複数のチップ領域のうちには、一部不良のチップ領域が存在する場合が考えられる。この場合に、半導体ウェハをダイシングせずに上記導体に接続してチップを形成すると、不良のチップ領域に接続された主端子および温度センサを含むチップは当然不良を含むため、チップの歩留まりが低下する。 This modified example achieves the same effects as the semiconductor device described with reference to Figures 1 and 2. Furthermore, the semiconductor device manufacturing method of this modified example can improve the yield of semiconductor devices. Specifically, it is conceivable that some of the chip regions arranged on a semiconductor wafer may be defective. In this case, if the semiconductor wafer is connected to the conductors to form chips without dicing, the chips including the main terminals and temperature sensors connected to the defective chip regions will naturally be defective, resulting in a decrease in chip yield.
これに対し、本変形例では導体に接続する前に半導体ウェハをダイシングして半導体チップ2を得ているため、半導体チップ2を導体に接続する前に不良の半導体チップ2を排除することができる。したがって、主端子および温度センサを無駄にすることなく正常な半導体チップ2を用いてチップ15を形成できるため、チップ15の歩留まりを向上できる。 In contrast, in this modified example, the semiconductor wafer is diced to obtain the semiconductor chips 2 before connecting them to the conductors, so defective semiconductor chips 2 can be eliminated before connecting the semiconductor chips 2 to the conductors. Therefore, chips 15 can be formed using normal semiconductor chips 2 without wasting main terminals and temperature sensors, improving the yield of chips 15.
(実施の形態2)
<半導体装置の構造>
以下に、図13~図16を用いて、本実施の形態の半導体装置について説明する。ここでは、特に前記実施の形態1との違いについて説明する。図13に示すように、チップ21の平面形状は矩形である。チップ21は主面(上面)とその反対側の裏面(下面)を有している。平面視において、チップ21の主面には、2つの主端子(ソースパッド)5、制御端子(ゲートパッド、第3主端子)6、温度センサ9、並びに、2つのセンス端子(センスパッド)7および8が露出している。平面視において、2つの主端子5および制御端子6のそれぞれの周囲を囲む樹脂12が露出している。平面視において、温度センサ9の両端のそれぞれは、センス端子7とセンス端子8とのそれぞれと接続されている。平面視において、温度センサ9、センス端子7および8からなるパターンの周囲は、樹脂12により覆われている。温度センサ9、センス端子7および8は、平面視において主端子5および制御端子6から離間している。
(Embodiment 2)
<Structure of semiconductor device>
The semiconductor device of this embodiment will be described below with reference to FIGS. 13 to 16. Here, differences from the first embodiment will be particularly described. As shown in FIG. 13, the planar shape of the chip 21 is rectangular. The chip 21 has a main surface (top surface) and a back surface (bottom surface) on the opposite side. In plan view, two main terminals (source pads) 5, a control terminal (gate pad, third main terminal) 6, a temperature sensor 9, and two sense terminals (sense pads) 7 and 8 are exposed on the main surface of the chip 21. In plan view, resin 12 surrounding each of the two main terminals 5 and the control terminal 6 is exposed. In plan view, each of both ends of the temperature sensor 9 is connected to the sense terminal 7 and the sense terminal 8, respectively. In plan view, the periphery of the pattern consisting of the temperature sensor 9 and the sense terminals 7 and 8 is covered with resin 12. In plan view, the temperature sensor 9 and the sense terminals 7 and 8 are spaced apart from the main terminal 5 and the control terminal 6.
前記実施の形態1とは異なり、ここでは温度センサ9の上面がチップ21の外観において露出している。つまり、前記温度センサの一部である上面は、樹脂12、17から露出している。ここでは、温度センサ9は平面視におけるチップ21の中央部に位置している。 Unlike the first embodiment, here the top surface of the temperature sensor 9 is exposed from the outside of the chip 21. In other words, the top surface, which is part of the temperature sensor, is exposed from the resins 12 and 17. Here, the temperature sensor 9 is located in the center of the chip 21 in a plan view.
図14に、図13のB-B線における断面、つまり、主端子5、制御端子6、温度センサ9を含む断面を示す。また、図15に、図13のC-C線における断面、つまり、主端子5、センス端子7および8を含む断面を示す。図14および図15に示すように、チップ21は半導体チップ2を有している。半導体チップ2の主面は第1表面電極3および第2表面電極3a(図14のみ図示)により覆われており、半導体チップ2の裏面は裏面電極4により覆われている。 Figure 14 shows a cross section taken along line B-B in Figure 13, i.e., a cross section including the main terminal 5, control terminal 6, and temperature sensor 9. Figure 15 shows a cross section taken along line C-C in Figure 13, i.e., a cross section including the main terminal 5 and sense terminals 7 and 8. As shown in Figures 14 and 15, chip 21 has a semiconductor chip 2. The main surface of semiconductor chip 2 is covered with a first surface electrode 3 and a second surface electrode 3a (shown only in Figure 14), and the back surface of semiconductor chip 2 is covered with a back surface electrode 4.
第1表面電極3の直上には、接合材10を介して主端子5が形成されている。また、第2表面電極3aの直上に、接合材を介して制御端子6が形成されている。前記実施の形態1とは異なり、主端子5の上面、つまり半導体チップ2側とは反対側の面には、主端子5の厚さよりも小さい深さを有する溝状の凹部16が形成されている。凹部16内には、樹脂17を介して温度センサ9、センス端子7および8が形成されている。言い換えれば、凹部16内において、主端子5と温度センサ9およびセンス端子7および8との間には、樹脂17が介在している。すなわち、温度センサ9、センス端子7および8と主端子5とは、樹脂17により互いに離間しており、相互に絶縁されている。樹脂17は、例えば、樹脂12とは異なるものであり、互いに別工程で形成される。樹脂17は、温度センサ9、センス端子7および8のそれぞれの側面と底面とを覆っている。 A main terminal 5 is formed directly above the first surface electrode 3 with a bonding material 10 interposed therebetween. A control terminal 6 is also formed directly above the second surface electrode 3a with a bonding material interposed therebetween. Unlike in the first embodiment, a groove-shaped recess 16 with a depth smaller than the thickness of the main terminal 5 is formed on the top surface of the main terminal 5, i.e., the surface opposite the semiconductor chip 2. The temperature sensor 9 and sense terminals 7 and 8 are formed within the recess 16 with resin 17 interposed therebetween. In other words, within the recess 16, resin 17 is interposed between the main terminal 5 and the temperature sensor 9, and between the sense terminals 7 and 8. The temperature sensor 9, sense terminals 7 and 8, and the main terminal 5 are separated from each other by the resin 17 and are insulated from each other. Resin 17 is different from resin 12, for example, and is formed in a separate process. Resin 17 covers the side and bottom surfaces of the temperature sensor 9 and sense terminals 7 and 8.
ここでは、温度センサ9、センス端子7および8のそれぞれの直下においても、主端子5は接合材10を介して第1表面電極3に接続されている。言い換えれば、半導体チップ2の主面に対して垂直な方向における、温度センサ9、センス端子7および8と半導体チップ2との間において、主端子5は、接合材10を介して第1表面電極3に接合されている。このため、温度センサ9、センス端子7および8を設けることによる主端子5と第1表面電極3との間の損失を低減し、チップ21の放熱性を向上できる。 Here, the main terminal 5 is connected to the first surface electrode 3 via the bonding material 10 even directly below the temperature sensor 9 and the sense terminals 7 and 8. In other words, the main terminal 5 is bonded to the first surface electrode 3 via the bonding material 10 between the temperature sensor 9, the sense terminals 7 and 8 and the semiconductor chip 2 in a direction perpendicular to the main surface of the semiconductor chip 2. Therefore, the provision of the temperature sensor 9 and the sense terminals 7 and 8 reduces the loss between the main terminal 5 and the first surface electrode 3, improving the heat dissipation performance of the chip 21.
半導体チップ2の主面に沿う方向において、センス端子7および8は温度センサ9を挟んでいる。センス端子7および8のそれぞれの側面は、例えば接合材(図示しない)を介して温度センサ9の側面に接続されている。また、センス端子7および8の温度センサ9に対する接続態様としては、図16に示すような構造を用いてもよい。すなわち、図16に示すように、センス端子7および8と温度センサ9とは、上下方向に接合材11を介して接続されていてもよい。この場合、センス端子7および8は温度センサ9よりも厚さが大きく、側面に突出部を有し、温度センサ9はこの突出部の上面に接続される。 Sense terminals 7 and 8 sandwich temperature sensor 9 in the direction along the main surface of semiconductor chip 2. The side surfaces of sense terminals 7 and 8 are connected to the side surfaces of temperature sensor 9, for example, via a bonding material (not shown). The sense terminals 7 and 8 may also be connected to temperature sensor 9 using a structure such as that shown in FIG. 16. That is, as shown in FIG. 16, sense terminals 7 and 8 and temperature sensor 9 may be connected in the vertical direction via bonding material 11. In this case, sense terminals 7 and 8 are thicker than temperature sensor 9 and have protrusions on their side surfaces, with temperature sensor 9 being connected to the upper surfaces of these protrusions.
主端子5、制御端子6、温度センサ9、センス端子7および8のそれぞれの上面の高さは、同じである。温度センサ9、センス端子7および8のそれぞれの厚さは、主端子5および制御端子6のそれぞれの厚さよりも小さい。 The height of the top surfaces of the main terminal 5, control terminal 6, temperature sensor 9, and sense terminals 7 and 8 are the same. The thickness of each of the temperature sensor 9, sense terminals 7 and 8 is smaller than the thickness of each of the main terminal 5 and control terminal 6.
図17の平面図に、半導体装置であるチップ31の温度分布を示す。この温度分布は、本発明者らが熱シミュレーションによりチップ31を動作させた際に温度を計算した結果に基づくものである。チップ31は、本実施の形態および前記実施の形態1で説明した温度センサおよびセンス端子を有するものではない。図17では、制御端子6の輪郭を破線で示している。また、所定の温度である箇所を実線で結び、これにより、複数の温度範囲の部分同士を区切っている。図17のうち、中央の領域1Aは、170℃以上の領域である。領域1Bは、160℃以上170℃未満の領域である。領域1Cは、150℃以上160℃未満の領域である。領域1Dは、150℃未満の領域である。 The plan view of Figure 17 shows the temperature distribution of chip 31, a semiconductor device. This temperature distribution is based on the results of temperature calculations performed by the inventors when operating chip 31 through thermal simulation. Chip 31 does not have the temperature sensor and sense terminal described in this embodiment and embodiment 1 above. In Figure 17, the outline of control terminal 6 is shown with a dashed line. Furthermore, locations at specified temperatures are connected with solid lines, thereby separating multiple temperature ranges. In Figure 17, central region 1A is a region above 170°C. Region 1B is a region between 160°C and 170°C. Region 1C is a region between 150°C and 160°C. Region 1D is a region below 150°C.
図17に示すように、チップ31の動作時において、平面視におけるチップ31の中央近傍が最も高温となり、チップ31の周縁部は中央部より低温となっている。領域1Aは特に高温となっており、チップ31の温度変化を検知するのには最適な箇所である。そこで、温度センサ9を設ける位置は、平面視における領域1A内であることが望ましい。具体的には、平面視において、正方形であるチップ31の一辺の長さX1は5mmであり、チップ31の中央を通る長さであって、領域1Aの最短の長さX2は1.9mmであった。つまり、領域1Aの最短の長さX2は、チップ31の辺の長さX1に対し38%の大きさを有する。言い換えれば、平面視におけるチップ31の中央からチップ31の1辺の19%の距離の範囲内は、領域1Aと重なる。この範囲内に温度センサを設けることで、より高精度な温度検知が可能となる。このことは、本実施の形態だけでなく、前記実施の形態1においても同様である。 As shown in FIG. 17, when the chip 31 is in operation, the temperature is highest near the center of the chip 31 in a planar view, and the periphery of the chip 31 is cooler than the center. Region 1A is particularly hot, making it the optimal location for detecting temperature changes in the chip 31. Therefore, it is desirable to locate the temperature sensor 9 within region 1A in a planar view. Specifically, in a planar view, the length X1 of one side of the square chip 31 is 5 mm, and the shortest length X2 of region 1A, which is the length passing through the center of the chip 31, is 1.9 mm. In other words, the shortest length X2 of region 1A is 38% of the length X1 of the side of the chip 31. In other words, a range from the center of the chip 31 to 19% of the length of one side of the chip 31 in a planar view overlaps with region 1A. By locating the temperature sensor within this range, more accurate temperature detection is possible. This applies not only to this embodiment but also to the first embodiment described above.
<本実施の形態の効果>
本実施の形態では、温度センサを最表面に配置することで、半導体チップ2(第1表面電極3)と主端子5とが接合材10によって接合される面積を、前記実施の形態1に比べて増大させている。これにより、前記実施の形態1に比べて、チップ21の熱抵抗を低減できる。
<Effects of this embodiment>
In this embodiment, by arranging the temperature sensor on the outermost surface, the area where the semiconductor chip 2 (first surface electrode 3) and the main terminal 5 are bonded by the bonding material 10 is increased compared to the first embodiment. This allows the thermal resistance of the chip 21 to be reduced compared to the first embodiment.
<変形例>
温度センサおよびセンス端子を配置する位置は、半導体チップ2の裏面側であってもよい。図18および図19に、本実施の形態2の変形例であるチップ22の断面図を示す。図18および図19は、図14および図15のそれぞれに対応する箇所における断面図である。
<Modification>
The temperature sensor and the sense terminal may be disposed on the back surface side of the semiconductor chip 2. Figures 18 and 19 show cross-sectional views of a chip 22 which is a modification of the second embodiment. Figures 18 and 19 are cross-sectional views at locations corresponding to Figures 14 and 15, respectively.
図18および図19に示すように、本変形例では、半導体チップ2の主面上ではなく、裏面の下に主端子5a、接合材10、樹脂12、温度センサ9、センス端子7および8が形成されている。第1表面電極3はチップ14の外部に露出してソースパッドを構成しており、第2表面電極3aはチップ14の外部に露出してゲートパッドを構成している。主端子5aは図14に示す主端子5と同様に、温度センサ9、センス端子7および8よりも大きい厚さを有している。主端子5aの下面は樹脂12、17から露出しており、センス端子7および8のそれぞれの下面と同じ高さに位置している。主端子5aは、裏面電極4に接合材10を介して電気的に接続されており、ドレインパッドとしての役割を有している。ここでは、制御端子6(図14参照)は形成されていない。 As shown in Figures 18 and 19, in this modified example, the main terminal 5a, bonding material 10, resin 12, temperature sensor 9, and sense terminals 7 and 8 are formed under the back surface of the semiconductor chip 2, rather than on the main surface. The first surface electrode 3 is exposed to the outside of the chip 14 and forms a source pad, while the second surface electrode 3a is exposed to the outside of the chip 14 and forms a gate pad. Like the main terminal 5 shown in Figure 14, the main terminal 5a has a thickness greater than the temperature sensor 9 and sense terminals 7 and 8. The bottom surface of the main terminal 5a is exposed from the resins 12 and 17 and is located at the same height as the bottom surfaces of the sense terminals 7 and 8. The main terminal 5a is electrically connected to the back surface electrode 4 via bonding material 10 and serves as a drain pad. Here, the control terminal 6 (see Figure 14) is not formed.
温度センサ9はチップ1の外観において露出している。すなわち、主端子5a、接合材10、樹脂12、17、温度センサ9、センス端子7および8は、図14に示す主端子5、接合材10、樹脂12、17、温度センサ9、センス端子7および8の上下を逆さにしたような構成を有している。 The temperature sensor 9 is exposed on the exterior of the chip 1. In other words, the main terminal 5a, bonding material 10, resins 12 and 17, temperature sensor 9, and sense terminals 7 and 8 have a configuration similar to that of the main terminal 5, bonding material 10, resins 12 and 17, temperature sensor 9, and sense terminals 7 and 8 shown in Figure 14, but turned upside down.
本変形例のような構造であっても、図13~図16を用いて説明した半導体装置と同様の効果を得られる。 Even with a structure like this modified example, the same effects as the semiconductor device described using Figures 13 to 16 can be obtained.
以上、本発明者らによってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。 The invention made by the inventors has been specifically described above based on the embodiments, but it goes without saying that the present invention is not limited to the above embodiments and can be modified in various ways without departing from the spirit of the invention.
例えば、各部の材質および製造条件などは前述した実施の形態の記載に限定されるものではなく、各々多くの変形が可能であることはいうまでもない。 For example, the materials and manufacturing conditions of each part are not limited to those described in the above-mentioned embodiment, and it goes without saying that many variations are possible.
また、ここでは半導体チップの主面側と裏面側の間で電流が流れる縦型の半導体素子を有するチップについて説明したが、半導体素子は、半導体チップの裏面側に電流が流れない横型の半導体素子であってもよい。 Furthermore, while we have described a chip having a vertical semiconductor element in which current flows between the main surface and back surface of the semiconductor chip, the semiconductor element may also be a horizontal semiconductor element in which current does not flow on the back surface of the semiconductor chip.
1、14、15、21、22、31 チップ
2 半導体チップ
2a 半導体ウェハ
3 第1表面電極
4 裏面電極
5 主端子
6 制御端子
7、8 センス端子
9 温度センサ
10、11 接合材
12、17 樹脂
13 支持体
1, 14, 15, 21, 22, 31 Chip 2 Semiconductor chip 2a Semiconductor wafer 3 First surface electrode 4 Back surface electrode 5 Main terminal 6 Control terminals 7, 8 Sense terminal 9 Temperature sensor 10, 11 Bonding material 12, 17 Resin 13 Support
Claims (13)
前記第1電極の一部に導電性を有する第1接合材を介して接合され、前記半導体素子に電気的に接続された主端子と、
前記主端子および前記第1電極とは絶縁され、平面視において前記主端子から離間し、前記主端子よりも厚さが小さい複数のセンス端子と、
前記複数のセンス端子のそれぞれの前記半導体チップ側の面に、導電性を有する第2接合材を介して第1面が接続された温度センサと、
前記主端子、前記複数のセンス端子、前記第1電極および前記温度センサのそれぞれの一部の面を覆い、前記温度センサの前記第1面の一部を覆い、前記温度センサと前記第1電極との間に介在する樹脂と、
を有し、
前記温度センサおよび前記複数のセンス端子は、平面視において前記半導体チップと重なっている、半導体装置。 a semiconductor chip having a main surface covered with a first electrode and including a semiconductor element;
a main terminal joined to a portion of the first electrode via a first bonding material having electrical conductivity and electrically connected to the semiconductor element;
a plurality of sense terminals insulated from the main terminals and the first electrodes, spaced apart from the main terminals in a plan view, and thinner than the main terminals;
a temperature sensor having a first surface connected to a surface of each of the plurality of sense terminals on the semiconductor chip side via a second bonding material having conductivity;
a resin that covers a portion of each of the main terminal, the plurality of sense terminals, the first electrode, and the temperature sensor, covers a portion of the first surface of the temperature sensor, and is interposed between the temperature sensor and the first electrode;
and
The semiconductor device, wherein the temperature sensor and the plurality of sense terminals overlap the semiconductor chip in a plan view.
前記半導体チップの前記主面の反対側の裏面を覆う第2電極と、
前記半導体チップの前記主面を覆う第3電極と、
前記第3電極に導電性を有する第3接合材を介して接合され、前記半導体素子に電気的に接続された制御端子と、
をさらに有する、半導体装置。 2. The semiconductor device according to claim 1,
a second electrode covering a back surface opposite to the main surface of the semiconductor chip;
a third electrode covering the main surface of the semiconductor chip;
a control terminal joined to the third electrode via a third bonding material having conductivity and electrically connected to the semiconductor element;
The semiconductor device further comprises:
前記半導体装置の平面形状は、矩形であり、
前記温度センサは、平面視における前記半導体装置の中央から、前記半導体装置の1辺の長さの19%の距離の範囲内に設けられている、半導体装置。 2. The semiconductor device according to claim 1,
the planar shape of the semiconductor device is rectangular,
The semiconductor device, wherein the temperature sensor is provided within a range of a distance that is 19% of the length of one side of the semiconductor device from the center of the semiconductor device in a plan view.
前記温度センサは、サーミスタまたは歪センサである、半導体装置。 2. The semiconductor device according to claim 1,
The semiconductor device, wherein the temperature sensor is a thermistor or a strain sensor.
前記第1電極の一部に導電性を有する第1接合材を介して接合され、前記半導体チップ側とは反対側の面に凹部を有し、前記半導体素子に電気的に接続された主端子と、
前記凹部内に形成され、前記主端子および前記第1電極とは絶縁され、平面視において前記主端子から離間し、前記主端子よりも厚さが小さい複数のセンス端子と、
前記凹部内に形成され、前記複数のセンス端子と同じ高さに位置し、前記複数のセンス端子に電気的に接続された温度センサと、
前記主端子および前記第1電極のそれぞれの一部の面を覆う第1樹脂と、
前記凹部内において、前記主端子と前記温度センサおよび前記複数のセンス端子との間に介在する第2樹脂と、
を有し、
前記温度センサおよび前記複数のセンス端子は、平面視において前記半導体チップと重なっており、
前記温度センサの一部は、外観において露出している、半導体装置。 a semiconductor chip having a main surface covered with a first electrode and including a semiconductor element;
a main terminal joined to a portion of the first electrode via a first bonding material having conductivity, having a recess on a surface opposite to the semiconductor chip side, and electrically connected to the semiconductor element;
a plurality of sense terminals formed in the recess, insulated from the main terminals and the first electrodes, spaced apart from the main terminals in a plan view, and thinner than the main terminals;
a temperature sensor formed in the recess, positioned at the same height as the plurality of sense terminals, and electrically connected to the plurality of sense terminals;
a first resin covering a portion of each of the main terminal and the first electrode;
a second resin interposed within the recess between the main terminal and the temperature sensor and between the main terminal and the temperature sensor and the plurality of sense terminals;
and
the temperature sensor and the plurality of sense terminals overlap with the semiconductor chip in a plan view;
A semiconductor device, wherein a portion of the temperature sensor is exposed to the outside.
前記半導体チップの前記主面の反対側の裏面を覆う第2電極と、
前記半導体チップの前記主面を覆う第3電極と、
前記第3電極に導電性を有する第2接合材を介して接合され、前記半導体素子に電気的に接続された制御端子と、
をさらに有する、半導体装置。 6. The semiconductor device according to claim 5,
a second electrode covering a back surface opposite to the main surface of the semiconductor chip;
a third electrode covering the main surface of the semiconductor chip;
a control terminal joined to the third electrode via a second bonding material having conductivity and electrically connected to the semiconductor element;
The semiconductor device further comprises:
前記半導体チップの前記主面に対して垂直な方向における、前記温度センサおよび前記複数のセンス端子と前記半導体チップとの間において、前記主端子は、前記第1接合材を介して前記第1電極に接合されている、半導体装置。 6. The semiconductor device according to claim 5,
A semiconductor device, wherein the main terminal is joined to the first electrode via the first joining material between the temperature sensor and the plurality of sense terminals and the semiconductor chip in a direction perpendicular to the main surface of the semiconductor chip.
前記半導体装置は、平面形状が矩形である第1チップであり、
前記温度センサは、平面視における前記第1チップの中央から、前記半導体装置の1辺の長さの19%の距離の範囲内に設けられている、半導体装置。 6. The semiconductor device according to claim 5,
the semiconductor device is a first chip having a rectangular planar shape,
The semiconductor device, wherein the temperature sensor is provided within a range of a distance that is 19% of the length of one side of the semiconductor device from the center of the first chip in a plan view.
前記温度センサは、サーミスタまたは歪センサである、半導体装置。 6. The semiconductor device according to claim 5,
The semiconductor device, wherein the temperature sensor is a thermistor or a strain sensor.
(b)前記複数の第2凸部のそれぞれの上面と、前記温度センサとを、導電性を有する第2接合材を介して接合する工程、
(c)前記第1凸部の上面と、前記表面電極とを、導電性を有する第1接合材を介して接合する工程、
(d)前記(b)工程および前記(c)工程の後、前記導体と前記半導体基板および前記表面電極との間に樹脂を埋め込む工程と、
(e)前記(d)工程の後、前記支持体を除去することで前記樹脂の一部を露出させる工程、
を有し、
前記温度センサの前記半導体基板側と反対側の面は、前記第2接合材および前記樹脂により覆われている、半導体装置の製造方法。 (a) preparing a support, a conductor including a first convex portion formed on the support and a plurality of second convex portions each having a height shorter than that of the first convex portion, a semiconductor substrate including a surface electrode covering a main surface and a semiconductor element electrically connected to the surface electrode, and a temperature sensor;
(b) joining the upper surfaces of the second protrusions to the temperature sensor via a second bonding material having electrical conductivity;
(c) joining the upper surface of the first protrusion and the surface electrode via a first bonding material having electrical conductivity;
(d) after the steps (b) and (c), embedding a resin between the conductor and the semiconductor substrate and between the conductor and the surface electrode;
(e) after the step (d), removing the support to expose a portion of the resin;
and
A method for manufacturing a semiconductor device, wherein a surface of the temperature sensor opposite to the semiconductor substrate side is covered with the second bonding material and the resin.
前記第1凸部は、主端子を構成し、
前記複数の第2凸部のそれぞれは、センス端子を構成し、
前記半導体基板は、半導体チップを構成し、
前記温度センサおよび前記複数のセンス端子は、平面視において前記半導体チップと重なっている、半導体装置の製造方法。 11. The method for manufacturing a semiconductor device according to claim 10,
the first protrusion constitutes a main terminal,
each of the second protrusions constitutes a sense terminal;
the semiconductor substrate constitutes a semiconductor chip,
The method for manufacturing a semiconductor device, wherein the temperature sensor and the plurality of sense terminals overlap the semiconductor chip in a plan view.
(f1)前記(e)工程の後、前記半導体基板および前記樹脂を切削することで、個片化された第1チップを複数得る工程をさらに有し、
前記複数の第1チップのそれぞれは、前記第1凸部、前記複数の第2凸部、前記温度センサ、前記半導体基板、前記表面電極、前記第1接合材および前記第2接合材を有し、
前記(a)工程で用意する前記半導体基板は、半導体ウェハを構成する、半導体装置の製造方法。 11. The method for manufacturing a semiconductor device according to claim 10,
(f1) after the step (e), further comprising a step of cutting the semiconductor substrate and the resin to obtain a plurality of individualized first chips;
each of the plurality of first chips includes the first protrusion, the plurality of second protrusions, the temperature sensor, the semiconductor substrate, the surface electrode, the first bonding material, and the second bonding material;
The method for manufacturing a semiconductor device, wherein the semiconductor substrate prepared in the step (a) constitutes a semiconductor wafer.
(f2)前記(e)工程の後、前記樹脂を切削することで、個片化された第1チップを複数得る工程をさらに有し、
前記(a)工程では、前記導体と、半導体ウェハを個片化して得られた前記半導体基板を含む半導体チップと、前記温度センサとを用意し、
前記複数の第1チップのそれぞれは、前記第1凸部、前記複数の第2凸部、前記温度センサ、前記半導体基板、前記表面電極、前記第1接合材および前記第2接合材を有する、半導体装置の製造方法。 11. The method for manufacturing a semiconductor device according to claim 10,
(f2) after the step (e), further comprising a step of cutting the resin to obtain a plurality of individualized first chips,
In the step (a), the conductor, a semiconductor chip including the semiconductor substrate obtained by dividing a semiconductor wafer, and the temperature sensor are prepared;
A method for manufacturing a semiconductor device, wherein each of the plurality of first chips has the first convex portion, the plurality of second convex portions, the temperature sensor, the semiconductor substrate, the surface electrode, the first bonding material, and the second bonding material.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022140803A JP7784972B2 (en) | 2022-09-05 | 2022-09-05 | Semiconductor device and manufacturing method thereof |
| PCT/JP2023/015685 WO2024053151A1 (en) | 2022-09-05 | 2023-04-19 | Semiconductor device and method for producing same |
| DE112023001095.1T DE112023001095T5 (en) | 2022-09-05 | 2023-04-19 | SEMICONDUCTOR DEVICE AND METHOD FOR THE PRODUCTION THEREOF |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022140803A JP7784972B2 (en) | 2022-09-05 | 2022-09-05 | Semiconductor device and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2024036083A JP2024036083A (en) | 2024-03-15 |
| JP7784972B2 true JP7784972B2 (en) | 2025-12-12 |
Family
ID=90192218
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022140803A Active JP7784972B2 (en) | 2022-09-05 | 2022-09-05 | Semiconductor device and manufacturing method thereof |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP7784972B2 (en) |
| DE (1) | DE112023001095T5 (en) |
| WO (1) | WO2024053151A1 (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011216806A (en) | 2010-04-02 | 2011-10-27 | Denso Corp | Electronic circuit device |
| JP2012028700A (en) | 2010-07-27 | 2012-02-09 | Denso Corp | Semiconductor device |
| JP2013062277A (en) | 2011-09-12 | 2013-04-04 | Toyota Motor Corp | Semiconductor device and manufacturing method thereof |
| JP2020088257A (en) | 2018-11-29 | 2020-06-04 | 三菱電機株式会社 | Semiconductor device, manufacturing method of the same, using method of the same, and power conversion device |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016115727A (en) | 2014-12-11 | 2016-06-23 | 株式会社東芝 | Semiconductor device |
| JP2016163535A (en) | 2015-03-05 | 2016-09-05 | トヨタ自動車株式会社 | Semiconductor module |
| US12431404B2 (en) | 2020-11-13 | 2025-09-30 | International Business Machines Corporation | Fatigue failure resistant electronic package |
-
2022
- 2022-09-05 JP JP2022140803A patent/JP7784972B2/en active Active
-
2023
- 2023-04-19 DE DE112023001095.1T patent/DE112023001095T5/en active Pending
- 2023-04-19 WO PCT/JP2023/015685 patent/WO2024053151A1/en not_active Ceased
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011216806A (en) | 2010-04-02 | 2011-10-27 | Denso Corp | Electronic circuit device |
| JP2012028700A (en) | 2010-07-27 | 2012-02-09 | Denso Corp | Semiconductor device |
| JP2013062277A (en) | 2011-09-12 | 2013-04-04 | Toyota Motor Corp | Semiconductor device and manufacturing method thereof |
| JP2020088257A (en) | 2018-11-29 | 2020-06-04 | 三菱電機株式会社 | Semiconductor device, manufacturing method of the same, using method of the same, and power conversion device |
Also Published As
| Publication number | Publication date |
|---|---|
| DE112023001095T5 (en) | 2024-12-19 |
| JP2024036083A (en) | 2024-03-15 |
| WO2024053151A1 (en) | 2024-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11876131B2 (en) | Semiconductor device | |
| US10867893B2 (en) | Semiconductor devices and methods for forming a semiconductor device | |
| JP3750680B2 (en) | Package type semiconductor device | |
| JPWO2018198990A1 (en) | Electronic components and semiconductor devices | |
| JP2005302951A (en) | Power semiconductor device package | |
| JP2014003095A (en) | Semiconductor device | |
| EP3567627B1 (en) | Stress relieving structure for power semiconductor device | |
| US12154844B2 (en) | Dual-side cooling semiconductor packages and related methods | |
| US20180158762A1 (en) | Semiconductor device | |
| JP7099115B2 (en) | Semiconductor equipment | |
| US8536701B2 (en) | Electronic device packaging structure | |
| US20230215840A1 (en) | Semiconductor device | |
| US11532534B2 (en) | Semiconductor module | |
| KR20220044502A (en) | semiconductor device | |
| JP7784972B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2009164288A (en) | Semiconductor element and semiconductor device | |
| CN113410185B (en) | Power semiconductor device packaging structure and manufacturing method thereof | |
| CN108447917B (en) | Semiconductor diode and electronic circuit assembly with semiconductor diode | |
| JP7707885B2 (en) | Semiconductor Device | |
| US20190348373A1 (en) | Semiconductor Device with Stress Relieving Structure | |
| US20260047470A1 (en) | Non-continuous pad structure for power semiconductor devices and power semiconductor devices including non-continuous pad structures | |
| CN112768503A (en) | IGBT chip, manufacturing method thereof and power module | |
| US12374647B2 (en) | Semiconductor device including chip-to-chip bonding | |
| US20230078259A1 (en) | Semiconductor device | |
| WO2023090137A1 (en) | Semiconductor element and semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20250207 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20251111 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20251202 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7784972 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |