JP7790130B2 - 半導体モジュール、半導体モジュールの製造方法およびケースユニット - Google Patents
半導体モジュール、半導体モジュールの製造方法およびケースユニットInfo
- Publication number
- JP7790130B2 JP7790130B2 JP2021202755A JP2021202755A JP7790130B2 JP 7790130 B2 JP7790130 B2 JP 7790130B2 JP 2021202755 A JP2021202755 A JP 2021202755A JP 2021202755 A JP2021202755 A JP 2021202755A JP 7790130 B2 JP7790130 B2 JP 7790130B2
- Authority
- JP
- Japan
- Prior art keywords
- adhesive
- case
- terminal holes
- spacer
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
- H10W76/10—Containers or parts thereof
- H10W76/12—Containers or parts thereof characterised by their shape
- H10W76/15—Containers comprising an insulating or insulated base
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
- H10W76/60—Seals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/20—Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/65—Shapes or dispositions of interconnections
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/40—Encapsulations, e.g. protective coatings characterised by their materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
- H10W76/10—Containers or parts thereof
- H10W76/12—Containers or parts thereof characterised by their shape
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W40/00—Arrangements for thermal protection or thermal control
- H10W40/20—Arrangements for cooling
- H10W40/25—Arrangements for cooling characterised by their materials
- H10W40/255—Arrangements for cooling characterised by their materials having a laminate or multilayered structure, e.g. direct bond copper [DBC] ceramic substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
- H10W72/07554—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in dispositions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
- H10W76/40—Fillings or auxiliary members in containers, e.g. centering rings
- H10W76/42—Fillings
- H10W76/47—Solid or gel fillings
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
1-1.半導体モジュールの全体構成
図1は、第1実施形態に係る半導体モジュール10の分解斜視図である。半導体モジュール10は、IGBT(Insulated Gate Bipolar Transistor)モジュール等のパワーモジュールである。半導体モジュール10は、例えば、鉄道車両、自動車または家庭用電気機械等の機器に搭載されるインバーターまたは整流器等の装置での電力制御に用いられる。
図2は、ケース50の底面図、すなわち、複数の外部端子60を装着した状態のケース50をZ1方向にみた図である。図3は、ケース50の一部を示す斜視図である。図3では、隔壁55を説明するための便宜上、Z1方向に対して若干傾斜した方向でケース50をみた図が示される。図2および図3に示すように、ケース50には、複数の隔壁55が設けられる。各隔壁55は、互いに隣り合う2つの端子孔51同士の間を隔てる。
図7は、第1実施形態に係る半導体モジュール10の製造方法を示すフローチャートである。図7に示すように、半導体モジュール10の製造方法は、用意工程S10と端子挿入工程S20と接合工程S30とをこの順で含む。ここで、接合工程S30は、塗布工程S31と貼り合せ工程S32と軟化工程S33と硬化工程S34とをこの順で含む。以下、各工程を順次説明する。なお、以下では、前述の接着剤B1が熱硬化型接着剤である場合を例に説明する。
図8は、用意工程S10を説明するための図である。図8では、ケース50の一部をZ1方向にみた図が示される。用意工程S10では、図8に示すように、ケース50が用意される。ケース50は、例えば、射出成形により形成される。
図9は、端子挿入工程S20を説明するための図である。図9では、ケース50の一部をZ1方向にみた図が示される。端子挿入工程S20では、図9に示すように、ケース50の有する複数の端子孔51のうちの所定の2以上の端子孔51のそれぞれに外部端子60が挿入される。より具体的には、外部端子60の脚部62が凹部56に配置されるとともに、外部端子60のピン部61が端子孔51に挿入される。このとき、ピン部61が端子孔51に嵌合したり、脚部62が凹部56に嵌合したりしてもよい。
接合工程S30では、塗布工程S31と貼り合せ工程S32と軟化工程S33と硬化工程S34とがこの順で行われることにより、ケース50およびスペーサー70が互いに接着剤B1により接合される。
図10は、接合工程S30中の塗布工程S31を説明するための図である。図10では、ケース50の一部をZ1方向にみた図が示される。塗布工程S31では、図10に示すように、ケース50のZ2方向を向く面に硬化前の接着剤B1aが塗布される。より具体的には、Z2方向が鉛直方向での上方を向く状態で、端子挿入工程S20後のケース50のZ2方向を向く面に、ケース50の周方向に沿って全周にわたり硬化前の接着剤B1aが塗布される。ここで、接着剤B1aは、ケース50の接合面50aと外部端子60の接合面60aとのそれぞれに接着剤B1aが塗布される。また、当該塗布は、例えば、ディスペンサーを用いて行われる。
図11は、接合工程S30中の貼り合せ工程S32を説明するための図である。図11では、接着剤B1aを介してケース50およびスペーサー70を互いに貼り合せた構造体が前述の図4に対応する断面で示される。貼り合せ工程S32では、塗布工程S31の後、図11に示すように、ケース50とスペーサー70とが接着剤B1aを介して互いに貼り合わされる。ここで、ケース50の接合面50aとスペーサー70の接合面70aとが互いに向かい合うように、スペーサー70がケース50の内側に挿入される。そして、スペーサー70がケース50に向けて押し付けられることにより、接着剤B1aが広がる。
図12は、接合工程S30中の軟化工程S33を説明するための図である。図12では、接着剤B1aを介してケース50およびスペーサー70を互いに貼り合せた構造体が前述の図4に対応する断面で示される。軟化工程S33では、接着剤B1aが軟化されることにより、図12に示すように、接着剤B1aの厚さのバラつきがさらに低減される。このとき、接着剤B1aは、ヒーターまたはオーブン等により、硬化温度よりも低い温度で加熱されることにより軟化される。軟化工程S33の処理温度および処理時間のそれぞれは、接着剤B1aの種類等に応じて決められ、特に限定されず、任意である。
硬化工程S34では、軟化工程S33の後、接着剤B1aがさらに加熱されることにより、接着剤B1aが硬化される。これにより、接着剤B1aの硬化物として接着剤B1が形成される。硬化工程S34は、軟化工程S33の後に時間間隔を隔てて行われてもよいし、軟化工程S33の直後に連続的に行われてもよい。ここで、硬化工程S34が軟化工程S33の直後に連続的に行われる場合、軟化工程S33は、硬化工程S34の一部と捉えてもよい。言い換えると、軟化工程S33は、硬化工程S34の一部に重複して行われてもよい。
以下、本開示の第2実施形態について説明する。以下に例示する形態において作用や機能が前述の実施形態と同様である要素については、前述の実施形態の説明で使用した符号を流用して各々の詳細な説明を適宜に省略する。
本開示は前述の各実施形態に限定されるものではなく、以下に述べる各種の変形が可能である。また、各実施形態及び各変形例を適宜組み合わせてもよい。
前述の各形態では、貼り合せ工程S32の前に塗布工程S31が行われる態様が例示されるが、この態様に限定されず、貼り合せ工程S32の後に塗布工程S31が行われてもよい。例えば、接着剤B2が接着剤B1を兼ねる場合、ベース40およびスペーサー70を接着剤B2により互いに接合する際、スペーサー70の外周面とケース50の内周面との間の隙間を介して、硬化前の接着剤B2がケース50とスペーサー70との間に回り込んでもよい。
Claims (10)
- 半導体素子と、
前記半導体素子を搭載する配線基板を含む積層板と、
複数の端子孔を有し、前記半導体素子を収容するケースと、
前記複数の端子孔のうちの2以上の端子孔にそれぞれ挿入され、前記半導体素子に電気的に接続される複数の外部端子と、
前記積層板と前記ケースとの間に介在するスペーサーと、を備え、
前記ケースおよび前記スペーサーは、接着剤により互いに接合され、
前記複数の外部端子のそれぞれは、前記スペーサーに前記接着剤により接合される第1接合面を有し、
前記ケースは、前記複数の端子孔のうち互いに隣り合う2つの端子孔同士の間に設けられる隔壁を有し、
前記2以上の端子孔の前記隔壁と前記第1接合面との間の距離は、前記複数の外部端子のそれぞれの厚さよりも大きく、
前記複数の端子孔のうち前記2以上の端子孔以外の端子孔の前記隔壁と前記スペーサーとの間の距離は、前記2以上の端子孔の前記隔壁と前記スペーサーとの間の距離に等しいか、それ以上である、
半導体モジュール。 - 前記複数の端子孔のそれぞれは、前記接着剤により封止される、
請求項1に記載の半導体モジュール。 - 前記ケース内には、前記半導体素子を覆うポッティング材が充填されており、
前記接着剤のガスバリア性は、前記ポッティング材のガスバリア性よりも高い、
請求項1または2に記載の半導体モジュール。 - 前記スペーサーは、前記複数の外部端子のそれぞれに前記接着剤により接合される第2接合面を有し、
前記第2接合面には、前記複数の端子孔の並ぶ方向に沿って延びる凹部が設けられる、
請求項1から3のいずれか1項に記載の半導体モジュール。 - 前記隔壁は、前記2つの端子孔のそれぞれの長手方向での中心よりも前記スペーサーに近い、
請求項1から4のいずれか1項に記載の半導体モジュール。 - 前記隔壁と前記第1接合面との間の距離をL[mm]とし、前記複数の外部端子のそれぞれの厚さをt[mm]とするとき、
0.5≦(L-t)≦2.0の関係を満たす、
請求項5に記載の半導体モジュール。 - 前記複数の外部端子のそれぞれは、
前記2以上の端子孔のいずれかに沿って延びるピン部と、
前記ケースと前記スペーサーとの間に配置され、前記ピン部に接続される脚部と、を有し、
前記脚部は、前記第1接合面を有する、
請求項1から6のいずれか1項に記載の半導体モジュール。 - 前記接着剤は、熱硬化型接着剤である、
請求項1から7のいずれか1項に記載の半導体モジュール。 - 複数の端子孔を有するケースを用意する用意工程と、
前記複数の端子孔のうちの2以上の端子孔にそれぞれ複数の外部端子を挿入する端子挿入工程と、
前記ケースおよびスペーサーを互いに接着剤により接合する接合工程と、を含み、
前記複数の外部端子のそれぞれは、前記スペーサーに前記接着剤により接合される第1接合面を有し、
前記ケースは、前記複数の端子孔のうち互いに隣り合う2つの端子孔同士の間に設けられる隔壁を有し、
前記第1接合面と前記隔壁との間の距離は、前記複数の外部端子のそれぞれの厚さよりも大きく、
前記接合工程では、前記複数の端子孔のそれぞれが前記接着剤により封止される、
半導体モジュールの製造方法。 - 複数の端子孔を有するケースと、
前記複数の端子孔のうちの2以上の端子孔にそれぞれ挿入される複数の外部端子と、
前記ケースに接着剤により接合されるスペーサーと、を備え、
前記複数の外部端子のそれぞれは、前記スペーサーに前記接着剤により接合される第1接合面を有し、
前記ケースは、前記複数の端子孔のうち互いに隣り合う2つの端子孔同士の間に設けられる隔壁を有し、
前記第1接合面と前記隔壁との間の距離は、前記複数の外部端子のそれぞれの厚さよりも大きく、
前記複数の端子孔のそれぞれは、前記接着剤により封止される、
ケースユニット。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021202755A JP7790130B2 (ja) | 2021-12-14 | 2021-12-14 | 半導体モジュール、半導体モジュールの製造方法およびケースユニット |
| CN202211317897.1A CN116264192A (zh) | 2021-12-14 | 2022-10-26 | 半导体模块、半导体模块的制造方法以及壳体单元 |
| US17/974,087 US20230187293A1 (en) | 2021-12-14 | 2022-10-26 | Semiconductor module, method of manufacturing semiconductor module, and case unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021202755A JP7790130B2 (ja) | 2021-12-14 | 2021-12-14 | 半導体モジュール、半導体モジュールの製造方法およびケースユニット |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2023088099A JP2023088099A (ja) | 2023-06-26 |
| JP7790130B2 true JP7790130B2 (ja) | 2025-12-23 |
Family
ID=86694939
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021202755A Active JP7790130B2 (ja) | 2021-12-14 | 2021-12-14 | 半導体モジュール、半導体モジュールの製造方法およびケースユニット |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20230187293A1 (ja) |
| JP (1) | JP7790130B2 (ja) |
| CN (1) | CN116264192A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP4614558A1 (de) * | 2024-03-06 | 2025-09-10 | Siemens Aktiengesellschaft | Gehäuseteil für ein halbleitermodul |
| EP4700827A1 (en) * | 2024-08-19 | 2026-02-25 | Infineon Technologies AG | Power semiconductor module arrangement |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030085456A1 (en) | 2001-10-05 | 2003-05-08 | Fairchild Semiconductor Corporation | Semiconductor power package module |
| JP2008252055A (ja) | 2007-03-08 | 2008-10-16 | Fuji Electric Device Technology Co Ltd | 半導体装置およびその製造方法 |
| JP2015041659A (ja) | 2013-08-21 | 2015-03-02 | 株式会社三社電機製作所 | 半導体装置 |
| JP2017092388A (ja) | 2015-11-16 | 2017-05-25 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| JP2017126682A (ja) | 2016-01-15 | 2017-07-20 | 京セラ株式会社 | 半導体装置 |
| JP2017152472A (ja) | 2016-02-23 | 2017-08-31 | 三菱電機株式会社 | 半導体装置 |
-
2021
- 2021-12-14 JP JP2021202755A patent/JP7790130B2/ja active Active
-
2022
- 2022-10-26 CN CN202211317897.1A patent/CN116264192A/zh active Pending
- 2022-10-26 US US17/974,087 patent/US20230187293A1/en active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030085456A1 (en) | 2001-10-05 | 2003-05-08 | Fairchild Semiconductor Corporation | Semiconductor power package module |
| JP2008252055A (ja) | 2007-03-08 | 2008-10-16 | Fuji Electric Device Technology Co Ltd | 半導体装置およびその製造方法 |
| JP2015041659A (ja) | 2013-08-21 | 2015-03-02 | 株式会社三社電機製作所 | 半導体装置 |
| JP2017092388A (ja) | 2015-11-16 | 2017-05-25 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| JP2017126682A (ja) | 2016-01-15 | 2017-07-20 | 京セラ株式会社 | 半導体装置 |
| JP2017152472A (ja) | 2016-02-23 | 2017-08-31 | 三菱電機株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2023088099A (ja) | 2023-06-26 |
| US20230187293A1 (en) | 2023-06-15 |
| CN116264192A (zh) | 2023-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI404177B (zh) | 功率半導體電路裝置及其製造方法 | |
| US8963315B2 (en) | Semiconductor device with surface electrodes | |
| CN104303289A (zh) | 电子模块及其制造方法 | |
| US9691697B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JP7224272B2 (ja) | パワー半導体装置 | |
| US20160150655A1 (en) | Electronic apparatus | |
| JP7790130B2 (ja) | 半導体モジュール、半導体モジュールの製造方法およびケースユニット | |
| CN102487053A (zh) | 半导体装置及其制造方法 | |
| JP4967701B2 (ja) | 電力半導体装置 | |
| JP2010186931A (ja) | 電力用半導体装置 | |
| JP2020072094A (ja) | パワーユニット、パワーユニットの製造方法及びパワーユニットを有する電気装置 | |
| WO2017057093A1 (ja) | 半導体装置とその製造方法 | |
| CN108336057B (zh) | 半导体装置及其制造方法 | |
| US20050161782A1 (en) | Hybrid integrated circuit device and manufacturing method of the same | |
| JP2021040113A (ja) | 半導体装置 | |
| JP2020072101A (ja) | パワーユニット、パワーユニットの製造方法、パワーユニットを有する電気装置及びヒートシンク | |
| CN109792848B (zh) | 用于变速箱控制模块的电子组件和其制造方法 | |
| JP7237214B2 (ja) | 半導体パワーモジュールのための金属基板構造および金属基板構造の製造方法ならびに半導体パワーモジュール | |
| US20240363508A1 (en) | Semiconductor module | |
| JP2023157585A (ja) | 半導体装置 | |
| KR19980070675A (ko) | 오프셋 다이 패드를 갖는 반도체 패키지 및 그 제조 방법 | |
| JP2020072102A (ja) | パワーユニット、パワーユニットの製造方法及びパワーユニットを有する電気装置 | |
| JP2020072095A (ja) | パワーユニット、パワーユニットの製造方法、パワーユニットを有する電気装置及びヒートシンク | |
| JP2024166626A (ja) | 半導体モジュール、および半導体モジュールの製造方法 | |
| WO2025204393A1 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220922 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20241114 |
|
| TRDD | Decision of grant or rejection written | ||
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20251031 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20251111 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20251124 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7790130 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |