Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7790826B2 - Substrate processing method and substrate processing apparatus - Google Patents
[go: Go Back, main page]

JP7790826B2 - Substrate processing method and substrate processing apparatus - Google Patents

Substrate processing method and substrate processing apparatus

Info

Publication number
JP7790826B2
JP7790826B2 JP2021171835A JP2021171835A JP7790826B2 JP 7790826 B2 JP7790826 B2 JP 7790826B2 JP 2021171835 A JP2021171835 A JP 2021171835A JP 2021171835 A JP2021171835 A JP 2021171835A JP 7790826 B2 JP7790826 B2 JP 7790826B2
Authority
JP
Japan
Prior art keywords
substrate
static elimination
load lock
charge
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021171835A
Other languages
Japanese (ja)
Other versions
JP2023061728A (en
Inventor
知久 三浦
武 菅原
雅俊 安倍
治志 植松
肇 宇賀神
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2021171835A priority Critical patent/JP7790826B2/en
Priority to KR1020220127550A priority patent/KR102732171B1/en
Priority to CN202211232993.6A priority patent/CN115995406B/en
Publication of JP2023061728A publication Critical patent/JP2023061728A/en
Application granted granted Critical
Publication of JP7790826B2 publication Critical patent/JP7790826B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1303Apparatus specially adapted to the manufacture of LCDs
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1306Details
    • G02F1/1309Repairing; Testing
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/133305Flexible substrates, e.g. plastics, organic film
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05FSTATIC ELECTRICITY; NATURALLY-OCCURRING ELECTRICITY
    • H05F3/00Carrying-off electrostatic charges
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00Materials and properties
    • G02F2202/22Antistatic materials or arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Elimination Of Static Electricity (AREA)

Description

本開示は、基板処理方法、および基板処理装置に関する。 This disclosure relates to a substrate processing method and a substrate processing apparatus.

基板は、電荷が多く帯電していると、当該基板のデバイスに損傷(静電破壊)が生じたり、静電力により基板をステージから脱離するときに破損したりする場合がある。このため、従来から、基板の電荷を低減する除電処理が行われている。例えば、特許文献1には、基板処理システムに基板を搬入する際に帯電している基板について除電処理を行い、基板の帯電状態を低減する技術が開示されている。 If a substrate is highly charged, it can cause damage to devices on the substrate (electrostatic breakdown), or the substrate can be broken when it is removed from the stage due to electrostatic force. For this reason, static elimination processes have traditionally been used to reduce the charge on substrates. For example, Patent Document 1 discloses a technology that performs static elimination on charged substrates when they are loaded into a substrate processing system, thereby reducing the charge state of the substrate.

特開2018-107077号公報Japanese Patent Application Laid-Open No. 2018-107077

本開示は、基板の除電処理を最適化させることができる技術を提供する。 This disclosure provides technology that can optimize the static elimination process for substrates.

本開示の一態様によれば、基板処理装置の基板処理方法であって、プラズマ処理および除電処理を基板に施すプロセスモジュールから前記基板を搬出して、大気雰囲気と真空雰囲気とに切り替え可能なロードロック部に当該基板を搬送する工程と、前記ロードロック部にて前記基板の帯電状態を測定する工程と、前記基板の帯電状態の測定結果を解析し、測定された帯電状態に基づいて前記除電処理の時間を最適化する工程と、を有前記ロードロック部は、搬送された前記基板を支持する支持部を有し、前記プロセスモジュールと前記ロードロック部との間で前記基板を搬送する搬送装置を備え、前記搬送装置において前記基板に接触する接触子と、前記支持部において前記基板に接触する支持子は、それぞれ導電性を有し、前記基板の帯電状態を測定する工程では、前記ロードロック部に設置された帯電測定部により、前記支持部に支持された前記基板の表面電位を測定し、前記除電処理を最適化する工程では、前記支持部に支持された前記基板の帯電状態と、前記ロードロック部の内部で前記搬送装置により搬送している前記基板の帯電状態と、の測定結果に基づき、前記接触子および前記支持子の前記導電性についての劣化を推定する、基板処理方法が提供される。

According to one aspect of the present disclosure, a substrate processing method for a substrate processing apparatus includes the steps of unloading a substrate from a process module that performs plasma processing and static elimination processing on the substrate, and transporting the substrate to a load lock unit that is switchable between an air atmosphere and a vacuum atmosphere; measuring a charge state of the substrate in the load lock unit; analyzing a measurement result of the charge state of the substrate, and optimizing a time for the static elimination processing based on the measured charge state , wherein the load lock unit has a support unit that supports the transported substrate, and a transport unit that transports the substrate between the process module and the load lock unit. a substrate processing method including a device, wherein a contactor that contacts the substrate in the transport device and a support that contacts the substrate in the support part are each conductive, and a step of measuring the charged state of the substrate includes measuring the surface potential of the substrate supported on the support part by a charge measuring part installed in the load lock part, and a step of optimizing the static elimination process includes estimating deterioration in the conductivity of the contactor and the support part based on measurement results of the charged state of the substrate supported on the support part and the charged state of the substrate being transported by the transport device inside the load lock part .

一態様によれば、基板の除電処理を最適化させることができる。 According to one aspect, the static elimination process for the substrate can be optimized.

一実施形態に係る基板処理装置を概略的に示す平面図である。1 is a plan view schematically showing a substrate processing apparatus according to an embodiment; ロードロック部および搬送装置の一部を模式的に示す側面断面図である。FIG. 2 is a side cross-sectional view schematically showing a load lock unit and a part of a transfer device. ロードロック部での基板の搬送過程に伴う帯電状態の変化を示すグラフである。10 is a graph showing a change in the charged state during the process of transporting a substrate in a load lock unit. 除電処理を示すレシピの一部を例示する表である。10 is a table illustrating a part of a recipe showing a static elimination process. 第1実施形態に係る基板処理方法のフローチャートである。1 is a flowchart of a substrate processing method according to a first embodiment. 第2実施形態に係る基板処理方法のフローチャートである。10 is a flowchart of a substrate processing method according to a second embodiment. 第4実施形態に係る基板処理方法にフローチャートである。10 is a flowchart illustrating a substrate processing method according to a fourth embodiment.

以下、図面を参照して本開示を実施するための形態について説明する。各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。 The following describes embodiments of the present disclosure with reference to the drawings. In each drawing, identical components are designated by the same reference numerals, and duplicate descriptions may be omitted.

図1は、一実施形態に係る基板処理装置1を概略的に示す平面図である。図1に示すように、基板処理装置1は、プラズマ処理を基板Sに施す複数(本実施形態では3つ)のプロセスモジュール10、11、12を有するマルチチャンバシステムに構成されている。基板処理装置1は、平面視で、方形状の真空搬送モジュール20を中央位置に配置している。そして、基板処理装置1は、真空搬送モジュール20の三方の側面の各々にプロセスモジュール10、11、12を配置しており、真空搬送モジュール20の残りの一側面にロードロック部30を配置している。プロセスモジュール10、11、12、真空搬送モジュール20およびロードロック部30は、いずれも減圧雰囲気(真空雰囲気)において動作可能なチャンバ容器である。また、基板処理装置1は、各部の動作を制御する制御部60を備える。 Figure 1 is a plan view schematically illustrating a substrate processing apparatus 1 according to one embodiment. As shown in Figure 1, the substrate processing apparatus 1 is configured as a multi-chamber system having multiple (three in this embodiment) process modules 10, 11, and 12 that perform plasma processing on a substrate S. The substrate processing apparatus 1 has a rectangular vacuum transfer module 20 located in the center in a plan view. The substrate processing apparatus 1 has process modules 10, 11, and 12 located on each of the three sides of the vacuum transfer module 20, and a load lock unit 30 located on the remaining side of the vacuum transfer module 20. The process modules 10, 11, and 12, the vacuum transfer module 20, and the load lock unit 30 are all chamber containers that can operate in a reduced-pressure atmosphere (vacuum atmosphere). The substrate processing apparatus 1 also includes a control unit 60 that controls the operation of each unit.

基板処理装置1が処理する基板Sとしては、例えば、液晶ディスプレイ、有機ELディスプレイなどのFPD(Flat Panel Display)用基板があげられる。この場合、基板Sの材料としては、ガラスまたは合成樹脂等が適用される。基板Sは、表面に回路がパターニングされたもの、あるいは回路を備えない支持基板などを含み得る。基板Sの平面寸法は、特に限定されないが、例えば、長辺が1800mm~3400mm程度の範囲であり、短辺が1500mm~3000mm程度の範囲であり、あるいは他の寸法の矩形の基板が挙げられる。 The substrate S processed by the substrate processing apparatus 1 may be, for example, a substrate for a flat panel display (FPD), such as a liquid crystal display or an organic electroluminescent display. In this case, the material for the substrate S may be glass or synthetic resin. The substrate S may include a substrate with a circuit patterned on its surface, or a support substrate without a circuit. The planar dimensions of the substrate S are not particularly limited, but examples include a rectangular substrate with long sides in the range of approximately 1800 mm to 3400 mm and short sides in the range of approximately 1500 mm to 3000 mm, or other dimensions.

真空搬送モジュール20と各プロセスモジュール10、11、12との間には、基板Sが通過可能な開口部10a、11a、12aがそれぞれ設けられる。また、基板処理装置1は、各開口部10a、11a、12aを開閉するゲートバルブ13、14、15をそれぞれ備える。各ゲートバルブ13、14、15は、閉状態で真空搬送モジュール20と各プロセスモジュール10、11、12の間を気密にシールし、開状態で真空搬送モジュール20と各プロセスモジュール10、11、12の間を連通させて基板Sの搬送を可能とする。 Openings 10a, 11a, and 12a through which substrates S can pass are provided between the vacuum transfer module 20 and each of the process modules 10, 11, and 12. The substrate processing apparatus 1 also includes gate valves 13, 14, and 15 that open and close each of the openings 10a, 11a, and 12a. When closed, each of the gate valves 13, 14, and 15 airtightly seals the vacuum transfer module 20 and each of the process modules 10, 11, and 12, and when open, connects the vacuum transfer module 20 and each of the process modules 10, 11, and 12, allowing substrates S to be transferred.

各プロセスモジュール10、11、12は、各々の内部空間10s、11s、12s(基板処理室:プロセスチャンバ)を所定の減圧雰囲気(真空雰囲気)に保持可能な容器であり、内部空間10s、11s、12sに搬送された基板Sにプラズマ処理を実施する。各プロセスモジュール10、11、12内には、基板Sを載置するための載置台16が設けられている。載置台16は、例えば、静電力により基板Sを保持する静電チャック(不図示)を有する。各プロセスモジュール10、11、12は、載置台16に固定した基板Sに対して、エッチング処理、アッシング処理、成膜処理などのプラズマ処理を行う。なお、載置台16による基板の固定方法は、特には静電チャックに限定されず、メカニカルクランプなどを適用してもよい。基板処理装置1における各プロセスモジュール10、11、12は、同種のプラズマ処理を行ってもよく、プロセスモジュール10、11、12毎に異なる種類のプラズマ処理を行ってもよい。 Each process module 10, 11, 12 is a container capable of maintaining its respective internal space 10s, 11s, 12s (substrate processing chamber: process chamber) at a predetermined reduced pressure (vacuum atmosphere), and performs plasma processing on a substrate S transported to the internal space 10s, 11s, 12s. Each process module 10, 11, 12 is provided with a mounting table 16 on which the substrate S is placed. The mounting table 16 has, for example, an electrostatic chuck (not shown) that holds the substrate S using electrostatic force. Each process module 10, 11, 12 performs plasma processing such as etching, ashing, and film formation on the substrate S fixed to the mounting table 16. Note that the method of fixing the substrate using the mounting table 16 is not limited to an electrostatic chuck; mechanical clamping or the like may also be used. Each process module 10, 11, 12 in the substrate processing apparatus 1 may perform the same type of plasma processing, or different types of plasma processing.

また、各プロセスモジュール10、11、12は、プラズマ処理などにより帯電した基板Sに対して除電処理を行う。例えば、除電処理として、各プロセスモジュール10、11、12は、静電チャックに埋設された吸着電極(不図示)に印加していた電圧とは正負が逆で同じ大きさの直流電圧を吸着電極に印加して、基板Sの電荷を取り除く方法を採ることができる。あるいは、各プロセスモジュール10、11、12は、除電処理用のプラズマを生起して基板Sの電荷を取り除く方法を採ってもよい。 In addition, each process module 10, 11, and 12 performs a static elimination process on the substrate S that has been charged by plasma processing or the like. For example, as a static elimination process, each process module 10, 11, and 12 can apply a DC voltage of the same magnitude but opposite polarity to the voltage applied to the chucking electrode (not shown) embedded in the electrostatic chuck to remove the charge from the substrate S. Alternatively, each process module 10, 11, and 12 can generate plasma for static elimination to remove the charge from the substrate S.

真空搬送モジュール20は、所定の真空雰囲気に保持できる容器に構成される。真空搬送モジュール20は、容器の内部空間(搬送室)に搬送装置21を有する。搬送装置21は、真空搬送モジュール20と各プロセスモジュール10、11、12の間、および当該真空搬送モジュール20とロードロック部30との間で基板Sを搬送する。 The vacuum transfer module 20 is configured as a container that can maintain a predetermined vacuum atmosphere. The vacuum transfer module 20 has a transfer device 21 in the internal space (transfer chamber) of the container. The transfer device 21 transfers substrates S between the vacuum transfer module 20 and each of the process modules 10, 11, and 12, and between the vacuum transfer module 20 and the load lock unit 30.

搬送装置21は、台座部22と、この台座部22に支持されて基板Sの下面を保持可能なフォーク25をエンドエフェクタに有する搬送アーム23と、搬送アーム23を回転、上下動および進退させる動作部24と、を含む。動作部24は、制御部60に接続され、制御部60の動作指令に基づき搬送アーム23を動作させる。フォーク25は、搬送アーム23の動作において、各プロセスモジュール10、11、12の内部またはロードロック部30の内部に進出して、基板Sの受け渡しまたは受け取りを行う。さらに、フォーク25は、基板Sを受け渡した状態または基板Sを受け取った状態で、各プロセスモジュール10、11、12またはロードロック部30から後退することが可能である。 The transfer device 21 includes a pedestal 22, a transfer arm 23 supported by the pedestal 22 and having a fork 25 at its end effector capable of holding the underside of a substrate S, and an operating unit 24 that rotates, moves up and down, and moves the transfer arm 23 forward and backward. The operating unit 24 is connected to a control unit 60 and operates the transfer arm 23 based on operation commands from the control unit 60. During operation of the transfer arm 23, the fork 25 advances into each process module 10, 11, 12 or into the load lock unit 30 to transfer or receive a substrate S. Furthermore, the fork 25 can retreat from each process module 10, 11, 12 or the load lock unit 30 after transferring or receiving a substrate S.

図2は、ロードロック部30および搬送装置21の一部を模式的に示す側面断面図である。図1および図2に示すように、フォーク25は、複数の支持ピック26と、各支持ピック26の上面に設けられて基板Sに直接接触する複数の接触子27と、を有する。各接触子27は、支持ピック26よりも軟質で摩擦力を持っており、また導電性を有する材料により形成されている。この接触子27としては、例えば、導電性ゴムからなるリング状部材を適用し得る。また接触子27は、突起状部材であってもよい。搬送装置21は、接地電位に接続されており、基板Sの搬送時に、各接触子27、支持ピック26および搬送アーム23を介して、基板Sに帯電している電荷を移動させることが可能である。接触子27に劣化が生じておらず十分に導電性を保っている状態であれば、各プロセスモジュール10、11、12の内部での除電処理において除電しきれずに基板Sに残留した電荷も、基板Sの搬送時に十分低い帯電量まで補足的に除電することができる。 2 is a side cross-sectional view schematically illustrating a portion of the load lock unit 30 and the transport device 21. As shown in FIGS. 1 and 2, the fork 25 has multiple support picks 26 and multiple contacts 27 provided on the upper surface of each support pick 26 and in direct contact with the substrate S. Each contact 27 is softer than the support pick 26, has frictional force, and is formed of a conductive material. The contacts 27 may be ring-shaped members made of conductive rubber, for example. The contacts 27 may also be protruding members. The transport device 21 is connected to ground potential, and during transport of the substrate S, charges on the substrate S can be transferred via the contacts 27, support picks 26, and transport arm 23. If the contacts 27 are not deteriorated and maintain sufficient conductivity, any remaining charge on the substrate S that was not completely removed during the charge removal process inside each process module 10, 11, or 12 can be supplementarily removed to a sufficiently low charge level during transport of the substrate S.

図1に戻り、基板処理装置1は、真空搬送モジュール20とロードロック部30との間に、基板Sが通過する開口部30aを有するとともに、この開口部30aを開閉するゲートバルブ31を備える。ゲートバルブ31は、閉状態で真空搬送モジュール20とロードロック部30との間を気密にシールし、開状態で真空搬送モジュール20とロードロック部30との間を連通させて基板Sの搬送を可能とする。さらに、基板処理装置1は、ロードロック部30と当該ロードロック部30の外側との間に、開口部30b、ゲートバルブ32を備える。ゲートバルブ32は、閉状態でロードロック部30の気密性を維持し、開状態でロードロック部30と外側との間を連通させて基板Sの搬送を可能とする。 Returning to Figure 1, the substrate processing apparatus 1 has an opening 30a between the vacuum transfer module 20 and the load lock unit 30 through which the substrate S passes, and is equipped with a gate valve 31 that opens and closes this opening 30a. When closed, the gate valve 31 hermetically seals the vacuum transfer module 20 and the load lock unit 30, and when open, it connects the vacuum transfer module 20 and the load lock unit 30, allowing the transfer of the substrate S. Furthermore, the substrate processing apparatus 1 has an opening 30b and a gate valve 32 between the load lock unit 30 and the outside of the load lock unit 30. When closed, the gate valve 32 maintains the airtightness of the load lock unit 30, and when open, it connects the load lock unit 30 and the outside, allowing the transfer of the substrate S.

ロードロック部30の外側には、当該ロードロック部30との間で基板Sを搬入および搬出するために、基板処理装置1とは別に設けられたロードモジュール50が接続されている。ロードモジュール50は、大気雰囲気で基板Sの待機、搬送などを行う。ロードモジュール50は、特に限定されず、例えば、複数の基板Sを収容したキャリアと、空のキャリアと(共に不図示)、各キャリアに対して基板Sを出し入れ可能な搬送機構51と、を含む構成を適用し得る。あるいは、ロードモジュール50は、基板処理装置1の周辺に設置された他の処理装置から基板Sを受け取り、また他の処理装置に基板Sを送り出す機構(不図示)であってもよい。 A load module 50, provided separately from the substrate processing apparatus 1, is connected to the outside of the load lock unit 30 to load and unload substrates S between the load lock unit 30. The load module 50 waits for and transports substrates S in an atmospheric environment. The load module 50 is not particularly limited, and may, for example, be configured to include a carrier containing multiple substrates S, an empty carrier (both not shown), and a transport mechanism 51 that can load and unload substrates S from each carrier. Alternatively, the load module 50 may be a mechanism (not shown) that receives substrates S from other processing apparatuses installed in the vicinity of the substrate processing apparatus 1, and sends substrates S to other processing apparatuses.

基板処理装置1のロードロック部30(ロードロックモジュール)は、大気雰囲気にあるロードモジュール50と真空雰囲気の真空搬送モジュール20との間で基板Sの受渡しを行う。このため、ロードロック部30は、所定の真空雰囲気に保持できる容器に構成される。このロードロック部30は、大気雰囲気と真空雰囲気とに繰り返し切り替えるために、小さな容積に形成される。 The load lock unit 30 (load lock module) of the substrate processing apparatus 1 transfers substrates S between the load module 50, which is in an atmospheric atmosphere, and the vacuum transfer module 20, which is in a vacuum atmosphere. For this reason, the load lock unit 30 is configured as a container that can maintain a predetermined vacuum atmosphere. This load lock unit 30 is formed with a small volume so that it can be repeatedly switched between an atmospheric atmosphere and a vacuum atmosphere.

図1および図2に示すように、ロードロック部30の容器は、矢印A方向に設けられた複数の側壁部33と、矢印B方向に設けられた開口部30aおよび開口部30bと、各側壁部33が連結する床部34と、各側壁部33により支持される天井部35と、を含み、接地電位に接続されている。矢印B方向に沿って対向し合う一対の開口部30aおよび開口部30bは、開口部30aにおいてはゲートバルブ31と、開口部30bにおいてはゲートバルブ32と、を別々に有している。 As shown in Figures 1 and 2, the container of the load lock unit 30 includes multiple sidewalls 33 arranged in the direction of arrow A, openings 30a and 30b arranged in the direction of arrow B, a floor 34 to which the sidewalls 33 are connected, and a ceiling 35 supported by the sidewalls 33, and is connected to ground potential. The pair of openings 30a and 30b facing each other in the direction of arrow B each have a gate valve 31 at opening 30a and a gate valve 32 at opening 30b.

ロードロック部30の床部34には、当該ロードロック部30の空間部30s(ロードロック室)において基板Sを支持する基板支持部36が設けられている。基板支持部36の上面は、矢印A方向に沿ってバッファ37(支持部)と、凹溝38とが交互に設けられた凹凸に形成されている。複数の凹溝38は、搬送装置21(フォーク25)の各支持ピック26を入り込み可能とするため直線状を呈している。 A substrate support section 36 is provided on the floor section 34 of the load lock section 30 to support a substrate S in the space section 30s (load lock chamber) of the load lock section 30. The upper surface of the substrate support section 36 is uneven, with buffers 37 (support sections) and grooves 38 arranged alternately along the direction of arrow A. The multiple grooves 38 are linear so that each support pick 26 of the transport device 21 (forks 25) can fit in.

また、複数のバッファ37の上面には、フォーク25が下降した際に、基板Sに接触して基板Sを支持する複数の支持ピン39(支持子)が設けられている。支持ピン39は、導電性を有する材料により形成されている。これにより、ロードロック部30は、基板Sに残留して帯電している電荷を、支持ピン39、基板支持部36および床部34を介してロードロック部30の外部に移動させることができる。 In addition, a plurality of support pins 39 (support elements) are provided on the upper surfaces of the plurality of buffers 37. These support pins 39 come into contact with and support the substrate S when the fork 25 descends. The support pins 39 are made of a conductive material. This allows the load lock unit 30 to transfer any remaining charge on the substrate S to the outside of the load lock unit 30 via the support pins 39, substrate support unit 36, and floor unit 34.

そして、ロードロック部30は、基板Sの帯電状態を測定する帯電測定部40を天井部35に備える。本実施形態において基板Sの「帯電状態」とは、基板Sに生じる静電力の電圧(表面電位)として測定される。なお、帯電測定部40が測定する「帯電状態」は、表面電位に限定されず、例えば、基板Sの電荷量、電位差、電界、他の物理的な応力(圧電など)を測定してもよい。 The load lock unit 30 also includes a charge measurement unit 40 on the ceiling 35 that measures the charge state of the substrate S. In this embodiment, the "charge state" of the substrate S is measured as the voltage (surface potential) of the electrostatic force generated on the substrate S. Note that the "charge state" measured by the charge measurement unit 40 is not limited to the surface potential, and may also measure, for example, the amount of charge on the substrate S, the potential difference, the electric field, or other physical stress (such as piezoelectricity).

帯電測定部40は、矢印B方向中間位置よりも真空搬送モジュール20側(ゲートバルブ31の近傍位置)に設けられている。なお図2中では、1つの帯電測定部40を図示しているが、ロードロック部30は複数の帯電測定部40を備えた構成でもよい。例えば、基板処理装置1は、図1に示す矢印A方向に沿って、複数の帯電測定部40を並べて配置することで、基板Sの矢印B方向に沿った搬送に伴って全面の帯電状態の分布を得ることができる。 The charge measurement unit 40 is provided closer to the vacuum transfer module 20 than the intermediate position in the direction of arrow B (near the gate valve 31). Although one charge measurement unit 40 is shown in Figure 2, the load lock unit 30 may be configured with multiple charge measurement units 40. For example, by arranging multiple charge measurement units 40 in a row along the direction of arrow A shown in Figure 1, the substrate processing apparatus 1 can obtain the distribution of the charge state over the entire surface of the substrate S as it is transported in the direction of arrow B.

帯電測定部40は、空間部30sを真空雰囲気にした状態で、基板Sの帯電状態を測定可能なセンサが適用される。空間部30sを大気雰囲気にした状態では基板Sの帯電状態が変わるためである。この帯電測定部40は、静電誘導現象を利用し、帯電物体にセンサを近づけたときに、帯電物体により形成された電界によってセンサ上に誘起される誘導電荷を測定することにより、表面電位を取得する。例えば、帯電測定部40は、天井部35に固定された増幅回路を有する測定本体41と、測定本体41から配線42を介して垂下されロードロック部30の内部に配置されるプローブ43と、を有する。測定本体41は、制御部60に通信可能に接続され、測定結果(帯電状態の情報)を制御部60に送信する。プローブ43は、天井部35内また天井部35よりも下側に配置され、搬送される基板Sに接近している。これにより、帯電測定部40は、基板Sの表面電位の検出精度が高められる。 The charge measurement unit 40 employs a sensor capable of measuring the charge state of the substrate S when the space 30s is under a vacuum. This is because the charge state of the substrate S changes when the space 30s is under an air atmosphere. The charge measurement unit 40 utilizes electrostatic induction to acquire the surface potential by measuring the induced charge on the sensor due to the electric field generated by a charged object when the sensor is brought close to the charged object. For example, the charge measurement unit 40 includes a measurement body 41 having an amplifier circuit fixed to the ceiling 35, and a probe 43 suspended from the measurement body 41 via wiring 42 and positioned inside the load lock unit 30. The measurement body 41 is communicatively connected to the control unit 60 and transmits measurement results (charge state information) to the control unit 60. The probe 43 is positioned within or below the ceiling 35 and is close to the substrate S being transported. This improves the accuracy with which the charge measurement unit 40 detects the surface potential of the substrate S.

図3は、ロードロック部30での基板Sの搬送過程に伴う帯電状態の変化を示すグラフである。このグラフにおいて、横軸は時間であり、縦軸は基板Sについて測定された表面電位である。図3に示すように、帯電測定部40は、真空搬送モジュール20からロードロック部30に基板Sを搬入して基板支持部36により基板Sを支持した搬送過程全体にわたって、基板Sの表面電位を測定することが可能である。 Figure 3 is a graph showing the change in the charge state of the substrate S during the transport process in the load lock unit 30. In this graph, the horizontal axis represents time, and the vertical axis represents the surface potential measured for the substrate S. As shown in Figure 3, the charge measurement unit 40 is capable of measuring the surface potential of the substrate S throughout the entire transport process, from when the substrate S is transported from the vacuum transport module 20 to the load lock unit 30 and supported by the substrate support unit 36.

詳細には、基板Sの搬送過程は、フォーク25により基板Sを搬入する搬入ステップと、フォーク25を下降する下降ステップと、フォーク25からバッファ37に基板Sを受け渡した受渡ステップと、フォーク25が離脱してバッファ37にて基板Sを支持した支持ステップと、を有する。この基板Sの搬送過程では、ロードロック部30の内部は、各プロセスモジュール10、11、12および真空搬送モジュール20の真空雰囲気と同等の真空雰囲気に減圧されている。帯電測定部40は、搬送過程の各ステップ(搬入ステップ、下降ステップ、受渡ステップ、支持ステップ)毎に、変動する基板Sの帯電状態を測定する。 In detail, the substrate S transport process includes a carry-in step in which the substrate S is carried in by the forks 25, a lowering step in which the forks 25 are lowered, a delivery step in which the substrate S is transferred from the forks 25 to the buffer 37, and a support step in which the forks 25 are removed and the substrate S is supported by the buffer 37. During this substrate S transport process, the interior of the load lock unit 30 is depressurized to a vacuum atmosphere equivalent to the vacuum atmosphere in each of the process modules 10, 11, 12 and the vacuum transport module 20. The charge measurement unit 40 measures the changing charge state of the substrate S at each step of the transport process (carry-in step, lowering step, delivery step, support step).

特に、基板支持部36で基板Sを支持した支持ステップにて測定した基板Sの帯電状態は、基板処理装置1における処理後の基板Sが各ステップにおける除電を経た結果としての最終的な帯電状態が示される。すなわち、基板Sに対して次の処理を施す際、この帯電状態を伴っていることとなる。ただし、支持ステップの初期は、帯電状態が安定しない可能性があるため、制御部60は、支持ステップの開始後に所定時間経過した後の測定結果を使用するとよい。なお、図3中に示すように、帯電測定部40により測定された表面電位(基板Sの帯電状態)は時間経過に伴って微小な振幅を繰り返している。このため、制御部60は、帯電状態の測定波形について、振幅の平均値(移動平均など)や中間値を算出して帯電状態の値とすることが好ましい。 In particular, the charge state of the substrate S measured during the supporting step in which the substrate S is supported by the substrate support unit 36 indicates the final charge state of the substrate S after processing in the substrate processing apparatus 1, resulting from the static elimination performed in each step. In other words, the substrate S will have this charge state when it undergoes the next processing. However, since the charge state may not be stable at the beginning of the supporting step, it is recommended that the control unit 60 use the measurement results taken a predetermined time after the start of the supporting step. Note that, as shown in Figure 3, the surface potential (charge state of the substrate S) measured by the charge measurement unit 40 repeats small amplitudes over time. For this reason, it is preferable that the control unit 60 calculate the average amplitude (e.g., moving average) or median value of the measured waveform of the charge state to determine the value of the charge state.

また、制御部60は、搬入ステップにおける基板Sの搬送時に帯電測定部40による測定を継続して行うことで、基板Sの搬送方向に沿った帯電状態の分布を認識できる。このことから、制御部60は、搬送過程の各ステップにおける帯電測定部40の測定結果(基板Sの帯電状態)を用いることで、各プロセスモジュール10、11、12の除電処理の状態、基板Sの搬送時の接触子27による除電の状態および基板支持部36で基板Sを支持した際の支持ピン39による除電の状態による除電の結果を適切に認識することができ、除電処理の最適化を図ることが可能となる。 Furthermore, by continuously performing measurements using the charge measurement unit 40 while the substrate S is being transported in the loading step, the control unit 60 can recognize the distribution of the charge state along the transport direction of the substrate S. Therefore, by using the measurement results (charge state of the substrate S) from the charge measurement unit 40 at each step of the transport process, the control unit 60 can appropriately recognize the results of the charge removal process in each process module 10, 11, 12, the charge removal state by the contactor 27 during transport of the substrate S, and the charge removal state by the support pin 39 when the substrate S is supported by the substrate support unit 36, thereby enabling optimization of the charge removal process.

なお、ロードロック部30は、ロードモジュール50から未処理の基板Sを搬入する空間部と、真空搬送モジュール20から処理後の基板Sを搬入する空間部と、を別に備えた構成(例えば、上下二段の空間部を有する構成)でもよい。この場合、帯電測定部40は、それぞれの空間部を囲う壁部に適宜設けられればよい。 The load lock unit 30 may also be configured with separate spaces (e.g., two upper and lower spaces) for loading unprocessed substrates S from the load module 50 and loading processed substrates S from the vacuum transfer module 20. In this case, the charge measurement unit 40 may be provided as appropriate on the wall surrounding each space.

図1に戻り、基板処理装置1の制御部60は、コントローラ本体61と、コントローラ本体61に接続されるユーザインタフェース65と、を有する。コントローラ本体61は、1以上のプロセッサ62、メモリ63、図示しない入出力インタフェースおよび電子回路を有する制御用コンピュータを適用し得る。プロセッサ62は、CPU、ASIC、FPGA、複数のディスクリート半導体からなる回路などのうち1つまたは複数を組み合わせたものである。メモリ63は、揮発性メモリ、不揮発性メモリ(例えば、コンパクトディスク、DVD、ハードディスク、フラッシュメモリなど)を含み、基板処理装置1を動作させるプログラム、プラズマ処理のプロセス条件などのレシピR(図4も参照)を記憶している。 Returning to Figure 1, the control unit 60 of the substrate processing apparatus 1 has a controller main body 61 and a user interface 65 connected to the controller main body 61. The controller main body 61 may be a control computer having one or more processors 62, memory 63, an input/output interface (not shown), and electronic circuits. The processor 62 is a combination of one or more of a CPU, ASIC, FPGA, and a circuit made up of multiple discrete semiconductors. The memory 63 includes volatile memory and non-volatile memory (e.g., compact disc, DVD, hard disk, flash memory, etc.) and stores a program for operating the substrate processing apparatus 1 and a recipe R (see also Figure 4) including process conditions for plasma processing.

ユーザインタフェース65は、ユーザが基板処理装置1を管理するためにコマンドの入力操作等を行うキーボード、基板処理装置1の稼働状況を可視化して表示するディスプレイ、または表示および入力の両機能の有するタッチパネルなどを適用し得る。 The user interface 65 may be a keyboard through which the user inputs commands to manage the substrate processing apparatus 1, a display that visualizes and displays the operating status of the substrate processing apparatus 1, or a touch panel that has both display and input functions.

本実施形態に係る基板処理装置1は、基本的には以上のように構成され、以下、その動作(基板処理方法)について説明する。 The substrate processing apparatus 1 according to this embodiment is basically configured as described above, and its operation (substrate processing method) will be described below.

基板処理装置1は、ロードロック部30に帯電測定部40を備えることで、帯電測定部40の測定結果(基板Sの帯電状態)に基づき、各プロセスモジュール10、11、12の除電処理の最適化を図る。なお、以下では、各プロセスモジュール10、11、12のうち代表的にプロセスモジュール10で処理を行うケースについて説明するが、他のプロセスモジュール11、12でも同じ処理を実施可能なことは勿論である。 By providing a charge measurement unit 40 in the load lock unit 30, the substrate processing apparatus 1 optimizes the static elimination process in each process module 10, 11, and 12 based on the measurement results (charge state of the substrate S) from the charge measurement unit 40. The following describes a case in which processing is performed in process module 10, which is representative of the process modules 10, 11, and 12, but it goes without saying that the same processing can also be performed in the other process modules 11 and 12.

具体的には、制御部60は、以下の(a)~(d)の処理内容を実行することで、除電処理の最適化を図る。
(a)プロセスモジュール10からロードロック部30に搬入した後の基板Sの帯電状態に基づいて、除電処理の時間(以下、除電期間ともいう。)を設定し直す。
(b)ロードロック部30の内部での基板Sの搬送過程における基板Sの帯電状態に基づいて、搬送装置21の接触子27またはロードロック部30の支持ピン39の劣化を推定し、劣化を推定した場合に除電期間を長くする。
(c)ロードロック部30の内部での基板Sの搬送過程における基板Sの帯電状態に基づいて、基板Sの帯電状態の分布を認識する。
(d)ロードモジュール50からロードロック部30に搬入された未処理の基板Sの帯電状態と、プロセスモジュールの処理後にプロセスモジュールからロードロック部30に搬入された処理後の基板Sの帯電状態とに基づいて、除電期間を設定し直す。
Specifically, the control unit 60 performs the following processes (a) to (d) to optimize the static elimination process.
(a) The time for the charge removal process (hereinafter also referred to as the charge removal period) is reset based on the charge state of the substrate S after it has been carried from the process module 10 into the load lock unit 30 .
(b) Based on the charged state of the substrate S during the transport process of the substrate S inside the load lock section 30, deterioration of the contact 27 of the transport device 21 or the support pin 39 of the load lock section 30 is estimated, and if deterioration is estimated, the de-electrification period is extended.
(c) The distribution of the charge state of the substrate S is recognized based on the charge state of the substrate S during the process of transporting the substrate S inside the load lock unit 30.
(d) The de-electrification period is reset based on the charged state of the unprocessed substrate S that is transported from the load module 50 to the load lock section 30 and the charged state of the processed substrate S that is transported from the process module to the load lock section 30 after processing in the process module.

以下、基板処理方法の(a)~(d)の処理内容について、第1~第4実施形態に分けて説明する。なお、基板処理装置1は、(a)~(d)の処理内容のうちいずれか1つを実施する構成でもよく、(a)~(d)の処理内容のうち複数または全部を組み合わせて実施する構成でもよい。 The process steps (a) to (d) of the substrate processing method will be described below, divided into first to fourth embodiments. The substrate processing apparatus 1 may be configured to perform any one of the process steps (a) to (d), or may be configured to perform a combination of multiple or all of the process steps (a) to (d).

〔第1実施形態〕
(a)の処理内容は、プロセスモジュール10でプラズマ処理および除電処理された処理後の基板Sの帯電状態に応じて、そのプロセスモジュール10で除電処理を行う除電期間を短くする、または長くするものである。例えば、プロセスモジュール10で処理した基板Sの帯電極性がプラス(表面電位が正の値)の場合について、以下に説明する。
First Embodiment
The processing content of (a) is to shorten or lengthen the discharge period for performing the discharge processing in the process module 10 depending on the charge state of the substrate S after the plasma processing and discharge processing in the process module 10. For example, the case where the charge polarity of the substrate S processed in the process module 10 is positive (the surface potential is a positive value) will be described below.

基板Sがプラスに帯電した際に、基板処理装置1は、除電処理によって表面電位をマイナス側に低下させる。そして、除電処理した基板Sの帯電状態が目標の帯電状態よりも小さい場合には、除電期間が長いと言える。よって、制御部60は、次に処理する基板Sの除電期間を短くする。逆に、除電処理した基板Sの帯電状態が目標の帯電状態よりも大きい場合には、除電期間が短いと言える。よって、制御部60は、次に処理する基板Sの除電期間を長くする。なお、簡略化のため、接触子27および支持ピン39に導電性についての劣化が無いものとして、基板支持部36上における最終的な基板Sの帯電状態について説明したが、後述のように、接触子27および支持ピン39に劣化が生じていたとしても、結果的には同様の処理を行うこととなる。 When a substrate S is positively charged, the substrate processing apparatus 1 reduces the surface potential to the negative side through a static elimination process. If the charge state of the substrate S after static elimination is less than the target charge state, the static elimination period is considered to be long. Therefore, the control unit 60 shortens the static elimination period for the next substrate S to be processed. Conversely, if the charge state of the substrate S after static elimination is greater than the target charge state, the static elimination period is considered to be short. Therefore, the control unit 60 lengthens the static elimination period for the next substrate S to be processed. For simplicity, the final charge state of the substrate S on the substrate support unit 36 has been described assuming that the contactors 27 and support pins 39 have no deterioration in conductivity. However, as described below, even if the contactors 27 and support pins 39 have deteriorated, the same process will ultimately be performed.

図4は、除電処理を示すレシピRの一部を例示する表である。簡略にするため、除電処理以外の処理ステップは省略した。そのため、空欄部は非該当として数値が記載されていない。図4に示すように、基板Sのプロセス条件を記載したレシピRには、プロセスモジュール10の除電処理における、目標の表面電位(帯電状態)および初期の除電期間が記述されている。制御部60は、ロードモジュール50から搬送した1枚目の基板Sをプロセスモジュール10で最初に除電処理する場合に、レシピRに沿った目標の帯電状態および除電期間で処理を行う。なお、目標の帯電状態や初期の除電期間は、ユーザインタフェース65を介してユーザが設定する構成でもよい。 Figure 4 is a table illustrating a portion of recipe R, which describes the charge removal process. For simplicity, processing steps other than the charge removal process have been omitted. Therefore, blank spaces are not filled in as they are not relevant. As shown in Figure 4, recipe R, which describes the process conditions for substrate S, describes the target surface potential (charge state) and initial charge removal period for the charge removal process in process module 10. When the first substrate S transferred from load module 50 is first subjected to charge removal in process module 10, the control unit 60 performs the process using the target charge state and charge removal period in accordance with recipe R. The target charge state and initial charge removal period may also be set by the user via the user interface 65.

そして図2に示すように、制御部60は、除電処理した基板Sをプロセスモジュール10からロードロック部30に搬送して、ロードロック部30の帯電測定部40により基板Sの帯電状態を測定し、その測定結果に基づき除電期間を変更する。(a)の処理内容において、制御部60は、基板支持部36により基板Sが支持された支持ステップの帯電測定部40の測定結果を用いることが好ましい(図3も参照)。これにより、基板Sの最終的な帯電状態の測定結果を取り扱うことができる。 As shown in FIG. 2, the control unit 60 then transports the neutralized substrate S from the process module 10 to the load lock unit 30, measures the charge state of the substrate S using the charge measurement unit 40 in the load lock unit 30, and changes the neutralization period based on the measurement results. In the process content (a), the control unit 60 preferably uses the measurement results of the charge measurement unit 40 during the supporting step in which the substrate S is supported by the substrate support unit 36 (see also FIG. 3). This allows the control unit 60 to handle the measurement results of the final charge state of the substrate S.

例えば、レシピRにおいて、目標の帯電状態が100Vでありかつ除電期間が40秒である一方で、除電処理後の基板Sの帯電状態(測定結果)が80Vである場合、除電期間が長いと言える。このため、制御部60は除電期間を短くする。 For example, in recipe R, if the target charge state is 100 V and the discharge period is 40 seconds, but the charge state (measurement result) of the substrate S after the discharge process is 80 V, the discharge period can be said to be long. Therefore, the control unit 60 shortens the discharge period.

除電期間の短縮は、測定した基板Sの帯電状態と、目標の帯電状態との差分(帯電差)を算出し、帯電差に応じて短縮する期間を設定するとよい。一例として、制御部60は、帯電差が1V増えるごとに1秒短縮するように除電期間を設定し直すことがあげられる。つまり、上記の例では帯電差が20Vであることに基づき、制御部60は40秒の除電期間を20秒短くする。あるいは、除電期間の短縮は、基板Sの処理を1回行う毎に、所定期間ずつ短縮する方法を採ってもよい。 The neutralization period can be shortened by calculating the difference (charge difference) between the measured charge state of the substrate S and the target charge state, and setting the shortened period according to the charge difference. As an example, the control unit 60 can reset the neutralization period so that it is shortened by 1 second for every 1 V increase in the charge difference. In other words, in the above example, based on the charge difference being 20 V, the control unit 60 would shorten the neutralization period from 40 seconds to 20 seconds. Alternatively, the neutralization period can be shortened by a predetermined period each time the substrate S is processed.

逆に、目標の帯電状態が100Vでありかつ除電期間が20秒である一方で、除電処理後の基板Sの帯電状態(測定結果)が110Vである場合、除電期間が短いと言える。このため、制御部60は除電期間を長くする。除電期間の延長も、測定した基板Sの帯電状態と、目標の帯電状態との差分(帯電差)を算出し、帯電差に応じて延長する期間を設定するとよい。あるいは、除電期間の延長でも、基板Sの処理を1回行う毎に、所定期間ずつ延長する方法を採ってもよい。 Conversely, if the target charge state is 100V and the neutralization period is 20 seconds, but the charge state (measurement result) of the substrate S after neutralization processing is 110V, the neutralization period can be said to be short. Therefore, the control unit 60 extends the neutralization period. Extending the neutralization period can also be done by calculating the difference (charge difference) between the measured charge state of the substrate S and the target charge state, and setting the extension period according to the charge difference. Alternatively, the neutralization period can be extended by a predetermined period each time the substrate S is processed.

なお、帯電差が所定範囲(例えば、数V)以内の場合、制御部60は、除電期間の設定し直しを行わないようにしてもよい。これにより、制御部60は、プロセスモジュール10による処理の度に除電期間が変化することを抑制でき、帯電測定部40による測定誤差などの影響による変動を回避できる。 Note that if the charge difference is within a predetermined range (e.g., a few volts), the control unit 60 may not reset the charge removal period. This allows the control unit 60 to prevent the charge removal period from changing each time processing is performed by the process module 10, and avoids fluctuations due to the influence of measurement errors by the charge measurement unit 40, etc.

また逆に、プロセスモジュール10で処理した基板Sの帯電極性がマイナス(表面電位が負の値)の場合、基板処理装置1は、除電処理によって表面電位をプラス側に低下させる。そして、除電処理した基板Sの帯電状態が目標の帯電状態よりも大きい(ゼロに近い)場合には、除電期間が長いと言える。よって、制御部60は、次に処理する基板Sの除電期間を短くする。逆に、除電処理した基板Sの帯電状態が目標の帯電状態よりも小さい(マイナス側にある)場合には、除電期間が短いと言える。よって、制御部60は、次に処理する基板Sの除電期間を長くする。 Conversely, if the charge polarity of the substrate S processed in the process module 10 is negative (the surface potential is a negative value), the substrate processing apparatus 1 reduces the surface potential to the positive side through a charge removal process. If the charge state of the substrate S after charge removal is greater than the target charge state (closer to zero), the charge removal period can be said to be long. Therefore, the control unit 60 shortens the charge removal period for the next substrate S to be processed. Conversely, if the charge state of the substrate S after charge removal is less than the target charge state (on the negative side), the charge removal period can be said to be short. Therefore, the control unit 60 lengthens the charge removal period for the next substrate S to be processed.

図5は、第1実施形態に係る((a)の処理内容に応じた)基板処理方法のフローチャートである。図5に示すように、制御部60は、基板処理装置1による基板Sの処理開始時に、各プロセスモジュール10、11、12のうち基板Sを処理するプロセスモジュール10を選択する(ステップS1)。その後、制御部60は、選択したプロセスモジュール10によるプラズマ処理および除電処理についてレシピRに基づくプロセス条件を設定する(ステップS2)。これにより、除電処理の条件である目標の帯電状態および初期の除電期間が設定される。 Figure 5 is a flowchart of a substrate processing method according to the first embodiment (corresponding to the processing content of (a)). As shown in Figure 5, when processing of a substrate S by the substrate processing apparatus 1 begins, the control unit 60 selects the process module 10 that will process the substrate S from among the process modules 10, 11, and 12 (step S1). The control unit 60 then sets process conditions based on the recipe R for the plasma processing and charge removal processing by the selected process module 10 (step S2). This sets the target charge state and initial charge removal period, which are conditions for the charge removal processing.

そして、制御部60は、ロードモジュール50からロードロック部30に基板Sを搬入し(ステップS3)、さらに搬送装置21を制御して、ロードロック部30の基板Sを選択したプロセスモジュール10に搬送する(ステップS4)。基板Sの搬送後、制御部60は、プラズマ処理および除電処理を基板Sに対して実施する(ステップS5)。この際、制御部60は、設定した目標の帯電状態および除電期間に従って除電処理を実行する。例えば、プロセスモジュール10で最初に除電処理を行う場合は、レシピRの除電期間だけ除電処理を行う。 Then, the control unit 60 loads the substrate S from the load module 50 into the load lock unit 30 (step S3), and further controls the transport device 21 to transport the substrate S from the load lock unit 30 to the selected process module 10 (step S4). After transporting the substrate S, the control unit 60 performs plasma processing and static elimination processing on the substrate S (step S5). At this time, the control unit 60 performs static elimination processing in accordance with the set target charge state and static elimination period. For example, when static elimination processing is performed for the first time in the process module 10, static elimination processing is performed only for the static elimination period of recipe R.

基板Sの処理後、制御部60は、処理した基板Sをプロセスモジュール10から搬出して、ロードロック部30に当該基板Sを搬送する(ステップS6)。そして、制御部60は、基板支持部36に支持された基板Sの帯電状態を、ロードロック部30の帯電測定部40により測定する(ステップS7)。これにより、制御部60は、帯電測定部40から測定結果を受信する。 After processing the substrate S, the control unit 60 unloads the processed substrate S from the process module 10 and transports the substrate S to the load lock unit 30 (step S6). The control unit 60 then measures the charge state of the substrate S supported by the substrate support unit 36 using the charge measurement unit 40 of the load lock unit 30 (step S7). The control unit 60 then receives the measurement results from the charge measurement unit 40.

その後、制御部60は、帯電状態の測定結果を解析することで、除電処理の最適化を行う(ステップS8)。すなわち、制御部60は、測定結果の解析において、先に設定された除電期間で除電処理された基板Sの帯電状態と、目標の帯電状態とを比較する。この比較の結果、基板Sの帯電状態の絶対値が目標の帯電状態の絶対値よりも大きい場合には、次の除電処理の時間を長くし、基板Sの帯電状態の絶対値が目標の帯電状態の絶対値よりも小さい場合には、次の除電処理の時間を短くする。また上記したように、除電処理の最適化において、制御部60は、先に設定された除電期間で除電処理された基板Sの帯電状態と、目標の帯電状態との帯電差を算出し、帯電差に基づき除電期間を設定し直してもよい。 The control unit 60 then analyzes the measurement results of the charge state to optimize the neutralization process (step S8). That is, in analyzing the measurement results, the control unit 60 compares the charge state of the substrate S neutralized during the previously set neutralization period with the target charge state. If the comparison shows that the absolute value of the charge state of the substrate S is greater than the absolute value of the target charge state, the control unit 60 lengthens the time for the next neutralization process. If the absolute value of the charge state of the substrate S is smaller than the absolute value of the target charge state, the control unit 60 shortens the time for the next neutralization process. As described above, in optimizing the neutralization process, the control unit 60 may calculate the charge difference between the charge state of the substrate S neutralized during the previously set neutralization period and the target charge state, and reset the neutralization period based on the charge difference.

基板Sの帯電状態の測定後、制御部60は、ロードロック部30の基板Sを、ロードロック部30からロードモジュール50に搬出する(ステップS9)。これにより、基板処理装置1は、先に処理を行ったプロセスモジュール10に対して、未処理の基板Sを新たに搬送できる。その後、プロセスモジュール10は、基板Sの処理を終了するか否かを判定し(ステップS10)、基板Sの処理を継続する場合(ステップS10:NO)には、ステップS3に戻って以下同様の処理フローを繰り返す。 After measuring the charge state of the substrate S, the control unit 60 transfers the substrate S from the load lock unit 30 to the load module 50 (step S9). This allows the substrate processing apparatus 1 to transfer a new, unprocessed substrate S to the process module 10 that previously processed the substrate. The process module 10 then determines whether to terminate processing of the substrate S (step S10). If processing of the substrate S should continue (step S10: NO), the process returns to step S3 and repeats the same processing flow.

上記したようにステップS8において、制御部60は、次の基板Sを除電処理する際の除電期間を設定し直している。このため、ステップS5において、制御部60は、設定し直した除電期間に従って除電処理を行う。その結果、除電期間が過剰な場合には、除電期間を削減して処理全体としての時間を短縮化するとともに、除電処理により生じるパーティクルを抑制できる。逆に、除電期間が不足している場合には、除電期間を延長して帯電状態を低下させ、基板S上に形成されるデバイスが受ける損傷を低減させる。 As described above, in step S8, the control unit 60 resets the discharge period for discharging the next substrate S. Therefore, in step S5, the control unit 60 performs the discharge process according to the reset discharge period. As a result, if the discharge period is excessive, the discharge period can be reduced to shorten the overall processing time and suppress particles generated by the discharge process. Conversely, if the discharge period is insufficient, the discharge period can be extended to reduce the charged state and reduce damage to devices formed on the substrate S.

一方、基板Sの処理を終了する場合(ステップS10:YES)、制御部60は、ステップS11に進み、終了処理を行う。この終了処理において、制御部60は、ステップS8で最適化した除電処理の情報を記憶することが好ましい。これにより、制御部60は、基板Sの処理の再開時に、記憶した除電処理の情報(最適化した情報)を用いて最初から除電処理を行うことができる。 On the other hand, if processing of the substrate S is to be terminated (step S10: YES), the control unit 60 proceeds to step S11 and performs termination processing. During this termination processing, the control unit 60 preferably stores the information on the static elimination processing optimized in step S8. This allows the control unit 60 to start the static elimination processing from the beginning when processing of the substrate S is resumed using the stored static elimination processing information (optimized information).

以上のように、第1実施形態に係る基板処理方法は、プロセスモジュール10の処理後の基板Sについて、ロードロック部30にて帯電状態を測定し、除電処理の最適化を図る。このため、基板処理方法は、基板Sの帯電状態を所望の帯電状態としつつ、プロセスモジュール10の処理期間を適切な長さに調整することが可能となる。また、基板処理装置1は、各プロセスモジュール10に帯電測定部40を設置せずに済み、製造コストを低廉化できる。 As described above, the substrate processing method according to the first embodiment measures the charge state of the substrate S after processing in the process module 10 in the load lock unit 30, thereby optimizing the charge removal process. Therefore, the substrate processing method makes it possible to adjust the processing period of the process module 10 to an appropriate length while maintaining the desired charge state of the substrate S. Furthermore, the substrate processing apparatus 1 does not need to install a charge measurement unit 40 in each process module 10, thereby reducing manufacturing costs.

〔第2実施形態〕
(b)の処理内容は、ロードロック部30の内部での基板Sの搬送過程における基板Sの帯電状態の変化を用いて、基板Sに接触する導電性の部材(搬送装置21の接触子27、基板支持部36の支持ピン39)の劣化を推定するものである。なお、第2実施形態では、プロセスモジュール10で処理した基板Sの帯電極性がプラス(表面電位が正の値)の場合について説明するが、帯電極性がマイナスの場合でもプラスの場合と同様に、導電性の部材の劣化を抑制し得ることは勿論である。
Second Embodiment
The process of (b) involves estimating the deterioration of conductive members (contactors 27 of transport device 21, support pins 39 of substrate support unit 36) that come into contact with substrate S, using changes in the charge state of substrate S during transport of substrate S inside load lock unit 30. Note that, although the second embodiment describes a case where the charge polarity of substrate S processed in process module 10 is positive (surface potential is a positive value), it goes without saying that deterioration of conductive members can be suppressed even when the charge polarity is negative, just as in the case where the charge polarity is positive.

図3に示すように、ロードロック部30の内部では、基板Sの搬送時に、基板Sの帯電状態も変化していることが分かる。これは、帯電測定部40が静電誘導を利用したものであるため、対象物とセンサとの距離が変わればセンサに誘起される電荷が変化し、測定結果が変わることによる。従って、搬送アーム23の下降に伴う帯電状態の変化は、見掛け上のものとなる。それゆえ、他の搬送処理との間における搬入ステップ同士の帯電状態の比較、および支持ステップ同士の帯電状態の比較において、それぞれ、接触子27の(導電性についての)劣化、支持ピン39の(導電性についての)劣化が判断されることとなる。 As shown in Figure 3, it can be seen that the charge state of the substrate S changes inside the load lock unit 30 as the substrate S is transported. This is because the charge measurement unit 40 uses electrostatic induction, and if the distance between the object and the sensor changes, the charge induced in the sensor changes, causing the measurement results to change. Therefore, the change in charge state that accompanies the lowering of the transport arm 23 is only apparent. Therefore, when comparing the charge state between the loading steps and between other transport processes, and comparing the charge state between the support steps, deterioration (in terms of conductivity) of the contactor 27 and deterioration (in terms of conductivity) of the support pin 39 can be determined, respectively.

ここで、支持ステップにおいて、基板支持部36の導電性を有する各支持ピン39が基板Sを支持した状態では、基板Sに帯電している電子が、各支持ピン39を介して接地電位に放出される。したがって、基板Sの帯電状態は、支持ステップの実施に伴って低下する。長期間の使用などにより支持ピン39が劣化した場合には、支持ステップにおいて、基板Sの帯電状態の低下が弱まる(または変化しなくなる)。 Here, during the supporting step, when the conductive support pins 39 of the substrate support section 36 support the substrate S, electrons charged on the substrate S are released to ground potential via the support pins 39. Therefore, the charged state of the substrate S decreases as the supporting step is performed. If the support pins 39 deteriorate due to long-term use, the decrease in the charged state of the substrate S during the supporting step will weaken (or will no longer change).

このことから、制御部60は、支持ステップにおける基板Sの帯電状態に基づき、支持ピン39の劣化を推定することができる。例えば、制御部60は、支持ステップにおける過去に同じプロセス条件(目標の帯電状態、除電期間など)の除電処理を実施した際の基板Sの帯電状態(複数の場合は平均値をとってもよい)と、現在の基板Sの帯電状態とを比較する。そして、基板Sの帯電状態の低下が所定以上小さくなった場合に、支持ピン39が劣化していると判定する。あるいは、制御部60は、支持ステップにより基板Sを支持している際の帯電状態の時間経過に伴う低下率を算出し、算出した低下率が所定の低下率閾値(不図示)未満となった場合に、支持ピン39の劣化を判定してもよい。 As a result, the control unit 60 can estimate the deterioration of the support pins 39 based on the charge state of the substrate S during the supporting step. For example, the control unit 60 compares the charge state of the substrate S (or an average value may be taken if there are multiple charge states) when a previous charge removal process was performed under the same process conditions (target charge state, charge removal period, etc.) during the supporting step with the current charge state of the substrate S. Then, if the decrease in the charge state of the substrate S becomes smaller than a predetermined value, the control unit 60 determines that the support pins 39 have deteriorated. Alternatively, the control unit 60 may calculate the rate of decrease over time of the charge state while supporting the substrate S during the supporting step, and determine that the support pins 39 have deteriorated if the calculated rate of decrease is less than a predetermined decrease rate threshold (not shown).

そして、制御部60は、支持ピン39の劣化を判定すると、除電処理の最適化として、各プロセスモジュール10、11、12における除電期間を長く設定し直す。例えば、制御部60は、支持ピン39の劣化の判定に基づき、予め設定された期間だけ除電期間を長くする。なお、制御部60は、支持ピン39の劣化度合いを算出し、劣化度合いが大きくなるにしたがって除電期間を長く設定する構成でもよい。 When the control unit 60 determines that the support pins 39 have deteriorated, it resets the discharge period in each process module 10, 11, and 12 to be longer in order to optimize the discharge process. For example, the control unit 60 lengthens the discharge period by a predetermined period based on the determination of the deterioration of the support pins 39. The control unit 60 may also be configured to calculate the degree of deterioration of the support pins 39 and set a longer discharge period as the degree of deterioration increases.

また、搬入ステップにおいて、搬送装置21(フォーク25)の導電性を有する各接触子27が基板Sを支持した状態でも、基板Sに帯電している電荷は、各接触子27を介して接地電位に放出される。したがって、基板Sの帯電状態は、搬入ステップの実施中に低下する。長期間の使用などにより接触子27が劣化した場合には、搬入ステップにおいて、基板Sの帯電状態の低下が弱まる(または変化しなくなる)。ただし、搬入ステップにおいて帯電測定部40が検出する電位には、基板Sの帯電状態の他に、基板支持部36に帯電している電荷が含まれる。 In addition, during the loading step, even when the conductive contacts 27 of the transport device 21 (forks 25) are supporting the substrate S, the charge on the substrate S is released to ground potential via the contacts 27. Therefore, the charge state of the substrate S decreases during the loading step. If the contacts 27 deteriorate due to long-term use, the decrease in the charge state of the substrate S during the loading step will be weaker (or will not change). However, the potential detected by the charge measurement unit 40 during the loading step includes the charge on the substrate support unit 36 in addition to the charge state of the substrate S.

このため、制御部60は、搬入ステップにおける基板Sの帯電状態と、支持ステップにおける基板Sの帯電状態とを両方用いることで、接触子27の劣化を推定する。例えば、制御部60は、現在の搬入ステップにおける基板Sの帯電状態から、現在の支持ステップにおける基板Sの帯電状態を減算して、基板支持部36の帯電の影響を除く。そして、現在の減算結果と、過去に同じプロセス条件(目標の帯電状態、除電期間など)の除電処理を実施した際の減算結果とを比較して、減算結果が所定以上小さくなった場合に、接触子27が劣化していると判定する。 For this reason, the control unit 60 estimates the deterioration of the contactor 27 by using both the charge state of the substrate S in the loading step and the charge state of the substrate S in the supporting step. For example, the control unit 60 subtracts the charge state of the substrate S in the current supporting step from the charge state of the substrate S in the current loading step to eliminate the influence of the charge on the substrate supporting unit 36. The control unit 60 then compares the current subtraction result with the subtraction result from a previous neutralization process performed under the same process conditions (target charge state, neutralization period, etc.), and determines that the contactor 27 has deteriorated if the subtraction result is smaller than a predetermined value.

制御部60は、接触子27の劣化を判定すると、支持ピン39と同様に、各プロセスモジュール10、11、12における除電処理の時間を長く設定し直す。例えば、制御部60は、接触子27の劣化の判定に基づき、予め設定された期間だけ除電期間を長くする。接触子27が劣化した際の除電期間の延長量と、支持ピン39が劣化した際の除電期間の延長量とは、同じでもよく、互いに異なっていてもよい。なお、制御部60は、接触子27の劣化度合いを算出し、劣化度合いが大きくなるにしたがって除電期間を長く設定する構成でもよい。 When the control unit 60 determines that the contactor 27 has deteriorated, it resets the discharge time for each process module 10, 11, and 12 to be longer, just as it did for the support pin 39. For example, the control unit 60 extends the discharge period by a preset period based on the determination of the deterioration of the contactor 27. The amount of extension of the discharge period when the contactor 27 has deteriorated and the amount of extension of the discharge period when the support pin 39 has deteriorated may be the same or different. The control unit 60 may also be configured to calculate the degree of deterioration of the contactor 27 and lengthen the discharge period as the degree of deterioration increases.

図6は、第2実施形態に係る((b)の処理内容に応じた)基板処理方法のフローチャートである。図6に示すように、制御部60は、ステップS21~S26までは、上記の(a)の処理内容に応じた基板処理方法のステップS1~S6と同じ処理を行う。そして、制御部60は、ロードロック部30の内部で基板Sを搬送する搬送過程において、帯電測定部40により基板Sの帯電状態を継続的に測定する(ステップS27)。制御部60は、この基板Sの帯電状態の測定結果を受信し、メモリ63に記憶していく。 Figure 6 is a flowchart of a substrate processing method according to the second embodiment (corresponding to the processing content of (b)). As shown in Figure 6, the control unit 60 performs steps S21 to S26, which are the same as steps S1 to S6 of the substrate processing method according to the processing content of (a) above. Then, during the transport process of transporting the substrate S inside the load lock unit 30, the control unit 60 continuously measures the charge state of the substrate S using the charge measurement unit 40 (step S27). The control unit 60 receives the measurement results of the charge state of the substrate S and stores them in memory 63.

その後、制御部60は、帯電状態の測定結果を解析することで、除電処理の最適化を行う(ステップS28)。すなわち、制御部60は、測定結果の解析において、上記したように搬入ステップ、支持ステップにおける基板Sの帯電状態から接触子27の状態を示す指標、および支持ピン39の劣化を示す指標を抽出する。 Then, the control unit 60 analyzes the measurement results of the charged state to optimize the neutralization process (step S28). That is, in analyzing the measurement results, the control unit 60 extracts an index indicating the state of the contactor 27 and an index indicating deterioration of the support pin 39 from the charged state of the substrate S in the loading step and the support step, as described above.

さらに、制御部60は、抽出した各指標に基づき、接触子27の劣化および支持ピン39の劣化の各々を判定する(ステップS29)。接触子27または支持ピン39が劣化していないと判定した場合(ステップS29:NO)、制御部60は、劣化に応じた除電期間の補正を非実施とする(ステップS30)。このため、制御部60は、他の判定による除電期間の設定し直しを行わない場合、現行の除電期間を維持する。 Furthermore, the control unit 60 determines the deterioration of each of the contact 27 and the support pin 39 based on the extracted indicators (step S29). If it determines that the contact 27 or the support pin 39 is not deteriorated (step S29: NO), the control unit 60 does not correct the neutralization period in accordance with the deterioration (step S30). Therefore, if the control unit 60 does not reset the neutralization period based on another determination, it maintains the current neutralization period.

一方、接触子27または支持ピン39が劣化していると判定した場合(ステップS29:YES)、制御部60は、次の除電処理の時間を長くする補正を行う(ステップS31)。 On the other hand, if it is determined that the contact 27 or support pin 39 has deteriorated (step S29: YES), the control unit 60 makes a correction to lengthen the time for the next static elimination process (step S31).

また、基板Sの帯電状態の測定後、制御部60は、ロードロック部30の基板Sを、ロードロック部30からロードモジュール50に搬出する(ステップS32)。これにより、基板処理装置1は、先に処理を行ったプロセスモジュール10に対して、未処理の基板Sを新たに搬送可能となる。その後、プロセスモジュール10は、基板Sの処理を終了するか否かを判定し(ステップS33)、基板Sの処理を継続する場合(ステップS33:NO)には、ステップS23に戻って以下同様の処理フローを繰り返す。 Furthermore, after measuring the charge state of the substrate S, the control unit 60 transfers the substrate S from the load lock unit 30 to the load module 50 (step S32). This enables the substrate processing apparatus 1 to transfer a new, unprocessed substrate S to the process module 10 that previously performed the processing. The process module 10 then determines whether to terminate the processing of the substrate S (step S33). If the processing of the substrate S should continue (step S33: NO), the process returns to step S23 and repeats the same processing flow.

接触子27または支持ピン39が劣化している場合、制御部60は、除電期間を長く設定し直している。このため、ステップS25では、制御部60は、延長した除電期間に従って除電処理を行う。基板処理装置1は、接触子27または支持ピン39の劣化に伴い除電期間を長くすることで、処理全体としての基板Sの帯電状態を一定に保ち、直ちにメンテナンスやパーツ交換を行わなくても、同様の品質で基板Sを処理できる。 If the contactor 27 or support pin 39 has deteriorated, the control unit 60 resets the static elimination period to a longer period. Therefore, in step S25, the control unit 60 performs static elimination processing according to the extended static elimination period. By lengthening the static elimination period in accordance with deterioration of the contactor 27 or support pin 39, the substrate processing apparatus 1 maintains a constant charged state of the substrate S throughout the entire process, allowing the substrate S to be processed with the same quality without the need for immediate maintenance or part replacement.

一方、基板Sの処理を終了する場合(ステップS33:YES)、制御部60は、ステップS34に進み、終了処理を行う。この終了処理において、制御部60は、最適化した除電処理の情報を記憶することが好ましい。これにより、制御部60は、基板Sの処理の再開時に、最適化した情報を用いて最初から除電処理を行うことができる。 On the other hand, if processing of the substrate S is to be terminated (step S33: YES), the control unit 60 proceeds to step S34 and performs termination processing. During this termination processing, the control unit 60 preferably stores information about the optimized static elimination processing. This allows the control unit 60 to perform the static elimination processing from the beginning using the optimized information when processing of the substrate S is resumed.

以上のように、第2実施形態に係る基板処理方法は、接触子27の劣化および支持ピン39の劣化を推定する。基板処理装置1は、ユーザインタフェース65を介してこの劣化の情報をユーザに報知することで、基板処理装置1のメンテナンスを促すことができる。また、基板処理方法は、直ちにメンテナンスを行わなくても除電期間を長くするので、プロセスモジュール10で基板Sの帯電状態を低下させる。よって、基板処理方法は、搬送装置21またはロードロック部30のメンテナンスを先延ばしして、次回の定期メンテナンスのタイミングで一緒にメンテナンスやパーツ交換を行うことを可能とし、装置のダウンタイムを抑制できる。 As described above, the substrate processing method according to the second embodiment estimates deterioration of the contacts 27 and the support pins 39. The substrate processing apparatus 1 can prompt maintenance of the substrate processing apparatus 1 by notifying the user of this deterioration information via the user interface 65. Furthermore, the substrate processing method extends the charge removal period even if maintenance is not performed immediately, thereby reducing the charged state of the substrate S in the process module 10. Therefore, the substrate processing method makes it possible to postpone maintenance of the transport device 21 or the load lock unit 30 and perform maintenance or part replacement at the same time as the next scheduled maintenance, thereby reducing apparatus downtime.

〔第3実施形態〕
(c)の処理内容は、プロセスモジュール10でプラズマ処理および除電処理された基板Sの帯電状態の分布を認識し、帯電状態の均一性を監視するものである。なお、第3実施形態でも、プロセスモジュール10で処理した基板Sの帯電極性がプラス(表面電位が正の値)の場合について説明するが、帯電極性がマイナスの場合でもプラスの場合と同様に、帯電状態の分布を監視可能なことは勿論である。
Third Embodiment
The process content of (c) is to recognize the distribution of the charge state of the substrate S that has been subjected to plasma processing and static elimination processing in the process module 10, and to monitor the uniformity of the charge state. Note that, in the third embodiment, a case where the charge polarity of the substrate S processed in the process module 10 is positive (the surface potential is a positive value) will also be described, but it goes without saying that the distribution of the charge state can also be monitored when the charge polarity is negative, just as when the charge polarity is positive.

この場合、制御部60は、基板Sの搬送過程の搬入ステップにおいて測定した基板Sの帯電状態を使用して、基板Sの搬送速度と帯電測定部40の位置とに基づき、基板Sの延在方向に沿った帯電状態の分布を抽出する。そして例えば、制御部60は、基板Sの帯電状態が基板Sの面方向に沿って所定の許容差内(均一とみなせる範囲)である場合に、処理後の基板Sの品質が確保されていると判定する。逆に、制御部60は、基板Sの帯電状態が基板Sの面方向に沿って所定の許容差を超えている場合に、処理後の基板Sの帯電状態にムラがある(品質が低下している)と判定する。 In this case, the control unit 60 uses the charge state of the substrate S measured during the loading step of the substrate S transport process to extract the distribution of the charge state along the extension direction of the substrate S based on the transport speed of the substrate S and the position of the charge measurement unit 40. Then, for example, the control unit 60 determines that the quality of the processed substrate S is ensured if the charge state of the substrate S is within a predetermined tolerance (a range that can be considered uniform) along the surface direction of the substrate S. Conversely, the control unit 60 determines that there is unevenness in the charge state of the processed substrate S (deterioration in quality) if the charge state of the substrate S exceeds a predetermined tolerance along the surface direction of the substrate S.

また、制御部60は、帯電状態にムラがあると判定した基板Sに対し、再び除電処理を行うとよい。この際、基板処理装置1は、プロセスモジュール10に基板Sを再搬送してプロセスモジュール10で除電処理を行ってもよく、ロードロック部30に基板Sを長く待機させて、支持ピン39を介して電荷を移動させる除電処理を採ってもよい。あるいは、制御部60は、ロードモジュール50において、品質が確保されている基板Sと、品質が低下している基板Sとに選別してもよい。 The control unit 60 may also re-perform static elimination on substrates S determined to have uneven charge states. In this case, the substrate processing apparatus 1 may re-transport the substrate S to the process module 10 and perform static elimination there, or may have the substrate S wait in the load lock unit 30 for an extended period of time and perform static elimination by transferring the charge via the support pins 39. Alternatively, the control unit 60 may sort the substrates S in the load module 50 into those whose quality is assured and those whose quality has deteriorated.

〔第4実施形態〕
(d)の処理内容は、ロードモジュール50からロードロック部30に搬入した基板Sの帯電状態を測定し、この測定結果(以下、未処理帯電状態という)を用いてプロセスモジュール10で処理した後の基板Sの帯電状態を監視するものである。つまり、基板処理装置1に供給される基板Sは、既に帯電している(持ち込み帯電を有している)場合がある。持ち込み帯電がある場合についてそのまま解析を行った結果に基づく除電期間の調整を、次の除電処理に適用すると、正しく除電処理が行えなくなる可能性があるため、第4実施形態に係る基板処理方法は、この持ち込み帯電の影響を除外して、各プロセスモジュール10、11、12の処理後の基板Sの帯電状態を正確に捉えることを可能とする。ここでは、持ち込み帯電がプラスであってプラズマ処理でプラスに帯電する場合、持ち込み帯電がプラスであってプラズマ処理でマイナスに帯電する場合、持ち込み帯電がマイナスであってプラズマ処理でプラスに帯電する場合、および持ち込み帯電がマイナスであってプラズマ処理でマイナスに帯電する場合が考えられる。
Fourth Embodiment
The process described in (d) involves measuring the charge state of the substrate S transferred from the load module 50 to the load lock unit 30, and using this measurement result (hereinafter referred to as the "unprocessed charge state") to monitor the charge state of the substrate S after processing in the process module 10. In other words, the substrate S supplied to the substrate processing apparatus 1 may already be charged (have carry-over charge). If the charge removal period is adjusted based on the results of an analysis of the presence of carry-over charge and then applied to the next charge removal process, the charge removal process may not be performed correctly. Therefore, the substrate processing method according to the fourth embodiment eliminates the influence of the carry-over charge, thereby enabling accurate detection of the charge state of the substrate S after processing in each process module 10, 11, or 12. Here, possible cases include a case where the carry-over charge is positive and becomes positively charged in plasma processing, a case where the carry-over charge is positive and becomes negatively charged in plasma processing, a case where the carry-over charge is negative and becomes positively charged in plasma processing, and a case where the carry-over charge is negative and becomes negatively charged in plasma processing.

詳細には、制御部60は、処理後の基板Sの帯電状態から未処理帯電状態を減算した差(以下、処理前後差という)を算出する。制御部60は、この処理前後差と、予め保有している閾値とを比較する。閾値は、持ち込み帯電の無い場合の基板Sにおいて正しく除電期間の調整が行われるように設定される。処理前後差および閾値は、絶対値にて比較されることが好ましい。ここで、処理前後差が閾値よりも小さい場合とは、基板Sの表面電位がプラスに帯電している状況および基板Sの表面電位がマイナスに帯電している状況を含めて、除電処理が長いと言える。よって、制御部60は、次に処理する基板Sの除電期間を短くする。逆に、処理前後差が閾値よりも大きい場合とは、基板Sの表面電位がプラスに帯電している状況および基板Sの表面電位がマイナスに帯電している状況を含めて、除電処理が短いと言える。よって、制御部60は、次に処理する基板Sの除電期間を長くする。 Specifically, the control unit 60 calculates the difference between the charge state of the processed substrate S minus the unprocessed charge state (hereinafter referred to as the difference before and after processing). The control unit 60 compares this difference before and after processing with a pre-stored threshold. The threshold is set so that the neutralization period is adjusted correctly for substrates S without carryover charge. The difference before and after processing and the threshold are preferably compared in absolute values. Here, when the difference before and after processing is smaller than the threshold, it can be said that the neutralization process is long, including situations where the surface potential of the substrate S is positively charged and situations where the surface potential of the substrate S is negatively charged. Therefore, the control unit 60 shortens the neutralization period for the substrate S to be processed next. Conversely, when the difference before and after processing is greater than the threshold, it can be said that the neutralization process is short, including situations where the surface potential of the substrate S is positively charged and situations where the surface potential of the substrate S is negatively charged. Therefore, the control unit 60 lengthens the neutralization period for the substrate S to be processed next.

図7は、第4実施形態に係る((d)の処理内容に応じた)基板処理方法のフローチャートである。図7に示すように、制御部60は、ステップS41~S43までは、上記の(a)の処理内容に応じた基板処理方法のステップS1~S3と同じ処理を行う。 Figure 7 is a flowchart of a substrate processing method according to the fourth embodiment (corresponding to the processing content of (d)). As shown in Figure 7, the control unit 60 performs steps S41 to S43, which are the same as steps S1 to S3 of the substrate processing method according to the processing content of (a) above.

そして、制御部60は、ロードロック部30に搬入された基板Sについて、帯電測定部40により帯電状態(未処理帯電状態)を測定する(ステップS44)。そして、制御部60は、帯電測定部40が測定した測定結果(未処理帯電状態)を受信してメモリ63に記憶する。 Then, the control unit 60 measures the charge state (unprocessed charge state) of the substrate S carried into the load lock unit 30 using the charge measurement unit 40 (step S44). The control unit 60 then receives the measurement results (unprocessed charge state) measured by the charge measurement unit 40 and stores them in memory 63.

その後、制御部60は、搬送装置21を制御して、ロードロック部30の基板Sを選択したプロセスモジュール10に搬送する(ステップS45)。基板Sの搬送後、制御部60は、プラズマ処理および除電処理を基板Sに対して実施する(ステップS46)。この際、制御部60は、設定した目標の帯電状態および除電期間に沿って除電処理を実行する。 Then, the control unit 60 controls the transport device 21 to transport the substrate S from the load lock unit 30 to the selected process module 10 (step S45). After transporting the substrate S, the control unit 60 performs plasma processing and static elimination processing on the substrate S (step S46). At this time, the control unit 60 performs static elimination processing in accordance with the set target charge state and static elimination period.

基板Sの処理後、制御部60は、処理した基板Sをプロセスモジュール10から搬出して、ロードロック部30に当該基板Sを搬送する(ステップS47)。そして、制御部60は、搬送された処理後の基板Sの帯電状態をロードロック部30の帯電測定部40により測定する(ステップS48)。これにより、制御部60は、帯電測定部40が測定した測定結果を受信してメモリ63に記憶する。 After processing the substrate S, the control unit 60 unloads the processed substrate S from the process module 10 and transports the substrate S to the load lock unit 30 (step S47). The control unit 60 then measures the charge state of the transported, processed substrate S using the charge measurement unit 40 of the load lock unit 30 (step S48). The control unit 60 then receives the measurement results measured by the charge measurement unit 40 and stores them in the memory 63.

そして、制御部60は、処理後の基板Sの帯電状態と未処理帯電状態とを解析して、除電処理の最適化を行う(ステップS49)。制御部60は、測定結果の解析において、処理後の基板Sの帯電状態から未処理帯電状態を減算し、処理前後差を算出する。制御部60は、この処理前後差の絶対値が予め保有している閾値よりも小さい場合には、最適化において次の除電処理の時間を短くし、処理前後差の絶対値が閾値よりも大きい場合には、最適化において次の除電処理の時間を長くする。 The control unit 60 then analyzes the charge state of the substrate S after processing and the charge state before processing to optimize the static elimination process (step S49). In analyzing the measurement results, the control unit 60 subtracts the charge state before processing from the charge state of the substrate S after processing to calculate the difference before and after processing. If the absolute value of this difference before and after processing is smaller than a pre-stored threshold, the control unit 60 shortens the time for the next static elimination process in optimization; if the absolute value of the difference before and after processing is greater than the threshold, the control unit 60 lengthens the time for the next static elimination process in optimization.

また、基板Sの帯電状態の測定後、制御部60は、ロードロック部30の基板Sを、ロードロック部30からロードモジュール50に搬出する(ステップS50)。これにより、基板処理装置1は、先に処理を行ったプロセスモジュール10に対して、未処理の基板Sを新たに搬送可能となる。このため、プロセスモジュール10は、基板Sの処理を終了するか否かを判定し(ステップS51)、基板Sの処理を継続する場合(ステップS51:NO)には、ステップS43に戻って以下同様の処理フローを繰り返す。 Furthermore, after measuring the charge state of the substrate S, the control unit 60 transfers the substrate S from the load lock unit 30 to the load module 50 (step S50). This enables the substrate processing apparatus 1 to transfer a new, unprocessed substrate S to the process module 10 that previously performed the processing. Therefore, the process module 10 determines whether or not to terminate the processing of the substrate S (step S51). If the processing of the substrate S should continue (step S51: NO), the process returns to step S43 and repeats the same processing flow.

上記したようにステップS49において、制御部60は、次の基板Sを除電処理する際の除電期間を設定し直している。このため、ステップS46では、制御部60は、設定し直した除電期間に従って除電処理を行う。その結果、過剰な除電期間を削減して処理全体としての時間を短縮化するとともに、除電処理により生じるパーティクルを抑制でき、除電期間が不足している場合には、除電期間を延長して帯電状態を低下させ、基板S上に形成されるデバイスが受ける損傷を低減させる。 As described above, in step S49, the control unit 60 resets the discharge period for discharging the next substrate S. Therefore, in step S46, the control unit 60 performs the discharge process according to the reset discharge period. As a result, excessive discharge periods are reduced, shortening the overall processing time and suppressing particles generated by the discharge process. If the discharge period is insufficient, the discharge period is extended to reduce the charged state and reduce damage to devices formed on the substrate S.

一方、基板Sの処理を終了する場合(ステップS51:YES)、制御部60は、ステップS52に進み、終了処理を行う。この終了処理において、制御部60は、ステップS49で最適化した除電処理の情報を記憶することが好ましい。これにより、制御部60は、基板Sの処理の再開時に、記憶した除電処理の情報(最適化した情報)を用いて最初から除電処理を行うことができる。 On the other hand, if processing of the substrate S is to be terminated (step S51: YES), the control unit 60 proceeds to step S52 and performs termination processing. In this termination processing, the control unit 60 preferably stores the information on the static elimination processing optimized in step S49. This allows the control unit 60 to start the static elimination processing from the beginning when processing of the substrate S is resumed using the stored static elimination processing information (optimized information).

以上のように、第4実施形態に係る基板処理方法は、未処理帯電状態を加味して処理後の基板Sの帯電状態を認識することで、プロセスモジュール10における除電処理能力を一層精度よく監視でき、除電期間を適切に調整できる。なお、基板処理方法は、ロードモジュール50から基板Sを搬入した際の未処理帯電状態について、導電性を有する部材の劣化を推定する際(つまり(b)の処理内容)に利用してもよい。さらに、基板処理方法は、ロードモジュール50から基板Sを搬入した際の未処理帯電状態について、基板Sの帯電状態の分布を監視する際(つまり(c)の処理内容)に利用してもよい。 As described above, the substrate processing method according to the fourth embodiment recognizes the charge state of the processed substrate S while taking into account the unprocessed charge state, thereby enabling more accurate monitoring of the neutralization processing capacity in the process module 10 and appropriate adjustment of the neutralization period. The substrate processing method may also be used to estimate the deterioration of conductive members based on the unprocessed charge state of the substrate S when it is transferred from the load module 50 (i.e., processing content (b)). Furthermore, the substrate processing method may also be used to monitor the distribution of the charge state of the substrate S based on the unprocessed charge state of the substrate S when it is transferred from the load module 50 (i.e., processing content (c)).

また、基板処理方法は、ロードモジュール50からロードロック部30に基板Sを搬入した際の未処理帯電状態がそもそも所定以上の場合には、プロセスモジュール10への搬送を止めてもよい。あるいは、基板処理方法は、未処理帯電状態がそもそも所定以上の場合に、プロセスモジュール10への搬送後に除電処理を直ちに実施してもよい。 Furthermore, the substrate processing method may stop transporting the substrate S to the process module 10 if the unprocessed charge state when the substrate S is transported from the load module 50 to the load lock unit 30 is already above a predetermined level. Alternatively, the substrate processing method may immediately perform a charge removal process after transporting the substrate S to the process module 10 if the unprocessed charge state is already above a predetermined level.

以上の実施形態で説明した本開示の技術的思想および効果について以下に記載する。 The technical concepts and effects of the present disclosure described in the above embodiments are described below.

本開示の第1の態様は、基板処理装置1の基板処理方法であって、プラズマ処理および除電処理を基板Sに施すプロセスモジュール10、11、12から基板Sを搬出して、大気雰囲気と真空雰囲気とに切り替え可能なロードロック部30に当該基板Sを搬送する工程と、ロードロック部30にて基板Sの帯電状態を測定する工程と、基板Sの帯電状態の測定結果を解析して除電処理を最適化する工程と、を有する。 A first aspect of the present disclosure is a substrate processing method for a substrate processing apparatus 1, which includes the steps of unloading a substrate S from process modules 10, 11, and 12 that perform plasma processing and static elimination processing on the substrate S and transporting the substrate S to a load lock unit 30 that can switch between an air atmosphere and a vacuum atmosphere, measuring the charge state of the substrate S in the load lock unit 30, and analyzing the measurement results of the charge state of the substrate S to optimize the static elimination processing.

上記によれば、基板処理方法は、ロードロック部30において基板Sの帯電状態を安定して測定することが可能となり、この測定結果を用いることで、基板Sの除電処理を最適化させることができる。例えば、基板処理方法は、基板Sの帯電状態に応じて除電処理の時間を調整することで、基板Sの処理全体の時間短縮化を促し、またパーティクルを抑制することが可能となる。なお、除電処理の最適化は、除電期間の調整に限定されず、除電処理で供給する電力の調整を行ってもよい。例えば、帯電状態の絶対値が大きい場合に電力の供給量を増やして除電能力を高める一方で、帯電状態の絶対値が小さい場合に電力の供給量を減らして除電能力を低くすることがあげられる。 As described above, the substrate processing method makes it possible to stably measure the charge state of the substrate S in the load lock unit 30, and by using this measurement result, the static elimination process for the substrate S can be optimized. For example, the substrate processing method adjusts the static elimination process time depending on the charge state of the substrate S, thereby shortening the overall processing time for the substrate S and suppressing particles. Note that optimization of the static elimination process is not limited to adjusting the static elimination period, and the power supplied in the static elimination process may also be adjusted. For example, when the absolute value of the charge state is large, the amount of power supplied can be increased to improve static elimination capability, while when the absolute value of the charge state is small, the amount of power supplied can be reduced to lower static elimination capability.

また、基板Sの帯電状態を測定する工程では、ロードロック部30の内部を真空雰囲気とする。これにより、基板処理方法は、大気雰囲気によって基板Sの帯電状態が変化することを抑制して、基板Sの帯電状態をより精度よく測定できる。 Furthermore, in the process of measuring the charge state of the substrate S, the interior of the load lock unit 30 is set to a vacuum atmosphere. This prevents the charge state of the substrate S from being changed by the air atmosphere, allowing the substrate processing method to measure the charge state of the substrate S more accurately.

また、ロードロック部30は、搬送された基板Sを支持する支持部(バッファ37)を有し、基板Sの帯電状態を測定する工程では、ロードロック部30に設置された帯電測定部40により、支持部に支持された基板Sの表面電位を測定する。これにより、基板処理方法は、基板Sの帯電状態である表面電位を簡単に測定することが可能となる。 The load lock unit 30 also has a support unit (buffer 37) that supports the transported substrate S, and in the process of measuring the charge state of the substrate S, the charge measurement unit 40 installed in the load lock unit 30 measures the surface potential of the substrate S supported by the support unit. This makes it possible for the substrate processing method to easily measure the surface potential, which is the charge state of the substrate S.

また、プロセスモジュール10、11、12とロードロック部30との間で基板Sを搬送する搬送装置21を備え、搬送装置21において基板Sに接触する接触子27と、支持部(バッファ37)において基板Sに接触する支持子(支持ピン39)は、それぞれ導電性を有し、除電処理を最適化する工程では、支持部に支持された基板Sの帯電状態と、ロードロック部30の内部で搬送装置21により搬送している基板Sの帯電状態と、の測定結果に基づき、接触子27および支持子の導電性についての劣化を推定する。これにより、基板処理方法は、搬送装置21の接触子27およびロードロック部30(バッファ37)の支持子の導電性についての劣化を安定的に推定することができる。 The system also includes a transport device 21 that transports substrates S between the process modules 10, 11, and 12 and the load lock unit 30. The contacts 27 that contact the substrates S in the transport device 21 and the supports (support pins 39) that contact the substrates S in the support unit (buffer 37) are both conductive. In the process of optimizing the charge removal process, deterioration in the conductivity of the contacts 27 and the supports is estimated based on measurement results of the charged state of the substrate S supported on the support unit and the charged state of the substrate S being transported by the transport device 21 inside the load lock unit 30. This allows the substrate processing method to reliably estimate deterioration in the conductivity of the contacts 27 of the transport device 21 and the supports of the load lock unit 30 (buffer 37).

また、接触子27または支持子(支持ピン39)の導電性についての劣化を推定した場合に、除電処理の時間を最適化する。これにより、基板処理方法は、接触子27または支持子が導電性について劣化しても、除電処理を長く行うことで、基板Sの品質を確保して、基板処理装置1のメンテナンスを先延ばしすることが可能となる。 Furthermore, if deterioration in the conductivity of the contactor 27 or support (support pin 39) is estimated, the duration of the static elimination process is optimized. As a result, even if the conductivity of the contactor 27 or support deteriorates, the substrate processing method can ensure the quality of the substrate S by extending the static elimination process, thereby postponing maintenance of the substrate processing apparatus 1.

また、除電処理を最適化する工程では、先に設定された除電処理の時間で除電処理された基板Sの帯電状態と、目標の帯電状態とを比較し、当該比較に基づき次の除電処理の時間を調整する。これにより、基板処理方法は、除電処理の時間を適切に調整することが可能となる。 Furthermore, in the process of optimizing the static elimination process, the charge state of the substrate S that has been static eliminated using the previously set static elimination process time is compared with the target charge state, and the time for the next static elimination process is adjusted based on this comparison. This makes it possible for the substrate processing method to appropriately adjust the static elimination process time.

また、除電処理を最適化する工程では、先に設定された除電期間で除電処理された基板Sの帯電状態と、目標の帯電状態との帯電差を算出し、帯電差に基づき除電処理の時間を設定し直す。これにより、基板処理方法は、除電処理の時間を一層スムーズに調整できる。 Furthermore, in the process of optimizing the static elimination process, the charge difference between the charge state of the substrate S neutralized during the previously set static elimination period and the target charge state is calculated, and the static elimination process time is reset based on the charge difference. This allows the substrate processing method to adjust the static elimination process time even more smoothly.

また、基板Sの帯電状態を測定する工程では、ロードロック部30の内部で搬送している基板Sの帯電状態を継続して測定し、除電処理を最適化する工程では、基板の帯電状態の分布を抽出する。これにより、基板処理方法は、基板S全体の帯電状態の分布を認識して、帯電状態のムラの抑制などを図ることができる。 In addition, in the process of measuring the charge state of the substrate S, the charge state of the substrate S being transported inside the load lock unit 30 is continuously measured, and in the process of optimizing the charge removal process, the distribution of the charge state of the substrate is extracted. This allows the substrate processing method to recognize the distribution of the charge state of the entire substrate S and to suppress unevenness in the charge state, etc.

また、プロセスモジュール10、11、12による処理前の基板Sをロードロック部30に搬送する工程と、ロードロック部30にて処理前の基板Sの帯電状態を測定する工程と、をさらに有し、除電処理を最適化する工程では、プロセスモジュール10、11、12で処理された処理後の基板Sの帯電状態と、処理前の基板Sの帯電状態とに基づき、除電処理を最適化する。これにより、基板処理方法は、より精度よく除電処理を最適化できる。 The method further includes a step of transporting the substrate S to the load lock unit 30 before processing by the process modules 10, 11, and 12, and a step of measuring the charge state of the substrate S before processing in the load lock unit 30. In the step of optimizing the static elimination process, the static elimination process is optimized based on the charge state of the substrate S after processing in the process modules 10, 11, and 12, and the charge state of the substrate S before processing. This allows the substrate processing method to optimize the static elimination process with greater precision.

また、除電処理を最適化する工程は、ロードロック部30に搬送された処理後の基板Sの帯電状態と、ロードロック部に搬送された処理前の帯電状態との差分を算出して、差分と予め設定された閾値とを比較し、差分が閾値以上の場合に、除電処理の時間を長くする。これにより、基板処理方法は、差分が大きいことに基づき、除電処理の時間を長くして、基板Sの除電不足を抑制できる。 The process of optimizing the static elimination process also calculates the difference between the charge state of the substrate S after it has been transported to the load lock unit 30 and the charge state before it has been transported to the load lock unit, compares the difference with a preset threshold, and extends the static elimination process time if the difference is equal to or greater than the threshold. This allows the substrate processing method to extend the static elimination process time based on the large difference, thereby preventing insufficient static elimination of the substrate S.

また、差分が閾値未満の場合に、除電処理の時間を短くする。これにより、基板処理方法は、差分が小さいことに基づき、除電処理の時間を短くして、基板処理の作業効率を一層高めることができる。 Furthermore, if the difference is less than the threshold value, the time for the static elimination process is shortened. This allows the substrate processing method to shorten the time for the static elimination process based on the small difference, further improving the work efficiency of substrate processing.

また、本開示の第2の態様は、基板処理装置1であって、プラズマ処理および除電処理を基板Sに施すプロセスモジュール10、11、12と、大気雰囲気と真空雰囲気とに切り替え可能なロードロック部30と、プロセスモジュール10、11、12が処理した基板Sを、プロセスモジュール10、11、12からロードロック部30に搬送する真空搬送モジュール20と、ロードロック部30に設けられ、基板Sの帯電状態を測定する帯電測定部40と、帯電測定部40の測定結果を処理する制御部60と、を有し、制御部60は、基板Sの帯電状態の測定結果を解析して除電処理を最適化する。これにより、基板処理装置1は、基板Sの処理における除電処理を最適化させることができる。 A second aspect of the present disclosure is a substrate processing apparatus 1 comprising process modules 10, 11, and 12 that perform plasma processing and static elimination processing on substrates S; a load lock unit 30 that can switch between an atmospheric air atmosphere and a vacuum atmosphere; a vacuum transfer module 20 that transfers substrates S processed by the process modules 10, 11, and 12 from the process modules 10, 11, and 12 to the load lock unit 30; a charge measurement unit 40 provided in the load lock unit 30 that measures the charge state of the substrates S; and a control unit 60 that processes the measurement results of the charge measurement unit 40, and the control unit 60 analyzes the measurement results of the charge state of the substrates S to optimize the static elimination processing. This allows the substrate processing apparatus 1 to optimize the static elimination processing in processing of substrates S.

今回開示された実施形態に係る基板処理方法、および基板処理装置1は、すべての点において例示であって制限的なものではない。実施形態は、添付の請求の範囲およびその主旨を逸脱することなく、様々な形態で変形および改良が可能である。上記複数の実施形態に記載された事項は、矛盾しない範囲で他の構成も取り得ることができ、また、矛盾しない範囲で組み合わせることができる。例えば、基板処理方法および基板処理装置1が処理する基板Sの種類は、FPD用基板に限定されず、円盤形状のウエハなどの種々の部材を対象とし得る。 The substrate processing method and substrate processing apparatus 1 according to the embodiments disclosed herein are illustrative in all respects and not restrictive. The embodiments may be modified and improved in various ways without departing from the spirit and scope of the appended claims. The matters described in the above embodiments may be configured in other ways as long as they are not inconsistent, and may also be combined as long as they are not inconsistent. For example, the type of substrate S processed by the substrate processing method and substrate processing apparatus 1 is not limited to FPD substrates, but may also be a variety of materials, such as disc-shaped wafers.

本開示の基板処理装置1は、Atomic Layer Deposition(ALD)装置、Capacitively Coupled Plasma(CCP)、Inductively Coupled Plasma(ICP)、Radial Line Slot Antenna(RLSA)、Electron Cyclotron Resonance Plasma(ECR)、Helicon Wave Plasma(HWP)のいずれのタイプの装置でも適用可能である。 The substrate processing apparatus 1 of the present disclosure can be applied to any type of apparatus, including atomic layer deposition (ALD) apparatus, capacitively coupled plasma (CCP), inductively coupled plasma (ICP), radial line slot antenna (RLSA), electron cyclotron resonance plasma (ECR), and helicon wave plasma (HWP).

1 基板処理装置
10、11、12 プロセスモジュール
20 真空搬送モジュール
21 搬送装置
27 接触子
30 ロードロック部
37 バッファ
39 支持ピン
40 帯電測定部
60 制御部
S 基板
REFERENCE SIGNS LIST 1 Substrate processing apparatus 10, 11, 12 Process module 20 Vacuum transfer module 21 Transfer device 27 Contactor 30 Load lock unit 37 Buffer 39 Support pin 40 Charge measurement unit 60 Control unit S Substrate

Claims (10)

基板処理装置の基板処理方法であって、
プラズマ処理および除電処理を基板に施すプロセスモジュールから前記基板を搬出して、大気雰囲気と真空雰囲気とに切り替え可能なロードロック部に当該基板を搬送する工程と、
前記ロードロック部にて前記基板の帯電状態を測定する工程と、
前記基板の帯電状態の測定結果を解析し、測定された帯電状態に基づいて前記除電処理の時間を最適化する工程と、を有
前記ロードロック部は、搬送された前記基板を支持する支持部を有し、
前記プロセスモジュールと前記ロードロック部との間で前記基板を搬送する搬送装置を備え、
前記搬送装置において前記基板に接触する接触子と、前記支持部において前記基板に接触する支持子は、それぞれ導電性を有し、
前記基板の帯電状態を測定する工程では、前記ロードロック部に設置された帯電測定部により、前記支持部に支持された前記基板の表面電位を測定し、
前記除電処理を最適化する工程では、前記支持部に支持された前記基板の帯電状態と、前記ロードロック部の内部で前記搬送装置により搬送している前記基板の帯電状態と、の測定結果に基づき、前記接触子および前記支持子の前記導電性についての劣化を推定する、
基板処理方法。
A substrate processing method for a substrate processing apparatus, comprising:
unloading the substrate from a process module that performs plasma processing and static elimination processing on the substrate, and transporting the substrate to a load lock unit that can switch between an air atmosphere and a vacuum atmosphere;
measuring a charged state of the substrate in the load lock unit;
analyzing the measurement result of the charged state of the substrate and optimizing the time of the static elimination process based on the measured charged state;
the load lock unit has a support unit that supports the transported substrate,
a transfer device that transfers the substrate between the process module and the load lock unit,
a contactor that contacts the substrate in the transport device and a support that contacts the substrate in the support portion each have electrical conductivity;
In the step of measuring the charged state of the substrate, a charge measuring unit installed in the load lock unit measures a surface potential of the substrate supported by the support unit;
In the step of optimizing the static elimination process, deterioration in the conductivity of the contact and the support is estimated based on measurement results of the charged state of the substrate supported by the support unit and the charged state of the substrate being transported by the transport device inside the load lock unit.
Substrate processing method.
前記基板の帯電状態を測定する工程では、前記ロードロック部の内部を真空雰囲気とする、
請求項1に記載の基板処理方法。
In the step of measuring the charged state of the substrate, the inside of the load lock unit is made into a vacuum atmosphere.
The substrate processing method according to claim 1 .
前記接触子または前記支持子の前記導電性についての劣化を推定した場合に、前記除電処理の時間を最適化する、
請求項に記載の基板処理方法。
optimizing the time for the static elimination process when the deterioration of the conductivity of the contact or the support is estimated;
The substrate processing method according to claim 1 .
基板処理装置の基板処理方法であって、
プラズマ処理および除電処理を基板に施すプロセスモジュールから前記基板を搬出して、大気雰囲気と真空雰囲気とに切り替え可能なロードロック部に当該基板を搬送する工程と、
前記ロードロック部にて前記基板の帯電状態を測定する工程と、
前記基板の帯電状態の測定結果を解析し、測定された帯電状態に基づいて前記除電処理の時間を最適化する工程と、を有し、
前記除電処理を最適化する工程では、先に設定された前記除電処理の時間で除電処理された前記基板の帯電状態と、目標の帯電状態とを比較し、当該比較に基づき次の前記除電処理の時間を調整する、
板処理方法。
A substrate processing method for a substrate processing apparatus, comprising:
unloading the substrate from a process module that performs plasma processing and static elimination processing on the substrate, and transporting the substrate to a load lock unit that can switch between an air atmosphere and a vacuum atmosphere;
measuring a charged state of the substrate in the load lock unit;
analyzing the measurement result of the charged state of the substrate and optimizing the time of the static elimination process based on the measured charged state;
In the step of optimizing the static elimination process, a charge state of the substrate that has been subjected to static elimination processing for a previously set static elimination processing time is compared with a target charge state, and the time of the next static elimination processing is adjusted based on the comparison.
Substrate processing method.
前記除電処理を最適化する工程では、先に設定された前記除電処理の時間で除電処理された前記基板の帯電状態と、目標の帯電状態との帯電差を算出し、前記帯電差に基づき前記除電処理の時間を設定し直す、
請求項に記載の基板処理方法。
In the step of optimizing the static elimination process, a charge difference between a charge state of the substrate that has been subjected to static elimination processing for a previously set time period for the static elimination processing and a target charge state is calculated, and the time period for the static elimination processing is reset based on the charge difference.
The substrate processing method according to claim 4 .
基板処理装置の基板処理方法であって、
プラズマ処理および除電処理を基板に施すプロセスモジュールから前記基板を搬出して、大気雰囲気と真空雰囲気とに切り替え可能なロードロック部に当該基板を搬送する工程と、
前記ロードロック部にて前記基板の帯電状態を測定する工程と、
前記基板の帯電状態の測定結果を解析し、測定された帯電状態に基づいて前記除電処理の時間を最適化する工程と、を有し、
前記基板の帯電状態を測定する工程では、前記ロードロック部の内部で搬送している前記基板の帯電状態を継続して測定し、
前記除電処理を最適化する工程では、前記基板の帯電状態の分布を抽出する、
板処理方法。
A substrate processing method for a substrate processing apparatus, comprising:
unloading the substrate from a process module that performs plasma processing and static elimination processing on the substrate, and transporting the substrate to a load lock unit that can switch between an air atmosphere and a vacuum atmosphere;
measuring a charged state of the substrate in the load lock unit;
analyzing the measurement result of the charged state of the substrate and optimizing the time of the static elimination process based on the measured charged state;
In the step of measuring the charged state of the substrate, the charged state of the substrate being transported inside the load lock unit is continuously measured;
In the step of optimizing the static elimination process, a distribution of the charged state of the substrate is extracted.
Substrate processing method.
基板処理装置の基板処理方法であって、
プラズマ処理および除電処理を基板に施すプロセスモジュールから前記基板を搬出して、大気雰囲気と真空雰囲気とに切り替え可能なロードロック部に当該基板を搬送する工程と、
前記ロードロック部にて前記基板の帯電状態を測定する工程と、
前記基板の帯電状態の測定結果を解析し、測定された帯電状態に基づいて前記除電処理の時間を最適化する工程と、
前記プロセスモジュールによる処理前の前記基板を前記ロードロック部に搬送する工程と、
前記ロードロック部にて前記処理前の前記基板の帯電状態を測定する工程と、を有し、
前記除電処理を最適化する工程では、前記プロセスモジュールで処理された処理後の前記基板の帯電状態と、前記処理前の前記基板の帯電状態とに基づき、前記除電処理を最適化する、
板処理方法。
A substrate processing method for a substrate processing apparatus, comprising:
unloading the substrate from a process module that performs plasma processing and static elimination processing on the substrate, and transporting the substrate to a load lock unit that can switch between an air atmosphere and a vacuum atmosphere;
measuring a charged state of the substrate in the load lock unit;
analyzing the measurement result of the charged state of the substrate and optimizing the time of the static elimination process based on the measured charged state;
transporting the substrate to the load lock unit before processing by the process module;
measuring a charge state of the substrate before the processing in the load lock unit ;
In the step of optimizing the static elimination process, the static elimination process is optimized based on a charged state of the substrate after the process in the process module and a charged state of the substrate before the process.
Substrate processing method.
前記除電処理を最適化する工程は、前記ロードロック部に搬送された前記処理後の前記基板の帯電状態と、前記ロードロック部に搬送された前記処理前の前記基板の帯電状態との差分を算出して、前記差分と予め設定された閾値とを比較し、
前記差分が前記閾値以上の場合に、前記除電処理の時間を長くする、
請求項に記載の基板処理方法。
The step of optimizing the static elimination process includes calculating a difference between a charge state of the substrate after the process and transported to the load lock unit and a charge state of the substrate before the process and transported to the load lock unit, and comparing the difference with a preset threshold value;
When the difference is equal to or greater than the threshold value, the time period for the static elimination process is increased.
The substrate processing method according to claim 7 .
前記差分が前記閾値未満の場合に、前記除電処理の時間を短くする、
請求項に記載の基板処理方法。
When the difference is less than the threshold value, the time for the static elimination process is shortened.
The substrate processing method according to claim 8 .
基板処理装置であって、
プラズマ処理および除電処理を基板に施すプロセスモジュールと、
大気雰囲気と真空雰囲気とに切り替え可能なロードロック部と、
前記プロセスモジュールが処理した前記基板を、前記プロセスモジュールから前記ロードロック部に搬送する真空搬送モジュールと、
前記ロードロック部に設けられ、前記基板の帯電状態を測定する帯電測定部と、
前記帯電測定部の測定結果を処理する制御部と、を有し、
前記制御部は、前記基板の帯電状態の測定結果を解析し、測定された帯電状態に基づいて前記除電処理の時間を最適化
前記ロードロック部は、搬送された前記基板を支持する支持部を有し、
前記プロセスモジュールと前記ロードロック部との間で前記基板を搬送する搬送装置を備え、
前記搬送装置において前記基板に接触する接触子と、前記支持部において前記基板に接触する支持子は、それぞれ導電性を有し、
前記帯電測定部は、前記基板の帯電状態として前記支持部に支持された前記基板の表面電位を測定し、
前記制御部は、前記支持部に支持された前記基板の帯電状態と、前記ロードロック部の内部で前記搬送装置により搬送している前記基板の帯電状態と、の測定結果に基づき、前記接触子および前記支持子の前記導電性についての劣化を推定する、
基板処理装置。
A substrate processing apparatus,
a process module for performing plasma processing and static elimination processing on a substrate;
a load lock unit that can switch between an air atmosphere and a vacuum atmosphere;
a vacuum transfer module that transfers the substrate processed by the process module from the process module to the load lock unit;
a charge measurement unit provided in the load lock unit and configured to measure a charge state of the substrate;
a control unit that processes the measurement results of the charge measurement unit,
the control unit analyzes the measurement result of the charged state of the substrate, and optimizes the time of the static elimination process based on the measured charged state;
the load lock unit has a support unit that supports the transported substrate,
a transfer device that transfers the substrate between the process module and the load lock unit,
a contactor that contacts the substrate in the transport device and a support that contacts the substrate in the support portion each have electrical conductivity;
the charge measuring unit measures a surface potential of the substrate supported by the support unit as a charge state of the substrate;
the control unit estimates deterioration of the conductivity of the contact and the support based on measurement results of the charged state of the substrate supported by the support unit and the charged state of the substrate being transported by the transport device inside the load lock unit.
Substrate processing equipment.
JP2021171835A 2021-10-20 2021-10-20 Substrate processing method and substrate processing apparatus Active JP7790826B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021171835A JP7790826B2 (en) 2021-10-20 2021-10-20 Substrate processing method and substrate processing apparatus
KR1020220127550A KR102732171B1 (en) 2021-10-20 2022-10-06 Substrate processing method and substrate processing apparatus
CN202211232993.6A CN115995406B (en) 2021-10-20 2022-10-10 Substrate processing method and substrate processing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021171835A JP7790826B2 (en) 2021-10-20 2021-10-20 Substrate processing method and substrate processing apparatus

Publications (2)

Publication Number Publication Date
JP2023061728A JP2023061728A (en) 2023-05-02
JP7790826B2 true JP7790826B2 (en) 2025-12-23

Family

ID=85990964

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021171835A Active JP7790826B2 (en) 2021-10-20 2021-10-20 Substrate processing method and substrate processing apparatus

Country Status (3)

Country Link
JP (1) JP7790826B2 (en)
KR (1) KR102732171B1 (en)
CN (1) CN115995406B (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994005138A1 (en) 1992-08-14 1994-03-03 Takasago Netsugaku Kogyo Kabushiki Kaisha Appararus and method for producing gaseous ions by use of x-rays, and various apparatuses and structures using them
JP2001217301A (en) 2000-02-07 2001-08-10 Toshiba Corp Substrate transfer device and substrate processing method
JP2007258017A (en) 2006-03-23 2007-10-04 Hitachi High-Technologies Corp Charged particle beam pattern measurement system
JP2012160491A (en) 2011-01-28 2012-08-23 Sharp Corp Substrate transfer apparatus and substrate processing apparatus
JP2020102567A (en) 2018-12-25 2020-07-02 東京エレクトロン株式会社 Substrate processing apparatus and substrate processing method

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002246438A (en) * 2001-02-20 2002-08-30 Matsushita Electric Ind Co Ltd Plasma processing apparatus and substrate transfer method
JP2004087576A (en) * 2002-08-23 2004-03-18 Nec Kyushu Ltd Vacuum processing apparatus
JP4767632B2 (en) * 2005-09-05 2011-09-07 東京エレクトロン株式会社 Substrate abnormality detection method
JP2011040658A (en) * 2009-08-17 2011-02-24 Fujitsu Semiconductor Ltd Workpiece holding apparatus, method of controlling electrostatic chuck, and method of manufacturing semiconductor device
JP2011054762A (en) * 2009-09-02 2011-03-17 Tokyo Electron Ltd Device and method for monitoring static eliminator, and monitoring program for static eliminator
JP6770428B2 (en) * 2016-12-28 2020-10-14 株式会社Screenホールディングス Static eliminator and static eliminator
JP7209318B2 (en) * 2017-11-22 2023-01-20 日新イオン機器株式会社 Flat panel display manufacturing equipment
JP6948927B2 (en) * 2017-12-06 2021-10-13 東京エレクトロン株式会社 How to remove static electricity from board loading / unloading devices, board processing devices, and board transport containers
JP7188992B2 (en) * 2018-11-27 2022-12-13 株式会社ディスコ Plasma etching equipment
KR20210043125A (en) * 2019-10-11 2021-04-21 주식회사 네오세미텍 Apparatus and method for semiconductor static electricity management
CN111341719B (en) * 2020-03-18 2023-04-14 北京北方华创微电子装备有限公司 Carrying device, semiconductor device and detection method of residual charge
JP7332985B2 (en) 2020-06-09 2023-08-24 日新イオン機器株式会社 Static eliminator and flat panel display manufacturing equipment

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994005138A1 (en) 1992-08-14 1994-03-03 Takasago Netsugaku Kogyo Kabushiki Kaisha Appararus and method for producing gaseous ions by use of x-rays, and various apparatuses and structures using them
JP2001217301A (en) 2000-02-07 2001-08-10 Toshiba Corp Substrate transfer device and substrate processing method
JP2007258017A (en) 2006-03-23 2007-10-04 Hitachi High-Technologies Corp Charged particle beam pattern measurement system
JP2012160491A (en) 2011-01-28 2012-08-23 Sharp Corp Substrate transfer apparatus and substrate processing apparatus
JP2020102567A (en) 2018-12-25 2020-07-02 東京エレクトロン株式会社 Substrate processing apparatus and substrate processing method

Also Published As

Publication number Publication date
KR20230056588A (en) 2023-04-27
CN115995406B (en) 2026-04-14
JP2023061728A (en) 2023-05-02
CN115995406A (en) 2023-04-21
KR102732171B1 (en) 2024-11-19

Similar Documents

Publication Publication Date Title
US12094696B2 (en) Focus ring replacement method and plasma processing system
KR102546407B1 (en) Wear detection of consumable part in semiconductor manufacturing equipment
US9466519B2 (en) De-chuck control method and control device for plasma processing apparatus
US9385015B2 (en) Transfer chamber and method for preventing adhesion of particle
US20190122870A1 (en) Focus ring replacement method and plasma processing system
US8383000B2 (en) Substrate processing apparatus, method for measuring distance between electrodes, and storage medium storing program
KR102919552B1 (en) Plasma processing apparatus and method of transferring workpiece
US20070224709A1 (en) Plasma processing method and apparatus, control program and storage medium
JP7482749B2 (en) Lift pin contact position adjustment method, lift pin contact position detection method, and substrate placement mechanism
US11315766B2 (en) Plasma processing apparatus and method for measuring thickness of ring member
US20080242086A1 (en) Plasma processing method and plasma processing apparatus
US20200161101A1 (en) Plasma processing apparatus and method for measuring shape of ring member
US20200234929A1 (en) Plasma processing apparatus and method for measuring misalignment of ring member
JP7790826B2 (en) Substrate processing method and substrate processing apparatus
KR20210006853A (en) Processing method, mounting table, plasma processing apparatus and program
JP6719629B2 (en) Plasma processing system and transfer method
WO2024071073A1 (en) Substrate treatment system
KR20090005878A (en) Substrate support member and substrate processing method of the substrate support member
JP7734859B2 (en) Substrate processing system and transport method
JP7804830B2 (en) Plasma processing system and method for estimating height of annular member
KR20260012453A (en) Substrate processing apparatus and height adjustment method of ring member
CN121335509A (en) Substrate processing apparatus and state determination method
KR20090044868A (en) Plasma Treatment Method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240722

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20250425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20250507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20250701

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20250826

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20251021

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20251111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20251209

R150 Certificate of patent or registration of utility model

Ref document number: 7790826

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150