Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7791251B2 - Photoelectric conversion device and photoelectric conversion system - Google Patents
[go: Go Back, main page]

JP7791251B2 - Photoelectric conversion device and photoelectric conversion system - Google Patents

Photoelectric conversion device and photoelectric conversion system

Info

Publication number
JP7791251B2
JP7791251B2 JP2024097731A JP2024097731A JP7791251B2 JP 7791251 B2 JP7791251 B2 JP 7791251B2 JP 2024097731 A JP2024097731 A JP 2024097731A JP 2024097731 A JP2024097731 A JP 2024097731A JP 7791251 B2 JP7791251 B2 JP 7791251B2
Authority
JP
Japan
Prior art keywords
photoelectric conversion
voltage
terminal
conversion device
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2024097731A
Other languages
Japanese (ja)
Other versions
JP2025032964A (en
Inventor
知弥 笹子
靖司 松野
和浩 森本
航 遠藤
雄 前橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to EP24194395.0A priority Critical patent/EP4518343A1/en
Priority to US18/808,383 priority patent/US20250080873A1/en
Priority to KR1020240110968A priority patent/KR20250032964A/en
Priority to CN202411175876.XA priority patent/CN119562620A/en
Publication of JP2025032964A publication Critical patent/JP2025032964A/en
Priority to JP2025239498A priority patent/JP2026034825A/en
Application granted granted Critical
Publication of JP7791251B2 publication Critical patent/JP7791251B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明は、光電変換装置及びそれを有する光電変換システムに関する。 The present invention relates to a photoelectric conversion device and a photoelectric conversion system including the same.

複数のアバランシェフォトダイオード(以下、APD)を含む画素が配置された光電変換装置が知られている。APDに光子が入射することで発生した光電荷がアバランシェ増倍を引き起こすことを利用して、各画素は単一光子レベルの光検出が可能となる。 Photoelectric conversion devices are known that have an arrangement of pixels containing multiple avalanche photodiodes (APDs). By utilizing the avalanche multiplication phenomenon that occurs when a photon strikes an APD, the photocharge generated therein is able to detect light at the single-photon level.

特許文献1には、APDのカソードと電源電圧の供給配線との間にチャージ手段を設け、チャージ状態と光子の入射を待つ待機状態を切り替える光検出装置が記載されている。 Patent Document 1 describes a photodetector device that has a charging means between the cathode of the APD and the power supply voltage wiring, and switches between a charged state and a standby state in which it waits for incident photons.

特開2020-123847号公報Japanese Patent Application Laid-Open No. 2020-123847

特許文献1では、チャージ手段と電源を切り離した待機状態に生じる現象について、検討が不十分であった。 Patent Document 1 insufficiently considered the phenomenon that occurs in standby mode when the charging means and power source are disconnected.

そこで、本発明では、チャージ手段と電源を切り離した待機状態に生じる課題を解決しうる光電変換装置を提供することを目的とする。 The present invention aims to provide a photoelectric conversion device that can solve the problems that arise when the charging means is disconnected from the power source and is in standby mode.

本発明の一つの側面は、光電変換装置であって、第1の端子と第2の端子とを有するアバランシェフォトダイオードと、前記第1の端子に接続された、第1のMOSトランジスタを含むチャージ手段であって、前記第1のMOSトランジスタのゲートにクロック信号が入力されることにより、前記第1の端子と第1の電源との電気的な接続を制御するチャージ手段と、前記第2の端子に接続された第2の電源と、前記第1の端子に接続された電圧制御手段であって前記チャージ手段が前記第1の端子と前記第1の電源とを電気的に接続していない場合に、前記第1の端子の電圧に応じて前記第1の端子の電圧を制御する電圧制御手段と、前記電圧制御手段と接続された第3の電源を有する。 One aspect of the present invention is a photoelectric conversion device comprising: an avalanche photodiode having a first terminal and a second terminal; charging means including a first MOS transistor connected to the first terminal, the charging means controlling an electrical connection between the first terminal and a first power supply in response to a clock signal input to a gate of the first MOS transistor; a second power supply connected to the second terminal; voltage control means connected to the first terminal, the voltage control means controlling the voltage of the first terminal in accordance with the voltage of the first terminal when the charging means does not electrically connect the first terminal to the first power supply; and a third power supply connected to the voltage control means.

本発明によれば、チャージ手段と電源を切り離した待機状態に生じる課題を解決しうる光電変換装置を提供することができる。 This invention provides a photoelectric conversion device that can solve the problems that arise when the device is in standby mode and the charging means is disconnected from the power source.

実施形態に係る光電変換装置の構成を示す図である。1 is a diagram illustrating a configuration of a photoelectric conversion device according to an embodiment. 実施形態に係る光電変換装置のセンサ基板の配置を示す図である。3A and 3B are diagrams illustrating the arrangement of sensor substrates in a photoelectric conversion device according to an embodiment. 実施形態に係る光電変換装置の回路基板の構成を示す図である。3A and 3B are diagrams illustrating a configuration of a circuit board of a photoelectric conversion device according to an embodiment. 実施形態に係る比較例のセンサ基板と回路基板の1画素のブロック図である。FIG. 10 is a block diagram of one pixel of a sensor substrate and a circuit substrate of a comparative example according to an embodiment. 実施形態に係る光電変換装置の画素回路の駆動を示す模式図である。3A and 3B are schematic diagrams illustrating driving of pixel circuits in a photoelectric conversion device according to an embodiment. 第1の実施形態に係る光電変換装置の画素回路の構成例である。2 is a configuration example of a pixel circuit of the photoelectric conversion device according to the first embodiment. 比較例と第1の実施形態に係るクロック信号、光子が入射するタイミング、カソード端子の電圧、電圧制御手段によって流れる電流との関係を示す図である。10 is a diagram showing the relationship between the clock signal, the timing at which photons are incident, the voltage at the cathode terminal, and the current flowing due to the voltage control means according to the comparative example and the first embodiment. FIG. 比較例と第1の実施形態に係る逆方向電流とカソード電圧との関係を示す図である。FIG. 10 is a diagram showing the relationship between the reverse current and the cathode voltage according to the comparative example and the first embodiment. 第1の実施例に係る光電変換装置の画素回路の構成図である。FIG. 2 is a configuration diagram of a pixel circuit of a photoelectric conversion device according to a first embodiment. 第2の実施例に係る光電変換装置の画素回路の構成図である。FIG. 10 is a configuration diagram of a pixel circuit of a photoelectric conversion device according to a second embodiment. 第3の実施例に係る光電変換装置の画素回路の構成図である。FIG. 10 is a configuration diagram of a pixel circuit of a photoelectric conversion device according to a third embodiment. 第3の実施例に係るリーク電流による課題を説明する図である。FIG. 10 is a diagram illustrating a problem caused by a leakage current according to the third embodiment. 第3の実施例に係るチャージ手段、波形整形部及び電圧制御手段の構成を示す概略平面図である。FIG. 10 is a schematic plan view showing the configuration of a charging unit, a waveform shaping unit, and a voltage control unit according to a third embodiment. 図13のX-X’における概略断面図である。This is a schematic cross-sectional view taken along line X-X' in Figure 13. 第2配線構造に含まれる各配線層を示す概略平面図である。FIG. 2 is a schematic plan view showing each wiring layer included in a second wiring structure. 第4の実施例に係る光電変換装置の画素回路の構成例である。10 is a configuration example of a pixel circuit of a photoelectric conversion device according to a fourth embodiment. 第5の実施例に係る光電変換装置の画素回路の構成例である。10 is a configuration example of a pixel circuit of a photoelectric conversion device according to a fifth embodiment. 第5の実施例に係るクロック信号、光子が入射するタイミング、カソード端子の電圧、ノードAの電圧の関係を示す図である。FIG. 13 is a diagram showing the relationship between a clock signal, the timing at which photons are incident, the voltage at the cathode terminal, and the voltage at node A according to the fifth embodiment. 第5の実施例に係る振幅変換手段及び電圧制御手段604の構成を示す概略平面図である。FIG. 10 is a schematic plan view showing the configuration of an amplitude conversion unit and voltage control unit 604 according to a fifth embodiment. 図19のX-X’における概略断面図である。This is a schematic cross-sectional view taken along line X-X' in Figure 19. 第6の実施例に係る光電変換装置の画素回路の構成例である。13 is a configuration example of a pixel circuit of a photoelectric conversion device according to a sixth embodiment. 第7の実施例に係る光電変換装置の画素回路の構成例である。13 is a configuration example of a pixel circuit of a photoelectric conversion device according to a seventh embodiment. 第2の実施形態に係る光電変換装置のセンサ基板、第1の回路基板、及び第2の回路基板の1画素のブロック図である。FIG. 10 is a block diagram of one pixel of a sensor substrate, a first circuit substrate, and a second circuit substrate of a photoelectric conversion device according to a second embodiment. 第3の実施形態にかかる光電変換システムの機能ブロック図である。FIG. 10 is a functional block diagram of a photoelectric conversion system according to a third embodiment. 第4の実施形態にかかる光電変換システムの機能ブロック図である。FIG. 10 is a functional block diagram of a photoelectric conversion system according to a fourth embodiment. 第5の実施形態にかかる光電変換システムの機能ブロック図である。FIG. 10 is a functional block diagram of a photoelectric conversion system according to a fifth embodiment. 第6の実施形態にかかる光電変換システムの機能ブロック図である。FIG. 13 is a functional block diagram of a photoelectric conversion system according to a sixth embodiment. 第7の実施形態にかかる光電変換システムの機能ブロック図である。FIG. 13 is a functional block diagram of a photoelectric conversion system according to a seventh embodiment. 第8の実施形態にかかる光電変換システムの機能ブロック図である。FIG. 13 is a functional block diagram of a photoelectric conversion system according to an eighth embodiment. 第9の実施形態にかかる光電変換システムの機能ブロック図である。FIG. 13 is a functional block diagram of a photoelectric conversion system according to a ninth embodiment. 第10の実施形態にかかる光電変換システムの機能ブロック図である。FIG. 22 is a functional block diagram of a photoelectric conversion system according to a tenth embodiment.

以下に示す形態は、本発明の技術思想を具体化するためのものであって、本発明を限定するものではない。各図面が示す部材の大きさや位置関係は、説明を明確にするために誇張していることがある。以下の説明において、同一の構成については同一の番号を付して説明を省略することがある。 The embodiments shown below are intended to embody the technical concepts of the present invention and are not intended to limit the scope of the present invention. The size and relative positions of components shown in each drawing may be exaggerated for clarity. In the following description, identical components may be designated by the same numbers and their description may be omitted.

以下、図面に基づいて本発明の実施の形態を詳細に説明する。なお、以下の説明では、必要に応じて特定の方向や位置を示す用語(例えば、「上」、「下」、「右」、「左」及び、それらの用語を含む別の用語)を用いる。それらの用語の使用は図面を参照した実施形態の理解を容易にするためであって、それらの用語の意味によって本発明の技術的範囲が限定されるものではない。 Embodiments of the present invention will be described in detail below with reference to the drawings. In the following description, terms indicating specific directions or positions (e.g., "up," "down," "right," "left," and other terms that incorporate these terms) will be used as necessary. The use of these terms is intended to facilitate understanding of the embodiments with reference to the drawings, and the meaning of these terms does not limit the technical scope of the present invention.

本明細書において、平面視とは、半導体層の光入射面に対して垂直な方向から視ることである。また、断面視とは、半導体層の光入射面と垂直な方向における面をいう。なお、微視的に見て半導体層の光入射面が粗面である場合は、巨視的に見たときの半導体層の光入射面を基準として平面視を定義する。 In this specification, a planar view refers to a view from a direction perpendicular to the light incident surface of the semiconductor layer. Furthermore, a cross-sectional view refers to a surface in a direction perpendicular to the light incident surface of the semiconductor layer. Note that if the light incident surface of the semiconductor layer is rough when viewed microscopically, the planar view is defined based on the light incident surface of the semiconductor layer when viewed macroscopically.

以下の説明において、アバランシェフォトダイオード(APD)のアノードを固定電位とし、カソード側から信号を取り出している。したがって、信号電荷と同じ極性の電荷を多数キャリアとする第1導電型の半導体領域とはN型半導体領域であり、信号電荷と異なる極性の電荷を多数キャリアとする第2導電型の半導体領域とはP型半導体領域である。なお、APDのカソードを固定電位とし、アノード側から信号を取り出す場合でも本発明は成立する。この場合は、信号電荷と同じ極性の電荷を多数キャリアとする第1導電型の半導体領域はP型半導体領域であり、信号電荷と異なる極性の電荷を多数キャリアとする第2導電型の半導体領域とはN型半導体領域である。以下では、APDの一方のノードを固定電位とする場合について説明するが、両方のノードの電位が変動してもよい。 In the following explanation, the anode of the avalanche photodiode (APD) is set to a fixed potential, and the signal is extracted from the cathode side. Therefore, the first conductivity type semiconductor region, which has majority carriers of charges with the same polarity as the signal charge, is an N-type semiconductor region, and the second conductivity type semiconductor region, which has majority carriers of charges with a polarity opposite to that of the signal charge, is a P-type semiconductor region. Note that the present invention also applies when the cathode of the APD is set to a fixed potential and the signal is extracted from the anode side. In this case, the first conductivity type semiconductor region, which has majority carriers of charges with the same polarity as the signal charge, is a P-type semiconductor region, and the second conductivity type semiconductor region, which has majority carriers of charges with a polarity opposite to that of the signal charge, is an N-type semiconductor region. The following explanation is for the case where one node of the APD is set to a fixed potential, but the potentials of both nodes may fluctuate.

本明細書において、単に「不純物濃度」という用語が使われた場合、逆導電型の不純物によって補償された分を差し引いた正味の不純物濃度を意味している。つまり、「不純物濃度」とは、NETドーピング濃度を指す。P型の添加不純物濃度がN型の添加不純物濃度より高い領域はP型半導体領域である。反対に、N型の添加不純物濃度がP型の添加不純物濃度より高い領域はN型半導体領域である。 In this specification, when the term "impurity concentration" is used simply, it refers to the net impurity concentration minus the amount compensated for by impurities of the opposite conductivity type. In other words, "impurity concentration" refers to the net doping concentration. A region where the P-type added impurity concentration is higher than the N-type added impurity concentration is a P-type semiconductor region. Conversely, a region where the N-type added impurity concentration is higher than the P-type added impurity concentration is an N-type semiconductor region.

また、以下の実施形態では、回路の素子同士の接続を述べることがある。この場合、注目する素子同士の間に別の素子が介在する場合であっても、特に断りのない限り、注目する素子同士は接続されているとして扱う。例えば、複数のノードを持つ容量素子Cの一方のノードに素子Aが接続され、他方のノードに素子Bが接続されているとする。このような場合であっても、素子A、素子Bは、特に断りのない限り、接続されているものとして扱う。 Furthermore, in the following embodiments, connections between circuit elements may be described. In such cases, even if another element is interposed between the elements of interest, the elements of interest will be treated as being connected unless otherwise specified. For example, suppose that element A is connected to one node of a capacitive element C with multiple nodes, and element B is connected to the other node. Even in such a case, elements A and B will be treated as being connected unless otherwise specified.

図1は、積層型の光電変換装置100の構成を示す図である。光電変換装置100は、センサ基板11(第1の基板)と、回路基板21(第2の基板)の2つの基板が積層され、電気的に接続されることにより構成される。センサ基板11は、後述する光電変換部102を有する第1半導体層と、第1配線構造と、を有する。回路基板21は、後述する信号処理部103等の回路を有する第2半導体層と、第2配線構造と、を有する。光電変換装置100は、第2半導体層、第2配線構造、第1配線構造、第1半導体層の順に積層して構成される。各実施形態に記載の光電変換装置は、第1半導体層の第2面から光が入射し、第11半導体層の第1面に回路基板が配される、裏面照射型の光電変換装置である。 Figure 1 shows the configuration of a stacked photoelectric conversion device 100. The photoelectric conversion device 100 is constructed by stacking and electrically connecting two substrates: a sensor substrate 11 (first substrate) and a circuit substrate 21 (second substrate). The sensor substrate 11 has a first semiconductor layer having a photoelectric conversion unit 102 (described below), and a first wiring structure. The circuit substrate 21 has a second semiconductor layer having circuits such as a signal processing unit 103 (described below), and a second wiring structure. The photoelectric conversion device 100 is constructed by stacking the second semiconductor layer, the second wiring structure, the first wiring structure, and the first semiconductor layer in this order. The photoelectric conversion device described in each embodiment is a back-illuminated photoelectric conversion device in which light is incident from the second surface of the first semiconductor layer and a circuit substrate is disposed on the first surface of the eleventh semiconductor layer.

以下では、センサ基板11と回路基板21とは、ダイシングされたチップで説明するが、チップに限定されない。例えば、各基板はウエハであってもよい。また、各基板はウエハ状態で積層した後にダイシングされていてもよいし、ウエハ状態からチップ化した後に各チップを積層して接合してもよい。 In the following, the sensor substrate 11 and the circuit substrate 21 are described as diced chips, but this is not limited to chips. For example, each substrate may be a wafer. Furthermore, each substrate may be stacked in wafer form and then diced, or the substrates may be chipped from the wafer state and then the chips may be stacked and bonded.

センサ基板11には、画素領域12が配され、回路基板21には、画素領域12で検出された信号を処理する回路領域22が配される。 A pixel area 12 is arranged on the sensor substrate 11, and a circuit area 22 that processes signals detected in the pixel area 12 is arranged on the circuit substrate 21.

図2は、センサ基板11の配置例を示す図である。APDを含む光電変換部102を有する画素101が平面視で二次元アレイ状に配列され、画素領域12を形成する。 Figure 2 shows an example of the arrangement of the sensor substrate 11. Pixels 101, each having a photoelectric conversion unit 102 including an APD, are arranged in a two-dimensional array in a plan view to form a pixel region 12.

画素101は、典型的には、画像を形成するための画素であるが、TOF(Time of Flight)に用いる場合には、必ずしも画像を形成しなくてもよい。すなわち、画素101は、光が到達した時刻と光量を測定するためのものであってもよい。 Pixel 101 is typically a pixel for forming an image, but when used for TOF (Time of Flight), it does not necessarily have to form an image. In other words, pixel 101 may be a pixel for measuring the time and amount of light that arrives.

図3は、回路基板21の構成図である。図2の光電変換部102から出力される信号を処理する信号処理部103、読み出し回路112、制御パルス生成部115、水平走査回路部111、信号線113、垂直走査回路部110を有している。 Figure 3 is a diagram showing the configuration of the circuit board 21. It includes a signal processing unit 103 that processes the signal output from the photoelectric conversion unit 102 shown in Figure 2, a readout circuit 112, a control pulse generation unit 115, a horizontal scanning circuit unit 111, a signal line 113, and a vertical scanning circuit unit 110.

図2の光電変換部102と、図3の信号処理部103は、画素毎に設けられた接続配線を介して電気的に接続される。 The photoelectric conversion unit 102 in Figure 2 and the signal processing unit 103 in Figure 3 are electrically connected via connection wiring provided for each pixel.

垂直走査回路部110は、制御パルス生成部115から供給された制御パルスを受け、各画素に制御パルスを供給する。垂直走査回路部110にはシフトレジスタやアドレスデコーダといった論理回路が用いられる。 The vertical scanning circuit unit 110 receives control pulses from the control pulse generation unit 115 and supplies control pulses to each pixel. The vertical scanning circuit unit 110 uses logic circuits such as shift registers and address decoders.

画素の光電変換部102から出力された信号は、信号処理部103で処理される。信号処理部103は、カウンタやメモリなどが設けられており、メモリにはデジタル値が保持される。 The signal output from the photoelectric conversion unit 102 of the pixel is processed by the signal processing unit 103. The signal processing unit 103 is equipped with a counter, memory, etc., and digital values are stored in the memory.

水平走査回路部111は、デジタル信号が保持された各画素のメモリから信号を読み出すために、各列を順次選択する制御パルスを信号処理部103に入力する。 The horizontal scanning circuit unit 111 inputs control pulses to the signal processing unit 103 to sequentially select each column in order to read out the digital signal from the memory of each pixel.

信号線113には、選択されている列について、垂直走査回路部110により選択された画素の信号処理部103から信号が出力される。 A signal is output to the signal line 113 from the signal processing unit 103 of the pixel selected by the vertical scanning circuit unit 110 for the selected column.

信号線113に出力された信号は、出力回路114を介して、光電変換装置100の外部の記録部または信号処理部に出力する。 The signal output to the signal line 113 is output via the output circuit 114 to a recording unit or signal processing unit external to the photoelectric conversion device 100.

図2において、画素領域における光電変換部の配列は1次元状に配されていてもよい。信号処理部の機能は、必ずしも全ての光電変換部に1つずつ設けられる必要はなく、例えば、複数の光電変換部によって1つの信号処理部が共有され、順次信号処理が行われてもよい。 In Figure 2, the photoelectric conversion units in the pixel region may be arranged one-dimensionally. The signal processing unit function does not necessarily need to be provided for each photoelectric conversion unit; for example, one signal processing unit may be shared by multiple photoelectric conversion units, and signal processing may be performed sequentially.

図2及び図3に示すように、平面視で画素領域12に重なる領域に、複数の信号処理部103が配される。そして、平面視で、センサ基板11の端と画素領域12の端との間に重なるように、垂直走査回路部110、水平走査回路部111、読み出し回路112、出力回路114、制御パルス生成部115が配される。言い換えると、センサ基板11は、画素領域12と画素領域12の周りに配された非画素領域とを有する。そして、平面視で非画素領域に重なる領域に、垂直走査回路部110、水平走査回路部111、読み出し回路112、出力回路114、制御パルス生成部115が配される。 As shown in Figures 2 and 3, multiple signal processing units 103 are arranged in an area overlapping the pixel area 12 in a planar view. Then, in a planar view, the vertical scanning circuit unit 110, horizontal scanning circuit unit 111, readout circuit 112, output circuit 114, and control pulse generation unit 115 are arranged so as to overlap between the edge of the sensor substrate 11 and the edge of the pixel area 12. In other words, the sensor substrate 11 has a pixel area 12 and a non-pixel area arranged around the pixel area 12. Then, in a planar view, the vertical scanning circuit unit 110, horizontal scanning circuit unit 111, readout circuit 112, output circuit 114, and control pulse generation unit 115 are arranged in an area overlapping the non-pixel area.

図4は、図2及び図3の画素の等価回路を含むブロック図の一例である。図4は、一般的なAPDを有する画素のブロック図を示している。 Figure 4 is an example of a block diagram including an equivalent circuit of the pixel in Figures 2 and 3. Figure 4 shows a block diagram of a pixel having a typical APD.

図4において、APD201を有する光電変換部102は、センサ基板11に設けられており、その他の部材は、回路基板21に設けられている。 In Figure 4, the photoelectric conversion unit 102 having the APD 201 is provided on the sensor substrate 11, and the other components are provided on the circuit board 21.

APD201は、光電変換により入射光に応じた電荷対を生成する。APD201は、第1の端子と第2の端子を有し、第1の端子に第1の電源が接続され、第2の端子に第2の電源が接続される。図4では、APD201の第1の端子がカソードであり、第2の端子がアノードである。APD201のアノードには、第2の電源から電圧VLが供給される。また、APD201のカソードには、第1の電源からアノードに供給される電圧VLよりも高い電圧VHが供給される。アノードとカソードには、APD201がアバランシェ増倍動作をするような逆バイアス電圧が供給される。このような電圧を供給した状態とすることで、入射光によって生じた電荷がアバランシェ増倍を起こし、アバランシェ電流が発生する。 The APD 201 generates pairs of charges in response to incident light through photoelectric conversion. The APD 201 has a first terminal and a second terminal, with a first power supply connected to the first terminal and a second power supply connected to the second terminal. In Figure 4, the first terminal of the APD 201 is the cathode, and the second terminal is the anode. A voltage VL is supplied to the anode of the APD 201 from the second power supply. A voltage VH higher than the voltage VL supplied to the anode from the first power supply is supplied to the cathode of the APD 201. A reverse bias voltage is supplied to the anode and cathode so that the APD 201 performs avalanche multiplication. With this voltage supplied, the charges generated by the incident light undergo avalanche multiplication, generating an avalanche current.

なお、逆バイアスの電圧が供給される場合において、アノード及びカソードの電位差が降伏電圧より大きい電位差で動作させるガイガーモードと、アノード及びカソードの電位差が降伏電圧近傍、もしくはそれ以下の電圧差で動作させるリニアモードがある。 When a reverse bias voltage is supplied, there are two modes: Geiger mode, in which the anode and cathode operate at a potential difference greater than the breakdown voltage, and linear mode, in which the anode and cathode operate at a potential difference close to or less than the breakdown voltage.

ガイガーモードで動作させるAPDをSPAD(シングルフォトンアバランシェダイオード)と呼ぶ。例えば、電圧VLは-30V、電圧VHは1V~3Vである。APD201は、リニアモードで動作させてもよいし、ガイガーモードで動作させてもよい。 An APD operated in Geiger mode is called a SPAD (single photon avalanche diode). For example, voltage VL is -30 V and voltage VH is 1 V to 3 V. APD 201 may be operated in either linear mode or Geiger mode.

チャージ手段であるクエンチ素子202は、電圧VHを供給する電源とAPD201に接続される。クエンチ素子202は、アバランシェ増倍による信号増倍時に負荷回路(クエンチ回路)として機能し、APD201に供給する電圧を抑制して、アバランシェ増倍を抑制する働きを持つ(クエンチ動作)。また、クエンチ素子202は、クエンチ動作で電圧降下した分の電流を流すことにより、APD201に供給する電圧を電圧VHへと戻す働きを持つ(リチャージ動作)。このように、チャージ手段は、APD201の電圧を制御する機能を有する。 The quench element 202, which serves as charging means, is connected to the APD 201 and a power supply that supplies voltage VH. The quench element 202 functions as a load circuit (quench circuit) during signal multiplication by avalanche multiplication, suppressing the voltage supplied to the APD 201 and suppressing avalanche multiplication (quench operation). The quench element 202 also functions to return the voltage supplied to the APD 201 to voltage VH by passing a current equivalent to the voltage drop caused by the quench operation (recharge operation). In this way, the charging means has the function of controlling the voltage of the APD 201.

信号処理部103は、波形整形部210、カウンタ211、選択回路212を有する。本明細書において、信号処理部103は、波形整形部210、カウンタ211、選択回路212のいずれかを有していればよい。 The signal processing unit 103 has a waveform shaping unit 210, a counter 211, and a selection circuit 212. In this specification, the signal processing unit 103 may have any one of the waveform shaping unit 210, the counter 211, and the selection circuit 212.

波形整形部210は、光子検出時に得られるAPD201のカソードの電位変化を整形して、パルス信号を出力する。波形整形部210としては、例えば、インバータ回路が用いられる。図4では、波形整形部210としてインバータを一つ用いた例を示したが、複数のインバータを直列接続した回路を用いてもよいし、波形整形効果があるその他の回路を用いてもよい。 The waveform shaping unit 210 shapes the potential change at the cathode of the APD 201 obtained when photons are detected and outputs a pulse signal. For example, an inverter circuit is used as the waveform shaping unit 210. While Figure 4 shows an example in which a single inverter is used as the waveform shaping unit 210, a circuit in which multiple inverters are connected in series or another circuit with a waveform shaping effect may also be used.

カウンタ211は、波形整形部210から出力されたパルス信号の数(回数)をカウントし、カウント値を保持する。また、駆動線213を介して制御パルスpRESが供給されたとき、カウンタ211に保持された信号がリセットされる。 Counter 211 counts the number (number of times) of pulse signals output from waveform shaping unit 210 and holds the count value. Furthermore, when control pulse pRES is supplied via drive line 213, the signal held in counter 211 is reset.

選択回路212には、図3の垂直走査回路部110から、図4の駆動線214(図3では不図示)を介して制御パルスpSELが供給され、カウンタ211と信号線113との電気的な接続、非接続を切り替える。選択回路212には、例えば、信号を出力するためのバッファ回路などを含む。 The selection circuit 212 receives a control pulse pSEL from the vertical scanning circuit unit 110 in FIG. 3 via the drive line 214 in FIG. 4 (not shown in FIG. 3), and switches between electrical connection and disconnection between the counter 211 and the signal line 113. The selection circuit 212 includes, for example, a buffer circuit for outputting a signal.

クエンチ素子202とAPD201との間や、光電変換部102と信号処理部103との間にトランジスタ等のスイッチを配して、電気的な接続を切り替えてもよい。同様に、光電変換部102に供給される電圧VHまたは電圧VLの供給をトランジスタ等のスイッチを用いて電気的に切り替えてもよい。 A switch such as a transistor may be disposed between the quench element 202 and the APD 201, or between the photoelectric conversion unit 102 and the signal processing unit 103, to switch the electrical connection. Similarly, the supply of voltage VH or voltage VL to the photoelectric conversion unit 102 may be electrically switched using a switch such as a transistor.

本実施形態では、カウンタ211を用いる構成を示した。しかし、カウンタ211の代わりに、時間・デジタル変換回路(Time to Digital Converter:以下、TDC)、メモリを用いて、パルス検出タイミングを取得する光電変換装置100としてもよい。このとき、波形整形部210から出力されたパルス信号の発生タイミングは、TDCによってデジタル信号に変換される。TDCには、パルス信号のタイミングの測定に、図1の垂直走査回路部110から駆動線を介して、制御パルスpREF(参照信号)が供給される。TDCは、制御パルスpREFを基準として、波形整形部210を介して各画素から出力された信号の入力タイミングを相対的な時間としたときの信号をデジタル信号として取得する。 In this embodiment, a configuration using a counter 211 is shown. However, instead of the counter 211, the photoelectric conversion device 100 may also acquire pulse detection timing using a time-to-digital converter (TDC) and memory. In this case, the generation timing of the pulse signal output from the waveform shaping unit 210 is converted into a digital signal by the TDC. To measure the timing of the pulse signal, a control pulse pREF (reference signal) is supplied to the TDC from the vertical scanning circuit unit 110 in FIG. 1 via a drive line. The TDC acquires, as a digital signal, a signal obtained when the input timing of the signal output from each pixel via the waveform shaping unit 210 is converted into relative time using the control pulse pREF as a reference.

図5は、APDの動作と出力信号との関係を模式的に示した図である。 Figure 5 is a diagram showing the relationship between APD operation and output signal.

図5(a)は、図4のAPD201、クエンチ素子202、波形整形部210を抜粋した図である。ここで、波形整形部210の入力側をVC、出力側をVOとする。図5(b)は、図5(a)のVCの波形変化を、図5(c)は、図5(a)のVOの波形変化をそれぞれ示す。 Figure 5(a) is a diagram of the APD 201, quench element 202, and waveform shaping unit 210 from Figure 4. Here, the input side of the waveform shaping unit 210 is designated VC, and the output side is designated VO. Figure 5(b) shows the waveform change of VC in Figure 5(a), and Figure 5(c) shows the waveform change of VO in Figure 5(a).

時刻t0から時刻t1の間において、図5(a)のAPD201には、VH-VLの電位差が印加されている。時刻t1において光子がAPD201に入射すると、APD201でアバランシェ増倍が生じ、クエンチ素子202にアバランシェ増倍電流が流れ、VCの電圧は降下する。電圧降下量がさらに大きくなり、APD201に印加される電位差が小さくなると、時刻t2のようにAPD201のアバランシェ増倍が停止する。その後、時刻t2から時刻t3の間において、VCには電圧VLから電圧降下分を補う電流が流れ、時刻t3においてVCは元の電位レベルに静定する。このとき、VCにおいて出力波形がある閾値を越えた部分は、波形整形部210で波形整形され、VOで信号として出力される。 Between time t0 and time t1, a potential difference of VH-VL is applied to APD 201 in Figure 5(a). When a photon is incident on APD 201 at time t1, avalanche multiplication occurs in APD 201, an avalanche multiplication current flows through quench element 202, and the voltage of VC drops. When the voltage drop increases further and the potential difference applied to APD 201 decreases, avalanche multiplication in APD 201 stops, as shown at time t2. Then, between time t2 and time t3, a current flows through VC from voltage VL to compensate for the voltage drop, and at time t3 VC settles to its original potential level. At this time, the portion of the output waveform of VC that exceeds a certain threshold is shaped by waveform shaping unit 210 and output as a signal at VO.

なお、信号線113の配置、読み出し回路112、出力回路114の配置は図3に限定されない。例えば、信号線113が行方向に延びて配されており、信号線113が延びる先に読み出し回路112が配されていてもよい。 Note that the arrangement of the signal lines 113, readout circuits 112, and output circuits 114 is not limited to that shown in Figure 3. For example, the signal lines 113 may be arranged to extend in the row direction, with the readout circuits 112 located at the ends of the signal lines 113.

[第1の実施形態]
第1の実施形態による光電変換装置に関して、図6から図8を用いて説明する。
[First embodiment]
The photoelectric conversion device according to the first embodiment will be described with reference to FIGS. 6 to 8. FIG.

図6には、カソード(第1の端子)とアノード(第2の端子)を有するAPD201を含む光電変換部102と、信号処理部703が記載されている。APD201のカソードは、チャージ手段であるクエンチ素子202を介して、第1の電源601に接続されている。APD201のカソードには、波形整形部210が接続されている。また、APD201のカソードは、電圧制御手段(クリップ手段)604を介して、第3の電源603と接続されている。電圧制御手段は、カソードの電圧に応じてカソードの電圧を制御する。例えば、カソードの電圧が所定の値まで下がると、カソードの電圧の低下を低減するように制御している。ここで、図6では、第1の電源601の電圧をVHと表記し、第2の電源602の電圧をVLと表記し、第3の電源603の電圧をGNDと表記している。第3の電源603の電圧GNDは、第1の電源601の電圧VHと第2の電源602の電圧VLとの間の電圧値となっている。具体的には、第1の電源601の電圧VHは、例えば1.1Vであり、第2の電源602の電圧VLは、例えば-30Vであり、第3の電源603の電圧GNDは、例えば0Vである。また、第3の電源603の電圧GNDを第1の電源601の電圧VHと同じ値としてもよい。この場合、第1の電源601の電圧は、例えば1.1Vであり、第2の電源602の電圧は、例えば-30Vであり、第3の電源603の電圧は、例えば1.1Vである。 Figure 6 shows a photoelectric conversion unit 102 including an APD 201 having a cathode (first terminal) and an anode (second terminal), and a signal processing unit 703. The cathode of the APD 201 is connected to a first power supply 601 via a quench element 202, which is a charging means. A waveform shaping unit 210 is connected to the cathode of the APD 201. The cathode of the APD 201 is also connected to a third power supply 603 via a voltage control means (clip means) 604. The voltage control means controls the cathode voltage according to the cathode voltage. For example, when the cathode voltage drops to a predetermined value, it controls to reduce the drop in the cathode voltage. Here, in Figure 6, the voltage of the first power supply 601 is represented as VH, the voltage of the second power supply 602 is represented as VL, and the voltage of the third power supply 603 is represented as GND. The voltage GND of the third power supply 603 is a voltage value between the voltage VH of the first power supply 601 and the voltage VL of the second power supply 602. Specifically, the voltage VH of the first power supply 601 is, for example, 1.1 V, the voltage VL of the second power supply 602 is, for example, -30 V, and the voltage GND of the third power supply 603 is, for example, 0 V. The voltage GND of the third power supply 603 may also be set to the same value as the voltage VH of the first power supply 601. In this case, the voltage of the first power supply 601 is, for example, 1.1 V, the voltage of the second power supply 602 is, for example, -30 V, and the voltage of the third power supply 603 is, for example, 1.1 V.

クエンチ素子202は、例えばPMOSトランジスタで構成されており、PMOSトランジスタのゲートには、クロック信号PCLKBが入力されている。クロック信号PCLKBは、例えば、所定の周期で周期的に入力される。本実施形態では、クエンチ素子202に入力されるクロック信号PCLKにより、クエンチ素子202のオンオフを制御して、第1の電源601とAPD201のカソードとの電気的な接続の有無を切り替えている。 The quench element 202 is composed of, for example, a PMOS transistor, and a clock signal PCLKB is input to the gate of the PMOS transistor. The clock signal PCLKB is input periodically, for example, at a predetermined cycle. In this embodiment, the clock signal PCLK input to the quench element 202 controls the on/off of the quench element 202, switching between the electrical connection and non-connection between the first power supply 601 and the cathode of the APD 201.

電圧制御手段604の一方の端子はAPD201のカソードと接続され、他方の端子は第3の電源と接続されている。電圧制御手段604は、APD201のカソードに接続され、APD201のカソード電圧VCを制御する。カソード電圧VCが所定の電圧になると、VCには第3の電源603から電流が流れる。なお、図6では、電圧制御手段604はAPD201のカソード側に接続されているが、後述するように、電圧制御手段604はAPD201のアノード側に接続されていてもよい。 One terminal of the voltage control means 604 is connected to the cathode of APD201, and the other terminal is connected to a third power supply. The voltage control means 604 is connected to the cathode of APD201 and controls the cathode voltage VC of APD201. When the cathode voltage VC reaches a predetermined voltage, current flows through VC from the third power supply 603. Note that in Figure 6, the voltage control means 604 is connected to the cathode side of APD201, but as will be described later, the voltage control means 604 may also be connected to the anode side of APD201.

図7は、クロック信号PCLKBと、光子が入射するタイミングと、カソード電圧VCと、電圧制御手段によって流れる電流との関係を示す図である。時刻t1において、クロック信号PCLKBがLowレベルになると、クエンチ素子202のPMOSトランジスタがオンし、カソード電圧VCはV1からV2までチャージされる。V2は、第1の電源601の電圧の値であるVHである。このとき、APD201のアノードとカソードの間に印加されている電圧差は、Vbd(ブレイクダウン電圧)+Vex(超過電圧)である。このとき、APD201に印加される電圧はVexだけブレイクダウン電圧に対して過剰に電圧がかかった状態であり、ガイガーモードでアバランシェ増倍可能な状態となる。そして、クロック信号PCLKBがHighレベルになると、クエンチ素子202のPMOSトランジスタがオフし、APD201のカソード端子が接続されたノードはフローティングとなる。 Figure 7 shows the relationship between the clock signal PCLKB, the timing of photon incidence, the cathode voltage VC, and the current flowing due to the voltage control means. When the clock signal PCLKB goes low at time t1, the PMOS transistor of the quench element 202 turns on, and the cathode voltage VC is charged from V1 to V2. V2 is VH, the voltage value of the first power supply 601. At this time, the voltage difference applied between the anode and cathode of the APD 201 is Vbd (breakdown voltage) + Vex (excess voltage). At this time, the voltage applied to the APD 201 is in excess of the breakdown voltage by Vex, enabling avalanche multiplication in Geiger mode. Then, when the clock signal PCLKB goes high, the PMOS transistor of the quench element 202 turns off, and the node connected to the cathode terminal of the APD 201 becomes floating.

時刻t2で光子が入射すると、APD201においてアバランシェ増倍が起こり、カソード電圧VCは電位V2から電位V1まで低下する。ここで、V1はV2からVexだけ小さい値であり、このときAPD201の逆バイアス電圧はブレイクダウン電圧以下の電圧に下がる。V2は第1の電源の電圧VHであり、電圧VHは上記のとおりVbd+Vexである。このため、アバランシェ増倍が起こり、カソード電圧VCが電位V1まで低下しても、APD201に印加される電圧差をブレイクダウン電圧以上の電圧差にできる。カソード電圧VCが電位V1よりも下がると、APD201に印加される電圧差はブレイクダウン電圧未満の電圧差となる。 When a photon is incident at time t2, avalanche multiplication occurs in APD201, and cathode voltage VC drops from potential V2 to potential V1. Here, V1 is a value smaller than V2 by Vex, and at this time the reverse bias voltage of APD201 drops to a voltage below the breakdown voltage. V2 is the first power supply voltage VH, which, as described above, is Vbd + Vex. Therefore, even if avalanche multiplication occurs and cathode voltage VC drops to potential V1, the voltage difference applied to APD201 can be made equal to or greater than the breakdown voltage. When cathode voltage VC drops below potential V1, the voltage difference applied to APD201 becomes a voltage difference less than the breakdown voltage.

続いて、時刻t2以降に光子が入射すると、APD201にはブレイクダウン電圧未満の逆バイアス電圧が印加されているため、ガイガーモードによるアバランシェ増倍は発生しない。しかし、APD201には、第1の電源601と第2の電源602との間で逆バイアス電圧が印加されており、光が照射されれば電子・正孔対が発生し、逆方向電流が発生する。そのため、電圧制御手段がないと、図7に破線で示すように電位V1より低い電位までカソード電圧VCは低下し続ける。そして、時刻t4で再びクロック信号PCLKBがLowレベルになると、APD201はリチャージされて、APD201のカソード電圧もV2まで戻る。 Next, when a photon is incident after time t2, a reverse bias voltage less than the breakdown voltage is applied to APD201, so avalanche multiplication due to Geiger mode does not occur. However, a reverse bias voltage is applied to APD201 between first power supply 601 and second power supply 602, and when light is irradiated, electron-hole pairs are generated, generating a reverse current. Therefore, without a voltage control means, the cathode voltage VC continues to decrease to a potential lower than potential V1, as shown by the dashed line in Figure 7. Then, when the clock signal PCLKB goes low again at time t4, APD201 is recharged, and the cathode voltage of APD201 returns to V2.

図8は、アバランシェ増倍が収まった後に生じる逆方向電流の大きさと、カソード電圧VCとの関係を示した図である。図8に示すように、逆方向電流が流れると、カソード電圧VCは低下する。電圧制御手段がない場合、クロック信号PCLKBがLowレベルになるまで、カソード電圧は低下するため、図8に破線で示すようにMOSトランジスタの耐圧を超えてしまう可能性がある。 Figure 8 shows the relationship between the magnitude of the reverse current that occurs after avalanche multiplication subsides and the cathode voltage VC. As shown in Figure 8, when a reverse current flows, the cathode voltage VC decreases. Without a voltage control means, the cathode voltage decreases until the clock signal PCLKB goes low, which could exceed the breakdown voltage of the MOS transistor, as shown by the dashed line in Figure 8.

そこで、本実施形態では、図6に示されているように電圧制御手段604を設ける。電圧制御手段604を設けた場合であっても、アバランシェ増倍が収まった後の光照射によりカソード電圧VCは下がる。しかし、図7に示すように、時刻t3でカソード電圧VCが所定の値まで下った場合、電圧制御手段604によって、APD201のカソードには第3の電源603から電流が流れる。これにより、カソード電圧VCが所定の値を超えて下がることを制限することができる。これにより、MOSトランジスタの耐圧を超えることを抑制でき、安定性の高い光電変換装置を提供することができる。 In this embodiment, therefore, a voltage control means 604 is provided, as shown in FIG. 6. Even when the voltage control means 604 is provided, the cathode voltage VC drops due to light irradiation after the avalanche multiplication has subsided. However, as shown in FIG. 7, when the cathode voltage VC drops to a predetermined value at time t3, the voltage control means 604 causes current to flow from the third power supply 603 to the cathode of the APD 201. This makes it possible to prevent the cathode voltage VC from dropping below the predetermined value. This makes it possible to prevent the withstand voltage of the MOS transistor from being exceeded, making it possible to provide a highly stable photoelectric conversion device.

(第1の実施例)
上述した第1の実施形態に含まれる第1の実施例に関して、図9を用いて説明する。本実施例において、電圧制御手段604はPMOSトランジスタ905で構成されている。PMOSトランジスタ905のソースは第3の電源603に接続されており、PMOSトランジスタ905のドレインはAPD201のカソードに接続されている。また、PMOSトランジスタ905のドレインはPMOSトランジスタ905のゲートに接続されている。アバランシェ増倍が収まった後の光電流によってカソード電圧VCが下降し、PMOSトランジスタ905がオン状態になる閾値までカソード電圧VCが下がると、APD201のカソードには第3の電源603から電流が流れる。この電流により、カソード電圧を上げることができるため、カソード電圧VCが所定の値を超えて下がることを制限することができ、クエンチ素子202に含まれるMOSトランジスタの耐圧を超えることを抑制できる。これにより、安定性の高い光電変換装置を提供することができる。また、PMOSトランジスタを1つ設けるだけで電圧制御手段を実現できることから、小面積化することもできる。
(First Example)
A first example included in the first embodiment described above will be described with reference to FIG. 9 . In this example, the voltage control means 604 is composed of a PMOS transistor 905. The source of the PMOS transistor 905 is connected to the third power supply 603, and the drain of the PMOS transistor 905 is connected to the cathode of the APD 201. The drain of the PMOS transistor 905 is also connected to the gate of the PMOS transistor 905. After the avalanche multiplication subsides, the cathode voltage VC drops due to the photocurrent. When the cathode voltage VC drops to the threshold at which the PMOS transistor 905 turns on, a current flows from the third power supply 603 to the cathode of the APD 201. This current increases the cathode voltage, thereby preventing the cathode voltage VC from dropping below a predetermined value and preventing it from exceeding the breakdown voltage of the MOS transistor included in the quench element 202. This allows for a highly stable photoelectric conversion device. Furthermore, since the voltage control means can be realized with only one PMOS transistor, the device area can be reduced.

PMOSトランジスタ905は、クエンチ素子202に含まれるMOSトランジスタよりも耐圧が高い。例えば、PMOSトランジスタ905のゲート酸化膜は、クエンチ素子202に含まれるMOSトランジスタのゲート酸化膜よりも膜厚が厚い。これにより、耐圧を高くしている。クエンチ素子202に含まれるMOSトランジスタは、微細化の観点で耐圧を一定以下にする必要がある。一方で、PMOSトランジスタ905は、比較的自由に設計できるので耐圧を高くできる。 PMOS transistor 905 has a higher breakdown voltage than the MOS transistor included in quench element 202. For example, the gate oxide film of PMOS transistor 905 is thicker than the gate oxide film of the MOS transistor included in quench element 202. This increases the breakdown voltage. From the perspective of miniaturization, the breakdown voltage of the MOS transistor included in quench element 202 needs to be kept below a certain level. On the other hand, PMOS transistor 905 can be designed relatively freely, allowing for a higher breakdown voltage.

(第2の実施例)
上述した第1の実施形態に含まれる第2の実施例に関して、図10を用いて説明する。本実施例において、電圧制御手段604はダイオード1006で構成されている。ダイオード1006のアノードは第3の電源603に接続されており、ダイオード1006のカソードはAPD201のカソードに接続されている。アバランシェ増倍が収まった後の光電流によってカソード電圧VCが下降する。例えば、カソード電圧VCが第3の電源603の電圧以下になると、逆バイアスが印加されていたダイオードに、順バイアスが印加されることになり、ダイオード1006を介して、APD201のカソードには第3の電源603から電流が流れる。この電流により、カソード電圧VCを上げることができるため、カソード電圧VCが所定の値を超えて下がることを制限することができ、MOSトランジスタの耐圧を超えることを抑制できる。これにより、安定性の高い光電変換装置を提供することができる。
(Second Example)
A second example included in the first embodiment described above will be described with reference to FIG. 10 . In this example, the voltage control unit 604 is configured with a diode 1006. The anode of the diode 1006 is connected to the third power supply 603, and the cathode of the diode 1006 is connected to the cathode of the APD 201. The cathode voltage VC drops due to the photocurrent after the avalanche multiplication subsides. For example, when the cathode voltage VC falls below the voltage of the third power supply 603, a forward bias is applied to the diode that was previously reverse biased, and current flows from the third power supply 603 to the cathode of the APD 201 via the diode 1006. This current increases the cathode voltage VC, thereby preventing the cathode voltage VC from dropping below a predetermined value and preventing it from exceeding the breakdown voltage of the MOS transistor. This allows a highly stable photoelectric conversion device to be provided.

(第3の実施例)
上述した第1の実施形態に含まれる第3の実施例に関して、図11を用いて説明する。本実施例において、電圧制御手段604はダイオード1106及びPMOSトランジスタ1105で構成されている。ダイオード1106のアノードは第3の電源603に接続されており、ダイオード1106のカソードはPMOSトランジスタ1105のソースに接続されている。PMOSトランジスタ1105のドレインはAPD201のカソードに接続されている。また、PMOSトランジスタ1105のドレインはPMOSトランジスタ1105のゲートに接続されている。アバランシェ増倍が収まった後の光電流によってカソード電圧VCが下降し、PMOSトランジスタ1105がオン状態になる。これにより、第3の電源603の電圧とAPD201のカソード電圧とにより、ダイオード1106に順バイアスが印加されるため、第3の電源603からAPD201のカソードに向けて電流が流れる。この電流により、カソード電圧VCを上げることができるため、カソード電圧VCが所定の値を超えて下がることを制限することができ、クエンチ素子202のMOSトランジスタの耐圧を超えることを抑制できる。これにより、安定性の高い光電変換装置を提供することができる。
(Third Example)
A third example included in the first embodiment described above will be described with reference to FIG. 11 . In this example, the voltage control means 604 is composed of a diode 1106 and a PMOS transistor 1105. The anode of the diode 1106 is connected to the third power supply 603, and the cathode of the diode 1106 is connected to the source of the PMOS transistor 1105. The drain of the PMOS transistor 1105 is connected to the cathode of the APD 201. The drain of the PMOS transistor 1105 is connected to the gate of the PMOS transistor 1105. The cathode voltage VC drops due to the photocurrent after the avalanche multiplication subsides, and the PMOS transistor 1105 turns on. As a result, a forward bias is applied to the diode 1106 by the voltage of the third power supply 603 and the cathode voltage of the APD 201, causing a current to flow from the third power supply 603 toward the cathode of the APD 201. This current can increase the cathode voltage VC, thereby limiting the cathode voltage VC from dropping below a predetermined value and preventing it from exceeding the breakdown voltage of the MOS transistor of the quench element 202. This makes it possible to provide a highly stable photoelectric conversion device.

また、一般的に、MOSトランジスタはダイオードよりもリーク電流が多い。そのため、第1の実施例であるPMOSトランジスタのみを設けた場合に対して、MOSトランジスタとダイオードを併用すると、第3の電源603からAPD201のカソードに電流が流れる際に発生するリーク電流を抑制することができる。リーク電流が大きい場合の課題について、図12を用いて説明を行う。 In addition, MOS transistors generally have a larger leakage current than diodes. Therefore, compared to the first embodiment, which uses only PMOS transistors, using a MOS transistor and a diode together can suppress the leakage current that occurs when current flows from the third power supply 603 to the cathode of the APD 201. The issues that arise when the leakage current is large will be explained using Figure 12.

図12(A)は、リチャージ後すぐに光子が検出される場合を説明する図である。時刻t1でクロック信号PCLKBがLowレベルになると、クエンチ素子202であるPMOSトランジスタがオン状態になり、リチャージされることによりカソード電圧VCが立ち上がり、V2(例えば、1.1V)の電圧値となる。次に、時刻t2で光子が入射すると、カソード電圧VCが降下してV1の電圧値(例えば、Vexが2.5Vの場合、-1.4V)となる。ここで、PMOSトランジスタのみの場合、リーク電流が大きいため、第3の電源603からAPD201のカソードに電流が流れる。そうすると、アバランシェ増倍後のカソード電圧がマイナス値(例えば、-1.4V)の場合、プラス方向に向けて電圧が上昇することになり、ブレイクダウン電圧以上の逆バイアスがAPD201に印加され、アバランシェ増倍可能な電圧になる。このようにして、高照度下の場合、時刻t1から再度クロック信号PCLKBがLowレベルになる時刻t3までの間に複数回光子を検出してしまう可能性があり、消費電力が増加してしまう課題がある。一方で、MOSトランジスタとダイオードを併用することで、図12(A)に実線で示すようにリーク電流が小さくなるため、消費電力の増加を低減しやすくできる。 Figure 12(A) illustrates the case where a photon is detected immediately after recharging. When the clock signal PCLKB goes low at time t1, the PMOS transistor serving as the quench element 202 turns on and recharges, causing the cathode voltage VC to rise to a voltage value of V2 (e.g., 1.1 V). Next, when a photon is incident at time t2, the cathode voltage VC drops to a voltage value of V1 (e.g., -1.4 V when Vex is 2.5 V). Here, with only a PMOS transistor, the leakage current is large, causing current to flow from the third power supply 603 to the cathode of the APD 201. If the cathode voltage after avalanche multiplication is negative (e.g., -1.4 V), the voltage rises in the positive direction, and a reverse bias greater than the breakdown voltage is applied to the APD 201, resulting in a voltage that allows avalanche multiplication. As such, under high illuminance conditions, there is a possibility that photons will be detected multiple times between time t1 and time t3 when the clock signal PCLKB goes low again, resulting in an increase in power consumption. However, by using a MOS transistor and a diode together, the leakage current is reduced as shown by the solid line in Figure 12(A), making it easier to reduce the increase in power consumption.

図12(B)は、リチャージから時間が経過してから光子が検出される場合を説明する図である。時刻t1でクロック信号PCLKBがLowレベルになると、クエンチ素子202であるPMOSがオン状態になり、リチャージされることによりカソード電圧VCが立ち上がり、V2(例えば、1.1V)の電圧値となる。次に、時刻t2でチャージが完了した後、PMOSトランジスタのみの場合はリーク電流が大きいため、第3の電源603からAPD201のカソードに電流が流れる。そうすると、チャージ後のカソード電圧がプラスの値の場合(例えば、1.1V)、カソード電圧がマイナスに向けて下降することになる。その結果、APD201に印加されているVbd+Vexのうち、Vex分の電圧が減少し、アバランシェ増倍率が低くなるため、APD201の感度が低下するという課題がある。一方で、MOSトランジスタとダイオードを併用することで、図12(B)に実線で示すようにリーク電流が小さくなるため、カソード電圧VCの電圧降下を抑制しやすくなる。 Figure 12(B) illustrates the case where photons are detected after a certain time has passed since recharging. When the clock signal PCLKB goes low at time t1, the PMOS quench element 202 turns on and is recharged, causing the cathode voltage VC to rise to a voltage value of V2 (e.g., 1.1 V). Next, after charging is completed at time t2, current flows from the third power supply 603 to the cathode of APD 201 due to the large leakage current in a PMOS transistor alone. As a result, if the cathode voltage after charging is positive (e.g., 1.1 V), the cathode voltage will decrease toward the negative side. As a result, the voltage Vex of the Vbd + Vex applied to APD 201 decreases, lowering the avalanche multiplication factor and resulting in a problem of reduced sensitivity of APD 201. On the other hand, by using a MOS transistor and a diode together, the leakage current is reduced, as shown by the solid line in Figure 12 (B), making it easier to suppress the voltage drop in the cathode voltage VC.

図13は、第3の実施例に係る、チャージ手段であるクエンチ素子202及び電圧制御手段604の構成を示す概略平面図であり、図14は、図13のX-X’における概略断面図である。以下で、図13及び図14を用いて本実施例のチャージ手段及び電圧制御手段604を説明するが、各構成要素の配置はこれに限定されない。 Figure 13 is a schematic plan view showing the configuration of the quench element 202, which is the charging means, and the voltage control means 604 according to the third embodiment, and Figure 14 is a schematic cross-sectional view taken along line X-X' in Figure 13. Below, the charging means and voltage control means 604 of this embodiment will be explained using Figures 13 and 14, but the arrangement of the components is not limited to this.

図13では、4つの画素のクエンチ素子202及び電圧制御手段604を示している。4つの画素のクエンチ素子202は、それぞれ隣り合う画素の近くに配置されている。例えば、クエンチ素子202を4つの画素のクエンチ素子202及び電圧制御手段604の一部が、1つのウエル領域1107を共有している。ウエル領域1107は、N型のウエル領域である。本実施例では、クエンチ素子202のPMOSトランジスタと、電圧制御手段604のPMOSトランジスタ1105がN型のウエル領域1107に配置されている。また、ウエル領域1107には、波形整形部210のPMOSトランジスタ2101が配置されている。図14に示すように、ウエル領域1107は、P型のウエル領域1108に配置されている。 Figure 13 shows the quench elements 202 and voltage control means 604 of four pixels. The quench elements 202 of the four pixels are arranged near adjacent pixels. For example, the quench elements 202 and parts of the voltage control means 604 of the four pixels share one well region 1107. The well region 1107 is an N-type well region. In this embodiment, the PMOS transistor of the quench element 202 and the PMOS transistor 1105 of the voltage control means 604 are arranged in the N-type well region 1107. The PMOS transistor 2101 of the waveform shaping unit 210 is also arranged in the well region 1107. As shown in Figure 14, the well region 1107 is arranged in a P-type well region 1108.

ウエル領域1108には、波形整形部210のNMOSトランジスタ2102が配置されている。波形整形部210は、PMOSトランジスタ2101とNMOSトランジスタ2102とにより構成されている。ウエル領域1108は、平面視で、P型のウエル領域1107に挟まれている。 The NMOS transistor 2102 of the waveform shaping unit 210 is arranged in the well region 1108. The waveform shaping unit 210 is composed of a PMOS transistor 2101 and an NMOS transistor 2102. In plan view, the well region 1108 is sandwiched between P-type well regions 1107.

P型のウエル領域1107には、電圧制御手段604のダイオード1106が配されている。本実施例では、ダイオード1106は、N型アクティブ領域1109とP型アクティブ領域1122とを含む。ここで、本実施例では、NMOSトランジスタ2102と、ダイオード1106との間に、ウエルコンタクト領域を配置している。具体的には、ダイオード1106の周囲にN型のウエルコンタクト領域1111、P型のウエルコンタクト領域1119を配置している。これにより、NMOSトランジスタ2102とダイオード1106との間で寄生バイポーラが動作することを防ぐことができる。また、N型のウエルコンタクト領域1111をコレクタ、P型アクティブ領域1122をベース、N型アクティブ領域1109をエミッタとしたバイポーラトランジスタを構成することが可能となる。さらに、N型のウエルコンタクト領域1111があることにより、周辺のトランジスタの動作に影響を及ぼしにくくしている。 The diode 1106 of the voltage control means 604 is disposed in the P-type well region 1107. In this embodiment, the diode 1106 includes an N-type active region 1109 and a P-type active region 1122. Here, in this embodiment, a well contact region is disposed between the NMOS transistor 2102 and the diode 1106. Specifically, an N-type well contact region 1111 and a P-type well contact region 1119 are disposed around the diode 1106. This prevents a parasitic bipolar from operating between the NMOS transistor 2102 and the diode 1106. It is also possible to configure a bipolar transistor with the N-type well contact region 1111 as the collector, the P-type active region 1122 as the base, and the N-type active region 1109 as the emitter. Furthermore, the presence of the N-type well contact region 1111 makes it less likely to affect the operation of surrounding transistors.

図14に示すように、各MOSトランジスタのゲートは、ゲート電極1121とゲート酸化膜1104とを含む。PMOSトランジスタ1105とPMOSトランジスタ2101との間には、素子分離領域1118が配置されている。素子分離領域1118は例えば絶縁部材を含むSTIやDTI等を含むことができる。また、素子分離領域1118は半導体分離であってもよく、半導体分離と絶縁部材とを含んでいてもよい。 As shown in FIG. 14, the gate of each MOS transistor includes a gate electrode 1121 and a gate oxide film 1104. An element isolation region 1118 is disposed between PMOS transistor 1105 and PMOS transistor 2101. The element isolation region 1118 may include, for example, an STI or DTI that includes an insulating material. The element isolation region 1118 may also be a semiconductor isolation, or may include a semiconductor isolation and an insulating material.

図15は、第2配線構造に含まれる配線層の一部を示す概略平面図である。図15(a)は、第2半導体層に近い第1配線層であり、図15(b)は、第1配線層と第1配線構造との間の第2配線層であり、図15(c)は、第2配線層と第1配線構造との間の第3配線層である。なお、第1配線層と第2半導体層の間に別の配線層が配されていてもよい。 Figure 15 is a schematic plan view showing a portion of the wiring layer included in the second wiring structure. Figure 15(a) shows the first wiring layer close to the second semiconductor layer, Figure 15(b) shows the second wiring layer between the first wiring layer and the first wiring structure, and Figure 15(c) shows the third wiring layer between the second wiring layer and the first wiring structure. Note that another wiring layer may be disposed between the first wiring layer and the second semiconductor layer.

第1配線層には、平面視で、クエンチ素子202、電圧制御手段604、波形整形部210に対応するように、配線パターン1113、配線パターン1114、配線パターン1115、配線パターン1116が配置される。配線パターン1113は、カソード配線であり、APD201のカソードと接続される。配線パターン1114は、電源を供給し、APD201のアノードに電位を供給する配線でもあり得る。また、配線パターン1114は、クエンチ素子202のMOSトランジスタに接続されている。配線パターン1115は、GND電位を供給する配線であり、ダイオード1106のアノードに接続される。配線パターン1116は、信号配線であり、カウンタから出力される信号が通過する。 On the first wiring layer, wiring patterns 1113, 1114, 1115, and 1116 are arranged to correspond to the quench element 202, voltage control means 604, and waveform shaping unit 210 in a planar view. Wiring pattern 1113 is a cathode wiring and is connected to the cathode of APD 201. Wiring pattern 1114 supplies power and can also be wiring that supplies potential to the anode of APD 201. Wiring pattern 1114 is also connected to the MOS transistor of the quench element 202. Wiring pattern 1115 is wiring that supplies GND potential and is connected to the anode of diode 1106. Wiring pattern 1116 is a signal wiring through which a signal output from the counter passes.

第1配線層の配線パターン1113と第2配線層の配線パターン1113とが接続されている。図15(b)に示すように、配線パターン1113を平面視で斜めに配置し、配線パターン1114及び配線パターン1115からできるだけ遠ざけることが好ましい。これにより、カソード配線となる配線パターン1113と、電源配線となる配線パターン1114及び配線パターン1115とのカップリング容量を低減することができる。カソード電位VCをリチャージしたときの電荷量は、カソード配線の容量を含むカソード容量とエクセスバイアスにより決まる。カソード電位をリチャージしたときの電荷量を減らすことで、消費電力を低減することができる。 Wiring pattern 1113 of the first wiring layer is connected to wiring pattern 1113 of the second wiring layer. As shown in Figure 15(b), it is preferable to arrange wiring pattern 1113 diagonally in a plan view and to keep it as far away as possible from wiring patterns 1114 and 1115. This reduces the coupling capacitance between wiring pattern 1113, which serves as the cathode wiring, and wiring patterns 1114 and 1115, which serve as power supply wiring. The amount of charge when the cathode potential VC is recharged is determined by the cathode capacitance, including the capacitance of the cathode wiring, and the excess bias. Reducing the amount of charge when the cathode potential is recharged reduces power consumption.

第2配線層の配線パターン1113は、図15(c)に示す第3配線層の配線パターン1113に接続される。また、第2配線層の配線パターン1115は、図15(c)に示す第3配線層の配線パターン1115に接続される。 The wiring pattern 1113 of the second wiring layer is connected to the wiring pattern 1113 of the third wiring layer shown in Figure 15(c). Furthermore, the wiring pattern 1115 of the second wiring layer is connected to the wiring pattern 1115 of the third wiring layer shown in Figure 15(c).

(第4の実施例)
上述した第1の実施形態に含まれる第4の実施例に関して、図16を用いて説明する。本実施例において、電圧制御手段604は、バイポーラトランジスタ1120及びPMOSトランジスタ1105で構成されている。また、第1の電源の電圧と、第3の電源の電圧が同じである。
(Fourth Example)
A fourth example included in the first embodiment will be described with reference to Fig. 16. In this example, the voltage control means 604 is composed of a bipolar transistor 1120 and a PMOS transistor 1105. The voltage of the first power supply and the voltage of the third power supply are the same.

バイポーラトランジスタ1120のコレクタは、第3の電源に接続されている。また、バイポーラトランジスタ1120のエミッタは、PMOSトランジスタ1105のソースに接続されている。バイポーラトランジスタ1120のベースには、GND電圧が供給されている。バイポーラトランジスタ1120のベースに供給される電圧は、例えば、1.1Vである。 The collector of bipolar transistor 1120 is connected to the third power supply. The emitter of bipolar transistor 1120 is connected to the source of PMOS transistor 1105. The base of bipolar transistor 1120 is supplied with GND voltage. The voltage supplied to the base of bipolar transistor 1120 is, for example, 1.1 V.

PMOSトランジスタ1105のドレインはAPD201のカソードに接続されている。また、PMOSトランジスタ1105のドレインはPMOSトランジスタ1105のゲートに接続されている。アバランシェ増倍が収まった後の光電流によってカソード電圧VCが下降し、PMOSトランジスタ1105がオン状態になる。これにより、第3の電源603の電圧とAPD201のカソード電圧とにより、ダイオード1106に順バイアスが印加されるため、第3の電源603からAPD201のカソードに向けて電流が流れる。この電流により、カソード電圧VCを上げることができるため、カソード電圧VCが所定の値を超えて下がることを制限することができ、クエンチ素子202のMOSトランジスタの耐圧を超えることを抑制できる。これにより、安定性の高い光電変換装置を提供することができる。 The drain of PMOS transistor 1105 is connected to the cathode of APD 201. The drain of PMOS transistor 1105 is also connected to the gate of PMOS transistor 1105. After the avalanche multiplication subsides, the photocurrent causes the cathode voltage VC to drop, turning PMOS transistor 1105 on. As a result, a forward bias is applied to diode 1106 by the voltage of third power supply 603 and the cathode voltage of APD 201, causing current to flow from third power supply 603 to the cathode of APD 201. This current increases the cathode voltage VC, preventing the cathode voltage VC from dropping below a predetermined value and preventing it from exceeding the breakdown voltage of the MOS transistor of quench element 202. This makes it possible to provide a highly stable photoelectric conversion device.

また、バイポーラトランジスタ1120で電流を増幅することにより、よりカソード電位VCの低下を抑制しやすくなる。バイポーラトランジスタ1120は、寄生バイポーラであってもよい。 In addition, amplifying the current using the bipolar transistor 1120 makes it easier to suppress a drop in the cathode potential VC. The bipolar transistor 1120 may be a parasitic bipolar.

(第5の実施例)
上述した第1の実施形態に含まれる第5の実施例に関して、図17を用いて説明する。本実施例において、電圧制御手段604は、複数のダイオードで構成されている。例えば、3つのダイオードで電圧制御手段604を構成するこができる。また、クエンチ素子202とAPD201のカソードとの間で、振幅変換手段610が接続されている。振幅変換手段610は、例えば、PMOSトランジスタで構成することができる。振幅変換手段610は、振幅変換手段610のゲート電圧によってノードNodeAの電圧を制御する。振幅変換手段610は、MOSトランジスタのソースドレイン間にカソード電圧VCの振幅(例えば、2.1V)がかかるため、高耐圧のトランジスタを用いることが好ましい。例えば、2.5Vのトランジスタを用いる。一方で、クエンチ素子202及び波形整形部210の耐圧はそこまで必要にはならないため、低耐圧のトランジスタを用いることが好ましい。例えば、クエンチ素子202及び波形整形部210は、1.3Vのトランジスタを用いる。
(Fifth Example)
A fifth example included in the first embodiment described above will be described with reference to FIG. 17 . In this example, the voltage control means 604 is configured with multiple diodes. For example, the voltage control means 604 can be configured with three diodes. Furthermore, an amplitude conversion means 610 is connected between the quench element 202 and the cathode of the APD 201. The amplitude conversion means 610 can be configured with, for example, a PMOS transistor. The amplitude conversion means 610 controls the voltage of the node NodeA using the gate voltage of the amplitude conversion means 610. Because the amplitude of the cathode voltage VC (e.g., 2.1 V) is applied between the source and drain of the MOS transistor, it is preferable to use a high-voltage transistor for the amplitude conversion means 610. For example, a 2.5 V transistor is used. On the other hand, because the quench element 202 and the waveform shaping unit 210 do not require such a high voltage resistance, it is preferable to use a low-voltage transistor. For example, the quench element 202 and the waveform shaping unit 210 use a 1.3 V transistor.

APD201のカソードとダイオードのカソードとが接続されている。そして、3つのダイオードが連続的に接続されている。本実施例によっても、カソード電圧VCが所定の値を超えて下がることを制限することができ、クエンチ素子202のMOSトランジスタの耐圧を超えることを抑制できる。これにより、安定性の高い光電変換装置を提供することができる。また、本実施例のようにダイオードが3つ接続されることにより、1つのダイオードで制御する場合に比較して、カソード電圧VCの電圧の制御が容易になる。 The cathode of the APD 201 is connected to the cathode of the diode. The three diodes are connected in series. This embodiment also limits the cathode voltage VC from dropping below a predetermined value, preventing it from exceeding the breakdown voltage of the MOS transistor of the quench element 202. This makes it possible to provide a highly stable photoelectric conversion device. Furthermore, by connecting three diodes as in this embodiment, it is easier to control the voltage of the cathode voltage VC compared to when it is controlled by a single diode.

図18を用いて、振幅変換手段610を設けた場合の動作イメージを説明する。図18は、クロック信号、光子が入射するタイミング、カソード電圧VC、クエンチ素子202と振幅変換手段610との間のノードNodeAを示す図である。光子が入射し、カソード電圧VCが下がると、ノードNodeAの電圧も下がる。このとき、振幅変換手段610は、カソード電圧VCの振幅VexをノードNodeAの振幅(VH)に変換することができる。これにより、クエンチ素子202及び波形整形部210として低電圧トランジスタを使用することができ、レイアウト面積を小さくすることができる。 Using Figure 18, we will explain the operation when the amplitude conversion means 610 is provided. Figure 18 is a diagram showing the clock signal, the timing at which photons are incident, the cathode voltage VC, and the node NodeA between the quench element 202 and the amplitude conversion means 610. When a photon is incident and the cathode voltage VC drops, the voltage at node NodeA also drops. At this time, the amplitude conversion means 610 can convert the amplitude Vex of the cathode voltage VC to the amplitude (VH) of node NodeA. This allows the quench element 202 and waveform shaping section 210 to use low-voltage transistors, thereby reducing the layout area.

図19に、第5の実施例に係る振幅変換手段及び電圧制御手段604の構成を示す概略平面図を示し、図20に図19のX-X’における概略断面図を示す。本実施例では、P型の基板領域1117にN型のウエル領域1107とP型のウエル領域1108とが配置されている。N型のウエル領域には1107には、振幅変換手段610を構成するPMOSトランジスタ2103が配置されている。また、PMOSトランジスタ2103は、2つのダイオード1106と、1つのダイオード1106との間に配置されている。 Figure 19 shows a schematic plan view illustrating the configuration of the amplitude conversion means and voltage control means 604 according to the fifth embodiment, and Figure 20 shows a schematic cross-sectional view taken along line X-X' in Figure 19. In this embodiment, an N-type well region 1107 and a P-type well region 1108 are arranged in a P-type substrate region 1117. A PMOS transistor 2103, which constitutes the amplitude conversion means 610, is arranged in the N-type well region 1107. Furthermore, the PMOS transistor 2103 is arranged between two diodes 1106 and one diode 1106.

3つのダイオード1106のうち、中央のダイオード1106は図17のVC(APD201のカソード端子)に接続されるダイオードであるため、PMOSトランジスタ2103に隣接して配置されることが好ましい。これにより、カソード配線容量を小さくすることができ、消費電力を低減することができる。また、PMOSトランジスタ2103に対して、中央のダイオード1106と反対の側に配されたダイオード1106は、第3の電源に接続されたダイオードであることが好ましい。P型の基板領域を周辺のトランジスタと共有することができるため、レイアウト面積を小さくすることができる。 Of the three diodes 1106, the central diode 1106 is the diode connected to VC (the cathode terminal of APD201) in Figure 17, and is therefore preferably placed adjacent to PMOS transistor 2103. This reduces the cathode wiring capacitance and reduces power consumption. Furthermore, the diode 1106 placed on the opposite side of PMOS transistor 2103 from the central diode 1106 is preferably a diode connected to a third power supply. The layout area can be reduced because the P-type substrate region can be shared with surrounding transistors.

(第6の実施例)
上述した第1の実施形態に含まれる第6の実施例に関して、図21を用いて説明する。本実施例において、電圧制御手段604の一部が、複数のAPD201で共有されている。これにより、レイアウト面積を小さくすることができる。
(Sixth Example)
A sixth example included in the first embodiment will be described with reference to Fig. 21. In this example, a part of the voltage control means 604 is shared by a plurality of APDs 201. This makes it possible to reduce the layout area.

図21に示すように、本実施例の電圧制御手段604は、4つのダイオードを含む。電圧制御手段604の、各APD201のカソード電圧VCに接続される2つのダイオードは、APD201からの信号を正しく検出する必要がある。したがって、カソード電圧VCに最も近いダイオードはAPD201ごとに配置し、以降のダイオードを複数のAPD201で共有している。 As shown in Figure 21, the voltage control means 604 of this embodiment includes four diodes. The two diodes of the voltage control means 604 connected to the cathode voltage VC of each APD 201 must correctly detect the signal from the APD 201. Therefore, the diode closest to the cathode voltage VC is placed for each APD 201, and the subsequent diodes are shared by multiple APDs 201.

なお、図21では2つのAPD201で電圧制御手段604の一部を共有しているが、3つ以上のAPD201で電圧制御手段604を共有してもよい。 Note that in Figure 21, two APDs 201 share part of the voltage control means 604, but the voltage control means 604 may be shared by three or more APDs 201.

(第7の実施例)
第7の実施例は、第1の実施例から第6の実施例の変形例であり、本実施例に関して、図22を用いて説明する。本実施例において、APD201のアノード(第1の端子)は、チャージ手段であるクエンチ素子202を介して、第1の電源1301に接続されている。また、APD201のカソード(第2の端子)は、第2の電源1302に接続されている。APD201のアノードには、電圧制御手段604であるNMOSトランジスタ1304が接続されている。具体的には、NMOSトランジスタ1304のソースが、APD201のアノードに接続され、NMOSトランジスタ1304のドレインは、第3の電源1303に接続されている。ここで、図13では、第1の電源1301をGNDと表記し、第2の電源1302をVHと表記し、第3の電源1303をVLと表記している。第3の電源1303の電圧は、第1の電源1301の電圧と第2の電源1302の電圧との間の電圧値となっている。具体的には、第1の電源1301の電圧は、例えば0Vであり、第2の電源1302の電圧は、例えば30Vであり、第3の電源1303の電圧は、例えば1.1Vである。また、第3の電源1303の電圧は、第1の電源1301の電圧と同じ値としてもよい。具体的には、第1の電源1301の電圧は、例えば0Vであり、第2の電源1302の電圧は、例えば30Vであり、第3の電源1303の電圧は、例えば0Vである。
(Seventh Example)
The seventh embodiment is a modification of the first to sixth embodiments, and will be described with reference to FIG. 22 . In this embodiment, the anode (first terminal) of the APD 201 is connected to a first power supply 1301 via a quench element 202, which serves as charging means. The cathode (second terminal) of the APD 201 is connected to a second power supply 1302. An NMOS transistor 1304, which serves as voltage control means 604, is connected to the anode of the APD 201. Specifically, the source of the NMOS transistor 1304 is connected to the anode of the APD 201, and the drain of the NMOS transistor 1304 is connected to a third power supply 1303. In FIG. 13 , the first power supply 1301 is represented as GND, the second power supply 1302 is represented as VH, and the third power supply 1303 is represented as VL. The voltage of the third power supply 1303 is a voltage value between the voltage of the first power supply 1301 and the voltage of the second power supply 1302. Specifically, the voltage of the first power supply 1301 is, for example, 0 V, the voltage of the second power supply 1302 is, for example, 30 V, and the voltage of the third power supply 1303 is, for example, 1.1 V. The voltage of the third power supply 1303 may also be the same value as the voltage of the first power supply 1301. Specifically, the voltage of the first power supply 1301 is, for example, 0 V, the voltage of the second power supply 1302 is, for example, 30 V, and the voltage of the third power supply 1303 is, for example, 0 V.

アバランシェ増倍が収まった後の光電流によってアノード電圧VAが上昇し、アノード電圧VAが、NMOSトランジスタ1304がオン状態になる閾値まで上がると、APD201のアノードから第3の電源1303に電流が流れる。この電流により、アノード電圧を下げることができるため、アノード電圧VAが所定の値を超えて上がることを制限することができ、MOSトランジスタの耐圧を超えることを抑制できるため、安定性の高い光電変換装置を提供することができる。また、NMOSトランジスタを1つ設けるだけで電圧制御手段を実現できることから、小面積化することもできる。 After the avalanche multiplication subsides, the anode voltage VA rises due to the photocurrent. When the anode voltage VA reaches the threshold value at which the NMOS transistor 1304 turns on, current flows from the anode of the APD 201 to the third power supply 1303. This current lowers the anode voltage, preventing the anode voltage VA from rising above a predetermined value and preventing it from exceeding the breakdown voltage of the MOS transistor, thereby providing a highly stable photoelectric conversion device. Furthermore, because the voltage control means can be realized with just one NMOS transistor, the area can also be reduced.

なお、第1の実施例1~第6の実施例において、第7の実施例のようにアノードの端子とカソードの端子を入れ替えてもよい。 In addition, in the first through sixth embodiments, the anode and cathode terminals may be interchanged, as in the seventh embodiment.

(第8の実施例)
第8の実施例は、第1の実施例から第7の実施例の変形例である。上述した各実施例では、チャージ手段としてMOSトランジスタを用いて、クロック信号によりAPD201のカソードと第1の電源との電気的な接続の有無を切り替えている。これに限らず、チャージ手段は抵抗であってもよい。また、クロック信号が入力されないMOSトランジスタをチャージ手段として用いてもよい。具体的には、パッシブリチャージであってもよい。例えば、高照度時のAPD電流がチャージ手段によるリチャージ電流よりも大きい場合には、カソード電位がMOSトランジスタの耐圧を超えてしまう場合がある。このような場合でも、高照度においては、電圧制御手段604を用いることにより、MOSトランジスタの耐圧を確保しやすくなる。
(Eighth Example)
The eighth embodiment is a modification of the first to seventh embodiments. In each of the above-described embodiments, a MOS transistor is used as the charging means, and a clock signal is used to switch the electrical connection between the cathode of the APD 201 and the first power supply. However, the charging means may be a resistor. Alternatively, a MOS transistor to which no clock signal is input may be used as the charging means. Specifically, passive charging may be used. For example, if the APD current at high illuminance is greater than the recharge current from the charging means, the cathode potential may exceed the breakdown voltage of the MOS transistor. Even in such a case, the breakdown voltage of the MOS transistor can be easily ensured by using the voltage control means 604 under high illuminance.

[第2の実施形態]
上記実施形態では、図1から図22を参照して、2層積層の光電変換装置を説明した。具体的には、光電変換部102を第1の基板であるセンサ基板11に配し、信号処理部103を第2の基板である回路基板21に配し、第1の基板と第2の基板を積層する例である。しかし、本実施形態では、図23を参照して、第1の基板、第2の基板に加えて、第3の基板も積層した光電変換装置について説明を行う。
Second Embodiment
In the above embodiment, a two-layer stacked photoelectric conversion device has been described with reference to Fig. 1 to Fig. 22. Specifically, this is an example in which the photoelectric conversion unit 102 is arranged on the sensor substrate 11, which is a first substrate, and the signal processing unit 103 is arranged on the circuit substrate 21, which is a second substrate, and the first substrate and the second substrate are stacked. However, in this embodiment, with reference to Fig. 23, a photoelectric conversion device in which a third substrate is also stacked in addition to the first substrate and the second substrate will be described.

図23において、光電変換部102は、第1の基板であるセンサ基板に配されている。また、クエンチ素子202と、電圧制御手段604と、波形整形部210と、を含む第1の信号処理部は第2の基板である第1の回路基板に配されている。さらに、カウンタ回路と、選択回路と、を含む第2の信号処理部は第3の基板である第2の回路基板に配されている。そして、第1の基板と、第2の基板と、第3の基板とは積層されている。 In FIG. 23, the photoelectric conversion unit 102 is arranged on a sensor substrate, which is a first substrate. Furthermore, a first signal processing unit including a quench element 202, a voltage control means 604, and a waveform shaping unit 210 is arranged on a first circuit board, which is a second substrate. Furthermore, a second signal processing unit including a counter circuit and a selection circuit is arranged on a second circuit board, which is a third substrate. The first, second, and third substrates are then stacked.

APD201は、アバランシェ増倍によるカソードまたはアノードの電圧変化が大きい。そのため、チャージ手段のクエンチ素子202を構成するMOSトランジスタ、電圧制御手段604を構成する素子(例えば、MOSトランジスタ)、波形整形部210を構成する素子(例えば、MOSトランジスタ)は、高耐圧のMOSトランジスタを用いる必要がある。他方、波形整形部210からの出力からはパルス波形のデジタル信号であり、高耐圧のMOSトランジスタを用いる必要がない。逆に、波形整形部210よりも後段の信号処理回路では、低耐圧のMOSトランジスタを用いることにより、低電圧化を図ることができ、低消費電力化を達成することができる。また、低耐圧のMOSトランジスタを用いることにより、トランジスタの小型化を図ることができ、省スペース化も達成することができる。例えば、高耐圧のMOSトランジスタのゲート酸化膜の厚さは、低耐圧のMOSトランジスタのゲート酸化膜の厚さよりも厚い。また、高耐圧のMOSトランジスタのチャネル長の長さは、低耐圧のMOSトランジスタのチャネル長の長さよりも長い。第1の基板、第2の基板の構成については、第1の実施形態で説明した各実施例を採用することができる。 The APD 201 experiences large voltage changes at the cathode or anode due to avalanche multiplication. Therefore, the MOS transistors constituting the quench element 202 of the charging means, the elements (e.g., MOS transistors) constituting the voltage control means 604, and the elements (e.g., MOS transistors) constituting the waveform shaping unit 210 must be high-voltage MOS transistors. On the other hand, the output from the waveform shaping unit 210 is a pulse-shaped digital signal, so high-voltage MOS transistors are not necessary. Conversely, using low-voltage MOS transistors in the signal processing circuitry downstream of the waveform shaping unit 210 allows for lower voltages and reduced power consumption. Furthermore, using low-voltage MOS transistors allows for transistor miniaturization and space savings. For example, the gate oxide thickness of a high-voltage MOS transistor is thicker than that of a low-voltage MOS transistor. Furthermore, the channel length of a high-voltage MOS transistor is longer than that of a low-voltage MOS transistor. The configurations of the first and second substrates can be the same as those described in the first embodiment.

[第3の実施形態]
本実施形態による光電変換システムについて、図24を用いて説明する。図24は、本実施形態による光電変換システムの概略構成を示すブロック図である。
[Third embodiment]
The photoelectric conversion system according to this embodiment will be described with reference to Fig. 24. Fig. 24 is a block diagram showing a schematic configuration of the photoelectric conversion system according to this embodiment.

上記第1および第2の実施形態で述べた光電変換装置は、種々の光電変換システムに適用可能である。適用可能な光電変換システムの例としては、デジタルスチルカメラ、デジタルカムコーダ、監視カメラ、複写機、ファックス、携帯電話、車載カメラ、観測衛星などが挙げられる。また、レンズなどの光学系と撮像装置とを備えるカメラモジュールも、光電変換システムに含まれる。図24には、これらのうちの一例として、デジタルスチルカメラのブロック図を例示している。 The photoelectric conversion devices described in the first and second embodiments above can be applied to various photoelectric conversion systems. Examples of applicable photoelectric conversion systems include digital still cameras, digital camcorders, surveillance cameras, copiers, fax machines, mobile phones, vehicle-mounted cameras, and observation satellites. Camera modules equipped with an optical system such as a lens and an imaging device are also included in photoelectric conversion systems. Figure 24 shows a block diagram of a digital still camera as an example of such a system.

図24に例示した光電変換システムは、光電変換装置の一例である撮像装置1004、被写体の光学像を撮像装置1004に結像させるレンズ1002を備える。さらに、レンズ1002を通過する光量を可変にするための絞り1003、レンズ1002の保護のためのバリア1001を有する。レンズ1002及び絞り1003は、撮像装置1004に光を集光する光学系である。撮像装置1004は、上記のいずれかの実施形態の光電変換装置であって、レンズ1002により結像された光学像を電気信号に変換する。 The photoelectric conversion system illustrated in FIG. 24 includes an image capture device 1004, which is an example of a photoelectric conversion device, and a lens 1002 that forms an optical image of a subject on the image capture device 1004. It also includes an aperture 1003 that adjusts the amount of light passing through the lens 1002, and a barrier 1001 that protects the lens 1002. The lens 1002 and aperture 1003 form an optical system that focuses light on the image capture device 1004. The image capture device 1004 is a photoelectric conversion device according to any of the above embodiments, and converts the optical image formed by the lens 1002 into an electrical signal.

光電変換システムは、また、撮像装置1004より出力される出力信号の処理を行うことで画像を生成する画像生成部である信号処理部1007を有する。信号処理部1007は、必要に応じて各種の補正、圧縮を行って画像データを出力する動作を行う。信号処理部1007は、撮像装置1004が設けられた半導体基板に形成されていてもよいし、撮像装置1004とは別の半導体基板に形成されていてもよい。 The photoelectric conversion system also has a signal processing unit 1007, which is an image generation unit that generates an image by processing the output signal output from the imaging device 1004. The signal processing unit 1007 performs various corrections and compression as necessary and outputs image data. The signal processing unit 1007 may be formed on the same semiconductor substrate on which the imaging device 1004 is provided, or may be formed on a semiconductor substrate separate from the imaging device 1004.

光電変換システムは、更に、画像データを一時的に記憶するためのメモリ部1010、外部コンピュータ等と通信するための外部インターフェース部(外部I/F部)1013を有する。更に光電変換システムは、撮像データの記録又は読み出しを行うための半導体メモリ等の記録媒体1012、記録媒体1012に記録又は読み出しを行うための記録媒体制御インターフェース部(記録媒体制御I/F部)1011を有する。なお、記録媒体1012は、光電変換システムに内蔵されていてもよく、着脱可能であってもよい。 The photoelectric conversion system further includes a memory unit 1010 for temporarily storing image data, and an external interface unit (external I/F unit) 1013 for communicating with an external computer or the like. The photoelectric conversion system also includes a recording medium 1012 such as a semiconductor memory for recording or reading image data, and a recording medium control interface unit (recording medium control I/F unit) 1011 for recording or reading data from the recording medium 1012. The recording medium 1012 may be built into the photoelectric conversion system or may be removable.

更に光電変換システムは、各種演算とデジタルスチルカメラ全体を制御する全体制御・演算部1009、撮像装置1004と信号処理部1007に各種タイミング信号を出力するタイミング発生部1008を有する。ここで、タイミング信号などは外部から入力されてもよく、光電変換システムは少なくとも撮像装置1004と、撮像装置1004から出力された出力信号を処理する信号処理部1007とを有すればよい。 The photoelectric conversion system further includes an overall control/calculation unit 1009 that performs various calculations and controls the entire digital still camera, and a timing generation unit 1008 that outputs various timing signals to the image capture device 1004 and signal processing unit 1007. Here, timing signals and the like may be input from an external source, and the photoelectric conversion system only needs to include at least the image capture device 1004 and the signal processing unit 1007 that processes the output signal from the image capture device 1004.

撮像装置1004は、撮像信号を信号処理部1007に出力する。信号処理部1007は、撮像装置1004から出力される撮像信号に対して所定の信号処理を実施し、画像データを出力する。信号処理部1007は、撮像信号を用いて、画像を生成する。 The imaging device 1004 outputs an imaging signal to the signal processing unit 1007. The signal processing unit 1007 performs predetermined signal processing on the imaging signal output from the imaging device 1004 and outputs image data. The signal processing unit 1007 generates an image using the imaging signal.

このように、本実施形態によれば、上記のいずれかの実施形態の光電変換装置(撮像装置)を適用した光電変換システムを実現することができる。 In this way, according to this embodiment, it is possible to realize a photoelectric conversion system that applies the photoelectric conversion device (imaging device) of any of the above embodiments.

[第4の実施形態]
本実施形態の光電変換システム及び移動体について、図25を用いて説明する。図25は、本実施形態の光電変換システム及び移動体の構成を示す図である。
[Fourth embodiment]
The photoelectric conversion system and the moving object of this embodiment will be described with reference to Fig. 25. Fig. 25 is a diagram showing the configuration of the photoelectric conversion system and the moving object of this embodiment.

図25(a)は、車載カメラに関する光電変換システムの一例を示したものである。光電変換システム2300は、撮像装置2310を有する。撮像装置2310は、上記のいずれかの実施形態に記載の光電変換装置である。光電変換システム2300は撮像装置2310により取得された複数の画像データに対し画像処理を行う画像処理部2312と、光電変換システム2300により取得された複数の画像データから視差(視差画像の位相差)の算出を行う視差取得部2314を有する。また、光電変換システム2300は、算出された視差に基づいて対象物までの距離を算出する距離計測部2316と、算出された距離に基づいて衝突可能性があるか否かを判定する衝突判定部2318と、を有する。ここで、視差取得部2314や距離計測部2316は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部2318はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよい。また、FPGA(Field Programmable Gate Array)やASIC(Application Specific Integrated Circuit)等によって実現されてもよいし、これらの組合せによって実現されてもよい。 Figure 25(a) shows an example of a photoelectric conversion system for an in-vehicle camera. The photoelectric conversion system 2300 includes an image capture device 2310. The image capture device 2310 is the photoelectric conversion device described in any of the above embodiments. The photoelectric conversion system 2300 includes an image processing unit 2312 that performs image processing on multiple pieces of image data acquired by the image capture device 2310, and a parallax acquisition unit 2314 that calculates parallax (phase difference of parallax images) from the multiple pieces of image data acquired by the photoelectric conversion system 2300. The photoelectric conversion system 2300 also includes a distance measurement unit 2316 that calculates the distance to an object based on the calculated parallax, and a collision determination unit 2318 that determines whether or not there is a possibility of a collision based on the calculated distance. Here, the parallax acquisition unit 2314 and the distance measurement unit 2316 are examples of distance information acquisition means that acquire distance information to the object. In other words, the distance information is information related to the parallax, defocus amount, distance to the object, etc. The collision determination unit 2318 may use any of this distance information to determine the possibility of a collision. The distance information acquisition means may be implemented by specially designed hardware, or by a software module. It may also be implemented by an FPGA (Field Programmable Gate Array), an ASIC (Application Specific Integrated Circuit), or a combination of these.

光電変換システム2300は車両情報取得装置2320と接続されており、車速、ヨーレート、舵角などの車両情報を取得することができる。また、光電変換システム2300は、衝突判定部2318での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御部である制御ECU2330が接続されている。また、光電変換システム2300は、衝突判定部2318での判定結果に基づいて、ドライバーへ警報を発する警報装置2340とも接続されている。例えば、衝突判定部2318の判定結果として衝突可能性が高い場合、制御ECU2330はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置2340は音等の警報を鳴らす、カーナビゲーションシステムなどの画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザーに警告を行う。 The photoelectric conversion system 2300 is connected to a vehicle information acquisition device 2320 and can acquire vehicle information such as vehicle speed, yaw rate, and steering angle. The photoelectric conversion system 2300 is also connected to a control ECU 2330, which is a control unit that outputs a control signal to generate braking force to the vehicle based on the determination result of the collision determination unit 2318. The photoelectric conversion system 2300 is also connected to an alarm device 2340 that issues an alert to the driver based on the determination result of the collision determination unit 2318. For example, if the determination result of the collision determination unit 2318 indicates a high possibility of collision, the control ECU 2330 applies the brakes, releases the accelerator, suppresses engine output, or performs other vehicle control to avoid the collision and mitigate damage. The alarm device 2340 warns the user by sounding an alarm, displaying alarm information on a screen such as a car navigation system, or vibrating the seat belt or steering wheel.

本実施形態では、車両の周囲、例えば前方又は後方を光電変換システム2300で撮像する。図25(b)に、車両前方(撮像範囲2350)を撮像する場合の光電変換システムを示した。車両情報取得装置2320が、光電変換システム2300ないしは撮像装置2310に指示を送る。このような構成により、測距の精度をより向上させることができる。 In this embodiment, the photoelectric conversion system 2300 captures images of the area around the vehicle, for example, the front or rear. Figure 25(b) shows a photoelectric conversion system for capturing images of the area in front of the vehicle (imaging range 2350). The vehicle information acquisition device 2320 sends instructions to the photoelectric conversion system 2300 or the imaging device 2310. This configuration can further improve the accuracy of distance measurement.

上記では、他の車両と衝突しないように制御する例を説明したが、他の車両に追従して自動運転する制御や、車線からはみ出さないように自動運転する制御などにも適用可能である。更に、光電変換システムは、自車両等の車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの移動体(移動装置)に適用することができる。加えて、移動体に限らず、高度道路交通システム(ITS)等、広く物体認識を利用する機器に適用することができる。 The above describes an example of control to prevent collisions with other vehicles, but the system can also be applied to control automatic driving by following other vehicles, or automatic driving to prevent vehicles from leaving their lanes. Furthermore, the photoelectric conversion system is not limited to vehicles such as the vehicle itself, but can also be applied to moving objects (mobile devices) such as ships, aircraft, or industrial robots. In addition, the system can be applied not only to moving objects, but also to a wide range of equipment that uses object recognition, such as intelligent transport systems (ITS).

[第5の実施形態]
本実施形態の光電変換システムについて、図26を用いて説明する。図26は、本実施形態の光電変換システムである距離画像センサの構成例を示すブロック図である。
Fifth Embodiment
The photoelectric conversion system of this embodiment will be described with reference to Fig. 26. Fig. 26 is a block diagram showing an example of the configuration of a range image sensor which is the photoelectric conversion system of this embodiment.

図26に示すように、距離画像センサ401は、光学系402、光電変換装置403、画像処理回路404、モニタ405、及びメモリ406を備えて構成される。そして、距離画像センサ401は、光源装置411から被写体に向かって投光され、被写体の表面で反射された光(変調光やパルス光)を受光することにより、被写体までの距離に応じた距離画像を取得することができる。 As shown in Figure 26, the distance image sensor 401 is composed of an optical system 402, a photoelectric conversion device 403, an image processing circuit 404, a monitor 405, and a memory 406. The distance image sensor 401 is able to obtain a distance image corresponding to the distance to the subject by receiving light (modulated light or pulsed light) that is projected toward the subject from a light source device 411 and reflected from the surface of the subject.

光学系402は、1枚または複数枚のレンズを有して構成され、被写体からの像光(入射光)を光電変換装置403に導き、光電変換装置403の受光面(センサ部)に結像させる。 The optical system 402 is composed of one or more lenses, and guides image light (incident light) from the subject to the photoelectric conversion device 403, forming an image on the light-receiving surface (sensor section) of the photoelectric conversion device 403.

光電変換装置403としては、上述した各実施形態の光電変換装置が適用され、光電変換装置403から出力される受光信号から求められる距離を示す距離信号が画像処理回路404に供給される。 The photoelectric conversion device 403 is one of the photoelectric conversion devices of the above-mentioned embodiments, and a distance signal indicating the distance determined from the light reception signal output from the photoelectric conversion device 403 is supplied to the image processing circuit 404.

画像処理回路404は、光電変換装置403から供給された距離信号に基づいて距離画像を構築する画像処理を行う。そして、その画像処理により得られた距離画像(画像データ)は、モニタ405に供給されて表示されたり、メモリ406に供給されて記憶(記録)されたりする。 The image processing circuit 404 performs image processing to construct a distance image based on the distance signal supplied from the photoelectric conversion device 403. The distance image (image data) obtained by this image processing is then supplied to the monitor 405 for display, or supplied to the memory 406 for storage (recording).

このように構成されている距離画像センサ401では、上述した光電変換装置を適用することで、画素の特性向上に伴って、例えば、より正確な距離画像を取得することができる。 In the range image sensor 401 configured in this manner, by applying the photoelectric conversion device described above, it is possible to obtain, for example, more accurate range images as pixel characteristics improve.

[第6の実施形態]
本実施形態の光電変換システムについて、図27を用いて説明する。図27は、本実施形態の光電変換システムである内視鏡手術システムの概略的な構成の一例を示す図である。
Sixth Embodiment
The photoelectric conversion system of this embodiment will be described with reference to Fig. 27. Fig. 27 is a diagram showing an example of the schematic configuration of an endoscopic surgery system, which is the photoelectric conversion system of this embodiment.

図27では、術者(医師)1131が、内視鏡手術システム1003を用いて、患者ベッド1133上の患者1132に手術を行っている様子が図示されている。図示するように、内視鏡手術システム1003は、内視鏡1100と、術具1110と、内視鏡下手術のための各種の装置が搭載されたカート1134と、から構成される。 Figure 27 shows an operator (doctor) 1131 performing surgery on a patient 1132 on a patient bed 1133 using an endoscopic surgery system 1003. As shown, the endoscopic surgery system 1003 is composed of an endoscope 1100, surgical tools 1110, and a cart 1134 on which various devices for endoscopic surgery are mounted.

内視鏡1100は、先端から所定の長さの領域が患者1132の体腔内に挿入される鏡筒1101と、鏡筒1101の基端に接続されるカメラヘッド1102と、から構成される。図示する例では、硬性の鏡筒1101を有するいわゆる硬性鏡として構成される内視鏡1100を図示しているが、内視鏡1100は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。 The endoscope 1100 is composed of a lens barrel 1101, the tip of which is inserted into the body cavity of the patient 1132 by a predetermined length, and a camera head 1102 connected to the base end of the lens barrel 1101. In the illustrated example, the endoscope 1100 is configured as a so-called rigid lens barrel with a rigid lens barrel 1101, but the endoscope 1100 may also be configured as a so-called flexible lens barrel with a flexible lens barrel.

鏡筒1101の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡1100には光源装置1203が接続されており、光源装置1203によって生成された光が、鏡筒1101の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者1132の体腔内の観察対象に向かって照射される。なお、内視鏡1100は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。 An opening into which an objective lens is fitted is provided at the tip of the lens barrel 1101. A light source device 1203 is connected to the endoscope 1100, and light generated by the light source device 1203 is guided to the tip of the lens barrel 1101 by a light guide extending inside the lens barrel 1101, and is then irradiated via the objective lens towards an object to be observed inside the body cavity of the patient 1132. The endoscope 1100 may be a direct-viewing endoscope, an oblique-viewing endoscope, or a side-viewing endoscope.

カメラヘッド1102の内部には光学系及び光電変換装置が設けられており、観察対象からの反射光(観察光)は当該光学系によって当該光電変換装置に集光される。当該光電変換装置によって観察光が光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。当該光電変換装置としては、前述の各実施形態に記載の光電変換装置を用いることができる。当該画像信号は、RAWデータとしてカメラコントロールユニット(CCU:Camera Control Unit)1135に送信される。 An optical system and a photoelectric conversion device are provided inside the camera head 1102, and light reflected from the object of observation (observation light) is focused onto the photoelectric conversion device by the optical system. The photoelectric conversion device photoelectrically converts the observation light to generate an electrical signal corresponding to the observation light, i.e., an image signal corresponding to the observed image. The photoelectric conversion device can be any of the photoelectric conversion devices described in the above-mentioned embodiments. The image signal is sent to the camera control unit (CCU) 1135 as RAW data.

CCU1135は、CPU(Central Processing Unit)やGPU(Graphics Processing Unit)等によって構成され、内視鏡1100及び表示装置1136の動作を統括的に制御する。さらに、CCU1135は、カメラヘッド1102から画像信号を受け取り、その画像信号に対して、例えば現像処理(デモザイク処理)等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。 The CCU 1135 is composed of a CPU (Central Processing Unit), GPU (Graphics Processing Unit), etc., and provides overall control over the operation of the endoscope 1100 and the display device 1136. Furthermore, the CCU 1135 receives image signals from the camera head 1102 and performs various image processing on the image signals, such as development processing (demosaic processing), to display an image based on the image signals.

表示装置1136は、CCU1135からの制御により、CCU1135によって画像処理が施された画像信号に基づく画像を表示する。 The display device 1136, under the control of the CCU 1135, displays an image based on the image signal that has been image processed by the CCU 1135.

光源装置1203は、例えばLED(Light Emitting Diode)等の光源から構成され、術部等を撮影する際の照射光を内視鏡1100に供給する。 The light source device 1203 is composed of a light source such as an LED (Light Emitting Diode), and supplies illumination light to the endoscope 1100 when photographing the surgical site, etc.

入力装置1137は、内視鏡手術システム1003に対する入力インターフェースである。ユーザーは、入力装置1137を介して、内視鏡手術システム1003に対して各種の情報の入力や指示入力を行うことができる。 The input device 1137 is an input interface for the endoscopic surgery system 1003. The user can input various information and instructions to the endoscopic surgery system 1003 via the input device 1137.

処置具制御装置1138は、組織の焼灼、切開又は血管の封止等のためのエネルギー処置具1112の駆動を制御する。 The treatment tool control device 1138 controls the operation of the energy treatment tool 1112 for cauterizing tissue, incising, sealing blood vessels, etc.

内視鏡1100に術部を撮影する際の照射光を供給する光源装置1203は、例えばLED、レーザ光源又はこれらの組み合わせによって構成される白色光源から構成することができる。RGBレーザ光源の組み合わせにより白色光源が構成される場合には、各色(各波長)の出力強度及び出力タイミングを高精度に制御することができるため、光源装置1203において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、RGBレーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド1102の撮像素子の駆動を制御することにより、RGBそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にカラーフィルタを設けなくても、カラー画像を得ることができる。 The light source device 1203, which supplies illumination light to the endoscope 1100 when photographing the surgical site, can be configured from a white light source, such as an LED, a laser light source, or a combination of these. When the white light source is configured from a combination of RGB laser light sources, the output intensity and output timing of each color (each wavelength) can be controlled with high precision, making it possible to adjust the white balance of the captured image in the light source device 1203. In this case, it is also possible to time-share images corresponding to each RGB by irradiating the object of observation with laser light from each RGB laser light source and controlling the drive of the image sensor in the camera head 1102 in synchronization with the irradiation timing. This method makes it possible to obtain color images without providing a color filter to the image sensor.

また、光源装置1203は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド1102の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。 The light source device 1203 may also be controlled to change the intensity of the light it outputs at predetermined time intervals. The image sensor of the camera head 1102 is controlled to acquire images in a time-division manner in synchronization with the timing of the change in light intensity, and these images are then combined to generate a high dynamic range image free of so-called blocked-up shadows and blown-out highlights.

また、光源装置1203は、特殊光観察に対応した所定の波長帯域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用する。具体的には、通常の観察時における照射光(すなわち、白色光)に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する。あるいは、特殊光観察では、励起光を照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察すること、又はインドシアニングリーン(ICG)等の試薬を体組織に局注するとともに当該体組織にその試薬の蛍光波長に対応した励起光を照射し蛍光像を得ること等を行うことができる。光源装置1203は、このような特殊光観察に対応した狭帯域光及び/又は励起光を供給可能に構成され得る。 The light source device 1203 may also be configured to provide light in a predetermined wavelength band compatible with special light observation. Special light observation, for example, utilizes the wavelength dependence of light absorption in body tissue. Specifically, by irradiating light with a narrower band than the light irradiated during normal observation (i.e., white light), specific tissue, such as blood vessels on the surface of the mucosa, can be photographed with high contrast. Alternatively, special light observation may involve fluorescence observation, in which images are obtained using fluorescence generated by irradiating excitation light. Fluorescence observation can involve irradiating excitation light onto body tissue and observing the fluorescence from the tissue, or locally injecting a reagent such as indocyanine green (ICG) into the body tissue and irradiating the tissue with excitation light corresponding to the fluorescent wavelength of the reagent to obtain a fluorescent image. The light source device 1203 may be configured to provide narrow band light and/or excitation light compatible with such special light observation.

[第7の実施形態]
本実施形態の光電変換システムについて、図28(a)、(b)を用いて説明する。図28(a)は、本実施形態の光電変換システムである眼鏡1600(スマートグラス)を説明する。眼鏡1600には、光電変換装置1602を有する。光電変換装置1602は、上記の各実施形態に記載の光電変換装置である。また、レンズ1601の裏面側には、OLEDやLED等の発光装置を含む表示装置が設けられていてもよい。光電変換装置1602は1つでもよいし、複数でもよい。また、複数種類の光電変換装置を組み合わせて用いてもよい。光電変換装置1602の配置位置は図28(a)に限定されない。
Seventh Embodiment
The photoelectric conversion system of this embodiment will be described with reference to FIGS. 28( a) and 28(b). FIG. 28(a) illustrates glasses 1600 (smart glasses) which are the photoelectric conversion system of this embodiment. The glasses 1600 have a photoelectric conversion device 1602. The photoelectric conversion device 1602 is the photoelectric conversion device described in each of the above embodiments. A display device including a light-emitting device such as an OLED or LED may be provided on the back side of the lens 1601. There may be one or more photoelectric conversion devices 1602. A combination of multiple types of photoelectric conversion devices may also be used. The arrangement position of the photoelectric conversion device 1602 is not limited to that shown in FIG. 28(a).

眼鏡1600は、制御装置1603をさらに備える。制御装置1603は、光電変換装置1602と上記の表示装置に電力を供給する電源として機能する。また、制御装置1603は、光電変換装置1602と表示装置の動作を制御する。レンズ1601には、光電変換装置1602に光を集光するための光学系が形成されている。 The glasses 1600 further include a control device 1603. The control device 1603 functions as a power source that supplies power to the photoelectric conversion device 1602 and the display device. The control device 1603 also controls the operation of the photoelectric conversion device 1602 and the display device. The lens 1601 is formed with an optical system for focusing light onto the photoelectric conversion device 1602.

図28(b)は、1つの適用例に係る眼鏡1610(スマートグラス)を説明する。眼鏡1610は、制御装置1612を有しており、制御装置1612に、光電変換装置1602に相当する光電変換装置と、表示装置が搭載される。レンズ1611には、制御装置1612内の光電変換装置と、表示装置からの発光を投影するための光学系が形成されており、レンズ1611には画像が投影される。制御装置1612は、光電変換装置及び表示装置に電力を供給する電源として機能するとともに、光電変換装置及び表示装置の動作を制御する。制御装置は、装着者の視線を検知する視線検知部を有してもよい。視線の検知は赤外線を用いてよい。赤外発光部は、表示画像を注視しているユーザーの眼球に対して、赤外光を発する。発せられた赤外光の眼球からの反射光を、受光素子を有する撮像部が検出することで眼球の撮像画像が得られる。平面視における赤外発光部から表示部への光を低減する低減手段を有することで、画像品位の低下を低減する。 Figure 28(b) illustrates glasses 1610 (smart glasses) according to one application example. The glasses 1610 have a control device 1612, which is equipped with a photoelectric conversion device corresponding to the photoelectric conversion device 1602 and a display device. The lens 1611 is formed with an optical system for projecting light emitted from the photoelectric conversion device in the control device 1612 and the display device, and an image is projected onto the lens 1611. The control device 1612 functions as a power source that supplies power to the photoelectric conversion device and the display device, and controls the operation of the photoelectric conversion device and the display device. The control device may also have a gaze detection unit that detects the gaze of the wearer. Infrared light may be used for gaze detection. The infrared light emitter emits infrared light toward the eyeball of a user gazing at a displayed image. An imaging unit with a light receiving element detects the reflected light of the emitted infrared light from the eyeball, thereby obtaining an image of the eyeball. By providing a reduction means for reducing light from the infrared light emitter to the display unit in a planar view, degradation of image quality is reduced.

赤外光の撮像により得られた眼球の撮像画像から表示画像に対するユーザーの視線を検出する。眼球の撮像画像を用いた視線検出には任意の公知の手法が適用できる。一例として、角膜での照射光の反射によるプルキニエ像に基づく視線検出方法を用いることができる。 The user's line of sight with respect to the displayed image is detected from an image of the eyeball obtained by capturing infrared light. Any known method can be used to detect the line of sight using an image of the eyeball. As an example, a line of sight detection method based on the Purkinje image formed by the reflection of irradiated light on the cornea can be used.

より具体的には、瞳孔角膜反射法に基づく視線検出処理が行われる。瞳孔角膜反射法を用いて、眼球の撮像画像に含まれる瞳孔の像とプルキニエ像とに基づいて、眼球の向き(回転角度)を表す視線ベクトルが算出されることにより、ユーザーの視線が検出される。 More specifically, gaze detection processing is performed based on the pupil-corneal reflex method. Using the pupil-corneal reflex method, a gaze vector representing the direction (rotation angle) of the eyeball is calculated based on the pupil image and Purkinje image contained in the captured image of the eyeball, thereby detecting the user's gaze.

本実施形態の表示装置は、受光素子を有する光電変換装置を有し、光電変換装置からのユーザーの視線情報に基づいて表示装置の表示画像を制御してよい。 The display device of this embodiment may have a photoelectric conversion device with a light-receiving element, and may control the image displayed on the display device based on user line-of-sight information from the photoelectric conversion device.

具体的には、表示装置は、視線情報に基づいて、ユーザーが注視する第1の視界領域と、第1の視界領域以外の第2の視界領域とを決定される。第1の視界領域、第2の視界領域は、表示装置の制御装置が決定してもよいし、外部の制御装置が決定したものを受信してもよい。表示装置の表示領域において、第1の視界領域の表示解像度を第2の視界領域の表示解像度よりも高く制御してよい。つまり、第2の視界領域の解像度を第1の視界領域よりも低くしてよい。 Specifically, the display device determines a first field of view area where the user gazes and a second field of view area other than the first field of view area based on the line-of-sight information. The first field of view area and the second field of view area may be determined by a control device of the display device, or may be received from an external control device. In the display area of the display device, the display resolution of the first field of view area may be controlled to be higher than the display resolution of the second field of view area. In other words, the resolution of the second field of view area may be lower than that of the first field of view area.

また、表示領域は、第1の表示領域、第1の表示領域とは異なる第2の表示領域とを有し、視線情報に基づいて、第1の表示領域及び第2の表示領域から優先度が高い領域を決定されてよい。第1の視界領域、第2の視界領域は、表示装置の制御装置が決定してもよいし、外部の制御装置が決定したものを受信してもよい。優先度の高い領域の解像度を、優先度が高い領域以外の領域の解像度よりも高く制御してよい。つまり優先度が相対的に低い領域の解像度を低くしてよい。 The display area may also have a first display area and a second display area different from the first display area, and an area with a high priority may be determined from the first display area and the second display area based on line-of-sight information. The first field of view area and the second field of view area may be determined by a control device of the display device, or may be determined by an external control device and received. The resolution of the high-priority area may be controlled to be higher than the resolution of areas other than the high-priority area. In other words, the resolution of areas with a relatively low priority may be lowered.

なお、第1の視界領域や優先度が高い領域の決定には、AIを用いてもよい。AIは、眼球の画像と当該画像の眼球が実際に視ていた方向とを教師データとして、眼球の画像から視線の角度、視線の先の目的物までの距離を推定するよう構成されたモデルであってよい。AIプログラムは、表示装置が有しても、光電変換装置が有しても、外部装置が有してもよい。外部装置が有する場合は、通信を介して、表示装置に伝えられる。 In addition, AI may be used to determine the first field of view area and high-priority areas. The AI may be a model configured to estimate the angle of gaze and the distance to an object in the line of sight from the image of the eyeball, using as training data an image of the eyeball and the direction in which the eyeball in the image was actually looking. The AI program may be stored in the display device, the photoelectric conversion device, or an external device. If stored in an external device, it is transmitted to the display device via communication.

視認検知に基づいて表示制御する場合、外部を撮像する光電変換装置を更に有するスマートグラスに好ましく適用できる。スマートグラスは、撮像した外部情報をリアルタイムで表示することができる。 When display control is based on visual recognition detection, it is preferably applied to smart glasses that also have a photoelectric conversion device that captures images of the outside world. The smart glasses can display captured external information in real time.

[第8の実施形態]
上述した光電変換装置及び光電変換システムは、例えば、いわゆるスマートフォンやタブレットなどの電子機器に適用してもよい。
Eighth Embodiment
The above-described photoelectric conversion device and photoelectric conversion system may be applied to electronic devices such as so-called smartphones and tablets.

図29(a)及び図29(b)は、光電変換装置が搭載された電子機器1500の一例を示す図である。図29(a)には、電子機器1500の表面側が示されており、図29(b)には、電子機器1500の背面側が示されている。 Figures 29(a) and 29(b) are diagrams showing an example of an electronic device 1500 equipped with a photoelectric conversion device. Figure 29(a) shows the front side of the electronic device 1500, and Figure 29(b) shows the back side of the electronic device 1500.

図29(a)に示すように、電子機器1500の表面の中央には、画像を表示するディスプレイ1510が配置されている。そして、電子機器1500の表面の上辺に沿って、光電変換装置が用いられるフロントカメラ1521、1522、赤外光を発光するIR光源1530、及び、可視光を発光する可視光源1540が配置されている。 As shown in FIG. 29(a), a display 1510 for displaying images is disposed in the center of the surface of electronic device 1500. Also, along the upper edge of the surface of electronic device 1500, front cameras 1521 and 1522 that use photoelectric conversion devices, an IR light source 1530 that emits infrared light, and a visible light source 1540 that emits visible light are disposed.

また、図29(b)に示すように、電子機器1500の背面の上辺に沿って、光電変換装置が用いられるリアカメラ1551、1552、赤外光を発光するIR光源1560、及び、可視光を発光する可視光源1570が配置されている。 Also, as shown in FIG. 29(b), rear cameras 1551 and 1552 using photoelectric conversion devices, an IR light source 1560 that emits infrared light, and a visible light source 1570 that emits visible light are arranged along the upper edge of the back surface of the electronic device 1500.

このように構成されている電子機器1500では、上述した光電変換装置を適用することで、例えば、より高品位な画像を撮像することができる。なお、光電変換装置は、その他、赤外線センサや、アクティブ赤外線光源を用いた測距センサ、セキュリティカメラ、個人または生体認証カメラなどの電子機器に適用することができる。これにより、それらの電子機器の精度や性能などの向上を図ることができる。 By applying the photoelectric conversion device described above, the electronic device 1500 configured in this manner can capture higher-quality images, for example. The photoelectric conversion device can also be applied to other electronic devices, such as infrared sensors, distance measurement sensors using active infrared light sources, security cameras, and personal or biometric authentication cameras. This can improve the accuracy and performance of these electronic devices.

[第9の実施形態]
図30は本実施形態におけるX線CT装置のブロック図である。本実施形態は第1の実施形態及び第2の実施形態のいずれにも適用可能である。本実施形態におけるX線CT装置30はX線発生部310、ウェッジ311、コリメータ312、X線検出部320、天板330、回転フレーム340、高電圧発生装置350を備える。また、X線CT装置30は、データ収集装置(DAS:Data Acquisition System)351、信号処理部352、表示部353、制御部354を備える。
Ninth Embodiment
30 is a block diagram of an X-ray CT apparatus according to this embodiment. This embodiment is applicable to both the first and second embodiments. The X-ray CT apparatus 30 according to this embodiment includes an X-ray generation unit 310, a wedge 311, a collimator 312, an X-ray detection unit 320, a top plate 330, a rotating frame 340, and a high-voltage generation device 350. The X-ray CT apparatus 30 also includes a data acquisition system (DAS) 351, a signal processing unit 352, a display unit 353, and a control unit 354.

X線発生部310は、例えばX線を発生させる真空管から構成される。X線発生部310の真空管には、高電圧発生装置350からの高電圧及びフィラメント電流が供給される。陰極(フィラメント)から陽極(ターゲット)に向けて熱電子が照射されることにより、X線が発生する。 The X-ray generating unit 310 is composed of, for example, a vacuum tube that generates X-rays. The vacuum tube of the X-ray generating unit 310 is supplied with high voltage and filament current from the high-voltage generator 350. X-rays are generated by irradiating thermions from the cathode (filament) toward the anode (target).

ウェッジ311は、X線発生部310から照射されたX線量を調節するフィルタである。ウェッジ311は、X線発生部310から被検体へ照射されるX線が予め定められた分布になるように、X線量を減衰させる。コリメータ312は、ウェッジ311を透過したX線の照射範囲を絞り込む鉛板等から構成されている。X線発生部310で発生したX線は、コリメータ312を介してコーンビーム形に成形され、天板330上の被検体に照射される。 The wedge 311 is a filter that adjusts the amount of X-rays irradiated from the X-ray generator 310. The wedge 311 attenuates the amount of X-rays so that the X-rays irradiated from the X-ray generator 310 to the subject have a predetermined distribution. The collimator 312 is composed of a lead plate or the like that narrows the irradiation range of the X-rays that have passed through the wedge 311. The X-rays generated by the X-ray generator 310 are shaped into a cone beam via the collimator 312 and irradiated onto the subject on the tabletop 330.

X線検出部320は上述した実施形態1及び2における半導体装置を用いて構成されている。X線検出部320は、X線発生部310から被検体を通過したX線を検出し、X線量に対応した信号をDAS351と出力する。 The X-ray detection unit 320 is configured using the semiconductor device described in the first and second embodiments. The X-ray detection unit 320 detects X-rays emitted from the X-ray generation unit 310 that have passed through the subject, and outputs a signal corresponding to the X-ray dose to the DAS 351.

回転フレーム340は円環状をなし、回転可能に構成されている。回転フレーム340の内部にはX線発生部310(ウェッジ311、コリメータ312)とX線検出部320とが対向して配置されている。X線発生部310及びX線検出部320は回転フレーム340とともに回転可能である。 The rotating frame 340 is annular and rotatable. Inside the rotating frame 340, the X-ray generation unit 310 (wedge 311, collimator 312) and the X-ray detection unit 320 are arranged facing each other. The X-ray generation unit 310 and the X-ray detection unit 320 can rotate together with the rotating frame 340.

高電圧発生装置350は、昇圧回路を含み、X線発生部310に高電圧を出力する。DAS351は、増幅回路、A/D変換回路を含み、X線検出部320からの信号をデジタルデータとして信号処理部352に出力する。 The high-voltage generator 350 includes a boost circuit and outputs a high voltage to the X-ray generator 310. The DAS 351 includes an amplifier circuit and an A/D converter circuit, and outputs the signal from the X-ray detector 320 to the signal processor 352 as digital data.

信号処理部352はCPU(Central Processing Unit)、ROM(Read Only Memory)、RAM(Random Access Memory)を含み、デジタルデータにおける画像処理などを実行可能である。表示部353は平面ディスプレイ装置などを含み、X線画像を表示可能である。制御部354はCPU、ROM、RAMなどを含み、X線CT装置30全体の動作を制御する。 The signal processing unit 352 includes a CPU (Central Processing Unit), ROM (Read Only Memory), and RAM (Random Access Memory), and is capable of performing image processing on digital data. The display unit 353 includes a flat display device and is capable of displaying X-ray images. The control unit 354 includes a CPU, ROM, RAM, and other components, and controls the overall operation of the X-ray CT device 30.

[第10の実施形態]
本実施形態は第1の実施形態及び第2の実施形態のいずれにも適用可能である。図31(a)は本実施形態の半導体装置930を備えた機器9191を説明する模式図である。半導体装置930には上記した各実施形態の光電変換装置(撮像装置)を用いることができる。半導体装置930を備える機器9191について詳細に説明する。半導体装置930は、半導体デバイス910を含むことができる。半導体装置930は、半導体デバイス910のほかに、半導体デバイス910を収容するパッケージ920を含むことができる。パッケージ920は、半導体デバイス910が固定された基体と、半導体デバイス910に対向するガラスなどの蓋体と、を含むことができる。パッケージ920は、さらに、基体に設けられた端子と半導体デバイス910に設けられた端子とを接続するボンディングワイヤやバンプなどの接合部材を含むことができる。
Tenth Embodiment
This embodiment is applicable to both the first and second embodiments. FIG. 31A is a schematic diagram illustrating an apparatus 9191 including a semiconductor device 930 according to this embodiment. The photoelectric conversion device (imaging device) of each of the above-described embodiments can be used as the semiconductor device 930. The apparatus 9191 including the semiconductor device 930 will be described in detail. The semiconductor device 930 may include a semiconductor device 910. In addition to the semiconductor device 910, the semiconductor device 930 may also include a package 920 that houses the semiconductor device 910. The package 920 may include a base to which the semiconductor device 910 is fixed and a lid such as glass that faces the semiconductor device 910. The package 920 may further include bonding members such as bonding wires or bumps that connect terminals provided on the base to terminals provided on the semiconductor device 910.

機器9191は、光学装置940、制御装置950、処理装置960、表示装置970、記憶装置980、機械装置990の少なくともいずれかを備えることができる。光学装置940は、半導体装置930に対応する。光学装置940は、例えばレンズやシャッター、ミラーであり、半導体装置930に光を導く光学系を備える。制御装置950は、半導体装置930を制御する。制御装置950は、例えばASICなどの半導体装置である。 The equipment 9191 may include at least one of an optical device 940, a control device 950, a processing device 960, a display device 970, a storage device 980, and a mechanical device 990. The optical device 940 corresponds to the semiconductor device 930. The optical device 940 is, for example, a lens, shutter, or mirror, and includes an optical system that guides light to the semiconductor device 930. The control device 950 controls the semiconductor device 930. The control device 950 is, for example, a semiconductor device such as an ASIC.

処理装置960は、半導体装置930から出力された信号を処理する。処理装置960は、AFE(アナログフロントエンド)あるいはDFE(デジタルフロントエンド)を構成するための、CPUやASICなどの半導体装置である。表示装置970は、半導体装置930で得られた情報(画像)を表示する、EL表示装置や液晶表示装置である。記憶装置980は、半導体装置930で得られた情報(画像)を記憶する、磁気デバイスや半導体デバイスである。記憶装置980は、SRAMやDRAMなどの揮発性メモリ、あるいは、フラッシュメモリやハードディスクドライブなどの不揮発性メモリである。 The processing device 960 processes the signal output from the semiconductor device 930. The processing device 960 is a semiconductor device such as a CPU or ASIC that constitutes an AFE (analog front end) or DFE (digital front end). The display device 970 is an EL display device or liquid crystal display device that displays the information (image) obtained by the semiconductor device 930. The memory device 980 is a magnetic device or semiconductor device that stores the information (image) obtained by the semiconductor device 930. The memory device 980 is a volatile memory such as SRAM or DRAM, or a non-volatile memory such as a flash memory or hard disk drive.

機械装置990は、モーターやエンジンなどの可動部あるいは推進部を有する。機器9191では、半導体装置930から出力された信号を表示装置970に表示したり、機器9191が備える通信装置(不図示)によって外部に送信したりする。そのために、機器9191は、半導体装置930が有する記憶回路や演算回路とは別に、記憶装置980や処理装置960をさらに備えることが好ましい。機械装置990は、半導体装置930から出力され信号に基づいて制御されてもよい。 The mechanical device 990 has a moving part or propulsion part such as a motor or engine. In the device 9191, the signal output from the semiconductor device 930 is displayed on the display device 970, or transmitted to the outside via a communication device (not shown) provided in the device 9191. For this reason, the device 9191 preferably further includes a memory device 980 and a processing device 960 in addition to the memory circuit and arithmetic circuit provided in the semiconductor device 930. The mechanical device 990 may be controlled based on the signal output from the semiconductor device 930.

また、機器9191は、撮影機能を有する情報端末(例えばスマートフォンやウエアラブル端末)やカメラ(例えばレンズ交換式カメラ、コンパクトカメラ、ビデオカメラ、監視カメラ)などの電子機器に適する。カメラにおける機械装置990はズーミングや合焦、シャッター動作のために光学装置940の部品を駆動することができる。あるいは、カメラにおける機械装置990は防振動作のために半導体装置930を移動することができる。 The device 9191 is also suitable for electronic devices such as information terminals with a photographing function (e.g., smartphones and wearable devices) and cameras (e.g., interchangeable lens cameras, compact cameras, video cameras, and surveillance cameras). The mechanical device 990 in the camera can drive components of the optical device 940 for zooming, focusing, and shutter operation. Alternatively, the mechanical device 990 in the camera can move the semiconductor device 930 for vibration isolation operations.

また、機器9191は、車両や船舶、飛行体(ドローン、航空機等)などの輸送機器であり得る。輸送機器における機械装置990は移動装置として用いられうる。輸送機器としての機器9191は、半導体装置930を輸送するものや、撮影機能により運転(操縦)の補助及び/または自動化を行うものに好適である。運転(操縦)の補助及び/または自動化のための処理装置960は、半導体装置930で得られた情報に基づいて移動装置としての機械装置990を操作するための処理を行うことができる。あるいは、機器9191は内視鏡などの医療機器や、測距センサなどの計測機器、電子顕微鏡のような分析機器、複写機などの事務機器、ロボットなどの産業機器であってもよい。 The device 9191 may also be transportation equipment such as a vehicle, ship, or flying object (drone, aircraft, etc.). The mechanical device 990 in the transportation equipment may be used as a moving device. The device 9191 as transportation equipment is suitable for transporting the semiconductor device 930 or for assisting and/or automating driving (piloting) using a photographing function. The processing device 960 for assisting and/or automating driving (piloting) can perform processing to operate the mechanical device 990 as a moving device based on information obtained by the semiconductor device 930. Alternatively, the device 9191 may be a medical device such as an endoscope, a measuring device such as a distance sensor, an analytical device such as an electron microscope, office equipment such as a copier, or industrial equipment such as a robot.

上述した実施形態によれば、良好な画素特性を得ることが可能となる。従って、半導体装置の価値を高めることができる。ここでいう価値を高めることには、機能の追加、性能の向上、特性の向上、信頼性の向上、製造歩留まりの向上、環境負荷の低減、コストダウン、小型化、軽量化の少なくともいずれかが該当する。 The above-described embodiments make it possible to obtain good pixel characteristics. This increases the value of the semiconductor device. In this context, increasing value refers to at least one of the following: adding functions, improving performance, improving characteristics, improving reliability, improving manufacturing yield, reducing environmental impact, reducing costs, making the device smaller, and reducing weight.

従って、本実施形態に係る半導体装置930を機器9191に用いれば、機器の価値をも向上することができる。例えば、半導体装置930を輸送機器に搭載して、輸送機器の外部の撮影や外部環境の測定を行う際に優れた性能を得ることができる。よって、輸送機器の製造、販売を行う上で、本実施形態に係る半導体装置を輸送機器へ搭載することを決定することは、輸送機器自体の性能を高める上で有利である。特に、半導体装置で得られた情報を用いて輸送機器の運転支援及び/または自動運転を行う輸送機器に半導体装置930は好適である。 Therefore, using the semiconductor device 930 according to this embodiment in equipment 9191 can also improve the value of the equipment. For example, by installing the semiconductor device 930 in transportation equipment, excellent performance can be obtained when photographing the exterior of the transportation equipment and measuring the external environment. Therefore, when manufacturing and selling transportation equipment, deciding to install the semiconductor device according to this embodiment in the transportation equipment is advantageous in improving the performance of the transportation equipment itself. In particular, the semiconductor device 930 is suitable for transportation equipment that uses information obtained by the semiconductor device to perform driving assistance and/or automatic driving of the transportation equipment.

また、本実施形態の光電変換システム及び移動体について、図31(b)を用いて説明する。 The photoelectric conversion system and mobile object of this embodiment will also be described using Figure 31(b).

図31(b)は、車載カメラに関する光電変換システムの一例を示したものである。光電変換システム8は、光電変換装置80を有する。光電変換装置80は、上記のいずれかの実施形態に記載の光電変換装置(撮像装置)である。光電変換システム8は、光電変換装置80により取得された複数の画像データに対し、画像処理を行う画像処理部801と、光電変換システム8により取得された複数の画像データから視差(視差画像の位相差)の算出を行う視差取得部802を有する。ここで、光電変換システム8は、例えばレンズやシャッター、ミラー等の光電変換装置80に光を導く不図示の光学系を備えてもよい。また、光電変換装置80が有する画素に光学系の瞳とほぼ共役な複数の光電変換部が配されてもよい。例えば、瞳とほぼ共役な複数の光電変換部は1つのマイクロレンズに対応して配される。複数の光電変換部は光学系の瞳の互いに異なる位置を透過した光束を受光することによって、光電変換装置80が異なる位置を透過した光束に対応する画像データを出力する。そして、出力された画像データを用いて視差取得部802が視差の算出を行ってもよい。また、光電変換システム8は、算出された視差に基づいて対象物までの距離を算出する距離取得部803と、算出された距離に基づいて衝突可能性があるか否かを判定する衝突判定部804と、を有する。ここで、視差取得部802や距離取得部803は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部804はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。なお、距離情報はToF(Time of Flight)によって取得してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよい。また、FPGA(Field Programmable Gate Array)やASIC(Application Specific Integrated Circuit)等によって実現されてもよいし、これらの組合せによって実現されてもよい。 Figure 31(b) shows an example of a photoelectric conversion system for an in-vehicle camera. The photoelectric conversion system 8 has a photoelectric conversion device 80. The photoelectric conversion device 80 is a photoelectric conversion device (imaging device) described in any of the above embodiments. The photoelectric conversion system 8 has an image processing unit 801 that performs image processing on multiple image data acquired by the photoelectric conversion device 80, and a parallax acquisition unit 802 that calculates parallax (phase difference of parallax images) from the multiple image data acquired by the photoelectric conversion system 8. Here, the photoelectric conversion system 8 may include an optical system (not shown) that guides light to the photoelectric conversion device 80, such as a lens, shutter, or mirror. Furthermore, multiple photoelectric conversion units that are approximately conjugate with the pupil of the optical system may be arranged in the pixels of the photoelectric conversion device 80. For example, multiple photoelectric conversion units that are approximately conjugate with the pupil are arranged corresponding to one microlens. The photoelectric conversion units receive light beams that have passed through different positions of the pupil of the optical system, and the photoelectric conversion device 80 outputs image data corresponding to the light beams that have passed through the different positions. The parallax acquisition unit 802 may then calculate parallax using the output image data. The photoelectric conversion system 8 also includes a distance acquisition unit 803 that calculates the distance to an object based on the calculated parallax, and a collision determination unit 804 that determines whether or not there is a possibility of a collision based on the calculated distance. Here, the parallax acquisition unit 802 and the distance acquisition unit 803 are examples of distance information acquisition means that acquire information about the distance to the object. In other words, the distance information includes information about the parallax, the defocus amount, the distance to the object, etc. The collision determination unit 804 may use any of this distance information to determine the possibility of a collision. The distance information may be acquired by ToF (Time of Flight). The distance information acquisition means may be implemented by dedicated hardware or a software module. It may also be realized using an FPGA (Field Programmable Gate Array), an ASIC (Application Specific Integrated Circuit), or a combination of these.

光電変換システム8は車両情報取得装置810と接続されており、車速、ヨーレート、舵角などの車両情報を取得することができる。また、光電変換システム8は、衝突判定部804での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御装置である制御ECU820が接続されている。また、光電変換システム8は、衝突判定部804での判定結果に基づいて、ドライバーへ警報を発する警報装置830とも接続されている。例えば、衝突判定部804の判定結果として衝突可能性が高い場合、制御ECU820はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置830は音等の警報を鳴らす、カーナビゲーションシステムなどの画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザーに警告を行う。 The photoelectric conversion system 8 is connected to a vehicle information acquisition device 810 and can acquire vehicle information such as vehicle speed, yaw rate, and steering angle. The photoelectric conversion system 8 is also connected to a control ECU 820, which is a control device that outputs a control signal to generate braking force to the vehicle based on the determination result of the collision determination unit 804. The photoelectric conversion system 8 is also connected to an alarm device 830 that issues an alert to the driver based on the determination result of the collision determination unit 804. For example, if the determination result of the collision determination unit 804 indicates a high possibility of collision, the control ECU 820 performs vehicle control to avoid the collision and mitigate damage by applying the brakes, releasing the accelerator, or suppressing engine output. The alarm device 830 warns the user by sounding an alarm, displaying alarm information on a screen such as a car navigation system, or vibrating the seat belt or steering wheel.

本実施形態では、車両の周囲、例えば前方又は後方を光電変換システム8で撮像する。図31(c)に、車両前方(撮像範囲850)を撮像する場合の光電変換システムを示した。車両情報取得装置810が、光電変換システム8ないしは光電変換装置80に指示を送る。このような構成により、測距の精度をより向上させることができる。 In this embodiment, the photoelectric conversion system 8 captures images of the area around the vehicle, for example, the front or rear. Figure 31(c) shows a photoelectric conversion system for capturing images of the area in front of the vehicle (imaging range 850). The vehicle information acquisition device 810 sends instructions to the photoelectric conversion system 8 or the photoelectric conversion device 80. This configuration can further improve the accuracy of distance measurement.

上記では、他の車両と衝突しないように制御する例を説明したが、他の車両に追従して自動運転する制御や、車線からはみ出さないように自動運転する制御などにも適用可能である。更に、光電変換システム8は、自動車等の車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの移動体(移動装置)に適用することができる。この移動体は、主に当該移動体の移動に利用される駆動力を生成する駆動力生成部と、主に当該移動体の移動に利用される回転体の一方もしくは両方を含む。駆動力生成部は、エンジン、モーターなどで有り得る。回転体は、タイヤ、車輪、船舶のスクリュー、飛行体のプロペラなどで有り得る。加えて、移動体に限らず、高度道路交通システム(ITS)等、広く物体認識を利用する機器に適用することができる。 The above describes an example of control to prevent collisions with other vehicles, but the system can also be applied to automatic driving control to follow other vehicles and automatic driving control to prevent vehicles from drifting out of their lanes. Furthermore, the photoelectric conversion system 8 can be applied not only to vehicles such as automobiles, but also to moving bodies (mobile devices) such as ships, aircraft, and industrial robots. These moving bodies include one or both of a driving force generation unit that generates driving force primarily used to move the moving body, and a rotating body primarily used to move the moving body. The driving force generation unit can be an engine, a motor, or the like. The rotating body can be a tire, a wheel, a ship's screw, an aircraft's propeller, or the like. In addition to moving bodies, the system can be applied to a wide range of equipment that uses object recognition, such as intelligent transport systems (ITS).

上記の実施例で種々の機器を説明したが、さらに機械装置を備えても良い。カメラにおける機械装置はズーミングや合焦、シャッター動作のために光学系の部品を駆動することができる。あるいは、カメラにおける機械装置は防振動作のために光電変換装置を移動することができる。 While various devices have been described in the above embodiments, a mechanical device may also be included. The mechanical device in the camera can drive optical system components for zooming, focusing, and shutter operation. Alternatively, the mechanical device in the camera can move the photoelectric conversion device for vibration isolation.

また、機器は、車両や船舶、飛行体などの輸送機器であり得る。輸送機器における機械装置は移動装置として用いられうる。輸送機器としての機器は、光電変換装置を輸送するものや、撮影機能により運転(操縦)の補助及び/または自動化を行うものに好適である。運転(操縦)の補助及び/または自動化のための処理装置は、光電変換装置で得られた情報に基づいて移動装置としての機械装置を操作するための処理を行うことができる。 The equipment may also be transportation equipment such as a vehicle, ship, or aircraft. Mechanical devices in transportation equipment can be used as moving devices. Equipment as transportation equipment is suitable for transporting photoelectric conversion devices and for assisting and/or automating driving (piloting) using a photographing function. A processing device for assisting and/or automating driving (piloting) can perform processing to operate the mechanical device as a moving device based on information obtained by the photoelectric conversion device.

[変形実施形態]
本発明は、上記実施形態に限らず種々の変形が可能である。例えば、いずれかの実施形態の一部の構成を他の実施形態に追加した例や、他の実施形態の一部の構成と置換した例も、本発明の実施形態に含まれる。
[Modified embodiment]
The present invention is not limited to the above-described embodiments and can be modified in various ways. For example, an example in which part of the configuration of one embodiment is added to another embodiment, or an example in which part of the configuration of another embodiment is replaced with another embodiment, is also included in the embodiments of the present invention.

また、上記実施形態では、トランジスタとしてMOSトランジスタを適用した例を説明したが、MOSトランジスタ以外のトランジスタを適用してもよい。例えば、MOSトランジスタの代わりに、バイポーラトランジスタを用いてもよい。 Furthermore, in the above embodiment, an example was described in which MOS transistors were used as transistors, but transistors other than MOS transistors may also be used. For example, bipolar transistors may be used instead of MOS transistors.

また、上記第3の実施形態、第4の実施形態に示した光電変換システムは、光電変換装置を適用しうる光電変換システム例を示したものであって、本発明の光電変換装置を適用可能な光電変換システムは図24及び図25に示した構成に限定されるものではない。第5の実施形態に示したToFシステム、第6の実施形態に示した内視鏡、第7の実施形態に示したスマートグラス、第8の実施形態に示したスマートフォン、第9の実施形態に示したCT装置、第10の実施形態に示した機器についても同様である。 Furthermore, the photoelectric conversion systems shown in the third and fourth embodiments are examples of photoelectric conversion systems to which a photoelectric conversion device can be applied, and photoelectric conversion systems to which the photoelectric conversion device of the present invention can be applied are not limited to the configurations shown in Figures 24 and 25. The same applies to the ToF system shown in the fifth embodiment, the endoscope shown in the sixth embodiment, the smart glasses shown in the seventh embodiment, the smartphone shown in the eighth embodiment, the CT device shown in the ninth embodiment, and the device shown in the tenth embodiment.

なお、上記実施施形態は、いずれも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。 The above-described embodiments are merely examples of specific ways of implementing the present invention, and should not be construed as limiting the technical scope of the present invention. In other words, the present invention can be implemented in various forms without departing from its technical concept or main features.

本明細書では、「AまたはB」、「AとBのうち少なくとも1つ」の表現は、特に明示的に定義されていない限り、列挙された項目の可能なすべての組み合わせを含むことができる。また、「Aまたは/及びBの少なくとも1つ」、「Aまたは/及びBの1つ以上」などの表現は、特に明示的に定義されていない限り、列挙された項目の可能なすべての組み合わせを含むことができる。すなわち、上記の表現は、少なくとも1つのAを含む場合、少なくとも1つのBを含む場合、少なくとも1つのAと少なくとも1つのBの両方を含む場合、のすべての場合を開示していると理解される。これは、3つ以上の要素の組み合わせにも同様に適用される。 In this specification, expressions such as "A or B" and "at least one of A and B" include all possible combinations of the listed items unless otherwise explicitly defined. Furthermore, expressions such as "at least one of A and/or B" and "one or more of A and/or B" include all possible combinations of the listed items unless otherwise explicitly defined. In other words, the above expressions are understood to disclose all cases, such as cases containing at least one A, cases containing at least one B, and cases containing both at least one A and at least one B. This applies equally to combinations of three or more elements.

以上、説明した実施形態は、技術思想を逸脱しない範囲において適宜変更が可能である。なお、本明細書の開示内容は、本明細書に記載したことのみならず、本明細書及び本明細書に添付した図面から把握可能な全ての事項を含む。また本明細書の開示内容は、本明細書に記載した概念の補集合を含んでいる。すなわち、本明細書に例えば「AはBよりも大きい」旨の記載があれば、「AはBよりも大きくない」旨の記載を省略しても、本明細書は「AはBよりも大きくない」旨を開示していると云える。なぜなら、「AはBよりも大きい」旨を記載している場合には、「AはBよりも大きくない」場合を考慮していることが前提だからである。 The embodiments described above can be modified as appropriate without departing from the technical concept. The disclosure of this specification includes not only what is described herein, but also all matters that can be understood from this specification and the drawings attached hereto. The disclosure of this specification also includes the complement of the concepts described herein. In other words, if this specification states, for example, that "A is greater than B," then even if the statement "A is not greater than B" is omitted, it can be said that this specification discloses that "A is not greater than B." This is because when it states that "A is greater than B," it is assumed that the case where "A is not greater than B" is taken into consideration.

本実施形態の開示は、以下の構成及び方法を含む。 The disclosure of this embodiment includes the following configurations and methods.

(構成1)
第1の端子と第2の端子とを有するアバランシェフォトダイオードと、
前記第1の端子に接続された第1の電源と、
前記第2の端子に接続された第2の電源と、
前記第1の端子の電圧を制御するチャージ手段と、
前記第1の端子に接続され、前記第1の端子の電圧に応じて前記第1の端子の電圧を制御する電圧制御手段と、
前記電圧制御手段と接続された第3の電源と、を備えることを特徴とする光電変換装置。
(Configuration 1)
an avalanche photodiode having a first terminal and a second terminal;
a first power supply connected to the first terminal;
a second power supply connected to the second terminal;
charging means for controlling the voltage of the first terminal;
a voltage control means connected to the first terminal and configured to control the voltage of the first terminal in accordance with the voltage of the first terminal;
a third power supply connected to the voltage control means.

(構成2)
前記第3の電源の電圧は、前記第1の電源の電圧と前記第2の電源の電圧との間の電圧であることを特徴とする構成1に記載の光電変換装置。
(Configuration 2)
2. The photoelectric conversion device according to configuration 1, wherein the voltage of the third power supply is a voltage between the voltage of the first power supply and the voltage of the second power supply.

(構成3)
前記第3の電源の電圧は、前記第1の電源の電圧と同じであることを特徴とする構成1に記載の光電変換装置。
(Configuration 3)
2. The photoelectric conversion device according to configuration 1, wherein the voltage of the third power supply is the same as the voltage of the first power supply.

(構成4)
前記電圧制御手段は、MOSトランジスタを有し、
前記MOSトランジスタの一方の端子は前記第1の端子と接続され、
前記MOSトランジスタの他方の端子は前記第3の電源と接続されていることを特徴とする構成1に記載の光電変換装置。
(Configuration 4)
the voltage control means includes a MOS transistor;
one terminal of the MOS transistor is connected to the first terminal;
2. The photoelectric conversion device according to claim 1, wherein the other terminal of the MOS transistor is connected to the third power supply.

(構成5)
前記MOSトランジスタのゲートは、前記第1の端子と接続されていることを特徴とする構成1または構成4に記載の光電変換装置。
(Configuration 5)
5. The photoelectric conversion device according to claim 1, wherein the gate of the MOS transistor is connected to the first terminal.

(構成6)
前記MOSトランジスタはP型のMOSトランジスタであることを特徴とする構成1から構成5のいずれかに記載の光電変換装置。
(Configuration 6)
The photoelectric conversion device according to any one of the first to fifth configurations, wherein the MOS transistor is a P-type MOS transistor.

(構成7)
前記MOSトランジスタはN型のMOSトランジスタであることを特徴とする構成1から構成5のいずれかに記載の光電変換装置。
(Configuration 7)
The photoelectric conversion device according to any one of the first to fifth configurations, wherein the MOS transistor is an N-type MOS transistor.

(構成8)
前記電圧制御手段はダイオードを有し、
前記ダイオードの一方の端子は前記第1の端子と接続され、
前記ダイオードの他方の端子は前記第3の電源と接続されていることを特徴とする構成1に記載の光電変換装置。
(Configuration 8)
the voltage control means includes a diode;
one terminal of the diode is connected to the first terminal;
2. The photoelectric conversion device according to claim 1, wherein the other terminal of the diode is connected to the third power supply.

(構成9)
前記ダイオードの前記一方の端子は、カソードであり、
前記ダイオードの前記他方の端子は、アノードであることを特徴とする構成1から構成8のいずれかに記載の光電変換装置。
(Configuration 9)
the one terminal of the diode is a cathode,
9. The photoelectric conversion device according to any one of the first to eighth configurations, wherein the other terminal of the diode is an anode.

(構成10)
前記電圧制御手段は、MOSトランジスタを更に有し、
前記MOSトランジスタの一方の端子は前記第1の端子と接続され、
前記MOSトランジスタの他方の端子は、前記ダイオードを介して、前記第3の電源と接続されていることを特徴とする構成1から構成8のいずれかに記載の光電変換装置。
(Configuration 10)
the voltage control means further includes a MOS transistor;
one terminal of the MOS transistor is connected to the first terminal;
9. The photoelectric conversion device according to any one of configurations 1 to 8, wherein the other terminal of the MOS transistor is connected to the third power supply via the diode.

(構成11)
前記MOSトランジスタのゲートは、前記第1の端子と接続されていることを特徴とする構成1から構成10のいずれかに記載の光電変換装置。
(Configuration 11)
11. The photoelectric conversion device according to any one of configurations 1 to 10, wherein the gate of the MOS transistor is connected to the first terminal.

(構成12)
前記MOSトランジスタはP型のMOSトランジスタであることを特徴とする構成1から構成11のいずれかに記載の光電変換装置。
(Configuration 12)
12. The photoelectric conversion device according to any one of configurations 1 to 11, wherein the MOS transistor is a P-type MOS transistor.

(構成13)
前記MOSトランジスタはN型のMOSトランジスタであることを特徴とする構成1から構成11のいずれかに記載の光電変換装置。
(Configuration 13)
12. The photoelectric conversion device according to any one of configurations 1 to 11, wherein the MOS transistor is an N-type MOS transistor.

(構成14)
前記第1の端子は、前記アバランシェフォトダイオードのカソードであることを特徴とする構成1に記載の光電変換装置。
(Configuration 14)
2. The photoelectric conversion device according to configuration 1, wherein the first terminal is a cathode of the avalanche photodiode.

(構成15)
前記第1の端子は、前記アバランシェフォトダイオードのアノードであることを特徴とする構成1に記載の光電変換装置。
(Configuration 15)
2. The photoelectric conversion device according to claim 1, wherein the first terminal is an anode of the avalanche photodiode.

(構成16)
前記第1の端子と接続する波形整形部を有し、
前記波形整形部は、前記電圧制御手段と接続されていることを特徴とする構成1に記載の光電変換装置。
(Configuration 16)
a waveform shaping unit connected to the first terminal,
2. The photoelectric conversion device according to configuration 1, wherein the waveform shaping section is connected to the voltage control means.

(構成17)
前記アバランシェフォトダイオードが配された第1の基板と、
前記チャージ手段と前記電圧制御手段と前記波形整形部とを有する第1の信号処理部が配された第2の基板と、
前記波形整形部から出力される信号を処理する第2の信号処理部が配された第3の基板と、を有することを特徴とする、構成1から構成16のいずれかに記載の光電変換装置。
(Configuration 17)
a first substrate on which the avalanche photodiode is disposed;
a second substrate on which a first signal processing unit having the charging means, the voltage control means, and the waveform shaping unit is disposed;
and a third substrate on which a second signal processing unit that processes the signal output from the waveform shaping unit is disposed.

(構成18)
前記第2の信号処理部は、前記波形整形部から出力される信号をカウントするカウンタを有することを特徴とする構成1から構成17のいずれかに記載の光電変換装置。
(Configuration 18)
18. The photoelectric conversion device according to any one of configurations 1 to 17, wherein the second signal processing section has a counter that counts the signal output from the waveform shaping section.

(構成19)
前記チャージ手段はMOSトランジスタを含み、
前記チャージ手段の前記MOSトランジスタのゲートにはクロック信号が入力されることを特徴とする構成1から構成18のいずれか1項に記載の光電変換装置。
(Configuration 19)
the charging means includes a MOS transistor;
19. The photoelectric conversion device according to any one of configurations 1 to 18, wherein a clock signal is input to the gate of the MOS transistor of the charging means.

(構成20)
構成1から構成19のいずれか1項に記載の光電変換装置と、
前記光電変換装置が出力する信号を用いて画像を生成する信号処理部と、を有することを特徴とする光電変換システム。
(Configuration 20)
The photoelectric conversion device according to any one of configurations 1 to 19,
a signal processing unit that generates an image using a signal output from the photoelectric conversion device.

(構成21)
構成1から構成19のいずれか1項に記載の光電変換装置を備える移動体であって、
前記光電変換装置が出力する信号を用いて前記移動体の移動を制御する制御部を有する
ことを特徴とする移動体。
(Configuration 21)
A moving object including the photoelectric conversion device according to any one of configurations 1 to 19,
A moving body comprising: a control unit that controls movement of the moving body using a signal output from the photoelectric conversion device.

Claims (21)

第1の端子と第2の端子とを有するアバランシェフォトダイオードと、
前記第1の端子に接続された、第1のMOSトランジスタを含むチャージ手段であって、前記第1のMOSトランジスタのゲートにクロック信号が入力されることにより、前記第1の端子と第1の電源との電気的な接続を制御するチャージ手段と、
前記第2の端子に接続された第2の電源と、
前記第1の端子に接続された電圧制御手段であって前記チャージ手段が前記第1の端子と前記第1の電源とを電気的に接続していない場合に、前記第1の端子の電圧に応じて前記第1の端子の電圧を制御する電圧制御手段と、
前記電圧制御手段と接続された第3の電源と、を備えることを特徴とする光電変換装置。
an avalanche photodiode having a first terminal and a second terminal;
a charging means including a first MOS transistor connected to the first terminal, the charging means controlling an electrical connection between the first terminal and a first power supply in response to a clock signal input to a gate of the first MOS transistor;
a second power supply connected to the second terminal;
a voltage control means connected to the first terminal, the voltage control means controlling the voltage of the first terminal in accordance with the voltage of the first terminal when the charging means does not electrically connect the first terminal to the first power supply;
a third power supply connected to the voltage control means.
前記第3の電源の電圧は、前記第1の電源の電圧と前記第2の電源の電圧との間の電圧であることを特徴とする請求項1に記載の光電変換装置。 The photoelectric conversion device described in claim 1, characterized in that the voltage of the third power supply is a voltage between the voltage of the first power supply and the voltage of the second power supply. 前記第3の電源の電圧は、前記第1の電源の電圧と同じであることを特徴とする請求項1に記載の光電変換装置。 The photoelectric conversion device described in claim 1, characterized in that the voltage of the third power supply is the same as the voltage of the first power supply. 前記電圧制御手段は、第2のMOSトランジスタを有し、
前記第2のMOSトランジスタの一方の端子は前記第1の端子と接続され、
前記第2のMOSトランジスタの他方の端子は前記第3の電源と接続されていることを特徴とする請求項1に記載の光電変換装置。
the voltage control means has a second MOS transistor;
one terminal of the second MOS transistor is connected to the first terminal;
2. The photoelectric conversion device according to claim 1, wherein the other terminal of the second MOS transistor is connected to the third power supply.
前記第2のMOSトランジスタのゲートは、前記第1の端子と接続されていることを特徴とする請求項4に記載の光電変換装置。 5. The photoelectric conversion device according to claim 4, wherein the gate of the second MOS transistor is connected to the first terminal. 前記第2のMOSトランジスタはP型のMOSトランジスタであることを特徴とする請求項5に記載の光電変換装置。 6. The photoelectric conversion device according to claim 5, wherein the second MOS transistor is a P-type MOS transistor. 前記第2のMOSトランジスタはN型のMOSトランジスタであることを特徴とする請求項5に記載の光電変換装置。 6. The photoelectric conversion device according to claim 5, wherein the second MOS transistor is an N-type MOS transistor. 前記電圧制御手段はダイオードを有し、
前記ダイオードの一方の端子は前記第1の端子と接続され、
前記ダイオードの他方の端子は前記第3の電源と接続されていることを特徴とする請求項1に記載の光電変換装置。
the voltage control means includes a diode;
one terminal of the diode is connected to the first terminal;
2. The photoelectric conversion device according to claim 1, wherein the other terminal of the diode is connected to the third power supply.
前記ダイオードの前記一方の端子は、カソードであり、
前記ダイオードの前記他方の端子は、アノードであることを特徴とする請求項8に記載の光電変換装置。
the one terminal of the diode is a cathode,
9. The photoelectric conversion device according to claim 8, wherein the other terminal of the diode is an anode.
前記電圧制御手段は、第2のMOSトランジスタを更に有し、
前記第2のMOSトランジスタの一方の端子は前記第1の端子と接続され、
前記第2のMOSトランジスタの他方の端子は、前記ダイオードを介して、前記第3の電源と接続されていることを特徴とする請求項8に記載の光電変換装置。
the voltage control means further includes a second MOS transistor;
one terminal of the second MOS transistor is connected to the first terminal;
9. The photoelectric conversion device according to claim 8, wherein the other terminal of the second MOS transistor is connected to the third power supply via the diode.
前記第2のMOSトランジスタのゲートは、前記第1の端子と接続されていることを特徴とする請求項10に記載の光電変換装置。 11. The photoelectric conversion device according to claim 10, wherein the gate of the second MOS transistor is connected to the first terminal. 前記第2のMOSトランジスタはP型のMOSトランジスタであることを特徴とする請求項11に記載の光電変換装置。 12. The photoelectric conversion device according to claim 11, wherein the second MOS transistor is a P-type MOS transistor. 前記第2のMOSトランジスタはN型のMOSトランジスタであることを特徴とする請求項11に記載の光電変換装置。 12. The photoelectric conversion device according to claim 11, wherein the second MOS transistor is an N-type MOS transistor. 前記第1の端子は、前記アバランシェフォトダイオードのカソードであることを特徴とする請求項1に記載の光電変換装置。 The photoelectric conversion device described in claim 1, characterized in that the first terminal is the cathode of the avalanche photodiode. 前記第1の端子は、前記アバランシェフォトダイオードのアノードであることを特徴とする請求項1に記載の光電変換装置。 The photoelectric conversion device described in claim 1, characterized in that the first terminal is the anode of the avalanche photodiode. 前記第1の端子と接続する波形整形部を有し、
前記波形整形部は、前記電圧制御手段と接続されていることを特徴とする請求項1に記載の光電変換装置。
a waveform shaping unit connected to the first terminal,
2. The photoelectric conversion device according to claim 1, wherein the waveform shaping section is connected to the voltage control means.
前記アバランシェフォトダイオードが配された第1の基板と、
前記チャージ手段と前記電圧制御手段と前記波形整形部とを有する第1の信号処理部が配された第2の基板と、
前記波形整形部から出力される信号を処理する第2の信号処理部が配された第3の基板と、を有することを特徴とする、請求項16に記載の光電変換装置。
a first substrate on which the avalanche photodiode is disposed;
a second substrate on which a first signal processing unit having the charging means, the voltage control means, and the waveform shaping unit is disposed;
17. The photoelectric conversion device according to claim 16, further comprising: a third substrate on which a second signal processing section for processing the signal output from the waveform shaping section is disposed.
前記第2の信号処理部は、前記波形整形部から出力される信号をカウントするカウンタを有することを特徴とする請求項17に記載の光電変換装置。 The photoelectric conversion device described in claim 17, characterized in that the second signal processing unit has a counter that counts the signal output from the waveform shaping unit. 前記チャージ手段は、前記第1の端子と前記第1の電源とを電気的に接続することにより、前記アバランシェフォトダイオードをアバランシェ増倍可能な待機状態に遷移させ、the charging means electrically connects the first terminal and the first power supply to transition the avalanche photodiode to a standby state in which avalanche multiplication is possible;
前記電圧制御手段は、前記アバランシェフォトダイオードが前記待機状態であって、前記第1の端子が前記第1の電源と接続されていない場合に、前記第1の端子の電圧に応じて前記第1の端子の電圧を制御することを特徴とする請求項1の記載の光電変換装置。2. The photoelectric conversion device according to claim 1, wherein the voltage control means controls the voltage of the first terminal in accordance with the voltage of the first terminal when the avalanche photodiode is in the standby state and the first terminal is not connected to the first power supply.
請求項1から19のいずれか1項に記載の光電変換装置と、
前記光電変換装置が出力する信号を用いて画像を生成する信号処理部と、を有することを特徴とする光電変換システム。
The photoelectric conversion device according to any one of claims 1 to 19,
a signal processing unit that generates an image using a signal output from the photoelectric conversion device.
請求項1から19のいずれか1項に記載の光電変換装置を備える移動体であって、
前記光電変換装置が出力する信号を用いて前記移動体の移動を制御する制御部を有する
ことを特徴とする移動体。
A moving object comprising the photoelectric conversion device according to any one of claims 1 to 19,
A moving body comprising: a control unit that controls movement of the moving body using a signal output from the photoelectric conversion device.
JP2024097731A 2023-08-28 2024-06-17 Photoelectric conversion device and photoelectric conversion system Active JP7791251B2 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
EP24194395.0A EP4518343A1 (en) 2023-08-28 2024-08-13 Photoelectric conversion apparatus, photoelectric conversion system, and movable body background
US18/808,383 US20250080873A1 (en) 2023-08-28 2024-08-19 Photoelectric conversion apparatus, photoelectric conversion system, and movable body
KR1020240110968A KR20250032964A (en) 2023-08-28 2024-08-20 Photoelectric conversion apparatus, photoelectric conversion system, and movable body
CN202411175876.XA CN119562620A (en) 2023-08-28 2024-08-26 Photoelectric conversion device, photoelectric conversion system and mobile body
JP2025239498A JP2026034825A (en) 2023-08-28 2025-12-08 Photoelectric conversion device and photoelectric conversion system

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2023138474 2023-08-28
JP2023138474 2023-08-28

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2025239498A Division JP2026034825A (en) 2023-08-28 2025-12-08 Photoelectric conversion device and photoelectric conversion system

Publications (2)

Publication Number Publication Date
JP2025032964A JP2025032964A (en) 2025-03-12
JP7791251B2 true JP7791251B2 (en) 2025-12-23

Family

ID=94925679

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2024097731A Active JP7791251B2 (en) 2023-08-28 2024-06-17 Photoelectric conversion device and photoelectric conversion system

Country Status (1)

Country Link
JP (1) JP7791251B2 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019179980A (en) 2018-03-30 2019-10-17 キヤノン株式会社 Solid-state imaging apparatus and driving method of the same
WO2021192770A1 (en) 2020-03-24 2021-09-30 ソニーセミコンダクタソリューションズ株式会社 Light reception device and distance measurement device
JP2022049838A (en) 2020-09-17 2022-03-30 株式会社東芝 Photodetector and distance measuring device
JP2022054553A (en) 2020-09-28 2022-04-07 ソニーセミコンダクタソリューションズ株式会社 Solid state imaging element and imaging device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5532474A (en) * 1993-12-17 1996-07-02 Eg&G Limited Active quench circuit and reset circuit for avalanche photodiode

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019179980A (en) 2018-03-30 2019-10-17 キヤノン株式会社 Solid-state imaging apparatus and driving method of the same
WO2021192770A1 (en) 2020-03-24 2021-09-30 ソニーセミコンダクタソリューションズ株式会社 Light reception device and distance measurement device
JP2022049838A (en) 2020-09-17 2022-03-30 株式会社東芝 Photodetector and distance measuring device
JP2022054553A (en) 2020-09-28 2022-04-07 ソニーセミコンダクタソリューションズ株式会社 Solid state imaging element and imaging device

Also Published As

Publication number Publication date
JP2025032964A (en) 2025-03-12

Similar Documents

Publication Publication Date Title
JP7551589B2 (en) Photoelectric conversion device, photoelectric conversion system
JP7635034B2 (en) Photoelectric conversion device, photoelectric conversion system, and mobile body
US12369423B2 (en) Photoelectric conversion device and photodetection system
JP7786823B2 (en) Photoelectric conversion device and photoelectric conversion system
JP7543236B2 (en) Photoelectric conversion device
US20250113624A1 (en) Photoelectric conversion device, photoelectric conversion system, mobile body, and apparatus
US12317611B2 (en) Photoelectric conversion element and photoelectric conversion device
JP7817835B2 (en) Photoelectric conversion device and photoelectric conversion system
JP7791251B2 (en) Photoelectric conversion device and photoelectric conversion system
WO2024004516A1 (en) Photoelectric conversion device and photoelectric conversion system
JP2026034825A (en) Photoelectric conversion device and photoelectric conversion system
US20250119663A1 (en) Photoelectric conversion apparatus, photoelectric conversion system, and moving object
JP7743479B2 (en) Photoelectric conversion device, photoelectric conversion system, and mobile body
JP7377334B2 (en) Photoelectric conversion device and photoelectric conversion system
US20250107260A1 (en) Photoelectric conversion apparatus, photoelectric conversion system, moving body, and equipment
US20240284064A1 (en) Photoelectric conversion device
JP7532451B2 (en) Photoelectric conversion device
US20240347573A1 (en) Apparatus
US20250344004A1 (en) Photoelectric conversion device, photodetection system, and movable object
US20250113628A1 (en) Photoelectric conversion device, photoelectric conversion system, mobile body, and apparatus
JP2025059417A (en) Ranging device, ranging system, mobile object, and equipment
JP2025058884A (en) Photoelectric conversion device, photoelectric conversion system, mobile object, and device
JP2025056862A (en) Photoelectric conversion device, photoelectric conversion system, mobile object
JP2024153346A (en) Photoelectric conversion device, system using said photoelectric conversion device, and mobile body
JP2024164697A (en) Photoelectric conversion devices and equipment

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240710

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20250722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20250826

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20251021

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20251111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20251211

R150 Certificate of patent or registration of utility model

Ref document number: 7791251

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150