JP7794495B2 - gaming machines - Google Patents
gaming machinesInfo
- Publication number
- JP7794495B2 JP7794495B2 JP2024229673A JP2024229673A JP7794495B2 JP 7794495 B2 JP7794495 B2 JP 7794495B2 JP 2024229673 A JP2024229673 A JP 2024229673A JP 2024229673 A JP2024229673 A JP 2024229673A JP 7794495 B2 JP7794495 B2 JP 7794495B2
- Authority
- JP
- Japan
- Prior art keywords
- lottery
- internal winning
- winning combination
- present
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/10—Energy storage using batteries
Landscapes
- Slot Machines And Peripheral Devices (AREA)
- Game Rules And Presentations Of Slot Machines (AREA)
Description
本発明は、遊技機に関する。 The present invention relates to an amusement machine.
従来、複数の図柄がそれぞれの表面に設けられた複数のリールと、スタートスイッチと、ストップスイッチと、各リールに対応して設けられたステッピングモータと、制御部とを備えた、パチスロと呼ばれる遊技機が知られている。スタートスイッチは、メダルやコインなどの遊技媒体が遊技機に投入された後、スタートレバーが遊技者により操作されたこと（以下、「開始操作」ともいう）を検出し、全てのリールの回転の開始を要求する信号を出力する。ストップスイッチは、各リールに対応して設けられたストップボタンが遊技者により押されたこと（以下、「停止操作」ともいう）を検出し、該当するリールの回転の停止を要求する信号を出力する。ステッピングモータは、その駆動力を対応するリールに伝達する。また、制御部は、スタートスイッチ及びストップスイッチにより出力された信号に基づいて、ステッピングモータの動作を制御し、各リールの回転動作及び停止動作を行う。 A gaming machine known as a pachislot machine is known, which includes multiple reels with multiple symbols on each surface, a start switch, a stop switch, stepping motors associated with each reel, and a control unit. The start switch detects when a player operates the start lever (hereinafter referred to as the "start operation") after a gaming medium such as a medal or coin is inserted into the gaming machine, and outputs a signal requesting the start of rotation of all reels. The stop switch detects when a player presses a stop button associated with each reel (hereinafter referred to as the "stop operation") and outputs a signal requesting the corresponding reel to stop rotating. The stepping motor transmits its driving force to the corresponding reel. The control unit controls the operation of the stepping motor based on the signals output by the start switch and stop switch, causing each reel to rotate and stop.
このような遊技機では、開始操作が検出されると、プログラム上で乱数を用いた抽籤処理（以下、「内部抽籤処理」という）が行われ、その抽籤の結果（以下、「内部当籤役」という）と停止操作のタイミングとに基づいてリールの回転の停止を行う。そして、全てのリールの回転が停止され、入賞の成立に係る図柄の組合せ（表示役）が表示されると、その図柄の組合せに対応する特典が遊技者に付与される。なお、遊技者に付与される特典の例としては、遊技媒体（メダル等）の払い出し、遊技媒体を消費することなく再度、内部抽籤処理を行う再遊技（以下、「リプレイ」ともいう）の作動、遊技媒体の払い出し機会が増加するボーナスゲームの作動等を挙げることができる。 In such gaming machines, when a start operation is detected, a program executes a lottery process using random numbers (hereinafter referred to as "internal lottery process"), and the reels are stopped based on the result of the lottery (hereinafter referred to as "internal winning combination") and the timing of the stop operation. When all reels have stopped spinning and a winning symbol combination (display symbol) is displayed, a bonus corresponding to that symbol combination is awarded to the player. Examples of bonuses awarded to players include the payout of gaming media (medals, etc.), the activation of a replay (hereinafter referred to as "replay") in which the internal lottery process is performed again without consuming gaming media, and the activation of a bonus game that increases the chances of receiving gaming media.
また、従来、上記構成の遊技機において、特定の小役（遊技媒体の払い出しに係る役）の成立をランプ等でナビゲートする機能、すなわち、アシストタイム（以下、「ＡＴ」という）の機能を備える遊技機が開発されている。また、従来、特定の図柄組合せが表示された場合にリプレイの当籤確率が通常時より高い遊技状態が作動する機能、すなわち、リプレイタイム（以下、「ＲＴ」という）の機能を備える遊技機も開発されている。さらに、従来、ＡＴとＲＴとが同時に作動するアシストリプレイタイム（以下、「ＡＲＴ」という）の機能を備えたパチスロが開発されている。 Furthermore, gaming machines with the above configuration have been developed with a function that uses lamps or the like to guide the achievement of specific minor winning combinations (winning combinations related to the payout of gaming media), i.e., an assist time (hereinafter referred to as "AT") function. Gaming machines have also been developed with a function that activates a gaming state in which the probability of winning a replay is higher than usual when a specific symbol combination is displayed, i.e., a replay time (hereinafter referred to as "RT") function. Furthermore, pachislot machines have been developed with an assist replay time (hereinafter referred to as "ART") function in which the AT and RT are activated simultaneously.
上述した遊技機は、通常、内部当籤役の決定、各リールの回転及び停止、入賞の有無の判定等の遊技機の主な遊技動作を制御する回路（主制御回路）が実装された主制御基板と、映像の表示等による演出動作を制御する回路（副制御回路）が実装された副制御基板とを備える。そして、遊技動作は、主制御回路に搭載されたＣＰＵ（Central Processing Unit）により制御される。この際、ＣＰＵの制御により、主制御回路のＲＯＭ（Read Only Memory）に記憶されたプログラム及び各種テーブルデータ等が主制御回路のＲＡＭ（Random Access Memory）に展開され、各種遊技動作に関する処理が実行される。 The above-mentioned gaming machines typically include a main control board on which a circuit (main control circuit) is mounted that controls the main gaming operations of the gaming machine, such as determining internal winning combinations, spinning and stopping each reel, and determining whether a win has occurred, and a sub-control board on which a circuit (sub-control circuit) is mounted that controls presentation operations such as video display. The gaming operations are controlled by a CPU (Central Processing Unit) mounted on the main control circuit. Under the control of the CPU, programs and various table data stored in the main control circuit's ROM (Read Only Memory) are loaded into the main control circuit's RAM (Random Access Memory), and processing related to various gaming operations is executed.
また、従来、上述した構成の遊技機において、内部当籤役やＡＴ遊技を決定するための抽籤テーブルがＲＯＭに記憶された遊技機が知られている（例えば、特許文献１参照）。 Furthermore, in the past, gaming machines with the above-mentioned configuration have been known in which a lottery table for determining internal winning combinations and AT play is stored in ROM (see, for example, Patent Document 1).
ところで、上記特許文献１に記載の遊技機では、ＡＴ遊技の抽籤テーブルや抽籤処理プログラムは、記憶容量に余裕のある、副制御基板に設けられたＲＯＭに保存されている。しかしながら、近年の遊技機業界に特有の理由から、ＡＴ遊技の抽籤に係るテーブル及びプログラムも主制御基板に設けられたＲＯＭに記憶する必要がある。このため、小容量に制限されている主制御基板のＲＯＭ容量が圧迫されることになる。 In the gaming machine described in Patent Document 1, the lottery table and lottery processing program for AT games are stored in a ROM provided on a sub-control board, which has ample storage capacity. However, due to reasons specific to the gaming machine industry in recent years, the tables and programs related to the lottery for AT games must also be stored in the ROM provided on the main control board. This puts pressure on the ROM capacity of the main control board, which is limited to a small capacity.
本発明は、上記課題を解決するためになされたものであり、本発明の目的は、主制御回路の処理で用いるデータの容量を削減し、主制御回路のＲＯＭの空き容量を増やすことが可能な遊技機を提供することである。 The present invention was made to solve the above problems, and its object is to provide a gaming machine that can reduce the amount of data used in processing by the main control circuit and increase the free space in the ROM of the main control circuit.
上記課題を解決するために、本発明では、以下のような構成の遊技機を提供する。 To solve the above problems, the present invention provides a gaming machine with the following configuration.
遊技動作を制御するための演算処理を行う演算処理手段（例えば、後述のメインＣＰＵ１０１）と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第１記憶手段（例えば、後述のメインＲＯＭ１０２）と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第２記憶手段（例えば、後述のメインＲＡＭ１０３）と、
遊技の開始時に予め定められた確率で内部当籤役を決定する内部当籤役決定手段（例えば、後述の内部抽籤処理）と、
前記内部当籤役決定手段により決定された内部当籤役に関する情報に基づいて、遊技者にとって有利な遊技状態を特典として付与するか否かを抽籤により決定する特典付与決定手段（例えば、後述のＣＴ中ＣＴ抽籤処理）と、
前記特典付与決定手段により参照され、前記内部当籤役に関する情報の種別毎に設けられた抽籤テーブル（例えば、後述の当籤役別テーブル選択相対テーブル）と、
前記第１記憶手段に記憶され、現在決定されている内部当籤役に関する情報に対応付けられた前記抽籤テーブルを選択するための抽籤テーブル選択テーブル（例えば、後述の当籤役別テーブル選択相対テーブル）と、
前記演算処理手段による前記演算処理の実行時にデータが格納される汎用レジスタと、
前記演算処理手段による前記演算処理の実行時にデータが格納され、該格納されたデータにより前記第１記憶手段又は前記第２記憶手段内のアドレスの一部を指定可能な拡張レジスタ（例えば、後述のＱレジスタ）と、を備え、
前記抽籤テーブル選択テーブルでは、
前記内部当籤役に関する情報の種別毎に、該種別の内部当籤役に関する情報が抽籤対象であるか否かを判別可能であり且つ該種別の内部当籤役に関する情報に対応付けられた前記抽籤テーブルの配置先を指定可能な選択値（例えば、後述の相対値）が規定され、
抽籤対象外となる前記内部当籤役に関する情報の前記選択値には、前記特典付与決定手段による抽籤結果をハズレ扱いとするハズレ値（例えば、後述の０）が規定され、
抽籤対象となる前記内部当籤役に関する情報の前記選択値には、前記ハズレ値以外のデータが規定され、
前記特典付与決定手段は、前記汎用レジスタにセットされた前記抽籤テーブル選択テーブルのアドレスに基づいて、前記拡張レジスタを使用する命令（例えば、後述の「ＬＤＱ」命令）を実行することを契機として、抽籤対象となる前記内部当籤役に関する情報の前記選択値が記憶されている前記抽籤テーブルのアドレスを特定して前記選択値を取得する
ことを特徴とする遊技機。
A calculation processing means (for example, a main CPU 101 described later) for performing calculation processing to control game operations;
a first storage means (for example, a main ROM 102 described later) that stores information necessary for the execution of the arithmetic processing by the arithmetic processing means;
a second storage means (for example, a main RAM 103 described later) for storing information necessary for the execution of the arithmetic processing by the arithmetic processing means;
An internal lottery combination determination means (for example, an internal lottery process described later) that determines an internal lottery combination with a predetermined probability at the start of a game;
A bonus award determination means (for example, a CT lottery process described later) for determining by lottery whether or not to award a game state advantageous to a player as a bonus based on information about the internal winning combination determined by the internal winning combination determination means;
A lottery table (for example, a table selection relative table for each winning combination described later) referred to by the benefit granting determination means and provided for each type of information relating to the internal winning combination;
A lottery table selection table (for example, a winning combination table selection relative table described later) for selecting the lottery table stored in the first storage means and associated with information on the currently determined internal winning combination;
a general-purpose register in which data is stored when the arithmetic processing means executes the arithmetic processing;
an extension register (for example, a Q register described later) in which data is stored when the arithmetic processing is executed by the arithmetic processing means, and which is capable of specifying a part of an address in the first storage means or the second storage means by the stored data;
In the lottery table selection table,
For each type of information relating to the internal winning combination, a selection value (for example, a relative value described later) is defined that can determine whether or not the information relating to the internal winning combination of that type is a lottery target and can specify the location of the lottery table associated with the information relating to the internal winning combination of that type;
The selection value of the information on the internal winning combination that is not subject to lottery is defined as a loss value (for example, 0 described later) that treats the lottery result by the benefit grant determination means as a loss,
The selected value of the information regarding the internal winning combination to be selected is specified as data other than the losing value,
The gaming machine is characterized in that the bonus award determination means, upon execution of an instruction (for example, the "LDQ" instruction described below) that uses the extended register based on the address of the lottery table selection table set in the general-purpose register, identifies the address of the lottery table in which the selection value of information regarding the internal lottery role to be lotteryed is stored and acquires the selection value.
また、上記課題を解決するために、本発明では、以下のような構成の遊技機を提供する。 Furthermore, to solve the above problems, the present invention provides a gaming machine with the following configuration.
遊技動作を制御するための演算処理を行う演算処理手段（例えば、後述のメインＣＰＵ１０１）と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第１記憶手段（例えば、後述のメインＲＯＭ１０２）と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第２記憶手段（例えば、後述のメインＲＡＭ１０３）と、
遊技の開始時に予め定められた確率で内部当籤役を決定する内部当籤役決定手段（例えば、後述の内部抽籤処理）と、
前記内部当籤役決定手段により決定された内部当籤役に関する情報に基づいて、遊技者にとって有利な遊技状態を特典として付与するか否かを抽籤により決定する特典付与決定手段（例えば、後述のＣＴ中ＣＴ抽籤処理）と、
前記特典付与決定手段により参照され、前記内部当籤役に関する情報の種別毎に設けられた抽籤テーブル（例えば、後述の当籤役別テーブル選択相対テーブル）と、
前記第１記憶手段に記憶され、現在決定されている内部当籤役に関する情報に対応付けられた前記抽籤テーブルを選択するための抽籤テーブル選択テーブル（例えば、後述の当籤役別テーブル選択相対テーブル）と、
前記演算処理手段による前記演算処理の実行時にデータが格納される複数の汎用レジスタと、を備え、
前記抽籤テーブル選択テーブルでは、
前記内部当籤役に関する情報の種別毎に、該種別の内部当籤役に関する情報が抽籤対象であるか否かを判別可能であり且つ該種別の内部当籤役に関する情報に対応付けられた前記抽籤テーブルの配置先を指定可能な選択値（例えば、後述の相対値）が規定され、
抽籤対象外となる前記内部当籤役に関する情報の前記選択値には、前記特典付与決定手段による抽籤結果をハズレ扱いとするハズレ値（例えば、後述の０）が規定され、
抽籤対象となる前記内部当籤役に関する情報の前記選択値には、前記ハズレ値以外のデータが規定され、
前記特典付与決定手段は、
前記複数の汎用レジスタのうちの２つ以上の汎用レジスタを使用して、抽籤判定データを取得し、
前記抽籤判定データが抽選対象である場合、前記複数の汎用レジスタのうちの３つ以上の汎用レジスタを使用して、１バイトの乱数値による抽籤を実行する
ことを特徴とする遊技機。
A calculation processing means (for example, a main CPU 101 described later) for performing calculation processing to control game operations;
a first storage means (for example, a main ROM 102 described later) that stores information necessary for the execution of the arithmetic processing by the arithmetic processing means;
a second storage means (for example, a main RAM 103 described later) for storing information necessary for the execution of the arithmetic processing by the arithmetic processing means;
An internal lottery combination determination means (for example, an internal lottery process described later) that determines an internal lottery combination with a predetermined probability at the start of a game;
A bonus award determination means (for example, a CT lottery process described later) for determining by lottery whether or not to award a game state advantageous to a player as a bonus based on information about the internal winning combination determined by the internal winning combination determination means;
A lottery table (for example, a table selection relative table for each winning combination described later) referred to by the benefit granting determination means and provided for each type of information relating to the internal winning combination;
A lottery table selection table (for example, a winning combination table selection relative table described later) for selecting the lottery table stored in the first storage means and associated with information on the currently determined internal winning combination;
a plurality of general-purpose registers in which data is stored when the arithmetic processing is performed by the arithmetic processing means,
In the lottery table selection table,
For each type of information relating to the internal winning combination, a selection value (for example, a relative value described later) is defined that can determine whether or not the information relating to the internal winning combination of that type is a lottery target and can specify the location of the lottery table associated with the information relating to the internal winning combination of that type;
The selection value of the information on the internal winning combination that is not subject to lottery is defined as a loss value (for example, 0 described later) that treats the lottery result by the benefit grant determination means as a loss,
The selected value of the information regarding the internal winning combination to be selected is specified as data other than the losing value,
The benefit granting determination means
obtaining lottery determination data using two or more general-purpose registers among the plurality of general-purpose registers;
When the lottery determination data is a lottery object, a lottery is executed using a one-byte random number value using three or more of the plurality of general-purpose registers.
上記構成の本発明の遊技機によれば、主制御回路の処理で用いるデータの容量を削減し、主制御回路のＲＯＭの空き容量を増やすことができる。 With the gaming machine of the present invention configured as described above, it is possible to reduce the amount of data used in processing by the main control circuit and increase the free space in the ROM of the main control circuit.
以下、本発明の各種実施形態に係る遊技機としてパチスロを例に挙げ、図面を参照しながら、その構成及び動作について説明する。なお、本実施形態では、ボーナス作動機能及びＡＲＴ機能を備えたパチスロについて説明する。 Below, we will use a pachislot as an example of a gaming machine relating to various embodiments of the present invention, and explain its configuration and operation with reference to the drawings. Note that in this embodiment, we will explain a pachislot equipped with a bonus activation function and an ART function.
１．第１実施形態
＜機能フロー＞
まず、図１を参照して、パチスロの機能フローについて説明する。本実施形態のパチスロでは、遊技を行うための遊技媒体としてメダルを用いる。なお、遊技媒体としては、メダル以外にも、例えば、コイン、遊技球、遊技用のポイントデータ又はトークン等を適用することもできる。
1. First embodiment <Function flow>
First, the functional flow of the pachislot will be described with reference to Figure 1. In the pachislot of this embodiment, medals are used as gaming media for playing games. Note that, in addition to medals, other gaming media such as coins, gaming balls, gaming point data, or tokens can also be used.
遊技者によりパチスロにメダルが投入され、スタートレバーが操作されると、予め定められた数値範囲（例えば、０～６５５３５）の乱数から１つの値（以下、乱数値という）が抽出される。 When a player inserts a medal into a pachislot machine and operates the start lever, a value (hereafter referred to as the random number value) is extracted from a predetermined range of random numbers (e.g., 0 to 65535).
内部抽籤手段は、抽出された乱数値に基づいて抽籤を行い、内部当籤役を決定する。この内部抽籤手段は、後述の主制御回路が備える各種処理手段（処理機能）の一つである。内部当籤役の決定により、後述の有効ライン（入賞判定ライン）に沿って表示を行うことを許可する図柄の組合せが決定される。なお、図柄の組合せの種別としては、メダルの払い出し、再遊技（リプレイ）の作動、ボーナスの作動等といった特典が遊技者に与えられる「入賞」に係るものと、それ以外のいわゆる「はずれ」に係るものとが設けられる。なお、以下では、メダルの払い出しに係る役を「小役」と称し、再遊技（リプレイ）の作動に係る役を「リプレイ役」と称する。また、ボーナスの作動（ボーナスゲーム）に係る役を「ボーナス役」ともいう。 The internal lottery means draws a lottery based on the extracted random number value and determines the internal winning combination. This internal lottery means is one of the various processing means (processing functions) provided in the main control circuit, which will be described later. The determination of the internal winning combination determines the symbol combination that is permitted to be displayed along the pay line (winning determination line), which will be described later. There are two types of symbol combinations: "winning" combinations that grant players benefits such as the payout of medals, the activation of a replay, or the activation of a bonus, and so-called "losing" combinations. Hereinafter, roles that result in the payout of medals will be referred to as "minor roles," and roles that result in the activation of a replay will be referred to as "replay roles." Roles that result in the activation of a bonus (bonus game) will also be referred to as "bonus roles."
また、スタートレバーが操作されると、複数のリールの回転が行われる。その後、遊技者により所定のリールに対応するストップボタンが押されると、リール停止制御手段は、内部当籤役とストップボタンが押されたタイミングとに基づいて、該当するリールの回転を停止する制御を行う。このリール停止制御手段は、後述の主制御回路が備える各種処理手段（処理機能）の一つである。 Furthermore, when the start lever is operated, multiple reels begin to spin. Then, when the player presses the stop button corresponding to a specific reel, the reel stop control means controls the corresponding reel to stop spinning based on the internal winning combination and the timing at which the stop button was pressed. This reel stop control means is one of the various processing means (processing functions) provided by the main control circuit, which will be described later.
パチスロでは、基本的に、ストップボタンが押されたときから規定時間（１９０ｍｓｅｃ）内に、該当するリールの回転を停止する制御が行われる。本実施形態では、この規定時間内にリールの回転に伴って移動する図柄の数を「滑り駒数」という。そして、本実施形態では、規定期間が１９０ｍｓｅｃである場合には、滑り駒数の最大数（最大滑り駒数）を図柄４個分に定める。 In pachislot machines, control is basically performed to stop the rotation of the corresponding reel within a specified time (190 msec) from when the stop button is pressed. In this embodiment, the number of symbols that move as the reel rotates within this specified time is called the "number of sliding symbols." In this embodiment, when the specified period is 190 msec, the maximum number of sliding symbols (maximum number of sliding symbols) is set to four symbols.
リール停止制御手段は、入賞に係る図柄の組合せ表示を許可する内部当籤役が決定されているときは、通常、１９０ｍｓｅｃ（図柄４駒分）の規定時間内に、その図柄の組合せが有効ラインに沿って極力表示されるようにリールの回転を停止させる。また、リール停止制御手段は、規定時間を利用して、内部当籤役によってその表示が許可されていない図柄の組合せが有効ラインに沿って表示されないようにリールの回転を停止させる。 When an internal winning combination that allows the display of a winning symbol combination has been determined, the reel stop control means typically stops the rotation of the reels within a specified time of 190 msec (the equivalent of four symbols) so that the symbol combination is displayed along the winning line as much as possible. The reel stop control means also uses the specified time to stop the rotation of the reels so that symbol combinations that are not permitted to be displayed by the internal winning combination are not displayed along the winning line.
このようにして、複数のリールの回転がすべて停止されると、入賞判定手段は、有効ラインに沿って表示された図柄の組合せが、入賞に係るものであるか否かの判定を行う。この入賞判定手段もまた、後述の主制御回路が備える各種処理手段（処理機能）の一つである。そして、表示された図柄の組合せが、入賞判定手段により入賞に係るものであると判定されると、メダルの払い出し等の特典が遊技者に与えられる。パチスロでは、以上のような一連の流れが１回の遊技（単位遊技）として行われる。 When all of the reels have stopped spinning in this way, the win determination means determines whether the combination of symbols displayed along the pay line is related to a win. This win determination means is also one of the various processing means (processing functions) provided in the main control circuit, which will be described later. When the win determination means determines that the displayed combination of symbols is related to a win, the player is given a bonus, such as the payout of medals. In pachislot, the above series of steps is carried out as one game (unit game).
また、パチスロでは、前述した一連の遊技動作の流れの中で、表示装置などによる映像の表示、各種ランプによる光の出力、スピーカによる音の出力、或いは、これらの組合せを利用して様々な演出が行われる。 In addition, in pachislot machines, various effects are produced during the series of gaming operations described above, such as the display of images on a display device, the output of light from various lamps, the output of sound from a speaker, or a combination of these.
具体的には、スタートレバーが操作されると、上述した内部当籤役の決定に用いられた乱数値とは別に、演出用の乱数値が抽出される。演出用の乱数値が抽出されると、演出内容決定手段は、内部当籤役に対応づけられた複数種類の演出内容の中から今回実行する演出を抽籤により決定する。この演出内容決定手段は、後述の副制御回路が備える各種処理手段（処理機能）の一つである。 Specifically, when the start lever is operated, a random number value for the effect is extracted, separate from the random number value used to determine the internal winning combination described above. Once the random number value for the effect is extracted, the effect content determination means randomly determines the effect to be executed this time from among multiple types of effect content associated with the internal winning combination. This effect content determination means is one of the various processing means (processing functions) provided in the sub-control circuit described below.
次いで、演出内容決定手段により演出内容が決定されると、演出実行手段は、リールの回転開始時、各リールの回転停止時、入賞の有無の判定時等の各契機に連動させて対応する演出を実行する。このように、パチスロでは、例えば、内部当籤役に対応づけられた演出内容を実行することによって、決定された内部当籤役（言い換えると、狙うべき図柄の組合せ）を知る機会又は予想する機会が遊技者に提供され、遊技者の興味の向上を図ることができる。 Next, once the effect content is determined by the effect content determination means, the effect execution means executes the corresponding effect in conjunction with various triggers, such as when the reels start spinning, when each reel stops spinning, and when it is determined whether or not a win has been achieved. In this way, in pachislot machines, for example, by executing effect content associated with an internal winning combination, the player is provided with an opportunity to learn or predict the determined internal winning combination (in other words, the symbol combination to aim for), thereby increasing the player's interest.
＜パチスロの構造＞
次に、図２～図４を参照して、本発明の第１実施形態に係るパチスロの構造について説明する。
<Pachislot structure>
Next, the structure of the slot machine according to the first embodiment of the present invention will be described with reference to FIGS.
［外観構造］
図２は、パチスロ１の外部構造を示す斜視図である。
[External structure]
FIG. 2 is a perspective view showing the external structure of the pachislot 1. As shown in FIG.
パチスロ１は、図２に示すように、外装体（遊技機本体）２を備える。外装体２は、リールや回路基板等を収容するキャビネット２ａと、キャビネット２ａの開口を開閉可能に取り付けられるフロントドア２ｂとを有する。 As shown in Figure 2, the pachislot machine 1 has an exterior body (main body of the gaming machine) 2. The exterior body 2 has a cabinet 2a that houses reels, circuit boards, etc., and a front door 2b that is attached to the opening of the cabinet 2a so that it can be opened and closed.
キャビネット２ａの内部には、３つのリール３Ｌ，３Ｃ，３Ｒ（変動表示手段、表示列）が横一列に並べて設けられている。以下、各リール３Ｌ，３Ｃ，３Ｒ（メインリール）を、それぞれ左リール３Ｌ、中リール３Ｃ、右リール３Ｒともいう。各リール３Ｌ，３Ｃ，３Ｒは、円筒状に形成されたリール本体と、リール本体の周面に装着された透光性のシート材を有する。そして、シート材の表面には、複数（例えば２０個）の図柄が周方向（リールの回転方向）に沿って所定の間隔をあけて描かれている。 Three reels 3L, 3C, and 3R (variable display means, display row) are arranged horizontally inside the cabinet 2a. Hereinafter, each reel 3L, 3C, and 3R (main reel) will also be referred to as the left reel 3L, center reel 3C, and right reel 3R, respectively. Each reel 3L, 3C, and 3R has a cylindrical reel body and a translucent sheet material attached to the circumferential surface of the reel body. Furthermore, multiple (e.g., 20) patterns are drawn on the surface of the sheet material at predetermined intervals along the circumferential direction (the direction of rotation of the reel).
フロントドア２ｂは、ドア本体９と、フロントパネル１０と、腰部パネル１２と、台座部１３とを備える。ドア本体９は、ヒンジ（不図示）を用いてキャビネット２ａに開閉可能に取り付けられる。ヒンジは、パチスロ１の前方側（遊技者側）から見て、ドア本体９の左側の側端部に設けられる。 The front door 2b comprises a door body 9, a front panel 10, a lower panel 12, and a base 13. The door body 9 is attached to the cabinet 2a using a hinge (not shown) so that it can be opened and closed. The hinge is located at the left side edge of the door body 9 when viewed from the front side (player side) of the pachislot 1.
フロントパネル１０は、ドア本体９の上部に設けられている。このフロントパネル１０は、開口１０ａを有する枠状部材で構成される。フロントパネル１０の開口１０ａは、表示装置カバー３０によって塞がれ、表示装置カバー３０は、キャビネット２ａの内部に配置された後述の表示装置１１と対向して配置される。 The front panel 10 is provided on the top of the door body 9. This front panel 10 is composed of a frame-shaped member with an opening 10a. The opening 10a of the front panel 10 is covered by a display device cover 30, which is positioned opposite the display device 11 (described below) located inside the cabinet 2a.
表示装置カバー３０は、黒色の半透明な合成樹脂により形成される。それゆえ、遊技者は、後述の表示装置１１により表示された映像（画像）を、表示装置カバー３０を介して視認することができる。また、本実施形態では、表示装置カバー３０を黒色の半透明な合成樹脂で形成することにより、キャビネット２ａ内への外光の入り込みを抑制して、表示装置１１により表示された映像（画像）を鮮明に視認できるようにしている。 The display device cover 30 is made of a black, translucent synthetic resin. This allows the player to view the video (image) displayed by the display device 11 (described below) through the display device cover 30. In this embodiment, the display device cover 30 is made of a black, translucent synthetic resin, which prevents external light from entering the cabinet 2a, allowing the video (image) displayed by the display device 11 to be clearly visible.
フロントパネル１０には、ランプ群２１が設けられている。ランプ群２１は、例えば、遊技者側から見て、フロントパネル１０の上部に設けられたランプ２１ａ、２１ｂを含む。ランプ群２１を構成する各ランプは、ＬＥＤ（Light Emitting Diode）等で構成され（後述の図７中のＬＥＤ群８５参照）、演出内容に対応するパターンで、光を点灯及び消灯する。 A group of lamps 21 is provided on the front panel 10. The group of lamps 21 includes, for example, lamps 21a and 21b provided at the top of the front panel 10 when viewed from the player's side. Each lamp that makes up the group of lamps 21 is made up of an LED (Light Emitting Diode) or the like (see LED group 85 in Figure 7 described below), and lights up and out in patterns that correspond to the presentation content.
腰部パネル１２は、ドア本体９の略中央部に設けられる。腰部パネル１２は、任意の画像が描かれた装飾パネルと、この装飾パネルを背面側から照明するための光を出射する光源（後述のＬＥＤ群８５に含まれるＬＥＤ）とを有する。 The lower back panel 12 is located approximately in the center of the door body 9. The lower back panel 12 has a decorative panel on which an image is drawn and a light source (an LED included in the LED group 85 described below) that emits light to illuminate the decorative panel from the rear side.
台座部１３は、フロントパネル１０と腰部パネル１２との間に設けられる。台座部１３には、図柄表示領域４と、遊技者による操作の対象となる各種装置（メダル投入口１４、ＭＡＸベットボタン１５ａ、１ベットボタン１５ｂ、スタートレバー１６、３つのストップボタン１７Ｌ，１７Ｃ，１７Ｒ、精算ボタン（不図示）等）とが設けられる。 The base 13 is located between the front panel 10 and the lower panel 12. The base 13 is provided with a symbol display area 4 and various devices that can be operated by the player (such as a medal slot 14, a MAX BET button 15a, a 1 BET button 15b, a start lever 16, three stop buttons 17L, 17C, and 17R, and a settlement button (not shown)).
図柄表示領域４は、正面から見て、３つのリール３Ｌ，３Ｃ，３Ｒに重畳する領域で、かつ、３つのリール３Ｌ，３Ｃ，３Ｒより遊技者側の位置に配置されており、３つのリール３Ｌ，３Ｃ，３Ｒを視認可能にするサイズを有する。この図柄表示領域４は、表示窓としての機能を果たすものであり、その背後に設けられた各リール３Ｌ，３Ｃ，３Ｒを視認することが可能な構成になっている。以下、図柄表示領域４を、リール表示窓４という。 The symbol display area 4 is an area that overlaps the three reels 3L, 3C, and 3R when viewed from the front, and is positioned closer to the player than the three reels 3L, 3C, and 3R, and is sized to allow the three reels 3L, 3C, and 3R to be seen. This symbol display area 4 functions as a display window, and is configured so that the reels 3L, 3C, and 3R located behind it can be seen. Hereinafter, the symbol display area 4 will be referred to as the reel display window 4.
リール表示窓４は、その背後に設けられた３つのリール３Ｌ，３Ｃ，３Ｒの回転が停止されたとき、各リールの周面に設けられた複数の図柄のうち、連続して配置された３つの図柄がその枠内に表示されるように構成されている。すなわち、３つのリール３Ｌ，３Ｃ，３Ｒの回転が停止されたとき、リール表示窓４の枠内には、リール毎に上段、中段及び下段の各領域にそれぞれ１個の図柄（合計で３個）が表示される（リール表示窓４の枠内には、３行×３列の態様で図柄が表示される）。そして、本実施形態では、リール表示窓４の枠内において、左リール３Ｌの中段領域、中リール３Ｃの中段領域、及び、右リール３Ｒの中段領域を結ぶ擬似的なライン（センターライン）を、入賞か否かの判定を行う有効ラインとして定義する。 The reel display window 4 is configured so that when the rotation of the three reels 3L, 3C, and 3R behind it is stopped, three consecutive symbols from the multiple symbols on the periphery of each reel are displayed within its frame. That is, when the rotation of the three reels 3L, 3C, and 3R is stopped, one symbol each (three symbols in total) is displayed in the upper, middle, and lower areas of each reel within the reel display window 4 (the symbols are displayed in a 3-row by 3-column format within the reel display window 4). In this embodiment, a pseudo-line (center line) within the reel display window 4 connecting the middle area of the left reel 3L, the middle area of the middle reel 3C, and the middle area of the right reel 3R is defined as the pay line used to determine whether or not a win has occurred.
リール表示窓４は、台座部１３に設けられた枠部材３１の開口により形成される。また、リール表示窓４を画成する枠部材３１の下方には、略水平面の台座領域が設けられる。そして、遊技者側から見て、台座領域の右側にはメダル投入口１４が設けられ、左側にはＭＡＸベットボタン１５ａ及び１ベットボタン１５ｂが設けられる。 The reel display window 4 is formed by an opening in a frame member 31 attached to the base portion 13. A substantially horizontal base area is provided below the frame member 31 that defines the reel display window 4. When viewed from the player's side, the medal slot 14 is provided on the right side of the base area, and the MAX BET button 15a and 1 BET button 15b are provided on the left side.
メダル投入口１４は、遊技者によって外部からパチスロ１に投下されるメダルを受け入れるために設けられる。メダル投入口１４から受け入れられたメダルは、予め設定された所定枚数（例えば３枚）を上限として１回の遊技に使用され、所定枚数を超えたメダルの枚数分は、パチスロ１の内部に預けることができる（いわゆるクレジット機能（遊技媒体貯留手段））。 The medal insertion slot 14 is provided to accept medals dropped into the pachislot 1 from outside by the player. Medals accepted through the medal insertion slot 14 are used in one game up to a preset number (e.g., three), and any medals exceeding the predetermined number can be deposited inside the pachislot 1 (the so-called credit function (game medium storage means)).
ＭＡＸベットボタン１５ａ及び１ベットボタン１５ｂは、キャビネット２ａの内部に預けられているメダルから１回の遊技に使用する枚数を決定するために設けられる。なお、ＭＡＸベットボタン１５ａの内部には、メダル投入が可能な時に点灯するベットボタンＬＥＤ（不図示）が設けられている。また、精算ボタンは、パチスロ１の内部に預けられているメダルを外部に引き出す（排出する）ために設けられる。 The MAX BET button 15a and 1 BET button 15b are provided for determining the number of medals stored inside the cabinet 2a to be used in one game. The MAX BET button 15a is provided with a bet button LED (not shown) that lights up when medals can be inserted. The settlement button is provided for withdrawing (discharging) medals stored inside the pachislot 1.
なお、遊技者がＭＡＸベットボタン１５ａを押下操作すると、単位遊技のベット枚数（３枚）のメダルが投入され、有効ラインが有効化される。一方、１ベットボタン１５ｂが１回、押下操作される度に１枚のメダルが投入される。１ベットボタン１５ｂが３回操作されると、単位遊技のベット枚数（３枚）のメダルが投入され、有効ラインが有効化される。 When a player presses the MAX BET button 15a, the number of medals bet for the unit game (3 medals) is inserted, and the active line is activated. On the other hand, one medal is inserted each time the 1 BET button 15b is pressed. When the 1 BET button 15b is pressed three times, the number of medals bet for the unit game (3 medals) is inserted, and the active line is activated.
なお、以下では、ＭＡＸベットボタン１５ａの操作、１ベットボタン１５ｂの操作及びメダル投入口１４にメダルを投入する操作（遊技を行うためにメダルを投入する操作）をいずれも「投入操作」という。 In the following, the operation of the MAX BET button 15a, the operation of the 1 BET button 15b, and the operation of inserting a medal into the medal insertion slot 14 (the operation of inserting a medal to play a game) will all be referred to as the "insertion operation."
スタートレバー１６は、全てのリール（３Ｌ，３Ｃ，３Ｒ）の回転を開始するために設けられる。ストップボタン１７Ｌ，１７Ｃ，１７Ｒは、それぞれ、左リール３Ｌ、中リール３Ｃ、右リール３Ｒに対応づけて設けられ、各ストップボタンは対応するリールの回転を停止するために設けられる。以下、ストップボタン１７Ｌ，１７Ｃ，１７Ｒを、それぞれ左ストップボタン１７Ｌ、中ストップボタン１７Ｃ、右ストップボタン１７Ｒともいう。 The start lever 16 is provided to start the rotation of all reels (3L, 3C, 3R). Stop buttons 17L, 17C, and 17R are provided to correspond to the left reel 3L, center reel 3C, and right reel 3R, respectively, and each stop button is provided to stop the rotation of the corresponding reel. Hereinafter, stop buttons 17L, 17C, and 17R will also be referred to as the left stop button 17L, center stop button 17C, and right stop button 17R, respectively.
また、リール表示窓４の下方の略水平面の台座領域の略中央には、情報表示器６が設けられる。なお、情報表示器６は、透明の窓カバー（不図示）によって覆われている。 In addition, an information display 6 is provided in the approximate center of the base area on a roughly horizontal surface below the reel display window 4. The information display 6 is covered by a transparent window cover (not shown).
情報表示器６には、特典として遊技者に対して払い出されるメダルの枚数（以下、「払出枚数」という）の情報を遊技者に対してデジタル表示（報知）するための２桁の７セグメントＬＥＤ（以下、「７セグＬＥＤ」という）や、パチスロ１の内部に預けられているメダルの枚数（以下、「クレジット枚数」という）などの情報を遊技者に対してデジタル表示（報知）するための２桁の７セグＬＥＤが設けられる。なお、本実施形態では、メダルの払出枚数表示用の２桁の７セグＬＥＤは、エラー発生及びエラー種別の情報を遊技者に対してデジタル表示（報知）するための２桁の７セグＬＥＤとしても用いられる。それゆえ、エラー発生時には、メダルの払出枚数表示用の２桁の７セグＬＥＤの表示態様は、払出枚数の表示態様からエラー種別の情報の表示態様に切り替わる。 The information display 6 is provided with a two-digit seven-segment LED (hereinafter referred to as a "7-segment LED") for digitally displaying (notifying) to the player information such as the number of medals paid out as a bonus (hereinafter referred to as the "payout number"), and a two-digit seven-segment LED for digitally displaying (notifying) to the player information such as the number of medals deposited inside the pachislot 1 (hereinafter referred to as the "credit number"). In this embodiment, the two-digit seven-segment LED for displaying the number of medals paid out is also used as a two-digit seven-segment LED for digitally displaying (notifying) to the player information regarding the occurrence of an error and the type of error. Therefore, when an error occurs, the display mode of the two-digit seven-segment LED for displaying the number of medals paid out switches from the display mode of the number of medals paid out to the display mode of information regarding the type of error.
さらに、情報表示器６には、内部当籤役として決定された役に応じた図柄組合せを有効ラインに沿って表示するために必要な停止操作の情報を報知する指示モニタ（不図示）が設けられている。指示モニタ（指示表示器）は、例えば、２桁の７セグメントＬＥＤにより構成される。そして、指示モニタでは、報知する停止操作の情報と一義的に対応する態様で、２桁の７セグＬＥＤが点灯、点滅又は消灯することにより、遊技者に対して必要な停止操作の情報を報知する。 The information display 6 also has an instruction monitor (not shown) that notifies the player of the necessary stopping operations to display the symbol combination corresponding to the internal winning combination along the pay line. The instruction monitor (instruction display) is composed of, for example, a two-digit seven-segment LED. The instruction monitor notifies the player of the necessary stopping operations by lighting, flashing, or turning off the two-digit seven-segment LED in a manner that uniquely corresponds to the notified stopping operation information.
なお、ここでいう、報知する停止操作の情報と一義的に対応する態様とは、例えば、押し順「１ｓｔ（第１停止操作を左リール３Ｌに対して行うこと）」を報知する場合には指示モニタに数値「１」を表示し、押し順「２ｎｄ（第１停止操作を中リール３Ｃに対して行うこと）」を報知する場合には指示モニタに数値「２」を表示し、押し順「３ｒｄ（第１停止操作を右リール３Ｒに対して行うこと）」を報知する場合には指示モニタに数値「３」を表示するなどの態様のことである。なお、指示モニタにおける停止操作の情報の報知態様（後述のメイン側で決定されるナビデータ）については、後述の図６３を参照しながら後で詳述する。 Note that the mode that uniquely corresponds to the information about the stop operation being notified means, for example, displaying the number "1" on the indication monitor when notifying the push order "1st (performing the first stop operation on the left reel 3L)," displaying the number "2" on the indication monitor when notifying the push order "2nd (performing the first stop operation on the center reel 3C)," and displaying the number "3" on the indication monitor when notifying the push order "3rd (performing the first stop operation on the right reel 3R)." Note that the mode of notifying the information about the stop operation on the indication monitor (navigation data determined on the main side, described below) will be described in detail later with reference to Figure 63, described below.
情報表示器６は、後述の図７に示すように、ドア中継端子板６８及び遊技動作表示基板８１を介して主制御基板７１に電気的に接続され、情報表示器６の表示動作は、主制御基板７１内の後述の主制御回路９０により制御される。また、上述した各種７セグＬＥＤの制御方式は、ダイナミック点灯制御である。 As shown in Figure 7 below, the information display 6 is electrically connected to the main control board 71 via the door relay terminal board 68 and the game operation display board 81, and the display operation of the information display 6 is controlled by the main control circuit 90 (described below) within the main control board 71. The various 7-segment LEDs mentioned above are controlled by dynamic lighting control.
なお、本実施形態のパチスロ１では、主制御基板７１により制御される指示モニタに加えて、副制御基板７２により制御される他の手段を用いて停止操作の情報を報知する構成を設ける。具体的には、後述のプロジェクタ機構２１１及び表示ユニット２１２（図３及び後述の図７参照）により構成される後述の表示装置１１により停止操作の情報を報知する。 In addition, the pachislot 1 of this embodiment is configured to notify information about the stop operation using other means controlled by the sub-control board 72, in addition to the instruction monitor controlled by the main control board 71. Specifically, information about the stop operation is notified by the display device 11, which is comprised of the projector mechanism 211 and display unit 212 (see Figure 3 and Figure 7, described below), which are described below.
このような構成を適用した場合、指示モニタにおける報知の態様と、副制御基板７２により制御されるその他の手段における報知の態様とは、互いに異なる態様であってもよい。すなわち、指示モニタでは、報知する停止操作の情報と一義的に対応する態様で報知すればよく、必ずしも、停止操作の情報を直接的に報知する必要はない（例えば、指示モニタにおいて数値「１」が表示されたとしても、遊技者によっては報知内容を特定できない可能性もあり、直接的な報知とは言えない）。一方、後述の表示装置１１等のその他の手段によるサブ側（副制御基板側）での報知では、停止操作の情報を直接的に報知してもよい。例えば、押し順「１ｓｔ」を報知する場合、指示モニタでは報知する押し順と一義的に対応する数値「１」を表示するが、その他の手段（例えば、表示装置１１等）では、左リール３Ｌに対して第１停止操作を行わせるための指示情報を直接的に報知してもよい。 When such a configuration is applied, the notification mode on the instruction monitor and the notification mode on other means controlled by the sub-control board 72 may be different from each other. In other words, the instruction monitor only needs to notify in a manner that uniquely corresponds to the information on the stop operation being notified, and does not necessarily need to notify the information on the stop operation directly (for example, even if the number "1" is displayed on the instruction monitor, some players may not be able to identify the content of the notification, and this cannot be considered a direct notification). On the other hand, notifications on the sub-side (sub-control board side) using other means, such as the display device 11 described below, may directly notify the information on the stop operation. For example, when notifying the push order "1st," the instruction monitor displays the number "1" that uniquely corresponds to the push order being notified, but other means (for example, the display device 11) may directly notify instruction information for performing the first stop operation on the left reel 3L.
このような構成のパチスロ１では、副制御基板７２の制御だけでなく、主制御基板７１の制御によっても、内部当籤役に応じた必要な停止操作の情報を報知することができる。また、このような停止操作の情報の報知の有無は、遊技状態に応じて制御されるようにしてもよい。例えば、後述の一般遊技状態（非ＡＲＴ遊技状態）では停止操作の情報を報知せずに、後述のＡＲＴ遊技状態（後述の図１４参照）において停止操作の情報を報知するようにしてもよい。 In a pachislot 1 configured in this way, necessary stop operation information according to the internal winning combination can be notified not only by control of the sub-control board 72 but also by control of the main control board 71. Furthermore, whether or not such stop operation information is notified may be controlled according to the gaming state. For example, stop operation information may not be notified in the general gaming state (non-ART gaming state) described below, but may be notified in the ART gaming state (see Figure 14 described below).
また、遊技者側から見て、リール表示窓４の左方には、サブ表示装置１８が設けられる。サブ表示装置１８は、図２に示すように、ドア本体９の前面部のうち、台座部１３の略水平面の台座領域から略垂直に立設するように設けられる。サブ表示装置１８は、液晶ディスプレイや有機ＥＬ（Electro-Luminescence）ディスプレイで構成され、各種情報を表示する。 In addition, a sub-display device 18 is provided to the left of the reel display window 4 when viewed from the player's side. As shown in Figure 2, the sub-display device 18 is provided on the front surface of the door main body 9, standing approximately vertically from the base area on the approximately horizontal surface of the base part 13. The sub-display device 18 is composed of a liquid crystal display or an organic EL (Electro-Luminescence) display, and displays various information.
また、サブ表示装置１８の表示面上には、タッチセンサ１９が設けられている（後述の図７参照）。タッチセンサ１９は、静電容量方式などの所定の動作原理に従い動作し、遊技者の操作を受け付けると、タッチ入力情報として当該操作に応じた信号を出力する。そして、本実施形態のパチスロ１は、タッチセンサ１９を介して受け付けた遊技者の操作（タッチセンサ１９から出力されるタッチ入力情報）に応じて、サブ表示装置１８の表示を切り替え可能にする機能を有する。なお、サブ表示装置１８は、タッチセンサ１９から出力されるタッチ入力情報に基づいて後述の副制御基板７２（後述の図７参照）により制御される。 A touch sensor 19 is also provided on the display surface of the sub-display device 18 (see Figure 7 below). The touch sensor 19 operates according to a predetermined operating principle, such as a capacitance system, and when it receives a player's operation, it outputs a signal corresponding to that operation as touch input information. The pachislot 1 of this embodiment has the function of switching the display on the sub-display device 18 in response to the player's operation received via the touch sensor 19 (touch input information output from the touch sensor 19). The sub-display device 18 is controlled by a sub-control board 72 (see Figure 7 below) based on the touch input information output from the touch sensor 19.
ドア本体９の下部には、メダル払出口２４、メダル受皿２５、２つのスピーカ用孔２０Ｌ，２０Ｒ等が設けられる。メダル払出口２４は、後述のメダル払出装置５１の駆動により排出されるメダルを外部に導く。メダル受皿２５は、メダル払出口２４から排出されたメダルを貯める。また、２つのスピーカ用孔２０Ｌ，２０Ｒからは、演出内容に対応する効果音や楽曲等の音声が出力される。 The lower part of the door body 9 is provided with a medal payout opening 24, a medal receiving tray 25, and two speaker holes 20L and 20R. The medal payout opening 24 guides medals that are dispensed by the medal payout device 51 (described below) to the outside. The medal receiving tray 25 stores the medals dispensed from the medal payout opening 24. In addition, the two speaker holes 20L and 20R output sound effects, music, and other sounds that correspond to the performance content.
［内部構造］
次に、パチスロ１の内部構造を、図３及び図４を参照しながら説明する。図３は、キャビネット２ａの内部構造を示す図であり、図４は、フロントドア２ｂの裏面側の内部構造を示す図である。
[Internal structure]
Next, the internal structure of the pachislot 1 will be described with reference to Figures 3 and 4. Figure 3 is a diagram showing the internal structure of the cabinet 2a, and Figure 4 is a diagram showing the internal structure on the back side of the front door 2b.
キャビネット２ａは、図３に示すように、上面板２７ａと、底面板２７ｂと、左右の側面板２７ｃ，２７ｄと、背面板２７ｅとを有する。そして、キャビネット２ａ内の上部には、表示装置１１が配設される。 As shown in FIG. 3, the cabinet 2a has a top panel 27a, a bottom panel 27b, left and right side panels 27c and 27d, and a back panel 27e. The display device 11 is disposed in the upper part of the cabinet 2a.
表示装置１１は、プロジェクタ機構２１１と、プロジェクタ機構２１１から投射された映像光が投影される箱状の被投影部材２１２ａとを有し、プロジェクションマッピングによる映像表示を行う。具体的には、表示装置１１では、立体物となる被投影部材２１２ａの位置（投影距離や角度など）や形状に基づいて映像光を生成し、その映像光が、プロジェクタ機構２１１により被投影部材２１２ａの表面に投影される。このような演出機能を設けることにより、高度で且つ迫力のある演出を行うことができる。また、図３には示さないが、箱状の被投影部材２１２ａの裏側には、表示面が湾曲した別の被投影部材が設けられ、遊技状態に応じて、どちらか一方の被投影部材が、映像光が投影されるスクリーンとして使用される。それゆえ、キャビネット２ａ内は、遊技状態に応じて、被投影部材を切り換える機能（不図示）も設けられる。 The display device 11 has a projector mechanism 211 and a box-shaped projection target 212a onto which the image light projected from the projector mechanism 211 is projected, and displays images using projection mapping. Specifically, the display device 11 generates image light based on the position (projection distance, angle, etc.) and shape of the projection target 212a, which is a three-dimensional object, and the image light is projected onto the surface of the projection target 212a by the projector mechanism 211. By providing such a performance function, advanced and powerful performances can be created. Also, although not shown in Figure 3, another projection target with a curved display surface is provided on the back side of the box-shaped projection target 212a, and either projection target is used as a screen onto which the image light is projected depending on the game status. Therefore, the cabinet 2a is also provided with a function (not shown) to switch the projection target depending on the game status.
キャビネット２ａ内の下部には、メダル払出装置（以下、ホッパー装置という）５１と、メダル補助収納庫５２と、電源装置５３とが配設される。 A medal payout device (hereinafter referred to as a hopper device) 51, an auxiliary medal storage 52, and a power supply device 53 are located at the bottom of the cabinet 2a.
ホッパー装置５１は、キャビネット２ａにおける底面板２７ｂの中央部に取り付けられる。このホッパー装置５１は、多量のメダルを収容可能で、それらを１枚ずつ排出可能な構造を有する。ホッパー装置５１は、貯留されたメダルが例えば５０枚を超えたとき、又は、精算ボタンが押下されてメダルの精算が実行されるときに、メダルを払い出す。そして、ホッパー装置５１によって払い出されたメダルは、メダル払出口２４（図２参照）から排出される。 The hopper device 51 is attached to the center of the bottom panel 27b of the cabinet 2a. This hopper device 51 is capable of storing a large number of medals and is structured to be able to discharge them one by one. The hopper device 51 pays out medals when the number of stored medals exceeds, for example, 50, or when the settlement button is pressed to settle the medals. The medals paid out by the hopper device 51 are then discharged from the medal payout opening 24 (see Figure 2).
メダル補助収納庫５２は、ホッパー装置５１から溢れ出たメダルを収納する。このメダル補助収納庫５２は、キャビネット２ａ内部を正面から見て、ホッパー装置５１の右側に配置される。また、メダル補助収納庫５２は、キャビネット２ａの底面板２７ｂに対して着脱可能に取り付けられている。 The auxiliary medal storage 52 stores medals that overflow from the hopper device 51. When looking at the interior of the cabinet 2a from the front, the auxiliary medal storage 52 is located to the right of the hopper device 51. The auxiliary medal storage 52 is also detachably attached to the bottom panel 27b of the cabinet 2a.
電源装置５３は、電源スイッチ５３ａと、電源基板５３ｂ（電源供給手段）とを有している（後述の図７参照）。この電源装置５３は、キャビネット２ａ内部を正面から見て、ホッパー装置５１の左側に配置されており、左側面板２７ｃに取り付けられている。電源装置５３は、サブ電源装置（不図示）から供給された交流電圧１００Ｖの電力を各部で必要な直流電圧の電力に変換して、変換した電力を各部へ供給する。 The power supply unit 53 has a power switch 53a and a power supply board 53b (power supply means) (see Figure 7 below). When looking at the interior of the cabinet 2a from the front, the power supply unit 53 is located to the left of the hopper unit 51 and is attached to the left side panel 27c. The power supply unit 53 converts the 100V AC power supplied from the sub-power supply unit (not shown) into the DC voltage power required by each component and supplies the converted power to each component.
また、キャビネット２ａ内の電源装置５３の上方には、副制御基板７２（後述の図７参照）を収容する副制御基板ケース５７が配設される。副制御基板ケース５７に収納された副制御基板７２には、後述の副制御回路２００（後述の図１０参照）が搭載されている。この副制御回路２００は、映像の表示等による演出の実行を制御する回路である。副制御回路２００の具体的な構成については後述する。 In addition, above the power supply unit 53 within the cabinet 2a, a sub-control board case 57 is disposed, housing a sub-control board 72 (see FIG. 7, described below). The sub-control board 72 housed in the sub-control board case 57 is equipped with a sub-control circuit 200 (see FIG. 10, described below). This sub-control circuit 200 is a circuit that controls the execution of effects such as video display. The specific configuration of the sub-control circuit 200 will be described later.
キャビネット２ａ内の副制御基板ケース５７の上方には、副中継基板６１が配設される。この副中継基板６１は、副制御基板７２と後述の主制御基板７１とを接続する配線が実装された中継基板である。また、副中継基板６１は、副制御基板７２と副制御基板７２の周辺に配設された基板や各種装置部（ユニット）などとを接続する配線が実装された中継基板である。 A sub-relay board 61 is disposed above the sub-control board case 57 within cabinet 2a. This sub-relay board 61 is a relay board on which wiring is mounted that connects the sub-control board 72 to the main control board 71 (described below). The sub-relay board 61 is also a relay board on which wiring is mounted that connects the sub-control board 72 to boards and various device sections (units) disposed around the sub-control board 72.
また、図３には示さないが、キャビネット２ａ内には、キャビネット側中継基板４４（後述の図７参照）が配設される。このキャビネット側中継基板４４は、主制御基板７１（後述の図７参照）と、ホッパー装置５１、遊技メダル補助収納庫スイッチ７７（後述の図７参照）及びメダル払出カウントスイッチ（不図示）のそれぞれとを接続する配線が実装された中継基板である。 Although not shown in Figure 3, a cabinet-side relay board 44 (see Figure 7, described below) is disposed within cabinet 2a. This cabinet-side relay board 44 is a relay board on which wiring is mounted that connects the main control board 71 (see Figure 7, described below) with the hopper device 51, the auxiliary medal storage switch 77 (see Figure 7, described below), and the medal payout count switch (not shown).
フロントドア２ｂの裏面側の中央部には、図４に示すように、ミドルドア４１が、配設され、リール表示窓４（図２参照）を裏側から開閉可能に取り付けられている。また、図４には示さないが、ミドルドア４１のリール表示窓４側には、３つのリール３Ｌ，３Ｃ，３Ｒが取り付けられ、ミドルドア４１のリール表示窓４側とは反対側には、主制御基板７１（後述の図７参照）が収納された主制御基板ケース５５が取り付けられている。なお、３つのリール３Ｌ，３Ｃ，３Ｒには、所定の減速比をもったギアを介してステッピングモータ（不図示）が接続されている。 As shown in Figure 4, a middle door 41 is disposed in the center of the rear side of the front door 2b, and is attached so that the reel display window 4 (see Figure 2) can be opened and closed from the rear side. Although not shown in Figure 4, three reels 3L, 3C, and 3R are attached to the reel display window 4 side of the middle door 41, and a main control board case 55 containing a main control board 71 (see Figure 7, described below) is attached to the side opposite the reel display window 4 side of the middle door 41. A stepping motor (not shown) is connected to the three reels 3L, 3C, and 3R via gears with a predetermined reduction ratio.
主制御基板ケース５５に収納された主制御基板７１は、後述する主制御回路９０（後述の図９参照）を有する。主制御回路９０（主制御手段）は、内部当籤役の決定、各リール３Ｌ，３Ｃ，３Ｒの回転及び停止、入賞の有無の判定といった、パチスロ１における遊技の主な流れを制御する回路である。また、本実施形態では、例えば、ＡＲＴの決定の有無の抽籤処理、ナビ情報の指示モニタへの表示処理、各種試験信号の送信処理などの制御も主制御回路９０により行われる。なお、主制御回路９０の具体的な構成は後述する。 The main control board 71 housed in the main control board case 55 has a main control circuit 90 (see Figure 9 below), which will be described later. The main control circuit 90 (main control means) is a circuit that controls the main flow of play in the pachislot 1, such as determining internal winning combinations, spinning and stopping the reels 3L, 3C, and 3R, and determining whether or not a win has occurred. In this embodiment, the main control circuit 90 also controls, for example, the lottery process for determining whether or not an ART has been determined, the display process of navigation information on the instruction monitor, and the transmission process of various test signals. The specific configuration of the main control circuit 90 will be described later.
フロントドア２ｂの裏面側において、ミドルドア４１の下方には、スピーカ６５Ｌ，６５Ｒが配設される。スピーカ６５Ｌ，６５Ｒは、それぞれスピーカ用孔２０Ｌ，２０Ｒ（図２参照）と対向する位置に配置されている。 Speakers 65L and 65R are disposed on the rear side of the front door 2b, below the middle door 41. The speakers 65L and 65R are positioned opposite the speaker holes 20L and 20R, respectively (see Figure 2).
また、スピーカ６５Ｌの上方には、セレクタ６６と、ドア開閉監視スイッチ６７とが配設される。セレクタ６６は、メダルの材質や形状等が適正であるか否かを選別する装置であり、メダル投入口１４に投入された適正なメダルをホッパー装置５１へ案内する。セレクタ６６内においてメダルが通過する経路上には、適正なメダルが通過したことを検出するメダルセンサ（遊技媒体検出手段：不図示）が設けられている。 Above the speaker 65L, a selector 66 and a door open/close monitoring switch 67 are provided. The selector 66 is a device that selects whether the material, shape, etc. of medals are appropriate, and guides appropriate medals inserted into the medal insertion slot 14 to the hopper device 51. A medal sensor (game medium detection means: not shown) is provided on the path along which the medals pass within the selector 66, detecting that appropriate medals have passed.
ドア開閉監視スイッチ６７は、フロントドア２ｂを裏面側から見て、セレクタ６６の左斜め下に配置される。このドア開閉監視スイッチ６７は、フロントドア２ｂの開閉を報知するためのセキュリティ信号をパチスロ１の外部に出力する。 The door open/close monitoring switch 67 is located diagonally below and to the left of the selector 66 when viewing the front door 2b from the back side. This door open/close monitoring switch 67 outputs a security signal to the outside of the slot machine 1 to notify the opening or closing of the front door 2b.
また、図４には示さないが、フロントドア２ｂを裏面において、ミドルドア４１により開閉された領域であり且つリール表示窓４の下方には、ドア中継端子板６８が配設される（後述の図７参照）。このドア中継端子板６８は、主制御基板ケース５５内の主制御基板７１と、各種のボタンやスイッチ、副中継基板６１、セレクタ６６、遊技動作表示基板８１、試験機用第１インターフェースボード３０１及び試験機用第２インターフェースボード３０２のそれぞれとを接続する配線が実装された中継基板である。なお、各種のボタン及びスイッチとしては、例えば、ＭＡＸベットボタン１５ａ、１ベットボタン１５ｂ、ドア開閉監視スイッチ６７、後述のＢＥＴスイッチ７７、スタートスイッチ７９等が挙げられる。 Although not shown in Figure 4, a door relay terminal board 68 is disposed behind the front door 2b in the area opened and closed by the middle door 41, below the reel display window 4 (see Figure 7, described below). This door relay terminal board 68 is a relay board on which wiring is mounted that connects the main control board 71 in the main control board case 55 with various buttons and switches, the sub-relay board 61, the selector 66, the game action display board 81, the first test machine interface board 301, and the second test machine interface board 302. Examples of the various buttons and switches include the MAX BET button 15a, the 1 BET button 15b, the door open/close monitor switch 67, the BET switch 77, and the start switch 79, described below.
＜サブ表示装置の表示例＞
ここで、図５Ａ～図５Ｅを参照して、サブ表示装置１８に表示される各種表示画面について説明する。なお、図５Ａは、サブ表示装置１８に表示されるトップ画面２２１を示す図であり、図５Ｂは、サブ表示装置１８に表示されるメニュー画面２２２を示す図である。また、図５Ｃ～図５Ｅは、サブ表示装置１８に表示される遊技情報画面２２３，２２４，２２５を示す図である。
<Example of display on the sub display device>
Here, various display screens displayed on the sub-display device 18 will be described with reference to Figures 5A to 5E. Figure 5A is a diagram showing a top screen 221 displayed on the sub-display device 18, and Figure 5B is a diagram showing a menu screen 222 displayed on the sub-display device 18. Figures 5C to 5E are diagrams showing game information screens 223, 224, and 225 displayed on the sub-display device 18.
サブ表示装置１８には、遊技者のタッチ操作により様々な表示画面が表示され、図５Ａ～図５Ｅに示すように、トップ画面２２１、メニュー画面２２２及び遊技情報画面２２３，２２４，２２５を含む各種表示画面が表示される。これらの表示画面は、タッチセンサ１９を介して受け付けた遊技者の操作信号に基づいて切り替えられる。 Various display screens are displayed on the sub-display device 18 in response to touch operations by the player, and as shown in Figures 5A to 5E, various display screens are displayed, including a top screen 221, a menu screen 222, and game information screens 223, 224, and 225. These display screens are switched based on the player's operation signal received via the touch sensor 19.
トップ画面２２１は、サブ表示装置１８に表示される表示画面のうちの初期画面であり、トップ画面２２１では、「ＭＥＮＵ」ボタン２２１ａと、概要遊技履歴２２１ｂとが表示される。「ＭＥＮＵ」ボタン２２１ａは、図５Ｂに示すメニュー画面２２２を呼び出すための操作ボタンであり、「ＭＥＮＵ」ボタン２２１ａに対して遊技者による所定操作（例えばタップ）が行われると、メニュー画面２２２が呼び出される。また、トップ画面２２１では、概要遊技履歴２２１ｂとして、パチスロ１の一部の遊技履歴（概要遊技履歴）を表示する。本実施形態では、概要遊技履歴２２１ｂとして、例えば、ボーナス回数、ＡＲＴ回数及びゲーム数（遊技回数）が表示される。 The top screen 221 is the initial screen among the display screens displayed on the sub-display device 18, and displays a "MENU" button 221a and a summary game history 221b. The "MENU" button 221a is an operation button for calling up the menu screen 222 shown in FIG. 5B, and the menu screen 222 is called up when the player performs a predetermined operation (e.g., tap) on the "MENU" button 221a. The top screen 221 also displays a portion of the game history (summary game history) of the pachislot 1 as the summary game history 221b. In this embodiment, the summary game history 221b displays, for example, the number of bonuses, the number of ARTs, and the number of games (number of games played).
メニュー画面２２２は、サブ表示装置１８で表示可能なメニューを表示する画面であり、メニュー画面２２２では、「戻る」ボタン２２２ａ、「登録」ボタン２２２ｂ、「説明」ボタン２２２ｃ、「配列配当」ボタン２２２ｄ、「リーチ目」ボタン２２２ｅ、「ＷＥＢサイト」ボタン２２２ｆ及び「音量」ボタン２２２ｇが表示される。「戻る」ボタン２２２ａは、トップ画面２２１を呼び出すための操作ボタンであり、「戻る」ボタン２２２ａに対して遊技者による操作が行われると、トップ画面２２１が呼び出される。また、「登録」ボタン２２２ｂ～「音量」ボタン２２２ｇは、対応するメニュー内容の表示画面を呼び出すための操作ボタンであり、各ボタンに対して遊技者による操作が行われると、対応するメニュー内容の表示画面が呼び出される。 The menu screen 222 is a screen that displays menus that can be displayed on the sub-display device 18, and displays a "Back" button 222a, a "Register" button 222b, a "Explanation" button 222c, a "Array Payout" button 222d, a "Reach Eye" button 222e, a "Website" button 222f, and a "Volume" button 222g. The "Back" button 222a is an operation button for calling up the top screen 221, and when the player operates the "Back" button 222a, the top screen 221 is called up. The "Register" button 222b to the "Volume" buttons 222g are operation buttons for calling up display screens for the corresponding menu contents, and when the player operates each button, the display screen for the corresponding menu contents is called up.
例えば、メニュー画面２２２において「登録」ボタン２２２ｂが遊技者により操作された場合、遊技中の遊技者を登録するための登録画面（不図示）がサブ表示装置１８の表示画面に呼び出される。近年のパチスロでは、機種ごとに遊技者を登録しておき、当該遊技者のこれまでの遊技履歴から、定められたミッションの達成状況などの様々な情報を管理するサービスが広く行われている。「登録」ボタン２２２ｂにより呼び出される登録画面は、このサービスの提供を受ける際に遊技者を登録するための表示画面である。 For example, when a player operates the "Register" button 222b on the menu screen 222, a registration screen (not shown) for registering a player currently playing is called up on the display screen of the sub-display device 18. In recent years, services have become common in pachislot machines where players are registered for each machine type and various information such as the player's playing history and the status of completion of set missions is managed. The registration screen called up by the "Register" button 222b is a display screen for registering a player when receiving this service.
また、例えば、メニュー画面２２２において「説明」ボタン２２２ｃが遊技者により操作された場合、パチスロ１の説明画面（不図示）がサブ表示装置１８の表示画面に呼び出される。説明画面で表示される情報には、例えば、設定値ごとのボーナス当籤確率やＡＲＴ当籤確率などのパチスロ１の仕様に関する説明や、パチスロ１の演出に登場するキャラクタの紹介説明などが含まれる。 Furthermore, for example, when the "Explanation" button 222c on the menu screen 222 is operated by the player, an explanation screen (not shown) for the pachislot 1 is called up on the display screen of the sub-display device 18. Information displayed on the explanation screen includes, for example, an explanation of the specifications of the pachislot 1, such as the bonus winning probability and ART winning probability for each setting value, and an introduction to the characters that appear in the presentation of the pachislot 1.
また、例えば、メニュー画面２２２において「配列配当」ボタン２２２ｄが遊技者により操作された場合、パチスロ１の配列配当画面（不図示）がサブ表示装置１８の表示画面に呼び出される。配列配当画面には、例えば、パチスロ１において入賞と判定される図柄の組合せと、入賞と判定された際の特典との対応関係（配当表）や、各リール３Ｌ，３Ｃ，３Ｒに描かれた図柄列（リール配列）などが表示される。 For example, when the "Array Payout" button 222d on the menu screen 222 is operated by a player, the array payout screen (not shown) for the pachislot 1 is called up on the display screen of the sub-display device 18. The array payout screen displays, for example, the correspondence (payout table) between the combinations of symbols that are determined to be winning on the pachislot 1 and the bonuses that will be awarded when a winning combination is determined, as well as the symbol rows (reel array) drawn on each of the reels 3L, 3C, and 3R.
また、例えば、メニュー画面２２２において「リーチ目」ボタン２２２ｅが遊技者により操作された場合、パチスロ１のリーチ目画面（不図示）がサブ表示装置１８の表示画面に呼び出される。リーチ目画面には、パチスロ１で設定されている「リーチ目」と称される図柄組合せの情報が表示される。なお、「リーチ目」と称する図柄組合せは、該図柄組合せが有効ラインに沿って表示されることにより、特別な特典が付与される図柄組合せであり、本実施形態のパチスロ１では、後述の図２８～図３０の入賞作動フラグ格納領域の内容欄に示す略称「リーチ目リプ」に対応する図柄組合せが該当する。そして、本実施形態では、「リーチ目リプ」に係る図柄組合せが有効ラインに沿って表示された場合、その後、遊技者にとって有利な状態（例えば、ボーナス状態、通常ＡＲＴ又はＣＴ（後述の図１４参照））に移行することが確定する。 For example, when the player operates the "Reach Eye" button 222e on the menu screen 222, the reach eye screen (not shown) of the pachislot 1 is called up on the display screen of the sub-display device 18. The reach eye screen displays information about the symbol combinations called "reach eyes" set on the pachislot 1. A symbol combination called a "reach eye" is a symbol combination that confers a special bonus when the symbol combination is displayed along an active line. In the pachislot 1 of this embodiment, this symbol combination corresponds to the symbol combination corresponding to the abbreviation "reach eye lip" shown in the content column of the prize activation flag storage area in Figures 28 to 30 described below. In this embodiment, when a symbol combination related to a "reach eye lip" is displayed along an active line, it is determined that the player will subsequently transition to a state advantageous to the player (for example, a bonus state, normal ART, or CT (see Figure 14 described below)).
また、例えば、メニュー画面２２２において「ＷＥＢサイト」ボタン２２２ｆが遊技者により操作された場合、パチスロ１のＷＥＢ紹介画面（不図示）がサブ表示装置１８の表示画面に呼び出される。ＷＥＢ紹介画面には、例えば、パチスロ１の機種ごとに設けられた特設ＷＥＢサイトやパチスロ１のメーカーのＷＥＢサイトなど任意のＷＥＢサイトのＵＲＬを示す二次元コード（例えば、ＱＲコード（登録商標））が表示される。遊技者は、携帯電話などでＷＥＢ紹介画面に表示される二次元コードを読み込むことにより、対応するＷＥＢサイトにアクセスすることができる。 Furthermore, for example, when a player operates the "Website" button 222f on the menu screen 222, a web introduction screen (not shown) for the pachislot 1 is called up on the display screen of the sub-display device 18. The web introduction screen displays a two-dimensional code (e.g., a QR code (registered trademark)) indicating the URL of any website, such as a special website for each model of pachislot 1 or the website of the manufacturer of pachislot 1. The player can access the corresponding website by reading the two-dimensional code displayed on the web introduction screen with a mobile phone or the like.
また、例えば、メニュー画面２２２において「音量」ボタン２２２ｇが遊技者により操作された場合、スピーカ６５Ｌ，６５Ｒから出力する音の音量を調整することが可能な音量調整画面（不図示）がサブ表示装置１８の表示画面に呼び出される。遊技者は、音量調整画面を介してパチスロ１の演出音の音量を調整することができる。 Furthermore, for example, when the "Volume" button 222g on the menu screen 222 is operated by the player, a volume adjustment screen (not shown) that allows the player to adjust the volume of the sounds output from the speakers 65L and 65R is called up on the display screen of the sub-display device 18. The player can adjust the volume of the sound effects of the pachislot 1 via the volume adjustment screen.
なお、サブ表示装置１８は、上述した表示装置１１（プロジェクタ機構２１１及び表示ユニット２１２）とは別体に設けられるため、表示装置１１とは別個に制御することができる。それゆえ、本実施形態のパチスロ１では、遊技中（表示装置１１による演出の実行中）であっても、サブ表示装置１８の表示画面を遊技者の操作により切り替えることができる。その結果、例えば、遊技者が、表示装置１１の演出において登場するキャラクタのことを知りたいと思った場合、遊技者は、「説明」ボタン２２２ｃを操作して説明画面を呼び出すことにより、キャラクタ間の関係性などの情報を遊技中に把握することができる。また、例えば、遊技者が、遊技中に、いわゆる「レア役」が当籤した場合のリール回転中にレア役を入賞させるために目安とすべき図柄を把握したいと思った場合、遊技者は、「配列配当」ボタン２２２ｄを操作して配列配当画面を呼び出すことにより、リール配列を把握することができる。 The sub-display device 18 is provided separately from the display device 11 (projector mechanism 211 and display unit 212), and can be controlled separately from the display device 11. Therefore, in the pachislot 1 of this embodiment, the display screen of the sub-display device 18 can be switched by the player even during play (while the display device 11 is executing a performance). As a result, for example, if a player wants to know about the characters appearing in the performance on the display device 11, the player can grasp information such as the relationships between the characters while playing the game by operating the "Explanation" button 222c to call up the explanation screen. Furthermore, for example, if a player wants to understand the symbol that should be used as a guide to win the rare role during reel rotation if a so-called "rare role" is drawn during play, the player can grasp the reel arrangement by operating the "Arrangement Payout" button 222d to call up the arrangement payout screen.
遊技情報画面２２３，２２４，２２５は、パチスロ１の遊技履歴のうちのトップ画面２２１に表示する概要遊技履歴を含む詳細遊技履歴情報を表示する表示画面である。 The game information screens 223, 224, and 225 are display screens that display detailed game history information, including the summary game history displayed on the top screen 221, from the game history of the pachislot machine 1.
遊技情報画面２２３には、「戻る」ボタン２２３ａと、「ＭＥＮＵ」ボタン２２３ｂと、「前へ」ボタン２２３ｃと、「次へ」ボタン２２３ｄと、遊技履歴２２３ｅとが表示される。「戻る」ボタン２２３ａ及び「ＭＥＮＵ」ボタン２２３ｂは、それぞれトップ画面２２１及びメニュー画面２２２をサブ表示装置１８の表示画面に呼び出すための操作ボタンであり、各ボタンを遊技者が操作することにより、対応する表示画面が呼び出される。また、「前へ」ボタン２２３ｃ及び「次へ」ボタン２２３ｄは、遊技情報画面を所定の順序で切り替えるための操作ボタンであり、「前へ」ボタン２２３ｃが遊技者により操作されると、表示画面が遊技情報画面２２３から遊技情報画面２２５に切り替わり、「次へ」ボタン２２３ｄが遊技者により操作されると、表示画面が遊技情報画面２２３から遊技情報画面２２４に切り替わる。また、遊技履歴２２３ｅとしては、図５Ｃに示すように、ゲーム数（遊技回数）、ボーナス回数、ＡＲＴ回数及びＣＺ（チャンスゾーン）回数が表示される。 The game information screen 223 displays a "Back" button 223a, a "MENU" button 223b, a "Previous" button 223c, a "Next" button 223d, and a game history 223e. The "Back" button 223a and the "MENU" button 223b are operation buttons for calling up the top screen 221 and the menu screen 222, respectively, on the display screen of the sub-display device 18. When the player operates each button, the corresponding display screen is called up. The "Previous" button 223c and the "Next" button 223d are operation buttons for switching between game information screens in a predetermined order. When the player operates the "Previous" button 223c, the display screen switches from the game information screen 223 to the game information screen 225. When the player operates the "Next" button 223d, the display screen switches from the game information screen 223 to the game information screen 224. Additionally, as shown in Figure 5C, the gaming history 223e displays the number of games (number of games played), number of bonuses, number of ARTs, and number of CZs (chance zones).
遊技情報画面２２４には、「戻る」ボタン２２４ａと、「ＭＥＮＵ」ボタン２２４ｂと、「前へ」ボタン２２４ｃと、「次へ」ボタン２２４ｄと、遊技履歴２１４ｅとが表示される。「戻る」ボタン２２４ａ及び「ＭＥＮＵ」ボタン２２４ｂは、それぞれトップ画面２２１及びメニュー画面２２２をサブ表示装置１８の表示画面に呼び出すための操作ボタンであり、各ボタンを遊技者が操作することにより、対応する表示画面が呼び出される。また、「前へ」ボタン２２４ｃ及び「次へ」ボタン２２４ｄは、遊技情報画面を所定の順序で切り替える操作ボタンであり、「前へ」ボタン２２４ｃが遊技者に操作されると、表示画面が遊技情報画面２２４から遊技情報画面２２３に切り替わり、「次へ」ボタン２２４ｄが遊技者により操作されると、表示画面が遊技情報画面２２４から遊技情報画面２２５に切り替わる。また、遊技履歴２２４ｅとしては、後述のＣＺ（チャンスゾーン）の突入回数及び成功回数が表示される。なお、後述するように、本実施形態では、ＣＺとして、ＣＺ１，ＣＺ２，ＣＺ３の３種類のＣＺが設けられる。それゆえ、遊技履歴２２４ｅとしては、図５Ｄに示すように、ＣＺ１～ＣＺ３のそれぞれの突入回数及び成功回数が表示される。 The game information screen 224 displays a "Back" button 224a, a "MENU" button 224b, a "Previous" button 224c, a "Next" button 224d, and a game history 224e. The "Back" button 224a and the "MENU" button 224b are operation buttons for calling up the top screen 221 and the menu screen 222, respectively, on the display screen of the sub-display device 18. When the player operates each button, the corresponding display screen is called up. The "Previous" button 224c and the "Next" button 224d are operation buttons for switching between game information screens in a predetermined order. When the player operates the "Previous" button 224c, the display screen switches from the game information screen 224 to the game information screen 223. When the player operates the "Next" button 224d, the display screen switches from the game information screen 224 to the game information screen 225. Additionally, the gaming history 224e displays the number of times a CZ (chance zone), described below, has been entered and the number of times it has been successful. As described below, in this embodiment, three types of CZs, CZ1, CZ2, and CZ3, are provided. Therefore, the gaming history 224e displays the number of times each of CZ1 to CZ3 has been entered and the number of times it has been successful, as shown in FIG. 5D.
遊技情報画面２２５には、「戻る」ボタン２２５ａと、「ＭＥＮＵ」ボタン２２５ｂと、「前へ」ボタン２２５ｃと、「次へ」ボタン２２５ｄと、遊技履歴２２５ｅとが表示される。「戻る」ボタン２２５ａ及び「ＭＥＮＵ」ボタン２２５ｂは、それぞれトップ画面２２１及びメニュー画面２２２をサブ表示装置１８の表示画面に呼び出すための操作ボタンであり、各ボタンを遊技者が操作することにより、対応する表示画面が呼び出される。また、「前へ」ボタン２２５ｃ及び「次へ」ボタン２２５ｄは、所定の順序で遊技情報画面を切り替えるための操作ボタンであり、「前へ」ボタン２２５ｃが遊技者に操作されると、表示画面が遊技情報画面２２５から遊技情報画面２２４に切り替わり、「次へ」ボタン２２５ｄが遊技者により操作されると、表示画面が遊技情報画面２２５から遊技情報画面２２３に切り替わる。また、遊技履歴２２５ｅとしては、図５Ｅに示すように、小役の当籤回数及び当籤確率（分子が１の分数）が表示される。 The game information screen 225 displays a "Back" button 225a, a "MENU" button 225b, a "Previous" button 225c, a "Next" button 225d, and a game history 225e. The "Back" button 225a and the "MENU" button 225b are operation buttons for calling up the top screen 221 and the menu screen 222, respectively, on the display screen of the sub-display device 18. When the player operates each button, the corresponding display screen is called up. The "Previous" button 225c and the "Next" button 225d are operation buttons for switching game information screens in a predetermined order. When the player operates the "Previous" button 225c, the display screen switches from the game information screen 225 to the game information screen 224. When the player operates the "Next" button 225d, the display screen switches from the game information screen 225 to the game information screen 223. Additionally, as shown in Figure 5E, the gaming history 225e displays the number of times a small winning combination has been won and the winning probability (a fraction with a numerator of 1).
なお、サブ表示装置１８に表示される表示画面の切り替え手法としては、例えば、それぞれの表示画面に表示される操作ボタンに対するタップ操作に基づいて切り替える手法を採用してもよいし、また、例えば、表示画面に対するスワイプ操作に基づいて切り替える手法を採用してもよい。 The display screens displayed on the sub-display device 18 may be switched, for example, based on a tap operation on an operation button displayed on each display screen, or may be switched based on a swipe operation on the display screen.
＜サブ表示装置の表示画面の各種切り替え機能＞
次に、本実施形態のパチスロ１におけるサブ表示装置１８の表示画面の各種切り替え機能について説明する。
<Various switching functions for the display screen of the sub display device>
Next, various switching functions of the display screen of the sub-display device 18 in the pachislot 1 of this embodiment will be described.
［サブ表示装置の表示画面の遷移例］
まず、図６Ａ及び６Ｂを参照して、本実施形態のパチスロ１におけるサブ表示装置１８の表示画面の遷移例（切り替え態様）について説明する。なお、図６Ａは、遊技者登録状態がセットされていない状況におけるサブ表示装置１８の表示画面の遷移例を示す図であり、図６Ｂは、遊技者登録状態がセットされている状況におけるサブ表示装置１８の表示画面の遷移例を示す図である。
[Example of transition of display screen on sub display device]
First, referring to Figures 6A and 6B, a description will be given of an example of transition (switching mode) of the display screen of the sub-display device 18 in the pachislot 1 of this embodiment. Figure 6A is a diagram showing an example of transition of the display screen of the sub-display device 18 when the player registration status is not set, and Figure 6B is a diagram showing an example of transition of the display screen of the sub-display device 18 when the player registration status is set.
遊技者登録状態がセットされていない状況では、図６Ａに示すように、サブ表示装置１８の表示画面は、トップ画面２２１とメニュー画面２２２との間、並びに、メニュー画面２２２とメニュー画面２２２から遷移可能な各種表示画面との間でのみ遷移可能であり、これらの表示画面間の遷移は副制御基板７２（後述のサブＣＰＵ２０１）により制御される。例えば、副制御基板７２は、タッチセンサ１９を介して取得したタッチ操作（例えば、所定のボタンに対するタップ操作や、表示画面上におけるスワイプ操作）に基づいて、トップ画面２２１及びメニュー画面２２２間で、表示画面を切り替える。しかしながら、遊技者登録状態がセットされていない状況では、副制御基板７２は、遊技情報画面２２３，２２４，２２５の表示が不可能となるように制御する。すなわち、遊技者登録状態がセットされていない状況では、遊技者は、サブ表示装置１８に遊技情報画面２２３，２２４，２２５を表示することができない。 When the player registration status is not set, as shown in FIG. 6A , the display screen of the sub-display device 18 can transition only between the top screen 221 and the menu screen 222, and between the menu screen 222 and various display screens that can be transitioned from the menu screen 222. The transition between these display screens is controlled by the sub-control board 72 (the sub-CPU 201, described below). For example, the sub-control board 72 switches the display screen between the top screen 221 and the menu screen 222 based on touch operations (e.g., tapping on a specific button or swiping on the display screen) acquired via the touch sensor 19. However, when the player registration status is not set, the sub-control board 72 controls the display so that the game information screens 223, 224, and 225 cannot be displayed. In other words, when the player registration status is not set, the player cannot display the game information screens 223, 224, and 225 on the sub-display device 18.
一方、遊技者登録状態がセットされている状況では、図６Ｂに示すように、サブ表示装置１８の表示画面は、トップ画面２２１とメニュー画面２２２との間、並びに、メニュー画面２２２とメニュー画面２２２から遷移可能な各種表示画面との間に加え、メニュー画面２２２と遊技情報画面２２３，２２４，２２５との間においても遷移可能となり、これらの表示画面間の遷移は副制御基板７２（後述のサブＣＰＵ２０１）により制御される。すなわち、副制御基板７２は、タッチセンサ１９を介して取得したタッチ操作に基づいて、トップ画面２２１とメニュー画面２２２との間だけでなく、トップ画面２２１及びメニュー画面２２２のそれぞれと、遊技情報画面２２３，２２４，２２５との間においても表示画面を切り替えることができる。それゆえ、本実施形態において、遊技者登録状態がセットされている場合、遊技者は、サブ表示装置１８に遊技情報画面２２３，２２４，２２５を表示することができる。 On the other hand, when the player registration status is set, as shown in FIG. 6B , the display screen of the sub-display device 18 can transition between the top screen 221 and the menu screen 222, and between the menu screen 222 and various display screens to which the menu screen 222 can be transitioned, as well as between the menu screen 222 and game information screens 223, 224, and 225. The transitions between these display screens are controlled by the sub-control board 72 (the sub-CPU 201, described below). That is, based on touch operations acquired via the touch sensor 19, the sub-control board 72 can switch the display screen not only between the top screen 221 and the menu screen 222, but also between each of the top screen 221 and the menu screen 222 and the game information screens 223, 224, and 225. Therefore, in this embodiment, when the player registration status is set, the player can display the game information screens 223, 224, and 225 on the sub-display device 18.
なお、図６Ｂに示すように、トップ画面２２１、メニュー画面２２２及び遊技情報画面２２３，２２４，２２５間における表示画面の遷移順序は任意である。それゆえ、例えば、トップ画面２２１から遊技情報画面２２３，２２４，２２５に直接遷移可能となる構成にしてもよいし、トップ画面２２１からメニュー画面２２２を介してのみ遊技情報画面２２３，２２４，２２５に遷移可能となる構成にしてもよい。 As shown in FIG. 6B, the order of transition between the top screen 221, menu screen 222, and game information screens 223, 224, and 225 can be arbitrary. Therefore, for example, the configuration may be such that direct transition from the top screen 221 to the game information screens 223, 224, and 225 is possible, or the configuration may be such that transition from the top screen 221 to the game information screens 223, 224, and 225 is possible only via the menu screen 222.
本実施形態のパチスロ１では、トップ画面２２１からメニュー画面２２２を介してのみ遊技情報画面２２３，２２４，２２５に遷移可能な構成（トップ画面２２１から遊技情報画面２２３，２２４，２２５に直接遷移できない構成）を採用している。なお、本実施形態のパチスロ１では、メニュー画面２２２において、遊技者が表示画面に対してスワイプ操作（メニュー選択操作ではない）を行うことにより、表示画面をメニュー画面２２２から遊技情報画面２２３，２２４，２２５に遷移させることができる。 The pachislot 1 of this embodiment is configured so that transition from the top screen 221 to the game information screens 223, 224, and 225 is possible only via the menu screen 222 (a configuration in which direct transition from the top screen 221 to the game information screens 223, 224, and 225 is not possible). Note that in the pachislot 1 of this embodiment, the player can transition from the menu screen 222 to the game information screens 223, 224, and 225 by performing a swipe operation (not a menu selection operation) on the display screen on the menu screen 222.
なお、本実施形態では、遊技情報画面２２３，２２４，２２５は、メニュー画面２２２とは完全に独立して設けられた表示画面である。すなわち、本実施形態のパチスロ１では、遊技履歴という、遊技者が遊技中に強い関心を抱く遊技の結果を示す情報を、配当配列や音量調節などの遊技の結果とは関係のない情報として独立して表示する。そして、本実施形態では、遊技者登録状態がセットされている状況において、メニュー画面２２２に対して遊技者がメニュー選択操作を行うことなく、遊技情報画面２２３，２２４，２２５を表示可能にしている。それゆえ、本実施形態では、遊技者登録状態がセットされている場合、遊技者が所望する情遊技履歴情報へのアクセスを容易に行うことができる。 In this embodiment, the game information screens 223, 224, and 225 are display screens that are completely independent of the menu screen 222. In other words, in the pachislot 1 of this embodiment, the game history, which is information showing the game results that the player is particularly interested in while playing, is displayed independently as information unrelated to the game results, such as payout arrangements and volume adjustments. In this embodiment, when the player registration status is set, the game information screens 223, 224, and 225 can be displayed without the player having to perform menu selection operations on the menu screen 222. Therefore, in this embodiment, when the player registration status is set, the player can easily access the game history information he or she desires.
また、本実施形態では、メニュー画面２２２に対するメニュー選択操作では、表示画面を遊技情報画面２２３，２２４，２２５に遷移させることができず、メニュー画面２２２に対してスワイプ操作（メニュー表示では指定されていない操作）を行わなければ、表示画面を遊技情報画面２２３，２２４，２２５に遷移させることができない。それゆえ、本実施形態のパチスロ１では、表示画面を遊技情報画面２２３，２２４，２２５に遷移させるためのスワイプ操作を、遊技者登録状態がセットされている状況における隠しコマンドとして扱うことができる。この場合、遊技者にとってみれば、パチスロ１に対する自身の知識により、知識の少ない他の遊技者では見ることのできない、より詳細な遊技履歴情報を見ることができるため、当該他の遊技者よりも有利に遊技を行うことができ、結果、遊技者が積極的に遊技を行うことを期待することができる。 Furthermore, in this embodiment, a menu selection operation on the menu screen 222 cannot transition the display screen to the game information screens 223, 224, and 225; a swipe operation (an operation not specified in the menu display) on the menu screen 222 is required to transition the display screen to the game information screens 223, 224, and 225. Therefore, in the pachislot 1 of this embodiment, a swipe operation for transitioning the display screen to the game information screens 223, 224, and 225 can be treated as a hidden command when the player registration status is set. In this case, from the player's perspective, their own knowledge of the pachislot 1 allows them to view more detailed game history information that other players with less knowledge cannot see, allowing them to play at an advantage over those other players. As a result, it can be expected that players will play more actively.
［遊技情報画面からトップ画面への表示切り替え機能］
本実施形態のパチスロ１は、サブ表示装置１８の表示画面を、遊技情報画面２２３，２２４，２２５から、遊技者の手動により、又は、自動的に、トップ画面２２１に遷移させる機能を有する。具体的には、本実施形態では、遊技情報画面２２３，２２４，２２５において「戻る」ボタンが操作されると、表示画面が遊技情報画面２２３，２２４，２２５からトップ画面２２１に遷移する（手動遷移機能）。また、本実施形態では、遊技情報画面２２３，２２４，２２５が表示されている状態において所定の条件を満たした場合には、遊技者の操作とは関係なく自動的に表示画面がトップ画面２２１に遷移する（自動遷移機能）。
[Display switching function from game information screen to top screen]
The pachislot 1 of this embodiment has a function of transitioning the display screen of the sub-display device 18 from the game information screens 223, 224, and 225 to the top screen 221 either manually by the player or automatically. Specifically, in this embodiment, when the "back" button is operated on the game information screens 223, 224, and 225, the display screen transitions from the game information screens 223, 224, and 225 to the top screen 221 (manual transition function). Also, in this embodiment, when a predetermined condition is met while the game information screens 223, 224, and 225 are displayed, the display screen automatically transitions to the top screen 221 regardless of the player's operation (automatic transition function).
より具体的には、パチスロ１では、遊技情報画面２２３，２２４，２２５が表示されている状態において、投入操作（ＭＡＸベットボタン１５ａへの操作、１ベットボタン１５ｂへの操作及びメダル投入口１４にメダルを投入する操作）が行われると、サブ表示装置１８の表示画面が自動的にトップ画面２２１に遷移する。なお、ＡＲＴ遊技状態のように、リプレイ役が内部当籤役として決定される確率が高い遊技状態（高リプ状態）では、リプレイ役入賞に伴う再遊技の作動によりメダルが自動的に投入されてしまう結果、高リプ状態では、遊技情報画面２２３，２２４，２２５を表示する機会が制限されてしまう可能性がある。そこで、本実施形態のパチスロ１では、再遊技の作動によりメダルが自動的に投入された場合には、メダルの投入操作ではなく、開始操作を契機として、自動的に表示画面が遊技情報画面２２３，２２４，２２５からトップ画面２２１に遷移する。 More specifically, in the pachislot 1, when a player performs an insertion operation (operating the MAX BET button 15a, operating the 1 BET button 15b, or inserting a medal into the medal insertion slot 14) while the game information screens 223, 224, and 225 are displayed, the display screen of the sub-display device 18 automatically transitions to the top screen 221. Note that in a game state (high replay state) where the probability of a replay winning a replay is high, such as in an ART game state, a medal is automatically inserted when a replay is activated following a winning replay. As a result, opportunities to display the game information screens 223, 224, and 225 may be limited in the high replay state. Therefore, in the pachislot 1 of this embodiment, when a medal is automatically inserted due to the replay activation, the display screen automatically transitions from the game information screens 223, 224, and 225 to the top screen 221, triggered not by the insertion of a medal but by the start operation.
すなわち、本実施形態では、再遊技が作動し、かつ、遊技情報画面２２３，２２４，２２５が表示されている場合には、開始操作を契機として、自動的に表示画面が遊技情報画面２２３，２２４，２２５からトップ画面２２１に遷移する。一方、再遊技の作動が行われていない場合には、投入操作を契機として、自動的に表示画面が遊技情報画面２２３，２２４，２２５からトップ画面２２１に遷移する。 In other words, in this embodiment, when replay is activated and the game information screens 223, 224, and 225 are displayed, the display screen automatically transitions from the game information screens 223, 224, and 225 to the top screen 221 in response to a start operation. On the other hand, when replay is not activated, the display screen automatically transitions from the game information screens 223, 224, and 225 to the top screen 221 in response to a coin insertion operation.
［メニュー内容表示画面からトップ画面（又はメニュー画面）への表示切り替え機能］
本実施形態のパチスロ１は、サブ表示装置１８の表示画面を、メニュー画面２２２に対するメニュー選択操作により遷移可能な各種メニュー内容表示画面（登録画面、説明画面、配列配当画面、リーチ目画面、ＷＥＢ紹介画面及び音量調整画面）から、遊技者の手動により、又は、自動的に、トップ画面２２１（又はメニュー画面２２２）に遷移させる機能を有する。具体的には、本実施形態では、メニュー内容表示画面において所定のボタン（例えば、「ＴＯＰへ戻る」ボタン）が操作されると、表示画面が当該メニュー内容表示画面からトップ画面２２１に遷移する（手動遷移機能）。また、本実施形態では、メニュー内容表示画面において特定のボタン（例えば、「戻る」ボタン）が操作されると、表示画面が当該メニュー内容表示画面からメニュー画面２２２に表示画面を遷移する（手動遷移機能）。
[Display switching function from menu content display screen to top screen (or menu screen)]
The pachislot 1 of this embodiment has a function of transitioning the display screen of the sub-display device 18 from various menu content display screens (registration screen, explanation screen, array payout screen, reach symbol screen, web introduction screen, and volume adjustment screen) that can be transitioned to by menu selection operation on the menu screen 222 to the top screen 221 (or menu screen 222) either manually by the player or automatically. Specifically, in this embodiment, when a predetermined button (e.g., a "return to TOP" button) is operated on the menu content display screen, the display screen transitions from the menu content display screen to the top screen 221 (manual transition function). Also, in this embodiment, when a specific button (e.g., a "back" button) is operated on the menu content display screen, the display screen transitions from the menu content display screen to the menu screen 222 (manual transition function).
さらに、本実施形態では、メニュー内容表示画面が表示されている状態において所定の時間が経過すると、遊技者の操作とは関係なく、自動的に表示画面がトップ画面２２１（又はメニュー画面２２２）に遷移する（自動遷移機能）。なお、この際、トップ画面２２１（又はメニュー画面２２２）に自動遷移する契機となる所定の時間は、現在表示しているメニュー内容表示画面の種類に応じて異なる。例えば、パチスロ１から出力する音量の調整を行う音量調整画面を長時間表示していると、音量が誤操作により意図しない音量に調整されてしまうおそれがあるだけでなく、誤操作により他の遊技者を不快にしてしまうおそれもある。それゆえ、音量調整画面では、他のメニュー内容表示画面よりも短い時間で、自動的にトップ画面２２１（又はメニュー画面２２２）に遷移するように設定されている。一方、登録画面は、遊技者の登録を行い易くするために、他のメニュー内容表示画面よりも長い時間で、自動的にトップ画面２２１（又はメニュー画面２２２）に遷移するように設定されている。 Furthermore, in this embodiment, when a predetermined time has elapsed while the menu content display screen is displayed, the display screen automatically transitions to the top screen 221 (or menu screen 222) regardless of the player's operation (automatic transition function). Note that the predetermined time that triggers the automatic transition to the top screen 221 (or menu screen 222) differs depending on the type of menu content display screen currently being displayed. For example, if the volume adjustment screen, which adjusts the volume output from the pachislot 1, is displayed for a long period of time, not only could the volume be adjusted to an unintended volume due to an incorrect operation, but the incorrect operation could also cause discomfort to other players. Therefore, the volume adjustment screen is set to automatically transition to the top screen 221 (or menu screen 222) in a shorter time than other menu content display screens. On the other hand, the registration screen is set to automatically transition to the top screen 221 (or menu screen 222) in a longer time than other menu content display screens, in order to make it easier for players to register.
すなわち、各メニュー内容表示画面には、トップ画面２２１（又はメニュー画面２２２）に自動遷移する契機となる経過時間（自動遷移時間）が、当該メニュー内容表示画面の種別に応じて適宜設定されており、音量調整画面には、他のメニュー内容表示画面よりも短い自動遷移時間が設定され、登録画面には、他のメニュー内容表示画面よりも長い自動遷移時間が設定されている。 In other words, for each menu content display screen, the elapsed time (automatic transition time) that triggers automatic transition to the top screen 221 (or menu screen 222) is set appropriately depending on the type of menu content display screen, with the volume adjustment screen being set with a shorter automatic transition time than the other menu content display screens, and the registration screen being set with a longer automatic transition time than the other menu content display screens.
［メニューの操作可否の選択機能］
本実施形態のパチスロ１では、サブ表示装置１８の表示画面を、メニュー画面２２２から、登録画面、説明画面、配列配当画面、リーチ目画面、ＷＥＢ紹介画面及び音量調整画面に遷移させることにより、遊技者が、これらのメニュー内容表示画面に応じた各種操作を行うことができ、また、各種情報を確認することができる。なお、このような遊技者がメニュー選択できる機能を遊技店側の設定に応じて制限できるような機能（メニューの操作可否の選択機能）を設けてもよい。
[Menu operation availability selection function]
In the pachislot 1 of this embodiment, the display screen of the sub-display device 18 can be transitioned from the menu screen 222 to a registration screen, an explanation screen, an array payout screen, a reach pattern screen, a web introduction screen, and a volume adjustment screen, allowing the player to perform various operations according to these menu content display screens and to check various information. Note that a function (a function for selecting whether or not to operate the menu) may be provided that limits the menu selection functions that the player can perform according to settings by the gaming parlor.
例えば、遊技店側の設定により、表示画面をメニュー画面２２２から音量調節画面に遷移不可能にする（例えば、メニュー画面２２２に「音量」ボタン２２２ｇを表示しない）ようにしてもよい。この場合、遊技者による音量調節を不可能にすることができる。 For example, the gaming establishment may set it so that the display screen cannot be switched from the menu screen 222 to the volume adjustment screen (for example, the "Volume" button 222g is not displayed on the menu screen 222). In this case, it is possible to make it impossible for players to adjust the volume.
＜パチスロが備える制御系＞
次に、パチスロ１が備える制御系について、図７を参照して説明する。図７は、パチスロ１の制御系の構成を示す回路ブロック図である。
<Control system of pachislot machines>
Next, the control system of the pachislot 1 will be described with reference to Fig. 7. Fig. 7 is a circuit block diagram showing the configuration of the control system of the pachislot 1.
パチスロ１は、ミドルドア４１に設けられた主制御基板７１と、フロントドア２ｂに設けられた副制御基板７２とを有する。また、パチスロ１は、主制御基板７１に接続された、リール中継端子板７４、設定用鍵型スイッチ５４（設定スイッチ）及びキャビネット側中継基板４４を有する。さらに、パチスロ１は、キャビネット側中継基板４４を介して主制御基板７１に接続された外部集中端子板４７、ホッパー装置５１、メダル補助収納庫スイッチ７５、リセットスイッチ７６及び電源装置５３を有する。なお、ホッパー装置５１の構成については上述したので、ここでは、その説明を省略する。 The pachislot 1 has a main control board 71 mounted on the middle door 41 and a sub-control board 72 mounted on the front door 2b. The pachislot 1 also has a reel relay terminal board 74, a setting key switch 54 (setting switch), and a cabinet-side relay board 44, all connected to the main control board 71. Furthermore, the pachislot 1 has an external centralized terminal board 47, a hopper device 51, an auxiliary medal storage switch 75, a reset switch 76, and a power supply device 53, all connected to the main control board 71 via the cabinet-side relay board 44. The configuration of the hopper device 51 has been described above, so its description will be omitted here.
リール中継端子板７４は、各リール３Ｌ，３Ｃ，３Ｒのリール本体の内側に配設されている。リール中継端子板７４は、各リール３Ｌ，３Ｃ，３Ｒのステッピングモータ（不図示）に電気的に接続されており、主制御基板７１からステッピングモータに出力される信号を中継する。 The reel relay terminal board 74 is disposed inside the reel body of each reel 3L, 3C, and 3R. The reel relay terminal board 74 is electrically connected to the stepping motor (not shown) of each reel 3L, 3C, and 3R, and relays signals output from the main control board 71 to the stepping motor.
設定用鍵型スイッチ５４は、主制御基板ケース５５に設けられる。設定用鍵型スイッチ５４は、パチスロ１の設定（設定１～設定６）を変更するとき、若しくは、パチスロ１の設定を確認するときに使用される。 The setting key switch 54 is provided on the main control board case 55. The setting key switch 54 is used when changing the settings of the pachislot 1 (settings 1 to 6) or when checking the settings of the pachislot 1.
キャビネット側中継基板４４は、主制御基板７１と、外部集中端子板４７、ホッパー装置５１、メダル補助収納庫スイッチ７５、リセットスイッチ７６及び電源装置５３のそれぞれとを接続する配線が実装された中継基板である。外部集中端子板４７は、メダル投入信号、メダル払出信号及びセキュリティ信号などの信号をパチスロ１の外部へ出力するために設けられる。メダル補助収納庫スイッチ７５は、メダル補助収納庫５２に設けられ、メダル補助収納庫５２がメダルで満杯になっているか否かを検出する。リセットスイッチ７６は、例えば、パチスロ１の設定を変更する際に用いられる。 The cabinet-side relay board 44 is a relay board on which wiring is mounted that connects the main control board 71 with the external centralized terminal board 47, hopper device 51, auxiliary medal storage switch 75, reset switch 76, and power supply device 53. The external centralized terminal board 47 is provided to output signals such as medal insertion signals, medal payout signals, and security signals to the outside of the pachislot 1. The auxiliary medal storage switch 75 is provided in the auxiliary medal storage 52 and detects whether the auxiliary medal storage 52 is full of medals. The reset switch 76 is used, for example, when changing the settings of the pachislot 1.
電源装置５３は、電源基板５３ｂと、電源基板５３ｂに接続された電源スイッチ５３ａとを有する。電源スイッチ５３ａは、パチスロ１に必要な電源を供給するときに押下される。電源基板５３ｂは、キャビネット側中継基板４４を介して主制御基板７１に接続されるとともに、副中継基板６１を介して副制御基板７２にも接続される。 The power supply device 53 has a power supply board 53b and a power switch 53a connected to the power supply board 53b. The power switch 53a is pressed to supply the necessary power to the pachislot 1. The power supply board 53b is connected to the main control board 71 via the cabinet-side relay board 44, and is also connected to the sub-control board 72 via the sub-relay board 61.
また、パチスロ１は、ドア中継端子板６８、並びに、該ドア中継端子板６８を介して、主制御基板７１に接続された、セレクタ６６、ドア開閉監視スイッチ６７、ＢＥＴスイッチ７７、精算スイッチ７８、スタートスイッチ７９、ストップスイッチ基板８０、遊技動作表示基板８１、副中継基板６１、試験機用第１インターフェースボード３０１及び試験機用第２インターフェースボード３０２を有する。なお、セレクタ６６、ドア開閉監視スイッチ６７及び副中継基板６１については、上述したので、ここでは、それらの説明を省略する。 The pachislot 1 also has a door relay terminal board 68, as well as a selector 66, a door opening/closing monitoring switch 67, a bet switch 77, a settlement switch 78, a start switch 79, a stop switch board 80, a game action display board 81, a sub-relay board 61, a first interface board 301 for the test machine, and a second interface board 302 for the test machine, all of which are connected to the main control board 71 via the door relay terminal board 68. The selector 66, the door opening/closing monitoring switch 67, and the sub-relay board 61 have been described above, so their explanation will be omitted here.
ＢＥＴスイッチ７７（投入操作検出手段）は、ＭＡＸベットボタン１５ａ又は１ベットボタン１５ｂが遊技者により押下されたことを検出する。精算スイッチ７８は、精算ボタン（不図示）が遊技者により押下されたことを検出する。スタートスイッチ７９（開始操作検出手段）は、スタートレバー１６が遊技者により操作されたこと（開始操作）を検出する。 The BET switch 77 (insertion operation detection means) detects when the MAX BET button 15a or 1 BET button 15b is pressed by the player. The settlement switch 78 detects when the settlement button (not shown) is pressed by the player. The START switch 79 (start operation detection means) detects when the start lever 16 is operated by the player (start operation).
ストップスイッチ基板８０（停止操作検出手段）は、回転しているメインリールを停止させるための回路と、停止可能なメインリールをＬＥＤなどにより表示するための回路とを備える。また、ストップスイッチ基板８０には、ストップスイッチ（不図示）が設けられる。ストップスイッチは、各ストップボタン１７Ｌ，１７Ｃ，１７Ｒが遊技者により押下されたこと（停止操作）を検出する。 The stop switch board 80 (stop operation detection means) is equipped with a circuit for stopping the spinning main reels and a circuit for indicating which main reels can be stopped using an LED or the like. The stop switch board 80 is also provided with a stop switch (not shown). The stop switch detects when each stop button 17L, 17C, 17R is pressed by the player (stop operation).
遊技動作表示基板８１は、情報表示器（７セグ表示器）６及びＬＥＤ８２に接続される。ＬＥＤ８２には、例えば、今回の遊技に投入されたメダルの枚数（以下、「投入枚数」という）に対応して点灯する、メダル投入枚数表示用の３つのＬＥＤ（以下、「第１ＬＥＤ」～「第３ＬＥＤ」という）や、遊技動作表示基板８１から入力される信号に基づいて、メダル投入が可能であることを表示するマーク、遊技開始を表示するマーク、再遊技を行うマークなどを点灯させるＬＥＤなどが含まれる。第１ＬＥＤ～第３ＬＥＤ（表示手段）では、メダルが１枚投入されると、第１ＬＥＤが点灯し、メダルが２枚投入されると、第１及び第２ＬＥＤが点灯し、メダルが３枚（遊技開始可能枚数）投入されると、第１ＬＥＤ～第３ＬＥＤが点灯する。なお、情報表示器６については、上述したので、ここでは、それらの説明を省略する。 The game action display board 81 is connected to the information display (7-segment display) 6 and the LEDs 82. The LEDs 82 include, for example, three LEDs (hereinafter referred to as the "first LED" to "third LED") for displaying the number of medals inserted, which light up in accordance with the number of medals inserted in the current game (hereinafter referred to as the "inserted number"), as well as LEDs that light up a mark indicating that medals can be inserted, a mark indicating that a game can be started, a mark indicating that a replay is to be performed, and the like, based on signals input from the game action display board 81. The first LED to the third LED (display means) light up as follows: when one medal is inserted, the first LED lights up; when two medals are inserted, the first and second LEDs light up; and when three medals (the number required to start a game) are inserted, the first LED to the third LED light up. The information display 6 has been described above, so a description thereof will be omitted here.
試験機用第１インターフェースボード３０１及び試験機用第２インターフェースボード３０２はともに、パチスロ１の検定試験（試射試験）において、遊技に関する各種信号を試験機に出力する際に用いられる中継基板である（なお、販売用のリリース製品としてのパチスロ１にはこれらの中継基板は搭載されていないので、販売用の主制御基板７１の主制御回路９０には、試験機用第１インターフェースボード３０１及び試験機用第２インターフェースボード３０２に接続するために必要な各種電子部品もまた実装されていない）。例えば、遊技に係る主要な動作（例えば、内部抽籤、リール停止制御等）を制御するための試験信号は、試験機用第１インターフェースボード３０１を介して出力され、例えば、主制御基板７１で決定された押し順ナビに係る試験信号などは、試験機用第２インターフェースボード３０２を介して出力される。 The first test machine interface board 301 and the second test machine interface board 302 are both relay boards used to output various game-related signals to the test machine during the certification test (test firing test) of the pachislot 1. (Note that, because these relay boards are not installed in the pachislot 1 as a released product for sale, the main control circuit 90 of the main control board 71 for sale does not also have the various electronic components necessary for connecting to the first test machine interface board 301 and the second test machine interface board 302.) For example, test signals for controlling major game-related operations (e.g., internal lottery, reel stop control, etc.) are output via the first test machine interface board 301, and test signals related to the push order navigation determined by the main control board 71 are output via the second test machine interface board 302.
副制御基板７２は、ドア中継端子板６８及び副中継基板６１を介して主制御基板７１に接続される。また、パチスロ１は、副中継基板６１を介して副制御基板７２に接続された、スピーカ群８４、ＬＥＤ群８５、２４ｈドア開閉監視ユニット６３、タッチセンサ１９及び表示ユニット２１２を有する。なお、タッチセンサ１９については、上述したので、ここでは、その説明を省略する。 The sub-control board 72 is connected to the main control board 71 via the door relay terminal board 68 and the sub-relay board 61. The pachislot 1 also has a speaker group 84, an LED group 85, a 24-hour door opening/closing monitoring unit 63, a touch sensor 19, and a display unit 212, which are connected to the sub-control board 72 via the sub-relay board 61. As the touch sensor 19 has been described above, its description will be omitted here.
スピーカ群８４は、スピーカ６５Ｌ，６５Ｒや図示しない各種スピーカを含んで構成される。ＬＥＤ群８５は、フロントパネル１０に設けられたランプ群２１や、腰部パネル１２の装飾パネルを背面側から照明するための光を出射する光源などを含んで構成される。２４ｈドア開閉監視ユニット６３は、ミドルドア４１の開閉の履歴情報を保存する。また、２４ｈドア開閉監視ユニット６３は、ミドルドア４１が開放されたときに、表示装置１１によりエラー表示を行うための信号を副制御基板７２（副制御回路２００）に出力する。表示ユニット２１２は、例えば、表示装置１１を構成する被投影部材２１２ａ、及び、被投影部材２１２ａの裏側に設けられた表示面が湾曲した別の被投影部材を含んで構成される。 The speaker group 84 includes speakers 65L and 65R and various other speakers not shown. The LED group 85 includes lamps 21 provided on the front panel 10 and light sources that emit light to illuminate the decorative panel of the lower back panel 12 from the rear side. The 24-hour door opening/closing monitoring unit 63 stores historical information about the opening and closing of the middle door 41. When the middle door 41 is opened, the 24-hour door opening/closing monitoring unit 63 outputs a signal to the sub-control board 72 (sub-control circuit 200) to display an error on the display device 11. The display unit 212 includes, for example, a projection target 212a that constitutes the display device 11 and another projection target with a curved display surface provided on the back side of the projection target 212a.
また、パチスロ１は、副制御基板７２に接続された、ロムカートリッジ基板８６及び液晶中継基板８７を有する。なお、ロムカートリッジ基板８６及び液晶中継基板８７は、副制御基板７２とともに副制御基板ケース５７に収納されている。 The pachislot 1 also has a ROM cartridge board 86 and a liquid crystal relay board 87 connected to the sub-control board 72. The ROM cartridge board 86 and the liquid crystal relay board 87 are housed in the sub-control board case 57 together with the sub-control board 72.
ロムカートリッジ基板８６は、サブＣＰＵ２０１により実行される各種制御プログラムと、演出用の画像（映像）、音声（スピーカ群８４）、光（ＬＥＤ群８５）及び通信のデータを管理するための基板である。液晶中継基板８７は、副制御基板７２と、表示装置１１を構成するプロジェクタ機構２１１、及び、サブ表示装置１８との間の接続配線を中継する基板である。なお、プロジェクタ機構２１１及びサブ表示装置１８については、上述したので、ここでは、それらの説明を省略する。 The ROM cartridge board 86 is a board that manages the various control programs executed by the sub-CPU 201, as well as the images (video), sound (speaker group 84), light (LED group 85), and communication data used for the effects. The LCD relay board 87 is a board that relays the connection wiring between the sub-control board 72 and the projector mechanism 211 that constitutes the display device 11, and the sub-display device 18. The projector mechanism 211 and sub-display device 18 have been described above, so a detailed explanation of them will be omitted here.
＜主制御回路＞
次に、図８を参照して、主制御基板７１に実装される主制御回路９０の構成について説明する。図８は、パチスロ１の主制御回路９０の構成例を示すブロック図である。
<Main control circuit>
Next, the configuration of the main control circuit 90 mounted on the main control board 71 will be described with reference to Fig. 8. Fig. 8 is a block diagram showing an example of the configuration of the main control circuit 90 of the pachislot 1.
主制御回路９０は、マイクロプロセッサ９１と、クロックパルス発生回路９２と、電源管理回路９３と、スイッチングレギュレータ９４（電源供給手段）とを備える。 The main control circuit 90 includes a microprocessor 91, a clock pulse generating circuit 92, a power management circuit 93, and a switching regulator 94 (power supply means).
マイクロプロセッサ９１は、遊技機用のセキュリティ機能付きマイクロプロセッサである。なお、本実施形態のマイクロプロセッサ９１では、後述するように、ソースプログラム上で規定可能な該マイクロプロセッサ９１に特有の様々な命令コード（例えば、後述の「ＬＤＱ」命令等：以下、「メインＣＰＵ１０１専用命令コード」という）が設けられている。本実施形態では、このメインＣＰＵ１０１専用命令コードを用いることにより、処理の効率化やプログラム容量の削減などを実現している。マイクロプロセッサ９１の内部構成については、後述の図９を参照して詳述し、マイクロプロセッサ９１に設けられているメインＣＰＵ１０１専用命令コードについては、後述の主制御回路が実行する各種処理において詳述する。 The microprocessor 91 is a microprocessor with security features for gaming machines. As described below, the microprocessor 91 of this embodiment is provided with various instruction codes specific to the microprocessor 91 that can be defined in the source program (for example, the "LDQ" instruction described below; hereinafter referred to as "main CPU 101-exclusive instruction codes"). In this embodiment, the use of these main CPU 101-exclusive instruction codes achieves improved processing efficiency and reduced program size. The internal configuration of the microprocessor 91 will be described in detail with reference to FIG. 9 described below, and the main CPU 101-exclusive instruction codes provided in the microprocessor 91 will be described in detail in the section on various processes executed by the main control circuit described below.
クロックパルス発生回路９２は、メインＣＰＵ作動用のクロックパルス信号を生成し、該生成したクロックパルス信号をマイクロプロセッサ９１に出力する。マイクロプロセッサ９１は、入力されたクロックパルス信号に基づいて、制御プログラムを実行する。 The clock pulse generating circuit 92 generates a clock pulse signal for operating the main CPU and outputs the generated clock pulse signal to the microprocessor 91. The microprocessor 91 executes a control program based on the input clock pulse signal.
電源管理回路９３は、電源基板５３ｂ（図７参照）から供給される直流１２Ｖの電源電圧の変動を管理する。そして、電源管理回路９３は、例えば、電源が投入された際（電源電圧が０Ｖから起動電圧値（１０Ｖ）を上回った際）には、リセット信号をマイクロプロセッサ９１の「ＸＳＲＳＴ」端子に出力し、電断が発生した際（電源電圧が１２Ｖから停電電圧値（１０．５Ｖ）を下回った際）には、電断検知信号をマイクロプロセッサ９１の「ＸＩＮＴ」端子に出力する。すなわち、電源管理回路９３は、電源投入時に、マイクロプロセッサ９１にリセット信号（起動信号）を出力する手段（起動手段）、及び、電断発生時に、マイクロプロセッサ９１に電断検知信号（停電信号）を出力する手段（停電手段）も兼ねる。 The power management circuit 93 manages fluctuations in the 12V DC power supply voltage supplied from the power supply board 53b (see Figure 7). For example, when power is turned on (when the power supply voltage rises from 0V to the startup voltage value (10V)), the power management circuit 93 outputs a reset signal to the "XSRST" terminal of the microprocessor 91, and when a power interruption occurs (when the power supply voltage falls from 12V to below the power interruption voltage value (10.5V)), the power management circuit 93 outputs a power interruption detection signal to the "XINT" terminal of the microprocessor 91. In other words, the power management circuit 93 serves as a means (startup means) for outputting a reset signal (startup signal) to the microprocessor 91 when power is turned on, and as a means (power interruption means) for outputting a power interruption detection signal (power interruption signal) to the microprocessor 91 when a power interruption occurs.
スイッチングレギュレータ９４は、ＤＣ／ＤＣ変換回路であり、マイクロプロセッサ９１の直流駆動電圧（直流５Ｖの電源電圧）を生成し、該生成した直流駆動電圧をマイクロプロセッサ９１の「ＶＣＣ」端子に出力する。 The switching regulator 94 is a DC/DC conversion circuit that generates a DC drive voltage (5V DC power supply voltage) for the microprocessor 91 and outputs the generated DC drive voltage to the "VCC" terminal of the microprocessor 91.
＜マイクロプロセッサ＞
次に、図９を参照して、マイクロプロセッサ９１の内部構成について説明する。図９は、マイクロプロセッサ９１の内部構成を示すブロック図である。
<Microprocessor>
Next, the internal configuration of the microprocessor 91 will be described with reference to Fig. 9. Fig. 9 is a block diagram showing the internal configuration of the microprocessor 91.
マイクロプロセッサ９１は、メインＣＰＵ１０１と、メインＲＯＭ１０２（第１記憶手段）と、メインＲＡＭ１０３（第２記憶手段）と、外部バスインターフェース１０４と、クロック回路１０５と、リセットコントローラ１０６と、演算回路１０７と、乱数回路１１０（乱数発生回路）と、パラレルポート１１１と、割込みコントローラ１１２と、タイマー回路１１３と、第１シリアル通信回路１１４と、第２シリアル通信回路１１５と、を有する。そして、マイクロプロセッサ９１を構成するこれらの各部は信号バス１１６を介して互いに接続されている。 The microprocessor 91 has a main CPU 101, a main ROM 102 (first storage means), a main RAM 103 (second storage means), an external bus interface 104, a clock circuit 105, a reset controller 106, an arithmetic circuit 107, a random number circuit 110 (random number generation circuit), a parallel port 111, an interrupt controller 112, a timer circuit 113, a first serial communication circuit 114, and a second serial communication circuit 115. These components that make up the microprocessor 91 are connected to each other via a signal bus 116.
メインＣＰＵ１０１は、クロック回路１０５で生成されたクロックパルスに基づいて、各種制御プログラムを実行して、遊技動作全般に係る制御を行う。ここで、メインＣＰＵ１０１の制御動作の一例としてリール停止制御について説明する。 The main CPU 101 executes various control programs based on the clock pulses generated by the clock circuit 105, and controls all aspects of gaming operations. Here, we will explain reel stop control as an example of the control operations of the main CPU 101.
メインＣＰＵ１０１は、リールインデックスを検出してから各リール３Ｌ，３Ｃ，３Ｌ（メインリール）のステッピングモータに対してパルスを出力した回数をカウントする。これにより、メインＣＰＵ１０１は、各リールの回転角度（主に、リールが図柄何個分だけ回転したか）を管理する。なお、リールインデックスとは、リールが一回転したことを示す情報である。このリールインデックスは、例えば、発光部及び受光部を有する光センサと、各リールの所定の位置に設けられ、各メインリールの回転により発光部と受光部との間に介在される検知片とを備えたリール位置検出部（不図示）により検出される。 After detecting the reel index, the main CPU 101 counts the number of times pulses are output to the stepping motors of each reel 3L, 3C, 3L (main reels). This allows the main CPU 101 to manage the rotation angle of each reel (mainly, the number of symbols the reel has rotated through). The reel index is information indicating that the reel has rotated once. This reel index is detected by a reel position detection unit (not shown), which includes, for example, an optical sensor with a light-emitting element and a light-receiving element, and a detection piece that is provided at a predetermined position on each reel and is interposed between the light-emitting element and the light-receiving element as each main reel rotates.
ここで、各リール３Ｌ，３Ｃ，３Ｌ（メインリール）の回転角度の管理について、具体的に説明する。ステッピングモータに対して出力されたパルスの数は、メインＲＡＭ１０３に設けられたパルスカウンタによって計数される。そして、図柄１つ分の回転に必要な所定回数のパルスの出力がパルスカウンタで計数される毎に、メインＲＡＭ１０３に設けられた図柄カウンタが１ずつ加算される。図柄カウンタは、各リールに応じて設けられている。図柄カウンタの値は、リール位置検出部（不図示）によってリールインデックスが検出されるとクリアされる。 Here, we will explain in detail how the rotation angle of each reel 3L, 3C, 3L (main reel) is managed. The number of pulses output to the stepping motor is counted by a pulse counter provided in main RAM 103. Then, each time the pulse counter counts the predetermined number of pulses required to rotate one symbol, the symbol counter provided in main RAM 103 is incremented by one. A symbol counter is provided for each reel. The value of the symbol counter is cleared when the reel index is detected by the reel position detection unit (not shown).
すなわち、本実施形態では、図柄カウンタを管理することにより、リールインデックスが検出されてから図柄何個分の回転が行われたのかを管理する。したがって、各リールの各図柄の位置は、リールインデックスが検出される位置を基準として検出される。 In other words, in this embodiment, the number of symbol rotations that have occurred since the reel index was detected is managed by managing the symbol counter. Therefore, the position of each symbol on each reel is detected based on the position where the reel index was detected.
メインＲＯＭ１０２には、メインＣＰＵ１０１により実行される各種制御プログラム、各種データテーブル、副制御回路２００に対して各種制御指令（コマンド）を送信するためのデータ等が記憶される。メインＲＡＭ１０３には、制御プログラムの実行により決定された内部当籤役等の各種データを格納する格納領域が設けられる。なお、メインＲＯＭ１０２及びメインＲＡＭ１０３の内部構成（メモリーマップ）については、後述の図１２を参照して詳述する。 The main ROM 102 stores various control programs executed by the main CPU 101, various data tables, data for sending various control instructions (commands) to the sub-control circuit 200, and the like. The main RAM 103 has a storage area for storing various data such as internal winning combinations determined by the execution of the control programs. The internal configuration (memory map) of the main ROM 102 and main RAM 103 will be described in detail below with reference to Figure 12.
外部バスインターフェース１０４は、マイクロプロセッサ９１の外部に設けられた各種構成部（例えば、各リール等）が接続された外部信号バス（不図示）と、マイクロプロセッサ９１とを電気的に接続するためのインターフェース回路である。クロック回路１０５は、例えば分周器（不図示）等を含んで構成され、クロックパルス発生回路９２から入力されたＣＰＵ作動用のクロックパルス信号を、その他の構成部（例えば、タイマー回路１１３）で使用される周波数のクロックパルス信号に変換する。なお、クロック回路１０５で生成されたクロックパルス信号は、リセットコントローラ１０６にも出力される。 The external bus interface 104 is an interface circuit for electrically connecting the microprocessor 91 to an external signal bus (not shown) to which various components (e.g., reels, etc.) located outside the microprocessor 91 are connected. The clock circuit 105 is configured to include, for example, a frequency divider (not shown), and converts the clock pulse signal for CPU operation input from the clock pulse generating circuit 92 into a clock pulse signal with a frequency used by other components (e.g., the timer circuit 113). The clock pulse signal generated by the clock circuit 105 is also output to the reset controller 106.
リセットコントローラ１０６は、電源管理回路９３から入力されたリセット信号に基づいて、ＩＡＴ（Illegal Address Trap）やＷＤＴ（watchdog timer）のリセットを行う。演算回路１０７は、乗算回路及び除算回路を含んで構成される。例えば、ソースプログラム上において、後述する「ＭＵＬ（乗算）」命令（後述の図９３Ｂ参照）を実行するときには、演算回路１０７がこの「ＭＵＬ」命令に基づく乗算処理を実行する。 The reset controller 106 resets the IAT (Illegal Address Trap) and WDT (watchdog timer) based on the reset signal input from the power management circuit 93. The arithmetic circuit 107 includes a multiplication circuit and a division circuit. For example, when the "MUL (multiplication)" instruction (see Figure 93B below) described below is executed in the source program, the arithmetic circuit 107 performs multiplication processing based on this "MUL" instruction.
乱数回路１１０は、予め定められた範囲の乱数（例えば、０～６５５３５又は０～２５５）を発生させる。また、図示しないが、乱数回路１１０は、２バイトのハードラッチ乱数を得るための乱数レジスタ０と、２バイトのソフトラッチ乱数を得るための乱数レジスタ１～３と、１バイトのソフトラッチ乱数を得るための乱数レジスタ４～７とで構成されている。なお、メインＣＰＵ１０１は、乱数回路１１０で発生させた所定範囲の乱数の中から１つの値を、例えば内部抽籤用の乱数値として抽出する。パラレルポート１１１は、マイクロプロセッサ９１と、マイクロプロセッサ９１の外部に設けられた各種回路（例えば、電源管理回路９３等）との間で入出力される信号のポート（メモリーマップＩ／Ｏ）である。また、パラレルポート１１１は、乱数回路１１０及び割込みコントローラ１１２にも接続される。スタートスイッチ７９はパラレルポート１１１のＰＩ０～ＰＩ４のいずれかの入力ポートに接続され、スタートスイッチ７９がオン状態になったタイミング（オンエッジ）で、パラレルポート１１１から乱数回路１１０の乱数レジスタ０へラッチ信号が出力される。そして、乱数回路１１０では、ラッチ信号が入力されることにより乱数レジスタ０がラッチされ、２バイトのハードラッチ乱数が取得される。 The random number circuit 110 generates random numbers within a predetermined range (e.g., 0 to 65535 or 0 to 255). Although not shown, the random number circuit 110 is composed of random number register 0 for generating two-byte hard-latch random numbers, random number registers 1 to 3 for generating two-byte soft-latch random numbers, and random number registers 4 to 7 for generating one-byte soft-latch random numbers. The main CPU 101 selects one value from the predetermined range of random numbers generated by the random number circuit 110, for example, as a random number value for internal lottery. The parallel port 111 is a port (memory-mapped I/O) for signals input and output between the microprocessor 91 and various circuits external to the microprocessor 91 (e.g., the power management circuit 93, etc.). The parallel port 111 is also connected to the random number circuit 110 and the interrupt controller 112. The start switch 79 is connected to one of the input ports PI0 to PI4 of the parallel port 111, and when the start switch 79 is turned on (on edge), a latch signal is output from the parallel port 111 to random number register 0 of the random number circuit 110. Then, in the random number circuit 110, the latch signal is input, latching random number register 0 and obtaining a 2-byte hard-latch random number.
割込みコントローラ１１２は、パラレルポート１１１を介して電源管理回路９３から入力される電断検知信号、又は、タイマー回路１１３から１．１１７２ｍｓ周期で入力されるタイムアウト信号に基づいて、メインＣＰＵ１０１による割込処理の実行タイミングを制御する。電源管理回路９３から電断検知信号が入力された場合、又は、タイマー回路１１３からタイムアウト信号が入力された場合には、割込みコントローラ１１２は、割込処理開始指令を示す割込要求信号をメインＣＰＵ１０１に出力する。メインＣＰＵ１０１は、タイマー回路１１３からのタイムアウト信号に応じて割込みコントローラ１１２から入力される割込要求信号に基づいて、入力ポートチェック処理、リール制御処理、通信データ送信処理、７セグＬＥＤ駆動処理、タイマー更新処理等の各種割込処理（後述の図１５８参照）を行う。 The interrupt controller 112 controls the timing of interrupt processing by the main CPU 101 based on a power interruption detection signal input from the power management circuit 93 via the parallel port 111 or a timeout signal input from the timer circuit 113 at 1.1172 ms intervals. When a power interruption detection signal is input from the power management circuit 93 or a timeout signal is input from the timer circuit 113, the interrupt controller 112 outputs an interrupt request signal indicating an interrupt processing start command to the main CPU 101. The main CPU 101 performs various interrupt processing (see Figure 158 described below), such as input port check processing, reel control processing, communication data transmission processing, 7-segment LED drive processing, and timer update processing, based on the interrupt request signal input from the interrupt controller 112 in response to the timeout signal from the timer circuit 113.
タイマー回路１１３（ＰＴＣ）は、クロック回路１０５で生成されたクロックパルス信号（メインＣＰＵ作動用のクロックパルス信号を分周器（不図示）で分周された周波数のクロックパルス信号）で動作する（経過時間をカウントする）。そして、タイマー回路１１３は、１．１１７２ｍｓｅｃの周期で割込みコントローラ１１２にタイムアウト信号（トリガー信号）を出力する。 The timer circuit 113 (PTC) operates (counts the elapsed time) using the clock pulse signal generated by the clock circuit 105 (a clock pulse signal whose frequency is obtained by dividing the clock pulse signal for operating the main CPU using a frequency divider (not shown)). The timer circuit 113 then outputs a timeout signal (trigger signal) to the interrupt controller 112 at intervals of 1.1172 msec.
第１シリアル通信回路１１４は、主制御基板７１から副制御基板７２にデータ（各種制御指令（コマンド））を送信する際のシリアル送信動作を制御する回路である。第２シリアル通信回路１１５は、主制御基板７１から試験機用第２インターフェースボード３０２にデータを送信する際のシリアル送信動作を制御する回路である。 The first serial communication circuit 114 is a circuit that controls the serial transmission operation when data (various control commands) is sent from the main control board 71 to the sub-control board 72. The second serial communication circuit 115 is a circuit that controls the serial transmission operation when data is sent from the main control board 71 to the second tester interface board 302.
＜副制御回路＞
次に、図１０を参照して、副制御基板７２に実装される副制御回路２００（副制御手段）の構成について説明する。図１０は、パチスロ１の副制御回路２００の構成例を示すブロック図である。
<Sub-control circuit>
Next, the configuration of the sub-control circuit 200 (sub-control means) mounted on the sub-control board 72 will be described with reference to Fig. 10. Fig. 10 is a block diagram showing an example of the configuration of the sub-control circuit 200 of the pachislot 1.
副制御回路２００は、主制御回路９０と電気的に接続されており、主制御回路９０から送信されるコマンドに基づいて演出内容の決定や実行等の処理を行う。副制御回路２００は、基本的に、サブＣＰＵ２０１、サブＲＡＭ２０２、レンダリングプロセッサ２０３、描画用ＲＡＭ２０４、ドライバ２０５を含んで構成される。 The sub-control circuit 200 is electrically connected to the main control circuit 90 and performs processes such as determining and executing the performance content based on commands sent from the main control circuit 90. The sub-control circuit 200 basically includes a sub-CPU 201, sub-RAM 202, rendering processor 203, drawing RAM 204, and driver 205.
なお、サブＣＰＵ２０１は、ロムカートリッジ基板８６に接続される。ドライバ２０５は、液晶中継基板８７に接続される。すなわち、ドライバ２０５は、液晶中継基板８７を介してプロジェクタ機構２１１及びサブ表示装置１８に接続される。 The sub-CPU 201 is connected to the ROM cartridge board 86. The driver 205 is connected to the liquid crystal relay board 87. That is, the driver 205 is connected to the projector mechanism 211 and the sub-display device 18 via the liquid crystal relay board 87.
サブＣＰＵ２０１は、主制御回路９０から送信されたコマンドに応じて、ロムカートリッジ基板８６に記憶されている制御プログラムに従い、映像、音、光の出力の制御を行う。ロムカートリッジ基板８６は、基本的に、プログラム記憶領域とデータ記憶領域とによって構成される。 The sub-CPU 201 controls the output of video, sound, and light in response to commands sent from the main control circuit 90 and in accordance with the control program stored on the ROM cartridge board 86. The ROM cartridge board 86 is basically composed of a program storage area and a data storage area.
プログラム記憶領域には、サブＣＰＵ２０１が実行する制御プログラムが記憶される。例えば、制御プログラムには、主制御回路９０との通信を制御するための主基板通信タスクや、演出用の乱数値を抽出し、演出内容（演出データ）の決定及び登録を行うための演出登録タスクを実行するための各種プログラムが含まれる。また、制御プログラムには、決定した演出内容に基づいて表示装置１１による映像の表示を制御する描画制御タスク、ＬＥＤ群８５等の光源による光の出力を制御するランプ制御タスク、スピーカ群８４による音の出力を制御する音声制御タスク等を実行するための各種プログラムも含まれる。 The program memory area stores control programs executed by the sub-CPU 201. For example, the control programs include various programs for executing a main board communication task for controlling communication with the main control circuit 90, and a performance registration task for extracting random numbers for performance and determining and registering performance content (performance data). The control programs also include various programs for executing a drawing control task for controlling the display of images by the display device 11 based on the determined performance content, a lamp control task for controlling the light output from light sources such as the LED group 85, and an audio control task for controlling the sound output from the speaker group 84.
データ記憶領域には、各種データテーブルを記憶する記憶領域、各演出内容を構成する演出データを記憶する記憶領域、映像の作成に関するアニメーションデータを記憶する記憶領域が含まれる。また、データ記憶領域には、ＢＧＭや効果音に関するサウンドデータを記憶する記憶領域、光の点消灯のパターンに関するランプデータを記憶する記憶領域等も含まれる。 The data storage area includes a storage area for storing various data tables, a storage area for storing performance data that constitutes each performance content, and a storage area for storing animation data related to the creation of images. The data storage area also includes a storage area for storing sound data related to background music and sound effects, and a storage area for storing lamp data related to light on/off patterns.
サブＲＡＭ２０２には、決定された演出内容や演出データを登録する格納領域や、主制御回路９０から送信されるサブフラグ（内部当籤役）等の各種データを格納する格納領域が設けられる。 The sub-RAM 202 has a storage area for registering determined performance content and performance data, as well as a storage area for storing various data such as sub-flags (internal winning combinations) sent from the main control circuit 90.
サブＣＰＵ２０１、レンダリングプロセッサ２０３、描画用ＲＡＭ（フレームバッファを含む）２０４及びドライバ２０５は、演出内容により指定されたアニメーションデータに従って映像を作成し、作成した映像を表示装置１１（プロジェクタ機構２１１）及び／又はサブ表示装置１８に表示させる。なお、表示装置１１（プロジェクタ機構２１１）及びサブ表示装置１８は、副制御基板７２により、それぞれ個別に制御される。 The sub-CPU 201, rendering processor 203, drawing RAM (including frame buffer) 204, and driver 205 create images according to animation data specified by the performance content, and display the created images on the display device 11 (projector mechanism 211) and/or sub-display device 18. The display device 11 (projector mechanism 211) and sub-display device 18 are each individually controlled by the sub-control board 72.
また、サブＣＰＵ２０１は、演出内容により指定されたサウンドデータに従ってＢＧＭなどの音をスピーカ群８４により出力させる。また、サブＣＰＵ２０１は、演出内容により指定されたランプデータに従ってＬＥＤ群８５の点灯及び消灯を制御する。 The sub-CPU 201 also outputs sounds such as background music from the speaker group 84 in accordance with sound data specified by the performance content. The sub-CPU 201 also controls the lighting and extinguishing of the LED group 85 in accordance with lamp data specified by the performance content.
＜メインＣＰＵが有する各種レジスタ＞
次に、図１１を参照しながら、メインＣＰＵ１０１が有する各種レジスタについて説明する。なお、図１１は、メインＣＰＵ１０１に含まれる各種レジスタの概略構成図である。
<Various registers of the main CPU>
Next, various registers included in the main CPU 101 will be described with reference to Fig. 11. Fig. 11 is a schematic diagram of the various registers included in the main CPU 101.
メインＣＰＵ１０１は、メイン・レジスタとして、アキュームレータＡ（以下、「Ａレジスタ」という）、フラグ・レジスタＦ（フラグレジスタ）、汎用レジスタＢ（以下、「Ｂレジスタ」という）、汎用レジスタＣ（以下、「Ｃレジスタ」という）、汎用レジスタＤ（以下、「Ｄレジスタ」という）、汎用レジスタＥ（以下、「Ｅレジスタ」という）、汎用レジスタＨ（以下、「Ｈレジスタ」という）及び汎用レジスタＬ（以下、「Ｌレジスタ」という）を有する。また、メインＣＰＵ１０１は、サブ・レジスタとして、アキュームレータＡ′、フラグ・レジスタＦ′、汎用レジスタＢ′、汎用レジスタＣ′、汎用レジスタＤ′、汎用レジスタＥ′、汎用レジスタＨ′及び汎用レジスタＬ′を汎用レジスタとして有する。なお、各レジスタは、１バイトのレジスタで構成される。 The main CPU 101 has the following main registers: accumulator A (hereinafter referred to as the "A register"), flag register F (flag register), general-purpose register B (hereinafter referred to as the "B register"), general-purpose register C (hereinafter referred to as the "C register"), general-purpose register D (hereinafter referred to as the "D register"), general-purpose register E (hereinafter referred to as the "E register"), general-purpose register H (hereinafter referred to as the "H register"), and general-purpose register L (hereinafter referred to as the "L register"). The main CPU 101 also has the following sub-registers as general-purpose registers: accumulator A', flag register F', general-purpose register B', general-purpose register C', general-purpose register D', general-purpose register E', general-purpose register H', and general-purpose register L'. Each register is a 1-byte register.
また、本実施形態では、ＢレジスタとＣレジスタとをペアレジスタ（以下、「ＢＣレジスタ」という）として用い、ＤレジスタとＥレジスタとをペアレジスタ（以下、「ＤＥレジスタ」という）として用いる。さらに、本実施形態では、ＨレジスタとＬレジスタとをペアレジスタ（以下、「ＨＬレジスタ」という）として用いる。 In addition, in this embodiment, the B register and C register are used as a pair of registers (hereinafter referred to as the "BC register"), and the D register and E register are used as a pair of registers (hereinafter referred to as the "DE register"). Furthermore, in this embodiment, the H register and L register are used as a pair of registers (hereinafter referred to as the "HL register").
フラグ・レジスタＦ，Ｆ′の各ビットには、図１１に示すように、演算処理の結果等を示す所定のフラグ情報がセットされる。例えばビット６（Ｄ６）には、演算結果の判定処理において演算結果が「０」であるか否かを示すデータ（ゼロフラグ）がセットされる。具体的には、演算結果が「０」である場合、ビット６にデータ「１」がセットされ、演算結果が「０」でない場合には、ビット６にデータ「０」がセットされる。そして、演算結果の判定処理では、メインＣＰＵ１０１は、ビット６のデータ「０」／「１」を参照して判定（ＹＥＳ／ＮＯ）を行う。 As shown in Figure 11, each bit of flag registers F and F' is set with predetermined flag information indicating the results of the arithmetic processing. For example, bit 6 (D6) is set with data (zero flag) indicating whether the result of the arithmetic processing is "0" or not in the arithmetic processing result determination process. Specifically, if the result of the arithmetic processing is "0", data "1" is set to bit 6, and if the result of the arithmetic processing is not "0", data "0" is set to bit 6. Then, in the arithmetic processing result determination process, main CPU 101 makes a determination (YES/NO) by referring to the data "0"/"1" of bit 6.
また、メインＣＰＵ１０１は、拡張レジスタＱ（以下、「Ｑレジスタ」という）を有する。Ｑレジスタは、１バイトのレジスタで構成される。なお、本実施形態では、後述の各種処理フローの中で説明するように、ソースプログラム上において、このＱレジスタを用いてアドレス指定を行う各種メインＣＰＵ１０１専用命令コードが設けられており、この命令コードの使用により、処理の効率化やメインＲＯＭ１０２の容量削減などを実現している。なお、Ｑレジスタを用いてアドレス指定を行う各種メインＣＰＵ１０１専用命令コードでは、Ｑレジスタには、アドレスの上位側のアドレスデータ（アドレス値）が格納される。なお、Ｑレジスタには、メインＣＰＵ１０１のリセット直後に、初期値として「Ｆ０Ｈ」がセットされる。また、Ｑレジスタを用いた「ＬＤ Ｑ，ｎ（８ビットデータ）」命令において、「ｎ」に任意の１バイトのデータをセットして該命令を実行することにより、Ｑレジスタの値を変更することができる。 The main CPU 101 also has an extension register Q (hereinafter referred to as the "Q register"). The Q register is a one-byte register. In this embodiment, as will be explained in the various processing flows described below, various main CPU 101-specific instruction codes that use the Q register to specify addresses are provided in the source program. The use of these instruction codes improves processing efficiency and reduces the capacity of the main ROM 102. In the various main CPU 101-specific instruction codes that use the Q register to specify addresses, the Q register stores the address data (address value) at the upper end of the address. Immediately after resetting the main CPU 101, the Q register is set to "F0H" as its initial value. In the "LD Q, n (8-bit data)" instruction using the Q register, the value of the Q register can be changed by setting any one-byte data to "n" and executing the instruction.
さらに、メインＣＰＵ１０１は、１バイトのレジスタで構成された、インタラプト・ページアドレス・レジスタＩ及びメモリ・リフレッシュ・レジスタＲ、並びに、２バイトのレジスタで構成された、インデックス・レジスタＩＸ、インデックス・レジスタＩＹ、スタックポインタＳＰ及びプログラムカウンタＰＣを専用レジスタとして有する。 In addition, the main CPU 101 has dedicated registers: an interrupt page address register I and a memory refresh register R, each consisting of a 1-byte register, and an index register IX, an index register IY, a stack pointer SP, and a program counter PC, each consisting of a 2-byte register.
＜メインＲＯＭ及びメインＲＡＭの内部構成（メモリマップ）＞
次に、図１２Ａ～図１２Ｃを参照しながら、主制御回路９０（マイクロプロセッサ９１）に含まれるメインＲＯＭ１０２及びメインＲＡＭ１０３の内部構成（以下「メモリマップ」という）について説明する。なお、図１２Ａは、メモリ全体のメモリマップを示す図であり、図１２Ｂは、メインＲＯＭ１０２のメモリマップを示す図であり、図１２Ｃは、メインＲＡＭ１０３のメモリマップを示す図である。
<Internal structure of main ROM and main RAM (memory map)>
Next, the internal configurations (hereinafter referred to as "memory maps") of the main ROM 102 and main RAM 103 included in the main control circuit 90 (microprocessor 91) will be described with reference to Figures 12A to 12C. Figure 12A is a diagram showing the memory map of the entire memory, Figure 12B is a diagram showing the memory map of the main ROM 102, and Figure 12C is a diagram showing the memory map of the main RAM 103.
主制御回路９０（マイクロプロセッサ９１）が備えるメモリ全体のメモリマップでは、図１２Ａに示すように、アドレスの先頭（００００Ｈ）側から、メインＲＯＭ１０２のメモリ領域、メインＲＡＭ１０３のメモリ領域、内蔵レジスタエリア及びＸＣＳデコードエリアが、不使用領域を間に挟んでこの順で、それぞれ所定のアドレスに配置される。 In the memory map of the entire memory provided in the main control circuit 90 (microprocessor 91), as shown in Figure 12A, starting from the top address (0000H), the main ROM 102 memory area, main RAM 103 memory area, built-in register area, and XCS decode area are each located at a specified address in this order, with unused areas in between.
メインＲＯＭ１０２のメモリマップでは、図１２Ｂに示すように、メインＲＯＭ１０２のアドレスの先頭（００００Ｈ）側から、プログラムエリア、データエリア、規定外エリア、商標記録エリア、プログラム管理エリア及びセキュリティ設定エリアが、この順で、それぞれ所定のアドレスに配置される。 In the memory map of main ROM 102, as shown in Figure 12B, from the top address (0000H) of main ROM 102, the program area, data area, non-standard area, trademark recording area, program management area, and security setting area are located in this order, each at a predetermined address.
なお、プログラムエリアには、遊技者により実施される遊技の遊技性に関連する各種制御処理において、メインＣＰＵ１０１により実行される各種処理の制御プログラムが記憶される。データエリアには、遊技者により実施される遊技の遊技性に関連する各種制御処理において、メインＣＰＵ１０１により使用される各種データ（例えば、内部抽籤テーブル等のデータテーブル、副制御回路４２に対して各種制御指令（コマンド）を送信するためのデータ等）が記憶される。すなわち、プログラムエリアとデータエリアとからなる遊技用ＲＯＭ領域（遊技用記憶領域）には、遊技店で遊技者が実際に行う遊技の遊技性に関連する制御処理（遊技性に関する処理）に必要な各種プログラム及び各種データが格納される。 The program area stores control programs for various processes executed by the main CPU 101 in various control processes related to the playability of games played by players. The data area stores various data (e.g., data tables such as internal lottery tables, data for sending various control instructions (commands) to the sub-control circuit 42, etc.) used by the main CPU 101 in various control processes related to the playability of games played by players. In other words, the game ROM area (game memory area) consisting of the program area and data area stores various programs and data necessary for control processes (gameability-related processes) related to the playability of games actually played by players at gaming establishments.
また、規定外エリアには、遊技者により実施される遊技の遊技性に直接関与しない各種処理（遊技性に影響を与えない処理）の制御プログラム及びデータが記憶される。例えば、パチスロ１の検定試験（試射試験）で使用されるプログラム及びデータ、電断時のチェックサム生成処理や電源復帰時のサムチェック処理などで使用される制御プログラム及びデータ、並びに、不正対策プログラム及びそれに必要なデータ等が、規定外エリアに格納される。 In addition, the non-regular area stores control programs and data for various processes that are not directly related to the playability of the game played by the player (processes that do not affect playability). For example, the non-regular area stores programs and data used in the certification test (test firing test) of the pachislot 1, control programs and data used for checksum generation processes when power is lost and sum check processes when power is restored, as well as anti-fraud programs and the data required for them.
メインＲＡＭ１０３のメモリマップでは、図１２Ｃに示すように、メインＲＡＭ１０３のアドレスの先頭（Ｆ０００Ｈ）側から、遊技用ＲＡＭ領域（所定格納領域、遊技用一時記憶領域）及び規定外ＲＡＭ領域（規定外一時記憶領域）が、この順で、それぞれ所定のアドレスに配置される。 In the memory map of main RAM 103, as shown in Figure 12C, starting from the top address (F000H) of main RAM 103, the game RAM area (predetermined storage area, game temporary memory area) and non-standard RAM area (non-standard temporary memory area) are located in this order, each at a predetermined address.
遊技用ＲＡＭ領域には、遊技者により実施される遊技の遊技性に関連する制御プログラムの実行により決定された例えば内部当籤役等の各種データを一時的に格納する作業領域及びスタックエリアが設けられる。そして、各種データのそれぞれは、遊技用ＲＡＭ領域内の所定アドレスの作業領域に格納される。 The gaming RAM area is provided with a working area and stack area for temporarily storing various data, such as internal winning combinations, determined by the execution of a control program related to the playability of the game played by the player. Each type of data is then stored in the working area at a specified address within the gaming RAM area.
また、規定外ＲＡＭ領域には、遊技者により実施される遊技の遊技性に直接関与しない各種処理の作業領域となる規定外作業領域と、規定外スタックとが設けられる。本実施形態では、この規定外ＲＡＭ領域を使用して、例えばサムチェック処理等の遊技者により実施される遊技の遊技性に直接関与しない各種処理が実行される。 The non-regular RAM area also includes a non-regular work area, which serves as a work area for various processes that are not directly related to the playability of the game played by the player, and a non-regular stack. In this embodiment, this non-regular RAM area is used to execute various processes that are not directly related to the playability of the game played by the player, such as sum check processing.
上述のように、本実施形態のパチスロ１では、メインＲＯＭ１０２内において、遊技者により実施される遊技の遊技性に直接関与しない各種処理に使用される各種プログラム及び各種データ（テーブル）を、遊技用ＲＯＭ領域とは異なるアドレスに配置された規定外ＲＯＭ領域（規定外記憶領域）に格納する。また、そのような遊技者により実施される遊技の遊技性に直接関与しない各種処理は、メインＲＡＭ１０３内において、遊技用ＲＡＭ領域とは異なるアドレスに配置された規定外ＲＡＭ領域を使用して行われる。 As described above, in the pachislot 1 of this embodiment, various programs and data (tables) used for various processes not directly related to the playability of the game performed by the player are stored in a non-regular ROM area (non-regular memory area) located at an address different from the game ROM area in the main ROM 102. Furthermore, various processes not directly related to the playability of the game performed by the player are performed using a non-regular RAM area located at an address different from the game RAM area in the main RAM 103.
このようなメインＲＯＭ１０２の構成では、従来の規則上においてプログラム等の配置不可とされていたＲＯＭ領域（規定外ＲＯＭ領域）に、遊技者が実際に行う遊技そのものには不要なプログラム及びデータを配置することができる。それゆえ、本実施形態では、遊技用ＲＯＭ領域の容量の圧迫を回避することができる。 With this configuration of the main ROM 102, it is possible to place programs and data that are not necessary for the actual game played by the player in a ROM area (non-regular ROM area) where programs and the like were previously prohibited under previous rules. Therefore, in this embodiment, it is possible to avoid pressure on the capacity of the game ROM area.
＜遊技状態の遷移フロー＞
次に、図１３及び図１４を参照しながら、本実施形態のパチスロ１の主制御回路９０（メインＣＰＵ１０１）により管理される各種遊技状態及びその遷移フローについて説明する。なお、図１３Ａは、パチスロ１の基本的な遊技状態の遷移フロー図であり、図１３Ｂは、その遊技状態の移行条件をまとめた表である。また、図１４Ａは、報知（ＡＲＴ）機能の作動の有無を考慮した遊技状態の遷移フロー図であり、図１４Ｂは、その遊技状態の移行条件をまとめた表である。
<Game state transition flow>
Next, various game states and their transition flows managed by the main control circuit 90 (main CPU 101) of the pachislot 1 of this embodiment will be described with reference to Figures 13 and 14. Note that Figure 13A is a transition flow diagram of the basic game states of the pachislot 1, and Figure 13B is a table summarizing the transition conditions of the game states. Also, Figure 14A is a transition flow diagram of the game states taking into account whether or not the notification (ART) function is activated, and Figure 14B is a table summarizing the transition conditions of the game states.
［基本的な遊技状態の遷移フロー］
本実施形態のパチスロ１では、ボーナスゲームの種類として、ビッグボーナス（以下、「ＢＢ」と記す）が設けられる。ＢＢは、第１種特別役物と呼ばれるレギュラーボーナス（以下、「ＲＢ」と記す）に係る役物連続作動装置であり、ＲＢを連続して作動させる。
[Basic game state transition flow]
In the pachislot 1 of this embodiment, a big bonus (hereinafter referred to as "BB") is provided as a type of bonus game. The BB is a device for continuously operating a special bonus related to a regular bonus (hereinafter referred to as "RB"), which is called a first-class special bonus, and operates the RB continuously.
それゆえ、本実施形態では、主制御回路９０は、ボーナス役の当籤／作動（入賞）の有無に基づいて遊技状態を管理する。具体的には、図１３Ａに示すように、主制御回路９０は、ボーナス役（後述の名称「Ｆ＿ＢＢ１」，「Ｆ＿ＢＢ２」の内部当籤役）の当籤／作動（入賞）の有無に基づいて、「ボーナス非当籤状態」、「フラグ間状態」及び「ボーナス状態」と称する３種類の遊技状態を管理する。 Therefore, in this embodiment, the main control circuit 90 manages the gaming state based on whether or not a bonus role has been won/activated (a prize has been awarded). Specifically, as shown in FIG. 13A, the main control circuit 90 manages three gaming states called the "bonus non-winning state," "flag state," and "bonus state" based on whether or not a bonus role (internal winning roles named "F_BB1" and "F_BB2" described below) has been won/activated (a prize has been awarded).
なお、ボーナス非当籤状態は、ボーナスに非当籤であり、かつ、ボーナスが作動（入賞）していない状態であり、ボーナス状態は、ボーナスが作動している状態である。また、本実施形態では、ボーナス役が内部当籤役として決定されると、ボーナスが入賞するまで複数回の遊技に渡りボーナス役が内部当籤役として持ち越された状態が発生する。フラグ間状態は、ボーナス役が内部当籤役として持ち越されている状態、すなわち、ボーナス役が当籤し、かつ、ボーナスが作動していない状態である。 The bonus non-winning state is a state in which the bonus has not been won and the bonus has not been activated (a prize has not been won), while the bonus state is a state in which the bonus is activated. In this embodiment, when a bonus role is determined as an internal winning role, a state occurs in which the bonus role is carried over as an internal winning role across multiple plays until the bonus is won. The flag-between state is a state in which the bonus role is carried over as an internal winning role, i.e., a state in which the bonus role has been won and the bonus has not been activated.
なお、ボーナス役の当籤の有無は、メインＲＡＭ１０３に設けられる後述の当り要求フラグ格納領域（後述の図２８～図３０参照）及び持越役格納領域（後述の図３１参照）に格納されるデータに基づいて管理される。また、ボーナスの作動（入賞）の有無は、メインＲＡＭ１０３に設けられる後述の遊技状態フラグ格納領域（後述の図３２参照）に格納されるデータに基づいて管理される。 Whether or not a bonus role has been won is managed based on data stored in the win request flag storage area (see Figures 28 to 30, described below) and the carryover role storage area (see Figure 31, described below) provided in the main RAM 103. Whether or not a bonus role has been activated (won) is managed based on data stored in the game status flag storage area (see Figure 32, described below) provided in the main RAM 103.
また、本実施形態では、図１３Ａに示すように、ボーナスが作動していない遊技状態（ボーナス非当籤状態及びフラグ間状態）において、リプレイに係る内部当籤役の種別及びその当籤確率が互いに異なる、ＲＴ０遊技状態～ＲＴ５遊技状態の６種類の状態（以下、それぞれ「ＲＴ０状態」～「ＲＴ５状態」という）が設けられる。なお、ＲＴ０状態、ＲＴ２状態及びＲＴ５状態は、リプレイ役が内部当籤役として決定される確率が低確率となる遊技状態であり、ＲＴ１状態はリプレイ役が内部当籤役として決定される確率が中程度の中確率となる遊技状態である。また、ＲＴ３状態及びＲＴ４状態は、リプレイ役が内部当籤役として決定される確率が高確率となる遊技状態である。なお、本実施形態では、ボーナス非当籤状態のＲＴ状態は、ＲＴ０状態～ＲＴ４状態のいずれかとなり、フラグ間状態のＲＴ状態はＲＴ５状態となる。 In addition, in this embodiment, as shown in FIG. 13A, in gaming states where a bonus is not activated (bonus non-winning state and flag interval state), six gaming states from RT0 gaming state to RT5 gaming state (hereinafter referred to as the "RT0 state" to "RT5 state") are provided, in which the type of internal winning combination related to replay and its winning probability differ from one another. Note that the RT0 state, RT2 state, and RT5 state are gaming states in which the probability that a replay combination will be determined as an internal winning combination is low, and the RT1 state is a gaming state in which the probability that a replay combination will be determined as an internal winning combination is medium. Furthermore, the RT3 state and RT4 state are gaming states in which the probability that a replay combination will be determined as an internal winning combination is high. Note that in this embodiment, the RT state in a bonus non-winning state is any of the RT0 state to RT4 state, and the RT state in a flag interval state is the RT5 state.
それゆえ、本実施形態では、主制御回路９０は、ボーナスが作動していない遊技状態（ボーナス非当籤状態及びフラグ間状態）において、さらに、リプレイに係る内部当籤役の種別及びその当籤確率に基づいて、ＲＴ１状態～ＲＴ５状態の６種類の状態も管理する。 Therefore, in this embodiment, in gaming states where a bonus is not activated (bonus non-winning state and flag-interval state), the main control circuit 90 also manages six states, RT1 state to RT5 state, based on the type of internal winning combination related to the replay and its winning probability.
なお、ＲＴ０状態～ＲＴ５状態は、メインＲＡＭ１０３に設けられる後述の遊技状態フラグ格納領域（後述の図３２参照）に格納されるデータに基づいて管理される。具体的には、本実施形態のパチスロ１では、ＲＴ１状態フラグ～ＲＴ５状態フラグの５つのＲＴ状態を示すフラグが設けられ、これらのフラグのオン／オフ状態をメインＲＡＭ１０３により管理することによりＲＴ状態が管理される。そして、主制御回路９０は、オン状態であるＲＴ状態フラグに対応するＲＴ状態を現在のＲＴ状態として特定する。なお、全てのＲＴ状態フラグがオフ状態である場合には、主制御回路９０は、現在のＲＴ状態がＲＴ０状態であると特定する。 The RT0 state to RT5 state are managed based on data stored in a game state flag storage area (see Figure 32 below) provided in the main RAM 103. Specifically, in the pachislot 1 of this embodiment, flags indicating five RT states, RT1 state flag to RT5 state flag, are provided, and the RT state is managed by managing the on/off states of these flags using the main RAM 103. The main control circuit 90 then identifies the RT state corresponding to an RT state flag that is in the on state as the current RT state. If all RT state flags are in the off state, the main control circuit 90 identifies the current RT state as the RT0 state.
図１３Ａ及び１３Ｂに示すように、ボーナス非当籤状態においてボーナス役（後述の名称「Ｆ＿ＢＢ１」，「Ｆ＿ＢＢ２」の内部当籤役）が内部当籤役として決定されると（移行条件（１）が成立すると）、主制御回路９０は、遊技状態をボーナス非当籤状態からフラグ間状態に移行させる。また、フラグ間状態においてボーナス役が入賞すると（移行条件（２）が成立すると）、主制御回路９０は、遊技状態をフラグ間状態からボーナス状態に移行させる。 As shown in Figures 13A and 13B, when a bonus role (internal winning roles named "F_BB1" and "F_BB2" described below) is determined to be an internal winning role in a non-bonus winning state (when transition condition (1) is met), the main control circuit 90 transitions the gaming state from the non-bonus winning state to the inter-flag state. Furthermore, when a bonus role is won in the inter-flag state (when transition condition (2) is met), the main control circuit 90 transitions the gaming state from the inter-flag state to the bonus state.
また、ボーナス状態において規定枚数（２１６枚）を超えるメダルが払い出され、ボーナス状態が終了すると（移行条件（３）が成立すると）、主制御回路９０は、遊技状態をボーナス状態からＲＴ１状態（ボーナス非当籤状態）に移行させる。 Furthermore, when more than the specified number (216 medals) are paid out during the bonus state and the bonus state ends (when transition condition (3) is met), the main control circuit 90 transitions the game state from the bonus state to the RT1 state (bonus non-winning state).
ＲＴ１状態において、２０ゲームが経過すると（移行条件（４）が成立すると）、主制御回路９０は、遊技状態をＲＴ１状態からＲＴ０状態に移行させる。また、ＲＴ１状態において、２０ゲームが経過する前に、略称「ベルこぼし目」に係る図柄組合せ（後述の図２８参照）が有効ライン上に表示されると（移行条件（５）が成立すると）、主制御回路９０は、遊技状態をＲＴ１状態からＲＴ２状態に移行させる。 When 20 games have elapsed in the RT1 state (when transition condition (4) is met), the main control circuit 90 transitions the gaming state from the RT1 state to the RT0 state. Furthermore, when a symbol combination referred to as a "bell drop" (see FIG. 28 below) appears on an active line before 20 games have elapsed in the RT1 state (when transition condition (5) is met), the main control circuit 90 transitions the gaming state from the RT1 state to the RT2 state.
ＲＴ０状態において、略称「ベルこぼし目」に係る図柄組合せが有効ライン上に表示されると（移行条件（５）が成立すると）、主制御回路９０は、遊技状態をＲＴ０状態からＲＴ２状態に移行させる。ＲＴ２状態において、略称「ＲＴ３移行リプ」に係る図柄組合せ（後述の図２８参照）が有効ライン上に表示されると（移行条件（６）が成立すると）、主制御回路９０は、遊技状態をＲＴ２状態からＲＴ３状態に移行させる。 When a symbol combination referred to as "bell drop" appears on an active line in the RT0 state (when transition condition (5) is met), the main control circuit 90 transitions the gaming state from the RT0 state to the RT2 state. When a symbol combination referred to as "RT3 transition lip" (see FIG. 28 below) appears on an active line in the RT2 state (when transition condition (6) is met), the main control circuit 90 transitions the gaming state from the RT2 state to the RT3 state.
ＲＴ３状態において、略称「ＲＴ４移行リプ」に係る図柄組合せ（後述の図２８参照）が有効ライン上に表示されると（移行条件（７）が成立すると）、主制御回路９０は、遊技状態をＲＴ３状態からＲＴ４状態に移行させる。また、ＲＴ３状態において、略称「ベルこぼし目」又は「ＲＴ２移行リプ」に係る図柄組合せ（後述の図２８参照）が有効ライン上に表示されると（移行条件（８）が成立すると）、主制御回路９０は、遊技状態をＲＴ３状態からＲＴ２状態に遊技状態を移行させる。さらに、ＲＴ４状態において、略称「ベルこぼし目」又は「ＲＴ２移行リプ」に係る図柄組合せが有効ライン上に表示されると（移行条件（８）が成立すると）、主制御回路９０は、遊技状態をＲＴ４状態からＲＴ２状態に遊技状態を移行させる。 In the RT3 state, when a symbol combination referred to as "RT4 transition lip" (see FIG. 28 described below) is displayed on an active line (when transition condition (7) is met), the main control circuit 90 transitions the gaming state from the RT3 state to the RT4 state. Also, in the RT3 state, when a symbol combination referred to as "bell spill" or "RT2 transition lip" (see FIG. 28 described below) is displayed on an active line (when transition condition (8) is met), the main control circuit 90 transitions the gaming state from the RT3 state to the RT2 state. Furthermore, in the RT4 state, when a symbol combination referred to as "bell spill" or "RT2 transition lip" is displayed on an active line (when transition condition (8) is met), the main control circuit 90 transitions the gaming state from the RT4 state to the RT2 state.
なお、略称「ベルこぼし目」に係る図柄組合せは、後述の名称「Ｆ＿３択ベル＿１ｓｔ」、「Ｆ＿３択ベル＿２ｎｄ」又は「Ｆ＿３択ベル＿３ｒｄ」に係る内部当籤役（小役）が決定され、かつ、停止操作の順序が該小役の種別ごとに定められた押し順に対して不正解であるときに表示される図柄の組合せである（後述の図２４参照）。略称「ＲＴ２移行リプ」に係る図柄組合せは、後述の名称「Ｆ＿維持リプ＿１ｓｔ」、「Ｆ＿維持リプ＿２ｎｄ」又は「Ｆ＿維持リプ＿３ｒｄ」に係る内部当籤役（リプレイ役）が決定され、かつ、停止操作の順序が該リプレイ役の種別ごとに定められた押し順に対して不正解であるときに表示される図柄の組合せである。 The symbol combination referred to as "Bell Drop" is a symbol combination that is displayed when an internal winning combination (minor combination) corresponding to the names "F_3-Choice Bell_1st," "F_3-Choice Bell_2nd," or "F_3-Choice Bell_3rd," described below, is determined and the order of stop operations is incorrect for the press order specified for each type of minor combination (see Figure 24, described below). The symbol combination referred to as "RT2 Transition Replay" is a symbol combination that is displayed when an internal winning combination (replay combination) corresponding to the names "F_Maintenance Replay_1st," "F_Maintenance Replay_2nd," or "F_Maintenance Replay_3rd," described below, is determined and the order of stop operations is incorrect for the press order specified for each type of replay combination.
略称「ＲＴ３移行リプ」に係る図柄組合せは、後述の名称「Ｆ＿ＲＴ３リプ＿１ｓｔ」、「Ｆ＿ＲＴ３リプ＿２１３」、「Ｆ＿ＲＴ３リプ＿２３１」又は「Ｆ＿ＲＴ３リプ＿３ｒｄ」に係る内部当籤役（リプレイ役）が決定され、かつ、停止操作の順序が該リプレイ役の種別ごとに定められた押し順に対して正解であるときに表示される図柄の組合せである。また、略称「ＲＴ４移行リプ」に係る図柄組合せは、後述の名称「Ｆ＿ＲＴ４リプ＿１２３」、「Ｆ＿ＲＴ４リプ＿１３２」、「Ｆ＿ＲＴ４リプ＿２ｎｄ」又は「Ｆ＿ＲＴ４リプ＿３ｒｄ」に係る内部当籤役（リプレイ役）が決定され、かつ、停止操作の順序が該リプレイ役の種別ごとに定められた押し順に対して正解であるときに表示される図柄の組合せである。 The symbol combination associated with the abbreviation "RT3 transition lip" is a symbol combination that is displayed when an internal winning role (replay role) associated with the names "F_RT3 lip_1st," "F_RT3 lip_213," "F_RT3 lip_231," or "F_RT3 lip_3rd," described below, is determined and the order of stop operations is correct for the press order specified for each type of replay role. The symbol combination associated with the abbreviation "RT4 transition lip" is a symbol combination that is displayed when an internal winning role (replay role) associated with the names "F_RT4 lip_123," "F_RT4 lip_132," "F_RT4 lip_2nd," or "F_RT4 lip_3rd," described below, is determined and the order of stop operations is correct for the press order specified for each type of replay role.
［報知（ＡＲＴ）機能の作動の有無を考慮した遊技状態の遷移フロー］
本実施形態では、主制御回路９０（メインＣＰＵ１０１）により、遊技者にとって有利な停止操作を報知する機能（ＡＲＴ機能）の作動の有無が決定される。それゆえ、本実施形態では、ボーナス非作動状態においてＡＲＴ機能の作動／非作動状態も遊技状態として管理する。
[Game state transition flow taking into account whether or not the notification (ART) function is activated]
In this embodiment, the main control circuit 90 (main CPU 101) determines whether or not to activate a function (ART function) that notifies a player of a stop operation that is advantageous to the player. Therefore, in this embodiment, the activation/inactivation state of the ART function in the bonus inactive state is also managed as a gaming state.
本実施形態のパチスロ１では、図１４Ａに示すように、主制御回路９０は、非ボーナス作動状態において、報知（ＡＲＴ）の有無に基づいて「一般遊技状態」と「ＡＲＴ遊技状態」とを別個の遊技状態として管理する。すなわち、報知（ＡＲＴ）の有無を考慮した遊技状態の管理では、図１４Ａに示すように、主制御回路９０は、大きな分類として、「ボーナス状態」、「一般遊技状態」及び「ＡＲＴ遊技状態」の３種類の遊技状態を管理する。 In the pachislot 1 of this embodiment, as shown in FIG. 14A, in the non-bonus operating state, the main control circuit 90 manages the "general gaming state" and the "ART gaming state" as separate gaming states based on the presence or absence of an announcement (ART). In other words, when managing the gaming state taking into account the presence or absence of an announcement (ART), as shown in FIG. 14A, the main control circuit 90 manages three major types of gaming states: the "bonus state," the "general gaming state," and the "ART gaming state."
なお、一般遊技状態は、基本的には、遊技者にとって有利な停止操作の情報を報知しない遊技状態（非ＡＲＴ）であり、遊技者にとって不利な遊技状態である。また、一般遊技状態は、ＲＴ０～ＲＴ４状態のいずれかの状態であり、かつ、ＡＲＴ非当籤の遊技状態である。 The general gaming state is essentially a gaming state (non-ART) in which information about stop operations advantageous to the player is not notified, and is therefore a gaming state that is disadvantageous to the player. The general gaming state is any of the RT0 to RT4 states, and is also a gaming state in which ART is not won.
一方、ＡＲＴ遊技状態は、遊技者にとって有利な停止操作の情報を報知する遊技状態であり、遊技者にとって有利な遊技状態である。また、ＡＲＴ遊技状態は、基本的には、ＲＴ４状態であり、かつ、ＡＲＴ当籤中の遊技状態である。なお、本実施形態では、ＡＲＴ当籤後、ＲＴ状態がＲＴ４状態まで移行すると、ＡＲＴ遊技が開始される。 On the other hand, the ART gaming state is a gaming state that notifies the player of information about stop operations that are advantageous to the player, and is therefore advantageous to the player. Furthermore, the ART gaming state is essentially the RT4 state, and is also a gaming state during an ART lottery. In this embodiment, after an ART lottery is won, ART gaming begins when the RT state transitions to the RT4 state.
また、本実施形態では、図１４Ａに示すように、一般遊技状態として、「通常遊技状態」及び「ＣＺ（チャンスゾーン）」と称する２種類の状態が設けられる。 In addition, in this embodiment, as shown in Figure 14A, two types of general gaming states are provided: a "normal gaming state" and a "CZ (chance zone)."
通常遊技状態は、遊技者にとって最も不利な遊技状態であるが、通常遊技状態の遊技ではＣＺへの移行抽籤を行っている。そして、図１４Ａ及び１４Ｂに示すように、通常遊技状態の遊技において、ＣＺへの移行抽籤に当籤すると（移行条件（Ａ）が成立すると）、主制御回路９０は、遊技状態を、通常遊技状態からＣＺに移行させる。 The normal gaming state is the most disadvantageous gaming state for a player, but a lottery for transitioning to the CZ is held during normal gaming. As shown in Figures 14A and 14B, when the lottery for transitioning to the CZ is won during normal gaming (when transition condition (A) is met), the main control circuit 90 transitions the gaming state from the normal gaming state to the CZ.
ＣＺは、ＡＲＴ遊技状態への移行に対する期待度が高い遊技状態（チャンスゾーン）であり、ＣＺ中の遊技ではＡＲＴへの移行抽籤が行われている。そして、図１４Ａ及び１４Ｂに示すように、ＣＺ中の遊技において、ＡＲＴへの移行抽籤に非当籤である場合には（移行条件（Ｂ）が成立すると）、主制御回路９０は、遊技状態を、ＣＺから通常遊技状態に移行させる。一方、ＣＺ中の遊技において、ＡＲＴへの移行抽籤に当籤すると（移行条件（Ｃ）が成立すると）、主制御回路９０は、遊技状態を、ＣＺからＡＲＴ遊技状態に移行させる。この際、図１４Ａには示さないが、主制御回路９０は、遊技状態を、ＣＺから後述のＡＲＴ準備状態を経由してＡＲＴ遊技状態（後述の通常ＡＲＴ又はＣＴ）に移行させる。 CZ is a gaming state (chance zone) with high expectations for transitioning to the ART gaming state, and a lottery for transitioning to the ART is held during play in the CZ. As shown in Figures 14A and 14B, if the lottery for transitioning to the ART is not won during play in the CZ (when transition condition (B) is met), the main control circuit 90 transitions the gaming state from the CZ to the normal gaming state. On the other hand, if the lottery for transitioning to the ART is won during play in the CZ (when transition condition (C) is met), the main control circuit 90 transitions the gaming state from the CZ to the ART gaming state. At this time, although not shown in Figure 14A, the main control circuit 90 transitions the gaming state from the CZ to the ART gaming state (normal ART or CT, described below) via the ART preparation state, described below.
ＡＲＴ遊技状態は、上述のように、ＡＲＴ当籤後にＲＴ状態がＲＴ４状態まで移行すると開始される。なお、図１３Ａで示したように、ＲＴ４状態は、ＲＴ０～ＲＴ２状態からＲＴ３状態を経由して移行するので、ＡＲＴ当籤後であってもすぐにＡＲＴ遊技状態が開始されない。そこで、本実施形態のパチスロ１では、ＡＲＴ当籤後からＲＴ状態がＲＴ４状態に移行するまでの期間の遊技状態をＡＲＴ準備状態とする。そして、このＡＲＴ準備状態の遊技では、ＲＴ状態をＲＴ４状態に移行させるために必要な停止操作の情報が報知される。 As described above, the ART gaming state begins when the RT state transitions to the RT4 state after an ART win. As shown in FIG. 13A, the RT4 state is reached via the RT0 to RT2 states and the RT3 state, so the ART gaming state does not begin immediately even after an ART win. Therefore, in the pachislot 1 of this embodiment, the gaming state from the time an ART win is reached until the RT state transitions to the RT4 state is referred to as the ART preparation state. During play in this ART preparation state, information about the stop operation required to transition from the RT state to the RT4 state is announced.
また、本実施形態では、図１４Ａに示すように、ＡＲＴ遊技状態として、遊技性が互いに異なる、「通常ＡＲＴ」及び「ＣＴ（上乗せチャンス）」と称する２種類の状態が設けられる。 In addition, in this embodiment, as shown in Figure 14A, two types of ART gaming states, called "normal ART" and "CT (add-on chance)," are provided, which have different gameplay characteristics.
通常ＡＲＴは、所定ゲーム数の期間、遊技者にとって有利な停止操作（例えば、払い出されるメダルの枚数が多い図柄組合せを表示させるための停止操作や、ＲＴ４状態を維持するために必要な停止操作）が報知される遊技状態である。また、通常ＡＲＴ中の遊技では、ＣＴへの移行抽籤が行われる。 Normal ART is a gaming state in which, for a predetermined number of games, advantageous stop operations for the player are announced (for example, stop operations to display symbol combinations that result in a large number of medals being paid out, or stop operations necessary to maintain RT4 state). Furthermore, during play in normal ART, a lottery is held to determine whether to transition to CT.
ＣＴは、遊技者にとって有利な停止操作が報知されるとともに、特定期間（１セット８ゲームの期間）、通常ＡＲＴの継続期間を上乗せすることが可能となる遊技状態であり、上乗せチャンスゾーンとして機能する遊技状態である。また、ＣＴ中では、通常ＡＲＴの継続期間を消化せずに遊技が行われる。なお、ＣＴ中の遊技性については、後述の図５２Ａ～５２Ｃを参照して後で詳述する。 CT is a gaming state in which the player is notified of advantageous stop operations and is able to extend the duration of normal ART for a specific period (one set of eight games), and functions as an extension chance zone. Furthermore, during CT, play is played without expiring the duration of normal ART. The gameplay during CT will be described in more detail later with reference to Figures 52A-52C.
図１４Ａ及び１４Ｂに示すように、通常ＡＲＴ中の遊技において、ＣＴへの移行抽籤に当籤すると（移行条件（Ｄ）が成立すると）、主制御回路９０は、遊技状態を、通常ＡＲＴからＣＴに遊技状態を移行させる。また、通常ＡＲＴにおいて、当該通常ＡＲＴの継続期間が終了すると（移行条件（Ｅ）が成立すると）、主制御回路９０は、遊技状態を、通常ＡＲＴから一般遊技状態（通常遊技状態又はＣＺ）に移行させる。なお、本実施形態では、ゲーム数により通常ＡＲＴの継続期間を管理するが、本発明はこれに限定されず、通常ＡＲＴの継続期間の管理方法は任意である。例えば、通常ＡＲＴの継続期間を、通常ＡＲＴ中に払い出されるメダルの枚数や差枚数により管理してもよいし、通常ＡＲＴ中にメダルの払い出しに影響を与える報知を行った回数（ナビ回数）により管理してもよい。 As shown in Figures 14A and 14B, when a player wins the lottery to transition to CT during normal ART play (when transition condition (D) is met), the main control circuit 90 transitions the game state from normal ART to CT. Furthermore, when the duration of normal ART ends during normal ART (when transition condition (E) is met), the main control circuit 90 transitions the game state from normal ART to a general game state (normal game state or CZ). While this embodiment manages the duration of normal ART based on the number of games played, the present invention is not limited to this, and any method for managing the duration of normal ART may be used. For example, the duration of normal ART may be managed based on the number of medals paid out during normal ART or the difference in the number of medals, or the number of times a notification affecting the payout of medals during normal ART (the number of navigations).
図１４Ａ及び１４Ｂに示すように、ＣＴ中の遊技において、ＣＴの継続期間（１セット８ゲーム）が終了すると（移行条件（Ｆ）が成立すると）、主制御回路９０は、遊技状態を、ＣＴから通常ＡＲＴに移行させる。 As shown in Figures 14A and 14B, when the CT duration (one set of eight games) ends (when transition condition (F) is met) during play during CT, the main control circuit 90 transitions the game state from CT to normal ART.
また、図１４Ａに示すように、一般遊技状態（通常遊技状態又はＣＺ）又はＡＲＴ遊技状態（通常ＡＲＴ又はＣＴ）において、ボーナス役が入賞すると（図１３Ａ及び１３Ｂ中で説明した移行条件（２）が成立すると）、主制御回路９０は、遊技状態を、一般遊技状態又はＡＲＴ遊技状態からボーナス状態に移行させる。 Also, as shown in Figure 14A, when a bonus role is won in the general gaming state (normal gaming state or CZ) or the ART gaming state (normal ART or CT) (when the transition condition (2) described in Figures 13A and 13B is met), the main control circuit 90 transitions the gaming state from the general gaming state or the ART gaming state to the bonus state.
ボーナス状態の遊技では、上述のように、ＡＲＴへの移行抽籤を行っており、ボーナス状態の遊技において、ＡＲＴへの移行抽籤が非当籤である場合には（移行条件（Ｇ）が成立すると）、主制御回路９０は、遊技状態を、ボーナス状態から一般遊技状態（通常遊技状態又はＣＺ）に移行させる。ただし、ＡＲＴ遊技状態（通常ＡＲＴ又はＣＴ）からボーナス状態に移行していた場合には、ボーナス状態の遊技においてＡＲＴの移行抽籤に非当籤であっても、主制御回路９０は、遊技状態を、ボーナス状態からＡＲＴ遊技状態（通常ＡＲＴ又はＣＴ）に移行させる。一方、ボーナス状態の遊技において、ＡＲＴへの移行抽籤に当籤すると（移行条件（Ｈ）が成立すると）、主制御回路９０は、遊技状態を、ボーナス状態からＡＲＴ遊技状態（通常ＡＲＴ又はＣＴ）に移行させる。なお、上述のように、ボーナス状態の終了時には、ＲＴ状態がＲＴ１状態に移行するので、ボーナス状態からＡＲＴ遊技状態に遊技状態を移行する場合には、主制御回路９０は、遊技状態を、ＡＲＴ準備状態を経由してＡＲＴ遊技状態に移行させる。 As described above, during bonus state play, a lottery for transition to ART is held, and if the lottery for transition to ART during bonus state play is not a winning lottery (when transition condition (G) is met), the main control circuit 90 transitions the game state from the bonus state to the general game state (normal game state or CZ). However, if the game state has transitioned from the ART game state (normal ART or CT) to the bonus state, the main control circuit 90 transitions the game state from the bonus state to the ART game state (normal ART or CT) even if the lottery for transition to ART during bonus state play is not a winning lottery. On the other hand, during bonus state play, if the lottery for transition to ART is won (when transition condition (H) is met), the main control circuit 90 transitions the game state from the bonus state to the ART game state (normal ART or CT). As mentioned above, when the bonus state ends, the RT state transitions to the RT1 state, so when transitioning from the bonus state to the ART gaming state, the main control circuit 90 transitions the gaming state to the ART gaming state via the ART preparation state.
＜メインＲＯＭに記憶されているデータテーブルの構成＞
次に、図１５～図２７を参照して、メインＲＯＭ１０２に記憶されている各種データテーブルの構成について説明する。なお、一般遊技状態中及びＡＲＴ遊技状態中の遊技性（ＣＺ、通常ＡＲＴ，ＣＴの遊技性）に係る各種抽籤で用いられる各種データテーブルについては、別途、各遊技性の説明と一緒に後述する。
<Configuration of data tables stored in the main ROM>
15 to 27, the configuration of the various data tables stored in the main ROM 102 will be described. Note that the various data tables used in the various lotteries relating to the gameplay (gameplay of CZ, normal ART, and CT) during the general game mode and the ART game mode will be described separately below together with an explanation of each gameplay.
［図柄配置テーブル］
まず、図１５を参照して、図柄配置テーブルについて説明する。図柄配置テーブルは、左リール３Ｌ、中リール３Ｃ及び右リール３Ｒのそれぞれの回転方向における各図柄の位置と、各位置に配置された図柄の種類を特定するデータ（以下、図柄コード（図１５中の図柄コード表を参照）という）との対応関係を規定する。
[Pattern placement table]
First, the symbol arrangement table will be described with reference to Fig. 15. The symbol arrangement table defines the correspondence between the position of each symbol in the rotation direction of each of the left reel 3L, center reel 3C, and right reel 3R and data specifying the type of symbol arranged at each position (hereinafter referred to as symbol code (see symbol code table in Fig. 15)).
図柄配置テーブルでは、リールインデックスが検出されたときに、リール表示窓４の枠内における各リールの中段領域に位置する図柄の位置を「０」と規定する。そして、各リールにおいて、図柄位置「０」を基準としてリールの回転方向（図１５中の図柄位置「１９」から図柄位置「０」に向かう方向）に進む順に、図柄カウンタの値に対応する「０」～「１９」が、図柄位置として、各図柄に割り当てられる。 In the symbol placement table, when a reel index is detected, the position of the symbol located in the middle area of each reel within the frame of the reel display window 4 is defined as "0." Then, for each reel, a symbol position of "0" to "19" corresponding to the symbol counter value is assigned to each symbol in the order of reel rotation (from symbol position "19" toward symbol position "0" in Figure 15) based on symbol position "0."
すなわち、図柄カウンタの値（「０」～「１９」）と、図柄配置テーブルとを参照することにより、リール表示窓４の枠内における各リールの上段領域、中段領域及び下段領域に表示されている図柄の種類を特定することができる。なお、本実施形態では、図柄として、「白７」、「青７」、「チリ上１」、「チリ上２」、「チリ下」、「リプレイ」、「帽子」、「サボテン１」、「サボテン２」及び「サボテン３」の１０種類の図柄を用いる。 In other words, by referencing the symbol counter value ("0" to "19") and the symbol arrangement table, it is possible to identify the type of symbol displayed in the upper, middle, and lower areas of each reel within the frame of the reel display window 4. In this embodiment, ten types of symbols are used: "White 7," "Blue 7," "Up Chill 1," "Up Chill 2," "Down Chill," "Replay," "Hat," "Cactus 1," "Cactus 2," and "Cactus 3."
また、本実施形態では、図柄コード表に示すように、図柄「白７」（図柄コード１）には、データとして「０００００００１」が割り当てられ、図柄「青７」（図柄コード２）には、データとして「００００００１０」が割り当てられている。図柄「チリ上１」（図柄コード３）には、データとして「００００００１１」が割り当てられ、図柄「チリ上２」（図柄コード４）には、データとして「０００００１００」が割り当てられている。 In addition, in this embodiment, as shown in the pattern code table, the pattern "White 7" (pattern code 1) is assigned the data "00000001", and the pattern "Blue 7" (pattern code 2) is assigned the data "00000010". The pattern "Dust Up 1" (pattern code 3) is assigned the data "00000011", and the pattern "Dust Up 2" (pattern code 4) is assigned the data "00000100".
図柄「チリ下」（図柄コード５）には、データとして「０００００１０１」が割り当てられ、図柄「リプレイ」（図柄コード６）には、データとして「０００００１１０」が割り当てられている。図柄「帽子」（図柄コード７）には、データとして「０００００１１１」が割り当てられ、図柄「サボテン１」（図柄コード８）には、データとして「００００１０００」が割り当てられている。また、図柄「サボテン２」（図柄コード９）には、データとして「００００１００１」が割り当てられ、図柄「サボテン３」（図柄コード１０）には、データとして「００００１０１０」が割り当てられている。 The "Chili Under" symbol (symbol code 5) is assigned the data "00000101", and the "Replay" symbol (symbol code 6) is assigned the data "00000110". The "Hat" symbol (symbol code 7) is assigned the data "00000111", and the "Cactus 1" symbol (symbol code 8) is assigned the data "00001000". The "Cactus 2" symbol (symbol code 9) is assigned the data "00001001", and the "Cactus 3" symbol (symbol code 10) is assigned the data "00001010".
［内部抽籤テーブル］
次に、図１６及び図１７を参照して、内部当籤役を決定する際に参照される内部抽籤テーブルについて説明する。なお、図１６は、ＲＴ０状態～ＲＴ４状態のそれぞれにおいて参照される内部抽籤テーブルである。また、図１７Ａは、ＲＴ５状態において参照される内部抽籤テーブルであり、図１７Ｂは、ボーナス状態において参照される内部抽籤テーブルである。
[Internal lottery table]
Next, the internal lottery table referenced when determining the internal winning combination will be described with reference to Figures 16 and 17. Note that Figure 16 is the internal lottery table referenced in each of the RT0 state to the RT4 state. Also, Figure 17A is the internal lottery table referenced in the RT5 state, and Figure 17B is the internal lottery table referenced in the bonus state.
内部抽籤テーブルは、遊技状態毎に設けられ、各種内部当籤役と、各内部当籤役が決定されるときの抽籤値との対応関係を規定する。なお、抽籤値は、予め設定されたボーナス役や小役等の内部当籤の期待値を調整するための設定（設定１～６）毎に規定される。この設定は、例えば、リセットスイッチ７６及び設定用鍵型スイッチ５４（図７参照）を用いて変更される。 An internal lottery table is provided for each game state, and defines the correspondence between various internal winning combinations and the lottery values when each internal winning combination is determined. The lottery values are defined for each setting (settings 1 to 6) for adjusting the expected value of internal winning combinations such as pre-set bonus combinations and minor combinations. This setting can be changed, for example, using the reset switch 76 and the setting key switch 54 (see Figure 7).
本実施形態の内部抽籤処理では、まず、乱数回路１１０の乱数レジスタ０により、予め定められた数値の範囲（例えば、０～６５５３５）から抽出される乱数値を、各内部当籤役に対応して規定された抽籤値で順次加算する。次いで、抽籤結果（抽籤値＋乱数値）が６５５３５を超えたか否か（抽籤結果がオーバーフローしたか否か）の判定を行う。そして、所定の内部当籤役において、抽籤結果が６５５３５を超えた場合、該内部当籤役が当籤したと判定される。なお、本実施形態の内部抽籤処理では、抽出した乱数値に抽籤値を加算して抽籤を行う例を説明したが、本発明はこれに限定されず、乱数値から抽籤値を減算して、減算結果（抽籤結果）が「０」を下回ったか否か（抽籤結果がアンダーフローしたか否か）を判定して、内部抽籤の当籤／非当籤を決定してもよい。 In the internal lottery process of this embodiment, first, random number register 0 of random number circuit 110 extracts a random number value from a predetermined range of numbers (e.g., 0 to 65,535), and sequentially adds the random number value specified for each internal winning combination to the selected random number value. Next, a determination is made as to whether the lottery result (lottery value + random number value) exceeds 65,535 (whether the lottery result has overflowed). Then, if the lottery result exceeds 65,535 for a specific internal winning combination, it is determined that the internal winning combination has been won. In the internal lottery process of this embodiment, an example has been described in which a lottery value is added to an extracted random number value to draw a lottery, but the present invention is not limited to this. The lottery value may be subtracted from the random number value, and the result of the subtraction (lottery result) may be determined to be below "0" (whether the lottery result has underflowed) to determine whether the internal lottery is a winning or losing lottery.
それゆえ、本実施形態の内部抽籤処理では、抽籤値として規定されている数値が大きい内部当籤役ほど、決定される確率が高い。なお、各内部当籤役の当籤確率は、「各当籤番号に規定された抽籤値／抽出される可能性のある全ての乱数値の個数（乱数分母：６５５３６）」によって表すことができる。 Therefore, in the internal lottery process of this embodiment, the larger the numerical value specified as the lottery value for an internal winning combination, the higher the probability of it being determined. The winning probability for each internal winning combination can be expressed as "lottery value specified for each winning number / number of all random number values that can be drawn (random number denominator: 65536)".
ＲＴ０状態～ＲＴ４状態のそれぞれにおいて参照される内部抽籤テーブルでは、図１６に示すように、基本的には、ＲＴ状態の種別に応じて、内部当籤役として決定されるリプレイ役の種別及び当籤確率が変化する。例えば、名称「Ｆ＿チリリプ（Ｎｏ．２５）」～「Ｆ＿リーチ目リプＤ（Ｎｏ．３１）」に係るリプレイ役は、ＲＴ０状態～ＲＴ３状態では内部当籤役として決定されることなく、ＲＴ４状態でのみ内部当籤役として決定される。なお、本実施形態のパチスロ１では、ＲＴ４状態中に、名称「Ｆ＿チリリプ（Ｎｏ．２５）」～「Ｆ＿リーチ目リプＤ（Ｎｏ．３１）」に係るリプレイ役が内部当籤役として決定された場合、特有の制御（後述のフラグ変換）を行う。このフラグ変換については、後で詳述する。 In the internal lottery table referenced in each of the RT0 state to RT4 state, as shown in FIG. 16, the type and winning probability of the replay role determined as the internal winning role basically change depending on the type of RT state. For example, replay roles named "F_ChiliRip (No. 25)" to "F_ReachMeLipD (No. 31)" are not determined as internal winning roles in the RT0 state to the RT3 state, but are determined as internal winning roles only in the RT4 state. In the pachislot 1 of this embodiment, if a replay role named "F_ChiliRip (No. 25)" to "F_ReachMeLipD (No. 31)" is determined as an internal winning role during the RT4 state, special control (flag conversion, described below) is performed. This flag conversion will be described in detail later.
また、図１６に示すように、ＲＴ０状態～ＲＴ３状態では、名称「Ｆ＿リーチ目リプＡ」～「Ｆ＿リーチ目リプＤ」のそれぞれの内部当籤役は、名称「Ｆ＿ＢＢ１」又は「Ｆ＿ＢＢ２」に係るボーナス役と重複して決定されることはあるが（Ｎｏ．３～６、１５～１８参照）、名称「Ｆ＿リーチ目リプＡ」～「Ｆ＿リーチ目リプＤ」のそれぞれの内部当籤役（リプレイ役）が単独で内部当籤役として決定されることはない。それゆえ、本実施形態において、ＲＴ０状態～ＲＴ３状態中に名称「Ｆ＿リーチ目リプＡ」～「Ｆ＿リーチ目リプＤ」に係るリプレイ役が内部当籤役として決定された場合（遊技者からすると名称「Ｆ＿リーチ目リプＡ」～「Ｆ＿リーチ目リプＤ」に係るリプレイ役に応じた図柄組合せが表示された場合）、ボーナス役（名称「Ｆ＿ＢＢ１」又は「Ｆ＿ＢＢ２」）が同時に内部当籤役として決定されていることになる。 Also, as shown in Figure 16, in the RT0 to RT3 states, the internal winning roles named "F_Reach Eye Replay A" to "F_Reach Eye Replay D" may be determined in overlap with the bonus role named "F_BB1" or "F_BB2" (see Nos. 3 to 6, 15 to 18), but the internal winning roles (replay roles) named "F_Reach Eye Replay A" to "F_Reach Eye Replay D" will never be determined as internal winning roles on their own. Therefore, in this embodiment, when a replay role named "F_Reach Eye Rip A" to "F_Reach Eye Rip D" is determined as an internal winning role during RT0 to RT3 states (when a symbol combination corresponding to a replay role named "F_Reach Eye Rip A" to "F_Reach Eye Rip D" is displayed to the player), a bonus role (named "F_BB1" or "F_BB2") is simultaneously determined as an internal winning role.
また、フラグ間状態であるＲＴ５状態は、上述のようにボーナス役を内部当籤役として持ち越す遊技状態である。それゆえ、図１７Ａに示すように、ＲＴ５状態において参照される内部抽籤テーブルでは、持ち越しているボーナス役が必ず内部当籤役として決定されるようになっている。また、図１７Ｂに示すように、ボーナス状態において参照される内部抽籤テーブルでは、名称「Ｆ＿ＲＢ役１」～「Ｆ＿ＲＢ役４」のいずれかに係る内部当籤役が必ず当籤する構成になっている（「はずれ」が当籤することはない）。 The RT5 state, which is an inter-flag state, is a gaming state in which the bonus role is carried over as an internal winning role, as described above. Therefore, as shown in FIG. 17A, the internal lottery table referenced in the RT5 state always determines the carried-over bonus role as the internal winning role. Also, as shown in FIG. 17B, the internal lottery table referenced in the bonus state is configured so that an internal winning role associated with one of the names "F_RB Role 1" to "F_RB Role 4" will always be drawn (a "lose" will never be drawn).
［内部当籤役と図柄組合せ（入賞役）との対応表（図柄組合せ決定テーブル）］
次に、図１８～図２３を参照して、内部当籤役と図柄組合せとの対応表（図柄組合せ決定テーブル）について説明する。図柄組合せ決定テーブルは、各種内部当籤役と、各内部当籤役に対応付けられた、有効ライン（センターライン）上に表示可能な図柄組合せ（コンビネーション）との対応関係を規定する。すなわち、内部当籤役が決定されると、有効ライン上に表示可能な図柄組合せの種別（入賞可能な表示役の種別）が一義的に決定される。
[Table of correspondence between internal winning combinations and symbol combinations (winning combinations) (symbol combination determination table)]
Next, a correspondence table (symbol combination determination table) between internal winning combinations and symbol combinations will be described with reference to Figures 18 to 23. The symbol combination determination table defines the correspondence between various internal winning combinations and symbol combinations (combinations) that can be displayed on the pay line (center line) associated with each internal winning combination. In other words, when an internal winning combination is determined, the type of symbol combination that can be displayed on the pay line (type of winning display combination) is uniquely determined.
各図柄組合せ決定テーブル中の図柄組合せ欄に記載の各種データは、左リール３Ｌ、中リール３Ｃ及び右リール３Ｒに渡って設定された有効ラインに沿って表示を許可する図柄組合せを識別するためのデータである。なお、図柄組合せ（表示役）欄に記載の各名称と、具体的な図柄組合せとの関係は、後述の図２８～図３０の入賞作動フラグ格納領域に示す。 The various data listed in the symbol combination column in each symbol combination determination table is data for identifying symbol combinations that are permitted to be displayed along the active lines set across the left reel 3L, center reel 3C, and right reel 3R. The relationship between each name listed in the symbol combination (display combination) column and specific symbol combinations is shown in the win activation flag storage area in Figures 28 to 30, described below.
また、図柄組合せ決定テーブル中に記載の「○」印は、決定された内部当籤役において、有効ライン上に表示可能な図柄組合せ（コンビネーション）、すなわち、入賞可能となる表示役を示す。例えば、内部当籤役「Ｆ＿チリリプ」が決定された場合、図１８及び図１９に示すように、コンビネーション名称「Ｃ＿維持リプＡ＿０１」～「Ｃ＿維持リプＧ＿０１」、「Ｃ＿チリリプＡ＿０１」～「Ｃ＿チリリプＤ＿０１」に係る図柄組合せが停止表示可能となる。なお、図柄組合せ決定テーブルには、「内部当籤役」が「はずれ」となる場合が規定されていないが、これは、図１８～図２３に示した図柄組合せテーブルにより規定されている全ての図柄組合せの表示が許可されないことを示す。 The "○" marks in the symbol combination determination table indicate symbol combinations that can be displayed on the pay line for the determined internal winning combination, i.e., winning combinations. For example, if the internal winning combination "F_Chililip" is determined, the symbol combinations corresponding to the combination names "C_Maintenance Lip A_01" to "C_Maintenance Lip G_01" and "C_Chililip A_01" to "C_Chililip D_01" can be displayed as stopped symbols, as shown in Figures 18 and 19. The symbol combination determination table does not specify when the "internal winning combination" will result in a "loss." This means that all symbol combinations specified in the symbol combination tables shown in Figures 18 to 23 are not permitted to be displayed.
本実施形態のパチスロ１では、主制御回路９０（メインＣＰＵ１０１）は、内部当籤役及び遊技状態に応じて停止制御を異ならせ、所定の役が内部当籤役として決定された場合に、図１８～図２３に示す対応関係の図柄組合せ（コンビネーション）を表示可能とするように左リール３Ｌ、中リール３Ｃ及び右リール３Ｒの回転停止制御を行う。なお、図１８～図２３に示す対応表では、決定された内部当籤役に対して表示可能な全ての図柄組合せを「○」印で列挙しているが、「○」印が付された図柄組合せであっても、表示されないことがある。 In the pachislot 1 of this embodiment, the main control circuit 90 (main CPU 101) varies stop control depending on the internal winning combination and the game status, and when a predetermined combination is determined as the internal winning combination, controls the rotation stop of the left reel 3L, center reel 3C, and right reel 3R so that the corresponding symbol combinations shown in Figures 18 to 23 can be displayed. Note that in the correspondence tables shown in Figures 18 to 23, all symbol combinations that can be displayed for the determined internal winning combination are listed with an "O" mark, but even symbol combinations marked with an "O" may not be displayed.
本実施形態では、停止表示可能な図柄組合せや現在の遊技状態に応じて停止制御（例えば、優先して引き込む図柄）を異ならせる機能を有し、優先して引き込む図柄の関係上、「○」印が付された図柄組合せであっても表示されないことがある。内部当籤役の種別と実際に表示される図柄組合せとの対応関係については、後述の図２４及び図２５を参照して説明する。 In this embodiment, the system has a function to change stop control (for example, the symbols that are preferentially drawn) depending on the symbol combinations that can be stopped and the current game state, and depending on the symbols that are preferentially drawn, even symbol combinations marked with a "○" may not be displayed. The correspondence between the types of internal winning combinations and the symbol combinations that are actually displayed will be explained below with reference to Figures 24 and 25.
［非フラグ間状態中の当籤役と停止表示される図柄組合せとの対応関係］
ここで、図２４を参照して、フラグ間状態を除く遊技状態（非フラグ間状態）における内部当籤役と停止表示される図柄組合せとの対応関係について説明する。なお、図２４は、非フラグ間状態において決定され得る各種内部当籤役と、各内部当籤役決定時に停止表示される図柄組合せ（略称）との対応関係（一部の役については省略）を示す図である。なお、図２４中に記載の図柄組合せの名称は、後述の図２８～図３０の入賞作動フラグ格納領域に示す内容欄に記載の「略称」である。
[Correspondence between winning combinations and stopped-displayed symbol combinations during non-flag intervals]
Here, referring to Figure 24, the correspondence between the internal winning combinations and the symbol combinations that are stopped and displayed in a game state other than the flag-gap state (non-flag-gap state) will be explained. Note that Figure 24 is a diagram showing the correspondence between various internal winning combinations that can be determined in the non-flag-gap state and the symbol combinations (abbreviations) that are stopped and displayed when each internal winning combination is determined (some roles are omitted). Note that the names of the symbol combinations shown in Figure 24 are the "abbreviations" listed in the content columns shown in the winning activation flag storage areas of Figures 28 to 30 described below.
本実施形態のパチスロ１では、遊技者の停止操作の順序（押し順）に応じて表示される図柄組合せが異なる役、いわゆる「押し順役」を設ける。なお、図２４に記載の「押し順正解」に対応付けられた図柄組合せは、押し順に応じて表示される図柄組合せのうち、遊技者にとって有利な図柄組合せであり、「押し順不正解」に対応付けられた図柄組合せは、押し順に応じて表示される図柄組合せのうち、遊技者にとって不利な図柄組合せである。遊技者にとって有利な停止操作を報知する場合、正解となる押し順が報知され、その報知に従って停止操作が行われれば、「押し順正解」に対応付けられた図柄組合せが表示される。また、ＡＲＴ遊技状態であっても、不正解となる押し順が報知されることもあるが、その内容については、後で詳述する。 In this embodiment of the pachislot 1, a role known as a "push order role" is provided in which different symbol combinations are displayed depending on the order of the player's stop operations (press order). The symbol combination associated with the "correct push order" shown in FIG. 24 is a symbol combination that is advantageous to the player among the symbol combinations displayed according to the push order, while the symbol combination associated with the "incorrect push order" is a symbol combination that is disadvantageous to the player among the symbol combinations displayed according to the push order. When an advantageous stop operation for the player is notified, the correct push order is notified, and if the stop operation is performed in accordance with that notification, the symbol combination associated with the "correct push order" is displayed. Furthermore, even in ART gaming mode, an incorrect push order may also be notified; the details of this will be described in detail later.
なお、本実施形態では、押し順役の一部に対しては、その名称の末尾に、正解となる押し順を示す。具体的には、内部当籤役の名称の末尾「１ｓｔ」は、正解となる押し順が、第１停止操作（１番目に行われる停止操作）が左リール３Ｌに対するものであることを意味し、内部当籤役の名称の末尾「２ｎｄ」は、正解となる押し順が、第１停止操作が中リール３Ｃに対するものであることを意味し、内部当籤役の名称の末尾「３ｒｄ」は、正解となる押し順が、第１停止操作が右リール３Ｒに対するものであることを意味する。また、内部当籤役の名称の末尾「１２３」は、正解となる押し順が「左、中、右」の順であることを意味し、内部当籤役の名称の末尾「１３２」は、正解となる押し順が「左、右、中」の順であることを意味し、内部当籤役の名称の末尾「２１３」は、正解となる押し順が「中、左、右」の順であることを意味し、内部当籤役の名称の末尾「２３１」は、正解となる押し順が「左、右、中」の順であることを意味する。 In this embodiment, for some of the push order roles, the correct push order is indicated at the end of their name. Specifically, the suffix "1st" in the name of an internal winning role means that the correct push order is for the first stop operation (the first stop operation performed) to be on the left reel 3L, the suffix "2nd" in the name of an internal winning role means that the correct push order is for the first stop operation to be on the middle reel 3C, and the suffix "3rd" in the name of an internal winning role means that the correct push order is for the first stop operation to be on the right reel 3R. Additionally, the suffix "123" in the name of an internal winning role means that the correct button press order is "left, center, right", the suffix "132" in the name of an internal winning role means that the correct button press order is "left, right, center", the suffix "213" in the name of an internal winning role means that the correct button press order is "center, left, right", and the suffix "231" in the name of an internal winning role means that the correct button press order is "left, right, center".
また、以下では、第１停止操作が左リール３Ｌに対して行われた場合の停止操作順序、具体的には、「左、中、右」及び「左、右、中」の押し順を「順押し」ともいう。さらに、以下では、第１停止操作が中リール３Ｃ又は右リール３Ｒに対して行われた場合の停止操作順序、具体的には、「中、左、右」、「中、右、左」、「右、中、左」、及び、「右、左、中」の押し順を、「変則押し」ともいう。 In the following, the stop operation sequence when the first stop operation is performed on the left reel 3L, specifically the pressing order of "left, center, right" and "left, right, center", will also be referred to as "sequential pressing". Furthermore, in the following, the stop operation sequence when the first stop operation is performed on the center reel 3C or right reel 3R, specifically the pressing order of "center, left, right", "center, right, left", "right, center, left", and "right, left, center", will also be referred to as "irregular pressing".
本実施形態では、図２４に示すように、内部当籤役「Ｆ＿チリリプ」は、押し順に応じて表示される図柄組合せが異なる押し順役であり、押し順が正解である場合には、略称「チリリプ」に係る図柄組合せ（後述の図２８参照）のうちの図１８～図２３に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。一方、押し順が正解でない場合には、略称「リプレイ」に係る図柄組合せ（後述の図２８参照）のうちの図１８～図２３に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。なお、内部当籤役「Ｆ＿チリリプ」が決定された場合、図１８～図２３に示すように、コンビネーション名称「Ｃ＿チリリプＡ＿０１」、「Ｃ＿チリリプＢ＿０１」又は「Ｃ＿チリリプＣ＿０１」（略称「単チリリプ」又は「２連チリリプ」：後述の図２８中の略称「チリリプ（否３連）」に対応）に係る図柄組合せは表示できるが、コンビネーション名称「Ｃ＿チリリプＤ＿０１」～「Ｃ＿１確チリリプＤ＿０１」（略称「３連チリリプ」：後述の図２８中の略称「チリリプ（３連）」に対応）に係る図柄組合せを表示できない。すなわち、内部当籤役「Ｆ＿チリリプ」は、略称「３連チリリプ」に係る図柄組合せを表示できない役である。 In this embodiment, as shown in Figure 24, the internal winning role "F_Chililip" is a push order role in which the symbol combination displayed varies depending on the push order, and if the push order is correct, one of the symbol combinations associated with the abbreviation "Chililip" (see Figure 28 described below) that can be displayed as shown in Figures 18 to 23 is displayed along the active line. On the other hand, if the push order is incorrect, one of the symbol combinations associated with the abbreviation "Replay" (see Figure 28 described below) that can be displayed as shown in Figures 18 to 23 is displayed along the active line. Furthermore, when the internal winning role "F_Chililip" is determined, as shown in Figures 18 to 23, symbol combinations related to the combination names "C_Chililip A_01," "C_Chililip B_01," or "C_Chililip C_01" (abbreviated as "single Chililip" or "double Chililip": corresponding to the abbreviation "Chililip (no triple)" in Figure 28 described below) can be displayed, but symbol combinations related to the combination names "C_Chililip D_01" to "C_1 Certain Chililip D_01" (abbreviated as "triple Chililip": corresponding to the abbreviation "Chililip (triple)" in Figure 28 described below) cannot be displayed. In other words, the internal winning role "F_Chililip" is a role that cannot display the symbol combination related to the abbreviation "triple Chililip."
また、内部当籤役「Ｆ＿確チリリプ」及び「Ｆ＿１確チリリプ」はともに、押し順に応じて表示される図柄組合せが異なる押し順役であり、押し順が正解である場合には、略称「チリリプ」に係る図柄組合せ（後述の図２８参照）のうちの図１８～図２３に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。一方、押し順が正解でない場合には、略称「リプレイ」に係る図柄組合せ（後述の図２８参照）のうちの図１８～図２３に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。なお、内部当籤役「Ｆ＿確チリリプ」又は「Ｆ＿１確チリリプ」が決定された場合、図１８～図２３に示すように、略称「３連チリリプ」に係る図柄組合せを表示できる。すなわち、内部当籤役「Ｆ＿確チリリプ」及び「Ｆ＿１確チリリプ」は、略称「３連チリリプ」に係る図柄組合せを表示できる役である。 In addition, both the internal winning roles "F_Certain Chililip" and "F_1Certain Chililip" are press order roles in which the symbol combinations displayed vary depending on the press order, and if the press order is correct, one of the symbol combinations associated with the abbreviation "Chililip" (see Figure 28 below) that can be displayed as shown in Figures 18 to 23 will be displayed along the active line. On the other hand, if the press order is incorrect, one of the symbol combinations associated with the abbreviation "Replay" (see Figure 28 below) that can be displayed as shown in Figures 18 to 23 will be displayed along the active line. Furthermore, if the internal winning role "F_Certain Chililip" or "F_1Certain Chililip" is determined, the symbol combination associated with the abbreviation "3-in-a-row Chililip" can be displayed as shown in Figures 18 to 23. In other words, the internal winning combinations "F_Sure Chililip" and "F_1 Sure Chililip" are combinations that can display the symbol combinations associated with the abbreviation "3-Chililip."
また、内部当籤役「Ｆ＿リーチ目リプＡ」～「Ｆ＿リーチ目リプＤ」は、押し順に応じて表示される図柄組合せが異なる押し順役であり、押し順が正解である場合には、略称「リーチ目リプ」に係る図柄組合せ（後述の図２８及び図２９参照）のうちの図１８～図２３に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。一方、押し順が正解でない場合には、略称「リプレイ」に係る図柄組合せ（後述の図２８参照）のうちの図１８～図２３に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。 In addition, the internal winning roles "F_Reach Eye Rep A" to "F_Reach Eye Rep D" are push order roles in which the symbol combinations displayed vary depending on the push order, and if the push order is correct, one of the symbol combinations associated with the abbreviation "Reach Eye Rep" (see Figures 28 and 29 below) that can be displayed as shown in Figures 18 to 23 will be displayed along the active line. On the other hand, if the push order is incorrect, one of the symbol combinations associated with the abbreviation "Replay" (see Figure 28 below) that can be displayed as shown in Figures 18 to 23 will be displayed along the active line.
なお、本実施形態では、内部当籤役「Ｆ＿チリリプ」、「Ｆ＿確チリリプ」、「Ｆ＿１確チリリプ」及び「Ｆ＿リーチ目リプＡ」～「Ｆ＿リーチ目リプＤ」の当籤時における正解の押し順は、左リール３Ｌに対して第１停止操作を行うものである。それゆえ、例えば、内部当籤役「Ｆ＿リーチ目リプＡ」が決定されている遊技において、遊技者が左リール３Ｌに対して第１停止操作を行った場合には、略称「リーチ目リプ」に係る図柄組合せが停止表示される。なお、本発明はこれに限定されず、内部当籤役「Ｆ＿チリリプ」、「Ｆ＿確チリリプ」、「Ｆ＿１確チリリプ」及び「Ｆ＿リーチ目リプＡ」～「Ｆ＿リーチ目リプＤ」の当籤時における正解の押し順は、任意に設定することができる。 In this embodiment, the correct press order when the internal winning combinations "F_Chililip," "F_Sure Chililip," "F_1Sure Chililip," and "F_Reach Eye Lip A" to "F_Reach Eye Lip D" are won is to perform the first stop operation on the left reel 3L. Therefore, for example, in a game in which the internal winning combination "F_Reach Eye Lip A" has been determined, if a player performs the first stop operation on the left reel 3L, the symbol combination corresponding to the abbreviated "Reach Eye Lip" will be stopped and displayed. Note that the present invention is not limited to this, and the correct press order when the internal winning combinations "F_Chililip," "F_Sure Chililip," "F_1Sure Chililip," and "F_Reach Eye Lip A" to "F_Reach Eye Lip D" are won can be set arbitrarily.
また、内部当籤役「Ｆ＿維持リプＡ」及び「Ｆ＿維持リプＢ」はともに、押し順役ではなく、押し順に関わらず略称「リプレイ」に係る図柄組合せ（後述の図２８参照）のうちの図１８～図２３に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。 In addition, the internal winning combinations "F_Maintenance Replay A" and "F_Maintenance Replay B" are not push-order combinations, and regardless of the push-order, one of the possible symbol combinations shown in Figures 18 to 23 associated with the abbreviation "Replay" (see Figure 28 below) will be displayed along the active line.
また、内部当籤役「Ｆ＿維持リプ＿１ｓｔ」～「Ｆ＿維持リプ＿３ｒｄ」はいずれも、押し順に応じて表示される図柄組合せが異なる押し順役であり、押し順が正解である場合には、略称「リプレイ」に係る図柄組合せ（後述の図２８参照）のうちの図１８～図２３に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。一方、押し順が正解でない場合には、略称「ＲＴ２移行リプ」に係る図柄組合せ（後述の図２８参照）のうちの図１８～図２３に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。 In addition, the internal winning roles "F_Maintenance Replay_1st" to "F_Maintenance Replay_3rd" are all push order roles in which the symbol combinations displayed vary depending on the push order, and if the push order is correct, one of the symbol combinations associated with the abbreviation "Replay" (see Figure 28 below) that can be displayed and shown in Figures 18 to 23 will be displayed along the active line. On the other hand, if the push order is incorrect, one of the symbol combinations associated with the abbreviation "RT2 Transition Replay" (see Figure 28 below) that can be displayed and shown in Figures 18 to 23 will be displayed along the active line.
また、内部当籤役「Ｆ＿ＲＴ３リプ＿１ｓｔ」～「Ｆ＿ＲＴ３リプ＿３ｒｄ」はいずれも、押し順に応じて表示される図柄組合せが異なる押し順役であり、押し順が正解である場合には、略称「ＲＴ３移行リプ」に係る図柄組合せ（後述の図２８参照）が有効ラインに沿って表示される。一方、押し順が正解でない場合には、略称「リプレイ」に係る図柄組合せ（後述の図２８参照）のうちの図１８～図２３に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。 In addition, the internal winning roles "F_RT3 Replay_1st" to "F_RT3 Replay_3rd" are all push order roles in which the symbol combinations displayed vary depending on the push order, and if the push order is correct, the symbol combination (see Figure 28 below) associated with the abbreviation "RT3 Transition Replay" will be displayed along the active line. On the other hand, if the push order is incorrect, one of the symbol combinations associated with the abbreviation "Replay" (see Figure 28 below) that can be displayed and are shown in Figures 18 to 23 will be displayed along the active line.
また、内部当籤役「Ｆ＿ＲＴ４リプ＿１２３」～「Ｆ＿ＲＴ４リプ＿３ｒｄ」はいずれも、押し順に応じて表示される図柄組合せが異なる押し順役であり、押し順が正解である場合には、略称「ＲＴ４移行リプ」に係る図柄組合せ（後述の図２８参照）が有効ラインに沿って表示される。一方、押し順が正解でない場合には、略称「リプレイ」に係る図柄組合せ（後述の図２８参照）のうちの図１８～図２３に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。 In addition, the internal winning roles "F_RT4 Replay_123" to "F_RT4 Replay_3rd" are all push order roles in which the symbol combinations displayed vary depending on the push order, and if the push order is correct, the symbol combination referred to as "RT4 Transition Replay" (see Figure 28 below) will be displayed along the active line. On the other hand, if the push order is incorrect, one of the symbol combinations referred to as "Replay" (see Figure 28 below) that can be displayed and shown in Figures 18 to 23 will be displayed along the active line.
また、内部当籤役「Ｆ＿３択ベル＿１ｓｔ」～「Ｆ＿３択ベル＿３ｒｄ」はいずれも、押し順に応じて表示される図柄組合せが異なる押し順役であり、押し順が正解である場合には、略称「ベル」に係る図柄組合せ（後述の図１９参照）が有効ラインに沿って表示される。一方、押し順が正解でない場合には、略称「ベルこぼし目」に係る図柄組合せ（後述の図２８参照）、又は、略称「１枚出目」に係る図柄組合せ（後述の図３０参照）が表示される。 In addition, the internal winning roles "F_3-choice bell_1st" to "F_3-choice bell_3rd" are all push-order roles in which the symbol combinations displayed vary depending on the push order, and if the push order is correct, the symbol combination associated with the abbreviation "bell" (see Figure 19 below) is displayed along the active line. On the other hand, if the push order is incorrect, the symbol combination associated with the abbreviation "bell spill" (see Figure 28 below) or the symbol combination associated with the abbreviation "1-coin drop" (see Figure 30 below) is displayed.
また、内部当籤役「Ｆ＿共通ベル」は、押し順役ではなく、押し順に関わらず略称「ベル」に係る図柄組合せ（後述の図２９参照）のうちの図１８～図２３に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。また、内部当籤役「Ｆ＿サボ１」及び「Ｆ＿サボ２」はいずれも、押し順役ではなく、押し順に関わらず略称「サボテン」に係る図柄組合せ（後述の図３０参照）のうちの図１８～図２３に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。 Furthermore, the internal winning combination "F_Common Bell" is not a push order combination, and regardless of the push order, any of the possible symbol combinations shown in Figures 18 to 23 from the symbol combinations associated with the abbreviation "Bell" (see Figure 29 below) will be displayed along the active line. Furthermore, the internal winning combinations "F_Sabo 1" and "F_Sabo 2" are not push order combinations, and regardless of the push order, any of the possible symbol combinations shown in Figures 18 to 23 from the symbol combinations associated with the abbreviation "Cactus" (see Figure 30 below) will be displayed along the active line.
また、内部当籤役「弱チェリー」は、押し順役ではなく、押し順に関わらず略称「弱チェリー」に係る図柄組合せ（後述の図３０参照）のうちの図１８～図２３に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。また、内部当籤役「Ｆ＿強チリ１」及び「Ｆ＿強チリ２」はいずれも、押し順役ではなく、押し順に関わらず略称「強チェリー」に係る図柄組合せ（後述の図３０参照）のうちの図１８～図２３に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。 In addition, the internal winning combination "Weak Cherry" is not a push order combination, and regardless of the push order, any of the possible symbol combinations shown in Figures 18 to 23 of the symbol combinations associated with the abbreviation "Weak Cherry" (see Figure 30 below) will be displayed along the active line. In addition, the internal winning combinations "F_Strong Chili 1" and "F_Strong Chili 2" are not push order combinations, and regardless of the push order, any of the possible symbol combinations shown in Figures 18 to 23 of the symbol combinations associated with the abbreviation "Strong Cherry" (see Figure 30 below) will be displayed along the active line.
［フラグ間状態中の当籤役と停止表示される図柄組合せとの対応関係］
次に、図２５を参照して、フラグ間状態における、内部当籤役と停止表示される図柄組合せとの対応関係について説明する。なお、図２５は、フラグ間状態における、内部当籤役と停止表示される図柄組合せとの対応関係（一部の役については省略）を示す図であり、特に、フラグ間状態中にボーナス役（ＢＢ役）に係る図柄組合せ（コンビネーション名称「Ｃ＿ＢＢ１」又は「Ｃ＿ＢＢ２」）を表示可能であるか否を示す図である。
[Correspondence between winning combinations during flag intervals and symbol combinations that are stopped and displayed]
Next, the correspondence relationship between the internal winning combination and the symbol combination stopped and displayed in the flag interval state will be described with reference to Fig. 25. Note that Fig. 25 is a diagram showing the correspondence relationship between the internal winning combination and the symbol combination stopped and displayed in the flag interval state (some roles are omitted), and in particular, a diagram showing whether or not the symbol combination (combination name "C_BB1" or "C_BB2") related to the bonus role (BB role) can be displayed in the flag interval state.
図２５の対応表中の「ＢＢの成立可否」欄に記載の「○」印は、ＢＢ役に係る図柄組み合わせが表示可能であることを示し、「×」印は、ＢＢ役に係る図柄組合せが表示不可能であることを示す。なお、ＢＢ役に係る図柄組合せが表示不可能である場合には、内部当籤役としてボーナス役と重複して決定されている役に係る図柄組合せが表示される。例えば、内部当籤役「Ｆ＿ＢＢ１＋Ｆ＿チリリプ」が当籤した場合（内部当籤役「Ｆ＿ＢＢ１」と、内部当籤役「Ｆ＿チリリプ」とが重複当籤した場合）、図２５に示すように、内部当籤役「Ｆ＿ＢＢ１」に係る図柄組合せを停止表示することはできす、内部当籤役「Ｆ＿チリリプ」に係る図柄組合せが停止表示される。 In the correspondence table of FIG. 25, a "○" in the "BB Formation Possibility" column indicates that the symbol combination for the BB role can be displayed, and a "×" indicates that the symbol combination for the BB role cannot be displayed. If the symbol combination for the BB role cannot be displayed, the symbol combination for the role that has been determined to overlap with the bonus role as the internal winning role will be displayed. For example, if the internal winning role "F_BB1 + F_Chililip" is won (if the internal winning role "F_BB1" and the internal winning role "F_Chililip" are both won), as shown in FIG. 25, the symbol combination for the internal winning role "F_BB1" cannot be statically displayed, and instead the symbol combination for the internal winning role "F_Chililip" is statically displayed.
また、フラグ間状態中において、ＢＢ役に係る図柄組合せが表示不可能であり、かつ、ボーナス役と重複して決定されている役に係る図柄組合せが表示される場合、図２４で説明した押し順正解時の図柄組合せのみを表示可能にしてもよいし、押し順不正解時の図柄組合せのみを表示可能にしてもよい。 Furthermore, in the inter-flag state, if a symbol combination related to a BB role cannot be displayed and a symbol combination related to a role that has been determined to overlap with a bonus role is displayed, it may be possible to display only the symbol combination when the button press sequence is correct as described in Figure 24, or only the symbol combination when the button press sequence is incorrect.
例えば、内部当籤役「Ｆ＿ＢＢ１＋Ｆ＿３択ベル＿１ｓｔ」が当籤した場合、図２５に示すように、内部当籤役「Ｆ＿ＢＢ１」に係る図柄組合せを停止表示することはできないので、内部当籤役「Ｆ＿３択ベル＿１ｓｔ」に係る図柄組合せが停止表示されるが、この際、押し順正解時に表示される略称「ベル」に係る図柄組合せのみを表示可能にし、押し順不正解時に表示される略称「ベルこぼし目」又は「１枚出目」に係る図柄組合せを表示不可能にしてもよい（図２４参照）。また、例えば、内部当籤役「Ｆ＿ＢＢ１＋Ｆ＿ＲＴ３リプ＿１ｓｔ」が当籤した場合に、押し順不正解時に表示される略称「リプレイ」に係る図柄組合せのみを表示可能にし、押し順正解時に表示される略称「ＲＴ３移行リプ」に係る図柄組合せを表示不可能にしてもよい（図２４参照）。 For example, if the internal winning role "F_BB1 + F_3-choice bell_1st" is won, as shown in FIG. 25, the symbol combination for the internal winning role "F_BB1" cannot be statically displayed, so the symbol combination for the internal winning role "F_3-choice bell_1st" is statically displayed. However, in this case, only the symbol combination for the abbreviation "bell", which is displayed when the button presses are correct, can be displayed, and symbol combinations for the abbreviations "bell spill" or "1 coin out", which are displayed when the button presses are incorrect, can be disabled (see FIG. 24). Also, for example, if the internal winning role "F_BB1 + F_RT3 replay_1st" is won, only the symbol combination for the abbreviation "replay", which is displayed when the button presses are incorrect, can be displayed, and symbol combinations for the abbreviation "RT3 transition replay", which is displayed when the button presses correct, can be disabled (see FIG. 24).
なお、フラグ間状態では、図２５に示すように、ボーナス役（ＢＢ役）と、内部当籤役「はずれ」、「Ｆ＿特殊１」、「Ｆ＿特殊２」及び「Ｆ＿特殊３」のいずれかとが重複して決定された場合、ＢＢ役に係る図柄組合せを停止表示することができる。 In the flag interval state, as shown in Figure 25, if a bonus role (BB role) and one of the internal lottery roles "Miss," "F_Special 1," "F_Special 2," or "F_Special 3" are determined to overlap, the symbol combination related to the BB role can be displayed as a stopped symbol.
［リール停止初期設定テーブル］
次に、図２６を参照して、リール停止初期設定テーブルについて説明する。リール停止初期設定テーブルは、内部当籤役と、後述のリール停止制御処理で用いられる各種データとの対応関係を規定する。
[Reel stop initial setting table]
Next, the reel stop initial setting table will be described with reference to Fig. 26. The reel stop initial setting table defines the correspondence between internal winning combinations and various data used in the reel stop control process described later.
図２６に示すリール停止初期設定テーブルは、内部当籤役（小役当籤番号）と、引込優先順位テーブル選択テーブル番号、引込優先順位テーブル番号及び停止テーブル番号との対応関係を規定する。なお、図２６には、参照される遊技状態、及び、内部当籤役の名称も併せて記載する。 The reel stop initial setting table shown in Figure 26 defines the correspondence between internal winning combinations (minor winning combination numbers), attraction priority table selection table numbers, attraction priority table numbers, and stop table numbers. Note that Figure 26 also lists the game states referenced and the names of the internal winning combinations.
引込優先順位テーブル選択テーブル番号、及び、引込優先順位テーブル番号は、引込優先順位テーブルの選択処理で用いられるデータである。例えば、リール停止初期設定テーブルにおいて、停止テーブル番号に対応する引込優先順位テーブル番号が規定されていれば、引込優先順位テーブル（後述の図２７参照）に規定された引込優先順位テーブル番号に対応する表示役の優先順位に関するデータを取得することができる。一方、リール停止初期設定テーブルにおいて、停止テーブル番号に対応する引込優先順位テーブル番号が規定されていなければ、引込優先順位テーブル選択テーブル（不図示）を参照して、引込優先順位テーブル選択テーブル番号に対応する引込優先順位テーブル番号が決定される。 The pull-in priority table selection table number and the pull-in priority table number are data used in the pull-in priority table selection process. For example, if a pull-in priority table number corresponding to a stop table number is specified in the reel stop initial setting table, data regarding the priority of the displayed role corresponding to the pull-in priority table number specified in the pull-in priority table (see Figure 27 below) can be obtained. On the other hand, if a pull-in priority table number corresponding to a stop table number is not specified in the reel stop initial setting table, the pull-in priority table selection table (not shown) is referenced to determine the pull-in priority table number corresponding to the pull-in priority table selection table number.
ここで、本実施形態のパチスロ１におけるリールの停止制御（停止図柄位置の決定手法）について簡単に説明する。本実施形態では、ストップスイッチにより停止操作が検出された後、該当するリールの回転が１９０ｍｓｅｃ以内に停止するようにリールの停止制御が行われる。具体的には、停止操作が検出されたときの該当りルに応じた図柄カウンタの値に、滑り駒数「０」～「４」のうちの何れかを加算し、得られた値に対応する図柄位置を、リールの回転が停止する図柄位置（以下、「停止予定位置」という）として決定する。なお、停止操作が検出されたときの該当りルに応じた図柄カウンタの値に対応する図柄位置は、リールの回転の停止が開始される図柄位置（以下、「停止開始位置」という）である。 Here, we will briefly explain the reel stop control (method of determining the stop symbol position) in the pachislot 1 of this embodiment. In this embodiment, after a stop operation is detected by the stop switch, reel stop control is performed so that the rotation of the corresponding reel stops within 190 msec. Specifically, one of the sliding symbol numbers "0" to "4" is added to the value of the symbol counter corresponding to the corresponding reel when the stop operation is detected, and the symbol position corresponding to the obtained value is determined as the symbol position where the rotation of the reel will stop (hereinafter referred to as the "expected stop position"). Note that the symbol position corresponding to the value of the symbol counter corresponding to the corresponding reel when the stop operation is detected is the symbol position where the rotation of the reel will start to stop (hereinafter referred to as the "stop start position").
すなわち、滑り駒数は、ストップスイッチにより停止操作が検出されてから該当するリールの回転が停止するまでのリールの回転量である。言い換えれば、ストップスイッチにより停止操作が検出されてから該当するリールの回転が停止するまでの期間において、リール表示窓４の該当するリールの中段領域を通過する図柄の数である。これは、ストップスイッチにより停止操作が検出されてから更新された図柄カウンタの値により把握される。 In other words, the number of sliding symbols is the amount of rotation of the reel from when the stop operation is detected by the stop switch until the rotation of the corresponding reel stops. In other words, it is the number of symbols that pass through the middle area of the corresponding reel in the reel display window 4 during the period from when the stop operation is detected by the stop switch until the rotation of the corresponding reel stops. This is determined by the value of the symbol counter that is updated after the stop operation is detected by the stop switch.
図示しない停止テーブルを参照すると、各リールの停止開始位置に応じて滑り駒数が取得される。なお、本実施形態では、停止テーブルに基づいて滑り駒数が取得されるが、これは仮のものであり、取得した滑り駒数が直ちにリールの停止予定位置が決定されるものではない。本実施形態では、停止テーブルに基づいて取得された滑り駒数（以下、「滑り駒数決定データ」という）より適切な滑り駒数が存在する場合には、後述する引込優先順位テーブル（後述の図２７参照）を参照して滑り駒数を変更する。そして、滑り駒数決定データは、停止開始位置から最大滑り駒数である４個先の図柄位置までの各図柄について、優先順位の比較を行う際の検索順序を決定するために参照される。 By referencing a stop table (not shown), the number of sliding pieces is obtained according to the stop start position of each reel. In this embodiment, the number of sliding pieces is obtained based on the stop table, but this is provisional, and the obtained number of sliding pieces does not immediately determine the planned stop position of the reel. In this embodiment, if there is a more appropriate number of sliding pieces than the number of sliding pieces obtained based on the stop table (hereinafter referred to as "sliding piece number determination data"), the number of sliding pieces is changed by referencing the pull-in priority table (see Figure 27 described below). The sliding piece number determination data is then referenced to determine the search order when comparing priorities for each pattern from the stop start position to the maximum number of sliding pieces, which is four pattern positions ahead.
［引込優先順位テーブル］
次に、図２７を参照して、引込優先順位テーブルについて説明する。引込優先順位テーブルは、引込優先順位テーブル番号「００」～「０５」のそれぞれにおける、後述の入賞作動フラグ格納領域（後述の図２８～図３０参照）の種別毎の引込データ（入賞作動フラグデータ）と、予め定められたその優先順位との対応関係を規定する。
[Intake priority table]
Next, the attraction priority table will be described with reference to Fig. 27. The attraction priority table defines the correspondence between attraction data (winning activation flag data) for each type of winning activation flag storage area (see Figs. 28 to 30 described later) and its predetermined priority for each attraction priority table number "00" to "05".
引込優先順位テーブルは、停止テーブル（不図示）に基づいて得られた滑り駒数の他に、より適切な滑り駒数が存在するか否かを検索するために使用される。優先順位は、入賞に係る図柄組合せ（入賞作動フラグ）の種別間で優先的に停止表示される（引き込まれる）順位を規定するデータである。また、図２７では、説明の便宜上、引込データ（入賞作動フラグデータ）の欄には、入賞作動フラグのコンビネーション名称を記載するが、実際の引込優先順位テーブルでは、各引込データは、後述の入賞作動フラグ格納領域（後述の図２８～図３０参照）に示すように、１バイトのデータで表され、該１バイトデータ中の各ビットに対して固有の図柄組合せ（入賞作動フラグ）が割り当てられる。 The attraction priority table is used to search for a more appropriate number of sliding pieces than the number obtained based on the stop table (not shown). Priority is data that stipulates the order in which winning symbol combinations (winning activation flags) are preferentially stopped and displayed (attracted in). Also, for ease of explanation, in Figure 27, the attraction data (winning activation flag data) column lists the combination names of winning activation flags, but in an actual attraction priority table, each attraction data is represented by one byte of data, as shown in the winning activation flag storage area (see Figures 28 to 30), described below, and a unique symbol combination (winning activation flag) is assigned to each bit in that one byte of data.
本実施形態のリール停止制御では、まず、停止テーブル（不図示）に基づいて滑り駒数が取得される。しかしながら、優先順位に基づいて、この滑り駒数の他に、より適切な滑り駒数が存在する場合には、その適切な滑り駒数に変更する。すなわち、本実施形態では、停止テーブルにより取得された滑り駒数に関係なく、内部当籤役によって停止表示を許可する図柄組合せの優先順位に基づいて、より適切な滑り駒数を決定する。 In this embodiment of reel stop control, the number of sliding pieces is first obtained based on a stop table (not shown). However, if a more appropriate number of sliding pieces exists based on priority, the number is changed to that more appropriate number. In other words, in this embodiment, regardless of the number of sliding pieces obtained from the stop table, the more appropriate number of sliding pieces is determined based on the priority of the symbol combinations that are allowed to be stopped and displayed by the internal winning combination.
本実施形態では、優先順位が上位である図柄組合せの停止表示（引き込み）が、優先順位が下位である図柄組合せの停止表示よりも優先的に行われる。 In this embodiment, the stop display (pulling-in) of a symbol combination with a higher priority is given priority over the stop display of a symbol combination with a lower priority.
また、本実施形態では、図２７に示すように、引込優先順位テーブル番号に応じて図柄組合せ（入賞作動フラグ）の優先順位が異なるだけでなく、優先順位の区分数も異なる。具体的には、引込優先順位テーブル番号が「００」である場合には、優先順位の区分数を５とし、引込優先順位テーブル番号が「０１」又は「０４」である場合には、優先順位の区分数を４とする。また、引込優先順位テーブル番号が「０２」又は「０３」である場合には、優先順位の区分数を２とし、引込優先順位テーブル番号が「０５」である場合には、優先順位の区分数を３とする。 In addition, in this embodiment, as shown in FIG. 27, not only does the priority of the symbol combination (winning activation flag) differ depending on the attraction priority table number, but the number of priority divisions also differs. Specifically, when the attraction priority table number is "00", the number of priority divisions is 5, and when the attraction priority table number is "01" or "04", the number of priority divisions is 4. Furthermore, when the attraction priority table number is "02" or "03", the number of priority divisions is 2, and when the attraction priority table number is "05", the number of priority divisions is 3.
ここでは、引込優先順位テーブル番号が「００」である場合の優先順位について説明し、それ以外の引込優先順位テーブル番号における優先順位の説明は省略する。引込優先順位テーブル番号が「００」である場合の優先順位「１」（最上位の優先順位）には、コンビネーション名称「Ｃ＿９枚Ａ＿０１」、「Ｃ＿１確チリリプＣ＿０１」、「Ｃ＿１確チリリプＤ＿０１」及び「Ｃ＿ＲＴ３リプ＿０１」に対応する引込データが規定される。 Here, we will explain the priority when the pull-in priority table number is "00", and will omit explanations of the priorities for other pull-in priority table numbers. When the pull-in priority table number is "00", the priority level "1" (highest priority) is set to the pull-in data corresponding to the combination names "C_9cardsA_01", "C_1guaranteedChiliRipC_01", "C_1guaranteedChiliRipD_01", and "C_RT3Rip_01".
引込優先順位テーブル番号が「００」である場合の優先順位「２」には、コンビネーション名称「Ｃ＿強２枚Ｃ＿０１」～「Ｃ＿強２枚Ｃ＿０９」、「Ｃ＿弱２枚Ｂ＿０１」～「Ｃ＿弱２枚Ｂ＿０３」、「Ｃ＿３枚Ｅ＿０１」、「Ｃ＿３枚Ｅ＿０２」、「Ｃ＿９枚Ｆ＿０１」～「Ｃ＿９枚Ｆ＿０３」、「Ｃ＿１確チリリプＢ＿０１」、「Ｃ＿チリリプＤ＿０１」及び「Ｃ＿チリリプＣ＿０１」に対応する引込データが規定される。 When the pull-in priority table number is "00", the priority level "2" specifies the pull-in data corresponding to the combination names "C_Strong 2 C_01" to "C_Strong 2 C_09", "C_Weak 2 B_01" to "C_Weak 2 B_03", "C_3 E_01", "C_3 E_02", "C_9 F_01" to "C_9 F_03", "C_1 Guaranteed Chililip B_01", "C_Chililip D_01", and "C_Chililip C_01".
引込優先順位テーブル番号が「００」である場合の優先順位「３」には、コンビネーション名称「Ｃ＿１確チリリプＡ＿０１」、「Ｃ＿チリリプＡ＿０１」、「Ｃ＿チリリプＢ＿０１」及び「Ｃ＿維持リプＥ＿０１」～「Ｃ＿維持リプＥ＿０４」に対応する引込データが規定される。 When the pull-in priority table number is "00", the priority level "3" is set to the pull-in data corresponding to the combination names "C_1 Guaranteed Chililip A_01", "C_Chililip A_01", "C_Chililip B_01", and "C_Maintained Chililip E_01" through "C_Maintained Chililip E_04".
引込優先順位テーブル番号が「００」である場合の優先順位「４」には、コンビネーション名称「Ｃ＿ＳＰ１＿０１」、「Ｃ＿ＳＰ２＿０１」、「Ｃ＿リーチ目リプＰ＿０１」、「Ｃ＿リーチ目リプＰ＿０２」、「Ｃ＿リーチ目リプＯ＿０１」、「Ｃ＿リーチ目リプＯ＿０２」、「Ｃ＿リーチ目リプＮ＿０１」、「Ｃ＿リーチ目リプＮ＿０２」、「Ｃ＿リーチ目リプＭ＿０１」、「Ｃ＿リーチ目リプＭ＿０２」、「Ｃ＿リーチ目リプＬ＿０１」～「Ｃ＿リーチ目リプＬ＿０３」、「Ｃ＿リーチ目リプＫ＿０１」～「Ｃ＿リーチ目リプＫ＿０３」、「Ｃ＿リーチ目リプＪ＿０１」、「Ｃ＿リーチ目リプＩ＿０１」～「Ｃ＿リーチ目リプＩ＿０９」、「Ｃ＿リーチ目リプＨ＿０１」～「Ｃ＿リーチ目リプＨ＿０３」、「Ｃ＿リーチ目リプＧ＿０１」、「Ｃ＿リーチ目リプＦ＿０１」、「Ｃ＿リーチ目リプＦ＿０２」、「Ｃ＿リーチ目リプＥ＿０１」、「Ｃ＿リーチ目リプＤ＿０１」、「Ｃ＿リーチ目リプＤ＿０２」、「Ｃ＿リーチ目リプＣ＿０１」～「Ｃ＿リーチ目リプＣ＿０３」、「Ｃ＿リーチ目リプＢ＿０１」、「Ｃ＿リーチ目リプＢ＿０２」、「Ｃ＿リーチ目リプＡ＿０１」、「Ｃ＿維持リプＦ＿０１」、「Ｃ＿維持リプＦ＿０２」、「Ｃ＿維持リプＤ＿０１」～「Ｃ＿維持リプＤ＿０４」、「Ｃ＿維持リプＣ＿０１」～「Ｃ＿維持リプＣ＿０３」、「Ｃ＿維持リプＢ＿０１」、「Ｃ＿維持リプＢ＿０２」及び「Ｃ＿維持リプＡ＿０１」に対応する引込データが規定される。 When the attraction priority table number is "00", the priority "4" includes the combination names "C_SP1_01", "C_SP2_01", "C_Reach eye reply P_01", "C_Reach eye reply P_02", "C_Reach eye reply O_01", "C_Reach eye reply O_02", "C_Reach eye reply N_01", "C_Reach eye reply N_02", "C_Reach eye reply M_01", "C_Reach eye reply M_02", "C_Reach eye reply L_01" to "C_Reach eye reply L_03", "C_Reach eye reply K_01" to "C_Reach eye reply K_03", "C_Reach eye reply J_01", "C_Reach eye reply I_01" to "C_Reach eye reply I_09", and "C_Reach eye reply H_01" to "C_Reach eye reply H_03". "C_Reach Eye Reply H_03", "C_Reach Eye Reply G_01", "C_Reach Eye Reply F_01", "C_Reach Eye Reply F_02", "C_Reach Eye Reply E_01", "C_Reach Eye Reply D_01", "C_Reach Eye Reply D_02", "C_Reach Eye Reply C_01" to "C_Reach Eye Reply C_03", "C_Reach Eye Reply B_01", "C_Reach Eye Reply The attraction data corresponding to "C_Maintenance Reply A_01", "C_Maintenance Reply F_01", "C_Maintenance Reply F_02", "C_Maintenance Reply D_01" to "C_Maintenance Reply D_04", "C_Maintenance Reply C_01" to "C_Maintenance Reply C_03", "C_Maintenance Reply B_01", "C_Maintenance Reply B_02" and "C_Maintenance Reply A_01" is specified.
また、引込優先順位テーブル番号が「００」である場合の優先順位「５」（最下位の優先順位）には、コンビネーション名称「Ｃ＿ＢＢ１」及び「Ｃ＿ＢＢ２」に対応する引込データが規定される。 Furthermore, when the attraction priority table number is "00", the attraction data corresponding to the combination names "C_BB1" and "C_BB2" is specified as the priority "5" (the lowest priority).
＜メインＲＡＭに設けられている格納領域の構成＞
次に、図２８～図３５を参照して、メインＲＡＭ１０３に設けられる各種格納領域の構成について説明する。
<Configuration of storage area provided in main RAM>
Next, the configuration of various storage areas provided in the main RAM 103 will be described with reference to FIGS.
［当り要求フラグ格納領域及び入賞作動フラグ格納領域］
まず、図２８～図３０を参照して、当り要求フラグ格納領域（内部当籤役格納領域）及び入賞作動フラグ格納領域（表示役格納領域）の構成について説明する。なお、本実施形態では、当り要求フラグ格納領域（フラグデータ格納領域、当籤フラグデータ格納領域）と、入賞作動フラグ格納領域（入賞フラグデータ格納領域）とは、互いに同じ構成を有する。
[Hit request flag storage area and winning activation flag storage area]
First, the configuration of the winning request flag storage area (internal winning combination storage area) and the winning activation flag storage area (display combination storage area) will be described with reference to Figures 28 to 30. In this embodiment, the winning request flag storage area (flag data storage area, winning flag data storage area) and the winning activation flag storage area (winning flag data storage area) have the same configuration.
本実施形態では、当り要求フラグ格納領域は、それぞれ１バイトのデータにより表される当り要求格納領域０～１１で構成され、入賞作動フラグ格納領域は、それぞれ１バイトのデータにより表される入賞作動格納領域０～１１で構成される。なお、当り要求フラグ格納領域及び入賞作動フラグ格納領域の各格納領域に格納されるデータは、図２８～図３０中の「データ」欄の１バイトデータのみであるが、図２８～図３０では、説明の便宜上、各格納領域のビットに対応付けられた、各リールの図柄組合せ（図中では、左リール３Ｌの図柄、中リール３Ｃの図柄及び右リール３Ｒの図柄の順で記載）、その名称（コンビネーション名称）及び略称、並びに、メダルの払出枚数も併せて記載する。 In this embodiment, the win request flag storage area is composed of win request storage areas 0-11, each represented by 1 byte of data, and the win activation flag storage area is composed of win activation storage areas 0-11, each represented by 1 byte of data. Note that the data stored in each of the win request flag storage area and win activation flag storage area is only the 1-byte data in the "Data" column in Figures 28-30. However, for ease of explanation, Figures 28-30 also list the symbol combinations for each reel (listed in the order of the symbols on the left reel 3L, the symbols on the center reel 3C, and the symbols on the right reel 3R) associated with the bits of each storage area, their names (combination names), abbreviations, and the number of medals paid out.
当り要求フラグ格納領域０～１１のそれぞれにおいて、所定のビットに「１」が格納されているとき、その所定のビットに対応する内部当籤役が内部当籤したことを示す。また、入賞作動格納領域０～１１のそれぞれにおいて、所定のビットに「１」が格納されているとき、その所定のビットに対応する表示役（入賞作動フラグ）が入賞したことを示す。すなわち、所定のビットに「１」が格納されているとき、その所定のビットに対応する内部当籤役の各種図柄組合せが有効ライン上に表示されたことを示す。 When a "1" is stored in a specific bit in each of the win request flag storage areas 0-11, it indicates that the internal winning combination corresponding to that specific bit has been internally won. Also, when a "1" is stored in a specific bit in each of the win activation storage areas 0-11, it indicates that the display combination (win activation flag) corresponding to that specific bit has been won. In other words, when a "1" is stored in a specific bit, it indicates that the various symbol combinations of the internal winning combination corresponding to that specific bit have been displayed on the pay line.
また、当り要求フラグ格納領域及び入賞作動フラグ格納領域では、図２８～図３０に示すように、各格納領域内の一つのビット（フラグ）に対して、複数の図柄組合せ（コンビネーション）が割り当てられているものもある。すなわち、そのようなフラグに対しては、停止表示可能な図柄組合せ（入賞可能なコンビネーション）が複数存在することを意味する。 Furthermore, as shown in Figures 28 to 30, in the win request flag storage area and the win activation flag storage area, multiple symbol combinations are assigned to one bit (flag) in each storage area. This means that for such a flag, there are multiple symbol combinations that can be stopped and displayed (winning combinations).
例えば、当り要求格納領域５及び入賞作動格納領域５のビット５には、図柄組合せ「サボテン２」－「白７」－「帽子」（コンビネーション名称「Ｃ＿維持リプＣ＿０１」）、図柄組合せ「サボテン２」－「チリ上１」－「帽子」（コンビネーション名称「Ｃ＿維持リプＣ＿０２」）、及び、図柄組合せ「サボテン２」－「サボテン２」－「帽子」（コンビネーション名称「Ｃ＿維持リプＣ＿０３」）の３つの図柄組合せが割り当てられている。それゆえ、当り要求格納領域５のビット５に「１」が格納されている場合には、この３つの図柄組合せが有効ライン上に停止表示可能であることを示す。また、入賞作動格納領域５のビット５に「１」が格納されている場合には、この３つの図柄組合せのいずれかが有効ライン上に表示されたことを示す。 For example, bit 5 of the win request storage area 5 and the winning activation storage area 5 is assigned three symbol combinations: "Cactus 2" - "White 7" - "Hat" (combination name "C_Maintain Lip C_01"), "Cactus 2" - "Chili 1" - "Hat" (combination name "C_Maintain Lip C_02"), and "Cactus 2" - "Cactus 2" - "Hat" (combination name "C_Maintain Lip C_03"). Therefore, when bit 5 of the win request storage area 5 is set to "1," this indicates that these three symbol combinations can be displayed on an active line. Furthermore, when bit 5 of the winning activation storage area 5 is set to "1," this indicates that one of these three symbol combinations has been displayed on an active line.
［持越役格納領域］
次に、図３１を参照して、持越役格納領域の構成について説明する。本実施形態では、持越役格納領域は、１バイトのデータ格納領域で構成される。
[Carryover role storage area]
Next, the configuration of the carryover combination storage area will be described with reference to Fig. 31. In this embodiment, the carryover combination storage area is configured as a 1-byte data storage area.
内部抽籤の結果、内部当籤役「Ｆ＿ＢＢ１」又は「Ｆ＿ＢＢ２」が決定されたときには、その内部当籤役（ＢＢ役）は、持越役として持越役格納領域に格納される。持越役格納領域に格納された持越役は、対応する図柄組合せが有効ライン上に表示されるまでクリアされずに保持される。また、持越役格納領域に持越役が格納されている間、内部抽籤によって決定された内部当籤役に加えて、持越役が当り要求格納領域に格納される。 When the internal winning role "F_BB1" or "F_BB2" is determined as a result of the internal lottery, that internal winning role (BB role) is stored in the carryover role storage area as a carryover role. The carryover role stored in the carryover role storage area is retained and not cleared until the corresponding symbol combination is displayed on an active line. Also, while the carryover role is stored in the carryover role storage area, in addition to the internal winning role determined by the internal lottery, the carryover role is stored in the win request storage area.
［遊技状態フラグ格納領域］
次に、図３２を参照して、遊技状態フラグ格納領域の構成について説明する。遊技状態フラグ格納領域は、１バイトのデータ格納領域で構成される。本実施形態では、図３２に示すように、遊技状態フラグ格納領域の各ビットに対して固有のボーナスの種別又はＲＴの種別が割り当てられる。
[Game Status Flag Storage Area]
Next, the configuration of the game status flag storage area will be described with reference to Figure 32. The game status flag storage area is configured as a 1-byte data storage area. In this embodiment, as shown in Figure 32, each bit in the game status flag storage area is assigned a unique bonus type or RT type.
遊技状態フラグ格納領域において、所定のビットに「１」が格納されているとき、その所定のビットに該当するボーナスゲーム又はＲＴの作動が行われていることを示す。例えば、遊技状態フラグ格納領域のビット０に「１」が格納されているときには、ビッグボーナス「ＢＢ」の作動が行われており、遊技状態がＢＢ遊技状態であることを示す。また、例えば、遊技状態フラグ格納領域のビット３に「１」が格納されているときは、遊技状態がＲＴ３状態であることを示す。 When a "1" is stored in a specific bit in the game status flag storage area, it indicates that the bonus game or RT corresponding to that specific bit is in operation. For example, when a "1" is stored in bit 0 of the game status flag storage area, it indicates that the big bonus "BB" is in operation and the game status is in BB game status. Also, for example, when a "1" is stored in bit 3 of the game status flag storage area, it indicates that the game status is in RT3 status.
［作動ストップボタン格納領域］
次に、図３３を参照して、作動ストップボタン格納領域の構成について説明する。作動ストップボタン格納領域は、１バイトのデータ格納領域で構成され、１バイトからなる作動ストップボタンフラグを格納する。作動ストップボタンフラグにおいて、各ビットには、ストップボタンの操作状態が割り当てられる。
[Operation stop button storage area]
Next, the configuration of the operation stop button storage area will be described with reference to Fig. 33. The operation stop button storage area is configured as a 1-byte data storage area and stores an operation stop button flag consisting of 1 byte. In the operation stop button flag, each bit is assigned to the operation state of the stop button.
例えば、左ストップボタン１７Ｌが今回押されたストップボタン、つまり、作動ストップボタンである場合には、作動ストップボタン格納領域のビット０に「１」が格納される。また、例えば、左ストップボタン１７Ｌが未だに押されていないストップボタン、つまり、有効ストップボタンである場合には、ビット４に「１」が格納される。メインＣＰＵ１０１は、作動ストップボタン格納領域に格納されているデータに基づいて、今回押されたストップボタンと未だに押されていないストップボタンとを識別する。 For example, if the left stop button 17L is the stop button that was pressed this time, i.e., the activated stop button, then a "1" is stored in bit 0 of the activated stop button storage area. Also, for example, if the left stop button 17L is a stop button that has not yet been pressed, i.e., a valid stop button, then a "1" is stored in bit 4. The main CPU 101 distinguishes between the stop button that was pressed this time and a stop button that has not yet been pressed, based on the data stored in the activated stop button storage area.
［押下順序格納領域］
次に、図３４を参照して、押下順序格納領域の構成について説明する。押下順序格納領域は、１バイトのデータ格納領域で構成され、１バイトからなる押下順序フラグを格納する。
[Press order storage area]
Next, the configuration of the pressing order storage area will be described with reference to Fig. 34. The pressing order storage area is configured as a 1-byte data storage area, and stores a pressing order flag consisting of 1 byte.
押下順序フラグにおいて、各ビットには、ストップボタンの押下順序の種別が割り当てられる。例えば、ストップボタンの押下順序が「左、中、右」である場合には、押下順序格納領域のビット０に「１」が格納される。 In the pressing order flag, each bit is assigned a type of pressing order for the stop buttons. For example, if the pressing order for the stop buttons is "left, middle, right," "1" is stored in bit 0 of the pressing order storage area.
［図柄コード格納領域］
次に、図３５を参照して、図柄コード格納領域の構成について説明する。本実施形態では、図柄コード格納領域は、それぞれ１バイトのデータにより表される図柄コード格納領域０～１１で構成される。なお、図柄コード格納領域は、当り要求フラグ格納領域及び入賞作動フラグ格納領域（図２８～図３０参照）と同様の構成となる。
[Pattern code storage area]
Next, the configuration of the symbol code storage area will be described with reference to Fig. 35. In this embodiment, the symbol code storage area is composed of symbol code storage areas 0 to 11, each represented by 1 byte of data. The symbol code storage area has the same configuration as the win request flag storage area and the win activation flag storage area (see Figs. 28 to 30).
図柄コード格納領域では、有効ライン上に停止可能な図柄組合せ（コンビネーション）に対応するビットに「１」が格納される。なお、全てのリールが停止後、図柄コード格納領域０～１１には、表示役（入賞作動フラグ）に対応する図柄コードが格納される。 In the symbol code storage area, a "1" is stored in the bit corresponding to the symbol combination that can stop on an active line. After all reels have stopped, symbol code storage areas 0-11 store the symbol code corresponding to the displayed role (winning activation flag).
［内部当籤役と各種サブフラグとの関係］
一般遊技状態やＡＲＴ遊技状態において、主制御回路９０による各種抽籤では各種データテーブルを参照するが、この際に用いるパラメータとして、本実施形態では、内部当籤役だけでなく、内部当籤役に対応する別の名称の各種パラメータ（以下、「サブフラグ（第１のサブフラグ）」、「サブフラグＥＸ（第２のサブフラグ）」及び「サブフラグＤ」という）も用いる。それゆえ、本実施形態では、主制御回路９０により、内部当籤役を各種サブフラグに変換する処理を行う（後述の図１０４中のサブフラグ変換処理、フラグ変換処理、サブフラグ圧縮処理参照）。なお、本実施形態では、内部当籤役に関する情報（通信パラメータ）として、サブフラグがスタートコマンドにセットされ、主制御回路９０から副制御回路２００に送信される。
[Relationship between internal winning combinations and various sub-flags]
In the normal gaming mode and the ART gaming mode, the main control circuit 90 refers to various data tables for various lotteries. In this embodiment, the parameters used in this process include not only the internal winning combination, but also various parameters with different names corresponding to the internal winning combination (hereinafter referred to as "subflag (first subflag),""subflag EX (second subflag)," and "subflag D"). Therefore, in this embodiment, the main control circuit 90 performs a process to convert the internal winning combination into various subflags (see the subflag conversion process, flag conversion process, and subflag compression process in FIG. 104 described below). In this embodiment, the subflag is set in the start command as information (communication parameters) related to the internal winning combination, and is transmitted from the main control circuit 90 to the sub-control circuit 200.
ここで、図３６及び図３７を参照して、内部当籤役と各種サブフラグとの対応関係について説明する。図３６は、内部当籤役（小役当籤番号）と各種サブフラグとの対応関係を示す図であり、図３７は、内部当籤役（特賞当籤番号）とサブフラグとの対応関係を示す図である。 Here, we will explain the correspondence between internal winning combinations and various sub-flags with reference to Figures 36 and 37. Figure 36 is a diagram showing the correspondence between internal winning combinations (small winning combination numbers) and various sub-flags, and Figure 37 is a diagram showing the correspondence between internal winning combinations (special prize winning numbers) and sub-flags.
本実施形態のフラグ変換処理では、まず、同じ種別に属する複数の内部当籤役を一つのサブフラグにまとめる。本実施形態では、このフラグ変換処理により、図３６に示すように、小役及びリプレイ役に関する３２種類の内部当籤役（小役当籤番号）が、１８種類のサブフラグ（「０１」～「１８」：フラグデータ）に変換される。例えば、内部当籤役「Ｆ＿維持リプ＿１ｓｔ（１０：小役当籤番号）」～「Ｆ＿維持リプ＿３ｒｄ（１２）」は、サブフラグ「押し順リプ１（０９：フラグデータ）」にまとめられる。なお、内部当籤役「はずれ」に対しては、サブフラグ「ハズレ（００）」が割り当てられる。 In this embodiment, the flag conversion process first combines multiple internal winning combinations of the same type into a single sub-flag. In this embodiment, as shown in FIG. 36, this flag conversion process converts 32 types of internal winning combinations (small winning combination numbers) related to small winning combinations and replay combinations into 18 types of sub-flags (flag data: "01" to "18"). For example, the internal winning combinations "F_Maintenance Replay_1st (10: Small winning combination number)" to "F_Maintenance Replay_3rd (12)" are combined into the sub-flag "Push Order Replay 1 (09: Flag Data)." The sub-flag "Miss (00)" is assigned to the internal winning combination "Miss."
また、本実施形態のフラグ変換処理では、図３６に示すように、サブフラグ「ハズレ（００）」を含む１９種類のサブフラグ（「００」～「１８」）が、９種類のサブフラグＥＸ（「００」～「０８」：フラグデータ）に変換される。それゆえ、この変換処理では、サブフラグデータをさらに圧縮することができる。なお、この際、本実施形態では、抽籤（フラグ変換抽籤）によりサブフラグをサブフラグＥＸに変換する。具体的には、次のように変換される。 Furthermore, in the flag conversion process of this embodiment, as shown in FIG. 36, 19 types of sub-flags ("00" to "18"), including the sub-flag "miss (00)", are converted into 9 types of sub-flags EX ("00" to "08": flag data). Therefore, this conversion process can further compress the sub-flag data. Note that in this case, in this embodiment, sub-flags are converted into sub-flags EX by lottery (flag conversion lottery). Specifically, the conversion is performed as follows:
サブフラグ「ハズレ（００）」は、フラグ変換抽籤の結果に関係なく、サブフラグＥＸ「ハズレ（００）」に変換され、サブフラグ「２連チリリプ（０１）」は、フラグ変換抽籤の結果に関係なく、サブフラグＥＸ「リプレイ（０１）」に変換される。 The sub-flag "Miss (00)" will be converted to the sub-flag EX "Miss (00)" regardless of the result of the flag conversion lottery, and the sub-flag "Double Chili Replay (01)" will be converted to the sub-flag EX "Replay (01)" regardless of the result of the flag conversion lottery.
サブフラグ「３連チリリプＡ（０２）」及びサブフラグ「３連チリリプＢ（０３）」は、フラグ変換抽籤に当籤した場合（後述の「変換有り」の場合）、サブフラグＥＸ「確定役（０６）」又は「３連チリリプ（０７）」に変換され、フラグ変換抽籤に非当籤であった場合（後述の「変換無し」の場合）には、サブフラグＥＸ「リプレイ（０１）」に変換される。 If the sub-flag "3-in-a-row Chililip A (02)" or sub-flag "3-in-a-row Chililip B (03)" wins the flag conversion lottery (in the "with conversion" case described below), it will be converted to the sub-flag EX "Determined Role (06)" or "3-in-a-row Chililip (07)", and if the flag conversion lottery is not won (in the "without conversion" case described below), it will be converted to the sub-flag EX "Replay (01)".
サブフラグ「リーチ目リプ１（０４）」～「リーチ目リプ４（０７）」は、フラグ変換抽籤に当籤した場合、サブフラグＥＸ「確定役（０６）」又は「リーチ目リプ（０８）」に変換され、フラグ変換抽籤に非当籤であった場合には、サブフラグＥＸ「リプレイ（０１）」に変換される。 If the subflags "Reach Eye Replay 1 (04)" to "Reach Eye Replay 4 (07)" are won in the flag conversion lottery, they will be converted to the subflag EX "Confirmed Role (06)" or "Reach Eye Replay (08)". If the flag conversion lottery is not won, they will be converted to the subflag EX "Replay (01)".
サブフラグ「リプレイ（０８）」及び「押し順リプ１（０９）」～「押し順リプ３（１１）」は、フラグ変換抽籤の結果に関係なく、サブフラグＥＸ「リプレイ（０１）」に変換され、サブフラグ「押し順ベル（１２）」及び「共通ベル（１３）」は、フラグ変換抽籤の結果に関係なく、サブフラグＥＸ「ベル（０２）」に変換される。 The sub-flags "Replay (08)" and "Push Order Replay 1 (09)" to "Push Order Replay 3 (11)" will be converted to the sub-flag EX "Replay (01)" regardless of the result of the flag conversion lottery, and the sub-flags "Push Order Bell (12)" and "Common Bell (13)" will be converted to the sub-flag EX "Bell (02)" regardless of the result of the flag conversion lottery.
サブフラグ「サボテン（１４）」、「弱チェリー（１５）」及び「強チェリー（１６）」は、フラグ変換抽籤の結果に関係なく、それぞれサブフラグＥＸ「サボテン（０３）」、「弱チェリー（０４）」及び「強チェリー（０５）」に変換される。また、サブフラグ「リーチ目１（１７）」及び「リーチ目２（１８）」は、フラグ変換抽籤の結果に関係なく、サブフラグＥＸ「ハズレ（００）」に変換される。 The sub-flags "Cactus (14)", "Weak Cherry (15)", and "Strong Cherry (16)" are converted to sub-flags EX "Cactus (03)", "Weak Cherry (04)", and "Strong Cherry (05)", respectively, regardless of the result of the flag conversion lottery. Additionally, the sub-flags "Reach 1 (17)" and "Reach 2 (18)" are converted to sub-flag EX "Miss (00)", regardless of the result of the flag conversion lottery.
上述のように、本実施形態では、実質、サブフラグ「３連チリリプＡ（０２）」、「３連チリリプＢ（０３）」及び「リーチ目リプ１（０４）」～「リーチ目リプ４（０７）」のみがフラグ変換抽籤の対象となる。なお、上述したフラグ変換抽籤に用いられる抽籤テーブルについては、後で詳述する。 As mentioned above, in this embodiment, only the sub-flags "Triple Chili Lip A (02)," "Triple Chili Lip B (03)," and "Reach Eye Lip 1 (04)" to "Reach Eye Lip 4 (07)" are subject to the flag conversion lottery. The lottery table used in the above-mentioned flag conversion lottery will be described in detail later.
さらに、本実施形態のフラグ変換処理では、図３６に示すように、９種類のサブフラグＥＸ（「００」～「０８」）が７種類のサブフラグＤ（「００」～「０６」）に変換される。それゆえ、この変換処理では、より一層、サブフラグデータを圧縮することができる。なお、この変換処理では抽籤を行わず、次のようにして、サブフラグＥＸとサブフラグＤとを対応付けて変換を行う。 Furthermore, in the flag conversion process of this embodiment, as shown in Figure 36, nine types of sub-flags EX ("00" to "08") are converted into seven types of sub-flags D ("00" to "06"). This conversion process therefore allows for even greater compression of sub-flag data. Note that this conversion process does not involve lottery selection; instead, sub-flags EX and sub-flags D are associated and converted as follows:
サブフラグＥＸ「ハズレ（００）」、「リプレイ（０１）」及び「ベル（０２）」は、サブフラグＤ「ハズレ（００）」に変換される。サブフラグＥＸ「サボテン（０３）」は、サブフラグＤ「サボテン（０１）」に変換され、サブフラグＥＸ「弱チェリー（０４）」は、サブフラグＤ「弱チェリー（０２）」に変換され、サブフラグＥＸ「強チェリー（０５）」は、サブフラグＤ「強チェリー（０３）」に変換される。 Subflags EX "Miss (00)", "Replay (01)", and "Bell (02)" are converted to subflag D "Miss (00)". Subflag EX "Cactus (03)" is converted to subflag D "Cactus (01)", subflag EX "Weak Cherry (04)" is converted to subflag D "Weak Cherry (02)", and subflag EX "Strong Cherry (05)" is converted to subflag D "Strong Cherry (03)".
また、サブフラグＥＸ「確定役（０６）」は、サブフラグＤ「確定役（０４）」に変換され、サブフラグＥＸ「３連チリリプ（０７）」は、サブフラグＤ「３連チリリプ（０５）」に変換され、サブフラグＥＸ「リーチ目リプ（０８）」は、サブフラグＤ「リーチ目リプ（０６）」に変換される。 In addition, subflag EX "Determined Role (06)" is converted to subflag D "Determined Role (04)," subflag EX "Triple Chili Lip (07)" is converted to subflag D "Triple Chili Lip (05)," and subflag EX "Reach Eye Lip (08)" is converted to subflag D "Reach Eye Lip (06)."
また、本実施形態のフラグ変換処理では、図３７に示すように、内部当籤役「Ｆ＿ＢＢ１（０１：特賞当籤番号）」及び「Ｆ＿ＢＢ２（０２）」はいずれも、サブフラグ「ＢＢ」に変換される。 Furthermore, in the flag conversion process of this embodiment, as shown in FIG. 37, the internal winning combinations "F_BB1 (01: special prize winning number)" and "F_BB2 (02)" are both converted to the sub-flag "BB."
［サブフラグＥＸ変換時の遊技性］
ここで、上述した内部当籤役をサブフラグ及びサブフラグＥＸに変換する処理の過程、及び、サブフラグＥＸ変換時の遊技性の一例を、図３８Ａ及び３８Ｂを参照して説明する。図３８Ａは、内部当籤役「Ｆ＿確チリリプ」又は「Ｆ＿１確チリリプ」が決定された場合のフラグ変換過程を示す図であり、図３８Ｂは、内部当籤役「Ｆ＿リーチ目リプＡ」～「Ｆ＿リーチ目リプＤ」のいずれかが決定された場合のフラグ変換過程を示す図である。
[Gameplay when subflag EX conversion occurs]
Here, the process of converting the above-mentioned internal winning combination into a sub-flag and a sub-flag EX, and an example of gameplay at the time of sub-flag EX conversion will be described with reference to Figures 38A and 38B. Figure 38A is a diagram showing the flag conversion process when the internal winning combination "F_sure chili lip" or "F_1 sure chili lip" is determined, and Figure 38B is a diagram showing the flag conversion process when any of the internal winning combinations "F_reach eye lip A" to "F_reach eye lip D" is determined.
なお、本実施形態のパチスロ１では、ＲＴ４遊技状態中に内部当籤役「Ｆ＿確チリリプ」、「Ｆ＿１確チリリプ」及び「Ｆ＿リーチ目リプＡ」～「Ｆ＿リーチ目リプＤ」のいずれかが単独で内部当籤役として決定されると、フラグ変換抽籤を行う。そして、本実施形態では、このフラグ変換抽籤に当籤した場合、特別な特典（例えば、ＡＲＴゲーム数の上乗せやＣＴ当籤）が付与される。 In the pachislot 1 of this embodiment, if any of the internal winning combinations "F_Sure Chili Lip," "F_1 Sure Chili Lip," and "F_Reach Eye Lip A" to "F_Reach Eye Lip D" is determined as the internal winning combination alone during RT4 gaming mode, a flag conversion lottery is held. In this embodiment, if this flag conversion lottery is won, a special benefit (for example, an additional number of ART games or a CT win) is awarded.
例えば、内部当籤役「Ｆ＿確チリリプ」又は「Ｆ＿１確チリリプ」が決定された場合、図３８Ａに示すように、内部当籤役「Ｆ＿確チリリプ」及び「Ｆ＿１確チリリプ」は、それぞれサブフラグ「３連チリリプＡ（０２）」及び「３連チリリプＢ（０３）」に変換される。 For example, if the internal winning combination "F_Certain Chililip" or "F_1Certain Chililip" is determined, as shown in FIG. 38A, the internal winning combinations "F_Certain Chililip" and "F_1Certain Chililip" are converted into sub-flags "3 Consecutive Chililip A (02)" and "3 Consecutive Chililip B (03)," respectively.
次いで、サブフラグ「３連チリリプＡ（０２）」及び「３連チリリプＢ（０３）」は、フラグ変換抽籤に当籤すると、サブフラグＥＸ「３連チリリプ（０７）」又は「確定役（０６）」に変換される。一方、フラグ変換抽籤に非当籤であった場合には、サブフラグ「３連チリリプＡ（０２）」及び「３連チリリプＢ（０３）」はともに、サブフラグＥＸ「リプレイ（０１）」に変換される。 Next, if the sub-flags "3-in-a-row Chili-lip A (02)" and "3-in-a-row Chili-lip B (03)" win the flag conversion lottery, they are converted to the sub-flag EX "3-in-a-row Chili-lip (07)" or "Definite Role (06)." On the other hand, if the flag conversion lottery is not won, both the sub-flags "3-in-a-row Chili-lip A (02)" and "3-in-a-row Chili-lip B (03)" are converted to the sub-flag EX "Replay (01)."
なお、図２４で説明したように、内部当籤役「Ｆ＿確チリリプ」又は「Ｆ＿１確チリリプ」が当籤した場合、押し順正解時には略称「３連チリリプ」に係る図柄組合せが表示され、押し順不正解時には略称「リプレイ」に係る図柄組合せが表示される。それゆえ、本実施形態では、内部当籤役「Ｆ＿確チリリプ」又は「Ｆ＿１確チリリプ」が決定され、かつ、フラグ変換抽籤に当籤した場合、内部当籤役「Ｆ＿確チリリプ」及び「Ｆ＿１確チリリプ」はいずれも、サブフラグＥＸ「３連チリリプ（０７）」又は「確定役（０６）」の役として扱われる。 As explained in Figure 24, if the internal winning combination "F_Sure Chililip" or "F_1 Sure Chililip" is won, a symbol combination corresponding to the abbreviation "3-in-a-row Chililip" will be displayed if the button press order is correct, and a symbol combination corresponding to the abbreviation "Replay" will be displayed if the button press order is incorrect. Therefore, in this embodiment, if the internal winning combination "F_Sure Chililip" or "F_1 Sure Chililip" is determined and the flag conversion lottery is won, both the internal winning combination "F_Sure Chililip" and "F_1 Sure Chililip" will be treated as the sub-flag EX "3-in-a-row Chililip (07)" or "Confirmed combination (06)".
そして、このフラグ変換過程によって内部当籤役「Ｆ＿確チリリプ」又は「Ｆ＿１確チリリプ」がサブフラグＥＸ「３連チリリプ（０７）」又は「確定役（０６）」に変換されると、略称「３連チリリプ」に係る図柄組合せを表示するための情報が報知される（例えば、遊技者に対して順押しでチリ図柄を狙わせる旨の情報が報知される）。一方、このフラグ変換過程において、フラグ変換抽籤が非当籤となり、内部当籤役「Ｆ＿確チリリプ」又は「Ｆ＿１確チリリプ」がサブフラグＥＸ「リプレイ（０１）」に変換されると、略称「リプレイ」に係る図柄組合せを表示するための情報が報知される（例えば、順押し以外の押し順（変則押し）が報知される）。 When the internal winning combination "F_Certain Chililip" or "F_1Certain Chililip" is converted to the sub-flag EX "3-in-a-row Chililip (07)" or "Confirmed combination (06)" through this flag conversion process, information is announced to display the symbol combination associated with the abbreviation "3-in-a-row Chililip" (for example, information is announced to the player to aim for the Chili symbol by pressing buttons in order). On the other hand, if the flag conversion lottery results in a non-winning combination during this flag conversion process and the internal winning combination "F_Certain Chililip" or "F_1Certain Chililip" is converted to the sub-flag EX "Replay (01)," information is announced to display the symbol combination associated with the abbreviation "Replay" (for example, a press order other than the normal press order (irregular press order) is announced).
また、例えば、内部当籤役「Ｆ＿リーチ目リプＡ」～「Ｆ＿リーチ目リプＤ」のいずれかが決定された場合、図３８Ｂに示すように、内部当籤役「Ｆ＿リーチ目リプＡ」～「Ｆ＿リーチ目リプＤ」は、それぞれサブフラグ「リーチ目リプ１（０４）」～「リーチ目リプ４（０７）」に変換される。 Furthermore, for example, if any of the internal winning combinations "F_Reach Eye Lip A" to "F_Reach Eye Lip D" is determined, as shown in FIG. 38B, the internal winning combinations "F_Reach Eye Lip A" to "F_Reach Eye Lip D" are converted into sub-flags "Reach Eye Lip 1 (04)" to "Reach Eye Lip 4 (07)," respectively.
次いで、サブフラグ「リーチ目リプ１（０４）」～「リーチ目リプ４（０７）」は、フラグ変換抽籤に当籤すると、サブフラグＥＸ「リーチ目リプ（０８）」又は「確定役（０６）」に変換される。一方、フラグ変換抽籤に非当籤であった場合には、サブフラグ「リーチ目リプ１（０４）」～「リーチ目リプ４（０７）」は、サブフラグＥＸ「リプレイ（０１）」に変換される。 Next, if the sub-flags "Reach Eye Replay 1 (04)" to "Reach Eye Replay 4 (07)" are won in the flag conversion lottery, they are converted to the sub-flag EX "Reach Eye Replay (08)" or "Confirmed Role (06)." On the other hand, if the flag conversion lottery is not won, the sub-flags "Reach Eye Replay 1 (04)" to "Reach Eye Replay 4 (07)" are converted to the sub-flag EX "Replay (01)."
なお、図２４で説明したように、内部当籤役「Ｆ＿リーチ目リプＡ」～「Ｆ＿リーチ目リプＤ」のいずれかが当籤した場合、押し順正解時には略称「リーチ目リプ」に係る図柄組合せが表示され、押し順不正解時には略称「リプレイ」に係る図柄組合せが表示される。それゆえ、本実施形態では、内部当籤役「Ｆ＿リーチ目リプＡ」～「Ｆ＿リーチ目リプＤ」のいずれかが決定され、かつ、フラグ変換抽籤に当籤した場合、内部当籤役「Ｆ＿リーチ目リプＡ」～「Ｆ＿リーチ目リプＤ」はいずれも、サブフラグＥＸ「リーチ目リプ（０８）」又は「確定役（０６）」の役として扱われる。 As explained in Figure 24, if any of the internal winning roles "F_Reach Eye Replay A" to "F_Reach Eye Replay D" is drawn, a symbol combination corresponding to the abbreviation "Reach Eye Replay" will be displayed if the button press sequence is correct, and a symbol combination corresponding to the abbreviation "Replay" will be displayed if the button press sequence is incorrect. Therefore, in this embodiment, if any of the internal winning roles "F_Reach Eye Replay A" to "F_Reach Eye Replay D" is determined and the flag conversion lottery is drawn, all of the internal winning roles "F_Reach Eye Replay A" to "F_Reach Eye Replay D" will be treated as a role with the sub-flag EX "Reach Eye Replay (08)" or "Determined Role (06)."
そして、このフラグ変換過程によって内部当籤役「Ｆ＿リーチ目リプＡ」～「Ｆ＿リーチ目リプＤ」が例えばサブフラグＥＸ「リーチ目リプ（０８）」又は「確定役（０６）」に変換されると、略称「リーチ目リプ」に係る図柄組合せを表示するための情報が報知される（例えば、遊技者に対して順押しで図柄「白７」を狙わせる旨の情報が報知される）。一方、このフラグ変換過程において、フラグ変換抽籤が非当籤となり、内部当籤役「Ｆ＿リーチ目リプＡ」～「Ｆ＿リーチ目リプＤ」がサブフラグＥＸ「リプレイ（０１）」に変換されると、略称「リプレイ」に係る図柄組合せを表示するための情報が報知される（例えば、順押し以外の押し順（変則押し）が報知される）。 When the internal winning roles "F_Reach Eye Rep A" to "F_Reach Eye Rep D" are converted to, for example, the sub-flag EX "Reach Eye Rep (08)" or "Confirmed Role (06)" through this flag conversion process, information is announced to display the symbol combination associated with the abbreviation "Reach Eye Rep" (for example, information is announced to the player to aim for the symbol "White 7" by pressing buttons in order). On the other hand, if the flag conversion lottery results in a non-winning lottery and the internal winning roles "F_Reach Eye Rep A" to "F_Reach Eye Rep D" are converted to the sub-flag EX "Replay (01)," information is announced to display the symbol combination associated with the abbreviation "Replay" (for example, a press order other than the normal press order (irregular press order) is announced).
また、本実施形態では、図３８Ａ又は３８Ｂに示すフラグ変換過程において、フラグ変換抽籤に当籤して報知に従い遊技者が停止操作を行うと、略称「３連チリリプ」又は「リーチ目リプ」に係る図柄組合せが有効ライン上に停止表示され、特別な特典が付与される。この付与処理は、実質的には処理上において、パチスロ１がフラグ変換抽籤に当籤したことに応じて特別な特典を遊技者に付与することになるが、遊技者に対しては、略称「３連チリリプ」に係る図柄組合せが表示されたことにより、特別な特典が付与されたと感じさせることができる。 In addition, in this embodiment, during the flag conversion process shown in Figures 38A or 38B, if the player wins the flag conversion lottery and performs a stop operation in response to the notification, a symbol combination referred to as "3-line Chili Lip" or "Reach Eye Lip" will be displayed stopped on the pay line, and a special bonus will be awarded. In essence, this awarding process awards a special bonus to the player in response to the pachislot 1 winning the flag conversion lottery, but the player can feel that a special bonus has been awarded because the symbol combination referred to as "3-line Chili Lip" has been displayed.
パチスロの遊技性を高めるためには、特典が付与される図柄組合せの出現頻度が一定であるよりも、状態に応じて異なる方が好ましい場合がある。停止制御（表示される図柄組合せ）は、内部当籤役の種類によって異なるため、特典が付与される図柄組合せの出現頻度を状態に応じて異ならせる手法としては、内部当籤役の当籤確率を異ならせる手法も考えられる（パチスロ１では、内部当籤役の当籤確率は、ボーナスの作動の有無やＲＴ状態に応じて異ならせることができるため、例えば、ＡＲＴ遊技状態に対応するＲＴ状態として、ＲＴ４状態だけでなく、ＲＴ６状態やＲＴ７状態などの他のＲＴ状態を設けるという手法も考えられる）。しかしながら、内部当籤役の当籤確率を異ならせる契機（ＲＴ状態の移行契機）は限定されているため、遊技性（興趣）の向上という観点では、この手法は柔軟性に欠けている。 To enhance the playability of pachislot machines, it may be preferable for the frequency of appearance of symbol combinations that confer bonuses to vary depending on the state, rather than remaining constant. Because stop control (the symbol combinations displayed) differs depending on the type of internal winning combination, one possible method for varying the frequency of appearance of symbol combinations that confer bonuses depending on the state is to vary the winning probability of the internal winning combination. (In pachislot machines 1, the winning probability of the internal winning combination can be varied depending on whether a bonus is activated or the RT state. For example, one possible method would be to provide other RT states, such as RT6 or RT7, in addition to the RT4 state, as the RT state corresponding to the ART gaming state.) However, because the triggers for varying the winning probability of the internal winning combination (the triggers for transitioning to the RT state) are limited, this method lacks flexibility in terms of improving playability (interestingness).
それに対して、本実施形態のパチスロ１では、内部当籤役の当籤確率を変えることなく、内部当籤役を決定するための内部抽籤に加え、フラグ変換抽籤及びその抽籤結果に基づく報知を行うことにより、特典が付与される図柄組合せの出現頻度を状態に応じて柔軟に異ならせることができる。すなわち、フラグ変換抽籤に当籤し易い状態では、特典が付与される図柄組合せの出現頻度を上げることができ、逆に、フラグ変換抽籤に当籤し難い状態では、特典が付与される図柄組合せの出現頻度を下げることができる。 In contrast, the pachislot machine 1 of this embodiment performs an internal lottery to determine the internal winning combination, as well as a flag conversion lottery and notification based on the lottery results, without changing the winning probability of the internal winning combination. This allows the frequency of symbol combinations that award a bonus to be flexibly varied depending on the state. In other words, in states where it is easy to win the flag conversion lottery, the frequency of symbol combinations that award a bonus can be increased, and conversely, in states where it is difficult to win the flag conversion lottery, the frequency of symbol combinations that award a bonus can be decreased.
＜一般遊技状態中の遊技性＞
次に、図３９Ａ～３９Ｃを参照して、一般遊技状態中の遊技の流れについて説明する。本実施形態のパチスロ１では、一般遊技状態中において、遊技状態が通常遊技状態からＣＺに移行し、その後、遊技状態がＣＺからＡＲＴ遊技状態に移行することにより、一般遊技状態（非ＡＲＴ遊技状態）からＡＲＴ遊技状態への移行が行われる（図１４Ａ及び１４Ｂ参照）。
<Gameability during normal gaming mode>
Next, the flow of the game during the normal game state will be described with reference to Figures 39A to 39C. In the slot machine 1 of this embodiment, during the normal game state, the game state transitions from the normal game state to the CZ, and then the game state transitions from the CZ to the ART game state, thereby transitioning from the normal game state (non-ART game state) to the ART game state (see Figures 14A and 14B).
図３９Ａは、一般遊技状態中において、遊技状態が通常遊技状態からＣＺに移行する際の遊技の流れを示す図である。通常遊技状態は、図３９Ａに示すように、ＣＺの抽籤状態として低確率状態と高確率状態とを有する。この低確率状態及び高確率状態は、通常遊技状態中に行われるＣＺ抽籤に当籤する期待度が互いに異なる状態であり、低確率状態はＣＺ抽籤に当籤し難い状態であり、高確率状態はＣＺ抽籤に当籤し易い状態である。そして、通常遊技状態中の遊技において行われるＣＺ抽籤に当籤した場合には、遊技状態が通常遊技状態からＣＺに移行する。 Figure 39A is a diagram showing the flow of play when the game state transitions from the normal game state to CZ during the general game state. As shown in Figure 39A, the normal game state has a low probability state and a high probability state as CZ lottery states. These low probability state and high probability state have different expectations of winning the CZ lottery held during the normal game state, with the low probability state being a state in which it is difficult to win the CZ lottery and the high probability state being a state in which it is easy to win the CZ lottery. If the CZ lottery held during play in the normal game state is won, the game state transitions from the normal game state to CZ.
なお、本実施形態のパチスロ１では、ＣＺ（チャンスゾーン）として、「ＣＺ１」、「ＣＺ２」及び「ＣＺ３」の複数のチャンスゾーンを設ける。ＣＺ１～ＣＺ３は、ＣＺ中の遊技で行われるＡＲＴ抽籤に当籤する期待度が互いに異なるチャンスゾーンであり、ＣＺ３は、ＡＲＴ抽籤に必ず当籤するチャンスゾーンであり、ＣＺ１及びＣＺ２は、所定の確率でＡＲＴ抽籤に当籤するチャンスゾーンである。通常遊技状態中の遊技で行われるＣＺ抽籤では、ＣＺの当籤／非当籤だけでなく、当籤時に移行するＣＺの種別（ＣＺ１～ＣＺ３のいずれか）も決定される（後述の図４１参照）。 In this embodiment of the pachislot 1, multiple CZ (chance zones) are provided: "CZ1," "CZ2," and "CZ3." CZ1 to CZ3 are chance zones with different expected odds of winning the ART lottery held during play in the CZ. CZ3 is a chance zone where you are guaranteed to win the ART lottery, while CZ1 and CZ2 are chance zones where you have a predetermined probability of winning the ART lottery. The CZ lottery held during play in the normal game mode not only determines whether you win or lose the CZ, but also the type of CZ (one of CZ1 to CZ3) to which you will be transferred if you win (see Figure 41, described below).
図３９Ｂは、遊技状態が一般遊技状態のＣＺ１及びＣＺ２からＡＲＴ遊技状態に移行する際の遊技の流れを示す図である。ＣＺ１及びＣＺ２はともに、前半部と後半部とから構成される。前半部は、ＣＺ中の遊技で行われるＡＲＴ抽籤に当籤する期待度のランクを昇格させる期間であり、後半部は、ランクに基づくＡＲＴ抽籤の抽籤結果を所定の演出（本実施形態では、キャラクタによるバトル演出）により報知する期間である。 Figure 39B shows the flow of play when the game state transitions from the general game state CZ1 or CZ2 to the ART game state. Both CZ1 and CZ2 consist of a first half and a second half. The first half is a period in which the rank of the expectation of winning the ART lottery held during play during the CZ is promoted, and the second half is a period in which the result of the ART lottery based on the rank is announced through a predetermined presentation (in this embodiment, a character battle presentation).
ＣＺ１中では、ランクとして６段階のモード（モード１～６）が用意され、モードが上がるほど、ＡＲＴ抽籤に当籤する期待度が高くなる。ＣＺ１の前半部では、第１の所定ゲーム数（例えば、最大で１２ゲーム）の期間、継続して遊技が行われ、内部当籤役に基づいてモードの昇格抽籤が行われる。そして、ＣＺ１の後半部の１ゲーム目では、前半部で昇格させたモード（前半部終了時点のモード）に基づいてＡＲＴ抽籤が行われる。 During CZ1, six rank modes (Modes 1 to 6) are prepared, and the higher the mode, the higher the chance of winning the ART lottery. In the first half of CZ1, play continues for a first predetermined number of games (for example, a maximum of 12 games), and a lottery is held to promote the mode based on the internal winning combination. Then, in the first game of the second half of CZ1, an ART lottery is held based on the mode promoted in the first half (the mode at the end of the first half).
また、ＣＺ２中では、ランクとして１０段階のポイントが用意され、ポイントが上がるほど、ＡＲＴ抽籤に当籤する期待度が高くなる。ＣＺ２の前半部では、第２の所定ゲーム数（例えば、最大で１５ゲーム）の期間、継続して遊技が行われ、内部当籤役に基づいてポイントの昇格抽籤が行われる。そして、ＣＺ２の後半部の１ゲーム目では、前半部で昇格させたポイント（前半部終了時点のポイント）に基づいてＡＲＴ抽籤が行われる。 In addition, during CZ2, 10 levels of points are provided as ranks, and the higher the points, the higher the chance of winning the ART lottery. In the first half of CZ2, play continues for a second predetermined number of games (for example, a maximum of 15 games), and a lottery is held to determine whether points are promoted based on the internal winning combination. Then, in the first game of the second half of CZ2, an ART lottery is held based on the points promoted in the first half (points at the end of the first half).
ＣＺ１の後半部では、味方キャラクタと敵キャラクタＡとが対戦するバトル演出が行われ、ＣＺ２の後半部では、味方キャラクタと敵キャラクタＢとが対戦するバトル演出が行われる。このバトル演出は、第３の所定ゲーム数（例えば、最大で４ゲーム）の期間の遊技に渡って行われる。また、バトル演出の勝敗は、ＡＲＴ抽籤の結果に基づいて管理（決定）され、ＡＲＴ抽籤に当籤している場合には、バトル演出で味方キャラクタが勝利し、非当籤である場合には、バトル演出で敵キャラクタが勝利する。 In the second half of CZ1, a battle is performed in which the ally character faces off against enemy character A, and in the second half of CZ2, a battle is performed in which the ally character faces off against enemy character B. This battle is performed over a period of play of a third predetermined number of games (for example, up to four games). The outcome of the battle is managed (determined) based on the results of the ART lottery; if the ART lottery is won, the ally character wins the battle, and if the lottery is not won, the enemy character wins the battle.
また、ＣＺ１及びＣＺ２の各後半部（バトル演出中）では、毎ゲーム、内部当籤役に基づいてＡＲＴ抽籤が行われる。そして、このＡＲＴ抽籤に当籤すると、バトル演出の結果が書き換えられる。例えば、バトル演出中にいわゆる「レア」役が内部当籤役として決定されると、ＡＲＴ抽籤が行われ、その結果に基づいてバトル演出の結果が書き換えられる。 In addition, during the latter half of CZ1 and CZ2 (during the battle presentation), an ART lottery is held for each game based on the internal winning combination. If this ART lottery is won, the results of the battle presentation are rewritten. For example, if a so-called "rare" combination is determined as the internal winning combination during the battle presentation, an ART lottery is held, and the results of the battle presentation are rewritten based on the result.
ＣＺ１及びＣＺ２において、ＡＲＴに非当籤の場合には、後半部のバトル演出で敗北し、基本的には、その後、遊技状態が通常遊技状態に移行する。一方、ＣＺ１及びＣＺ２において、ＡＲＴに当籤している場合には、後半部のバトル演出で勝利し、その後、遊技状態がＣＺからＡＲＴ準備状態を経由して通常ＡＲＴに移行する。なお、本実施形態では、ＣＺ１及びＣＺ２の前半部の遊技において、フリーズが発生する場合があり、その場合には、遊技状態がＣＺからＡＲＴ準備状態を経由して、通常ＡＲＴではなくＣＴ（上乗せチャンスゾーン）に移行する。 If you do not win ART in CZ1 or CZ2, you will lose the battle performance in the latter half, and the game state will generally then transition to normal game state. On the other hand, if you win ART in CZ1 or CZ2, you will win the battle performance in the latter half, and the game state will then transition from CZ to ART preparation state and then to normal ART. Note that in this embodiment, a freeze may occur during play in the first half of CZ1 and CZ2, in which case the game state will transition from CZ to ART preparation state and then to CT (add-on chance zone) instead of normal ART.
図３９Ｃは、遊技状態が一般遊技状態のＣＺ３からＡＲＴ遊技状態に移行する際の遊技の流れを示す図である。ＣＺ３は、第４の所定ゲーム数（例えば、最大で１７ゲーム）の期間、継続して遊技が行われる。そして、ＣＺ３では、毎ゲーム、内部当籤役に基づいてＡＲＴ抽籤が行われる。 Figure 39C shows the flow of play when the game state transitions from the general game state CZ3 to the ART game state. CZ3 is played continuously for a period of a fourth predetermined number of games (for example, a maximum of 17 games). Then, in CZ3, an ART lottery is held for each game based on the internal winning combination.
ＣＺ３は、ＡＲＴ抽籤に当籤した時点で終了し、その次のゲーム以降、遊技状態がＣＺ３からＡＲＴ準備状態を経由してＣＴ（上乗せチャンスゾーン）に移行する。また、ＣＺ３では、フリーズが発生する場合があり、その場合にも、次ゲーム以降、遊技状態がＣＺ３からＡＲＴ準備状態を経由してＣＴ（上乗せチャンスゾーン）に移行する。一方、ＣＺ３において、ＡＲＴ抽籤に当籤せずにＣＺ３の遊技期間（第４の所定ゲーム数）が経過した場合、遊技状態がＣＺ３からＡＲＴ準備状態を経由して通常ＡＲＴに移行する。すなわち、本実施形態では、ＣＺ３は、ＡＲＴ遊技状態への移行が確定しているチャンスゾーンである。 CZ3 ends when the ART lottery is won, and from the next game onwards, the game state transitions from CZ3 to CT (add-on chance zone) via ART preparation state. A freeze may occur in CZ3, and in that case, from the next game onwards, the game state transitions from CZ3 to CT (add-on chance zone) via ART preparation state. On the other hand, if the CZ3 play period (fourth predetermined number of games) has elapsed without a win in the ART lottery in CZ3, the game state transitions from CZ3 to regular ART via ART preparation state. In other words, in this embodiment, CZ3 is a chance zone where a transition to the ART game state is confirmed.
＜一般遊技状態中に用いる各種データテーブル＞
続いて、図４０～図４５を参照して、一般遊技状態中に行われる遊技性に関する抽籤処理で用いられる各種データテーブルについて説明する。なお、以下に説明する各種データテーブルは、メインＲＯＭ１０２に格納される。
<Various data tables used during normal gaming mode>
Next, various data tables used in the lottery process relating to gameplay performed during the normal gaming state will be described with reference to Figures 40 to 45. The various data tables described below are stored in the main ROM 102.
また、以下に示す各種データテーブルでは、抽籤値の情報を概念的に示す。データテーブル中の「０」は、当籤確率「０％」に相当する抽籤値が規定されていることを意味し、「極々低」は、当籤確率「０％～１％未満」に相当する抽籤値が規定されていることを意味し、「極低」は、当籤確率「１％～１０％未満」に相当する抽籤値が規定されていることを意味する。また、データテーブル中の「低」は、当籤確率「１０％～３０％未満」に相当する抽籤値が規定されていることを意味し、「中」は、当籤確率「３０％～６０％未満」に相当する抽籤値が規定されていることを意味し、「高」は、当籤確率「６０％～８０％未満」に相当する抽籤値が規定されていることを意味する。さらに、データテーブル中の「極高」は、当籤確率「８０％～９９％未満」に相当する抽籤値が規定されていることを意味し、「極々高」は、当籤確率「９９％～１００％未満」に相当する抽籤値が規定されていることを意味し、「確定」は、当籤確率「１００％」に相当する抽籤値が規定されていることを意味する。 The various data tables shown below conceptually show lottery value information. A "0" in the data tables indicates a lottery value equivalent to a winning probability of 0%, "extremely low" indicates a lottery value equivalent to a winning probability of 0% to less than 1%, and "extremely low" indicates a lottery value equivalent to a winning probability of 1% to less than 10%. A "low" in the data tables indicates a lottery value equivalent to a winning probability of 10% to less than 30%, "medium" indicates a lottery value equivalent to a winning probability of 30% to less than 60%, and "high" indicates a lottery value equivalent to a winning probability of 60% to less than 80%. Furthermore, "Extremely High" in the data table means that a lottery value equivalent to a winning probability of "80% to less than 99%" is specified, "Extremely High" means that a lottery value equivalent to a winning probability of "99% to less than 100%" is specified, and "Definite" means that a lottery value equivalent to a winning probability of "100%" is specified.
そして、以下に示す各種データテーブルでは、乱数回路１１０の乱数レジスタ１により、予め定められた数値の範囲（０～６５５３５）から抽出される抽籤用乱数値を、規定された抽籤値で順次減算し、減算の結果が負となったか否か（いわゆる「桁かり」が生じたか否か）の判定を行うことによって内部的な抽籤が行われる。なお、本実施形態では、一般遊技状態中に行われる遊技性に関する抽籤処理において抽籤用乱数値から抽籤値を減算して当籤／非当籤を判定する例を説明したが、本発明はこれに限定されず、抽出した抽籤用乱数値に抽籤値を加算し、加算結果が６５５３６を超えたか否か（いわゆる「桁あふれ」が生じたか否か）を判定して、当籤／非当籤を決定してもよい。 In the various data tables shown below, the random number register 1 of the random number circuit 110 sequentially subtracts a specified lottery value from a lottery random number value extracted from a predetermined range of numbers (0 to 65535), and determines whether the result of the subtraction is negative (whether so-called "overflow" occurs). In this embodiment, an example has been described in which a lottery value is subtracted from a lottery random number value to determine whether a lottery has been won or not in the lottery process related to gameplay performed during the general game mode. However, the present invention is not limited to this. A lottery value may also be added to the extracted lottery random number value, and a win or loss may be determined by determining whether the result of the addition exceeds 65536 (whether so-called "overflow" occurs).
［通常中高確率抽籤テーブル］
まず、図４０Ａ及び４０Ｂを参照して、ＣＺの抽籤状態（低確率及び高確率）の移行抽籤で用いられる通常中高確率抽籤テーブルについて説明する。なお、本実施形態のパチスロ１では、毎ゲーム、内部当籤役に基づいてＣＺの抽籤状態の移行抽籤が行われるだけでなく、例えばボーナス終了時やＣＺ，ＡＲＴ終了時などの場合にもＣＺの抽籤状態の移行抽籤が行われる。図４０Ａは、通常遊技状態中に毎ゲーム参照される通常中高確率抽籤テーブルの構成図であり、図４０Ｂは、例えば設定変更時、ボーナス終了時又はＣＺ，ＡＲＴ終了時等に参照される通常中高確率抽籤テーブルの構成図である。なお、図４０Ａに示す内部当籤役の名称は、上述したサブフラグの名称に対応する。
[Normal medium to high probability lottery table]
First, referring to Figures 40A and 40B, the normal medium-high probability lottery table used in the transition lottery to the CZ lottery state (low probability and high probability) will be described. In the pachislot 1 of this embodiment, not only is a transition lottery to the CZ lottery state performed based on the internal winning combination every game, but also, for example, when the bonus ends, the CZ or ART ends, etc. Figure 40A is a diagram of the normal medium-high probability lottery table referenced every game during the normal game state, and Figure 40B is a diagram of the normal medium-high probability lottery table referenced, for example, when the setting is changed, when the bonus ends, or when the CZ or ART ends. The names of the internal winning combinations shown in Figure 40A correspond to the names of the sub-flags described above.
図４０Ａに示す通常中高確率抽籤テーブルは、現在のＣＺの抽籤状態と内部当籤役との各組合せと、移行後のＣＺの抽籤状態の抽籤結果（低確率／高確率）と、各抽籤結果に対応付けられた抽籤値の情報との対応関係を規定する。 The normal medium-high probability lottery table shown in Figure 40A specifies the correspondence between each combination of the current CZ lottery state and internal winning role, the lottery result (low probability/high probability) of the CZ lottery state after the transition, and the lottery value information associated with each lottery result.
図４０Ａに示す通常中高確率抽籤テーブルから明らかなように、現在のＣＺの抽籤状態が低確率である場合には、内部当籤役がサブフラグ「弱チェリー」に対応する役であるときに、ＣＺの抽籤状態が高確率に移行し易くなる。一方、現在のＣＺの抽籤状態が高確率である場合には、内部当籤役がサブフラグ「共通ベル」、「サボテン」、「弱チェリー」及び「強チェリー」のいずれかに対応する役であるときに、ＣＺの抽籤状態が高確率に維持される。 As is clear from the normal medium to high probability lottery table shown in Figure 40A, when the current CZ lottery state is low probability, the CZ lottery state is more likely to transition to high probability when the internal winning combination is a combination corresponding to the sub-flag "Weak Cherry". On the other hand, when the current CZ lottery state is high probability, the CZ lottery state is maintained at high probability when the internal winning combination is a combination corresponding to any of the sub-flags "Common Bell", "Cactus", "Weak Cherry", and "Strong Cherry".
図４０Ｂに示す通常中高確率抽籤テーブルは、該テーブルを参照する際の各状況と、移行後のＣＺの抽籤状態の抽籤結果（低確率／高確率）と、各抽籤結果に対応付けられた抽籤値の情報との対応関係を規定する。図４０Ｂに示す通常中高確率抽籤テーブルから明らかなように、ボーナス終了時にはＣＺの抽籤状態が必ず高確率に移行する。 The normal, medium, and high probability lottery table shown in Figure 40B specifies the correspondence between each situation when referencing the table, the lottery results (low probability/high probability) of the CZ lottery state after the transition, and the lottery value information associated with each lottery result. As is clear from the normal, medium, and high probability lottery table shown in Figure 40B, the CZ lottery state will always transition to high probability when the bonus ends.
［ＣＺ抽籤テーブル］
次に、図４１Ａ及び４１Ｂを参照して、ＣＺ抽籤で用いられるＣＺ抽籤テーブルについて説明する。図４１Ａは、通常遊技状態中に内部当籤役に基づいてＣＺ抽籤を行う際に用いられるＣＺ抽籤テーブルの構成図であり、図４１Ｂは、例えばＣＺ失敗時やＡＲＴ終了時などにおいて、ＣＺの引き戻しを行うか否かのＣＺ抽籤を行う際に用いられるＣＺ抽籤テーブルの構成図である。なお、図４１Ａに示す内部当籤役の名称は、上述したサブフラグの名称に対応する。
[CZ lottery table]
Next, referring to Figures 41A and 41B, the CZ lottery table used in the CZ lottery will be described. Figure 41A is a diagram of the CZ lottery table used when performing a CZ lottery based on an internal winning combination during normal gaming, and Figure 41B is a diagram of the CZ lottery table used when performing a CZ lottery on whether or not to pull back the CZ, for example, when the CZ fails or when the ART ends. The names of the internal winning combinations shown in Figure 41A correspond to the names of the sub-flags described above.
図４１Ａに示すＣＺ抽籤テーブルは、現在のＣＺの抽籤状態と内部当籤役との各組合せと、ＣＺ１、ＣＺ２，ＣＺ３の当籤／非当籤（抽籤結果）と、各抽籤結果に対応付けられた抽籤値の情報との対応関係を規定する。図４１Ａに示すＣＺ抽籤テーブルから明らかなように、現在のＣＺの抽籤状態が高確率中である場合には、現在のＣＺの抽籤状態が低確率中である場合よりも、ＣＺ抽籤に当籤する確率が高くなる。 The CZ lottery table shown in Figure 41A defines the correspondence between each combination of the current CZ lottery state and internal winning combination, the winning/losing status (lottery results) of CZ1, CZ2, and CZ3, and the lottery value information associated with each lottery result. As is clear from the CZ lottery table shown in Figure 41A, when the current CZ lottery state is in the high probability range, the probability of winning the CZ lottery is higher than when the current CZ lottery state is in the low probability range.
図４１Ｂに示すＣＺ抽籤テーブルは、ＣＺ失敗時やＡＲＴ終了時における、ＣＺ１、ＣＺ２，ＣＺ３の当籤／非当籤（抽籤結果）と、各抽籤結果に対応付けられた抽籤値の情報との対応関係を規定する。ＣＺ失敗時（ＣＺ１、ＣＺ２中のＡＲＴ抽籤に非当籤時）やＡＲＴ遊技状態の終了時には、このＣＺ抽籤テーブルを用いてＣＺの引き戻し抽籤が行われる。 The CZ lottery table shown in Figure 41B defines the correspondence between the winning/losing results (lottery results) of CZ1, CZ2, and CZ3 when the CZ fails or the ART ends, and the lottery value information associated with each lottery result. When the CZ fails (when the ART lottery during CZ1 or CZ2 is not a winning result) or when the ART game state ends, a CZ withdrawal lottery is conducted using this CZ lottery table.
［ＣＺ１中モードアップ抽籤テーブル］
次に、図４２を参照して、ＣＺ１の前半部において行われるＣＺ１のモードアップ抽籤で用いられるＣＺ１中モードアップ抽籤テーブルについて説明する。図４２は、ＣＺ１中モードアップ抽籤テーブルの構成図である。なお、図４２に示す内部当籤役の名称は、上述したサブフラグの名称に対応する。
[CZ1 Mode Up Lottery Table]
Next, referring to Figure 42, we will explain the CZ1 mode up lottery table used in the CZ1 mode up lottery held in the first half of CZ1. Figure 42 is a configuration diagram of the CZ1 mode up lottery table. The names of the internal winning combinations shown in Figure 42 correspond to the names of the sub-flags described above.
ＣＺ１中モードアップ抽籤テーブルは、現在のモードと内部当籤役との各組合せと、モードアップ抽籤の結果（当籤／非当籤）と、各抽籤結果に対応付けられた抽籤値の情報との対応関係を規定する。後述の図４４Ａに示すように、ＣＺ１では、モードが上がる（モードの値が高くなる）ほどＡＲＴ抽籤に当籤する確率が上がり、モードがモード６まで上がると、ＡＲＴ抽籤に必ず当籤する。 The mode-up lottery table during CZ1 defines the correspondence between each combination of the current mode and internal winning combination, the result of the mode-up lottery (win/lose), and the lottery value information associated with each lottery result. As shown in Figure 44A (described below), in CZ1, the higher the mode (the higher the mode value), the higher the probability of winning the ART lottery, and when the mode reaches mode 6, the player is guaranteed to win the ART lottery.
なお、図４２中の抽籤結果「モード１ＵＰ」とは、ＣＺ１のモードが１段階上がることを意味し、抽籤結果「モード２ＵＰ」とは、ＣＺ１のモードが２段階上がることを意味する。それゆえ、例えば、現在のモードがモード２である状況において、抽籤結果「モード２ＵＰ」に当籤すると、ＣＺ１のモードはモード２からモード４に上がる。また、例えば、抽籤結果「モード６ＵＰ＿フリーズ発生」に当籤すると、フリーズが発生し、ＡＲＴ抽籤の当籤及びＣＴの付与が決定される。 In addition, the lottery result "Mode 1 UP" in Figure 42 means that the mode of CZ1 will increase by one level, and the lottery result "Mode 2 UP" means that the mode of CZ1 will increase by two levels. Therefore, for example, if the current mode is mode 2 and the lottery result "Mode 2 UP" is won, the mode of CZ1 will increase from mode 2 to mode 4. Also, for example, if the lottery result "Mode 6 UP_Freeze Occurs" is won, a freeze will occur, and the ART lottery will be won and CT will be awarded.
［ＣＺ２中ポイント抽籤テーブル］
次に、図４３を参照して、ＣＺ２の前半部において行われるＣＺ２のポイントアップ抽籤で用いられるＣＺ２中ポイント抽籤テーブルについて説明する。図４３は、ＣＺ２中ポイント抽籤テーブルの構成図である。なお、図４３に示す内部当籤役の名称は、上述したサブフラグの名称に対応する。
[CZ2 Points Lottery Table]
Next, referring to Figure 43, we will explain the CZ2 point lottery table used in the CZ2 point increase lottery held in the first half of CZ2. Figure 43 is a configuration diagram of the CZ2 point lottery table. Note that the names of the internal winning combinations shown in Figure 43 correspond to the names of the sub-flags described above.
ＣＺ２中ポイント抽籤テーブルは、現在のポイントと内部当籤役との各組合せと、ポイントアップ抽籤の結果（当籤／非当籤）と、各抽籤結果に対応付けられた抽籤値の情報との対応関係を規定する。後述の図４４Ｂに示すように、ＣＺ２では、ポイントが上がるほどＡＲＴ抽籤に当籤する確率が上がり、ポイントが「ポイント１０」まで上がると、ＡＲＴ抽籤に必ず当籤する。なお、図４３中の抽籤結果「ポイント２ＵＰ」とは、現在のＣＺ２のポイントに「２」が加算されることを意味し、例えば、現在のポイントが「２」である状況において、抽籤結果「ポイント２ＵＰ」に当籤すると、ＣＺ２のポイントは「２」から「４」に上がる。また、例えば、抽籤結果の「ポイント１０ＵＰ＿フリーズ発生」に当籤すると、フリーズが発生し、ＡＲＴ抽籤の当籤及びＣＴの付与が決定される。 The CZ2 point lottery table defines the correspondence between each combination of current points and internal winning combinations, the results of the point-up lottery (win/lose), and the lottery value information associated with each lottery result. As shown in Figure 44B below, in CZ2, the higher the points, the higher the probability of winning the ART lottery; when points reach "10 points," the ART lottery is guaranteed to be a winning lottery. Note that the lottery result "Point 2 UP" in Figure 43 means that "2" will be added to the current CZ2 points. For example, if the current points are "2," and the lottery result "Point 2 UP" is won, the CZ2 points will increase from "2" to "4." Also, for example, if you win the lottery result "Points 10 Up - Freeze Occurs", a freeze will occur, and it will be determined that you have won the ART lottery and that CT will be awarded.
［ＣＺ中ＡＲＴ抽籤テーブル］
次に、図４４Ａ～４４Ｃ及び図４５を参照して、ＣＺ中に実行されるＡＲＴ抽籤で用いられるＣＺ中ＡＲＴ抽籤テーブルについて説明する。なお、図４４Ａは、ＣＺ１の後半部の１ゲーム目で用いられるＣＺ中ＡＲＴ抽籤テーブル（ＣＺ１用）の構成図であり、図４４Ｂは、ＣＺ２の後半部の１ゲーム目で用いられるＣＺ中ＡＲＴ抽籤テーブル（ＣＺ２用）の構成図であり、図４４Ｃは、ＣＺ１，ＣＺ２の後半部で用いられるＣＺ中ＡＲＴ抽籤テーブル（ＣＺ１，ＣＺ２共通 後半バトル中用）の構成図である。また、図４５は、ＣＺ３中に実行されるＡＲＴ抽籤で用いられるＣＺ中ＡＲＴ抽籤テーブル（ＣＺ３用）の構成図である。なお、図４４Ｃ及び図４５に示す内部当籤役の名称は、上述したサブフラグの名称に対応する。
[CZ ART lottery table]
Next, referring to Figures 44A to 44C and 45, the CZ ART lottery table used in the ART lottery executed during the CZ will be described. Note that Figure 44A is a diagram of the CZ ART lottery table (for CZ1) used in the first game of the second half of CZ1, Figure 44B is a diagram of the CZ ART lottery table (for CZ2) used in the first game of the second half of CZ2, and Figure 44C is a diagram of the CZ ART lottery table (for CZ1 and CZ2 common second half battle) used in the second half of CZ1 and CZ2. Also, Figure 45 is a diagram of the CZ ART lottery table (for CZ3) used in the ART lottery executed during CZ3. Note that the names of the internal winning combinations shown in Figures 44C and 45 correspond to the names of the sub-flags described above.
図４４Ａに示すＣＺ中ＡＲＴ抽籤テーブル（ＣＺ１用）は、現在のモードと、ＡＲＴ抽籤の結果（当籤の有無）と、各抽籤結果に対応付けられた抽籤値の情報との対応関係を規定する。また、図４４Ｂに示すＣＺ中ＡＲＴ抽籤テーブル（ＣＺ２用）は、現在のポイントと、ＡＲＴ抽籤の結果（当籤の有無）と、各抽籤結果に対応付けられた抽籤値の情報との対応関係を規定する。 The ART lottery table during CZ (for CZ1) shown in Figure 44A specifies the correspondence between the current mode, the ART lottery results (whether or not there was a winning lottery), and the lottery value information associated with each lottery result. The ART lottery table during CZ (for CZ2) shown in Figure 44B specifies the correspondence between the current points, the ART lottery results (whether or not there was a winning lottery), and the lottery value information associated with each lottery result.
ＣＺ中ＡＲＴ抽籤テーブル（ＣＺ１用）及びＣＺ中ＡＲＴ抽籤テーブル（ＣＺ２用）から明らかなように、ＣＺ１及びＣＺ２では前半部のランク（モード又はポイント）が上がるほど、ＡＲＴ抽籤に当籤し易くなる。 As is clear from the CZ ART lottery table (for CZ1) and the CZ ART lottery table (for CZ2), the higher the rank (mode or points) in the first half of CZ1 and CZ2, the easier it is to win the ART lottery.
図４４Ｃに示すＣＺ中ＡＲＴ抽籤テーブル（ＣＺ１，ＣＺ２共通 後半バトル中用）は、内部当籤役と、ＡＲＴ抽籤の結果（当籤の有無）と、各抽籤結果に対応付けられた抽籤値の情報との対応関係を規定する。ＣＺ中ＡＲＴ抽籤テーブル（ＣＺ１，ＣＺ２共通 後半バトル中用）から明らかなように、ＣＺ１及びＣＺ２の後半部において、レア役（サブフラグ「弱チェリー」、「サボテン」又は「強チェリー」に対応する役）が内部当籤役として決定されると、所定の確率でＡＲＴ抽籤に当籤する。 The ART lottery table during CZ (common to CZ1 and CZ2, for use during the second half of the battle) shown in Figure 44C defines the correspondence between internal winning roles, ART lottery results (whether or not there is a winning role), and lottery value information associated with each lottery result. As is clear from the ART lottery table during CZ (common to CZ1 and CZ2, for use during the second half of the battle), when a rare role (a role corresponding to the sub-flag "Weak Cherry," "Cactus," or "Strong Cherry") is determined as the internal winning role during the second half of CZ1 and CZ2, there is a predetermined probability that the ART lottery will be won.
図４５に示すＣＺ中ＡＲＴ抽籤テーブル（ＣＺ３用）は、ＣＺ３の消化ゲーム数と内部当籤役との各組合せと、ＡＲＴ抽籤の結果（当籤の有無）と、各抽籤結果に対応付けられた抽籤値の情報との対応関係を規定する。ＣＺ中ＡＲＴ抽籤テーブル（ＣＺ３用）から明らかなように、本実施形態では、ＣＺ３中においてＡＲＴ抽籤に当籤すると必ずＣＴにも当籤する。 The ART lottery table during CZ (for CZ3) shown in Figure 45 specifies the correspondence between each combination of the number of games played in CZ3 and the internal winning combination, the ART lottery result (whether or not there is a winning combination), and the lottery value information associated with each lottery result. As is clear from the ART lottery table during CZ (for CZ3), in this embodiment, if you win the ART lottery during CZ3, you will always win the CT as well.
＜通常ＡＲＴ中の遊技性＞
次に、図４６Ａ及び４６Ｂを参照して、遊技ＡＲＴ中の遊技の流れについて説明する。本実施形態のパチスロ１では、上述のように、ＡＲＴ遊技状態として、通常ＡＲＴとＣＴとが設けられ（図１４Ａ及び１４Ｂ参照）、ＣＴ中を上乗せチャンスゾーンとしている。それゆえ、本実施形態では、遊技者は、通常ＡＲＴ中の遊技において、ＣＴへの移行を目指して遊技を行うことになる。
<Gameplay during normal ART>
Next, referring to Figures 46A and 46B, the flow of the game during the game ART will be explained. In the pachislot 1 of this embodiment, as described above, the ART game state is provided with normal ART and CT (see Figures 14A and 14B), and the CT is an added chance zone. Therefore, in this embodiment, the player plays during the game during the normal ART, aiming to transition to CT.
［通常ＡＲＴからＣＴへの移行態様］
図４６Ａは、通常ＡＲＴからＣＴへの遊技状態の移行態様を示す図である。本実施形態のパチスロ１では、図４６Ａに示すように、通常ＡＲＴ中に行われるＣＴ抽籤に当籤した場合、遊技状態が通常ＡＲＴからＣＴに移行する。なお、本実施形態のパチスロ１は、図４６Ａに示すように、通常ＡＲＴ中に行われる様々な抽籤に影響を与えるパラメータとして、ＡＲＴレベル及びＣＴ抽籤状態が設けられる。
[Transition from normal ART to CT]
46A is a diagram showing the transition of the gaming state from normal ART to CT. In the pachislot 1 of this embodiment, as shown in FIG. 46A, if a CT lottery performed during normal ART is won, the gaming state transitions from normal ART to CT. In addition, as shown in FIG. 46A, the pachislot 1 of this embodiment has an ART level and a CT lottery state as parameters that affect various lotteries performed during normal ART.
ＡＲＴレベルとしては、レベル１～レベル４の４段階のレベルが設けられ、このＡＲＴレベルは、主に通常ＡＲＴ中の継続（消化）ゲーム数に基づいて制御（決定）される。そして、ＡＲＴレベルは、ＣＴ抽籤状態の決定や後述する通常ＡＲＴ中のフラグ変換抽籤などに対して影響を与える。 There are four ART levels, from Level 1 to Level 4, and these ART levels are controlled (determined) mainly based on the number of games continued (consumed) during normal ART. The ART level also affects the determination of the CT lottery status and the flag conversion lottery during normal ART, which will be described later.
ＣＴ抽籤状態としては、低確率、通常、高確率及び超高確率の４段階の状態が設けられ、ＣＴ抽籤状態は、主に、ＡＲＴレベルや通常ＡＲＴ中の内部当籤役などに基づいて制御（決定）される。そして、ＣＴ抽籤状態は、通常ＡＲＴ中に行うＣＴ抽籤や後述する通常ＡＲＴ中のフラグ変換抽籤などに対して影響を与える。 There are four CT lottery states: low probability, normal, high probability, and ultra-high probability. The CT lottery state is controlled (determined) mainly based on the ART level and internal winning combinations during normal ART. The CT lottery state also affects the CT lottery performed during normal ART and the flag conversion lottery during normal ART, which will be described later.
［通常ＡＲＴ中のフラグ変換］
上述のように、本実施形態のパチスロ１では、ＲＴ４状態中、すなわち、ＡＲＴ遊技状態中に、内部当籤役「Ｆ＿確チリリプ」、「Ｆ＿１確チリリプ」及び「Ｆ＿リーチ目リプＡ」～「Ｆ＿リーチ目リプＤ」のいずれかが単独で内部当籤役として決定されると、フラグ変換抽籤を行い、その抽籤結果に応じて特別な特典（例えば、ＡＲＴゲーム数の上乗せやＣＴ当籤）を付与する。図４６Ｂは、通常ＡＲＴ中に行われるフラグ変換抽籤の手法の概要を示す図である。
[Flag conversion during normal ART]
As described above, in the pachislot 1 of this embodiment, during the RT4 state, i.e., during the ART gaming state, if any of the internal winning combinations "F_Sure Chili Lip,""F_1 Sure Chili Lip," and "F_Reach Eye Lip A" to "F_Reach Eye Lip D" is determined alone as the internal winning combination, a flag conversion lottery is conducted, and a special benefit (for example, an additional number of ART games or a CT win) is awarded depending on the result of the lottery. Figure 46B is a diagram showing an overview of the method of flag conversion lottery conducted during normal ART.
本実施形態では、図４６Ｂに示すように、通常ＡＲＴ中において、ＡＲＴレベル及びＣＴ抽籤状態を参照して、フラグ変換抽籤が行われる。その結果、フラグ変換抽籤に当籤した場合には、特別な特典を付与するとともに、略称「３連チリリプ」に係る図柄組合せや略称「リーチ目リプ」に係る図柄組合せなどを有効ライン上に停止表示させるためのナビ（例えば、順押しで所定の図柄を狙わせる旨の情報の報知）が行われる。一方、フラグ変換抽籤に非当籤であった場合には、略称「リプレイ」に係る図柄組合せを有効ライン上に停止表示させるためのナビ（例えば、順押し以外の押し順の報知）が行われる。 In this embodiment, as shown in FIG. 46B, during normal ART, a flag conversion lottery is conducted by referencing the ART level and CT lottery status. As a result, if the flag conversion lottery is won, a special bonus is awarded, and navigation is provided to stop and display symbol combinations such as those referred to as "triple chili lip" or "reach eye lip" on an active line (for example, a notification of information to aim for a specific symbol by pressing buttons in order). On the other hand, if the flag conversion lottery is not won, navigation is provided to stop and display symbol combinations referred to as "replay" on an active line (for example, a notification of a press order other than press order).
そして、遊技者がこの報知（ナビ）に従い停止操作を行うと、報知内容に応じた図柄組合せが有効ライン上に停止表示される。具体的には、フラグ変換抽籤に当籤した場合には略称「３連チリリプ」に係る図柄組合せや略称「リーチ目リプ」に係る図柄組合せなどが有効ライン上に停止表示され、フラグ変換抽籤に非当籤であった場合には略称「リプレイ」に係る図柄組合せが有効ライン上に停止表示される。 When a player performs a stop operation in accordance with this notification (navigation), a symbol combination corresponding to the notification content will be displayed as stopped on the active line. Specifically, if the flag conversion lottery is won, a symbol combination such as the "3-in-a-row Chili-Lip" or the "Reach Eye Lip" will be displayed as stopped on the active line, and if the flag conversion lottery is not won, a symbol combination such as the "Replay" will be displayed as stopped on the active line.
＜通常ＡＲＴ中に用いる各種データテーブル＞
次に、図４７～図５１を参照して、通常ＡＲＴ中の抽籤処理で用いられる各種データテーブルについて説明する。なお、以下に説明する各種データテーブルは、メインＲＯＭ１０２に格納される。
<Various data tables normally used during ART>
Next, various data tables used in the lottery process during normal ART will be described with reference to Figures 47 to 51. The various data tables described below are stored in the main ROM 102.
［ＡＲＴ中フラグ変換抽籤テーブル］
図４７Ａ及び４７Ｂは、通常ＡＲＴ中に行われるフラグ変換抽籤で用いられるＡＲＴ中フラグ変換抽籤テーブルの構成図である。
[ART Flag Conversion Lottery Table]
Figures 47A and 47B are diagrams of the ART flag conversion lottery table used in the flag conversion lottery normally conducted during ART.
本実施形態に係るパチスロ１では、通常ＡＲＴ中のフラグ変換抽籤を２段階で行う。具体的には、内部当籤役「Ｆ＿確チリリプ」又は「Ｆ＿１確チリリプ」が当籤した場合、まず、１段階目のフラグ変換抽籤が行われ、この１段階目のフラグ変換抽籤に当籤すると、その後、２段階目のフラグ変換抽籤が行われる。そして、この２段階目のフラグ変換抽籤に当籤すると、内部当籤役「Ｆ＿確チリリプ」又は「Ｆ＿１確チリリプ」がサブフラグＥＸ「３連チリリプ」に変換される。一方、１段階目のフラグ変換抽籤又は２段階目のフラグ変換抽籤が非当籤であった場合には、内部当籤役「Ｆ＿確チリリプ」又は「Ｆ＿１確チリリプ」はサブフラグＥＸ「リプレイ」に変換される（通常のリプレイ役として扱う）。なお、内部当籤役「Ｆ＿リーチ目リプＡ」～「Ｆ＿リーチ目リプＤ」のいずれかが当籤した場合には、２段階目のフラグ変換抽籤のみが行われる。 In the pachislot 1 according to this embodiment, the flag conversion lottery during normal ART is conducted in two stages. Specifically, if the internal winning role "F_Sure Chililip" or "F_1 Sure Chililip" is won, the first stage flag conversion lottery is conducted first. If this first stage flag conversion lottery is won, the second stage flag conversion lottery is then conducted. If this second stage flag conversion lottery is won, the internal winning role "F_Sure Chililip" or "F_1 Sure Chililip" is converted to the sub-flag EX "3-consecutive Chililip." On the other hand, if the first stage flag conversion lottery or the second stage flag conversion lottery is not won, the internal winning role "F_Sure Chililip" or "F_1 Sure Chililip" is converted to the sub-flag EX "Replay" (treated as a normal replay role). If any of the internal winning combinations "F_Reach Eye Lip A" to "F_Reach Eye Lip D" is drawn, only the second stage of the flag conversion lottery will be held.
図４７Ａは、１段階目のフラグ変換抽籤で用いられるＡＲＴ中フラグ変換抽籤テーブルの構成図であり、図４７Ｂは、２段階目のフラグ変換抽籤で用いられるＡＲＴ中フラグ変換抽籤テーブルの構成図である。 Figure 47A is a diagram of the ART flag conversion lottery table used in the first stage of flag conversion lottery, and Figure 47B is a diagram of the ART flag conversion lottery table used in the second stage of flag conversion lottery.
図４７Ａに示すＡＲＴ中フラグ変換抽籤テーブルは、内部当籤役（「Ｆ＿確チリリプ」又は「Ｆ＿１確チリリプ」）と、１段階目のフラグ変換抽籤の抽籤結果（変換無し／変換有り（仮））と、各抽籤結果に対応付けられた抽籤値の情報との対応関係を規定する。 The ART flag conversion lottery table shown in Figure 47A specifies the correspondence between the internal winning combination ("F_Certain Chililip" or "F_1Certain Chililip"), the lottery result of the first stage flag conversion lottery (no conversion/conversion (tentative)), and the lottery value information associated with each lottery result.
図４７Ｂに示すＡＲＴ中フラグ変換抽籤テーブルは、内部当籤役とＡＲＴレベルとＣＴ抽籤状態との各組合せと、２段階目のフラグ変換抽籤の抽籤結果（変換無し／変換有り）と、各抽籤結果に対応付けられた抽籤値の情報との対応関係を規定する。なお、通常ＡＲＴにおいて１回、ＣＴに当籤するまでの遊技では、図４７Ｂ中の項目「ＡＲＴレベル」の「初回（一度ＣＴに当籤するまで）」欄のテーブルが参照される。 The ART flag conversion lottery table shown in Figure 47B defines the correspondence between each combination of internal winning combination, ART level, and CT lottery state, the lottery results of the second-stage flag conversion lottery (no conversion/conversion), and the lottery value information associated with each lottery result. Note that in normal ART, when playing until a CT is won once, the table in the "First Time (Until a CT is won once)" column of the "ART Level" item in Figure 47B is referenced.
本実施形態において、図４７Ａ及び４７Ｂに示すように、ＡＲＴ中フラグ変換抽籤テーブルのそれぞれを用いた段階目及び２段階目のフラグ変換抽籤では、確率分母が「２５６」となる乱数値（０～２５５）を用いて抽籤が行われる。それゆえ、本実施形態では、上述した２段階のフラグ変換抽籤は、確率分母が「６５５３６」となる乱数値を用いて一回抽籤を行う場合と実質同一の抽籤であるとみなすことができる。 In this embodiment, as shown in Figures 47A and 47B, in the first and second stage flag conversion lotteries using the ART flag conversion lottery tables, the lotteries are conducted using random number values (0 to 255) with a probability denominator of "256". Therefore, in this embodiment, the two-stage flag conversion lottery described above can be considered to be substantially the same lottery as a single lottery conducted using a random number value with a probability denominator of "65536".
近年のパチスロでは、従来、副制御基板７２側（以下、「サブ側」という）で行っていた出玉に関する抽籤（ＡＲＴ抽籤など）を主制御基板７１側（以下、「メイン側」という）で行うことが求められている。しかしながら、メイン側の記憶手段（メインＲＯＭ１０２）の容量が小容量に制限されているため、処理容量の増加を抑えつつ遊技性を損なうことのない抽籤を可能にする仕組みが求められている。 In recent years, pachislot machines have been required to perform lotteries (such as ART lotteries) regarding ball payouts, which were previously performed on the sub-control board 72 (hereinafter referred to as the "sub-side"), on the main control board 71 (hereinafter referred to as the "main side"). However, because the capacity of the main-side storage means (main ROM 102) is limited to a small capacity, there is a demand for a system that enables lotteries without compromising playability while minimizing increases in processing capacity.
この点に関して、本実施形態のパチスロ１では、確率分母が「２５６」となる抽籤を２段階で行うことにより、確率分母が「６５５３６」となる抽籤を行うことができるので、抽籤処理に係るメイン側の容量の増加を抑えることができる。また、２段階目の抽籤では、ＡＲＴレベルやＣＴ抽籤状態などを参照するので、内部当籤役だけでなく現在の状態に応じたフラグ変換抽籤を行うことができ、その結果、多様な遊技性を持ったフラグ変換抽籤を行うことができる。 In this regard, in the pachislot 1 of this embodiment, by conducting a lottery with a probability denominator of "256" in two stages, it is possible to conduct a lottery with a probability denominator of "65536", thereby minimizing the increase in capacity on the main side related to lottery processing. Furthermore, since the second stage lottery references the ART level and CT lottery status, it is possible to conduct a flag conversion lottery based not only on the internal winning combination but also on the current status, resulting in a flag conversion lottery with diverse gameplay.
［ＡＲＴレベル決定テーブル］
図４８Ａ及び４８Ｂは、ＡＲＴレベルを決定する際に用いられるＡＲＴレベル決定テーブルの構成図である。なお、ＡＲＴレベルの決定処理は、ＡＲＴ遊技状態への移行が決まったＡＲＴ当籤時、及び、通常ＡＲＴ中に行われる。図４８Ａは、ＡＲＴ当籤時に用いられるＡＲＴレベル決定テーブルの構成図であり、図４８Ｂは、通常ＡＲＴ中に用いられるＡＲＴレベル決定テーブルの構成図である。
[ART Level Determination Table]
48A and 48B are diagrams of the ART level determination table used when determining the ART level. The ART level determination process is performed when an ART lottery is won and a transition to an ART gaming state is determined, and during normal ART. Figure 48A is a diagram of the ART level determination table used when an ART lottery is won, and Figure 48B is a diagram of the ART level determination table used during normal ART.
図４８Ａに示すＡＲＴレベル決定テーブルは、ＡＲＴレベル１～４（抽籤結果）と、各ＡＲＴレベルに対応付けられた抽籤値の情報との対応関係を規定する。なお、本実施形態では、ＡＲＴ当籤時にフリーズが発生している場合には、ＡＲＴレベルとしてＡＲＴレベル２が決定される。 The ART level determination table shown in Figure 48A defines the correspondence between ART levels 1 to 4 (lottery results) and the lottery value information associated with each ART level. In this embodiment, if a freeze occurs when an ART wins, ART level 2 is determined as the ART level.
図４８Ｂに示すＡＲＴレベル決定テーブルは、現在のＡＲＴレベルと通常ＡＲＴの経過（消化）ゲーム数との各組合せと、移行先の各種ＡＲＴレベルと、移行先の各ＡＲＴレベルに対応付けられた抽籤値の情報との対応関係を規定する。また、図４８Ｂに示すＡＲＴレベル決定テーブルは、現在のＡＲＴレベルとＣＴ突入時の通常ＡＲＴの経過ゲーム数との各組合せと、移行先の各種ＡＲＴレベルと、移行先の各ＡＲＴレベルに対応付けられた抽籤値の情報との対応関係を規定する。すなわち、通常ＡＲＴ中では、通常ＡＲＴの経過（消化）ゲーム数が所定ゲーム数に到達したタイミングでＡＲＴレベルが移行可能となるだけでなく、通常ＡＲＴ中においてＣＴに突入したタイミングにおいてもＡＲＴレベルが移行可能となる。 The ART level determination table shown in Figure 48B specifies the correspondence between each combination of the current ART level and the number of games played (played) in normal ART, the various destination ART levels, and the lottery value information associated with each destination ART level. Furthermore, the ART level determination table shown in Figure 48B specifies the correspondence between each combination of the current ART level and the number of games played in normal ART at the time of entering the CT, the various destination ART levels, and the lottery value information associated with each destination ART level. In other words, during normal ART, the ART level can be shifted not only when the number of games played (played) in normal ART reaches a predetermined number of games, but also when entering the CT during normal ART.
［通常ＡＲＴ中高確率抽籤テーブル］
図４９は、通常ＡＲＴ中においてＣＴ抽籤状態を決定する際に用いられる通常ＡＲＴ中高確率抽籤テーブルの構成図である。
[Normal ART High Probability Lottery Table]
Figure 49 is a diagram of the high probability lottery table during normal ART used to determine the CT lottery state during normal ART.
通常ＡＲＴ中高確率抽籤テーブルは、現在のＣＴ抽籤状態と内部当籤役との各組合せと、移行先の各種ＣＴ抽籤状態と、各ＣＴ抽籤状態に対応付けられた抽籤値の情報との対応関係を規定する。なお、図４９に示す内部当籤役の名称は、上述したサブフラグの名称に対応する。 The normal ART high probability lottery table defines the correspondence between each combination of the current CT lottery state and internal winning combination, the various CT lottery states to which the player will transition, and the lottery value information associated with each CT lottery state. Note that the names of the internal winning combinations shown in Figure 49 correspond to the names of the sub-flags described above.
通常ＡＲＴ中高確率抽籤テーブルから明らかなように、サブフラグ「３連チリリプ（３連チリリプＡ及び３連チリリプＢ）」やサブフラグ「リーチ目リプ（リーチ目リプ１～４）」に対応する内部当籤役が当籤している場合、ＣＴ抽籤状態が「低確率」に移行（転落）し易くなる。ただし、後述の図５０に示すように、サブフラグ「３連チリリプ」や「リーチ目リプ」に対応する内部当籤役が当籤している場合には、ＣＴ抽籤状態が転落しても、ＣＴ抽籤に必ず当籤する構成になっている。 As is clear from the high probability lottery table during normal ART, when an internal winning combination corresponding to the sub-flag "3 consecutive Chili Lip (3 consecutive Chili Lip A and 3 consecutive Chili Lip B)" or the sub-flag "Reach Eye Lip (Reach Eye Lip 1-4)" is won, the CT lottery state is more likely to transition (fall) to "low probability." However, as shown in Figure 50 below, when an internal winning combination corresponding to the sub-flag "3 consecutive Chili Lip" or "Reach Eye Lip" is won, the CT lottery state is always won, even if the CT lottery state falls.
［ＡＲＴ中ＣＴ抽籤テーブル］
図５０は、通常ＡＲＴ中に行われるＣＴ抽籤で用いられるＡＲＴ中ＣＴ抽籤テーブルの構成図である。
[CT lottery table during ART]
Figure 50 is a diagram of the ART CT lottery table used in the CT lottery that is normally conducted during ART.
ＡＲＴ中ＣＴ抽籤テーブルは、現在のＣＴ抽籤状態と内部当籤役との各組合せと、ＣＴ抽籤の各種抽籤結果（非当籤／通常ＣＴ／高確率ＣＴ）と、各抽籤結果に対応付けられた抽籤値の情報との対応関係を規定する。なお、図５０に示す内部当籤役の名称は、上述したサブフラグの名称に対応する。 The ART CT lottery table defines the correspondence between each combination of the current CT lottery state and internal winning combination, the various CT lottery results (non-winning/normal CT/high probability CT), and the lottery value information associated with each lottery result. Note that the names of the internal winning combinations shown in Figure 50 correspond to the names of the sub-flags described above.
本実施形態において、内部当籤役として、サブフラグ「サボテン」、「弱チェリー」、「強チェリー」、「３連チリリプ（３連チリリプＡ及び３連チリリプＢ）」、「リーチ目リプ（リーチ目リプ１～４）」又は「ＢＢ」に対応する役が決定されている場合、ＡＲＴ中ＣＴ抽籤テーブルを用いたＣＴ抽籤処理では、確率分母が「２５６」となる範囲の乱数値を用いたＣＴ抽籤が行われる。また、内部当籤役としてこれらの役以外の内部当籤役（例えば、サブフラグ「リプレイ」、「共通ベル」、「押し順ベル」などに対応する役）が決定されている場合には、ＡＲＴ中ＣＴ抽籤テーブルを用いたＣＴ抽籤処理において、確率分母が「６５５３６」となる範囲の乱数値を用いたＣＴ抽籤が行われる。 In this embodiment, if the internal winning combination is determined to be a combination corresponding to the sub-flags "Cactus," "Weak Cherry," "Strong Cherry," "Triple Chili Lip (Triple Chili Lip A and Triple Chili Lip B)," "Reach Eye Lip (Reach Eye Lip 1-4)," or "BB," the CT lottery process using the ART CT lottery table will perform a CT lottery using a random number value in the range where the probability denominator is "256." Furthermore, if the internal winning combination is determined to be an internal winning combination other than these combinations (for example, a combination corresponding to the sub-flag "Replay," "Common Bell," or "Push Order Bell"), the CT lottery process using the ART CT lottery table will perform a CT lottery using a random number value in the range where the probability denominator is "65536."
なお、本実施形態のパチスロ１では、ＣＴとして「通常ＣＴ」及び「高確率ＣＴ」と称する２種類のＣＴを設ける。通常ＣＴと高確率ＣＴとでは、ＣＴ（上乗せチャンスゾーン）中に上乗せされるＡＲＴゲーム数の期待度が互いに異なり、高確率ＣＴは、通常ＣＴに比べて多くのＡＲＴゲーム数が上乗せされ易いＣＴである（後述の図５５参照）。 In this embodiment of the pachislot 1, two types of CTs are provided: a "normal CT" and a "high-probability CT." The normal CT and the high-probability CT have different expectations for the number of ART games added during the CT (add-on chance zone), and the high-probability CT is a CT that is more likely to add on a larger number of ART games than the normal CT (see Figure 55, described below).
［通常ＡＲＴ中上乗せ抽籤テーブル］
図５１は、通常ＡＲＴ中に行われるＡＲＴゲーム数の上乗せ抽籤で用いられる通常ＡＲＴ中上乗せ抽籤テーブルの構成図である。なお、図５１に示す内部当籤役の名称は、上述したサブフラグの名称に対応する。
[Normal ART Extra Lottery Table]
51 is a diagram of a normal ART additional lottery table used in the ART game number additional lottery performed during normal ART. The names of the internal winning combinations shown in FIG. 51 correspond to the names of the sub-flags described above.
通常ＡＲＴ中上乗せ抽籤テーブルは、内部当籤役と、上乗せ抽籤の各種抽籤結果（非当籤／上乗せ１０Ｇ～３００Ｇ）と、各抽籤結果に対応付けられた抽籤値の情報との対応関係を規定する。 The regular ART add-on lottery table defines the correspondence between internal winning roles, various add-on lottery results (non-winning/add-on 10G-300G), and lottery value information associated with each lottery result.
＜ＣＴ中の遊技性＞
次に、図５２Ａ～５２Ｃを参照して、ＣＴ中の遊技の流れについて説明する。なお、図５２Ａ及び５２Ｂは、主に、サブフラグＥＸ「３連チリリプ」当籤時におけるＣＴ中の遊技フローの概要を示す図であり、図５２Ｃは、ＣＴ中に行われるフラグ変換処理の概要を示す図である。
<Gameplay during CT>
Next, the flow of the game during the CT will be explained with reference to Figures 52A to 52C. Figures 52A and 52B mainly show an overview of the game flow during the CT when the sub-flag EX "3 consecutive chili lip" is won, and Figure 52C shows an overview of the flag conversion process performed during the CT.
［ＣＴ中の遊技内容］
本実施形態のパチスロ１において、ＣＴでは、１セット８回（８ゲーム）の遊技が行われる。ＣＴ期間中には、毎ゲーム、内部当籤役に基づいて、ＡＲＴゲーム数の上乗せ抽籤が行われる。そして、その上乗せ抽籤に当籤した場合には、ＣＴ遊技の単位遊技数（ゲーム数）の減算は行われず、一方、上乗せ抽籤が非当籤であった場合には、ＣＴ遊技の単位遊技数（ゲーム数）の減算が行われる。それゆえ、ＣＴ期間中において、ＡＲＴゲーム数が上乗せされた遊技では、ＣＴが終了することはなく、同一のセット内でＡＲＴゲーム数が上乗せされない遊技が８回実施されると、ＣＴが終了する。
[Game content during CT]
In the pachislot 1 of this embodiment, one set of CT games is played eight times (eight games). During the CT period, a lottery for adding the number of ART games is held for each game based on the internal winning combination. If the lottery for adding the number of games is won, the unit number of games (number of games) for the CT game is not subtracted. On the other hand, if the lottery for adding the number of games is not won, the unit number of games (number of games) for the CT game is subtracted. Therefore, during the CT period, the CT does not end in a game in which the number of ART games is added, and the CT ends when eight games in which the number of ART games is not added are played within the same set.
また、本実施形態では、図５２Ａ及び５２Ｂに示すように、ＣＴ期間中にサブフラグＥＸ「３連チリリプ」が当籤した場合、すなわち、内部当籤役「Ｆ＿確チリリプ」又は「Ｆ＿１確チリリプ」が当籤し、かつ、フラグ変換抽籤に当籤した場合、１セット８回のＣＴ遊技が再セット（ストック）される。そして、この再セット（ストック）されたＣＴ遊技のセットは、当該ＣＴ遊技のセットが終了した後に開始される。 In addition, in this embodiment, as shown in Figures 52A and 52B, if the sub-flag EX "3 consecutive Chililip" is drawn during the CT period, that is, if the internal winning combination "F_ sure Chililip" or "F_1 sure Chililip" is drawn and the flag conversion lottery is also drawn, one set of eight CT games will be reset (stocked). This reset (stocked) set of CT games will then begin after the set of CT games has ended.
例えば、同一セット内でＡＲＴゲーム数の上乗せ抽籤に非当籤である単位遊技が７回行われた後、ＡＲＴゲーム数が上乗せされないＣＴ遊技が１回行われるとＣＴが終了するが、このゲームにおいてサブフラグＥＸ「３連チリリプ」が当籤していると、ＣＴ遊技の再セットが行われる。その結果、ＣＴ遊技が再セットされた後、ＡＲＴゲーム数の上乗せ抽籤に非当籤である単位遊技が８回行われるまでＣＴが終了しないことになる。それゆえ、ＣＴの遊技期間は、サブフラグＥＸ「３連チリリプ」が当籤するほど長くなる。 For example, if seven unit games are played within the same set that do not win the lottery to add the number of ART games, and then one CT game is played that does not add the number of ART games, the CT ends. However, if the sub-flag EX "3-in-a-row Chililip" is won in this game, the CT game will be reset. As a result, after the CT game is reset, the CT will not end until eight unit games are played that do not win the lottery to add the number of ART games. Therefore, the more sub-flag EX "3-in-a-row Chililip" is won, the longer the CT play period will be.
［ＣＴ中のフラグ変換］
次に、図５２Ｃを参照して、ＣＴ中に行われるフラグ変換抽籤の手法について説明する。上述のように、本実施形態では、ＣＴ期間中にサブフラグＥＸ「３連チリリプ」が当籤すると（内部当籤役「Ｆ＿確チリリプ」又は「Ｆ＿１確チリリプ」が当籤し、かつ、フラグ変換抽籤に当籤すると）、ＣＴが再セット（ストック）される。また、後述の図５４のＣＴ中フラグ変換抽籤テーブルに示すように、ＣＴ中に内部当籤役「Ｆ＿確チリリプ」又は「Ｆ＿１確チリリプ」が当籤すると、フラグ変換抽籤に必ず当籤する（サブフラグＥＸ「３連チリリプ」に必ず変換される）。すなわち、本実施形態では、ＣＴ中において、内部当籤役「Ｆ＿確チリリプ」又は「Ｆ＿１確チリリプ」が当籤すると、ＣＴが必ず再セットされる。
[Flag conversion during CT]
Next, referring to FIG. 52C, the method of the flag conversion lottery performed during the CT will be described. As described above, in this embodiment, if the sub-flag EX "3 consecutive chili lip" is drawn during the CT period (if the internal winning combination "F_ sure chili lip" or "F_1 sure chili lip" is drawn and the flag conversion lottery is drawn), the CT is reset (stocked). Also, as shown in the CT flag conversion lottery table in FIG. 54 described later, if the internal winning combination "F_ sure chili lip" or "F_1 sure chili lip" is drawn during the CT, the flag conversion lottery will always be drawn (it will always be converted to the sub-flag EX "3 consecutive chili lip"). That is, in this embodiment, if the internal winning combination "F_sure Chililip" or "F_1 sure Chililip" is won during the CT, the CT is always reset.
また、内部当籤役「Ｆ＿リーチ目リプＡ」～「Ｆ＿リーチ目リプＤ」のいずれかが当籤した場合におけるフラグ変換抽籤では、３種類のフラグ変換テーブル（テーブル０～２）に基づいて、フラグ変換抽籤の当籤確率が制御される。具体的には、図５２Ｃに示すように、テーブル０はサブフラグＥＸ「リーチ目リプ」に変換される確率が最も低いフラグ変換テーブルであり、テーブル１はサブフラグＥＸ「リーチ目リプ」に変換される確率が次に低いフラグ変換テーブルであり、テーブル２はサブフラグＥＸ「リーチ目リプ」に変換される確率が最も高いフラグ変換テーブルである。なお、ＣＴ中にサブフラグＥＸ「リーチ目リプ」に当籤すると、後述の図５６のＣＴ中セット数上乗せ抽籤テーブルに示すように、ＣＴが新たに付与される。 In addition, when one of the internal winning combinations "F_Reach Eye Rip A" to "F_Reach Eye Rip D" is drawn, the winning probability of the flag conversion lottery is controlled based on three flag conversion tables (Tables 0 to 2). Specifically, as shown in Figure 52C, Table 0 is the flag conversion table with the lowest probability of conversion to subflag EX "Reach Eye Rip", Table 1 is the flag conversion table with the next lowest probability of conversion to subflag EX "Reach Eye Rip", and Table 2 is the flag conversion table with the highest probability of conversion to subflag EX "Reach Eye Rip". If subflag EX "Reach Eye Rip" is drawn during a CT, a new CT will be awarded, as shown in the CT Set Number Addition Lottery Table in Figure 56, which will be described later.
また、本実施形態において、通常ＣＴでは、図５２Ｃに示すように、ＡＲＴレベルに基づいてフラグ変換テーブルが決定される。一方、高確率ＣＴでは、ＡＲＴレベルに関係なく、フラグ変換テーブルとして、テーブル０が必ず決定される。 Furthermore, in this embodiment, for normal CT, the flag conversion table is determined based on the ART level, as shown in Figure 52C. On the other hand, for high-probability CT, table 0 is always determined as the flag conversion table, regardless of the ART level.
＜ＣＴ中に用いる各種データテーブル＞
次に、図５３～図５６を参照して、ＣＴ中に行われる抽籤処理で用いられる各種データテーブルについて説明する。なお、以下に説明する各種データテーブルは、メインＲＯＭ１０２に格納される。
<Various data tables used during CT>
Next, various data tables used in the lottery process performed during the CT will be described with reference to Figures 53 to 56. The various data tables described below are stored in the main ROM 102.
［ＣＴ中テーブル抽籤テーブル］
図５３は、３段階のフラグ変換テーブル（テーブル０～２）の中からフラグ変換抽籤に用いるテーブルを決定する際に用いられるＣＴ中テーブル抽籤テーブルの構成図である。
[CT Table Lottery Table]
FIG. 53 is a diagram showing the configuration of a CT table lottery table used when determining the table to be used for flag conversion lottery from among the three levels of flag conversion tables (tables 0 to 2).
ＣＴ中テーブル抽籤テーブルは、ＡＲＴレベルやこれから実行するＣＴの種別などの各状態と、フラグ変換テーブル（テーブル０～２）の種別と、各種別に対応付けられた抽籤値の情報との対応関係を規定する。なお、ＣＴ中テーブル抽籤テーブルは、ＣＴ抽籤に当籤してＣＴに移行することが決定された時、又は、ＣＴの開始時に参照される。 The CT table lottery table defines the correspondence between each state, such as the ART level and the type of CT to be executed, the types of flag conversion tables (tables 0-2), and the lottery value information associated with each type. The CT table lottery table is referenced when the CT lottery is won and it is decided to move to the CT, or when the CT starts.
［ＣＴ中フラグ変換抽籤テーブル］
図５４は、ＣＴ中に行われるフラグ変換抽籤で用いられるＣＴ中フラグ変換抽籤テーブルの構成図である。
[CT Flag Conversion Lottery Table]
FIG. 54 is a diagram showing the configuration of a flag conversion lottery table during CT used in the flag conversion lottery performed during CT.
ＣＴ中フラグ変換抽籤テーブルは、内部当籤役（「Ｆ＿確チリリプ」、「Ｆ＿１確チリリプ」及び「Ｆ＿リーチ目リプＡ」～「Ｆ＿リーチ目リプＤ」のいずれか）と、各フラグ変換テーブル（テーブル０～２）におけるフラグ変換抽籤の抽籤結果（変換無し／変換有り）と、各抽籤結果に対応付けられた抽籤値の情報との対応関係を規定する。ＣＴ中フラグ変換抽籤テーブルから明らかなように、ＣＴ中に内部当籤役「Ｆ＿確チリリプ」又は「Ｆ＿１確チリリプ」が当籤すると、フラグ変換抽籤に必ず当籤する（サブフラグＥＸ「３連チリリプ」に必ず変換される）。 The CT flag conversion lottery table defines the correspondence between the internal winning combination (any of "F_Certain Chili Lip," "F_1Certain Chili Lip," or "F_Reach Eye Lip A" to "F_Reach Eye Lip D"), the lottery results (no conversion/conversion) of the flag conversion lottery in each flag conversion table (tables 0-2), and the lottery value information associated with each lottery result. As is clear from the CT flag conversion lottery table, if the internal winning combination "F_Certain Chili Lip" or "F_1Certain Chili Lip" is won during CT, the flag conversion lottery will always be won (it will always be converted to the sub-flag EX "3 consecutive Chili Lip").
［ＣＴ中上乗せ抽籤テーブル］
図５５は、ＣＴ中に行われるＡＲＴゲーム数の上乗せ抽籤で用いられるＣＴ中上乗せ抽籤テーブルの構成図である。
[CT Extra Lottery Table]
Figure 55 is a diagram of the CT additional lottery table used in the additional lottery for the number of ART games conducted during the CT.
ＣＴ中上乗せ抽籤テーブルは、現在のＣＴ状態と内部当籤役との各組合せと、上乗せ抽籤の各種抽籤結果（非当籤／上乗せ１０ゲーム／…／上乗せ３００ゲーム）と、各抽籤結果に対応付けられた抽籤値の情報との対応関係を規定する。なお、図５５に示す内部当籤役の名称は、上述したサブフラグの名称に対応し、図５５に示す内部当籤役（サブフラグ）以外の役が内部当籤した場合には、ＣＴ中の上乗せ抽籤に当籤することはない。 The CT add-on lottery table defines the correspondence between each combination of the current CT state and internal winning combination, the various lottery results of the add-on lottery (non-winning/10 additional games/.../300 additional games), and the lottery value information associated with each lottery result. Note that the names of the internal winning combinations shown in Figure 55 correspond to the names of the sub-flags described above, and if a combination other than the internal winning combinations (sub-flags) shown in Figure 55 is internally won, the add-on lottery during CT will not be won.
また、本実施形態の通常ＣＴ中における上乗せ抽籤では、サブフラグ「３連チリリプ」（内部当籤役「Ｆ＿確チリリプ」又は「Ｆ＿１確チリリプ」）の当籤回数に応じて上乗せゲーム数の付与形態が変化する。 In addition, in this embodiment, in the additional lottery during the normal CT, the number of additional games awarded changes depending on the number of times the sub-flag "3 consecutive Chililip" (internal winning combination "F_ sure Chililip" or "F_1 sure Chililip") is won.
具体的には、同一のＣＴセット中におけるサブフラグ「３連チリリプ」の当籤回数が１～８回である場合には、図５５中に示す抽籤結果「上乗せ＿１０Ｇ」及び「上乗せ＿２０Ｇ」で付与される上乗せゲーム数はそれぞれ１０ゲーム及び２０ゲームとなる。それゆえ、この場合には、ＡＲＴの上乗せゲーム数として１０ゲームが決定され易くなる。また、同一のＣＴセット中におけるサブフラグ「３連チリリプ」の当籤回数が９～１６回である場合には、図５５中に示す抽籤結果「上乗せ＿１０Ｇ」及び「上乗せ＿２０Ｇ」で付与される上乗せゲーム数はともに２０ゲームとなる。すなわち、図５５中のサブフラグ「３連チリリプ」の抽籤値「極高」に対応する上乗せゲーム数（抽籤結果）が２０ゲームに昇格する。それゆえ、この場合には、ＡＲＴの上乗せゲーム数として２０ゲームが決定され易くなる。 Specifically, if the number of winning lottery wins for the sub-flag "3-in-a-row Chililip" during the same CT set is 1 to 8, the number of additional games awarded for the lottery results "Additional_10G" and "Additional_20G" shown in FIG. 55 will be 10 and 20, respectively. Therefore, in this case, it is more likely that 10 games will be determined as the number of additional ART games. Also, if the number of winning lottery wins for the sub-flag "3-in-a-row Chililip" during the same CT set is 9 to 16, the number of additional games awarded for the lottery results "Additional_10G" and "Additional_20G" shown in FIG. 55 will both be 20. In other words, the number of additional games (lottery result) corresponding to the lottery value "Extremely High" for the sub-flag "3-in-a-row Chililip" in FIG. 55 is upgraded to 20 games. Therefore, in this case, it is more likely that 20 games will be determined as the number of additional ART games.
また、同一のＣＴセット中におけるサブフラグ「３連チリリプ」の当籤回数が１７～２４回である場合には、図５５中に示す抽籤結果「上乗せ＿１０Ｇ」及び「上乗せ＿２０Ｇ」で付与される上乗せゲーム数はともに３０ゲームとなる。すなわち、図５５中のサブフラグ「３連チリリプ」の抽籤値「極高」及び「極低」に対応する上乗せゲーム数（抽籤結果）が３０ゲームに昇格する。それゆえ、この場合には、ＡＲＴの上乗せゲーム数として「３０ゲーム」が決定され易くなる。さらに、同一のＣＴセット中におけるサブフラグ「３連チリリプ」の当籤回数が２５回以上である場合には、図５５中に示す抽籤結果「上乗せ＿１０Ｇ」及び「上乗せ＿２０Ｇ」で付与される上乗せゲーム数はともに５０ゲームとなる。すなわち、図５５中のサブフラグ「３連チリリプ」の抽籤値「極高」及び「極低」に対応する上乗せゲーム数（抽籤結果）が５０ゲームに昇格する。それゆえ、この場合には、ＡＲＴの上乗せゲーム数として「５０ゲーム」が決定され易くなる。 Furthermore, if the number of times the sub-flag "3-in-a-row Chili Lip" is drawn in the same CT set is between 17 and 24, the number of additional games awarded for the lottery results "Additional_10G" and "Additional_20G" shown in FIG. 55 will both be 30 games. In other words, the number of additional games (lottery results) corresponding to the lottery values "Extremely High" and "Extremely Low" of the sub-flag "3-in-a-row Chili Lip" in FIG. 55 will be upgraded to 30 games. Therefore, in this case, it becomes more likely that "30 games" will be determined as the number of additional games for ART. Furthermore, if the number of times the sub-flag "3-in-a-row Chili Lip" is drawn in the same CT set is 25 or more, the number of additional games awarded for the lottery results "Additional_10G" and "Additional_20G" shown in FIG. 55 will both be 50 games. In other words, the number of additional games (lottery result) corresponding to the lottery values "Very High" and "Very Low" of the sub-flag "3-in-a-row Chililip" in FIG. 55 is raised to 50 games. Therefore, in this case, it becomes easier to determine "50 games" as the number of additional games for ART.
上述のように、本実施形態のパチスロ１では、ＣＴ中のサブフラグ「３連チリリプ」の当籤回数に応じて１回の上乗せ抽籤により上乗せできるＡＲＴゲーム数を増やすことが可能になる。また、上述のように、本実施形態では、ＡＲＴゲーム数の上乗せが行われている限り、ＣＴは終了することなく、さらに、サブフラグＥＸ「３連チリリプ」に当籤するとＣＴの再セット（ストック）が行われる。それゆえ、本実施形態では、遊技者に対して、ＣＴが継続するほど、１ゲーム当りの上乗せ量の増加に対する期待を抱かせることができ、ＣＴ中の興趣を向上させることができる。また、１ゲーム当りの上乗せ量を増やす契機となるサブフラグ「３連チリリプ」の当籤回数は、ＣＴ１セット分の基本遊技回数（８回）よりも多い回数（９回以上）であるため、遊技者に対して過大な利益を与えてしまうことを防止でき、遊技者及び遊技店間において、利益のバランスをとることができる。 As described above, in the pachislot 1 of this embodiment, the number of ART games that can be added with one additional lottery can be increased depending on the number of times the sub-flag "3-in-a-row Chililip" is drawn during the CT. Also, as described above, in this embodiment, the CT does not end as long as the number of ART games is being added. Furthermore, if the sub-flag EX "3-in-a-row Chililip" is drawn, the CT is reset (stocked). Therefore, in this embodiment, the longer the CT continues, the more the player can expect the amount of added bonus per game to increase, thereby increasing interest during the CT. Furthermore, the number of times the sub-flag "3-in-a-row Chililip" is drawn, which triggers an increase in the amount of added bonus per game, is more (9 or more) than the basic number of games (8) for one CT set. This prevents players from receiving excessive profits and balances profits between players and gaming parlors.
なお、本実施形態では、上述したサブフラグ「３連チリリプ」（内部当籤役「Ｆ＿確チリリプ」又は「Ｆ＿１確チリリプ」）の当籤回数は、同一のＣＴセット中において計数された回数とするが、本発明はこれに限定されない。例えば、ＣＴ中に行われるセット数上乗せ抽籤に当籤した場合に付与される新たなＣＴも「同一のＣＴセット中」に含めるようにしてもよい。 In this embodiment, the number of times the above-mentioned sub-flag "3 consecutive Chililip" (internal winning combination "F_ sure Chililip" or "F_1 sure Chililip") has been won is the number of times counted within the same CT set, but the present invention is not limited to this. For example, new CTs awarded when a set number addition lottery held during a CT is won may also be included in "within the same CT set."
［ＣＴ中セット数上乗せ抽籤テーブル］
図５６は、ＣＴ中に行われるＣＴセットの上乗せ抽籤で用いられるＣＴ中セット数上乗せ抽籤テーブルの構成図である。
[CT Set Add-on Lottery Table]
Figure 56 is a diagram of the CT set number addition lottery table used in the CT set addition lottery conducted during the CT.
ＣＴ中セット数上乗せ抽籤テーブルは、現在のＣＴ状態と内部当籤役（サブフラグ「リーチ目リプ（リーチ目リプ１～４）」）との各組合せと、上乗せ抽籤の各種抽籤結果（非当籤／通常ＣＴ当籤／高確率ＣＴ当籤）と、各抽籤結果に対応付けられた抽籤値の情報との対応関係を規定する。 The CT set count addition lottery table defines the correspondence between each combination of the current CT state and the internal winning role (sub-flag "Reach Eye Rep (Reach Eye Rep 1-4)"), the various lottery results of the addition lottery (non-winning/normal CT winning/high probability CT winning), and the lottery value information associated with each lottery result.
ＣＴ中セット数上乗せ抽籤テーブルから明らかなように、ＣＴ中に内部当籤役「Ｆ＿リーチ目リプＡ」～「Ｆ＿リーチ目リプＤ」のいずれかに当籤すると、ＣＴセットの上乗せ抽籤に必ず当籤する（ＣＴのセットが必ずストックされる）。なお、ストックされたＣＴのセットは、現在作動中のＣＴのセットが終了した後に開始される。 As is clear from the CT set number addition lottery table, if you win any of the internal winning roles "F_Reach Eye Lip A" to "F_Reach Eye Lip D" during CT, you will always win the CT set addition lottery (CT sets will always be stocked). Furthermore, stocked CT sets will start after the currently active CT set has finished.
＜ボーナス状態中の遊技性＞
次に、図５７Ａ～５７Ｃを参照して、ボーナス状態中の遊技の流れについて説明する。図５７Ａは、一般遊技状態（ＡＲＴ非当籤）中に遊技状態がボーナス状態に移行した場合における遊技の流れを示す図であり、図５７Ｂは、通常ＡＲＴ中に遊技状態がボーナス状態に移行した場合における遊技の流れを示す図であり、図５７Ｃは、ＣＴ中に遊技状態がボーナス状態に移行した場合における遊技の流れを示す図である。
<Gameplay during bonus state>
Next, the flow of the game during the bonus state will be explained with reference to Figures 57A to 57C. Figure 57A is a diagram showing the flow of the game when the game state shifts to the bonus state during the normal game state (ART non-winning), Figure 57B is a diagram showing the flow of the game when the game state shifts to the bonus state during the normal ART, and Figure 57C is a diagram showing the flow of the game when the game state shifts to the bonus state during the CT.
なお、本実施形態のパチスロ１では、図５７Ａ～５７Ｃに示すように、遊技性の面において、ボーナスの種別として通常ＢＢと特殊ＢＢとを設け、ボーナス状態への移行時にこのボーナスの種別が決定される。この際、特殊ＢＢが決定された場合には、ボーナス状態の終了後、遊技状態はＡＲＴ準備状態を経由してＣＴに移行する。一方、通常ＢＢが決定された場合には、移行先の遊技状態は、ボーナス状態に移行する前の状態に応じて異なる。 In terms of gameplay, as shown in Figures 57A to 57C, the pachislot 1 of this embodiment provides two types of bonuses: normal BB and special BB, and the type of bonus is determined when the game transitions to the bonus state. If special BB is determined, the game state transitions to CT via the ART preparation state after the bonus state ends. On the other hand, if normal BB is determined, the game state to which the game transitions will occur will differ depending on the state before the transition to the bonus state.
遊技状態が一般遊技状態から通常ＢＢに移行した場合、図５７Ａに示すように、通常ＢＢ中の遊技では、内部当籤役に基づいてＡＲＴ抽籤が行われる。そして、このＡＲＴ抽籤に当籤すると、ボーナス状態の終了後、遊技状態がＡＲＴ準備状態を経由して通常ＡＲＴに移行する。なお、この場合、ＡＲＴ抽籤に当籤した後のボーナス状態中の遊技では、ＡＲＴゲーム数の上乗せ抽籤が行われる。 When the gaming state transitions from the general gaming state to normal BB, as shown in Figure 57A, an ART lottery is held during play in normal BB based on the internal winning combination. If this ART lottery is won, after the bonus state ends, the gaming state transitions to normal ART via the ART preparation state. In this case, during play in the bonus state after winning the ART lottery, an additional lottery for the number of ART games is held.
遊技状態が通常ＡＲＴから通常ＢＢに移行した場合、図５７Ｂに示すように、通常ＢＢの終了時にＣＴ抽籤が行われる。このＣＴ抽籤の当籤確率は５０％であり、当籤するとボーナス状態の終了後に、遊技状態はＡＲＴ準備状態を経由してＣＴに移行する。一方、ＣＴ抽籤に非当籤である場合には、ボーナス状態の終了後に、遊技状態はＡＲＴ準備状態を経由して通常ＡＲＴに移行する。なお、通常ＡＲＴから移行したボーナス状態中の遊技では、ＡＲＴゲーム数の上乗せ抽籤も行われる。 When the gaming state transitions from normal ART to normal BB, as shown in Figure 57B, a CT lottery is held at the end of normal BB. The winning probability of this CT lottery is 50%, and if it is won, the gaming state will transition to CT via the ART preparation state after the bonus state ends. On the other hand, if the CT lottery is not won, the gaming state will transition to normal ART via the ART preparation state after the bonus state ends. Note that during play during the bonus state transitioned from normal ART, an additional lottery for the number of ART games is also held.
遊技状態がＣＴから通常ＢＢ又は特殊ＢＢに移行した場合、図５７Ｃに示すように、ボーナス状態の終了後に、遊技状態はＡＲＴ準備状態を経由してＣＴに移行する。なお、ＣＴから移行したボーナス状態中の遊技では、ＡＲＴゲーム数の上乗せ抽籤も行われる。 When the game state transitions from CT to normal BB or special BB, as shown in Figure 57C, after the bonus state ends, the game state transitions to CT via the ART preparation state. Note that during play in the bonus state transitioned from CT, a lottery for the number of ART games to be added is also held.
＜ボーナス状態中の遊技で用いる各種データテーブル＞
続いて、図５８～図６０を参照して、ボーナス状態中の遊技で行われる抽籤処理で用いられる各種データテーブルについて説明する。なお、以下に説明する各種データテーブルは、メインＲＯＭ１０２に格納される。
<Various data tables used in games during bonus mode>
Next, various data tables used in the lottery process performed in a game during the bonus state will be described with reference to Figures 58 to 60. The various data tables described below are stored in the main ROM 102.
［ボーナス種別抽籤テーブル］
図５８は、ボーナス種別（通常ＢＢ、特殊ＢＢ）を決定する際に用いられるボーナス種別抽籤テーブルの構成図である。
[Bonus type lottery table]
FIG. 58 is a diagram showing the configuration of a bonus type lottery table used to determine the bonus type (normal BB, special BB).
ボーナス種別抽籤テーブルは、ボーナス状態に移行する前の各遊技状態（ＣＴ及びそれ以外）と、各種抽籤結果（ボーナス種別：通常ＢＢ／特殊ＢＢ）と、各抽籤結果に対応付けられた抽籤値の情報との対応関係を規定する。なお、ボーナス種別抽籤テーブルを参照したボーナス種別の決定処理は、ボーナス状態の開始時に行われる。 The bonus type lottery table defines the correspondence between each game state (CT and other) before transitioning to the bonus state, various lottery results (bonus type: normal BB/special BB), and lottery value information associated with each lottery result. Note that the process of determining the bonus type by referencing the bonus type lottery table is performed at the start of the bonus state.
［ボーナス中ＡＲＴゲーム数上乗せ抽籤テーブル］
図５９は、ボーナス状態中の遊技で行われるＡＲＴ抽籤及びＡＲＴゲーム数の上乗せ抽籤で用いられるボーナス中ＡＲＴゲーム数上乗せ抽籤テーブルの構成図である。
[Bonus ART Game Number Add-on Lottery Table]
Figure 59 is a diagram of the bonus ART game number addition lottery table used in the ART lottery and ART game number addition lottery conducted during play in the bonus state.
ボーナス中ＡＲＴゲーム数上乗せ抽籤テーブルは、現在のボーナス種別と内部当籤役との各組合せと、上乗せ抽籤の各種抽籤結果（非当籤／５ゲーム／…／３００ゲーム）と、各抽籤結果に対応付けられた抽籤値の情報との対応関係を規定する。 The bonus ART game number addition lottery table specifies the correspondence between each combination of the current bonus type and internal winning combination, various lottery results for the addition lottery (non-winning/5 games/.../300 games), and lottery value information associated with each lottery result.
本実施形態では、ＡＲＴ非当籤の状態（一般遊技状態から移行した通常ＢＢにおいて、ＡＲＴ抽籤に当籤するまでの状態）では、ボーナス中ＡＲＴゲーム数上乗せ抽籤テーブルは、ＡＲＴ抽籤に用いられる。具体的には、ＡＲＴ非当籤の状態において、ボーナス中ＡＲＴゲーム数上乗せ抽籤テーブルを用いた抽籤により１ゲーム以上（図５９に示す例では５０ゲーム以上）の上乗せゲーム数が決定されると、ＡＲＴ抽籤に当籤するとともに、対応するゲーム数がＡＲＴゲーム数として付与される。一方、ＡＲＴ当籤後の状態では、ボーナス中ＡＲＴゲーム数上乗せ抽籤テーブルは、ＡＲＴゲーム数の上乗せ抽籤のみに用いられる。 In this embodiment, in the ART non-winning state (the state in the normal BB transitioned from the general gaming state until the ART lottery is won), the bonus ART game number addition lottery table is used for the ART lottery. Specifically, in the ART non-winning state, when the number of additional games is determined to be one or more (50 or more in the example shown in FIG. 59) by lottery using the bonus ART game number addition lottery table, the ART lottery is won and the corresponding number of games is awarded as the number of ART games. On the other hand, in the state after the ART win, the bonus ART game number addition lottery table is used only for the lottery to add the number of ART games.
［ボーナス終了時ＣＴ抽籤テーブル］
図６０は、ボーナス状態の終了時に行われるＣＴ抽籤で用いられるボーナス終了時ＣＴ抽籤テーブルの構成図である。
[CT lottery table at the end of the bonus]
FIG. 60 is a diagram showing the structure of a bonus end CT lottery table used in the CT lottery held at the end of the bonus state.
ボーナス終了時ＣＴ抽籤テーブルは、ボーナス種別（通常ＢＢ、特殊ＢＢ）とボーナス状態に移行する前の遊技状態（通常ＣＴ中、高確率ＣＴ中）との各組合せと、ＣＴ抽籤の各種抽籤結果（非当籤／通常ＣＴ当籤／高確率ＣＴ当籤）と、各抽籤結果に対応付けられた抽籤値の情報との対応関係を規定する。ボーナス終了時ＣＴ抽籤テーブルから明らかなように、例えば、通常ＡＲＴ中に通常ＢＢが行われると、ボーナス状態の終了時に５０％の確率でＣＴに当籤する。 The bonus end CT lottery table defines the correspondence between each combination of bonus type (normal BB, special BB) and game state before transitioning to bonus state (normal CT, high probability CT), various CT lottery results (no win/normal CT win/high probability CT win), and lottery value information associated with each lottery result. As is clear from the bonus end CT lottery table, for example, if a normal BB is performed during normal ART, there is a 50% chance of winning a CT at the end of the bonus state.
＜一般遊技状態中の例外的な遊技性＞
次に、図６１を参照して、一般遊技状態中の例外的な遊技の流れについて説明する。
<Exceptional gameplay during normal gameplay>
Next, with reference to FIG. 61, an exceptional game flow during the normal game state will be described.
本実施形態のパチスロ１における基本的な遊技状態の流れでは、一般遊技状態中に遊技状態が通常遊技状態からＣＺに移行し、ＣＺにおいてＡＲＴ抽籤に当籤することにより遊技状態がＡＲＴ遊技状態に移行する。そして、本実施形態では、ＲＴ４状態において報知を行うことによりＡＲＴ遊技状態を実現している。また、本実施形態では、図６１に示すように、停止表示される図柄組合せに応じてＲＴ状態の移行制御を行う。 The basic gaming flow in the pachislot 1 of this embodiment is that the gaming state transitions from the normal gaming state to the CZ during the general gaming state, and then transitions to the ART gaming state by winning the ART lottery in the CZ. In this embodiment, the ART gaming state is realized by issuing a notification in the RT4 state. Also, in this embodiment, the transition to the RT state is controlled according to the symbol combination that is stopped and displayed, as shown in Figure 61.
なお、ＲＴ状態を移行させるための図柄組合せは、遊技者の停止操作の順序（押し順）に応じて停止表示されるもの（図２４参照）であるので、報知が行われない場合であっても偶然、ＲＴ状態がＲＴ４状態に移行することもある。また、ＲＴ４状態では、内部当籤役「Ｆ＿リーチ目リプＡ」～「Ｆ＿リーチ目リプＤ」のいずれかが決定される可能性があるので、一般遊技状態（非ＡＲＴ）中であっても、特別な特典が付与されるリーチ目（略称「リーチ目リプ」に係る図柄組合せ）を表示することができる。 The symbol combinations that transition to the RT state are displayed according to the order of the player's stop operations (press order) (see Figure 24), so the RT state may transition to the RT4 state by chance even if no notification is made. Also, in the RT4 state, there is a possibility that one of the internal winning combinations "F_Reach Eye Lip A" to "F_Reach Eye Lip D" may be determined, so even during the general gaming state (non-ART), it is possible to display a reach eye (symbol combination associated with "Reach Eye Lip" for short) that confers a special bonus.
そこで、本実施形態のパチスロ１では、図６１に示すように、一般遊技状態（非ＡＲＴ）中に偶然、ＲＴ状態がＲＴ４状態に移行し、略称「リーチ目リプ」に係る図柄組合せが表示可能な状態になると、ＣＺを経由することなく、遊技状態をＡＲＴ遊技状態（通常ＡＲＴ）に移行可能にする。 In this embodiment of the pachislot 1, as shown in Figure 61, if the RT state happens to transition to the RT4 state during the normal gaming state (non-ART) and a symbol combination referred to as "reach-eye lip" becomes displayable, the gaming state can be transitioned to the ART gaming state (normal ART) without going through the CZ.
より具体的には、一般遊技状態で、かつ、ＲＴ４状態中に内部当籤役「Ｆ＿リーチ目リプＡ」～「Ｆ＿リーチ目リプＤ」のいずれかが決定されると、フラグ変換抽籤を行い、このフラグ変換抽籤に当籤すると、略称「リーチ目リプ」に係る図柄組合せを表示するための報知（ナビ）が行われるとともに、ＡＲＴの権利が付与される。一方、一般遊技状態で、かつ、ＲＴ４状態中に内部当籤役「Ｆ＿リーチ目リプＡ」～「Ｆ＿リーチ目リプＤ」のいずれかが決定された場合において、フラグ変換抽籤に非当籤となると、略称「リプレイ」に係る図柄組合せを表示するための報知が行われ、略称「リーチ目リプ」に係る図柄組合せが表示されないような制御が行われる。 More specifically, when one of the internal winning combinations "F_Reach Eye Replay A" to "F_Reach Eye Replay D" is determined during the general game mode and RT4 state, a flag conversion lottery is held, and if this flag conversion lottery is won, a notification (navigation) is issued to display the symbol combination associated with the abbreviation "Reach Eye Replay," and the player is granted the right to ART. On the other hand, when one of the internal winning combinations "F_Reach Eye Replay A" to "F_Reach Eye Replay D" is determined during the general game mode and RT4 state, if the flag conversion lottery is not won, a notification is issued to display the symbol combination associated with the abbreviation "Replay," and control is exercised so that the symbol combination associated with the abbreviation "Reach Eye Replay" is not displayed.
＜一般遊技状態中の例外的な遊技制御で用いる各種データテーブル＞
次に、図６２を参照して、上述した一般遊技状態中の例外的な遊技制御で行われる抽籤処理で用いるデータテーブルについて説明する。なお、以下に説明するデータテーブルは、メインＲＯＭ１０２に格納される。
<Various data tables used for exceptional game control during normal game play>
Next, a data table used in the lottery process performed in the exceptional game control during the normal game state will be described with reference to Fig. 62. The data table described below is stored in the main ROM 102.
［非ＡＲＴ中フラグ変換抽籤テーブル］
図６２は、一般遊技状態で、かつ、ＲＴ４状態中の遊技で行われるフラグ変換抽籤で用いられる非ＡＲＴ中フラグ変換抽籤テーブルの構成図である。
[Non-ART Flag Conversion Lottery Table]
Figure 62 is a diagram of the non-ART flag conversion lottery table used in the flag conversion lottery conducted during play in the general gaming state and in the RT4 state.
非ＡＲＴ中フラグ変換抽籤テーブルは、内部当籤役（「Ｆ＿リーチ目リプＡ」～「Ｆ＿リーチ目リプＤ」）と、フラグ変換抽籤の抽籤結果（変換無し／変換あり）と、各抽籤結果に対応付けられた抽籤値の情報との対応関係を規定する。 The non-ART flag conversion lottery table defines the correspondence between internal winning combinations ("F_Reach Eye Lip A" to "F_Reach Eye Lip D"), the lottery results of the flag conversion lottery (no conversion/conversion), and the lottery value information associated with each lottery result.
＜メイン側の制御による報知機能＞
従来のパチスロでは、ＡＲＴ中にサブ（副制御基板７２）側の制御により、リールの停止操作の情報（押し順など）の報知（ナビ）を行っていた。しかしながら、この報知の有無が遊技者の利益（いわゆる、出玉）に影響を与えるため、近年では、遊技者の利益を管理するメイン（主制御基板７１）側で報知を行うことが求められている。そこで、本実施形態のパチスロ１では、上述のように、メイン側で制御される情報表示器６に停止操作の情報を報知するための指示モニタ（不図示）を設け、メイン側の制御により、リールの停止操作の情報を報知する機能が設けられている。
<Alarm function controlled by the main unit>
In conventional pachislot machines, information on the reel stop operation (such as the push order) was notified (navigated) by the sub (sub-control board 72) during ART. However, because the presence or absence of this notification affects the player's profit (i.e., the number of balls won), in recent years, it has become necessary for the main (main control board 71) that manages the player's profit to provide the notification. Therefore, in the pachislot machine 1 of this embodiment, as described above, an instruction monitor (not shown) for notifying information on the stop operation is provided on the information display 6 controlled by the main side, and a function for notifying information on the reel stop operation is provided under the control of the main side.
ここで、図６３Ａ～６３Ｄに、本実施形態のパチスロ１において、メイン側で行う報知（ナビ）とサブ側で行う報知（ナビ）との対応関係を示す。なお、図６３Ａは、ＡＲＴ準備状態における、メイン側で行う報知（ナビ）とサブ側で行う報知（ナビ）との対応関係を示す図であり、図６３Ｂは、ＡＲＴ（通常ＡＲＴ又はＣＴ）中における、メイン側で行う報知（ナビ）とサブ側で行う報知（ナビ）との対応関係を示す図である。また、図６３Ｃは、ＲＴ５状態中（ＢＢ１フラグ間）における、メイン側で行う報知（ナビ）とサブ側で行う報知（ナビ）との対応関係を示す図であり、図６３Ｄは、ＲＴ５状態中（ＢＢ２フラグ間）における、メイン側で行う報知（ナビ）とサブ側で行う報知（ナビ）との対応関係を示す図である。 Here, Figures 63A to 63D show the correspondence between the notifications (navigation) made on the main side and the notifications (navigation) made on the sub side in the pachislot 1 of this embodiment. Note that Figure 63A is a diagram showing the correspondence between the notifications (navigation) made on the main side and the notifications (navigation) made on the sub side in the ART preparation state, and Figure 63B is a diagram showing the correspondence between the notifications (navigation) made on the main side and the notifications (navigation) made on the sub side during ART (normal ART or CT). Also, Figure 63C is a diagram showing the correspondence between the notifications (navigation) made on the main side and the notifications (navigation) made on the sub side during the RT5 state (between BB1 flags), and Figure 63D is a diagram showing the correspondence between the notifications (navigation) made on the main side and the notifications (navigation) made on the sub side during the RT5 state (between BB2 flags).
本実施形態では、図６３Ａ～６３Ｄに示すように、メイン（主制御基板７１）側では、指示モニタに「１」～「１１」の数値を表示することにより、リールの停止操作の情報を報知する。なお、指示モニタに表示されるこの「１」～「１１」の数値は、それぞれが報知する停止操作の内容に一義的に対応している。 In this embodiment, as shown in Figures 63A to 63D, the main (main control board 71) side notifies information about reel stop operations by displaying numbers from "1" to "11" on the instruction monitor. Note that each of the numbers from "1" to "11" displayed on the instruction monitor uniquely corresponds to the content of the stop operation that it notifies.
具体的には、数値「１」～「３」はそれぞれ、第１停止操作を行うリールの種別を示しており、数値「１」は第１停止操作を左リール３Ｌに対して行うことを意味し、数値「２」は第１停止操作を中リール３Ｃに対して行うことを意味し、数値「３」は第１停止操作を右リール３Ｒに対して行うことを意味する。 Specifically, the numbers "1" to "3" each indicate the type of reel on which the first stop operation is performed, with the number "1" meaning that the first stop operation is performed on the left reel 3L, the number "2" meaning that the first stop operation is performed on the center reel 3C, and the number "3" meaning that the first stop operation is performed on the right reel 3R.
また、数値「４」～「９」はそれぞれ、報知する押し順を示しており、数値「４」は押し順が「左、中、右」の順であることを意味し、数値「５」は押し順が「左、右、中」の順であることを意味し、数値「６」は押し順が「中、左、右」の順であることを意味し、数値「７」は押し順が「中、右、左」の順であることを意味し、数値「８」は押し順が「右、左、中」の順であることを意味し、数値「９」は押し順が「右、中、左」の順であることを意味する。 In addition, the numbers "4" to "9" each indicate the press order to be notified, with the number "4" meaning the press order is "left, center, right", the number "5" meaning the press order is "left, right, center", the number "6" meaning the press order is "center, left, right", the number "7" meaning the press order is "center, right, left", the number "8" meaning the press order is "right, left, center", and the number "9" meaning the press order is "right, center, left".
また、数値「１０」及び「１１」はそれぞれ、ボーナス役を報知するものであり、数値「１０」は、コンビネーション名称「Ｃ＿ＢＢ１」に係る図柄組合せ（図柄「白７」－図柄「白７」－図柄「白７」）を意味し、数値「１１」は、コンビネーション名称「Ｃ＿ＢＢ２」に係る図柄組合せ（図柄「青７」－図柄「青７」－図柄「青７」）を意味する。 The numbers "10" and "11" each indicate a bonus role, with the number "10" representing the symbol combination associated with the combination name "C_BB1" (symbol "white 7" - symbol "white 7" - symbol "white 7"), and the number "11" representing the symbol combination associated with the combination name "C_BB2" (symbol "blue 7" - symbol "blue 7" - symbol "blue 7").
なお、メイン側（指示モニタ）で報知する数値「１」～「１１」は、報知する停止操作の内容に一義的に対応しているものの、全ての遊技者が、その数値に基づいて、明確に報知内容を把握できるとは限らない。例えば、メイン側で指示モニタに数値「６」を表示しただけでは、遊技者によっては報知内容を把握できない可能性もある。 Although the numbers "1" to "11" displayed on the main side (instruction monitor) uniquely correspond to the stop operation being notified, not all players will be able to clearly understand the content of the notification based on the numbers. For example, if the number "6" is simply displayed on the main side instruction monitor, some players may not be able to understand the content of the notification.
そこで、本実施形態のパチスロ１では、メイン側の報知と併せてサブ側でもストップボタンの停止操作に係る情報を報知する。具体的には、サブ側で制御される表示装置１１（プロジェクタ機構２１１及び表示ユニット２１２）を用いて、サブ側の制御により停止操作に係る情報の報知を行う。 In this embodiment of the pachislot 1, information related to the stop button's stop operation is notified on the sub-side in addition to the notification on the main side. Specifically, the display device 11 (projector mechanism 211 and display unit 212) controlled on the sub-side is used to notify information related to the stop operation under control of the sub-side.
例えば、第１停止操作を左リール３Ｌに対して行う押し順を報知する場合、メイン側で指示モニタに数値「１」を表示するとともに、サブ側では、表示装置１１の表示画面内の左リール３Ｌの上方に数値「１」と表示し、左リール３Ｌが第１停止操作の対象であることを報知する。また、押し順「中、左、右」を報知する場合、メイン側で指示モニタに数値「６」を表示するとともに、サブ側では、表示装置１１の表示画面内の中リール３Ｃの上方に数値「１」を表示し、左リール３Ｌの上方に数値「２」を表示し、右リール３Ｒの上方に数値「３」を表示し、この表示により押し順が「中、左、右」の順であることを報知する。また、内部当籤役「Ｆ＿ＢＢ１」が決定されている場合、メイン側で指示モニタに数値「１０」を表示するとともに、サブ側では、表示装置１１の表示画面に「白７」－「白７」－「白７」の図柄組合せに関する情報を表示し、遊技者に対して狙うべき図柄を報知する。 For example, when announcing the push order to perform the first stop operation on the left reel 3L, the main side displays the number "1" on the instruction monitor, and the sub side displays the number "1" above the left reel 3L on the display screen of the display device 11, indicating that the left reel 3L is the target of the first stop operation. Furthermore, when announcing the push order of "middle, left, right," the main side displays the number "6" on the instruction monitor, and the sub side displays the number "1" above the middle reel 3C, the number "2" above the left reel 3L, and the number "3" above the right reel 3R on the display screen of the display device 11, indicating that the push order is "middle, left, right." Additionally, if the internal winning combination "F_BB1" is determined, the main side displays the number "10" on the display monitor, and the sub side displays information about the symbol combination "white 7"-"white 7"-"white 7" on the display screen of the display device 11, informing the player of the symbol they should aim for.
なお、メイン側で報知を行うタイミングは、少なくとも報知を行う一遊技の期間であれば任意のタイミングに設定することができる。例えば、遊技者の開始操作を検知した（受け付けた）タイミングでメイン側の報知を行ってもよいし、リールの回転開始時にメイン側の報知を行ってもよいし、第１停止操作～第３停止操作のいずれかを検知したタイミングでメイン側の報知を行ってもよい。一方、サブ側で報知を行うタイミングは、少なくとも第１停止操作よりも前のタイミングであることが好ましい。それゆえ、本実施形態のパチスロ１では、開始操作を検知したタイミング、又は、リールの回転開始時のタイミングで、メイン側及びサブ側の双方において報知（ナビ）を行う。これにより、遊技者が停止操作を行う前に、メイン側の指示モニタ及びサブ側の表示装置１１の双方において停止操作の情報が報知される。 The timing of the notification on the main side can be set to any timing as long as it is at least within the period of one game during which the notification is made. For example, the main side notification may be made when the player's start operation is detected (accepted), when the reels start to spin, or when any of the first to third stop operations is detected. On the other hand, the timing of the notification on the sub side is preferably at least before the first stop operation. Therefore, in the pachislot 1 of this embodiment, notifications (navigation) are made on both the main side and the sub side when the start operation is detected or when the reels start to spin. As a result, information about the stop operation is notified on both the main side instruction monitor and the sub side display device 11 before the player performs the stop operation.
ＡＲＴ準備状態では、図６３Ａに示すように、メイン側の制御により、「ベルナビ」、「維持リプナビ」、「ＲＴ３移行リプナビ」及び「ＲＴ４移行リプナビ」と称する報知（ナビ）が行われる。「ベルナビ」では、内部当籤役「Ｆ＿３択ベル＿１ｓｔ」～「Ｆ＿３択ベル＿３ｒｄ」が決定された際に、略称「ベル」に係る図柄組合せ（図２９参照）を有効ライン上に停止表示させるための押し順が報知される。「維持リプナビ」では、内部当籤役「Ｆ＿維持リプ＿１ｓｔ」～「Ｆ＿維持リプ＿３ｒｄ」が決定された際に、略称「リプレイ」に係る図柄組合せ（図２８参照）を有効ライン上に停止表示させるための押し順が報知される。「ＲＴ３移行リプナビ」では、内部当籤役「Ｆ＿ＲＴ３移行リプ＿１ｓｔ」～「Ｆ＿ＲＴ３移行リプ＿３ｒｄ」が決定された際に、略称「ＲＴ３移行リプ」に係る図柄組合せ（図２８参照）を有効ライン上に停止表示させるための押し順が報知される。また、「ＲＴ４移行リプナビ」では、内部当籤役「Ｆ＿ＲＴ４移行リプ＿１２３」～「Ｆ＿ＲＴ４移行リプ＿３ｒｄ」が決定された際に、略称「ＲＴ４移行リプ」に係る図柄組合せ（図２８参照）を有効ライン上に停止表示させるための押し順が報知される。 In the ART preparation state, as shown in Figure 63A, notifications (navigations) called "Bell Navi," "Maintenance Replay Navi," "RT3 Transition Replay Navi," and "RT4 Transition Replay Navi" are performed by the main control. In "Bell Navi," when the internal winning combinations "F_3-choice Bell_1st" to "F_3-choice Bell_3rd" are determined, the order of buttons to press to stop the symbol combination associated with the abbreviation "Bell" (see Figure 29) on the active line is announced. In "Maintenance Replay Navi," when the internal winning combinations "F_Maintenance Replay_1st" to "F_Maintenance Replay_3rd" are determined, the order of buttons to press to stop the symbol combination associated with the abbreviation "Replay" (see Figure 28) on the active line is announced. With the "RT3 Transition Lip Navigator," when the internal winning combinations "F_RT3 Transition Lip_1st" to "F_RT3 Transition Lip_3rd" are determined, the push order to cause the symbol combination associated with the abbreviation "RT3 Transition Lip" (see FIG. 28) to stop and display on the active line is announced. Also, with the "RT4 Transition Lip Navigator," when the internal winning combinations "F_RT4 Transition Lip_123" to "F_RT4 Transition Lip_3rd" are determined, the push order to cause the symbol combination associated with the abbreviation "RT4 Transition Lip" (see FIG. 28) to stop and display on the active line is announced.
また、ＡＲＴ遊技状態（通常ＡＲＴ又はＣＴ）中では、図６３Ｂに示すように、メイン側の制御により、「ベルナビ」、「維持リプナビ」、「ＲＴ３移行リプナビ」及び「ＲＴ４移行リプナビ」と称する報知（ナビ）が行われる。なお、ＡＲＴ遊技状態（ＲＴ４状態）中の遊技は、フラグ変換抽籤が行われ、この抽籤結果に基づいて略称「３連チリリプ」、「リーチ目リプ」又は「リプレイ」に係る図柄組合せを表示させるための押し順が報知されるが、この報知は、サブ側のみで行われ、メイン側では行われない。 In addition, during ART gaming mode (normal ART or CT), as shown in Figure 63B, notifications (navigations) called "Bell Navi," "Maintenance Replay Navi," "RT3 Transition Replay Navi," and "RT4 Transition Replay Navi" are made under control of the main side. During play in ART gaming mode (RT4 state), a flag conversion lottery is held, and based on the results of this lottery, the push order to display the symbol combinations abbreviated as "3-in-a-row Chili Replay," "Reach Eye Replay," or "Replay" is announced; however, this notification is made only on the sub side, not the main side.
上述のように、略称「３連チリリプ」又は「リーチ目リプ」に係る図柄組合せは、特別な特典の付与に関係しているため、報知の有無が遊技者の利益（出玉）に影響を与えるように見えるが、実際には、本実施形態のパチスロ１では、特別な特典は、フラグ変換抽籤の抽籤結果に基づいて付与されるものであるので、表示される図柄組合せは付与する特典に対して影響を与えない。それゆえ、例えば、フラグ変換抽籤に当籤している状態において、仮に、略称「リプレイ」に係る図柄組合せが停止表示されてしまっても、特別な特典が付与される。一方、フラグ変換抽籤に当籤していない状態において、仮に、略称「３連チリリプ」又は「リーチ目リプ」に係る図柄組合せを停止表示できたとしても、特別な特典は付与されない。本実施形態のパチスロ１では、このように表示される図柄組合せが遊技者の利益（出玉）に影響を与えない場合、メイン側の指示モニタでの報知を行わずに、サブ側で制御される表示装置１１でのみ報知を行う。 As mentioned above, the symbol combinations referred to as "3-line Chili Lip" or "Reach Eye Lip" are related to the awarding of special benefits, so whether or not a notification is given appears to affect the player's profits (ball payouts). However, in reality, in the pachislot 1 of this embodiment, the special benefits are awarded based on the results of the flag conversion lottery, so the displayed symbol combination does not affect the awarded benefit. Therefore, for example, even if a symbol combination referred to as "Replay" is displayed as a static display when the flag conversion lottery has been won, the special benefit will be awarded. On the other hand, even if a symbol combination referred to as "3-line Chili Lip" or "Reach Eye Lip" is displayed as a static display when the flag conversion lottery has not been won, the special benefit will not be awarded. In the pachislot 1 of this embodiment, if the symbol combination displayed in this way does not affect the player's profit (ball payout), no notification is made on the main instruction monitor, and only on the display device 11 controlled by the sub-side.
また、ＲＴ５状態（フラグ間状態）中では、図６３Ｃ及び６３Ｄに示すように、内部当籤役として持ち越されているボーナス役に係る図柄組合せを遊技者に狙わせる旨の情報が報知される。例えば、内部当籤役「Ｆ＿ＢＢ１」が持ち越されている場合には、図６３Ｃに示すように、メイン側の制御により、「白７ナビ」と称する報知（ナビ）が行われ、内部当籤役「Ｆ＿ＢＢ２」が持ち越されている場合には、図６３Ｄに示すように、メイン側の制御により、「青７ナビ」と称する報知（ナビ）が行われる。 In addition, during the RT5 state (between flags state), as shown in Figures 63C and 63D, information is announced to prompt the player to aim for the symbol combination associated with the bonus role carried over as the internal winning role. For example, if the internal winning role "F_BB1" is carried over, as shown in Figure 63C, a notification (navigation) called "White 7 Navigation" is issued under control on the main side, and if the internal winning role "F_BB2" is carried over, as shown in Figure 63D, a notification (navigation) called "Blue 7 Navigation" is issued under control on the main side.
「白７ナビ」では、内部当籤役「Ｆ＿ＢＢ１」に対応する図柄組合せ、すなわち、コンビネーション名称「Ｃ＿ＢＢ１」に係る図柄組合せ（「白７」－「白７」－「白７」：図２８参照）を有効ライン上に停止表示させるための停止操作の情報が報知される。また、「青７ナビ」では、内部当籤役「Ｆ＿ＢＢ２」に対応する図柄組合せ、すなわち、コンビネーション名称「Ｃ＿ＢＢ２」に係る図柄組合せ（「青７」－「青７」－「青７」：図２８参照）を有効ライン上に停止表示させるための停止操作の情報が報知される。 The "White 7 Navigator" announces information on the stopping operation to stop the symbol combination corresponding to the internal winning combination "F_BB1," i.e., the symbol combination associated with the combination named "C_BB1" ("White 7"-"White 7"-"White 7": see FIG. 28) on the active line. The "Blue 7 Navigator" announces information on the stopping operation to stop the symbol combination corresponding to the internal winning combination "F_BB2," i.e., the symbol combination associated with the combination named "C_BB2" ("Blue 7"-"Blue 7"-"Blue 7": see FIG. 28) on the active line.
フラグ間状態において、ボーナス役と、内部当籤役「はずれ」、「Ｆ＿特殊１」、「Ｆ＿特殊２」及び「Ｆ＿特殊３」のいずれかとが決定されている場合、図２４で説明したように、ボーナス役（ＢＢ役）に係る図柄組合せを有効ライン上に停止表示することができる。しかしながら、内部当籤役「はずれ」、「Ｆ＿特殊１」、「Ｆ＿特殊２」及び「Ｆ＿特殊３」以外の内部当籤役とボーナス役とが当籤している場合には、ボーナス役に係る図柄組合せを有効ライン上に停止表示することができない。それゆえ、本実施形態では、図６３Ｃ及び６３Ｄに示すように、持ち越されているボーナス役と、内部当籤役「はずれ」、「Ｆ＿特殊役１」、「Ｆ＿特殊役２」及び「Ｆ＿特殊役３」のいずれかとが当籤としている場合に限り、メイン側の制御による「白７ナビ」又は「青７ナビ」と称する報知が行われる。それゆえ、本実施形態では、メイン側の制御による「白７ナビ」又は「青７ナビ」と称する報知（ナビ）を、ボーナス役を入賞させることのできる適切なタイミングで行うことができる。 In the flag-interval state, if a bonus role and one of the internal winning roles "Miss," "F_Special 1," "F_Special 2," and "F_Special 3" are determined, the symbol combination associated with the bonus role (BB role) can be displayed as a stopped symbol on the active line, as described in FIG. 24. However, if an internal winning role other than the internal winning roles "Miss," "F_Special 1," "F_Special 2," and "F_Special 3" is won in combination with the bonus role, the symbol combination associated with the bonus role cannot be displayed as a stopped symbol on the active line. Therefore, in this embodiment, as shown in FIGS. 63C and 63D, a notification called a "White 7 Navigation" or a "Blue 7 Navigation" is issued by the main control only when a carried-over bonus role and one of the internal winning roles "Miss," "F_Special 1," "F_Special 2," and "F_Special 3" are won. Therefore, in this embodiment, notifications (navigations) called "White 7 Navigation" or "Blue 7 Navigation" controlled by the main side can be performed at appropriate times to ensure a bonus win.
なお、本実施形態のパチスロ１には、例えば、ボーナス確定画面を表示することや、ボーナス確定ランプを点灯させることなどにより、ボーナス告知を行う機能も設けられている。そこで、メイン側では、ボーナス役が内部当籤役として決定されていることを告知（ボーナス告知）した後にのみ、「白７ナビ」又は「青７ナビ」と称するナビを行うようにしてもよい。 The pachislot 1 of this embodiment is also equipped with a function for announcing a bonus, for example, by displaying a bonus confirmation screen or by turning on a bonus confirmation lamp. Therefore, on the main side, a navigation called "white 7 navigation" or "blue 7 navigation" may be performed only after announcing that a bonus role has been determined as an internal winning role (bonus announcement).
ボーナス告知としては、例えば、複数回の遊技期間に渡って行われる演出（いわゆる連続演出）を行い、この連続演出の結果に応じてボーナス確定画面を表示するような演出が一般的に行われている。このような連続演出の最中にメイン側で「白７ナビ」などを行うと、連続演出の結果が途中で分かってしまうので、興趣を損ねてしまう可能性がある。そこで、本実施形態では、主制御基板７１は、ボーナス告知が行われた後に、メイン側の制御による「白７ナビ」又は「青７ナビ」と称する報知（ナビ）が行われる。 A common way to announce a bonus is to perform a series of actions that span multiple game periods (so-called continuous actions), and then display a bonus confirmation screen depending on the results of this series of actions. If the main side performs a "white 7 navigation" or similar action during such a continuous action, the result of the continuous action becomes clear halfway through, which can ruin the fun. Therefore, in this embodiment, after the bonus announcement is made, the main control board 71 performs a notification (navigation) called a "white 7 navigation" or "blue 7 navigation" under the control of the main side.
なお、ボーナス告知が行われたタイミングをメイン側で把握可能にする手法は任意である。その一手法として、ボーナス役が内部当籤役として決定されると、主制御基板７１がボーナス告知終了までに要するゲーム数を決定し、このゲーム数の遊技を消化した後に、「白７ナビ」又は「青７ナビ」と称する報知（ナビ）を行う手法が考えられる。より具体的には、主制御基板７１は、ボーナス告知終了までに要するゲーム数を決定すると、このゲーム数を副制御基板７２に通知する。副制御基板７２は、このゲーム数に従い演出の制御を行い、該ゲーム数の遊技が消化されたタイミングでボーナス確定画面を表示することにより、メイン側においてボーナス告知が行われたタイミングを把握することができる。すなわち、主制御基板７１は、ボーナス役が持ち越されていない状態でボーナス役を内部当籤役として決定してからの単位遊技の回数を計数し、その計数結果が所定回数に達した後、ボーナス役と、内部当籤役「はずれ」、「Ｆ＿特殊役１」、「Ｆ＿特殊役２」及び「Ｆ＿特殊役３」のいずれかとが内部当籤役として決定された場合に、「白７ナビ」又は「青７ナビ」を行う。 The method for enabling the main side to grasp the timing of the bonus announcement is arbitrary. One method is for the main control board 71 to determine the number of games required until the bonus announcement ends when a bonus role is determined as an internal winning role, and then issue a notification (navigation) called a "white 7 navigation" or "blue 7 navigation" after this number of games have been played. More specifically, once the main control board 71 determines the number of games required until the bonus announcement ends, it notifies the sub-control board 72 of this number of games. The sub-control board 72 controls the presentation according to this number of games, and displays a bonus confirmation screen when this number of games have been played, allowing the main side to grasp the timing of the bonus announcement. In other words, the main control board 71 counts the number of unit games since the bonus role was determined as the internal winning role when the bonus role has not been carried over, and after the counting result reaches a predetermined number of times, if the bonus role and any of the internal winning roles "Miss", "F_Special Role 1", "F_Special Role 2" and "F_Special Role 3" are determined as the internal winning role, it will perform a "White 7 Navigation" or a "Blue 7 Navigation".
また、他の手法としては、ボーナス告知をサブ側ではなくメイン側において制御する手法が考えられる。より具体的には、主制御基板７１は、ボーナス役が持ち越されていない状態でボーナス役を内部当籤役として決定すると、表示装置１１で実行する演出（少なくとも演出に要するゲーム数）を決定し、副制御基板７２に通知する。副制御基板７２が通知された演出を実行し、ボーナス確定画面を表示することにより、メイン側においてボーナス告知が行われたタイミングを把握することができる。 Another possible method is to control the bonus announcement on the main side rather than the sub side. More specifically, when the main control board 71 determines a bonus role as an internal winning role when the bonus role has not been carried over, it determines the effect to be executed on the display device 11 (at least the number of games required for the effect) and notifies the sub-control board 72. The sub-control board 72 executes the notified effect and displays a bonus confirmation screen, making it possible to know when the bonus announcement was made on the main side.
なお上述した２つの手法以外の他の手法によりボーナス告知が行われたタイミングをメイン側で把握可能にする構成にしてもよい。この場合、主制御基板７１は、副制御基板７２などからの信号を受け付けることができないため、主制御基板７１が受け付け可能な信号に基づいてボーナス告知が行われたタイミングを把握する必要がある。例えば、停止操作に伴う信号は、主制御基板７１が受け付け可能であるため、ボーナス役が内部当籤役として決定されている状態で、所定の停止操作（例えば、順押し以外）が行われた場合に、ボーナス告知を行う手法も考えられる。具体的には、副制御基板７２は、主制御基板７１から内部当籤役に関する情報と停止操作に関する情報とを取得し、これらの情報の組合せが所定の組合せである場合にボーナス告知を行う。このようなボーナス告知の手法を採用することにより、ボーナス告知の契機を主制御基板７１でも把握することができるため、メイン側においてボーナス告知が行われたタイミングを把握することができる。 It should be noted that a configuration other than the two methods described above may be used to enable the main side to determine the timing of a bonus announcement. In this case, because the main control board 71 cannot accept signals from the sub-control board 72 or the like, it must determine the timing of a bonus announcement based on signals that the main control board 71 can accept. For example, because the main control board 71 can accept signals associated with a stop operation, one possible method would be to announce a bonus when a predetermined stop operation (e.g., other than sequential pressing) is performed when a bonus role has been determined as an internal winning role. Specifically, the sub-control board 72 obtains information related to the internal winning role and information related to the stop operation from the main control board 71, and issues a bonus announcement when the combination of this information is a predetermined combination. By employing such a bonus announcement method, the main control board 71 can also determine the trigger for a bonus announcement, allowing the main side to determine the timing of a bonus announcement.
＜主制御回路の動作説明＞
次に、図６４～図１７０を参照して、主制御回路９０のメインＣＰＵ１０１が、プログラムを用いて実行する各種処理の内容について説明する。
<Operation of the main control circuit>
Next, with reference to Figures 64 to 170, the contents of various processes that the main CPU 101 of the main control circuit 90 executes using programs will be described.
［電源投入（リセット割込）時処理］
まず、メインＣＰＵ１０１の制御により行われるパチスロ１の電源投入（リセット割込）時処理を、図６４及び図６５を参照して説明する。図６４は、電源投入（リセット割込）時処理の手順を示すフローチャートであり、図６５Ａ～６５Ｃは、それぞれ、該フローチャート中のＳ２、Ｓ７及びＳ８、並びに、Ｓ１３の処理を実行するためのソースプログラムの一例を示す図である。なお、図６４に示す電源投入（リセット割込）時処理は、電源管理回路９３が、マイクロプロセッサ９１に電源電圧の供給が開始されたことを検知した際に、リセット信号をマイクロプロセッサ９１の「ＸＳＲＳＴ」端子に出力し、それにより、マイクロプロセッサ９１の割込みコントローラ１１２からメインＣＰＵ１０１に出力される割込要求信号に基づいて、実行される。
[Power-on (reset interrupt) processing]
First, the power-on (reset interrupt) processing of the slot machine 1, which is performed under the control of the main CPU 101, will be described with reference to Figures 64 and 65. Figure 64 is a flowchart showing the procedure for the power-on (reset interrupt) processing, and Figures 65A to 65C are diagrams showing an example of a source program for executing the processing of S2, S7, S8, and S13 in the flowchart, respectively. Note that the power-on (reset interrupt) processing shown in Figure 64 is executed based on an interrupt request signal output from the interrupt controller 112 of the microprocessor 91 to the main CPU 101 when the power management circuit 93 detects that the supply of power voltage to the microprocessor 91 has begun, by outputting a reset signal to the "XSRST" terminal of the microprocessor 91.
まず、メインＣＰＵ１０１は、電源監視ポート（電源監視手段）がオン状態であるか否かを判別する（Ｓ１）。 First, the main CPU 101 determines whether the power supply monitoring port (power supply monitoring means) is on (S1).
Ｓ１において、メインＣＰＵ１０１が、電源監視ポートがオン状態であると判別したとき（Ｓ１がＹＥＳ判定の場合）、メインＣＰＵ１０１は、Ｓ１の処理を繰り返す。なお、ここでいう、電源監視ポートがオン状態とは、メインＣＰＵ１０１に供給されている電源電圧（ＤＣ＋５Ｖ）が安定していない状態のことである。 When the main CPU 101 determines in S1 that the power supply monitoring port is in the ON state (if S1 returns a YES judgment), the main CPU 101 repeats the processing of S1. Note that the power supply monitoring port being in the ON state here means that the power supply voltage (DC +5V) supplied to the main CPU 101 is unstable.
一方、Ｓ１において、メインＣＰＵ１０１が、電源監視ポートがオン状態でないと判別したとき（Ｓ１がＮＯ判定の場合）、メインＣＰＵ１０１は、タイマー回路１１３（ＰＴＣ）の初期化処理を行う（Ｓ２）。この処理では、メインＣＰＵ１０１は、タイマー回路１１３の初期設定を行う。具体的には、メインＣＰＵ１０１は、タイマー用プリスケーラレジスタ（不図示）に分周比をセットし、タイマー用制御レジスタ（不図示）に割り込み可等の設定を行い、タイマー用カウンタ（不図示）の初期カウント値を設定する。 On the other hand, when the main CPU 101 determines in S1 that the power supply monitoring port is not in the ON state (if S1 returns a NO judgment), the main CPU 101 performs initialization processing for the timer circuit 113 (PTC) (S2). In this processing, the main CPU 101 performs initial settings for the timer circuit 113. Specifically, the main CPU 101 sets the division ratio in the timer prescaler register (not shown), sets the timer control register (not shown) to enable interrupts, etc., and sets the initial count value for the timer counter (not shown).
次いで、メインＣＰＵ１０１は、主制御回路９０及び副制御回路２００間用の第１シリアル通信回路１１４（ＳＣＵ１）の初期化処理、及び、第２インターフェースボード用の第２シリアル通信回路１１５（ＳＣＵ２）の初期化処理を行う（Ｓ３）。次いで、メインＣＰＵ１０１は、乱数回路１１０（ＲＤＧ）の初期化処理を行う（Ｓ４）。次いで、メインＣＰＵ１０１は、メインＲＡＭ１０３の書き込みテストを行う（Ｓ５）。 Next, the main CPU 101 initializes the first serial communication circuit 114 (SCU1) between the main control circuit 90 and the sub-control circuit 200, and the second serial communication circuit 115 (SCU2) for the second interface board (S3). Next, the main CPU 101 initializes the random number circuit 110 (RDG) (S4). Next, the main CPU 101 performs a write test on the main RAM 103 (S5).
次いで、メインＣＰＵ１０１は、書き込みテストの結果、メインＲＡＭ１０３への書き込みが正常に行われたか否かを判別する（Ｓ６）。 Next, the main CPU 101 determines whether the write test results indicate that the data was written successfully to the main RAM 103 (S6).
Ｓ６において、メインＣＰＵ１０１が、メインＲＡＭ１０３への書き込みが正常に行われなかったと判別したとき（Ｓ６がＮＯ判定の場合）、メインＣＰＵ１０１は、後述のＳ１３の処理を行う。一方、Ｓ６において、メインＣＰＵ１０１が、メインＲＡＭ１０３への書き込みが正常に行われたと判別したとき（Ｓ６がＹＥＳ判定の場合）、メインＣＰＵ１０１は、タイマー回路１１３のタイマー用制御レジスタ（不図示）の状態を取得する（Ｓ７）。 If the main CPU 101 determines in S6 that writing to the main RAM 103 was not performed normally (if S6 returns a NO), the main CPU 101 performs the processing of S13, which will be described later. On the other hand, if the main CPU 101 determines in S6 that writing to the main RAM 103 was performed normally (if S6 returns a YES), the main CPU 101 acquires the state of the timer control register (not shown) of the timer circuit 113 (S7).
次いで、メインＣＰＵ１０１は、取得したタイマー用制御レジスタの状態に基づいて、現在の状態が割込処理の発生タイミングであるか否かを判別する（Ｓ８）。具体的には、メインＣＰＵ１０１は、取得したタイマー用制御レジスタの状態に基づいて、タイマーカウント開始後から１．１１７２ｍｓ経過したか否かを判別する。 Next, the main CPU 101 determines whether the current state is the timing for interrupt processing to occur based on the acquired state of the timer control register (S8). Specifically, the main CPU 101 determines whether 1.1172 ms have elapsed since the timer started counting based on the acquired state of the timer control register.
なお、本実施形態では、Ｓ２のタイマー回路１１３の初期化処理によりタイマー時間１．１１７２ｍｓがセットされると、ＣＰＵ内蔵タイマーのカウント処理が開始される。その後、タイマー用制御レジスタ（不図示）の情報を読み込むことによりタイマー回路１１３のステータスを取得することができる。そして、本実施形態では、タイマー用制御レジスタに、現在の状態が割込処理の発生タイミングであるか否か（タイマー割込状態であるか否か）を判別（参照）可能なビット（判別ビット）が設けられる。 In this embodiment, when the timer time of 1.1172 ms is set by the initialization process of the timer circuit 113 in S2, the counting process of the CPU's built-in timer begins. Thereafter, the status of the timer circuit 113 can be obtained by reading information from a timer control register (not shown). In this embodiment, the timer control register is provided with a bit (discrimination bit) that can determine (reference) whether the current state is the timing for interrupt processing to occur (whether or not the timer is in an interrupt state).
それゆえ、上記Ｓ７の処理では、メインＣＰＵ１０１は、タイマー用制御レジスタ（不図示）の情報を読み込み、上記Ｓ８の処理では、メインＣＰＵ１０１は、タイマー用制御レジスタ内の判別ビットのオン／オフ状態（「１」／「０」）を参照することにより、現在の状態が割込処理の発生タイミングであるか否かを判別する。なお、タイマー回路１１３によるカウント開始から１．１１７２ｍｓ経過したとき（タイマー回路１１３のカウント値が０であれば）、該判別ビットはオン状態となる。 Therefore, in the processing of S7 above, the main CPU 101 reads information from a timer control register (not shown), and in the processing of S8 above, the main CPU 101 references the on/off state ("1"/"0") of the discrimination bit in the timer control register to determine whether the current state is the timing for interrupt processing to occur. Note that when 1.1172 ms has elapsed since the timer circuit 113 started counting (if the count value of the timer circuit 113 is 0), the discrimination bit turns on.
Ｓ８において、メインＣＰＵ１０１が、現在の状態が割込処理の発生タイミングでないと判別したとき（Ｓ８がＮＯ判定の場合）、メインＣＰＵ１０１は、処理をＳ７の処理に戻し、Ｓ７以降の処理を繰り返す。 In S8, if the main CPU 101 determines that the current state is not the timing for interrupt processing to occur (if S8 returns NO), the main CPU 101 returns to S7 and repeats S7 and subsequent steps.
一方、Ｓ８において、メインＣＰＵ１０１が、現在の状態が割込処理の発生タイミングであると判別したとき（Ｓ８がＹＥＳ判定の場合）、メインＣＰＵ１０１は、サムチェック処理（規定外）を行う（Ｓ９）。この処理では、メインＣＰＵ１０１は、メインＲＡＭ１０３のサムチェック処理を行うが、この処理の作業は、メインＲＡＭ１０３内の規定外作業領域（図１２Ｃ参照）で行われる。また、このサムチェック処理で用いられるプログラムはメインＲＯＭ１０２内の規定外エリアに格納されている（図１２Ｂ参照）。なお、サムチェック処理の詳細については、後述の図７９及び図８０を参照しながら後で説明する。 On the other hand, when the main CPU 101 determines in S8 that the current state is the timing for interrupt processing to occur (a YES judgment in S8), the main CPU 101 performs a sum check process (non-standard) (S9). In this process, the main CPU 101 performs a sum check process on the main RAM 103, and this process is performed in a non-standard work area in the main RAM 103 (see Figure 12C). The program used in this sum check process is stored in a non-standard area in the main ROM 102 (see Figure 12B). Details of the sum check process will be explained later with reference to Figures 79 and 80.
また、Ｓ８において、メインＣＰＵ１０１が、現在の状態が割込処理の発生タイミングであると判別したとき（Ｓ８がＹＥＳ判定の場合）には、メインＣＰＵ１０１は、Ｓ９の処理の前に、後述の割込処理（後述の図１５８参照）を実行する。そして、この割込処理により、主制御回路９０（主制御基板７１）から副制御回路２００（副制御基板７２）には、無操作コマンドが送信される。 Furthermore, in S8, when the main CPU 101 determines that the current state is the timing for interrupt processing to occur (if S8 returns a YES judgment), the main CPU 101 executes the interrupt processing described below (see FIG. 158 described below) before processing S9. This interrupt processing then causes the main control circuit 90 (main control board 71) to send a no-operation command to the sub-control circuit 200 (sub-control board 72).
Ｓ９の処理後、メインＣＰＵ１０１は、設定用鍵型スイッチ５４がオン状態であるか否かを判別する（Ｓ１０）。 After processing S9, the main CPU 101 determines whether the setting key switch 54 is in the ON state (S10).
Ｓ１０において、メインＣＰＵ１０１が、設定用鍵型スイッチ５４がオン状態であると判別したとき（Ｓ１０がＹＥＳ判定の場合）、メインＣＰＵ１０１は、後述のＳ１５の処理を行う。一方、Ｓ１０において、メインＣＰＵ１０１が、設定用鍵型スイッチ５４がオン状態でないと判別したとき（Ｓ１０がＮＯ判定の場合）、メインＣＰＵ１０１は、Ｓ９のサムチェック処理の結果に基づいて、サムチェック判定結果が正常であったか否かを判別する（Ｓ１１）。 When the main CPU 101 determines in S10 that the setting key switch 54 is in the ON state (YES in S10), the main CPU 101 performs the processing of S15, which will be described later. On the other hand, when the main CPU 101 determines in S10 that the setting key switch 54 is not in the ON state (NO in S10), the main CPU 101 determines whether the sum check result was normal or not based on the result of the sum check processing in S9 (S11).
Ｓ１１において、メインＣＰＵ１０１が、サムチェック判定結果が正常でないと判別したとき（Ｓ１１がＮＯ判定の場合）、メインＣＰＵ１０１は、後述のＳ１３の処理を行う。一方、Ｓ１１において、メインＣＰＵ１０１が、サムチェック判定結果が正常であると判別したとき（Ｓ１１がＹＥＳ判定の場合）、メインＣＰＵ１０１は、遊技復帰処理を行う（Ｓ１２）。この処理では、メインＣＰＵ１０１は、遊技の状態を電断検知前の状態に戻す処理を行う。なお、遊技復帰処理の詳細については、後述の図６６を参照しながら後で説明する。 In S11, when the main CPU 101 determines that the sum check judgment result is not normal (if S11 is a NO judgment), the main CPU 101 performs the processing of S13, which will be described later. On the other hand, in S11, when the main CPU 101 determines that the sum check judgment result is normal (if S11 is a YES judgment), the main CPU 101 performs game return processing (S12). In this processing, the main CPU 101 performs processing to return the game state to the state before the power interruption was detected. Details of the game return processing will be explained later with reference to Figure 66, which will be described later.
Ｓ６又はＳ１１がＮＯ判定の場合、メインＣＰＵ１０１は、情報表示器６（７セグＬＥＤ表示器）に、エラー発生を意味する文字列「ｒｒ」を表示する（Ｓ１３）。その後、メインＣＰＵ１０１は、ＷＤＴのクリア処理を繰り返す（Ｓ１４）。 If S6 or S11 returns a NO judgment, the main CPU 101 displays the character string "rr" on the information display 6 (7-segment LED display) to indicate that an error has occurred (S13). The main CPU 101 then repeats the WDT clear process (S14).
ここで再度、Ｓ１０の処理に戻って、Ｓ１０がＹＥＳ判定の場合、メインＣＰＵ１０１は、設定変更確認処理を行う（Ｓ１５）。この処理では、メインＣＰＵ１０１は、主に、設定変更開始時における設定変更コマンドの生成格納処理を行う。なお、設定変更確認処理の詳細については、後述の図６８を参照しながら後で説明する。 Now, returning to the processing of S10, if the judgment result of S10 is YES, the main CPU 101 performs a setting change confirmation process (S15). In this process, the main CPU 101 mainly performs a process of generating and storing a setting change command when the setting change is initiated. Details of the setting change confirmation process will be explained later with reference to FIG. 68.
次いで、メインＣＰＵ１０１は、ＲＡＭ初期化処理を行う（Ｓ１６）。この処理では、メインＣＰＵ１０１は、図１２Ｃに示すメインＲＡＭ１０３の遊技用ＲＡＭ領域内の「ＲＡＭ異常時又は設定変更開始時」のアドレスを、初期化開始の先頭アドレスとして設定し、該先頭アドレスから遊技用ＲＡＭ領域の最終アドレスまでの情報を消去（クリア）する。そして、Ｓ１６の処理後、メインＣＰＵ１０１は、後述のメイン処理（後述の図８２参照）を開始する。 Next, the main CPU 101 performs RAM initialization processing (S16). In this processing, the main CPU 101 sets the address "When RAM abnormality or setting change starts" in the game RAM area of the main RAM 103 shown in FIG. 12C as the starting address for initialization, and erases (clears) information from this starting address to the final address of the game RAM area. Then, after processing S16, the main CPU 101 starts the main processing described below (see FIG. 82 described below).
本実施形態では、上述のようにして電源投入（リセット割込）時処理が行われる。そして、上述した電源投入（リセット割込）時処理中のＳ２の処理は、メインＣＰＵ１０１が、図６５Ａのソースプログラムで規定されている各ソースコードを順次実行することにより行われる。 In this embodiment, power-on (reset interrupt) processing is performed as described above. The processing of S2 during the power-on (reset interrupt) processing described above is performed by the main CPU 101 sequentially executing each source code defined in the source program of Figure 65A.
図６５Ａのソースプログラムでは、ＣＰＵクロックとして１０ＭＨｚ（供給クロックは２０ＭＨｚ）が設定され、プリスケーラレジスタ設定値として２２８が設定され、初期カウント値として４９が設定される。この結果、割り込み処理のタイマー時間（実行周期）として、１．１１７２ｍｓ（＝１／（１０ＭＨｚ／２８８）×４９）が算出される。 In the source program in Figure 65A, the CPU clock is set to 10 MHz (the supplied clock is 20 MHz), the prescaler register setting value is set to 228, and the initial count value is set to 49. As a result, the timer time (execution period) for interrupt processing is calculated to be 1.1172 ms (= 1/(10 MHz/288) x 49).
また、上述した電源投入（リセット割込）時処理中のＳ７及びＳ８の処理は、メインＣＰＵ１０１が、図６５Ｂのソースプログラムで規定されている各ソースコードを順次実行することにより行われる。具体的には、Ｓ７のタイマー用制御レジスタの状態の取得処理は、図６５Ｂ中の「ＬＤ」命令により実行され、Ｓ８の判定処理は、図６５Ｂ中の「ＪＢＩＴ」命令により実行される。そして、タイマー回路１１３によるカウント開始から１．１１７２ｍｓ経過するまで、図６５Ｂ中の「ＬＤ」命令及び図６５Ｂ中の「ＪＢＩＴ」命令が繰り返し行われ、タイマー回路１１３によるカウント開始から１．１１７２ｍｓ経過すると、タイマー回路１１３から割込みコントローラ１１２を介してメインＣＰＵ１０１に割込要求信号が出力される。メインＣＰＵ１０１は、この割込要求信号の入力を契機として、電源復帰後の最初の１．１１７２ｍｓ周期の割込処理を開始する。 Furthermore, the processing of S7 and S8 during the above-mentioned power-on (reset interrupt) processing is performed by the main CPU 101 sequentially executing each source code specified in the source program of FIG. 65B. Specifically, the acquisition process of the timer control register status in S7 is executed by the "LD" instruction in FIG. 65B, and the determination process of S8 is executed by the "JBIT" instruction in FIG. 65B. The "LD" instruction in FIG. 65B and the "JBIT" instruction in FIG. 65B are then repeatedly executed until 1.1172 ms has elapsed since the timer circuit 113 started counting. When 1.1172 ms has elapsed since the timer circuit 113 started counting, an interrupt request signal is output from the timer circuit 113 to the main CPU 101 via the interrupt controller 112. In response to the input of this interrupt request signal, the main CPU 101 begins interrupt processing for the first 1.1172 ms period after power is restored.
なお、この電源復帰直後（電源投入時の初期化後）の最初の１．１１７２ｍｓ周期の割込処理では、遊技動作に関するコマンドはセットされていないので、主制御回路９０から副制御回路２００には無操作コマンドが送信される。このように電源復帰直後に割込処理を許可することにより、電源復帰後、最短時間で無操作コマンドが送信され、主制御回路９０及び副制御回路２００間の通信接続を確立することができ、主制御回路９０及び副制御回路２００間の通信動作を安定化させることができる。 Incidentally, during the first 1.1172 ms interrupt processing immediately after power is restored (after initialization when power is turned on), no commands related to game operation are set, so a no-operation command is sent from the main control circuit 90 to the sub-control circuit 200. By allowing interrupt processing immediately after power is restored in this way, the no-operation command is sent in the shortest possible time after power is restored, establishing a communication connection between the main control circuit 90 and the sub-control circuit 200 and stabilizing communication operations between the main control circuit 90 and the sub-control circuit 200.
また、この通信動作で送信される無操作コマンドを構成する通信パラメータ１～５には、電源復帰時に、それぞれＬレジスタ、Ｈレジスタ、Ｅレジスタ、Ｄレジスタ及びＣレジスタに格納されているデータがセットされる。それゆえ、本実施形態では、電源復帰後の最初の割込処理で送信される無操作コマンドの通信パラメータ１～５にそれぞれセットされるデータを、電源復帰毎に異ならせる（不定にする）ことができる。すなわち、電源復帰直後（電源投入時の初期化後）の割込処理で送信される無操作コマンドのサム値（ＢＣＣ）を、電源復帰毎に異ならせることができる。この場合、ゴト等の不正行為を抑制することができる。 Furthermore, when power is restored, communication parameters 1 to 5 constituting the no-operation command sent in this communication operation are set to the data stored in the L register, H register, E register, D register, and C register, respectively. Therefore, in this embodiment, the data set in communication parameters 1 to 5 of the no-operation command sent in the first interrupt process after power is restored can be made different (undefined) each time power is restored. In other words, the sum value (BCC) of the no-operation command sent in the interrupt process immediately after power is restored (after initialization when power is turned on) can be made different each time power is restored. This can prevent fraudulent activities such as cheating.
また、上述した電源投入（リセット割込）時処理中のＳ１３の処理（割込み禁止処理）は、メインＣＰＵ１０１が、図６５Ｃのソースプログラムで規定されている各ソースコードを順次実行することにより行われる。そして、エラーコード「ｒｒ」を、情報表示器６内の２桁の７セグＬＥＤに表示する際の制御では、図６５Ｃに示すように、まず、ソースコード「ＬＤ ＨＬ，ｃＰＡ＿ＳＥＧＣＯＭ」が実行されることにより、７セグＬＥＤへの出力のための２バイトのアドレスが指定され、次いで、ソースコード「ＬＤＷ （ＨＬ），１００Ｈ＊ｃＺＣＨＲＡＲ＋ｃＢＸ＿ＰＡＹＳＥＧ」が実行され、２桁の７セグＬＥＤへの７セグコモン出力データの出力動作と７セグカソード出力データの出力動作とが同時に行われる。 Furthermore, the processing of S13 (interrupt disable processing) during the power-on (reset interrupt) processing described above is performed by the main CPU 101 sequentially executing each source code specified in the source program of FIG. 65C. To control the display of the error code "rr" on the two-digit 7-segment LED in the information display 6, as shown in FIG. 65C, first, the source code "LD HL, cPA_SEGCOM" is executed to specify a two-byte address for output to the 7-segment LED. Next, the source code "LDW (HL), 100H*cZCHRAR+cBX_PAYSEG" is executed, and the 7-segment common output data and the 7-segment cathode output data are simultaneously output to the two-digit 7-segment LED.
すなわち、本実施形態のパチスロ１では、２桁の７セグＬＥＤをダイナミック点灯制御する際に、７セグコモン出力データと、７セグカソード出力データとが同時に出力される。この場合、ソースプログラム上において、７セグＬＥＤのダイナミック点灯制御に必要な命令コード数を減らすことができ、ソースプログラムの容量（メインＲＯＭ１０２の使用容量）を低減することができる。それゆえ、本実施形態では、メインＲＯＭ１０２において、空き容量を確保する（増大させる）ことができ、増えた空き容量を活用して、遊技性を高めることができる。 In other words, in the pachislot 1 of this embodiment, when dynamic lighting control of two-digit 7-segment LEDs is performed, 7-segment common output data and 7-segment cathode output data are output simultaneously. In this case, the number of instruction codes required for dynamic lighting control of the 7-segment LEDs in the source program can be reduced, and the source program capacity (used capacity of the main ROM 102) can be reduced. Therefore, in this embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be used to improve playability.
なお、ここでいう、「７セグコモン出力データ」は、７セグＬＥＤをダイナミック制御する際に、７セグＬＥＤのコモン（共通）端子に出力されるＬＥＤ駆動データであり、「７セグカソード出力データ」は、７セグＬＥＤをダイナミック点灯制御する際に、７セグＬＥＤの各カソード端子に出力されるＬＥＤ駆動データである。 Note that "7-segment common output data" here refers to the LED drive data output to the common terminal of a 7-segment LED when dynamically controlling the 7-segment LED, and "7-segment cathode output data" refers to the LED drive data output to each cathode terminal of a 7-segment LED when dynamically controlling the lighting of the 7-segment LED.
また、７セグＬＥＤの各カソード端子及びコモン端子は、ドア中継端子板６８及び遊技動作表示基板８１を介して主制御基板７１に配置されたマイクロプロセッサ９１の外部バスインターフェース１０４に接続され、これにより、７セグＬＥＤがメインＣＰＵ１０１により制御されている。ラベル「ｃＰＡ＿ＳＥＧＣＯＭ」は、７セグコモン出力データ及び７セグカソード出力データを７セグＬＥＤに出力するための外部インターフェース１０４のアドレスを定義（指定）している。なお、メインＣＰＵ１０１がパラレルポート１１１のＰＯＰ（図９参照）を使用して外部に信号を出力し、ＰＩＰを使用して外部から信号の入力を行う入出力方式は、ポート（Ｉ／Ｏ）マップドＩ／Ｏ（主に、「ＯＵＴ」、「ＩＮ」等の命令を使用する方式）と呼ばれ、メインＣＰＵ１０１が外部バスインターフェース１０４を使用して外部と信号の入出力を行う入出力方式は、メモリマップドＩ／Ｏ（「ＬＤ」、「ＬＤＷ」等の命令を使用して、あたかもＲＡＭへのデータの読み書きを行うように、ポートの入出力を行う方式）と呼ばれている。 In addition, each cathode terminal and common terminal of the 7-segment LED is connected to the external bus interface 104 of the microprocessor 91 located on the main control board 71 via the door relay terminal board 68 and the game operation display board 81, thereby allowing the 7-segment LED to be controlled by the main CPU 101. The label "cPA_SEGCOM" defines (specifies) the address of the external interface 104 for outputting the 7-segment common output data and 7-segment cathode output data to the 7-segment LED. An input/output method in which the main CPU 101 uses the POP (see Figure 9) of the parallel port 111 to output signals to the outside world and uses the PIP to input signals from the outside world is called port (I/O) mapped I/O (a method that mainly uses commands such as "OUT" and "IN"), and an input/output method in which the main CPU 101 uses the external bus interface 104 to input and output signals from and to the outside world is called memory mapped I/O (a method that uses commands such as "LD" and "LDW" to perform port input/output as if reading and writing data to RAM).
［遊技復帰処理］
次に、図６６及び図６７を参照して、電源投入（リセット割込）時処理（図６４参照）中のＳ１２で行う遊技復帰処理について説明する。なお、図６６は、遊技復帰処理の手順を示すフローチャートであり、図６７は、該フローチャート中のＳ２５～Ｓ３２の処理を実行するためのソースプログラムの一例を示す図である。
[Game return processing]
Next, the game return process performed in S12 during the power-on (reset interrupt) process (see Fig. 64) will be described with reference to Fig. 66 and Fig. 67. Fig. 66 is a flowchart showing the steps of the game return process, and Fig. 67 is a diagram showing an example of a source program for executing the processes of S25 to S32 in the flowchart.
まず、メインＣＰＵ１０１は、スタックポインタ（ＳＰ）に、電断時のスタックポインタをセットする（Ｓ２１）。次いで、メインＣＰＵ１０１は、入力ポートの１割込処理前のオンエッジデータ、及び、現在セットされているオンエッジデータをクリア（オフ）する（Ｓ２２）。次いで、メインＣＰＵ１０１は、出力ポートのバックアップデータを出力ポートにセットする（Ｓ２３）。次いで、メインＣＰＵ１０１は、入力ポートのデータを読み込み、該データを、入力ポートの現在及び１割込処理前のデータ格納領域に保存する（Ｓ２４）。 First, the main CPU 101 sets the stack pointer (SP) to the stack pointer at the time of power outage (S21). Next, the main CPU 101 clears (turns off) the on-edge data before the first interrupt processing of the input port and the currently set on-edge data (S22). Next, the main CPU 101 sets the backup data of the output port to the output port (S23). Next, the main CPU 101 reads the data of the input port and saves that data in the data storage area of the input port for the current and previous interrupt processing (S24).
次いで、メインＣＰＵ１０１は、回胴制御データ格納領域のアドレスをセットする（Ｓ２５）。次いで、メインＣＰＵ１０１は、チェックするリール数（本実施形態では「３」）をセットする（Ｓ２６）。 Next, the main CPU 101 sets the address of the reel control data storage area (S25). Next, the main CPU 101 sets the number of reels to be checked ("3" in this embodiment) (S26).
次いで、メインＣＰＵ１０１は、セットされた回胴制御データ格納領域のアドレスに基づいて、所定のリールのリール制御管理情報（電断発生時の表示列の変動制御に関するデータ）を取得する（Ｓ２７）。なお、リール制御管理情報（表示列の変動制御管理情報）は、各リールの制御状態（回転状況）に関する情報であり、電断時には、バックアップされて保存される。 Next, the main CPU 101 acquires reel control management information (data related to the control of the display row fluctuations in the event of a power outage) for the specified reel based on the address of the reel control data storage area that has been set (S27). Note that the reel control management information (information related to the control of the display row fluctuations) is information related to the control status (spinning status) of each reel, and is backed up and saved in the event of a power outage.
次いで、メインＣＰＵ１０１は、リール制御管理情報がリールの加速中、定速待ち又は定速中の回転状況に対応する情報であるか否かを判別する（Ｓ２８）。 Next, the main CPU 101 determines whether the reel control management information corresponds to the rotation status of the reel during acceleration, constant speed waiting, or constant speed rotation (S28).
Ｓ２８において、メインＣＰＵ１０１が、Ｓ２８の条件を満たさないと判別したとき（Ｓ２８がＮＯ判定の場合）、メインＣＰＵ１０１は、後述のＳ３１の処理を行う。一方、Ｓ２８において、メインＣＰＵ１０１が、Ｓ２８の条件を満たすと判別したとき（Ｓ２８がＹＥＳ判定の場合）、メインＣＰＵ１０１は、回胴制御データ（リール制御管理情報）をクリアする（Ｓ２９）。この処理により、遊技復帰後、リールの回転制御が加速処理から開始される。次いで、メインＣＰＵ１０１は、リールの作動タイミング値（回胴制御データの実行開始タイミング「１」）をセットする（Ｓ３０）。なお、リールの作動タイミングに「１」がセットされると、リール制御処理（後述の図１５８中のＳ９０３参照）内で、励磁変更タイミングとなるため、メインＣＰＵ１０１は、リールの回転制御を加速処理から開始する。 When the main CPU 101 determines in S28 that the conditions of S28 are not met (if S28 returns a NO), the main CPU 101 performs the processing of S31, which will be described later. On the other hand, when the main CPU 101 determines in S28 that the conditions of S28 are met (if S28 returns a YES), the main CPU 101 clears the reel control data (reel control management information) (S29). This processing causes reel rotation control to begin with acceleration processing after gameplay is resumed. Next, the main CPU 101 sets the reel operation timing value (the execution start timing of the reel control data to "1") (S30). Note that when the reel operation timing is set to "1," this corresponds to the excitation change timing within the reel control processing (see S903 in Figure 158, which will be described later), and the main CPU 101 begins reel rotation control with acceleration processing.
Ｓ３０の処理後又はＳ２８がＮＯ判定の場合、メインＣＰＵ１０１は、リール数の値を１減算する（Ｓ３１）。次いで、メインＣＰＵ１０１は、減算後のリール数の値が「０」であるか否かを判別する（Ｓ３２）。 After processing S30 or if the determination result in S28 is NO, the main CPU 101 subtracts 1 from the value of the number of reels (S31). Next, the main CPU 101 determines whether the value of the number of reels after the subtraction is "0" (S32).
Ｓ３２において、メインＣＰＵ１０１が、減算後のリール数の値が「０」でないと判別したとき（Ｓ３２がＮＯ判定の場合）、メインＣＰＵ１０１は、チェック対象のリールを変えて、処理をＳ２７の処理に戻し、Ｓ２７以降の処理を繰り返す。 In S32, when the main CPU 101 determines that the value of the number of reels after subtraction is not "0" (if S32 returns a NO judgment), the main CPU 101 changes the reel to be checked, returns the process to S27, and repeats the processes from S27 onwards.
一方、Ｓ３２において、メインＣＰＵ１０１が、減算後のリール数の値が「０」であると判別したとき（Ｓ３２がＹＥＳ判定の場合）、メインＣＰＵ１０１は、ＲＡＭ初期化処理を行う（Ｓ３３）。この処理では、メインＣＰＵ１０１は、図１２Ｃに示すメインＲＡＭ１０３の遊技用ＲＡＭ領域内の「電源復帰時」のアドレスを、初期化開始の先頭アドレスとして設定し、該先頭アドレスから遊技用ＲＡＭ領域の最終アドレスまでの情報を消去（クリア）する。 On the other hand, when the main CPU 101 determines in S32 that the value of the number of reels after subtraction is "0" (if S32 returns a YES judgment), the main CPU 101 performs RAM initialization processing (S33). In this processing, the main CPU 101 sets the "When power is restored" address in the gaming RAM area of the main RAM 103 shown in FIG. 12C as the starting address for initialization, and erases (clears) the information from that starting address to the final address in the gaming RAM area.
次いで、メインＣＰＵ１０１は、電断検知時に退避させた全てのレジスタのデータを全てのレジスタに復帰させる（Ｓ３４）。そして、Ｓ３４の処理後、メインＣＰＵ１０１は、遊技復帰処理を終了し、処理を電断検知時の処理に戻す。 Next, the main CPU 101 restores to all registers the data that was saved when the power outage was detected (S34). After processing S34, the main CPU 101 terminates the game return processing and returns to the processing that was in effect when the power outage was detected.
本実施形態では、上述のようにして遊技復帰処理が行われる。本実施形態の遊技復帰処理では、上述のように、電断発生時の各ポートの入出力状態を電源復帰時に担保するとともに、電断時にリール回転中の場合には、電源復帰時にリール制御管理情報を取得してリールの再回転開始に必要な処理も行う（Ｓ２５～Ｓ３２の処理参照）。それゆえ、本実施形態では、回胴回転中の電断から復帰したときであっても、安定して、リールの再回転制御を行うことができ、遊技者に不快感を与えることが無くなる。 In this embodiment, the game restart process is performed as described above. As described above, the game restart process in this embodiment ensures that the input/output status of each port at the time of the power outage is maintained when power is restored, and if the reels are spinning when power is restored, it also acquires reel control management information and performs the processing necessary to restart the reels (see the processing in S25 to S32). Therefore, in this embodiment, even when power is restored after a power outage while the reels are spinning, stable reel restart control can be performed, eliminating any discomfort to the player.
また、上述した遊技復帰処理中のＳ２５～Ｓ３２の処理は、メインＣＰＵ１０１が、図６７のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。なお、上述のように、本実施形態のパチスロ１で用いられている遊技機用セキュリティ機能付きのマイクロプロセッサ９１では、メインＣＰＵ１０１専用の各種命令コードが設けられている。例えば、図６７中の「ＬＤＱ」命令（所定の読み出し命令）は、メインＣＰＵ１０１専用命令コードの一つである。 Furthermore, the processing of S25 to S32 during the above-mentioned game return processing is performed by the main CPU 101 by sequentially executing each source code defined in the source program of Figure 67. As mentioned above, the microprocessor 91 with gaming machine security functions used in the pachislot 1 of this embodiment is provided with various instruction codes dedicated to the main CPU 101. For example, the "LDQ" instruction (predetermined read instruction) in Figure 67 is one of the instruction codes dedicated to the main CPU 101.
ソースプログラム上において、例えば、ソースコード「ＬＤＱ ＨＬ，ｋ」が実行されると、Ｑレジスタの内容（格納データ）と、１バイトの整数ｋ（直値）とで指定されたアドレスが、ＨＬレジスタにロードされる。この際、Ｑレジスタの内容が指定先アドレスの上位側のアドレス値となり、整数ｋ（直値）が指定先アドレスの下位側のアドレス値となる。それゆえ、図６７中のソースコード「ＬＤＱ ＨＬ，．ＬＯＷ．ｗＲ１＿ＣＴＲＬ」が実行されると、Ｑレジスタの内容（回胴制御データ格納領域のアドレスの上位側のアドレス値）と、整数値「．ＬＯＷ．ｗＲ１＿ＣＴＲＬ」（回胴制御データ格納領域のアドレスの下位側のアドレス値）とで指定されるアドレス（回胴制御データ格納領域のアドレス）が、ＨＬレジスタにロードされる。なお、「．ＬＯＷ．」は、実際の命令ではなく、擬似命令と呼ばれるものである。この疑似命令の機能では、「．ＬＯＷ．」に続いて規定される格納領域のアドレスの下位側アドレスのみが有効にされる。また、疑似命令は、実際のＲＯＭに格納される命令ではなく、ソースファイルをＲＯＭに格納するための形式に変換する際に、変換プログラム（アセンブラ）が参照するための命令である。 For example, when the source code "LDQ HL, k" is executed in a source program, the address specified by the contents of the Q register (stored data) and the 1-byte integer k (immediate value) is loaded into the HL register. The contents of the Q register become the upper address value of the specified address, and the integer k (immediate value) becomes the lower address value of the specified address. Therefore, when the source code "LDQ HL,.LOW.wR1_CTRL" in Figure 67 is executed, the address (address of the reel control data storage area) specified by the contents of the Q register (the upper address value of the reel control data storage area) and the integer value ".LOW.wR1_CTRL" (the lower address value of the reel control data storage area) is loaded into the HL register. Note that ".LOW." is not an actual command, but rather a pseudo-command. This pseudo-command's function enables only the lower address of the storage area specified after ".LOW.". Furthermore, pseudo-instructions are not actually instructions stored in ROM, but are instructions that are referenced by the conversion program (assembler) when converting source files into a format suitable for storage in ROM.
上述のように、本実施形態では、Ｑレジスタ（拡張レジスタ）を用いてアドレス指定を行うメインＣＰＵ１０１専用命令コードを使用することにより、直値により、メインＲＯＭ１０２、メインＲＡＭ１０３やメモリーマップＩ／Ｏにアクセスすることができる。この場合、ソースプログラム上において、アドレス設定に係る命令コードを省略することができ、その分、ソースプログラムの容量（メインＲＯＭ１０２の使用容量）を低減することができる。この結果、本実施形態では、メインＲＯＭ１０２において、空き容量を確保する（増大させる）ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 As described above, in this embodiment, by using instruction codes dedicated to the main CPU 101 that specify addresses using the Q register (extension register), it is possible to access the main ROM 102, main RAM 103, and memory-mapped I/O directly. In this case, instruction codes related to address setting can be omitted from the source program, thereby reducing the size of the source program (the amount of space used by the main ROM 102). As a result, in this embodiment, it is possible to secure (increase) free space in the main ROM 102, and by utilizing this increased free space, it is possible to improve gameplay.
［設定変更確認処理］
次に、図６８及び図６９を参照して、電源投入（リセット割込）時処理（図６４参照）中のＳ１５で行う設定変更確認処理について説明する。なお、図６８は、設定変更確認処理の手順を示すフローチャートであり、図６９Ａは、該フローチャート中のＳ４４～Ｓ４７の処理を実行するためのソースプログラムの一例を示す図であり、図６９Ｂは、該フローチャート中のＳ５７の処理を実行するためのソースプログラムの一例を示す図である。
[Settings change confirmation process]
Next, the setting change confirmation process performed in S15 during the power-on (reset interrupt) processing (see Fig. 64) will be described with reference to Fig. 68 and Fig. 69. Fig. 68 is a flowchart showing the procedure for the setting change confirmation process, Fig. 69A is a diagram showing an example of a source program for executing the processes of S44 to S47 in the flowchart, and Fig. 69B is a diagram showing an example of a source program for executing the process of S57 in the flowchart.
まず、メインＣＰＵ１０１は、メインＲＡＭ１０３内の規定外ＲＡＭ領域の初期化処理を行う（Ｓ４１）。次いで、メインＣＰＵ１０１は、１割り込み待ち処理を行う（Ｓ４２）。この処理では、メインＣＰＵ１０１は、割込処理による無操作コマンドの副制御回路２００への送信処理が終了するまで待機する。 First, the main CPU 101 performs initialization processing of the non-standard RAM area in the main RAM 103 (S41). Next, the main CPU 101 performs processing to wait for one interrupt (S42). In this processing, the main CPU 101 waits until the processing to transmit the no-operation command to the sub-control circuit 200 via the interrupt processing is completed.
次いで、メインＣＰＵ１０１は、ＲＡＭ初期化処理を行う（Ｓ４３）。この処理では、メインＣＰＵ１０１は、図１２Ｃに示すメインＲＡＭ１０３の遊技用ＲＡＭ領域内の「ＲＡＭ異常時又は設定変更開始時」のアドレスを、初期化開始の先頭アドレスとして設定し、該先頭アドレスから遊技用ＲＡＭ領域の最終アドレスまでの情報を消去（クリア）する。 Next, the main CPU 101 performs RAM initialization processing (S43). In this processing, the main CPU 101 sets the address "When RAM abnormality or setting change starts" in the game RAM area of the main RAM 103 shown in FIG. 12C as the starting address for initialization, and erases (clears) information from that starting address to the final address of the game RAM area.
次いで、メインＣＰＵ１０１は、設定用鍵型スイッチ５４がオン状態であるか否かを判別する（Ｓ４４）。なお、設定用鍵型スイッチ５４に差し込まれる設定キー（不図示）は、パチスロ１の設定（設定１～６）を操作するための操作キーであり、設定キーがオンされていると、設定用鍵型スイッチ５４がオン状態となる。 Next, the main CPU 101 determines whether the setting key switch 54 is in the ON state (S44). The setting key (not shown) inserted into the setting key switch 54 is an operation key for operating the settings (settings 1 to 6) of the pachislot 1, and when the setting key is ON, the setting key switch 54 is in the ON state.
Ｓ４４において、メインＣＰＵ１０１が、設定用鍵型スイッチ５４がオン状態でないと判別したとき（Ｓ４４がＮＯ判定の場合）、メインＣＰＵ１０１は、設定変更確認処理を終了し、処理を電源投入（リセット割込）時処理（図６４参照）のＳ１６の処理に移す。一方、Ｓ４４において、メインＣＰＵ１０１が、設定用鍵型スイッチ５４がオン状態であると判別したとき（Ｓ４４がＹＥＳ判定の場合）、メインＣＰＵ１０１は、メダル受付禁止の処理を行う（Ｓ４５）。この処理により、セレクタ６６（図７参照）のソレノイドの駆動が行われず、投入されたメダルがメダル払出口２４（図２参照）から排出される。 In S44, when the main CPU 101 determines that the setting key switch 54 is not in the ON state (if S44 returns a NO), the main CPU 101 terminates the setting change confirmation process and proceeds to S16 of the power-on (reset interrupt) processing (see FIG. 64). On the other hand, in S44, when the main CPU 101 determines that the setting key switch 54 is in the ON state (if S44 returns a YES), the main CPU 101 performs medal acceptance prohibition processing (S45). This process prevents the solenoid of the selector 66 (see FIG. 7) from being driven, and inserted medals are discharged from the medal payout opening 24 (see FIG. 2).
次いで、メインＣＰＵ１０１は、Ｌレジスタに設定変更開始又は設定確認開始の情報（００５Ｈ：第１の値）をセットし、設定変更コマンド（設定変更／設定確認開始）の生成格納処理を行う（Ｓ４６）。この処理では、メインＣＰＵ１０１は、設定変更処理又は設定確認処理の開始時に主制御回路９０から副制御回路２００に送信される設定変更コマンドデータ（第１のコマンドデータ）を生成し、該コマンドデータをメインＲＡＭ１０３に設けられた通信データ格納領域に保存する。なお、設定変更コマンド生成格納処理の詳細については、後述の図７０を参照しながら後で説明する。また、通信データ格納領域に保存された設定変更コマンド（設定変更／設定確認開始）は、後述の図１５８で説明する割込処理内の通信データ送信処理により、主制御回路９０から副制御回路２００に送信される。 Next, the main CPU 101 sets setting change start or setting check start information (005H: first value) in the L register and performs processing to generate and store a setting change command (start setting change/setting check) (S46). In this processing, the main CPU 101 generates setting change command data (first command data) to be sent from the main control circuit 90 to the sub-control circuit 200 at the start of the setting change processing or setting check processing, and stores the command data in a communication data storage area provided in the main RAM 103. Details of the setting change command generation and storage processing will be described later with reference to Figure 70 below. The setting change command (start setting change/setting check) stored in the communication data storage area is sent from the main control circuit 90 to the sub-control circuit 200 by communication data transmission processing within the interrupt processing described later in Figure 158 below.
次いで、メインＣＰＵ１０１は、エラーカウントリレーをオン状態にセットする（Ｓ４７）。次いで、メインＣＰＵ１０１は、設定変更及び設定確認のいずれが行われたかを判別する（Ｓ４８）。 The main CPU 101 then sets the error count relay to the ON state (S47). The main CPU 101 then determines whether a setting change or setting confirmation has been performed (S48).
Ｓ４８において、メインＣＰＵ１０１が、設定変更が行われていない（設定確認が行われた）と判別したとき（Ｓ４８がＮＯ判定の場合）、メインＣＰＵ１０１は、後述のＳ５５の処理を行う。 When the main CPU 101 determines in S48 that no settings have been changed (that is, that settings have been confirmed) (if S48 returns NO), the main CPU 101 performs the processing of S55, which will be described later.
一方、Ｓ４８において、メインＣＰＵ１０１が、設定変更が行われた（設定確認が行われていない）と判別したとき（Ｓ４８がＹＥＳ判定の場合）、メインＣＰＵ１０１は、設定値の更新処理を行う（Ｓ４９）。次いで、メインＣＰＵ１０１は、設定値の７セグ表示設定処理を行う（Ｓ５０）。この処理により、更新後の設定値が情報表示器６内の７セグＬＥＤで表示可能になる。 On the other hand, when the main CPU 101 determines in S48 that a setting change has been made (setting confirmation has not been performed) (if S48 returns YES), the main CPU 101 performs a setting value update process (S49). Next, the main CPU 101 performs a 7-segment display setting process for the setting value (S50). This process makes it possible for the updated setting value to be displayed on the 7-segment LED in the information display 6.
次いで、メインＣＰＵ１０１は、リセットスイッチ７６がオン状態であるか否かを判別する（Ｓ５１）。 Next, the main CPU 101 determines whether the reset switch 76 is in the on state (S51).
Ｓ５１において、メインＣＰＵ１０１が、リセットスイッチ７６がオン状態であると判別したとき（Ｓ５１がＹＥＳ判定の場合）、メインＣＰＵ１０１は、処理をＳ４９の処理に戻し、Ｓ４９以降の処理を繰り返す。一方、Ｓ５１において、メインＣＰＵ１０１が、リセットスイッチ７６がオン状態でないと判別したとき（Ｓ５１がＮＯ判定の場合）、メインＣＰＵ１０１は、スタートスイッチ７９がオン状態であるか否かを判別する（Ｓ５２）。 In S51, when the main CPU 101 determines that the reset switch 76 is in the on state (if S51 returns a YES judgment), the main CPU 101 returns the process to S49 and repeats the processes from S49 onwards. On the other hand, in S51, when the main CPU 101 determines that the reset switch 76 is not in the on state (if S51 returns a NO judgment), the main CPU 101 determines whether the start switch 79 is in the on state (S52).
Ｓ５２において、メインＣＰＵ１０１が、スタートスイッチ７９がオン状態でないと判別したとき（Ｓ５２がＮＯ判定の場合）、メインＣＰＵ１０１は、処理をＳ５１の処理に戻し、Ｓ５１以降の処理を繰り返す。一方、Ｓ５２において、メインＣＰＵ１０１が、スタートスイッチ７９がオン状態であると判別したとき（Ｓ５２がＹＥＳ判定の場合）、メインＣＰＵ１０１は、メインＲＡＭ１０３に設けられた設定値格納領域（不図示）に設定値を格納する（Ｓ５３）。 In S52, when the main CPU 101 determines that the start switch 79 is not in the ON state (if S52 returns a NO judgment), the main CPU 101 returns the process to S51 and repeats the processes from S51 onwards. On the other hand, in S52, when the main CPU 101 determines that the start switch 79 is in the ON state (if S52 returns a YES judgment), the main CPU 101 stores the setting value in a setting value storage area (not shown) provided in the main RAM 103 (S53).
次いで、メインＣＰＵ１０１は、設定用鍵型スイッチ５４がオフ状態であるか否かを判別する（Ｓ５４）。 Next, the main CPU 101 determines whether the setting key switch 54 is in the OFF state (S54).
Ｓ５４において、メインＣＰＵ１０１が、設定用鍵型スイッチ５４がオフ状態でないと判別したとき（Ｓ５４がＮＯ判定の場合）、メインＣＰＵ１０１は、Ｓ５４の処理を繰り返す。一方、Ｓ５４において、メインＣＰＵ１０１が、設定用鍵型スイッチ５４がオフ状態であると判別したとき（Ｓ５４がＹＥＳ判定の場合）、メインＣＰＵ１０１は、後述のＳ５５の処理を行う。 In S54, when the main CPU 101 determines that the setting key switch 54 is not in the OFF state (if S54 returns a NO judgment), the main CPU 101 repeats the processing of S54. On the other hand, when the main CPU 101 determines that the setting key switch 54 is in the OFF state (if S54 returns a YES judgment), the main CPU 101 performs the processing of S55, which will be described later.
Ｓ４８がＮＯ判定の場合又はＳ５４がＹＥＳ判定の場合、メインＣＰＵ１０１は、設定変更及び設定確認のいずれが行われたか否かを判別する（Ｓ５５）。 If S48 returns a NO answer or S54 returns a YES answer, the main CPU 101 determines whether a setting change or setting confirmation has occurred (S55).
Ｓ５５において、メインＣＰＵ１０１が、設定変更が行われていない（設定確認が行われた）と判別したとき（Ｓ５５がＮＯ判定の場合）、メインＣＰＵ１０１は、後述のＳ５７の処理を行う。一方、Ｓ５５において、メインＣＰＵ１０１が、設定変更が行われた（設定確認が行われていない）と判別したとき（Ｓ５５がＹＥＳ判定の場合）、メインＣＰＵ１０１は、ＲＡＭ初期化処理を行う（Ｓ５６）。この処理では、メインＣＰＵ１０１は、図１２Ｃに示すメインＲＡＭ１０３の遊技用ＲＡＭ領域内の図示しない「設定変更終了時」のアドレス（設定値格納領域の次のアドレス）を、初期化開始の先頭アドレスとして設定し、該先頭アドレスから遊技用ＲＡＭ領域の最終アドレスまでの情報を消去（クリア）する。 When the main CPU 101 determines in S55 that a setting change has not been made (setting confirmation has been made) (if S55 returns NO), the main CPU 101 performs the processing of S57, which will be described later. On the other hand, when the main CPU 101 determines in S55 that a setting change has been made (setting confirmation has not been made) (if S55 returns YES), the main CPU 101 performs RAM initialization processing (S56). In this processing, the main CPU 101 sets the "setting change end" address (not shown) in the game RAM area of the main RAM 103 shown in FIG. 12C (the address next to the setting value storage area) as the starting address for initialization, and erases (clears) information from that starting address to the final address of the game RAM area.
Ｓ５６の処理後又はＳ５５がＮＯ判定の場合、メインＣＰＵ１０１は、Ｌレジスタに設定変更終了又は設定確認終了の情報（００４Ｈ：第２の値）をセットし、設定変更コマンド（設定変更／設定確認終了）の生成格納処理を行う（Ｓ５７）。この処理では、メインＣＰＵ１０１は、設定変更処理又は設定確認処理の終了時に主制御回路９０から副制御回路２００に送信される設定変更コマンドデータ（第２のコマンドデータ）を生成し、該コマンドデータをメインＲＡＭ１０３に設けられた通信データ格納領域に保存する。なお、設定変更コマンド生成格納処理の詳細については、後述の図７０を参照しながら後で説明する。また、通信データ格納領域に保存された設定変更コマンド（設定変更／設定確認終了）は、後述の図１５８で説明する割込処理内の通信データ送信処理により、主制御回路９０から副制御回路２００に送信される。そして、Ｓ５７の処理後、メインＣＰＵ１０１は、設定変更確認処理を終了し、処理を電源投入（リセット割込）時処理（図６４参照）のＳ１６の処理に移す。 After processing S56 or if S55 returns NO, the main CPU 101 sets the setting change end or setting confirmation end information (004H: second value) in the L register and performs a setting change command (setting change/setting confirmation end) generation/storage process (S57). In this process, the main CPU 101 generates setting change command data (second command data) to be sent from the main control circuit 90 to the sub-control circuit 200 upon completion of the setting change process or setting confirmation process, and stores the command data in a communication data storage area provided in the main RAM 103. Details of the setting change command generation/storage process will be described later with reference to FIG. 70. The setting change command (setting change/setting confirmation end) stored in the communication data storage area is sent from the main control circuit 90 to the sub-control circuit 200 by a communication data transmission process within the interrupt process described in FIG. 158. After processing S57, the main CPU 101 ends the setting change confirmation process and proceeds to processing S16 of the power-on (reset interrupt) processing (see FIG. 64).
本実施形態では、上述のようにして、設定変更確認処理が行われる。上述した設定変更確認処理中のＳ４４～Ｓ４７の処理は、メインＣＰＵ１０１が、図６９Ａのソースプログラムで規定されている各ソースコードを順次実行することにより行われる。その中で、例えば、Ｓ４４の設定キーの状態判定処理は、図６９Ａ中のソースコード「ＢＩＴＱ ７，（．ＬＯＷ．（ｗＩＢＵＦ＋４））」により実行され、Ｓ４７のエラーカウントリレーをオン状態にセットする処理は、図６９Ａ中のソースコード「ＳＥＴＱ １，（．ＬＯＷ．ｗＥＣＲＲＥＱ）」により実行される。 In this embodiment, the setting change confirmation process is performed as described above. The processes of S44 to S47 during the setting change confirmation process described above are performed by the main CPU 101 by sequentially executing each source code defined in the source program of FIG. 69A. For example, the setting key status determination process of S44 is performed by the source code "BITQ 7, (.LOW.(wIBUF+4))" in FIG. 69A, and the process of setting the error count relay to the ON state of S47 is performed by the source code "SETQ 1, (.LOW.wECRREQ)" in FIG. 69A.
「ＢＩＴＱ」命令及び「ＳＥＴＱ」命令はともに、Ｑレジスタ（拡張レジスタ）を用いてアドレス指定を行うメインＣＰＵ１０１専用命令コードである。 The "BITQ" and "SETQ" instructions are both instruction codes exclusive to the main CPU 101 that specify addresses using the Q register (extension register).
ソースプログラム上において、例えば、ソースコード「ＢＩＴＱ ｂ，（ｋ）」が実行されると、Ｑレジスタの格納データ（上位側アドレス値）と、１バイトの整数値ｋ（直値：下位側アドレス値）とで指定されるアドレスのメモリのビットｂがチェックされ、該ビットｂに「１」が格納されていれば、フラグ・レジスタＦのゼロフラグ（ビット６：図１１参照）に「０」がセットされ、該ビットｂに「０」が格納されていれば、フラグ・レジスタＦのゼロフラグ（所定のビット領域）に「１」がセットされる。それゆえ、図６９Ａ中のソースコード「ＢＩＴＱ ７，（．ＬＯＷ．（ｗＩＢＵＦ＋４）」が実行されると、Ｑレジスタの格納データと、整数値「．ＬＯＷ．（ｗＩＢＵＦ＋４）」とで指定されるアドレスのメモリのビット７がチェックされ、該ビット７に「１」が格納されていれば、フラグ・レジスタＦのゼロフラグに「０」がセットされ、該ビット７に「０」が格納されていれば、フラグ・レジスタＦのゼロフラグに「１」がセットされる。 For example, when the source code "BITQ b, (k)" is executed in a source program, bit b of the memory at the address specified by the data stored in the Q register (upper address value) and the 1-byte integer value k (immediate value: lower address value) is checked, and if "1" is stored in bit b, "0" is set to the zero flag (bit 6: see Figure 11) of flag register F, and if "0" is stored in bit b, "1" is set to the zero flag (specified bit area) of flag register F. Therefore, when the source code "BITQ 7, (.LOW.(wIBUF+4))" in Figure 69A is executed, the data stored in the Q register and bit 7 of the memory at the address specified by the integer value ".LOW.(wIBUF+4)" are checked, and if "1" is stored in bit 7, the zero flag of flag register F is set to "0", and if "0" is stored in bit 7, the zero flag of flag register F is set to "1".
また、ソースプログラム上において、例えば、ソースコード「ＳＥＴＱ ｂ，（ｋ）」が実行されると、Ｑレジスタの格納データ（上位側アドレス値）と、１バイトの整数値ｋ（直値：下位側アドレス値）とで指定されるアドレスのメモリのビットｂに「１」がセットされる。それゆえ、図６９Ａ中のソースコード「ＳＥＴＱ １，（．ＬＯＷ．ｗＥＣＲＲＥＱ）」が実行されると、Ｑレジスタの格納データと、整数値「．ＬＯＷ．ｗＥＣＲＲＥＱ」とで指定されるアドレスのメモリのビット１に「１」がセットされる。 Furthermore, when the source code "SETQ b, (k)" is executed in a source program, for example, a "1" is set to bit b of the memory at the address specified by the data stored in the Q register (upper address value) and the 1-byte integer value k (immediate value: lower address value). Therefore, when the source code "SETQ 1, (.LOW.wECRREQ)" in Figure 69A is executed, a "1" is set to bit 1 of the memory at the address specified by the data stored in the Q register and the integer value ".LOW.wECRREQ".
すなわち、本実施形態の設定変更確認処理では、上述のようなＱレジスタ（拡張レジスタ）を用いた各種メインＣＰＵ１０１専用命令コードが使用されており、これらのメインＣＰＵ１０１専用命令コードの使用により、直値で、メインＲＯＭ１０２、メインＲＡＭ１０３やメモリーマップＩ／Ｏにアクセスすることができる。この場合、アドレス設定に係る命令コードを省略することができ、その分、ソースプログラムの容量（メインＲＯＭ１０２の使用容量）を低減することができる。この結果、本実施形態では、メインＲＯＭ１０２の空き容量を増やすことが可能となるとともに、処理の高速化も図ることができる。 In other words, the setting change confirmation process of this embodiment uses various instruction codes dedicated to the main CPU 101 that use the Q register (extension register) as described above. By using these instruction codes dedicated to the main CPU 101, it is possible to directly access the main ROM 102, main RAM 103, and memory-mapped I/O. In this case, instruction codes related to address setting can be omitted, thereby reducing the size of the source program (the amount of space used in the main ROM 102). As a result, in this embodiment, it is possible to increase the free space in the main ROM 102 and also speed up processing.
また、上述した設定変更確認処理中のＳ４６の設定変更／設定確認開始時に行う設定変更コマンド（初期化コマンド）の生成格納処理は、メインＣＰＵ１０１が図６９Ａ中の「ＣＡＬＬＦ」命令を実行することにより行われ、上述したＳ５７の設定変更／設定確認終了時に行う設定変更コマンド（初期化コマンド）の生成格納処理は、メインＣＰＵ１０１が図６９Ｂ中の「ＣＡＬＬＦ」命令を実行することにより行われる。なお、「ＣＡＬＬＦ」命令もまた、メインＣＰＵ１０１専用命令コードである。 Furthermore, the process of generating and storing a setting change command (initialization command) performed at the start of setting change/setting confirmation in S46 during the setting change confirmation process described above is performed by the main CPU 101 executing the "CALLF" instruction in Figure 69A, and the process of generating and storing a setting change command (initialization command) performed at the end of setting change/setting confirmation in S57 described above is performed by the main CPU 101 executing the "CALLF" instruction in Figure 69B. Note that the "CALLF" instruction is also an instruction code exclusive to the main CPU 101.
ソースプログラム上において、例えば、ソースコード「ＣＡＬＬＦ ｍｎ」が実行されると、現在のＰＣレジスタ（プログラム・カウンタＰＣ：図１１参照）の値（格納データ）がスタックポインタ（ＳＰ）で指定されているメモリに保存され、スタックポインタが－２更新され、「ｍｎ」がＰＣレジスタに格納されて、「ｍｎ」で指定されているアドレスに処理がジャンプする。ただし、「ＣＡＬＬＦ」命令は、２バイト命令であり、ジャンプできるアドレス範囲は、００００Ｈ～１１ＦＦＨの範囲となる。それゆえ、例えば、図６９Ａ中のソースコード「ＣＡＬＬＦ ＳＢ＿ＰＣＩＮＩＴ＿００」が実行されると、現在のＰＣレジスタの値がスタックポインタ（ＳＰ）で指定されているメモリに保存され、スタックポインタが－２更新され、「ＳＢ＿ＰＣＩＮＩＴ＿００」のアドレスがＰＣレジスタに格納されて、「ＳＢ＿ＰＣＩＮＩＴ＿００」で指定されているアドレスに処理がジャンプする。 For example, when the source code "CALLF mn" is executed in a source program, the current value (stored data) of the PC register (program counter PC: see Figure 11) is saved to the memory specified by the stack pointer (SP), the stack pointer is incremented by -2, "mn" is stored in the PC register, and processing jumps to the address specified by "mn." However, the "CALLF" instruction is a two-byte instruction, and the address range that can be jumped to is 0000H to 11FFH. Therefore, for example, when the source code "CALLF SB_PCINIT_00" in Figure 69A is executed, the current value of the PC register is saved to the memory specified by the stack pointer (SP), the stack pointer is incremented by -2, the address of "SB_PCINIT_00" is stored in the PC register, and processing jumps to the address specified by "SB_PCINIT_00."
なお、本実施形態では、「ＣＡＬＬＦ」命令と同種の命令コードとして、「ＣＡＬＬ」命令と呼ばれる命令コードも用意されている。そして、ソースプログラム上において、例えば、ソースコード「ＣＡＬＬ ｍｎ」が実行されると、「ＣＡＬＬＦ」命令と同様に、現在のＰＣレジスタ（プログラム・カウンタＰＣ：図１１参照）の値（格納データ）がスタックポインタ（ＳＰ）で指定されているメモリに保存され、スタックポインタが－２更新され、「ｍｎ」がＰＣレジスタに格納されて、「ｍｎ」で指定されているアドレスに処理がジャンプする。ただし、「ＣＡＬＬ」命令は、３バイト命令であり、ジャンプできるアドレス範囲が、「ＣＡＬＬＦ」命令のそれと異なり、ジャンプできるアドレス範囲は、００００Ｈ～ＦＦＦＦＨの範囲である。なお、「ＣＡＬＬＦ」命令は、「ＣＡＬＬ」命令に比べてバイト数の少ない命令コードであるので、ソースプログラムの容量（メインＲＯＭ１０２の使用容量）を低減することができるとともに、処理の効率化も図ることができる。 In this embodiment, an instruction code similar to the "CALLF" instruction, called the "CALL" instruction, is also provided. When the source code "CALL mn" is executed in a source program, the current value (stored data) of the PC register (program counter PC: see FIG. 11) is saved to the memory specified by the stack pointer (SP), the stack pointer is incremented by -2, "mn" is stored in the PC register, and processing jumps to the address specified by "mn." However, the "CALL" instruction is a three-byte instruction, and the address range that can be jumped to differs from that of the "CALLF" instruction; it is between 0000H and FFFFH. The "CALLF" instruction has fewer bytes than the "CALL" instruction, which reduces the source program size (the amount of space used in main ROM 102) and improves processing efficiency.
また、本実施形態の設定変更確認処理では、図６９Ａ及び６９Ｂに示すように、Ｓ４６の「ＣＡＬＬＦ」命令で指定するジャンプ先のアドレス「ＳＢ＿ＰＣＩＮＩＴ＿００」は、Ｓ５７の「ＣＡＬＬＦ」命令で指定するジャンプ先のアドレスと同じである。すなわち、本実施形態では、設定変更時（遊技機起動時）、設定確認開始時（通常動作中）及び設定確認終了時に副制御回路２００に送信する設定変更コマンド（初期化コマンド）の生成格納処理を実行するためのソースプログラムが、互いに同じであり、Ｓ４６及びＳ５７の両処理において用いられる、設定変更コマンド生成格納処理のソースプログラムが共有化（モジュール化）されている。 Furthermore, in the setting change confirmation process of this embodiment, as shown in Figures 69A and 69B, the jump destination address "SB_PCINIT_00" specified by the "CALLF" command in S46 is the same as the jump destination address specified by the "CALLF" command in S57. In other words, in this embodiment, the source programs for executing the process of generating and storing the setting change command (initialization command) sent to the sub-control circuit 200 when the setting is changed (when the gaming machine is started), when the setting confirmation begins (during normal operation), and when the setting confirmation ends are the same, and the source program for the setting change command generation and storage process used in both S46 and S57 is shared (modularized).
この場合、Ｓ４６及びＳ５７の両処理において、それぞれ別個に設定変更コマンド生成格納処理のソースプログラムを設ける必要が無くなるので、その分、ソースプログラムの容量（メインＲＯＭ１０２の使用容量）を低減することができる。この結果、本実施形態では、メインＲＯＭ１０２において、空き容量を確保する（増大させる）ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 In this case, there is no need to provide separate source programs for the setting change command generation and storage processes for both S46 and S57, and the size of the source programs (the amount of space used in main ROM 102) can be reduced accordingly. As a result, in this embodiment, free space can be secured (increased) in main ROM 102, and the increased free space can be used to improve gameplay.
［設定変更コマンド生成格納処理］
次に、図７０及び図７１を参照して、設定変更確認処理（図６８参照）中のＳ４６及びＳ５７で行う設定変更コマンド生成格納処理について説明する。なお、図７０は、設定変更コマンド生成格納処理の手順を示すフローチャートであり、図７１は、設定変更コマンド生成格納処理を実行するためのソースプログラムの一例を示す図である。
[Configuration change command generation and storage process]
Next, the setting change command generating and storing process carried out in S46 and S57 of the setting change confirmation process (see Fig. 68) will be described with reference to Fig. 70 and Fig. 71. Fig. 70 is a flowchart showing the procedure for the setting change command generating and storing process, and Fig. 71 is a diagram showing an example of a source program for executing the setting change command generating and storing process.
まず、メインＣＰＵ１０１は、設定値（１～６）の情報をＥレジスタにセットする（Ｓ６１）。次いで、メインＣＰＵ１０１は、ＲＴ状態の情報をＣレジスタにセットする（Ｓ６２）。次いで、メインＣＰＵ１０１は、設定変更コマンドのコマンド種別情報（０２Ｈ）をＡレジスタにセットする（Ｓ６３）。 First, the main CPU 101 sets the setting value (1-6) information in the E register (S61). Next, the main CPU 101 sets the RT state information in the C register (S62). Next, the main CPU 101 sets the command type information (02H) of the setting change command in the A register (S63).
次いで、メインＣＰＵ１０１は、通信データ格納処理を行う（Ｓ６４）。この処理では、メインＣＰＵ１０１は、Ｓ６１～Ｓ６３で各レジスタにセットされた情報と、Ｓ４６又はＳ５７（図６８参照）でＤレジスタにセットされた情報（設定ステータスである設定変更開始／設定変更終了／設定確認開始／設定確認終了）とを用いて、設定変更コマンドデータを生成し、該生成されたコマンドデータを通信データ格納領域に保存する。なお、通信データ格納処理の詳細については、後述の図７２を参照しながら後で説明する。 Next, the main CPU 101 performs a communication data storage process (S64). In this process, the main CPU 101 generates setting change command data using the information set in each register in S61-S63 and the information set in the D register in S46 or S57 (see FIG. 68) (setting status: setting change start/setting change end/setting confirmation start/setting confirmation end), and saves the generated command data in the communication data storage area. Details of the communication data storage process will be explained later with reference to FIG. 72.
Ｓ６４の処理後、メインＣＰＵ１０１は、設定変更コマンド生成格納処理を終了する。なお、設定変更確認処理（図６８参照）中のＳ４６で行う設定変更コマンド生成格納処理を終了する際には、メインＣＰＵ１０１は、Ｓ６４の処理後、処理を設定変更確認処理（図６８参照）のＳ４７の処理に移す。また、設定変更確認処理（図６８参照）中のＳ５７で行う設定変更コマンド生成格納処理を終了する際には、メインＣＰＵ１０１は、Ｓ６４の処理後、設定変更コマンド生成格納処理を終了するとともに、設定変更確認処理（図６８参照）も終了する。 After processing S64, the main CPU 101 ends the setting change command generation and storage process. When ending the setting change command generation and storage process performed in S46 during the setting change confirmation process (see FIG. 68), the main CPU 101 proceeds to processing S47 of the setting change confirmation process (see FIG. 68) after processing S64. When ending the setting change command generation and storage process performed in S57 during the setting change confirmation process (see FIG. 68), the main CPU 101 ends the setting change command generation and storage process after processing S64, and also ends the setting change confirmation process (see FIG. 68).
本実施形態では、上述のようにして設定変更コマンド生成格納処理が行われる。なお、上述した設定変更コマンド生成格納処理は、メインＣＰＵ１０１が、図７１のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。 In this embodiment, the setting change command generation and storage process is performed as described above. Note that the setting change command generation and storage process described above is performed by the main CPU 101 sequentially executing each source code defined in the source program in Figure 71.
上述のように、設定変更コマンド生成格納処理では、設定変更コマンド生成格納処理が実行される直前に設定ステータスが通信パラメータ４としてＤレジスタに格納され、設定変更コマンド生成格納処理の実行中に設定値が通信パラメータ３としてＥレジスタに格納され、ＲＴ情報が通信パラメータ５としてＣレジスタに格納される。すなわち、設定変更コマンド（初期化コマンド）を構成する通信パラメータ１～５のうち、通信パラメータ３～５は副制御回路２００側で使用（解析）される通信パラメータ（使用パラメータ）であり、これらの通信パラメータには新たな情報がセットされる。一方、設定変更コマンド（初期化コマンド）を構成するその他の通信パラメータ１及び２は、副制御回路２００側で使用（解析）されない通信パラメータ（未使用パラメータ）であり、通信パラメータ１及び２に対しては、現時点でＬレジスタ及びＨレジスタにそれぞれ格納されている値がセットされる。それゆえ、設定変更コマンド（初期化コマンド）送信時における通信パラメータ１及び２の値は不定値となる。この場合、設定変更コマンドのサム値（ＢＣＣ）を送信毎に不定値にすることができ、ゴト等の不正行為を抑制することができる。 As described above, in the setting change command generation and storage process, the setting status is stored in the D register as communication parameter 4 immediately before the setting change command generation and storage process is executed. During the setting change command generation and storage process, the setting value is stored in the E register as communication parameter 3, and the RT information is stored in the C register as communication parameter 5. That is, of communication parameters 1 through 5 that make up the setting change command (initialization command), communication parameters 3 through 5 are communication parameters (used parameters) used (analyzed) by the sub-control circuit 200, and new information is set to these communication parameters. Meanwhile, the other communication parameters 1 and 2 that make up the setting change command (initialization command) are communication parameters (unused parameters) that are not used (analyzed) by the sub-control circuit 200, and the values currently stored in the L register and H register, respectively, are set to communication parameters 1 and 2. Therefore, the values of communication parameters 1 and 2 are undefined when the setting change command (initialization command) is sent. In this case, the sum value (BCC) of the setting change command can be set to an undefined value each time it is sent, thereby preventing fraud and other fraudulent activities.
［通信データ格納処理］
次に、図７２及び図７３を参照して、例えば、設定変更コマンド生成格納処理（図７０参照）中のＳ６４で行う通信データ格納処理について説明する。なお、通信データ格納処理は、設定変更コマンド生成時だけでなく、他のコマンド生成時にも実行される。図７２は、通信データ格納処理の手順を示すフローチャートであり、図７３は、通信データ格納処理中のＳ７１～Ｓ７６の処理を実行するためのソースプログラムの一例を示す図である。
[Communication data storage process]
Next, with reference to Figures 72 and 73, the communications data storage process performed, for example, in S64 during the setting change command generation and storage process (see Figure 70) will be described. Note that the communications data storage process is executed not only when a setting change command is generated, but also when other commands are generated. Figure 72 is a flowchart showing the steps of the communications data storage process, and Figure 73 is a diagram showing an example of a source program for executing the processes of S71 to S76 during the communications data storage process.
まず、メインＣＰＵ１０１は、Ａレジスタにセットされているデータを通信コマンド種別のデータとして、メインＲＡＭ１０３内の通信データ一時格納領域（不図示）に格納する（Ｓ７１）。次いで、メインＣＰＵ１０１は、Ｈレジスタ及びＬレジスタにセットされているデータを、それぞれ通信コマンドのパラメータ１及び２として、メインＲＡＭ１０３内の通信データ一時格納領域（所定の格納領域）に格納する（Ｓ７２）。 First, the main CPU 101 stores the data set in the A register as communication command type data in a communication data temporary storage area (not shown) in the main RAM 103 (S71). Next, the main CPU 101 stores the data set in the H register and L register as communication command parameters 1 and 2, respectively, in a communication data temporary storage area (predetermined storage area) in the main RAM 103 (S72).
次いで、メインＣＰＵ１０１は、Ｄレジスタ及びＥレジスタにセットされているデータを、それぞれ通信コマンドのパラメータ３及び４として、メインＲＡＭ１０３内の通信データ一時格納領域に格納する（Ｓ７３）。次いで、メインＣＰＵ１０１は、Ｂレジスタ及びＣレジスタにセットされているデータを、それぞれ通信コマンドのパラメータ５及びＲＴ状態のデータとして、メインＲＡＭ１０３内の通信データ一時格納領域に格納する（Ｓ７４）。 Next, the main CPU 101 stores the data set in the D register and E register in the temporary communication data storage area in the main RAM 103 as communication command parameters 3 and 4, respectively (S73). Next, the main CPU 101 stores the data set in the B register and C register in the temporary communication data storage area in the main RAM 103 as communication command parameter 5 and RT state data, respectively (S74).
次いで、メインＣＰＵ１０１は、Ａレジスタ～Ｌレジスタにセットされているデータ値から通信コマンドのＢＣＣデータ（サム値）を生成する（Ｓ７５）。次いで、メインＣＰＵ１０１は、生成したＢＣＣデータをメインＲＡＭ１０３内の通信データ一時格納領域に格納する（Ｓ７６）。 Next, the main CPU 101 generates BCC data (sum value) for the communication command from the data values set in the A register through the L register (S75). The main CPU 101 then stores the generated BCC data in the communication data temporary storage area in the main RAM 103 (S76).
Ｓ７６の処理後、メインＣＰＵ１０１は、メインＲＡＭ１０３内の通信データ格納領域に空きがあるか否かを判別する（Ｓ７７）。なお、本実施形態では、通信データ格納領域に最大９個のコマンドデータが格納可能である（後述の図７５Ｂ参照）。 After processing S76, the main CPU 101 determines whether there is free space in the communication data storage area in the main RAM 103 (S77). Note that in this embodiment, a maximum of nine pieces of command data can be stored in the communication data storage area (see Figure 75B, described below).
Ｓ７７において、メインＣＰＵ１０１が、通信データ格納領域に空きがないと判別したとき（Ｓ７７がＮＯ判定の場合）、メインＣＰＵ１０１は、通信データ格納処理を終了するとともに、例えば、設定変更コマンド生成格納処理（図７０参照）も終了する。 In S77, when the main CPU 101 determines that there is no free space in the communication data storage area (if S77 returns a NO judgment), the main CPU 101 terminates the communication data storage process and also terminates, for example, the setting change command generation and storage process (see FIG. 70).
一方、Ｓ７７において、メインＣＰＵ１０１が、通信データ格納領域に空きがあると判別したとき（Ｓ７７がＹＥＳ判定の場合）、メインＣＰＵ１０１は、上述したＳ７１～Ｓ７６の処理により通信データ一時格納領域に格納された通信データを通信コマンドデータとして、通信データ格納領域に格納する（Ｓ７８）。 On the other hand, in S77, when the main CPU 101 determines that there is free space in the communication data storage area (if S77 returns a YES judgment), the main CPU 101 stores the communication data stored in the communication data temporary storage area by the processing of S71 to S76 described above in the communication data storage area as communication command data (S78).
次いで、メインＣＰＵ１０１は、通信データポインタ更新処理を行う（Ｓ７９）。この処理では、メインＣＰＵ１０１は、主に、通信データ格納領域内における通信データの格納アドレスを示す通信データポインタの更新処理を行う。なお、通信データポインタ更新処理の詳細については、後述の図７４を参照しながら後で説明する。 Next, the main CPU 101 performs a communication data pointer update process (S79). In this process, the main CPU 101 mainly updates the communication data pointer, which indicates the storage address of the communication data within the communication data storage area. Details of the communication data pointer update process will be explained later with reference to Figure 74.
そして、Ｓ７９の処理後、メインＣＰＵ１０１は、通信データ格納処理を終了するとともに、例えば、設定変更コマンド生成格納処理（図７０参照）も終了する。 Then, after processing S79, the main CPU 101 ends the communication data storage process and also ends, for example, the setting change command generation and storage process (see Figure 70).
本実施形態では、上述のようにして通信データ格納処理が行われる。なお、上述した通信データ格納処理中のＳ７１～Ｓ７６の処理は、メインＣＰＵ１０１が、図７３のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。そして、この一連の処理において、コマンドデータに含まれる、通信コマンドの種別データ、各種通信パラメータ、遊技状態フラグデータ及びＢＣＣデータの格納処理は、図７３に示すように、ソースプログラム上では、Ｑレジスタ（拡張レジスタ）を用いてアドレス指定を行うメインＣＰＵ１０１専用命令コードである、「ＬＤＱ」命令を用いて実行される。 In this embodiment, the communication data storage process is performed as described above. Note that the processes of S71 to S76 during the communication data storage process described above are performed by the main CPU 101 by sequentially executing each source code defined in the source program of FIG. 73. In this series of processes, the storage process for the communication command type data, various communication parameters, game status flag data, and BCC data contained in the command data is executed in the source program using the "LDQ" instruction, which is an instruction code exclusive to the main CPU 101 that specifies an address using the Q register (extension register), as shown in FIG. 73.
具体的には、ソースコード「ＬＤＱ （．ＬＯＷ．（ｗＰＤＴ＿ＴＭＰ＋０）），Ａ」の実行により、Ａレジスタに格納された通信コマンドの種別データが、Ｑレジスタの格納データ（上位側アドレス値）と１バイトの整数値「．ＬＯＷ．（ｗＰＤＴ＿ＴＭＰ＋０）」（下位側アドレス値）とで指定されたアドレスの通信データ一時格納領域に格納される。また、ソースコード「ＬＤＱ （．ＬＯＷ．（ｗＰＤＴ＿ＴＭＰ＋１）），ＨＬ」の実行により、Ｌレジスタに格納された通信パラメータ１が、Ｑレジスタの格納データと１バイトの整数値「．ＬＯＷ．（ｗＰＤＴ＿ＴＭＰ＋１）」とで指定されたアドレスの通信データ一時格納領域に格納され、Ｈレジスタに格納された通信パラメータ２が、その次のアドレスの通信データ一時格納領域に格納される。また、ソースコード「ＬＤＱ （．ＬＯＷ．（ｗＰＤＴ＿ＴＭＰ＋３）），ＤＥ」の実行により、Ｅレジスタに格納された通信パラメータ３が、Ｑレジスタの格納データと１バイトの整数値「．ＬＯＷ．（ｗＰＤＴ＿ＴＭＰ＋３）」とで指定されたアドレスの通信データ一時格納領域に格納され、Ｄレジスタに格納された通信パラメータ４が、その次のアドレスの通信データ一時格納領域に格納される。そして、ソースコード「ＬＤＱ （．ＬＯＷ．（ｗＰＤＴ＿ＴＭＰ＋５）），ＢＣ」の実行により、Ｃレジスタに格納された通信パラメータ５が、Ｑレジスタの格納データと１バイトの整数値「．ＬＯＷ．（ｗＰＤＴ＿ＴＭＰ＋５）」とで指定されたアドレスの通信データ一時格納領域に格納され、Ｂレジスタに格納された遊技状態フラグデータが、その次のアドレスの通信データ一時格納領域に格納される。 Specifically, by executing the source code "LDQ (.LOW.(wPDT_TMP+0)), A", the communication command type data stored in the A register is stored in the communication data temporary storage area at the address specified by the data stored in the Q register (high-order address value) and the 1-byte integer value ".LOW.(wPDT_TMP+0)" (low-order address value). Furthermore, by executing the source code "LDQ (.LOW.(wPDT_TMP+1)), HL", communication parameter 1 stored in the L register is stored in the communication data temporary storage area at the address specified by the data stored in the Q register and the 1-byte integer value ".LOW.(wPDT_TMP+1)", and communication parameter 2 stored in the H register is stored in the communication data temporary storage area at the next address. Furthermore, by executing the source code "LDQ (.LOW.(wPDT_TMP+3)), DE", communication parameter 3 stored in the E register is stored in the communication data temporary storage area at the address specified by the data stored in the Q register and the one-byte integer value ".LOW.(wPDT_TMP+3)", and communication parameter 4 stored in the D register is stored in the communication data temporary storage area at the next address. By executing the source code "LDQ (.LOW.(wPDT_TMP+5)), BC", communication parameter 5 stored in the C register is stored in the communication data temporary storage area at the address specified by the data stored in the Q register and the one-byte integer value ".LOW.(wPDT_TMP+5)", and game status flag data stored in the B register is stored in the communication data temporary storage area at the next address.
さらに、通信データ格納処理でセットされたコマンドデータのサム値となるＢＣＣデータは、一連のソースコード「ＡＤＤ（加算命令コード） Ａ，Ｈ」～「ＡＤＤ Ａ，Ｂ」の実行により算出され、Ａレジスタに格納される。そして、ソースコード「ＬＤＱ （．ＬＯＷ．（ｗＰＤＴ＿ＴＭＰ＋７）），Ａ」の実行により、Ａレジスタに格納されたＢＣＣデータが、Ｑレジスタの格納データと１バイトの整数値「．ＬＯＷ．（ｗＰＤＴ＿ＴＭＰ＋７）」とで指定されたアドレスの通信データ一時格納領域に格納される。 Furthermore, the BCC data, which is the sum value of the command data set in the communication data storage process, is calculated by executing the series of source codes "ADD (addition instruction code) A,H" to "ADD A,B" and stored in the A register. Then, by executing the source code "LDQ (.LOW.(wPDT_TMP+7)),A", the BCC data stored in the A register is stored in the communication data temporary storage area at the address specified by the data stored in the Q register and the 1-byte integer value ".LOW.(wPDT_TMP+7)."
上述のように、本実施形態では、１パケット（８バイト）の通信データ（コマンドデータ）を作成する際に、各種パラメータをレジスタから転送して通信データ一時格納領域（通信バッファ）に格納する。このようなコマンドデータの作成手法では、コマンド生成時に各レジスタに格納されているデータがそのままコマンドデータの各種パラメータとして通信データ一時格納領域に格納される。それゆえ、未使用パラメータを含むコマンドデータを作成した時には、作成時毎に、未使用パラメータの値が不定値となる。この場合、同じ種別のコマンドデータあり、かつ、使用パラメータの値が同一であっても、コマンド作成毎に、コマンドデータのサム値（ＢＣＣデータ）が可変可能となる。また、本実施形態では、誤り符号の一つであるサム値の計算をＡＤＤ（加算命令コード）により算出したが、加算命令コードに換えて、ＳＵＢ（減算命令コード）、ＸＯＲ（排他的論理和命令コード）により誤り符号を算出しても同様の効果が得られる。さらに、メインＣＰＵ１０１専用命令である、ＭＵＬ（乗算命令コード）又はＤＩＶ（除算命令コード）を使用して誤り符号を算出しても同様の効果が得られる。 As described above, in this embodiment, when creating one packet (8 bytes) of communication data (command data), various parameters are transferred from registers and stored in a communication data temporary storage area (communication buffer). With this command data creation method, the data stored in each register when the command is generated is stored directly in the communication data temporary storage area as various parameters for the command data. Therefore, when command data including unused parameters is created, the values of the unused parameters become indefinite each time the command data is created. In this case, even if command data of the same type exists and the values of the parameters used are the same, the sum value (BCC data) of the command data can be changed each time the command is created. Furthermore, in this embodiment, the sum value, which is one of the error codes, is calculated using ADD (addition instruction code). However, the same effect can be achieved by calculating the error code using SUB (subtraction instruction code) or XOR (exclusive OR instruction code) instead of the addition instruction code. Furthermore, the same effect can be achieved by calculating the error code using MUL (multiplication instruction code) or DIV (division instruction code), which are instructions exclusive to the main CPU 101.
それゆえ、本実施形態では、未使用パラメータを不定値とすることにより、通信データの解析を困難にしてゴト等の不正行為を抑止することができるとともに、不必要なゴト対策処理を加える必要がないため、ゴト対策処理の追加による、主制御回路９０のプログラム容量の圧迫を抑制することができる。 Therefore, in this embodiment, by setting unused parameters to indefinite values, analysis of communication data becomes difficult, preventing fraudulent activities such as cheating. Furthermore, since there is no need to add unnecessary anti-cheating processing, the burden on the program capacity of the main control circuit 90 due to the addition of anti-cheating processing can be reduced.
［通信データポインタ更新処理］
次に、図７４及び図７５を参照して、通信データ格納処理（図７２参照）中のＳ７９で行う通信データポインタ更新処理について説明する。なお、図７４は、通信データポインタ更新処理の手順を示すフローチャートであり、図７５Ａは、通信データポインタ更新処理を実行するためのソースプログラムの一例を示す図であり、図７５Ｂは、通信データポインタ更新処理のソースプログラム上で実際にセットされる通信データ格納領域の構成を示す図である。
[Communication data pointer update process]
Next, the communication data pointer update processing performed in S79 of the communication data storage processing (see Fig. 72) will be described with reference to Fig. 74 and Fig. 75. Fig. 74 is a flowchart showing the procedure of the communication data pointer update processing, Fig. 75A is a diagram showing an example of a source program for executing the communication data pointer update processing, and Fig. 75B is a diagram showing the configuration of the communication data storage area actually set in the source program of the communication data pointer update processing.
まず、メインＣＰＵ１０１は、現在、セットされている通信データポインタの値を取得する（Ｓ８１）。 First, the main CPU 101 obtains the value of the currently set communication data pointer (S81).
次いで、メインＣＰＵ１０１は、通信データポインタの値を１パケット分（８バイト）加算更新する（Ｓ８２）。なお、この処理において、更新後の通信データポインタの値が、通信データ格納領域（図７５Ｂ参照）の上限サイズ以上となる場合には、メインＣＰＵ１０１は、更新後の通信データポインタの値を「０」にセットし、これにより、通信データ格納領域に格納されているコマンドデータを全て無効にする（破棄した状態と同様の状態にする）。 Next, the main CPU 101 updates the value of the communication data pointer by adding one packet (8 bytes) (S82). Note that if the updated value of the communication data pointer is greater than or equal to the upper limit size of the communication data storage area (see Figure 75B) during this process, the main CPU 101 sets the updated value of the communication data pointer to "0," thereby invalidating all command data stored in the communication data storage area (putting it in a state similar to that of being discarded).
本実施形態では、１回の送信動作で送信されるデータ量（１パケット）は８バイトである。すなわち、本実施形態では、一つの送信動作で一つのコマンドデータを送信することができる。また、本実施形態では、通信データ格納領域に最大９個のコマンドデータを格納可能であるので（図７５Ｂ参照）、通信データ格納領域の上限サイズは、７２バイト（＝８バイト×９）となる。それゆえ、本実施形態では、通信データポインタの範囲を「０」～「７１」とし、Ｓ８２の処理において、更新後（通信データポインタを＋８更新した場合）の通信データポインタの値が「７１（上限値）」を超えるような値となる場合には、更新後の通信データポインタの値を「０」にセットして（通信データの格納先のアドレスを先頭アドレスに戻して）、通信データ格納領域に格納されているコマンドデータを全て無効にする（破棄した状態と同様の状態にする）。なお、通信データポインタの値を「０」にセットすると、次にコマンドデータを通信データ格納領域に格納する場合には、通信データ格納領域の先頭アドレスから格納されるので、その前に格納されていたコマンドデータは新たなコマンドデータで上書きされることになる。それゆえ、本実施形態では、通信データポインタの値が「７１（上限値）」を超えた場合に、通信データ格納領域を初期化（クリア）する必要はない。 In this embodiment, the amount of data transmitted per transmission (one packet) is 8 bytes. In other words, in this embodiment, one command data can be transmitted per transmission. Furthermore, in this embodiment, a maximum of nine command data items can be stored in the communication data storage area (see Figure 75B), so the upper limit size of the communication data storage area is 72 bytes (= 8 bytes x 9). Therefore, in this embodiment, the range of the communication data pointer is set to "0" to "71." In the processing of S82, if the value of the communication data pointer after updating (when the communication data pointer is updated by +8) exceeds "71 (upper limit)," the updated value of the communication data pointer is set to "0" (the address where the communication data is stored is returned to the starting address), invalidating all command data stored in the communication data storage area (resulting in a state similar to that of discarding the data). Note that if the communication data pointer value is set to "0," the next time command data is stored in the communication data storage area, it is stored from the starting address of the communication data storage area, overwriting the previously stored command data with the new command data. Therefore, in this embodiment, if the value of the communication data pointer exceeds 71 (upper limit), there is no need to initialize (clear) the communication data storage area.
そして、Ｓ８２の処理後、メインＣＰＵ１０１は、通信データポインタ更新処理を終了するとともに、通信データ格納処理（図７２参照）も終了する。 After processing S82, the main CPU 101 terminates the communication data pointer update process and also terminates the communication data storage process (see Figure 72).
本実施形態では、上述のようにして通信データポインタ更新処理が行われる。そして、上述した通信データポインタ更新処理は、メインＣＰＵ１０１が、図７５Ａのソースプログラムで規定されている各ソースコードを順次実行することにより行われる。その中で、Ｓ８２の通信データポインタの更新処理は、図７５Ａ中の「ＡＤＤ」命令及び「ＩＣＰＬＤ」命令（所定の更新命令）により実行されるが、この「ＩＣＰＬＤ」命令もまた、メインＣＰＵ１０１専用命令コードである。 In this embodiment, the communication data pointer update process is performed as described above. The above-mentioned communication data pointer update process is performed by the main CPU 101 sequentially executing each source code specified in the source program of Figure 75A. Among these, the communication data pointer update process of S82 is executed by the "ADD" instruction and "ICPLD" instruction (predetermined update instruction) in Figure 75A, and this "ICPLD" instruction is also an instruction code exclusive to the main CPU 101.
ソースプログラム上において、例えば、ソースコード「ＩＣＰＬＤ Ａ，ｎ」が実行されると、Ａレジスタの内容（格納データ）と整数ｎとが比較され、Ａレジスタの内容が整数ｎ未満である場合には、Ａレジスタの内容に「１」が加算され、Ａレジスタの内容が整数ｎ以上である場合には、Ａレジスタに「０」がセットされる。 For example, when the source code "ICPLD A,n" is executed in a source program, the contents of the A register (stored data) are compared with the integer n, and if the contents of the A register are less than the integer n, "1" is added to the contents of the A register; if the contents of the A register are greater than or equal to the integer n, "0" is set to the A register.
それゆえ、Ｓ８２の通信データポインタの更新処理を実行する場合、図７５Ａのソースプログラム上では、まず、ソースコード「ＡＤＤ Ａ，７」が実行され、Ａレジスタの内容（更新前の通信データポインタの値）に「７」が加算され、該加算結果がＡレジスタに格納される。次いで、ソースコード「ＩＣＰＬＤ Ａ，７１」が実行され、Ａレジスタの内容（７加算後の通信データポインタの値）と整数「７１」とを比較し、Ａレジスタの内容が整数「７１」未満である場合には、Ａレジスタの内容に「１」を加算し、Ａレジスタの内容が整数「７１」以上である場合には、Ａレジスタに「０」をセットする。すなわち、Ｓ８２の処理において、通信データポインタの値を＋７更新したときに、更新後の通信データポインタの値が上限値「７１」を超えるような場合には、通信データポインタをゼロクリアする処理（通信データの格納アドレスを通信データ格納領域の先頭アドレスに戻す処理）が行われる。一方、更新後の通信データポインタの値が上限値「７１」を超えない場合には、「ＩＣＰＬＤ」命令でさらに通信データポインタに「１」を加算することにより、トータルで通信データポインタの値を＋８更新する。 Therefore, when updating the communications data pointer in S82, the source program in Figure 75A first executes the source code "ADD A, 7," adding "7" to the contents of register A (the value of the communications data pointer before the update) and storing the result in register A. Next, the source code "ICPLD A, 71" is executed, comparing the contents of register A (the value of the communications data pointer after adding 7) with the integer "71." If the contents of register A are less than the integer "71," "1" is added to the contents of register A. If the contents of register A are equal to or greater than the integer "71," "0" is set to register A. In other words, if updating the communications data pointer by +7 in S82 causes the updated communications data pointer value to exceed the upper limit of "71," the communications data pointer is cleared to zero (returning the communications data storage address to the starting address of the communications data storage area). On the other hand, if the updated value of the communication data pointer does not exceed the upper limit of "71", the "ICPLD" command adds another "1" to the communication data pointer, updating the total value of the communication data pointer by +8.
上述のように、本実施形態では、通信データポインタ更新処理において、一つの「ＩＣＰＬＤ」命令コード（送信バッファの上限判定命令と、判断分岐命令とが一体になっている命令コード）により、通信データポインタの更新（１加算）処理、更新後の通信データポインタの判定チェック処理及び通信データポインタのクリア処理をまとめて実行することができる。この場合、各処理を別個に実行するための命令コードを設ける必要がなくなる。例えば、更新後の通信データポインタの値がその上限値「７１」を超えるか否かの判断分岐命令コードを省略することができる。 As described above, in this embodiment, in the communication data pointer update process, a single "ICPLD" instruction code (an instruction code that combines a transmission buffer upper limit determination instruction and a decision branch instruction) can be used to simultaneously execute the communication data pointer update (add 1), the decision check of the updated communication data pointer, and the communication data pointer clear process. In this case, there is no need to provide instruction codes for executing each process separately. For example, it is possible to omit the decision branch instruction code for determining whether the updated communication data pointer value exceeds its upper limit of "71".
それゆえ、通信データポインタ更新処理等において、メインＣＰＵ１０１専用の「ＩＣＰＬＤ」命令コードを用いることにより、ソースプログラムの容量（メインＲＯＭ１０２の使用容量）を低減することができる。この結果、本実施形態では、メインＲＯＭ１０２において、空き容量を確保する（増大させる）ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 Therefore, by using the "ICPLD" instruction code dedicated to the main CPU 101 in processes such as updating the communication data pointer, it is possible to reduce the size of the source program (the amount of space used in the main ROM 102). As a result, in this embodiment, it is possible to secure (increase) free space in the main ROM 102, and by utilizing this increased free space, it is possible to improve gameplay.
［電断時（外部）処理］
次に、メインＣＰＵ１０１の制御により行われるパチスロ１の電断時（外部）処理を、図７６を参照して説明する。図７６は、電断時（外部）処理の手順を示すフローチャートである。なお、図７６に示す電断時（外部）処理は、電源管理回路９３が、マイクロプロセッサ９１に供給される電源電圧の低下（電断）を検知した際に、電断検知信号をマイクロプロセッサ９１の「ＸＩＮＴ」端子に出力し、これにより、マイクロプロセッサ９１の割込みコントローラ１１２からメインＣＰＵ１０１に出力される割込要求信号に基づいて、実行される。
[Power outage (external) processing]
Next, the power interruption (external) processing of the pachislot 1 performed under the control of the main CPU 101 will be described with reference to Fig. 76. Fig. 76 is a flowchart showing the procedure for the power interruption (external) processing. The power interruption (external) processing shown in Fig. 76 is executed when the power management circuit 93 detects a drop (power interruption) in the power supply voltage supplied to the microprocessor 91, and outputs a power interruption detection signal to the "XINT" terminal of the microprocessor 91. This is executed based on an interrupt request signal output from the interrupt controller 112 of the microprocessor 91 to the main CPU 101.
まず、メインＣＰＵ１０１は、全てのレジスタにセットされているデータを退避させる（Ｓ９１）。次いで、メインＣＰＵ１０１は、電断検知ポートにセットされているデータを読み込む（Ｓ９２）。 First, the main CPU 101 saves the data set in all registers (S91). Next, the main CPU 101 reads the data set in the power interruption detection port (S92).
次いで、メインＣＰＵ１０１は、電断検知ポートがオン状態であるか否かを判別する（Ｓ９３）。 Next, the main CPU 101 determines whether the power interruption detection port is in the ON state (S93).
Ｓ９３において、メインＣＰＵ１０１が、電断検知ポートがオン状態でないと判別したとき（Ｓ９３がＮＯ判定の場合）、メインＣＰＵ１０１は、割込処理許可をセットする（Ｓ９４）。そして、Ｓ９４の処理後、メインＣＰＵ１０１は、電断時（外部）処理を終了する。なお、Ｓ９３がＮＯ判定である場合に行われるこれらの処理は、電源管理回路９３が瞬間的に電断を検知した場合等に発生する瞬停対策の処理に対応する。 In S93, when the main CPU 101 determines that the power interruption detection port is not in the ON state (if S93 is a NO judgment), the main CPU 101 sets interrupt processing permission (S94). Then, after processing S94, the main CPU 101 ends the power interruption (external) processing. Note that these processes performed when S93 is a NO judgment correspond to the processing for dealing with momentary power outages that occurs when the power management circuit 93 detects a momentary power interruption, etc.
一方、Ｓ９３において、メインＣＰＵ１０１が、電断検知ポートがオン状態であると判別したとき（Ｓ９３がＹＥＳ判定の場合）、メインＣＰＵ１０１は、メダル投入不可を設定し、ホッパー装置５１の停止を設定する（Ｓ９５）。 On the other hand, in S93, when the main CPU 101 determines that the power interruption detection port is in the ON state (if S93 returns a YES judgment), the main CPU 101 sets the insertion of medals to be disabled and sets the hopper device 51 to be stopped (S95).
次いで、メインＣＰＵ１０１は、現在セットされているスタックポインタ（ＳＰ）の値をメインＲＡＭ１０３内の遊技用ＲＡＭ領域のスタックエリアに保存する（Ｓ９６）。 Next, the main CPU 101 saves the currently set value of the stack pointer (SP) in the stack area of the game RAM area in the main RAM 103 (S96).
次いで、メインＣＰＵ１０１は、メインＲＡＭ１０３のチェックサム生成処理を行う（Ｓ９７）。なお、この処理は、メインＲＡＭ１０３内の規定外作業領域（図１２Ｃ参照）で行われる。また、このチェックサム生成処理で用いられるプログラムはメインＲＯＭ１０２内の規定外エリアに格納されている（図１２Ｂ参照）。なお、チェックサム生成処理の詳細については、後述の図７７を参照しながら後で説明する。 Next, the main CPU 101 performs a checksum generation process for the main RAM 103 (S97). This process is performed in the non-standard work area in the main RAM 103 (see Figure 12C). The program used in this checksum generation process is stored in the non-standard area in the main ROM 102 (see Figure 12B). Details of the checksum generation process will be explained later with reference to Figure 77.
次いで、メインＣＰＵ１０１は、メインＲＡＭ１０３へのアクセス禁止を設定する（Ｓ９８）。そして、Ｓ９８の処理後、電源が停止するまで（電源電圧が、メインＣＰＵ１０１が動作できない電圧に達するまで）無限ループ処理が行われる。 Next, the main CPU 101 prohibits access to the main RAM 103 (S98). After processing S98, an infinite loop is performed until the power is cut off (until the power supply voltage reaches a voltage at which the main CPU 101 cannot operate).
［チェックサム生成処理（規定外）］
次に、図７７及び図７８を参照して、電断時（外部）処理（図７６参照）中のＳ９７で行うチェックサム生成処理について説明する。なお、図７７は、チェックサム生成処理の手順を示すフローチャートであり、図７８Ａは、チェックサム生成処理を実行するためのソースプログラムの一例を示す図であり、図７８Ｂは、チェックサム生成処理で実行されるスタックポインタの更新動作及びメインＲＡＭ１０３からレジスタへのデータの読み出し動作の様子を示す図である。
[Checksum generation process (non-standard)]
Next, the checksum generation process performed in S97 during power outage (external) processing (see FIG. 76) will be described with reference to FIG. 77 and FIG. 78. Note that FIG. 77 is a flowchart showing the procedure for the checksum generation process, FIG. 78A is a diagram showing an example of a source program for executing the checksum generation process, and FIG. 78B is a diagram showing the update operation of the stack pointer and the read operation of data from the main RAM 103 to a register executed in the checksum generation process.
まず、メインＣＰＵ１０１は、現在のスタックポインタ（ＳＰ）の値（遊技用ＲＡＭ領域のスタックエリアの使用中アドレス）をメインＲＡＭ１０３の規定外ＲＡＭ領域の規定外スタックエリアに保存する（Ｓ１０１）。次いで、メインＣＰＵ１０１は、スタックポインタに規定外スタックエリアのアドレスをセットする（Ｓ１０２）。次いで、メインＣＰＵ１０１は、ＲＡＭアドレス（規定外スタックエリアのアドレス）の上位側のアドレス値（Ｆ０Ｈ）をＱレジスタにセットする（Ｓ１０３）。次いで、メインＣＰＵ１０１は、電断発生フラグを設定する（Ｓ１０４）。 First, the main CPU 101 saves the current stack pointer (SP) value (the currently used address of the stack area in the gaming RAM region) in the non-standard stack area in the non-standard RAM region of the main RAM 103 (S101). Next, the main CPU 101 sets the address of the non-standard stack area in the stack pointer (S102). Next, the main CPU 101 sets the upper address value (F0H) of the RAM address (address of the non-standard stack area) in the Q register (S103). Next, the main CPU 101 sets the power interruption occurrence flag (S104).
次いで、メインＣＰＵ１０１は、スタックポインタに、遊技用ＲＡＭ領域内のサム値の計算開始アドレスをセットし、サム算出カウンタに、サム値の算出対象格納領域のバイト数を「２」で除算した値をセットする（Ｓ１０５）。なお、サム算出カウンタは、サム値算出の終了契機を判定するためのカウンタであり、メインＲＡＭ１０３に設けられる。そして、Ｓ１０５で設定されたサム算出カウンタが「０」になれば、メインＲＡＭ１０３の遊技用ＲＡＭ領域のサム値算出処理を終了する。 Next, the main CPU 101 sets the stack pointer to the start address of the sum value calculation in the gaming RAM area, and sets the sum calculation counter to a value obtained by dividing the number of bytes in the storage area for the sum value calculation by "2" (S105). The sum calculation counter is a counter used to determine when the sum value calculation ends, and is provided in the main RAM 103. When the sum calculation counter set in S105 reaches "0", the sum value calculation process for the gaming RAM area of the main RAM 103 ends.
次いで、メインＣＰＵ１０１は、ＨＬレジスタを０クリア（値「０」をセット）する（Ｓ１０６）。この処理により、サム値の初期値「０」がセットされる。 Next, the main CPU 101 clears the HL register to 0 (sets the value "0") (S106). This process sets the initial value of the sum value to "0".
次いで、メインＣＰＵ１０１は、「ＰＯＰ命令」（特定の命令）と呼ばれる命令コード（図７８Ａ中に記載のソースコード「ＰＯＰ ＤＥ」）を実行し、スタックポインタ（ＳＰ）にセットされたメインＲＡＭ１０３の格納領域のアドレスから２バイト分の領域のデータ（保存値）をＤＥレジスタに読み出す（Ｓ１０７）。 Next, the main CPU 101 executes an instruction code called a "POP instruction" (specific instruction) (the source code "POP DE" shown in Figure 78A) and reads the data (saved value) from the address of the storage area in the main RAM 103 set in the stack pointer (SP) into the DE register (S107).
なお、「ＰＯＰ」命令が実行されると、スタックポインタで指定されたアドレスの１バイト領域に保存されているデータ（メモリ内容）が、ペアレジスタの下位側のレジスタにロードされ、スタックポインタで指定されたアドレスを１更新したアドレスの１バイト領域に保存されているデータ（メモリ内容）が、ペアレジスタの上位側のレジスタにロードされる。また、「ＰＯＰ」命令が実行されると、スタックポインタ（ＳＰ）にセットされたアドレスに対して２バイト分のアドレス更新処理（アドレスを「２」加算する処理）が行われる。 When the "POP" instruction is executed, the data (memory contents) stored in the one-byte area of the address specified by the stack pointer is loaded into the lower register of the pair of registers, and the data (memory contents) stored in the one-byte area of the address specified by the stack pointer, updated by 1, is loaded into the upper register of the pair of registers. When the "POP" instruction is executed, a two-byte address update process (adding "2" to the address) is performed on the address set in the stack pointer (SP).
それゆえ、Ｓ１０７の処理では、スタックポインタで指定されたアドレスに保存されているデータ（メモリ内容）がＥレジスタにロードされ、スタックポインタで指定されたアドレスに「１」を加算したアドレスに保存されているデータ（メモリ内容）がＤレジスタにロードされる。 Therefore, in the processing of S107, the data (memory contents) stored at the address specified by the stack pointer is loaded into the E register, and the data (memory contents) stored at the address obtained by adding "1" to the address specified by the stack pointer is loaded into the D register.
図７８Ｂには、「ＰＯＰ」命令実行時における、ＤＥレジスタへのデータの読み込み動作、及び、スタックポインタにセットされるアドレスの更新動作の様子を示す。サム値の算出開始時に、スタックポインタ（ＳＰ）にセットされているアドレスが「Ｆ０１０ｈ」である場合には、アドレス「Ｆ０１０ｈ」に保存されているデータ（メモリ内容）がＥレジスタにロードされ、アドレス「Ｆ０１１ｈ」に保存されているデータ（メモリ内容）がＤレジスタにロードされる。また、この際、スタックポインタ（ＳＰ）にセットされているアドレスに２加算する更新処理が行われ、スタックポインタ（ＳＰ）にセットされているアドレスが「Ｆ０１０ｈ」から「Ｆ０１２ｈ」に変更される。次いで、再度、「ＰＯＰ」命令が実行されると、アドレス「Ｆ０１２ｈ」に保存されているデータ（メモリ内容）がＥレジスタにロードされ、アドレス「Ｆ０１３ｈ」に保存されているデータ（メモリ内容）がＤレジスタにロードされる。また、この際、スタックポインタ（ＳＰ）にセットされているアドレスの更新処理が行われ、スタックポインタ（ＳＰ）にセットされているアドレスが「Ｆ０１２ｈ」から「Ｆ０１４ｈ」に変更される。その後、「ＰＯＰ」命令が実行される度に上述した、ＤＥレジスタへのデータの読み込み動作及びスタックポンタにセットされるアドレスの更新動作が繰り返される。 Figure 78B shows how data is read into the DE register and how the address set in the stack pointer is updated when the "POP" instruction is executed. If the address set in the stack pointer (SP) is "F010h" when the sum calculation begins, the data (memory contents) stored at address "F010h" is loaded into the E register, and the data (memory contents) stored at address "F011h" is loaded into the D register. At this time, an update process is performed by adding 2 to the address set in the stack pointer (SP), changing the address set in the stack pointer (SP) from "F010h" to "F012h." Next, when the "POP" instruction is executed again, the data (memory contents) stored at address "F012h" is loaded into the E register, and the data (memory contents) stored at address "F013h" is loaded into the D register. At this time, the address set in the stack pointer (SP) is updated, changing the address set in the stack pointer (SP) from "F012h" to "F014h." After that, each time the "POP" instruction is executed, the above-mentioned operations of reading data into the DE register and updating the address set in the stack pointer are repeated.
Ｓ１０７の処理後、メインＣＰＵ１０１は、サム値の算出処理を行う（Ｓ１０８）。具体的には、メインＣＰＵ１０１は、ＨＬレジスタに格納されている値にＤＥレジスタに格納されている値を加算し、該加算された値をサム値としてＨＬレジスタに格納する。 After processing S107, the main CPU 101 performs a sum value calculation process (S108). Specifically, the main CPU 101 adds the value stored in the DE register to the value stored in the HL register, and stores the resulting sum in the HL register as the sum value.
次いで、メインＣＰＵ１０１は、サム算出カウンタの値を１減算する（Ｓ１０９）。次いで、メインＣＰＵ１０１は、更新後のサム算出カウンタの値が「０」であるか否かを判別する（Ｓ１１０）。 Next, the main CPU 101 subtracts 1 from the value of the sum calculation counter (S109). Next, the main CPU 101 determines whether the updated value of the sum calculation counter is "0" (S110).
Ｓ１１０において、メインＣＰＵ１０１が、サム算出カウンタの値が「０」でないと判別したとき（Ｓ１１０がＮＯ判定の場合）、メインＣＰＵ１０１は、処理をＳ１０７の処理に戻し、Ｓ１０７以降の処理を繰り返す。すなわち、メインＲＡＭ１０３の遊技用ＲＡＭ領域のサム値算出処理が終了するまで、Ｓ１０７～Ｓ１１０の処理が繰り返される。 In S110, when the main CPU 101 determines that the value of the sum calculation counter is not "0" (if S110 returns a NO judgment), the main CPU 101 returns to S107 and repeats S107 and subsequent steps. In other words, S107 to S110 are repeated until the sum value calculation process in the game RAM area of the main RAM 103 is completed.
一方、Ｓ１１０において、メインＣＰＵ１０１が、サム算出カウンタの値が「０」であると判別したとき（Ｓ１１０がＹＥＳ判定の場合）、メインＣＰＵ１０１は、ＤＥレジスタに、メインＲＡＭ１０３内の規定外ＲＡＭ領域のサム値の計算開始アドレスをセットし、サム算出カウンタに、規定外用サムカウント値をセットする（Ｓ１１１）。なお、規定外用サムカウント値は、規定外用格納領域のバイト数となる。それゆえ、Ｓ１１１で設定されたサム算出カウンタが「０」になれば、メインＲＡＭ１０３の規定外ＲＡＭ領域のサム値算出処理、すなわち、メインＲＡＭ１０３全体のサム値算出処理が終了する。 On the other hand, when the main CPU 101 determines in S110 that the value of the sum calculation counter is "0" (a YES judgment in S110), the main CPU 101 sets the start address of the calculation of the sum value of the non-standard RAM area in the main RAM 103 in the DE register, and sets the non-standard sum count value in the sum calculation counter (S111). The non-standard sum count value is the number of bytes in the non-standard storage area. Therefore, when the sum calculation counter set in S111 becomes "0", the sum value calculation process for the non-standard RAM area of the main RAM 103, i.e., the sum value calculation process for the entire main RAM 103, is completed.
次いで、メインＣＰＵ１０１は、ＤＥレジスタにセットされた規定外ＲＡＭ領域のアドレスから１バイト分の領域のデータ（保存値）をＡレジスタに読み出す（Ｓ１１２）。 Next, the main CPU 101 reads one byte of data (saved value) from the address of the non-standard RAM area set in the DE register into the A register (S112).
次いで、メインＣＰＵ１０１は、サム値の算出処理を行う（Ｓ１１３）。具体的には、メインＣＰＵ１０１は、ＨＬレジスタに格納されている値にＡレジスタに格納されている値を加算し、該加算された値をサム値としてＨＬレジスタに格納する。 Next, the main CPU 101 performs a sum value calculation process (S113). Specifically, the main CPU 101 adds the value stored in the A register to the value stored in the HL register, and stores the resulting sum in the HL register as the sum value.
次いで、メインＣＰＵ１０１は、ＤＥレジスタに格納されているアドレスを１加算し、サム算出カウンタの値を１減算する（Ｓ１１４）。次いで、メインＣＰＵ１０１は、更新後のサム算出カウンタの値が「０」であるか否かを判別する（Ｓ１１５）。 The main CPU 101 then adds 1 to the address stored in the DE register and subtracts 1 from the value of the sum calculation counter (S114). The main CPU 101 then determines whether the updated value of the sum calculation counter is "0" (S115).
Ｓ１１５において、メインＣＰＵ１０１が、サム算出カウンタの値が「０」でないと判別したとき（Ｓ１１５がＮＯ判定の場合）、メインＣＰＵ１０１は、処理をＳ１１２の処理に戻し、Ｓ１１２以降の処理を繰り返す。すなわち、メインＲＡＭ１０３の規定外ＲＡＭ領域のサム値を遊技用ＲＡＭ領域のサム値に加算する処理が終了するまで、Ｓ１１２～Ｓ１１５の処理が繰り返される。 In S115, when the main CPU 101 determines that the value of the sum calculation counter is not "0" (if S115 returns a NO judgment), the main CPU 101 returns to S112 and repeats S112 and subsequent steps. In other words, S112 to S115 are repeated until the process of adding the sum value in the non-regular RAM area of the main RAM 103 to the sum value in the gaming RAM area is completed.
一方、Ｓ１１５において、メインＣＰＵ１０１が、サム算出カウンタの値が「０」であると判別したとき（Ｓ１１５がＹＥＳ判定の場合）、メインＣＰＵ１０１は、ＨＬレジスタに格納されている値を電断発生時のサム値として、メインＲＡＭ１０３内のサム値格納領域（不図示）に保存する（Ｓ１１６）。次いで、メインＣＰＵ１０１は、Ｓ１０１で規定外スタックエリアに保存されたスタックポインタ（ＳＰ）の値をスタックポインタにセットする（Ｓ１１７）。そして、Ｓ１１７の処理後、メインＣＰＵ１０１は、チェックサム生成処理を終了し、処理を電断時（外部）処理（図７６参照）のＳ９８の処理に移す。 On the other hand, when the main CPU 101 determines in S115 that the value of the sum calculation counter is "0" (if S115 returns a YES answer), the main CPU 101 saves the value stored in the HL register as the sum value at the time of the power outage in a sum value storage area (not shown) in the main RAM 103 (S116). Next, the main CPU 101 sets the stack pointer (SP) value saved in the non-standard stack area in S101 to the stack pointer (S117). Then, after processing S117, the main CPU 101 ends the checksum generation process and proceeds to processing S98 of the power outage (external) processing (see FIG. 76).
本実施形態では、上述のようにしてチェックサム生成処理が行われる。そして、上述したチェックサム生成処理は、メインＣＰＵ１０１が、図７８Ａのソースプログラムで規定されている各ソースコードを順次実行することにより行われる。上述のように、本実施形態では、電断発生時のメインＲＡＭ１０３のチェックサムは、加算式で算出される。この際、遊技用ＲＡＭ領域のサム値算出では、２バイト単位で加算処理（図７８Ａ中のソースコード「ＡＤＤ ＨＬ，ＤＥ」参照）が行われ、規定外ＲＡＭ領域では、１バイト単位で加算処理（図７８Ａ中のソースコード「ＡＤＤＷＢ ＨＬ，Ａ」参照）が行われる。 In this embodiment, the checksum generation process is performed as described above. The above-mentioned checksum generation process is performed by the main CPU 101 sequentially executing each source code specified in the source program of Figure 78A. As described above, in this embodiment, the checksum of the main RAM 103 in the event of a power outage is calculated using an additive formula. When calculating the checksum value for the gaming RAM area, an additive process is performed in 2-byte units (see source code "ADD HL, DE" in Figure 78A), and for the non-standard RAM area, an additive process is performed in 1-byte units (see source code "ADDWB HL, A" in Figure 78A).
［サムチェック処理（規定外）］
次に、図７９～図８１を参照して、電源投入時処理（図６４参照）中のＳ９で行うサムチェック処理について説明する。なお、図７９及び図８０は、サムチェック処理の手順を示すフローチャートであり、図８１は、サムチェック処理中のＳ１２２～Ｓ１３２の処理を実行するためのソースプログラムの一例を示す図である。
[Sum check processing (non-standard)]
Next, the sum check processing performed in S9 during the power-on processing (see Fig. 64) will be described with reference to Fig. 79 to Fig. 81. Fig. 79 and Fig. 80 are flowcharts showing the procedure for the sum check processing, and Fig. 81 is a diagram showing an example of a source program for executing the processing of S122 to S132 during the sum check processing.
まず、メインＣＰＵ１０１は、現在のスタックポインタ（ＳＰ）の値を規定外スタックエリアに保存する（Ｓ１２１）。次いで、メインＣＰＵ１０１は、スタックポインタにサム値格納領域のアドレスをセットし、サム算出カウンタに、サム値の算出対象格納領域のバイト数を「２」で除算した値をセットする（Ｓ１２２）。なお、ここでセットされるサム算出カウンタは、サム値算出（サム値の減算処理）の終了契機を判定するためのカウンタであり、メインＲＡＭ１０３に設けられる。次いで、メインＣＰＵ１０１は、サム値格納領域からサム値（チェックサム）を取得する（Ｓ１２３）。この処理により、電断発生時に生成されたチェックサム（減算前の初期値）がＨＬレジスタに格納される。 First, the main CPU 101 saves the current value of the stack pointer (SP) in the non-standard stack area (S121). Next, the main CPU 101 sets the address of the sum value storage area in the stack pointer, and sets the sum calculation counter to a value obtained by dividing the number of bytes in the storage area for which the sum value is to be calculated by 2 (S122). The sum calculation counter set here is a counter used to determine the end of the sum value calculation (sum value subtraction process), and is provided in the main RAM 103. Next, the main CPU 101 obtains the sum value (checksum) from the sum value storage area (S123). Through this process, the checksum (initial value before subtraction) generated when the power outage occurred is stored in the HL register.
次いで、メインＣＰＵ１０１は、「ＰＯＰ」命令を実行し、スタックポインタ（ＳＰ）にセットされたメインＲＡＭ１０３の格納領域のアドレスから２バイト分の領域のデータ（保存値）をＤＥレジスタに読み出す（Ｓ１２４）。なお、この際、「ＰＯＰ」命令の実行により、スタックポインタで指定されたアドレスの１バイト領域に保存されているデータ（メモリ内容）が、Ｅレジスタにロードされ、スタックポインタで指定されたアドレスを１更新したアドレスの１バイト領域に保存されているデータ（メモリ内容）が、Ｄレジスタにロードされる（図７８Ｂ参照）。また、「ＰＯＰ」命令が実行されると、スタックポインタ（ＳＰ）にセットされたアドレスに対して２バイト分のアドレス更新処理（アドレスを２加算する処理）が行われる。 Next, the main CPU 101 executes the "POP" instruction and reads the data (saved value) from the address of the storage area in main RAM 103 set in the stack pointer (SP) into the DE register (S124). At this time, execution of the "POP" instruction loads the data (memory contents) stored in the 1-byte area at the address specified by the stack pointer into the E register, and the data (memory contents) stored in the 1-byte area at the address specified by the stack pointer, which is updated by 1, into the D register (see Figure 78B). Furthermore, when the "POP" instruction is executed, a 2-byte address update process (processing to add 2 to the address) is performed on the address set in the stack pointer (SP).
次いで、メインＣＰＵ１０１は、サム値の算出（減算）処理を行う（Ｓ１２５）。具体的には、メインＣＰＵ１０１は、ＨＬレジスタに格納されている値（サム値の初期値又は前回の減算処理後のサム値）からＤＥレジスタに格納されている値を減算し、該減算された値をサム値としてＨＬレジスタに格納する。 Next, the main CPU 101 performs a sum value calculation (subtraction) process (S125). Specifically, the main CPU 101 subtracts the value stored in the DE register from the value stored in the HL register (the initial sum value or the sum value after the previous subtraction process), and stores the subtracted value in the HL register as the sum value.
次いで、メインＣＰＵ１０１は、サム算出カウンタの値を１減算する（Ｓ１２６）。次いで、メインＣＰＵ１０１は、更新後のサム算出カウンタの値が「０」であるか否かを判別する（Ｓ１２７）。 Next, the main CPU 101 subtracts 1 from the value of the sum calculation counter (S126). Next, the main CPU 101 determines whether the updated value of the sum calculation counter is "0" (S127).
Ｓ１２７において、メインＣＰＵ１０１が、サム算出カウンタの値が「０」でないと判別したとき（Ｓ１２７がＮＯ判定の場合）、メインＣＰＵ１０１は、処理をＳ１２４の処理に戻し、Ｓ１２４以降の処理を繰り返す。すなわち、メインＲＡＭ１０３の遊技用ＲＡＭ領域の全域に渡ってサム値の減算処理が終了するまで、Ｓ１２４～Ｓ１２７の処理が繰り返される。 In S127, when the main CPU 101 determines that the value of the sum calculation counter is not "0" (if S127 returns a NO judgment), the main CPU 101 returns to S124 and repeats S124 and subsequent steps. In other words, S124 to S127 are repeated until the sum value subtraction process is completed across the entire gaming RAM area of the main RAM 103.
一方、Ｓ１２７において、メインＣＰＵ１０１が、サム算出カウンタの値が「０」であると判別したとき（Ｓ１２７がＹＥＳ判定の場合）、メインＣＰＵ１０１は、ＤＥレジスタに、メインＲＡＭ１０３内の規定外ＲＡＭ領域のサム値の計算開始アドレスをセットし、サム算出カウンタに、規定外用サムカウント値をセットする（Ｓ１２８）。なお、規定外用サムカウント値は、規定外ＲＡＭ領域のバイト数となる。 On the other hand, when the main CPU 101 determines in S127 that the value of the sum calculation counter is "0" (if S127 returns a YES answer), the main CPU 101 sets the DE register to the start address of the calculation of the sum value of the non-standard RAM area in the main RAM 103, and sets the non-standard sum count value to the sum calculation counter (S128). The non-standard sum count value is the number of bytes in the non-standard RAM area.
次いで、メインＣＰＵ１０１は、ＤＥレジスタにセットされた規定外ＲＡＭ領域のアドレスから１バイト分の領域のデータ（保存値）をＡレジスタに読み出す（Ｓ１２９）。 Next, the main CPU 101 reads one byte of data (saved value) from the address of the non-standard RAM area set in the DE register into the A register (S129).
次いで、メインＣＰＵ１０１は、サム値の算出（減算）処理を行う（Ｓ１３０）。具体的には、メインＣＰＵ１０１は、ＨＬレジスタに格納されている値からＡレジスタに格納されている値を減算し、該減算された値をサム値としてＨＬレジスタに格納する。 Next, the main CPU 101 performs a sum value calculation (subtraction) process (S130). Specifically, the main CPU 101 subtracts the value stored in the A register from the value stored in the HL register, and stores the subtracted value in the HL register as the sum value.
次いで、メインＣＰＵ１０１は、ＤＥレジスタに格納されているアドレスを１加算し、サム算出カウンタの値を１減算する（Ｓ１３１）。次いで、メインＣＰＵ１０１は、更新後のサム算出カウンタの値が「０」であるか否かを判別する（Ｓ１３２）。 Next, the main CPU 101 adds 1 to the address stored in the DE register and subtracts 1 from the value of the sum calculation counter (S131). The main CPU 101 then determines whether the updated value of the sum calculation counter is "0" (S132).
Ｓ１３２において、メインＣＰＵ１０１が、サム算出カウンタの値が「０」でないと判別したとき（Ｓ１３２がＮＯ判定の場合）、メインＣＰＵ１０１は、処理をＳ１２９の処理に戻し、Ｓ１２９以降の処理を繰り返す。すなわち、メインＲＡＭ１０３の規定外ＲＡＭ領域の全域に渡ってサム値の減算処理が終了するまで、Ｓ１２９～Ｓ１３２の処理が繰り返される。 In S132, when the main CPU 101 determines that the value of the sum calculation counter is not "0" (if S132 returns a NO judgment), the main CPU 101 returns to S129 and repeats S129 and subsequent steps. In other words, S129 through S132 are repeated until the sum value subtraction process is completed across the entire non-standard RAM area of the main RAM 103.
一方、Ｓ１３２において、メインＣＰＵ１０１が、サム算出カウンタの値が「０」であると判別したとき（Ｓ１３２がＹＥＳ判定の場合）、メインＣＰＵ１０１は、サムチェック処理の判定結果に「サム異常」をセットする（Ｓ１３３）。次いで、メインＣＰＵ１０１は、算出されたサム値が「０」であるか否かを判別する（Ｓ１３４）。 On the other hand, if the main CPU 101 determines in S132 that the value of the sum calculation counter is "0" (if S132 returns a YES judgment), the main CPU 101 sets "sum abnormal" as the judgment result of the sum check process (S133). Next, the main CPU 101 determines whether the calculated sum value is "0" (S134).
なお、この処理では、メインＣＰＵ１０１は、フラグ・レジスタＦのゼロフラグ（ビット６）の状態（１／０）を参照して、サム値が「０」であるか否かを判別する。本実施形態では、Ｓ１２８でセットされたサム算出カウンタの値が「０」になった時点、すなわち、メインＲＡＭ１０３の全域に渡ってサム値の減算処理が終了した時点において、サム値が「０」である場合には、フラグ・レジスタＦのゼロフラグには「１」がセットされ、サム値が「０」でない場合には、フラグ・レジスタＦのゼロフラグには「０」がセットされている。それゆえ、Ｓ１３４の処理の時点において、フラグ・レジスタＦのゼロフラグに「１（オン状態）」がセットされていれば、メインＣＰＵ１０１はサム値が「０」であると判定する。 In this process, the main CPU 101 references the state (1/0) of the zero flag (bit 6) of flag register F to determine whether the sum value is "0." In this embodiment, when the value of the sum calculation counter set in S128 becomes "0," that is, when the subtraction process for the entire sum value has been completed across the entire main RAM 103, if the sum value is "0," the zero flag of flag register F is set to "1." If the sum value is not "0," the zero flag of flag register F is set to "0." Therefore, if the zero flag of flag register F is set to "1 (on)" at the time of processing S134, the main CPU 101 determines that the sum value is "0."
Ｓ１３４において、メインＣＰＵ１０１が、算出されたサム値が「０」でないと判別したとき（Ｓ１３４がＮＯ判定の場合）、メインＣＰＵ１０１は、後述のＳ１３９の処理を行う。一方、Ｓ１３４において、メインＣＰＵ１０１が、算出されたサム値が「０」であると判別したとき（Ｓ１３４がＹＥＳ判定の場合）、メインＣＰＵ１０１は、判定結果に「電断異常」をセットする（Ｓ１３５）。 If the main CPU 101 determines in S134 that the calculated sum value is not "0" (if S134 returns a NO judgment), the main CPU 101 performs the processing of S139, which will be described later. On the other hand, if the main CPU 101 determines in S134 that the calculated sum value is "0" (if S134 returns a YES judgment), the main CPU 101 sets the judgment result to "power interruption abnormality" (S135).
次いで、メインＣＰＵ１０１は、電断発生フラグを取得する（Ｓ１３６）。次いで、メインＣＰＵ１０１は、電断発生フラグが電断なしの状態（オフ状態）であるか否かを判別する（Ｓ１３７）。 Next, the main CPU 101 acquires the power interruption occurrence flag (S136). Next, the main CPU 101 determines whether the power interruption occurrence flag is in a state where there is no power interruption (OFF state) (S137).
Ｓ１３７において、メインＣＰＵ１０１が、電断発生フラグが電断なしの状態であると判別したとき（Ｓ１３７がＹＥＳ判定の場合）、メインＣＰＵ１０１は、後述のＳ１３９の処理を行う。一方、Ｓ１３７において、メインＣＰＵ１０１が、電断発生フラグが電断なしの状態でないと判別したとき（Ｓ１３７がＮＯ判定の場合）、メインＣＰＵ１０１は、判定結果に「正常」をセットする（Ｓ１３８）。 In S137, when the main CPU 101 determines that the power interruption occurrence flag is in the no power interruption state (if S137 is a YES judgment), the main CPU 101 performs the processing of S139, which will be described later. On the other hand, in S137, when the main CPU 101 determines that the power interruption occurrence flag is not in the no power interruption state (if S137 is a NO judgment), the main CPU 101 sets the judgment result to "normal" (S138).
Ｓ１３８の処理後、Ｓ１３４がＮＯ判定の場合、又は、Ｓ１３７がＹＥＳ判定の場合、メインＣＰＵ１０１は、サムチェック判定結果に判定結果を保存し、電断発生フラグをクリア（オフ）する（Ｓ１３９）。次いで、メインＣＰＵ１０１は、Ｓ１２１で規定外スタックエリアに保存されたスタックポインタ（ＳＰ）の値をスタックポインタにセットする（Ｓ１４０）。そして、Ｓ１４０の処理後、メインＣＰＵ１０１は、サムチェック処理を終了し、処理を電源投入時処理（図６４参照）のＳ１０の処理に移す。 After processing S138, if S134 returns a NO judgment, or S137 returns a YES judgment, the main CPU 101 saves the judgment result in the sum check judgment result and clears (OFF) the power interruption occurrence flag (S139). Next, the main CPU 101 sets the stack pointer (SP) value saved in the non-standard stack area in S121 to the stack pointer (S140). Then, after processing S140, the main CPU 101 ends the sum check processing and proceeds to processing S10 of the power-on processing (see FIG. 64).
本実施形態では、上述のようにしてサムチェック処理が行われる。そして、上述したサムチェック処理中のＳ１２２～Ｓ１３２の処理は、メインＣＰＵ１０１が、図８１のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。 In this embodiment, the sum check processing is performed as described above. The main CPU 101 sequentially executes each source code specified in the source program in Figure 81 to perform steps S122 to S132 during the sum check processing.
上述のように、本実施形態における、メインＲＡＭ１０３のサムチョックの判定処理では、まず、電断発生時に生成されたチェックサムの値を、電源復帰時のメインＲＡＭ１０３に格納されたデータで順次減算する。この際、遊技用ＲＡＭ領域では、２バイト単位で減算処理（図８１中のソースコード「ＳＵＢ ＨＬ，ＤＥ」参照）が行われ、規定外ＲＡＭ領域では、１バイト単位で減算処理（図８１中のソースコード「ＳＵＢＷＢ ＨＬ，Ａ」参照）が行われる。次いで、最終的な減算結果が「０」であるか否か（ゼロフラグがオン状態であるか否か）に基づいて、異常の発生の有無を判定する。そして、減算結果が「０」である場合（ゼロフラグがオン状態である場合）には、正常と判定され、減算結果が「０」でない場合（ゼロフラグがオフ状態である場合）には、異常と判定される。 As described above, in this embodiment, the checksum checkbox determination process for the main RAM 103 first sequentially subtracts the checksum value generated when power was interrupted from the data stored in the main RAM 103 when power was restored. During this process, the subtraction process is performed in units of two bytes in the gaming RAM area (see source code "SUB HL, DE" in Figure 81), and in units of one byte in the non-standard RAM area (see source code "SUBWB HL, A" in Figure 81). Next, the presence or absence of an abnormality is determined based on whether the final subtraction result is "0" (whether the zero flag is on). If the subtraction result is "0" (if the zero flag is on), the system is determined to be normal. If the subtraction result is not "0" (if the zero flag is off), the system is determined to be abnormal.
すなわち、本実施形態では、電断発生時のチェックサムの生成処理は加算方式で行われ、電源復帰時のチェックサムの判定処理は減算方式で行われる。そして、チェックサムの最終的な減算結果に基づいて、正常／異常の判定が行われる。このようなチェックサムの生成処理及び判定処理を行った場合、電源復帰時に再度チェックサムを生成して、該チェックサムを電断発生時のチェックサムと照合する処理が不要となる。この場合、ソースプログラム上において、照合命令コードを省略することができ、ソースプログラムの容量を低減することができる。この結果、本実施形態では、メインＲＯＭ１０２において、照合命令コードの省略分に対応する空き容量を確保することができ、増えた空き容量を活用して、遊技性を高めることが可能になる。なお、上述の電断発生時のチェックサムの生成処理、及び、電源復帰時のチェックサムの判定処理で実行される「ＰＯＰ」命令は、スタックポインタ（ＳＰ）操作専用命令であり、ソースコード「ＰＯＰ ＤＥ」以外にもソースコード「ＰＯＰ ＨＬ」、「ＰＯＰ ＡＦ」等が存在する。 In other words, in this embodiment, the checksum is generated using an additive method when a power outage occurs, and the checksum is evaluated using a subtractive method when power is restored. The final subtraction result of the checksum determines whether the checksum is normal or abnormal. Performing this type of checksum generation and evaluation eliminates the need to generate a new checksum when power is restored and compare it with the checksum from when the power was restored. In this case, the verification instruction code can be omitted from the source program, reducing the size of the source program. As a result, this embodiment ensures free space in the main ROM 102 corresponding to the omitted verification instruction code, enabling the increased free space to be utilized to enhance gameplay. The "POP" instruction executed in the checksum generation process when a power outage occurs and the checksum evaluation process when power is restored is a dedicated instruction for manipulating the stack pointer (SP). In addition to the source code "POP DE," other source codes such as "POP HL" and "POP AF" also exist.
［メインＣＰＵの制御によるパチスロのメイン処理］
次に、図８２を参照して、メインＣＰＵ１０１の制御により実行されるパチスロ１のメイン処理（主要動作処理）について説明する。なお、図８２は、メイン処理の手順を示すフローチャート（以下、メインフローという）である。
[Main processing of pachislots controlled by the main CPU]
Next, referring to Fig. 82, the main processing (main operation processing) of the pachislot 1 executed under the control of the main CPU 101 will be described. Fig. 82 is a flowchart showing the procedure of the main processing (hereinafter referred to as the main flow).
まず、メインＣＰＵ１０１は、ＲＡＭ初期化処理を行う（Ｓ２０１）。この処理では、メインＣＰＵ１０１は、図１２Ｃに示すメインＲＡＭ１０３の遊技用ＲＡＭ領域内の「一遊技終了時」のアドレスを、初期化開始の先頭アドレスとして設定し、該先頭アドレスから遊技用ＲＡＭ領域の最終アドレスまでの情報を消去（クリア）する。なお、この範囲の格納領域は、例えば、内部当籤役格納領域や表示役格納領域などの１回の単位遊技（ゲーム）ごとにデータの消去が必要な格納領域である。 First, the main CPU 101 performs RAM initialization processing (S201). In this processing, the main CPU 101 sets the "end of one game" address in the game RAM area of the main RAM 103 shown in FIG. 12C as the starting address for initialization, and erases (clears) information from that starting address to the final address of the game RAM area. Note that this range of storage area is a storage area that requires data erasure for each unit game, such as an internal lottery combination storage area or a display combination storage area.
次いで、メインＣＰＵ１０１は、メダル受付・スタートチェック処理を行う（Ｓ２０２）。この処理では、メインＣＰＵ１０１は、メダルセンサ（不図示）やスタートスイッチ７９などの入力チェック処理等を行う。なお、メダル受付・スタートチェック処理の詳細については、後述の図８３を参照しながら後で説明する。 Next, the main CPU 101 performs medal acceptance and start check processing (S202). In this processing, the main CPU 101 performs input check processing such as checking the medal sensor (not shown) and start switch 79. Details of the medal acceptance and start check processing will be explained later with reference to Figure 83 below.
次いで、メインＣＰＵ１０１は、乱数取得処理を行う（Ｓ２０３）。この処理では、メインＣＰＵ１０１は、内部当籤役抽籤用の乱数値（０～６５５３５：ハードラッチ乱数となる乱数回路１１０の乱数レジスタ０の値）やＡＲＴ関連の各種抽籤で用いられる演出用乱数値（０～６５５３５：ソフトラッチ乱数となる乱数回路１１０の乱数レジスタ１～３の各値、０～２５５：ソフトラッチ乱数となる乱数回路１１０の乱数レジスタ４～７の各値）などを抽出し、該抽出した各種乱数値をメインＲＡＭ１０３に設けられた乱数値格納領域（不図示）に格納する。なお、乱数取得処理の詳細については、後述の図９１を参照しながら後で説明する。 Next, the main CPU 101 performs a random number acquisition process (S203). In this process, the main CPU 101 extracts random number values for the internal lottery (0 to 65535: the value of random number register 0 of the random number circuit 110, which becomes a hard-latch random number) and random number values for effects used in various ART-related lotteries (0 to 65535: the values of random number registers 1 to 3 of the random number circuit 110, which become soft-latch random numbers, and 0 to 255: the values of random number registers 4 to 7 of the random number circuit 110, which become soft-latch random numbers), and stores the extracted random number values in a random number value storage area (not shown) provided in the main RAM 103. Details of the random number acquisition process will be explained later with reference to Figure 91.
次いで、メインＣＰＵ１０１は、内部抽籤処理を行う（Ｓ２０４）。この処理では、メインＣＰＵ１０１は、Ｓ２０３で抽出した乱数値（ハードラッチ乱数）に基づいた抽籤により内部当籤役の決定処理を行う。なお、内部抽籤処理の詳細については、後述の図９２を参照しながら後で説明する。 Next, the main CPU 101 performs internal lottery processing (S204). In this processing, the main CPU 101 performs processing to determine the internal lottery role by lottery based on the random number value (hard latch random number) extracted in S203. Details of the internal lottery processing will be explained later with reference to Figure 92 below.
次いで、メインＣＰＵ１０１は、図柄設定処理を行う（Ｓ２０５）。この処理では、メインＣＰＵ１０１は、例えば、当り要求フラグステータス（フラグステータス情報）から内部当籤役を生成する処理、当り要求フラグデータの展開処理、当り要求フラグデータを当り要求フラグ格納領域を格納する処理等を行う。なお、図柄設定処理の詳細については、後述の図９７を参照しながら後で説明する。 Next, the main CPU 101 performs a symbol setting process (S205). In this process, the main CPU 101 performs processes such as generating an internal winning combination from the win request flag status (flag status information), expanding the win request flag data, and storing the win request flag data in the win request flag storage area. Details of the symbol setting process will be explained later with reference to Figure 97 below.
次いで、メインＣＰＵ１０１は、スタートコマンド生成格納処理を行う（Ｓ２０６）。この処理では、メインＣＰＵ１０１は、副制御回路２００に送信するスタートコマンドのデータを生成し、該コマンドデータをメインＲＡＭ１０３に設けられた通信データ格納領域（図７５Ｂ参照）に保存する。通信データ格納領域に保存されたスタートコマンドは、後述の図１５８で説明する割込処理内の通信データ送信処理により、主制御回路９０から副制御回路２００に送信される。なお、スタートコマンドは、内部当籤役等を特定するパラメータ（サブフラグ等）を含んで構成される。 Next, the main CPU 101 performs a start command generation and storage process (S206). In this process, the main CPU 101 generates start command data to be sent to the sub-control circuit 200 and stores the command data in a communication data storage area (see Figure 75B) provided in the main RAM 103. The start command stored in the communication data storage area is sent from the main control circuit 90 to the sub-control circuit 200 by a communication data transmission process within the interrupt process described below in Figure 158. The start command is configured to include parameters (sub-flags, etc.) that specify internal winning combinations, etc.
次いで、メインＣＰＵ１０１は、第２インターフェースボード制御処理を行う（Ｓ２０７）。なお、第２インターフェースボード制御処理は、メインＲＡＭ１０３の規定外用作業領域で実行される。第２インターフェースボード制御処理の詳細については、後述の図１０２を参照しながら後で説明する。 Next, the main CPU 101 performs second interface board control processing (S207). Note that the second interface board control processing is executed in the non-regular work area of the main RAM 103. Details of the second interface board control processing will be explained later with reference to Figure 102 below.
次いで、メインＣＰＵ１０１は、状態別制御処理を行う（Ｓ２０８）。この処理では、メインＣＰＵ１０１は、主に、遊技状態に応じた遊技開始時処理（スタート処理）を行う。なお、状態別制御処理の詳細については、後述の図１０４を参照しながら後で説明する。 Next, the main CPU 101 performs state-specific control processing (S208). In this processing, the main CPU 101 mainly performs game start processing (start processing) according to the game status. Details of the state-specific control processing will be explained later with reference to Figure 104.
次いで、メインＣＰＵ１０１は、リール停止初期設定処理を行う（Ｓ２０９）。この処理では、メインＣＰＵ１０１は、リール停止初期設定テーブル（図２６参照）を参照し、内部当籤役及び遊技状態に基づいて、引込優先順位テーブル選択テーブル番号、引込優先順位テーブル番号、停止テーブル番号を取得する処理や、ストップボタン未作動カウンタに「３」を格納する処理などを行う。 Next, the main CPU 101 performs reel stop initial setting processing (S209). In this processing, the main CPU 101 references the reel stop initial setting table (see FIG. 26) and performs processing such as obtaining the attraction priority table selection table number, attraction priority table number, and stop table number based on the internal winning combination and game status, and storing "3" in the stop button inactivity counter.
次いで、メインＣＰＵ１０１は、リール回転開始処理を行う（Ｓ２１０）。この処理では、メインＣＰＵ１０１は、全リールの回転開始を要求する。そして、全リールの回転開始が要求されると、一定の周期（１．１１７２ｍｓｅｃ）で実行される後述の割込処理（後述の図１５８参照）により、３つのステッピングモータ（不不図示）の駆動が制御され、左リール３Ｌ、中リール３Ｃ及び右リール３Ｒの回転が開始される。次いで、各リールは、その回転速度が定速度に達するまで加速制御され、その後、該定速度が維持されるように制御される。 Next, the main CPU 101 performs reel rotation start processing (S210). In this processing, the main CPU 101 requests that all reels start spinning. When the request for all reels to start spinning is received, the drive of three stepping motors (not shown) is controlled by an interrupt processing (see Figure 158 described below) executed at a fixed cycle (1.1172 msec), which will be described later, to start the rotation of the left reel 3L, center reel 3C, and right reel 3R. Next, each reel is accelerated until its rotation speed reaches a constant speed, and is then controlled to maintain that constant speed.
次いで、メインＣＰＵ１０１は、リール回転開始コマンド生成格納処理を行う（Ｓ２１１）。この処理では、メインＣＰＵ１０１は、副制御回路２００に送信するリール回転開始コマンドのデータを生成し、該コマンドデータをメインＲＡＭ１０３に設けられた通信データ格納領域（図７５Ｂ参照）に保存する。通信データ格納領域に保存されたリール回転開始コマンドは、後述の図１５８で説明する割込処理内の通信データ送信処理により、主制御回路９０から副制御回路２００に送信される。なお、リール回転開始コマンドは、リールの回転開始動作開始されたことを示すパラメータを含んで構成される。 Next, the main CPU 101 performs a reel spin start command generation and storage process (S211). In this process, the main CPU 101 generates data for the reel spin start command to be sent to the sub-control circuit 200, and stores the command data in a communication data storage area (see Figure 75B) provided in the main RAM 103. The reel spin start command stored in the communication data storage area is sent from the main control circuit 90 to the sub-control circuit 200 by a communication data transmission process within the interrupt process described below in Figure 158. The reel spin start command includes a parameter indicating that the reel spin start operation has begun.
次いで、メインＣＰＵ１０１は、引込優先順位格納処理を行う（Ｓ２１２）。この処理では、メインＣＰＵ１０１は、引込優先順位データを取得して、引込優先順位データ格納領域に格納する。なお、引込優先順位格納処理の詳細については、後述の図１２６を参照しながら後で説明する。 Next, the main CPU 101 performs a pull-in priority storage process (S212). In this process, the main CPU 101 acquires pull-in priority data and stores it in the pull-in priority data storage area. Details of the pull-in priority storage process will be explained later with reference to Figure 126.
次いで、メインＣＰＵ１０１は、リール停止制御処理を行う（Ｓ２１３）。この処理では、メインＣＰＵ１０１は、左ストップボタン１７Ｌ、中ストップボタン１７Ｃ及び右ストップボタン１７Ｒがそれぞれ押されたタイミングと内部当籤役とに基づいて該当するリールの回転の停止制御を行う。なお、リール停止制御処理の詳細については、後述の図１３８を参照しながら後で説明する。 Next, the main CPU 101 performs reel stop control processing (S213). In this processing, the main CPU 101 controls the stopping of the rotation of the corresponding reel based on the timing at which the left stop button 17L, center stop button 17C, and right stop button 17R are pressed and the internal winning combination. Details of the reel stop control processing will be explained later with reference to Figure 138.
次いで、メインＣＰＵ１０１は、入賞検索処理を行う（Ｓ２１４）。この処理では、メインＣＰＵ１０１は、図柄コード格納領域（図３５参照）のデータを入賞作動フラグ格納領域（図２８～図３０参照）に格納する。また、この処理では、メインＣＰＵ１０１は、有効ラインに表示役が表示されたか否かを判定し、その判定結果に基づいて、メダルの払出枚数をセットする。なお、入賞検索処理の詳細については、後述の図１４５を参照しながら後で説明する。 Next, the main CPU 101 performs a winning search process (S214). In this process, the main CPU 101 stores the data in the symbol code storage area (see FIG. 35) in the winning activation flag storage area (see FIGS. 28 to 30). In addition, in this process, the main CPU 101 determines whether a display combination has been displayed on an active line, and sets the number of medals to be paid out based on the result of this determination. Details of the winning search process will be explained later with reference to FIG. 145.
次いで、メインＣＰＵ１０１は、イリーガルヒットチェック処理を行う（Ｓ２１５）。この処理では、メインＣＰＵ１０１は、当り要求フラグ（内部当籤役）と入賞作動フラグ（表示役）とを合成し、その合成結果に基づいてイリーガルヒットエラーの有無を判定する。なお、イリーガルヒットチェック処理の詳細については、後述の図１４８を参照しながら後で説明する。 Next, the main CPU 101 performs illegal hit check processing (S215). In this processing, the main CPU 101 combines the win request flag (internal winning combination) with the win activation flag (display combination), and determines whether or not an illegal hit error has occurred based on the result of this combination. Details of the illegal hit check processing will be explained later with reference to Figure 148.
次いで、メインＣＰＵ１０１は、入賞チェック・メダル払出処理を行う（Ｓ２１６）。この処理では、メインＣＰＵ１０１は、入賞作動コマンドの生成処理を行う。また、この処理では、メインＣＰＵ１０１は、Ｓ２１４において決定された表示役の払出枚数に基づいて、ホッパー装置５１の駆動やクレジット枚数の更新を行い、メダルの払い出し処理を行う。なお、入賞チェック・メダル払出処理の詳細については、後述の図１５０を参照しながら後で説明する。 Next, the main CPU 101 performs a winning check and medal payout process (S216). In this process, the main CPU 101 performs a winning activation command generation process. In this process, the main CPU 101 also drives the hopper device 51 and updates the number of credits based on the number of medals to be paid out for the displayed combination determined in S214, and performs a medal payout process. Details of the winning check and medal payout process will be explained later with reference to Figure 150.
次いで、メインＣＰＵ１０１は、ＢＢチェック処理を行う（Ｓ２１７）。この処理では、メインＣＰＵ１０１は、ボーナス状態の作動及び終了を制御する。なお、ＢＢチェック処理の詳細については、後述の図１５４を参照しながら後で説明する。 Next, the main CPU 101 performs a BB check process (S217). In this process, the main CPU 101 controls the activation and termination of the bonus state. Details of the BB check process will be explained later with reference to Figure 154.
次いで、メインＣＰＵ１０１は、ＲＴチェック処理を行う（Ｓ２１８）。この処理では、メインＣＰＵ１０１は、有効ライン上に停止表示された図柄組合せに基づいてＲＴ状態の移行制御を行う。なお、ＲＴチェック処理の詳細については、後述の図１５５及び図１５６を参照しながら後で説明する。 Next, the main CPU 101 performs an RT check process (S218). In this process, the main CPU 101 controls the transition to the RT state based on the symbol combination that is stopped and displayed on the pay line. Details of the RT check process will be explained later with reference to Figures 155 and 156.
次いで、メインＣＰＵ１０１は、ＣＺ・ＡＲＴ終了時処理を行う（Ｓ２１９）。この処理では、メインＣＰＵ１０１は、主に、ＣＺの引き戻し抽籤処理を行う。なお、ＣＺ・ＡＲＴ終了時処理の詳細については、後述の図１５７を参照しながら後で説明する。そして、Ｓ２１９の処理後（一遊技終了後）、メインＣＰＵ１０１は、処理をＳ２０１の処理に戻す。 Next, the main CPU 101 performs CZ/ART end processing (S219). In this processing, the main CPU 101 mainly performs CZ retraction lottery processing. Details of the CZ/ART end processing will be explained later with reference to Figure 157 below. Then, after processing S219 (after one game has ended), the main CPU 101 returns the processing to S201.
［メダル受付・スタートチェック処理］
次に、図８３及び図８４を参照して、メインフロー（図８２参照）中のＳ２０２で行うメダル受付・スタートチェック処理について説明する。なお、図８３は、メダル受付・スタートチェック処理の手順を示すフローチャートであり、図８４は、メダル受付・スタートチェック処理中のＳ２３１～Ｓ２３３の処理を実行するためのソースプログラムの一例を示す図である。
[Medal reception and start check processing]
Next, the medal acceptance/start check process performed in S202 of the main flow (see Fig. 82) will be described with reference to Fig. 83 and Fig. 84. Fig. 83 is a flowchart showing the medal acceptance/start check process, and Fig. 84 is a diagram showing an example of a source program for executing the processes of S231 to S233 during the medal acceptance/start check process.
まず、メインＣＰＵ１０１は、自動投入メダルカウンタの値が「０」であるか否か（自動投入要求はあるか否か）を判別する（Ｓ２２１）。なお、この処理において、自動投入メダルカウンタが「１」以上であるときは、メインＣＰＵ１０１は、自動投入要求があると判別する。また、自動投入メダルカウンタは、前回の単位遊技において再遊技（リプレイ）に係る表示役が成立したか否かを識別するためのデータである。再遊技に係る表示役が成立したときには、前回の単位遊技において投入された枚数分のメダルが自動投入メダルカウンタに自動的に投入される。 First, the main CPU 101 determines whether the value of the automatic insertion medal counter is "0" (whether an automatic insertion request has been made) (S221). In this process, if the automatic insertion medal counter is "1" or greater, the main CPU 101 determines that an automatic insertion request has been made. Furthermore, the automatic insertion medal counter is data used to identify whether a display combination related to a replay was achieved in the previous unit game. When a display combination related to a replay is achieved, the number of medals inserted in the previous unit game is automatically inserted into the automatic insertion medal counter.
Ｓ２２１において、メインＣＰＵ１０１が、自動投入メダルカウンタの値が「０」であると判別したとき（Ｓ２２１がＹＥＳ判定の場合）、メインＣＰＵ１０１は、後述のＳ２２５の処理を行う。 In S221, when the main CPU 101 determines that the value of the automatic insertion medal counter is "0" (if S221 returns a YES judgment), the main CPU 101 performs the processing of S225, which will be described later.
一方、Ｓ２２１において、メインＣＰＵ１０１が、自動投入メダルカウンタの値が「０」でないと判別したとき（Ｓ２２１がＮＯ判定の場合）、メインＣＰＵ１０１は、メダル投入処理を行う（Ｓ２２２）。この処理では、メインＣＰＵ１０１は、メダル投入コマンドの生成格納処理やメダル投入枚数のＬＥＤ点灯制御処理などを行う。なお、メダル投入処理の詳細については、後述の図８５を参照しながら後で説明する。 On the other hand, when the main CPU 101 determines in S221 that the value of the automatic insertion medal counter is not "0" (if S221 returns a NO), the main CPU 101 performs medal insertion processing (S222). In this processing, the main CPU 101 performs processing such as generating and storing a medal insertion command and controlling the illumination of an LED indicating the number of inserted medals. Details of the medal insertion processing will be explained later with reference to Figure 85.
次いで、メインＣＰＵ１０１は、自動投入メダルカウンタの値を１減算する（Ｓ２２３）。次いで、減算後の自動投入メダルカウンタの値が「０」であるか否かを判別する（Ｓ２２４）。 Next, the main CPU 101 subtracts 1 from the value of the automatic insertion medal counter (S223). Then, it determines whether the value of the automatic insertion medal counter after the subtraction is "0" (S224).
Ｓ２２４において、メインＣＰＵ１０１が、自動投入メダルカウンタの値が「０」でないと判別したとき（Ｓ２２４がＮＯ判定の場合）、メインＣＰＵ１０１は、処理をＳ２２２の処理に戻し、Ｓ２２２以降の処理を繰り返す。 In S224, when the main CPU 101 determines that the value of the automatic insertion medal counter is not "0" (if S224 returns a NO judgment), the main CPU 101 returns the process to S222 and repeats the processes from S222 onwards.
一方、Ｓ２２４において、メインＣＰＵ１０１が、自動投入メダルカウンタの値が「０」であると判別したとき（Ｓ２２４がＹＥＳ判定の場合）、又は、Ｓ２２１がＹＥＳ判定の場合、メインＣＰＵ１０１は、メダル補助収納庫スイッチチェック処理を行う（Ｓ２２５）。この処理では、メインＣＰＵ１０１は、メダル補助収納庫スイッチ７５のオン／オフ状態に基づいて、メダル補助収納庫５２がメダルで満杯になっているか否かを検出する。 On the other hand, when the main CPU 101 determines in S224 that the value of the automatic insertion medal counter is "0" (if S224 returns a YES judgment), or if S221 returns a YES judgment, the main CPU 101 performs auxiliary medal storage switch check processing (S225). In this processing, the main CPU 101 detects whether the auxiliary medal storage 52 is full of medals based on the on/off state of the auxiliary medal storage switch 75.
次いで、メインＣＰＵ１０１は、メダル投入状態チェック処理を行う（Ｓ２２６）。次いで、メインＣＰＵ１０１は、メダル投入状態チェック処理の結果に基づいて、メダル投入可能な状態であるか否かを判別する（Ｓ２２７）。 The main CPU 101 then performs a medal insertion status check process (S226). Based on the results of the medal insertion status check process, the main CPU 101 then determines whether or not medals can be inserted (S227).
Ｓ２２７において、メインＣＰＵ１０１が、メダル投入可能な状態でないと判別したとき（Ｓ２２７がＮＯ判定の場合）、メインＣＰＵ１０１は、後述のＳ２３１の処理を行う。 If the main CPU 101 determines in S227 that it is not possible to insert a medal (if S227 is a NO judgment), the main CPU 101 performs the processing of S231, which will be described later.
一方、Ｓ２２７において、メインＣＰＵ１０１が、メダル投入可能な状態であると判別したとき（Ｓ２２７がＹＥＳ判定の場合）、メインＣＰＵ１０１は、メダル投入チェック処理を行う（Ｓ２２８）。この処理では、メインＣＰＵ１０１は、例えば、メダルセンサ入力状態に基づいて、メダルが正常に通過したか否かの判定処理や、規定数を超えてメダル投入が行われた場合に該メダルをクレジットする処理などを行う。なお、メダル投入チェック処理の詳細については、後述の図８７を参照しながら後で説明する。 On the other hand, when the main CPU 101 determines in S227 that medals can be inserted (YES in S227), the main CPU 101 performs medal insertion check processing (S228). In this processing, the main CPU 101 performs, for example, processing based on the medal sensor input status to determine whether medals have passed through normally, and processing to credit medals if more than the specified number of medals have been inserted. Details of the medal insertion check processing will be explained later with reference to Figure 87 below.
次いで、メインＣＰＵ１０１は、メダル投入チェック処理の結果に基づいて、メダル投入又はクレジット可能な状態であるか否かを判別する（Ｓ２２９）。 Next, the main CPU 101 determines whether or not a medal can be inserted or credited based on the results of the medal insertion check process (S229).
Ｓ２２９において、メインＣＰＵ１０１が、メダル投入又はクレジット可能な状態であると判別したとき（Ｓ２２９がＹＥＳ判定の場合）、メインＣＰＵ１０１は、後述のＳ２３１の処理を行う。一方、Ｓ２２９において、メインＣＰＵ１０１が、メダル投入又はクレジット可能な状態でないと判別したとき（Ｓ２２９がＮＯ判定の場合）、メインＣＰＵ１０１は、メダル受付禁止の処理を行う（Ｓ２３０）。この処理により、セレクタ６６（図４参照）のソレノイドの駆動が行われず、投入されたメダルがメダル払出口２４から排出される。 When the main CPU 101 determines in S229 that a medal can be inserted or a credit can be issued (if S229 returns a YES), the main CPU 101 performs the processing of S231, which will be described later. On the other hand, when the main CPU 101 determines in S229 that a medal cannot be inserted or a credit can not be issued (if S229 returns a NO), the main CPU 101 performs processing to prohibit medal acceptance (S230). This processing prevents the solenoid of the selector 66 (see Figure 4) from being driven, and inserted medals are discharged from the medal payout opening 24.
Ｓ２３０の処理後、Ｓ２２７がＮＯ判定の場合、又は、Ｓ２２９がＹＥＳ判定の場合、メインＣＰＵ１０１は、現在のメダルの投入枚数が遊技可能開始枚数であるか否かを判別する（Ｓ２３１）。なお、本実施形態では、遊技開始可能枚数は３枚である（図２８～図３０参照）。 After processing S230, if S227 returns a NO judgment, or S229 returns a YES judgment, the main CPU 101 determines whether the current number of inserted medals is the playable start number (S231). In this embodiment, the playable start number is three medals (see Figures 28 to 30).
Ｓ２３１において、メインＣＰＵ１０１が、現在のメダルの投入枚数が遊技可能開始枚数であると判別したとき（Ｓ２３１がＹＥＳ判定の場合）、メインＣＰＵ１０１は、後述のＳ２３４の処理を行う。一方、Ｓ２３１において、メインＣＰＵ１０１が、現在のメダルの投入枚数が遊技可能開始枚数でないと判別したとき（Ｓ２３１がＮＯ判定の場合）、メインＣＰＵ１０１は、メダル投入があるか否かを判別する（Ｓ２３２）。 In S231, when the main CPU 101 determines that the current number of inserted medals is the playable start number (if S231 returns a YES), the main CPU 101 performs the processing of S234, described below. On the other hand, in S231, when the main CPU 101 determines that the current number of inserted medals is not the playable start number (if S231 returns a NO), the main CPU 101 determines whether medals have been inserted (S232).
Ｓ２３２において、メインＣＰＵ１０１が、メダル投入があると判別したとき（Ｓ２３２がＹＥＳ判定の場合）、メインＣＰＵ１０１は、処理をＳ２２６に戻し、Ｓ２２６以降の処理を繰り返す。一方、Ｓ２３２において、メインＣＰＵ１０１が、メダル投入がないと判別したとき（Ｓ２３２がＮＯ判定の場合）、メインＣＰＵ１０１は、図６８で説明した設定変更確認処理を行う（Ｓ２３３）。この処理では、メインＣＰＵ１０１は、設定確認開始時の設定変更コマンドの生成格納処理などを行う。 When the main CPU 101 determines in S232 that a medal has been inserted (YES in S232), the main CPU 101 returns the process to S226 and repeats the processes from S226 onwards. On the other hand, when the main CPU 101 determines in S232 that a medal has not been inserted (NO in S232), the main CPU 101 performs the setting change confirmation process described in FIG. 68 (S233). In this process, the main CPU 101 performs processes such as generating and storing a setting change command when setting confirmation begins.
Ｓ２３３の処理後又はＳ２３１がＹＥＳ判定の場合、メインＣＰＵ１０１は、スタートスイッチ７９がオン状態であるか否かを判別する（Ｓ２３４）。 After processing S233 or if S231 returns a YES answer, the main CPU 101 determines whether the start switch 79 is on (S234).
Ｓ２３４において、メインＣＰＵ１０１が、スタートスイッチ７９がオン状態でないと判別したとき（Ｓ２３４がＮＯ判定の場合）、メインＣＰＵ１０１は、処理をＳ２２６に戻し、Ｓ２２６以降の処理を繰り返す。 If the main CPU 101 determines in S234 that the start switch 79 is not in the ON state (if S234 is a NO judgment), the main CPU 101 returns the process to S226 and repeats the process from S226 onwards.
一方、Ｓ２３４において、メインＣＰＵ１０１が、スタートスイッチ７９がオン状態であると判別したとき（Ｓ２３４がＹＥＳ判定の場合）、メインＣＰＵ１０１は、メダル受付禁止の処理を行う（Ｓ２３５）。この処理により、セレクタ６６（図４参照）のソレノイドの駆動が行われず、投入されたメダルがメダル払出口２４から排出される。そして、Ｓ２３５の処理後、メインＣＰＵ１０１は、メダル受付・スタートチェック処理を終了し、処理をメインフロー（図８２参照）のＳ２０３に移す。 On the other hand, when the main CPU 101 determines in S234 that the start switch 79 is in the on state (YES in S234), the main CPU 101 performs medal acceptance prohibition processing (S235). This processing prevents the solenoid of the selector 66 (see FIG. 4) from being driven, and inserted medals are discharged from the medal payout opening 24. Then, after processing S235, the main CPU 101 ends the medal acceptance/start check processing and proceeds to S203 of the main flow (see FIG. 82).
本実施形態では、上述のようにしてメダル受付・スタートチェック処理が行われる。そして、上述したメダル受付・スタートチェック処理中のＳ２３１～Ｓ２３３の処理は、メインＣＰＵ１０１が、図８４のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。その中でも、Ｓ２３３の処理では、メインＣＰＵ１０１専用命令コードである「ＣＡＬＬＦ」命令により、処理を設定変更確認処理の実行プログラムのアドレス「ＳＢ＿ＷＶＳＣ＿００」にジャンプさせ、図６８及び図６９で説明した設定変更確認処理を行う。 In this embodiment, the medal acceptance and start check process is performed as described above. The main CPU 101 executes steps S231 to S233 of the medal acceptance and start check process in sequence, as defined in the source program of FIG. 84. In particular, in step S233, the "CALLF" command, an instruction code exclusive to the main CPU 101, causes the process to jump to address "SB_WVSC_00" in the execution program for the setting change confirmation process, and the setting change confirmation process described in FIGS. 68 and 69 is performed.
そして、上述したメダル受付・スタートチェック処理中のＳ２３３の処理、すなわち、設定変更確認処理は、遊技状態に関係なく実行される。それゆえ、本実施形態では、遊技状態に関係なく、すなわち、遊技状態がボーナス状態（特賞作動状態）であっても、設定値及びホールメニュー（各種履歴データ（エラー、電断履歴等））を確認することができ、ゴト等の不正行為を抑制することができる。 The processing of S233 during the medal acceptance and start check process described above, i.e., the setting change confirmation processing, is executed regardless of the gaming state. Therefore, in this embodiment, regardless of the gaming state, i.e., even if the gaming state is in the bonus state (special prize activation state), the setting values and hall menu (various history data (errors, power outage history, etc.)) can be checked, thereby preventing fraudulent behavior such as cheating.
［メダル投入処理］
次に、図８５及び図８６を参照して、メダル受付・スタートチェック処理（図８３参照）中のＳ２２２で行うメダル投入処理について説明する。なお、図８５は、メダル投入処理の手順を示すフローチャートであり、図８６は、メダル投入処理を実行するためのソースプログラムの一例を示す図である。
[Medal insertion processing]
Next, the medal insertion process performed in S222 during the medal acceptance/start check process (see Fig. 83) will be described with reference to Fig. 85 and Fig. 86. Fig. 85 is a flowchart showing the steps of the medal insertion process, and Fig. 86 is a diagram showing an example of a source program for executing the medal insertion process.
まず、メインＣＰＵ１０１は、メダルカウンタの値に「１」を加算する（Ｓ２４１）。なお、メダルカウンタは、メダルの投入枚数をカウント（計数）するためのカウンタであり、メインＲＡＭ１０３に設けられる。 First, the main CPU 101 adds "1" to the value of the medal counter (S241). The medal counter is a counter for counting the number of inserted medals, and is provided in the main RAM 103.
次いで、メインＣＰＵ１０１は、メダル投入コマンド生成格納処理を行う（Ｓ２４２）。この処理では、メインＣＰＵ１０１は、副制御回路２００に送信するメダル投入コマンドのデータを生成し、該コマンドデータをメインＲＡＭ１０３に設けられた通信データ格納領域（図７５Ｂ参照）に保存する。通信データ格納領域に保存されたメダル投入コマンドは、後述の図１５８で説明する割込処理内の通信データ送信処理により、主制御回路９０から副制御回路２００に送信される。すなわち、メダル投入コマンドは、メダルが１枚投入される度に、主制御回路９０から副制御回路２００に送信される。なお、メダル投入コマンドは、投入枚数等を特定するためのパラメータを含んで構成される。 Next, the main CPU 101 performs a medal insertion command generation and storage process (S242). In this process, the main CPU 101 generates medal insertion command data to be sent to the sub-control circuit 200 and saves the command data in a communication data storage area (see Figure 75B) provided in the main RAM 103. The medal insertion command saved in the communication data storage area is sent from the main control circuit 90 to the sub-control circuit 200 by a communication data transmission process within the interrupt process described below in Figure 158. In other words, the medal insertion command is sent from the main control circuit 90 to the sub-control circuit 200 each time a medal is inserted. The medal insertion command includes parameters for specifying the number of medals inserted, etc.
次いで、メインＣＰＵ１０１は、ＬＥＤ８２（図７参照）に含まれるメダル投入枚数表示用の第１～第３ＬＥＤを消灯させる（Ｓ２４３）。次いで、メインＣＰＵ１０１は、メダル投入枚数（メダルカウンタの値）に基づいて、該メダル投入枚数に対応するＬＥＤ点灯データ（点灯制御データ）を算出する（Ｓ２４４）。この処理において、例えば、メダル投入枚数が１枚である場合には、メダル投入枚数表示用の第１ＬＥＤのみを点灯させるＬＥＤ点灯データが算出され、また、例えば、メダル投入枚数が３枚である場合には、メダル投入枚数表示用の第１～第３ＬＥＤの全てを点灯させるＬＥＤ点灯データが算出される。なお、このＬＥＤ点灯データの算出手法については、後で詳述する。 Next, the main CPU 101 turns off the first through third LEDs included in the LED 82 (see FIG. 7) that are used to display the number of inserted medals (S243). Next, the main CPU 101 calculates LED lighting data (lighting control data) corresponding to the number of inserted medals based on the number of inserted medals (the value of the medal counter) (S244). In this process, for example, if the number of inserted medals is one, LED lighting data is calculated that will light only the first LED that displays the number of inserted medals. Also, for example, if the number of inserted medals is three, LED lighting data is calculated that will light all of the first through third LEDs that display the number of inserted medals. The method for calculating this LED lighting data will be described in detail later.
次いで、メインＣＰＵ１０１は、算出されたＬＥＤ点灯データを用いて、対応するメダル投入枚数表示用のＬＥＤを点灯させる（Ｓ２４５）。そして、Ｓ２４５の処理後、メインＣＰＵ１０１は、メダル投入処理を終了し、処理をメダル受付・スタートチェック処理（図８３参照）のＳ２２３に移す。 Next, the main CPU 101 uses the calculated LED lighting data to light up the corresponding LED for displaying the number of inserted medals (S245). After processing S245, the main CPU 101 ends the medal insertion processing and moves the processing to S223 of the medal acceptance/start check processing (see Figure 83).
本実施形態では、上述のようにしてメダル投入処理が行われる。なお、上述したメダル投入処理は、メインＣＰＵ１０１が、図８６のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。その中でＳ２４４の処理では、メダル投入枚数表示用のＬＥＤ点灯データがテーブルを参照したループ処理でなく、演算処理により生成される。この演算処理は、メインＣＰＵ１０１が図８６に示すソースプログラム中のソースコード「ＬＤ Ａ，Ｌ」～「ＯＲ Ｌ」を順次実行することにより行われる。 In this embodiment, the medal insertion process is performed as described above. The medal insertion process described above is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 86. Among these, in the process of S244, the LED lighting data for displaying the number of inserted medals is generated by calculation processing rather than by loop processing that references a table. This calculation processing is performed by the main CPU 101 sequentially executing the source code "LD A, L" to "OR L" in the source program shown in FIG. 86.
この演算処理では、まず、ソースコード「ＬＤ Ａ，Ｌ」の実行により、Ｌレジスタに格納されたメダル投入枚数のデータがＡレジスタに格納される。例えば、メダル投入枚数が３枚である場合には、「００００００１１Ｂ」（１０進数で「３」）がＡレジスタに格納される。なお、本実施形態において、１バイトデータを「＊＊＊＊＊＊＊＊Ｂ」と記すが、最後の文字「Ｂ」は、文字「Ｂ」の前に示された「０」又は「１」がビットデータであることを意味する。 In this calculation process, first, the source code "LD A, L" is executed, and the data on the number of inserted medals stored in the L register is stored in the A register. For example, if three medals are inserted, "00000011B" ("3" in decimal) is stored in the A register. In this embodiment, one byte of data is written as "****B", and the final character "B" indicates that the "0" or "1" before the character "B" is bit data.
次いで、ソースコード「ＡＤＤ Ａ，Ａ」の実行により、Ａレジスタに格納されたデータにＡレジスタに格納されたデータが加算され、該加算結果がＡレジスタに格納される。例えば、この「ＡＤＤ」命令の実行前の時点でＡレジスタに格納されているデータが「００００００１１Ｂ」である場合（メダル投入枚数が３枚である場合）、この「ＡＤＤ」命令により、加算結果となる「０００００１１０Ｂ」がＡレジスタに格納される。 Next, by executing the source code "ADD A, A", the data stored in the A register is added to the data stored in the A register, and the result of this addition is stored in the A register. For example, if the data stored in the A register before this "ADD" command is executed is "00000011B" (when three medals have been inserted), then this "ADD" command will cause the addition result, "00000110B", to be stored in the A register.
次いで、ソースコード「ＤＥＣ Ａ」の実行により、Ａレジスタに格納されているデータが１減算され、該減算結果がＡレジスタに格納される。例えば、この「ＤＥＣ」命令の実行前の時点でＡレジスタに格納されているデータが「０００００１１０Ｂ」である場合、この「ＤＥＣ」命令により、減算結果となる「０００００１０１Ｂ」がＡレジスタに格納される。 Next, by executing the source code "DEC A", the data stored in the A register is decremented by 1, and the result of the subtraction is stored in the A register. For example, if the data stored in the A register before executing this "DEC" instruction is "00000110B", the subtraction result "00000101B" will be stored in the A register by this "DEC" instruction.
次いで、ソースコード「ＯＲ Ｌ」の実行により、Ｌレジスタに格納されているデータ（メダル投入枚数）とＡレジスタに格納されているデータとの論理和演算が行われ、該演算結果がＡレジスタに格納される。例えば、この「ＯＲ」命令の実行前の時点でＡレジスタに格納されているデータが「０００００１０１Ｂ」であり、Ｌレジスタに格納されているデータが「００００００１１Ｂ」である場合（メダル投入枚数が３枚である場合）、この「ＯＲ」命令により、両データの論理和演算の結果となる「０００００１１１Ｂ」がＡレジスタに格納される。そして、「ＯＲ」命令の実行によりＡレジスタに格納されたデータが、メダル投入枚数表示用のＬＥＤ点灯データ（メダル投入ＬＥＤの点灯状態を示すデータ）となる。 Next, by executing the source code "OR L", a logical OR operation is performed on the data stored in the L register (number of inserted medals) and the data stored in the A register, and the result of this operation is stored in the A register. For example, if the data stored in the A register before executing this "OR" command is "00000101B" and the data stored in the L register is "00000011B" (when the number of inserted medals is three), then this "OR" command will store the result of the logical OR operation of both data, "00000111B", in the A register. The data stored in the A register by executing the "OR" command then becomes the LED lighting data for displaying the number of inserted medals (data that indicates the lighting state of the medal inserted LED).
例えば、メダル投入枚数が３枚である場合には、上述のように、Ｓ２４４のメダル投入枚数表示用のＬＥＤ点灯データの算出処理により、最終的な算出結果「０００００１１１Ｂ」がメダル投入枚数表示用のＬＥＤ点灯データとなる。そして、本実施形態では、最終的に算出されたＬＥＤ点灯データのビット０の「１／０」が１枚目のメダル投入枚数表示用のＬＥＤ（第１ＬＥＤ）への出力ポートの「オン／オフ」状態に対応し、ビット１の「１／０」が２枚目のメダル投入枚数表示用のＬＥＤ（第２ＬＥＤ）への出力ポートの「オン／オフ」状態に対応し、ビット２の「１／０」が３枚目のメダル投入枚数表示用のＬＥＤ（第３ＬＥＤ）への出力ポートの「オン／オフ」状態に対応する。それゆえ、メダル投入枚数が３枚である場合には、上述のように、ＬＥＤ点灯データとして「０００００１１１Ｂ」が生成されるので、メダル投入枚数表示用の第１～第３ＬＥＤの全ての出力ポートがオン状態にセットされ、メダル投入枚数表示用の第１～第３ＬＥＤが全て点灯状態となる。 For example, if three medals are inserted, as described above, the calculation process for the LED illumination data for displaying the number of inserted medals in S244 results in the final calculation result of "00000111B" becoming the LED illumination data for displaying the number of inserted medals. In this embodiment, the "1/0" in bit 0 of the finally calculated LED illumination data corresponds to the "on/off" state of the output port for the LED (first LED) for displaying the first number of inserted medals, the "1/0" in bit 1 corresponds to the "on/off" state of the output port for the LED (second LED) for displaying the second number of inserted medals, and the "1/0" in bit 2 corresponds to the "on/off" state of the output port for the LED (third LED) for displaying the third number of inserted medals. Therefore, when three medals are inserted, as described above, the LED lighting data generated is "00000111B", so all output ports for the first through third LEDs used to display the number of inserted medals are set to the on state, and all first through third LEDs used to display the number of inserted medals are lit.
上述のようにしてメダル投入枚数表示用のＬＥＤ点灯データを演算処理により生成した場合、メダル投入枚数表示用のＬＥＤ点灯データを生成する際に参照するテーブルデータが不要となるのでメインＲＯＭ１０２のテーブル領域の空き容量を増やすことができるとともに、プログラムの容量増を最小限に抑えることができる。すなわち、本実施形態の上述したメダル投入処理では、メダル投入ＬＥＤ表示の処理を効率化することができるとともに、メインＲＯＭ１０２の空き容量を確保し（増やし）、該増えた空き領域を活用して、遊技性を高めることが可能になる。 When the LED lighting data for displaying the number of inserted medals is generated by calculation processing as described above, there is no need for table data to be referenced when generating the LED lighting data for displaying the number of inserted medals, so the free space in the table area of the main ROM 102 can be increased and the increase in program size can be minimized. In other words, the above-described medal insertion processing in this embodiment not only makes it possible to efficiently process the medal insertion LED display, but also secures (increases) free space in the main ROM 102, making it possible to utilize this increased free space to improve playability.
［メダル投入チェック処理］
次に、図８７及び図８８を参照して、メダル受付・スタートチェック処理（図８３参照）中のＳ２２８で行うメダル投入チェック処理について説明する。なお、図８７は、メダル投入チェック処理の手順を示すフローチャートであり、図８８は、メダル投入チェック処理中のＳ２５５～Ｓ２５８の処理を実行するためのソースプログラムの一例を示す図である。
[Medal insertion check process]
Next, the medal insertion check process performed in S228 during the medal acceptance/start check process (see FIG. 83) will be described with reference to Figures 87 and 88. Note that Figure 87 is a flowchart showing the steps of the medal insertion check process, and Figure 88 is a diagram showing an example of a source program for executing the processes of S255 to S258 during the medal insertion check process.
まず、メインＣＰＵ１０１は、再遊技中であるか否かを判別する（Ｓ２５１）。 First, the main CPU 101 determines whether a replay is in progress (S251).
Ｓ２５１において、メインＣＰＵ１０１が、再遊技中であると判別したとき（Ｓ２５１がＹＥＳ判定の場合）、メインＣＰＵ１０１は、メダル投入チェック処理を終了し、処理をメダル受付・スタートチェック処理（図８３参照）のＳ２２９に移す。 When the main CPU 101 determines in S251 that a replay is in progress (if S251 returns a YES judgment), the main CPU 101 terminates the medal insertion check process and transfers processing to S229 of the medal acceptance/start check process (see Figure 83).
一方、Ｓ２５１において、メインＣＰＵ１０１が、再遊技中でないと判別したとき（Ｓ２５１がＮＯ判定の場合）、メインＣＰＵ１０１は、メダル受付許可を行う（Ｓ２５２）。この処理では、セレクタ６６（図４参照）のソレノイドの駆動が行われ、メダル投入口１４から投入されたメダルが受け入れられる。受け入れられたメダルは計数されてからホッパー装置５１へ案内される。 On the other hand, when the main CPU 101 determines in S251 that a replay is not in progress (if S251 returns a NO), the main CPU 101 permits medal acceptance (S252). In this process, the solenoid of the selector 66 (see Figure 4) is driven, and medals inserted through the medal insertion slot 14 are accepted. The accepted medals are counted and then guided to the hopper device 51.
次いで、メインＣＰＵ１０１は、ベットボタンチェック処理を行う（Ｓ２５３）。この処理では、メインＣＰＵ１０１は、ＢＥＴスイッチ７７のオン／オフ状態に基づいて、ベットボタン（ＭＡＸベットボタン１５ａ又は１ベットボタン１５ｂ）の操作が行われたか否かを判別する。次いで、メインＣＰＵ１０１は、Ｓ２５３のベットボタンチェック処理の結果に基づいて、ベット動作が完了したか否かを判別する（Ｓ２５４）。 Next, the main CPU 101 performs a bet button check process (S253). In this process, the main CPU 101 determines whether a bet button (MAX bet button 15a or 1 bet button 15b) has been operated, based on the on/off state of the bet switch 77. Next, the main CPU 101 determines whether the bet operation has been completed, based on the result of the bet button check process of S253 (S254).
Ｓ２５４において、メインＣＰＵ１０１が、ベット動作が完了したと判別したとき（Ｓ２５４がＹＥＳ判定の場合）、メインＣＰＵ１０１は、メダル投入チェック処理を終了し、処理をメダル受付・スタートチェック処理（図８３参照）のＳ２２９に移す。 When the main CPU 101 determines in S254 that the betting operation has been completed (if S254 returns a YES judgment), the main CPU 101 ends the medal insertion check process and transfers processing to S229 of the medal acceptance/start check process (see Figure 83).
一方、Ｓ２５４において、メインＣＰＵ１０１が、ベット動作が完了していないと判別したとき（Ｓ２５４がＮＯ判定の場合）、メインＣＰＵ１０１は、現処理時のメダルセンサ入力状態（遊技媒体の受付状態）と、前回処理時のメダルセンサ入力状態とを取得する（Ｓ２５５）。なお、メダルセンサ入力状態は、メダル投入口１４に受け入れられたメダルのセレクタ６６内の通過状況を示す情報であり、セレクタ６６に入口及び出口に設けられた各メダルセンサ（不図示）の検知結果により生成される。 On the other hand, when the main CPU 101 determines in S254 that the betting operation has not been completed (if S254 returns a NO judgment), the main CPU 101 acquires the medal sensor input status (gaming medium acceptance status) at the time of the current process and the medal sensor input status at the time of the previous process (S255). Note that the medal sensor input status is information indicating the passage status of medals received in the medal insertion slot 14 through the selector 66, and is generated from the detection results of each medal sensor (not shown) provided at the entrance and exit of the selector 66.
本実施形態では、メダルセンサ入力状態は、１バイト（８ビット）のデータで表され、セレクタ６６の出口にメダルの通過方向に並んで設けられた上流側の第１メダルセンサ（不図示）の検知結果がビット０の情報（「０」又は「１」）に対応し、下流側の第２メダルセンサ（不図示）の検知結果がビット１の情報（「０」又は「１」）に対応する。第１メダルセンサによりメダルの通過が検知された場合には、ビット０に「１」がセットされ、第２メダルセンサによりメダルの通過が検知された場合には、ビット１に「１」がセットされる。それゆえ、メダルセンサ入力状態「００００００００Ｂ」は、メダル通過前又は通過後（通過時）の状態を示し、メダルセンサ入力状態「０００００００１Ｂ」は、メダル通過開始時の状態を示し、メダルセンサ入力状態「００００００１１Ｂ」は、メダル通過中の状態を示し、メダルセンサ入力状態「００００００１０Ｂ」は、メダル通過完了直前の状態を示す。 In this embodiment, the medal sensor input status is represented by 1 byte (8 bits) of data. The detection result of the upstream first medal sensor (not shown), which is installed alongside the exit of selector 66 in the direction of medal passage, corresponds to bit 0 information ("0" or "1"). The detection result of the downstream second medal sensor (not shown) corresponds to bit 1 information ("0" or "1"). When the first medal sensor detects the passage of a medal, "1" is set to bit 0. When the second medal sensor detects the passage of a medal, "1" is set to bit 1. Therefore, the medal sensor input status "00000000B" indicates the state before or after (at the time of) medal passage. The medal sensor input status "00000001B" indicates the state at the start of medal passage. The medal sensor input status "00000011B" indicates the state during medal passage. The medal sensor input status "00000010B" indicates the state immediately before the medal is completely passed.
次いで、メインＣＰＵ１０１は、現処理時のメダルセンサ入力状態が前回処理時のメダルセンサ入力状態から変化したか否かを判別する（Ｓ２５６）。 Next, the main CPU 101 determines whether the medal sensor input state during the current process has changed from the medal sensor input state during the previous process (S256).
Ｓ２５６において、メインＣＰＵ１０１が、現処理時のメダルセンサ入力状態が前回処理時のメダルセンサ入力状態から変化していないと判別したとき（Ｓ２５６がＮＯ判定の場合）、メインＣＰＵ１０１は、後述のＳ２６１の処理を行う。 In S256, when the main CPU 101 determines that the medal sensor input state during the current process has not changed from the medal sensor input state during the previous process (if S256 returns NO), the main CPU 101 performs the processing of S261, which will be described later.
一方、Ｓ２５６において、メインＣＰＵ１０１が、現処理時のメダルセンサ入力状態が前回処理時のメダルセンサ入力状態から変化したと判別したとき（Ｓ２５６がＹＥＳ判定の場合）、メインＣＰＵ１０１は、前回処理時のメダルセンサ入力状態に基づいて、演算処理により、現処理時で得られるメダルセンサ入力状態の正常値（正常変化値）を生成する（Ｓ２５７）。 On the other hand, in S256, when the main CPU 101 determines that the medal sensor input state during the current process has changed from the medal sensor input state during the previous process (if S256 returns a YES judgment), the main CPU 101 performs calculations based on the medal sensor input state during the previous process to generate a normal value (normal change value) for the medal sensor input state obtained during the current process (S257).
なお、この処理において、前回処理時のメダルセンサ入力状態が「００００００００Ｂ」である場合（第１及び第２メダルセンサがともにメダル未検知である場合）には、メダルセンサ入力状態の正常変化値として「０００００００１Ｂ」（第１メダルセンサがメダル検知であり、第２メダルセンサがメダル未検知である場合）が生成され、前回処理時のメダルセンサ入力状態が「０００００００１Ｂ」である場合には、メダルセンサ入力状態の正常変化値として「００００００１１Ｂ」（第１及び第２メダルセンサがともにメダル検知である場合）が生成される。また、この処理において、前回処理時のメダルセンサ入力状態が「００００００１１Ｂ」である場合には、メダルセンサ入力状態の正常変化値として「００００００１０Ｂ」（第１メダルセンサがメダル未検知であり、第２メダルセンサがメダル検知である場合）が生成され、前回処理時のメダルセンサ入力状態が「００００００１０Ｂ」である場合には、メダルセンサ入力状態の正常変化値として「００００００００Ｂ」（第１及び第２メダルセンサがともにメダル未検知である場合）が生成される。なお、メダルセンサ入力状態の正常変化値の生成（算出）手法については後で詳述する。 In this process, if the medal sensor input state at the time of the previous process was "00000000B" (when neither the first nor the second medal sensor detected a medal), the normal change value of the medal sensor input state is generated as "00000001B" (when the first medal sensor detected a medal and the second medal sensor did not detect a medal), and if the medal sensor input state at the time of the previous process was "00000001B", the normal change value of the medal sensor input state is generated as "00000011B" (when both the first and second medal sensors detected a medal). Furthermore, in this process, if the medal sensor input state during the previous process was "00000011B", the normal change value for the medal sensor input state is generated as "00000010B" (when the first medal sensor has not detected a medal and the second medal sensor has detected a medal), and if the medal sensor input state during the previous process was "00000010B", the normal change value for the medal sensor input state is generated as "00000000B" (when neither the first nor second medal sensor has detected a medal). The method for generating (calculating) the normal change value for the medal sensor input state will be described in detail later.
次いで、メインＣＰＵ１０１は、現処理時のメダルセンサ入力状態がＳ２５７で生成された正常変化値と同じであるか否かを判別する（Ｓ２５８）。なお、この判定処理では、メダル逆行エラーの発生の有無が判定され、Ｓ２５８の判定条件が満たされない場合には、メインＣＰＵ１０１は、メダル逆行エラーが発生したと判定する。 Next, the main CPU 101 determines whether the medal sensor input state during the current process is the same as the normal change value generated in S257 (S258). This determination process determines whether a medal reverse error has occurred, and if the determination condition of S258 is not met, the main CPU 101 determines that a medal reverse error has occurred.
Ｓ２５８において、メインＣＰＵ１０１が、現処理時のメダルセンサ入力状態がＳ２５７で生成された正常変化値と同じでないと判別したとき（Ｓ２５８がＮＯ判定の場合）、メインＣＰＵ１０１は、後述のＳ２６２の処理を行う。 In S258, when the main CPU 101 determines that the medal sensor input state during the current process is not the same as the normal change value generated in S257 (if S258 returns a NO), the main CPU 101 performs the processing of S262, which will be described later.
一方、Ｓ２５８において、メインＣＰＵ１０１が、現処理時のメダルセンサ入力状態がＳ２５７で生成された正常変化値と同じであると判別したとき（Ｓ２５８がＹＥＳ判定の場合）、メインＣＰＵ１０１は、現処理時のメダルセンサ入力状態がメダル通過時の状態（「００００００００Ｂ」）であるか否かを判別する（Ｓ２５９）。Ｓ２５９において、メインＣＰＵ１０１が、現処理時のメダルセンサ入力状態がメダル通過時の状態であると判別したとき（Ｓ２５９がＹＥＳ判定の場合）、メインＣＰＵ１０１は、後述のＳ２６３の処理を行う。 On the other hand, when the main CPU 101 determines in S258 that the medal sensor input state during the current process is the same as the normal change value generated in S257 (if S258 returns a YES judgment), the main CPU 101 determines whether the medal sensor input state during the current process is the state when a medal passes ("00000000B") (S259). When the main CPU 101 determines in S259 that the medal sensor input state during the current process is the state when a medal passes (if S259 returns a YES judgment), the main CPU 101 performs the processing of S263, which will be described later.
Ｓ２５９において、メインＣＰＵ１０１が、現処理時のメダルセンサ入力状態がメダル通過時の状態でないと判別したとき（Ｓ２５９がＮＯ判定の場合）、メインＣＰＵ１０１は、メダル通過チェックタイマーをセットする（Ｓ２６０）。この処理でメダル通過チェックタイマーにセットされる時間は、メダルがセレクタ６６を通過したか否かを判別可能な時間であれば、任意の時間に設定することができる。また、この処理でセットされるタイマー値は、例えば、現処理時のメダルセンサ入力状態に応じて変化させてもよい。 When the main CPU 101 determines in S259 that the medal sensor input state during the current process is not the state at the time of medal passage (if S259 returns NO), the main CPU 101 sets the medal passage check timer (S260). The time set in the medal passage check timer during this process can be set to any time, as long as it is long enough to determine whether or not a medal has passed through the selector 66. Furthermore, the timer value set in this process may be changed depending on the medal sensor input state during the current process, for example.
Ｓ２６０の処理後又はＳ２５６がＮＯ判定の場合、メインＣＰＵ１０１は、現処理時のメダルセンサ入力状態がメダル通過中の状態（「００００００１１Ｂ」）であり、かつ、メダル通過チェックタイマーが停止しているか否かを判別する（Ｓ２６１）。この判定処理では、メダル通過エラー（投入メダル通過時間エラー）の発生の有無が判定され、Ｓ２６１の判定条件が満たされた場合、メインＣＰＵ１０１は、メダル通過エラーが発生したと判定する。 After processing S260 or if S256 returns NO, the main CPU 101 determines whether the medal sensor input status during the current process is a medal passing state ("00000011B") and whether the medal passing check timer is stopped (S261). This determination process determines whether a medal passing error (inserted medal passing time error) has occurred, and if the determination condition of S261 is met, the main CPU 101 determines that a medal passing error has occurred.
Ｓ２６１において、メインＣＰＵ１０１が、Ｓ２６１の判定条件が満たされないと判別したとき（Ｓ２６１がＮＯ判定の場合）、メインＣＰＵ１０１は、処理をＳ２５３の処理に戻し、Ｓ２５３以降の処理を繰り返す。 If the main CPU 101 determines in S261 that the judgment condition of S261 is not satisfied (if S261 returns a NO judgment), the main CPU 101 returns the process to S253 and repeats the processes from S253 onwards.
一方、Ｓ２６１において、メインＣＰＵ１０１が、Ｓ２６１の判定条件が満たされると判別したとき（Ｓ２６１がＹＥＳ判定の場合）、又は、Ｓ２５８がＮＯ判定の場合、すなわち、メダル通過エラー又はメダル逆行エラーが発生したと判定された場合、メインＣＰＵ１０１は、エラー処理を行う（Ｓ２６２）。この処理では、メインＣＰＵ１０１は、例えば、エラーコマンド生成格納処理等のエラー発生時の各種処理を行う。なお、エラー処理の詳細については、後述の図８９を参照しながら後で説明する。そして、Ｓ２６２の処理後、メインＣＰＵ１０１は、処理をＳ２５３の処理に戻し、Ｓ２５３以降の処理を繰り返す。 On the other hand, when the main CPU 101 determines in S261 that the judgment condition of S261 is satisfied (if S261 returns a YES judgment), or if S258 returns a NO judgment, i.e., if it is determined that a medal passing error or medal reverse error has occurred, the main CPU 101 performs error processing (S262). In this processing, the main CPU 101 performs various processes when an error occurs, such as error command generation and storage processing. Details of error processing will be explained later with reference to FIG. 89, which will be described later. Then, after processing S262, the main CPU 101 returns the processing to S253 and repeats the processing from S253 onwards.
ここで再度、Ｓ２５９の処理に戻って、Ｓ２５９がＹＥＳ判定の場合、メインＣＰＵ１０１は、規定数（本実施形態では３枚）のメダルが投入済みの状態であるか否かを判別する（Ｓ２６３）。 Now, the process returns to S259. If S259 returns a YES result, the main CPU 101 determines whether the specified number of medals (three in this embodiment) have been inserted (S263).
Ｓ２６３において、メインＣＰＵ１０１が、規定数のメダルが投入済みの状態でないと判別したとき（Ｓ２６３がＮＯ判定の場合）、メインＣＰＵ１０１は、図８５で説明したメダル投入処理を行う（Ｓ２６４）。そして、Ｓ２６４の処理後、メインＣＰＵ１０１は、処理をＳ２５３の処理に戻し、Ｓ２５３以降の処理を繰り返す。 When the main CPU 101 determines in S263 that the specified number of medals have not been inserted (if S263 returns a NO), the main CPU 101 performs the medal insertion process described in FIG. 85 (S264). After processing S264, the main CPU 101 returns the process to S253 and repeats the processes from S253 onwards.
一方、Ｓ２６３において、メインＣＰＵ１０１が、規定数のメダルが投入済みの状態であると判別したとき（Ｓ２６３がＹＥＳ判定の場合）、メインＣＰＵ１０１は、クレジットカウンタの値に「１」を加算する（Ｓ２６５）。次いで、メインＣＰＵ１０１は、メダル投入コマンド生成格納処理を行う（Ｓ２６６）。この処理では、メインＣＰＵ１０１は、副制御回路２００に送信するメダル投入コマンドのデータを生成し、該コマンドデータをメインＲＡＭ１０３に設けられた通信データ格納領域（図７５Ｂ参照）に保存する。通信データ格納領域に保存されたメダル投入コマンドは、後述の図１５８で説明する割込処理内の通信データ送信処理により、主制御回路９０から副制御回路２００に送信される。 On the other hand, when the main CPU 101 determines in S263 that the specified number of medals have been inserted (a YES judgment in S263), the main CPU 101 adds "1" to the value of the credit counter (S265). Next, the main CPU 101 performs a medal insertion command generation and storage process (S266). In this process, the main CPU 101 generates data for the medal insertion command to be sent to the sub-control circuit 200 and saves the command data in a communication data storage area (see Figure 75B) provided in the main RAM 103. The medal insertion command saved in the communication data storage area is sent from the main control circuit 90 to the sub-control circuit 200 by a communication data transmission process within the interrupt process described below in Figure 158.
次いで、メインＣＰＵ１０１は、クレジットカウンタの値に基づいて、メダルのクレジット枚数が上限値（本実施形態では５０枚）であるか否かを判別する（Ｓ２６７）。 Next, the main CPU 101 determines whether the number of medal credits is at the upper limit (50 in this embodiment) based on the value of the credit counter (S267).
Ｓ２６７において、メインＣＰＵ１０１が、メダルのクレジット枚数が上限値でないと判別したとき（Ｓ２６７がＮＯ判定の場合）、メインＣＰＵ１０１は、処理をＳ２５３の処理に戻し、Ｓ２５３以降の処理を繰り返す。一方、Ｓ２６７において、メインＣＰＵ１０１が、メダルのクレジット枚数が上限値であると判別したとき（Ｓ２６７がＹＥＳ判定の場合）、メインＣＰＵ１０１は、メダル投入チェック処理を終了し、処理をメダル受付・スタートチェック処理（図８３参照）のＳ２２９に移す。 In S267, when the main CPU 101 determines that the number of medal credits is not the upper limit (if S267 returns a NO judgment), the main CPU 101 returns the process to S253 and repeats the processes from S253 onwards. On the other hand, in S267, when the main CPU 101 determines that the number of medal credits is the upper limit (if S267 returns a YES judgment), the main CPU 101 ends the medal insertion check process and moves the process to S229 of the medal acceptance/start check process (see FIG. 83).
本実施形態では、上述のようにしてメダル投入チェック処理が行われる。そして、上述したメダル投入チェック処理中のＳ２５５～Ｓ２５８の処理は、メインＣＰＵ１０１が、図８８のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。その中で、Ｓ２５７のメダルセンサ入力状態の正常変化値の生成処理は、テーブルを参照して取得する処理ではなく、演算処理により行われる。具体的には、正常変化値の生成処理は、メインＣＰＵ１０１が図８８に示すソースプログラム中のソースコード「ＲＬＡ」及び「ＡＮＤ ｃＢＸ＿ＭＤＩＮＳＷ」をこの順で実行することにより行われる。 In this embodiment, the medal insertion check process is performed as described above. The processes of S255 to S258 during the medal insertion check process described above are performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 88. Among these, the process of generating a normal change value for the medal sensor input status in S257 is performed by calculation rather than by referencing a table. Specifically, the process of generating a normal change value is performed by the main CPU 101 executing the source code "RLA" and "AND cBX_MDINSW" in the source program shown in FIG. 88 in this order.
「ＲＬＡ」命令は、Ａレジスタに格納された１バイトのデータを、左（ビット０からビット７に向かう方向）に１回（１ビット分）シフトさせる命令コードである。図８８に示す例では、「ＲＬＡ」命令より前に実行されるソースコード「ＬＤ Ａ，Ｂ」によりＡレジスタに格納された前回のメダルセンサ入力状態を示す１バイトのデータが、「ＲＬＡ」命令により、左に１回シフトされる。この際、ビット０に新たに格納されるビットデータは、「ＲＬＡ」命令より前に実行されるソースコード「ＣＰ ｃＢＸ＿ＭＤＩＳＷ２」の実行結果に基づいて決定される。 The "RLA" instruction is an instruction code that shifts one byte of data stored in the A register to the left (from bit 0 to bit 7) once (by one bit). In the example shown in Figure 88, the one-byte data indicating the previous medal sensor input status, which was stored in the A register by the source code "LD A,B" executed before the "RLA" instruction, is shifted once to the left by the "RLA" instruction. At this time, the bit data newly stored in bit 0 is determined based on the execution result of the source code "CP cBX_MDISW2" executed before the "RLA" instruction.
「ＣＰ」命令は比較動作を実行する命令コードである。また、「ｃＢＸ＿ＭＤＩＳＷ２」は、１バイトのデータであり、本実施形態では「００００００１０Ｂ」である。ソースコード「ＣＰ ｃＢＸ＿ＭＤＩＳＷ２」が実行されると、Ａレジスタに格納された前回のメダルセンサ入力状態を示す１バイトのデータが、「ｃＢＸ＿ＭＤＩＳＷ２（００００００１０Ｂ）」と比較される。 The "CP" instruction is an instruction code that executes a comparison operation. Furthermore, "cBX_MDISW2" is one byte of data, which in this embodiment is "00000010B." When the source code "CP cBX_MDISW2" is executed, the one byte of data stored in register A indicating the previous medal sensor input status is compared with "cBX_MDISW2 (00000010B)."
そして、ソースコード「ＣＰ ｃＢＸ＿ＭＤＩＳＷ２」を実行した結果、前回のメダルセンサ入力状態を示す１バイトのデータが「ｃＢＸ＿ＭＤＩＳＷ２（００００００１０Ｂ）」未満であるという結果が得られた場合にはフラグ・レジスタＦのキャリーフラグ（図１１参照）に「１」がセットされ、「ＲＬＡ」命令の実行時に、Ａレジスタのビット０にフラグ・レジスタＦのキャリーフラグの「１」が格納される。一方、ソースコード「ＣＰ ｃＢＸ＿ＭＤＩＳＷ２」を実行した結果、前回のメダルセンサ入力状態を示す１バイトのデータが「ｃＢＸ＿ＭＤＩＳＷ２（００００００１０Ｂ）」以上であるという結果が得られた場合にはフラグ・レジスタＦのキャリーフラグ（図１１参照）に「０」がセットされ、「ＲＬＡ」命令の実行時により、Ａレジスタのビット０にフラグ・レジスタＦのキャリーフラグの「０」が格納される。 If the execution of the source code "CP cBX_MDISW2" results in the one byte of data indicating the previous medal sensor input status being less than "cBX_MDISW2 (00000010B)," then the carry flag of flag register F (see Figure 11) is set to "1," and when the "RLA" instruction is executed, the "1" of the carry flag of flag register F is stored in bit 0 of the A register. On the other hand, if the execution of the source code "CP cBX_MDISW2" results in the one byte of data indicating the previous medal sensor input status being greater than or equal to "cBX_MDISW2 (00000010B)," then the carry flag of flag register F (see Figure 11) is set to "0," and when the "RLA" instruction is executed, the "0" of the carry flag of flag register F is stored in bit 0 of the A register.
それゆえ、例えば、前回のメダルセンサ入力状態を示す１バイトのデータが「００００００００Ｂ（メダル通過前又は通過後（通過時）の状態）」（＜「ｃＢＸ＿ＭＤＩＳＷ２」）であれば、「ＲＬＡ」命令の実行により、「０００００００１Ｂ」が生成され、前回のメダルセンサ入力状態を示す１バイトのデータが「０００００００１Ｂ（メダル通過開始時の状態）」（＜「ｃＢＸ＿ＭＤＩＳＷ２」）であれば、「ＲＬＡ」命令の実行により、「００００００１１Ｂ」が生成される。一方、例えば、前回のメダルセンサ入力状態を示す１バイトのデータが「００００００１１Ｂ（メダル通過中の状態）」（＞「ｃＢＸ＿ＭＤＩＳＷ２」）であれば、「ＲＬＡ」命令の実行により、「０００００１１０Ｂ」が生成され、前回のメダルセンサ入力状態を示す１バイトのデータが「００００００１０Ｂ（メダル通過完了直前の状態）」（＝「ｃＢＸ＿ＭＤＩＳＷ２」）であれば、「ＲＬＡ」命令の実行により、「０００００１００Ｂ」が生成される。 Therefore, for example, if the one-byte data indicating the previous medal sensor input state is "00000000B (state before or after (at the time of) medal passage)" (< "cBX_MDISW2"), then executing the "RLA" command will generate "00000001B", and if the one-byte data indicating the previous medal sensor input state is "00000001B (state at the start of medal passage)" (< "cBX_MDISW2"), then executing the "RLA" command will generate "00000011B". On the other hand, for example, if the one-byte data indicating the previous medal sensor input state is "00000011B (state during medal passage)" (> "cBX_MDISW2"), executing the "RLA" command will generate "00000110B", and if the one-byte data indicating the previous medal sensor input state is "00000010B (state immediately before medal passage is complete)" (= "cBX_MDISW2"), executing the "RLA" command will generate "00000100B".
次いで、ソースコード「ＡＮＤ ｃＢＸ＿ＭＤＩＮＳＷ」が実行されると、「ＲＬＡ」命令の実行により生成された１バイトデータ（Ａレジスタの格納データ）が、１バイトのデータ「ｃＢＸ＿ＭＤＩＮＳＷ」と論理積され、メダルセンサ入力状態の正常変化値が算出される。なお、１バイトのデータ「ｃＢＸ＿ＭＤＩＳＷ」は、本実施形態では「００００００１１Ｂ」である。それゆえ、ソースコード「ＡＮＤ ｃＢＸ＿ＭＤＩＮＳＷ」が実行されれば、Ａレジスタの格納データ中のビット０及びビット１のデータだけがマスクされ、その他のビットデータが「０」になる。 Next, when the source code "AND cBX_MDINSW" is executed, the one-byte data (data stored in register A) generated by executing the "RLA" instruction is ANDed with the one-byte data "cBX_MDINSW," and the normal change value of the medal sensor input status is calculated. In this embodiment, the one-byte data "cBX_MDISW" is "00000011B." Therefore, when the source code "AND cBX_MDINSW" is executed, only bits 0 and 1 of the data stored in register A are masked, and the other bits become "0."
その結果、例えば、前回のメダルセンサ入力状態を示す１バイトのデータが「００００００００Ｂ（メダル通過前の状態）」であれば、メダルセンサ入力状態の正常変化値として「０００００００１Ｂ（メダル通過開始時の状態）」が生成され、前回のメダルセンサ入力状態を示す１バイトのデータが「０００００００１Ｂ（メダル通過開始時の状態）」であれば、メダルセンサ入力状態の正常変化値として「００００００１１Ｂ（メダル通過中の状態）」が生成される。一方、例えば、前回のメダルセンサ入力状態を示す１バイトのデータが「００００００１１Ｂ（メダル通過中の状態）」であれば、メダルセンサ入力状態の正常変化値として「００００００１０Ｂ（メダル通過完了直前の状態）」が生成され、前回のメダルセンサ入力状態を示す１バイトのデータが「００００００１０Ｂ」（メダル通過完了直前の状態）であれば、メダルセンサ入力状態の正常変化値として「００００００００Ｂ（メダル通過後（通過時）の状態）」が生成される。 As a result, for example, if the one-byte data indicating the previous medal sensor input state is "00000000B (state before medal passage)," then "00000001B (state at the start of medal passage)" is generated as the normal change value of the medal sensor input state; if the one-byte data indicating the previous medal sensor input state is "00000001B (state at the start of medal passage)," then "00000011B (state during medal passage)" is generated as the normal change value of the medal sensor input state. On the other hand, if the one-byte data indicating the previous medal sensor input state is "00000011B (state during medal passage)," then "00000010B (state immediately before medal passage is complete)" is generated as the normal change value of the medal sensor input state; and if the one-byte data indicating the previous medal sensor input state is "00000010B" (state immediately before medal passage is complete), then "00000000B (state after (at) medal passage)" is generated as the normal change value of the medal sensor input state.
上述のようにして、メダルセンサ入力状態の変化態様の検知処理をテーブル参照処理から演算処理に変更することにより、メインＲＯＭ１０２のテーブル格納領域の空き容量を増やすことができるとともに、プログラムの容量増を最小限に抑えることができる。それゆえ、上述した手法を採用することにより、メダル投入センサ状態の検知処理を効率化することができるとともに、メインＲＯＭ１０２において増えた空き容量を活用して、遊技性を高めることが可能となる。 As described above, by changing the process for detecting changes in the medal sensor input state from table reference processing to calculation processing, it is possible to increase the free space in the table storage area of the main ROM 102 and minimize the increase in program size. Therefore, by adopting the above-mentioned method, it is possible to improve the efficiency of the process for detecting the medal insertion sensor state and to utilize the increased free space in the main ROM 102 to enhance gameplay.
［エラー処理］
次に、図８９及び図９０を参照して、例えば、メダル投入チェック処理（図８７参照）中のＳ２６２で行うエラー処理について説明する。図８９は、エラー処理の手順を示すフローチャートであり、図９０は、エラー処理のソースプログラム上で、実際に参照されるエラーテーブルの構成の一例を示す図である。
[Error handling]
Next, the error processing performed in S262 during the medal insertion check processing (see Fig. 87) will be described with reference to Fig. 89 and Fig. 90. Fig. 89 is a flowchart showing the procedure for error processing, and Fig. 90 is a diagram showing an example of the configuration of an error table actually referenced in the source program for error processing.
なお、図９０に示すエラーテーブルでは、エラー要因の種別を示すポートのオン／オフ状態を表す１バイトデータ（図９０中の例えばアドレス「ｄＥＲＲ＿ＨＥ」に格納されている１バイトデータ等）毎に、エラー表示データ（図９０中の例えばアドレス「ｄＥＲＲ＿ＨＥ＋１」及び「ｄＥＲＲ＿ＨＥ＋２」に格納されている１バイトデータ等）が規定される。このエラー表示データは、情報表示器６に含まれる２桁の７セグＬＥＤ（払出枚数表示用及びエラー表示用兼用）に出力される。 In the error table shown in Figure 90, error display data (such as the 1-byte data stored at addresses "dERR_HE+1" and "dERR_HE+2" in Figure 90) is specified for each 1-byte data representing the on/off state of the port that indicates the type of error cause (such as the 1-byte data stored at address "dERR_HE" in Figure 90). This error display data is output to a 2-digit 7-segment LED (used for both displaying the number of dispensed coins and displaying errors) included in the information display 6.
まず、メインＣＰＵ１０１は、メダルソレノイドのオフ処理を行う（Ｓ２７１）。具体的には、メインＣＰＵ１０１は、セレクタ６６（図７参照）のソレノイドの駆動を停止する。次いで、メインＣＰＵ１０１は、メダルの払出枚数表示データの退避処理を行う（Ｓ２７２）。 First, the main CPU 101 performs a process to turn off the medal solenoid (S271). Specifically, the main CPU 101 stops driving the solenoid of the selector 66 (see Figure 7). Next, the main CPU 101 performs a process to save the medal payout number display data (S272).
次いで、メインＣＰＵ１０１は、エラーテーブルのセット処理を行う（Ｓ２７３）。この処理により、図９０に示すエラーテーブルの先頭アドレスがソースプログラム上にセットされる。 Next, the main CPU 101 performs an error table setting process (S273). This process sets the starting address of the error table shown in Figure 90 in the source program.
次いで、メインＣＰＵ１０１は、エラー要因を取得する（Ｓ２７４）。なお、この処理で取得されるエラー要因は、現在処理中のエラー処理を読み出した処理に応じて変化する。なお、本実施形態で対象とするエラー要因としては、図９０に示すように、「ホッパーエンプティエラー」、「ホッパージャムエラー」、「投入メダル通過カウントエラー」、「投入メダル通過チェックエラー」、「投入メダル通過チェックエラー」、「投入メダル通過時間エラー」、「投入メダル逆行エラー」、「投入メダル補助収納庫満杯エラー」、「イリーガルヒットエラー」が規定される。例えば、メダル投入チェック処理中のＳ２５８の処理後にエラー処理が読み出された場合には、この処理において、エラー要因として図９０中の「投入メダル逆行エラー（Ｃｒ）」が取得される。また、例えば、メダル投入チェック処理中のＳ２６１の処理後にエラー処理が読み出された場合には、この処理において、エラー要因として図９０中の「投入メダル通過時間エラー（ＣＥ）」が取得される。 Next, the main CPU 101 acquires the error cause (S274). The error cause acquired in this process varies depending on the process that reads the currently running error process. The error causes covered in this embodiment are defined as "hopper empty error," "hopper jam error," "inserted medal passage count error," "inserted medal passage check error," "inserted medal passage check error," "inserted medal passage time error," "inserted medal reverse error," "inserted medal auxiliary storage full error," and "illegal hit error," as shown in FIG. 90. For example, if an error process is read after processing S258 during the medal insertion check process, the "inserted medal reverse error (Cr)" in FIG. 90 is acquired as the error cause in this process. Furthermore, if an error process is read after processing S261 during the medal insertion check process, the "inserted medal passage time error (CE)" in FIG. 90 is acquired as the error cause in this process.
次いで、メインＣＰＵ１０１は、エラーテーブルとエラー要因とから、エラー表示データを取得する（Ｓ２７５）。例えば、エラー要因が「投入メダル逆行エラー（Ｃｒ）」である場合、この処理において、２桁の７セグＬＥＤのうち、上位桁の７セグＬＥＤに出力するエラー表示データとして、図９０に示すエラーテーブル中のアドレス「ｄＥＲＲ＿ＣＲ＋１」に格納されている１バイトデータ「０１００１１１０Ｂ」が取得され、下位桁の７セグＬＥＤに出力するエラー表示データとして、アドレス「ｄＥＲＲ＿ＣＲ＋２」に格納されている１バイトデータ「００００１００１Ｂ」が取得される。この場合、２桁の７セグＬＥＤには、「Ｃｒ」の２文字がエラー情報として表示される。 Next, the main CPU 101 obtains error display data from the error table and the error cause (S275). For example, if the error cause is a "reverse inserted medal error (Cr)," in this process, the one-byte data "01001110B" stored at address "dERR_CR+1" in the error table shown in FIG. 90 is obtained as the error display data to be output to the highest-order seven-segment LED of the two-digit seven-segment LEDs, and the one-byte data "00001001B" stored at address "dERR_CR+2" is obtained as the error display data to be output to the lowest-order seven-segment LED. In this case, the two characters "Cr" are displayed as error information on the two-digit seven-segment LEDs.
次いで、メインＣＰＵ１０１は、エラーコマンド（発生）生成格納処理を行う（Ｓ２７６）。この処理では、メインＣＰＵ１０１は、副制御回路２００に送信する、エラー発生時のエラーコマンドのデータを生成し、該コマンドデータをメインＲＡＭ１０３に設けられた通信データ格納領域（図７５Ｂ参照）に保存する。通信データ格納領域に保存されたエラー発生時のエラーコマンドは、後述の図１５８で説明する割込処理内の通信データ送信処理により、主制御回路９０から副制御回路２００に送信される。なお、エラー発生時のエラーコマンドには、エラー発生を示すパラメータを含んで構成される。 Next, the main CPU 101 performs an error command (occurrence) generation and storage process (S276). In this process, the main CPU 101 generates error command data to be sent to the sub-control circuit 200 when an error occurs, and stores the command data in a communication data storage area (see Figure 75B) provided in the main RAM 103. The error command when an error occurs that is stored in the communication data storage area is sent from the main control circuit 90 to the sub-control circuit 200 by a communication data transmission process within the interrupt process described below in Figure 158. Note that the error command when an error occurs includes a parameter indicating the occurrence of an error.
次いで、メインＣＰＵ１０１は、１割込時間（１．１１７２ｍｓ）の待機処理を行う（Ｓ２７７）。次いで、メインＣＰＵ１０１は、エラーが解除されたか否かを判別する（Ｓ２７８）。 The main CPU 101 then performs standby processing for one interrupt time (1.1172 ms) (S277). The main CPU 101 then determines whether the error has been resolved (S278).
Ｓ２７８において、メインＣＰＵ１０１が、エラーが解除されていないと判別したとき（Ｓ２７８がＮＯ判定の場合）、メインＣＰＵ１０１は、処理をＳ２７７の処理に戻し、Ｓ２７７以降の処理を繰り返す。 If the main CPU 101 determines in S278 that the error has not been resolved (if S278 returns a NO judgment), the main CPU 101 returns the process to S277 and repeats the processes from S277 onwards.
一方、Ｓ２７８において、メインＣＰＵ１０１が、エラーが解除されたと判別したとき（Ｓ２７８がＹＥＳ判定の場合）、メインＣＰＵ１０１は、エラー要因のクリア処理を行う（Ｓ２７９）。なお、この処理は、メインＲＡＭ１０３の規定外作業領域で行われる。次いで、メインＣＰＵ１０１は、Ｓ２７２で退避させたメダルの払出枚数表示データの復帰処理を行う（Ｓ２８０）。 On the other hand, when the main CPU 101 determines in S278 that the error has been resolved (if S278 returns a YES judgment), the main CPU 101 performs processing to clear the error cause (S279). This processing is performed in the non-standard work area of the main RAM 103. Next, the main CPU 101 performs processing to restore the medal payout count display data that was evacuated in S272 (S280).
次いで、メインＣＰＵ１０１は、エラーコマンド（解除）生成格納処理を行う（Ｓ２８１）。この処理では、メインＣＰＵ１０１は、副制御回路２００に送信する、エラー解除時のエラーコマンドのデータを生成し、該コマンドデータをメインＲＡＭ１０３に設けられた通信データ格納領域（図７５Ｂ参照）に保存する。通信データ格納領域に保存されたエラー解除時のエラーコマンドは、後述の図１５８で説明する割込処理内の通信データ送信処理により、主制御回路９０から副制御回路２００に送信される。なお、エラー解除時のエラーコマンドには、エラー解除を示すパラメータを含んで構成される。そして、Ｓ２８１の処理後、メインＣＰＵ１０１は、エラー処理を終了し、処理を例えばメダル投入チェック処理（図８７参照）中のＳ２５３に移す。なお、エラー解除では、発生したエラー要因が解除され、リセットスイッチ７６が押下されることにより、エラー状態が解除される。 Next, the main CPU 101 performs an error command (cancellation) generation and storage process (S281). In this process, the main CPU 101 generates error command data for error cancellation to be sent to the sub-control circuit 200 and saves the command data in a communication data storage area (see FIG. 75B) provided in the main RAM 103. The error command for error cancellation saved in the communication data storage area is sent from the main control circuit 90 to the sub-control circuit 200 by a communication data transmission process within the interrupt process described below in FIG. 158. The error command for error cancellation includes a parameter indicating error cancellation. After processing S281, the main CPU 101 ends the error processing and moves the process to S253 during the medal insertion check process (see FIG. 87), for example. In error cancellation, the cause of the error that occurred is cleared, and the error state is cleared by pressing the reset switch 76.
［乱数取得処理］
次に、図９１を参照して、メインフロー（図８２参照）中のＳ２０３で行う乱数取得処理について説明する。なお、図９１は、乱数取得処理の手順を示すフローチャートである。
[Random number acquisition process]
Next, the random number acquisition process performed in S203 of the main flow (see FIG. 82) will be described with reference to Fig. 91. Fig. 91 is a flowchart showing the procedure of the random number acquisition process.
まず、メインＣＰＵ１０１は、乱数回路の乱数レジスタ０のハードラッチ乱数（０～６５５３５）を取得し、取得した乱数値を内部当籤役抽籤用の乱数値として、メインＲＡＭ１０３内の乱数値格納領域（不図示）に保存する（Ｓ２９１）。 First, the main CPU 101 acquires the hard-latch random number (0 to 65535) from random number register 0 of the random number circuit, and stores the acquired random number value in a random number storage area (not shown) in the main RAM 103 as a random number value for the internal lottery draw (S291).
次いで、メインＣＰＵ１０１は、乱数回路の乱数レジスタ１～７のソフトラッチ乱数（０～６５５３５：ＡＲＴ関連の抽籤処理で用いられる演出用乱数値、０～２５５：１バイト抽籤処理で乱数値）を生成するためのソフトラッチ乱数取得レジスタのセット処理を行う（Ｓ２９２）。次いで、メインＣＰＵ１０１は、ソフトラッチ乱数の取得個数（例えば、７）をセットする（Ｓ２９３）。 Next, the main CPU 101 performs a process of setting the soft latch random number acquisition register to generate soft latch random numbers for random number registers 1 to 7 of the random number circuit (0 to 65535: random number values for effects used in ART-related lottery processing, 0 to 255: random number values in 1-byte lottery processing) (S292). Next, the main CPU 101 sets the number of soft latch random numbers to be acquired (e.g., 7) (S293).
次いで、メインＣＰＵ１０１は、取得個数分のソフトラッチ乱数を一括で取得し、取得個数分のソフトラッチ乱数を乱数値格納領域に保存する（Ｓ２９４）。なお、この際、乱数回路１１０の乱数レジスタ１から取得されるソフトラッチ乱数（演出用乱数値、２バイト乱数値）は、乱数値格納領域内において、乱数回路の乱数レジスタ０から取得されるハードラッチ乱数（内部当籤役抽籤用の乱数値）が格納された領域とは異なる領域に保存される。そして、Ｓ２９４の処理後、メインＣＰＵ１０１は、乱数取得処理を終了し、処理をメインフロー（図８２参照）のＳ２０４に移す。なお、本実施形態では、４つの２バイト乱数と、４つの１バイト乱数を格納するために、メインＲＡＭ１０３に１２バイトの格納領域が乱数格納領域として割り当てられている。 Next, the main CPU 101 acquires the desired number of soft latch random numbers in a batch and stores them in the random value storage area (S294). At this time, the soft latch random numbers (random values for performance, 2-byte random values) acquired from random number register 1 of the random number circuit 110 are stored in an area of the random value storage area that is separate from the area storing the hard latch random numbers (random values for internal lottery draws) acquired from random number register 0 of the random number circuit. After processing S294, the main CPU 101 terminates the random number acquisition process and proceeds to S204 of the main flow (see FIG. 82). In this embodiment, a 12-byte storage area is allocated in the main RAM 103 as a random number storage area to store four 2-byte random numbers and four 1-byte random numbers.
［内部抽籤処理］
次に、図９２～図９６を参照して、メインフロー（図８２参照）中のＳ２０４で行う内部抽籤処理について説明する。なお、図９２は、内部抽籤処理の手順を示すフローチャートであり、図９３Ａは、内部抽籤処理中のＳ３０２～Ｓ３０５の処理を実行するためのソースプログラムの一例を示す図であり、図９３Ｂは、内部抽籤処理中のＳ３０８～Ｓ３０９の処理を実行するためのソースプログラムの一例を示す図である。
[Internal lottery processing]
Next, the internal lottery processing performed in S204 in the main flow (see Fig. 82) will be described with reference to Fig. 92 to Fig. 96. Fig. 92 is a flowchart showing the procedure of the internal lottery processing, Fig. 93A is a diagram showing an example of a source program for executing the processing of S302 to S305 during the internal lottery processing, and Fig. 93B is a diagram showing an example of a source program for executing the processing of S308 to S309 during the internal lottery processing.
また、図９４は、内部抽籤処理のソースプログラム上で、実際に参照される内部抽籤テーブル（一般遊技中用）の構成の一例を示す図であり、図９５は、内部抽籤処理のソースプログラム上で、実際に参照されるＲＴ状態別抽籤値選択テーブルの構成の一例を示す図である。さらに、図９６は、内部抽籤処理のソースプログラム上で、実際に参照される、内部抽籤値テーブル選択テーブル、１バイト内部抽籤値テーブル、２バイト内部抽籤値テーブル、１バイト設定別内部抽籤値テーブル及び２バイト設定別内部抽籤値テーブルの構成の一例を示す図である。なお、本実施形態では、ＲＢ（ＢＢ）中用の内部抽籤テーブルも設けられているが、ここでは、内部抽籤処理のソースプログラム上で参照されるＲＢ中用の内部抽籤テーブルの構成の図示は省略する。 Furthermore, Figure 94 is a diagram showing an example of the configuration of an internal lottery table (for use during regular play) actually referenced in the source program of the internal lottery processing, and Figure 95 is a diagram showing an example of the configuration of a lottery value selection table by RT state actually referenced in the source program of the internal lottery processing. Furthermore, Figure 96 is a diagram showing an example of the configuration of an internal lottery value table selection table, 1-byte internal lottery value table, 2-byte internal lottery value table, internal lottery value table by 1-byte setting, and internal lottery value table by 2-byte setting actually referenced in the source program of the internal lottery processing. Note that in this embodiment, an internal lottery table for use during RB (BB) is also provided, but the configuration of the internal lottery table for use during RB referenced in the source program of the internal lottery processing is not shown here.
まず、メインＣＰＵ１０１は、設定値・メダル投入枚数チェック処理を行う（Ｓ３０１）。この処理では、メインＣＰＵ１０１は、現遊技の設定値（１～６のいずれか）及びメダル投入枚数（本実施形態では３枚）のチェック処理を行う。 First, the main CPU 101 performs a process to check the setting value and the number of inserted medals (S301). In this process, the main CPU 101 checks the setting value for the current game (any of 1 to 6) and the number of inserted medals (3 in this embodiment).
次いで、メインＣＰＵ１０１は、一般遊技中用の内部抽籤テーブル及び抽籤回数（本実施形態では５３回）をセットする（Ｓ３０２）。この処理では、図９４に示す内部抽籤テーブル（一般遊技中用）中の「特賞当籤番号＋小役当籤番号」の値（当り要求フラグステータス）がＣレジスタにセットされ、「抽籤値選択テーブルｏｒ抽籤係数テーブル」の値（判定データ：アドレスに関するデータ）がＡレジスタにセットされる。なお、当り要求フラグステータスは、図９４に示すように、特賞当籤番号（「００Ｈ（はずれ）」、「０１Ｈ（ＢＢ１）」、「０２Ｈ（ＢＢ２）」：１０進数で０、１、２）に「２５Ｈ（１６進数：１０進数では３７（後述の特賞番号））」が乗算された値に、小役当籤番号（「００Ｈ」～「２４Ｈ」：１０進数で０～３６）を加算した値である。 Next, the main CPU 101 sets the internal lottery table and the number of lotteries (53 in this embodiment) for use during regular play (S302). In this process, the value of the "special prize winning number + minor prize winning number" (win request flag status) in the internal lottery table (for use during regular play) shown in Figure 94 is set in the C register, and the value of the "lottery value selection table or lottery coefficient table" (determination data: data related to addresses) is set in the A register. As shown in Figure 94, the win request flag status is calculated by multiplying the special prize winning number ("00H (loser)", "01H (BB1)", "02H (BB2)": 0, 1, 2 in decimal) by "25H (hexadecimal: 37 in decimal (special prize number described below))" and adding it to the small prize winning number ("00H" to "24H": 0 to 36 in decimal).
次いで、メインＣＰＵ１０１は、ＲＢ作動中であるか否かを判別する（Ｓ３０３）。Ｓ３０３において、メインＣＰＵ１０１が、ＲＢ作動中でないと判別したとき（Ｓ３０３がＮＯ判定の場合）、メインＣＰＵ１０１は、後述のＳ３０５の処理を行う。 Next, the main CPU 101 determines whether the RB is in operation (S303). If the main CPU 101 determines in S303 that the RB is not in operation (NO in S303), the main CPU 101 performs the processing of S305, which will be described later.
一方、Ｓ３０３において、メインＣＰＵ１０１が、ＲＢ作動中であると判別したとき（Ｓ３０３がＹＥＳ判定の場合）、メインＣＰＵ１０１は、ＲＢ中用の内部抽籤テーブル及び抽籤回数（本実施形態では５回）をセットする（Ｓ３０４）。この処理では、Ｓ３０２でセットされた一般遊技中用の内部抽籤テーブル及び抽籤回数をＲＢ中用の内部抽籤テーブル及び抽籤回数で上書きする。 On the other hand, when the main CPU 101 determines in S303 that RB is in operation (if S303 returns a YES judgment), the main CPU 101 sets the internal lottery table and number of lotteries for use during RB (five in this embodiment) (S304). In this process, the internal lottery table and number of lotteries for use during general play set in S302 are overwritten with the internal lottery table and number of lotteries for use during RB.
Ｓ３０４の処理後又はＳ３０３がＮＯ判定の場合、メインＣＰＵ１０１は、セットされている内部抽籤テーブルから抽籤対象役の判定データ（アドレスに関するデータ）を取得し、抽籤テーブルアドレスを更新する（Ｓ３０５）。 After processing S304 or if S303 returns NO, the main CPU 101 obtains the determination data (address-related data) for the role to be selected from the internal lottery table that has been set, and updates the lottery table address (S305).
次いで、メインＣＰＵ１０１は、判定データがＲＴ状態別データであるか否かを判別する（Ｓ３０６）。この処理では、メインＣＰＵ１０１は、現在取得されている抽籤対象役がＲＴ状態に応じて抽籤値が変化する内部当籤役であるか否かを判別する。具体的には、メインＣＰＵ１０１は、現在取得されている抽籤対象役の判定データに規定されているアドレスが、図９５に示すＲＴ状態別抽籤値選択テーブル内のアドレスであるか否かを判別する。 Next, the main CPU 101 determines whether the judgment data is data by RT state (S306). In this process, the main CPU 101 determines whether the currently acquired lottery target role is an internal lottery role whose lottery value changes depending on the RT state. Specifically, the main CPU 101 determines whether the address specified in the judgment data of the currently acquired lottery target role is an address within the lottery value selection table by RT state shown in FIG. 95.
例えば、図９４の内部抽籤テーブルにおいて内部当籤役「Ｆ＿チリリプ」に対応付けられている判定データ「（ｄＲＰＰＴＲ０１－ｄＲＴＲＢ＿ＳＥＬ）＊２＋００１Ｈ」では、図９５に示すＲＴ状態別抽籤値選択テーブル内の内部当籤役「Ｆ＿チリリプ」のアドレス「ｄＲＰＰＴＲ０１」が規定されているので、内部当籤役「Ｆ＿チリリプ」に対応付けられている判定データは、ＲＴ状態別データに対応する。それゆえ、現在取得されている抽籤対象役が内部当籤役「Ｆ＿チリリプ」である場合には、Ｓ３０６の処理において、メインＣＰＵ１０１は、判定データがＲＴ状態別データであると判定する。 For example, in the determination data "(dRPPTR01-dRTRB_SEL)*2+001H" associated with the internal winning role "F_Chililip" in the internal lottery table of FIG. 94, the address "dRPPTR01" of the internal winning role "F_Chililip" in the RT state-specific lottery value selection table shown in FIG. 95 is specified, and therefore the determination data associated with the internal winning role "F_Chililip" corresponds to RT state-specific data. Therefore, if the currently acquired lottery target role is the internal winning role "F_Chililip," in processing S306, the main CPU 101 determines that the determination data is RT state-specific data.
Ｓ３０６において、メインＣＰＵ１０１が、判定データがＲＴ状態別データでないと判別したとき（Ｓ３０６がＮＯ判定の場合）、メインＣＰＵ１０１は、後述のＳ３０８の処理を行う。一方、Ｓ３０６において、メインＣＰＵ１０１が、判定データがＲＴ状態別データであると判別したとき（Ｓ３０６がＹＥＳ判定の場合）、メインＣＰＵ１０１は、判定データに基づいて、図９５に示すＲＴ状態抽籤値選択テーブルから選択データを取得し、該取得した選択データを判定データにセットする（Ｓ３０７）。 In S306, when the main CPU 101 determines that the judgment data is not RT state-specific data (if S306 is a NO judgment), the main CPU 101 performs the processing of S308 described below. On the other hand, in S306, when the main CPU 101 determines that the judgment data is RT state-specific data (if S306 is a YES judgment), the main CPU 101 acquires selection data from the RT state lottery value selection table shown in FIG. 95 based on the judgment data, and sets the acquired selection data as the judgment data (S307).
Ｓ３０７の処理後又はＳ３０６がＮＯ判定の場合、メインＣＰＵ１０１は、抽籤対象役の判定データが設定別データであるか否かを判別する（Ｓ３０８）。この処理では、メインＣＰＵ１０１は、現在取得されている抽籤対象役が、設定値に応じて抽籤値が変化する内部当籤役であるか否かを判別する。具体的には、メインＣＰＵ１０１は、現在取得されている抽籤対象役の判定データに規定されているアドレスが、図９６に示す１バイト設定別内部抽籤値テーブル又は２バイト設定別内部抽籤値テーブル内のアドレスであるか否かを判別する。 After processing S307 or if S306 returns NO, the main CPU 101 determines whether the determination data for the lottery target role is setting-specific data (S308). In this process, the main CPU 101 determines whether the currently acquired lottery target role is an internal lottery role whose lottery value changes depending on the setting value. Specifically, the main CPU 101 determines whether the address specified in the determination data for the currently acquired lottery target role is an address within the 1-byte setting-specific internal lottery value table or the 2-byte setting-specific internal lottery value table shown in FIG. 96.
例えば、図９４の内部抽籤テーブルにおいて内部当籤役「Ｆ＿強チリ１」に対応付けられている判定データ「（（ｄＮＭＬＢ００Ｆ２８９－ｄＰＲＢ＿ＤＢ＿ＷＶ）／０６Ｈ）＊２＋０８０Ｈ」では、図９６に示す１バイト設定別内部抽籤値テーブル内の内部当籤役「Ｆ＿強チリ１」のアドレス「ｄＮＭＬＢ００Ｆ２８９」が規定されているので、内部当籤役「Ｆ＿強チリ１」に対応付けられている判定データは、設定別データに対応する。それゆえ、現在取得されている抽籤対象役が内部当籤役「Ｆ＿強チリ１」である場合には、Ｓ３０８の処理において、メインＣＰＵ１０１は、判定データが設定別データであると判定する。 For example, in the internal lottery table of FIG. 94, the determination data "((dNMLB00F289-dPRB_DB_WV)/06H)*2+080H" associated with the internal winning role "F_Strong Chili 1" specifies the address "dNMLB00F289" of the internal winning role "F_Strong Chili 1" in the 1-byte setting-specific internal lottery value table shown in FIG. 96, so the determination data associated with the internal winning role "F_Strong Chili 1" corresponds to setting-specific data. Therefore, if the currently acquired lottery target role is the internal winning role "F_Strong Chili 1," the main CPU 101 determines in processing S308 that the determination data is setting-specific data.
Ｓ３０８において、メインＣＰＵ１０１が、判定データが設定別データでないと判別したとき（Ｓ３０８がＮＯ判定の場合）、メインＣＰＵ１０１は、後述のＳ３１０の処理を行う。一方、Ｓ３０８において、メインＣＰＵ１０１が、判定データが設定別データであると判別したとき（Ｓ３０８がＹＥＳ判定の場合）、メインＣＰＵ１０１は、判定データに設定値データ（０～５にいずれか）を加算し、該加算した値を判定データにセットする（Ｓ３０９）。なお、この処理で判定データに加算される設定値データは、設定値に対応付けられたデータであるが、設定値そのものの値ではなく、設定値データ「０」～「５」は、それぞれ「設定１」～「設定６」に対応するデータである。 In S308, when the main CPU 101 determines that the judgment data is not setting-specific data (if S308 is a NO judgment), the main CPU 101 performs the processing of S310, which will be described later. On the other hand, in S308, when the main CPU 101 determines that the judgment data is setting-specific data (if S308 is a YES judgment), the main CPU 101 adds setting value data (any of 0 to 5) to the judgment data and sets the added value as the judgment data (S309). Note that the setting value data added to the judgment data in this processing is data associated with the setting value, but is not the value of the setting value itself; the setting value data "0" to "5" are data corresponding to "Setting 1" to "Setting 6", respectively.
Ｓ３０９の処理後又はＳ３０８がＮＯ判定の場合、メインＣＰＵ１０１は、セットされている判定データ（アドレスデータ）に基づいて、抽籤対象役の抽籤値が格納された領域のアドレスを算出し、該アドレスに格納された抽籤値を取得する（Ｓ３１０）。 After processing S309 or if S308 returns a NO judgment, the main CPU 101 calculates the address of the area where the lottery value of the role to be selected is stored based on the set judgment data (address data), and obtains the lottery value stored at that address (S310).
Ｓ３１０の処理において、例えば、抽籤対象役が、その抽籤値がＲＴ状態及び設定値の両方に依存しない内部当籤役「Ｆ＿サボ２」である場合には、図９６に示す１バイト内部抽籤値テーブルからアドレス「ｄＮＭ＿Ｂ００Ｆ２６」に格納された抽籤値「１２８」が取得される。また、例えば、抽籤対象役が、その抽籤値がＲＴ状態により変化する内部当籤役「Ｆ＿ＲＴ３リプ＿１ｓｔ」であり、ＲＴ状態がＲＴ２状態である場合には、図９６に示す２バイト内部抽籤値テーブルからアドレス「ｄＲＴ２Ｂ００Ｆ１３４５６」に格納された抽籤値「１８００」が取得される。 In the processing of S310, for example, if the target role to be drawn is the internal winning role "F_Sabo2," whose lottery value is independent of both the RT state and the set value, the lottery value "128" stored at address "dNM_B00F26" is obtained from the 1-byte internal lottery value table shown in FIG. 96. Also, for example, if the target role to be drawn is the internal winning role "F_RT3Rip_1st," whose lottery value changes depending on the RT state, and the RT state is RT2, the lottery value "1800" stored at address "dRT2B00F13456" is obtained from the 2-byte internal lottery value table shown in FIG. 96.
また、Ｓ３１０の処理において、例えば、抽籤対象役が、その抽籤値が設定値により変化する内部当籤役「Ｆ＿強チリ１」である場合には、図９６に示す１バイト設定別内部抽籤値テーブルに規定されている６種類の抽籤値「１５０（設定１），１５０（設定２），１５０（設定３），１５０（設定４），１６０（設定５），１７０（設定６）」の中から設定値に対応する抽籤値が取得される。この際、設定値に対応する抽籤値の取得は、判定データに設定値データを加算（Ｓ３０９の処理）して求められたアドレスを指定することにより取得される。それゆえ、例えば、抽籤対象役が「Ｆ＿強チリ１」であり、設定値が「６」（設定値データが「５」）である場合には、アドレス「ｄＮＭＬＢ００Ｆ２８９＋５」に格納された抽籤値「１７０」が取得される。 Furthermore, in the processing of S310, for example, if the winning combination to be selected is the internal winning combination "F_Strong Chili 1," whose winning value changes depending on the setting value, the winning value corresponding to the setting value is obtained from the six winning values "150 (Setting 1), 150 (Setting 2), 150 (Setting 3), 150 (Setting 4), 160 (Setting 5), 170 (Setting 6)" specified in the 1-byte setting-specific internal lottery value table shown in FIG. 96. In this case, the winning value corresponding to the setting value is obtained by adding the setting value data to the judgment data (processing of S309) and specifying the address obtained. Therefore, for example, if the winning combination to be selected is "F_Strong Chili 1" and the setting value is "6" (setting value data is "5"), the winning value "170" stored at address "dNMLB00F289+5" is obtained.
なお、本実施形態では、例えば内部当籤役「Ｆ＿維持リプＡ」のように、その抽籤値がＲＴ状態及び設定値の両方に依存する役の場合には、内部抽籤値テーブル及び設定別内部抽籤値テーブルの両方を参照して、抽籤値が取得される。 In this embodiment, for roles whose lottery value depends on both the RT state and the setting value, such as the internal lottery role "F_Maintenance Lip A," the lottery value is obtained by referencing both the internal lottery value table and the setting-specific internal lottery value table.
次いで、メインＣＰＵ１０１は、乱数格納領域に格納された内部当籤役抽籤用の乱数値（０～６５５３５のいずれか）を取得する（Ｓ３１１）。 Next, the main CPU 101 obtains the random number value (any value between 0 and 65535) for the internal winning combination lottery stored in the random number storage area (S311).
次いで、メインＣＰＵ１０１は、抽籤実行処理を行う（Ｓ３１２）。この処理では、メインＣＰＵ１０１は、Ｓ３１０で取得された抽籤値に、Ｓ３１１で取得された乱数値を加算し、その加算結果を抽籤結果（抽籤対象役の当籤／非当籤）とする。なお、この抽籤実行処理において、抽籤値と乱数値との和が６５５３５を超えた場合（オーバーフローした場合）、抽籤対象役が当籤した（抽籤対象役が内部当籤役として決定された）と判定される。 Next, the main CPU 101 performs a lottery execution process (S312). In this process, the main CPU 101 adds the random number value obtained in S311 to the lottery value obtained in S310, and sets the result of this addition as the lottery result (won/lost the lottery target role). Note that if the sum of the lottery value and the random number value exceeds 65,535 (overflows) in this lottery execution process, it is determined that the lottery target role has been won (the lottery target role has been determined as the internal winning role).
次いで、メインＣＰＵ１０１は、乱数値に抽籤値を加算した値（抽籤実行後の乱数値）を新たな乱数値として、乱数格納領域に保存する（Ｓ３１３）。次いで、メインＣＰＵ１０１は、抽籤実行処理で当籤したか否か（オーバーフローが発生したか否か）を判別する（Ｓ３１４）。 Next, the main CPU 101 adds the lottery value to the random number value and saves the resulting value (the random number value after the lottery is executed) as a new random number value in the random number storage area (S313). Next, the main CPU 101 determines whether or not a winning lottery has been drawn in the lottery execution process (whether or not an overflow has occurred) (S314).
Ｓ３１４において、メインＣＰＵ１０１が、抽籤実行処理で当籤したと判別したとき（Ｓ３１４がＹＥＳ判定の場合）、メインＣＰＵ１０１は、内部抽籤テーブルを参照して当籤した内部当籤役に対応する当り要求フラグステータス（「特賞当籤番号＋小役当籤番号」の値）を取得する（Ｓ３１５）。例えば、一般遊技中において、抽籤対象役が「Ｆ＿確チリリプ」であるときの抽籤実行処理で当籤した場合、Ｓ３１５の処理では、当り要求フラグステータス「（００Ｈ＊２５Ｈ）＋０２Ｈ」（特賞当籤番号＝０、小役当籤番号＝２）が取得される。そして、Ｓ３１５の処理後、メインＣＰＵ１０１は、内部抽籤処理を終了し、処理をメインフロー（図８２参照）のＳ２０５に移す。 When the main CPU 101 determines in S314 that a winning combination has been obtained in the lottery execution process (a YES determination in S314), the main CPU 101 references the internal lottery table and obtains the win request flag status (the value of "special prize winning number + minor prize winning number") corresponding to the winning internal winning combination (S315). For example, during regular play, if a winning combination is obtained in the lottery execution process when the lottery target combination is "F_sure chililip," the win request flag status "(00H * 25H) + 02H" (special prize winning number = 0, minor prize winning number = 2) is obtained in the processing of S315. Then, after processing S315, the main CPU 101 ends the internal lottery processing and proceeds to S205 of the main flow (see FIG. 82).
一方、Ｓ３１４において、メインＣＰＵ１０１が、抽籤実行処理で当籤していないと判別したとき（Ｓ３１４がＮＯ判定の場合）、メインＣＰＵ１０１は、内部抽籤テーブルにおいて抽籤対象役を次の役に更新し、抽籤回数を１減算する（Ｓ３１６）。次いで、メインＣＰＵ１０１は、減算後の抽籤回数が「０」であるか否かを判別する（Ｓ３１７）。 On the other hand, when the main CPU 101 determines in S314 that a winning combination has not been obtained in the lottery execution process (if S314 returns a NO judgment), the main CPU 101 updates the lottery target combination in the internal lottery table to the next combination and subtracts 1 from the number of lotteries (S316). Next, the main CPU 101 determines whether the number of lotteries after the subtraction is "0" (S317).
Ｓ３１７において、メインＣＰＵ１０１が、減算後の抽籤回数が「０」でないと判別したとき（Ｓ３１７がＮＯ判定の場合）、メインＣＰＵ１０１は、処理をＳ３０５の処理に戻し、Ｓ３０５以降の処理を繰り返す。 In S317, when the main CPU 101 determines that the number of lottery draws after the subtraction is not "0" (if S317 returns a NO judgment), the main CPU 101 returns the process to S305 and repeats the processes from S305 onwards.
一方、Ｓ３１７において、メインＣＰＵ１０１が、減算後の抽籤回数が「０」であると判別したとき（Ｓ３１７がＹＥＳ判定の場合）、すなわち、内部当籤役が「はずれ」である場合、メインＣＰＵ１０１は、ハズレステータスをセットする（Ｓ３１８）。なお、「ハズレステータス」は、特賞当籤番号及び小役当籤番号のいずれもが「０」となる当り要求フラグステータスに対応する。そして、Ｓ３１８の処理後、メインＣＰＵ１０１は、内部抽籤処理を終了し、処理をメインフロー（図８２参照）のＳ２０５に移す。 On the other hand, in S317, when the main CPU 101 determines that the number of lotteries after the subtraction is "0" (if S317 returns a YES), that is, when the internal winning combination is a "lose", the main CPU 101 sets a loss status (S318). Note that the "lose status" corresponds to a win request flag status in which both the special prize winning number and the small prize winning number are "0". Then, after processing S318, the main CPU 101 ends the internal lottery processing and proceeds to S205 of the main flow (see FIG. 82).
本実施形態では、上述のようにして内部抽籤処理が行われる。なお、上述した内部抽籤処理中のＳ３０２～Ｓ３０５の処理は、メインＣＰＵ１０１が、図９３Ａのソースプログラムで規定されている各ソースコードを順次実行することにより行われる。その中でも、Ｓ３０５の判定データの取得処理は、図９３Ａ中のソースコード「ＬＤＩＮ ＡＣ，（ＨＬ）」により実行される。 In this embodiment, the internal lottery process is carried out as described above. Note that the processes of S302 to S305 during the internal lottery process described above are carried out by the main CPU 101 sequentially executing each source code defined in the source program of Figure 93A. Among these, the process of obtaining judgment data in S305 is carried out by the source code "LDIN AC, (HL)" in Figure 93A.
ソースプログラム上において、例えば、ソースコード「ＬＤＩＮ ｓｓ，（ＨＬ）」が実行されると、ＨＬレジスタ（ペアレジスタ）にセットされたアドレス及び該アドレスに「１」を加算したアドレスで指定されるメモリの内容（データ）が、ｓｓ（ＢＣ、ＤＥ、ＡＣ、ＡＥ又はＢＤ）ペアレジスタにロードされるとともに、ＨＬレジスタにセットされているアドレスが＋２更新（２加算）される。それゆえ、図９３Ａ中のソースコード「ＬＤＩＮ ＡＣ，（ＨＬ）」が実行されると、ＨＬレジスタ（ペアレジスタ）にセットされたアドレス及び該アドレスに１加算したアドレスで指定されるメモリの内容（データ）が、ＡＣレジスタにロードされるとともに、ＨＬレジスタにセットされているアドレスが＋２更新（２加算）される。なお、Ｓ３０５の判定データの取得処理では、上述のように、この「ＬＤＩＮ」命令（所定の読み出し命令）により、Ａレジスタに、判定データ（「抽籤値選択テーブルｏｒ抽籤係数テーブル」の値）が格納され、Ｃレジスタに当り要求フラグステータス（「特賞当籤番号＋小役当籤番号」の値）が格納される。 For example, when the source code "LDIN ss, (HL)" is executed in a source program, the contents (data) of the memory specified by the address set in the HL register (pair register) and the address obtained by adding "1" to that address are loaded into the ss (BC, DE, AC, AE, or BD) pair register, and the address set in the HL register is updated by +2 (incremented by 2). Therefore, when the source code "LDIN AC, (HL)" in Figure 93A is executed, the contents (data) of the memory specified by the address set in the HL register (pair register) and the address obtained by adding "1" to that address are loaded into the AC register, and the address set in the HL register is updated by +2 (incremented by 2). In the determination data acquisition process of S305, as described above, this "LDIN" command (predetermined read command) stores the determination data (the value of the "lottery value selection table or lottery coefficient table") in the A register, and stores the win request flag status (the value of the "special prize winning number + small prize winning number") in the C register.
上述のように、内部抽籤処理中のＳ３０５の判定データの取得処理では、一つの命令コード（「ＬＤＩＮ」命令）により、データのロード処理及びアドレスの更新処理の両方を行うことができる。この場合、ソースプログラム上において、アドレス設定に係る命令コードを省略することができ、その分、ソースプログラムの容量（メインＲＯＭ１０２の使用容量）を低減することができる。この結果、本実施形態では、メインＲＯＭ１０２において、空き容量を確保する（増大させる）ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 As described above, in the determination data acquisition process of S305 during the internal lottery process, both the data loading process and the address update process can be performed with a single instruction code (the "LDIN" instruction). In this case, the instruction code related to address setting can be omitted from the source program, thereby reducing the source program's capacity (the amount of space used by the main ROM 102). As a result, in this embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be used to improve gameplay.
また、上述した内部抽籤処理中のＳ３０８及びＳ３０９の処理は、メインＣＰＵ１０１が、図９３Ｂのソースプログラムで規定されている各ソースコードを順次実行することにより行われる。その中で、Ｓ３０９の設定値データ（０～５のいずれか）の加算処理は、メインＣＰＵ１０１が図９３Ｂ中のソースコード「ＭＵＬ Ａ，６」及び「ＡＤＤＱ Ａ，（．ＬＯＷ．ｗＷＡＶＥＮＵＭ）」をこの順で実行することにより行われる。なお、「ＭＵＬ」命令及び「ＡＤＤＱ」命令はともに、メインＣＰＵ１０１専用命令コードであり、「ＡＤＤＱ」命令は、Ｑレジスタ（拡張レジスタ）を用いてアドレス指定を行うメインＣＰＵ１０１専用命令コードである。 Furthermore, the processing of S308 and S309 during the internal lottery processing described above is performed by the main CPU 101 sequentially executing each source code specified in the source program of FIG. 93B. Among these, the addition processing of the set value data (any of 0 to 5) in S309 is performed by the main CPU 101 executing the source code "MUL A, 6" and "ADDQ A, (.LOW.wWAVENUM)" in FIG. 93B in that order. Note that both the "MUL" instruction and the "ADDQ" instruction are instruction codes exclusive to the main CPU 101, and the "ADDQ" instruction is an instruction code exclusive to the main CPU 101 that specifies an address using the Q register (extension register).
ソースプログラム上において、例えば、ソースコード「ＭＵＬ Ａ，ｎ」が実行されると、Ａレジスタの格納データと、１バイトの整数ｎとを乗算し、その乗算結果をＡレジスタに格納する。それゆえ、図９３Ｂ中のソースコード「ＭＵＬ Ａ，６」では、Ａレジスタの内容（格納データ）に、１バイトの整数６が乗算され、その乗算結果がＡレジスタに格納される。なお、この乗算処理は、マイクロプロセッサ９１に含まれる演算回路１０７（図９参照）により実行される。すなわち、本実施形態のパチスロ１では、ソースプログラム上における乗算処理及び除算処理を実行するための演算専用回路（演算回路１０７）が設けられているので、乗算処理及び除算処理の効率化を図ることができる。 For example, when the source code "MUL A,n" is executed in a source program, the data stored in the A register is multiplied by the 1-byte integer n, and the result of the multiplication is stored in the A register. Therefore, in the source code "MUL A,6" in Figure 93B, the contents of the A register (stored data) are multiplied by the 1-byte integer 6, and the result of the multiplication is stored in the A register. This multiplication process is performed by the arithmetic circuit 107 (see Figure 9) included in the microprocessor 91. In other words, the pachislot 1 of this embodiment is provided with a dedicated arithmetic circuit (arithmetic circuit 107) for performing multiplication and division processes in the source program, thereby improving the efficiency of multiplication and division processes.
また、ソースプログラム上において、例えば、ソースコード「ＡＤＤＱ ｒ，（ｋ）」が実行されると、Ｑレジスタの格納データ（上位側アドレス値）及び１バイトの整数ｋ（直値：下位側アドレス値）で指定されたアドレスのメモリの内容（格納データ）に、ｒレジスタ（Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｈ又はＬレジスタ）の格納データが加算され、該加算結果がｒレジスタに格納される。それゆえ、図９３Ｂ中のソースコード「ＡＤＤＱ Ａ，（．ＬＯＷ．ｗＷＡＶＥＮＵＭ）」が実行されると、Ｑレジスタの格納データ及び１バイトの整数値「．ＬＯＷ．ｗＷＡＶＥＮＵＭ」で指定されたアドレスのメモリの内容（設定値データ）にＡレジスタの内容（格納データ）が加算され、該加算結果がＡレジスタに格納される。 Furthermore, when the source code "ADDQ r, (k)" is executed in a source program, for example, the data stored in the r register (A, B, C, D, E, H, or L register) is added to the memory contents (stored data) at the address specified by the data stored in the Q register (upper address value) and the 1-byte integer k (immediate value: lower address value), and the result of the addition is stored in the r register. Therefore, when the source code "ADDQ A, (.LOW.wWAVENUM)" in Figure 93B is executed, the content of the A register (stored data) is added to the memory contents (set value data) at the address specified by the data stored in the Q register and the 1-byte integer value ".LOW.wWAVENUM," and the result of the addition is stored in the A register.
すなわち、図９３Ｂに示す例では、Ｓ３０９の設定値の加算処理において、抽籤テーブル選択用相対値に係数「６」を乗算して、その乗算値に設定値データを加算することにより、抽籤対象役の抽籤値が格納された抽籤テーブルのアドレスを算出している。 In other words, in the example shown in Figure 93B, in the setting value addition process of S309, the lottery table selection relative value is multiplied by the coefficient "6", and the multiplied value is added to the setting value data to calculate the address of the lottery table in which the lottery value of the role to be selected is stored.
上述のように、本実施形態では、内部抽籤処理において、Ｑレジスタ（拡張レジスタ）を用いたメインＣＰＵ１０１専用命令コード（「ＡＤＤＱ」命令）が用いられており、この命令コードを用いれば、直値により、メインＲＯＭ１０２、メインＲＡＭ１０３やメモリーマップＩ／Ｏにアクセスすることができる。それゆえ、内部抽籤処理のソースプログラム上において、アドレス設定に係る命令を省略することができ、その分、ソースプログラムの容量（メインＲＯＭ１０２の使用容量）を低減することができる。この結果、本実施形態では、メインＲＯＭ１０２において、空き容量を確保する（増大させる）ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 As described above, in this embodiment, the internal lottery process uses a main CPU 101-specific instruction code (the "ADDQ" instruction) that uses the Q register (extension register). This instruction code allows direct access to the main ROM 102, main RAM 103, and memory-mapped I/O. This means that instructions related to address setting can be omitted from the source program for the internal lottery process, thereby reducing the source program capacity (usage of the main ROM 102). As a result, in this embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be used to enhance gameplay.
［図柄設定処理］
次に、図９７～図１００を参照して、メインフロー（図８２参照）中のＳ２０５で行う図柄設定処理について説明する。
[Design setting process]
Next, with reference to Figures 97 to 100, the symbol setting process performed in S205 in the main flow (see Figure 82) will be described.
図９７は、図柄設定処理の手順を示すフローチャートである。図９８は、特賞（ボーナス）当籤番号及び小役当籤番号と、内部当籤役との対応表である。なお、図９８では、「はずれ（００）」に対応する特賞当籤番号及び小役当籤番号の図示は省略している。また、図９９は、図柄設定処理中のＳ３２４～Ｓ３３０の処理を実行するためのソースプログラムの一例を示す図であり、図１００は、図柄設定処理のソースプログラム上で、実際に参照される当り要求フラグテーブル（フラグデータテーブル、当籤フラグテーブルデータ）の構成の一例を示す図である。 Figure 97 is a flowchart showing the steps in the symbol setting process. Figure 98 is a correspondence table between special prize (bonus) winning numbers, small prize winning numbers, and internal winning roles. Note that special prize winning numbers and small prize winning numbers corresponding to "losing (00)" are omitted from Figure 98. Figure 99 is a diagram showing an example of a source program for executing the processes of S324 to S330 during the symbol setting process, and Figure 100 is a diagram showing an example of the configuration of the win request flag table (flag data table, winning flag table data) actually referenced in the source program for the symbol setting process.
まず、メインＣＰＵ１０１は、内部抽籤処理で取得された当り要求フラグステータスに基づいて、特賞当籤番号及び小役当籤番号を抽出し、該抽出された特賞当籤番号及び小役当籤番号をメインＲＡＭ１０３内の当籤番号格納領域（不図示）に保存する（Ｓ３２１）。 First, the main CPU 101 extracts the special prize winning number and the small prize winning number based on the winning request flag status obtained in the internal lottery process, and stores the extracted special prize winning number and small prize winning number in the winning number storage area (not shown) in the main RAM 103 (S321).
本実施形態では、図９８に示すように、特賞（ボーナス）当籤番号「１」及び「２」には、それぞれ、内部当籤役「Ｆ＿ＢＢ１」及び「Ｆ＿ＢＢ２」が対応付けられている。また、小役当籤番号「１」～「３６」には、それぞれ、内部当籤役「Ｆ＿チリリプ」～「Ｆ＿ＲＢ役４」が対応付けられている。そして、図９４で説明したように、当り要求フラグステータスの値は、特賞当籤番号に特賞番号（本実施形態では「３７（１６進数では２５Ｈ）」）を乗算した値に、小役当籤番号を加算した値である。それゆえ、Ｓ３２１の処理において、当り要求フラグステータスの値から特賞当籤番号及び小役当籤番号を抽出するため、本実施形態では、メインＣＰＵ１０１は、当り要求フラグステータスの値を特賞番号（「３７」）で除算する。その結果、除算処理により生成された、商の値が特賞当籤番号（１０進数で０～２のいずれか）となり、余りの値が小役当籤番号（１０進数で０～３６のいずれか）となる。 In this embodiment, as shown in FIG. 98, the special prize (bonus) winning numbers "1" and "2" are associated with the internal winning roles "F_BB1" and "F_BB2," respectively. Furthermore, the small prize winning numbers "1" to "36" are associated with the internal winning roles "F_Chililip" to "F_RB4," respectively. As explained in FIG. 94, the value of the win request flag status is the value obtained by multiplying the special prize winning number by the special prize number ("37" in this embodiment (25H in hexadecimal)) and adding the small prize winning number to the result. Therefore, in the processing of S321, in order to extract the special prize winning number and the small prize winning number from the value of the win request flag status, in this embodiment, the main CPU 101 divides the value of the win request flag status by the special prize number ("37"). As a result, the quotient value generated by the division process becomes the special prize winning number (a decimal number between 0 and 2), and the remainder becomes the small prize winning number (a decimal number between 0 and 36).
次いで、メインＣＰＵ１０１は、抽出された小役当籤番号に基づいて、小役が当籤したか否かを判別する（Ｓ３２２）。この処理において、小役当籤番号が１～３６のいずれかである場合には、メインＣＰＵ１０１は、小役が当籤したと判定し、小役当籤番号が０である場合には、メインＣＰＵ１０１は、小役が当籤しなかったと判定する。 The main CPU 101 then determines whether or not a small prize has been won based on the extracted small prize winning number (S322). In this process, if the small prize winning number is any of 1 to 36, the main CPU 101 determines that a small prize has been won, and if the small prize winning number is 0, the main CPU 101 determines that a small prize has not been won.
Ｓ３２２において、メインＣＰＵ１０１が、小役が当籤していないと判別したとき（Ｓ３２２がＮＯ判定の場合）、メインＣＰＵ１０１は、後述のＳ３３１の処理を行う。一方、Ｓ３２２において、メインＣＰＵ１０１が、小役が当籤したと判別したとき（Ｓ３２２がＹＥＳ判定の場合）、メインＣＰＵ１０１は、小役当籤番号を減算結果の初期値としてセットする（Ｓ３２３）。 In S322, when the main CPU 101 determines that a small win has not been won (if S322 is a NO judgment), the main CPU 101 performs the processing of S331, which will be described later. On the other hand, in S322, when the main CPU 101 determines that a small win has been won (if S322 is a YES judgment), the main CPU 101 sets the small win winning number as the initial value of the subtraction result (S323).
次いで、メインＣＰＵ１０１は、当り要求フラグテーブル（図１００参照）をセットする（Ｓ３２４）。次いで、メインＣＰＵ１０１は、減算結果を１減算し、該減算結果を更新する（Ｓ３２５）。次いで、メインＣＰＵ１０１は、減算結果が「０」未満であるか否かを判別する（Ｓ３２６）。 Next, the main CPU 101 sets the hit request flag table (see FIG. 100) (S324). Next, the main CPU 101 subtracts 1 from the subtraction result and updates the subtraction result (S325). Next, the main CPU 101 determines whether the subtraction result is less than "0" (S326).
Ｓ３２６において、メインＣＰＵ１０１が、減算結果が「０」未満でないと判別したとき（Ｓ３２６がＮＯ判定の場合）、メインＣＰＵ１０１は、ビット数算出処理を行う（Ｓ３２７）。なお、Ｓ３２７のビット数算出処理では、当り要求フラグテーブルに規定されている、小役当籤番号に対応する当り要求フラグデータの格納領域のブロック数を取得する。 In S326, when the main CPU 101 determines that the subtraction result is not less than "0" (if S326 returns a NO judgment), the main CPU 101 performs a bit number calculation process (S327). Note that in the bit number calculation process of S327, the number of blocks in the storage area for the win request flag data corresponding to the small winning number, as specified in the win request flag table, is obtained.
なお、本実施形態では、当り要求フラグ格納領域（内部当籤役格納領域）において、当り要求格納領域０～７のブロックと、当り要求格納領域８～１１のブロックとが設けられている。それゆえ、Ｓ３２７のビット数算出処理で取得される当り要求フラグデータの格納領域のブロック数の最大値は「２」となる。例えば、内部当籤役が「Ｆ＿確チリリプ」である場合には、当り要求フラグテーブル（図１００参照）に示すように、当り要求格納領域０～７のブロックに含まれる格納領域７と、当り要求格納領域８～１１のブロックに含まれる格納領域９にそれぞれ当り要求フラグデータが規定されているので、Ｓ３２７のビット数算出処理で取得される当り要求フラグデータの格納領域のブロック数は「２」となる。 In this embodiment, the win request flag storage area (internal winning combination storage area) has blocks for win request storage areas 0 to 7 and blocks for win request storage areas 8 to 11. Therefore, the maximum number of blocks in the storage area for win request flag data obtained by the bit number calculation process of S327 is "2." For example, if the internal winning combination is "F_Certain Chililip," as shown in the win request flag table (see Figure 100), win request flag data is specified in storage area 7, which is included in blocks for win request storage areas 0 to 7, and storage area 9, which is included in blocks for win request storage areas 8 to 11. Therefore, the number of blocks in the storage area for win request flag data obtained by the bit number calculation process of S327 is "2."
次いで、メインＣＰＵ１０１は、ビット数算出処理を行う（Ｓ３２８）。なお、Ｓ３２８のビット数算出処理では、当り要求フラグテーブル（図１００参照）において規定されるブロック単位の当り要求フラグデータのバイト数を算出する。例えば、内部当籤役が「Ｆ＿確チリリプ」である場合には、当り要求フラグテーブル（図１００参照）に示すように格納領域７及び格納領域９ではともに１バイトの当り要求フラグデータが格納されるので、Ｓ３２８のビット数算出処理で取得されるブロック単位の当り要求フラグデータのバイト数は１バイトとなる。なお、図１００に記載のテーブルにおいて、格納領域７に格納される当り要求フラグデータには「１０００００００Ｂ ｜０１００００００Ｂ」と記載されているが、これは、格納領域７に格納される当り要求フラグデータが「１０００００００Ｂ」又は（「｜」は論理和の記号）「０１００００００Ｂ」であることを意味する。 Next, the main CPU 101 performs a bit count calculation process (S328). The bit count calculation process of S328 calculates the number of bytes of the block-based hit request flag data specified in the hit request flag table (see FIG. 100). For example, if the internal winning combination is "F_Confirmed Chililip," as shown in the hit request flag table (see FIG. 100), one byte of hit request flag data is stored in both storage area 7 and storage area 9. Therefore, the number of bytes of the block-based hit request flag data obtained by the bit count calculation process of S328 is one byte. In the table shown in FIG. 100, the hit request flag data stored in storage area 7 is listed as "10000000B |01000000B." This means that the hit request flag data stored in storage area 7 is either "10000000B" or "01000000B" (where "|" is the logical OR symbol).
なお、上述したＳ３２５～Ｓ３２８の処理は、小役当籤番号の回数だけ繰り返される。例えば、内部当籤役が「Ｆ＿確チリリプ」（小役当籤番号が「２」）である場合には、上述したＳ３２５～Ｓ３２８の処理は、２回繰り返される。また、Ｓ３２５～Ｓ３２８の処理が複数回繰り返される場合には、Ｓ３２７及びＳ３２８のビット数算出処理でそれぞれ取得されるブロック数及びブロック単位の当り要求フラグデータのバイト数は、別の格納領域に保存される。また、上述したＳ３２５～Ｓ３２８の処理により得られたブロック数及びブロック単位の当り要求フラグデータのバイト数は、当り要求フラグデータの格納先を指定する情報（オンビット情報）となる。 The above-described processing of S325 to S328 is repeated the number of times corresponding to the small win lottery number. For example, if the internal winning combination is "F_Kakuchiririp" (small win lottery number is "2"), the above-described processing of S325 to S328 is repeated twice. Furthermore, if the processing of S325 to S328 is repeated multiple times, the number of blocks and the number of bytes of the block-based hit request flag data obtained by the bit number calculation processing of S327 and S328, respectively, are saved in a separate storage area. Furthermore, the number of blocks and the number of bytes of the block-based hit request flag data obtained by the above-described processing of S325 to S328 become information (on-bit information) that specifies the storage destination of the hit request flag data.
ここで再度、Ｓ３２６の処理に戻って、Ｓ３２６において、メインＣＰＵ１０１が、減算結果が「０」未満であると判別したとき（Ｓ３２６がＹＥＳ判定の場合）、メインＣＰＵ１０１は、当り要求フラグ格納領域（内部当籤役格納領域）のセット処理を行う（Ｓ３２９）。この際、メインＣＰＵ１０１は、上述したＳ３２５～Ｓ３２８の処理により得られたブロック数及びブロック単位の当り要求フラグデータのバイト数（オンビット情報）に基づいて、チェック（更新）対象となる当り要求フラグ格納領域のみをセットする。具体的には、チェック（更新）対象となる当り要求フラグ格納領域のアドレスをＤＥレジスタに格納する（図９９参照）。 Now, returning to the processing of S326, if the main CPU 101 determines in S326 that the subtraction result is less than "0" (if S326 returns a YES judgment), the main CPU 101 performs processing to set the win request flag storage area (internal lottery combination storage area) (S329). At this time, the main CPU 101 sets only the win request flag storage area to be checked (updated) based on the number of blocks and the number of bytes (on-bit information) of win request flag data per block obtained by the processing of S325 to S328 described above. Specifically, the main CPU 101 stores the address of the win request flag storage area to be checked (updated) in the DE register (see Figure 99).
次いで、メインＣＰＵ１０１は、圧縮データ格納処理を行う（Ｓ３３０）。この処理では、メインＣＰＵ１０１は、主に、当り要求フラグデータをチェック（更新）対象となる当り要求フラグ格納領域内の所定の格納領域に転送（展開）する処理を行う。圧縮データ格納処理の詳細については、後述の図１０１を参照しながら後で説明する。 Next, the main CPU 101 performs compressed data storage processing (S330). In this processing, the main CPU 101 mainly transfers (expands) the hit request flag data to a specified storage area within the hit request flag storage area that is the target of checking (updating). Details of the compressed data storage processing will be explained later with reference to Figure 101.
Ｓ３３０の処理後又はＳ３２２がＮＯ判定の場合、メインＣＰＵ１０１は、持越役格納領域（図３１参照）を参照して、持越役があるか否かを判別する（Ｓ３３１）。Ｓ３３１において、メインＣＰＵ１０１が、持越役があると判別したとき（Ｓ３３１がＹＥＳ判定の場合）、メインＣＰＵ１０１は、後述のＳ３３４の処理を行う。 After processing S330 or if S322 returns NO, the main CPU 101 references the carryover role storage area (see FIG. 31) to determine whether or not a carryover role exists (S331). In S331, when the main CPU 101 determines that a carryover role exists (if S331 returns YES), the main CPU 101 performs the processing of S334, which will be described later.
一方、Ｓ３３１において、メインＣＰＵ１０１が、持越役がないと判別したとき（Ｓ３３１がＮＯ判定の場合）、メインＣＰＵ１０１は、Ｓ３２１の処理で抽出された特賞当籤番号に基づいて、ボーナス役（ＢＢ１又はＢＢ２）が当籤したか否かを判別する（Ｓ３３２）。 On the other hand, in S331, when the main CPU 101 determines that there is no carryover role (if S331 returns a NO), the main CPU 101 determines whether or not a bonus role (BB1 or BB2) has been won, based on the special prize winning number extracted in the processing of S321 (S332).
Ｓ３３２において、メインＣＰＵ１０１が、ボーナス役が当籤していないと判別したとき（Ｓ３３２がＮＯ判定の場合）、メインＣＰＵ１０１は、図柄判定処理を終了し、処理をメインフロー（図８２参照）のＳ２０６に移す。 In S332, when the main CPU 101 determines that a bonus combination has not been won (if S332 returns a NO judgment), the main CPU 101 ends the pattern determination process and proceeds to S206 of the main flow (see Figure 82).
一方、Ｓ３３２において、メインＣＰＵ１０１が、ボーナス役が当籤したと判別したとき（Ｓ３３２がＹＥＳ判定の場合）、メインＣＰＵ１０１は、当籤した特賞当籤番号を持越役格納領域に格納する（Ｓ３３３）。 On the other hand, when the main CPU 101 determines in S332 that a bonus role has been won (if S332 returns a YES judgment), the main CPU 101 stores the special prize winning number that has been won in the carryover role storage area (S333).
Ｓ３３３の処理後又はＳ３３１がＮＯ判定の場合、メインＣＰＵ１０１は、特賞当籤番号を当籤番号格納領域（不図示）にセットし、当り要求フラグ格納領域に当り要求フラグデータをセットし、ＲＴ状態をＲＴ５状態にセットし、ＲＴ遊技数（ＲＴ１状態の消化ゲーム数）をクリア（「０」）する（Ｓ３３４）。そして、Ｓ３３４の処理後、メインＣＰＵ１０１は、図柄設定処理を終了し、処理をメインフロー（図８２参照）のＳ２０６に移す。 After processing S333 or if S331 returns NO, the main CPU 101 sets the special prize winning number in the winning number storage area (not shown), sets the winning request flag data in the winning request flag storage area, sets the RT state to RT5, and clears the number of RT games (number of games played in RT1 state) to "0" (S334). Then, after processing S334, the main CPU 101 ends the symbol setting process and proceeds to S206 of the main flow (see FIG. 82).
本実施形態では、上述のようにして図柄設定処理が行われる。上述した図柄設定処理中のＳ３２４～Ｓ３３０の処理（入賞に係るデータの圧縮・展開処理）は、メインＣＰＵ１０１が、図９９のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。その中で、Ｓ３３０の圧縮データ格納処理は、メインＣＰＵ１０１が図９９中のソースコード「ＣＡＬＬＦ ＳＢ＿ＢＴＥＰ＿００」を実行することにより行われる。 In this embodiment, the symbol setting process is performed as described above. The processes of S324 to S330 during the symbol setting process described above (compression and expansion processes for data related to winning) are performed by the main CPU 101 by sequentially executing each source code defined in the source program in FIG. 99. Among these, the compressed data storage process of S330 is performed by the main CPU 101 by executing the source code "CALLF SB_BTEP_00" in FIG. 99.
「ＣＡＬＬＦ」命令は、上述のようにメインＣＰＵ１０１専用の２バイト命令コードであり、図９９中のソースコード「ＣＡＬＬＦ ＳＢ＿ＢＴＥＰ＿００」が実行されると、「ＳＢ＿ＢＴＥＰ＿００」で指定されているアドレスに、処理をジャンプさせ、圧縮データ格納処理が開始される。なお、Ｓ３３０の圧縮データ格納処理では、上述のように、当り要求フラグテーブルに格納された当り要求フラグデータ（圧縮データ）が、対応する当り要求フラグ格納領域に展開（コピー）される。 As mentioned above, the "CALLF" instruction is a two-byte instruction code exclusive to the main CPU 101. When the source code "CALLF SB_BTEP_00" in Figure 99 is executed, processing jumps to the address specified by "SB_BTEP_00" and the compressed data storage process begins. Note that in the compressed data storage process of S330, as mentioned above, the hit request flag data (compressed data) stored in the hit request flag table is expanded (copied) to the corresponding hit request flag storage area.
また、上述した図柄設定処理中のＳ３２９の当り要求フラグ格納領域のアドレスのセット処理は、メインＣＰＵ１０１が図９９中のソースコード「ＬＤＱ ＤＥ，．ＬＯＷ．ｗＷＡＶＥＢＩＴ」を実行することにより行われる。すなわち、図柄設定処理中のＳ３２９の処理は、Ｑレジスタ（拡張レジスタ）を用いてアドレス指定を行うメインＣＰＵ１０１専用の「ＬＤＱ」命令により行われる。この場合、図柄設定処理のソースプログラム上において、アドレス設定に係る命令コードを省略することができ、その分、図柄設定処理のソースプログラムの容量（メインＲＯＭ１０２の使用容量）を低減することができる。この結果、本実施形態では、メインＲＯＭ１０２において、空き容量を確保する（増大させる）ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 Furthermore, the process of setting the address of the win request flag storage area in S329 during the above-mentioned symbol setting process is performed by the main CPU 101 executing the source code "LDQ DE,.LOW.wWAVEBIT" in FIG. 99. That is, the process of S329 during the symbol setting process is performed by the "LDQ" instruction, which is exclusive to the main CPU 101 and specifies an address using the Q register (extension register). In this case, the instruction code related to address setting can be omitted from the source program of the symbol setting process, thereby reducing the size of the source program of the symbol setting process (the capacity used by the main ROM 102). As a result, in this embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to improve gameplay.
さらに、本実施形態では、上述した図柄設定処理中のＳ３２４～Ｓ３３０で説明した処理手順で入賞に係るデータの圧縮・展開処理を行い、かつ、その処理の中で上述したメインＣＰＵ１０１専用命令コードを用いることにより、入賞に係るデータの圧縮・展開処理の効率化を図ることができるとともに、限られたメインＲＡＭ１０３の容量を有効活用することができる。 Furthermore, in this embodiment, the data related to winning is compressed and expanded using the processing procedure described in S324 to S330 during the above-mentioned symbol setting process, and by using the above-mentioned main CPU 101-specific instruction code during this process, it is possible to improve the efficiency of the data compression and expansion process related to winning, and to make effective use of the limited capacity of the main RAM 103.
［圧縮データ格納処理］
次に、図１０１を参照して、例えば、図柄判定処理（図９７参照）中のＳ３３０で行う圧縮データ処理について説明する。図１０１は、圧縮データ格納処理の手順を示すフローチャートである。
[Compressed data storage process]
Next, the compressed data processing performed in S330 during the symbol determination processing (see FIG. 97), for example, will be described with reference to Fig. 101. Fig. 101 is a flowchart showing the procedure for the compressed data storage processing.
なお、図１０１に示す圧縮データ格納処理は、図柄判定処理（図９７参照）中のＳ３３０だけでなく、後述の図柄コード取得処理（後述の図１２８参照）中のＳ６４９においても実行される。図柄判定処理（図９７参照）中のＳ３３０で実行される圧縮データ格納処理では、処理対象となるフラグデータは当り要求フラグデータ（当籤役に係るフラグデータ）となるが、後述の図柄コード取得処理（後述の図１２８参照）中のＳ６４９で実行される圧縮データ格納処理では、処理対象となるフラグデータは入賞作動フラグデータ（入賞役に係るフラグデータ）である。そして、処理対象となるフラグデータの種別が異なること以外は、両者の処理は同じ処理になる。 The compressed data storage process shown in Figure 101 is executed not only at S330 during the pattern determination process (see Figure 97), but also at S649 during the pattern code acquisition process (see Figure 128), which will be described later. In the compressed data storage process executed at S330 during the pattern determination process (see Figure 97), the flag data to be processed is win request flag data (flag data related to a winning combination), but in the compressed data storage process executed at S649 during the pattern code acquisition process (see Figure 128), which will be described later, the flag data to be processed is win activation flag data (flag data related to a winning combination). Apart from the type of flag data to be processed being different, the two processes are the same.
それゆえ、図１０１のフローチャートでは、処理対象とするフラグデータを「処理対象フラグデータ」と記し、処理対象となるフラグテーブルを「処理対象フラグテーブル」と記す。また、この記載に合わせて、以下の圧縮データ格納処理の説明においても、当り要求フラグデータ又は入賞作動フラグデータを「処理対象フラグデータ」と称し、当り要求フラグテーブル（図１００参照）又は後述の図柄対応入賞作動テーブル（例えば、後述の図１３０Ａ等参照）を「処理対象フラグテーブル」と称す。 For this reason, in the flowchart of Figure 101, the flag data to be processed is referred to as "flag data to be processed," and the flag table to be processed is referred to as the "flag table to be processed." In line with this description, in the explanation of the compressed data storage process below, the win request flag data or win activation flag data will be referred to as "flag data to be processed," and the win request flag table (see Figure 100) or the symbol-corresponding win activation table described below (see, for example, Figure 130A, etc. described below) will be referred to as the "flag table to be processed."
まず、メインＣＰＵ１０１は、格納先チェックビットをセットする（Ｓ３４１）。この処理では、格納先チェックビットはＡレジスタ以外のレジスタに格納される。 First, the main CPU 101 sets the storage destination check bit (S341). In this process, the storage destination check bit is stored in a register other than register A.
格納先チェックビットは、処理対象フラグデータの格納先（転送先）となるブロックを指定するための１バイトのデータである。本実施形態では、当り要求フラグ格納領域及び入賞作動フラグ格納領域はともに、２つのブロック（格納領域０～７のブロック及び格納領域８～１１のブロック）で構成される。そして、例えば、内部当籤役「Ｆ＿確チリリプ」が決定された場合には、図１００の当り要求フラグテーブルに示すように格納領域７及び格納領域９のそれぞれに当り要求フラグデータが格納されるので（格納先のブロック数が「２」になるので）、Ｓ３４１の処理では、格納先チェックビットとして、「００００００１１Ｂ」がセットされる。なお、この１バイトのデータのビット０の値（１／０）が格納領域０～７のブロック内の格納先の有無に対応し、ビット１の値（１／０）が格納領域８～１１のブロック内の格納先の有無に対応する。 The storage destination check bit is one byte of data that specifies the block where the flag data to be processed will be stored (transferred to). In this embodiment, the win request flag storage area and the win activation flag storage area each consist of two blocks (storage areas 0-7 and 8-11). For example, if the internal winning combination "F_Kakchiririp" is determined, the win request flag data will be stored in both storage area 7 and storage area 9, as shown in the win request flag table in Figure 100 (since the number of storage destination blocks is "2"), and the storage destination check bit is set to "00000011B" in S341. Note that the value of bit 0 of this one byte of data (1/0) corresponds to the presence or absence of a storage destination within storage areas 0-7, and the value of bit 1 (1/0) corresponds to the presence or absence of a storage destination within storage areas 8-11.
次いで、メインＣＰＵ１０１は、バイト単位の転送カウンタの値を「８」にセットする（Ｓ３４２）。本実施形態では、各ブロックのバイト数が「８」であるので、転送カウンタの初期値には「８」がセットされる。 Next, the main CPU 101 sets the value of the byte-unit transfer counter to "8" (S342). In this embodiment, the number of bytes in each block is "8," so the initial value of the transfer counter is set to "8."
次いで、格納先チェックビットから転送指示ビットの値を抽出する（Ｓ３４３）。なお、転送指示ビットは、格納先チェックビット内のビット０のデータに対応し、Ｓ３４３の処理では、１バイトのレジスタに格納されている格納先チェックビットを１回（１ビット分）右シフトすることにより、転送指示ビットが抽出される。具体的には、格納先チェックビットが格納された１バイトのレジスタ（Ａレジスタ以外のレジスタ）を１回右シフトすると、ビット７～ビット１に格納されているデータがそれぞれビット６～ビット０に移動するとともに、シフト前のビット０のデータが出力される。そして、このシフト処理により出力されたデータが転送指示ビットの値となる。 Next, the value of the transfer instruction bit is extracted from the storage destination check bit (S343). The transfer instruction bit corresponds to the data in bit 0 of the storage destination check bit, and in the process of S343, the transfer instruction bit is extracted by shifting the storage destination check bit stored in a one-byte register to the right once (by one bit). Specifically, when a one-byte register (a register other than register A) in which the storage destination check bit is stored is shifted to the right once, the data stored in bits 7 to 1 move to bits 6 to 0, respectively, and the data in bit 0 before the shift is output. The data output by this shift process becomes the value of the transfer instruction bit.
次いで、メインＣＰＵ１０１は、抽出された転送指示ビットの値に基づいて、転送指示があるか否かを判別する（Ｓ３４４）。この処理では、メインＣＰＵ１０１は、抽出された転送指示ビットの値が「１」である場合に転送指示があると判定する。例えば、格納先チェックビットとして、「００００００１１Ｂ」がセットされた場合、１回目（格納領域の１ブロック目に対応）及び２回目（格納領域の２ブロック目に対応）のＳ３４４の判定処理では、転送指示ありの判定となるが、３回目以降のＳ３４４の判定処理では、転送指示なしの判定となる。 Next, the main CPU 101 determines whether or not a transfer instruction has been issued based on the value of the extracted transfer instruction bit (S344). In this process, the main CPU 101 determines that a transfer instruction has been issued if the value of the extracted transfer instruction bit is "1." For example, if "00000011B" is set as the storage destination check bit, the first (corresponding to the first block of the storage area) and second (corresponding to the second block of the storage area) S344 determination process will determine that a transfer instruction has been issued, but the third and subsequent S344 determination processes will determine that no transfer instruction has been issued.
Ｓ３４４において、メインＣＰＵ１０１が、転送指示がないと判別したとき（Ｓ３４４がＮＯ判定の場合）、メインＣＰＵ１０１は、後述のＳ３５４の処理を行う。 If the main CPU 101 determines in S344 that there is no transfer instruction (if S344 returns a NO), the main CPU 101 performs the processing of S354, which will be described later.
一方、Ｓ３４４において、メインＣＰＵ１０１が、転送指示があると判別したとき（Ｓ３４４がＹＥＳ判定の場合）、メインＣＰＵ１０１は、処理対象フラグテーブルからバイト単位格納先指定情報を取得する（Ｓ３４５）。この処理では、バイト単位格納先指定情報として、処理対象フラグテーブル内の処理対象役（当籤役又は入賞役）のフラグデータが格納された領域の先頭アドレスに格納されている、転送先を示す１バイトのデータが取得される。例えば、内部当籤役が「Ｆ＿確チリリプ」である場合には、図１００に示す当り要求フラグテーブル内の「Ｆ＿確チリリプ」のフラグデータが格納された領域の先頭アドレスに格納されている、格納領域７を転送先として指定する１バイトデータ「１０００００００Ｂ」がバイト単位格納先指定情報として取得される。 On the other hand, when the main CPU 101 determines at S344 that a transfer instruction has been issued (a YES determination at S344), the main CPU 101 acquires byte-by-byte storage destination designation information from the target flag table (S345). In this process, one byte of data indicating the transfer destination is acquired as the byte-by-byte storage destination designation information. This data is stored at the top address of the area in the target flag table that stores the flag data for the role to be processed (winning role or prize-winning role). For example, if the internal winning role is "F_Confirmed Chili Lip," one byte of data "10000000B" that designates storage area 7 as the transfer destination is acquired as the byte-by-byte storage destination designation information. This data is stored at the top address of the area that stores the flag data for "F_Confirmed Chili Lip" in the win request flag table shown in FIG. 100.
次いで、メインＣＰＵ１０１は、処理対象フラグテーブル内で参照するアドレスの更新処理（アドレスを１加算する処理）を行う（Ｓ３４６）。また、この処理では、メインＣＰＵ１０１は、処理対象フラグデータの格納（転送）先となるブロックの先頭格納領域を指定するアドレスを初期アドレスとしてセットする。例えば、１ブロック目の処理では、Ｓ３４６の処理において、初期アドレスとして格納領域０のアドレスがセットされ、２ブロック目の処理では、Ｓ３４６の処理において、初期アドレスとして格納領域８のアドレスがセットされる。 Next, the main CPU 101 updates the address referenced in the processing target flag table (incrementing the address by 1) (S346). In this process, the main CPU 101 also sets the address specifying the first storage area of the block to which the processing target flag data will be stored (transferred) as the initial address. For example, in processing the first block, the address of storage area 0 is set as the initial address in S346, and in processing the second block, the address of storage area 8 is set as the initial address in S346.
次いで、メインＣＰＵ１０１は、バイト単位格納先指定情報から転送指示ビットの値を抽出する（Ｓ３４７）。なお、ここでいう転送指示ビットは、バイト単位格納先指定情報のビット０に対応し、Ｓ３４７の処理では、１バイトのレジスタに格納されているバイト単位格納先指定情報を１回右シフトすることにより、転送指示ビットの値を抽出する（ビット０のデータを出力する）。 Next, the main CPU 101 extracts the value of the transfer instruction bit from the byte-unit storage destination designation information (S347). Note that the transfer instruction bit here corresponds to bit 0 of the byte-unit storage destination designation information, and in the processing of S347, the value of the transfer instruction bit is extracted by shifting the byte-unit storage destination designation information stored in the 1-byte register once to the right (outputting the data of bit 0).
次いで、メインＣＰＵ１０１は、Ｓ３４７の処理で抽出された転送指示ビットの値に基づいて、転送指示があるか否かを判別する（Ｓ３４８）。この処理では、メインＣＰＵ１０１は、抽出された転送指示ビットの値が「１」である場合、転送指示があると判定する。例えば、バイト単位格納先指定情報として、「００００００１０Ｂ」がセットされた場合、２回目（１ブロック目の格納領域１又は２ブロック目の格納領域９）のＳ３４７の処理でビット１のデータ「１」が転送指示ビットの値として出力され転送指示ありの判定となるが、１回目及び３～８回目のＳ３４７の処理では、転送指示なしの判定となる。 The main CPU 101 then determines whether or not a transfer instruction has been issued based on the value of the transfer instruction bit extracted in the processing of S347 (S348). In this processing, the main CPU 101 determines that a transfer instruction has been issued if the value of the extracted transfer instruction bit is "1." For example, if "00000010B" is set as the byte-unit storage destination specification information, the second processing of S347 (storage area 1 of the first block or storage area 9 of the second block) will output the data "1" for bit 1 as the value of the transfer instruction bit, indicating that a transfer instruction has been issued. However, the first and third to eighth processing of S347 will determine that no transfer instruction has been issued.
Ｓ３４８において、メインＣＰＵ１０１が、転送指示がないと判別したとき（Ｓ３４８がＮＯ判定の場合）、メインＣＰＵ１０１は、後述のＳ３５１の処理を行う。 If the main CPU 101 determines in S348 that there is no transfer instruction (if S348 returns a NO), the main CPU 101 performs the processing of S351, which will be described later.
一方、Ｓ３４８において、メインＣＰＵ１０１が、転送指示があると判別したとき（Ｓ３４８がＹＥＳ判定の場合）、メインＣＰＵ１０１は、現在セットされている処理対象フラグテーブル内のアドレスに格納されている処理対象フラグデータ（当り要求フラグデータ又は入賞作動フラグデータ）を、指定された格納領域に転送（コピー）する（Ｓ３４９）。 On the other hand, when the main CPU 101 determines in S348 that a transfer instruction has been issued (if S348 returns a YES judgment), the main CPU 101 transfers (copies) the processing target flag data (win request flag data or win activation flag data) stored at the address currently set in the processing target flag table to the specified storage area (S349).
例えば、内部当籤役が「Ｆ＿確チリリプ」であり、現在の処理が１ブロック目の格納領域（格納領域０～７）に対して行われている場合には、バイト単位格納先指定情報が「１０００００００Ｂ」（格納領域７を格納先として指定するデータ）となるので、８回目のＳ３４７の処理で転送指示があると判定され、その後のＳ３４９の処理で、当り要求フラグデータ「１０００００００Ｂ」、「０１００００００Ｂ」、「００１０００００Ｂ」及び「０００１００００Ｂ」のいずれかが、当り要求フラグ格納領域の格納領域７に転送（コピー）される。 For example, if the internal winning combination is "F_sure chililip" and the current processing is being performed on the first block's storage area (storage areas 0 to 7), the byte-unit storage destination designation information will be "10000000B" (data specifying storage area 7 as the storage destination), so the eighth processing of S347 will determine that there is a transfer instruction, and in the subsequent processing of S349, one of the win request flag data "10000000B", "01000000B", "00100000B", or "00010000B" will be transferred (copied) to storage area 7 of the win request flag storage area.
次いで、メインＣＰＵ１０１は、処理対象フラグテーブル内で参照するアドレスの更新処理（アドレスを１加算する処理）を行う（Ｓ３５０）。 Next, the main CPU 101 updates the address referenced in the processing target flag table (incrementing the address by 1) (S350).
Ｓ３５０の処理後又はＳ３４８がＮＯ判定の場合、メインＣＰＵ１０１は、処理対象フラグデータの格納先となる格納領域を指定するアドレスの更新処理（アドレスを１加算する処理）を行う（Ｓ３５１）。次いで、メインＣＰＵ１０１は、転送カウンタの値を１減算する（Ｓ３５２）。 After processing S350 or if the determination result in S348 is NO, the main CPU 101 performs an address update process (a process of adding 1 to the address) that specifies the storage area in which the flag data to be processed is to be stored (S351). Next, the main CPU 101 subtracts 1 from the value of the transfer counter (S352).
次いで、メインＣＰＵ１０１は、転送カウンタの値が「０」であるか否かを判別する（Ｓ３５３）。Ｓ３５３において、メインＣＰＵ１０１が、転送カウンタの値が「０」でないと判別したとき（Ｓ３５３がＮＯ判定の場合）、メインＣＰＵ１０１は、処理をＳ３４７の処理に戻し、Ｓ３４７以降の処理を繰り返す。 Next, the main CPU 101 determines whether the value of the transfer counter is "0" (S353). If the main CPU 101 determines in S353 that the value of the transfer counter is not "0" (if S353 returns NO), the main CPU 101 returns the process to S347 and repeats the processes from S347 onwards.
一方、Ｓ３５３において、メインＣＰＵ１０１が、転送カウンタの値が「０」であると判別したとき（Ｓ３５３がＹＥＳ判定の場合）、メインＣＰＵ１０１は、現在の格納先チェックビットに転送指示対象が残っているか否かを判別する（Ｓ３５４）。この処理では、メインＣＰＵ１０１は、現処理時点において、格納先チェックビット内に「１」が格納されているビットが残っているか否かを判別する。そして、メインＣＰＵ１０１は、格納先チェックビット内に「１」が格納されているビットが残っている場合、すなわち、処理対象となるブロックが存在する場合には、現在の格納先チェックビットに転送指示対象が残っていると判定する。 On the other hand, when the main CPU 101 determines in S353 that the value of the transfer counter is "0" (if S353 returns a YES judgment), the main CPU 101 determines whether or not a transfer instruction target remains in the current storage destination check bits (S354). In this process, the main CPU 101 determines whether or not a bit with a "1" stored in it remains in the storage destination check bits at the current processing point. Then, if a bit with a "1" stored in it remains in the storage destination check bits, i.e., if a block to be processed exists, the main CPU 101 determines that a transfer instruction target remains in the current storage destination check bits.
Ｓ３５４において、メインＣＰＵ１０１が、現在の格納先チェックビットに転送指示対象が残っていると判別したとき（Ｓ３５４がＹＥＳ判定の場合）、メインＣＰＵ１０１は、処理をＳ３４２の処理に戻し、Ｓ３４２以降の処理を繰り返す。一方、Ｓ３５４において、メインＣＰＵ１０１が、現在の格納先チェックビットに転送指示対象が残っていないと判別したとき（Ｓ３５４がＮＯ判定の場合）、メインＣＰＵ１０１は、圧縮データ格納処理を終了し、処理を例えば図柄判定処理（図９７参照）中のＳ３３１に移す。 In S354, when the main CPU 101 determines that there are transfer instruction targets remaining in the current storage destination check bits (if S354 is a YES judgment), the main CPU 101 returns the process to S342 and repeats the processes from S342 onwards. On the other hand, in S354, when the main CPU 101 determines that there are no transfer instruction targets remaining in the current storage destination check bits (if S354 is a NO judgment), the main CPU 101 ends the compressed data storage process and moves the process to S331 during, for example, the pattern determination process (see FIG. 97).
［第２インターフェースボード制御処理（規定外）］
次に、図１０２を参照して、メインフロー（図８２参照）中のＳ２０７で行う第２インターフェースボード制御処理について説明する。図１０２は、第２インターフェースボード制御処理の手順を示すフローチャートである。なお、この処理は、メインＲＡＭ１０３内の規定外作業領域（図１２Ｃ参照）で行われる。また、この第２インターフェースボード制御処理で用いられるプログラムはメインＲＯＭ１０２内の規定外エリアに格納されている（図１２Ｂ参照）。
[Second interface board control process (non-standard)]
Next, the second interface board control process performed in S207 of the main flow (see FIG. 82) will be described with reference to FIG. 102. FIG. 102 is a flowchart showing the procedure for the second interface board control process. This process is performed in the non-standard work area in the main RAM 103 (see FIG. 12C). The program used in this second interface board control process is stored in the non-standard area in the main ROM 102 (see FIG. 12B).
まず、メインＣＰＵ１０１は、スタックポインタ（ＳＰ）にセットされているメインＲＡＭ１０３内のスタックエリアのアドレスデータを退避させる（Ｓ３６１）。次いで、メインＣＰＵ１０１は、メインＲＡＭ１０３内の規定外スタックエリアのアドレスデータをスタックポインタ（ＳＰ）にセットする（Ｓ３６２）。 First, the main CPU 101 saves the address data of the stack area in the main RAM 103 that is set in the stack pointer (SP) (S361). Next, the main CPU 101 sets the address data of the non-standard stack area in the main RAM 103 in the stack pointer (SP) (S362).
次いで、メインＣＰＵ１０１は、ナビデータを取得する（Ｓ３６３）。次いで、メインＣＰＵ１０１は、ナビ変換テーブルをメインＲＡＭ１０３内の規定外作業領域にセットする（Ｓ３６４）。 Next, the main CPU 101 acquires the navigation data (S363). Next, the main CPU 101 sets the navigation conversion table in the non-standard work area in the main RAM 103 (S364).
次いで、メインＣＰＵ１０１は、ナビ変換テーブルを参照して第２インターフェース用押し順番号を取得する（Ｓ３６５）。次いで、メインＣＰＵ１０１は、取得した第２インターフェース用押し順番号を、規定外作業領域に設けられた規定外押し順番号格納領域（不図示）に格納する（Ｓ３６６）。次いで、メインＣＰＵ１０１は、規定外作業領域に設けられた押下位置テーブル選択カウンタの値に「０」をセットする（Ｓ３６７）。 Next, the main CPU 101 references the navigation conversion table to obtain the second interface push order number (S365). Next, the main CPU 101 stores the obtained second interface push order number in a non-regular push order number storage area (not shown) provided in the non-regular work area (S366). Next, the main CPU 101 sets the value of the push position table selection counter provided in the non-regular work area to "0" (S367).
次いで、メインＣＰＵ１０１は、取得したナビデータが押し順ナビ（押し順小役用のナビデータ）であるか否かを判別する（Ｓ３６８）。Ｓ３６８において、メインＣＰＵ１０１が、取得したナビデータが押し順ナビであると判別したとき（Ｓ３６８がＹＥＳ判定の場合）、メインＣＰＵ１０１は、後述のＳ３７２の処理を行う。 Next, the main CPU 101 determines whether the acquired navigation data is push order navigation (navigation data for push order minor wins) (S368). In S368, when the main CPU 101 determines that the acquired navigation data is push order navigation (if S368 returns YES), the main CPU 101 performs the processing of S372, which will be described later.
一方、Ｓ３６８において、メインＣＰＵ１０１が、取得したナビデータが押し順ナビでないと判別したとき（Ｓ３６８がＮＯ判定の場合）、メインＣＰＵ１０１は、取得したナビデータがＢＢ１停止操作用のナビデータ（１０）であるか否かを判別する（Ｓ３６９）。 On the other hand, in S368, when the main CPU 101 determines that the acquired navigation data is not button press order navigation (if S368 judges NO), the main CPU 101 determines whether the acquired navigation data is navigation data (10) for the BB1 stop operation (S369).
Ｓ３６９において、メインＣＰＵ１０１が、取得したナビデータがＢＢ１停止操作用のナビデータであると判別したとき（Ｓ３６９がＹＥＳ判定の場合）、メインＣＰＵ１０１は、後述のＳ３７１の処理を行う。一方、Ｓ３６９において、メインＣＰＵ１０１が、取得したナビデータがＢＢ１停止操作用のナビデータでないと判別したとき（Ｓ３６９がＮＯ判定の場合）、メインＣＰＵ１０１は、押下位置テーブル選択カウンタの値に「１」を加算する（Ｓ３７０）。Ｓ３７０において、押下位置テーブル選択カウンタの値に「１」を加算する処理は、押下位置テーブル（不図示）からＢＢ２の押下位置を取得するために行われる処理である。 At S369, when the main CPU 101 determines that the acquired navigation data is navigation data for the BB1 stop operation (if S369 returns a YES judgment), the main CPU 101 performs the processing of S371, which will be described later. On the other hand, at S369, when the main CPU 101 determines that the acquired navigation data is not navigation data for the BB1 stop operation (if S369 returns a NO judgment), the main CPU 101 adds "1" to the value of the pressed position table selection counter (S370). The processing of adding "1" to the value of the pressed position table selection counter at S370 is processing performed to obtain the pressed position of BB2 from the pressed position table (not shown).
Ｓ３７０の処理後又はＳ３６９がＹＥＳ判定の場合、メインＣＰＵ１０１は、押下位置テーブル選択カウンタの値に「１」を加算する（Ｓ３７１）。Ｓ３７１において、押下位置テーブル選択カウンタの値に「１」を加算する処理は、押下位置テーブル（不図示）からＢＢ１又はＢＢ２の押下位置を取得するために行われる処理である。 After processing S370 or if S369 returns YES, the main CPU 101 adds "1" to the value of the pressed position table selection counter (S371). The process of adding "1" to the value of the pressed position table selection counter in S371 is performed to obtain the pressed position of BB1 or BB2 from the pressed position table (not shown).
Ｓ３７１の処理後又はＳ３６８がＹＥＳ判定の場合、メインＣＰＵ１０１は、押下位置テーブル選択カウンタの値に基づいて、押下位置テーブル（不図示）を選択する（Ｓ３７２）。次いで、メインＣＰＵ１０１は、選択した押下位置テーブルを参照して、３リール分（左リール３Ｌ、中リール３Ｃ及び右リール３Ｒ）の押下位置データを取得する（Ｓ３７３）。次いで、メインＣＰＵ１０１は、取得した押下位置データを規定外作業領域に設けられた規定外押下位置格納領域（不図示）に格納する（Ｓ３７４）。Ｓ３６７～Ｓ３７１の処理により、ナビデータが押し順ナビであれば、押下位置テーブル選択カウンタの値は「０」となり、ナビデータがＢＢ１停止操作用のナビデータであれば、押下位置テーブル選択カウンタの値は「１」となり、ナビデータがＢＢ２停止操作用のナビデータであれば、押下位置テーブル選択カウンタの値は「２」となる。すなわち、ナビデータに基づいて、押下位置データが取得される。 After processing S371 or if S368 returns YES, the main CPU 101 selects a touch position table (not shown) based on the value of the touch position table selection counter (S372). Next, the main CPU 101 references the selected touch position table to obtain touch position data for three reels (left reel 3L, center reel 3C, and right reel 3R) (S373). Next, the main CPU 101 stores the obtained touch position data in an irregular touch position storage area (not shown) provided in the irregular work area (S374). Through the processing of S367 to S371, if the navigation data is push order navigation, the value of the touch position table selection counter becomes "0." If the navigation data is navigation data for a BB1 stop operation, the value of the touch position table selection counter becomes "1." If the navigation data is navigation data for a BB2 stop operation, the value of the touch position table selection counter becomes "2." In other words, touch position data is obtained based on the navigation data.
次いで、メインＣＰＵ１０１は、第２インターフェースボード出力処理を行う（Ｓ３７５）。なお、第２インターフェースボード出力処理の詳細については、後述の図１０３を参照しながら後で説明する。 Next, the main CPU 101 performs second interface board output processing (S375). Details of the second interface board output processing will be explained later with reference to Figure 103.
次いで、メインＣＰＵ１０１は、全レジスタの復帰処理を行う（Ｓ３７６）。次いで、メインＣＰＵ１０１は、Ｓ３６１で退避させたスタックエリアのアドレスデータをスタックポインタ（ＳＰ）にセットする（Ｓ３７７）。そして、Ｓ３７７の処理後、メインＣＰＵ１０１は、第２インターフェースボード制御処理を終了し、処理をメインフロー（図８２参照）のＳ２０８に移す。 The main CPU 101 then performs the process of restoring all registers (S376). The main CPU 101 then sets the address data of the stack area saved in S361 to the stack pointer (SP) (S377). After processing S377, the main CPU 101 then ends the second interface board control process and moves the process to S208 of the main flow (see Figure 82).
［第２インターフェースボード出力処理］
次に、図１０３を参照して、第２インターフェースボード制御処理（図１０２参照）中のＳ３７５で行う第２インターフェースボード出力処理について説明する。図１０３は、第２インターフェースボード出力処理の手順を示すフローチャートである。なお、この第２インターフェースボード出力処理は、メインＲＡＭ１０３の規定外作業領域で行われる。
[Second Interface Board Output Processing]
Next, the second interface board output processing performed in S375 of the second interface board control processing (see FIG. 102) will be described with reference to Fig. 103. Fig. 103 is a flowchart showing the procedure for the second interface board output processing. Note that this second interface board output processing is performed in the non-regular work area of the main RAM 103.
まず、メインＣＰＵ１０１は、第２インターフェース用シリアル回線（第２シリアル通信回路１１５：ＳＣＵ２）を介して送信動作が行われているか否かを判別する（Ｓ３８１）。Ｓ３８１において、メインＣＰＵ１０１が、第２インターフェース用シリアル回線を介して送信動作が行われていると判別したとき（Ｓ３８１がＹＥＳ判定の場合）、メインＣＰＵ１０１は、第２インターフェースボード出力処理を終了し、処理を第２インターフェースボード制御処理（図１０２参照）のＳ３７６に移す。 First, the main CPU 101 determines whether a transmission operation is being performed via the second interface serial line (second serial communication circuit 115: SCU2) (S381). When the main CPU 101 determines in S381 that a transmission operation is being performed via the second interface serial line (YES in S381), the main CPU 101 terminates the second interface board output processing and proceeds to S376 of the second interface board control processing (see FIG. 102).
一方、Ｓ３８１において、メインＣＰＵ１０１が、第２インターフェース用シリアル回線を介して送信動作が行われていないと判別したとき（Ｓ３８１がＮＯ判定の場合）、メインＣＰＵ１０１は、規定外作業領域に設けられたループカウンタの値に「３」（リールの個数）をセットし、シリアル通信用サム値に初期値「１」をセットする（Ｓ３８２）。次いで、メインＣＰＵ１０１は、第２インターフェース用シリアル回線（第２シリアル通信回路１１５：ＳＣＵ２）を介して、送信開始データを送信する（Ｓ３８３）。 On the other hand, when the main CPU 101 determines in S381 that no transmission operation is taking place via the second interface serial line (if S381 returns a NO judgment), the main CPU 101 sets the value of the loop counter provided in the non-regular work area to "3" (the number of reels) and sets the serial communication sum value to the initial value of "1" (S382). Next, the main CPU 101 transmits transmission start data via the second interface serial line (second serial communication circuit 115: SCU2) (S383).
次いで、メインＣＰＵ１０１は、所定のリール（回胴）の規定外押下位置格納領域を参照し、所定のリールの押下位置データを取得する（Ｓ３８４）。次いで、メインＣＰＵ１０１は、参照する規定外押下位置格納領域を次の対象リール（回胴）のそれに更新する（Ｓ３８５）。 The main CPU 101 then references the non-regular pressed position storage area of the specified reel (reel drum) and obtains the pressed position data for the specified reel (S384). The main CPU 101 then updates the non-regular pressed position storage area it references to that of the next target reel (reel drum) (S385).
次いで、メインＣＰＵ１０１は、パルス変換データ（不図示）及び取得した押下位置データに基づいて、押下位置データ（図柄位置）に対応するパルス数データを取得する（Ｓ３８６）。なお、押下位置データ（図柄位置）とパルス数データとの対応関係の詳細については省略するが、例えば、取得した押下位置データ（図柄位置）が「３」（左リール３Ｌでは図柄「白７」）である場合には、パルス数データとして「３８」が取得され、押下位置データ（図柄位置）が「１０」（左リール３Ｌでは図柄「リプレイ」）である場合には、パルス数データとして「１５５」が取得される。また、例えば、取得した押下位置データ（図柄位置）が「１２」（左リール３Ｌでは図柄「青７」）である場合には、パルス数データとして「１８９」が取得され、押下位置データ（図柄位置）が「１５」（左リール３Ｌでは図柄「リプレイ」）である場合には、パルス数データとして「２３９」が取得される。 Next, the main CPU 101 acquires pulse count data corresponding to the pressed position data (symbol position) based on the pulse conversion data (not shown) and the acquired pressed position data (S386). Details of the correspondence between the pressed position data (symbol position) and the pulse count data will be omitted, but for example, if the acquired pressed position data (symbol position) is "3" (symbol "white 7" on the left reel 3L), pulse count data of "38" is acquired, and if the pressed position data (symbol position) is "10" (symbol "replay" on the left reel 3L), pulse count data of "155" is acquired. Furthermore, for example, if the acquired pressed position data (symbol position) is "12" (the "Blue 7" symbol on the left reel 3L), the acquired pulse count data is "189", and if the pressed position data (symbol position) is "15" (the "Replay" symbol on the left reel 3L), the acquired pulse count data is "239".
次いで、メインＣＰＵ１０１は、取得したパルス数データを、第２インターフェース用シリアル回線（第２シリアル通信回路１１５：ＳＣＵ２）を介して送信する（Ｓ３８７）。次いで、メインＣＰＵ１０１は、シリアル通信用サム値にパルス数データを加算する（Ｓ３８８）。次いで、メインＣＰＵ１０１は、ループカウンタの値を１減算する（Ｓ３８９）。 The main CPU 101 then transmits the acquired pulse count data via the second interface serial line (second serial communication circuit 115: SCU2) (S387). The main CPU 101 then adds the pulse count data to the serial communication sum value (S388). The main CPU 101 then decrements the loop counter value by 1 (S389).
次いで、メインＣＰＵ１０１は、ループカウンタの値が「０」であるか否かを判別する（Ｓ３９０）。Ｓ３９０において、メインＣＰＵ１０１が、ループカウンタの値が「０」でないと判別したとき（Ｓ３９０がＮＯ判定の場合）、メインＣＰＵ１０１は、対象リールを次のリールに変更するとともに、処理をＳ３８４に戻し、Ｓ３８４以降の処理を繰り返す。 Next, the main CPU 101 determines whether the value of the loop counter is "0" (S390). If the main CPU 101 determines in S390 that the value of the loop counter is not "0" (if S390 returns a NO), the main CPU 101 changes the target reel to the next reel, returns processing to S384, and repeats the processing from S384 onwards.
一方、Ｓ３９０において、メインＣＰＵ１０１が、ループカウンタの値が「０」であると判別したとき（Ｓ３９０がＹＥＳ判定の場合）、メインＣＰＵ１０１は、シリアル通信用サム値を、第２インターフェース用シリアル回線（第２シリアル通信回路１１５：ＳＣＵ２）を介して送信する（Ｓ３９１）。そして、Ｓ３９１の処理後、メインＣＰＵ１０１は、第２インターフェースボード出力処理を終了し、処理を第２インターフェースボード制御処理（図１０２参照）のＳ３７６に移す。 On the other hand, when the main CPU 101 determines in S390 that the loop counter value is "0" (if S390 returns a YES judgment), the main CPU 101 transmits the serial communication sum value via the second interface serial line (second serial communication circuit 115: SCU2) (S391). After processing S391, the main CPU 101 terminates the second interface board output processing and moves the processing to S376 of the second interface board control processing (see FIG. 102).
［状態別制御処理］
次に、図１０４を参照して、メインフロー（図８２参照）中のＳ２０８で行う状態別制御処理について説明する。図１０４は、状態別制御処理の手順を示すフローチャートである。
[Status-specific control processing]
Next, the state-specific control process performed in S208 of the main flow (see FIG. 82) will be described with reference to Fig. 104. Fig. 104 is a flowchart showing the procedure of the state-specific control process.
まず、メインＣＰＵ１０１は、サブフラグ変換処理を行う（Ｓ４０１）。この処理では、メインＣＰＵ１０１は、内部当籤役をサブフラグ（図３６及び図３７参照）に変換する処理を行う。なお、サブフラグ変換処理の詳細については、後述の図１０５を参照しながら後で説明する。 First, the main CPU 101 performs a sub-flag conversion process (S401). In this process, the main CPU 101 converts an internal winning combination into a sub-flag (see Figures 36 and 37). Details of the sub-flag conversion process will be explained later with reference to Figure 105.
次いで、メインＣＰＵ１０１は、ナビセット処理を行う（Ｓ４０２）。この処理では、メインＣＰＵ１０１は、ＲＴ状態、遊技状態及び小役当籤番号に基づいてナビデータを取得する。なお、ナビセット処理の詳細については、後述の図１０８を参照しながら後で説明する。 Next, the main CPU 101 performs navigation set processing (S402). In this processing, the main CPU 101 acquires navigation data based on the RT state, game state, and small winning lottery number. Details of the navigation set processing will be explained later with reference to Figure 108 below.
次いで、メインＣＰＵ１０１は、現在のＲＴ状態がＲＴ４状態であるか否かを判別する（Ｓ４０３）。Ｓ４０３において、メインＣＰＵ１０１が、現在のＲＴ状態がＲＴ４状態でないと判別したとき（Ｓ４０３がＮＯ判定の場合）、メインＣＰＵ１０１は、後述のＳ４０６の処理を行う。 Next, the main CPU 101 determines whether the current RT state is the RT4 state (S403). If the main CPU 101 determines in S403 that the current RT state is not the RT4 state (if S403 returns NO), the main CPU 101 performs the processing of S406, which will be described later.
一方、Ｓ４０３において、メインＣＰＵ１０１が、現在のＲＴ状態がＲＴ４状態であると判別したとき（Ｓ４０３がＹＥＳ判定の場合）、メインＣＰＵ１０１は、フラグ変換処理を行う（Ｓ４０４）。この処理では、メインＣＰＵ１０１は、サブフラグをサブフラグＥＸ（図３６参照）に変換するためのフラグ変換抽籤処理（サブフラグデータの圧縮処理）を行う。このフラグ変換処理により、１９種類（ハズレも含む）のサブフラグが、９種類（ハズレも含む）のサブフラグＥＸに変換（圧縮）される。なお、フラグ変換処理の詳細については、後述の図１１１を参照しながら後で説明する。 On the other hand, when the main CPU 101 determines in S403 that the current RT state is the RT4 state (if S403 returns a YES), the main CPU 101 performs flag conversion processing (S404). In this processing, the main CPU 101 performs flag conversion lottery processing (sub-flag data compression processing) to convert sub-flags into sub-flags EX (see FIG. 36). Through this flag conversion processing, 19 types of sub-flags (including misses) are converted (compressed) into 9 types of sub-flags EX (including misses). Details of the flag conversion processing will be explained later with reference to FIG. 111, which will be described later.
次いで、メインＣＰＵ１０１は、サブフラグ圧縮処理を行う（Ｓ４０５）。この処理では、メインＣＰＵ１０１は、サブフラグＥＸをサブフラグＤ（図３６参照）に変換し、サブフラグデータのさらなる圧縮処理を行う。このサブフラグ圧縮処理により、９種類（ハズレも含む）のサブフラグＥＸが、７種類（ハズレも含む）のサブフラグＤに変換（圧縮）される。 Next, the main CPU 101 performs a sub-flag compression process (S405). In this process, the main CPU 101 converts the sub-flags EX into sub-flags D (see FIG. 36) and performs a further compression process on the sub-flag data. Through this sub-flag compression process, the nine types of sub-flags EX (including misses) are converted (compressed) into seven types of sub-flags D (including misses).
Ｓ４０５の処理後又はＳ４０３がＮＯ判定の場合、メインＣＰＵ１０１は、現在の遊技状態が通常遊技状態であるか否かを判別する（Ｓ４０６）。 After processing S405 or if S403 returns NO, the main CPU 101 determines whether the current game state is the normal game state (S406).
Ｓ４０６において、メインＣＰＵ１０１が、現在の遊技状態が通常遊技状態であると判別したとき（Ｓ４０６がＹＥＳ判定の場合）、メインＣＰＵ１０１は、通常中スタート時処理を行う（Ｓ４０７）。なお、通常中スタート時処理の詳細については、後述の図１１２を参照しながら後で説明する。そして、Ｓ４０７の処理後、メインＣＰＵ１０１は、状態別制御処理を終了し、処理をメインフロー（図８２参照）のＳ２０９に移す。 When the main CPU 101 determines in S406 that the current gaming state is the normal gaming state (if S406 returns a YES judgment), the main CPU 101 performs normal start processing (S407). Details of the normal start processing will be explained later with reference to FIG. 112. After processing S407, the main CPU 101 ends the state-specific control processing and moves the processing to S209 of the main flow (see FIG. 82).
一方、Ｓ４０６において、メインＣＰＵ１０１が、現在の遊技状態が通常遊技状態でないと判別したとき（Ｓ４０６がＮＯ判定の場合）、メインＣＰＵ１０１は、現在の遊技状態がＣＺであるか否かを判別する（Ｓ４０８）。 On the other hand, when the main CPU 101 determines in S406 that the current gaming state is not the normal gaming state (if S406 returns a NO judgment), the main CPU 101 determines whether the current gaming state is CZ (S408).
Ｓ４０８において、メインＣＰＵ１０１が、現在の遊技状態がＣＺであると判別したとき（Ｓ４０８がＹＥＳ判定の場合）、メインＣＰＵ１０１は、ＣＺ中スタート時処理を行う（Ｓ４０９）。なお、ＣＺ中スタート時処理の詳細については、後述の図１１３を参照しながら後で説明する。そして、Ｓ４０９の処理後、メインＣＰＵ１０１は、状態別制御処理を終了し、処理をメインフロー（図８２参照）のＳ２０９に移す。 When the main CPU 101 determines in S408 that the current game state is CZ (if S408 returns a YES judgment), the main CPU 101 performs start-up processing during CZ (S409). Details of the start-up processing during CZ will be explained later with reference to Figure 113, which will be described later. After processing S409, the main CPU 101 ends the state-specific control processing and moves the processing to S209 of the main flow (see Figure 82).
一方、Ｓ４０８において、メインＣＰＵ１０１が、現在の遊技状態がＣＺでないと判別したとき（Ｓ４０８がＮＯ判定の場合）、メインＣＰＵ１０１は、現在の遊技状態が通常ＡＲＴであるか否かを判別する（Ｓ４１０）。 On the other hand, when the main CPU 101 determines in S408 that the current gaming state is not CZ (if S408 returns a NO judgment), the main CPU 101 determines whether the current gaming state is normal ART (S410).
Ｓ４１０において、メインＣＰＵ１０１が、現在の遊技状態が通常ＡＲＴであると判別したとき（Ｓ４１０がＹＥＳ判定の場合）、メインＣＰＵ１０１は、通常ＡＲＴ中スタート時処理を行う（Ｓ４１１）。なお、通常ＡＲＴ中スタート時処理の詳細については、後述の図１１７を参照しながら後で説明する。そして、Ｓ４１１の処理後、メインＣＰＵ１０１は、状態別制御処理を終了し、処理をメインフロー（図８２参照）のＳ２０９に移す。 When the main CPU 101 determines in S410 that the current game state is normal ART (if S410 returns a YES judgment), the main CPU 101 performs start-up processing during normal ART (S411). Details of the start-up processing during normal ART will be explained later with reference to Figure 117, which will be described later. After processing S411, the main CPU 101 ends the state-specific control processing and moves the processing to S209 of the main flow (see Figure 82).
一方、Ｓ４１０において、メインＣＰＵ１０１が、現在の遊技状態が通常ＡＲＴでないと判別したとき（Ｓ４１０がＮＯ判定の場合）、メインＣＰＵ１０１は、現在の遊技状態がＣＴであるか否かを判別する（Ｓ４１２）。 On the other hand, when the main CPU 101 determines in S410 that the current gaming state is not normal ART (if S410 returns a NO judgment), the main CPU 101 determines whether the current gaming state is CT (S412).
Ｓ４１２において、メインＣＰＵ１０１が、現在の遊技状態がＣＴであると判別したとき（Ｓ４１２がＹＥＳ判定の場合）、メインＣＰＵ１０１は、ＣＴ中スタート時処理を行う（Ｓ４１３）。なお、ＣＴ中スタート時処理の詳細については、後述の図１１８を参照しながら後で説明する。そして、Ｓ４１３の処理後、メインＣＰＵ１０１は、状態別制御処理を終了し、処理をメインフロー（図８２参照）のＳ２０９に移す。 When the main CPU 101 determines in S412 that the current game state is CT (if S412 returns a YES), the main CPU 101 performs start-up processing during CT (S413). Details of the start-up processing during CT will be explained later with reference to FIG. 118. After processing S413, the main CPU 101 ends the state-specific control processing and moves the process to S209 of the main flow (see FIG. 82).
一方、Ｓ４１２において、メインＣＰＵ１０１が、現在の遊技状態がＣＴでないと判別したとき（Ｓ４１２がＮＯ判定の場合）、メインＣＰＵ１０１は、現在の遊技状態がボーナス状態であるか否かを判別する（Ｓ４１４）。 On the other hand, when the main CPU 101 determines in S412 that the current gaming state is not CT (if S412 returns a NO judgment), the main CPU 101 determines whether the current gaming state is a bonus state (S414).
Ｓ４１４において、メインＣＰＵ１０１が、現在の遊技状態がボーナス状態であると判別したとき（Ｓ４１４がＹＥＳ判定の場合）、メインＣＰＵ１０１は、ＢＢ中スタート時処理を行う（Ｓ４１５）。なお、ＢＢ中スタート時処理の詳細については、後述の図１２５を参照しながら後で説明する。そして、Ｓ４１５の処理後、メインＣＰＵ１０１は、状態別制御処理を終了し、処理をメインフロー（図８２参照）のＳ２０９に移す。 When the main CPU 101 determines in S414 that the current gaming state is a bonus state (if S414 returns a YES judgment), the main CPU 101 performs BB start processing (S415). Details of the BB start processing will be explained later with reference to Figure 125 below. After processing S415, the main CPU 101 ends the state-specific control processing and moves the processing to S209 of the main flow (see Figure 82).
一方、Ｓ４１４において、メインＣＰＵ１０１が、現在の遊技状態がボーナス状態でないと判別したとき（Ｓ４１４がＮＯ判定の場合）、メインＣＰＵ１０１は、その他処理を行う（Ｓ４１６）。この処理では、メインＣＰＵ１０１は、上記各種判定処理で対象となった遊技状態以外の遊技状態に応じた処理を行う。例えば、現在の遊技状態がＡＲＴ準備状態である場合には、ＡＲＴ準備状態に対応した処理を行う。そして、Ｓ４１６の処理後、メインＣＰＵ１０１は、状態別制御処理を終了し、処理をメインフロー（図８２参照）のＳ２０９に移す。 On the other hand, when the main CPU 101 determines in S414 that the current gaming state is not a bonus state (if S414 returns a NO judgment), the main CPU 101 performs other processing (S416). In this processing, the main CPU 101 performs processing according to a gaming state other than the gaming state that was the target of the various judgment processes described above. For example, if the current gaming state is an ART preparation state, it performs processing corresponding to the ART preparation state. Then, after processing S416, the main CPU 101 ends the state-specific control processing and moves the processing to S209 of the main flow (see FIG. 82).
［サブフラグ変換処理］
次に、図１０５～図１０７を参照して、状態別制御処理（図１０４参照）中のＳ４０１で行うサブフラグ変換処理について説明する。図１０５は、サブフラグ変更処理の手順を示すフローチャートである。また、図１０６は、サブフラグ変更処理を実行するためのソースプログラムの一例を示す図であり、図１０７は、サブフラグ変換処理のソースプログラム上で、実際に参照されるサブフラグ変換テーブル（変換テーブル）の構成の一例を示す図である。
[Subflag conversion process]
Next, the subflag conversion process performed in S401 of the state-specific control process (see FIG. 104) will be described with reference to FIG. 105 to FIG. 107. FIG. 105 is a flowchart showing the procedure for the subflag change process. FIG. 106 is a diagram showing an example of a source program for executing the subflag change process, and FIG. 107 is a diagram showing an example of the configuration of a subflag conversion table (conversion table) actually referenced in the source program for the subflag conversion process.
まず、メインＣＰＵ１０１は、小役当籤番号（０～３６）を取得する（Ｓ４２１）。次いで、メインＣＰＵ１０１は、現在、ボーナス作動中であるか否かを判別する（Ｓ４２２）。 First, the main CPU 101 obtains the small prize winning number (0-36) (S421). Next, the main CPU 101 determines whether a bonus is currently in operation (S422).
Ｓ４２２において、メインＣＰＵ１０１が、現在、ボーナス作動中であると判別したとき（Ｓ４２２がＹＥＳ判定の場合）、メインＣＰＵ１０１は、小役当籤番号をボーナス作動中のサブフラグに変換して保存する（Ｓ４２３）。この小役当籤番号をボーナス作動中のサブフラグに変換する処理は、メインＣＰＵ１０１が図１０６中のソースコード「ＳＵＢ（減算命令） ｃＮＨＴ＿ＲＢＳＴ－ｃ７ＨＴ１＿ＦＬＡ」を実行することにより行われる。そして、本実施形態では、この「ＳＵＢ」命令の実行により、一律、小役当籤番号をサブフラグ「サボテン（１４）」に変換する。そして、Ｓ４２３の処理後、メインＣＰＵ１０１は、サブフラグ変換処理を終了し、処理を状態別制御処理（図１０４参照）のＳ４０２に移す。 When the main CPU 101 determines in S422 that a bonus is currently in operation (if S422 returns a YES), the main CPU 101 converts the small win lottery number into a sub-flag indicating that a bonus is in operation and saves it (S423). The process of converting the small win lottery number into a sub-flag indicating that a bonus is in operation is performed by the main CPU 101 executing the source code "SUB (subtraction command) cNHT_RBST-c7HT1_FLA" in FIG. 106. In this embodiment, by executing this "SUB" command, the small win lottery number is uniformly converted into the sub-flag "Cactus (14)." After processing S423, the main CPU 101 ends the sub-flag conversion process and proceeds to S402 of the state-specific control process (see FIG. 104).
一方、Ｓ４２２において、メインＣＰＵ１０１が、現在、ボーナス作動中でないと判別したとき（Ｓ４２２がＮＯ判定の場合）、メインＣＰＵ１０１は、図１０７に示すサブフラグ変換テーブルをセットする（Ｓ４２４）。この処理では、判定対象とするサブフラグの初期値を「ハズレ（００）」にセットするとともの参照対象とする図１０７に示すサブフラグ変換テーブル内のブロックの初期アドレスとして、サブフラグ「ハズレ（００）」が格納されているアドレス（「ｄＳＢＣＶＴＢ＋１」）をセットする。 On the other hand, when the main CPU 101 determines in S422 that a bonus is not currently in operation (if S422 returns a NO judgment), the main CPU 101 sets the sub-flag conversion table shown in FIG. 107 (S424). In this process, the initial value of the sub-flag to be judged is set to "Miss (00)", and the address ("dSBCVTB+1") at which the sub-flag "Miss (00)" is stored is set as the initial address of the block in the sub-flag conversion table shown in FIG. 107 to be referenced.
次いで、メインＣＰＵ１０１は、現在、参照対象となっているサブフラグ変換テーブル内のブロックに規定されている小役当籤番号のデータが、現ゲームで取得された小役当籤番号に対応するデータであるか否かを判別する（Ｓ４２５）。 Next, the main CPU 101 determines whether the small prize winning number data specified in the block in the sub-flag conversion table currently being referenced corresponds to the small prize winning number obtained in the current game (S425).
Ｓ４２５において、メインＣＰＵ１０１が、参照対象となっているサブフラグ変換テーブル内のブロックに規定されている小役当籤番号のデータが、現ゲームで取得された小役当籤番号に対応するデータでないと判別したとき（Ｓ４２５がＮＯ判定の場合）、メインＣＰＵ１０１は、参照対象とするサブフラグ変換テーブル内のブロックを次のアドレスのブロックに更新する（Ｓ４２６）。次いで、メインＣＰＵ１０１は、サブフラグの値に「１」を加算する（Ｓ４２７）。そして、Ｓ４２７の処理後、メインＣＰＵ１０１は、処理をＳ４２５の処理に戻し、Ｓ４２５以降の処理を繰り返す。 At S425, when the main CPU 101 determines that the data of the small prize winning number specified in the block in the sub-flag conversion table being referenced does not correspond to the data of the small prize winning number obtained in the current game (if S425 returns a NO), the main CPU 101 updates the block in the sub-flag conversion table being referenced to the block at the next address (S426). Next, the main CPU 101 adds "1" to the value of the sub-flag (S427). Then, after processing S427, the main CPU 101 returns the process to S425 and repeats the processes from S425 onwards.
一方、Ｓ４２５において、メインＣＰＵ１０１が、参照対象となっているサブフラグ変換テーブル内のブロックに規定されている小役当籤番号のデータが、現ゲームで取得された小役当籤番号に対応するデータであると判別したとき（Ｓ４２５がＹＥＳ判定の場合）、メインＣＰＵ１０１は、図１０７に示すサブフラグ変換テーブルを参照して、小役当籤番号に対応付けられたサブフラグ変換制御データ（小役当籤番号のアドレスの次のアドレスに格納された１バイトデータ）を取得し、該サブフラグ変換制御データをメインＲＡＭ１０３に設けられたサブフラグ変換制御データ格納領域（不図示）に格納する（Ｓ４２８）。この処理において、例えば、現ゲームで取得された小役当籤番号が「０３」（内部当籤役「Ｆ＿３連チリリプ」）である場合には、図１０７に示すサブフラグ変換テーブルを参照して、サブフラグ変換制御データ「００００００１１Ｂ」が取得される。そして、Ｓ４２８の処理後、メインＣＰＵ１０１は、サブフラグ変換処理を終了し、処理を状態別制御処理（図１０４参照）のＳ４０２に移す。 On the other hand, when the main CPU 101 determines in S425 that the data for the small prize winning number specified in the block in the sub-flag conversion table being referenced corresponds to the small prize winning number obtained in the current game (if S425 returns a YES), the main CPU 101 references the sub-flag conversion table shown in FIG. 107 to obtain the sub-flag conversion control data (1-byte data stored in the address next to the address of the small prize winning number) associated with the small prize winning number, and stores the sub-flag conversion control data in a sub-flag conversion control data storage area (not shown) in the main RAM 103 (S428). In this process, for example, if the small prize winning number obtained in the current game is "03" (internal winning combination "F_3 consecutive chililip"), the sub-flag conversion control data "00000011B" is obtained by referencing the sub-flag conversion table shown in FIG. 107. After processing S428, the main CPU 101 ends the sub-flag conversion process and moves to S402 of the state-specific control process (see FIG. 104).
本実施形態では、上述のようにしてサブフラグ変換処理が行われる。なお、上述したサブフラグ変換処理は、メインＣＰＵ１０１が、図１０６のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。また、サブフラグ変換処理のソースプログラム上で実際に参照される、図１０７に示すサブフラグ変換テーブルでは、各サブフラグに対してサブフラグ変換制御データ（制御ステータス）が対応付けられている。この際、同種のサブフラグに対しては、同じサブフラグ変換制御データ（制御ステータス）が対応付けられている。 In this embodiment, the subflag conversion process is performed as described above. The subflag conversion process described above is performed by the main CPU 101 sequentially executing each source code defined in the source program of Figure 106. In addition, in the subflag conversion table shown in Figure 107, which is actually referenced in the source program of the subflag conversion process, subflag conversion control data (control status) is associated with each subflag. In this case, the same subflag conversion control data (control status) is associated with subflags of the same type.
例えば、サブフラグ「３連チリリプＡ」及び「３連チリリプＢ」に対しては、サブフラグ変換制御データ（制御ステータス）「００００００１１Ｂ」が共通して割り付けられている。また、例えば、サブフラグ「リーチ目リプ１」～「リーチ目リプ４」に対しては、サブフラグ変換制御データ（制御ステータス）「０００００００１Ｂ」が共通して割り付けられている。そして、上述した内部当籤役（サブフラグ）をサブフラグＥＸに変換する際のフラグ変換抽籤処理では、サブフラグ変換制御データ格納領域に格納されたサブフラグ変換制御データ（制御ステータス）に基づいて、抽籤が行われる。 For example, the sub-flags "3-in-a-row Chili Lip A" and "3-in-a-row Chili Lip B" are commonly assigned the sub-flag conversion control data (control status) "00000011B." Furthermore, the sub-flags "Reach Eye Lip 1" to "Reach Eye Lip 4" are commonly assigned the sub-flag conversion control data (control status) "00000001B." In the flag conversion lottery process used to convert the internal winning combination (sub-flag) described above to a sub-flag EX, a lottery is conducted based on the sub-flag conversion control data (control status) stored in the sub-flag conversion control data storage area.
メイン側で管理するフラグ（内部当籤役）をサブ側で管理可能なフラグに変換するためのサブフラグ変換テーブルにおいて、同種の内部当籤役（サブフラグ）に対して共通のサブフラグ変換制御データを設けることにより、該変換テーブルの汎用性が高くなり、機種変更に伴う変換プログラムの変更も軽微な変更で対応可能となるので、開発コストの増大を抑制することができる。 In the sub-flag conversion table used to convert flags (internal winning combinations) managed on the main side into flags that can be managed on the sub-side, common sub-flag conversion control data is provided for the same type of internal winning combination (sub-flag). This increases the versatility of the conversion table, and allows for minor changes to the conversion program when changing models, thereby reducing development costs.
［ナビセット処理］
次に、図１０８～図１１０を参照して、状態別制御処理（図１０４参照）中のＳ４０２で行うナビセット処理について説明する。図１０８は、ナビセット処理の手順を示すフローチャートである。また、図１０９は、ナビセット処理中の後述のＳ４３４～Ｓ４３６の処理を実行するためのソースプログラムの一例を示す図であり、図１１０は、ナビセット処理のソースプログラム上で、実際に参照されるナビデータテーブルの構成の一例を示す図である。
[NaviSet Processing]
Next, the NaviSet processing performed in S402 during the state-specific control processing (see FIG. 104) will be described with reference to Figures 108 to 110. Figure 108 is a flowchart showing the procedure for the NaviSet processing. Also, Figure 109 is a diagram showing an example of a source program for executing the processing of S434 to S436, which will be described later, during the NaviSet processing, and Figure 110 is a diagram showing an example of the configuration of the NaviData table actually referenced in the source program for the NaviSet processing.
まず、メインＣＰＵ１０１は、サブフラグ変換制御データ格納領域（不図示）にナビセットフラグがセットされているか否かを判別する（Ｓ４３１）。具体的には、メインＣＰＵ１０１は、サブフラグ変換制御データ格納領域を参照し、セットされているサブフラグ変換制御データが、押し順ナビを発生させる小役当籤番号（１０～２３）に対応するデータであるか否かを判別する。Ｓ４３１において、メインＣＰＵ１０１が、サブフラグ変換制御データ格納領域にナビセットフラグがセットされていないと判別したとき（Ｓ４３１がＮＯ判定の場合）、メインＣＰＵ１０１は、ナビセット処理を終了し、処理を状態別制御処理（図１０４参照）のＳ４０３に移す。 First, the main CPU 101 determines whether a navigation set flag is set in the sub-flag conversion control data storage area (not shown) (S431). Specifically, the main CPU 101 references the sub-flag conversion control data storage area and determines whether the set sub-flag conversion control data corresponds to a small prize winning number (10-23) that will generate a push order navigation. In S431, when the main CPU 101 determines that a navigation set flag is not set in the sub-flag conversion control data storage area (if S431 returns a NO), the main CPU 101 ends the navigation set processing and proceeds to S403 of the state-specific control processing (see FIG. 104).
一方、Ｓ４３１において、メインＣＰＵ１０１が、サブフラグ変換制御データ格納領域にナビセットフラグがセットされていると判別したとき（Ｓ４３１がＹＥＳ判定の場合）、メインＣＰＵ１０１は、ＲＴ状態がＲＴ０又はＲＴ１状態であるか否かを判別する（Ｓ４３２）。Ｓ４３２において、メインＣＰＵ１０１が、ＲＴ状態がＲＴ０又はＲＴ１状態でないと判別したとき（Ｓ４３２がＮＯ判定の場合）、メインＣＰＵ１０１は、ナビセット処理を終了し、処理を状態別制御処理（図１０４参照）のＳ４０３に移す。 On the other hand, in S431, when the main CPU 101 determines that the Navi Set flag is set in the subflag conversion control data storage area (if S431 is a YES judgment), the main CPU 101 determines whether the RT state is RT0 or RT1 state (S432). In S432, when the main CPU 101 determines that the RT state is not RT0 or RT1 state (if S432 is a NO judgment), the main CPU 101 ends the Navi Set processing and proceeds to S403 of the state-specific control processing (see FIG. 104).
一方、Ｓ４３２において、メインＣＰＵ１０１が、ＲＴ状態がＲＴ０又はＲＴ１状態であると判別したとき（Ｓ４３２がＹＥＳ判定の場合）、メインＣＰＵ１０１は、遊技状態が一般遊技状態であるか否かを判別する（Ｓ４３３）。Ｓ４３３において、メインＣＰＵ１０１が、遊技状態が一般遊技状態であると判別したとき（Ｓ４３３がＹＥＳ判定の場合）、メインＣＰＵ１０１は、ナビセット処理を終了し、処理を状態別制御処理（図１０４参照）のＳ４０３に移す。 On the other hand, when the main CPU 101 determines in S432 that the RT state is RT0 or RT1 (if S432 returns a YES judgment), the main CPU 101 determines whether the gaming state is a regular gaming state (S433). When the main CPU 101 determines in S433 that the gaming state is a regular gaming state (if S433 returns a YES judgment), the main CPU 101 ends the navigation set processing and moves the processing to S403 of the state-specific control processing (see FIG. 104).
一方、Ｓ４３３において、メインＣＰＵ１０１が、遊技状態が一般遊技状態でないと判別したとき（Ｓ４３３がＮＯ判定の場合）、メインＣＰＵ１０１は、小役当籤番号を取得する（Ｓ４３４）。次いで、メインＣＰＵ１０１は、図１１０に示すナビデータテーブルを参照し、小役当籤番号に基づいて、ナビデータ（１～９のいずれか）を取得する（Ｓ４３５）。 On the other hand, when the main CPU 101 determines in S433 that the gaming state is not the normal gaming state (if S433 returns a NO), the main CPU 101 acquires the small prize winning number (S434). Next, the main CPU 101 references the navigation data table shown in FIG. 110 and acquires navigation data (any of 1 to 9) based on the small prize winning number (S435).
次いで、メインＣＰＵ１０１は、取得したナビデータ（複数の表示列の変動表示の停止操作に関する情報）をメインＲＡＭ１０３内の図示しないナビデータ格納領域（停止操作指示情報格納領域）に格納する（Ｓ４３６）。そして、Ｓ４３６の処理後、メインＣＰＵ１０１は、ナビセット処理を終了し、処理を状態別制御処理（図１０４参照）のＳ４０３に移す。 Next, the main CPU 101 stores the acquired navigation data (information regarding the operation to stop the variable display of multiple display columns) in a navigation data storage area (stop operation instruction information storage area, not shown) in the main RAM 103 (S436). After processing S436, the main CPU 101 ends the navigation set processing and moves the processing to S403 of the state-specific control processing (see Figure 104).
本実施形態では、上述のようにしてナビセット処理が行われる。なお、上述したナビセット処理中のＳ４３４～Ｓ４３６の処理は、メインＣＰＵ１０１が、図１０９のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。この一連の処理では、図１０９に示すように、ソースプログラム上において、Ｑレジスタ（拡張レジスタ）を用いてアドレス指定を行うメインＣＰＵ１０１専用の「ＬＤＱ」命令が用いられる。 In this embodiment, the NaviSet process is performed as described above. Note that the processes of S434 to S436 during the NaviSet process described above are performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 109. In this series of processes, as shown in FIG. 109, the "LDQ" instruction, which is exclusive to the main CPU 101 and which specifies an address using the Q register (extension register), is used in the source program.
ソースプログラム上において、例えば、ソースコード「ＬＤＱ Ａ，（ｋ）」が実行されると、Ｑレジスタの格納データ（上位側アドレス値）と、１バイトの整数ｋ（直値：下位側アドレス値）とで指定されたアドレスのメモリの内容（格納データ）がＡレジスタにロードされる。それゆえ、例えば、図１０９中のソースコード「ＬＤＱ Ａ，（ｗＨＩＴＦＲＴ）」が実行されると、Ｑレジスタの格納データと、整数値「ｗＨＩＴＦＲＴ」とで指定されるアドレスのメモリの内容がＡレジスタにロードされる。 For example, when the source code "LDQ A, (k)" is executed in a source program, the contents of memory (stored data) at the address specified by the data stored in the Q register (upper address value) and the 1-byte integer k (immediate value: lower address value) are loaded into the A register. Therefore, for example, when the source code "LDQ A, (wHITFRT)" in Figure 109 is executed, the contents of memory at the address specified by the data stored in the Q register and the integer value "wHITFRT" are loaded into the A register.
また、ソースプログラム上において、例えば、ソースコード「ＬＤＱ （ｋ），Ａ」が実行されると、Ａレジスタの格納データが、Ｑレジスタの格納データ（上位側アドレス値）と、１バイトの整数ｋ（直値：下位側アドレス値）とで指定されたアドレスのメモリにロードされる。それゆえ、例えば、図１０９中のソースコード「ＬＤＱ （ｗＮＡＶＩＰＴＮ），Ａ」の実行により、Ａレジスタに格納されたデータ（ナビデータ）が、Ｑレジスタの格納データ（上位側アドレス値）と１バイトの整数値「ｗＮＡＶＩＰＴＮ」（下位側アドレス値）とで指定されたアドレスのナビデータ格納領域に格納される。 Furthermore, when the source code "LDQ (k), A" is executed in a source program, for example, the data stored in the A register is loaded into memory at the address specified by the data stored in the Q register (upper address value) and the 1-byte integer k (immediate value: lower address value). Therefore, for example, by executing the source code "LDQ (wNAVIPTN), A" in Figure 109, the data stored in the A register (navigation data) is stored in the navigation data storage area at the address specified by the data stored in the Q register (upper address value) and the 1-byte integer value "wNAVIPTN" (lower address value).
上述のように、本実施形態では、ナビセット処理において、Ｑレジスタ（拡張レジスタ）を用いたメインＣＰＵ１０１専用命令コードが用いられ、直値により、メインＲＯＭ１０２、メインＲＡＭ１０３やメモリーマップＩ／Ｏにアクセスすることができる。この場合、ナビセット処理のソースプログラム上において、アドレス設定に係る命令を省略することができ、その分、ソースプログラムの容量（メインＲＯＭ１０２の使用容量）を低減することができる。この結果、本実施形態では、メインＲＯＭ１０２において、空き容量を確保する（増大させる）ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 As described above, in this embodiment, the navigation set process uses instruction codes exclusive to the main CPU 101 that use the Q register (extension register), allowing direct access to the main ROM 102, main RAM 103, and memory-mapped I/O. In this case, instructions related to address setting can be omitted from the source program for the navigation set process, thereby reducing the source program size (usage of the main ROM 102). As a result, in this embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to enhance gameplay.
［フラグ変換処理］
次に、図１１１を参照して、状態別制御処理（図１０４参照）中のＳ４０４で行うフラグ変換処理について説明する。なお、図１１１は、フラグ変換処理の手順を示すフローチャートである。
[Flag conversion process]
Next, the flag conversion process performed in S404 of the state-specific control process (see FIG. 104) will be described with reference to Fig. 111. Fig. 111 is a flowchart showing the procedure of the flag conversion process.
まず、メインＣＰＵ１０１は、ＣＴ開始時であるか否かを判別する（Ｓ４４１）。 First, the main CPU 101 determines whether it is time for the CT to start (S441).
Ｓ４４１において、メインＣＰＵ１０１が、ＣＴ開始時でないと判別したとき（Ｓ４４１がＮＯ判定の場合）、メインＣＰＵ１０１は、後述のＳ４４３の処理を行う。一方、Ｓ４４１において、メインＣＰＵ１０１が、ＣＴ開始時であると判別したとき（Ｓ４４１がＹＥＳ判定の場合）、メインＣＰＵ１０１は、ＣＴ中のフラグ変換抽籤に用いるフラグ変換抽籤テーブルのテーブル番号を抽籤で決定し、セットする（Ｓ４４２）。 In S441, when the main CPU 101 determines that it is not the start of the CT (if S441 returns a NO), the main CPU 101 performs the processing of S443, which will be described later. On the other hand, in S441, when the main CPU 101 determines that it is the start of the CT (if S441 returns a YES), the main CPU 101 randomly determines and sets the table number of the flag conversion lottery table to be used for the flag conversion lottery during the CT (S442).
Ｓ４４２の処理後又はＳ４４１がＮＯ判定の場合、メインＣＰＵ１０１は、現在の状態に応じたフラグ変換抽籤テーブルをセットする（Ｓ４４３）。例えば、現在の状態が非ＡＲＴ中のＲＴ４状態である場合には、非ＡＲＴ中フラグ変換抽籤テーブル（図６２参照）がセットされ、現在の状態が通常ＡＲＴ中のＲＴ４状態である場合には、ＡＲＴ中フラグ変換抽籤テーブル（図４７Ａ及び４７Ｂ参照）がセットされ、現在の状態がＣＴ中のＲＴ４状態である場合には、ＣＴ中フラグ変換抽籤テーブル（図５４参照）がセットされる。 After processing S442 or if S441 returns NO, the main CPU 101 sets a flag conversion lottery table according to the current state (S443). For example, if the current state is RT4 state during non-ART, the non-ART flag conversion lottery table (see FIG. 62) is set; if the current state is RT4 state during normal ART, the ART flag conversion lottery table (see FIGS. 47A and 47B) is set; and if the current state is RT4 state during CT, the CT flag conversion lottery table (see FIG. 54) is set.
次いで、メインＣＰＵ１０１は、セットされたフラグ変換抽籤テーブルを参照し、内部当籤役に基づいてフラグ変換抽籤処理を行う（Ｓ４４４）。なお、実際、この処理では、メインＣＰＵ１０１は、内部当籤役に対応するサブフラグに基づいて、図１０７に示すサブフラグ変換テーブルから取得されるサブフラグ変換制御データを用いてフラグ変換抽籤処理を行う。 Next, the main CPU 101 refers to the set flag conversion lottery table and performs flag conversion lottery processing based on the internal winning combination (S444). Note that in this processing, the main CPU 101 actually performs flag conversion lottery processing using sub-flag conversion control data obtained from the sub-flag conversion table shown in FIG. 107 based on the sub-flag corresponding to the internal winning combination.
次いで、メインＣＰＵ１０１は、Ｓ４４４のフラグ変換抽籤に当籤したか否かを判別する（Ｓ４４５）。 Next, the main CPU 101 determines whether the flag conversion lottery of S444 was won (S445).
Ｓ４４５において、メインＣＰＵ１０１が、フラグ変換抽籤に当籤したと判別したとき（Ｓ４４５がＹＥＳ判定の場合）、メインＣＰＵ１０１は、サブフラグ変換処理を行う（Ｓ４４６）。この処理において、例えば、内部当籤役が「Ｆ＿１確チリリプ」である場合、すなわち、サブフラグが「３連チリリプＢ（０３）」である場合、フラグ変換抽籤処理に当籤すると、Ｓ４４６のサブフラグ変換処理により、サブフラグ「３連チリリプＢ（０３）」が、サブフラグＥＸ「確定役（０６）」又はサブフラグＥＸ「３連チリリプ（０７）」に変換される（図３６参照）。 When the main CPU 101 determines in S445 that the flag conversion lottery has been won (a YES determination in S445), the main CPU 101 performs sub-flag conversion processing (S446). In this processing, for example, if the internal winning combination is "F_1 Guaranteed Chililip," i.e., if the sub-flag is "Triple Chililip B (03)," and the flag conversion lottery processing is won, the sub-flag "Triple Chililip B (03)" is converted to sub-flag EX "Confirmed combination (06)" or sub-flag EX "Triple Chililip (07)" by the sub-flag conversion processing of S446 (see FIG. 36).
Ｓ４４６の処理後、メインＣＰＵ１０１は、現在の遊技状態が非ＡＲＴ状態であるか否かを判別する（Ｓ４４７）。Ｓ４４７において、メインＣＰＵ１０１が、現在の遊技状態が非ＡＲＴ状態でないと判別したとき（Ｓ４４７がＮＯ判定の場合）、メインＣＰＵ１０１は、フラグ変換処理を終了し、処理を状態別制御処理（図１０４参照）のＳ４０５に移す。 After processing S446, the main CPU 101 determines whether the current gaming state is a non-ART state (S447). When the main CPU 101 determines in S447 that the current gaming state is not a non-ART state (if S447 returns a NO judgment), the main CPU 101 ends the flag conversion process and moves to S405 of the state-specific control process (see Figure 104).
一方、Ｓ４４７において、メインＣＰＵ１０１が、現在の遊技状態が非ＡＲＴ状態であると判別したとき（Ｓ４４７がＹＥＳ判定の場合）、メインＣＰＵ１０１は、ＡＲＴセット数に「１」を加算する（Ｓ４４８）。次いで、メインＣＰＵ１０１は、次遊技の遊技状態にＡＲＴ準備状態をセットする（Ｓ４４９）。そして、Ｓ４４９の処理後、メインＣＰＵ１０１は、フラグ変換処理を終了し、処理を状態別制御処理（図１０４参照）のＳ４０５に移す。 On the other hand, when the main CPU 101 determines in S447 that the current game state is a non-ART state (if S447 returns a YES judgment), the main CPU 101 adds "1" to the ART set number (S448). Next, the main CPU 101 sets the game state for the next game to the ART preparation state (S449). Then, after processing S449, the main CPU 101 ends the flag conversion process and moves the process to S405 of the state-specific control process (see FIG. 104).
ここで再度、Ｓ４４５の処理に戻って、Ｓ４４５において、メインＣＰＵ１０１が、フラグ変換抽籤に当籤しなかったと判別したとき（Ｓ４４５がＮＯ判定の場合）、メインＣＰＵ１０１は、サブフラグ維持処理を行う（Ｓ４５０）。この処理において、例えば、内部当籤役が「Ｆ＿１確チリリプ」である場合、すなわち、サブフラグが「３連チリリプＢ（０３）」である場合、フラグ変換抽籤に非当籤であると、Ｓ４５０のサブフラグ維持処理により、サブフラグ「３連チリリプＢ（０３）」が、サブフラグＥＸ「リプレイ（０１）」に変換（維持）される。そして、Ｓ４５０の処理後、メインＣＰＵ１０１は、フラグ変換処理を終了し、処理を状態別制御処理（図１０４参照）のＳ４０５に移す。 Now, returning to the processing of S445, if the main CPU 101 determines in S445 that the flag conversion lottery was not won (if S445 returns NO), the main CPU 101 performs sub-flag maintenance processing (S450). In this processing, for example, if the internal winning combination is "F_1 Guaranteed Chililip," i.e., if the sub-flag is "3-Consecutive Chililip B (03)," and the flag conversion lottery is not won, the sub-flag "3-Consecutive Chililip B (03)" is converted (maintained) to the sub-flag EX "Replay (01)" by the sub-flag maintenance processing of S450. Then, after processing S450, the main CPU 101 ends the flag conversion processing and proceeds to S405 of the state-specific control processing (see FIG. 104).
［通常中スタート時処理］
次に、図１１２を参照して、状態別制御処理（図１０４参照）中のＳ４０７で行う通常中スタート時処理について説明する。なお、図１１２は、通常中スタート時処理の手順を示すフローチャートである。
[Normal start processing]
Next, the normal start processing performed in S407 of the state-specific control processing (see FIG. 104) will be described with reference to Fig. 112. Fig. 112 is a flowchart showing the procedure of the normal start processing.
まず、メインＣＰＵ１０１は、ＣＺ抽籤テーブル（図４１Ａ参照）を参照し、現在のＣＺの抽籤状態及び内部当籤役（サブフラグ）に基づいてＣＺ抽籤処理を行う（Ｓ４６１）。次いで、メインＣＰＵ１０１は、Ｓ４６１のＣＺ抽籤に当籤したか否かを判別する（Ｓ４６２）。 First, the main CPU 101 refers to the CZ lottery table (see Figure 41A) and performs CZ lottery processing based on the current CZ lottery status and internal winning combination (sub-flag) (S461). Next, the main CPU 101 determines whether or not the CZ lottery of S461 has been won (S462).
Ｓ４６２において、メインＣＰＵ１０１が、ＣＺ抽籤に当籤しなかったと判別したとき（Ｓ４６２がＮＯ判定の場合）、メインＣＰＵ１０１は、後述のＳ４６５の処理を行う。 In S462, when the main CPU 101 determines that the CZ lottery has not been won (if S462 returns a NO), the main CPU 101 performs the processing of S465, which will be described later.
一方、Ｓ４６２において、メインＣＰＵ１０１が、ＣＺ抽籤に当籤したと判別したとき（Ｓ４６２がＹＥＳ判定の場合）、メインＣＰＵ１０１は、次遊技の遊技状態に当籤した種別のＣＺをセットする（Ｓ４６３）。次いで、メインＣＰＵ１０１は、当籤した種別のＣＺゲーム数をＣＺゲーム数カウンタにセットする（Ｓ４６４）。なお、ＣＺゲーム数カウンタは、ＣＺの継続期間を計数するカウンタであり、メインＲＡＭ１０３に設けられる。Ｓ４６４の処理において、例えば、ＣＺ１が当籤している場合には、ＣＺゲーム数カウンタ（前半部）に第１の所定ゲーム数（例えば、「１２」）がセットされ、ＣＺ２が当籤している場合には、ＣＺゲーム数カウンタ（前半部）に第２の所定ゲーム数（例えば、「１５」）がセットされ、ＣＺ３が当籤している場合には、ＣＺゲーム数カウンタに第４の所定ゲーム数（例えば、「１７」）がセットされる。 On the other hand, when the main CPU 101 determines in S462 that the CZ lottery has been won (if S462 returns a YES judgment), the main CPU 101 sets the type of CZ that was won as the game state for the next game (S463). Next, the main CPU 101 sets the number of CZ games of the type that was won in the CZ game number counter (S464). The CZ game number counter is a counter that counts the duration of the CZ, and is provided in the main RAM 103. In the processing of S464, for example, if CZ1 is won, the CZ game number counter (first half) is set to a first predetermined number of games (e.g., "12"), if CZ2 is won, the CZ game number counter (first half) is set to a second predetermined number of games (e.g., "15"), and if CZ3 is won, the CZ game number counter is set to a fourth predetermined number of games (e.g., "17").
Ｓ４６４の処理後又はＳ４６２がＮＯ判定の場合、メインＣＰＵ１０１は、通常中高確率抽籤テーブル（図４０Ａ参照）を参照し、内部当籤役（サブフラグ）に基づいてＣＺの抽籤状態の移行抽籤を行う（Ｓ４６５）。次いで、メインＣＰＵ１０１は、移行抽籤の結果に基づいて、ＣＺの抽籤状態を更新する（Ｓ４６６）。そして、Ｓ４６６の処理後、メインＣＰＵ１０１は、通常中スタート時処理を終了するとともに、状態別制御処理（図１０４参照）も終了する。 After processing S464 or if S462 returns NO, the main CPU 101 refers to the normal high-probability lottery table (see FIG. 40A) and performs a transition lottery for the CZ lottery state based on the internal winning combination (sub-flag) (S465). Next, the main CPU 101 updates the CZ lottery state based on the result of the transition lottery (S466). Then, after processing S466, the main CPU 101 ends the normal start-up processing and also ends the state-specific control processing (see FIG. 104).
［ＣＺ中スタート時処理］
次に、図１１３を参照して、状態別制御処理（図１０４参照）中のＳ４０９で行うＣＺ中スタート時処理について説明する。なお、図１１３は、ＣＺ中スタート時処理の手順を示すフローチャートである。
[Start processing during CZ]
Next, the CZ start processing performed in S409 of the state-specific control processing (see FIG. 104) will be described with reference to Figure 113. Figure 113 is a flowchart showing the procedure for the CZ start processing.
まず、メインＣＰＵ１０１は、現在の遊技状態がＣＺ１であるか否かを判別する（Ｓ４７１）。 First, the main CPU 101 determines whether the current game state is CZ1 (S471).
Ｓ４７１において、メインＣＰＵ１０１が、現在の遊技状態がＣＺ１であると判別したとき（Ｓ４７１がＹＥＳ判定の場合）、メインＣＰＵ１０１は、ＣＺ１（ＣＺ２）中処理を行う（Ｓ４７２）。なお、ＣＺ１（ＣＺ２）中処理の詳細については、後述の図１１４及び図１１５を参照しながら後で説明する。そして、Ｓ４７２の処理後、メインＣＰＵ１０１は、ＣＺ中スタート時処理を終了するとともに、状態別制御処理（図１０４参照）も終了する。 When the main CPU 101 determines in S471 that the current game state is CZ1 (if S471 returns a YES judgment), the main CPU 101 performs processing during CZ1 (CZ2) (S472). Details of the processing during CZ1 (CZ2) will be explained later with reference to Figures 114 and 115. After processing S472, the main CPU 101 ends the processing at the start of the CZ, and also ends the state-specific control processing (see Figure 104).
一方、Ｓ４７１において、メインＣＰＵ１０１が、現在の遊技状態がＣＺ１でないと判別したとき（Ｓ４７１がＮＯ判定の場合）、メインＣＰＵ１０１は、現在の遊技状態がＣＺ２であるか否かを判別する（Ｓ４７３）。 On the other hand, when the main CPU 101 determines in S471 that the current game state is not CZ1 (if S471 returns a NO judgment), the main CPU 101 determines whether the current game state is CZ2 (S473).
Ｓ４７３において、メインＣＰＵ１０１が、現在の遊技状態がＣＺ２であると判別したとき（Ｓ４７３がＹＥＳ判定の場合）、メインＣＰＵ１０１は、ＣＺ１（ＣＺ２）中処理を行う（Ｓ４７４）。ＣＺ１（ＣＺ２）中処理の詳細については、後述の図１１４及び図１１５を参照しながら後で説明する。そして、Ｓ４７４の処理後、メインＣＰＵ１０１は、ＣＺ中スタート時処理を終了するとともに、状態別制御処理（図１０４参照）も終了する。なお、本実施形態では、ＣＺ１中処理とＣＺ２中処理との間ではＡＲＴ抽籤に当籤する期待度を示すランク（モード又はポイント）が異なるだけであり、基本的な処理内容は同じである。そこで、本実施形態では、ＣＺ１中処理及びＣＺ２中処理をＣＺ１（ＣＺ２）中処理として一つの処理で説明する。 When the main CPU 101 determines in S473 that the current game state is CZ2 (if S473 returns a YES), the main CPU 101 performs CZ1 (CZ2) processing (S474). Details of the CZ1 (CZ2) processing will be explained later with reference to Figures 114 and 115. After processing S474, the main CPU 101 ends the CZ start processing and also ends the state-specific control processing (see Figure 104). Note that in this embodiment, the only difference between the CZ1 processing and the CZ2 processing is the rank (mode or points) indicating the expected probability of winning the ART lottery; the basic processing content is the same. Therefore, in this embodiment, the CZ1 processing and the CZ2 processing will be explained as a single process, referred to as CZ1 (CZ2) processing.
一方、Ｓ４７３において、メインＣＰＵ１０１が、現在の遊技状態がＣＺ２でないと判別したとき（Ｓ４７３がＮＯ判定の場合）、メインＣＰＵ１０１は、ＣＺ３中処理を行う（Ｓ４７５）。なお、ＣＺ３中処理の詳細については、後述の図１１６を参照しながら後で説明する。そして、Ｓ４７５の処理後、メインＣＰＵ１０１は、ＣＺ中スタート時処理を終了するとともに、状態別制御処理（図１０４参照）も終了する。 On the other hand, when the main CPU 101 determines in S473 that the current game state is not CZ2 (if S473 returns a NO judgment), the main CPU 101 performs processing during CZ3 (S475). Details of the processing during CZ3 will be explained later with reference to Figure 116, which will be described later. After processing S475, the main CPU 101 ends the processing at the start of the CZ, and also ends the state-specific control processing (see Figure 104).
［ＣＺ１（ＣＺ２）中処理］
次に、図１１４及び図１１５を参照して、ＣＺ中スタート時処理（図１１３参照）中のＳ４７２又はＳ４７４で行うＣＺ１（ＣＺ２）中処理について説明する。なお、図１１４及び図１１５は、ＣＺ１（ＣＺ２）中処理の手順を示すフローチャートである。
[CZ1 (CZ2) Medium Treatment]
Next, the CZ1 (CZ2) process performed in S472 or S474 of the CZ start process (see FIG. 113) will be described with reference to Figures 114 and 115. Figures 114 and 115 are flowcharts showing the procedure for the CZ1 (CZ2) process.
まず、メインＣＰＵ１０１は、現遊技がＣＺ１（又はＣＺ２）の前半部の遊技であるか否かを判別する（Ｓ４８１）。Ｓ４８１において、メインＣＰＵ１０１が、現遊技がＣＺ１（又はＣＺ２）の前半部の遊技でないと判別したとき（Ｓ４８１がＮＯ判定の場合）、メインＣＰＵ１０１は、後述のＳ４９０の処理を行う。 First, the main CPU 101 determines whether the current game is the first half of CZ1 (or CZ2) (S481). If the main CPU 101 determines in S481 that the current game is not the first half of CZ1 (or CZ2) (if S481 returns NO), the main CPU 101 performs the processing of S490, which will be described later.
一方、Ｓ４８１において、メインＣＰＵ１０１が、現遊技がＣＺ１の前半部の遊技であると判別したとき（Ｓ４８１がＹＥＳ判定の場合）、メインＣＰＵ１０１は、ＣＺ１中モードアップ抽籤テーブル（図４２参照）を参照し、内部当籤役（サブフラグ）に基づいてモードアップ抽籤処理を行う（Ｓ４８２）。また、Ｓ４８１において、メインＣＰＵ１０１が、現遊技がＣＺ２の前半部の遊技であると判別したとき（Ｓ４８１がＹＥＳ判定の場合）、メインＣＰＵ１０１は、ＣＺ２中ポイント抽籤テーブル（図４３参照）を参照し、内部当籤役（サブフラグ）に基づいてポイントアップ抽籤を行う（Ｓ４８２）。 On the other hand, in S481, when the main CPU 101 determines that the current game is the first half of CZ1 (if S481 returns a YES judgment), the main CPU 101 refers to the CZ1 mode-up lottery table (see FIG. 42) and performs mode-up lottery processing based on the internal winning combination (sub-flag) (S482). Also, in S481, when the main CPU 101 determines that the current game is the first half of CZ2 (if S481 returns a YES judgment), the main CPU 101 refers to the CZ2 point lottery table (see FIG. 43) and performs a point-up lottery based on the internal winning combination (sub-flag) (S482).
次いで、メインＣＰＵ１０１は、Ｓ４８２の抽籤結果に基づいて、ランク（モード又はポイント）を更新する（Ｓ４８３）。次いで、メインＣＰＵ１０１は、Ｓ４８２の抽籤においてフリーズに当籤したか否かを判別する（Ｓ４８４）。 The main CPU 101 then updates the rank (mode or points) based on the result of the lottery in S482 (S483). Next, the main CPU 101 determines whether or not a freeze was selected in the lottery in S482 (S484).
Ｓ４８４において、メインＣＰＵ１０１が、フリーズに当籤したと判別したとき（Ｓ４８４がＹＥＳ判定の場合）、メインＣＰＵ１０１は、遊技の進行を一時的に停止するフリーズ処理を行うとともに、ＡＲＴセット数及びＣＴセット数に「１」を加算する（Ｓ４８５）。また、この処理では、メインＣＰＵ１０１は、ＡＲＴレベル決定テーブル（図４８Ａ参照）を参照してＡＲＴレベルを決定し、セットする。なお、フリーズ発生時には、ＡＲＴレベルとして「ＡＲＴレベル２」が決定される。 When the main CPU 101 determines in S484 that a freeze has been won (if S484 returns a YES judgment), the main CPU 101 performs a freeze process to temporarily stop the progress of the game, and adds "1" to the number of ART sets and the number of CT sets (S485). Furthermore, in this process, the main CPU 101 determines and sets the ART level by referencing the ART level determination table (see Figure 48A). When a freeze occurs, "ART level 2" is determined as the ART level.
次いで、メインＣＰＵ１０１は、次遊技の遊技状態にＡＲＴ準備状態をセットする（Ｓ４８６）。そして、Ｓ４８６の処理後、メインＣＰＵ１０１は、ＣＺ１（ＣＺ２）中処理を終了するとともに、ＣＺ中スタート時処理（図１１３参照）も終了する。 Next, the main CPU 101 sets the game state for the next game to the ART preparation state (S486). After processing S486, the main CPU 101 ends the processing during CZ1 (CZ2) and also ends the processing at the start of the CZ (see Figure 113).
ここで再度、Ｓ４８４の処理に戻って、Ｓ４８４において、メインＣＰＵ１０１が、フリーズに当籤しなかったと判別したとき（Ｓ４８４がＮＯ判定の場合）、メインＣＰＵ１０１は、ＣＺゲーム数カウンタ（前半部）の値を１減算する（Ｓ４８７）。次いで、メインＣＰＵ１０１は、ＣＺゲーム数カウンタ（前半部）の値が「０」であるか否かを判別する（Ｓ４８８）。 Now, returning to the processing of S484, if the main CPU 101 determines in S484 that the freeze was not won (if S484 returns a NO), the main CPU 101 subtracts 1 from the value of the CZ game number counter (first half) (S487). Next, the main CPU 101 determines whether the value of the CZ game number counter (first half) is "0" (S488).
Ｓ４８８において、メインＣＰＵ１０１が、ＣＺゲーム数カウンタ（前半部）の値が「０」でないと判別したとき（Ｓ４８８がＮＯ判定の場合）、メインＣＰＵ１０１は、ＣＺ１（ＣＺ２）中処理を終了するとともに、ＣＺ中スタート時処理（図１１３参照）も終了する。 In S488, when the main CPU 101 determines that the value of the CZ game number counter (first half) is not "0" (if S488 returns a NO judgment), the main CPU 101 ends the processing during CZ1 (CZ2) and also ends the processing at the start of the CZ (see Figure 113).
一方、Ｓ４８８において、メインＣＰＵ１０１が、ＣＺゲーム数カウンタ（前半部）の値が「０」であると判別したとき（Ｓ４８８がＹＥＳ判定の場合）、メインＣＰＵ１０１は、次遊技の遊技状態にＣＺ１又はＣＺ２の後半部をセットする（Ｓ４８９）。そして、Ｓ４８９の処理後、メインＣＰＵ１０１は、ＣＺ１（ＣＺ２）中処理を終了するとともに、ＣＺ中スタート時処理（図１１３参照）も終了する。 On the other hand, when the main CPU 101 determines in S488 that the value of the CZ game number counter (first half) is "0" (if S488 returns a YES judgment), the main CPU 101 sets the second half of CZ1 or CZ2 as the game state for the next game (S489). Then, after processing S489, the main CPU 101 ends the processing during CZ1 (CZ2) and also ends the processing at the start of the CZ (see FIG. 113).
ここで再度、Ｓ４８１の処理に戻って、Ｓ４８１がＮＯ判定の場合、メインＣＰＵ１０１は、現ゲームがＣＺ１又はＣＺ２の後半部の１ゲーム目であるか否かを判別する（Ｓ４９０）。Ｓ４９０において、メインＣＰＵ１０１が、現ゲームがＣＺ１又はＣＺ２の後半部の１ゲーム目でないと判別したとき（Ｓ４９０がＮＯ判定の場合）、メインＣＰＵ１０１は、後述のＳ４９５の処理を行う。 Now, returning to the processing of S481, if the determination result of S481 is NO, the main CPU 101 determines whether the current game is the first game of the second half of CZ1 or CZ2 (S490). If the main CPU 101 determines in S490 that the current game is not the first game of the second half of CZ1 or CZ2 (if the determination result of S490 is NO), the main CPU 101 performs the processing of S495, which will be described below.
一方、Ｓ４９０において、メインＣＰＵ１０１が、現ゲームがＣＺ１又はＣＺ２の後半部の１ゲーム目であると判別したとき（Ｓ４９０がＹＥＳ判定の場合）、メインＣＰＵ１０１は、ＣＺ中ＡＲＴ抽籤テーブル（図４４Ａ及び４４Ｂ参照）を参照し、前半部のランク（モード又はポイント）に基づいてＡＲＴ抽籤処理を行う（Ｓ４９１）。 On the other hand, in S490, when the main CPU 101 determines that the current game is the first game of the second half of CZ1 or CZ2 (if S490 returns a YES judgment), the main CPU 101 refers to the ART lottery table during CZ (see Figures 44A and 44B) and performs ART lottery processing based on the rank (mode or points) of the first half (S491).
次いで、メインＣＰＵ１０１は、ＡＲＴ抽籤に当籤したか否かを判別する（Ｓ４９２）。Ｓ４９２において、メインＣＰＵ１０１が、ＡＲＴ抽籤に当籤しなかったと判別したとき（Ｓ４９２がＮＯ判定の場合）、メインＣＰＵ１０１は、後述のＳ４９４の処理を行う。 Next, the main CPU 101 determines whether or not the player has won the ART lottery (S492). If the main CPU 101 determines in S492 that the player has not won the ART lottery (if S492 returns a NO), the main CPU 101 performs the processing of S494, which will be described later.
一方、Ｓ４９２において、メインＣＰＵ１０１が、ＡＲＴ抽籤に当籤したと判別したとき（Ｓ４９２がＹＥＳ判定の場合）、メインＣＰＵ１０１は、ＡＲＴセット数に「１」を加算し、ＡＲＴレベル決定テーブル（図４８Ａ参照）を参照してＡＲＴレベルの抽籤を行い、その抽籤結果をセットする（Ｓ４９３）。 On the other hand, in S492, when the main CPU 101 determines that the ART lottery has been won (if S492 returns a YES judgment), the main CPU 101 adds "1" to the number of ART sets, refers to the ART level determination table (see Figure 48A) to draw the ART level, and sets the result of the lottery (S493).
Ｓ４９３の処理後又はＳ４９２がＮＯ判定の場合、メインＣＰＵ１０１は、ＣＺゲーム数カウンタ（後半部）に所定値をセットする（Ｓ４９４）。なお、Ｓ４９４の処理において、例えば、ＡＲＴ抽籤に当籤している場合には、ＣＺゲーム数カウンタ（後半部）に「４」がセットされ、ＡＲＴ抽籤に非当籤である場合には、ＣＺゲーム数カウンタ（後半部）に「３」がセットされる。 After processing S493 or if S492 returns NO, the main CPU 101 sets a predetermined value to the CZ game number counter (second half) (S494). Note that in the processing of S494, for example, if the ART lottery is won, the CZ game number counter (second half) is set to "4," and if the ART lottery is not won, the CZ game number counter (second half) is set to "3."
Ｓ４９４の処理後又はＳ４９０がＮＯ判定の場合、メインＣＰＵ１０１は、ＣＺ中ＡＲＴ抽籤テーブル（図４４Ｃ参照）を参照して、内部当籤役（サブフラグ）に基づいてＡＲＴ抽籤処理を行う（Ｓ４９５）。 After processing S494 or if S490 returns a NO judgment, the main CPU 101 refers to the ART lottery table during the CZ (see Figure 44C) and performs ART lottery processing based on the internal winning combination (sub-flag) (S495).
次いで、メインＣＰＵ１０１は、ＡＲＴ抽籤に当籤したか否かを判別する（Ｓ４９６）。Ｓ４９６において、メインＣＰＵ１０１が、ＡＲＴ抽籤に当籤しなかったと判別したとき（Ｓ４９６がＮＯ判定の場合）、メインＣＰＵ１０１は、後述のＳ４９８の処理を行う。 Next, the main CPU 101 determines whether or not the player has won the ART lottery (S496). If the main CPU 101 determines in S496 that the player has not won the ART lottery (if S496 returns a NO), the main CPU 101 performs the processing of S498, which will be described later.
一方、Ｓ４９６において、メインＣＰＵ１０１が、ＡＲＴ抽籤に当籤したと判別したとき（Ｓ４９６がＹＥＳ判定の場合）、メインＣＰＵ１０１は、ＡＲＴセット数に「１」を加算し、ＡＲＴレベル決定テーブル（図４８Ａ参照）を参照してＡＲＴレベルの抽籤を行い、その抽籤結果をセットする（Ｓ４９７）。 On the other hand, in S496, when the main CPU 101 determines that the ART lottery has been won (if S496 returns a YES judgment), the main CPU 101 adds "1" to the number of ART sets, refers to the ART level determination table (see Figure 48A) to draw the ART level, and sets the result of the lottery (S497).
Ｓ４９７の処理後又はＳ４９６がＮＯ判定の場合、メインＣＰＵ１０１は、ＣＺゲーム数カウンタ（後半部）の値を１減算する（Ｓ４９８）。次いで、メインＣＰＵ１０１は、ＣＺゲーム数カウンタ（後半部）の値が「０」であるか否かを判別する（Ｓ４９９）。 After processing S497 or if S496 returns NO, the main CPU 101 subtracts 1 from the value of the CZ game number counter (second half) (S498). Next, the main CPU 101 determines whether the value of the CZ game number counter (second half) is "0" (S499).
Ｓ４９９において、メインＣＰＵ１０１が、ＣＺゲーム数カウンタ（後半部）の値が「０」でないと判別したとき（Ｓ４９９がＮＯ判定の場合）、メインＣＰＵ１０１は、ＣＺ１（ＣＺ２）中処理を終了するとともに、ＣＺ中スタート時処理（図１１３参照）も終了する。 In S499, when the main CPU 101 determines that the value of the CZ game number counter (second half) is not "0" (if S499 returns a NO judgment), the main CPU 101 ends the processing during CZ1 (CZ2) and also ends the processing at the start of the CZ (see Figure 113).
一方、Ｓ４９９において、メインＣＰＵ１０１が、ＣＺゲーム数カウンタ（後半部）の値が「０」であると判別したとき（Ｓ４９９がＹＥＳ判定の場合）、メインＣＰＵ１０１は、ＡＲＴセット数が「１」以上であるか否かを判別する（Ｓ５００）。 On the other hand, in S499, when the main CPU 101 determines that the value of the CZ game number counter (second half) is "0" (if S499 returns a YES judgment), the main CPU 101 determines whether the number of ART sets is "1" or greater (S500).
Ｓ５００において、メインＣＰＵ１０１が、ＡＲＴセット数が「１」以上であると判別したとき（Ｓ５００がＹＥＳ判定の場合）、メインＣＰＵ１０１は、次遊技の遊技状態にＡＲＴ準備状態をセットする（Ｓ５０１）。そして、Ｓ５０１の処理後、メインＣＰＵ１０１は、ＣＺ１（ＣＺ２）中処理を終了するとともに、ＣＺ中スタート時処理（図１１３参照）も終了する。 When the main CPU 101 determines in S500 that the number of ART sets is "1" or greater (if S500 returns a YES judgment), the main CPU 101 sets the game state for the next game to the ART preparation state (S501). After processing S501, the main CPU 101 ends the processing during CZ1 (CZ2) and also ends the processing at the start of the CZ (see FIG. 113).
一方、Ｓ５００において、メインＣＰＵ１０１が、ＡＲＴセット数が「１」以上でないと判別したとき（Ｓ５００がＮＯ判定の場合）、メインＣＰＵ１０１は、次遊技の遊技状態にＣＺ失敗時の状態をセットする（Ｓ５０２）。そして、Ｓ５０２の処理後、メインＣＰＵ１０１は、ＣＺ１（ＣＺ２）中処理を終了するとともに、ＣＺ中スタート時処理（図１１３参照）も終了する。 On the other hand, when the main CPU 101 determines in S500 that the number of ART sets is not "1" or greater (if S500 returns a NO), the main CPU 101 sets the game state for the next game to the state at the time of CZ failure (S502). After processing S502, the main CPU 101 ends the processing during CZ1 (CZ2) and also ends the processing at the start of CZ (see FIG. 113).
［ＣＺ３中処理］
次に、図１１６を参照して、ＣＺ中スタート時処理（図１１３参照）中のＳ４７５で行うＣＺ３中処理について説明する。なお、図１１６は、ＣＺ３中処理の手順を示すフローチャートである。
[CZ3 intermediate treatment]
Next, the CZ3 process performed in S475 of the CZ start process (see FIG. 113) will be described with reference to Figure 116. Figure 116 is a flowchart showing the procedure for the CZ3 process.
まず、メインＣＰＵ１０１は、ＣＺ中ＡＲＴ抽籤テーブル（図４５参照）を参照し、内部当籤役（サブフラグ）に基づいてＡＲＴ抽籤処理を行う（Ｓ５１１）。 First, the main CPU 101 refers to the ART lottery table during the CZ (see Figure 45) and performs ART lottery processing based on the internal winning combination (sub-flag) (S511).
次いで、メインＣＰＵ１０１は、ＡＲＴ抽籤に当籤したか否かを判別する（Ｓ５１２）。Ｓ５１２において、メインＣＰＵ１０１が、ＡＲＴ抽籤に当籤しなかったと判別したとき（Ｓ５１２がＮＯ判定の場合）、メインＣＰＵ１０１は、後述のＳ５１８の処理を行う。 Next, the main CPU 101 determines whether or not the player has won the ART lottery (S512). If the main CPU 101 determines in S512 that the player has not won the ART lottery (if S512 returns a NO), the main CPU 101 performs the processing of S518, which will be described later.
一方、Ｓ５１２において、メインＣＰＵ１０１が、ＡＲＴ抽籤に当籤したと判別したとき（Ｓ５１２がＹＥＳ判定の場合）、メインＣＰＵ１０１は、ＡＲＴセット数に「１」を加算し、ＣＴセット数に「１」を加算する（Ｓ５１３）。次いで、メインＣＰＵ１０１は、Ｓ５１２のＡＲＴ抽籤においてフリーズに当籤したか否かを判別する（Ｓ５１４）。 On the other hand, when the main CPU 101 determines in S512 that the ART lottery has been won (if S512 returns a YES judgment), the main CPU 101 adds "1" to the number of ART sets and adds "1" to the number of CT sets (S513). Next, the main CPU 101 determines whether or not the freeze was won in the ART lottery of S512 (S514).
Ｓ５１４において、メインＣＰＵ１０１が、フリーズに当籤しなかったと判別したとき（Ｓ５１４がＮＯ判定の場合）、メインＣＰＵ１０１は、後述のＳ５１６の処理を行う。一方、Ｓ５１４において、メインＣＰＵ１０１が、フリーズに当籤したと判別したとき（Ｓ５１４がＹＥＳ判定の場合）、メインＣＰＵ１０１は、遊技の進行を一時的に停止するフリーズ処理を行う（Ｓ５１５）。 If the main CPU 101 determines in S514 that the freeze has not been won (if S514 is a NO judgment), the main CPU 101 performs the processing of S516, which will be described later. On the other hand, if the main CPU 101 determines in S514 that the freeze has been won (if S514 is a YES judgment), the main CPU 101 performs freeze processing to temporarily stop the progress of the game (S515).
Ｓ５１５の処理後又はＳ５１４がＮＯ判定の場合、メインＣＰＵ１０１は、ＡＲＴレベル決定テーブル（図４８Ａ参照）を参照してＡＲＴレベルの抽籤処理を行い、その抽籤結果（ＡＲＴレベル）をセットする（Ｓ５１６）。次いで、メインＣＰＵ１０１は、次遊技の遊技状態にＡＲＴ準備状態をセットする（Ｓ５１７）。そして、Ｓ５１７の処理後、メインＣＰＵ１０１は、ＣＺ３中処理を終了するとともに、ＣＺ中スタート時処理（図１１３参照）も終了する。 After processing S515 or if S514 is judged as NO, the main CPU 101 refers to the ART level determination table (see FIG. 48A) to perform lottery processing for the ART level and sets the lottery result (ART level) (S516). Next, the main CPU 101 sets the game status for the next game to the ART preparation status (S517). Then, after processing S517, the main CPU 101 ends the processing during CZ3 and also ends the processing at the start of CZ (see FIG. 113).
ここで再度、Ｓ５１２の処理に戻って、Ｓ５１２がＮＯ判定の場合、メインＣＰＵ１０１は、ＣＺゲーム数カウンタの値を１減算する（Ｓ５１８）。次いで、メインＣＰＵ１０１は、ＣＺゲーム数カウンタの値が「０」であるか否かを判別する（Ｓ５１９）。 Now, the process returns to S512 again. If S512 returns a NO result, the main CPU 101 subtracts 1 from the value of the CZ game number counter (S518). Next, the main CPU 101 determines whether the value of the CZ game number counter is "0" (S519).
Ｓ５１９において、メインＣＰＵ１０１が、ＣＺゲーム数カウンタの値が「０」でないと判別したとき（Ｓ５１９がＮＯ判定の場合）、メインＣＰＵ１０１は、ＣＺ３中処理を終了するとともに、ＣＺ中スタート時処理（図１１３参照）も終了する。 In S519, when the main CPU 101 determines that the value of the CZ game number counter is not "0" (if S519 returns a NO judgment), the main CPU 101 ends the processing during CZ3 and also ends the processing at the start of the CZ (see Figure 113).
一方、Ｓ５１９において、メインＣＰＵ１０１が、ＣＺゲーム数カウンタの値が「０」であると判別したとき（Ｓ５１９がＹＥＳ判定の場合）、メインＣＰＵ１０１は、ＡＲＴセット数に「１」を加算し、ＡＲＴレベル決定テーブル（図４８Ａ参照）を参照してＡＲＴレベルの抽籤を行い、その抽籤結果をセットする（Ｓ５２０）。次いで、メインＣＰＵ１０１は、次遊技の遊技状態にＡＲＴ準備状態をセットする（Ｓ５２１）。そして、Ｓ５２１の処理後、メインＣＰＵ１０１は、ＣＺ３中処理を終了するとともに、ＣＺ中スタート時処理（図１１３参照）も終了する。 On the other hand, in S519, when the main CPU 101 determines that the value of the CZ game number counter is "0" (if S519 returns a YES judgment), the main CPU 101 adds "1" to the number of ART sets, refers to the ART level determination table (see FIG. 48A) to determine the ART level, and sets the result of the lottery (S520). Next, the main CPU 101 sets the game status for the next game to the ART preparation status (S521). Then, after processing S521, the main CPU 101 ends the processing during CZ3 and also ends the processing at the start of CZ (see FIG. 113).
［通常ＡＲＴ中スタート時処理］
次に、図１１７を参照して、状態別制御処理（図１０４参照）中のＳ４１１で行う通常ＡＲＴ中スタート時処理について説明する。なお、図１１７は、通常ＡＲＴ中スタート時処理の手順を示すフローチャートである。
[Normal ART start processing]
Next, the start-up processing during normal ART performed in S411 of the state-specific control processing (see FIG. 104) will be described with reference to Fig. 117. Note that Fig. 117 is a flowchart showing the procedure for the start-up processing during normal ART.
まず、メインＣＰＵ１０１は、ＡＲＴ継続ゲーム数カウンタの値に「１」を加算する（Ｓ５３１）。なお、ＡＲＴ継続ゲーム数カウンタは、通常ＡＲＴが継続したゲーム数（消化ゲーム数）を計数するカウンタである。また、本実施形態では、ＡＲＴ継続ゲーム数カウンタの他に、通常ＡＲＴが継続可能なゲーム数を計数するＡＲＴ終了ゲーム数カウンタも設ける。そして、本実施形態のパチスロ１では、ＡＲＴ継続ゲーム数カウンタの値とＡＲＴ終了ゲーム数カウンタの値とを比較し、ＡＲＴ継続ゲーム数カウンタの値がＡＲＴ終了ゲーム数カウンタの値に到達すると、ＡＲＴ遊技状態が終了する。 First, the main CPU 101 adds "1" to the value of the ART continuation game number counter (S531). The ART continuation game number counter is a counter that counts the number of games in which normal ART has continued (number of games played). In this embodiment, in addition to the ART continuation game number counter, an ART end game number counter is also provided that counts the number of games in which normal ART can be continued. In the pachislot 1 of this embodiment, the value of the ART continuation game number counter is compared with the value of the ART end game number counter, and when the value of the ART continuation game number counter reaches the value of the ART end game number counter, the ART game state ends.
次いで、メインＣＰＵ１０１は、ＡＲＴ中ＣＴ抽籤テーブル（図５０参照）を参照し、現在のＣＴ抽籤状態及び内部当籤役（サブフラグ）に基づいてＣＴ抽籤処理を行う（Ｓ５３２）。次いで、メインＣＰＵ１０１は、ＣＴ抽籤に当籤したか否かを判別する（Ｓ５３３）。Ｓ５３３において、メインＣＰＵ１０１が、ＣＴ抽籤に当籤しなかったと判別したとき（Ｓ５３３がＮＯ判定の場合）、メインＣＰＵ１０１は、後述のＳ５３６の処理を行う。 Next, the main CPU 101 refers to the ART CT lottery table (see Figure 50) and performs CT lottery processing based on the current CT lottery status and the internal winning combination (sub-flag) (S532). Next, the main CPU 101 determines whether or not the CT lottery has been won (S533). In S533, when the main CPU 101 determines that the CT lottery has not been won (if S533 returns NO), the main CPU 101 performs the processing of S536, which will be described later.
一方、Ｓ５３３において、メインＣＰＵ１０１が、ＣＴ抽籤に当籤したと判別したとき（Ｓ５３３がＹＥＳ判定の場合）、メインＣＰＵ１０１は、ＣＴセット数に「１」を加算し、ＣＴゲーム数カウンタの値に「８」をセットする（Ｓ５３４）。次いで、メインＣＰＵ１０１は、次遊技の遊技状態に当籤した種別のＣＴをセットする（Ｓ５３５）。 On the other hand, when the main CPU 101 determines in S533 that the CT lottery has been won (if S533 returns a YES judgment), the main CPU 101 adds "1" to the CT set number and sets the value of the CT game number counter to "8" (S534). Next, the main CPU 101 sets the type of CT that was won as the game state for the next game (S535).
Ｓ５３５の処理後又はＳ５３３がＮＯ判定の場合、メインＣＰＵ１０１は、ＡＲＴレベル決定テーブル（図４８Ｂ参照）を参照し、ＡＲＴ継続ゲーム数カウンタの値に基づいてＡＲＴレベルを抽籤し、その抽籤結果をセットする（Ｓ５３６）。次いで、メインＣＰＵ１０１は、通常ＡＲＴ中高確率抽籤テーブル（図４９参照）を参照し、現在のＣＴ抽籤状態及び内部当籤役（サブフラグ）に基づいて、移行先のＣＴ抽籤状態を抽籤し、その抽籤結果をセットする（Ｓ５３７）。 After processing S535 or if S533 is judged as NO, the main CPU 101 refers to the ART level determination table (see FIG. 48B), determines the ART level based on the value of the ART continuation game number counter, and sets the result of the lottery (S536). Next, the main CPU 101 refers to the normal ART high probability lottery table (see FIG. 49), determines the destination CT lottery state based on the current CT lottery state and the internal winning combination (sub-flag), and sets the result of the lottery (S537).
次いで、メインＣＰＵ１０１は、通常ＡＲＴ中上乗せ抽籤テーブル（図５１参照）を参照し、内部当籤役（サブフラグ）に基づいてＡＲＴゲーム数の上乗せ抽籤処理を行う（Ｓ５３８）。次いで、メインＣＰＵ１０１は、上乗せ抽籤に当籤したか否かを判別する（Ｓ５３９）。 Next, the main CPU 101 refers to the normal ART add-on lottery table (see FIG. 51) and performs lottery processing for adding on the number of ART games based on the internal winning combination (sub-flag) (S538). Next, the main CPU 101 determines whether or not the add-on lottery has been won (S539).
Ｓ５３９において、メインＣＰＵ１０１が、上乗せ抽籤に当籤しなかったと判別したとき（Ｓ５３９がＮＯ判定の場合）、メインＣＰＵ１０１は、後述のＳ５４１の処理を行う。一方、Ｓ５３９において、メインＣＰＵ１０１が、上乗せ抽籤に当籤したと判別したとき（Ｓ５３９がＹＥＳ判定の場合）、メインＣＰＵ１０１は、当籤結果をＡＲＴ終了ゲーム数カウンタに加算する（Ｓ５４０）。 In S539, when the main CPU 101 determines that the player did not win the additional lottery (if S539 is a NO judgment), the main CPU 101 performs the processing of S541, which will be described later. On the other hand, in S539, when the main CPU 101 determines that the player won the additional lottery (if S539 is a YES judgment), the main CPU 101 adds the winning result to the ART end game number counter (S540).
Ｓ５４０の処理後又はＳ５３９がＮＯ判定の場合、メインＣＰＵ１０１は、ＡＲＴ継続ゲーム数カウンタの値が、ＡＲＴ終了ゲーム数カウンタの値に達したか否かを判定する（Ｓ５４１）。Ｓ５４１において、メインＣＰＵ１０１が、ＡＲＴ継続ゲーム数カウンタの値が、ＡＲＴ終了ゲーム数カウンタの値に達していないと判別したとき（Ｓ５４１がＮＯ判定の場合）、メインＣＰＵ１０１は、通常ＡＲＴ中スタート時処理を終了するとともに、状態別制御処理（図１０４参照）も終了する。 After processing S540 or if S539 is a NO judgment, the main CPU 101 determines whether the value of the ART continuation game number counter has reached the value of the ART end game number counter (S541). In S541, when the main CPU 101 determines that the value of the ART continuation game number counter has not reached the value of the ART end game number counter (if S541 is a NO judgment), the main CPU 101 ends the start-up processing during normal ART and also ends the state-specific control processing (see FIG. 104).
一方、Ｓ５４１において、メインＣＰＵ１０１が、ＡＲＴ継続ゲーム数カウンタの値が、ＡＲＴ終了ゲーム数カウンタの値に達したと判別したとき（Ｓ５４１がＹＥＳ判定の場合）、メインＣＰＵ１０１は、ＡＲＴセット数を１減算する（Ｓ５４２）。次いで、メインＣＰＵ１０１は、ＡＲＴ終了時の状態をセットする（Ｓ５４３）。そして、Ｓ５４３の処理後、メインＣＰＵ１０１は、通常ＡＲＴ中スタート時処理を終了するとともに、状態別制御処理（図１０４参照）も終了する。 On the other hand, in S541, when the main CPU 101 determines that the value of the ART continuation game number counter has reached the value of the ART end game number counter (if S541 returns a YES judgment), the main CPU 101 subtracts 1 from the ART set number (S542). Next, the main CPU 101 sets the state at the end of ART (S543). Then, after processing S543, the main CPU 101 ends the start-up processing during normal ART, and also ends the state-specific control processing (see FIG. 104).
［ＣＴ中スタート時処理］
次に、図１１８を参照して、状態別制御処理（図１０４参照）中のＳ４１３で行うＣＴ中スタート時処理について説明する。なお、図１１８は、ＣＴ中スタート時処理の手順を示すフローチャートである。
[Processing at the start of CT]
Next, the process at the start of CT performed in S413 of the state-specific control process (see Fig. 104) will be described with reference to Fig. 118. Fig. 118 is a flowchart showing the procedure of the process at the start of CT.
まず、メインＣＰＵ１０１は、ＣＴ中上乗せ抽籤テーブル（図５５参照）を参照し、内部当籤役（サブフラグ）に基づいてＡＲＴゲーム数の上乗せ抽籤を行う（Ｓ５５１）。次いで、メインＣＰＵ１０１は、上乗せ抽籤に当籤したか否かを判別する（Ｓ５５２）。 First, the main CPU 101 refers to the CT additional lottery table (see Figure 55) and performs a lottery to determine the additional number of ART games based on the internal winning combination (sub-flag) (S551). Next, the main CPU 101 determines whether or not the additional lottery has been won (S552).
Ｓ５５２において、メインＣＰＵ１０１が、上乗せ抽籤に当籤しなかったと判別したとき（Ｓ５５２がＮＯ判定の場合）、メインＣＰＵ１０１は、後述のＳ５５６の処理を行う。一方、Ｓ５５２において、メインＣＰＵ１０１が、上乗せ抽籤に当籤したと判別したとき（Ｓ５５２がＹＥＳ判定の場合）、メインＣＰＵ１０１は、当籤結果をＡＲＴ終了ゲーム数カウンタに加算する（Ｓ５５３）。なお、上述したように、本実施形態のパチスロ１では、同一のＣＴ中にサブフラグ「３連チリリプ（３連チリリプＡ又は３連チリリプＢ）」に当籤した回数が増えるほど、１回の抽籤当りの上乗せ量が増える。 In S552, when the main CPU 101 determines that the additional lottery was not won (if S552 is a NO judgment), the main CPU 101 performs the processing of S556, which will be described later. On the other hand, when the main CPU 101 determines that the additional lottery was won (if S552 is a YES judgment), the main CPU 101 adds the winning result to the ART end game number counter (S553). As mentioned above, in the pachislot 1 of this embodiment, the more times the sub-flag "3-Consecutive Chililip (3-Consecutive Chililip A or 3-Consecutive Chililip B)" is won during the same CT, the greater the amount of additional winnings per lottery.
Ｓ５５３の処理後、メインＣＰＵ１０１は、内部当籤役がサブフラグＥＸ「３連チリリプ」（又は「確定役」）に対応する役であるか否か、すなわち、内部当籤役「Ｆ＿確チリリプ」又は「Ｆ＿１確チリリプ」であり、かつ、図１１１中のＳ４４４のフラグ変換抽籤処理に当籤したか否かを判別する（Ｓ５５４）。 After processing S553, the main CPU 101 determines whether the internal winning combination is a combination corresponding to the sub-flag EX "3 consecutive Chililip" (or "Definite combination"), i.e., whether the internal winning combination is "F_Definite Chililip" or "F_1 Definite Chililip" and whether the flag conversion lottery process of S444 in FIG. 111 has been won (S554).
Ｓ５５４において、メインＣＰＵ１０１が、内部当籤役がサブフラグＥＸ「３連チリリプ」に対応する役でないと判別したとき（Ｓ５５４がＮＯ判定の場合）、メインＣＰＵ１０１は、ＣＴ中スタート時処理を終了するとともに、状態別制御処理（図１０４参照）も終了する。 At S554, when the main CPU 101 determines that the internal winning combination is not a combination corresponding to the sub-flag EX "3 consecutive Chililip" (if S554 is a NO judgment), the main CPU 101 ends the start-time processing during CT and also ends the state-specific control processing (see FIG. 104).
一方、Ｓ５５４において、メインＣＰＵ１０１が、内部当籤役がサブフラグＥＸ「３連チリリプ」に対応する役であると判別したとき（Ｓ５５４がＹＥＳ判定の場合）、メインＣＰＵ１０１は、ＣＴゲーム数カウンタの値に「１」を加算する（Ｓ５５５）。そして、Ｓ５５５の処理後、メインＣＰＵ１０１は、ＣＴ中スタート時処理を終了するとともに、状態別制御処理（図１０４参照）も終了する。 On the other hand, when the main CPU 101 determines in S554 that the internal winning combination is a combination corresponding to the sub-flag EX "3 consecutive Chililip" (if S554 returns a YES judgment), the main CPU 101 adds "1" to the value of the CT game number counter (S555). Then, after processing S555, the main CPU 101 ends the CT start-time processing and also ends the state-specific control processing (see FIG. 104).
ここで再度、Ｓ５５２の処理に戻って、Ｓ５５２がＮＯ判定の場合、メインＣＰＵ１０１は、ＣＴ中ＣＴ抽籤処理を行う（Ｓ５５６）。この処理では、メインＣＰＵ１０１は、主に、ＣＴセット数の上乗せ抽籤を行う。なお、ＣＴ中ＣＴ抽籤処理の詳細については、後述の図１１９を参照しながら後で説明する。 Now, the process returns to S552 again. If S552 returns a NO, the main CPU 101 performs a CT lottery process during CT (S556). In this process, the main CPU 101 mainly performs a lottery to determine the number of CT sets to be added. Details of the CT lottery process during CT will be explained later with reference to FIG. 119.
次いで、メインＣＰＵ１０１は、ＣＴゲーム数カウンタの値を１減算する（Ｓ５５７）。次いで、メインＣＰＵ１０１は、ＣＴゲーム数カウンタの値が「０」であるか否かを判別する（Ｓ５５８）。 Next, the main CPU 101 subtracts 1 from the value of the CT game number counter (S557). Next, the main CPU 101 determines whether the value of the CT game number counter is "0" (S558).
Ｓ５５８において、メインＣＰＵ１０１が、ＣＴゲーム数カウンタの値が「０」でないと判別したとき（Ｓ５５８がＮＯ判定の場合）、メインＣＰＵ１０１は、ＣＴ中スタート時処理を終了するとともに、状態別制御処理（図１０４参照）も終了する。一方、Ｓ５５８において、メインＣＰＵ１０１が、ＣＴゲーム数カウンタの値が「０」であると判別したとき（Ｓ５５８がＹＥＳ判定の場合）、メインＣＰＵ１０１は、ＣＴセット数が「１」以上であるか否かを判別する（Ｓ５５９）。 In S558, when the main CPU 101 determines that the value of the CT game number counter is not "0" (if S558 returns a NO judgment), the main CPU 101 ends the CT start-time processing and also ends the state-specific control processing (see FIG. 104). On the other hand, in S558, when the main CPU 101 determines that the value of the CT game number counter is "0" (if S558 returns a YES judgment), the main CPU 101 determines whether the CT set number is "1" or greater (S559).
Ｓ５５９において、メインＣＰＵ１０１が、ＣＴセット数が「１」以上であると判別したとき（Ｓ５５９がＹＥＳ判定の場合）、メインＣＰＵ１０１は、ＣＴセット数を１減算する（Ｓ５６０）。次いで、メインＣＰＵ１０１は、ＣＴゲーム数カウンタの値に「８」をセットする（Ｓ５６１）。そして、Ｓ５６１の処理後、メインＣＰＵ１０１は、ＣＴ中スタート時処理を終了するとともに、状態別制御処理（図１０４参照）も終了する。 When the main CPU 101 determines in S559 that the CT set number is "1" or greater (if S559 returns a YES judgment), the main CPU 101 subtracts 1 from the CT set number (S560). Next, the main CPU 101 sets the value of the CT game number counter to "8" (S561). After processing S561, the main CPU 101 ends the CT start-time processing and also ends the state-specific control processing (see FIG. 104).
一方、Ｓ５５９において、メインＣＰＵ１０１が、ＣＴセット数が「１」以上でないと判別したとき（Ｓ５５９がＮＯ判定の場合）、メインＣＰＵ１０１は、次遊技の遊技状態に通常ＡＲＴをセットする（Ｓ５６２）。そして、Ｓ５６２の処理後、メインＣＰＵ１０１は、ＣＴ中スタート時処理を終了するとともに、状態別制御処理（図１０４参照）も終了する。 On the other hand, when the main CPU 101 determines in S559 that the CT set number is not "1" or greater (if S559 returns a NO judgment), the main CPU 101 sets the game state for the next game to normal ART (S562). After processing S562, the main CPU 101 ends the CT start-up processing and also ends the state-specific control processing (see FIG. 104).
［ＣＴ中ＣＴ抽籤処理］
次に、図１１９を参照して、ＣＴ中スタート時処理（図１１８参照）中のＳ５５６で行うＣＴ中ＣＴ抽籤処理について説明する。なお、図１１９は、ＣＴ中ＣＴ抽籤処理の手順を示すフローチャートである。
[CT lottery process during CT]
Next, the CT lottery processing during the CT performed in S556 in the start processing during the CT (see Fig. 118) will be described with reference to Fig. 119. Fig. 119 is a flowchart showing the procedure of the CT lottery processing during the CT.
まず、メインＣＰＵ１０１は、ＣＴ中ＣＴ抽籤テーブルをセットする（Ｓ５７１）。なお、ここで、セットされるＣＴ中ＣＴ抽籤テーブルは、上記図５６で説明したＣＴ中セット数上乗せ抽籤テーブルであるが、ソースプログラム上で実際にセットされるＣＴ中ＣＴ抽籤テーブル（ＣＴ中セット数上乗せ抽籤テーブル）の構成については、後述の図１２２を参照しながら後で説明する。 First, the main CPU 101 sets the CT lottery table during CT (S571). Note that the CT lottery table set here is the CT set number addition lottery table explained in FIG. 56 above, but the configuration of the CT lottery table during CT (CT set number addition lottery table) actually set in the source program will be explained later with reference to FIG. 122 below.
次いで、メインＣＰＵ１０１は、テーブルデータ取得処理を行う（Ｓ５７２）。この処理では、メインＣＰＵ１０１は、ＣＴ中ＣＴ抽籤処理で参照する抽籤テーブルのアドレスを取得する。なお、テーブルデータ取得処理の詳細については、後述の図１２０を参照しながら後で説明する。 Next, the main CPU 101 performs table data acquisition processing (S572). In this processing, the main CPU 101 acquires the address of the lottery table referenced in the CT lottery processing during the CT. Details of the table data acquisition processing will be explained later with reference to Figure 120, which will be described later.
次いで、メインＣＰＵ１０１は、１バイト抽籤処理を行う（Ｓ５７３）。この処理では、メインＣＰＵ１０１は、ＣＴセットの上乗せ抽籤を行う。なお、１バイト抽籤処理の詳細については、後述の図１２３を参照しながら後で説明する。 Next, the main CPU 101 performs a 1 byte lottery process (S573). In this process, the main CPU 101 performs a lottery to determine an additional CT set. Details of the 1 byte lottery process will be explained later with reference to Figure 123.
次いで、メインＣＰＵ１０１は、１バイト抽籤処理に当籤したか否かを判別する（Ｓ５７４）。Ｓ５７４において、メインＣＰＵ１０１が、１バイト抽籤処理に当籤しなかったと判別したとき（Ｓ５７４がＮＯ判定の場合）、メインＣＰＵ１０１は、ＣＴ中ＣＴ抽籤処理を終了し、処理をＣＴ中スタート時処理（図１１８参照）のＳ５５７に移す。 Next, the main CPU 101 determines whether or not the player has won the 1 byte lottery process (S574). If the main CPU 101 determines in S574 that the player has not won the 1 byte lottery process (if S574 returns a NO), the main CPU 101 ends the CT lottery process during the CT and proceeds to S557 of the CT start processing (see FIG. 118).
一方、Ｓ５７４において、メインＣＰＵ１０１が、１バイト抽籤処理に当籤したと判別したとき（Ｓ５７４がＹＥＳ判定の場合）、メインＣＰＵ１０１は、ＣＴセット数に「１」を加算する（Ｓ５７５）。そして、Ｓ５７５の処理後、メインＣＰＵ１０１は、ＣＴ中ＣＴ抽籤処理を終了し、処理をＣＴ中スタート時処理（図１１８参照）のＳ５５７に移す。 On the other hand, when the main CPU 101 determines in S574 that the 1-byte lottery process has been won (if S574 returns a YES judgment), the main CPU 101 adds "1" to the CT set number (S575). Then, after processing S575, the main CPU 101 ends the CT lottery process during the CT and moves the process to S557 of the CT start process (see FIG. 118).
［テーブルデータ取得処理］
次に、図１２０～図１２２を参照して、ＣＴ中ＣＴ抽籤処理（図１１９参照）中のＳ５７２で行うテーブルデータ取得処理について説明する。図１２０は、テーブルデータ取得処理の手順を示すフローチャートである。また、図１２１は、テーブルデータ取得処理を実行するためのソースプログラムの一例を示す図であり、図１２２は、ＣＴ中ＣＴ抽籤処理及びテーブルデータ取得処理のソースプログラム上で、実際に参照されるＣＴ中ＣＴ抽籤テーブル（図５６で説明したＣＴ中セット数上乗せ抽籤テーブルに対応）の構成の一例を示す図である。なお、図１２２に示すＣＴ中ＣＴ抽籤テーブルに格納されている具体的な各種抽籤値は一例である。
[Table data acquisition process]
Next, with reference to Figures 120 to 122, the table data acquisition process performed in S572 during the CT lottery process during CT (see Figure 119) will be described. Figure 120 is a flowchart showing the procedure for the table data acquisition process. Also, Figure 121 is a diagram showing an example of a source program for executing the table data acquisition process, and Figure 122 is a diagram showing an example of the configuration of a CT lottery table during CT (corresponding to the CT set number addition lottery table described in Figure 56) actually referenced in the source program for the CT lottery process during CT and the table data acquisition process. Note that the specific lottery values stored in the CT lottery table during CT shown in Figure 122 are just an example.
なお、本実施形態において、ＣＴ中ＣＴ抽籤処理で参照する抽籤値を取得する際、２段階のアドレス算出処理（１段階目及び２段階目のテーブルデータ取得処理）を経て、抽籤値が格納されているアドレスを算出する。まず、１段階目のテーブルデータ取得処理（後述のＳ５８２及びＳ５８３の処理）では、内部当籤役（実際にはサブフラグＤ）に対応付けられた「選択値（１バイト）」が取得される。なお、選択値には、内部当籤役の種別毎に設けられ、内部当籤役が抽籤対象であるか否かが判別可能であり且つ内部当籤役に対応付けられた抽籤テーブルの配置先を指定可能な値（相対値）が規定される。また、本実施形態では、ＣＴ中ＣＴ抽籤処理の抽籤結果が非当籤となる内部当籤役（実際にはサブフラグＤ）に対して予め選択値「０」を規定し、それらの内部当籤役を１段階目のテーブルデータ取得処理の時点で「ハズレ」として扱う。そして、２段階目のテーブルデータ取得処理（後述のＳ５８５～Ｓ５８７の処理）では、「０」以外の選択値が規定された内部当籤役の抽籤値が格納されたアドレスが算出される（抽籤テーブルの基準アドレス（２バイト）から相対値（選択値）を加算したアドレスが算出される）。 In this embodiment, when obtaining the lottery value referenced in the CT lottery processing during CT, a two-stage address calculation process (first-stage and second-stage table data acquisition process) is performed to calculate the address where the lottery value is stored. First, in the first-stage table data acquisition process (processing of S582 and S583 described below), a "selection value (1 byte)" associated with the internal winning role (actually sub-flag D) is obtained. The selection value is set for each type of internal winning role, and specifies a value (relative value) that can determine whether the internal winning role is subject to lottery and can specify the placement location of the lottery table associated with the internal winning role. Furthermore, in this embodiment, a selection value of "0" is pre-defined for internal winning combinations (actually sub-flag D) for which the lottery result of the CT lottery process during CT is a non-winning combination, and these internal winning combinations are treated as "losing combinations" during the first-stage table data acquisition process. Then, during the second-stage table data acquisition process (the processing of S585 to S587 described below), an address is calculated in which the lottery value for an internal winning combination for which a selection value other than "0" is defined is stored (the address is calculated by adding a relative value (selection value) to the reference address (2 bytes) of the lottery table).
まず、メインＣＰＵ１０１は、ＣＴ中ＣＴ抽籤選択テーブル（不図示）を参照して、ＣＴ中ＣＴ抽籤テーブルのアドレスを算出するための１段階目及び２段階目の加算選択データのアドレス、並びに、ＣＴ抽籤の抽籤回数（本実施形態では、２回）を取得する（Ｓ５８１）。次いで、メインＣＰＵ１０１は、１段階目の加算選択データのアドレスをＣＴ中ＣＴ抽籤テーブルのアドレスに加算して、１段階目の選択アドレスを算出する（Ｓ５８２）。 First, the main CPU 101 references the CT lottery selection table (not shown) during CT to obtain the addresses of the first and second stage addition selection data for calculating the address of the CT lottery table during CT, as well as the number of CT lottery draws (two in this embodiment) (S581). Next, the main CPU 101 adds the address of the first stage addition selection data to the address of the CT lottery table during CT to calculate the selection address for the first stage (S582).
次いで、メインＣＰＵ１０１は、算出した１段階目の選択アドレスに格納されている選択値を取得する（Ｓ５８３）。次いで、メインＣＰＵ１０１は、選択値が「０」であるか否かを判別する（Ｓ５８４）。 Next, the main CPU 101 obtains the selection value stored in the calculated first-stage selection address (S583). Next, the main CPU 101 determines whether the selection value is "0" (S584).
Ｓ５８４において、メインＣＰＵ１０１が、選択値が「０」であると判別したとき（Ｓ５８４がＹＥＳ判定の場合）、メインＣＰＵ１０１は、テーブルデータ取得処理を終了し、処理をＣＴ中ＣＴ抽籤処理（図１１９参照）のＳ５７３に移す。 When the main CPU 101 determines in S584 that the selected value is "0" (if S584 returns a YES judgment), the main CPU 101 terminates the table data acquisition process and transfers the process to S573 of the CT lottery process during CT (see Figure 119).
一方、Ｓ５８４において、メインＣＰＵ１０１が、選択値が「０」でないと判別したとき（Ｓ５８４がＮＯ判定の場合）、メインＣＰＵ１０１は、選択アドレスに選択値を加算して、２段階目の選択アドレスを算出する（Ｓ５８５）。次いで、メインＣＰＵ１０１は、２段階目の選択アドレスに２段階目の加算選択データのアドレスを加算して、選択アドレスを算出する（Ｓ５８６）。 On the other hand, if the main CPU 101 determines in S584 that the selection value is not "0" (if S584 returns a NO judgment), the main CPU 101 adds the selection value to the selection address to calculate the second-stage selection address (S585). Next, the main CPU 101 adds the address of the second-stage added selection data to the second-stage selection address to calculate the selection address (S586).
次いで、メインＣＰＵ１０１は、Ｓ５８６で算出した選択アドレスに格納されている選択値を取得し、該選択値を選択アドレスに加算して、ＣＴ中ＣＴ抽籤テーブル内において参照するアドレスを算出する（Ｓ５８７）。そして、Ｓ５８７の処理後、メインＣＰＵ１０１は、テーブルデータ取得処理を終了し、処理をＣＴ中ＣＴ抽籤処理（図１１９参照）のＳ５７３に移す。 Next, the main CPU 101 obtains the selection value stored in the selection address calculated in S586, adds the selection value to the selection address, and calculates the address to reference in the CT lottery table during CT (S587). After processing S587, the main CPU 101 ends the table data acquisition process and moves the process to S573 of the CT lottery process during CT (see FIG. 119).
本実施形態では、上述のようにしてテーブルデータ取得処理が行われる。そして、上述したテーブルデータ取得処理は、メインＣＰＵ１０１が、図１２１のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。 In this embodiment, the table data acquisition process is performed as described above. The table data acquisition process is performed by the main CPU 101 sequentially executing each source code defined in the source program in Figure 121.
その中で、１段階目のテーブルデータ取得処理（Ｓ５８１～Ｓ５８４の処理）では、図１２２に示すＣＴ中ＣＴ抽籤テーブル中のアドレス「ｄＣＴＣＴＳＴＴＢ」～「ｄＣＴＣＴＳ＿ＲＥＲ－１」までの領域に格納されたテーブル（当籤役別テーブル選択相対テーブル）が参照される。また、当籤役別テーブル選択相対テーブル（抽籤テーブル選択テーブル）内において、ＣＴ当籤がハズレとなる各役（サブフラグＤ「ハズレ」、「サボテン」、「弱チェリー」、「強チェリー」、「確定役」、「３連チリリプ」）の選択テーブルのアドレスには、上述した選択値（相対値）として「０」が格納される。そして、１段階目のテーブルデータ取得処理（アドレス算出処理）では、選択値が「０」である場合には、抽籤結果を「ハズレ」にする（上記Ｓ５８４の判定処理参照）。 In the first stage of the table data acquisition process (S581-S584), the table (winning role-specific table selection relative table) stored in the area from address "dCTCTSTTB" to "dCTCTS_RER-1" in the CT lottery table during CT shown in FIG. 122 is referenced. Furthermore, within the winning role-specific table selection relative table (lottery table selection table), the address of the selection table for each role that results in a losing CT win (subflag D "Loss," "Cactus," "Weak Cherry," "Strong Cherry," "Confirmed Role," and "3-Consecutive Chililip") stores "0" as the selection value (relative value) described above. Furthermore, in the first stage of the table data acquisition process (address calculation process), if the selection value is "0," the lottery result is set to "Loss" (see the determination process of S584 above).
上記構成のＣＴ中ＣＴ抽籤テーブルでは、１段階目のテーブルデータ取得処理で参照する当籤役別テーブル選択相対テーブルにおいて、役の種別だけで「ハズレ」を設定することができるので、抽籤テーブルに「ハズレ」役の抽籤値を規定する必要がなくなる。それゆえ、本実施形態では、ＣＴ中ＣＴ抽籤テーブルにおいて、「ハズレ」役の抽籤値データ（「０」）を格納する必要が無くなり、メインＲＯＭ１０２のテーブル領域の容量を節約することができる。 In the CT lottery table during CT configured as above, in the winning role-specific table selection relative table referenced in the first-stage table data acquisition process, a "lose" can be set based on the role type alone, eliminating the need to specify the lottery value for a "lose" role in the lottery table. Therefore, in this embodiment, there is no need to store lottery value data ("0") for a "lose" role in the CT lottery table during CT, which saves on table area capacity in the main ROM 102.
また、２段階目（サブフラグＤ「リーチ目リプ」取得時）のテーブルデータ取得処理（Ｓ５８５～Ｓ５８７の処理）中のＳ５８７の処理では、算出された抽籤テーブルアドレスに基づいて、図１２２に示すＣＴ中ＣＴ抽籤テーブル（図５６のＣＴ中セット数上乗せ抽籤テーブルに対応）内から、通常ＣＴ状態時に用いる抽籤テーブル（先頭アドレス「ｄＮＭＣＴＣＴＳ＿ＲＥＲ」）又は高確率ＣＴ状態の抽籤テーブル（先頭アドレス「ｄＳＰＣＴＣＴＳ＿ＲＥＲ」）の一方が選択される。 In addition, in the processing of S587 during the table data acquisition processing (processing of S585 to S587) in the second stage (when sub-flag D "Reach Eye Rip" is acquired), based on the calculated lottery table address, either the lottery table used in the normal CT state (starting address "dNMCTCTS_RER") or the lottery table for the high probability CT state (starting address "dSPCTCTS_RER") is selected from the CT-in-CT lottery table shown in FIG. 122 (corresponding to the CT set number addition lottery table in FIG. 56).
高確率ＣＴ状態時に用いる抽籤テーブルでは、図１２２に示すように、先頭アドレス「ｄＳＰＣＴＣＴＳ＿ＲＥＲ」の次のアドレス領域に１バイトデータからなる「判定ビット」（判定データ）が格納される。判定ビットには、抽籤対象の抽籤値が格納されたアドレスの範囲を示すデータが格納される。図１２２に示す例のように、高確率ＣＴ状態の抽籤テーブルの「判定ビット」の格納領域の次のアドレスにのみ抽籤対象（高確ＣＴ）の抽籤値が格納されている場合には、判定ビットの格納領域には、ビット０にのみ「１」が格納された１バイトデータ「０００００００１Ｂ」が判定ビットとして格納される。一方、通常ＣＴ状態時に用いる抽籤テーブルのように、判定ビットの格納領域の次のアドレス及び次々アドレスに抽籤対象（高確ＣＴ及び通常ＣＴ）の抽籤値が格納されている場合には、図１２２に示すように、判定ビットの格納領域には、ビット０及び１にのみ「１」が格納された１バイトデータ「００００００１１Ｂ」が判定ビットとして格納される。このような判定ビットを設けた場合、抽籤テーブルにおいて、判定ビットにおいてビットデータが「０」となるアドレスの領域に抽籤対象外の抽籤値データを格納する必要が無くなる。 In the lottery table used in the high probability CT state, as shown in Figure 122, a "determination bit" (determination data) consisting of one byte of data is stored in the address area next to the starting address "dSPCTCTS_RER". The determination bit stores data indicating the range of addresses in which the lottery value of the lottery object is stored. As in the example shown in Figure 122, if the lottery value of the lottery object (high probability CT) is stored only in the address next to the storage area for the "determination bit" in the lottery table in the high probability CT state, the storage area for the determination bit stores one byte of data "00000001B", with "1" stored in only bit 0, as the determination bit. On the other hand, when the lottery values for the lottery targets (high probability CT and normal CT) are stored in the next address and the address after that in the storage area for the judgment bit, as in the lottery table used in the normal CT state, the judgment bit storage area stores 1-byte data "00000011B" as the judgment bit, with "1" stored only in bits 0 and 1, as shown in FIG. 122. When such a judgment bit is provided, there is no need to store lottery value data that is not subject to the lottery in the address area in the lottery table where the bit data in the judgment bit is "0".
さらに、高確率ＣＴ状態時に用いる抽籤テーブルでは、図１２２に示すように、「判定ビット」の次のアドレス「ｄＳＰＣＴＣＴＳ＿ＲＥＲ＋２」に高確率ＣＴ当籤の抽籤値が格納され、高確率ＣＴ当籤の抽籤値としてアドレス「ｃＡＢＳ＿ＨＩＴ」に規定されたデータが格納される。本実施形態では、このアドレス「ｃＡＢＳ＿ＨＩＴ」に規定されているデータは、当籤確定（１００％当籤）を示すデータ（以下、「確定データ」という）である。また、本実施形態では、ＣＴ中ＣＴ抽籤テーブルにおいてハズレ用の抽籤値データ（「０」）を設ける必要がないので、図１２２に示すように、アドレス「ｃＡＢＳ＿ＨＩＴ」に規定されている確定データに「０」を規定することができる。すなわち、上記構成のＣＴ中ＣＴ抽籤テーブルでは、抽籤値「０」を確定データとして使用することができる。 Furthermore, in the lottery table used during a high-probability CT state, as shown in FIG. 122, the lottery value for a high-probability CT win is stored in the address "dSPCTCTS_RER+2" next to the "determination bit," and data specified in address "cABS_HIT" is stored as the lottery value for a high-probability CT win. In this embodiment, the data specified in address "cABS_HIT" is data indicating a confirmed win (100% win) (hereinafter referred to as "confirmed data"). Also, in this embodiment, there is no need to provide lottery value data ("0") for a loss in the CT lottery table during CT, so as shown in FIG. 122, the confirmed data specified in address "cABS_HIT" can be set to "0." In other words, in a CT lottery table during CT configured as described above, the lottery value "0" can be used as confirmed data.
なお、図５６のＣＴ中セット数上乗せ抽籤テーブルに説明したように、本実施形態では、高確率ＣＴ状態時のＣＴ中セット数上乗せ抽籤では、必ず、「高確率ＣＴ当籤」が決定される。それゆえ、本実施形態では、ソースプログラム上では、図１２２に示すＣＴ中ＣＴ抽籤テーブルにおいて、高確率ＣＴ当籤の抽籤値として確定データを格納することができる。 As explained in the CT set number addition lottery table in Figure 56, in this embodiment, the CT set number addition lottery during a high-probability CT state always determines a "high-probability CT win." Therefore, in this embodiment, in the source program, the CT during CT lottery table shown in Figure 122 can store confirmed data as the lottery value for a high-probability CT win.
上述した２段階目（サブフラグＤ「リーチ目リプ」取得時）の抽籤テーブルのように、判定ビットを構成する各ビットデータの値により、ＣＴ抽籤の抽籤対象役及び抽籤対象外の役（サブフラグＤ）を判別することにより、抽籤対象外の役の抽籤値データ（ハズレデータ）をテーブルに格納する必要が無くなる。また、抽籤対象役の当籤確率が１００％である確定データとしては、抽籤値「０」を用いることができる。これらのことから、本実施形態では、ＣＴ中ＣＴ抽籤テーブル（ＣＴ中セット数上乗せ抽籤テーブル）の容量を圧縮することができ、メインＲＯＭ１０２において、空き容量を確保する（増大させる）ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。また、本実施形態では、この技術をＣＴ中ＣＴ当籤処理で使用する例を説明したが、本発明はこれに限定されず、ＡＲＴ抽籤（図１１５参照）、ＡＲＴゲーム数上乗せ抽籤（図１１７参照）、後述のＣＴ抽籤（後述の図１５４参照）及び後述のＣＺの引き戻し抽籤（後述の図１５７参照）等で使用してもよい。 As in the lottery table for the second stage described above (when subflag D "Reach Eye Rep" is acquired), by distinguishing between the roles eligible for the CT lottery and those not eligible for the lottery (subflag D) based on the value of each bit data constituting the judgment bit, there is no need to store the lottery value data (loss data) for roles not eligible for the lottery in the table. Furthermore, the lottery value "0" can be used as the confirmed data indicating a 100% winning probability for the role eligible for the lottery. For these reasons, in this embodiment, the capacity of the CT lottery table during the CT (the lottery table for adding the number of sets during the CT) can be compressed, freeing up (increasing) free space in the main ROM 102, and utilizing the increased free space can improve playability. Furthermore, in this embodiment, an example has been described in which this technology is used in the CT during CT lottery processing, but the present invention is not limited to this, and it may also be used in ART lottery (see Figure 115), ART game number addition lottery (see Figure 117), CT lottery (see Figure 154 described below), and CZ withdrawal lottery (see Figure 157 described below), etc.
［１バイト抽籤処理］
次に、図１２３及び図１２４を参照して、ＣＴ中ＣＴ抽籤処理（図１１９参照）中のＳ５７３で行う１バイト抽籤処理について説明する。図１２３は、１バイト抽籤処理の手順を示すフローチャートである。また、図１２４は、１バイト抽籤処理を実行するためのソースプログラムの一例を示す図である。
[1-byte lottery processing]
Next, the 1 byte lottery processing performed in S573 of the CT lottery processing during CT (see FIG. 119) will be described with reference to Fig. 123 and Fig. 124. Fig. 123 is a flowchart showing the procedure of the 1 byte lottery processing. Fig. 124 is a diagram showing an example of a source program for executing the 1 byte lottery processing.
まず、メインＣＰＵ１０１は、メインＲＡＭ１０３内の乱数格納領域（不図示）に格納されているＣＴ中ＣＴ抽籤用の１バイト乱数値（０～２５５：乱数回路１１０の乱数レジスタ４のソフトラッチ乱数）をセットする（Ｓ５９１）。次いで、メインＣＰＵ１０１は、テーブルデータ取得処理中のＳ５８７で算出したアドレスに基づいて、ＣＴ中ＣＴ抽籤テーブルから抽籤判定データ（図１２２の２段階目に規定されている抽籤テーブル中の判定ビット）を取得する（Ｓ５９２）。また、この処理では、メインＣＰＵ１０１は、抽籤回数の初期値として、判定ビットのビット数「８」をセットする。 First, the main CPU 101 sets a 1-byte random number value (0 to 255: soft-latch random number of random number register 4 of random number circuit 110) for the CT lottery during CT stored in a random number storage area (not shown) in main RAM 103 (S591). Next, the main CPU 101 acquires lottery judgment data (judgment bit in the lottery table specified in the second stage of Figure 122) from the CT lottery table during CT based on the address calculated in S587 during the table data acquisition process (S592). Also, in this process, the main CPU 101 sets the number of judgment bits to "8" as the initial value for the number of lotteries.
次いで、メインＣＰＵ１０１は、抽籤判定データが抽籤対象であるか否かを判別する（Ｓ５９３）。この判定処理では、メインＣＰＵ１０１は、現在の抽籤回数に対応付けられた判定ビット内のビットデータを参照し、該ビットデータが「１」であれば、抽籤対象であると判定する。なお、本実施形態では、判定ビット内のビット０～ビット７が、抽籤回数「８」～「１」にそれぞれ対応付けられている。 Next, the main CPU 101 determines whether the lottery determination data is eligible for a lottery (S593). In this determination process, the main CPU 101 references the bit data in the determination bits associated with the current number of lottery draws, and if the bit data is "1", determines that the lottery draw is eligible. In this embodiment, bits 0 to 7 in the determination bits are associated with the number of lottery draws "8" to "1", respectively.
Ｓ５９３において、メインＣＰＵ１０１が、抽籤判定データが抽籤対象でないと判別したとき（Ｓ５９３がＮＯ判定の場合）、メインＣＰＵ１０１は、後述のＳ５９９の処理を行う。一方、Ｓ５９３において、メインＣＰＵ１０１が、抽籤判定データが抽籤対象であると判別したとき（Ｓ５９３がＹＥＳ判定の場合）、メインＣＰＵ１０１は、ＣＴ中ＣＴ抽籤テーブルから抽籤値を取得する（Ｓ５９４）。 In S593, when the main CPU 101 determines that the lottery determination data is not eligible for lottery (if S593 returns a NO), the main CPU 101 performs the processing of S599, which will be described later. On the other hand, in S593, when the main CPU 101 determines that the lottery determination data is eligible for lottery (if S593 returns a YES), the main CPU 101 obtains a lottery value from the CT lottery table during CT (S594).
次いで、メインＣＰＵ１０１は、抽籤値が「０」（当籤確定データ）であるか否かを判別する（Ｓ５９５）。 Next, the main CPU 101 determines whether the lottery value is "0" (winning data) (S595).
Ｓ５９５において、メインＣＰＵ１０１が、抽籤値が「０」であると判別したとき（Ｓ５９５がＹＥＳ判定の場合）、メインＣＰＵ１０１は、１バイト抽籤処理を終了し、処理をＣＴ中ＣＴ抽籤処理（図１１９参照）のＳ５７４に移す。一方、Ｓ５９５において、メインＣＰＵ１０１が、抽籤値が「０」でないと判別したとき（Ｓ５９５がＮＯ判定の場合）、メインＣＰＵ１０１は、ＣＴ抽籤（ＣＴセット数の上乗せ抽籤）処理を行う（Ｓ５９６）。具体的には、メインＣＰＵ１０１は、乱数値（１バイト乱数値）から抽籤値を減算し、その減算結果を乱数値とする。 In S595, when the main CPU 101 determines that the lottery value is "0" (if S595 is a YES judgment), the main CPU 101 ends the 1-byte lottery processing and moves the processing to S574 of the CT lottery processing during CT (see FIG. 119). On the other hand, in S595, when the main CPU 101 determines that the lottery value is not "0" (if S595 is a NO judgment), the main CPU 101 performs CT lottery processing (lottery to add on the number of CT sets) (S596). Specifically, the main CPU 101 subtracts the lottery value from the random number value (1-byte random number value) and sets the result of the subtraction as the random number value.
次いで、メインＣＰＵ１０１は、Ｓ５９６のＣＴ抽籤に当籤したか否かを判別する（Ｓ５９７）。なお、Ｓ５９６のＣＴ抽籤では、メインＣＰＵ１０１は、Ｓ５９６の減算結果が「０」以下となった場合（いわゆる「桁かり」が生じた場合）に、当籤したと判定する。 Next, the main CPU 101 determines whether or not the CT lottery of S596 has been won (S597). Note that in the CT lottery of S596, the main CPU 101 determines that the lottery has been won if the subtraction result of S596 is "0" or less (if a so-called "carry-over" occurs).
Ｓ５９７において、メインＣＰＵ１０１が、ＣＴ抽籤に当籤したと判別したとき（Ｓ５９７がＹＥＳ判定の場合）、メインＣＰＵ１０１は、１バイト抽籤処理を終了し、処理をＣＴ中ＣＴ抽籤処理（図１１９参照）のＳ５７４に移す。一方、Ｓ５９７において、メインＣＰＵ１０１が、ＣＴ抽籤に当籤しなかったと判別したとき（Ｓ５９７がＮＯ判定の場合）、メインＣＰＵ１０１は、ＣＴ中ＣＴ抽籤テーブル内において参照する抽籤値の格納アドレス（抽籤アドレス）を次の抽籤アドレスに更新する（Ｓ５９８）。 In S597, when the main CPU 101 determines that the CT lottery has been won (if S597 is a YES judgment), the main CPU 101 ends the 1-byte lottery processing and moves the processing to S574 of the CT lottery processing during CT (see FIG. 119). On the other hand, in S597, when the main CPU 101 determines that the CT lottery has not been won (if S597 is a NO judgment), the main CPU 101 updates the storage address (lottery address) of the lottery value referenced in the CT lottery table during CT to the next lottery address (S598).
Ｓ５９８の処理後又はＳ５９３がＮＯ判定の場合、メインＣＰＵ１０１は、抽籤回数を１減算する（Ｓ５９９）。次いで、メインＣＰＵ１０１は、抽籤回数が「０」であるか否かを判別する（Ｓ６００）。 After processing S598 or if the result of S593 is NO, the main CPU 101 subtracts 1 from the number of lottery draws (S599). Next, the main CPU 101 determines whether the number of lottery draws is "0" (S600).
Ｓ６００において、メインＣＰＵ１０１が、抽籤回数が「０」でないと判別したとき（Ｓ６００がＮＯ判定の場合）、メインＣＰＵ１０１は、処理をＳ５９３に戻し、Ｓ５９３以降の処理を繰り返す。一方、Ｓ６００において、メインＣＰＵ１０１が、抽籤回数が「０」であると判別したとき（Ｓ６００がＹＥＳ判定の場合）、メインＣＰＵ１０１は、１バイト抽籤処理を終了し、処理をＣＴ中ＣＴ抽籤処理（図１１９参照）のＳ５７４に移す。 When the main CPU 101 determines in S600 that the number of lotteries is not "0" (if S600 returns a NO judgment), the main CPU 101 returns the process to S593 and repeats the processes from S593 onwards. On the other hand, when the main CPU 101 determines in S600 that the number of lotteries is "0" (if S600 returns a YES judgment), the main CPU 101 ends the 1-byte lottery process and moves the process to S574 of the CT lottery process during CT (see FIG. 119).
本実施形態では、上述のようにして１バイト抽籤処理が行われる。なお、上述した１バイト抽籤処理は、メインＣＰＵ１０１が、図１２４のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。 In this embodiment, the 1-byte lottery process is performed as described above. Note that the 1-byte lottery process described above is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 124.
１バイト抽籤処理中のＳ５９１の乱数取得処理では、図１２４に示すように、ソースプログラム上において、Ｑレジスタ（拡張レジスタ）を用いてアドレス指定を行うメインＣＰＵ１０１専用命令コードである「ＬＤＱ」命令が用いられる。それゆえ、本実施形態では、１バイト抽籤処理においても、Ｑレジスタ（拡張レジスタ）を用いた命令コードが用いることにより、直値により、メインＲＯＭ１０２、メインＲＡＭ１０３やメモリーマップＩ／Ｏにアクセスすることができるので、アドレス設定に係る命令コードを省略することができ、その分、ソースプログラムの容量（メインＲＯＭ１０２の使用容量）を低減することができる。この結果、本実施形態では、メインＲＯＭ１０２において、空き容量を確保する（増大させる）ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 In the random number acquisition process of S591 during the 1-byte lottery process, as shown in FIG. 124, the "LDQ" instruction, an instruction code exclusive to the main CPU 101 that specifies an address using the Q register (extension register), is used in the source program. Therefore, in this embodiment, even in the 1-byte lottery process, instruction codes using the Q register (extension register) are used, allowing access to the main ROM 102, main RAM 103, and memory-mapped I/O by direct value, so instruction codes related to address setting can be omitted, and the size of the source program (used capacity of the main ROM 102) can be reduced accordingly. As a result, in this embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to enhance gameplay.
［ＢＢ中スタート時処理］
次に、図１２５を参照して、状態別制御処理（図１０４参照）中のＳ４１５で行うＢＢ中スタート時処理について説明する。なお、図１２５は、ＢＢ中スタート時処理の手順を示すフローチャートである。
[Start processing during BB]
Next, the BB start processing performed in S415 of the state-specific control processing (see FIG. 104) will be described with reference to Fig. 125. Fig. 125 is a flowchart showing the procedure of the BB start processing.
まず、メインＣＰＵ１０１は、ボーナス中ＡＲＴゲーム数上乗せ抽籤テーブル（図５９参照）を参照し、内部当籤役に基づいてＡＲＴゲーム数の上乗せ抽籤処理を行う（Ｓ６１１）。次いで、メインＣＰＵ１０１は、上乗せ抽籤に当籤したか否かを判別する（Ｓ６１２）。 First, the main CPU 101 refers to the bonus ART game number addition lottery table (see FIG. 59) and performs lottery processing for adding the number of ART games based on the internal winning combination (S611). Next, the main CPU 101 determines whether or not the addition lottery has been won (S612).
Ｓ６１２において、メインＣＰＵ１０１が、上乗せ抽籤に当籤しなかったと判別したとき（Ｓ６１２がＮＯ判定の場合）、メインＣＰＵ１０１は、ＢＢ中スタート時処理を終了するとともに、状態別制御処理（図１０４参照）も終了する。一方、Ｓ６１２において、メインＣＰＵ１０１が、上乗せ抽籤に当籤したと判別したとき（Ｓ６１２がＹＥＳ判定の場合）、メインＣＰＵ１０１は、当籤結果（上乗せゲーム数）をＡＲＴ終了ゲーム数カウンタに加算する（Ｓ６１３）。 In S612, when the main CPU 101 determines that the additional lottery was not won (if S612 is a NO judgment), the main CPU 101 ends the start-up processing during BB and also ends the state-specific control processing (see FIG. 104). On the other hand, in S612, when the main CPU 101 determines that the additional lottery was won (if S612 is a YES judgment), the main CPU 101 adds the winning result (number of additional games) to the ART end game number counter (S613).
次いで、メインＣＰＵ１０１は、ＡＲＴセット数が「０」であるか否かを判別する（Ｓ６１４）。Ｓ６１４において、メインＣＰＵ１０１が、ＡＲＴセット数が「０」でないと判別したとき（Ｓ６１４がＮＯ判定の場合）、メインＣＰＵ１０１は、ＢＢ中スタート時処理を終了するとともに、状態別制御処理（図１０４参照）も終了する。 Next, the main CPU 101 determines whether the ART set number is "0" (S614). If the main CPU 101 determines in S614 that the ART set number is not "0" (if S614 returns a NO judgment), the main CPU 101 ends the start-up processing during BB and also ends the state-specific control processing (see FIG. 104).
一方、Ｓ６１４において、メインＣＰＵ１０１が、ＡＲＴセット数が「０」であると判別したとき（Ｓ６１４がＹＥＳ判定の場合）、メインＣＰＵ１０１は、ＡＲＴセット数に「１」を加算する（Ｓ６１５）。そして、Ｓ６１５の処理後、メインＣＰＵ１０１は、ＢＢ中スタート時処理を終了するとともに、状態別制御処理（図１０４参照）も終了する。 On the other hand, when the main CPU 101 determines in S614 that the ART set number is "0" (if S614 returns a YES judgment), the main CPU 101 adds "1" to the ART set number (S615). After processing S615, the main CPU 101 ends the start-up processing during BB, and also ends the state-specific control processing (see FIG. 104).
［引込優先順位格納処理］
次に、図１２６及び図１２７を参照して、メインフロー（図８２参照）中のＳ２１２で行う引込優先順位格納処理について説明する。図１２６は、引込優先順位格納処理の手順を示すフローチャートである。また、図１２７は、引込優先順位格納処理中の後述のＳ６２５及びＳ６２６の処理を実行するためのソースプログラムの一例を示す図である。
[Pull-in priority storage process]
Next, the attraction priority storing process performed in S212 of the main flow (see FIG. 82) will be described with reference to Fig. 126 and Fig. 127. Fig. 126 is a flowchart showing the procedure of the attraction priority storing process. Fig. 127 is a diagram showing an example of a source program for executing the processes of S625 and S626 described below during the attraction priority storing process.
まず、メインＣＰＵ１０１は、検索リール数に「３」をセットする（Ｓ６２１）。次いで、メインＣＰＵ１０１は、引込優先順位テーブル選択処理を行う（Ｓ６２２）。この処理では、内部当籤役及び作動ストップボタンに基づいて、引込優先順位テーブル（図２７参照）が選択される。 First, the main CPU 101 sets the number of reels to be searched to "3" (S621). Next, the main CPU 101 performs a draw priority table selection process (S622). In this process, a draw priority table (see Figure 27) is selected based on the internal winning combination and the operation stop button.
次いで、メインＣＰＵ１０１は、引込優先順位格納領域選択処理を行う（Ｓ６２３）。この処理では、検索対象のリールの引込優先順位データ格納領域が選択される。次いで、メインＣＰＵ１０１は、図柄チェック数（回数）として「２０」をセットする（Ｓ６２４）。 Next, the main CPU 101 performs a pull-in priority data storage area selection process (S623). In this process, the pull-in priority data storage area for the reel being searched is selected. Next, the main CPU 101 sets "20" as the number of pattern checks (number of times) (S624).
次いで、メインＣＰＵ１０１は、図柄コード取得処理を行う（Ｓ６２５）。この処理では、図柄チェック数に対応した入賞作動フラグ格納領域及び図柄コード格納領域を参照して、図柄コードを取得する。なお、図柄コード取得処理の詳細については、後述の図１２８を参照しながら後で説明する。 Next, the main CPU 101 performs a pattern code acquisition process (S625). In this process, the main CPU 101 acquires a pattern code by referencing the winning activation flag storage area and the pattern code storage area corresponding to the number of pattern checks. Details of the pattern code acquisition process will be explained later with reference to Figure 128 below.
次いで、メインＣＰＵ１０１は、論理積演算処理を行う（Ｓ６２６）。この処理では、メインＣＰＵ１０１は、入賞作動フラグデータの生成処理を行う。論理積演算処理の詳細については、後述の図１３３を参照しながら後で説明する。 Next, the main CPU 101 performs a logical product calculation process (S626). In this process, the main CPU 101 performs a process for generating winning activation flag data. Details of the logical product calculation process will be explained later with reference to Figure 133 below.
次いで、メインＣＰＵ１０１は、引込優先順位取得処理を行う（Ｓ６２７）。この処理では、メインＣＰＵ１０１は、入賞作動フラグ（入賞役）格納領域（図２８～図３０参照）内においてビットが「１」にセットされており、かつ、当り要求フラグ格納領域でビットが「１」にされている役について、引込優先順位テーブル（図２７参照）を参照して、引込優先順位データを取得する。なお、引込優先順位取得処理の詳細については、後述の図１３４及び図１３５を参照しながら後で説明する。 Next, the main CPU 101 performs a draw priority acquisition process (S627). In this process, the main CPU 101 references the draw priority table (see Figure 27) to acquire draw priority data for roles for which the bit is set to "1" in the win activation flag (win role) storage area (see Figures 28 to 30) and the bit is set to "1" in the win request flag storage area. Details of the draw priority acquisition process will be explained later with reference to Figures 134 and 135.
次いで、メインＣＰＵ１０１は、取得した引込優先順位データをメインＲＡＭ１０３内の引込優先順位データ格納領域（不図示）に格納する（Ｓ６２８）。この際、引込優先順位データは、各優先順位の値と、格納領域のビットとが対応するように引込優先順位データ格納領域に格納される。 The main CPU 101 then stores the acquired pull-in priority data in a pull-in priority data storage area (not shown) in the main RAM 103 (S628). At this time, the pull-in priority data is stored in the pull-in priority data storage area so that each priority value corresponds to a bit in the storage area.
なお、引込優先順位データ格納領域には、メインリールの種類毎に優先順位データの格納領域が設けられる。各引込優先順位データ格納領域には、対応するメインリールの各図柄位置「０」～「１９」に応じて決定された引込優先順位データが格納される。本実施形態では、この引込優先順位データ格納領域を参照することにより、停止テーブルに基づいて決定された滑り駒数の他に、より適切な滑り駒数が存在するか否かを検索する。 The attraction priority data storage area includes a storage area for priority data for each type of main reel. Each attraction priority data storage area stores attraction priority data determined according to the symbol position "0" to "19" of the corresponding main reel. In this embodiment, by referencing this attraction priority data storage area, a search is performed to determine whether there is a more appropriate number of sliding symbols other than the number determined based on the stop table.
引込優先順位データ格納領域に格納される優先順位引込データの内容は、引込優先順位データを決定する際に参照された引込優先順位テーブル内の引込優先順位テーブル番号の種類によって異なる。また、引込優先順位データは、その値が大きいほど優先順位が高いことを表す。引込優先順位データを参照することにより、メインリールの周面に配された各図柄間における優先順位の相対的な評価が可能となる。すなわち、引込優先順位データとして最も大きい値が決定されている図柄が最も優先順位の高い図柄となる。したがって、引込優先順位データは、メインリールの周面に配された各図柄間の順位を示すものともいえる。なお、引込優先順位データの値が等しい図柄が複数存在する場合には、優先順序テーブルが規定する優先順序に従って１つの図柄が決定される。 The content of the priority pull-in data stored in the pull-in priority data storage area varies depending on the type of pull-in priority table number in the pull-in priority table referenced when determining the pull-in priority data. Furthermore, the larger the pull-in priority data value, the higher the priority. By referencing the pull-in priority data, it is possible to evaluate the relative priorities of the symbols arranged on the periphery of the main reel. In other words, the symbol with the largest pull-in priority data value will be the symbol with the highest priority. Therefore, the pull-in priority data can be said to indicate the order of the symbols arranged on the periphery of the main reel. Furthermore, if there are multiple symbols with the same pull-in priority data value, one symbol will be determined according to the priority order defined by the priority order table.
次いで、メインＣＰＵ１０１は、引込優先順位格納領域の更新処理を行う（Ｓ６２９）。この処理では、メインＣＰＵ１０１は、次のチェック図柄の引込優先順位データ格納領域をセットする。次いで、メインＣＰＵ１０１は、図柄チェック数を１減算する（Ｓ６３０）。次いで、メインＣＰＵ１０１は、図柄チェック数が「０」であるか否かを判別する（Ｓ６３１）。 Next, the main CPU 101 performs an update process for the attraction priority storage area (S629). In this process, the main CPU 101 sets the attraction priority data storage area for the next check symbol. Next, the main CPU 101 subtracts 1 from the number of symbol checks (S630). Next, the main CPU 101 determines whether the number of symbol checks is "0" (S631).
Ｓ６３１において、メインＣＰＵ１０１が、図柄チェック数が「０」でないと判別したとき（Ｓ６３１がＮＯ判定の場合）、メインＣＰＵ１０１は、処理をＳ６２５の処理に戻し、Ｓ６２５以降の処理を繰り返す。一方、Ｓ６３１において、メインＣＰＵ１０１が、図柄チェック数が「０」であると判別したとき（Ｓ６３１がＹＥＳ判定の場合）、メインＣＰＵ１０１は、検索対象リールの変更処理を行う（Ｓ６３２）。 In S631, when the main CPU 101 determines that the number of pattern checks is not "0" (if S631 returns a NO judgment), the main CPU 101 returns the process to S625 and repeats the processes from S625 onwards. On the other hand, in S631, when the main CPU 101 determines that the number of pattern checks is "0" (if S631 returns a YES judgment), the main CPU 101 performs processing to change the reel to be searched (S632).
次いで、メインＣＰＵ１０１は、検索リール数を１減算する（Ｓ６３３）。次いで、メインＣＰＵ１０１は、検索リール数が「０」であるか否か、すなわち、全てのメインリールに対して上述した一連の処理が行われたか否かを判別する（Ｓ６３４）。 The main CPU 101 then subtracts 1 from the number of reels to be searched (S633). Next, the main CPU 101 determines whether the number of reels to be searched is "0," i.e., whether the above-described series of processes has been performed on all main reels (S634).
Ｓ６３４において、メインＣＰＵ１０１が、検索リール数が「０」でないと判別したとき（Ｓ６３４がＮＯ判定の場合）、メインＣＰＵ１０１は、処理をＳ６２２の処理に戻し、Ｓ６２２以降の処理を繰り返す。一方、Ｓ６３４において、メインＣＰＵ１０１が、検索リール数が「０」であると判別したとき（Ｓ６３４がＹＥＳ判定の場合）、メインＣＰＵ１０１は、引込優先順位格納処理を終了し、処理をメインフロー（図８２参照）のＳ２１３に移す。 If the main CPU 101 determines in S634 that the number of searched reels is not "0" (if S634 returns a NO judgment), the main CPU 101 returns the process to S622 and repeats the processes from S622 onwards. On the other hand, if the main CPU 101 determines in S634 that the number of searched reels is "0" (if S634 returns a YES judgment), the main CPU 101 ends the attraction priority storage process and moves the process to S213 of the main flow (see FIG. 82).
本実施形態では、上述のようにして引込優先順位格納処理が行われる。上述した引込優先順位格納処理中のＳ６２５及びＳ６２６の処理は、メインＣＰＵ１０１が、図１２７のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。 In this embodiment, the pull-in priority storage process is performed as described above. The processes of S625 and S626 during the pull-in priority storage process described above are performed by the main CPU 101 by sequentially executing each source code defined in the source program in FIG. 127.
その中で、Ｓ６２６の論理積演算処理は、メインＣＰＵ１０１が図１２７中のソースコード「ＣＡＬＬＦ ＳＢ＿ＤＡＮＤ＿００」を実行することにより行われる。「ＣＡＬＬＦ」命令は、上述のようにメインＣＰＵ１０１専用の２バイト命令コードであり、図１２７中のソースコード「ＣＡＬＬＦ ＳＢ＿ＤＡＮＤ＿００」が実行されると、「ＳＢ＿ＤＡＮＤ＿００」で指定されているアドレスに、処理をジャンプさせ、論理積演算処理が開始される。 Among these, the logical product calculation process of S626 is performed by the main CPU 101 executing the source code "CALLF SB_DAND_00" in Figure 127. As mentioned above, the "CALLF" instruction is a 2-byte instruction code exclusive to the main CPU 101, and when the source code "CALLF SB_DAND_00" in Figure 127 is executed, processing jumps to the address specified by "SB_DAND_00" and the logical product calculation process begins.
［図柄コード取得処理］
次に、図１２８～図１３２を参照して、引込優先順位格納処理（図１２６参照）中のＳ６２５で行う図柄コード取得処理について説明する。図１２８は、図柄コード取得処理の手順を示すフローチャートであり、図１２９は、図柄コード取得処理を実行するためのソースプログラムの一例を示す図である。図１３０Ａは、図柄コード取得処理のソースプログラム上で、実際に参照される第１リール（左リール）図柄配置テーブルの構成の一例を示す図であり、図１３０Ｂは、第１リール図柄配置テーブルセット時に参照される図柄対応入賞作動テーブルの構成の一例を示す図である。図１３１Ａは、図柄コード取得処理のソースプログラム上で、実際に参照される第２リール（中リール）図柄配置テーブルの構成の一例を示す図であり、図１３１Ｂは、第２リール図柄配置テーブルセット時に参照される図柄対応入賞作動テーブルの構成の一例を示す図である。また、図１３２Ａは、図柄コード取得処理のソースプログラム上で、実際に参照される第３リール（右リール）図柄配置テーブルの構成の一例を示す図であり、図１３２Ｂは、第３リール図柄配置テーブルセット時に参照される図柄対応入賞作動テーブルの構成の一例を示す図である。
[Pattern code acquisition process]
Next, with reference to Figures 128 to 132, the symbol code acquisition process performed in S625 during the attraction priority storage process (see Figure 126) will be described. Figure 128 is a flowchart showing the steps of the symbol code acquisition process, and Figure 129 is a diagram showing an example of a source program for executing the symbol code acquisition process. Figure 130A is a diagram showing an example of the configuration of a first reel (left reel) symbol arrangement table actually referenced in the source program of the symbol code acquisition process, and Figure 130B is a diagram showing an example of the configuration of a symbol-corresponding winning operation table referenced when the first reel symbol arrangement table is set. Figure 131A is a diagram showing an example of the configuration of a second reel (center reel) symbol arrangement table actually referenced in the source program of the symbol code acquisition process, and Figure 131B is a diagram showing an example of the configuration of a symbol-corresponding winning operation table referenced when the second reel symbol arrangement table is set. In addition, Figure 132A is a diagram showing an example of the configuration of the third reel (right reel) pattern arrangement table that is actually referenced in the source program of the pattern code acquisition process, and Figure 132B is a diagram showing an example of the configuration of the pattern-corresponding winning operation table that is referenced when the third reel pattern arrangement table is set.
まず、メインＣＰＵ１０１は、入賞作動フラグ格納領域のクリア処理を行う（Ｓ６４１）。この処理では、メインＣＰＵ１０１は、入賞作動フラグ格納領域（図２８～図３０参照）内の全ての格納領域に「０」をセットする。次いで、メインＣＰＵ１０１は、第１リール図柄配置テーブル（図１３０Ａ参照）をセットする（Ｓ６４２）。 First, the main CPU 101 performs a process to clear the win activation flag storage area (S641). In this process, the main CPU 101 sets "0" to all storage areas within the win activation flag storage area (see Figures 28 to 30). Next, the main CPU 101 sets the first reel symbol arrangement table (see Figure 130A) (S642).
次いで、メインＣＰＵ１０１は、第１リール（左リール３Ｌ）の停止時であるか否かを判別する（Ｓ６４３）。 Next, the main CPU 101 determines whether the first reel (left reel 3L) has stopped (S643).
Ｓ６４３において、メインＣＰＵ１０１が、第１リール（左リール３Ｌ）の停止時であると判別したとき（Ｓ６４３がＹＥＳ判定の場合）、メインＣＰＵ１０１は、後述のＳ６４７の処理を行う。一方、Ｓ６４３において、メインＣＰＵ１０１が、第１リール（左リール３Ｌ）の停止時でないと判別したとき（Ｓ６４３がＮＯ判定の場合）、メインＣＰＵ１０１は、第２リール図柄配置テーブル（図１３１Ａ参照）をセットする（Ｓ６４４）。この処理では、Ｓ６４２の処理でセットされた第１リール図柄配置テーブルが、第２リール図柄配置テーブルで上書きされる。 In S643, when the main CPU 101 determines that the first reel (left reel 3L) has stopped (if S643 returns a YES judgment), the main CPU 101 performs the processing of S647, which will be described later. On the other hand, when the main CPU 101 determines that the first reel (left reel 3L) has not stopped (if S643 returns a NO judgment), the main CPU 101 sets the second reel symbol arrangement table (see FIG. 131A) (S644). In this processing, the first reel symbol arrangement table set in the processing of S642 is overwritten with the second reel symbol arrangement table.
次いで、メインＣＰＵ１０１は、第２リール（中リール３Ｃ）の停止時であるか否かを判別する（Ｓ６４５）。 Next, the main CPU 101 determines whether the second reel (center reel 3C) has stopped (S645).
Ｓ６４５において、メインＣＰＵ１０１が、第２リール（中リール３Ｃ）の停止時であると判別したとき（Ｓ６４５がＹＥＳ判定の場合）、メインＣＰＵ１０１は、後述のＳ６４７の処理を行う。一方、Ｓ６４５において、メインＣＰＵ１０１が、第２リール（中リール３Ｃ）の停止時でないと判別したとき（Ｓ６４５がＮＯ判定の場合）、メインＣＰＵ１０１は、第３リール図柄配置テーブル（図１３２Ａ参照）をセットする（Ｓ６４６）。この処理では、Ｓ６４４の処理でセットされた第２リール図柄配置テーブルが、第３リール図柄配置テーブルで上書きされる。 In S645, when the main CPU 101 determines that the second reel (middle reel 3C) has stopped (if S645 returns a YES), the main CPU 101 performs the processing of S647, which will be described later. On the other hand, when the main CPU 101 determines that the second reel (middle reel 3C) has not stopped (if S645 returns a NO), the main CPU 101 sets the third reel symbol arrangement table (see FIG. 132A) (S646). In this processing, the second reel symbol arrangement table set in S644 is overwritten with the third reel symbol arrangement table.
Ｓ６４６の処理後、又は、Ｓ６４３或いはＳ６４５がＹＥＳ判定の場合、メインＣＰＵ１０１は、停止制御対象のリールに対する停止操作実行時の図柄チェック処理を行い、図柄チェック処理により取得された図柄に対応する図柄対応入賞作動テーブルを取得する（Ｓ６４７）。例えば、第１リール（左リール３Ｌ）停止時であり、停止操作時に有効ライン上に位置する図柄が「白７」である場合、メインＣＰＵ１０１は、図１３０Ｂ中のアドレス「ｄＲ１＿ＳＶＮ１」～アドレス「ｄＲ１＿ＳＶＮ２－１」の範囲のブロックに規定された図柄対応入賞作動テーブルの先頭アドレスを取得する。 After processing S646, or if S643 or S645 returns a YES judgment, the main CPU 101 performs a symbol check process when a stop operation is performed on the reel that is the target of stop control, and obtains the symbol-based winning operation table corresponding to the symbol obtained by the symbol check process (S647). For example, when the first reel (left reel 3L) has stopped and the symbol located on the pay line at the time of the stop operation is a "white 7," the main CPU 101 obtains the top address of the symbol-based winning operation table specified in the block ranging from address "dR1_SVN1" to address "dR1_SVN2-1" in FIG. 130B.
次いで、メインＣＰＵ１０１は、入賞作動フラグ格納領域をセットする（Ｓ６４８）。次いで、メインＣＰＵ１０１は、図１０１で説明した圧縮データ格納処理を行う（Ｓ６４９）。この処理では、メインＣＰＵ１０１は、主に、図柄対応入賞作動テーブルに格納された入賞可能な入賞作動フラグデータを、入賞作動フラグ格納領域内の対応する格納領域に転送（展開）する処理を行う。 Next, the main CPU 101 sets the winning activation flag storage area (S648). Next, the main CPU 101 performs the compressed data storage process described in FIG. 101 (S649). In this process, the main CPU 101 mainly transfers (expands) the winning activation flag data for winning combinations stored in the symbol-corresponding winning activation table to the corresponding storage area within the winning activation flag storage area.
例えば、第１リール（左リール３Ｌ）停止時であり、停止操作時に有効ライン上に位置する図柄が「白７」である場合には、入賞可能な図柄組合せ（コンビネーション）は、図２８～図３０に示すように、第２格納領域に規定されるコンビネーション名称「Ｃ＿２ｎｄ＿Ａ＿０１」、「Ｃ＿２ｎｄ＿Ａ＿０１」及び「Ｃ＿ＳＰ１＿０１」、第３格納領域に規定されるコンビネーション名称「Ｃ＿９枚Ｃ＿０１」～「Ｃ＿９枚Ｃ＿０３」、「Ｃ＿９枚Ｃ＿０７」～「Ｃ＿９枚Ｃ＿０９」及び「Ｃ＿９枚Ｅ＿０１」、第４格納領域に規定されるコンビネーション名称「Ｃ＿ＲＢ役Ａ＿０１」、「Ｃ＿ＲＢ役Ａ＿０２」、「Ｃ＿ＲＢ役Ｂ＿０１」～「Ｃ＿ＲＢ役Ｂ＿０４」、「Ｃ＿ＲＢ役Ｃ＿０１」及び「Ｃ＿ＲＢ役Ｃ＿０２」、第６格納領域に規定されるコンビネーション名称「Ｃ＿リーチ目リプＣ＿０１」～「Ｃ＿リーチ目リプＣ＿０３」、「Ｃ＿リーチ目リプＤ＿０１」、「Ｃ＿リーチ目リプＤ＿０２」及び「Ｃ＿リーチ目リプＥ＿０１」、並びに、第１０格納領域に規定されるコンビネーション名称「Ｃ＿ＢＢ１」である。 For example, when the first reel (left reel 3L) stops and the symbol on the pay line at the time of the stop operation is "White 7", the winning symbol combinations (combinations) are as shown in Figures 28 to 30, with the combination names specified in the second storage area being "C_2nd_A_01", "C_2nd_A_01" and "C_SP1_01", and the combination names specified in the third storage area being "C_9 C_01" to "C_9 C_03", "C_9 C_07" to "C_9 C_09" and "C_9 E_01", The combination names defined in the fourth storage area are "C_RB role A_01," "C_RB role A_02," "C_RB role B_01" to "C_RB role B_04," "C_RB role C_01," and "C_RB role C_02," the combination names defined in the sixth storage area are "C_Reach eye reply C_01" to "C_Reach eye reply C_03," "C_Reach eye reply D_01," "C_Reach eye reply D_02," and "C_Reach eye reply E_01," and the combination name defined in the tenth storage area is "C_BB1."
この場合、図柄対応入賞作動テーブルに格納された入賞可能な入賞作動フラグデータの第１ブロック（第０～第７格納領域）の格納先は、図１３０Ｂに示すテーブル内のアドレス「ｄＲ１＿ＳＶＮ１＋１」に格納されている１バイトの指定データ「０１０１１１００Ｂ」により指定される（図１３０Ｂ中のコメント「格納領域 ＋２， ＋３， ＋４， ＋６」欄参照）。また、図柄対応入賞作動テーブルに格納された入賞可能な入賞作動フラグデータの第２ブロック（第８～第１１格納領域）の格納先は、図１３０Ｂに示すテーブル内のアドレス「ｄＲ１＿ＳＶＮ１＋６」に格納されている１バイトの指定データ「１０００００００Ｂ」により指定される（図１３０Ｂ中のコメント「格納領域 ＋１０」欄参照）。 In this case, the storage location of the first block (storage areas 0 to 7) of win-enabling win activation flag data stored in the symbol-based win activation table is specified by the 1-byte designation data "01011100B" stored at address "dR1_SVN1+1" in the table shown in FIG. 130B (see the comment "Storage Area +2, +3, +4, +6" in FIG. 130B). Furthermore, the storage location of the second block (storage areas 8 to 11) of win-enabling win activation flag data stored in the symbol-based win activation table is specified by the 1-byte designation data "10000000B" stored at address "dR1_SVN1+6" in the table shown in FIG. 130B (see the comment "Storage Area +10" in FIG. 130B).
なお、本実施形態では、第１ブロックの指定データのビット０～ビット７が、格納先として、それぞれ第１ブロックの第０～第７格納領域を指定するビットであり、第２ブロックの指定データのビット０～ビット３が、格納先として、それぞれ第２ブロックの第８～第１１格納領域を指定するビットである。そして、各ブロックの１バイトの指定データでは、入賞作動フラグデータの格納先となる入賞作動フラグ格納領域内の格納領域に対応するビットに「１」が格納される。 In this embodiment, bits 0 to 7 of the designation data for the first block are bits that specify storage areas 0 to 7 of the first block as the storage destination, respectively, and bits 0 to 3 of the designation data for the second block are bits that specify storage areas 8 to 11 of the second block as the storage destination, respectively. In the one-byte designation data for each block, a "1" is stored in the bit that corresponds to the storage area within the winning activation flag storage area that is the storage destination for the winning activation flag data.
それゆえ、例えば、第１リール（左リール３Ｌ）停止時であり、停止操作時に有効ライン上に位置する図柄が「白７」である場合、Ｓ６４９の処理において、図１３０Ｂに示すテーブル内のアドレス「ｄＲ１＿ＳＶＮ１＋２」に格納されている入賞作動フラグデータ「０００１００００Ｂ」又は「０００００１００Ｂ」が、図柄対応入賞作動テーブルから入賞作動フラグ格納領域内の第２格納領域に転送され、アドレス「ｄＲ１＿ＳＶＮ１＋３」に格納されている入賞作動フラグデータ「００１０００００Ｂ」又は「０００００１００Ｂ」が、図柄対応入賞作動テーブルから入賞作動フラグ格納領域内の第３格納領域に転送される。また、この場合、Ｓ６４９の処理において、図１３０Ｂに示すテーブル内のアドレス「ｄＲ１＿ＳＶＮ１＋４」に格納されている入賞作動フラグデータ「１０００００００Ｂ」、「０１００００００Ｂ」又は「００１０００００Ｂ」が、図柄対応入賞作動テーブルから入賞作動フラグ格納領域内の第４格納領域に転送され、アドレス「ｄＲ１＿ＳＶＮ１＋５」に格納されている入賞作動フラグデータ「００１０００００Ｂ」、「０００１００００Ｂ」又は「００００１０００Ｂ」が、図柄対応入賞作動テーブルから入賞作動フラグ格納領域内の第６格納領域に転送される。さらに、この場合、Ｓ６４９の処理において、図１３０Ｂに示すテーブル内のアドレス「ｄＲ１＿ＳＶＮ１＋８」に格納されている入賞作動フラグデータ「１０００００００Ｂ」が、図柄対応入賞作動テーブルから入賞作動フラグ格納領域内の第１０格納領域に転送される。 Therefore, for example, when the first reel (left reel 3L) has stopped and the symbol located on the active line at the time of the stop operation is "white 7", in the processing of S649, the winning activation flag data "00010000B" or "00000100B" stored at address "dR1_SVN1+2" in the table shown in FIG. 130B is transferred from the symbol-corresponding winning activation table to the second storage area within the winning activation flag storage area, and the winning activation flag data "00100000B" or "00000100B" stored at address "dR1_SVN1+3" is transferred from the symbol-corresponding winning activation table to the third storage area within the winning activation flag storage area. Also, in this case, in the processing of S649, the winning activation flag data "10000000B", "01000000B" or "00100000B" stored at address "dR1_SVN1+4" in the table shown in FIG. 130B is transferred from the pattern-corresponding winning activation table to the fourth storage area in the winning activation flag storage area, and the winning activation flag data "00100000B", "00010000B" or "00001000B" stored at address "dR1_SVN1+5" is transferred from the pattern-corresponding winning activation table to the sixth storage area in the winning activation flag storage area. Furthermore, in this case, in the processing of S649, the winning activation flag data "10000000B" stored at address "dR1_SVN1+8" in the table shown in FIG. 130B is transferred from the symbol-corresponding winning activation table to the 10th storage area in the winning activation flag storage area.
Ｓ６４９の処理後、メインＣＰＵ１０１は、圧縮データ格納処理により更新された入賞作動フラグ格納領域をセットし、図柄コード格納領域をセットし、入賞作動フラグ格納領域のデータ長（本実施形態では１２バイト）をセットする（Ｓ６５０）。そして、Ｓ６５０の処理後、メインＣＰＵ１０１は、図柄コード取得処理を終了し、処理を引込優先順位格納処理（図１２６参照）のＳ６２６に移す。 After processing S649, the main CPU 101 sets the winning activation flag storage area updated by the compressed data storage process, sets the pattern code storage area, and sets the data length of the winning activation flag storage area (12 bytes in this embodiment) (S650). Then, after processing S650, the main CPU 101 ends the pattern code acquisition process and moves the process to S626 of the draw priority storage process (see FIG. 126).
本実施形態では、上述のようにして図柄コード取得処理が行われる。なお、上述した図柄コード取得処理は、メインＣＰＵ１０１が、図１２９のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。その中でも、Ｓ６４９の圧縮データ格納処理は、メインＣＰＵ１０１が図１２９中のソースコード「ＣＡＬＬＦ ＳＢ＿ＢＴＥＰ＿００」を実行することにより行われる。 In this embodiment, the pattern code acquisition process is performed as described above. The above-mentioned pattern code acquisition process is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 129. Among these, the compressed data storage process of S649 is performed by the main CPU 101 executing the source code "CALLF SB_BTEP_00" in FIG. 129.
「ＣＡＬＬＦ」命令は、上述のようにメインＣＰＵ１０１専用の２バイト命令コードであり、図１２９中のソースコード「ＣＡＬＬＦ ＳＢ＿ＢＴＥＰ＿００」が実行されると、「ＳＢ＿ＢＴＥＰ＿００」で指定されているアドレスに、処理をジャンプさせ、圧縮データ格納処理が開始される。そして、この圧縮データ格納処理では、上述のように、各リールの図柄対応入賞作動フラグテーブルに格納された入賞作動フラグデータ（圧縮データ）が、入賞作動フラグ格納領域に展開（コピー）される。 As mentioned above, the "CALLF" instruction is a two-byte instruction code exclusive to the main CPU 101. When the source code "CALLF SB_BTEP_00" in Figure 129 is executed, processing jumps to the address specified by "SB_BTEP_00" and the compressed data storage process begins. Then, in this compressed data storage process, as mentioned above, the winning activation flag data (compressed data) stored in the winning activation flag table corresponding to the symbol of each reel is expanded (copied) into the winning activation flag storage area.
なお、本実施形態では、上述した図柄コード取得処理中のＳ６４７～Ｓ６４９で説明した処理手順で入賞に係るデータの圧縮・展開処理を行い、かつ、その処理の中で上述したメインＣＰＵ１０１専用命令コードを用いることにより、入賞に係るデータの圧縮・展開処理の効率化を図ることができるとともに、限られたメインＲＡＭ１０３の容量を有効活用することができる。 In this embodiment, the data related to winning is compressed and expanded using the processing procedure described in S647 to S649 during the pattern code acquisition process, and by using the instruction code dedicated to the main CPU 101 described above during this process, it is possible to improve the efficiency of the data compression and expansion process related to winning, and to make effective use of the limited capacity of the main RAM 103.
また、本実施形態では、図柄コード取得処理中のＳ６４９の圧縮データ格納処理において、「ＣＡＬＬＦ」命令で指定するジャンプ先のアドレス「ＳＢ＿ＢＴＥＰ＿００」は、図９７で説明した図柄設定処理中のＳ３３０の圧縮データ格納処理において、「ＣＡＬＬＦ」命令で指定するジャンプ先のアドレスと同じである。すなわち、本実施形態では、図柄コード取得処理で行う圧縮データ格納処理を実行するためのソースプログラムが、図柄設定処理で行う圧縮データ格納処理を実行するためのソースプログラムと同じであり、Ｓ６４９及びＳ３３０の両処理において、圧縮データ格納処理のソースプログラムが共有化（モジュール化）されている。この場合、Ｓ６４９及びＳ３３０の両処理において、それぞれ別個に圧縮データ格納処理のソースプログラムを設ける必要が無くなるので、その分、ソースプログラムの容量（メインＲＯＭ１０２の使用容量）を低減することができる。この結果、本実施形態では、メインＲＯＭ１０２において、空き容量を確保する（増大させる）ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 In addition, in this embodiment, the jump destination address "SB_BTEP_00" specified by the "CALLF" command in the compressed data storage process of S649 during the symbol code acquisition process is the same as the jump destination address specified by the "CALLF" command in the compressed data storage process of S330 during the symbol setting process described in FIG. 97. In other words, in this embodiment, the source program for executing the compressed data storage process performed in the symbol code acquisition process is the same as the source program for executing the compressed data storage process performed in the symbol setting process, and the source program for the compressed data storage process is shared (modularized) in both S649 and S330. In this case, there is no need to provide separate source programs for the compressed data storage process in both S649 and S330, which reduces the source program capacity (usage capacity of main ROM 102). As a result, in this embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to enhance gameplay.
［論理積演算処理］
次に、図１３３を参照して、例えば、引込優先順位格納処理（図１２６参照）中のＳ６２６で行う論理積演算処理について説明する。図１３３は、論理積演算処理の手順を示すフローチャートである。なお、図１３３に示す論理積演算処理は、引込優先順位格納処理（図１２６参照）中のＳ６２６だけでなく、後述の引込優先順位取得処理（後述の図１３４及び図１３５参照）中のＳ６８７においても実行される。
[Logical AND operation processing]
Next, with reference to Fig. 133, a description will be given of the logical product operation process performed, for example, in S626 in the attraction priority order storage process (see Fig. 126). Fig. 133 is a flowchart showing the procedure of the logical product operation process. Note that the logical product operation process shown in Fig. 133 is executed not only in S626 in the attraction priority order storage process (see Fig. 126), but also in S687 in the attraction priority order acquisition process (see Figs. 134 and 135, which will be described later).
引込優先順位格納処理（図１２６参照）中のＳ６２６で実行される論理積演算処理において、論理積演算される２つのデータは、上述した図柄コード取得処理中のＳ６５０でセットされた入賞作動フラグ格納領域のデータ、及び、図柄コード格納領域のデータである。そして、前者のデータが後述の「論理積先データ」に対応し、後者のデータが後述の「論理積元データ」に対応する。また、この場合、上述した図柄コード取得処理中のＳ６５０でセットされたデータ長（１２バイト）のバイト数「１２」が後述の「論理積回数」に対応する。 In the logical product calculation process executed at S626 during the attraction priority storage process (see Figure 126), the two pieces of data that are subjected to the logical product calculation are the data in the winning activation flag storage area set at S650 during the pattern code acquisition process described above, and the data in the pattern code storage area. The former data corresponds to the "logical product destination data" described below, and the latter data corresponds to the "logical product source data" described below. In this case, the number of bytes "12" in the data length (12 bytes) set at S650 during the pattern code acquisition process described above corresponds to the "logical product count" described below.
一方、後述の引込優先順位取得処理（後述の図１３４及び図１３５参照）中のＳ６８７で実行される論理積演算処理において、論理積演算される２つのデータは、当り（引込）要求フラグ格納領域のデータ、及び、入賞作動フラグ格納領域のデータである。そして、前者のデータが後述の「論理積先データ」に対応し、後者のデータが後述の「論理積元データ」に対応する。また、この場合、後述の図１３６Ｂ中に記載のＲＴ作動組み合わせ表示フラグのデータ長（１バイト）のバイト数「１」が後述の「論理積回数」に対応する。 Meanwhile, in the logical product calculation process executed at S687 during the pull-in priority acquisition process (see Figures 134 and 135 below), the two pieces of data that are subjected to the logical product calculation are the data in the win (pull-in) request flag storage area and the data in the win activation flag storage area. The former data corresponds to the "logical product destination data" described below, and the latter data corresponds to the "logical product source data" described below. In this case, the number of bytes "1" in the data length (1 byte) of the RT activation combination display flag described in Figure 136B below corresponds to the "logical product count" described below.
まず、メインＣＰＵ１０１は、論理積元データ（例えば、図柄コード格納領域のデータ）を取得する（Ｓ６６１）。次いで、メインＣＰＵ１０１は、論理積元データと論理積先データ（例えば、入賞作動フラグ格納領域のデータ）との論理積演算を行い、その演算結果を論理積先データとして保存する（Ｓ６６２）。 First, the main CPU 101 obtains logical product source data (e.g., data in the symbol code storage area) (S661). Next, the main CPU 101 performs a logical product operation between the logical product source data and logical product destination data (e.g., data in the win activation flag storage area), and saves the operation result as logical product destination data (S662).
次いで、メインＣＰＵ１０１は、取得する論理積元データのアドレスを１加算する（Ｓ６６３）。次いで、メインＣＰＵ１０１は、参照する論理積先データのアドレスを１加算する（Ｓ６６４）。 Next, the main CPU 101 increments the address of the logical product source data to be acquired (S663). Next, the main CPU 101 increments the address of the logical product destination data to be referenced (S664).
次いで、メインＣＰＵ１０１は、論理積回数を１減算する（Ｓ６６５）。次いで、メインＣＰＵ１０１は、論理積回数が「０」であるか否かを判別する（Ｓ６６６）。 The main CPU 101 then subtracts 1 from the number of logical products (S665). The main CPU 101 then determines whether the number of logical products is "0" (S666).
Ｓ６６６において、メインＣＰＵ１０１が、論理積回数が「０」でないと判別したとき（Ｓ６６６がＮＯ判定の場合）、メインＣＰＵ１０１は、処理をＳ６６１の処理に戻し、Ｓ６６１以降の処理を繰り返す。一方、Ｓ６６６において、メインＣＰＵ１０１が、論理積回数が「０」であると判別したとき（Ｓ６６６がＹＥＳ判定の場合）、メインＣＰＵ１０１は、論理積演算処理を終了し、処理を例えば引込優先順位格納処理（図１２６参照）のＳ６２７に移す。 In S666, when the main CPU 101 determines that the number of logical products is not "0" (if S666 is a NO judgment), the main CPU 101 returns the process to S661 and repeats the processes from S661 onwards. On the other hand, in S666, when the main CPU 101 determines that the number of logical products is "0" (if S666 is a YES judgment), the main CPU 101 ends the logical product calculation process and moves the process to, for example, S627 of the attraction priority storage process (see FIG. 126).
［引込優先順位取得処理］
次に、図１３４～図１３７を参照して、引込優先順位格納処理（図１２６参照）中のＳ６２７で行う引込優先順位取得処理について説明する。なお、図１３４及び図１３５は、引込優先順位取得処理の手順を示すフローチャートである。図１３６Ａは、引込優先順位取得処理中の後述のＳ６８０～Ｓ６８３の処理を実行するためのソースプログラムの一例を示す図であり、図１３６Ｂは、引込優先順位取得処理中の後述のＳ６８６の処理を実行するためのソースプログラムの一例を示す図であり、図１３６Ｃは、引込優先順位取得処理中の後述のＳ６８７の処理を実行するためのソースプログラムの一例を示す図である。また、図１３７は、引込優先順位取得処理のソースプログラム上で、実際に参照される引込優先順位テーブルの構成の一例を示す図である。
[Pickup priority acquisition process]
Next, with reference to Figures 134 to 137, the attraction priority acquisition process performed in S627 during the attraction priority storage process (see Figure 126) will be described. Figures 134 and 135 are flowcharts showing the procedure for the attraction priority acquisition process. Figure 136A is a diagram showing an example of a source program for executing the processes of S680 to S683 (described below) during the attraction priority acquisition process. Figure 136B is a diagram showing an example of a source program for executing the process of S686 (described below) during the attraction priority acquisition process. Figure 136C is a diagram showing an example of a source program for executing the process of S687 (described below) during the attraction priority acquisition process. Furthermore, Figure 137 is a diagram showing an example of the configuration of an attraction priority table actually referenced in the source program for the attraction priority acquisition process.
まず、メインＣＰＵ１０１は、右リール３Ｒ（特定の表示列）のチェック時であるか否かを判別する（Ｓ６７１）。 First, the main CPU 101 determines whether it is time to check the right reel 3R (specific display column) (S671).
Ｓ６７１において、メインＣＰＵ１０１が、右リール３Ｒのチェック時でないと判別したとき（Ｓ６７１がＮＯ判定の場合）、メインＣＰＵ１０１は、後述のＳ６７４の処理を行う。一方、Ｓ６７１において、メインＣＰＵ１０１が、右リール３Ｒのチェック時であると判別したとき（Ｓ６７１がＹＥＳ判定の場合）、メインＣＰＵ１０１は、内部当籤役に係る図柄組合せ（入賞役）に「ＡＮＹ役」（所定の図柄の組合せ）が含まれるか否かを判別する（Ｓ６７２）。なお、ここでいう「ＡＮＹ役」とは、少なくとも右リール３Ｒの停止図柄に関係なく入賞が確定する役（少なくとも右リール３Ｒの停止図柄が任意の図柄である入賞役）のことをいう。 When the main CPU 101 determines in S671 that it is not time to check the right reel 3R (if S671 returns a NO), the main CPU 101 performs the processing of S674, which will be described later. On the other hand, when the main CPU 101 determines in S671 that it is time to check the right reel 3R (if S671 returns a YES), the main CPU 101 determines whether or not the symbol combination (winning symbol) related to the internal winning symbol includes an "ANY symbol" (a combination of predetermined symbols) (S672). Note that "ANY symbol" here refers to a symbol that determines a winning symbol regardless of the symbol stopped on at least the right reel 3R (a winning symbol in which at least the symbol stopped on the right reel 3R is any symbol).
Ｓ６７２において、メインＣＰＵ１０１が、内部当籤役に係る図柄組合せに「ＡＮＹ役」が含まれないと判別したとき（Ｓ６７２がＮＯ判定の場合）、メインＣＰＵ１０１は、後述のＳ６７４の処理を行う。一方、Ｓ６７２において、メインＣＰＵ１０１が、内部当籤役に係る図柄組合せに「ＡＮＹ役」が含まれると判別したとき（Ｓ６７２がＹＥＳ判定の場合）、メインＣＰＵ１０１は、入賞作動フラグ格納領域内の「ＡＮＹ役」に対応する格納領域をマスクする（Ｓ６７３）。具体的には、メインＣＰＵ１０１は、入賞作動フラグ格納領域内の「ＡＮＹ役」に対応するビットに「１」をセットする。 In S672, when the main CPU 101 determines that the symbol combination related to the internal winning combination does not include an "ANY role" (if S672 is a NO judgment), the main CPU 101 performs the processing of S674, which will be described later. On the other hand, in S672, when the main CPU 101 determines that the symbol combination related to the internal winning combination includes an "ANY role" (if S672 is a YES judgment), the main CPU 101 masks the storage area corresponding to the "ANY role" in the winning activation flag storage area (S673). Specifically, the main CPU 101 sets "1" to the bit corresponding to the "ANY role" in the winning activation flag storage area.
Ｓ６７３の処理後、又は、Ｓ６７１或いはＳ６７２がＮＯ判定の場合、メインＣＰＵ１０１は、入賞作動フラグ格納領域（図２８～図３０参照）のアドレスとして、その最後尾の格納領域のアドレスに「１」を加算したアドレスをセットし、停止禁止データをセットし、入賞作動フラグデータ長（入賞作動フラグ格納領域のデータ長：本実施形態では、１２バイト）をセットする（Ｓ６７４）。次いで、メインＣＰＵ１０１は、ストックボタン作動カウンタの値、及び、ストップボタン作動状態を取得する（Ｓ６７５）。なお、ストップボタン作動カウンタは、停止操作が検出されているストップボタンの数を管理するためのカウンタである。また、ストップボタン作動状態は、作動ストップボタン格納領域（図３３参照）を参照することにより取得される。 After processing S673, or if S671 or S672 returns NO, the main CPU 101 sets the address of the winning activation flag storage area (see Figures 28 to 30) to the address of the last storage area plus "1," sets the stop prohibition data, and sets the winning activation flag data length (data length of the winning activation flag storage area: 12 bytes in this embodiment) (S674). Next, the main CPU 101 obtains the value of the stock button activation counter and the stop button activation status (S675). The stop button activation counter is a counter for managing the number of stop buttons for which a stop operation has been detected. The stop button activation status is obtained by referencing the activated stop button storage area (see Figure 33).
次いで、メインＣＰＵ１０１は、セットされている入賞作動フラグ格納領域のアドレスを１減算（－１更新）する（Ｓ６７６）。次いで、メインＣＰＵ１０１は、セットされている入賞作動フラグ格納領域とそれに対応する当り要求フラグ格納領域（図２８～図３０参照）とから当り要求フラグデータを生成し、該生成された当り要求フラグデータに基づいて禁止入賞作動位置を生成する（Ｓ６７７）。 The main CPU 101 then subtracts 1 from the address of the set winning activation flag storage area (updates by -1) (S676). Next, the main CPU 101 generates winning request flag data from the set winning activation flag storage area and the corresponding winning request flag storage area (see Figures 28 to 30), and generates a prohibited winning activation position based on the generated winning request flag data (S677).
次いで、メインＣＰＵ１０１は、停止操作位置が禁止入賞作動位置であるか否かを判別する（Ｓ６７８）。 Next, the main CPU 101 determines whether the stop operation position is a prohibited winning operation position (S678).
Ｓ６７８において、メインＣＰＵ１０１が、停止操作位置が禁止入賞作動位置でないと判別したとき（Ｓ６７８がＮＯ判定の場合）、メインＣＰＵ１０１は、後述のＳ６８４の処理を行う。一方、Ｓ６７８において、メインＣＰＵ１０１が、停止操作位置が禁止入賞作動位置であると判別したとき（Ｓ６７８がＹＥＳ判定の場合）、メインＣＰＵ１０１は、ストップボタン作動カウンタの値が第３停止の値であるか否かを判別する（Ｓ６７９）。 In S678, when the main CPU 101 determines that the stop operation position is not a prohibited winning activation position (if S678 returns a NO), the main CPU 101 performs the processing of S684, described below. On the other hand, in S678, when the main CPU 101 determines that the stop operation position is a prohibited winning activation position (if S678 returns a YES), the main CPU 101 determines whether the value of the stop button operation counter is the third stop value (S679).
Ｓ６７９において、メインＣＰＵ１０１が、ストップボタン作動カウンタの値が第３停止の値であると判別したとき（Ｓ６７９がＹＥＳ判定の場合）、メインＣＰＵ１０１は、後述のＳ７０５の処理を行う。一方、Ｓ６７９において、メインＣＰＵ１０１が、ストップボタン作動カウンタの値が第３停止の値でないと判別したとき（Ｓ６７９がＮＯ判定の場合）、メインＣＰＵ１０１は、ストップボタン作動カウンタの値が第２停止の値であるか否かを判別する（Ｓ６８０）。 In S679, when the main CPU 101 determines that the value of the stop button operation counter is the third stop value (if S679 returns a YES judgment), the main CPU 101 performs the processing of S705, described below. On the other hand, in S679, when the main CPU 101 determines that the value of the stop button operation counter is not the third stop value (if S679 returns a NO judgment), the main CPU 101 determines whether the value of the stop button operation counter is the second stop value (S680).
Ｓ６８０において、メインＣＰＵ１０１が、ストップボタン作動カウンタの値が第２停止の値でないと判別したとき（Ｓ６８０がＮＯ判定の場合）、メインＣＰＵ１０１は、後述のＳ６８４の処理を行う。一方、Ｓ６８０において、メインＣＰＵ１０１が、ストップボタン作動カウンタの値が第２停止の値であると判別したとき（Ｓ６８０がＹＥＳ判定の場合）、メインＣＰＵ１０１は、右リール３Ｒの停止後であるか否かを判別する（Ｓ６８１）。 In S680, when the main CPU 101 determines that the value of the stop button operation counter is not the value for the second stop (if S680 returns a NO), the main CPU 101 performs the processing of S684, described below. On the other hand, in S680, when the main CPU 101 determines that the value of the stop button operation counter is the value for the second stop (if S680 returns a YES), the main CPU 101 determines whether or not the right reel 3R has already stopped (S681).
Ｓ６８１において、メインＣＰＵ１０１が、右リール３Ｒの停止後であると判別したとき（Ｓ６８１がＹＥＳ判定の場合）、メインＣＰＵ１０１は、後述のＳ６８４の処理を行う。一方、Ｓ６８１において、メインＣＰＵ１０１が、右リール３Ｒの停止後でないと判別したとき（Ｓ６８１がＮＯ判定の場合）、メインＣＰＵ１０１は、当り要求フラグが「ＡＮＹ役」の干渉を受ける可能性があるフラグでないか否か（内部当籤役に係る図柄組合せ（入賞役）に「ＡＮＹ役」が含まれないか否か）を判別する（Ｓ６８２）。 In S681, when the main CPU 101 determines that the right reel 3R has stopped (if S681 returns a YES), the main CPU 101 performs the processing of S684, which will be described later. On the other hand, in S681, when the main CPU 101 determines that the right reel 3R has not stopped (if S681 returns a NO), the main CPU 101 determines whether the win request flag is a flag that may be affected by an "ANY combination" (whether the symbol combination (winning combination) related to the internal winning combination includes an "ANY combination") (S682).
Ｓ６８２において、メインＣＰＵ１０１が、当り要求フラグが「ＡＮＹ役」の干渉を受ける可能性があるフラグでないと判別したとき（Ｓ６８２がＹＥＳ判定の場合）、メインＣＰＵ１０１は、後述のＳ６８４の処理を行う。一方、Ｓ６８２において、メインＣＰＵ１０１が、当り要求フラグが「ＡＮＹ役」の干渉を受ける可能性があるフラグであると判別したとき（Ｓ６８２がＮＯ判定の場合）、メインＣＰＵ１０１は、現チェックが「ＡＮＹ役」を含む当り要求フラグのチェック時であるか否かを判別する（Ｓ６８３）。 In S682, when the main CPU 101 determines that the hit request flag is not a flag that may be interfered with by the "ANY role" (if S682 is a YES judgment), the main CPU 101 performs the processing of S684, which will be described below. On the other hand, in S682, when the main CPU 101 determines that the hit request flag is a flag that may be interfered with by the "ANY role" (if S682 is a NO judgment), the main CPU 101 determines whether the current check is for a hit request flag that includes the "ANY role" (S683).
Ｓ６８３において、メインＣＰＵ１０１が、現チェックが「ＡＮＹ役」を含む当り要求フラグのチェック時であると判別したとき（Ｓ６８３がＹＥＳ判定の場合）、メインＣＰＵ１０１は、後述のＳ７０５の処理を行う。 In S683, when the main CPU 101 determines that the current check is for a win request flag that includes an "ANY role" (if S683 returns a YES), the main CPU 101 performs the processing of S705, which will be described later.
一方、Ｓ６８３において、メインＣＰＵ１０１が、現チェックが「ＡＮＹ役」を含む当り要求フラグのチェック時でないと判別したとき（Ｓ６８３がＮＯ判定の場合）、Ｓ６７８或いはＳ６８０がＮＯ判定の場合、又は、Ｓ６８１或いはＳ６８２がＹＥＳ判定の場合、メインＣＰＵ１０１は、入賞作動フラグデータ長を１減算する（Ｓ６８４）。次いで、メインＣＰＵ１０１は、入賞作動フラグデータ長が「０」であるか否かを判別する（Ｓ６８５）。 On the other hand, in S683, when the main CPU 101 determines that the current check is not for a win request flag including an "ANY role" (if S683 returns a NO), if S678 or S680 returns a NO, or if S681 or S682 returns a YES, the main CPU 101 subtracts 1 from the win activation flag data length (S684). Next, the main CPU 101 determines whether the win activation flag data length is "0" (S685).
Ｓ６８５において、メインＣＰＵ１０１が、入賞作動フラグデータ長が「０」でないと判別したとき（Ｓ６８５がＮＯ判定の場合）、メインＣＰＵ１０１は、処理をＳ６７６の処理に戻し、Ｓ６７６以降の処理を繰り返す。 In S685, when the main CPU 101 determines that the winning activation flag data length is not "0" (if S685 returns a NO judgment), the main CPU 101 returns processing to S676 and repeats the processing from S676 onwards.
一方、Ｓ６８５において、メインＣＰＵ１０１が、入賞作動フラグデータ長が「０」であると判別したとき（Ｓ６８５がＹＥＳ判定の場合）、メインＣＰＵ１０１は、停止制御用引込要求フラグ設定処理を行う（Ｓ６８６）。この処理は、メインＣＰＵ１０１により、図１３６Ｂのソースプログラムで規定されている各処理が順次実行されることにより行われる。それゆえ、この処理の中では、図１３３で説明した論理積演算処理が行われる。なお、Ｓ６８６の処理内で実行される論理積演算処理では、上述のように、当り（引込）要求フラグ格納領域のデータが「論理積先データ」にセットされ、入賞作動フラグ格納領域のデータが「論理積元データ」にセットされ、「論理積回数」には、ＲＴ作動組み合わせ表示フラグのデータ長（１バイト）のバイト数「１」がセットされる。ＲＴ作動組み合わせ表示フラグは、入賞作動フラグ格納領域において、ＲＴ移行に係る図柄組合せが規定された格納領域のことであり、本実施形態では、図２８～図３０に示すように格納領域１１のみとなる。 On the other hand, when the main CPU 101 determines in S685 that the win activation flag data length is "0" (if S685 returns a YES), the main CPU 101 performs a stop control pull request flag setting process (S686). This process is performed by the main CPU 101 sequentially executing each process specified in the source program of FIG. 136B. Therefore, within this process, the logical product calculation process described in FIG. 133 is performed. Note that, in the logical product calculation process performed within the process of S686, as described above, the data in the win (pull) request flag storage area is set to the "logical product destination data," the data in the win activation flag storage area is set to the "logical product source data," and the number of bytes of the data length (1 byte) of the RT activation combination display flag, "1," is set to the "logical product count." The RT activation combination display flag is a storage area in the winning activation flag storage area that specifies the symbol combinations related to the RT transition, and in this embodiment, it is only storage area 11, as shown in Figures 28 to 30.
次いで、メインＣＰＵ１０１は、引込優先順位テーブルアドレス格納領域を参照して、引込優先順位テーブルを取得する（Ｓ６８７）。この処理は、メインＣＰＵ１０１により、図１３６Ｃのソースプログラムで規定されている各処理が順次実行されることにより行われる。それゆえ、この処理では、現在セットされているアドレスに、引込優先順位データの初期値「１（００１Ｈ）」が設定されるとともに、図１３７に示す、先頭アドレスが「ｄＰＬＶＬＴＢ００」～「ｄＰＬＶＬＴＢ０５」のいずれかとなるブロックに格納された引込優先順位テーブルが取得される。なお、図１３７に示す、先頭アドレスが「ｄＰＬＶＬＴＢ００」～「ｄＰＬＶＬＴＢ０５」となるブロックに格納された引込優先順位テーブルは、それぞれ、図２７に記載の引込優先順位テーブル番号「００」～「０５」の引込優先順位テーブルに対応する。 Next, the main CPU 101 references the attraction priority table address storage area and obtains the attraction priority table (S687). This process is performed by the main CPU 101 sequentially executing each process defined in the source program of FIG. 136C. Therefore, in this process, the initial value of the attraction priority data, "1 (001H)," is set to the currently set address, and the attraction priority table stored in the block whose starting address is one of "dPLVLTB00" to "dPLVLTB05" shown in FIG. 137 is obtained. Note that the attraction priority tables stored in the blocks whose starting addresses are "dPLVLTB00" to "dPLVLTB05" shown in FIG. 137 correspond to the attraction priority table numbers "00" to "05" shown in FIG. 27, respectively.
次いで、メインＣＰＵ１０１は、現在セットされているアドレスに格納されている引込優先順位テーブルのデータが、エンドコード（０００Ｈ）であるか否かを判別する（Ｓ６８８）。 Next, the main CPU 101 determines whether the data in the pull-in priority table stored at the currently set address is the end code (000H) (S688).
Ｓ６８８において、メインＣＰＵ１０１が、現在セットされているアドレスに格納されている引込優先順位テーブルのデータが、エンドコードであると判別したとき（Ｓ６８８がＹＥＳ判定の場合）、メインＣＰＵ１０１は、後述のＳ７０５の処理を行う。一方、Ｓ６８８において、メインＣＰＵ１０１が、現在セットされているアドレスに格納されている引込優先順位テーブルのデータが、エンドコードでないと判別したとき（Ｓ６８８がＮＯ判定の場合）、メインＣＰＵ１０１は、入賞作動フラグ格納領域をセットする（Ｓ６８９）。 In S688, when the main CPU 101 determines that the data in the attraction priority table stored at the currently set address is an end code (if S688 returns a YES), the main CPU 101 performs the processing of S705, described below. On the other hand, in S688, when the main CPU 101 determines that the data in the attraction priority table stored at the currently set address is not an end code (if S688 returns a NO), the main CPU 101 sets the win activation flag storage area (S689).
次いで、メインＣＰＵ１０１は、現在セットされているアドレスに基づいて、引込優先順位テーブルから引込優先順位データを取得する（Ｓ６９０）。次いで、メインＣＰＵ１０１は、引込優先順位テーブルのブロックカウンタをセットする（Ｓ６９１）。本実施形態では、この処理において、メインＣＰＵ１０１は、引込優先順位テーブルのブロックカウンタの値に「２」をセットする。 Next, the main CPU 101 obtains the pull-in priority data from the pull-in priority table based on the currently set address (S690). Next, the main CPU 101 sets the block counter of the pull-in priority table (S691). In this embodiment, in this process, the main CPU 101 sets the value of the block counter of the pull-in priority table to "2."
次いで、メインＣＰＵ１０１は、引込優先順位テーブルのチェック回数をセットし、参照する引込優先順位テーブルのアドレスを１加算（＋１更新）する（Ｓ６９２）。本実施形態では、この処理において、メインＣＰＵ１０１は、引込優先順位テーブルのチェック回数に「８」（図１３７に示す引込優先順位テーブルに規定されているチェックデータのビット数）をセットする。 Next, the main CPU 101 sets the number of checks of the attraction priority table and increments the address of the attraction priority table to be referenced by 1 (updates by +1) (S692). In this embodiment, in this process, the main CPU 101 sets the number of checks of the attraction priority table to "8" (the number of bits of the check data specified in the attraction priority table shown in FIG. 137).
次いで、メインＣＰＵ１０１は、更新された引込優先順位テーブルのアドレスに基づいて、チェックデータ（図１３７参照）を取得し、チェックデータからチェックビットを抽出する（Ｓ６９３）。なお、本実施形態では、ここで抽出するチェックビットは、チェックデータのビット０に対応する。例えば、Ｓ６９０の処理において、先頭アドレスが「ｄＰＬＶＬＴＢ００」であるブロックに規定された引込優先順位テーブルから引込優先順位データ「０３ＥＨ」が取得された場合、Ｓ６９３の処理では、チェックデータとして「１０００１０００Ｂ」が取得され、チェックビットの値として「０」が抽出される。 The main CPU 101 then obtains check data (see FIG. 137) based on the address of the updated attraction priority table and extracts a check bit from the check data (S693). In this embodiment, the check bit extracted here corresponds to bit 0 of the check data. For example, if attraction priority data "03EH" is obtained from the attraction priority table defined in the block whose starting address is "dPLVLTB00" in the processing of S690, then "10001000B" is obtained as the check data in the processing of S693, and "0" is extracted as the check bit value.
次いで、メインＣＰＵ１０１は、抽出されたチェックビットの値が「１」であるか否かを判別する（Ｓ６９４）。 Next, the main CPU 101 determines whether the value of the extracted check bit is "1" (S694).
Ｓ６９４において、メインＣＰＵ１０１が、抽出されたチェックビットの値が「１」でないと判別したとき（Ｓ６９４がＮＯ判定の場合）、メインＣＰＵ１０１は、後述のＳ６９９の処理を行う。一方、Ｓ６９４において、メインＣＰＵ１０１が、抽出されたチェックビットの値が「１」であると判別したとき（Ｓ６９４がＹＥＳ判定の場合）、メインＣＰＵ１０１は、参照する引込優先順位テーブルのアドレスを１加算（＋１更新）し、更新後のアドレスに基づいて、引込優先順位テーブルから判定データ（図１３７中の「フラグ判定データ」）を取得する（Ｓ６９５）。 In S694, when the main CPU 101 determines that the value of the extracted check bit is not "1" (if S694 returns a NO judgment), the main CPU 101 performs the processing of S699, which will be described later. On the other hand, in S694, when the main CPU 101 determines that the value of the extracted check bit is "1" (if S694 returns a YES judgment), the main CPU 101 adds 1 to the address of the attraction priority table it references (updates it by +1), and obtains judgment data ("flag judgment data" in FIG. 137) from the attraction priority table based on the updated address (S695).
次いで、メインＣＰＵ１０１は、Ｓ６９５で取得した判定データに基づいて、現在取得されている入賞作動フラグデータが判定対象であるか否かを判別する（Ｓ６９６）。この処理では、メインＣＰＵ１０１は、現在取得されている入賞作動フラグデータと、判定データとを比較し、前者が後者に対応するものである否かを判定し、前者が後者に対応するものである場合には、現在取得されている入賞作動フラグデータが判定対象であると判定する。 Next, the main CPU 101 determines whether the currently acquired winning activation flag data is the target of the judgment based on the judgment data acquired in S695 (S696). In this process, the main CPU 101 compares the currently acquired winning activation flag data with the judgment data to determine whether the former corresponds to the latter, and if the former corresponds to the latter, determines that the currently acquired winning activation flag data is the target of the judgment.
Ｓ６９６において、メインＣＰＵ１０１が、入賞作動フラグデータが判定対象でないと判別したとき（Ｓ６９６がＮＯ判定の場合）、メインＣＰＵ１０１は、後述のＳ６９９の処理を行う。一方、Ｓ６９６において、メインＣＰＵ１０１が、入賞作動フラグデータが判定対象であると判別したとき（Ｓ６９６がＹＥＳ判定の場合）、メインＣＰＵ１０１は、引込優先順位データの更新処理を行う（Ｓ６９７）。この処理では、メインＣＰＵ１０１は、Ｓ６９７で取得した判定データに対応付けられた引込優先順位データで、現在セットされている引込優先順位データを更新（上書き）する。 In S696, when the main CPU 101 determines that the winning activation flag data is not subject to judgment (if S696 is a NO judgment), the main CPU 101 performs the processing of S699, which will be described later. On the other hand, in S696, when the main CPU 101 determines that the winning activation flag data is subject to judgment (if S696 is a YES judgment), the main CPU 101 performs a process to update the attraction priority data (S697). In this process, the main CPU 101 updates (overwrites) the currently set attraction priority data with the attraction priority data associated with the judgment data obtained in S697.
次いで、メインＣＰＵ１０１は、チェックデータの更新処理を行う（Ｓ６９８）。この処理では、メインＣＰＵ１０１は、チェックデータを１ビットだけ右方向（ビット７からビット０に向かう方向）にシフトする。なお、この処理において、シフト後のチェックデータのビット７には、「０」がセットされる。 Next, the main CPU 101 performs a check data update process (S698). In this process, the main CPU 101 shifts the check data one bit to the right (from bit 7 toward bit 0). Note that in this process, bit 7 of the shifted check data is set to "0."
Ｓ６９８の処理後、又は、Ｓ６９４或いはＳ６９６がＮＯ判定の場合、メインＣＰＵ１０１は、チェックデータにチェック対象のビット（「１」がセットされているビット）があるか否かを判別する（Ｓ６９９）。 After processing S698, or if S694 or S696 returns NO, the main CPU 101 determines whether the check data contains a bit to be checked (a bit set to "1") (S699).
Ｓ６９９において、メインＣＰＵ１０１が、チェックデータにチェック対象のビットがないと判別したとき（Ｓ６９９がＮＯ判定の場合）、メインＣＰＵ１０１は、後述のＳ７０２の処理を行う。一方、Ｓ６９９において、メインＣＰＵ１０１が、チェックデータにチェック対象のビットがあると判別したとき（Ｓ６９９がＹＥＳ判定の場合）、メインＣＰＵ１０１は、チェックする入賞作動フラグ格納領域のアドレスを１加算（＋１更新）し、チェック回数を１減算する（Ｓ７００）。 In S699, when the main CPU 101 determines that there is no bit to be checked in the check data (if S699 is a NO judgment), the main CPU 101 performs the processing of S702, which will be described below. On the other hand, in S699, when the main CPU 101 determines that there is a bit to be checked in the check data (if S699 is a YES judgment), the main CPU 101 adds 1 to the address of the winning activation flag storage area to be checked (updates by +1) and subtracts 1 from the number of checks (S700).
次いで、メインＣＰＵ１０１は、チェック回数が「０」であるか否かを判別する（Ｓ７０１）。Ｓ７０１において、メインＣＰＵ１０１が、チェック回数が「０」でないと判別したとき（Ｓ７０１がＮＯ判定の場合）、メインＣＰＵ１０１は、処理をＳ６９８の処理に戻し、Ｓ６９８以降の処理を繰り返す。 Next, the main CPU 101 determines whether the number of checks is "0" (S701). If the main CPU 101 determines in S701 that the number of checks is not "0" (if S701 returns a NO), the main CPU 101 returns the process to S698 and repeats the processes from S698 onwards.
一方、Ｓ７０１において、メインＣＰＵ１０１が、チェック回数が「０」であると判別したとき（Ｓ７０１がＹＥＳ判定の場合）、メインＣＰＵ１０１は、現在参照している入賞作動フラグ格納領域のアドレスにチェック回数の初期値「８」を加算して入賞作動フラグ格納領域のアドレスを更新し、ブロックカウンタの値を１減算する（Ｓ７０２）。次いで、メインＣＰＵ１０１は、ブロックカウンタの値が「０」であるか否かを判別する（Ｓ７０３）。 On the other hand, when the main CPU 101 determines in S701 that the number of checks is "0" (if S701 returns a YES judgment), the main CPU 101 adds the initial value of the number of checks, "8", to the address of the currently referenced winning activation flag storage area, updates the address of the winning activation flag storage area, and subtracts 1 from the value of the block counter (S702). Next, the main CPU 101 determines whether the value of the block counter is "0" (S703).
Ｓ７０３において、メインＣＰＵ１０１が、ブロックカウンタの値が「０」でないと判別したとき（Ｓ７０３がＮＯ判定の場合）、メインＣＰＵ１０１は、処理をＳ６９２の処理に戻し、Ｓ６９２以降の処理を繰り返す。 In S703, when the main CPU 101 determines that the value of the block counter is not "0" (if S703 returns a NO judgment), the main CPU 101 returns the process to S692 and repeats the processes from S692 onwards.
一方、Ｓ７０３において、メインＣＰＵ１０１が、ブロックカウンタの値が「０」であると判別したとき（Ｓ７０３がＹＥＳ判定の場合）、メインＣＰＵ１０１は、参照する引込優先順位テーブルのアドレスを１加算（＋１更新）する（Ｓ７０４）。例えば、現在参照している引込優先順位テーブルが、先頭アドレスが「ｄＰＬＶＬＴＢ００」であるブロックに規定された引込優先順位テーブルである場合、この処理により、参照する引込優先順位テーブルが、先頭アドレスが「ｄＰＬＶＬＴＢ０１」であるブロックに規定された引込優先順位テーブルに変更される。そして、Ｓ７０４の処理後、メインＣＰＵ１０１は、処理をＳ６８８の処理に戻し、Ｓ６８８以降の処理を繰り返す。 On the other hand, when the main CPU 101 determines in S703 that the value of the block counter is "0" (if S703 returns a YES judgment), the main CPU 101 increments the address of the attraction priority table being referenced by 1 (updates by +1) (S704). For example, if the attraction priority table currently being referenced is the attraction priority table defined in the block whose first address is "dPLVLTB00", this processing changes the attraction priority table being referenced to the attraction priority table defined in the block whose first address is "dPLVLTB01". Then, after processing S704, the main CPU 101 returns the processing to S688 and repeats the processing from S688 onwards.
ここで再度、Ｓ６７９、Ｓ６８３又はＳ６８８の処理に戻って、Ｓ６７９、Ｓ６８３又はＳ６８８がＹＥＳ判定の場合、メインＣＰＵ１０１は、この時点でセットされている引込順位データを、最終的な引込優先順位データとしてセットする（Ｓ７０５）。なお、Ｓ６７９又はＳ６８３がＹＥＳ判定の場合、メインＣＰＵ１０１は、最終的な引込優先順位データとして「０（００Ｈ）」をセットする。この場合、引込優先順位データ「０（００Ｈ）」にはエンドコードが割り付けられているので、引込データ無し（停止禁止）がセットされる。そして、Ｓ７０５の処理後、メインＣＰＵ１０１は、引込優先順位取得処理を終了し、処理を引込優先順位格納処理（図１２６参照）のＳ６２８に移す。 Now, the process returns to S679, S683, or S688. If S679, S683, or S688 returns a YES judgment, the main CPU 101 sets the pull-in ranking data set at this point as the final pull-in priority data (S705). If S679 or S683 returns a YES judgment, the main CPU 101 sets "0 (00H)" as the final pull-in priority data. In this case, since the pull-in priority data "0 (00H)" is assigned an end code, no pull-in data (stop prohibited) is set. Then, after processing S705, the main CPU 101 ends the pull-in priority acquisition process and proceeds to S628 of the pull-in priority storage process (see FIG. 126).
本実施形態では、上述のようにして引込優先順位取得処理が行われる。なお、上述した引込優先順位取得処理中のＳ６８０～Ｓ６８３の「ＡＮＹ役」の引込優先対応処理は、メインＣＰＵ１０１が、図１３６Ａのソースプログラムで規定されている各ソースコードを順次実行することにより行われる。その中で、例えば、Ｓ６８３の判定処理は、ソースプログラム上において、「ＪＣＰ」命令（所定の判定命令）により実行される。なお、「ＪＣＰ」命令は、比較命令相当の動作を実行する命令であり、メインＣＰＵ１０１専用命令コードである。 In this embodiment, the attraction priority acquisition process is performed as described above. Note that the attraction priority response process for the "ANY role" at S680 to S683 during the attraction priority acquisition process described above is performed by the main CPU 101 sequentially executing each source code specified in the source program of Figure 136A. Among these, for example, the judgment process at S683 is executed by the "JCP" command (predetermined judgment command) in the source program. Note that the "JCP" command is an instruction that executes an operation equivalent to a comparison instruction, and is an instruction code exclusive to the main CPU 101.
ソースプログラム上において、例えば、ソースコード「ＪＣＰ ｃｃ，Ａ，ｎ，ｅ」が実行されると、Ａレジスタの内容（格納データ）と、整数ｎとを比較し、その比較結果が、ｃｃの条件となれば、処理をｅで指定されるアドレスにジャンプさせる。なお、「ＪＣＰ」命令の「ｃｃの条件」には、フラグ・レジスタＦ内のキャリーフラグの状態及びゼロフラグの状態の一方が指定される（図１１参照）。例えば、ｃｃに「Ｃ」が指定されていれば、ｃｃの条件はキャリーフラグが「１」（オン状態）であることを意味し、ｃｃに「ＮＣ」が指定されていれば、ｃｃの条件はキャリーフラグが「０」（オフ状態）であることを意味する。また、例えば、ｃｃに「Ｚ」が指定されていれば、ｃｃの条件はゼロフラグが「１」（オン状態）であることを意味し、ｃｃに「ＮＺ」が指定されていれば、ｃｃの条件はゼロフラグが「０」（オフ状態）であることを意味する。 For example, when the source code "JCP cc,A,n,e" is executed in a source program, the contents of the A register (stored data) are compared with the integer n. If the comparison results in the cc condition, processing jumps to the address specified by e. The "cc condition" of the "JCP" instruction specifies either the state of the carry flag or the state of the zero flag in flag register F (see Figure 11). For example, if "C" is specified for cc, the cc condition means that the carry flag is "1" (on); if "NC" is specified for cc, the cc condition means that the carry flag is "0" (off). For example, if "Z" is specified for cc, the cc condition means that the zero flag is "1" (on); and if "NZ" is specified for cc, the cc condition means that the zero flag is "0" (off).
「ＡＮＹ役」の引込優先対応処理のソースプログラム上において、図１３６Ａに示すように、「ＪＣＰ」命令を用いた場合、アドレス設定に係る命令を省略することができる（アドレス設定に係る命令を別途設ける必要がなくなる）ので、「ＡＮＹ役」の引込優先対応処理の処理効率を高めることができるとともに、ソースプログラムの容量（メインＲＯＭ１０２の使用容量）を低減することができる。 As shown in Figure 136A, when the "JCP" command is used in the source program for the "ANY role" pull-in priority response processing, the command related to address setting can be omitted (there is no need to provide a separate command related to address setting), which increases the processing efficiency of the "ANY role" pull-in priority response processing and reduces the capacity of the source program (the capacity used by main ROM 102).
また、上述した引込優先順位取得処理中のＳ６８６の停止制御用引込要求フラグ設定処理は、メインＣＰＵ１０１が、図１３６Ｂのソースプログラムで規定されている各ソースコードを順次実行することにより行われる。Ｓ６８６の停止制御用引込要求フラグ設定処理では、図１３６Ｂに示すように、メインＣＰＵ１０１専用命令コードである、Ｑレジスタ（拡張レジスタ）を用いてアドレス指定を行う「ＬＤＱ」命令、及び、「ＣＡＬＬＦ」命令が利用される。 Furthermore, the stop control pull request flag setting process of S686 during the pull priority acquisition process described above is performed by the main CPU 101 by sequentially executing each source code defined in the source program of FIG. 136B. The stop control pull request flag setting process of S686 utilizes the "LDQ" instruction, which specifies an address using the Q register (extension register), and the "CALLF" instruction, which are instruction codes exclusive to the main CPU 101, as shown in FIG. 136B.
それゆえ、Ｓ６８６の停止制御用引込要求フラグ設定処理において、Ｑレジスタ（拡張レジスタ）を用いた「ＬＤＱ」命令を用いることにより、直値により、メインＲＯＭ１０２、メインＲＡＭ１０３やメモリーマップＩ／Ｏにアクセスすることができる。この場合、ソースプログラム上において、アドレス設定に係る命令を省略することができ、ソースプログラムの容量（メインＲＯＭ１０２の使用容量）を低減することができる。また、「ＣＡＬＬＦ」命令は、上述のように、２バイトの命令コードである。それゆえ、停止制御用引込要求フラグ設定処理において、これらのメインＣＰＵ１０１専用命令コードを使用することにより、処理の効率化を図ることができ、限られたメインＲＡＭ１０３の容量を有効活用することができる。 Therefore, by using the "LDQ" instruction using the Q register (extension register) in the stop control retraction request flag setting process of S686, main ROM 102, main RAM 103, and memory-mapped I/O can be accessed directly. In this case, instructions related to address setting can be omitted from the source program, reducing the source program size (usage of main ROM 102). Furthermore, as mentioned above, the "CALLF" instruction is a two-byte instruction code. Therefore, by using these instruction codes exclusive to the main CPU 101 in the stop control retraction request flag setting process, processing efficiency can be improved and the limited capacity of main RAM 103 can be effectively utilized.
さらに、本実施形態では、優先引込順位取得処理中のＳ６８６の停止制御用引込要求フラグ設定処理において、「ＣＡＬＬＦ」命令で指定するジャンプ先の論理積演算処理のアドレス「ＳＢ＿ＤＡＮＤ＿００」は、上記図１２６で説明した引込優先順位格納処理中のＳ６２６の論理積演算処理において「ＣＡＬＬＦ」命令で指定するジャンプ先のアドレスと同じである（図１２７参照）。すなわち、本実施形態では、優先引込順位取得処理中のＳ６８６の停止制御用引込要求フラグ設定処理で行う論理積演算処理を実行するためのソースプログラムが、引込優先順位格納処理中のＳ６２６で行う論理積演算処理を実行するためのソースプログラムと同じであり、Ｓ６８６及びＳ６２６の両処理において、論理積演算処理のソースプログラムが共有化（モジュール化）されている。この場合、Ｓ６８６及びＳ６２６の両処理において、それぞれ別個に論理積演算処理のソースプログラムを設ける必要が無くなるので、その分、ソースプログラムの容量（メインＲＯＭ１０２の使用容量）を低減することができる。この結果、本実施形態では、メインＲＯＭ１０２において、空き容量を確保する（増大させる）ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 Furthermore, in this embodiment, in the stop control pull-in request flag setting process of S686 during the priority pull-in order acquisition process, the address "SB_DAND_00" of the logical product operation to be jumped to specified by the "CALLF" instruction is the same as the address to be jumped to specified by the "CALLF" instruction in the logical product operation to be jumped to in S626 during the pull-in priority store process described in FIG. 126 above (see FIG. 127). In other words, in this embodiment, the source program for executing the logical product operation to be performed in the stop control pull-in request flag setting process of S686 during the priority pull-in order acquisition process is the same as the source program for executing the logical product operation to be performed in S626 during the pull-in priority store process, and the source program for the logical product operation is shared (modularized) in both S686 and S626. In this case, there is no need to provide separate source programs for the logical product calculation processes in both S686 and S626, and the size of the source programs (the amount of space used in main ROM 102) can be reduced accordingly. As a result, in this embodiment, free space can be secured (increased) in main ROM 102, and the increased free space can be used to improve gameplay.
また、上述した引込優先順位取得処理中のＳ６８７の引込優先順位テーブル（図１３７参照）の取得処理は、メインＣＰＵ１０１が、図１３６Ｃのソースプログラムで規定されている各ソースコードを順次実行することにより行われる。そして、Ｓ６８７の引込優先順位テーブルの取得処理では、図１３６Ｃに示すように、メインＣＰＵ１０１専用命令コードである、Ｑレジスタ（拡張レジスタ）を用いてアドレス指定を行う「ＬＤＱ」命令が利用される。 Furthermore, the process of obtaining the attraction priority table (see FIG. 137) in S687 during the attraction priority acquisition process described above is performed by the main CPU 101 sequentially executing each source code defined in the source program in FIG. 136C. The process of obtaining the attraction priority table in S687 utilizes the "LDQ" instruction, which is an instruction code exclusive to the main CPU 101 and which specifies an address using the Q register (extended register), as shown in FIG. 136C.
それゆえ、Ｓ６８７の引込優先順位テーブルの取得処理においても、「ＬＤＱ」命令の使用により、ソースプログラム上において、アドレス設定に係る命令を省略することができる。その結果、引込優先順位テーブルの取得処理の効率化を図ることができるとともに、ソースプログラムの容量（メインＲＯＭ１０２の使用容量）を低減することができる。 Therefore, even in the process of retrieving the pull-in priority table in S687, by using the "LDQ" instruction, it is possible to omit instructions related to address setting in the source program. As a result, the process of retrieving the pull-in priority table can be made more efficient, and the size of the source program (the amount of space used in the main ROM 102) can be reduced.
上述のように、本実施形態の優先引込順位取得処理中の上記各種処理では、上述したメインＣＰＵ１０１専用の各種命令コードが適宜用いられ、対応する処理の効率化及びソースプログラムの容量の削減を実現している。その結果、本実施形態では、主制御回路９０のプログラム処理速度の効率化と容量の削減とを図ることができ、削減した容量に対応する空き領域を活用して、遊技性を高めることが可能となる。 As described above, in the various processes during the priority draw ranking acquisition process of this embodiment, the various instruction codes dedicated to the main CPU 101 described above are used as appropriate, thereby improving the efficiency of the corresponding processes and reducing the size of the source program. As a result, in this embodiment, it is possible to improve the efficiency of the program processing speed of the main control circuit 90 and reduce the size, and by utilizing the free space corresponding to the reduced size, it is possible to improve gameplay.
［リール停止制御処理］
次に、図１３８～図１４０を参照して、メインフロー（図８２参照）中のＳ２１３で行うリール停止制御処理について説明する。なお、図１３８は、リール停止制御処理の手順を示すフローチャートである。図１３９は、リール停止制御処理中の後述のＳ７１１～Ｓ７１６の処理を実行するためのソースプログラムの一例を示す図であり、図１４０は、リール停止制御処理中の後述のＳ７２６の処理を実行するためのソースプログラムの一例を示す図である。
[Reel stop control process]
Next, the reel stop control processing performed in S213 of the main flow (see FIG. 82) will be described with reference to Figures 138 to 140. Note that Figure 138 is a flowchart showing the procedure for the reel stop control processing. Figure 139 is a diagram showing an example of a source program for executing the processing of S711 to S716, which will be described later, during the reel stop control processing, and Figure 140 is a diagram showing an example of a source program for executing the processing of S726, which will be described later, during the reel stop control processing.
まず、メインＣＰＵ１０１は、リール停止可能信号ＯＦＦ処理を行う（Ｓ７１１）。この処理では、メインＣＰＵ１０１は、主に、リール停止可能信号ＯＦＦデータのポート出力処理を行う。また、この処理は、メインＲＡＭ１０３の規定外作業領域を使用して行われる。なお、リール停止可能信号ＯＦＦ処理の詳細については、後述の図１４１を参照しながら後で説明する。 First, the main CPU 101 performs reel stop enable signal OFF processing (S711). In this processing, the main CPU 101 mainly performs port output processing of reel stop enable signal OFF data. This processing is also performed using the non-regular work area of the main RAM 103. Details of the reel stop enable signal OFF processing will be explained later with reference to Figure 141, which will be described later.
次いで、メインＣＰＵ１０１は、全リールの回転速度が所定の一定速度に到達したか否か（「定速」になったか否か）を判別する（Ｓ７１２）。Ｓ７１２において、メインＣＰＵ１０１が、全リールの回転速度が「定速」になっていないと判別したとき（Ｓ７１２がＮＯ判定の場合）、メインＣＰＵ１０１は、Ｓ７１２の処理を繰り返す。 Next, the main CPU 101 determines whether the rotation speed of all reels has reached a predetermined constant speed (whether it has become a "constant speed") (S712). If the main CPU 101 determines in S712 that the rotation speed of all reels has not become a "constant speed" (if S712 returns NO), the main CPU 101 repeats the processing of S712.
一方、Ｓ７１２において、メインＣＰＵ１０１が、全リールの回転速度が「定速」になったと判別したとき（Ｓ７１２がＹＥＳ判定の場合）、メインＣＰＵ１０１は、リール停止可能信号ＯＮ処理を行う（Ｓ７１３）。この処理では、メインＣＰＵ１０１は、主に、リール停止可能信号ＯＮデータのポート出力処理を行う。また、この処理は、メインＲＡＭ１０３の規定外作業領域を使用して行われる。なお、リール停止可能信号ＯＮ処理の詳細については、後述の図１４２を参照しながら後で説明する。 On the other hand, when the main CPU 101 determines in S712 that the rotation speed of all reels has become "constant speed" (if S712 returns a YES judgment), the main CPU 101 performs reel stop enable signal ON processing (S713). In this processing, the main CPU 101 mainly performs port output processing of reel stop enable signal ON data. This processing is also performed using the non-regular work area of the main RAM 103. Details of the reel stop enable signal ON processing will be explained later with reference to Figure 142, which will be described later.
次いで、メインＣＰＵ１０１は、有効なストップボタンが押されたか否かを判別する（Ｓ７１４）。 Next, the main CPU 101 determines whether a valid stop button has been pressed (S714).
Ｓ７１４において、メインＣＰＵ１０１が、有効なストップボタンが押されていないと判別したとき（Ｓ７１４がＮＯ判定の場合）、メインＣＰＵ１０１は、処理をＳ７１３の処理に戻し、Ｓ７１３以降の処理を繰り返す。一方、Ｓ７１４において、メインＣＰＵ１０１が、有効なストップボタンが押されたと判別したとき（Ｓ７１４がＹＥＳ判定の場合）、メインＣＰＵ１０１は、作動ストップボタン格納領域（図３３参照）を更新し、ストップボタン未作動カウンタの値を１減算する（Ｓ７１５）。 If the main CPU 101 determines in S714 that a valid stop button has not been pressed (if S714 returns a NO judgment), the main CPU 101 returns the process to S713 and repeats the processes from S713 onwards. On the other hand, if the main CPU 101 determines in S714 that a valid stop button has been pressed (if S714 returns a YES judgment), the main CPU 101 updates the activated stop button storage area (see Figure 33) and decrements the value of the stop button inactivity counter by 1 (S715).
次いで、メインＣＰＵ１０１は、作動ストップボタンから検索対象リールを決定する（Ｓ７１６）。また、この処理では、検索対象リールのリール制御管理情報が格納される回胴制御データ格納領域のアドレス（先頭アドレス）セット処理も行われる（図１３９中のソースコード「ＬＤＱ ＩＸ，ｗＲ１＿ＣＴＲＬ－（ｗＲ２＿ＣＴＲＬ－ｗＲ１＿ＣＴＲＬ）」参照）。 Next, the main CPU 101 determines the reel to be searched using the operation stop button (S716). This process also sets the address (first address) of the reel control data storage area where the reel control management information for the reel to be searched is stored (see source code "LDQ IX, wR1_CTRL-(wR2_CTRL-wR1_CTRL)" in Figure 139).
次いで、メインＣＰＵ１０１は、リール停止可能信号ＯＦＦ処理を行う（Ｓ７１７）。この処理は、上記Ｓ７１１と同様に、メインＲＡＭ１０３の規定外作業領域を使用して行われる。なお、リール停止可能信号ＯＦＦ処理の詳細については、後述の図１４１を参照しながら後で説明する。次いで、メインＣＰＵ１０１は、図柄カウンタの値に基づいて停止開始位置をメインＲＡＭ１０３に格納する（Ｓ７１８）。 Next, the main CPU 101 performs reel stop enable signal OFF processing (S717). This processing is performed using the non-regular work area of the main RAM 103, as in S711 above. Details of the reel stop enable signal OFF processing will be explained later with reference to Figure 141 below. Next, the main CPU 101 stores the stop start position in the main RAM 103 based on the value of the symbol counter (S718).
次いで、メインＣＰＵ１０１は、リール停止選択処理を行う（Ｓ７１９）。詳細な説明は省略するが、この処理では、メインＣＰＵ１０１は、滑り駒数の選択処理を行う。 Next, the main CPU 101 performs a reel stop selection process (S719). While a detailed explanation will be omitted, in this process the main CPU 101 selects the number of sliding symbols.
次いで、メインＣＰＵ１０１は、停止開始位置と、Ｓ７１９で決定された滑り駒数とに基づいて停止予定位置を決定し、該決定した停止予定位置をメインＲＡＭ１０３に格納する（Ｓ７２０）。この処理では、メインＣＰＵ１０１は、停止開始位置に滑り駒数を加算し、その加算結果を停止予定位置とする。 Next, the main CPU 101 determines the planned stop position based on the stop start position and the number of sliding symbols determined in S719, and stores the determined planned stop position in the main RAM 103 (S720). In this process, the main CPU 101 adds the number of sliding symbols to the stop start position, and determines the result of this addition as the planned stop position.
次いで、メインＣＰＵ１０１は、図柄コード格納処理を実行する（Ｓ７２１）。この処理では、停止予定位置に対応する図柄コードが図柄コード格納領域に格納される。次いで、メインＣＰＵ１０１は、制御対象のリールが最終停止（第３停止）のリールであるか否かを判別する（Ｓ７２２）。この処理では、メインＣＰＵ１０１は、ストップボタン未作動カウンタの値に基づいて、制御対象のリールが最終停止（第３停止）のリールであるか否かを判別し、ストップボタン未作動カウンタの値が「０」であるときには、制御対象のリールが最終停止のリールであると判定する。 Next, the main CPU 101 executes a pattern code storage process (S721). In this process, a pattern code corresponding to the planned stop position is stored in the pattern code storage area. Next, the main CPU 101 determines whether the reel to be controlled is the final stop (third stop) reel (S722). In this process, the main CPU 101 determines whether the reel to be controlled is the final stop (third stop) reel based on the value of the stop button inactivity counter, and if the value of the stop button inactivity counter is "0", it determines that the reel to be controlled is the final stop reel.
Ｓ７２２において、メインＣＰＵ１０１が、制御対象のリールが最終停止のリールでないと判別したとき（Ｓ７２２がＮＯ判定の場合）、メインＣＰＵ１０１は、制御変更処理を行う（Ｓ７２３）。この処理では、特定の停止位置にあった場合に、リールの停止に用いる停止情報群が更新される。次いで、メインＣＰＵ１０１は、図１２６で説明した引込優先順位格納処理を行う（Ｓ７２４）。 If the main CPU 101 determines in S722 that the reel to be controlled is not the final reel to stop (if S722 returns NO), the main CPU 101 performs a control change process (S723). In this process, the stop information group used to stop the reels when they are at a specific stop position is updated. Next, the main CPU 101 performs the pull-in priority storage process described in FIG. 126 (S724).
次いで、メインＣＰＵ１０１は、停止間隔残時間待機処理を行う（Ｓ７２５）。この処理では、メインＣＰＵ１０１は、予め設定された所定のリール停止間隔時間が経過するまで、待機処理を行う。そして、Ｓ７２５の処理後、メインＣＰＵ１０１は、処理をＳ７１１の処理に戻し、Ｓ７１１以降の処理を繰り返す。 Next, the main CPU 101 performs a remaining stop interval time standby process (S725). In this process, the main CPU 101 performs standby processing until a predetermined reel stop interval time has elapsed. After processing S725, the main CPU 101 returns processing to S711 and repeats the processes from S711 onwards.
ここで再度、Ｓ７２２の処理に戻って、Ｓ７２２において、メインＣＰＵ１０１が、制御対象のリールが最終停止のリールであると判別したとき（Ｓ７２２がＹＥＳ判定の場合）、メインＣＰＵ１０１は、全リールの励磁が停止状態であるか否かを判別する（Ｓ７２６）。Ｓ７２６において、メインＣＰＵ１０１が、全リールの励磁が停止状態でないと判別したとき（Ｓ７２６がＮＯ判定の場合）、メインＣＰＵ１０１は、Ｓ７２６の処理を繰り返す。 Now, returning to the processing of S722, if the main CPU 101 determines in S722 that the reel to be controlled is the last reel to stop (if S722 returns a YES), the main CPU 101 determines whether the excitation of all reels is stopped (S726). If the main CPU 101 determines in S726 that the excitation of all reels is not stopped (if S726 returns a NO), the main CPU 101 repeats the processing of S726.
一方、Ｓ７２６において、メインＣＰＵ１０１が、全リールの励磁が停止状態であると判別したとき（Ｓ７２６がＹＥＳ判定の場合）、メインＣＰＵ１０１は、第３停止操作されたストップボタンがオン状態のままである（ストップボタンが放されていない）か否かを判別する（Ｓ７２７）。Ｓ７２７において、メインＣＰＵ１０１が、第３停止操作されたストップボタンがオン状態のままであると判別したとき（Ｓ７２７がＹＥＳ判定の場合）、メインＣＰＵ１０１は、Ｓ７２７の処理を繰り返す。一方、Ｓ７２７において、メインＣＰＵ１０１が、第３停止操作されたストップボタンがオン状態のままでないと判別したとき（Ｓ７２７がＮＯ判定の場合）、メインＣＰＵ１０１は、リール停止制御処理を終了し、処理をメインフロー（図８２参照）のＳ２１４に移す。 On the other hand, when the main CPU 101 determines in S726 that all reels are stopped (if S726 returns a YES judgment), it determines whether the stop button that was operated to perform the third stop remains on (the stop button has not been released) (S727). When the main CPU 101 determines in S727 that the stop button that was operated to perform the third stop remains on (if S727 returns a YES judgment), it repeats the processing of S727. On the other hand, when the main CPU 101 determines in S727 that the stop button that was operated to perform the third stop does not remain on (if S727 returns a NO judgment), it ends the reel stop control processing and proceeds to S214 of the main flow (see FIG. 82).
本実施形態では、上述のようにしてリール停止制御処理が行われる。なお、上述したリール停止制御処理中のＳ７１１～Ｓ７１６の処理は、メインＣＰＵ１０１が、図１３９のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。図１３９に示すように、本実施形態のリール停止制御処理のソースプログラムでは、メインＣＰＵ１０１専用命令コードである、例えば、Ｑレジスタ（拡張レジスタ）を用いてアドレス指定を行う「ＬＤＱ」命令や、「ＣＡＬＬＦ」命令が用いられる。 In this embodiment, the reel stop control process is performed as described above. Note that the processes of S711 to S716 during the reel stop control process described above are performed by the main CPU 101 by sequentially executing each source code defined in the source program of FIG. 139. As shown in FIG. 139, the source program for the reel stop control process in this embodiment uses instruction codes exclusive to the main CPU 101, such as the "LDQ" instruction, which specifies an address using the Q register (extension register), and the "CALLF" instruction.
それゆえ、リール停止制御処理において、このようなメインＣＰＵ１０１専用命令コードを用いることにより、リール制御処理のソースプログラムの容量を削減することができるともに、リール停止制御処理の処理効率を向上させることができる。すなわち、本実施形態では、主制御回路９０におけるプログラム処理速度の効率化と容量の削減とを行うことが可能となり、削減した容量に応じて増加したメインＲＯＭ１０２の空き領域を活用して、遊技性を高めることが可能となる。 Therefore, by using such main CPU 101-exclusive instruction codes in the reel stop control processing, it is possible to reduce the size of the source program for the reel control processing and improve the processing efficiency of the reel stop control processing. In other words, in this embodiment, it is possible to improve the efficiency of the program processing speed and reduce the size in the main control circuit 90, and by utilizing the free space in the main ROM 102 that increases in accordance with the reduced size, it is possible to improve playability.
また、上述したリール停止制御処理中のＳ７２６の判定処理は、メインＣＰＵ１０１が、図１４０のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。この処理は、図１４０に示すように、ソースプログラム上では、「ＬＤＱ」命令、「ＯＲＱ」命令（所定の論理和演算命令）を用いて実行される。 Furthermore, the determination process of S726 during the reel stop control process described above is performed by the main CPU 101 by sequentially executing each source code defined in the source program of FIG. 140. As shown in FIG. 140, this process is executed using the "LDQ" instruction and the "ORQ" instruction (a predetermined logical sum operation instruction) in the source program.
なお、「ＯＲＱ」命令は、論理和演算を行う命令コードであり、Ｑレジスタ（拡張レジスタ）を用いてアドレス指定を行うメインＣＰＵ１０１専用命令コードである。そして、ソースプログラム上において、例えば、ソースコード「ＯＲＱ （ｋ）」が実行されると、Ｑレジスタの格納データ（上位側アドレス値）及び１バイトの整数ｋ（直値：下位側アドレス値）で指定されたアドレスのメモリの内容（格納データ）と、Ａレジスタの内容（格納データ）との論理和演算が行われ、その演算結果がＡレジスタに記憶される。 The "ORQ" instruction is an instruction code that performs a logical sum operation and is an instruction code exclusive to the main CPU 101 that specifies an address using the Q register (extension register). When the source code "ORQ (k)" is executed in a source program, for example, a logical sum operation is performed on the memory contents (stored data) at the address specified by the data stored in the Q register (upper address value) and the 1-byte integer k (immediate value: lower address value) and the contents of the A register (stored data), and the result of this operation is stored in the A register.
それゆえ、リール停止制御処理中のＳ７２６の判定処理において、まず、図１４０中のソースコード「ＬＤＱ Ａ，（．ＬＯＷ．ｗＲ１＿ＴＩＭ）」が実行されると、Ｑレジスタの格納データと、整数値「．ＬＯＷ．ｗＲ１＿ＴＩＭ」とで指定されるアドレスのメモリの内容（第１リールの励磁タイマー値）がＡレジスタにロードされる。なお、本実施形態では、メインＲＡＭ１０３内における第１リールの励磁タイマー値が格納された領域のアドレスは、「Ｆ０３２ｈ」である。そして、上述したＳ７２６の判定処理では、ＬＤＱ命令実行時に予めＱレジスタに、アドレス「ｗＲ１＿ＴＩＭ（Ｆ０３２ｈ）」の上位側アドレス値「Ｆ０ｈ」がセットされ、ｋの値（直値）には、下位側アドレス値（「．ＬＯＷ．ｗＲ２＿ＴＩＭ」＝３２ｈ）が代入される。 Therefore, in the determination process of S726 during the reel stop control process, when the source code "LDQ A, (.LOW.wR1_TIM)" in FIG. 140 is executed, the data stored in the Q register and the contents of the memory at the address specified by the integer value ".LOW.wR1_TIM" (the excitation timer value for the first reel) are loaded into the A register. In this embodiment, the address of the area in main RAM 103 where the excitation timer value for the first reel is stored is "F032h." Then, in the determination process of S726 described above, when the LDQ command is executed, the upper address value "F0h" of the address "wR1_TIM (F032h)" is set in the Q register in advance, and the lower address value (".LOW.wR2_TIM" = 32h) is assigned to the value (immediate value) of k.
次いで、図１４０中のソースコード「ＯＲＱ （．ＬＯＷ．ｗＲ２＿ＴＩＭ）」が実行されると、Ｑレジスタの格納データ（Ｆ０ｈ）と、第２リールの励磁タイマー値が格納された領域のアドレス「ｗＲ２＿ＴＩＭ（Ｆ０３Ｄｈ）」の下位側アドレス値（３Ｄｈ）で指定されたアドレスのメモリの内容（第２リールの励磁タイマー値）と、Ａレジスタの内容（第１リールの励磁タイマー値）との論理和演算が行われ、その演算結果（第１リールの励磁タイマー値と第２リールの励磁タイマー値との合成結果）がＡレジスタに記憶される。次いで、図１４０中のソースコード「ＯＲＱ （．ＬＯＷ．ｗＲ３＿ＴＩＭ）」が実行されると、Ｑレジスタの格納データ（Ｆ０ｈ）と、第３リールの励磁タイマー値が格納された領域のアドレス「ｗＲ３＿ＴＩＭ（Ｆ０４８ｈ）」の下位側アドレス値（４８ｈ）で指定されたアドレスのメモリの内容（第３リールの励磁タイマー値）と、Ａレジスタの内容（第１リールの励磁タイマー値と第２リールの励磁タイマー値との合成結果）との論理和演算が行われ、その演算結果（第１～第３リールの励磁タイマー値の合成結果）がＡレジスタに記憶される。 Next, when the source code "ORQ (.LOW.wR2_TIM)" in Figure 140 is executed, a logical OR operation is performed on the data stored in the Q register (F0h), the contents of the memory at the address specified by the lower address value (3Dh) of the address of the area where the excitation timer value for the second reel is stored (excitation timer value for the second reel), and the contents of the A register (excitation timer value for the first reel), and the result of this operation (the combined result of the excitation timer value for the first reel and the excitation timer value for the second reel) is stored in the A register. Next, when the source code "ORQ (.LOW.wR3_TIM)" in FIG. 140 is executed, a logical OR operation is performed on the data stored in the Q register (F0h), the memory contents at the address specified by the lower address value (48h) of "wR3_TIM (F048h)," the address of the area where the excitation timer value for the third reel is stored (the excitation timer value for the third reel), and the contents of the A register (the combined excitation timer value for the first reel and the excitation timer value for the second reel), and the result of this operation (the combined excitation timer value for the first through third reels) is stored in the A register.
上述のように、本実施形態では、リール（回胴）の停止状態のチェック処理において、Ｑレジスタ（拡張レジスタ）を用いた各種メインＣＰＵ１０１専用命令コードが用いられる。それゆえ、これらのメインＣＰＵ１０１専用命令コードを用いることにより、直値により、メインＲＯＭ１０２、メインＲＡＭ１０３やメモリーマップＩ／Ｏにアクセスすることができ、ソースプログラム上において、アドレス設定に係る命令を省略することができ、その分、ソースプログラムの容量（メインＲＯＭ１０２の使用容量）を低減することができる。この結果、本実施形態では、メインＲＯＭ１０２において、空き容量を確保する（増大させる）ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 As described above, in this embodiment, various main CPU 101-exclusive instruction codes using the Q register (extension register) are used in the process of checking the stopped state of the reels. Therefore, by using these main CPU 101-exclusive instruction codes, it is possible to access the main ROM 102, main RAM 103, and memory-mapped I/O directly, and instructions related to address setting can be omitted from the source program, thereby reducing the source program capacity (usage capacity of the main ROM 102). As a result, in this embodiment, it is possible to secure (increase) free space in the main ROM 102, and by utilizing the increased free space, it is possible to improve gameplay.
上述のように、本実施形態のリール停止制御処理中の上記各種処理では、上述したメインＣＰＵ１０１専用の各種命令コードが適宜用いられ、対応する処理の効率化及びソースプログラムの容量の削減を実現している。その結果、本実施形態では、主制御回路９０のプログラム処理速度の効率化と容量の削減とを図ることができ、削減した容量に対応する空き領域を活用して、遊技性を高めることが可能となる。 As mentioned above, in the various processes during the reel stop control process of this embodiment, the various instruction codes dedicated to the main CPU 101 described above are used as appropriate, thereby improving the efficiency of the corresponding processes and reducing the size of the source program. As a result, this embodiment can improve the efficiency of the program processing speed of the main control circuit 90 and reduce the size, and the free space corresponding to the reduced size can be utilized to improve playability.
［リール停止可能信号ＯＦＦ処理］
次に、図１４１を参照して、リール停止制御処理（図１３８参照）中のＳ７１１又はＳ７１７で行うリール停止可能信号ＯＦＦ処理について説明する。なお、図１４１は、リール停止可能信号ＯＦＦ処理の手順を示すフローチャートである。
[Reel stop signal OFF processing]
Next, the reel stop enable signal OFF process performed in S711 or S717 of the reel stop control process (see Fig. 138) will be described with reference to Fig. 141. Fig. 141 is a flowchart showing the procedure for the reel stop enable signal OFF process.
まず、メインＣＰＵ１０１は、スタックポインタ（ＳＰ）にセットされているメインＲＡＭ１０３のスタックエリア（図１２Ｃ参照）のアドレスを退避させる（Ｓ７３１）。次いで、メインＣＰＵ１０１は、スタックポインタ（ＳＰ）に規定外スタックエリアのアドレスをセットする（Ｓ７３２）。 First, the main CPU 101 saves the address of the stack area of the main RAM 103 (see Figure 12C) set in the stack pointer (SP) (S731). Next, the main CPU 101 sets the address of the non-standard stack area in the stack pointer (SP) (S732).
次いで、メインＣＰＵ１０１は、全てのレジスタにセットされているデータを退避させる（Ｓ７３３）。次いで、メインＣＰＵ１０１は、リール停止可能信号ＯＦＦデータのセット処理を行う（Ｓ７３４）。 Next, the main CPU 101 saves the data set in all registers (S733). Next, the main CPU 101 performs processing to set the reel stop enable signal OFF data (S734).
次いで、メインＣＰＵ１０１は、規定外ポート出力処理を行う（Ｓ７３５）。この処理では、メインＣＰＵ１０１は、リール停止可能信号ＯＦＦデータに基づいて、後述のＯＦＦ出力データ（出力オフモードデータ）の生成及び出力処理を行う。なお、この処理は、メインＲＡＭ１０３の規定外作業領域を使用して行われる。規定外ポート出力処理の詳細については、後述の図１４３を参照しながら後で説明する。 Next, the main CPU 101 performs non-standard port output processing (S735). In this processing, the main CPU 101 generates and outputs OFF output data (output off mode data) described below based on the reel stop enable signal OFF data. This processing is performed using the non-standard work area of the main RAM 103. Details of the non-standard port output processing will be explained later with reference to Figure 143.
次いで、メインＣＰＵ１０１は、Ｓ７３３で退避させた全レジスタのデータを復帰させる（Ｓ７３６）。次いで、メインＣＰＵ１０１は、Ｓ７３１で退避させたスタックエリアのアドレスをスタックポインタ（ＳＰ）にセットする（Ｓ７３７）。 Next, the main CPU 101 restores the data in all registers that was saved in S733 (S736). Next, the main CPU 101 sets the address of the stack area that was saved in S731 to the stack pointer (SP) (S737).
そして、Ｓ７３７の処理後、メインＣＰＵ１０１は、リール停止可能信号ＯＦＦ処理を終了する。この際、実行したリール停止可能信号ＯＦＦ処理がリール停止制御処理（図１３８参照）中のＳ７１１の処理である場合には、メインＣＰＵ１０１は、処理をリール停止制御処理中のＳ７１２の処理に移す。一方、実行したリール停止可能信号ＯＦＦ処理がリール停止制御処理（図１３８参照）中のＳ７１７の処理である場合には、メインＣＰＵ１０１は、処理をリール停止制御処理中のＳ７１８の処理に移す。 Then, after processing S737, the main CPU 101 ends the reel stop enable signal OFF processing. At this time, if the executed reel stop enable signal OFF processing is the processing of S711 during the reel stop control processing (see FIG. 138), the main CPU 101 transfers processing to the processing of S712 during the reel stop control processing. On the other hand, if the executed reel stop enable signal OFF processing is the processing of S717 during the reel stop control processing (see FIG. 138), the main CPU 101 transfers processing to the processing of S718 during the reel stop control processing.
［リール停止可能信号ＯＮ処理］
次に、図１４２を参照して、リール停止制御処理（図１３８参照）中のＳ７１３で行うリール停止可能信号ＯＮ処理について説明する。なお、図１４２は、リール停止可能信号ＯＮ処理の手順を示すフローチャートである。
[Reel stop enable signal ON processing]
Next, the reel stop enable signal ON process performed in S713 of the reel stop control process (see Fig. 138) will be described with reference to Fig. 142. Fig. 142 is a flowchart showing the procedure for the reel stop enable signal ON process.
まず、メインＣＰＵ１０１は、スタックポインタ（ＳＰ）にセットされているメインＲＡＭ１０３のスタックエリア（図１２Ｃ参照）のアドレスを退避させる（Ｓ７４１）。次いで、メインＣＰＵ１０１は、スタックポインタ（ＳＰ）に規定外スタックエリアのアドレスをセットする（Ｓ７４２）。 First, the main CPU 101 saves the address of the stack area of the main RAM 103 (see Figure 12C) set in the stack pointer (SP) (S741). Next, the main CPU 101 sets the address of the non-standard stack area in the stack pointer (SP) (S742).
次いで、メインＣＰＵ１０１は、全てのレジスタにセットされているデータを退避させる（Ｓ７４３）。次いで、メインＣＰＵ１０１は、作動ストップボタン格納領域（図３３参照）を参照し、ストップボタン状態を取得する（Ｓ７４４）。次いで、メインＣＰＵ１０１は、リール停止可能信号ＯＮデータのセット処理を行う（Ｓ７４５）。 Next, the main CPU 101 saves the data set in all registers (S743). Next, the main CPU 101 references the activated stop button storage area (see Figure 33) and obtains the stop button status (S744). Next, the main CPU 101 performs processing to set the reel stop enable signal ON data (S745).
次いで、メインＣＰＵ１０１は、規定外ポート出力処理を行う（Ｓ７４６）。この処理では、メインＣＰＵ１０１は、リール停止可能信号ＯＮデータに基づいて、後述のＯＮ出力データ（出力オンモードデータ）の生成及び出力処理を行う。なお、この処理は、メインＲＡＭ１０３の規定外作業領域を使用して行われる。規定外ポート出力処理の詳細については、後述の図１４３を参照しながら後で説明する。 Next, the main CPU 101 performs non-standard port output processing (S746). In this processing, the main CPU 101 generates and outputs ON output data (output ON mode data), which will be described later, based on the reel stop enable signal ON data. This processing is performed using the non-standard work area of the main RAM 103. Details of the non-standard port output processing will be explained later with reference to Figure 143.
次いで、メインＣＰＵ１０１は、Ｓ７４３で退避させた全レジスタのデータを復帰させる（Ｓ７４７）。次いで、メインＣＰＵ１０１は、Ｓ７４１で退避させたスタックエリアのアドレスをスタックポインタ（ＳＰ）にセットする（Ｓ７４８）。そして、Ｓ７４８の処理後、メインＣＰＵ１０１は、リール停止可能信号ＯＮ処理を終了し、処理をリール停止制御処理（図１３８参照）中のＳ７１４の処理に移す。 The main CPU 101 then restores the data in all registers that was saved in S743 (S747). The main CPU 101 then sets the address of the stack area that was saved in S741 to the stack pointer (SP) (S748). After processing S748, the main CPU 101 then ends the reel stop enable signal ON processing, and proceeds to processing S714 in the reel stop control processing (see Figure 138).
［規定外ポート出力処理］
次に、図１４３及び図１４４を参照して、リール停止可能信号ＯＦＦ処理（図１４１参照）中のＳ７３５及びリール停止可能信号ＯＮ処理（図１４２参照）中のＳ７４６で行う規定外ポート出力処理について説明する。なお、図１４３は、規定外ポート出力処理の手順を示すフローチャートである。また、図１４４は、規定外ポート出力処理を実行するためのソースプログラムの一例を示す図である。
[Non-standard port output processing]
Next, with reference to Figures 143 and 144, the non-standard port output processing performed in S735 during the reel stop enable signal OFF processing (see Figure 141) and in S746 during the reel stop enable signal ON processing (see Figure 142) will be described. Figure 143 is a flowchart showing the procedure for the non-standard port output processing. Figure 144 is a diagram showing an example of a source program for executing the non-standard port output processing.
まず、メインＣＰＵ１０１は、ポート出力設定がＯＮ出力モードであるか否かを判別する（Ｓ７５１）。この処理において、メインＣＰＵ１０１は、リール停止可能信号ＯＮデータがセットされている場合には、ポート出力設定がＯＮ出力モードであると判定し、リール停止可能信号ＯＦＦデータがセットされている場合には、ポート出力設定がＯＮ出力モードでないと判定する。 First, the main CPU 101 determines whether the port output setting is the ON output mode (S751). In this process, if the reel stop enable signal ON data is set, the main CPU 101 determines that the port output setting is the ON output mode, and if the reel stop enable signal OFF data is set, the main CPU 101 determines that the port output setting is not the ON output mode.
Ｓ７５１において、メインＣＰＵ１０１が、ポート出力設定がＯＮ出力モードであると判別したとき（Ｓ７５１がＹＥＳ判定の場合）、メインＣＰＵ１０１は、後述のＳ７５３の処理を行う。一方、Ｓ７５１において、メインＣＰＵ１０１が、ポート出力設定がＯＮ出力モードでないと判別したとき（Ｓ７５１がＮＯ判定の場合）、メインＣＰＵ１０１は、ＯＦＦ出力データ（出力オフモードデータ）の生成処理を行う（Ｓ７５２）。この処理では、現在、出力オン状態となっているポート（ビット）のうち、オフ状態にしたいポート（ビット）をオフ状態にするとともに、現在、出力オフ状態となっているポート（ビット）をオフ状態に維持するためのＯＦＦ出力データが生成される。 When the main CPU 101 determines in S751 that the port output setting is the ON output mode (if S751 returns a YES), the main CPU 101 performs the processing of S753, which will be described later. On the other hand, when the main CPU 101 determines in S751 that the port output setting is not the ON output mode (if S751 returns a NO), the main CPU 101 performs processing to generate OFF output data (output OFF mode data) (S752). In this processing, of the ports (bits) currently in the output ON state, ports (bits) that are to be turned OFF are turned OFF, and OFF output data is generated to maintain the ports (bits) currently in the output OFF state in the OFF state.
Ｓ７５２の処理後又はＳ７５１がＮＯ判定の場合、メインＣＰＵ１０１は、ＯＮ出力データ（出力オンモードデータ）の生成処理を行う（Ｓ７５３）。この処理では、現在、出力オフ状態となっているポート（ビット）のうち、オン状態にしたいポート（ビット）をオン状態にするとともに、現在、出力オン状態となっているポート（ビット）をオン状態に維持するためのＯＮ出力データが生成される。次いで、メインＣＰＵ１０１は、生成された出力データを指定ポートから出力する（Ｓ７５４）。 After processing S752 or if S751 returns NO, the main CPU 101 performs processing to generate ON output data (output on mode data) (S753). In this processing, of the ports (bits) currently in the output off state, the ports (bits) that are to be turned on are turned on, and ON output data is generated to maintain the ports (bits) currently in the output on state in the on state. Next, the main CPU 101 outputs the generated output data from the specified port (S754).
そして、Ｓ７５４の処理後、メインＣＰＵ１０１は、規定外ポート出力処理を終了する。この際、実行した規定外ポート出力処理がリール停止可能信号ＯＦＦ処理（図１４１参照）中のＳ７３５の処理である場合には、メインＣＰＵ１０１は、処理をリール停止可能信号ＯＦＦ処理中のＳ７３６の処理に移す。一方、実行した規定外ポート出力処理がリール停止可能信号ＯＮ処理（図１４２参照）中のＳ７４６の処理である場合には、メインＣＰＵ１０１は、処理をリール停止可能信号ＯＮ処理中のＳ７４７の処理に移す。 Then, after processing S754, the main CPU 101 ends the non-standard port output processing. At this time, if the non-standard port output processing that was executed is the processing of S735 during the reel stop enable signal OFF processing (see FIG. 141), the main CPU 101 transfers processing to the processing of S736 during the reel stop enable signal OFF processing. On the other hand, if the non-standard port output processing that was executed is the processing of S746 during the reel stop enable signal ON processing (see FIG. 142), the main CPU 101 transfers processing to the processing of S747 during the reel stop enable signal ON processing.
本実施形態では、上述のようにして規定外ポート出力処理が行われる。そして、上述した規定外ポート出力処理は、メインＣＰＵ１０１が、図１４４のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。 In this embodiment, the non-standard port output processing is performed as described above. The non-standard port output processing described above is performed by the main CPU 101 sequentially executing each source code specified in the source program in Figure 144.
その中で、上述した規定外ポート出力処理中のＳ７５２のＯＦＦ出力データの生成処理は、図１４４中のソースコード「ＸＯＲ （ＨＬ）」及び「ＡＮＤ （ＨＬ）」をこの順で実行することに行われる。また、上述した規定外ポート出力処理中のＳ７５３のＯＮ出力データの生成処理は、図１４４中のソースコード「ＯＲ （ＨＬ）」を実行することに行われる。 Among these, the process of generating OFF output data in S752 during the above-mentioned non-standard port output processing is performed by executing the source code "XOR (HL)" and "AND (HL)" in Figure 144 in that order. Furthermore, the process of generating ON output data in S753 during the above-mentioned non-standard port output processing is performed by executing the source code "OR (HL)" in Figure 144.
ソースプログラム上において、このような各出力データの生成処理を行うことにより、Ｓ７５２のＯＦＦ出力データの生成処理後に、Ｓ７５３のＯＮ出力データの生成処理が行われてもＳ７５２で生成されたＯＦＦ出力データは変化しない。 By performing this process to generate each output data in the source program, even if the process to generate ON output data in S753 is performed after the process to generate OFF output data in S752, the OFF output data generated in S752 will not change.
例えば、ポート出力設定がＯＦＦ出力モードであり、今回の処理でオフ状態にしたい規定外ポートを示す出力データが「０００１０１１１」（「１」がオフ状態にしたいビット）であり、現在、規定外ポートに出力されている出力データ（バックアップデータ）が「０１０１００１１」（「１」が現在、オン状態のビット）である場合、バックアップデータのビット０、ビット１及びビット５のデータを「１」から「０」にするためのＯＦＦ出力データが生成される。この場合、まず、図１４４中のソースコード「ＸＯＲ （ＨＬ）」が実行されると、出力データ「０００１０１１１」と、バックアップデータ「０１０１００１１」との排他的論理和演算が行われ、演算結果として「０１０００１００」が得られる。次いで、図１４４中のソースコード「ＡＮＤ （ＨＬ）」が実行されると、演算結果「０１０００１００」とバックアップデータ「０１０１００１１」との論理積演算が行われ、演算結果「０１００００００」がＯＦＦ出力データとして生成される。 For example, if the port output setting is OFF output mode, the output data indicating the non-standard port to be turned OFF in this process is "00010111" ("1" is the bit to be turned OFF), and the output data (backup data) currently being output to the non-standard port is "01010011" ("1" is the bit currently ON), OFF output data is generated to change the data in bits 0, 1, and 5 of the backup data from "1" to "0." In this case, when the source code "XOR (HL)" in Figure 144 is first executed, an exclusive OR operation is performed on the output data "00010111" and the backup data "01010011," and the operation result is "01000100." Next, when the source code "AND (HL)" in Figure 144 is executed, a logical AND operation is performed on the operation result "01000100" and the backup data "01010011", and the operation result "01000000" is generated as OFF output data.
その後、Ｓ７５３のＯＮ出力データの生成処理が（図１４４中のソースコード「ＯＲ （ＨＬ）」）が実行されると、演算結果「０１００００００」（ＯＦＦ出力データ）と、今回の処理でオン状態にしたい規定外ポートを示す出力データ「００００００００」（ポート出力設定がＯＦＦ出力モードであるので、出力データの各ビットには「０」がセットされる）との論理和演算が行われ、演算結果として「０１００００００」が得られ、ＯＦＦ出力データは変化しない。定性的には、ポート出力設定がＯＦＦ出力モードである場合、Ｓ７５３のＯＮ出力データの生成処理では、ＯＦＦ出力データにおいて出力オン状態となっているポート（ビット）をオン状態に維持するための出力データが生成されるので、Ｓ７５２のＯＦＦ出力データの生成処理後に、Ｓ７５３のＯＮ出力データの生成処理が行われてもＳ７５２で生成されたＯＦＦ出力データは変化しない。 Then, when the ON output data generation process of S753 (source code "OR (HL)" in Figure 144) is executed, a logical OR operation is performed on the result of the operation "01000000" (OFF output data) and the output data "00000000" indicating the non-standard port to be turned ON in this process (since the port output setting is OFF output mode, each bit of the output data is set to "0"). The operation result is "01000000", and the OFF output data remains unchanged. Qualitatively, when the port output setting is OFF output mode, the ON output data generation process of S753 generates output data to maintain the ports (bits) that are set to output ON in the OFF output data in an ON state. Therefore, even if the ON output data generation process of S753 is performed after the OFF output data generation process of S752, the OFF output data generated in S752 remains unchanged.
［入賞検索処理］
次に、図１４５～図１４７を参照して、メインフロー（図８２参照）中のＳ２１４で行う入賞検索処理について説明する。なお、図１４５は、入賞検索処理の手順を示すフローチャートである。図１４６は、入賞検索処理を実行するためのソースプログラムの一例を示す図である。また、図１４７は、入賞検索処理のソースプログラム上で、実際に参照される払出枚数データテーブルの構成の一例を示す図である。
[Winner search process]
Next, with reference to Figures 145 to 147, the winning search process performed in S214 of the main flow (see Figure 82) will be described. Figure 145 is a flowchart showing the steps of the winning search process. Figure 146 is a diagram showing an example of a source program for executing the winning search process. Figure 147 is a diagram showing an example of the configuration of a payout number data table actually referenced in the source program of the winning search process.
まず、メインＣＰＵ１０１は、図柄コード格納領域（図３５参照）に格納された各格納領域のデータを、入賞作動フラグ格納領域（図２８～図３０参照）の対応する格納領域に転送して保存する（Ｓ７６１）。そして、この処理終了時点では、ＤＥレジスタに入賞作動フラグ格納領域の最後尾のアドレスがセットされる。 First, the main CPU 101 transfers and saves the data from each storage area stored in the symbol code storage area (see Figure 35) to the corresponding storage area in the win activation flag storage area (see Figures 28 to 30) (S761). Then, at the end of this process, the DE register is set to the last address of the win activation flag storage area.
次いで、メインＣＰＵ１０１は、払出枚数データテーブルのアドレス（図１４７に示す払出枚数データテーブルの先頭アドレス「ｄＰＡＹＮＵＭＴＢ」）をＨＬレジスタにセットする（Ｓ７６２）。次いで、メインＣＰＵ１０１は、払出枚数テーブル数（本実施形態では「５」）を入賞検索カウンタの初期値とし、該初期値をＢレジスタにセットする（Ｓ７６３）。 Next, the main CPU 101 sets the address of the payout number data table (the top address of the payout number data table shown in FIG. 147, "dPAYNUMTB") in the HL register (S762). Next, the main CPU 101 sets the payout number table number ("5" in this embodiment) as the initial value of the winning search counter, and sets this initial value in the B register (S763).
次いで、メインＣＰＵ１０１は、ＨＬレジスタにセットされたアドレスに基づいて、メダルの払出枚数（本実施形態では、１枚、２枚、３枚及び９枚のいずれか）のデータをＣレジスタにセットし、判定対象データをＡレジスタにセットし、ＨＬレジスタにセットされているアドレスに「２」を加算（＋２更新）する（Ｓ７６４）。なお、図１４７に示す払出枚数データテーブルにおいて、メダルの払出枚数のデータは、「払出枚数（１，２，３又は９）＊２＋０」であり、判定対象データは、払出枚数のデータの次のアドレスに格納されている１バイトのデータ（例えば「１１１１１０００Ｂ」等）である。また、以下では、Ｃレジスタにセットされたメダルの払出枚数のデータ「払出枚数（１，２，３又は９）＊２＋０」内のデータ「０」を「判定ビット」という。この判定ビットは入賞検索の判定対象ブロックであるか否かを示す情報である。 Next, the main CPU 101 sets the number of medals to be paid out (in this embodiment, one, two, three, or nine) in the C register based on the address set in the HL register, sets the data to be judged in the A register, and adds "2" to the address set in the HL register (updates by +2) (S764). In the payout number data table shown in FIG. 147, the data for the number of medals to be paid out is "Number of medals paid out (1, 2, 3, or 9) * 2 + 0," and the data to be judged is one byte of data (e.g., "11111000B") stored in the address next to the data for the number of medals to be paid out (1, 2, 3, or 9) * 2 + 0). Below, the "0" in the data for the number of medals to be paid out set in the C register, "Number of medals paid out (1, 2, 3, or 9) * 2 + 0," is referred to as the "judgment bit." This judgment bit is information indicating whether or not the block is the target of judgment for prize search.
次いで、メインＣＰＵ１０１は、Ｃレジスタにセットされたメダルの払出枚数のデータから判定ビットの値を抽出する（Ｓ７６５）。次いで、メインＣＰＵ１０１は、抽出した判定ビットの値に基づいて、判定対象ブロックであるか否かを判別する（Ｓ７６６）。この処理において、メインＣＰＵ１０１は、抽出した判定ビットの値が「１」である場合に、判定対象ブロックであると判定する。なお、本実施形態では、図１４７に示すように、メダルの払出枚数に関係なく、判定ビットの値は、常に「０」であるので、Ｓ７６６の処理は必ずＮＯ判定となる。 Next, the main CPU 101 extracts the value of the determination bit from the data on the number of medals paid out set in the C register (S765). Next, the main CPU 101 determines whether or not the block is the one to be determined based on the value of the extracted determination bit (S766). In this process, the main CPU 101 determines that the block is the one to be determined if the value of the extracted determination bit is "1". Note that in this embodiment, as shown in FIG. 147, the value of the determination bit is always "0" regardless of the number of medals paid out, so the process of S766 always results in a NO determination.
Ｓ７６６において、メインＣＰＵ１０１が、判定対象ブロックでないと判別したとき（Ｓ７６６がＮＯ判定の場合）、メインＣＰＵ１０１は、後述のＳ７６８の処理を行う。一方、Ｓ７６６において、メインＣＰＵ１０１が、判定対象ブロックであると判別したとき（Ｓ７６６がＹＥＳ判定の場合）、メインＣＰＵ１０１は、ＤＥレジスタにセットされている入賞作動フラグ格納領域のアドレスを１減算（－１更新）する（Ｓ７６７）。 In S766, when the main CPU 101 determines that the block is not the one to be judged (if S766 is a NO judgment), the main CPU 101 performs the processing of S768, which will be described later. On the other hand, in S766, when the main CPU 101 determines that the block is the one to be judged (if S766 is a YES judgment), the main CPU 101 subtracts 1 from the address of the winning activation flag storage area set in the DE register (updates by -1) (S767).
Ｓ７６７の処理後又はＳ７６６がＮＯ判定の場合、メインＣＰＵ１０１は、ＤＥレジスタにセットされた入賞作動フラグ格納領域のアドレスで指定される格納領域のデータを判定データとして抽出する（Ｓ７６８）。 After processing S767 or if S766 returns NO, the main CPU 101 extracts, as determination data, data from the storage area specified by the address of the winning activation flag storage area set in the DE register (S768).
次いで、メインＣＰＵ１０１は、Ｓ７６４でＡレジスタにセットされた判定対象データと、Ｓ７６８で抽出した判定データとに基づいて、判定の結果が入賞であるか否かを判別する（Ｓ７６９）。この処理において、メインＣＰＵ１０１は、Ｓ７６４でＡレジスタにセットされた判定対象データが、Ｓ７６８で抽出した判定データと同じであれば、判定の結果が入賞であると判定する。 The main CPU 101 then determines whether the result of the determination is a win or not based on the determination target data set in the A register in S764 and the determination data extracted in S768 (S769). In this process, if the determination target data set in the A register in S764 is the same as the determination data extracted in S768, the main CPU 101 determines that the result of the determination is a win.
Ｓ７６９において、メインＣＰＵ１０１が、判定の結果が入賞でないと判別したとき（Ｓ７６９がＮＯ判定の場合）、メインＣＰＵ１０１は、後述のＳ７７６の処理を行う。一方、Ｓ７６９において、メインＣＰＵ１０１が、判定の結果が入賞であると判別したとき（Ｓ７６９がＹＥＳ判定の場合）、メインＣＰＵ１０１は、現遊技が３枚遊技（メダルのベット枚数が３枚である遊技）であるか否かを判別する（Ｓ７７０）。 In S769, when the main CPU 101 determines that the result of the judgment is not a win (if S769 is a NO judgment), the main CPU 101 performs the processing of S776 described below. On the other hand, in S769, when the main CPU 101 determines that the result of the judgment is a win (if S769 is a YES judgment), the main CPU 101 determines whether the current game is a three-coin game (a game in which the number of medals bet is three) (S770).
Ｓ７７０において、メインＣＰＵ１０１が、現遊技が３枚遊技であると判別したとき（Ｓ７７０がＹＥＳ判定の場合）、メインＣＰＵ１０１は、後述のＳ７７２の処理を行う。一方、Ｓ７７０において、メインＣＰＵ１０１が、現遊技が３枚遊技でないと判別したとき（Ｓ７７０がＮＯ判定の場合）、メインＣＰＵ１０１は、２枚遊技（メダルのベット枚数が２枚である遊技）の払出枚数（２枚）をＣレジスタにセットする（Ｓ７７１）。 At S770, when the main CPU 101 determines that the current game is a three-coin game (if S770 returns a YES), the main CPU 101 performs the processing of S772, described below. On the other hand, at S770, when the main CPU 101 determines that the current game is not a three-coin game (if S770 returns a NO), the main CPU 101 sets the payout number (two medals) for a two-coin game (a game in which the number of medals bet is two) in the C register (S771).
Ｓ７７１の処理後又はＳ７７０がＹＥＳ判定の場合、メインＣＰＵ１０１は、払出枚数の更新処理を行う（Ｓ７７２）。具体的には、メインＣＰＵ１０１は、現在の入賞枚数カウンタの値に、Ｃレジスタにセットされたメダルの払出枚数を加算し、加算後の値を払出枚数にセットする。 After processing S771 or if S770 returns YES, the main CPU 101 performs a payout number update process (S772). Specifically, the main CPU 101 adds the number of medals to be paid out set in the C register to the current value of the winning medal counter, and sets the resulting value as the payout number.
次いで、メインＣＰＵ１０１は、払出枚数の値が最大払出枚数「１０」未満であるか否かを判別する（Ｓ７７３）。 Next, the main CPU 101 determines whether the value of the payout number is less than the maximum payout number of "10" (S773).
Ｓ７７３において、メインＣＰＵ１０１が、払出枚数の値が最大払出枚数「１０」未満であると判別したとき（Ｓ７７３がＹＥＳ判定の場合）、メインＣＰＵ１０１は、後述のＳ７７５の処理を行う。一方、Ｓ７７３において、メインＣＰＵ１０１が、払出枚数の値が最大払出枚数「１０」未満でないと判別したとき（Ｓ７７３がＮＯ判定の場合）、メインＣＰＵ１０１は、払出枚数に最大払出枚数「１０」をセットする（Ｓ７７４）。 In S773, when the main CPU 101 determines that the value of the payout number is less than the maximum payout number of "10" (if S773 returns a YES), the main CPU 101 performs the processing of S775, described below. On the other hand, in S773, when the main CPU 101 determines that the value of the payout number is not less than the maximum payout number of "10" (if S773 returns a NO), the main CPU 101 sets the payout number to the maximum payout number of "10" (S774).
Ｓ７７４の処理後又はＳ７７３がＹＥＳ判定の場合、メインＣＰＵ１０１は、払出枚数を入賞枚数カウンタに保存する（Ｓ７７５）。 After processing S774 or if S773 returns YES, the main CPU 101 stores the payout number in the winning coin counter (S775).
Ｓ７７５の処理後又はＳ７６９がＮＯ判定の場合、メインＣＰＵ１０１は、他の入賞があるか否かを判別する（Ｓ７７６）。Ｓ７７６において、メインＣＰＵ１０１が、他の入賞があると判別したとき（Ｓ７７６がＹＥＳ判定の場合）、メインＣＰＵ１０１は、処理をＳ７６９の処理に戻し、Ｓ７６９以降の処理を繰り返す。 After processing S775 or if the result of S769 is NO, the main CPU 101 determines whether or not another prize has been won (S776). If the main CPU 101 determines in S776 that another prize has been won (if the result of S776 is YES), the main CPU 101 returns the process to S769 and repeats the process from S769 onwards.
一方、Ｓ７７６において、メインＣＰＵ１０１が、他の入賞がないと判別したとき（Ｓ７７６がＮＯ判定の場合）、メインＣＰＵ１０１は、入賞検索カウンタの値を１減算（－１更新）する（Ｓ７７７）。なお、本実施形態のように、有効ラインが１本である場合には、複数の小役が重複して入賞することがないので、Ｓ７７６の判定処理は必ずＮＯ判定となる。 On the other hand, when the main CPU 101 determines in S776 that there are no other wins (if S776 returns a NO), the main CPU 101 subtracts 1 from the value of the win search counter (updates it by -1) (S777). Note that, in the case of a single active line, as in this embodiment, multiple minor winning combinations cannot occur at the same time, so the determination process in S776 will always return a NO.
次いで、メインＣＰＵ１０１は、入賞検索カウンタの値が「０」であるか否かを判別する（Ｓ７７８）。 Next, the main CPU 101 determines whether the value of the winning search counter is "0" (S778).
Ｓ７７８において、メインＣＰＵ１０１が、入賞検索カウンタの値が「０」でないと判別したとき（Ｓ７７８がＮＯ判定の場合）、メインＣＰＵ１０１は、処理をＳ７６４の処理に戻し、Ｓ７６４以降の処理を繰り返す。一方、Ｓ７７８において、メインＣＰＵ１０１が、入賞検索カウンタの値が「０」であると判別したとき（Ｓ７７８がＹＥＳ判定の場合）、メインＣＰＵ１０１は、入賞検索処理を終了し、処理をメインフロー（図８２参照）中のＳ２１５の処理に移す。 In S778, when the main CPU 101 determines that the value of the winning search counter is not "0" (if S778 returns a NO judgment), the main CPU 101 returns the process to S764 and repeats the processes from S764 onwards. On the other hand, in S778, when the main CPU 101 determines that the value of the winning search counter is "0" (if S778 returns a YES judgment), the main CPU 101 ends the winning search process and proceeds to S215 in the main flow (see FIG. 82).
本実施形態では、上述のようにして入賞検索処理が行われる。そして、上述した入賞検索処理は、メインＣＰＵ１０１が、図１４６のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。その中でも、Ｓ７６４の払出枚数及び判定対象データのセット処理は、メインＣＰＵ１０１がソースコード「ＬＤＩＮ ＡＣ，（ＨＬ）」を実行することにより行われる。 In this embodiment, the winning search process is performed as described above. The winning search process is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 146. Among these, the process of setting the payout number and determination target data in S764 is performed by the main CPU 101 executing the source code "LDIN AC, (HL)."
ソースプログラム上において、例えば、ソースコード「ＬＤＩＮ ｓｓ，（ＨＬ）」が実行されると、ＨＬレジスタ（ペアレジスタ）にセットされたアドレス及び該アドレスに１加算したアドレスで指定されるメモリの内容（データ）がｓｓ（ＢＣ、ＤＥ、ＡＣ、ＡＥ又はＢＤ）ペアレジスタにロードされるとともに、ＨＬレジスタにセットされているアドレスが＋２更新（２加算）される。それゆえ、図１４６中のソースコード「ＬＤＩＮ ＡＣ，（ＨＬ）」が実行されると、ＨＬレジスタ（ペアレジスタ）にセットされたアドレス及び該アドレスに１加算したアドレスで指定されるメモリの内容（払出枚数及び判定対象データ）が、ＡＣレジスタにロードされるとともに、ＨＬレジスタにセットされているアドレスが＋２更新（２加算）される。なお、Ｓ７６４の処理では、この「ＬＤＩＮ」命令により、Ａレジスタに払出枚数のデータが格納され、Ｃレジスタに判定対象データが格納され、ＨＬレジスタにセットされているアドレスが＋２更新される。 For example, when the source code "LDIN ss, (HL)" is executed in a source program, the contents (data) of the memory specified by the address set in the HL register (pair register) and the address obtained by adding 1 to that address are loaded into the ss (BC, DE, AC, AE, or BD) pair register, and the address set in the HL register is updated by +2 (incremented by 2). Therefore, when the source code "LDIN AC, (HL)" in FIG. 146 is executed, the contents (number of coins to be dispensed and data to be judged) of the memory specified by the address set in the HL register (pair register) and the address obtained by adding 1 to that address are loaded into the AC register, and the address set in the HL register is updated by +2 (incremented by 2). Note that in the processing of S764, this "LDIN" command stores the number of coins to be dispensed in the A register, stores the data to be judged in the C register, and updates the address set in the HL register by +2.
上述のように、本実施形態の入賞検索処理では、一つの「ＬＤＩＮ」命令により、データのロード処理及びアドレスの更新処理の両方を行うことができる。この場合、ソースプログラム上において、アドレス設定に係る命令を省略することができ、その分、ソースプログラムの容量（メインＲＯＭ１０２の使用容量）を低減することができる。この結果、本実施形態では、メインＲＯＭ１０２において、空き容量を確保する（増大させる）ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 As described above, in the winning search process of this embodiment, both the data loading process and the address update process can be performed with a single "LDIN" command. In this case, the instructions related to address setting can be omitted from the source program, thereby reducing the source program's capacity (the amount of space used in main ROM 102). As a result, in this embodiment, free space can be secured (increased) in main ROM 102, and the increased free space can be used to improve playability.
また、上述した入賞検索処理中のＳ７７０の判定処理で参照するメダルカウンタの値の取得処理、Ｓ７７２の処理で参照する入賞枚数カウンタの値の取得処理、及び、Ｓ７７５の処理で行う入賞枚数カウンタの保存（更新）処理はいずれも、図１４６に示すように、Ｑレジスタ（拡張レジスタ）を用いてアドレス指定を行う「ＬＤＱ」命令（メインＣＰＵ１０１専用命令コード）により実行される。それゆえ、本実施形態の入賞検索処理では、「ＬＤＱ」命令を用いることにより、直値により、メインＲＯＭ１０２、メインＲＡＭ１０３やメモリーマップＩ／Ｏにアクセスすることができるので、ソースプログラム上において、アドレス設定に係る命令を省略することができ（アドレス設定に係る命令を別途設ける必要がなくなる）、その分、ソースプログラムの容量（メインＲＯＭ１０２の使用容量）を低減することができる。この結果、本実施形態では、メインＲＯＭ１０２において、空き容量を確保する（増大させる）ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 Furthermore, the process of acquiring the medal counter value referenced in the determination process of S770 during the above-mentioned winning search process, the process of acquiring the prize number counter value referenced in the process of S772, and the process of saving (updating) the prize number counter performed in the process of S775 are all executed by the "LDQ" instruction (an instruction code exclusive to the main CPU 101) which specifies an address using the Q register (an extended register), as shown in FIG. 146. Therefore, in the winning search process of this embodiment, the "LDQ" instruction is used to directly access the main ROM 102, main RAM 103, and memory-mapped I/O. This allows instructions related to address setting to be omitted from the source program (there is no need to provide separate instructions related to address setting), thereby reducing the source program size (the amount of space used by the main ROM 102). As a result, in this embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to enhance gameplay.
また、上述した入賞検索処理中のＳ７６９の判定処理は、図１４６に示すように、ソースプログラム上において、「ＪＳＬＡＡ」命令（所定の判定命令）により実行される。なお、「ＪＳＬＡＡ」命令は、左シフト（ＳＬＡ）命令相当の動作を実行する命令である。 Furthermore, the determination process of S769 during the above-mentioned winning search process is executed in the source program by the "JSLAA" instruction (a predetermined determination instruction), as shown in Figure 146. The "JSLAA" instruction is an instruction that executes an operation equivalent to a left shift (SLA) instruction.
ソースプログラム上において、例えば、ソースコード「ＪＳＬＡＡ ｃｃ，ｅ」が実行されると、ｃｃの条件が成立すれば、処理をｅで指定されるアドレスにジャンプさせる。なお、「ＪＳＬＡＡ」命令で規定される「ｃｃの条件」には、フラグ・レジスタＦ内のキャリーフラグの状態が指定される。例えば、ｃｃに「Ｃ」が指定されていれば、ｃｃの条件はキャリーフラグが「１」（オン状態）であることを意味し、ｃｃに「ＮＣ」が指定されていれば、ｃｃの条件はキャリーフラグが「０」（オフ状態）であることを意味する。それゆえ、図１４６中のソースコード「ＪＳＬＡＡ ＮＣ，ＭＮ＿ＣＫＬＮ＿０６」では、キャリーフラグが「０」（オフ状態）であれば、「ＭＮ＿ＣＫＬＮ＿０６」で指定されるアドレスに処理がジャンプする。 For example, when the source code "JSLAA cc, e" is executed in a source program, if the condition for cc is met, processing jumps to the address specified by e. The "condition for cc" specified in the "JSLAA" instruction specifies the state of the carry flag in flag register F. For example, if "C" is specified for cc, the condition for cc means that the carry flag is "1" (on), and if "NC" is specified for cc, the condition for cc means that the carry flag is "0" (off). Therefore, in the source code "JSLAA NC, MN_CKLN_06" in Figure 146, if the carry flag is "0" (off), processing jumps to the address specified by "MN_CKLN_06."
また、上述した入賞検索処理中のＳ７７０及びＳ７７３の判定処理は、図１４６に示すように、ソースプログラム上において、「ＪＣＰ」命令により実行される。なお、「ＪＣＰ」命令は、上述のように、比較命令相当の動作を実行する命令であり、メインＣＰＵ１０１専用命令コードである。 Furthermore, the determination processes of S770 and S773 during the above-mentioned winning search process are executed in the source program by the "JCP" instruction, as shown in FIG. 146. Note that, as mentioned above, the "JCP" instruction is an instruction that executes an operation equivalent to a comparison instruction, and is an instruction code exclusive to the main CPU 101.
それゆえ、入賞検索処理のソースプログラム上において、上述した「ＪＳＬＡＡ」命令及び「ＪＣＰ」命令を用いた場合、アドレス設定に係る命令を省略することができ（アドレス設定に係る命令を別途設ける必要がなくなる）、その分、ソースプログラムの容量（メインＲＯＭ１０２の使用容量）を低減することができる。この結果、本実施形態では、メインＲＯＭ１０２において、空き容量を確保する（増大させる）ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 Therefore, when the above-mentioned "JSLAA" and "JCP" instructions are used in the source program for the winning search process, the instructions related to address setting can be omitted (there is no need to provide separate instructions related to address setting), and the size of the source program (the amount of space used in main ROM 102) can be reduced accordingly. As a result, in this embodiment, free space can be secured (increased) in main ROM 102, and the increased free space can be used to improve playability.
［イリーガルヒットチェック処理］
次に、図１４８及び図１４９を参照して、メインフロー（図８２参照）中のＳ２１５で行うイリーガルヒットチェック処理について説明する。なお、図１４８は、イリーガルヒットチェック処理の手順を示すフローチャートである。また、図１４９は、イリーガルヒットチェック処理を実行するためのソースプログラムの一例を示す図である。なお、イリーガルヒットとは、内部抽籤処理（図９２参照）で抽籤され、図柄設定処理（図９７参照）で当籤番号格納領域に格納されたＢＢ当籤番号及び小役当籤番号（内部当籤役）に基づいて、左リール３Ｌ、中リール３Ｃ及び右リール３Ｒが、成立しえない図柄の組合せで有効ライン上に停止（図柄組合せ不成立）したことを示す用語である。
[Illegal hit check processing]
Next, with reference to Figures 148 and 149, the illegal hit check processing performed in S215 of the main flow (see Figure 82) will be described. Note that Figure 148 is a flowchart showing the procedure of the illegal hit check processing. Also, Figure 149 is a diagram showing an example of a source program for executing the illegal hit check processing. Note that the illegal hit is a term indicating that the left reel 3L, center reel 3C, and right reel 3R have stopped on a pay line with a combination of symbols that cannot be achieved (a symbol combination that is not achieved) based on the BB winning number and small winning number (internal winning combination) that are drawn in the internal lottery processing (see Figure 92) and stored in the winning number storage area in the symbol setting processing (see Figure 97).
まず、メインＣＰＵ１０１は、入賞作動フラグ格納領域（図２８～図３０参照）のアドレスをセットする（Ｓ７８１）。次いで、メインＣＰＵ１０１は、入賞作動フラグ格納領域のサイズ（バイト数、本実施形態では「１２」）を、チェックカウンタの値にセットする（Ｓ７８２）。 First, the main CPU 101 sets the address of the winning activation flag storage area (see Figures 28 to 30) (S781). Next, the main CPU 101 sets the size of the winning activation flag storage area (number of bytes, "12" in this embodiment) as the value of the check counter (S782).
次いで、メインＣＰＵ１０１は、現在セットされている入賞作動フラグ格納領域のアドレスに基づいて、該アドレスに対応する当り要求フラグ格納領域（内部当籤役格納領域）内の格納領域に格納された内部当籤役のデータ（当り要求フラグデータ）を取得する（Ｓ７８３）。次いで、メインＣＰＵ１０１は、現在セットされている入賞作動フラグ格納領域のアドレスに格納された入賞役のデータ（入賞作動フラグデータ）と、内部当籤役のデータ（当り要求フラグデータ）とを合成する（Ｓ７８４）。 Next, the main CPU 101 obtains the internal winning combination data (winning request flag data) stored in the storage area within the winning request flag storage area (internal winning combination storage area) corresponding to the address of the currently set winning activation flag storage area based on that address (S783). Next, the main CPU 101 combines the winning combination data (winning activation flag data) stored in the currently set address of the winning activation flag storage area with the internal winning combination data (winning request flag data) (S784).
なお、この合成処理では、まず、メインＣＰＵ１０１は、入賞役のデータ（入賞作動フラグデータ）と内部当籤役のデータ（当り要求フラグデータ）との排他的論理和を求める（図１４９に示すソースプログラム中のソースコード「ＸＯＲ （ＨＬ）」）。次いで、メインＣＰＵ１０１は、求められた排他的論理和の算出結果と入賞役のデータ（入賞作動フラグデータ）との論理積を求め（図１４９に示すソースプログラム中のソースコード「ＡＮＤ （ＨＬ）」）、論理積の算出結果を合成結果とする。なお、イリーガルヒットエラーが発生していない場合、この合成結果の値は「０」となる。 In this synthesis process, the main CPU 101 first calculates the exclusive OR of the winning combination data (winning activation flag data) and the internal winning combination data (winning request flag data) (source code "XOR (HL)" in the source program shown in FIG. 149). Next, the main CPU 101 calculates the logical product of the result of the exclusive OR and the winning combination data (winning activation flag data) (source code "AND (HL)" in the source program shown in FIG. 149), and uses the result of the logical product as the synthesis result. Note that if no illegal hit error has occurred, the value of this synthesis result will be "0".
次いで、メインＣＰＵ１０１は、Ｓ７８４の合成処理の結果に基づいて、イリーガルヒットエラーが発生しているか否かを判別する（Ｓ７８５）。 Next, the main CPU 101 determines whether an illegal hit error has occurred based on the results of the synthesis process of S784 (S785).
Ｓ７８５において、メインＣＰＵ１０１が、イリーガルヒットエラーが発生していないと判別したとき（Ｓ７８５がＮＯ判定の場合）、メインＣＰＵ１０１は、参照する入賞作動フラグ格納領域のアドレスを＋１更新する（Ｓ７８６）。次いで、メインＣＰＵ１０１は、チェックカウンタの値を１減算する（Ｓ７８７）。次いで、メインＣＰＵ１０１は、チェックカウンタの値が「０」であるか否かを判別する（Ｓ７８８）。 When the main CPU 101 determines in S785 that an illegal hit error has not occurred (if S785 returns a NO), the main CPU 101 increments the address of the winning activation flag storage area it references by +1 (S786). Next, the main CPU 101 decrements the value of the check counter by 1 (S787). Next, the main CPU 101 determines whether the value of the check counter is "0" (S788).
Ｓ７８８において、メインＣＰＵ１０１が、チェックカウンタの値が「０」でないと判別したとき（Ｓ７８８がＮＯ判定の場合）、メインＣＰＵ１０１は、処理をＳ７８３の処理に戻し、Ｓ７８３以降の処理を繰り返す。一方、Ｓ７８８において、メインＣＰＵ１０１が、チェックカウンタの値が「０」であると判別したとき（Ｓ７８８がＹＥＳ判定の場合）、メインＣＰＵ１０１は、イリーガルヒットチェック処理を終了し、処理をメインフロー（図８２参照）中のＳ２１６の処理に移す。 In S788, when the main CPU 101 determines that the check counter value is not "0" (if S788 returns a NO judgment), the main CPU 101 returns the process to S783 and repeats the processes from S783 onwards. On the other hand, in S788, when the main CPU 101 determines that the check counter value is "0" (if S788 returns a YES judgment), the main CPU 101 ends the illegal hit check process and proceeds to S216 in the main flow (see FIG. 82).
ここで再度、Ｓ７８５の処理に戻って、Ｓ７８５において、メインＣＰＵ１０１が、イリーガルヒットエラーが発生していると判別したとき（Ｓ７８５がＹＥＳ判定の場合）、メインＣＰＵ１０１は、図８９で説明したエラー処理を行う（Ｓ７８９）。この処理により、情報表示器６に含まれる２桁の７セグＬＥＤ（払出枚数表示用及びエラー表示用兼用）に、イリーガルヒットエラーの発生を示す２文字「ＥＥ」をエラー情報として表示するためのエラー表示データが出力される。なお、イリーガルヒットエラーの発生状態（エラー状態）は、リセットスイッチ７６（図７参照）を押下することにより解除される。 Now, returning to the processing of S785, if the main CPU 101 determines in S785 that an illegal hit error has occurred (if S785 returns a YES judgment), the main CPU 101 performs the error processing described in FIG. 89 (S789). This processing outputs error display data to the two-digit 7-segment LED (used for displaying the number of dispensed coins and for displaying errors) included in the information display 6, to display the two characters "EE" as error information indicating the occurrence of an illegal hit error. The illegal hit error state (error state) can be cleared by pressing the reset switch 76 (see FIG. 7).
次いで、メインＣＰＵ１０１は、入賞枚数カウンタの値及び当り要求フラグ格納領域のデータをクリアする（Ｓ７９０）。そして、Ｓ７９０の処理後、メインＣＰＵ１０１は、イリーガルヒットチェック処理を終了し、処理をメインフロー（図８２参照）中のＳ２１６の処理に移す。 Next, the main CPU 101 clears the value of the winning coin counter and the data in the win request flag storage area (S790). After processing S790, the main CPU 101 ends the illegal hit check process and proceeds to processing S216 in the main flow (see Figure 82).
本実施形態では、上述のようにしてイリーガルヒットチェック処理が行われる。そして、上述したイリーガルヒットチェック処理は、メインＣＰＵ１０１が、図１４９のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。 In this embodiment, the illegal hit check process is performed as described above. The illegal hit check process is performed by the main CPU 101 sequentially executing each source code defined in the source program in Figure 149.
なお、本実施形態では、図２８～図３０に示すように、入賞作動フラグ格納領域（表示役格納領域）の構成が当り要求フラグ格納領域（内部当籤役格納領域）のそれと同じであるので、入賞作動フラグ格納領域の役と内部当籤役との合成処理時にメインＲＡＭ１０３に配置される当り要求フラグ格納領域と入賞作動フラグ格納領域とを同一構成にすることができる。それゆえ、本実施形態のイリーガルヒットチェック処理におけるＳ７８４の演算結果（入賞役のデータと内部当籤役のデータとを合成結果）は、上述のように、ソースプログラム上において、入賞役のデータと内部当籤役のデータとを単純に論理積（「ＡＮＤ」命令で実行する）することにより求められる。その結果、本実施形態では、イリーガルヒットチェック処理を効率化及び簡略化することができ、主制御プログラムの空き容量を確保する（増やす）ことができ、増えた空き容量を使用して遊技性を高めることが可能になる。 In this embodiment, as shown in Figures 28 to 30, the configuration of the winning activation flag storage area (display combination storage area) is the same as that of the win request flag storage area (internal winning combination storage area). Therefore, when combining the combination of the combination in the winning activation flag storage area and the internal winning combination, the winning request flag storage area and the winning activation flag storage area can be configured identically. Therefore, the calculation result of S784 in the illegal hit check processing of this embodiment (the result of combining the winning combination data and the internal winning combination data) is obtained by simply performing a logical AND (executing with an "AND" instruction) on the winning combination data and the internal winning combination data in the source program, as described above. As a result, this embodiment can streamline and simplify the illegal hit check processing, secure (increase) free space in the main control program, and use the increased free space to improve gameplay.
［入賞チェック・メダル払出処理］
次に、図１５０及び図１５１を参照して、メインフロー（図８２参照）中のＳ２１６で行う入賞チェック・メダル払出処理について説明する。なお、図１５０は、入賞チェック・メダル払出処理の手順を示すフローチャートである。また、図１５１は、入賞チェック・メダル払出処理中の後述のＳ８０４～Ｓ８０８の処理を実行するためのソースプログラムの一例を示す図である。
[Winning check and medal payout processing]
Next, the winning check and medal payout process performed in S216 of the main flow (see FIG. 82) will be described with reference to FIG. 150 and FIG. 151. FIG. 150 is a flowchart showing the procedure for the winning check and medal payout process. FIG. 151 is a diagram showing an example of a source program for executing the processes of S804 to S808 (described later) during the winning check and medal payout process.
まず、メインＣＰＵ１０１は、入賞作動コマンド生成処理を行う（Ｓ８０１）。この処理では、メインＣＰＵ１０１は、副制御回路２００に送信する入賞作動コマンドに含まれる、種別データ及び各種通信パラメータを生成する。なお、入賞作動コマンドは、入賞作動フラグ（表示役）等を特定するパラメータを含んで構成される。 First, the main CPU 101 performs a winning activation command generation process (S801). In this process, the main CPU 101 generates type data and various communication parameters to be included in the winning activation command to be sent to the sub-control circuit 200. The winning activation command is configured to include parameters that specify the winning activation flag (display role), etc.
次いで、メインＣＰＵ１０１は、図７２で説明した通信データ格納処理を行う（Ｓ８０２）。この処理により、入賞作動コマンドデータがメインＲＡＭ１０３に設けられた通信データ格納領域（図７５Ｂ参照）に保存される。なお、入賞作動コマンドは、後述の図１５８で説明する割込処理内の通信データ送信処理により、主制御回路９０から副制御回路２００に送信される。 Next, the main CPU 101 performs the communication data storage process described in FIG. 72 (S802). This process saves the winning activation command data in the communication data storage area (see FIG. 75B) provided in the main RAM 103. The winning activation command is transmitted from the main control circuit 90 to the sub-control circuit 200 by the communication data transmission process within the interrupt process described below in FIG. 158.
次いで、メインＣＰＵ１０１は、入賞枚数カウンタの値が「０」であるか否かを判別する（Ｓ８０３）。Ｓ８０３において、メインＣＰＵ１０１が、入賞枚数カウンタの値が「０」であると判別したとき（Ｓ８０３がＹＥＳ判定の場合）、メインＣＰＵ１０１は、入賞チェック・メダル払出処理を終了し、処理をメインフロー（図８２参照）中のＳ２１７の処理に移す。 Next, the main CPU 101 determines whether the value of the winning medal counter is "0" (S803). When the main CPU 101 determines in S803 that the value of the winning medal counter is "0" (if S803 returns a YES judgment), the main CPU 101 ends the winning medal check and medal payout process and proceeds to S217 in the main flow (see FIG. 82).
一方、Ｓ８０３において、メインＣＰＵ１０１が、入賞枚数カウンタの値が「０」でないと判別したとき（Ｓ８０３がＮＯ判定の場合）、メインＣＰＵ１０１は、メダルのクレジット枚数（貯留枚数）がその上限枚数（本実施形態では５０枚）以上であるか否かを判別する（Ｓ８０４）。 On the other hand, in S803, when the main CPU 101 determines that the value of the winning medal counter is not "0" (if S803 returns a NO verdict), the main CPU 101 determines whether the number of medal credits (reserved medals) is equal to or greater than the upper limit (50 medals in this embodiment) (S804).
Ｓ８０４において、メインＣＰＵ１０１が、メダルのクレジット枚数がその上限枚数以上でないと判別したとき（Ｓ８０４がＮＯ判定の場合）、メインＣＰＵ１０１は、クレジットカウンタの値に「１」を加算（＋１更新）する（Ｓ８０５）。加算されたクレジットカウンタの値は、情報表示器６に含まれる貯留枚数表示用の２桁の７セグＬＥＤ（不図示）により表示される。次いで、メインＣＰＵ１０１は、メダル払出枚数チェック処理を行う（Ｓ８０６）。なお、メダル払出枚数チェック処理の詳細については、後述の図１５２を参照しながら後で説明する。 In S804, when the main CPU 101 determines that the number of medal credits is less than or equal to the upper limit (if S804 returns NO), the main CPU 101 adds "1" to the credit counter value (updates by +1) (S805). The incremented credit counter value is displayed on a two-digit 7-segment LED (not shown) included in the information display 6 for displaying the number of medals stored. Next, the main CPU 101 performs a medal payout number check process (S806). Details of the medal payout number check process will be explained later with reference to FIG. 152.
次いで、メインＣＰＵ１０１は、メダルの払い出しが終了したか否かを判別する（Ｓ８０７）。Ｓ８０７において、メインＣＰＵ１０１が、メダルの払い出しが終了したと判別したとき（Ｓ８０７がＹＥＳ判定の場合）、メインＣＰＵ１０１は、入賞チェック・メダル払出処理を終了し、処理をメインフロー（図８２参照）中のＳ２１７の処理に移す。 Next, the main CPU 101 determines whether the payout of medals has finished (S807). When the main CPU 101 determines in S807 that the payout of medals has finished (if S807 returns a YES), the main CPU 101 ends the winning check and medal payout process and proceeds to S217 in the main flow (see FIG. 82).
一方、Ｓ８０７において、メインＣＰＵ１０１が、メダルの払い出しが終了していないと判別したとき（Ｓ８０７がＮＯ判定の場合）、メインＣＰＵ１０１は、払出間隔待機処理を行う（Ｓ８０８）。この処理では、メインＣＰＵ１０１は、予め設定されたメダル払出間隔時間（本実施形態では６０．３３ｍｓｅｃ：後述の図１５８で説明する割込処理（１．１１７２ｍｓｅｃ周期）の５４周期分）が経過するまでウェイトする。そして、Ｓ８０８の処理後、メインＣＰＵ１０１は、処理をＳ８０３の処理に戻し、Ｓ８０３以降の処理を繰り返す。 On the other hand, when the main CPU 101 determines in S807 that the medal payout has not yet been completed (if S807 returns a NO), the main CPU 101 performs a payout interval wait process (S808). In this process, the main CPU 101 waits until the preset medal payout interval time (60.33 msec in this embodiment: 54 cycles of the interrupt process (1.1172 msec cycle) described in Figure 158 below) has elapsed. After processing S808, the main CPU 101 returns the process to S803 and repeats the processes from S803 onwards.
ここで再度、Ｓ８０４の処理に戻って、Ｓ８０４において、メインＣＰＵ１０１が、メダルのクレジット枚数がその上限枚数（５０枚）以上であると判別したとき（Ｓ８０４がＹＥＳ判定の場合）、メインＣＰＵ１０１は、メダルの払出処理を行う（Ｓ８０９）。この処理により、メダルが１枚、払い出される。そして、Ｓ８０９の処理後、メインＣＰＵ１０１は、入賞チェック・メダル払出処理を終了し、処理をメインフロー（図８２参照）中のＳ２１７の処理に移す。 Now, returning to the processing of S804, if the main CPU 101 determines in S804 that the number of medal credits is equal to or greater than the upper limit (50 medals) (if S804 returns a YES judgment), the main CPU 101 performs medal payout processing (S809). This processing results in the payout of one medal. Then, after processing S809, the main CPU 101 ends the winning check/medal payout processing, and proceeds to processing of S217 in the main flow (see FIG. 82).
本実施形態では、上述のようにして入賞チェック・メダル払出処理が行われる。なお、上述した入賞チェック・メダル払出処理中のＳ８０４～Ｓ８０８の処理は、メインＣＰＵ１０１が、図１５１のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。 In this embodiment, the winning check and medal payout process is performed as described above. Note that the processing of S804 to S808 during the winning check and medal payout process described above is performed by the main CPU 101 sequentially executing each source code specified in the source program in Figure 151.
なお、本実施形態では、クレジットカウンタの更新（＋１）後、払出動作を継続する場合、メインＣＰＵ１０１は、Ｓ８０８の処理で６０．３３ｍｓ間のウェイト（払出間隔待ち）処理を行うが、この処理は、ソースプログラム上では、メインＣＰＵ１０１がソースコード「ＬＤ ＢＣ，ｃＴＭ＿ＰＡＹＣ」及び「ＲＳＴ ＳＢ＿Ｗ１ＢＣ＿００」をこの順で実行することにより実現されている。このように、入賞チェック・メダル払出処理において、クレジットカウンタの更新（＋１）後、払出動作を継続するときに６０．３３ｍｓ間のウェイト（払出間隔待ち）を行った場合、無駄な待ち時間を減らすことができ、遊技者の精神的負担を軽減することができる。 In this embodiment, if the payout operation is to continue after the credit counter has been updated (+1), the main CPU 101 performs a 60.33 ms wait (payout interval wait) process in S808. In the source program, this process is realized by the main CPU 101 executing the source code "LD BC,cTM_PAYC" and "RST SB_W1BC_00" in that order. In this way, if a 60.33 ms wait (payout interval wait) is performed when continuing the payout operation after the credit counter has been updated (+1) in the winning check/medal payout process, unnecessary waiting time can be reduced, and the mental burden on the player can be alleviated.
［メダル払出枚数チェック処理］
次に、図１５２及び図１５３を参照して、入賞チェック・メダル払出処理（図１５０参照）中のＳ８０６で行うメダル払出枚数チェック処理について説明する。なお、図１５２は、メダル払出枚数チェック処理の手順を示すフローチャートである。また、図１５３Ａは、メダル払出枚数チェック処理中の後述のＳ８１１～Ｓ８１４の処理を実行するためのソースプログラムの一例を示す図であり、図１５３Ｂは、メダル払出枚数チェック処理中の後述のＳ８１６及びＳ８１７の処理を実行するためのソースプログラムの一例を示す図である。
[Checking the number of medals paid out]
Next, referring to Figures 152 and 153, the medal payout number check process performed in S806 during the winning check and medal payout process (see Figure 150) will be described. Figure 152 is a flowchart showing the procedure for the medal payout number check process. Figure 153A is a diagram showing an example of a source program for executing the processes of S811 to S814 (described below) during the medal payout number check process, and Figure 153B is a diagram showing an example of a source program for executing the processes of S816 and S817 (described below) during the medal payout number check process.
まず、メインＣＰＵ１０１は、メダルＯＵＴカウンタの値に「１」を加算（＋１更新）する（Ｓ８１１）。なお、メダルＯＵＴカウンタは、メダルの払出回数を計数するためのカウンタである。次いで、メインＣＰＵ１０１は、払出枚数カウンタの値に「１」を加算（＋１更新）する（Ｓ８１２）。なお、払出枚数カウンタは、メダルの払出枚数を計数するためのカウンタである。 First, the main CPU 101 adds "1" to the value of the medal OUT counter (updates by +1) (S811). The medal OUT counter is a counter for counting the number of medals paid out. Next, the main CPU 101 adds "1" to the value of the payout number counter (updates by +1) (S812). The payout number counter is a counter for counting the number of medals paid out.
次いで、メインＣＰＵ１０１は、払出枚数７ＳＥＧ表示処理を行う（Ｓ８１３）。この処理では、メインＣＰＵ１０１は、払出枚数カウンタの値を、情報表示器６に含まれる払出枚数表示用の２桁の７セグＬＥＤ（不図示）により表示させる制御処理を行う。 Next, the main CPU 101 performs a payout number 7-segment display process (S813). In this process, the main CPU 101 performs control processing to display the value of the payout number counter on a two-digit 7-segment LED (not shown) included in the information display 6 for displaying the payout number.
次いで、メインＣＰＵ１０１は、役連終了枚数カウンタの更新処理を行う（Ｓ８１４）。なお、役連終了枚数カウンタは、入賞役に対応するメダルの払出枚数の残り枚数を計数するためのカウンタである。この処理では、メインＣＰＵ１０１は、役連終了枚数カウンタの値とその下限値「０」とを比較し、役連終了枚数カウンタの値が下限値「０」より大きい場合には、役連終了枚数カウンタの値を１減算（－１更新）し、役連終了枚数カウンタの値が下限値「０」以下である場合には、役連終了枚数カウンタの値を「０」に保持する。 Next, the main CPU 101 performs a process to update the number of medals in a winning combination counter (S814). The number of medals in a winning combination counter is a counter for counting the remaining number of medals to be paid out corresponding to the winning combination. In this process, the main CPU 101 compares the value of the number of medals in a winning combination counter with its lower limit of "0". If the value of the number of medals in a winning combination counter is greater than the lower limit of "0", the main CPU 101 subtracts 1 from the value of the number of medals in a winning combination counter (updates the number of medals in a winning combination counter by -1). If the value of the number of medals in a winning combination counter is equal to or less than the lower limit of "0", the main CPU 101 maintains the value of the number of medals in a winning combination counter at "0".
次いで、メインＣＰＵ１０１は、入賞枚数カウンタの値を１減算（－１更新）する（Ｓ８１５）。 Next, the main CPU 101 subtracts 1 from the value of the winning coin counter (updates it by -1) (S815).
次いで、メインＣＰＵ１０１は、クレジット情報コマンド生成処理を行う（Ｓ８１６）。この処理では、メインＣＰＵ１０１は、副制御回路２００に送信するクレジット情報コマンドに含まれる、種別データ及び各種通信パラメータを生成する。なお、クレジット情報コマンドは、メダルのクレジット枚数を特定するパラメータを含んで構成される。 Next, the main CPU 101 performs a credit information command generation process (S816). In this process, the main CPU 101 generates type data and various communication parameters to be included in the credit information command to be sent to the sub-control circuit 200. The credit information command includes a parameter that specifies the number of medal credits.
次いで、メインＣＰＵ１０１は、図７２で説明した通信データ格納処理を行う（Ｓ８１７）。この処理により、クレジット情報コマンドデータがメインＲＡＭ１０３に設けられた通信データ格納領域（図７５Ｂ参照）に保存される。なお、クレジット情報コマンドは、後述の図１５８で説明する割込処理内の通信データ送信処理により、主制御回路９０から副制御回路２００に送信される。そして、Ｓ８１７の処理後、メインＣＰＵ１０１は、メダル払出枚数チェック処理を終了し、処理を入賞チェック・メダル払出処理（図１５０参照）中のＳ８０７の処理に移す。 Next, the main CPU 101 performs the communication data storage process described in FIG. 72 (S817). This process saves the credit information command data in the communication data storage area (see FIG. 75B) provided in the main RAM 103. The credit information command is transmitted from the main control circuit 90 to the sub-control circuit 200 by the communication data transmission process within the interrupt process described in FIG. 158 below. After processing S817, the main CPU 101 terminates the medal payout number check process and proceeds to processing S807 in the winning check/medal payout process (see FIG. 150).
本実施形態では、上述のようにしてメダル払出枚数チェック処理が行われる。なお、上述したメダル払出枚数チェック処理中のＳ８１１～Ｓ８１４の処理は、メインＣＰＵ１０１が、図１５３Ａのソースプログラムで規定されている各ソースコードを順次実行することにより行われる。その中で、Ｓ８１４の役連終了枚数カウンタの更新処理は、図１５３Ａ中の「ＤＣＰＬＤ」命令（所定の更新命令）により実行される。なお、「ＤＣＰＬＤ」命令は、メインＣＰＵ１０１専用命令コードである。 In this embodiment, the medal payout count check process is performed as described above. Note that the processes of S811 to S814 during the medal payout count check process described above are performed by the main CPU 101 by sequentially executing each source code defined in the source program of Figure 153A. Among these, the update process of the winning combination end medal count counter in S814 is performed by the "DCPLD" command (predetermined update command) in Figure 153A. Note that the "DCPLD" command is an instruction code exclusive to the main CPU 101.
ソースプログラム上において、例えば、ソースコード「ＤＣＰＬＤ （ＨＬ），ｎ」が実行されると、ＨＬレジスタで指定されたアドレスのメモリの内容（格納データ）と整数ｎとが比較され、メモリの内容が整数ｎより大きい場合には、メモリの内容が１減算され、メモリの内容が整数ｎ以下である場合には、ＨＬレジスタで指定されたアドレスのメモリに整数ｎが格納される。それゆえ、図１５３Ａ中のソースコード「ＤＣＰＬＤ （ＨＬ），０」が実行されると、ＨＬレジスタで指定されたアドレスのメモリの内容（役連終了枚数カウンタの値）と整数０（下限値）とが比較され、メモリの内容（役連終了枚数カウンタの値）が整数０より大きい場合には、メモリの内容が１減算され、メモリの内容が整数０以下である場合には、メモリの内容（役連終了枚数カウンタの値）に「０」がセットされる。すなわち、現時点の役連終了枚数カウンタの値が「０」より大きい場合には、役連終了枚数カウンタの更新処理が行われ、現時点の役連終了枚数カウンタの値が「０」以下であれば、役連終了枚数カウンタの値を「０」に保持する処理が行われる。 For example, when the source code "DCPLD (HL), n" is executed in a source program, the contents of the memory (stored data) at the address specified by the HL register are compared with the integer n. If the contents of the memory are greater than the integer n, 1 is subtracted from the contents of the memory. If the contents of the memory are equal to or less than the integer n, the integer n is stored in the memory at the address specified by the HL register. Therefore, when the source code "DCPLD (HL), 0" in Figure 153A is executed, the contents of the memory at the address specified by the HL register (the value of the number of coins in a winning combination counter) are compared with the integer 0 (lower limit). If the contents of the memory (the value of the number of coins in a winning combination counter) are greater than the integer 0, 1 is subtracted from the contents of the memory. If the contents of the memory are equal to or less than the integer 0, the contents of the memory (the value of the number of coins in a winning combination counter) are set to "0." In other words, if the current value of the number of coins in a winning combination counter is greater than "0", the number of coins in a winning combination counter is updated, and if the current value of the number of coins in a winning combination counter is less than or equal to "0", the value of the number of coins in a winning combination counter is maintained at "0".
上述のように、メダル払出枚数チェック処理中のＳ８１４の処理では、一つの「ＤＣＰＬＤ」命令（枚数管理カウンタの下限判定命令と、判断分岐命令が一体になっている命令）により、役連終了枚数カウンタの更新（減算）処理及び連終了枚数カウンタの値を「０」に保持する処理の両方を実行することができる。この場合、両処理を別個に実行するための命令コードを設ける必要がなくなる。例えば、連終了枚数カウンタの値が「０」であるか否かを判別するための判断分岐命令コードを省略することができる。それゆえ、本実施形態のメダル払出枚数チェック処理では、ソースプログラムの容量（メインＲＯＭ１０２の使用容量）を低減することができ、メインＲＯＭ１０２において、空き容量を確保する（増大させる）ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 As described above, in the process of S814 during the medal payout count check process, a single "DCPLD" command (an instruction that combines a medal count management counter lower limit determination command and a decision branch command) can execute both the update (subtraction) process for the winning combination end medal counter and the process of keeping the value of the winning combination end medal counter at "0." In this case, there is no need to provide instruction codes for executing both processes separately. For example, the decision branch instruction code for determining whether the value of the winning combination end medal counter is "0" can be omitted. Therefore, in the medal payout count check process of this embodiment, the source program size (used capacity of main ROM 102) can be reduced, and free space can be secured (increased) in main ROM 102. The increased free space can be utilized to improve playability.
また、上述したメダル払出枚数チェック処理中のＳ８１６及びＳ８１７の処理は、メインＣＰＵ１０１が、図１５３Ｂのソースプログラムで規定されている各ソースコードを順次実行することにより行われる。 Furthermore, the processing of S816 and S817 during the medal payout count check process described above is performed by the main CPU 101 sequentially executing each source code specified in the source program of Figure 153B.
その中で、Ｓ８１６の処理では、図１５３Ｂに示すように、クレジット情報コマンドの通信パラメータ１にはＬレジスタを介して払出枚数カウンタの値がセットされ、通信パラメータ５にはＣレジスタを介してクレジットカウンタの値がセットされる。しかしながら、クレジット情報コマンドを構成するその他の通信パラメータ２～４には、現時点においてＨレジスタ、Ｅレジスタ及びＤレジスタにそれぞれ格納されている値（不定値）がセットされる。それゆえ、クレジット情報コマンド送信時における通信パラメータ２～４の値は不定値となる。その結果、本実施形態では、クレジット情報コマンドのサム値（ＢＣＣ）を送信毎に不定値にすることができ、ゴト等の不正行為を抑制することができる。 In the process of S816, as shown in FIG. 153B, communication parameter 1 of the credit information command is set to the value of the payout counter via the L register, and communication parameter 5 is set to the value of the credit counter via the C register. However, the other communication parameters 2 to 4 that make up the credit information command are set to the values (indeterminate values) currently stored in the H register, E register, and D register, respectively. Therefore, the values of communication parameters 2 to 4 are indeterminate when the credit information command is sent. As a result, in this embodiment, the sum value (BCC) of the credit information command can be set to an indeterminate value each time it is sent, which can prevent fraudulent activities such as cheating.
［ＢＢチェック処理］
次に、図１５４を参照して、メインフロー（図８２参照）中のＳ２１７で行うＢＢチェック処理について説明する。なお、図１５４は、ＢＢチェック処理の手順を示すフローチャートである。
[BB check processing]
Next, the BB check process performed in S217 of the main flow (see FIG. 82) will be described with reference to Fig. 154. Fig. 154 is a flowchart showing the procedure of the BB check process.
まず、メインＣＰＵ１０１は、現在の遊技状態がボーナス状態であるか否かを判別する（Ｓ８２１）。Ｓ８２１において、メインＣＰＵ１０１が、現在の遊技状態がボーナス状態でないと判別したとき（Ｓ８２１がＮＯ判定の場合）、メインＣＰＵ１０１は、後述のＳ８３２の処理を行う。 First, the main CPU 101 determines whether the current gaming state is a bonus state (S821). If the main CPU 101 determines in S821 that the current gaming state is not a bonus state (if S821 returns a NO), the main CPU 101 performs the processing of S832, which will be described later.
一方、Ｓ８２１において、メインＣＰＵ１０１が、現在の遊技状態がボーナス状態であると判別したとき（Ｓ８２１がＹＥＳ判定の場合）、メインＣＰＵ１０１は、ボーナス状態中に払い出し可能なメダルの枚数を計数するためのＢＢ中払出枚数カウンタの値から、入賞チェック・メダル払出処理において払い出されたメダルの払出枚数を減算する（Ｓ８２２）。 On the other hand, in S821, when the main CPU 101 determines that the current game state is a bonus state (if S821 returns a YES judgment), the main CPU 101 subtracts the number of medals paid out in the winning check/medal payout process from the value of the BB payout counter, which counts the number of medals that can be paid out during the bonus state (S822).
次いで、メインＣＰＵ１０１は、ＢＢ中払出枚数カウンタの値が「０」未満であるか否かを判別する（Ｓ８２３）。Ｓ８２３において、メインＣＰＵ１０１が、ＢＢ中払出枚数カウンタの値が「０」未満でないと判別したとき（Ｓ８２３がＮＯ判定の場合）、メインＣＰＵ１０１は、ＢＢチェック処理を終了し、処理をメインフロー（図８２参照）中のＳ２１８の処理に移す。 Next, the main CPU 101 determines whether the value of the payout number counter during BB is less than "0" (S823). In S823, if the main CPU 101 determines that the value of the payout number counter during BB is not less than "0" (if S823 returns a NO), the main CPU 101 ends the BB check process and proceeds to S218 in the main flow (see FIG. 82).
一方、Ｓ８２３において、メインＣＰＵ１０１が、ＢＢ中払出枚数カウンタの値が「０」未満であると判別したとき（Ｓ８２３がＹＥＳ判定の場合）、メインＣＰＵ１０１は、ボーナス終了時処理を行う（Ｓ８２４）。この処理では、メインＣＰＵ１０１は、ボーナス状態中の各種情報をクリアするとともに、ＲＴ１状態フラグをオン状態にセットする。 On the other hand, when the main CPU 101 determines in S823 that the value of the BB payout counter is less than "0" (if S823 returns a YES judgment), the main CPU 101 performs bonus end processing (S824). In this processing, the main CPU 101 clears various information during the bonus state and sets the RT1 state flag to the ON state.
次いで、メインＣＰＵ１０１は、ボーナス終了時ＣＴ抽籤テーブル（図６０参照）を参照して、ボーナス終了時のＣＴ抽籤を行う（Ｓ８２５）。次いで、メインＣＰＵ１０１は、ボーナス終了時のＣＴ抽籤に当籤したか否かを判別する（Ｓ８２６）。 Next, the main CPU 101 refers to the bonus end CT lottery table (see FIG. 60) and performs a bonus end CT lottery (S825). Next, the main CPU 101 determines whether or not the bonus end CT lottery was won (S826).
Ｓ８２６において、メインＣＰＵ１０１が、ＣＴ抽籤に当籤しなかったと判別したとき（Ｓ８２６がＮＯ判定の場合）、メインＣＰＵ１０１は、後述のＳ８２８の処理を行う。一方、Ｓ８２６において、メインＣＰＵ１０１が、ＣＴ抽籤に当籤したと判別したとき（Ｓ８２６がＹＥＳ判定の場合）、メインＣＰＵ１０１は、ＣＴセット数に「１」を加算する（Ｓ８２７）。なお、ＡＲＴセット数が「０」であるときにＣＴ抽籤に当籤した場合には、Ｓ８２７の処理において、ＣＴセット数に「１」を加算するとともに、ＡＲＴセット数にも「１」を加算する。 In S826, when the main CPU 101 determines that the CT lottery has not been won (if S826 is a NO judgment), the main CPU 101 performs the processing of S828 described below. On the other hand, when the main CPU 101 determines that the CT lottery has been won (if S826 is a YES judgment), the main CPU 101 adds "1" to the number of CT sets (S827). Note that if the CT lottery has been won when the number of ART sets is "0", in the processing of S827, "1" is added to the number of CT sets and "1" is also added to the number of ART sets.
Ｓ８２７の処理後又はＳ８２６がＮＯ判定の場合、メインＣＰＵ１０１は、ＡＲＴセット数又はＣＴセット数が「１」以上であるか否かを判別する（Ｓ８２８）。 After processing S827 or if S826 returns NO, the main CPU 101 determines whether the number of ART sets or the number of CT sets is equal to or greater than "1" (S828).
Ｓ８２８おいて、メインＣＰＵ１０１が、ＡＲＴセット数又はＣＴセット数が「１」以上であると判別したとき（Ｓ８２８がＹＥＳ判定の場合）、メインＣＰＵ１０１は、次遊技の遊技状態にＡＲＴ準備状態をセットする（Ｓ８２９）。そして、Ｓ８２９の処理後、メインＣＰＵ１０１は、ＢＢチェック処理を終了し、処理をメインフロー（図８２参照）中のＳ２１８の処理に移す。 In S828, when the main CPU 101 determines that the number of ART sets or the number of CT sets is "1" or greater (if S828 returns a YES judgment), the main CPU 101 sets the game state for the next game to the ART preparation state (S829). Then, after processing S829, the main CPU 101 ends the BB check process and moves the process to S218 in the main flow (see Figure 82).
一方、Ｓ８２８において、メインＣＰＵ１０１が、ＡＲＴセット数又はＣＴセット数が「１」以上でないと判別したとき（Ｓ８２８がＮＯ判定の場合）、メインＣＰＵ１０１は、次遊技の遊技状態に通常遊技状態をセットする（Ｓ８３０）。次いで、メインＣＰＵ１０１は、通常中高確率抽籤テーブル（図４０Ｂ参照）を参照して、ＣＺの抽籤状態を抽籤し、抽籤結果をセットする（Ｓ８３１）。そして、Ｓ８３１の処理後、メインＣＰＵ１０１は、ＢＢチェック処理を終了し、処理をメインフロー（図８２参照）中のＳ２１８の処理に移す。 On the other hand, when the main CPU 101 determines in S828 that the number of ART sets or the number of CT sets is not "1" or greater (if S828 returns a NO judgment), the main CPU 101 sets the game state for the next game to the normal game state (S830). Next, the main CPU 101 refers to the normal medium-high probability lottery table (see FIG. 40B), determines the lottery state for CZ, and sets the lottery result (S831). Then, after processing S831, the main CPU 101 ends the BB check processing and moves the processing to S218 in the main flow (see FIG. 82).
ここで再度、Ｓ８２１の処理に戻って、Ｓ８２１がＮＯ判定の場合、メインＣＰＵ１０１は、ＢＢ役に係る図柄組合せ（コンビネーション「Ｃ＿ＢＢ１」又は「Ｃ＿ＢＢ２」の図柄組合せ）が表示されたか否かを判定する（Ｓ８３２）。Ｓ８３２において、メインＣＰＵ１０１が、ＢＢ役に係る図柄組合せが表示されなかったと判別したとき（Ｓ８３２がＮＯ判定の場合）、メインＣＰＵ１０１は、ＢＢチェック処理を終了し、処理をメインフロー（図８２参照）中のＳ２１８の処理に移す。 Now, returning to the processing of S821, if the determination result of S821 is NO, the main CPU 101 determines whether or not a symbol combination associated with the BB role (the symbol combination of "C_BB1" or "C_BB2") has been displayed (S832). In S832, when the main CPU 101 determines that a symbol combination associated with the BB role has not been displayed (if the determination result of S832 is NO), the main CPU 101 ends the BB check processing and proceeds to the processing of S218 in the main flow (see FIG. 82).
一方、Ｓ８３２において、メインＣＰＵ１０１が、ＢＢ役に係る図柄組合せが表示されたと判別したとき（Ｓ８３２がＹＥＳ判定の場合）、メインＣＰＵ１０１は、ボーナス種別抽籤テーブル（図５８参照）を参照して、ボーナス種別を抽籤し、抽籤結果をセットする（Ｓ８３３）。次いで、メインＣＰＵ１０１は、ＢＢ中払出枚数カウンタの値に所定値（ボーナス終了契機となる払出枚数：本実施形態では、「２１６」）をセットする（Ｓ８３４）。 On the other hand, in S832, when the main CPU 101 determines that a symbol combination related to the BB role has been displayed (if S832 returns a YES judgment), the main CPU 101 refers to the bonus type lottery table (see FIG. 58), determines the bonus type, and sets the lottery result (S833). Next, the main CPU 101 sets the value of the BB payout number counter to a predetermined value (the payout number that triggers the bonus termination: in this embodiment, "216") (S834).
次いで、メインＣＰＵ１０１は、ボーナス開始時処理を行う（Ｓ８３５）。この処理では、メインＣＰＵ１０１は、例えば、次遊技の遊技状態にボーナス状態をセットするなどのボーナスの作動開始に必要な各種処理を行う。そして、Ｓ８３５の処理後、メインＣＰＵ１０１は、ＢＢチェック処理を終了し、処理をメインフロー（図８２参照）中のＳ２１８の処理に移す。 Next, the main CPU 101 performs bonus start processing (S835). In this processing, the main CPU 101 performs various processes required to start the bonus operation, such as setting the bonus state in the game state for the next game. After processing S835, the main CPU 101 ends the BB check processing and moves the processing to S218 in the main flow (see Figure 82).
［ＲＴチェック処理］
次に、図１５５及び図１５６を参照して、メインフロー（図８２参照）中のＳ２１８で行うＲＴチェック処理について説明する。なお、図１５５及び図１５６は、ＲＴチェック処理の手順を示すフローチャートである。
[RT check process]
Next, the RT check process performed in S218 of the main flow (see FIG. 82) will be described with reference to Figures 155 and 156. Figures 155 and 156 are flowcharts showing the procedure of the RT check process.
まず、メインＣＰＵ１０１は、ＲＴ状態がＲＴ５状態であるか否かを判別する（Ｓ８４１）。Ｓ８４１において、メインＣＰＵ１０１が、ＲＴ状態がＲＴ５状態であると判別したとき（Ｓ８４１がＹＥＳ判定の場合）、メインＣＰＵ１０１は、ＲＴチェック処理を終了し、処理をメインフロー（図８２参照）中のＳ２１９の処理に移す。 First, the main CPU 101 determines whether the RT state is the RT5 state (S841). When the main CPU 101 determines in S841 that the RT state is the RT5 state (if S841 returns a YES judgment), the main CPU 101 ends the RT check process and proceeds to S219 in the main flow (see FIG. 82).
一方、Ｓ８４１において、メインＣＰＵ１０１が、ＲＴ状態がＲＴ５状態でないと判別したとき（Ｓ８４１がＮＯ判定の場合）、メインＣＰＵ１０１は、ＲＴ状態がＲＴ０状態であるか否かを判別する（Ｓ８４２）。Ｓ８４２において、メインＣＰＵ１０１が、ＲＴ状態がＲＴ０状態でないと判別したとき（Ｓ８４２がＮＯ判定の場合）、メインＣＰＵ１０１は、後述のＳ８４５の処理を行う。 On the other hand, when the main CPU 101 determines in S841 that the RT state is not the RT5 state (if S841 is a NO judgment), the main CPU 101 determines whether the RT state is the RT0 state (S842). When the main CPU 101 determines in S842 that the RT state is not the RT0 state (if S842 is a NO judgment), the main CPU 101 performs the processing of S845, which will be described below.
一方、Ｓ８４２において、メインＣＰＵ１０１が、ＲＴ状態がＲＴ０状態であると判別したとき（Ｓ８４２がＹＥＳ判定の場合）、メインＣＰＵ１０１は、略称「ベルこぼし目」の図柄組合せ（図２８参照）が表示されたか否かを判別する（Ｓ８４３）。Ｓ８４３において、メインＣＰＵ１０１が、略称「ベルこぼし目」の図柄組合せが表示されなかったと判別したとき（Ｓ８４３がＮＯ判定の場合）、メインＣＰＵ１０１は、ＲＴチェック処理を終了し、処理をメインフロー（図８２参照）中のＳ２１９の処理に移す。 On the other hand, when the main CPU 101 determines in S842 that the RT state is the RT0 state (if S842 returns a YES judgment), the main CPU 101 determines whether or not the symbol combination abbreviated as "bell drop" (see FIG. 28) has been displayed (S843). When the main CPU 101 determines in S843 that the symbol combination abbreviated as "bell drop" has not been displayed (if S843 returns a NO judgment), the main CPU 101 ends the RT check process and proceeds to S219 in the main flow (see FIG. 82).
一方、Ｓ８４３において、メインＣＰＵ１０１が、略称「ベルこぼし目」の図柄組合せが表示されたと判別したとき（Ｓ８４３がＹＥＳ判定の場合）、メインＣＰＵ１０１は、ＲＴ２状態フラグをオン状態にセットする（Ｓ８４４）。この処理により、ＲＴ状態がＲＴ０状態からＲＴ２状態に移行する。そして、Ｓ８４４の処理後、メインＣＰＵ１０１は、ＲＴチェック処理を終了し、処理をメインフロー（図８２参照）中のＳ２１９の処理に移す。 On the other hand, when the main CPU 101 determines in S843 that a symbol combination abbreviated as "Bell Drop" has been displayed (if S843 returns a YES judgment), the main CPU 101 sets the RT2 state flag to the ON state (S844). This processing causes the RT state to transition from the RT0 state to the RT2 state. Then, after processing S844, the main CPU 101 ends the RT check processing and proceeds to processing of S219 in the main flow (see FIG. 82).
ここで再度、Ｓ８４２の処理に戻って、Ｓ８４２がＮＯ判定の場合、メインＣＰＵ１０１は、ＲＴ状態がＲＴ１状態であるか否かを判別する（Ｓ８４５）。Ｓ８４５において、メインＣＰＵ１０１が、ＲＴ状態がＲＴ１状態でないと判別したとき（Ｓ８４５がＮＯ判定の場合）、メインＣＰＵ１０１は、後述のＳ８５０の処理を行う。 Now, the process returns to S842 again. If S842 returns a NO, the main CPU 101 determines whether the RT state is the RT1 state (S845). If the main CPU 101 determines in S845 that the RT state is not the RT1 state (if S845 returns a NO), the main CPU 101 performs the process of S850, which will be described later.
一方、Ｓ８４５において、メインＣＰＵ１０１が、ＲＴ状態がＲＴ１状態であると判別したとき（Ｓ８４５がＹＥＳ判定の場合）、メインＣＰＵ１０１は、略称「ベルこぼし目」の図柄組合せが表示されたか否かを判別する（Ｓ８４６）。 On the other hand, when the main CPU 101 determines in S845 that the RT state is the RT1 state (if S845 returns a YES judgment), the main CPU 101 determines whether a symbol combination known as a "bell drop" has been displayed (S846).
Ｓ８４６において、メインＣＰＵ１０１が、略称「ベルこぼし目」の図柄組合せが表示されたと判別したとき（Ｓ８４６がＹＥＳ判定の場合）、メインＣＰＵ１０１は、ＲＴ１状態フラグをオフ状態にセットするとともに、ＲＴ２状態フラグをオン状態にセットする（Ｓ８４７）。この処理により、ＲＴ状態がＲＴ１状態からＲＴ２状態に移行する。そして、Ｓ８４７の処理後、メインＣＰＵ１０１は、ＲＴチェック処理を終了し、処理をメインフロー（図８２参照）中のＳ２１９の処理に移す。 When the main CPU 101 determines in S846 that a symbol combination abbreviated as "Bell Drop" has been displayed (if S846 returns a YES judgment), the main CPU 101 sets the RT1 state flag to the OFF state and sets the RT2 state flag to the ON state (S847). This processing transitions the RT state from the RT1 state to the RT2 state. Then, after processing S847, the main CPU 101 ends the RT check processing and proceeds to processing of S219 in the main flow (see FIG. 82).
一方、Ｓ８４６において、メインＣＰＵ１０１が、略称「ベルこぼし目」の図柄組合せが表示されなかったと判別したとき（Ｓ８４６がＮＯ判定の場合）、メインＣＰＵ１０１は、ＲＴ１状態の遊技が２０ゲーム経過したか否かを判別する（Ｓ８４８）。 On the other hand, when the main CPU 101 determines in S846 that the symbol combination abbreviated as "bell drop" has not been displayed (if S846 returns a NO judgment), the main CPU 101 determines whether 20 games have elapsed in the RT1 state (S848).
Ｓ８４８において、メインＣＰＵ１０１が、ＲＴ１状態の遊技が２０ゲーム経過していないと判別したとき（Ｓ８４８がＮＯ判定の場合）、メインＣＰＵ１０１は、ＲＴチェック処理を終了し、処理をメインフロー（図８２参照）中のＳ２１９の処理に移す。一方、Ｓ８４８において、メインＣＰＵ１０１が、ＲＴ１状態の遊技が２０ゲーム経過したと判別したとき（Ｓ８４８がＹＥＳ判定の場合）、メインＣＰＵ１０１は、ＲＴ１状態フラグをオフ状態にセットする（Ｓ８４９）。この処理により、ＲＴ状態がＲＴ１状態からＲＴ０状態に移行する。そして、Ｓ８４９の処理後、メインＣＰＵ１０１は、ＲＴチェック処理を終了し、処理をメインフロー（図８２参照）中のＳ２１９の処理に移す。 In S848, when the main CPU 101 determines that 20 games have not yet elapsed in RT1 state play (if S848 returns a NO judgment), the main CPU 101 terminates the RT check process and proceeds to S219 in the main flow (see FIG. 82). On the other hand, in S848, when the main CPU 101 determines that 20 games have elapsed in RT1 state play (if S848 returns a YES judgment), the main CPU 101 sets the RT1 state flag to the OFF state (S849). This processing transitions the RT state from RT1 state to RT0 state. Then, after processing S849, the main CPU 101 terminates the RT check process and proceeds to S219 in the main flow (see FIG. 82).
ここで再度、Ｓ８４５の処理に戻って、Ｓ８４５がＮＯ判定の場合、メインＣＰＵ１０１は、ＲＴ状態がＲＴ２状態であるか否かを判別する（Ｓ８５０）。Ｓ８５０において、メインＣＰＵ１０１が、ＲＴ状態がＲＴ２状態でないと判別したとき（Ｓ８５０がＮＯ判定の場合）、メインＣＰＵ１０１は、後述のＳ８５３の処理を行う。 Now, the process returns to S845 again. If S845 returns a NO judgment, the main CPU 101 determines whether the RT state is the RT2 state (S850). If the main CPU 101 determines in S850 that the RT state is not the RT2 state (if S850 returns a NO judgment), the main CPU 101 performs the process of S853, which will be described later.
一方、Ｓ８５０において、メインＣＰＵ１０１が、ＲＴ状態がＲＴ２状態であると判別したとき（Ｓ８５０がＹＥＳ判定の場合）、メインＣＰＵ１０１は、略称「ＲＴ３移行リプ」の図柄組合せ（図２８参照）が表示されたか否かを判別する（Ｓ８５１）。Ｓ８５１において、メインＣＰＵ１０１が、略称「ＲＴ３移行リプ」の図柄組合せが表示されなかったと判別したとき（Ｓ８５１がＮＯ判定の場合）、メインＣＰＵ１０１は、ＲＴチェック処理を終了し、処理をメインフロー（図８２参照）中のＳ２１９の処理に移す。 On the other hand, when the main CPU 101 determines in S850 that the RT state is the RT2 state (if S850 returns a YES judgment), the main CPU 101 determines whether or not a symbol combination abbreviated as "RT3 transition lip" (see FIG. 28) has been displayed (S851). When the main CPU 101 determines in S851 that a symbol combination abbreviated as "RT3 transition lip" has not been displayed (if S851 returns a NO judgment), the main CPU 101 ends the RT check process and proceeds to S219 in the main flow (see FIG. 82).
一方、Ｓ８５１において、メインＣＰＵ１０１が、略称「ＲＴ３移行リプ」の図柄組合せが表示されたと判別したとき（Ｓ８５１がＹＥＳ判定の場合）、メインＣＰＵ１０１は、ＲＴ２状態フラグをオフ状態にセットするとともに、ＲＴ３状態フラグをオン状態にセットする（Ｓ８５２）。この処理により、ＲＴ状態がＲＴ２状態からＲＴ３状態に移行する。そして、Ｓ８５２の処理後、メインＣＰＵ１０１は、ＲＴチェック処理を終了し、処理をメインフロー（図８２参照）中のＳ２１９の処理に移す。 On the other hand, when the main CPU 101 determines in S851 that a symbol combination abbreviated as "RT3 transition lip" has been displayed (if S851 returns a YES judgment), the main CPU 101 sets the RT2 state flag to the OFF state and sets the RT3 state flag to the ON state (S852). This processing causes the RT state to transition from the RT2 state to the RT3 state. Then, after processing S852, the main CPU 101 ends the RT check processing and proceeds to processing of S219 in the main flow (see FIG. 82).
ここで再度、Ｓ８５０の処理に戻って、Ｓ８５０がＮＯ判定の場合、メインＣＰＵ１０１は、ＲＴ状態がＲＴ３状態であるか否かを判別する（Ｓ８５３）。Ｓ８５３において、メインＣＰＵ１０１が、ＲＴ状態がＲＴ３状態でないと判別したとき（Ｓ８５３がＮＯ判定の場合）、メインＣＰＵ１０１は、後述のＳ８６２の処理を行う。 Now, the process returns to S850 again, and if S850 returns a NO, the main CPU 101 determines whether the RT state is the RT3 state (S853). If the main CPU 101 determines in S853 that the RT state is not the RT3 state (if S853 returns a NO), the main CPU 101 performs the process of S862, which will be described later.
一方、Ｓ８５３において、メインＣＰＵ１０１が、ＲＴ状態がＲＴ３状態であると判別したとき（Ｓ８５３がＹＥＳ判定の場合）、メインＣＰＵ１０１は、略称「ベルこぼし目」又は「ＲＴ２移行リプ」の図柄組合せが表示されたか否かを判別する（Ｓ８５４）。 On the other hand, in S853, when the main CPU 101 determines that the RT state is the RT3 state (if S853 returns a YES judgment), the main CPU 101 determines whether a symbol combination abbreviated as "bell drop" or "RT2 transition lip" has been displayed (S854).
Ｓ８５４において、メインＣＰＵ１０１が、略称「ベルこぼし目」又は「ＲＴ２移行リプ」の図柄組合せが表示されたと判別したとき（Ｓ８５４がＹＥＳ判定の場合）、メインＣＰＵ１０１は、ＲＴ３状態フラグをオフ状態にセットするとともに、ＲＴ２状態フラグをオン状態にセットする（Ｓ８５５）。この処理により、ＲＴ状態がＲＴ３状態からＲＴ２状態に移行する。そして、Ｓ８５５の処理後、メインＣＰＵ１０１は、ＲＴチェック処理を終了し、処理をメインフロー（図８２参照）中のＳ２１９の処理に移す。 When the main CPU 101 determines in S854 that a symbol combination abbreviated as "bell spill" or "RT2 transition lip" has been displayed (if S854 returns a YES judgment), the main CPU 101 sets the RT3 state flag to the OFF state and sets the RT2 state flag to the ON state (S855). This processing causes the RT state to transition from the RT3 state to the RT2 state. Then, after processing S855, the main CPU 101 ends the RT check processing and proceeds to processing of S219 in the main flow (see FIG. 82).
一方、Ｓ８５４において、メインＣＰＵ１０１が、略称「ベルこぼし目」又は「ＲＴ２移行リプ」の図柄組合せが表示されていないと判別したとき（Ｓ８５４がＮＯ判定の場合）、メインＣＰＵ１０１は、略称「ＲＴ４移行リプ」の図柄組合せ（図２８参照）が表示されたか否かを判別する（Ｓ８５６）。 On the other hand, when the main CPU 101 determines in S854 that the symbol combination abbreviated as "bell drop" or "RT2 transition lip" is not displayed (if S854 returns a NO judgment), the main CPU 101 determines whether the symbol combination abbreviated as "RT4 transition lip" (see Figure 28) is displayed (S856).
Ｓ８５６において、メインＣＰＵ１０１が、略称「ＲＴ４移行リプ」の図柄組合せが表示されていないと判別したとき（Ｓ８５６がＮＯ判定の場合）、メインＣＰＵ１０１は、ＲＴチェック処理を終了し、処理をメインフロー（図８２参照）中のＳ２１９の処理に移す。一方、Ｓ８５６において、メインＣＰＵ１０１が、略称「ＲＴ４移行リプ」の図柄組合せが表示されたと判別したとき（Ｓ８５６がＹＥＳ判定の場合）、メインＣＰＵ１０１は、ＲＴ３状態フラグをオフ状態にセットするとともに、ＲＴ４状態フラグをオン状態にセットする（Ｓ８５７）。この処理により、ＲＴ状態がＲＴ３状態からＲＴ４状態に移行する。 In S856, when the main CPU 101 determines that the symbol combination abbreviated as "RT4 transition lip" is not being displayed (if S856 returns a NO judgment), the main CPU 101 ends the RT check process and proceeds to S219 in the main flow (see FIG. 82). On the other hand, in S856, when the main CPU 101 determines that the symbol combination abbreviated as "RT4 transition lip" is being displayed (if S856 returns a YES judgment), the main CPU 101 sets the RT3 state flag to the OFF state and sets the RT4 state flag to the ON state (S857). This process causes the RT state to transition from the RT3 state to the RT4 state.
Ｓ８５７の処理後、メインＣＰＵ１０１は、遊技状態がＡＲＴ準備状態であるか否かを判別する（Ｓ８５８）。Ｓ８５８において、メインＣＰＵ１０１が、遊技状態がＡＲＴ準備状態でないと判別したとき（Ｓ８５８がＮＯ判定の場合）、メインＣＰＵ１０１は、ＲＴチェック処理を終了し、処理をメインフロー（図８２参照）中のＳ２１９の処理に移す。 After processing S857, the main CPU 101 determines whether the gaming state is in the ART preparation state (S858). When the main CPU 101 determines in S858 that the gaming state is not in the ART preparation state (if S858 returns a NO), the main CPU 101 ends the RT check process and proceeds to processing S219 in the main flow (see Figure 82).
一方、Ｓ８５８において、メインＣＰＵ１０１が、遊技状態がＡＲＴ準備状態であると判別したとき（Ｓ８５８がＹＥＳ判定の場合）、メインＣＰＵ１０１は、ＣＴセット数が「１」以上であるか否かを判別する（Ｓ８５９）。 On the other hand, when the main CPU 101 determines in S858 that the game state is in the ART preparation state (if S858 returns a YES judgment), the main CPU 101 determines whether the CT set number is "1" or greater (S859).
Ｓ８５９において、メインＣＰＵ１０１が、ＣＴセット数が「１」以上であると判別したとき（Ｓ８５９がＹＥＳ判定の場合）、メインＣＰＵ１０１は、次遊技の遊技状態にＣＴをセットし、ＣＴゲーム数カウンタに「８」をセットする（Ｓ８６０）。そして、Ｓ８６０の処理後、メインＣＰＵ１０１は、ＲＴチェック処理を終了し、処理をメインフロー（図８２参照）中のＳ２１９の処理に移す。 In S859, when the main CPU 101 determines that the CT set number is "1" or greater (if S859 returns a YES judgment), the main CPU 101 sets the CT to the game state for the next game and sets the CT game number counter to "8" (S860). After processing S860, the main CPU 101 ends the RT check processing and proceeds to processing of S219 in the main flow (see FIG. 82).
一方、Ｓ８５９において、メインＣＰＵ１０１が、ＣＴセット数が「１」以上でないと判別したとき（Ｓ８５９がＮＯ判定の場合）、メインＣＰＵ１０１は、次遊技の遊技状態に通常ＡＲＴをセットし、ＡＲＴ終了ゲーム数カウンタに所定値をセットする（Ｓ８６１）。そして、Ｓ８６１の処理後、メインＣＰＵ１０１は、ＲＴチェック処理を終了し、処理をメインフロー（図８２参照）中のＳ２１９の処理に移す。 On the other hand, in S859, when the main CPU 101 determines that the CT set number is not "1" or greater (if S859 returns a NO judgment), the main CPU 101 sets the game state for the next game to normal ART and sets a predetermined value to the ART end game number counter (S861). Then, after processing S861, the main CPU 101 ends the RT check processing and proceeds to processing of S219 in the main flow (see FIG. 82).
ここで再度、Ｓ８５３の処理に戻って、Ｓ８５３がＮＯ判定の場合、メインＣＰＵ１０１は、略称「ベルこぼし目」又は「ＲＴ２移行リプ」の図柄組合せが表示されたか否かを判別する（Ｓ８６２）。Ｓ８６２において、メインＣＰＵ１０１が、略称「ベルこぼし目」又は「ＲＴ２移行リプ」の図柄組合せが表示されていないと判別したとき（Ｓ８６２がＮＯ判定の場合）、メインＣＰＵ１０１は、ＲＴチェック処理を終了し、処理をメインフロー（図８２参照）中のＳ２１９の処理に移す。 Now, returning to the processing of S853, if the determination result of S853 is NO, the main CPU 101 determines whether or not the symbol combination abbreviated as "bell drop" or "RT2 transition lip" has been displayed (S862). In S862, when the main CPU 101 determines that the symbol combination abbreviated as "bell drop" or "RT2 transition lip" has not been displayed (if the determination result of S862 is NO), the main CPU 101 ends the RT check processing and proceeds to the processing of S219 in the main flow (see FIG. 82).
一方、Ｓ８６２において、メインＣＰＵ１０１が、略称「ベルこぼし目」又は「ＲＴ２移行リプ」の図柄組合せが表示されたと判別したとき（Ｓ８６２がＹＥＳ判定の場合）、メインＣＰＵ１０１は、ＲＴ４状態フラグをオフ状態にセットするとともに、ＲＴ２状態フラグをオン状態にセットする（Ｓ８６３）。この処理により、ＲＴ状態がＲＴ４状態からＲＴ２状態に移行する。そして、Ｓ８６３の処理後、メインＣＰＵ１０１は、ＲＴチェック処理を終了し、処理をメインフロー（図８２参照）中のＳ２１９の処理に移す。 On the other hand, when the main CPU 101 determines in S862 that a symbol combination abbreviated as "bell drop" or "RT2 transition lip" has been displayed (if S862 returns a YES judgment), the main CPU 101 sets the RT4 state flag to the OFF state and sets the RT2 state flag to the ON state (S863). This processing causes the RT state to transition from the RT4 state to the RT2 state. Then, after processing S863, the main CPU 101 ends the RT check processing and proceeds to processing of S219 in the main flow (see FIG. 82).
［ＣＺ・ＡＲＴ終了時処理］
次に、図１５７を参照して、メインフロー（図８２参照）中のＳ２１９で行うＣＺ・ＡＲＴ終了時処理について説明する。なお、図１５７は、ＣＺ・ＡＲＴ終了時処理の手順を示すフローチャートである。
[CZ ART End Processing]
Next, the CZ/ART end processing performed in S219 in the main flow (see Fig. 82) will be described with reference to Fig. 157. Fig. 157 is a flowchart showing the procedure for the CZ/ART end processing.
まず、メインＣＰＵ１０１は、現在の遊技状態がＣＺ失敗時及びＡＲＴ終了時のいずれかであるか否かを判別する（Ｓ８７１）。Ｓ８７１において、メインＣＰＵ１０１が、現在の遊技状態がＣＺ失敗時及びＡＲＴ終了時のいずれかでないと判別したとき（Ｓ８７１がＮＯ判定の場合）、メインＣＰＵ１０１は、ＣＺ・ＡＲＴ終了時処理を終了し、処理をメインフロー（図８２参照）中のＳ２０１の処理に移す。 First, the main CPU 101 determines whether the current game state is either a CZ failure or the end of ART (S871). In S871, when the main CPU 101 determines that the current game state is neither a CZ failure nor the end of ART (if S871 returns a NO), the main CPU 101 ends the CZ/ART end processing and moves the processing to S201 in the main flow (see Figure 82).
一方、Ｓ８７１において、メインＣＰＵ１０１が、現在の遊技状態がＣＺ失敗時及びＡＲＴ終了時のいずれかであると判別したとき（Ｓ８７１がＹＥＳ判定の場合）、メインＣＰＵ１０１は、ＣＺ抽籤テーブル（図４１Ｂ参照）を参照して、ＣＺの引き戻し抽籤を行う（Ｓ８７２）。次いで、メインＣＰＵ１０１は、ＣＺの引き戻し抽籤に当籤したか否かを判別す（Ｓ８７３）。 On the other hand, in S871, when the main CPU 101 determines that the current game state is either a CZ failure or the end of ART (if S871 returns a YES judgment), the main CPU 101 refers to the CZ lottery table (see Figure 41B) and conducts a CZ retraction lottery (S872). Next, the main CPU 101 determines whether or not the CZ retraction lottery was won (S873).
Ｓ８７３において、メインＣＰＵ１０１が、ＣＺの引き戻し抽籤に当籤したと判別したとき（Ｓ８７３がＹＥＳ判定の場合）、メインＣＰＵ１０１は、次遊技の遊技状態に当籤した種別のＣＺをセットする（Ｓ８７４）。次いで、メインＣＰＵ１０１は、当籤した種別のＣＺに応じた値をＣＺゲーム数カウンタにセットする（Ｓ８７５）。そして、Ｓ８７５の処理後、メインＣＰＵ１０１は、ＣＺ・ＡＲＴ終了時処理を終了し、処理をメインフロー（図８２参照）中のＳ２０１の処理に移す。 In S873, when the main CPU 101 determines that the CZ retraction lottery has been won (if S873 returns a YES judgment), the main CPU 101 sets the type of CZ that was won as the game state for the next game (S874). Next, the main CPU 101 sets a value corresponding to the type of CZ that was won in the CZ game number counter (S875). Then, after processing S875, the main CPU 101 ends the CZ/ART end processing and moves the processing to S201 in the main flow (see FIG. 82).
一方、Ｓ８７３において、メインＣＰＵ１０１が、ＣＺの引き戻し抽籤に当籤しなかったと判別したとき（Ｓ８７３がＮＯ判定の場合）、メインＣＰＵ１０１は、次遊技の遊技状態に通常遊技状態をセットする（Ｓ８７６）。次いで、メインＣＰＵ１０１は、通常中高確率抽籤テーブル（図４０Ｂ参照）を参照して、ＣＺの抽籤状態を抽籤し、抽籤結果をセットする（Ｓ８７７）。そして、Ｓ８７７の処理後、メインＣＰＵ１０１は、ＣＺ・ＡＲＴ終了時処理を終了し、処理をメインフロー（図８２参照）中のＳ２０１の処理に移す。 On the other hand, when the main CPU 101 determines in S873 that it did not win the CZ pullback lottery (if S873 returns a NO), the main CPU 101 sets the game state for the next game to the normal game state (S876). Next, the main CPU 101 refers to the normal medium-high probability lottery table (see FIG. 40B), determines the CZ lottery state, and sets the lottery result (S877). Then, after processing S877, the main CPU 101 ends the CZ/ART end processing and moves the processing to S201 in the main flow (see FIG. 82).
［メインＣＰＵの制御による割込処理（１．１１７２ｍｓｅｃ）］
次に、図１５８を参照して、１．１１７２ｍｓｅｃ周期で、メインＣＰＵ１０１が行う割込処理について説明する。なお、図１５８は、割込処理の手順を示すフローチャートである。１．１１７２ｍｓｅｃ周期で繰り返し実行される割込処理は、タイマー回路１１３（ＰＴＣ）の初期化処理（図６４中のＳ２参照）で設定されたタイマー回路１１３のタイムアウト信号の出力タイミングに基づいて発生する割込みコントローラ１１２からの割込要求信号がメインＣＰＵ１０１に入力された際に実行される処理である。
[Interrupt processing controlled by the main CPU (1.1172 msec)]
Next, the interrupt processing performed by the main CPU 101 at a cycle of 1.1172 msec will be described with reference to Fig. 158. Fig. 158 is a flowchart showing the procedure of the interrupt processing. The interrupt processing repeatedly performed at a cycle of 1.1172 msec is processing performed when an interrupt request signal is input to the main CPU 101 from the interrupt controller 112, which is generated based on the output timing of the timeout signal of the timer circuit 113 set in the initialization processing of the timer circuit 113 (see S2 in Fig. 64).
まず、メインＣＰＵ１０１は、レジスタの退避処理を行う（Ｓ９０１）。次いで、メインＣＰＵ１０１は、入力ポートチェック処理を行う（Ｓ９０２）。この処理では、ストップスイッチ等の各種スイッチから入力される信号がチェックされる。 First, the main CPU 101 performs a register save process (S901). Next, the main CPU 101 performs an input port check process (S902). In this process, signals input from various switches, such as the stop switch, are checked.
次いで、メインＣＰＵ１０１は、リール制御処理を行う（Ｓ９０３）。この処理では、メインＣＰＵ１０１は、全リールの回転開始が要求されたときに、左リール３Ｌ、中リール３Ｃ及び右リール３Ｒの回転を開始し、その後、各リールが一定速度で回転するように、３つのステッピングモータを駆動制御する。また、滑り駒数が決定されたときは、メインＣＰＵ１０１は、該当するリールの図柄カウンタを滑り駒数分だけ更新する。そして、メインＣＰＵ１０１は、更新された図柄カウンタが停止予定位置に対応する値に一致する（停止予定位置の図柄が表示窓の有効ライン上の領域に到達する）のを待って、該当するリールの回転の減速及び停止が行われるように、対応するステッピングモータを駆動制御する。 Next, the main CPU 101 performs reel control processing (S903). In this processing, when a request to start spinning all reels is made, the main CPU 101 starts the rotation of the left reel 3L, center reel 3C, and right reel 3R, and then drives and controls the three stepping motors so that each reel rotates at a constant speed. Also, when the number of sliding symbols is determined, the main CPU 101 updates the symbol counter of the corresponding reel by the number of sliding symbols. Then, the main CPU 101 waits until the updated symbol counter matches the value corresponding to the expected stop position (the symbol at the expected stop position reaches the area on the pay line in the display window), and then drives and controls the corresponding stepping motor so that the rotation of the corresponding reel is slowed down and stopped.
次いで、メインＣＰＵ１０１は、通信データ送信処理を行う（Ｓ９０４）。この処理では、主に、通信データ格納領域に格納された各種コマンドを主制御回路９０の第１シリアル通信回路１１４（図９参照）を介して副制御回路２００に送信する。メインＣＰＵ１０１は、副制御回路２００にコマンドを送信した後、通信データポインタを１パケット分減算更新し（不図示）、通信データ格納領域の送信済みのコマンドデータをクリアする。なお、通信データ格納領域に複数のコマンドデータが格納されている場合には、格納された古い順で、コマンドデータを副制御回路２００に送信する。また、通信データ格納領域にコマンドデータが格納されていない場合、すなわち、通信データポインタの値が「０」である場合には、無操作コマンドを生成して副制御回路２００に送信する。次いで、メインＣＰＵ１０１は、投入メダル通過チェック処理を行う（Ｓ９０５）。この処理では、メインＣＰＵ１０１は、メダルセンサ（不図示）の検出結果（メダルセンサ入力状態）に基づいて、投入メダルがセレクタ６６を通過したか否かのチェック処理を行う。次いで、メインＣＰＵ１０１は、ＷＤＴのリスタート処理を行う（Ｓ９０６）。 Next, the main CPU 101 performs a communication data transmission process (S904). This process primarily transmits various commands stored in the communication data storage area to the sub-control circuit 200 via the first serial communication circuit 114 (see FIG. 9) of the main control circuit 90. After transmitting the command to the sub-control circuit 200, the main CPU 101 decrements the communication data pointer by one packet (not shown) and clears the transmitted command data in the communication data storage area. Note that if multiple command data are stored in the communication data storage area, the command data are transmitted to the sub-control circuit 200 in the order of oldest to newest. If no command data is stored in the communication data storage area, i.e., if the communication data pointer value is "0," a no-operation command is generated and transmitted to the sub-control circuit 200. Next, the main CPU 101 performs an inserted medal passage check process (S905). In this process, the main CPU 101 checks whether the inserted medal has passed through the selector 66 based on the detection result (medal sensor input status) of the medal sensor (not shown). Next, the main CPU 101 performs WDT restart processing (S906).
次いで、メインＣＰＵ１０１は、７セグＬＥＤ駆動処理を行う（Ｓ９０７）。この処理では、メインＣＰＵ１０１は、情報表示器６に含まれる各種７セグＬＥＤを駆動制御して、例えば、メダルの払出枚数やクレジット枚数、ストップボタンの押し順データなどを表示する。なお、７セグＬＥＤ駆動処理の詳細については、後述の図１５９を参照しながら後で説明する。 Next, the main CPU 101 performs 7-segment LED drive processing (S907). In this processing, the main CPU 101 controls the drive of various 7-segment LEDs included in the information display 6 to display, for example, the number of medals paid out, the number of credits, and data on the order in which the stop buttons are pressed. Details of the 7-segment LED drive processing will be explained later with reference to Figure 159.
次いで、メインＣＰＵ１０１は、タイマー更新処理を行う（Ｓ９０８）。この処理では、メインＣＰＵ１０１は、セットされた各種タイマーのカウント（減算）処理を行う。なお、タイマー更新処理の詳細については、後述の図１６４を参照しながら後で説明する。 Next, the main CPU 101 performs timer update processing (S908). In this processing, the main CPU 101 performs counting (subtraction) processing on the various timers that have been set. Details of the timer update processing will be explained later with reference to Figure 164, which will be described later.
次いで、メインＣＰＵ１０１は、エラー検知処理を行う（Ｓ９０９）。次いで、メインＣＰＵ１０１は、ドア開閉チェック処理を行う（Ｓ９１０）。ドア開閉チェック処理では、メインＣＰＵ１０１は、ドア開閉監視スイッチ６７のオン（ドア閉）／オフ（ドア開）状態をチェックすることにより、フロントドア２ｂ（図２参照）の開閉状態をチェックする。 Next, the main CPU 101 performs error detection processing (S909). Next, the main CPU 101 performs door open/close check processing (S910). In the door open/close check processing, the main CPU 101 checks the open/close status of the front door 2b (see Figure 2) by checking the on (door closed)/off (door open) status of the door open/close monitoring switch 67.
次いで、メインＣＰＵ１０１は、試射試験信号制御処理を行う（Ｓ９１１）。この処理では、第２インターフェースボート等を介して試験機に各種試験信号の出力する際の制御処理が行われる。また、この処理は、メインＲＡＭ１０３の規定外作業領域（図１２Ｃ参照）を用いて実行される。なお、本実施形態では、この処理は、試射試験時以外のとき（パチスロ１が遊技店に設置された後）にも行われるが、この時には、主制御基板７１が第２インターフェースボート等を介して試験機に接続されていないので、各種試験信号は生成されても出力はされない。試射試験信号制御処理の詳細については、後述の図１６６を参照しながら後で説明する。 Next, the main CPU 101 performs test firing signal control processing (S911). This processing involves control processing when various test signals are output to the test machine via the second interface board, etc. This processing is also executed using the non-regular work area of the main RAM 103 (see Figure 12C). Note that in this embodiment, this processing is also performed at times other than test firing (after the pachislot 1 has been installed in the gaming facility), but since the main control board 71 is not connected to the test machine via the second interface board, etc., various test signals are generated but not output. Details of the test firing signal control processing will be explained later with reference to Figure 166, which will be described later.
次いで、メインＣＰＵ１０１は、レジスタの復帰処理を行う（Ｓ９１２）。そして、Ｓ９１２の処理後、メインＣＰＵ１０１は、割込処理を終了する。 Next, the main CPU 101 performs register restoration processing (S912). After processing S912, the main CPU 101 ends the interrupt processing.
［７セグＬＥＤ駆動処理］
次に、図１５９及び図１６０を参照して、割込処理（図１５８参照）中のＳ９０７で行う７セグＬＥＤ駆動処理について説明する。なお、図１５９は、７セグＬＥＤ駆動処理の手順を示すフローチャートである。また、図１６０Ａは、７セグＬＥＤ駆動処理中の後述のＳ９２３～Ｓ９２５の処理を実行するためのソースプログラムの一例を示す図であり、図１６０Ｂは、７セグＬＥＤ駆動処理中の後述のＳ９３１～Ｓ９３６の処理を実行するためのソースプログラムの一例を示す図である。
[7-segment LED drive processing]
Next, the 7-segment LED drive processing performed in S907 during the interrupt processing (see FIG. 158) will be described with reference to FIG. 159 and FIG. 160. FIG. 159 is a flowchart showing the procedure for the 7-segment LED drive processing. FIG. 160A is a diagram showing an example of a source program for executing the processing of S923 to S925 (described below) during the 7-segment LED drive processing, and FIG. 160B is a diagram showing an example of a source program for executing the processing of S931 to S936 (described below) during the 7-segment LED drive processing.
まず、メインＣＰＵ１０１は、割込カウンタの値に「１」を加算（＋１更新）する（Ｓ９２１）。次いで、メインＣＰＵ１０１は、割込カウンタの値が奇数であるか否かを判別する（Ｓ９２２）。 First, the main CPU 101 adds "1" to the value of the interrupt counter (updates it by +1) (S921). Next, the main CPU 101 determines whether the value of the interrupt counter is an odd number (S922).
Ｓ９２２において、メインＣＰＵ１０１が、割込カウンタの値が奇数でないと判別したとき（Ｓ９２２がＮＯ判定の場合）、メインＣＰＵ１０１は、７セグＬＥＤ駆動処理を終了し、処理を割込処理（図１５８参照）中のＳ９０８の処理に移す。すなわち、本実施形態では、２回の割込周期毎に、７セグＬＥＤ駆動処理が行われる。なお、本実施形態では、７セグＬＥＤ駆動処理を割込みカウンタの値が偶数の場合に実行する例を説明したが、本発明はこれに限定されず、割込みカウンタの値が奇数の場合に７セグＬＥＤ駆動処理を実行してもよいし、また、任意の整数で割込みカウンタの値を除算したときの商又は余りを用いて、７セグＬＥＤ駆動処理の実行タイミングを決定してもよい。 When the main CPU 101 determines in S922 that the value of the interrupt counter is not odd (if S922 returns NO), the main CPU 101 terminates the 7-segment LED drive process and moves to S908 in the interrupt process (see FIG. 158). That is, in this embodiment, the 7-segment LED drive process is performed every two interrupt cycles. Note that, although this embodiment describes an example in which the 7-segment LED drive process is performed when the value of the interrupt counter is even, the present invention is not limited to this. The 7-segment LED drive process may be performed when the value of the interrupt counter is odd, or the timing for executing the 7-segment LED drive process may be determined using the quotient or remainder when the value of the interrupt counter is divided by an arbitrary integer.
一方、Ｓ９２２において、メインＣＰＵ１０１が、割込カウンタの値が奇数であると判別したとき（Ｓ９２２がＹＥＳ判定の場合）、メインＣＰＵ１０１は、ナビデータ格納領域からナビデータを取得する（Ｓ９２３）。次いで、メインＣＰＵ１０１は、７セグＬＥＤの各カソードに出力される押し順表示データを格納するための押し順表示データ格納領域のアドレスをセットする（Ｓ９２４）。 On the other hand, when the main CPU 101 determines in S922 that the value of the interrupt counter is odd (if S922 returns a YES), the main CPU 101 acquires navigation data from the navigation data storage area (S923). Next, the main CPU 101 sets the address of the push order display data storage area for storing the push order display data to be output to each cathode of the 7-segment LED (S924).
次いで、メインＣＰＵ１０１は、７セグ表示データ生成処理を行う（Ｓ９２５）。この処理では、メインＣＰＵ１０１は、ナビデータに基づいて、押し順表示データ（７セグ表示データ）を作成し、生成された押し順表示データを押し順表示データ格納領域に格納する。なお、７セグ表示データ生成処理の詳細については、後述の図１６１を参照しながら後で説明する。 Next, the main CPU 101 performs a 7-segment display data generation process (S925). In this process, the main CPU 101 creates push order display data (7-segment display data) based on the navigation data, and stores the generated push order display data in the push order display data storage area. Details of the 7-segment display data generation process will be explained later with reference to Figure 161, which will be described later.
次いで、メインＣＰＵ１０１は、クレジットカウンタの値を取得する（Ｓ９２６）。次いで、メインＣＰＵ１０１は、７セグＬＥＤの各カソードに出力されるクレジット表示データを格納するためのクレジット表示データ格納領域のアドレスをセットする（Ｓ９２７）。 Next, the main CPU 101 obtains the value of the credit counter (S926). Next, the main CPU 101 sets the address of the credit display data storage area for storing the credit display data to be output to each cathode of the 7-segment LED (S927).
次いで、メインＣＰＵ１０１は、７セグ表示データ生成処理を行う（Ｓ９２８）。この処理では、メインＣＰＵ１０１は、クレジットカウンタの値に基づいて、クレジット表示データ（７セグ表示データ）を生成し、生成されたクレジット表示データをクレジット表示データ格納領域に格納する。なお、７セグ表示データ生成処理の詳細については、後述の図１６１を参照しながら後で説明する。 Next, the main CPU 101 performs 7-segment display data generation processing (S928). In this processing, the main CPU 101 generates credit display data (7-segment display data) based on the value of the credit counter, and stores the generated credit display data in the credit display data storage area. Details of the 7-segment display data generation processing will be explained later with reference to Figure 161, which will be described later.
次いで、メインＣＰＵ１０１は、後述の７セグコモンカウンタの値を格納するための７セグコモンカウンタ格納領域のアドレスをセットする（Ｓ９２９）。次いで、メインＣＰＵ１０１は、７セグコモンカウンタの値に「１」を加算（＋１更新）する（Ｓ９３０）。なお、この処理において、更新後の７セグコモンカウンタの値が「８」となった場合には、メインＣＰＵ１０１は、７セグコモンカウンタの値に「０」をセットする。本実施形態では、７セグＬＥＤをダイナミック制御するため、８回周期で７セグコモンカウンタの値が更新される。 Next, the main CPU 101 sets the address of a 7-segment common counter storage area for storing the value of the 7-segment common counter described below (S929). Next, the main CPU 101 adds "1" to the value of the 7-segment common counter (updates by +1) (S930). Note that in this process, if the updated value of the 7-segment common counter becomes "8", the main CPU 101 sets the value of the 7-segment common counter to "0". In this embodiment, the value of the 7-segment common counter is updated every eight cycles to dynamically control the 7-segment LED.
次いで、メインＣＰＵ１０１は、７セグコモンカウンタの値に基づいて、コモン選択データを作成し、対象のカソードデータ格納領域（押し順表示データ格納領域又はクレジット表示データ格納領域内の対象格納領域）のアドレスをセットする（Ｓ９３１）。次いで、メインＣＰＵ１０１は、７セグＬＥＤのカソードにクリアデータを出力する（Ｓ９３２）。この処理は、７セグＬＥＤを一旦消灯して、残像の影響を無くすために行われる。 Next, the main CPU 101 creates common selection data based on the value of the 7-segment common counter and sets the address of the target cathode data storage area (target storage area within the push order display data storage area or credit display data storage area) (S931). Next, the main CPU 101 outputs clear data to the cathode of the 7-segment LED (S932). This process is performed to temporarily turn off the 7-segment LED and eliminate the effects of afterimages.
次いで、メインＣＰＵ１０１は、対象のカソードデータ格納領域から７セグカソード出力データを取得してセットする（Ｓ９３３）。次いで、メインＣＰＵ１０１は、７セグコモンバックアップデータとコモン選択データとから、７セグコモン出力データを生成する（Ｓ９３４）。 Next, the main CPU 101 obtains and sets 7-segment cathode output data from the target cathode data storage area (S933). Next, the main CPU 101 generates 7-segment common output data from the 7-segment common backup data and common selection data (S934).
次いで、メインＣＰＵ１０１は、７セグコモンバックアップデータ及び７セグカソードバックアップデータにそれぞれ７セグコモン出力データ及び７セグカソード出力データを保存する（Ｓ９３５）。次いで、メインＣＰＵ１０１は、７セグカソード出力データ及び７セグコモン出力データを出力する（Ｓ９３６）。そして、Ｓ９３６の処理後、メインＣＰＵ１０１は、７セグＬＥＤ駆動処理を終了し、処理を割込処理（図１５８参照）中のＳ９０８の処理に移す。 Next, the main CPU 101 saves the 7-segment common output data and 7-segment cathode output data in the 7-segment common backup data and 7-segment cathode backup data, respectively (S935). Next, the main CPU 101 outputs the 7-segment cathode output data and 7-segment common output data (S936). Then, after processing S936, the main CPU 101 ends the 7-segment LED drive processing and moves processing to processing S908 in the interrupt processing (see FIG. 158).
本実施形態では、上述のようにして７セグＬＥＤ駆動処理が行われる。なお、上述した７セグＬＥＤ駆動処理中のＳ９２３～Ｓ９２５の処理は、メインＣＰＵ１０１が、図１６０Ａのソースプログラムで規定されている各ソースコードを順次実行することにより行われる。また、上述した７セグＬＥＤ駆動処理中のＳ９３１～Ｓ９３６の処理は、メインＣＰＵ１０１が、図１６０Ｂのソースプログラムで規定されている各ソースコードを順次実行することにより行われる。 In this embodiment, the 7-segment LED drive processing is performed as described above. Note that the processing of S923 to S925 during the 7-segment LED drive processing described above is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 160A. Also, the processing of S931 to S936 during the 7-segment LED drive processing described above is performed by the main CPU 101 sequentially executing each source code defined in the source program of FIG. 160B.
その中で、Ｓ９３６の各７セグ出力データの出力処理は、図１６０Ｂに示すように、一つのソースコード「ＬＤ （ｃＰＡ＿ＳＥＧＣＯＭ），ＢＣ」により実行される。それゆえ、本実施形態の７セグＬＥＤ駆動処理では、２桁の７セグＬＥＤをダイナミック点灯制御する際に、７セグコモン出力（選択）データと、７セグカソード出力データとが同時に出力される。すなわち、指示モニタで押し順ナビを実施する際の７セグＬＥＤをダイナミック点灯制御、及び、２桁の７セグＬＥＤでクレジット情報を表示する際の７セグＬＥＤをダイナミック点灯制御では、７セグコモン出力（選択）データと、７セグカソード出力データとが同時に出力される。 Among these, the output processing of each 7-segment output data in S936 is executed by a single source code "LD (cPA_SEGCOM), BC" as shown in Figure 160B. Therefore, in the 7-segment LED drive processing of this embodiment, when dynamic lighting control of a two-digit 7-segment LED is performed, 7-segment common output (selection) data and 7-segment cathode output data are output simultaneously. In other words, when dynamic lighting control of a 7-segment LED is performed when performing push order navigation on the instruction monitor, and when dynamic lighting control of a 7-segment LED is performed when displaying credit information on a two-digit 7-segment LED, 7-segment common output (selection) data and 7-segment cathode output data are output simultaneously.
この場合、ソースプログラム上において、７セグＬＥＤのダイナミック点灯制御に必要な命令コード数を減らすことができる。それゆえ、本実施形態では、ソースプログラムの容量（メインＲＯＭ１０２の使用容量）を低減することができ、メインＲＯＭ１０２において、空き容量を確保する（増大させる）ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。また、本実施形態では、７セグＬＥＤ駆動処理を行う７セグ駆動回路（不図示）をカソードコモン回路で構成し、カソードで制御する例を説明したが、本発明はこれに限定されず、７セグ駆動回路をアノードコモン回路で構成し、アノードで７セグＬＥＤの制御を行ってもよい。 In this case, the number of instruction codes required for dynamic lighting control of the 7-segment LEDs in the source program can be reduced. Therefore, in this embodiment, the size of the source program (the capacity used by main ROM 102) can be reduced, free space can be secured (increased) in main ROM 102, and the increased free space can be utilized to improve playability. Also, in this embodiment, an example has been described in which the 7-segment drive circuit (not shown) that performs 7-segment LED drive processing is configured as a cathode common circuit and controlled by the cathode, but the present invention is not limited to this. The 7-segment drive circuit may also be configured as an anode common circuit and the 7-segment LED may be controlled by the anode.
また、上述した７セグＬＥＤ駆動処理中のＳ９２３のナビデータの取得処理及びＳ９２４の押し表示データ格納領域のアドレスセット処理はいずれも、図１６０Ａに示すように、Ｑレジスタ（拡張レジスタ）を用いてアドレス指定を行う「ＬＤＱ」命令（メインＣＰＵ１０１専用命令コード）により実行される。それゆえ、本実施形態の７セグＬＥＤ駆動処理では、「ＬＤＱ」命令を用いることにより、直値により、メインＲＯＭ１０２、メインＲＡＭ１０３やメモリーマップＩ／Ｏにアクセスすることができるので、ソースプログラム上において、アドレス設定に係る命令を省略することができ（アドレス設定に係る命令を別途設ける必要がなくなる）、その分、ソースプログラムの容量（メインＲＯＭ１０２の使用容量）を低減することができる。この結果、本実施形態では、メインＲＯＭ１０２において、空き容量を確保する（増大させる）ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 Furthermore, the navigation data acquisition process at S923 and the address setting process for the push display data storage area at S924 during the 7-segment LED drive process described above are both executed by the "LDQ" instruction (a main CPU 101-exclusive instruction code) that specifies an address using the Q register (an extension register), as shown in FIG. 160A. Therefore, in the 7-segment LED drive process of this embodiment, the "LDQ" instruction is used to directly access the main ROM 102, main RAM 103, and memory-mapped I/O. This allows instructions related to address setting to be omitted from the source program (there is no need to provide separate instructions related to address setting), thereby reducing the source program size (the amount of space used by the main ROM 102). As a result, in this embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be used to enhance gameplay.
［７セグ表示データ生成処理］
次に、図１６１～図１６３を参照して、７セグＬＥＤ駆動処理（図１５９参照）中のＳ９２５及びＳ９２８で行う７セグ表示データ生成処理について説明する。なお、図１６１は、７セグ表示データ生成処理の手順を示すフローチャートである。図１６２は、７セグ表示データ生成処理を実行するためのソースプログラムの一例を示す図である。また、図１６３は、７セグ表示データ生成処理のソースプログラム上で、実際に参照される７セグカソードテーブルの構成の一例を示す図である。
[7-segment display data generation process]
Next, the 7-segment display data generation process performed in S925 and S928 of the 7-segment LED drive process (see FIG. 159) will be described with reference to FIGS. 161 to 163. FIG. 161 is a flowchart showing the steps of the 7-segment display data generation process. FIG. 162 is a diagram showing an example of a source program for executing the 7-segment display data generation process. FIG. 163 is a diagram showing an example of the configuration of a 7-segment cathode table actually referenced in the source program of the 7-segment display data generation process.
なお、７セグＬＥＤ駆動処理（図１５９参照）中のＳ９２５で行われる７セグ表示データ生成処理で生成される後述の「表示データ」は押し順表示データに対応し、７セグＬＥＤ駆動処理（図１５９参照）中のＳ９２８で行われる７セグ表示データ生成処理で生成される後述の「表示データ」はクレジット表示データに対応する。 Note that the "display data" described below generated by the 7-segment display data generation process performed in S925 during the 7-segment LED drive process (see Figure 159) corresponds to the push order display data, and the "display data" described below generated by the 7-segment display data generation process performed in S928 during the 7-segment LED drive process (see Figure 159) corresponds to the credit display data.
まず、メインＣＰＵ１０１は、カソードデータ格納領域にセットされた表示データを「１０」で除算し、その除算結果の商の値を、２桁の７セグＬＥＤの上位桁の表示データとして取得し、除算結果の余の値を下位桁の表示データとして取得する（Ｓ９４１）。次いで、メインＣＰＵ１０１は、取得した上位桁の表示データに基づいて、上位桁表示を行うか否かを判別する（Ｓ９４２）。 First, the main CPU 101 divides the display data set in the cathode data storage area by "10," acquires the quotient value of the division result as the display data for the upper digits of the two-digit 7-segment LED, and acquires the remainder value of the division result as the display data for the lower digits (S941). Next, the main CPU 101 determines whether to display the upper digits based on the acquired display data for the upper digits (S942).
Ｓ９４２において、メインＣＰＵ１０１が、上位桁表示を行うと判別したとき（Ｓ９４２がＹＥＳ判定の場合）、メインＣＰＵ１０１は、後述のＳ９４４の処理を行う。一方、Ｓ９４２において、メインＣＰＵ１０１が、上位桁表示を行わないと判別したとき（Ｓ９４２がＮＯ判定の場合）、メインＣＰＵ１０１は、上位桁の表示無しをセットする（Ｓ９４３）。 In S942, when the main CPU 101 determines that the upper digits will be displayed (if S942 returns a YES judgment), the main CPU 101 performs the processing of S944, which will be described later. On the other hand, in S942, when the main CPU 101 determines that the upper digits will not be displayed (if S942 returns a NO judgment), the main CPU 101 sets the upper digits to not be displayed (S943).
Ｓ９４３の処理後又はＳ９４２がＹＥＳ判定の場合、メインＣＰＵ１０１は、７セグカソードテーブル（図１６３参照）を参照して、上位桁の表示データを取得する（Ｓ９４４）。次いで、メインＣＰＵ１０１は、上位桁の表示データ格納領域（不図示）に取得した上位桁の表示データを保存する（Ｓ９４５）。 After processing S943 or if S942 returns YES, the main CPU 101 references the 7-segment cathode table (see FIG. 163) to obtain the display data for the upper digits (S944). Next, the main CPU 101 stores the obtained display data for the upper digits in the display data storage area for the upper digits (not shown) (S945).
次いで、メインＣＰＵ１０１は、７セグカソードテーブル（図１６３参照）を参照して、下位桁の表示データを取得する（Ｓ９４６）。次いで、メインＣＰＵ１０１は、下位桁の表示データ格納領域（不図示）に取得した下位桁の表示データを保存する（Ｓ９４７）。 The main CPU 101 then references the 7-segment cathode table (see FIG. 163) to acquire the display data for the lower digits (S946). The main CPU 101 then stores the acquired display data for the lower digits in the display data storage area for the lower digits (not shown) (S947).
そして、Ｓ９４７の処理後、メインＣＰＵ１０１は、７セグ表示データ生成処理を終了する。この際、実行した７セグ表示データ生成処理が７セグＬＥＤ駆動処理（図１５８参照）中のＳ９２５の処理である場合には、メインＣＰＵ１０１は、処理を７セグＬＥＤ駆動処理中のＳ９２６の処理に移す。一方、実行した７セグ表示データ生成処理が７セグＬＥＤ駆動処理（図１５８参照）中のＳ９２８の処理である場合には、メインＣＰＵ１０１は、処理を７セグＬＥＤ駆動処理中のＳ９２９の処理に移す。 Then, after processing S947, the main CPU 101 ends the 7-segment display data generation process. At this time, if the executed 7-segment display data generation process is the process of S925 in the 7-segment LED drive process (see FIG. 158), the main CPU 101 transfers the process to the process of S926 in the 7-segment LED drive process. On the other hand, if the executed 7-segment display data generation process is the process of S928 in the 7-segment LED drive process (see FIG. 158), the main CPU 101 transfers the process to the process of S929 in the 7-segment LED drive process.
本実施形態では、上述のようにして７セグ表示データ生成処理が行われる。なお、上述した７セグ表示データ生成処理は、メインＣＰＵ１０１が、図１６２のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。 In this embodiment, the 7-segment display data generation process is performed as described above. Note that the 7-segment display data generation process described above is performed by the main CPU 101 sequentially executing each source code defined in the source program in Figure 162.
［タイマー更新処理］
次に、図１６４及び図１６５を参照して、割込処理（図１５８参照）中のＳ９０８で行うタイマー更新処理について説明する。なお、図１６４は、タイマー更新処理の手順を示すフローチャートである。また、図１６５は、タイマー更新処理中の後述のＳ９５１～Ｓ９５４の処理を実行するためのソースプログラムの一例を示す図である。
[Timer update process]
Next, the timer update processing performed in S908 during the interrupt processing (see FIG. 158) will be described with reference to FIG. 164 and FIG. 165. FIG. 164 is a flowchart showing the procedure for the timer update processing. FIG. 165 is a diagram showing an example of a source program for executing the processing of S951 to S954 (described later) during the timer update processing.
まず、メインＣＰＵ１０１は、ＨＬレジスタに２バイトタイマー格納領域（不図示）の更新開始アドレスをセットし、Ｂレジスタに２バイトタイマー数をセットする（Ｓ９５１）。 First, the main CPU 101 sets the update start address of the 2-byte timer storage area (not shown) in the HL register and sets the number of 2-byte timers in the B register (S951).
次いで、メインＣＰＵ１０１は、２バイトタイマー数とその下限値「０」とを比較し、２バイトタイマー数が下限値「０」より大きい場合には、２バイトタイマー数を１減算（－１更新）し、２バイトタイマー数が下限値「０」以下である場合には、２バイトタイマー数を「０」に保持する（Ｓ９５２）。さらに、Ｓ９５２の処理では、メインＣＰＵ１０１は、ＨＬレジスタにセットされている２バイトタイマー格納領域の更新開始アドレスを２減算（－２更新）する。 Next, the main CPU 101 compares the 2-byte timer count with its lower limit of "0", and if the 2-byte timer count is greater than the lower limit of "0", it subtracts 1 from the 2-byte timer count (updates by -1); if the 2-byte timer count is equal to or less than the lower limit of "0", it keeps the 2-byte timer count at "0" (S952). Furthermore, in the processing of S952, the main CPU 101 subtracts 2 from the update start address of the 2-byte timer storage area set in the HL register (updates by -2).
次いで、メインＣＰＵ１０１は、Ｂレジスタにセットされた２バイトタイマー数を１減算（－１更新）する（Ｓ９５３）。次いで、メインＣＰＵ１０１は、Ｂレジスタにセットされた２バイトタイマー数が「０」であるか否かを判別する（Ｓ９５４）。 Next, the main CPU 101 subtracts 1 from the 2-byte timer count set in the B register (updates it by -1) (S953). Next, the main CPU 101 determines whether the 2-byte timer count set in the B register is "0" (S954).
Ｓ９５４において、メインＣＰＵ１０１が、Ｂレジスタにセットされた２バイトタイマー数が「０」でないと判別したとき（Ｓ９５４がＮＯ判定の場合）、メインＣＰＵ１０１は、処理をＳ９５２の処理に戻し、Ｓ９５２以降の処理を繰り返す。 In S954, when the main CPU 101 determines that the 2-byte timer count set in the B register is not "0" (if S954 returns a NO judgment), the main CPU 101 returns the process to S952 and repeats the processes from S952 onwards.
一方、Ｓ９５４において、メインＣＰＵ１０１が、Ｂレジスタにセットされた２バイトタイマー数が「０」であると判別したとき（Ｓ９５４がＹＥＳ判定の場合）、メインＣＰＵ１０１は、ＨＬレジスタに１バイトタイマー格納領域の更新開始アドレスをセットし、Ｂレジスタに１バイトタイマー数をセットする（Ｓ９５５）。 On the other hand, in S954, when the main CPU 101 determines that the number of 2-byte timers set in the B register is "0" (if S954 returns a YES judgment), the main CPU 101 sets the update start address of the 1-byte timer storage area in the HL register and sets the number of 1-byte timers in the B register (S955).
次いで、メインＣＰＵ１０１は、１バイトタイマー数とその下限値「０」とを比較し、１バイトタイマー数が下限値「０」より大きい場合には、１バイトタイマー数を１減算（－１更新）し、１バイトタイマー数が下限値「０」以下である場合には、１バイトタイマー数を「０」に保持する（Ｓ９５６）。さらに、Ｓ９５６の処理では、メインＣＰＵ１０１は、ＨＬレジスタにセットされている１バイトタイマー格納領域の更新開始アドレスを１減算（－１更新）する。 Next, the main CPU 101 compares the 1-byte timer count with its lower limit of "0", and if the 1-byte timer count is greater than the lower limit of "0", it subtracts 1 from the 1-byte timer count (updates by -1); if the 1-byte timer count is equal to or less than the lower limit of "0", it keeps the 1-byte timer count at "0" (S956). Furthermore, in the processing of S956, the main CPU 101 subtracts 1 from the update start address of the 1-byte timer storage area set in the HL register (updates by -1).
次いで、メインＣＰＵ１０１は、Ｂレジスタにセットされた１バイトタイマー数を１減算（－１更新）する（Ｓ９５７）。次いで、メインＣＰＵ１０１は、Ｂレジスタにセットされた１バイトタイマー数が「０」であるか否かを判別する（Ｓ９５８）。 Next, the main CPU 101 subtracts 1 from the number of 1-byte timers set in the B register (updates it by -1) (S957). Next, the main CPU 101 determines whether the number of 1-byte timers set in the B register is "0" (S958).
Ｓ９５８において、メインＣＰＵ１０１が、Ｂレジスタにセットされた１バイトタイマー数が「０」でないと判別したとき（Ｓ９５８がＮＯ判定の場合）、メインＣＰＵ１０１は、処理をＳ９５６の処理に戻し、Ｓ９５６以降の処理を繰り返す。 In S958, when the main CPU 101 determines that the number of 1-byte timers set in the B register is not "0" (if S958 returns a NO judgment), the main CPU 101 returns the process to S956 and repeats the processes from S956 onwards.
一方、Ｓ９５８において、メインＣＰＵ１０１が、Ｂレジスタにセットされた１バイトタイマー数が「０」であると判別したとき（Ｓ９５８がＹＥＳ判定の場合）、メインＣＰＵ１０１は、電磁カウンタ制御処理を行う（Ｓ９５９）。この処理では、メダルのＩＮ／ＯＵＴを示す信号を外部集中端子板４７に出力する際の出力制御処理が行われる。そして、Ｓ９５９の処理後、メインＣＰＵ１０１は、タイマー更新処理を終了し、処理を割込処理（図１５８参照）中のＳ９０９の処理に移す。 On the other hand, when the main CPU 101 determines in S958 that the 1-byte timer count set in register B is "0" (if S958 returns a YES judgment), the main CPU 101 performs electromagnetic counter control processing (S959). This processing involves output control processing when a signal indicating medal IN/OUT is output to the external centralized terminal board 47. After processing S959, the main CPU 101 ends the timer update processing and moves to processing S909 during interrupt processing (see FIG. 158).
本実施形態では、上述のようにしてタイマー更新処理が行われる。なお、上述したタイマー更新処理中のＳ９５１～Ｓ９５４の処理（２バイトタイマーの更新処理）は、メインＣＰＵ１０１が、図１６５のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。 In this embodiment, the timer update process is performed as described above. Note that the processes of S951 to S954 (2-byte timer update process) during the timer update process described above are performed by the main CPU 101 sequentially executing each source code specified in the source program in Figure 165.
その中で、Ｓ９５２の処理（２バイトタイマーの更新処理）は、図１６５中の「ＤＣＰＷＬＤ」命令（所定の更新命令）により実行される。なお、「ＤＣＰＷＬＤ」命令は、メインＣＰＵ１０１専用命令コードである。 Among these, the processing of S952 (update processing of the 2-byte timer) is executed by the "DCPWLD" instruction (predetermined update instruction) in Figure 165. Note that the "DCPWLD" instruction is an instruction code exclusive to the main CPU 101.
ソースプログラム上において、例えば、ソースコード「ＤＣＰＷＬＤ （ＨＬ），ｎ」が実行されると、ＨＬレジスタで指定されたアドレスから２バイト分のメモリの内容（格納データ）と整数ｎとが比較され、２バイト分のメモリの内容が整数ｎより大きい場合には、２バイト分のメモリの内容が１減算され、２バイト分のメモリの内容が整数ｎ以下である場合には、ＨＬレジスタで指定されたアドレスから２バイト分のメモリに整数ｎが格納される。 For example, when the source code "DCPWLD (HL), n" is executed in a source program, the contents of two bytes of memory (stored data) from the address specified by the HL register are compared with the integer n. If the contents of the two bytes of memory are greater than the integer n, the contents of the two bytes of memory are decremented by 1. If the contents of the two bytes of memory are less than or equal to the integer n, the integer n is stored in the two bytes of memory from the address specified by the HL register.
それゆえ、図１６５中のソースコード「ＤＣＰＷＬＤ （ＨＬ），０」では、ＨＬレジスタで指定されたアドレスから２バイト分のメモリの内容（２バイトタイマー数）と整数「０」（下限値）とが比較され、２バイト分のメモリの内容が整数「０」より大きい場合には、２バイト分のメモリの内容が１減算され、２バイト分のメモリの内容が整数「０」以下である場合には、２バイト分のメモリの内容に「０」がセットされる。すなわち、現時点の２バイトタイマー数が「０」より大きい場合には、２バイトタイマーの更新処理が行われ、現時点の２バイトタイマー数が「０」以下であれば、２バイトタイマー数が「０」に保持される。 Therefore, in the source code "DCPWLD (HL), 0" in Figure 165, the contents of 2 bytes of memory from the address specified by the HL register (the number of 2-byte timers) are compared with the integer "0" (lower limit value). If the contents of the 2 bytes of memory are greater than the integer "0", 1 is subtracted from the contents of the 2 bytes of memory. If the contents of the 2 bytes of memory are equal to or less than the integer "0", the contents of the 2 bytes of memory are set to "0". In other words, if the current number of 2-byte timers is greater than "0", the 2-byte timer is updated, and if the current number of 2-byte timers is equal to or less than "0", the 2-byte timer is maintained at "0".
上述のように、本実施形態のタイマー更新処理では、メインＣＰＵ１０１専用命令コードである「ＤＣＰＷＬＤ」命令により、タイマー数の更新（減算）処理及びタイマー数を「０」に保持する処理の両方を実行することができる。この場合、両処理を別個に実行するための命令コードを設ける必要がなくなる。また、タイマー数が「０」であるか否かを判別するための判断分岐命令コードも省略することができる。それゆえ、本実施形態では、ソースプログラムの容量（メインＲＯＭ１０２の使用容量）を低減することができ、メインＲＯＭ１０２において、空き容量を確保する（増大させる）ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。なお、本実施形態では、２バイトタイマーの更新処理においてのみ「ＤＣＰＷＬＤ」命令を使用する例を説明したが、本発明はこれに限定されず、１バイトタイマーの更新処理においても「ＤＣＰＷＬＤ」命令を使用してもよい。 As described above, in the timer update process of this embodiment, the "DCPWLD" instruction, which is an instruction code exclusive to the main CPU 101, can execute both the timer count update (subtraction) process and the timer count maintenance process at "0." In this case, there is no need to provide instruction codes for executing these processes separately. The decision branch instruction code for determining whether the timer count is "0" can also be omitted. Therefore, in this embodiment, the source program size (used capacity of the main ROM 102) can be reduced, freeing up (increasing) free space in the main ROM 102, and utilizing this free space can improve gameplay. Note that while this embodiment describes an example in which the "DCPWLD" instruction is used only in the update process of a 2-byte timer, the present invention is not limited to this, and the "DCPWLD" instruction may also be used in the update process of a 1-byte timer.
［試射試験信号制御処理（規定外）］
次に、図１６６を参照して、割込処理（図１５８参照）中のＳ９１１で行う試射試験信号制御処理について説明する。なお、図１６６は、試射試験信号制御処理の手順を示すフローチャートである。
[Test firing signal control processing (non-regulatory)]
Next, the test firing signal control process performed in S911 during the interrupt process (see Fig. 158) will be described with reference to Fig. 166. Fig. 166 is a flowchart showing the procedure for the test firing signal control process.
まず、メインＣＰＵ１０１は、メインＲＡＭ１０３のスタックエリアのアドレスを退避させる（Ｓ９６１）。次いで、メインＣＰＵ１０１は、スタックポインタ（ＳＰ）に規定外スタックエリアのアドレスをセットする（Ｓ９６２）。次いで、メインＣＰＵ１０１は、全レジスタのデータを退避させる（Ｓ９６３）。 First, the main CPU 101 saves the address of the stack area in the main RAM 103 (S961). Next, the main CPU 101 sets the address of the non-standard stack area in the stack pointer (SP) (S962). Next, the main CPU 101 saves the data in all registers (S963).
次いで、メインＣＰＵ１０１は、回胴制動信号生成処理を行う（Ｓ９６４）。この処理では、メインＣＰＵ１０１は、第２インターフェースボート等を介して試験機に出力される、各リールの回転制御信号（駆動信号）の生成及び出力処理を行う。なお、回胴制動信号生成処理の詳細については、後述の図１６７を参照しながら後で説明する。 Next, the main CPU 101 performs a reel braking signal generation process (S964). In this process, the main CPU 101 generates and outputs rotation control signals (drive signals) for each reel, which are output to the testing machine via a second interface board or the like. Details of the reel braking signal generation process will be explained later with reference to Figure 167.
次いで、メインＣＰＵ１０１は、特賞信号制御処理を行う（Ｓ９６５）。この処理では、メインＣＰＵ１０１は、試験機に出力される、ボーナス（特賞）のＯＮ／ＯＦＦ信号（試験信号）の出力処理を行う。なお、特賞信号制御処理の詳細については、後述の図１６８を参照しながら後で説明する。 Next, the main CPU 101 performs special prize signal control processing (S965). In this processing, the main CPU 101 performs output processing of a bonus (special prize) ON/OFF signal (test signal) that is output to the test machine. Details of the special prize signal control processing will be explained later with reference to Figure 168 below.
次いで、メインＣＰＵ１０１は、条件装置信号制御処理を行う（Ｓ９６６）。この処理では、メインＣＰＵ１０１は、条件装置信号制御フラグの状態に対応する制御信号の出力処理を行う。なお、条件装置信号制御処理の詳細については、後述の図１６９及び図１７０を参照しながら後で説明する。 Next, the main CPU 101 performs condition device signal control processing (S966). In this processing, the main CPU 101 performs processing to output a control signal corresponding to the state of the condition device signal control flag. Details of the condition device signal control processing will be explained later with reference to Figures 169 and 170.
次いで、メインＣＰＵ１０１は、Ｓ９６３の処理で退避させた全レジスタのデータの復帰処理を行う（Ｓ９６７）。次いで、メインＣＰＵ１０１は、Ｓ９６１の処理で退避させたスタックエリアのアドレスをスタックポインタ（ＳＰ）にセットする（Ｓ９６８）。そして、Ｓ９６８の処理後、メインＣＰＵ１０１は、試射試験信号制御処理を終了し、処理を割込処理（図１５８参照）中のＳ９１２の処理に移す。 The main CPU 101 then performs a process to restore the data in all registers that was saved in the process of S963 (S967). The main CPU 101 then sets the address of the stack area that was saved in the process of S961 to the stack pointer (SP) (S968). After processing S968, the main CPU 101 then ends the test firing signal control process and moves to processing S912 during interrupt processing (see FIG. 158).
［回胴制動信号生成処理］
次に、図１６７を参照して、試射試験信号制御処理（図１６６参照）中のＳ９６４で行う回胴制動信号生成処理について説明する。なお、図１６７は、回胴制動信号生成処理の手順を示すフローチャートである。
[Reel braking signal generation processing]
Next, the reel braking signal generation process performed in S964 in the test firing signal control process (see Fig. 166) will be described with reference to Fig. 167. Fig. 167 is a flowchart showing the procedure of the reel braking signal generation process.
まず、メインＣＰＵ１０１は、規定外作業領域に回胴制御データ格納領域（不図示）をセットする（Ｓ９７１）。次いで、メインＣＰＵ１０１は、リール数に「３」をセットし、回胴制動信号及びその生成状態（１バイトデータ）をクリアする（Ｓ９７２）。 First, the main CPU 101 sets the reel control data storage area (not shown) in the non-regular work area (S971). Next, the main CPU 101 sets the number of reels to "3" and clears the reel brake signal and its generation status (1 byte data) (S972).
次いで、メインＣＰＵ１０１は、回胴制御データが「停止中未満」のデータであるか否かを判別する（Ｓ９７３）。なお、ここでいう「停止中未満」の回胴制御データとは、リールを停止するための回胴制御データ以外の回胴制御データ、すなわち、リールを回転駆動するための回胴制御データ（加速準備、加速中、定速待ち、定速中及び停止開始位置待ちのいずれかの状態）のことである。 Next, the main CPU 101 determines whether the reel control data is "less than stopped" data (S973). Note that "less than stopped" reel control data here refers to reel control data other than reel control data for stopping the reels, i.e., reel control data for driving the reels to rotate (any of the following states: acceleration preparation, accelerating, waiting at constant speed, at constant speed, or waiting for the stop start position).
Ｓ９７３において、メインＣＰＵ１０１が、回胴制御データが「停止中未満」のデータであると判別したとき（Ｓ９７３がＹＥＳ判定の場合）、メインＣＰＵ１０１は、後述のＳ９７５の処理を行う。一方、Ｓ９７３において、メインＣＰＵ１０１が、回胴制御データが「停止中未満」のデータでないと判別したとき（Ｓ９７３がＮＯ判定の場合）、メインＣＰＵ１０１は、回胴制御データが「静定ホールド制御終了」のデータであるか否かを判別する（Ｓ９７４）。なお、ここでいう「静定ホールド制御終了」の回胴制御データとは、リールの全相全停止状態を示す回胴制御データのことである。 In S973, when the main CPU 101 determines that the reel control data is "less than stopped" data (if S973 is a YES judgment), the main CPU 101 performs the processing of S975, described below. On the other hand, in S973, when the main CPU 101 determines that the reel control data is not "less than stopped" data (if S973 is a NO judgment), the main CPU 101 determines whether the reel control data is "static hold control end" data (S974). Note that the "static hold control end" reel control data here refers to reel control data that indicates that all phases of the reels are fully stopped.
Ｓ９７４において、メインＣＰＵ１０１が、回胴制御データが「静定ホールド制御終了」のデータであると判別したとき（Ｓ９７４がＹＥＳ判定の場合）、メインＣＰＵ１０１は、後述のＳ９７６の処理を行う。一方、Ｓ９７４において、メインＣＰＵ１０１が、回胴制御データが「静定ホールド制御終了」のデータでないと判別したとき（Ｓ９７４がＮＯ判定の場合）、又は、Ｓ９７３がＹＥＳ判定の場合、メインＣＰＵ１０１は、回胴制動信号の生成状態（１バイトデータ）のビット３をオン状態（「１」）にする（Ｓ９７５）。 In S974, when the main CPU 101 determines that the reel control data is "static hold control end" data (if S974 returns a YES judgment), the main CPU 101 performs the processing of S976, which will be described later. On the other hand, in S974, when the main CPU 101 determines that the reel control data is not "static hold control end" data (if S974 returns a NO judgment), or if S973 returns a YES judgment, the main CPU 101 sets bit 3 of the reel brake signal generation status (1-byte data) to the ON state ("1") (S975).
Ｓ９７５の処理後又はＳ９７４がＮＯ判定の場合、メインＣＰＵ１０１は、生成状態の各ビットのデータを１ビット分、右（ビット７からビット０に向かう方向）にシフトする（Ｓ９７６）。次いで、メインＣＰＵ１０１は、回胴制御データ格納領域のアドレスを次の制御対象のリールのアドレスに更新する（Ｓ９７７）。 After processing S975 or if S974 returns NO, the main CPU 101 shifts the data for each bit of the generation status by one bit to the right (from bit 7 to bit 0) (S976). Next, the main CPU 101 updates the address of the reel control data storage area to the address of the next reel to be controlled (S977).
次いで、メインＣＰＵ１０１は、リール数を１減算する（Ｓ９７８）。次いで、メインＣＰＵ１０１は、リール数が「０」であるか否かを判別する（Ｓ９７９）。 Next, the main CPU 101 subtracts 1 from the number of reels (S978). Next, the main CPU 101 determines whether the number of reels is "0" (S979).
Ｓ９７９において、メインＣＰＵ１０１が、リール数が「０」でないと判別したとき（Ｓ９７９がＮＯ判定の場合）、メインＣＰＵ１０１は、処理をＳ９７３の処理に戻し、Ｓ９７３以降の処理を繰り返す。 In S979, when the main CPU 101 determines that the number of reels is not "0" (if S979 returns a NO judgment), the main CPU 101 returns the process to S973 and repeats the processes from S973 onwards.
一方、Ｓ９７９において、メインＣＰＵ１０１が、リール数が「０」であると判別したとき（Ｓ９７９がＹＥＳ判定の場合）、メインＣＰＵ１０１は、生成状態のデータを、回胴制動信号出力ポートを介して試験機用第１インターフェースボード３０１（図７参照）へ出力する（Ｓ９８０）。そして、Ｓ９８０の処理後、メインＣＰＵ１０１は、回胴制動信号生成処理を終了し、処理を試射試験信号制御処理（図１６６参照）中のＳ９６５の処理に移す。 On the other hand, when the main CPU 101 determines in S979 that the number of reels is "0" (if S979 returns a YES judgment), the main CPU 101 outputs the generation status data to the first interface board 301 for the test machine (see FIG. 7) via the reel braking signal output port (S980). After processing S980, the main CPU 101 terminates the reel braking signal generation processing and moves processing to S965 in the test firing test signal control processing (see FIG. 166).
［特賞信号制御処理］
次に、図１６８を参照して、試射試験信号制御処理（図１６６参照）中のＳ９６５で行う特賞信号制御処理について説明する。なお、図１６８は、特賞信号制御処理の手順を示すフローチャートである。
[Special Prize Signal Control Processing]
Next, the special prize signal control process performed in S965 of the test firing signal control process (see Fig. 166) will be described with reference to Fig. 168. Fig. 168 is a flowchart showing the procedure of the special prize signal control process.
まず、メインＣＰＵ１０１は、遊技状態フラグ格納領域（図３２参照）を参照して、遊技状態フラグを取得する（Ｓ９９１）。次いで、メインＣＰＵ１０１は、遊技状態がＲＢ遊技状態であるか否かを判別する（Ｓ９９２）。 First, the main CPU 101 references the game status flag storage area (see Figure 32) and acquires the game status flag (S991). Next, the main CPU 101 determines whether the game status is the RB game status (S992).
Ｓ９９２において、メインＣＰＵ１０１が、遊技状態がＲＢ遊技状態であると判別したとき（Ｓ９９２がＹＥＳ判定の場合）、メインＣＰＵ１０１は、試験信号用のＲＢ中信号ポートからＯＮ信号を試験機用第１インターフェースボード３０１（図７参照）へ出力する（Ｓ９９３）。一方、Ｓ９９２において、メインＣＰＵ１０１が、遊技状態がＲＢ遊技状態でないと判別したとき（Ｓ９９２がＮＯ判定の場合）、メインＣＰＵ１０１は、試験信号用のＲＢ中信号ポートからＯＦＦ信号を試験機用第１インターフェースボード３０１（図７参照）へ出力する（Ｓ９９４）。 At S992, when the main CPU 101 determines that the gaming state is the RB gaming state (if S992 is a YES judgment), the main CPU 101 outputs an ON signal from the RB signal port for test signals to the first interface board 301 for the testing machine (see FIG. 7) (S993). On the other hand, at S992, when the main CPU 101 determines that the gaming state is not the RB gaming state (if S992 is a NO judgment), the main CPU 101 outputs an OFF signal from the RB signal port for test signals to the first interface board 301 for the testing machine (see FIG. 7) (S994).
Ｓ９９３又はＳ９９４の処理後、メインＣＰＵ１０１は、遊技状態フラグ格納領域（図３２参照）を参照して、遊技状態がＢＢ遊技状態であるか否かを判別する（Ｓ９９５）。 After processing S993 or S994, the main CPU 101 refers to the game status flag storage area (see Figure 32) to determine whether the game status is the BB game status (S995).
Ｓ９９５において、メインＣＰＵ１０１が、遊技状態がＢＢ遊技状態であると判別したとき（Ｓ９９５がＹＥＳ判定の場合）、メインＣＰＵ１０１は、試験信号用のＢＢ中信号ポートからＯＮ信号を試験機用第１インターフェースボード３０１（図７参照）へ出力する（Ｓ９９６）。一方、Ｓ９９５において、メインＣＰＵ１０１が、遊技状態がＢＢ遊技状態でないと判別したとき（Ｓ９９５がＮＯ判定の場合）、メインＣＰＵ１０１は、試験信号用のＢＢ中信号ポートからＯＦＦ信号を試験機用第１インターフェースボード３０１（図７参照）へ出力する（Ｓ９９７）。 At S995, when the main CPU 101 determines that the gaming state is the BB gaming state (if S995 is a YES judgment), the main CPU 101 outputs an ON signal from the BB signal port for test signals to the first interface board 301 for the testing machine (see FIG. 7) (S996). On the other hand, at S995, when the main CPU 101 determines that the gaming state is not the BB gaming state (if S995 is a NO judgment), the main CPU 101 outputs an OFF signal from the BB signal port for test signals to the first interface board 301 for the testing machine (see FIG. 7) (S997).
そして、Ｓ９９６又はＳ９９７の処理後、メインＣＰＵ１０１は、特賞信号制御処理を終了し、処理を試射試験信号制御処理（図１６６参照）中のＳ９６６の処理に移す。 Then, after processing S996 or S997, the main CPU 101 ends the special prize signal control processing and moves processing to S966 in the test firing signal control processing (see FIG. 166).
［条件装置信号制御処理］
次に、図１６９及び図１７０を参照して、試射試験信号制御処理（図１６６参照）中のＳ９６６で行う条件装置信号制御処理について説明する。なお、図１６９及び図１７０は、条件装置信号制御処理の手順を示すフローチャートである。
[Condition device signal control processing]
Next, the condition device signal control process performed in S966 of the test firing test signal control process (see Fig. 166) will be described with reference to Fig. 169 and Fig. 170. Fig. 169 and Fig. 170 are flowcharts showing the procedure of the condition device signal control process.
まず、メインＣＰＵ１０１は、条件装置信号制御フラグが初期状態であるか否かを判別する（Ｓ１００１）。Ｓ１００１において、メインＣＰＵ１０１が、条件装置信号制御フラグが初期状態であると判別したとき（Ｓ１００１がＹＥＳ判定の場合）、メインＣＰＵ１０１は、条件装置信号制御処理を終了し、処理を試射試験信号制御処理（図１６６参照）中のＳ９６７の処理に移す。 First, the main CPU 101 determines whether the condition device signal control flag is in the initial state (S1001). When the main CPU 101 determines in S1001 that the condition device signal control flag is in the initial state (YES in S1001), the main CPU 101 ends the condition device signal control processing and proceeds to S967 in the test firing signal control processing (see FIG. 166).
一方、Ｓ１００１において、メインＣＰＵ１０１が、条件装置信号制御フラグが初期状態でないと判別したとき（Ｓ１００１がＮＯ判定の場合）、メインＣＰＵ１０１は、条件装置信号制御フラグが再遊技状態識別信号のオン状態を示すものであるか否かを判別する（Ｓ１００２）。 On the other hand, in S1001, when the main CPU 101 determines that the condition device signal control flag is not in the initial state (if S1001 judges NO), the main CPU 101 determines whether the condition device signal control flag indicates that the replay state identification signal is in the ON state (S1002).
Ｓ１００２において、メインＣＰＵ１０１が、条件装置信号制御フラグが再遊技状態識別信号のオン状態を示すものであると判別したとき（Ｓ１００２がＹＥＳ判定の場合）、メインＣＰＵ１０１は、条件装置信号制御状態に役物条件装置信号のオン状態をセットする（Ｓ１００３）。次いで、メインＣＰＵ１０１は、条件装置１～６信号ポートからＲＴ状態の情報を試験機用第１インターフェースボード３０１（図７参照）へ出力する（Ｓ１００４）。そして、Ｓ１００４の処理後、メインＣＰＵ１０１は、条件装置信号制御処理を終了し、処理を試射試験信号制御処理（図１６６参照）中のＳ９６７の処理に移す。 In S1002, when the main CPU 101 determines that the condition device signal control flag indicates that the replay state identification signal is in the ON state (if S1002 returns a YES judgment), the main CPU 101 sets the condition device signal control state to the ON state of the accessory condition device signal (S1003). Next, the main CPU 101 outputs RT state information from the condition device 1-6 signal ports to the first interface board 301 for the test machine (see Figure 7) (S1004). Then, after processing S1004, the main CPU 101 ends the condition device signal control processing and proceeds to processing S967 in the test firing test signal control processing (see Figure 166).
一方、Ｓ１００２において、メインＣＰＵ１０１が、条件装置信号制御フラグが再遊技状態識別信号のオン状態を示すものでないと判別したとき（Ｓ１００２がＮＯ判定の場合）、メインＣＰＵ１０１は、条件装置信号制御フラグが再遊技状態識別信号のオフ状態を示すものであるか否かを判別する（Ｓ１００５）。 On the other hand, when the main CPU 101 determines in S1002 that the condition device signal control flag does not indicate that the replay state identification signal is in the ON state (if S1002 returns a NO judgment), the main CPU 101 determines whether the condition device signal control flag indicates that the replay state identification signal is in the OFF state (S1005).
Ｓ１００５において、メインＣＰＵ１０１が、条件装置信号制御フラグが再遊技状態識別信号のオフ状態を示すものであると判別したとき（Ｓ１００５がＹＥＳ判定の場合）、メインＣＰＵ１０１は、条件装置１～８信号ポートからＯＦＦ信号を試験機用第１インターフェースボード３０１（図７参照）へ出力する（Ｓ１００６）。そして、Ｓ１００６の処理後、メインＣＰＵ１０１は、条件装置信号制御処理を終了し、処理を試射試験信号制御処理（図１６６参照）中のＳ９６７の処理に移す。 In S1005, when the main CPU 101 determines that the condition device signal control flag indicates that the replay state identification signal is in the OFF state (if S1005 returns a YES judgment), the main CPU 101 outputs an OFF signal from the condition device 1-8 signal ports to the first interface board 301 for the test machine (see FIG. 7) (S1006). Then, after processing S1006, the main CPU 101 ends the condition device signal control processing and proceeds to processing S967 in the test firing test signal control processing (see FIG. 166).
一方、Ｓ１００５において、メインＣＰＵ１０１が、条件装置信号制御フラグが再遊技状態識別信号のオフ状態を示すものでないと判別したとき（Ｓ１００５がＮＯ判定の場合）、メインＣＰＵ１０１は、条件装置信号制御状態が役物条件装置信号のオン状態であるか否かを判別する（Ｓ１００７）。 On the other hand, in S1005, when the main CPU 101 determines that the condition device signal control flag does not indicate that the replay state identification signal is in the OFF state (if S1005 is judged as NO), the main CPU 101 determines whether the condition device signal control state is in the ON state of the bonus device condition device signal (S1007).
Ｓ１００７において、メインＣＰＵ１０１が、条件装置信号制御状態が役物条件装置信号のオン状態であると判別したとき（Ｓ１００７がＹＥＳ判定の場合）、メインＣＰＵ１０１は、条件装置１～８信号ポートから特賞当籤番号の情報を試験機用第１インターフェースボード３０１（図７参照）へ出力し、この際、条件装置８信号ポートからＯＮ信号を試験機用第１インターフェースボード３０１（図７参照）へ出力する（Ｓ１００８）。次いで、メインＣＰＵ１０１は、条件装置信号出力待ちタイマーに所定の待ち時間（本実施形態では、２４．５８ｍｓ）をセットする（Ｓ１００９）。次いで、メインＣＰＵ１０１は、条件装置信号制御状態に条件装置信号出力待ちの状態をセットする（Ｓ１０１０）。そして、Ｓ１０１０の処理後、メインＣＰＵ１０１は、条件装置信号制御処理を終了し、処理を試射試験信号制御処理（図１６６参照）中のＳ９６７の処理に移す。 In S1007, when the main CPU 101 determines that the condition device signal control state is in the ON state of the reel condition device signal (if S1007 is a YES judgment), the main CPU 101 outputs the special prize lottery number information from the condition device 1-8 signal ports to the first interface board 301 for the test machine (see FIG. 7), and at this time outputs an ON signal from the condition device 8 signal port to the first interface board 301 for the test machine (see FIG. 7) (S1008). Next, the main CPU 101 sets a predetermined waiting time (24.58 ms in this embodiment) in the condition device signal output waiting timer (S1009). Next, the main CPU 101 sets the condition device signal control state to a state waiting for the condition device signal output (S1010). Then, after processing S1010, the main CPU 101 ends the condition device signal control processing and proceeds to processing S967 in the test firing test signal control processing (see FIG. 166).
一方、Ｓ１００７において、メインＣＰＵ１０１が、条件装置信号制御状態が役物条件装置信号のオン状態でないと判別したとき（Ｓ１００７がＮＯ判定の場合）、メインＣＰＵ１０１は、条件装置信号制御状態が条件装置信号出力待ちの状態であるか否かを判別する（Ｓ１０１１）。 On the other hand, in S1007, when the main CPU 101 determines that the condition device signal control state is not in the on state of the reel condition device signal (if S1007 is a NO judgment), the main CPU 101 determines whether the condition device signal control state is in a state of waiting for the condition device signal output (S1011).
Ｓ１０１１において、メインＣＰＵ１０１が、条件装置信号制御状態が条件装置信号出力待ちの状態であると判別したとき（Ｓ１０１１がＹＥＳ判定の場合）、メインＣＰＵ１０１は、条件装置信号出力待ちタイマーの値が「０」であるか否かを判別する（Ｓ１０１２）。 In S1011, when the main CPU 101 determines that the condition device signal control state is in a state of waiting for condition device signal output (if S1011 returns a YES judgment), the main CPU 101 determines whether the value of the condition device signal output waiting timer is "0" (S1012).
Ｓ１０１２において、メインＣＰＵ１０１が、条件装置信号出力待ちタイマーの値が「０」でないと判別したとき（Ｓ１０１２がＮＯ判定の場合）、メインＣＰＵ１０１は、条件装置信号制御処理を終了し、処理を試射試験信号制御処理（図１６６参照）中のＳ９６７の処理に移す。一方、Ｓ１０１２において、メインＣＰＵ１０１が、条件装置信号出力待ちタイマーの値が「０」であると判別したとき（Ｓ１０１２がＹＥＳ判定の場合）、メインＣＰＵ１０１は、条件装置信号制御状態に小役条件装置信号のオン状態又は条件装置信号のオフ状態をセットする（Ｓ１０１３）。そして、Ｓ１０１３の処理後、メインＣＰＵ１０１は、条件装置信号制御処理を終了し、処理を試射試験信号制御処理（図１６６参照）中のＳ９６７の処理に移す。 In S1012, when the main CPU 101 determines that the value of the condition device signal output wait timer is not "0" (if S1012 is a NO judgment), the main CPU 101 terminates the condition device signal control processing and proceeds to processing of S967 in the test firing signal control processing (see FIG. 166). On the other hand, in S1012, when the main CPU 101 determines that the value of the condition device signal output wait timer is "0" (if S1012 is a YES judgment), the main CPU 101 sets the condition device signal control state to the ON state of the small win condition device signal or the OFF state of the condition device signal (S1013). Then, after processing S1013, the main CPU 101 terminates the condition device signal control processing and proceeds to processing of S967 in the test firing signal control processing (see FIG. 166).
ここで再度、Ｓ１０１１の処理に戻って、Ｓ１０１１において、メインＣＰＵ１０１が、条件装置信号制御状態が条件装置信号出力待ちの状態でないと判別したとき（Ｓ１０１１がＮＯ判定の場合）、メインＣＰＵ１０１は、条件装置信号制御状態が小役条件装置信号のオン状態であるか否かを判別する（Ｓ１０１４）。 Now, returning to the processing of S1011, if the main CPU 101 determines in S1011 that the condition device signal control state is not in a state of waiting for the condition device signal to be output (if S1011 is judged as NO), the main CPU 101 determines whether the condition device signal control state is in the ON state of the small win condition device signal (S1014).
Ｓ１０１４において、メインＣＰＵ１０１が、条件装置信号制御状態が小役条件装置信号のオン状態であると判別したとき（Ｓ１０１４がＹＥＳ判定の場合）、メインＣＰＵ１０１は、条件装置１～８信号ポートから小役当籤番号の情報を試験機用第１インターフェースボード３０１（図７参照）へ出力し、この際、条件装置７信号ポートからＯＮ信号を試験機用第１インターフェースボード３０１（図７参照）へ出力する（Ｓ１０１５）。次いで、条件装置信号出力待ちタイマーに所定の待ち時間（本実施形態では、２４．５８ｍｓ）をセットする（Ｓ１０１６）。次いで、メインＣＰＵ１０１は、条件装置信号制御状態に条件装置信号出力待ちの状態をセットする（Ｓ１０１７）。そして、Ｓ１０１７の処理後、メインＣＰＵ１０１は、条件装置信号制御処理を終了し、処理を試射試験信号制御処理（図１６６参照）中のＳ９６７の処理に移す。 When the main CPU 101 determines in S1014 that the condition device signal control state is in the ON state of the small win condition device signal (if S1014 returns a YES), the main CPU 101 outputs the small win lottery number information from the condition device 1-8 signal ports to the first interface board 301 for the test machine (see FIG. 7), and at this time outputs an ON signal from the condition device 7 signal port to the first interface board 301 for the test machine (see FIG. 7) (S1015). Next, the main CPU 101 sets a predetermined waiting time (24.58 ms in this embodiment) in the condition device signal output waiting timer (S1016). Next, the main CPU 101 sets the condition device signal control state to the condition device signal output waiting state (S1017). Then, after processing S1017, the main CPU 101 ends the condition device signal control processing and proceeds to processing S967 in the test firing test signal control processing (see FIG. 166).
一方、Ｓ１０１４において、メインＣＰＵ１０１が、条件装置信号制御状態が小役条件装置信号のオン状態でないと判別したとき（Ｓ１０１４がＮＯ判定の場合）、メインＣＰＵ１０１は、条件装置１～８信号ポートからＯＦＦ信号を試験機用第１インターフェースボード３０１（図７参照）へ出力する（Ｓ１０１８）。そして、Ｓ１０１８の処理後、メインＣＰＵ１０１は、条件装置信号制御処理を終了し、処理を試射試験信号制御処理（図１６６参照）中のＳ９６７の処理に移す。 On the other hand, when the main CPU 101 determines in S1014 that the condition device signal control state is not the ON state of the small win condition device signal (if S1014 returns a NO), the main CPU 101 outputs an OFF signal from the condition device 1-8 signal ports to the first interface board 301 for the test machine (see FIG. 7) (S1018). Then, after processing S1018, the main CPU 101 ends the condition device signal control processing and proceeds to processing S967 in the test firing test signal control processing (see FIG. 166).
＜副制御回路の動作説明＞
次に、図１７１～図１７３を参照して、副制御回路２００のサブＣＰＵ２０１が、プログラムを用いて実行する各種処理の内容について説明する。
<Operation of the sub-control circuit>
Next, with reference to Figures 171 to 173, the contents of various processes that the sub-CPU 201 of the sub-control circuit 200 executes using programs will be described.
［サブ側ナビ制御処理］
最初に、図１７１を参照して、サブ側ナビ制御処理について説明する。なお、図１７１は、サブ側ナビ制御処理の手順を示すフローチャートである。
[Sub-side navigation control process]
First, the sub-side navigation control processing will be described with reference to Fig. 171. Fig. 171 is a flowchart showing the procedure of the sub-side navigation control processing.
まず、サブＣＰＵ２０１は、ナビデータを取得したか否かを判定する（Ｓ１１０１）。サブＣＰＵ２０１は、主制御基板７１から受信したスタートコマンドデータの中から主制御基板７１で決定されたナビデータを取得する。それゆえ、Ｓ１１０１の処理では、サブＣＰＵ２０１は、受信したスタートコマンドデータの中にナビデータが含まれていたか否かを判定する。 First, the sub-CPU 201 determines whether navigation data has been acquired (S1101). The sub-CPU 201 acquires the navigation data determined by the main control board 71 from the start command data received from the main control board 71. Therefore, in the processing of S1101, the sub-CPU 201 determines whether navigation data was included in the received start command data.
Ｓ１１０１において、サブＣＰＵ２０１が、ナビデータを取得したと判別したとき（Ｓ１１０１がＹＥＳ判定の場合）、サブＣＰＵ２０１は、ナビデータに応じたサブ側ナビデータをセットする（Ｓ１１０２）。例えば、サブＣＰＵ２０１がナビデータ「４」を取得した場合、図６３に示すように、サブ側ナビデータとして押し順「左、中、右」を報知するためのナビデータが、この処理でセットされる。この結果、メイン側及びサブ側の双方において停止操作の内容を報知することができる。そして、Ｓ１１０２の処理後、サブＣＰＵ２０１は、サブ側ナビ制御処理を終了する。 When the sub-CPU 201 determines in S1101 that it has acquired navigation data (a YES judgment in S1101), it sets sub-side navigation data corresponding to the navigation data (S1102). For example, if the sub-CPU 201 acquires navigation data "4," this processing sets navigation data for announcing the push order "left, center, right" as the sub-side navigation data, as shown in FIG. 63. As a result, the content of the stop operation can be announced on both the main side and the sub side. Then, after processing S1102, the sub-CPU 201 ends the sub-side navigation control processing.
一方、Ｓ１１０１において、サブＣＰＵ２０１が、ナビデータを取得していないと判別したとき（Ｓ１１０１がＮＯ判定の場合）、サブＣＰＵ２０１は、ナビ（停止操作の報知）の必要があるか否かを判定する（Ｓ１１０３）。本実施形態では、サブＣＰＵ２０１は、例えば、主制御基板７１においてフラグ変換抽籤が行われた場合や、主制御基板７１において所定の役が内部当籤役として決定された場合に、ナビの必要があると判定する。なお、フラグ変換抽籤の結果や、内部当籤役の種別は、スタートコマンドデータに含まれている。それゆえ、Ｓ１１０３の処理では、サブＣＰＵ２０１は、スタートコマンドデータに含まれるこれらの各種情報に基づいて、ナビの必要があるか否かを判定する。 On the other hand, when the sub-CPU 201 determines in S1101 that it has not acquired navigation data (if S1101 returns a NO), it determines whether navigation (notification of a stop operation) is necessary (S1103). In this embodiment, the sub-CPU 201 determines that navigation is necessary when, for example, a flag conversion lottery is held on the main control board 71 or a predetermined role is determined as an internal winning role on the main control board 71. The results of the flag conversion lottery and the type of internal winning role are included in the start command data. Therefore, in the processing of S1103, the sub-CPU 201 determines whether navigation is necessary based on the various information included in the start command data.
Ｓ１１０３において、サブＣＰＵ２０１が、ナビの必要がないと判別したとき（Ｓ１１０３がＮＯ判定の場合）、サブＣＰＵ２０１は、サブ側ナビ制御処理を終了する。 At S1103, when the sub-CPU 201 determines that navigation is not necessary (if S1103 returns NO), the sub-CPU 201 terminates the sub-side navigation control process.
一方、Ｓ１１０３において、サブＣＰＵ２０１が、ナビの必要があると判別したとき（Ｓ１１０３がＹＥＳ判定の場合）、サブＣＰＵ２０１は、各種抽籤結果に応じたサブ側ナビデータをセットする（Ｓ１１０４）。例えば、内部当籤役「Ｆ＿確チリリプ」が決定され、かつ、フラグ変換抽籤に当籤している場合、サブＣＰＵ２０１は、この処理において、略称「３連チリリプ」に係る図柄組合せを表示するためのナビデータ（例えば、順押しでチリ図柄を狙わせるナビデータ）をセットする。また、例えば、内部当籤役「Ｆ＿確チリリプ」が決定され、かつ、フラグ変換抽籤に非当籤であった場合、サブＣＰＵ２０１は、この処理において、略称「リプレイ」に係る図柄組合せを表示するためのナビデータ（例えば、順押し以外の押し順を示すナビデータ）をセットする。これらの処理により、メイン側で停止操作の内容を報知しない場合であっても、サブ側単独で停止操作の内容を報知することができる。そして、Ｓ１１０４の処理後、サブＣＰＵ２０１は、サブ側ナビ制御処理を終了する。 On the other hand, when the sub-CPU 201 determines in S1103 that navigation is necessary (if S1103 returns a YES), the sub-CPU 201 sets sub-side navigation data according to the results of various lotteries (S1104). For example, if the internal winning combination "F_Certain Chili Lip" is determined and the flag conversion lottery is won, the sub-CPU 201 sets navigation data for displaying a symbol combination associated with the abbreviation "3-in-a-row Chili Lip" in this process (for example, navigation data that prompts the player to aim for the Chili symbol by pressing buttons in order). Also, for example, if the internal winning combination "F_Certain Chili Lip" is determined and the flag conversion lottery is not won, the sub-CPU 201 sets navigation data for displaying a symbol combination associated with the abbreviation "Replay" in this process (for example, navigation data that indicates a press order other than the press order). Through these processes, even if the main side does not notify the details of the stop operation, the sub side can independently notify the details of the stop operation. After processing S1104, the sub CPU 201 terminates the sub side navigation control process.
［遊技者登録処理］
次に、図１７２を参照して、遊技者登録処理について説明する。なお、図１７２は、遊技者登録処理の手順を示すフローチャートである。
[Player Registration Processing]
Next, the player registration process will be described with reference to Fig. 172. Fig. 172 is a flowchart showing the steps of the player registration process.
まず、サブＣＰＵ２０１は、登録操作を受け付けたか否かを判別する（Ｓ１１１１）。例えば、サブ表示装置１８のメニュー画面２２２（図５Ｂ参照）において登録ボタン２２２ｂの操作を受け付け、その場合に表示される登録画面（不図示）において所定の操作を受け付けると、サブＣＰＵ２０１は、登録操作を受け付けたと判定する。 First, the sub-CPU 201 determines whether a registration operation has been accepted (S1111). For example, if the operation of the registration button 222b on the menu screen 222 (see FIG. 5B) of the sub-display device 18 is accepted, and a predetermined operation is accepted on the registration screen (not shown) that is displayed in that case, the sub-CPU 201 determines that a registration operation has been accepted.
Ｓ１１１１において、サブＣＰＵ２０１が、登録操作を受け付けたと判別したとき（Ｓ１１１１がＹＥＳ判定の場合）、サブＣＰＵ２０１は、遊技者登録状態をセットする（Ｓ１１１２）。なお、遊技者登録状態がセットされている状況では、サブＣＰＵ２０１は、サブ表示装置１８に遊技情報画面２２３，２２４，２２５（図５Ｃ～５Ｅ参照）が表示可能となるようにサブ表示装置１８の表示画面を制御する。そして、Ｓ１１１２の処理後、サブＣＰＵ２０１は、遊技者登録処理を終了する。 When the sub-CPU 201 determines in S1111 that it has accepted a registration operation (if S1111 returns a YES judgment), it sets the player registration status (S1112). Note that, when the player registration status is set, the sub-CPU 201 controls the display screen of the sub-display device 18 so that the game information screens 223, 224, and 225 (see Figures 5C to 5E) can be displayed on the sub-display device 18. After processing S1112, the sub-CPU 201 terminates the player registration process.
一方、Ｓ１１１１において、サブＣＰＵ２０１が、登録操作を受け付けていないと判別したとき（Ｓ１１１１がＮＯ判定の場合）、サブＣＰＵ２０１は、登録削除操作を受け付けたか否かを判別する（Ｓ１１１３）。例えば、サブ表示装置１８の登録画面において特定の操作を受け付けると、サブＣＰＵ２０１は、登録削除操作を受け付けたと判定する。 On the other hand, when the sub-CPU 201 determines in S1111 that a registration operation has not been accepted (if S1111 is judged as NO), the sub-CPU 201 determines whether a registration deletion operation has been accepted (S1113). For example, when a specific operation is accepted on the registration screen of the sub-display device 18, the sub-CPU 201 judges that a registration deletion operation has been accepted.
Ｓ１１１３において、サブＣＰＵ２０１が、登録削除操作を受け付けていないと判別したとき（Ｓ１１１３がＮＯ判定の場合）、サブＣＰＵ２０１は、遊技者登録処理を終了する。 In S1113, when the sub-CPU 201 determines that a registration deletion operation has not been accepted (if S1113 returns a NO judgment), the sub-CPU 201 terminates the player registration process.
一方、Ｓ１１１３において、サブＣＰＵ２０１が、登録削除操作を受け付けたと判別したとき（Ｓ１１１３がＹＥＳ判定の場合）、サブＣＰＵ２０１は、遊技者登録状態をクリアする（Ｓ１１１４）。なお、遊技者登録状態がクリアされている状況では、サブＣＰＵ２０１は、サブ表示装置１８に遊技情報画面２２３，２２４，２２５（図５Ｃ～５Ｅ参照）が表示不可能となるようにサブ表示装置１８の表示画面を制御する。そして、Ｓ１１１４の処理後、サブＣＰＵ２０１は、遊技者登録処理を終了する。 On the other hand, when the sub-CPU 201 determines in S1113 that a registration deletion operation has been accepted (if S1113 returns a YES judgment), the sub-CPU 201 clears the player registration status (S1114). Note that, when the player registration status has been cleared, the sub-CPU 201 controls the display screen of the sub-display device 18 so that the game information screens 223, 224, and 225 (see Figures 5C to 5E) cannot be displayed on the sub-display device 18. Then, after processing S1114, the sub-CPU 201 ends the player registration process.
［履歴管理処理］
次に、図１７３を参照して、履歴管理処理について説明する。なお、図１７３は、履歴管理処理の手順を示すフローチャートである。
[History management process]
Next, the history management process will be described with reference to Fig. 173. Fig. 173 is a flowchart showing the procedure of the history management process.
まず、サブＣＰＵ２０１は、主制御基板７１から受信した各種コマンドデータから遊技結果を取得する（Ｓ１１２１）。例えば、サブＣＰＵ２０１は、この処理において、スタートコマンドデータから内部当籤役として決定された役の種類を把握することができる。また、例えば、サブＣＰＵ２０１は、この処理において、入賞作動コマンドデータから表示された図柄組合せ（すなわち、内部当籤役として決定された役の入賞の有無）を把握することができる。さらに、例えば、サブＣＰＵ２０１は、この処理において、スタートコマンドデータなどから現在の遊技状態や遊技状態の移行状況を把握することができる。 First, the sub-CPU 201 obtains the game results from the various command data received from the main control board 71 (S1121). For example, in this process, the sub-CPU 201 can determine the type of role determined as the internal winning role from the start command data. Also, for example, in this process, the sub-CPU 201 can determine the displayed symbol combination (i.e., whether or not the role determined as the internal winning role has won) from the win activation command data. Furthermore, for example, in this process, the sub-CPU 201 can determine the current game state and the transition status of the game state from the start command data, etc.
次いで、サブＣＰＵ２０１は、取得した遊技結果に基づいて、遊技履歴の更新処理を行う（Ｓ１１２２）。この処理により、サブＣＰＵ２０１は、各種コマンドデータから取得した遊技結果に基づいて、例えば、ボーナス回数、ＡＲＴ回数、ゲーム数（遊技回数）、ＣＺ回数、ＣＺ成功回数、それぞれの役の当籤回数及び当籤確率などの様々な遊技履歴を管理することができる。そして、Ｓ１１２２の処理後、サブＣＰＵ２０１は、履歴管理処理を終了する。 Next, the sub-CPU 201 performs a gaming history update process based on the acquired gaming results (S1122). Through this process, the sub-CPU 201 can manage various gaming histories, such as the number of bonuses, the number of ARTs, the number of games (number of games played), the number of CZs, the number of CZ successes, the number of winnings for each role, and the winning probability, based on the gaming results acquired from various command data. Then, after processing S1122, the sub-CPU 201 ends the history management process.
＜各種効果＞
本実施形態のパチスロ１では、その遊技性において、次のような各種効果が得られる。
<Various effects>
In the pachislot 1 of this embodiment, the following various effects can be obtained in terms of gameplay.
［ＣＴ中の継続期間の管理］
本実施形態のパチスロ１では、通常ＡＲＴの継続期間を延長可能な上乗せチャンスゾーンとしてＣＴを設け、このＣＴ中の内部当籤役（サブフラグ）に基づいてＡＲＴゲーム数の上乗せを行う。なお、ＣＴでは、１セット８回の遊技が行われるが、ＣＴ中にＡＲＴゲーム数の上乗せを行うことができた場合には遊技回数の減算を行わずに、上乗せできない場合に限り遊技回数を減算する。それゆえ、遊技者にとってみれば、ＣＴがいつまで続くか分からず、また、上乗せが行われている限りＣＴが終了することがないため、ＣＴ中の遊技の興趣を高めることができる。
[Duration Management During CT]
In the pachislot 1 of this embodiment, a CT is provided as an add-on chance zone that can extend the duration of the normal ART, and the number of ART games is added based on an internal winning combination (sub-flag) during this CT. In the CT, eight games are played in one set, but if the number of ART games can be added during the CT, the number of games is not subtracted; if the number of ART games cannot be added, the number of games is subtracted. Therefore, from the player's perspective, since there is no way to know how long the CT will last and the CT will not end as long as the addition is being performed, the interest in playing during the CT can be enhanced.
また、本実施形態において、ＣＴ中にサブフラグＥＸ「３連チリリプ」に当籤（サブフラグ変換抽籤に当籤）して上乗せが行われた場合には、１セット８回のＣＴ遊技も再セット（ストック）される。この場合、例えば、ＣＴの遊技期間が終了直前になっても、サブフラグＥＸ「３連チリリプ」当籤時には、上乗せが行われ、ＣＴが初めから再開されることになるので、ＣＴ中の遊技に対して強い関心を抱くことになり、退屈することなく遊技を継続できるとともに、ＣＴ中の遊技の興趣を高めることができる。 In addition, in this embodiment, if the sub-flag EX "3-in-a-row Chililip" is won (the sub-flag conversion lottery is won) during the CT and an additional bonus is awarded, one set of 8 CT games will also be reset (stocked). In this case, for example, even if the CT play period is about to end, if the sub-flag EX "3-in-a-row Chililip" is won, an additional bonus will be awarded and the CT will be restarted from the beginning. This will create a strong interest in play during the CT, allowing you to continue playing without getting bored and increasing the enjoyment of play during the CT.
また、サブフラグＥＸ「３連チリリプ」当籤時の上乗せは、内部当籤役「Ｆ＿確チリリプ」又は「Ｆ＿１確チリリプ」が内部当籤役として決定され、かつ、フラグ変換抽籤に当籤した場合に限り行われる。それゆえ、遊技者に対して過大な利益を与えてしまうことを防止することができ、遊技者と遊技店との間の利益のバランスをとることができる。なお、本実施形態では、ＣＴ中に、内部当籤役「Ｆ＿確チリリプ」又は「Ｆ＿１確チリリプ」が決定された際にはフラグ変換抽籤に必ず当籤する例（図５４参照）を説明したが、本発明はこれに限定されず、フラグ変換抽籤の当籤確率は、遊技者及び遊技店間の利益のバランスに応じて適宜設定することができる。 Furthermore, the bonus when the sub-flag EX "3 consecutive Chililip" is drawn is only added if the internal winning combination "F_Certain Chililip" or "F_1 Certain Chililip" is determined as the internal winning combination and the flag conversion lottery is won. This prevents excessive profits from being awarded to the player, and balances the interests of the player and the gaming facility. Note that in this embodiment, an example has been described in which the flag conversion lottery is always won when the internal winning combination "F_Certain Chililip" or "F_1 Certain Chililip" is determined during the CT (see Figure 54), but the present invention is not limited to this, and the winning probability of the flag conversion lottery can be set appropriately depending on the balance of interests between the player and the gaming facility.
［ＣＴ中の「３連チリリプ」当籤時の上乗せゲーム数］
本実施形態のパチスロ１では、ＣＴ中にサブフラグ「３連チリリプ」に当籤し、該サブフラグ「３連チリリプ」に基づく上乗せが行われた回数が所定回数を超えると、１回の上乗せ抽籤あたりに当籤するＡＲＴの上乗せゲーム数が増加する（図５５参照）。また、上述のように、ＡＲＴゲーム数の上乗せが行われている限り、ＣＴは終了することなく、また、サブフラグＥＸ「３連チリリプ」に当籤するとＣＴの再セットが行われる。それゆえ、遊技者からすると、ＣＴが継続するほど１回（１ゲーム）当りの上乗せ量が増えることについての期待を持つことができ、ＣＴ中の興趣が向上する。さらに、１回（１ゲーム）当りの上乗せ量を増やす契機となる回数は、ＣＴの１セット分の基本遊技回数（８回）よりも多い回数（９回以上）であるため、遊技者に対して過大な利益を与えてしまうことを防止でき、遊技者及び遊技店間の利益のバランスをとる（良好に保つ）ことができる。
[Number of additional games when "3 consecutive Chililip" is won during CT]
In the pachislot 1 of this embodiment, if the subflag "3-in-1 Chili-Lip" is drawn during the CT and the number of times that the subflag "3-in-1 Chili-Lip" is added exceeds a predetermined number, the number of ART added games won per added lottery increases (see FIG. 55). Also, as described above, as long as the number of ART games is added, the CT does not end, and if the subflag EX "3-in-1 Chili-Lip" is drawn, the CT is reset. Therefore, from the player's perspective, the longer the CT continues, the more the amount of added money per game (per game) increases, increasing the player's interest during the CT. Furthermore, the number of times that triggers an increase in the amount of added bonus per time (per game) is greater (9 times or more) than the basic number of times (8 times) for one set of CT, so it is possible to prevent excessive profits from being given to players, and it is possible to maintain a good balance of profits between players and gaming establishments.
［メイン側で行うボーナス報知］
本実施形態のパチスロ１では、情報表示器６の指示モニタ（不図示）に、ボーナス役（ＢＢ役）に係る図柄組合せを表示させるための停止操作の情報に一義的に対応付けた数値「１０」（又は「１１」）を表示することにより、メイン側でボーナス報知を行う（図６３参照）。しかしながら、通常、パチスロでは、有効ライン上に引き込む（停止表示する）図柄の優先順位が定められており、ボーナス役とその他の役とが重複して内部当籤役として決定されている場合、優先順位により、ボーナス役に係る図柄組合せを引き込めることもあれば、引き込めないこともある。
[Bonus notification on the main side]
In the pachislot 1 of this embodiment, a bonus notification is made on the main side by displaying the number "10" (or "11"), which is uniquely associated with the information of the stop operation for displaying the symbol combination related to the bonus role (BB role), on the instruction monitor (not shown) of the information display device 6 (see FIG. 63). However, in pachislots, a priority order is usually set for the symbols that are drawn (stopped and displayed) onto the pay line, and when a bonus role and another role overlap and are determined as the internal winning role, the symbol combination related to the bonus role may or may not be drawn, depending on the priority order.
例えば、本実施形態のパチスロ１において、ボーナス役と、内部当籤役「はずれ」、「Ｆ＿特殊役１」、「Ｆ＿特殊役２」及び「Ｆ＿特殊役３」のいずれかとが重複して決定されている場合には、ボーナス役に係る図柄組合せを引き込むことができるが、ボーナス役と、内部当籤役「はずれ」、「Ｆ＿特殊役１」、「Ｆ＿特殊役２」及び「Ｆ＿特殊役３」以外の役とが重複して決定されている場合には、ボーナス役に係る図柄組合せを引き込むことができない。それゆえ、本実施形態において、ボーナス役と、内部当籤役「はずれ」、「Ｆ＿特殊役１」、「Ｆ＿特殊役２」及び「Ｆ＿特殊役３」のいずれかとが重複して決定されている場合に限り、指示モニタに数値「１０」（又は「１１」）を表示する。この場合、メイン側のナビ（ボーナス報知）を、ボーナス役を入賞させることのできる適切なタイミングで行うことができる。 For example, in the pachislot 1 of this embodiment, if a bonus role and any of the internal winning roles "Miss," "F_Special Role 1," "F_Special Role 2," and "F_Special Role 3" are determined in overlapping fashion, the symbol combination associated with the bonus role can be drawn. However, if a bonus role and any role other than the internal winning roles "Miss," "F_Special Role 1," "F_Special Role 2," and "F_Special Role 3" are determined in overlapping fashion, the symbol combination associated with the bonus role cannot be drawn. Therefore, in this embodiment, the number "10" (or "11") is displayed on the indicator monitor only when a bonus role and any of the internal winning roles "Miss," "F_Special Role 1," "F_Special Role 2," and "F_Special Role 3" are determined in overlapping fashion. In this case, the main navigation (bonus notification) can be performed at an appropriate time to win the bonus role.
また、本実施形態のパチスロ１において、ボーナス役と、内部当籤役「はずれ」、「Ｆ＿特殊役１」、「Ｆ＿特殊役２」及び「Ｆ＿特殊役３」のいずれかとが重複して決定されたとしても、ボーナス役が最初に当籤してから所定回数の遊技が経過するまでは、指示モニタに数値「１０」（又は「１１」）を表示せず（ナビをせず）、所定回数の遊技が経過したことを条件に、指示モニタに数値「１０」（又は「１１」）を表示する。 In addition, in the pachislot 1 of this embodiment, even if a bonus role and any of the internal winning roles "Miss," "F_Special Role 1," "F_Special Role 2," and "F_Special Role 3" are determined to overlap, the number "10" (or "11") will not be displayed (no navigation will be performed) on the instruction monitor until a predetermined number of plays have elapsed since the bonus role was first won, and the number "10" (or "11") will be displayed on the instruction monitor once the predetermined number of plays have elapsed.
なお、例えば、ボーナス役に当籤したことを契機として複数回の遊技にわたり行われる演出（いわゆる連続演出）が行われた場合、この連続演出の最中に、指示モニタに数値「１０」（又は「１１」）を表示すると、連続演出の意味が薄れてしまい、興趣を損ねてしまう可能性がある。それゆえ、本実施形態のパチスロ１では、所定回数の遊技が経過するまでは、指示モニタによる表示を行わず、所定回数の遊技が経過した後に、指示モニタによる表示を行う。その結果、演出効果を損ねることなく、メイン側でのボーナス報知を行うことができる。 For example, if a bonus winning combination triggers an effect that spans multiple plays (a so-called continuous effect), displaying the number "10" (or "11") on the indicator monitor during this continuous effect could diminish the significance of the continuous effect and ruin the fun. Therefore, in the pachislot 1 of this embodiment, the indicator monitor does not display anything until a predetermined number of plays have elapsed, and only after the predetermined number of plays have elapsed does the indicator monitor display anything. As a result, a bonus notification can be made on the main side without compromising the effect of the effect.
［メイン側及びサブ側の両方で行う報知とサブ側単独で行う報知］
本実施形態のパチスロ１では、停止操作の態様（押し順）に応じて表示される図柄組合せが異なる役を複数種類設けるとともに（図２４参照）、これら複数種類の役には、表示される図柄組合せによって異なる特典が付与される役と、表示される図柄組合せが異なったとしても同一の特典が付与される役とが含まれる。
[Alerts performed by both the main and sub sides and alerts performed by the sub side alone]
In the pachislot 1 of this embodiment, there are provided multiple types of roles in which different symbol combinations are displayed depending on the manner of the stop operation (press order) (see Figure 24), and these multiple types of roles include roles in which different benefits are awarded depending on the symbol combination displayed, and roles in which the same benefit is awarded even if the symbol combination displayed is different.
例えば、略称「ベル」に係る図柄組合せが表示された場合と略称「ベルこぼし目」に係る図柄組合せが表示された場合とでは払い出されるメダルの枚数が異なり、これらの役は、表示される図柄組合せによって異なる特典が付与される役である。また、略称「リプレイ」に係る図柄組合せが表示された場合と略称「ＲＴ２移行リプ」に係る図柄組合せが表示された場合とでは再遊技の作動に加えてＲＴ状態の移行が行われるか否かが異なるため、内部当籤役「Ｆ＿３択ベル＿１ｓｔ」や「Ｆ＿維持リプ＿１ｓｔ」もまた、表示される図柄組合せによって異なる特典が付与される役である。 For example, when a symbol combination associated with the abbreviation "Bell" is displayed, the number of medals paid out differs from when a symbol combination associated with the abbreviation "Bell Spill" is displayed, and these roles are roles that grant different benefits depending on the symbol combination displayed. Also, when a symbol combination associated with the abbreviation "Replay" is displayed, and when a symbol combination associated with the abbreviation "RT2 Transition Replay" is displayed, the difference is whether or not a transition to RT state will occur in addition to the activation of a replay, so the internal winning roles "F_3-Choice Bell_1st" and "F_Maintenance Replay_1st" are also roles that grant different benefits depending on the symbol combination displayed.
一方、略称「３連チリリプ」に係る図柄組合せが表示された場合と略称「リプレイ」に係る図柄組合せが表示された場合とでは、両者ともに再遊技の作動が行われるだけである。それゆえ、内部当籤役「Ｆ＿確チリリプ」又は「Ｆ＿１確チリリプ」は、表示される図柄組合せが異なったとしても同一の特典が付与される役である。なお、内部当籤役「Ｆ＿確チリリプ」又は「Ｆ＿１確チリリプ」は、上述のように、フラグ変換抽籤の結果に応じて付与する特典が異なる役であるが、表示される図柄組合せが付与する特典に影響を与える役ではない。 On the other hand, when a symbol combination associated with the abbreviation "3-in-a-row Chililip" is displayed, and when a symbol combination associated with the abbreviation "Replay" is displayed, a replay will simply be activated in both cases. Therefore, the internal winning role "F_Sure Chililip" or "F_1 Sure Chililip" is a role that awards the same bonus even if the symbol combination displayed is different. As mentioned above, the internal winning role "F_Sure Chililip" or "F_1 Sure Chililip" is a role that awards different bonuses depending on the result of the flag conversion lottery, but the symbol combination displayed does not affect the bonus awarded.
本実施形態のパチスロ１では、表示される図柄組合せによって異なる特典が付与される役に対して、メイン側及びサブ側の両方で報知を行うが、表示される図柄組合せが異なったとしても同一の特典が付与される役に対しては、メイン側の指示モニタでは報知を行わずに、サブ側の表示装置１１のみで報知を行う。このような報知機能を設けることにより、特典に影響する報知は、特典を管理するメイン側の指示モニタで適切に行いつつ、特典に影響しない報知は、サブ側の表示装置１１で多様性のあるナビで行うことができる。 In the pachislot 1 of this embodiment, notifications are given on both the main and sub sides for roles that award different bonuses depending on the displayed symbol combination, but for roles that award the same bonus even if the displayed symbol combination is different, notifications are not given on the main side instruction monitor, and are given only on the sub side display device 11. By providing such notification functions, notifications that affect bonuses can be appropriately given on the main side instruction monitor that manages the bonuses, while notifications that do not affect bonuses can be given using a versatile navigation system on the sub side display device 11.
［遊技履歴の表示機能］
本実施形態のパチスロ１では、表示装置１１（プロジェクタ機構２１１及び表示ユニット２１２）とは別にサブ表示装置１８を設け、このサブ表示装置１８により遊技者に役立つ様々な情報を表示する。例えば、図５Ａ～５Ｅに示すように、概要遊技履歴を表すトップ画面２２１、パチスロ１に対する様々な操作が可能なメニュー画面２２２、詳細遊技履歴を表す遊技情報画面２２３，２２４，２２５をサブ表示装置１８に表示することができる。
[Game history display function]
In the pachislot 1 of this embodiment, a sub-display device 18 is provided in addition to the display device 11 (projector mechanism 211 and display unit 212), and various information useful to the player is displayed on this sub-display device 18. For example, as shown in Figures 5A to 5E, the sub-display device 18 can display a top screen 221 showing an overview of the game history, a menu screen 222 which allows various operations on the pachislot 1, and game information screens 223, 224, and 225 showing detailed game history.
また、本実施形態のパチスロ１は、サブ表示装置１８を介して、遊技を行う遊技者を登録可能にする機能、及び、登録された遊技者に対して固有のサービスを提供する機能を備える。例えば、本実施形態では、遊技者の登録を受け付けていない場合には、詳細遊技履歴を表す遊技情報画面２２３，２２４，２２５をサブ表示装置１８に表示不可能にするが、遊技者の登録を受け付けている場合には、詳細遊技履歴を表す遊技情報画面２２３，２２４，２２５をサブ表示装置１８に表示可能にする。より詳細な遊技履歴を確認できるようにすることは、遊技者の利便性の向上につながるので、本実施形態では、遊技者の登録を受け付けている場合に、利便性を向上させることができる。 The pachislot 1 of this embodiment also has a function that allows players to register who will play via the sub-display device 18, and a function that provides unique services to registered players. For example, in this embodiment, if player registration has not been accepted, the game information screens 223, 224, and 225 showing detailed game history cannot be displayed on the sub-display device 18, but if player registration has been accepted, the game information screens 223, 224, and 225 showing detailed game history can be displayed on the sub-display device 18. Being able to check more detailed game history leads to improved convenience for players, so in this embodiment, convenience can be improved when player registration has been accepted.
また、本実施形態のパチスロ１では、サブ表示装置１８は、演出を行う表示装置１１とは別体に設けられる。サブ表示装置１８は、液晶中継基板８７を介して副制御基板７２（サブＣＰＵ２０１）により制御される。また、表示装置１１を構成する表示ユニット２１２は、役物中継基板（不図示せ）を介して副制御基板７２（サブＣＰＵ２０１）により制御される。それゆえ、本実施形態では、サブ表示装置１８を、表示装置１１とは別個に制御することができる。具体的には、遊技中（すなわち、表示装置１１による演出の実行中）であっても、サブ表示装置１８の表示画面を切り替えることができる。それゆえ、遊技中であっても、表示装置１１により実行されている演出を邪魔することなく、サブ表示装置１８の表示を切り替えることにより、遊技者は様々な情報を取得することができる。 In addition, in the pachislot 1 of this embodiment, the sub-display device 18 is provided separately from the display device 11, which produces the effects. The sub-display device 18 is controlled by the sub-control board 72 (sub-CPU 201) via the LCD relay board 87. Furthermore, the display unit 212 that constitutes the display device 11 is controlled by the sub-control board 72 (sub-CPU 201) via a role relay board (not shown). Therefore, in this embodiment, the sub-display device 18 can be controlled separately from the display device 11. Specifically, the display screen of the sub-display device 18 can be switched even during play (i.e., while the display device 11 is producing effects). Therefore, even during play, the player can obtain various information by switching the display on the sub-display device 18 without interrupting the effects being produced by the display device 11.
また、本実施形態のパチスロ１の表示装置１１では、プロジェクタ機構２１１からの照射光の照射により映像を出現させる複数のスクリーン機構（表示ユニット２１２）を切り替えることにより、平面状の映像表示を用いた演出、奥行き感（立体感）のある映像表示を用いた演出、及び、湾曲した映像表示を用いた演出を実行する場合、演出効果を著しく高めることができる。しかしながら、このような情報の表示形態は、演出中に遊技履歴などの演出とは関係ない情報を表示することには適さない。それゆえ、本実施形態のパチスロ１では、表示装置１１とは別個に設けられたサブ表示装置１８に演出とは関係ない情報を表示することができるので、演出効果を損なうことなく、かつ、遊技履歴などの各種情報を適切に表示することができる。 Furthermore, the display device 11 of the pachislot 1 of this embodiment can switch between multiple screen mechanisms (display units 212) that project images using light from the projector mechanism 211, thereby significantly enhancing the presentation effects when implementing presentations using flat image displays, presentations using image displays with a sense of depth (three-dimensionality), and presentations using curved image displays. However, this type of information display format is not suitable for displaying information unrelated to the presentation, such as game history, during presentations. Therefore, the pachislot 1 of this embodiment can display information unrelated to the presentation on the sub-display device 18 provided separately from the display device 11, allowing various information, such as game history, to be displayed appropriately without compromising the presentation effects.
ところで、一般的なパチスロでは、遊技者側から見て、台座部１３の右側にメダル投入口１４が設けられ、台座部１３の左側にベットボタン１５ａ，１５ｂやスタートレバー１６が設けられる。それゆえ、通常、遊技を進行させる際、遊技者は台座部１３の右側又は左側（側方）の操作部を操作することになる。 In a typical pachislot machine, as viewed from the player's side, the medal slot 14 is located on the right side of the base 13, and the bet buttons 15a, 15b and start lever 16 are located on the left side of the base 13. Therefore, when playing a game, the player will usually operate the operating parts on the right or left side (side) of the base 13.
それに対して、本実施形態のパチスロ１では、台座部１３から略垂直に立設する面の側方（左側）にサブ表示装置１８を設け、このサブ表示装置１８の画面上にサブ表示装置１８の表示画面を切り替えるためのタッチセンサ１９が設けられる。それゆえ、本実施形態では、遊技中に遊技者の手が位置する場所にサブ表示装置１８やその表示を制御する入力装置（タッチセンサ１９）が設けられることになるので、遊技者の操作性を向上させることができる。特に、本実施形態のように、タッチセンサ１９付きのサブ表示装置１８を、台座部１３の水平面から立設する面に設けた場合には、遊技者は、台座部１３に自身の手を置きながら、サブ表示装置１８を操作することができる。この場合、遊技者の操作性が向上するだけでなく、操作に伴う遊技者の疲労も軽減することができ、この結果、稼働率の向上も期待することができる。 In contrast, in the pachislot 1 of this embodiment, the sub-display device 18 is provided on the side (left side) of a surface that stands approximately vertically from the base 13, and a touch sensor 19 for switching the display screen of the sub-display device 18 is provided on the screen of this sub-display device 18. Therefore, in this embodiment, the input device (touch sensor 19) that controls the sub-display device 18 and its display is provided in the location where the player's hands are positioned during play, thereby improving operability for the player. In particular, when the sub-display device 18 with the touch sensor 19 is provided on a surface that stands vertically from the horizontal surface of the base 13, as in this embodiment, the player can operate the sub-display device 18 while placing their hands on the base 13. In this case, not only is operability improved for the player, but player fatigue associated with operation can also be reduced, which is expected to result in improved utilization rates.
［規定外ＲＯＭ領域及び規定外ＲＡＭ領域］
本実施形態のパチスロ１では、図１２Ｂに示すように、遊技者により実施される遊技の遊技性に直接関与しない各種処理（遊技性に影響を与えない各種処理）に使用される各種プログラム及び各種データ（テーブル）を、メインＲＯＭ１０２内において、遊技用ＲＯＭ領域とは異なるアドレスに配置された規定外ＲＯＭ領域に格納する。
[Non-standard ROM area and non-standard RAM area]
In the pachislot 1 of this embodiment, as shown in Figure 12B, various programs and various data (tables) used for various processes that are not directly related to the playability of the game performed by the player (various processes that do not affect the playability) are stored in a non-standard ROM area located at an address different from the game ROM area within the main ROM 102.
このようなメインＲＯＭ１０２の構成では、従来の規則上では、プログラム等の配置不可とされていたＲＯＭ領域（規定外ＲＯＭ領域）に、遊技者が実際に行う遊技そのものに不要なプログラム及びデータを配置することができる。それゆえ、本実施形態では、主制御基板７１のメインＲＯＭ１０２内において、遊技用ＲＯＭ領域の容量の圧迫を回避することができるとともに、メインＲＯＭ１０２内におけるプログラム及びテーブルの拡張性を高めることができる。 With this configuration of the main ROM 102, it is possible to place programs and data that are not necessary for the game that the player actually plays in a ROM area (non-regular ROM area) where programs, etc., were previously prohibited under previous rules. Therefore, in this embodiment, it is possible to avoid pressure on the capacity of the game ROM area within the main ROM 102 of the main control board 71, and to increase the expandability of programs and tables within the main ROM 102.
［電源投入（リセット割込）時処理により得られる効果］
本実施形態のパチスロ１の電源投入（リセット割込）時処理では、図６４に示すように、電源復帰直後（サムチェック前）に最初の１．１１７２ｍｓ周期の割込処理を行い（Ｓ７及びＳ８）、主制御回路９０から副制御回路２００に無操作コマンドが送信される。このように電源復帰直後に割込処理を許可することにより、電源復帰後、最短時間で無操作コマンドが送信され、主制御回路９０及び副制御回路２００間の通信接続を確立することができ、主制御回路９０及び副制御回路２００間の通信動作を安定化させることができる。
[Effects obtained by power-on (reset interrupt) processing]
In the power-on (reset interrupt) processing of the slot machine 1 of this embodiment, as shown in Figure 64, the first 1.1172 ms periodic interrupt processing is performed immediately after power is restored (before the sum check) (S7 and S8), and a no-operation command is sent from the main control circuit 90 to the sub-control circuit 200. By allowing interrupt processing immediately after power is restored in this way, the no-operation command is sent in the shortest time after power is restored, and a communication connection between the main control circuit 90 and the sub-control circuit 200 can be established, thereby stabilizing the communication operation between the main control circuit 90 and the sub-control circuit 200.
また、電源復帰直後に送信される無操作コマンドを構成する通信パラメータ１～５には、電源復帰時に、それぞれＬレジスタ、Ｈレジスタ、Ｅレジスタ、Ｄレジスタ及びＣレジスタに格納されているデータがセットされる。それゆえ、本実施形態では、電源復帰直後の割込処理で送信される無操作コマンドのサム値（ＢＣＣ）を、電源復帰毎に異ならせることができ、ゴト等の不正行為を抑制することができる。 Furthermore, when power is restored, communication parameters 1 to 5 constituting the no-operation command sent immediately after power is restored are set to the data stored in the L register, H register, E register, D register, and C register, respectively. Therefore, in this embodiment, the sum value (BCC) of the no-operation command sent in the interrupt processing immediately after power is restored can be made different each time power is restored, thereby preventing fraudulent activities such as cheating.
さらに、電源投入（リセット割込）時処理中のＳ１３の処理において行われる、エラーコード「ｒｒ」を情報表示器６内の２桁の７セグＬＥＤに表示する際の制御は、一つの「ＬＤＷ」命令（所定の読み出し命令）により実行され、２桁の７セグＬＥＤへの７セグコモン出力（選択）データの出力動作と７セグカソード出力データの出力動作とが同時に行われる（図６５Ｃ参照）。すなわち、本実施形態のパチスロ１では、電源投入（リセット割込）時処理において、２桁の７セグＬＥＤをダイナミック点灯制御する際に、７セグコモン出力（選択）データと、７セグカソード出力データとが同時に出力される。 Furthermore, the control of displaying the error code "rr" on the two-digit 7-segment LED in the information display 6 during the processing at S13 during power-on (reset interrupt) processing is executed by a single "LDW" command (predetermined read command), and the output operation of the 7-segment common output (selection) data and the output operation of the 7-segment cathode output data to the two-digit 7-segment LED are performed simultaneously (see Figure 65C). In other words, in the pachislot 1 of this embodiment, when dynamic lighting control is performed on the two-digit 7-segment LED during power-on (reset interrupt) processing, the 7-segment common output (selection) data and the 7-segment cathode output data are output simultaneously.
この場合、ソースプログラム上において、７セグＬＥＤのダイナミック点灯制御に必要な命令コード数を減らすことができる。それゆえ、本実施形態では、ソースプログラムの容量（メインＲＯＭ１０２の使用容量）を低減することができ、メインＲＯＭ１０２において、空き容量を確保する（増大させる）ことができ、増えた空き容量を活用して、遊技性を高めることができる。 In this case, the number of instruction codes required for dynamic lighting control of the 7-segment LEDs in the source program can be reduced. Therefore, in this embodiment, the size of the source program (the amount of space used in main ROM 102) can be reduced, free space can be secured (increased) in main ROM 102, and the increased free space can be used to improve gameplay.
［遊技復帰処理で得られる効果］
本実施形態のパチスロ１の遊技復帰処理では、図６６に示すように、電断発生時の各ポートの入出力状態を電源復帰時に担保するとともに、電断時に回胴回転中の場合には、電源復帰時にリール制御管理情報を取得してリールの再回転開始に必要な処理も行う（Ｓ２５～Ｓ３２参照）。それゆえ、本実施形態では、リール回転中の電断から復帰したときであっても、安定して、リールの再回転制御を行うことが可能となり、遊技者に不快感を与えることが無くなる。
[Effects obtained by game return processing]
In the game restoration process of the pachislot 1 of this embodiment, as shown in Figure 66, the input/output status of each port at the time of power outage is guaranteed when power is restored, and if the reel was rotating when the power was out, reel control management information is acquired when power is restored and the processing required to restart the reels is also performed (see S25 to S32). Therefore, in this embodiment, even when power is restored after a power outage while the reels are rotating, stable re-spin control of the reels can be performed, eliminating discomfort to the player.
また、本実施形態のパチスロ１は、上述のように、遊技機用のセキュリティ機能付きマイクロプロセッサ９１を備える。そして、このマイクロプロセッサ９１には、ソースプログラム上において規定可能な該マイクロプロセッサ９１に特有の命令コード（メインＣＰＵ１０１専用命令コード）が各種設けられており、このメインＣＰＵ１０１専用命令コードを各種処理において用いることにより、処理の効率化やプログラム容量の削減などを可能にしている。 As mentioned above, the pachislot 1 of this embodiment is equipped with a microprocessor 91 with security functions for gaming machines. This microprocessor 91 is provided with various instruction codes (main CPU 101-exclusive instruction codes) that are specific to the microprocessor 91 and can be defined in the source program. By using these main CPU 101-exclusive instruction codes in various processes, it is possible to improve processing efficiency and reduce program capacity.
例えば、遊技復帰処理では、図６７に示すように、ソースプログラム上において、メインＣＰＵ１０１専用命令コードの一つである「ＬＤＱ」命令が用いられる。「ＬＤＱ」命令は、Ｑレジスタ（拡張レジスタ）を用いてアドレス指定を行う命令コードであり、上述のように、直値でメインＲＯＭ１０２、メインＲＡＭ１０３やメモリーマップＩ／Ｏにアクセスすることができる。この場合、アドレス設定に係る命令コードを省略することができ、その分、遊技復帰処理のソースプログラムの容量（メインＲＯＭ１０２の使用容量）を低減することができる。この結果、本実施形態では、メインＲＯＭ１０２において、空き容量を確保する（増大させる）ことができ、増えた空き容量を活用して、遊技性を高めることができる。 For example, in the game return process, as shown in Figure 67, the "LDQ" instruction, which is one of the instruction codes exclusive to the main CPU 101, is used in the source program. The "LDQ" instruction is an instruction code that specifies an address using the Q register (extension register), and as described above, it can directly access the main ROM 102, main RAM 103, and memory-mapped I/O. In this case, the instruction code related to address setting can be omitted, and the size of the source program for the game return process (the amount of space used by the main ROM 102) can be reduced accordingly. As a result, in this embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be used to improve gameplay.
［設定変更確認処理で得られる効果］
本実施形態のパチスロ１の設定変更確認処理では、図６９Ａに示すように、ソースプログラム上において、メインＣＰＵ１０１専用命令コードである、「ＢＩＴＱ」命令及び「ＳＥＴＱ」命令（所定の命令）が用いられる。「ＢＩＴＱ」命令及び「ＳＥＴＱ」命令はいずれも、Ｑレジスタ（拡張レジスタ）を用いてアドレス指定を行う命令コードであり、これらの命令コードを使用した場合、上述のように、直値でメインＲＡＭ１０３やメモリーマップＩ／Ｏにアクセスすることができる。この場合、アドレス設定に係る命令コードを省略することができ、その分、ソースプログラムの容量（メインＲＯＭ１０２の使用容量）を低減することができる。この結果、本実施形態では、メインＲＯＭ１０２の空き容量を増やすことが可能となるとともに、処理の高速化も図ることができる。
[Benefits of the setting change confirmation process]
In the setting change confirmation process of the slot machine 1 of this embodiment, as shown in FIG. 69A, the "BITQ" instruction and the "SETQ" instruction (predetermined instruction), which are instruction codes exclusive to the main CPU 101, are used in the source program. Both the "BITQ" instruction and the "SETQ" instruction are instruction codes that specify addresses using the Q register (extension register). When these instruction codes are used, as described above, the main RAM 103 and memory-mapped I/O can be accessed directly. In this case, the instruction code related to address setting can be omitted, thereby reducing the capacity of the source program (the capacity used by the main ROM 102). As a result, in this embodiment, it is possible to increase the free space of the main ROM 102 and also to speed up processing.
また、設定変更確認処理中のＳ４６の設定変更／設定確認開始時及びＳ５７の設定変更／設定確認終了時で行う設定変更コマンド（初期化コマンド）の生成格納処理は、図６９Ａ及び６９Ｂに示すように、ソースプログラム上において、メインＣＰＵ１０１専用命令コードである「ＣＡＬＬＦ」命令により実行される。そして、Ｓ４６の「ＣＡＬＬＦ」命令で指定するジャンプ先のアドレスは、Ｓ５７の「ＣＡＬＬＦ」命令で指定するジャンプ先のアドレスと同じである。すなわち、本実施形態では、設定変更時（遊技機起動時）、設定確認開始時（通常動作中）及び設定確認終了時に副制御回路２００に送信する設定変更コマンド（初期化コマンド）の生成格納処理を実行するためのソースプログラムが、互いに同じであり、Ｓ４６及びＳ５７の両処理において、そのソースプログラムが共有化（モジュール化）されている。 Furthermore, the process of generating and storing a setting change command (initialization command) performed at the start of setting change/setting confirmation in S46 and at the end of setting change/setting confirmation in S57 during the setting change confirmation process is executed in the source program by the "CALLF" instruction, which is an instruction code exclusive to the main CPU 101, as shown in Figures 69A and 69B. The jump destination address specified by the "CALLF" instruction in S46 is the same as the jump destination address specified by the "CALLF" instruction in S57. In other words, in this embodiment, the source program for executing the process of generating and storing a setting change command (initialization command) sent to the sub-control circuit 200 at the time of setting change (when the gaming machine is started), at the start of setting confirmation (during normal operation), and at the end of setting confirmation is the same, and the source program is shared (modularized) in both S46 and S57.
この場合、Ｓ４６及びＳ５７の両処理において、それぞれ別個に設定変更コマンドの生成格納処理のソースプログラムを設ける必要が無くなるので、その分、ソースプログラムの容量（メインＲＯＭ１０２の使用容量）を低減することができる。この結果、本実施形態では、メインＲＯＭ１０２において、空き容量を確保する（増大させる）ことができ、増えた空き容量を活用して、遊技性を高めることができる。 In this case, there is no need to provide separate source programs for generating and storing setting change commands for both S46 and S57, and the size of the source programs (used capacity of main ROM 102) can be reduced accordingly. As a result, in this embodiment, free space can be secured (increased) in main ROM 102, and the increased free space can be used to improve gameplay.
［設定変更コマンド生成格納処理で得られる効果］
本実施形態のパチスロ１の設定変更コマンド生成格納処理では、図７０に示すように、設定値が通信パラメータ３としてＥレジスタに格納され、ＲＴ情報が通信パラメータ５としてＣレジスタに格納される。すなわち、設定変更コマンド（初期化コマンド）を構成する通信パラメータ１～５のうち、通信パラメータ３及び５は副制御回路２００側で使用（解析）される通信パラメータ（使用パラメータ）であり、これらの通信パラメータには新たな情報がセットされる。一方、設定変更コマンド（初期化コマンド）を構成するその他の通信パラメータ１，２及び４は、副制御回路２００側で使用（解析）されない通信パラメータ（未使用パラメータ）であり、通信パラメータ１，２及び４に対しては、現時点でＬレジスタ、Ｈレジスタ及びＤレジスタにそれぞれ格納されている値がセットされる。それゆえ、設定変更コマンド（初期化コマンド）送信時における通信パラメータ１，２及び４の値は不定値となる。この場合、設定変更コマンドのサム値（ＢＣＣ）を送信毎に不定値にすることができ、ゴト等の不正行為を抑制することができる。
[Effects obtained by generating and storing setting change commands]
In the setting change command generation and storage process of the slot machine 1 of this embodiment, as shown in FIG. 70, the setting value is stored in the E register as communication parameter 3, and the RT information is stored in the C register as communication parameter 5. That is, of the communication parameters 1 to 5 constituting the setting change command (initialization command), communication parameters 3 and 5 are communication parameters (used parameters) used (analyzed) by the sub-control circuit 200, and new information is set to these communication parameters. On the other hand, the other communication parameters 1, 2, and 4 constituting the setting change command (initialization command) are communication parameters (unused parameters) not used (analyzed) by the sub-control circuit 200, and the values currently stored in the L register, H register, and D register, respectively, are set to communication parameters 1, 2, and 4. Therefore, the values of communication parameters 1, 2, and 4 become indefinite when the setting change command (initialization command) is transmitted. In this case, the sum value (BCC) of the setting change command can be set to an indefinite value each time it is transmitted, thereby preventing fraudulent activities such as cheating.
［通信データ格納処理で得られる効果］
本実施形態のパチスロ１の通信データ格納処理では、図７２に示すように、Ａレジスタに格納されたデータが通信コマンドの種別データとしてセットされ、Ｌレジスタ、Ｈレジスタ、Ｅレジスタ、Ｄレジスタ及びＣレジスタに格納されたデータがそれぞれ通信コマンドの通信パラメータ１～５としてセットされ、Ｂレジスタに格納されたデータが通信コマンドの遊技状態フラグデータとしてセットされる。すなわち、本実施形態では、１パケット（８バイト）の通信データ（コマンドデータ）を作成する際に、各種パラメータをレジスタから転送して通信データ一時格納領域（通信バッファ）に格納する。
[Effects obtained from communication data storage processing]
In the communication data storage process of the slot machine 1 of this embodiment, as shown in Figure 72, the data stored in the A register is set as the type data of the communication command, the data stored in the L register, H register, E register, D register, and C register are set as communication parameters 1 to 5 of the communication command, respectively, and the data stored in the B register is set as the game status flag data of the communication command. That is, in this embodiment, when one packet (8 bytes) of communication data (command data) is created, various parameters are transferred from the registers and stored in the communication data temporary storage area (communication buffer).
この場合、未使用パラメータを含むコマンドデータを作成した時には、作成時毎に、未使用パラメータの値が不定値となる。すなわち、未使用パラメータを含むコマンドデータでは、同じ種別のコマンドデータあり、かつ、使用パラメータの値が同一であっても、コマンド作成毎に、コマンドデータのサム値（ＢＣＣデータ）が可変可能となる。それゆえ、本実施形態では、未使用パラメータを不定値とすることにより、通信データの解析を困難にしてゴト等の不正行為を抑止することができるとともに、不必要なゴト対策処理を加える必要がないため、ゴト対策処理の追加による、主制御回路９０のプログラム容量の圧迫を抑制することができる。 In this case, when command data containing unused parameters is created, the values of the unused parameters become indefinite each time the data is created. That is, when command data containing unused parameters exists and the values of the parameters used are the same, the sum value (BCC data) of the command data becomes variable each time the command is created. Therefore, in this embodiment, by making unused parameters indefinite, analysis of communication data becomes more difficult, preventing fraudulent activities such as cheating. Furthermore, since there is no need to add unnecessary cheating prevention processing, the burden on the program capacity of the main control circuit 90 due to the addition of cheating prevention processing can be reduced.
［通信データポインタ更新処理で得られる効果］
本実施形態のパチスロ１の通信データポインタ更新処理では、図７５Ａに示すように、ソースプログラム上において、メインＣＰＵ１０１専用命令コードである、「ＩＣＰＬＤ」命令が用いられる。
[Effects obtained by communication data pointer update processing]
In the communication data pointer update process of the pachislot 1 of this embodiment, as shown in Figure 75A, the "ICPLD" instruction, which is an instruction code exclusive to the main CPU 101, is used in the source program.
通信データポインタ更新処理において、「ＩＣＰＬＤ」命令は、送信バッファの上限判定命令と、判断分岐命令とが一体になっている命令コードであるので、各命令処理を別個に実行するための命令コードを設ける必要がなくなる。それゆえ、「ＩＣＰＬＤ」命令を用いることにより、通信データポインタ更新処理のソースプログラムの容量（メインＲＯＭ１０２の使用容量）を低減することができる。この結果、本実施形態では、メインＲＯＭ１０２において、空き容量を確保する（増大させる）ことができ、増えた空き容量を活用して、遊技性を高めることができる。 In the communication data pointer update process, the "ICPLD" instruction is an instruction code that combines a transmission buffer upper limit determination instruction and a decision branch instruction, eliminating the need to provide instruction codes for executing each instruction process separately. Therefore, by using the "ICPLD" instruction, the size of the source program for the communication data pointer update process (the amount of space used in main ROM 102) can be reduced. As a result, in this embodiment, free space can be secured (increased) in main ROM 102, and the increased free space can be used to improve gameplay.
［チェックサム生成処理及びサムチェック処理で得られる効果］
本実施形態のパチスロ１において、電断時に行われるチェックサム生成処理（規定外）では、図７７に示すように、メインＲＡＭ１０３のデータを順次加算することにより、チェックサムが算出される。一方、電源投入時（電源復帰時）に行われるサムチェック処理（規定外）では、図７９に示すように、電断発生時に生成されたチェックサムの値を、電源復帰時のメインＲＡＭ１０３に格納されたデータで順次減算し、最終的な減算結果が「０」であるか否かに基づいて、異常の発生の有無を判定する。すなわち、本実施形態では、電断発生時のチェックサムの生成処理は加算方式で行われ、電源復帰時のチェックサムの判定処理は減算方式で行われる。
[Effects obtained by checksum generation processing and sum check processing]
In the pachislot 1 of this embodiment, in the checksum generation process (non-standard) performed when power is interrupted, the checksum is calculated by sequentially adding data from the main RAM 103, as shown in Figure 77. On the other hand, in the checksum process (non-standard) performed when power is turned on (when power is restored), as shown in Figure 79, the checksum value generated when power is interrupted is sequentially subtracted from the data stored in the main RAM 103 when power is restored, and the presence or absence of an abnormality is determined based on whether the final subtraction result is "0". That is, in this embodiment, the checksum generation process when power is interrupted is performed using an addition method, and the checksum determination process when power is restored is performed using a subtraction method.
このようなチェックサムの生成処理及び判定処理を採用した場合、電源復帰時に再度チェックサムを生成して、該チェックサムを電断発生時のチェックサムと照合する処理が不要となる。この場合、ソースプログラム上において、照合命令コードを省略することができ、ソースプログラムの容量を低減することができる。この結果、本実施形態では、メインＲＯＭ１０２において、照合命令コードの省略分に対応する空き容量を確保する（増やす）ことができ、増えた空き容量を活用して、遊技性を高めることが可能になる。 When this type of checksum generation and determination process is adopted, there is no need to generate a checksum again when power is restored and compare that checksum with the checksum at the time of the power outage. In this case, the verification instruction code can be omitted from the source program, reducing the size of the source program. As a result, in this embodiment, free space can be secured (increased) in the main ROM 102 to correspond to the omitted verification instruction code, and the increased free space can be used to improve gameplay.
［メダル受付・スタートチェック処理で得られる効果］
本実施形態のパチスロ１のメダル受付・スタートチェック処理では、図８３に示すように、設定変更確認処理（Ｓ２３３の処理）が行われるが、この処理は、遊技状態に関係なく実行される。それゆえ、本実施形態では、遊技状態がボーナス状態（特賞作動状態）であっても、設定値及びホールメニュー（各種履歴データ（エラー、電断履歴等））を確認することができ、ゴト等の不正行為を抑制することができる。
[Benefits of medal reception and start check processing]
In the medal acceptance and start check process of the pachislot 1 of this embodiment, as shown in Fig. 83, a setting change confirmation process (processing of S233) is performed, but this process is executed regardless of the gaming state. Therefore, in this embodiment, even if the gaming state is in the bonus state (special prize activation state), the setting values and hall menu (various history data (errors, power outage history, etc.)) can be confirmed, and fraudulent acts such as cheating can be suppressed.
［メダル投入処理で得られる効果］
本実施形態のパチスロ１のメダル投入処理では、図８５に示すように、Ｓ２４４の処理において、メダル投入枚数表示用のＬＥＤ点灯データが、テーブルを参照したループ処理でなく、演算処理により生成される。具体的には、図８６に示すソースプログラム中の一連のソースコード「ＬＤ Ａ，Ｌ」～「ＯＲ Ｌ」が順次実行されるにより、メダル投入枚数表示用のＬＥＤ点灯データが生成される。
[Effects obtained by medal insertion processing]
In the medal insertion process of the pachislot 1 of this embodiment, as shown in Fig. 85, in the process of S244, the LED lighting data for displaying the number of inserted medals is generated by calculation processing rather than by loop processing that references a table. Specifically, the series of source codes "LD A, L" to "OR L" in the source program shown in Fig. 86 are executed sequentially to generate the LED lighting data for displaying the number of inserted medals.
メダル投入枚数表示用のＬＥＤ点灯データを演算処理により生成した場合、メインＲＯＭ１０２のテーブル領域の空き容量を増やすことができるとともに、プログラムの容量増を最小限に抑えることができる。すなわち、本実施形態のメダル投入処理では、メダル投入ＬＥＤ表示の処理を効率化することができるとともに、メインＲＯＭ１０２の空き容量を確保し（増やし）、増えた空き領域を活用して、遊技性を高めることができる。 When LED lighting data for displaying the number of inserted medals is generated through calculation processing, it is possible to increase the free space in the table area of the main ROM 102 and minimize the increase in program size. In other words, the medal insertion processing of this embodiment not only makes it possible to efficiently process the medal insertion LED display, but also secures (increases) free space in the main ROM 102, and by utilizing the increased free space, improves gameplay.
［メダル投入チェック処理で得られる効果］
本実施形態のパチスロ１のメダル投入チェック処理（図８７参照）において、Ｓ２５７のメダルセンサ入力状態の正常変化値の生成処理は、テーブルを参照して取得する処理ではなく、演算処理により行われる。具体的には、図８８に示すソースプログラム中のソースコード「ＲＬＡ」及び「ＡＮＤ ｃＢＸ＿ＭＤＩＮＳＷ」が順次実行されることにより、メダルセンサ入力状態正常変化値が算出される。
[Effects of medal insertion check processing]
In the medal insertion check process of the slot machine 1 of this embodiment (see FIG. 87), the process of generating the normal change value of the medal sensor input state in S257 is not a process of obtaining the value by referring to a table, but is performed by calculation. Specifically, the source code "RLA" and "AND cBX_MDINSW" in the source program shown in FIG. 88 are executed sequentially to calculate the normal change value of the medal sensor input state.
メダルセンサ入力状態の変化態様の検知処理をテーブル参照処理から演算処理に変更することにより、メインＲＯＭ１０２のテーブル格納領域の空き容量を増やすことができるとともに、プログラムの容量増を最小限に抑えることができる。それゆえ、上述した処理手法を採用することにより、メダル投入センサ状態の変化態様の検知処理を効率化することができるとともに、メインＲＯＭ１０２において増えた空き容量を活用して、遊技性を高めることができる。 By changing the process for detecting changes in the medal sensor input state from table reference processing to calculation processing, it is possible to increase the free space in the table storage area of the main ROM 102 and minimize increases in program size. Therefore, by adopting the processing method described above, it is possible to improve the efficiency of the process for detecting changes in the medal insertion sensor state, and to utilize the increased free space in the main ROM 102 to enhance gameplay.
［内部抽籤処理で得られる効果］
本実施形態のパチスロ１の内部抽籤処理（図９２参照）において、Ｓ３０５の判定データの取得処理は、図９３Ａ中のソースコード「ＬＤＩＮ ＡＣ，（ＨＬ）」により実行される。この「ＬＤＩＮ」命令の実行により、Ｓ３０５の処理では、Ａレジスタに、判定データ（「抽籤値選択テーブルｏｒ抽籤計数テーブル」の値）が格納され、Ｃレジスタに当り要求フラグステータス（「特賞当籤番号＋小役当籤番号」の値）が格納される。また、「ＬＤＩＮ」命令の実行により、ＨＬレジスタにセットされているアドレスが＋２更新（２加算）される。
[Effects obtained by internal lottery processing]
In the internal lottery processing of the slot machine 1 of this embodiment (see FIG. 92), the process of acquiring the judgment data in S305 is executed by the source code "LDIN AC, (HL)" in FIG. 93A. By executing this "LDIN" command, in the process of S305, the judgment data (the value of the "lottery value selection table or lottery counting table") is stored in the A register, and the winning request flag status (the value of the "special prize winning number + small prize winning number") is stored in the C register. In addition, by executing the "LDIN" command, the address set in the HL register is updated by +2 (added by 2).
すなわち、内部抽籤処理中のＳ３０５の判定データの取得処理では、一つの命令コード（「ＬＤＩＮ」命令）により、データのロード処理及びアドレスの更新処理の両方を行うことができる。この場合、ソースプログラム上において、アドレス設定に係る命令コードを省略することができ、その分、ソースプログラムの容量（メインＲＯＭ１０２の使用容量）を低減することができる。この結果、本実施形態では、メインＲＯＭ１０２において、空き容量を確保する（増大させる）ことができ、増えた空き容量を活用して、遊技性を高めることができる。 In other words, in the determination data acquisition process of S305 during the internal lottery process, both the data loading process and the address update process can be performed with a single instruction code (the "LDIN" instruction). In this case, the instruction code related to address setting can be omitted from the source program, and the source program capacity (used capacity of the main ROM 102) can be reduced accordingly. As a result, in this embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be used to improve gameplay.
また、内部抽籤処理のＳ３０９の設定値データ（０～５のいずれか）の加算処理は、メインＣＰＵ１０１が図９３Ｂ中のソースコード「ＭＵＬ Ａ，６」及びを「ＡＤＤＱ Ａ，（．ＬＯＷ．ｗＷＡＶＥＮＵＭ）」をこの順で実行することにより行われる。 In addition, the addition process of the set value data (any of 0 to 5) in S309 of the internal lottery process is performed by the main CPU 101 executing the source code "MUL A, 6" and "ADDQ A, (.LOW.wWAVENUM)" in Figure 93B in that order.
「ＭＵＬ」命令は、メインＣＰＵ１０１専用の乗算処理の命令コードであり、この命令の実行は、マイクロプロセッサ９１に含まれる演算回路１０７（図９参照）により実行される。すなわち、本実施形態のパチスロ１では、ソースプログラム上における乗算処理及び除算処理を実行するための演算専用回路（演算回路１０７）が設けられているので、乗算処理及び除算処理の効率化を図ることができる。 The "MUL" instruction is a multiplication instruction code exclusive to the main CPU 101, and this instruction is executed by the arithmetic circuit 107 (see Figure 9) included in the microprocessor 91. In other words, the pachislot 1 of this embodiment is provided with a dedicated arithmetic circuit (arithmetic circuit 107) for executing multiplication and division operations in the source program, thereby improving the efficiency of multiplication and division operations.
また、「ＡＤＤＱ」命令（所定の加算命令）は、メインＣＰＵ１０１専用命令コードであり、Ｑレジスタ（拡張レジスタ）を用いてアドレス指定を行う命令コードである。そして、この「ＡＤＤＱ」命令を用いれば、直値により、メインＲＯＭ１０２、メインＲＡＭ１０３やメモリマップＩ／Ｏにアクセスすることができる。それゆえ、「ＡＤＤＱ」命令の使用により、内部抽籤処理のソースプログラム上において、アドレス設定に係る命令を省略することができ、その分、ソースプログラムの容量（メインＲＯＭ１０２の使用容量）を低減することができる。この結果、本実施形態では、メインＲＯＭ１０２において、空き容量を確保する（増大させる）ことができ、増えた空き容量を活用して、遊技性を高めることができる。 The "ADDQ" instruction (predetermined addition instruction) is an instruction code exclusive to the main CPU 101, and is an instruction code that specifies an address using the Q register (extension register). This "ADDQ" instruction allows direct access to the main ROM 102, main RAM 103, and memory-mapped I/O. Therefore, by using the "ADDQ" instruction, instructions related to address setting can be omitted from the source program for the internal lottery process, thereby reducing the source program capacity (usage capacity of the main ROM 102). As a result, in this embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be utilized to enhance gameplay.
［図柄設定処理で得られる効果］
本実施形態のパチスロ１の図柄設定処理（図９７参照）において、Ｓ３３０の圧縮データ格納処理は、メインＣＰＵ１０１が図９９中のソースコード「ＣＡＬＬＦ ＳＢ＿ＢＴＥＰ＿００」を実行することにより行われる。「ＣＡＬＬＦ」命令は、上述のようにメインＣＰＵ１０１専用の２バイト命令コードであり、図９９中のソースコード「ＣＡＬＬＦ ＳＢ＿ＢＴＥＰ＿００」が実行されると、「ＳＢ＿ＢＴＥＰ＿００」で指定されているアドレスに、処理をジャンプさせ、圧縮データ格納処理が開始される。
[Effects obtained by design setting process]
In the symbol setting process (see Fig. 97) of the pachislot 1 of this embodiment, the compressed data storage process of S330 is performed by the main CPU 101 executing the source code "CALLF SB_BTEP_00" in Fig. 99. The "CALLF" command is a 2-byte command code dedicated to the main CPU 101 as described above, and when the source code "CALLF SB_BTEP_00" in Fig. 99 is executed, the process jumps to the address specified by "SB_BTEP_00", and the compressed data storage process begins.
また、図柄設定処理中のＳ３２９の当り要求フラグ格納領域のアドレスのセット処理は、メインＣＰＵ１０１が図９９中のソースコード「ＬＤＱ ＤＥ，．ＬＯＷ．ｗＷＡＶＥＢＩＴ」を実行することにより行われる。すなわち、Ｓ３２９の処理は、Ｑレジスタ（拡張レジスタ）を用いたメインＣＰＵ１０１専用の「ＬＤＱ」命令により行われる。この場合、図柄設定処理のソースプログラム上において、アドレス設定に係る命令コードを省略することができ、その分、図柄設定処理のソースプログラムの容量（メインＲＯＭ１０２の使用容量）を低減することができる。この結果、本実施形態では、メインＲＯＭ１０２において、空き容量を確保する（増大させる）ことができ、増えた空き容量を活用して、遊技性を高めることができる。 Furthermore, the process of setting the address of the win request flag storage area in S329 during the symbol setting process is performed by the main CPU 101 executing the source code "LDQ DE,.LOW.wWAVEBIT" in FIG. 99. In other words, the process of S329 is performed by an "LDQ" instruction dedicated to the main CPU 101 using the Q register (extension register). In this case, the instruction code related to address setting can be omitted from the source program of the symbol setting process, thereby reducing the size of the source program of the symbol setting process (the amount of space used by the main ROM 102). As a result, in this embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be used to improve gameplay.
また、本実施形態では、上述した図柄設定処理中のＳ３２４～Ｓ３３０で説明した処理手順で入賞に係るデータの圧縮・展開処理を行い、かつ、その処理の中で上述したメインＣＰＵ１０１専用命令コードを用いることにより、入賞に係るデータの圧縮・展開処理の効率化を図ることができるとともに、限られたメインＲＡＭ１０３の容量を有効活用することができる。 In addition, in this embodiment, the data related to winning is compressed and expanded using the processing procedure described in S324 to S330 during the above-mentioned symbol setting process, and by using the above-mentioned main CPU 101-specific instruction code during this processing, it is possible to improve the efficiency of the data compression and expansion process related to winning, and to make effective use of the limited capacity of the main RAM 103.
［サブフラグ変換処理で得られる効果］
本実施形態のパチスロ１において、サブフラグ変換処理のソースプログラム上で実際に参照される、図１０７に示すサブフラグ変換テーブルでは、各サブフラグに対してサブフラグ変換制御データ（制御ステータス）が対応付けられている。この際、同種のサブフラグに対しては、同じサブフラグ変換制御データ（制御ステータス）が対応付けられている。
[Effects obtained by subflag conversion processing]
In the slot machine 1 of this embodiment, the subflag conversion table shown in Fig. 107, which is actually referenced in the source program of the subflag conversion process, associates subflag conversion control data (control status) with each subflag. In this case, the same subflag conversion control data (control status) is associated with the same type of subflag.
例えば、サブフラグ「３連チリリプＡ」及び「３連チリリプＢ」に対しては、サブフラグ変換制御データ（制御ステータス）「００００００１１Ｂ」が共通して割り付けられている。そして、内部当籤役（サブフラグ）をサブフラグＥＸに変換する際のフラグ変換抽籤処理では、サブフラグに対応付けられたサブフラグ変換制御データ（制御ステータス）に基づいて、抽籤が行われる。 For example, the sub-flags "3-in-a-row Chililip A" and "3-in-a-row Chililip B" are commonly assigned the sub-flag conversion control data (control status) "00000011B." In the flag conversion lottery process for converting an internal winning combination (sub-flag) to a sub-flag EX, a lottery is conducted based on the sub-flag conversion control data (control status) associated with the sub-flag.
このように、メイン側で管理するサブフラグ変換テーブルにおいて、同種の内部当籤役（サブフラグ）に対して共通のサブフラグ変換制御データを設けることにより、該変換テーブルの汎用性が高くなり、機種変更に伴う変換プログラムの変更も軽微な変更で対応可能となるので、開発コストの増大を抑制することができる。 In this way, by providing common sub-flag conversion control data for the same type of internal winning combination (sub-flag) in the sub-flag conversion table managed on the main side, the versatility of the conversion table is increased, and changes to the conversion program when changing models can be accommodated with only minor changes, thereby suppressing increases in development costs.
［ナビセット処理で得られる効果］
本実施形態のパチスロ１のナビセット処理では、図１０９に示すように、ソースプログラム上において、Ｑレジスタ（拡張レジスタ）を用いてアドレス指定を行う「ＬＤＱ」命令（メインＣＰＵ１０１専用命令コード）が用いられる。
[Effects obtained by NaviSet processing]
In the navigation set processing of the pachislot 1 of this embodiment, as shown in Figure 109, the "LDQ" instruction (an instruction code exclusive to the main CPU 101) is used in the source program to specify an address using the Q register (extension register).
それゆえ、本実施形態のナビセット処理では、ソースプログラム上において、アドレス設定に係る命令を省略することができ、その分、ソースプログラムの容量（メインＲＯＭ１０２の使用容量）を低減することができる。この結果、本実施形態では、メインＲＯＭ１０２において、空き容量を確保する（増大させる）ことができ、増えた空き容量を活用して、遊技性を高めることができる。 Therefore, in the NaviSet process of this embodiment, commands related to address setting can be omitted from the source program, thereby reducing the size of the source program (the amount of space used in the main ROM 102). As a result, in this embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be used to improve gameplay.
［テーブルデータ取得処理で得られる効果］
本実施形態のパチスロ１のテーブルデータ取得処理（図１２０参照）において、Ｓ５８１～Ｓ５８４の１段階目のテーブルデータ取得処理では、ＣＴ中ＣＴ抽籤テーブル（図１２２参照）中の当籤役別テーブル選択相対テーブルが参照される。そして、この１段階目のテーブルデータ取得処理で参照する当籤役別テーブル選択相対テーブルでは、内部当籤役（サブフラグＤ）の種別毎に設けられた選択値によりＣＴ抽籤の「ハズレ」が設定されているので、抽籤テーブルに「ハズレ」役の抽籤値を規定する必要がなくなる。それゆえ、本実施形態では、ＣＴ中ＣＴ抽籤テーブルにおいて、「ハズレ」役の抽籤値データを格納する必要が無くなり、メインＲＯＭ１０２のテーブル領域の容量を節約することができる。
[Effects obtained from table data retrieval processing]
In the table data acquisition process (see FIG. 120) of the pachislot 1 of this embodiment, in the first stage of the table data acquisition process of S581 to S584, the winning role-specific table selection relative table in the CT lottery table during CT (see FIG. 122) is referenced. In the winning role-specific table selection relative table referenced in this first stage of the table data acquisition process, the "loss" of the CT lottery is set by the selection value provided for each type of internal winning role (subflag D), so there is no need to specify the lottery value of the "loss" role in the lottery table. Therefore, in this embodiment, there is no need to store the lottery value data of the "loss" role in the CT lottery table during CT, which saves the capacity of the table area in the main ROM 102.
また、ＣＴ中ＣＴ抽籤テーブル内の２段階目（サブフラグＤ「リーチ目リプ」取得時）の抽籤テーブルでは、判定ビットを構成する各ビットの値により抽籤対象役又は抽籤対象外の役を判別することができ、抽籤対象外の役に対して抽籤値データ（ハズレデータ）をテーブルに格納する必要が無くなる。さらに、ＣＴ中ＣＴ抽籤テーブル内では、抽籤対象役の当籤確率が１００％である確定データとしては、抽籤値「０」を用いることができる。これらのことから、本実施形態では、ＣＴ中ＣＴ抽籤テーブル（ＣＴ中セット数上乗せ抽籤テーブル）の容量を圧縮することができ、メインＲＯＭ１０２において、空き容量を確保する（増大させる）ことができ、増えた空き容量を活用して、遊技性を高めることができる。 Furthermore, in the second-stage lottery table within the CT lottery table (when sub-flag D "Reach Eye Rep" is acquired), it is possible to distinguish between roles that are eligible for lottery and roles that are not eligible for lottery based on the values of each bit that makes up the judgment bits, eliminating the need to store lottery value data (loss data) for roles that are not eligible for lottery in the table. Furthermore, within the CT lottery table during CT, the lottery value "0" can be used as confirmed data indicating a 100% winning probability for roles that are eligible for lottery. For these reasons, in this embodiment, the capacity of the CT lottery table during CT (lottery table for adding the number of sets during CT) can be compressed, and free space can be secured (increased) in the main ROM 102, allowing the increased free space to be utilized to improve gameplay.
［図柄コード取得処理で得られる効果］
本実施形態のパチスロ１の図柄コード取得処理（図１２８参照）では、Ｓ６４７～Ｓ６４９で説明した処理手順で入賞に係るデータの圧縮・展開処理を行い、かつ、その処理の中のメインＣＰＵ１０１専用命令コード（「ＣＡＬＬＦ」命令等）を用いることにより、入賞に係るデータの圧縮・展開処理の効率化を図ることができるとともに、限られたメインＲＡＭ１０３の容量を有効活用することができる。
[Effects obtained by pattern code acquisition process]
In the pattern code acquisition process of the pachislot 1 of this embodiment (see Figure 128), the data relating to winning is compressed and expanded using the processing procedure described in S647 to S649, and by using instruction codes exclusive to the main CPU 101 (such as the "CALLF" instruction) in that process, the efficiency of the compression and expansion process of the data relating to winning can be improved and the limited capacity of the main RAM 103 can be effectively utilized.
また、本実施形態では、図柄コード取得処理中のＳ６４９の圧縮データ格納処理において、「ＣＡＬＬＦ」命令で指定するジャンプ先のアドレスは、図柄設定処理（図９７参照）中のＳ３３０の圧縮データ格納処理において、「ＣＡＬＬＦ」命令で指定するジャンプ先のアドレスと同じである。すなわち、本実施形態では、図柄コード取得処理及び図柄設定処理の両処理において、圧縮データ格納処理を実行するためのソースプログラムが共有化（モジュール化）されている。この場合、各処理において、それぞれ別個に圧縮データ格納処理のソースプログラムを設ける必要が無くなるので、その分、ソースプログラムの容量（メインＲＯＭ１０２の使用容量）を低減することができる。この結果、本実施形態では、メインＲＯＭ１０２において、空き容量を確保する（増大させる）ことができ、増えた空き容量を活用して、遊技性を高めることができる。 In addition, in this embodiment, the jump destination address specified by the "CALLF" command in the compressed data storage process of S649 during the symbol code acquisition process is the same as the jump destination address specified by the "CALLF" command in the compressed data storage process of S330 during the symbol setting process (see FIG. 97). In other words, in this embodiment, the source program for executing the compressed data storage process is shared (modularized) in both the symbol code acquisition process and the symbol setting process. In this case, there is no need to provide a separate source program for the compressed data storage process for each process, and the source program capacity (used capacity of the main ROM 102) can be reduced accordingly. As a result, in this embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be used to improve gameplay.
［引込優先順位取得処理で得られる効果］
本実施形態のパチスロ１の引込優先順位取得処理（図１３４及び図１３５参照）において、「ＡＮＹ役」の引込優先対応処理中のＳ６８３の判定処理は、ソースプログラム上において、メインＣＰＵ１０１専用命令コードである「ＪＣＰ」命令（比較命令）により実行される（図１３６Ａ参照）。
[Effects obtained by the lead-in priority acquisition process]
In the pull-in priority acquisition process of the pachislot 1 of this embodiment (see Figures 134 and 135), the judgment process of S683 during the pull-in priority response process for the "ANY role" is executed in the source program by the "JCP" instruction (comparison instruction), which is an instruction code exclusive to the main CPU 101 (see Figure 136A).
「ＡＮＹ役」の引込優先対応処理のソースプログラム上において、「ＪＣＰ」命令を用いた場合、上述のように、アドレス設定に係る命令を省略することができので、「ＡＮＹ役」の引込優先対応処理の処理効率を高めることができるとともに、ソースプログラムの容量（メインＲＯＭ１０２の使用容量）を低減することができる。 When the "JCP" command is used in the source program for the "ANY role" pull-in priority response processing, as described above, the command related to address setting can be omitted, thereby improving the processing efficiency of the "ANY role" pull-in priority response processing and reducing the size of the source program (usage capacity of main ROM 102).
また、引込優先順位取得処理中のＳ６８６の停止制御用引込要求フラグ設定処理では、ソースプログラム上において、図１３６Ｂに示すように、メインＣＰＵ１０１専用命令コードである、Ｑレジスタ（拡張レジスタ）を用いてアドレス指定を行う「ＬＤＱ」命令、及び、「ＣＡＬＬＦ」命令が利用される。 In addition, in the stop control retraction request flag setting process at S686 during the retraction priority acquisition process, the source program uses the "LDQ" instruction, which specifies an address using the Q register (extension register), and the "CALLF" instruction, which are instruction codes exclusive to the main CPU 101, as shown in Figure 136B.
それゆえ、Ｓ６８６の停止制御用引込要求フラグ設定処理では、「ＬＤＱ」命令を用いることにより、ソースプログラム上において、アドレス設定に係る命令を省略することができ、ソースプログラムの容量（メインＲＯＭ１０２の使用容量）を低減することができる。また、「ＣＡＬＬＦ」命令は、上述のように、２バイトの命令コードである。それゆえ、停止制御用引込要求フラグ設定処理において、これらのメインＣＰＵ１０１専用命令コードを使用することにより、処理の効率化を図ることができ、限られたメインＲＡＭ１０３の容量を有効活用することができる。 Therefore, in the stop control retraction request flag setting process of S686, by using the "LDQ" instruction, it is possible to omit instructions related to address setting in the source program, thereby reducing the source program size (usage of main ROM 102). Furthermore, as mentioned above, the "CALLF" instruction is a two-byte instruction code. Therefore, by using these instruction codes exclusive to the main CPU 101 in the stop control retraction request flag setting process, processing efficiency can be improved and the limited capacity of main RAM 103 can be effectively utilized.
さらに、本実施形態では、優先引込順位取得処理中のＳ６８６の停止制御用引込要求フラグ設定処理において、「ＣＡＬＬＦ」命令で指定するジャンプ先の論理積演算処理のアドレスは、引込優先順位格納処理（図１２６参照）中のＳ６２６の論理積演算処理において「ＣＡＬＬＦ」命令で指定するジャンプ先のアドレスと同じである（図１２７参照）。すなわち、本実施形態では、優先引込順位取得処理及び引込優先順位格納処理の両処理において、論理積演算処理を実行するためのソースプログラムが共有化（モジュール化）されている。 Furthermore, in this embodiment, the address of the logical product operation to be jumped to specified by the "CALLF" command in the stop control pull-in request flag setting process of S686 during the priority pull-in order acquisition process is the same as the address of the logical product operation to be jumped to specified by the "CALLF" command in the logical product operation of S626 during the pull-in priority store process (see FIG. 126) (see FIG. 127). In other words, in this embodiment, the source program for executing the logical product operation is shared (modularized) in both the priority pull-in order acquisition process and the pull-in priority store process.
この場合、優先引込順位取得処理及び引込優先順位格納処理の両処理において、それぞれ別個に論理積演算処理のソースプログラムを設ける必要が無くなるので、その分、ソースプログラムの容量（メインＲＯＭ１０２の使用容量）を低減することができる。この結果、本実施形態では、メインＲＯＭ１０２において、空き容量を確保する（増大させる）ことができ、増えた空き容量を活用して、遊技性を高めることができる。 In this case, there is no need to provide separate source programs for the logical product calculation process for both the priority pull-in ranking acquisition process and the pull-in priority order storage process, so the source program capacity (used capacity of main ROM 102) can be reduced accordingly. As a result, in this embodiment, free space can be secured (increased) in main ROM 102, and the increased free space can be used to improve gameplay.
また、引込優先順位取得処理中のＳ６８７の引込優先順位テーブル（図１３７参照）の取得処理では、図１３６Ｃに示すように、「ＬＤＱ」命令（メインＣＰＵ１０１専用命令コード）が利用される。それゆえ、Ｓ６８７の引込優先順位テーブルの取得処理においても、ソースプログラム上において、アドレス設定に係る命令を省略することができる。その結果、引込優先順位テーブルの取得処理の効率化を図ることができるとともに、ソースプログラムの容量（メインＲＯＭ１０２の使用容量）を低減することができる。 Furthermore, in the process of obtaining the pull-in priority table (see Figure 137) in S687 during the pull-in priority acquisition process, the "LDQ" instruction (an instruction code exclusive to the main CPU 101) is used, as shown in Figure 136C. Therefore, in the process of obtaining the pull-in priority table in S687, instructions related to address setting can be omitted from the source program. As a result, the process of obtaining the pull-in priority table can be made more efficient, and the size of the source program (the amount of space used in the main ROM 102) can be reduced.
［リール停止制御処理で得られる効果］
本実施形態のパチスロ１のリール停止制御処理（図１３８参照）において、Ｓ７１１～Ｓ７１５の処理では、図１３９に示すように、ソースプログラム上において、Ｑレジスタ（拡張レジスタ）を用いてアドレス指定を行う「ＬＤＱ」命令、及び、「ＣＡＬＬＦ」命令が利用される。
[Effects obtained by reel stop control processing]
In the reel stop control process of the pachislot 1 of this embodiment (see Figure 138), in the processes of S711 to S715, as shown in Figure 139, the "LDQ" instruction and the "CALLF" instruction, which specify addresses using the Q register (extension register), are used in the source program.
それゆえ、本実施形態では、これらのメインＣＰＵ１０１専用命令コードを用いることにより、リール制御処理のソースプログラムの容量を削減することができるともに、リール停止制御処理の処理効率を向上させることができる。すなわち、本実施形態では、主制御回路９０におけるプログラム処理速度の効率化と容量の削減を行うことが可能となり、削減した容量に応じて増加したメインＲＯＭ１０２の空き領域を活用して、遊技性を高めることができる。 Therefore, in this embodiment, by using these instruction codes dedicated to the main CPU 101, it is possible to reduce the size of the source program for the reel control processing and improve the processing efficiency of the reel stop control processing. In other words, in this embodiment, it is possible to improve the efficiency of the program processing speed and reduce the size in the main control circuit 90, and by utilizing the free space in the main ROM 102 that increases in accordance with the reduced size, it is possible to improve playability.
また、リール停止制御処理中のＳ７２６の判定処理（リール（回胴）の停止状態のチェック処理）では、図１４０に示すように、ソースプログラム上において、「ＬＤＱ」命令及び「ＯＲＱ」命令（Ｑレジスタ（拡張レジスタ）を用いてアドレス指定を行うメインＣＰＵ１０１専用命令コード）が用いられる。 In addition, in the determination process of S726 during the reel stop control process (processing to check the stopped state of the reels (spinning drums)), the "LDQ" instruction and "ORQ" instruction (main CPU 101 exclusive instruction code that specifies an address using the Q register (extension register)) are used in the source program, as shown in Figure 140.
それゆえ、本実施形態では、リール停止制御処理のソースプログラム上において、アドレス設定に係る命令を省略することができ、その分、ソースプログラムの容量（メインＲＯＭ１０２の使用容量）を低減することができる。この結果、本実施形態では、メインＲＯＭ１０２において、空き容量を確保する（増大させる）ことができ、増えた空き容量を活用して、遊技性を高めることができる。 Therefore, in this embodiment, it is possible to omit commands related to address setting in the source program for the reel stop control process, thereby reducing the size of the source program (the amount of space used in the main ROM 102). As a result, in this embodiment, it is possible to ensure (increase) free space in the main ROM 102, and by utilizing this increased free space, it is possible to improve playability.
［入賞検索処理で得られる効果］
本実施形態のパチスロ１の入賞検索処理（図１４５参照）において、Ｓ７６４の払出枚数及び判定対象データのセット処理では、図１４６に示すように、ソースプログラム上において、「ＬＤＩＮ」命令が用いられる。
[Effects obtained by prize search processing]
In the winning search process of the pachislot 1 of this embodiment (see Figure 145), in the process of setting the number of coins to be paid out and the data to be judged in S764, the "LDIN" command is used in the source program, as shown in Figure 146.
それゆえ、本実施形態の入賞検索処理では、一つの「ＬＤＩＮ」命令により、データのロード処理及びアドレスの更新処理の両方を行うことができる。この場合、入賞検索処理のソースプログラム上において、アドレス設定に係る命令を省略することができ、その分、ソースプログラムの容量（メインＲＯＭ１０２の使用容量）を低減することができる。この結果、本実施形態では、メインＲＯＭ１０２において、空き容量を確保する（増大させる）ことができ、増えた空き容量を活用して、遊技性を高めることができる。 Therefore, in the winning search process of this embodiment, both the data loading process and the address update process can be performed with a single "LDIN" command. In this case, the command related to address setting can be omitted from the source program of the winning search process, thereby reducing the source program size (usage capacity of main ROM 102) accordingly. As a result, in this embodiment, free space can be secured (increased) in main ROM 102, and the increased free space can be used to improve playability.
また、入賞検索処理中のＳ７７０の判定処理で参照するメダルカウンタの値の取得処理、Ｓ７７２の処理で参照する入賞枚数カウンタの値の取得処理、及び、Ｓ７７５の処理で行う入賞枚数カウンタの保存（更新）処理では、いずれも、図１４６に示すように、Ｑレジスタ（拡張レジスタ）を用いてアドレス指定を行う「ＬＤＱ」命令が用いられる。それゆえ、本実施形態の入賞検索処理では、ソースプログラム上において、アドレス設定に係る命令を省略することができ、その分、ソースプログラムの容量（メインＲＯＭ１０２の使用容量）を低減することができる。この結果、本実施形態では、メインＲＯＭ１０２において、空き容量を確保する（増大させる）ことができ、増えた空き容量を活用して、遊技性を高めることができる。 In addition, the process of obtaining the medal counter value referenced in the determination process of S770 during the winning search process, the process of obtaining the prize number counter value referenced in the process of S772, and the process of saving (updating) the prize number counter performed in the process of S775 all use the "LDQ" instruction, which specifies an address using the Q register (extension register), as shown in FIG. 146. Therefore, in the winning search process of this embodiment, instructions related to address setting can be omitted from the source program, thereby reducing the size of the source program (the amount of space used in the main ROM 102). As a result, in this embodiment, free space can be secured (increased) in the main ROM 102, and the increased free space can be used to improve gameplay.
さらに、入賞検索処理中のＳ７６９の判定処理では、図１４６に示すように、ソースプログラム上において、「ＪＳＬＡＡ」命令が用いられ、Ｓ７７０及びＳ７７３の判定処理では、「ＪＣＰ」命令が用いられる。入賞検索処理のソースプログラム上において、「ＪＳＬＡＡ」命令及び「ＪＣＰ」命令を用いた場合、上述のように、アドレス設定に係る命令を省略することができ、その分、ソースプログラムの容量（メインＲＯＭ１０２の使用容量）を低減することができる。この結果、本実施形態では、メインＲＯＭ１０２において、空き容量を確保する（増大させる）ことができ、増えた空き容量を活用して、遊技性を高めることができる。 Furthermore, as shown in FIG. 146, the determination process of S769 during the winning search process uses the "JSLAA" instruction in the source program, and the determination processes of S770 and S773 use the "JCP" instruction. When the "JSLAA" instruction and the "JCP" instruction are used in the source program for the winning search process, as described above, instructions related to address setting can be omitted, thereby reducing the source program capacity (usage capacity of main ROM 102). As a result, in this embodiment, free space can be secured (increased) in main ROM 102, and the increased free space can be utilized to improve gameplay.
［イリーガルヒットチェック処理で得られる効果］
本実施形態では、図２８～図３０に示すように、入賞作動フラグ格納領域（表示役格納領域）の構成が当り要求フラグ格納領域（内部当籤役格納領域）のそれと同じである。それゆえ、本実施形態のイリーガルヒットチェック処理におけるＳ７８４の演算処理では、ソースプログラム（図１４９参照）上において、入賞役のデータと内部当籤役のデータとを単純に論理積（「ＡＮＤ」命令で実行する）するだけで、入賞役のデータと内部当籤役のデータとの合成結果を得ることができる。
[Effects of illegal hit check processing]
In this embodiment, as shown in Figures 28 to 30, the configuration of the winning activation flag storage area (display combination storage area) is the same as that of the win request flag storage area (internal winning combination storage area). Therefore, in the calculation process of S784 in the illegal hit check process of this embodiment, the winning combination data and the internal winning combination data can be simply ANDed (executed with an "AND" command) in the source program (see Figure 149) to obtain the combined result of the winning combination data and the internal winning combination data.
それゆえ、本実施形態では、イリーガルヒットチェック処理を効率化及び簡略化することができ、その結果、主制御プログラムの空き容量を確保することができ、該空き容量を使用して遊技性を高めることができる。 Therefore, in this embodiment, the illegal hit check process can be made more efficient and simplified, resulting in free space in the main control program, which can then be used to enhance gameplay.
［入賞チェック・メダル払出処理で得られる効果］
本実施形態のパチスロ１の入賞チェック・メダル払出処理（図１５０参照）では、クレジットカウンタの更新（＋１）後、払出動作を継続する場合、Ｓ８０８の処理において、６０．３３ｍｓ間のウェイト（払出間隔待ち）処理が行われる。この場合、無駄な待ち時間を減らすことができ、遊技者の精神的負担を軽減することができる。
[Effects of winning check and medal payout processing]
In the winning check and medal payout process (see FIG. 150) of the Pachislot 1 of this embodiment, if the payout operation continues after updating the credit counter (+1), a wait process (waiting for a payout interval) of 60.33 ms is performed in the process of S808. In this case, unnecessary waiting time can be reduced, and the mental burden on the player can be alleviated.
［メダル払出枚数チェック処理で得られる効果］
本実施形態のパチスロ１のメダル払出枚数チェック処理（図１５２参照）中のＳ８１４の役連終了枚数カウンタの更新処理では、図１５３Ａに示すように、ソースプログラム上において、メインＣＰＵ１０１専用命令コードである「ＤＣＰＬＤ」命令が用いられる。
[Effects of checking the number of medals paid out]
In the update process of the number of medals paid out counter at S814 during the medal payout number check process (see Figure 152) of the pachislot 1 of this embodiment, as shown in Figure 153A, the ``DCPLD'' command, which is an instruction code exclusive to the main CPU 101, is used in the source program.
Ｓ８１４の処理において、「ＤＣＰＬＤ」命令は、枚数管理カウンタの下限判定命令と、判断分岐命令とが一体になった命令コードでなるので、役連終了枚数カウンタの更新（減算）処理及び連終了枚数カウンタの値を「０」に保持する処理の両方を実行することができる。この場合、両処理を別個に実行するための命令コードを設ける必要がなくなる。それゆえ、本実施形態のメダル払出枚数チェック処理では、ソースプログラムの容量（メインＲＯＭ１０２の使用容量）を低減することができ、メインＲＯＭ１０２において、空き容量を確保する（増大させる）ことができ、増えた空き容量を活用して、遊技性を高めることができる。 In the processing of S814, the "DCPLD" command is an instruction code that combines an instruction to determine the lower limit of the number management counter and a judgment branch instruction, so it can execute both the process of updating (subtracting) the number of medals in a winning combination counter and the process of keeping the value of the number of medals in a winning combination counter at "0". In this case, there is no need to provide instruction codes for executing both processes separately. Therefore, in the medal payout number check process of this embodiment, the source program size (used capacity of main ROM 102) can be reduced, and free space can be secured (increased) in main ROM 102, allowing the increased free space to be utilized to improve gameplay.
また、メダル払出枚数チェック処理中のＳ８１６の処理では、図１５３Ｂに示すように、クレジット情報コマンドの通信パラメータ１には払出枚数カウンタの値がセットされ、通信パラメータ５にはクレジットカウンタの値がセットされる。しかしながら、クレジット情報コマンドを構成するその他の通信パラメータ２～４（未使用パラメータ）には、現時点においてＨレジスタ、Ｅレジスタ及びＤレジスタにそれぞれ格納されている値がセットされる。それゆえ、クレジット情報コマンド送信時における通信パラメータ２～４の値は不定値となる。その結果、本実施形態では、クレジット情報コマンドのサム値（ＢＣＣ）を送信毎に不定値にすることができ、ゴト等の不正行為を抑制することができる。 Furthermore, in the processing of S816 during the medal payout count check process, as shown in FIG. 153B, communication parameter 1 of the credit information command is set to the value of the payout count counter, and communication parameter 5 is set to the value of the credit counter. However, the other communication parameters 2 to 4 (unused parameters) that make up the credit information command are set to the values currently stored in the H register, E register, and D register, respectively. Therefore, the values of communication parameters 2 to 4 are indefinite when the credit information command is sent. As a result, in this embodiment, the sum value (BCC) of the credit information command can be set to an indefinite value each time it is sent, which can prevent fraudulent activities such as cheating.
［７セグＬＥＤ駆動処理で得られる効果］
本実施形態のパチスロ１の７セグＬＥＤ駆動処理（図１５９参照）中のＳ９３６で行われる７セグコモン出力（選択）データ及び７セグカソード出力データの出力処理は、図１６０Ｂに示すように、一つのソースコード「ＬＤ （ｃＰＡ＿ＳＥＧＣＯＭ），ＢＣ」により実行される。すなわち、本実施形態では、７セグＬＥＤ駆動処理において、２桁の７セグＬＥＤをダイナミック点灯制御する際に、７セグコモン出力データと、７セグカソード出力データとが同時に出力される。この出力制御は、情報表示器６内の指示モニタに押し順表示データを表示する際にも行われる。
[Effects obtained by 7-segment LED drive processing]
In this embodiment, the output process of the 7-segment common output (selection) data and 7-segment cathode output data performed at S936 in the 7-segment LED drive process (see FIG. 159) of the pachislot 1 is executed by a single source code "LD (cPA_SEGCOM), BC" as shown in FIG. 160B. That is, in this embodiment, when the 2-digit 7-segment LED is dynamically controlled for lighting in the 7-segment LED drive process, the 7-segment common output data and the 7-segment cathode output data are output simultaneously. This output control is also performed when displaying the push order display data on the instruction monitor in the information display 6.
この場合、７セグＬＥＤ駆動処理のソースプログラム上において、７セグＬＥＤのダイナミック点灯制御に必要な命令コード数を減らすことができる。それゆえ、本実施形態では、ソースプログラムの容量（メインＲＯＭ１０２の使用容量）を低減することができ、メインＲＯＭ１０２において、空き容量を確保する（増大させる）ことができ、増えた空き容量を活用して、遊技性を高めることができる。 In this case, the number of instruction codes required for dynamic lighting control of the 7-segment LEDs can be reduced in the source program for the 7-segment LED drive process. Therefore, in this embodiment, the size of the source program (the amount of space used in main ROM 102) can be reduced, free space can be secured (increased) in main ROM 102, and the increased free space can be used to improve gameplay.
［タイマー更新処理で得られる効果］
本実施形態のパチスロ１のタイマー更新処理（図１６４参照）中のＳ９５２の処理（２バイトタイマーの更新処理）では、図１６５に示すように、ソースプログラム上において、メインＣＰＵ１０１専用命令コードである「ＤＣＰＷＬＤ」命令が用いられる。
[Effects obtained by timer update processing]
In the processing of S952 (update processing of the 2-byte timer) during the timer update processing of the pachislot 1 of this embodiment (see Figure 164), as shown in Figure 165, the "DCPWLD" instruction, which is an instruction code exclusive to the main CPU 101, is used in the source program.
タイマー更新処理において、「ＤＣＰＷＬＤ」命令を実行した場合、上述のように、タイマー数（２バイトタイマー数）の更新（減算）処理及びタイマー数を「０」に保持する処理の両方を実行することができる。この場合、両処理を別個に実行するための命令コードを設ける必要がなくなる。それゆえ、本実施形態では、ソースプログラムの容量（メインＲＯＭ１０２の使用容量）を低減することができ、メインＲＯＭ１０２において、空き容量を確保する（増大させる）ことができ、増えた空き容量を活用して、遊技性を高めることができる。 When the "DCPWLD" instruction is executed during the timer update process, as described above, it is possible to execute both the process of updating (subtracting) the timer count (2-byte timer count) and the process of keeping the timer count at "0." In this case, there is no need to provide instruction codes for executing these two processes separately. Therefore, in this embodiment, the source program size (used capacity of main ROM 102) can be reduced, free space can be secured (increased) in main ROM 102, and the increased free space can be utilized to improve gameplay.
＜第１実施形態における各種変形例＞
以上、本発明の第１実施形態に係る遊技機の構成及び動作について、その作用効果も含めて説明した。しかしながら、本発明は、上述した第１実施形態に限定されるものではなく、特許請求の範囲に記載した本発明の要旨を逸脱しない限り、その他の種々の実施形態及び変形例が含まれる。
<Various Modifications of the First Embodiment>
The configuration and operation of the gaming machine according to the first embodiment of the present invention have been described above, including their effects. However, the present invention is not limited to the first embodiment described above, and includes various other embodiments and modifications without departing from the gist of the present invention as set forth in the claims.
［変形例１：通常ＡＲＴ中のＣＴ前兆遊技と報知抽籤］
上記第１実施形態のパチスロ１では、理解を容易にするために、遊技者にとって有利な状態（例えば、ＣＴ）に当籤した場合に、遊技状態を次遊技（次ゲーム）から有利な状態に移行させる例を説明したが、本発明はこれに限定されない。例えば、遊技者に対して有利な状態の遊技制御を行う場合に、いわゆる「前兆遊技」などと呼ばれている、所定回数の遊技を行った後に当該有利な状態の遊技制御を行ってもよい。
[Variation 1: CT Premonition Game and Notification Lottery During Normal ART]
In the first embodiment of the pachislot 1, for ease of understanding, an example has been described in which when a player wins a state advantageous to the player (for example, CT), the game state is shifted to the advantageous state from the next game (next game), but the present invention is not limited to this. For example, when performing game control to put the player in an advantageous state, the game control to put the player in the advantageous state may be performed after a predetermined number of games, which is called a "premonition game."
ここでは、図１７４Ａ及び１７４Ｂを参照して、その一例として、遊技状態が、通常ＡＲＴから所定回数の前兆遊技を介してＣＴに移行する例を説明する。なお、図１７４Ａは、変形例１におけるＣＴ抽籤当籤時の遊技フローを示す図であり、図１７４Ｂは、前兆遊技中に行われるフラグ変換抽籤で用いられるフラグ変換抽籤テーブルの構成図である。 Here, referring to Figures 174A and 174B, we will explain an example in which the game state transitions from normal ART to CT via a predetermined number of premonition games. Note that Figure 174A is a diagram showing the game flow when the CT lottery is won in Variation 1, and Figure 174B is a diagram of the flag conversion lottery table used in the flag conversion lottery held during premonition games.
この例の通常ＡＲＴ中の遊技では、まず、図１７４Ａに示すように、上記第１実施形態と同様に、ＡＲＴ中ＣＴ抽籤テーブル（図５０参照）を用い、内部当籤役（サブフラグ）に基づいてＣＴ抽籤を行う。このＣＴ抽籤に当籤すると、遊技状態が、ＣＴ（上乗せチャンスゾーン）という遊技者にとって有利な状態に移行することが決定されるので、ＣＴに当籤するまでの期間において、ＣＴ抽籤のための各種抽籤は、メイン側（主制御基板７１）で行われる。例えば、主制御基板７１（メインＣＰＵ１０１）は、内部当籤役を決めるための内部抽籤を行うとともに、内部当籤役として内部当籤役「Ｆ＿確チリリプ」、「Ｆ＿１確チリリプ」及び「Ｆ＿リーチ目リプＡ」～「Ｆ＿リーチ目リプＤ」のいずれかが決定された場合には、ＡＲＴ中フラグ変換抽籤テーブル（図４７Ａ及び４７Ｂ参照）を用いてフラグ変換抽籤を行う。 In this example, during normal ART play, as shown in Figure 174A, as in the first embodiment above, a CT lottery is first conducted based on the internal winning combination (sub-flag) using the ART CT lottery table (see Figure 50). If this CT lottery is won, the game state is determined to transition to a state advantageous to the player called CT (add-on chance zone). Therefore, during the period leading up to the CT lottery being won, various lotteries for the CT lottery are conducted on the main side (main control board 71). For example, the main control board 71 (main CPU 101) conducts an internal lottery to determine the internal winning role, and if any of the internal winning roles "F_Sure Chili Lip", "F_1 Sure Chili Lip", or "F_Reach Eye Lip A" to "F_Reach Eye Lip D" is determined as the internal winning role, it conducts a flag conversion lottery using the ART flag conversion lottery table (see Figures 47A and 47B).
次いで、通常ＡＲＴ中の遊技においてＣＴ抽籤に当籤すると、この例では、ＣＴ移行前に所定期間の前兆遊技（ＣＴ前兆遊技）が行われる。なお、この例では、ＣＴ前兆遊技において、例えば、フラグ変換抽籤により決定されたサブフラグＥＸ（「３連チリリプ」、「リーチ目リプ」、「リプレイ」等）に基づくＣＴ抽籤などの遊技者にとって特典を付与するような抽籤を行わないこととする。しかしながら、この例では、ＣＴ前兆遊技において、例えば、図１７４Ｂに示すフラグ変換抽籤テーブルを用いたフラグ変換抽籤をサブ側（副制御基板７２側）で行い、このサブ側で行ったフラグ変換抽籤の結果に基づいて、サブ側で行う報知内容が制御（決定）される。例えば、サブ側で行ったフラグ変換抽籤に当籤した場合には、略称「リーチ目リプ」に係る図柄組合せを表示するための情報を表示装置１１（プロジェクタ機構２１１及び表示ユニット２１２）で報知し、フラグ変換抽籤に非当籤であった場合には、略称「リプレイ」に係る図柄組合せを表示するための情報を表示装置１１で報知する。 Next, if a CT lottery is won during normal ART play, in this example, a predetermined period of premonition play (CT premonition play) is played before the CT transition. Note that in this example, during the CT premonition play, no lottery is played that would confer a player a special benefit, such as a CT lottery based on a sub-flag EX (such as "triple chili-lip," "reach-eye-lip," or "replay") determined by the flag conversion lottery. However, in this example, during the CT premonition play, a flag conversion lottery is played on the sub-side (sub-control board 72 side) using, for example, the flag conversion lottery table shown in FIG. 174B, and the content of the notification played on the sub-side is controlled (determined) based on the results of the flag conversion lottery played on the sub-side. For example, if the flag conversion lottery performed on the sub-side is won, information for displaying a symbol combination referred to as "reach eye replay" is announced by the display device 11 (projector mechanism 211 and display unit 212), and if the flag conversion lottery is not won, information for displaying a symbol combination referred to as "replay" is announced by the display device 11.
上述のように近年のパチスロでは、遊技者の利益（出玉）に影響を与える抽籤をメイン側で行うことが求められているが、この例のパチスロ１では、フラグ変換抽籤の抽籤結果が遊技者の利益に何ら影響を与えない期間（ＣＴ前兆遊技の期間）を設け、この期間に限り、サブ側でフラグ変換抽籤を行う。それゆえ、この例では、例えば、ＣＴ前兆中という特典の付与が決まっている状況において、例えば、略称「リーチ目リプ」に係る図柄組合せ等の特別な図柄組合せを表示する機会を増やすことができるとともに、図柄組合せの見せ方のバリエーションも増加させることができる。その結果、この例の構成によれば、遊技性をより向上させることが可能になる。 As mentioned above, recent pachislot machines require lotteries that affect player profits (ball payouts) to be conducted on the main side, but the pachislot machine 1 in this example provides a period (the CT premonition game period) during which the results of the flag conversion lottery have no effect on player profits, and the flag conversion lottery is conducted on the sub side only during this period. Therefore, in this example, for example, in a situation where a bonus is awarded during a CT premonition, it is possible to increase the opportunities to display special pattern combinations such as those associated with the abbreviated "reach eye lip" and also increase the variety in how the pattern combinations are displayed. As a result, this example configuration makes it possible to further improve gameplay.
なお、図１７４Ｂに示す抽籤テーブルは、サブ側で行うフラグ変換抽籤に用いられるＣＴ前兆中のフラグ変換抽籤テーブルであり、ロムカートリッジ基板８６に記憶されている。ＣＴ前兆中のフラグ変換抽籤テーブルは、内部当籤役「Ｆ＿リーチ目リプＡ」～「Ｆ＿リーチ目リプＤ」と、サブ側で行うフラグ変換抽籤の抽籤結果（非当籤／当籤）と、各抽籤結果に対応付けられた抽籤値の情報との対応関係を規定する。 The lottery table shown in Figure 174B is a flag conversion lottery table during CT precursors used for the flag conversion lottery conducted on the sub-side, and is stored on the ROM cartridge board 86. The flag conversion lottery table during CT precursors specifies the correspondence between the internal winning roles "F_Reach Eye Lip A" to "F_Reach Eye Lip D", the lottery results (non-winning/winning) of the flag conversion lottery conducted on the sub-side, and the lottery value information associated with each lottery result.
図１７４Ｂに示すフラグ変換抽籤テーブルから明らかなように、この例では、ＣＴ前兆遊技において、内部当籤役「Ｆ＿リーチ目リプＡ」～「Ｆ＿リーチ目リプＤ」が非常に高い確率でサブフラグＥＸ「リーチ目リプ」に変換される（フラグ変換抽籤に当籤する）。すなわち、ＣＴ前兆遊技において、内部当籤役「Ｆ＿リーチ目リプＡ」～「Ｆ＿リーチ目リプＤ」のいずれかが決定されると、高い確率で略称「リーチ目リプ」の図柄組合せが停止表示されることになり、遊技者に対して、現在の遊技がＣＴ前兆遊技中であることを示唆することができる。この際、上述のように、ＣＴ前兆遊技においてサブ側で行うフラグ変換抽籤に当籤した場合、略称「リーチ目リプ」に係る図柄組合せを表示するための報知は行われるものの、特典を付与することはない。 As is clear from the flag conversion lottery table shown in Figure 174B, in this example, in CT premonition play, the internal winning roles "F_Reach Eye Lip A" to "F_Reach Eye Lip D" are converted to the sub-flag EX "Reach Eye Lip" with a very high probability (the flag conversion lottery is won). In other words, when any of the internal winning roles "F_Reach Eye Lip A" to "F_Reach Eye Lip D" is determined in CT premonition play, there is a high probability that the symbol combination abbreviated as "Reach Eye Lip" will be displayed statically, indicating to the player that the current game is a CT premonition game. In this case, as described above, if the flag conversion lottery performed on the sub side in CT premonition play is won, a notification will be made to display the symbol combination abbreviated as "Reach Eye Lip," but no bonus will be awarded.
なお、この例において、ＣＴ前兆遊技中のフラグ変換抽籤をメイン側で行ってもよい。しかしながら、図１７４Ａ及び１７４Ｂで説明した例のように、遊技者の利益に何ら影響を与えない期間における抽籤をサブ側で行うことにより、メイン側のデータ容量や処理負荷を軽減することができる。 In this example, the flag conversion lottery during CT premonition play may be conducted on the main side. However, as in the example described in Figures 174A and 174B, by conducting the lottery on the sub side during a period that does not affect the player's profits, the data volume and processing load on the main side can be reduced.
［変形例２：３連チリリプ表示用の押し順の別例］
上記第１実施形態のパチスロ１では、内部当籤役「Ｆ＿確チリリプ」又は「Ｆ＿１確チリリプ」が決定された場合、ストップボタンの押し順が正解であると、略称「３連チリリプ」に係る図柄組合せが表示され、押し順が不正解であると、略称「リプレイ」に係る図柄組合せが表示される例を説明した（図２４参照）。また、上記第１実施形態では、内部当籤役「Ｆ＿確チリリプ」及び「Ｆ＿１確チリリプ」に対応付けられた正解の押し順が「順押し」である例を説明した。しかしながら、本発明はこれに限定されない。
[Variation 2: Another example of the push order for triple Chililip display]
In the pachislot 1 of the first embodiment, when the internal winning combination "F_sure Chililip" or "F_1 sure Chililip" is determined, if the order of pressing the stop buttons is correct, a symbol combination corresponding to the abbreviation "3 consecutive Chililip" is displayed, and if the order of pressing is incorrect, a symbol combination corresponding to the abbreviation "replay" is displayed (see FIG. 24). Also, in the first embodiment, an example was described in which the correct pressing order associated with the internal winning combination "F_sure Chililip" and "F_1 sure Chililip" is "press in order." However, the present invention is not limited to this.
例えば、内部当籤役「Ｆ＿確チリリプ」又は「Ｆ＿１確チリリプ」が決定された場合における、押し順が不正解である場合に表示される図柄組合せの種類を増やすとともに、内部当籤役「Ｆ＿確チリリプ」が決定された際の正解の押し順を、内部当籤役「Ｆ＿１確チリリプ」が決定された場合のそれと異ならせてもよい。その一例（変形例２）を、図１７５Ａ及び１７５Ｂを参照して説明する。なお、図１７５Ａは、変形例２における、内部当籤役と停止表示される図柄組合せ（停止図柄（略称））との対応関係を示す図であり、図１７５Ｂは、変形例２における、通常ＡＲＴ中のフラグ変換抽籤の結果とサブ側で行われるナビ種別との対応関係を示す図である。 For example, when the internal winning combination "F_Sure Chililip" or "F_1 Sure Chililip" is determined, the number of symbol combinations displayed when the button press sequence is incorrect may be increased, and the correct button press sequence when the internal winning combination "F_Sure Chililip" is determined may be different from that when the internal winning combination "F_1 Sure Chililip" is determined. An example of this (Variant 2) will be explained with reference to Figures 175A and 175B. Note that Figure 175A is a diagram showing the correspondence between internal winning combinations and symbol combinations that are stopped and displayed (stop symbols (abbreviation)) in Variation 2, and Figure 175B is a diagram showing the correspondence between the results of the flag conversion lottery during normal ART and the navigation type performed on the sub-side in Variation 2.
この例では、図１７５Ａに示すように、内部当籤役「Ｆ＿確チリリプ」が決定された場合における、正解の押し順は「順押し（左リール３Ｌを第１停止）」とし、不正解の押し順は「中リール３Ｃを第１停止（以下「中押し」という）又は右リール３Ｒを第１停止（以下、「逆押し」という）」、すなわち、「変則押し」とする。そして、この例では、内部当籤役「Ｆ＿確チリリプ」が決定された場合に、順押しされると、略称「３連チリリプ」に係る図柄組合せが表示され、中押しされると、略称「リプレイ」に係る図柄組合せが表示され、逆押しされると、略称「２連チリリプ」に係る図柄組合せが表示される。 In this example, as shown in FIG. 175A, when the internal winning combination "F_Certain Chililip" is determined, the correct button press order is "forward press (left reel 3L stops first)," and the incorrect button press order is "middle reel 3C stops first (hereinafter referred to as "middle press") or right reel 3R stops first (hereinafter referred to as "reverse press")," i.e., "irregular button presses." In this example, when the internal winning combination "F_Certain Chililip" is determined, forward presses display a symbol combination associated with the abbreviation "triple chililip," middle presses display a symbol combination associated with the abbreviation "replay," and reverse presses display a symbol combination associated with the abbreviation "double chililip."
また、この例では、内部当籤役「Ｆ＿１確チリリプ」が決定された場合における、正解の押し順は逆押しとし、不正解の押し順は順押し及び中押しとする。そして、この例では、内部当籤役「Ｆ＿１確チリリプ」が決定された場合に、逆押しされると、略称「３連チリリプ」に係る図柄組合せが表示され、中押しされると、略称「リプレイ」に係る図柄組合せが表示され、順押しされると、略称「２連チリリプ」に係る図柄組合せが表示される。 Also, in this example, when the internal winning combination "F_1 Sure Chililip" is determined, the correct button press order is reverse, and the incorrect button press order is forward and center. In this example, when the internal winning combination "F_1 Sure Chililip" is determined, reverse pressing displays a symbol combination associated with the abbreviation "3-in-a-row Chililip," center pressing displays a symbol combination associated with the abbreviation "Replay," and forward pressing displays a symbol combination associated with the abbreviation "2-in-a-row Chililip."
この例のパチスロ１では、内部当籤役「Ｆ＿確チリリプ」及び「Ｆ＿１確チリリプ」のいずれかが決定された場合、順押しすると、内部当籤役の種類に応じて、略称「３連チリリプ」又は「２連チリリプ」に係る図柄組合せが表示される。また、内部当籤役「Ｆ＿確チリリプ」及び「Ｆ＿１確チリリプ」のいずれかが決定された場合に、逆押しすると、内部当籤役の種類に応じて、略称「３連チリリプ」又は「２連チリリプ」に係る図柄組合せが表示される。さらに、この例では、内部当籤役「Ｆ＿確チリリプ」及び「Ｆ＿１確チリリプ」のいずれかが決定された場合に、中押しすると、内部当籤役の種類に関係なく、略称「リプレイ」に係る図柄組合せが表示される。 In this example of pachislot 1, if either the internal winning combination "F_Sure Chililip" or "F_1 Sure Chililip" is determined, pressing forward will display a symbol combination associated with the abbreviation "3-line Chililip" or "2-line Chililip", depending on the type of internal winning combination. Also, if either the internal winning combination "F_Sure Chililip" or "F_1 Sure Chililip" is determined, pressing backward will display a symbol combination associated with the abbreviation "3-line Chililip" or "2-line Chililip", depending on the type of internal winning combination. Furthermore, in this example, if either the internal winning combination "F_Sure Chililip" or "F_1 Sure Chililip" is determined, pressing the middle button will display a symbol combination associated with the abbreviation "Replay", regardless of the type of internal winning combination.
内部当籤役と停止表示される図柄組合せ（停止図柄（略称））との対応関係を図１７５Ａに示す関係に設定すると、例えば、内部当籤役「Ｆ＿確チリリプ」又は「Ｆ＿１確チリリプ」が決定された場合に、遊技者にチリ図柄を狙わせるための様々なナビ（報知）を実施することが可能になる。 If the correspondence between the internal winning combination and the symbol combination that stops and is displayed (stopping symbol (abbreviation)) is set to the relationship shown in Figure 175A, for example, when the internal winning combination "F_sure chili lip" or "F_1 sure chili lip" is determined, it becomes possible to implement various navigation (notification) to encourage the player to aim for the chili symbol.
例えば、「順押しでチリ図柄を狙わせるナビ」と「逆押しでチリ図柄を狙わせるナビ」との双方を行うことができる。なお、内部当籤役「Ｆ＿確チリリプ」が決定されている場合には、「順押しでチリ図柄を狙わせるナビ」は略称「３連チリリプ」に係る図柄組合せを表示させるためのナビとなり、「逆押しでチリ図柄を狙わせるナビ」は略称「３連チリリプ」に係る図柄組合せを表示させないためのナビ（略称「２連チリリプ」に係る図柄組合せが表示されるナビ）となる。一方、内部当籤役「Ｆ＿１確チリリプ」が決定されている場合には、「順押しでチリ図柄を狙わせるナビ」は略称「３連チリリプ」に係る図柄組合せを表示させないためのナビ（略称「２連チリリプ」に係る図柄組合せが表示されるナビ）となり、「逆押しでチリ図柄を狙わせるナビ」は略称「３連チリリプ」に係る図柄組合せを表示させるためのナビとなる。 For example, it is possible to perform both "navigation to aim for the Chili symbol by pressing forward" and "navigation to aim for the Chili symbol by pressing backward." Note that if the internal winning role "F_Sure Chili Lip" has been determined, "navigation to aim for the Chili symbol by pressing forward" will be a navigation to display the symbol combination associated with the abbreviation "3-in-a-row Chili Lip," and "navigation to aim for the Chili symbol by pressing backward" will be a navigation to not display the symbol combination associated with the abbreviation "3-in-a-row Chili Lip" (navigation to display the symbol combination associated with the abbreviation "2-in-a-row Chili Lip"). On the other hand, if the internal winning role "F_1 Sure Chili Lip" has been determined, the "navigation to aim for the Chili symbol by pressing in order" will be a navigation to not display the symbol combination associated with the abbreviation "3-in-a-row Chili Lip" (navigation to display the symbol combination associated with the abbreviation "2-in-a-row Chili Lip"), and the "navigation to aim for the Chili symbol by pressing in reverse" will be a navigation to display the symbol combination associated with the abbreviation "3-in-a-row Chili Lip".
この例において、上述したナビを行うか否かの決定は、メイン側で行うフラグ変換抽籤により管理され、このメイン側のフラグ変換抽籤の結果に基づいて、サブ側の制御によりナビが実行される。この際、通常ＡＲＴ中にメイン側で行われるフラグ変換抽籤の抽籤結果と、サブ側で制御されるナビ種別との対応関係は、図１７５Ｂに示す対応関係となる。 In this example, the decision on whether or not to perform the above-mentioned navigation is managed by a flag conversion lottery conducted on the main side, and navigation is performed under control of the sub-side based on the results of this flag conversion lottery conducted on the main side. In this case, the correspondence between the results of the flag conversion lottery conducted on the main side during normal ART and the navigation type controlled on the sub-side is as shown in Figure 175B.
この例においても、通常ＡＲＴ中の遊技において内部当籤役「Ｆ＿確チリリプ」又は「Ｆ＿１確チリリプ」が決定されると、主制御基板７１（メインＣＰＵ１０１）は、２段階のフラグ変換抽籤を行う（図４７参照）。一方、サブ側では、この２段階のフラグ変換抽籤の結果を、スタートコマンドデータから取得し、２段階のフラグ変換抽籤の結果に基づいて、表示装置１１で行うナビを決定する。 In this example, when the internal winning combination "F_Sure Chililip" or "F_1 Sure Chililip" is determined during normal ART play, the main control board 71 (main CPU 101) conducts a two-stage flag conversion lottery (see Figure 47). Meanwhile, the sub-side obtains the results of this two-stage flag conversion lottery from the start command data, and determines the navigation to be performed on the display device 11 based on the results of the two-stage flag conversion lottery.
そこで、この例において、１段階目のフラグ変換抽籤の時点で抽籤結果が非当籤であった場合には、副制御基板７２（サブＣＰＵ２０１）は、図１７５Ｂに示すように、「リプレイナビ」と称するナビを行う。なお、「リプレイナビ」では、遊技者に対して中押しするように指示する情報が報知される。この例では、図１７４Ａに示すように、内部当籤役が「Ｆ＿確チリリプ」及び「Ｆ＿１確チリリプ」のいずれであっても、中押し時には略称「リプレイ」に係る図柄組合せが表示されることになる。 In this example, if the result of the first stage flag conversion lottery is a non-winning lottery, the sub-control board 72 (sub-CPU 201) performs a navigation called "replay navigation," as shown in FIG. 175B. In "replay navigation," information instructing the player to press the center button is displayed. In this example, as shown in FIG. 174A, regardless of whether the internal winning combination is "F_sure chili lip" or "F_1 sure chili lip," a symbol combination referred to as "replay" will be displayed when the center button is pressed.
また、この例において、１段階目のフラグ変換抽籤に当籤し、かつ、２段階目のフラグ変換抽籤の抽籤結果が非当籤である場合には、副制御基板７２（サブＣＰＵ２０１）は、図１７５Ｂに示すように、「チリリプ煽りナビ」と称するナビを行う。なお、「チリリプ煽りナビ」では、内部当籤役「Ｆ＿確チリリプ」が決定されている場合、遊技者に対して逆押しでチリ図柄を狙わせるような指示情報が報知される。一方、「チリリプ煽りナビ」では、内部当籤役「Ｆ＿１確チリリプ」が決定されている場合、遊技者に対して順押しでチリ図柄を狙わせるような指示情報が報知される。そして、このような「チリリプ煽りナビ」では、図１７４Ａに示すように、内部当籤が「Ｆ＿確チリリプ」である場合には、逆押し時に略称「２連チリリプ」に係る図柄組合せが表示され、内部当籤役が「Ｆ＿１確チリリプ」である場合には、順押し時に略称「２連チリリプ」に係る図柄組合せが表示されることになる。 Also, in this example, if the first-stage flag conversion lottery is a winning lottery and the second-stage flag conversion lottery is a losing lottery, the sub-control board 72 (sub-CPU 201) performs a navigation called "chililip provocation navigation" as shown in FIG. 175B. In "chililip provocation navigation," if the internal winning role "F_certain chililip" is determined, instruction information is notified to the player to aim for the chili symbol by pressing backwards. On the other hand, in "chililip provocation navigation," if the internal winning role "F_1certain chililip" is determined, instruction information is notified to the player to aim for the chili symbol by pressing forwards. In this type of "Chililip Provocation Navigation," as shown in FIG. 174A, if the internal winning combination is "F_Certain Chililip," a symbol combination with the abbreviation "Double Chililip" will be displayed when pressing backwards, and if the internal winning combination is "F_1Certain Chililip," a symbol combination with the abbreviation "Double Chililip" will be displayed when pressing forwards.
また、この例において、１段階目及び２段階目のフラグ変換抽籤の両方に当籤した場合には、副制御基板７２（サブＣＰＵ２０１）は、図１７５Ｂに示すように、「チリリプ揃いナビ」と称するナビを行う。なお、「チリリプ揃いナビ」では、内部当籤役「Ｆ＿確チリリプ」が決定されている場合、遊技者に対して順押しでチリ図柄を狙わせるような指示情報が報知される。一方、「チリリプ揃いナビ」では、内部当籤役「Ｆ＿１確チリリプ」が決定されている場合、遊技者に対して逆押しでチリ図柄を狙わせるような指示情報が報知される。そして、このような「チリリプ揃いナビ」では、図１７４Ａに示すように、内部当籤が「Ｆ＿確チリリプ」である場合には、順押し時に略称「３連チリリプ」に係る図柄組合せが表示され、内部当籤役が「Ｆ＿１確チリリプ」である場合には、逆押し時に略称「３連チリリプ」に係る図柄組合せが表示されることになる。 Also, in this example, if both the first-stage and second-stage flag conversion lotteries are won, the sub-control board 72 (sub-CPU 201) performs a navigation called "Chililip alignment navigation" as shown in FIG. 175B. In the "Chililip alignment navigation," if the internal winning role "F_sure Chililip" is determined, instruction information is notified to the player to aim for the Chili symbol by pressing the buttons in order. On the other hand, in the "Chililip alignment navigation," if the internal winning role "F_1 sure Chililip" is determined, instruction information is notified to the player to aim for the Chili symbol by pressing the buttons in reverse. In this type of "Chililip Matching Navigation," as shown in FIG. 174A, if the internal winning combination is "F_Certain Chililip," a symbol combination with the abbreviation "3-in-a-row Chililip" will be displayed when pressing forward, and if the internal winning combination is "F_1-Certain Chililip," a symbol combination with the abbreviation "3-in-a-row Chililip" will be displayed when pressing backward.
この例における、上述したフラグ変換抽籤の抽籤結果に基づく報知は、利益に影響を与えるものではない（フラグ変換抽籤自体は利益に影響を与えるものの、結果として表示される図柄組合せは利益に影響を与えない）ので、この例の上記報知動作は、メイン側（指示モニタ）では行わず、サブ側（表示装置１１）でのみ行う。また、この例では、上述のように、「チリリプ揃いナビ」だけでなく、「チリリプ煽りナビ」も併せて行うことで、利益に影響しないナビを多様な態様でサブ側により制御することができる。その結果、遊技の興趣を向上させることができる。 In this example, the notification based on the result of the flag conversion lottery described above does not affect profits (although the flag conversion lottery itself does affect profits, the resulting symbol combination displayed does not), so the notification operation in this example is not performed on the main side (instruction monitor), but only on the sub side (display device 11). Also, in this example, by performing not only the "Chililip alignment navigation" but also the "Chililip provocation navigation" as described above, navigation that does not affect profits can be controlled in a variety of ways by the sub side. As a result, the enjoyment of the game can be increased.
［変形例３：フラグ間中及び非フラグ間中のベルナビ態様の別例］
上記第１実施形態のパチスロ１では、上述のように、リールの停止操作の情報と一義的に対応する数値を、指示モニタ（不図示）に表示することにより、メイン側での報知を行う。この際、図６３Ａ～６３Ｄで説明したナビデータの対応関係が参照される。そして、上記第１実施形態では、ＢＢフラグ間状態（ＲＴ５状態）中に「白７ナビ」や「青７ナビ」を行うが、「ベルナビ」などを行わない例を説明したが、本発明はこれに限定されない。ＢＢフラグ間状態（ＲＴ５）中に、「白７ナビ」や「青７ナビ」以外に「ベルナビ」などを行う構成にしてもよい。
[Modification 3: Another example of the bell navigation mode between flags and between non-flags]
In the pachislot 1 of the first embodiment, as described above, a numerical value that uniquely corresponds to the information on the reel stop operation is displayed on the indicator monitor (not shown), thereby providing notification on the main side. At this time, the correspondence relationship of the navigation data described in Figures 63A to 63D is referenced. Furthermore, in the first embodiment, an example was described in which "White 7 Navigation" and "Blue 7 Navigation" are performed during the BB flag interval state (RT5 state), but "Bell Navigation" and the like are not performed, but the present invention is not limited to this. During the BB flag interval state (RT5), a configuration may be adopted in which "Bell Navigation" and the like are performed in addition to "White 7 Navigation" and "Blue 7 Navigation."
この場合、指示モニタに表示する数値は、ＢＢフラグ間状態中と非ＢＢフラグ間状態中とで互いに異ならせることとしてもよい。ここで、図１７６Ａ及び１７６Ｂに、変形例３における、ＢＢフラグ間状態中にメイン側で行う報知（ナビ）とサブ側で行う報知（ナビ）との対応関係を示す。なお、図１７６Ａは、ＲＴ５状態中（ＢＢ１フラグ間）における、メイン側で行う報知（ナビ）とサブ側で行う報知（ナビ）との対応関係を示す図であり、図１７６Ｂは、ＲＴ５状態中（ＢＢ２フラグ間）における、メイン側で行う報知（ナビ）とサブ側で行う報知（ナビ）との対応関係を示す図である。 In this case, the numerical values displayed on the instruction monitor may be different during the BB flag state and the non-BB flag state. Figures 176A and 176B show the correspondence between notifications (navigation) made on the main side and notifications (navigation) made on the sub side during the BB flag state in variant 3. Note that Figure 176A is a diagram showing the correspondence between notifications (navigation) made on the main side and notifications (navigation) made on the sub side during the RT5 state (between BB1 flags), and Figure 176B is a diagram showing the correspondence between notifications (navigation) made on the main side and notifications (navigation) made on the sub side during the RT5 state (between BB2 flags).
また、この例において、非ＢＢフラグ間状態中にメイン側で行う報知（ナビ）とサブ側で行う報知（ナビ）との対応関係は、上記第１実施形態と同様である（図６３Ａ及び６３Ｂ参照）。それゆえ、非ＢＢフラグ間状態において「ベルナビ」が行われる場合、指示モニタには「１」～「３」の数値（押し順役第２指示情報）が表示される。 Also, in this example, the correspondence between the notifications (navigation) performed on the main side and the notifications (navigation) performed on the sub side during the non-BB flag interval is the same as in the first embodiment described above (see Figures 63A and 63B). Therefore, when "Bell Navigation" is performed during the non-BB flag interval, a number between "1" and "3" (second push order role instruction information) is displayed on the instruction monitor.
この例では、図１７６Ａ及び１７６Ｂに示すように、ＢＢフラグ間状態において「ベルナビ」が行われる場合、指示モニタに「１２」～「１４」の数値（押し順役第１指示情報）が表示される。なお、本発明はこれに限定されず、ＢＢフラグ間状態において「ベルナビ」が行われる場合に、指示モニタに表示される数値は適宜変更することができる。なお、この例において、表示装置１１を用いて行うサブ側のナビは、ＢＢフラグ間状態及び非ＢＢフラグ間状態の両方において共通のものが設けられていてもよい。 In this example, as shown in Figures 176A and 176B, when "Bell Navigation" is performed in the BB flag interval state, a number between "12" and "14" (first push order role instruction information) is displayed on the instruction monitor. Note that the present invention is not limited to this, and when "Bell Navigation" is performed in the BB flag interval state, the number displayed on the instruction monitor can be changed as appropriate. Note that in this example, the sub-side navigation performed using the display device 11 may be common to both the BB flag interval state and the non-BB flag interval state.
［変形例４：特典付与の別例］
上記第１実施形態のパチスロ１では、メイン側で行われるフラグ変換抽籤の結果に基づいて報知内容が制御されるので、報知に従い停止操作を行った場合には表示される図柄組合せが異なる。すなわち、上記第１実施形態では、メイン側で行われるフラグ変換抽籤の結果に基づいて特典を付与するか否かが決定される例を説明したが、本発明はこれに限定されない。例えば、メイン側（主制御基板７１）において、実際に表示された図柄組合せに基づいて特典を付与する構成にしてもよい。
[Modification 4: Another example of providing benefits]
In the pachislot 1 of the first embodiment, the content of the notification is controlled based on the result of the flag conversion lottery performed on the main side, so the displayed symbol combination will be different when a stop operation is performed in accordance with the notification. That is, in the first embodiment, an example was described in which whether or not to grant a bonus is determined based on the result of the flag conversion lottery performed on the main side, but the present invention is not limited to this. For example, the main side (main control board 71) may be configured to grant a bonus based on the symbol combination actually displayed.
この場合、主制御基板７１（メインＣＰＵ１０１）は、フラグ変換抽籤の結果に応じて行われる報知に従って所定の図柄組合せが表示された場合には、特典を付与し、報知に従わなかった場合には、所定の図柄組合せが表示されても特典を付与しない構成にしてもよい。上記第１実施形態のパチスロ１では、押し順に応じて表示される図柄組合せが異なるが、遊技者が報知を無視して停止操作を行ってしまった場合にも、略称「３連チリリプ」に係る図柄組合せ等の特別な図柄組合せが表示されてしまう可能性がある。それゆえ、この例では、報知を無視して特別な図柄組合せが表示されたとしても、特典を付与することなく、報知に従って特別な図柄組合せが表示された場合に限り、特典を付与するようにしてもよい。 In this case, the main control board 71 (main CPU 101) may be configured to award a bonus if a predetermined symbol combination is displayed in accordance with the notification made in response to the result of the flag conversion lottery, and not award a bonus if the notification is not followed, even if the predetermined symbol combination is displayed. In the pachislot 1 of the first embodiment described above, the symbol combination displayed varies depending on the push order, but even if the player ignores the notification and performs a stop operation, there is a possibility that a special symbol combination, such as the symbol combination associated with the abbreviation "3-in-1 Chililip," will be displayed. Therefore, in this example, even if a special symbol combination is displayed despite ignoring the notification, no bonus will be awarded, and a bonus may only be awarded if a special symbol combination is displayed in accordance with the notification.
［変形例５：利益（特典）に影響を与えない報知制御の別例］
上記変形例１（図１７４Ａ及び１７４Ｂ参照）のパチスロ１では、利益に影響を与える報知を行うか否かは、メイン側での報知抽籤（フラグ変換抽籤）により決定され、利益に影響を与えない報知を行うか否かは、サブ側での報知抽籤で決定される例を説明した。そして、この利益に影響を与えない報知の一例として、前兆遊技中に略称「リーチ目リプ」に係る図柄組合せを表示するための報知を行う例を説明したが、利益に影響を与えない報知は、この例に限定されるものではない。
[Modification 5: Another example of notification control that does not affect benefits (privileges)]
In the pachislot 1 of the above-mentioned modified example 1 (see FIGS. 174A and 174B), whether or not to make a notification that affects profits is determined by a notification lottery on the main side (flag conversion lottery), and whether or not to make a notification that does not affect profits is determined by a notification lottery on the sub side. As an example of this notification that does not affect profits, an example of making a notification to display a symbol combination related to the abbreviation "reach eye lip" during a premonition game has been described, but notifications that do not affect profits are not limited to this example.
近年のパチスロでは、停止操作の順序に応じて遊技ロックを行い易い（難い）状態に遷移させることがある。例えば、「左、中、右」の押し順である場合に遊技ロックを行い易い状態に遷移し、「右、中、左」の押し順である場合に遊技ロックを行い難い状態に遷移することがある。このようなパチスロでは、押し順を報知することで、遊技ロックを行い易い（難い）状態に遷移させることができる。しかしながら、遊技ロックを行うか否かが利益に対して影響を与える場合には、この報知をメイン側で制御する必要がある。なお、遊技ロックを行うか否かが利益に対して影響を与えない場合には、この報知をサブ側で制御してもよい。 In recent pachislot machines, the order of stop operations can cause the machine to transition to a state where it is easier (or harder) to perform a game lock. For example, pressing "left, center, right" can cause the machine to transition to a state where it is easier (or harder) to perform a game lock, while pressing "right, center, left" can cause the machine to transition to a state where it is harder (or harder) to perform a game lock. In such pachislot machines, the machine can transition to a state where it is easier (or harder) to perform a game lock by announcing the button press order. However, if whether or not to perform a game lock affects profits, this notification must be controlled on the main side. However, if whether or not to perform a game lock does not affect profits, this notification can also be controlled on the sub side.
また、遊技ロックを行うか否かが利益に対して影響を与える場合としては、例えば、遊技ロックが行われることで、ＡＲＴ抽籤に当籤するといった場合が考えられる。一方、遊技ロックを行うか否かが利益に対して影響を与えない場合は、遊技ロックを演出として行う場合である。例えば、利益（特典）を付与することが決まっている前兆遊技中に遊技ロックを頻繁に行うようにすることにより、この後の遊技において利益が付与されることを演出で示すことが可能になる。 Another example of a case in which whether or not to perform a game lock can affect profits is when performing a game lock can result in winning an ART lottery. On the other hand, a case in which whether or not to perform a game lock does not affect profits is when the game lock is performed as a dramatic effect. For example, by frequently performing a game lock during premonition play, which is when a profit (benefit) is determined to be awarded, it is possible to use a dramatic effect to indicate that a profit will be awarded in the subsequent game.
ここで、図１７７Ａ及び１１７Ｂを参照して、変形例５における、押し順とロック状態とを対応付ける構成例を説明する。なお、図１７７Ａは、押し順とロック状態との対応関係を示す図であり、図１７７Ｂは、遊技ロックによる利益への影響の有無と、報知態様との関係を示す図である。 Here, referring to Figures 177A and 177B, we will explain an example of a configuration for associating the push order with the lock state in Variation 5. Note that Figure 177A is a diagram showing the correspondence between the push order and the lock state, and Figure 177B is a diagram showing the relationship between whether or not the game lock affects profits and the notification mode.
図１７７Ａに示す例では、内部当籤役「Ｆ＿維持リプＡ」が決定された時に「左、中、右」の押し順で停止操作が行われると、ロック状態が「０」（ロックし難い状態）から「１」（ロックし易い状態）に遷移し、「左、右、中」、「中、左、右」又は「中、右、左」の押し順で停止操作が行われると、現在のロック状態が維持され、「右、左、中」又は「右、中、左」の押し順で停止操作が行われると、ロック状態が「１」から「０」に遷移する。また、内部当籤役「Ｆ＿維持リプＢ」が決定された時には、「中、左、右」の押し順で停止操作が行われると、ロック状態が「０」（ロックし難い状態）から「１」（ロックし易い状態）に遷移し、それ以外の押し順で停止操作が行われると、現在のロック状態が維持される。 In the example shown in Figure 177A, when the internal winning combination "F_maintenance lip A" is determined, if the stop operation is performed in the "left, center, right" press order, the lock state will transition from "0" (state difficult to lock) to "1" (state easy to lock). If the stop operation is performed in the "left, right, center" "center, left, right" or "center, right, left" press order, the current lock state will be maintained. If the stop operation is performed in the "right, left, center" or "right, center, left" press order, the lock state will transition from "1" to "0". Also, when the internal winning combination "F_maintenance lip B" is determined, if the stop operation is performed in the "center, left, right" press order, the lock state will transition from "0" (state difficult to lock) to "1" (state easy to lock). If the stop operation is performed in any other press order, the current lock state will be maintained.
なお、図１１７Ａに示す例では、説明を単純にするために、ロック状態を「０（ロックし難い状態）」及び「１（ロックし易い状態）」の２段階にする例を説明するが、本発明はこれに限定されない。例えば、３段階以上のロック状態を設けてもよい。また、この場合には、ロック状態が１段階ずつ遷移するのではなく、多段階を１回で遷移する構成にしてもよい。 In the example shown in Figure 117A, for simplicity, the lock state is described as having two stages: "0 (hard to lock)" and "1 (easy to lock)." However, the present invention is not limited to this. For example, three or more stages of lock states may be provided. In this case, the lock state may be configured to transition through multiple stages at once, rather than transitioning one stage at a time.
そして、この例では、図１１７Ｂに示すように、遊技ロックが利益に影響を与える場合には、報知を行うか否かの報知抽籤をメイン（主制御基板７１）側で行うとともに、その抽籤結果に基づいてメイン側及びサブ側の両方で所定の押し順を報知する。一方、遊技ロックが利益に影響を与えない場合には、報知を行うか否かの報知抽籤をサブ（副制御基板７２）側で行うとともに、その抽籤結果に基づいてサブ側で所定の押し順を報知する。 In this example, as shown in Figure 117B, if the game lock affects profits, a lottery is held on the main (main control board 71) side to determine whether or not to issue a notification, and the specified push order is announced on both the main and sub sides based on the result of the lottery. On the other hand, if the game lock does not affect profits, a lottery is held on the sub (sub control board 72) side to determine whether or not to issue a notification, and the specified push order is announced on the sub side based on the result of the lottery.
なお、パチスロとしては、遊技の全期間にわたり遊技ロックが利益に影響を与えるパチスロもあれば、遊技の全期間にわたり遊技ロックが利益に影響を与えないパチスロもある。また、パチスロとしては、遊技の所定期間では遊技ロックが利益に影響を与えるが、遊技の特定期間では遊技ロックが利益に影響を与えないパチスロもある。それゆえ、遊技ロックが利益に影響を与える期間では、報知を行うか否かの報知抽籤をメイン側で行い、その抽籤結果に基づいてメイン側及びサブ側の両方で所定の押し順を報知し、一方、遊技ロックが利益に影響を与えない期間では、報知を行うか否かの報知抽籤をサブ側で行い、その抽籤結果に基づいてサブ側で所定の押し順を報知するようにしてもよい。 Note that there are pachislot machines in which the game lock affects profits throughout the entire play period, and pachislot machines in which the game lock does not affect profits throughout the entire play period. Furthermore, there are pachislot machines in which the game lock affects profits during a predetermined play period, but does not affect profits during a specific play period. Therefore, during periods in which the game lock affects profits, a notification lottery to determine whether or not to make a notification may be held on the main side, and a predetermined push order may be announced on both the main side and the sub side based on the results of the lottery. On the other hand, during periods in which the game lock does not affect profits, a notification lottery to determine whether or not to make a notification may be held on the sub side, and a predetermined push order may be announced on the sub side based on the results of the lottery.
なお、遊技ロックの制御は、通常、メイン側（主制御基板７１）で行われるので、図１１７Ａに示す押し順に応じてロック状態を遷移する機能は、主制御基板７１に設けられる。すなわち、主制御基板７１は、検出した停止操作の順序に基づいてロック状態を設定するロック状態設定手段、ロック状態設定手段が設定したロック状態に応じた確率で遊技ロックを行うか否かを抽籤により決定する遊技ロック判定手段、及び、遊技ロック判定手段が遊技ロックを行うと判定すると、遊技の進行を一時的に停止するロック実行手段、としても機能する。また、主制御基板７１及び／又は副制御基板７２は、遊技ロックし易い（し難い）ロック状態をロック状態設定手段が設定する際に、押し順を報知するか否かの報知抽籤を行う報知抽籤手段、及び、報知抽籤手段の抽籤結果に基づいて所定の押し順を報知する報知手段としても機能する。 Since game lock control is normally performed on the main side (main control board 71), the function of transitioning the lock state according to the push order shown in FIG. 117A is provided on the main control board 71. That is, the main control board 71 also functions as a lock state setting means that sets the lock state based on the order of detected stop operations, a game lock determination means that determines by lottery whether to perform a game lock with a probability according to the lock state set by the lock state setting means, and a lock execution means that temporarily stops the progress of play when the game lock determination means determines that a game lock should be performed. Furthermore, the main control board 71 and/or sub-control board 72 also function as a notification lottery means that performs a notification lottery to determine whether to notify the push order when the lock state setting means sets a lock state that makes it easy (or difficult) to perform a game lock, and a notification means that notifies a predetermined push order based on the lottery result of the notification lottery means.
［変形例６：通常ＡＲＴやＣＴの終了条件の別例］
通常ＡＲＴやＣＴの終了条件は、上記第１実施形態で説明した例に限定されず、任意の終了条件を採用することができる。例えば、通常ＡＲＴ中やＣＴ中に付与されたメダルの枚数、通常ＡＲＴ中やＣＴ中の単位遊技の消化回数、通常ＡＲＴ中やＣＴ中に行われた遊技者にとって有利な情報の報知の回数、所定ゲーム数（例えば５０ゲーム）を１セットとする場合のセット数、１セット終了時の継続率等の終了条件を採用することができる。
[Modification 6: Another example of termination conditions for normal ART and CT]
The termination conditions for the normal ART or CT are not limited to the examples described in the first embodiment above, and any termination conditions can be adopted. For example, termination conditions can be the number of medals awarded during the normal ART or CT, the number of unit games played during the normal ART or CT, the number of times information advantageous to the player is announced during the normal ART or CT, the number of sets when one set is a predetermined number of games (for example, 50 games), the continuation rate at the end of one set, etc.
また、通常ＡＲＴ中やＣＴ中に付与されたメダルの枚数の計数手法としては、例えば、単位遊技において払い出されたメダルの枚数を計数する手法を採用してもよいし、単位遊技において払い出されたメダルの枚数から当該単位遊技に用いられたメダルのベット（掛け）枚数を減算した差枚数（純増枚数）を計数する手法を採用してもよい。また、通常ＡＲＴ中やＣＴ中に付与されたメダルの枚数の計数手法としては、実際に増加したメダルに基づき算出する手法（実値による算出）を採用してもよいし、実際に増加したか否かに関わらず、報知に従った場合に増加する予定のメダルの枚数に基づき算出する手法（理想値による算出）を採用してもよい。 The number of medals awarded during normal ART or CT can be counted by, for example, counting the number of medals paid out in a unit game, or by calculating the difference (net increase) obtained by subtracting the number of medals bet (bet) used in that unit game from the number of medals paid out in that unit game. The number of medals awarded during normal ART or CT can be calculated by a calculation based on the actual increase in medals (calculation using actual values), or by a calculation based on the number of medals that would be increased if the notification were followed, regardless of whether an actual increase has occurred (calculation using ideal values).
また、内部当籤役の種別によって、付与されたメダルの枚数を増加しない構成、すなわち、付与されたメダルの枚数の終了条件となるメダルの枚数又は差枚数にはカウントしない構成を採用してもよい。例えば、内部当籤役として決定される確率が低い一部の役（レア役）や、停止操作のタイミングに応じて図柄組合せの表示／非表示が切り替わる役などが内部当籤役として決定されたとしても、付与されたメダルの枚数の増減（カウント）を行わないようにしてもよい。 Also, a configuration may be adopted in which the number of medals awarded is not increased depending on the type of internal winning combination, i.e., the number of medals awarded is not counted in the number of medals or difference that constitutes the ending condition for the number of medals awarded. For example, even if certain combinations (rare combinations) that have a low probability of being determined as an internal winning combination, or combinations in which the display/non-display of a pattern combination changes depending on the timing of the stop operation, are determined as internal winning combinations, the number of medals awarded may not be increased or decreased (counted).
［変形例７］
また、上記第１実施形態及び各種変形例では、遊技機としてパチスロを例に挙げて説明したが、本発明はこれに限定されない。上記第１実施形態及び各種変形例で採用したリール制御に係る特徴や設定変更及び確認に係る特徴などのパチスロ１に特有の特徴以外の特徴は、「パチンコ」と呼ばれる遊技機にも適用可能であり、同様の効果が得られる。例えば、チェックサムの生成及び判定処理、メインＣＰＵ１０１専用命令コードを使用した各種処理（Ｑレジスタを用いたアドレスの指定処理、ソフトタイマーの更新処理、７セグＬＥＤ駆動処理、通信データの生成格納処理等）、規定外ＲＯＭ領域及び規定外ＲＡＭ領域を使用した各種処理などの特徴は、「パチンコ」にも適用可能である。
[Modification 7]
Furthermore, in the above-described first embodiment and various modified examples, a pachislot machine has been used as an example of a gaming machine, but the present invention is not limited thereto. Features other than those specific to the pachislot 1, such as features related to reel control and features related to setting changes and confirmations, employed in the above-described first embodiment and various modified examples, can also be applied to gaming machines known as "pachinko," and similar effects can be obtained. For example, features such as checksum generation and determination processing, various processes using instruction codes dedicated to the main CPU 101 (address specification processing using the Q register, soft timer update processing, 7-segment LED drive processing, communication data generation and storage processing, etc.), and various processes using non-standard ROM and non-standard RAM areas can also be applied to "pachinko."
＜主制御基板及び副制御基板が有する各種機能＞
以上、本発明に係るパチスロ１の第１実施形態及び各種変形例について説明した。ここで、本発明の第１実施形態及び上記各種変形例に係るパチスロ１の主制御基板７１（主制御回路９０，メインＣＰＵ１０１）及び副制御基板７２（副制御回路２００，サブＣＰＵ２０１）が有する各種機能をまとめて説明する。
<Various functions of the main control board and sub-control board>
The first embodiment and various modified examples of the slot machine 1 according to the present invention have been described above. Here, various functions of the main control board 71 (main control circuit 90, main CPU 101) and the sub-control board 72 (sub-control circuit 200, sub-CPU 201) of the slot machine 1 according to the first embodiment of the present invention and the various modified examples will be described.
主制御基板７１は、スタートスイッチ７９やストップスイッチ基板８０と接続され、図１に示す遊技の進行を制御する。それゆえ、主制御基板７２は、開始操作検出手段、図柄変動手段、内部当籤役決定手段、停止操作検出手段、リール停止制御手段（停止制御手段）及び入賞判定手段として機能する。 The main control board 71 is connected to the start switch 79 and stop switch board 80, and controls the progress of the game shown in Figure 1. Therefore, the main control board 72 functions as a start operation detection means, a symbol variation means, an internal winning combination determination means, a stop operation detection means, a reel stop control means (stop control means), and a winning determination means.
また、主制御基板７１は、通常ＡＲＴ中に内部当籤役「Ｆ＿確チリリプ」又は「Ｆ＿１確チリリプ」が決定されると、フラグ変換抽籤を行い、このフラグ変換抽籤の結果やその他の内部当籤役に基づくＣＴ抽籤に当籤すると、通常ＡＲＴの継続期間を延長するＣＴを開始する。それゆえ、主制御基板７１は、変換抽籤手段及び上乗せ遊技開始手段としても機能する。 In addition, when the internal winning combination "F_Sure Chililip" or "F_1 Sure Chililip" is determined during normal ART, the main control board 71 conducts a flag conversion lottery, and if the result of this flag conversion lottery or a CT lottery based on another internal winning combination is won, it starts a CT that extends the duration of normal ART. Therefore, the main control board 71 also functions as a conversion lottery means and an additional game start means.
また、主制御基板７１は、ＣＴ中に内部当籤役に応じて通常ＡＲＴの継続期間を示すＡＲＴゲーム数を上乗せ（延長）する。具体的には、主制御基板７１は、サブフラグ「サボテン」、「弱チェリー」又は「強チェリー」に対応する内部当籤役が決定された場合に、通常ＡＲＴのＡＲＴゲーム数を所定量上乗せし、サブフラグ「３連チリリプ（３連チリリプＡ又は３連チリリプＢ）」に対応する内部当籤役が決定された場合に、通常ＡＲＴのＡＲＴゲーム数を特定量上乗せする。さらに、主制御基板７１は、サブフラグ「３連チリリプ」に基づくＡＲＴゲーム数の上乗せが行われた回数が、ＣＴの１セットの基本ゲーム数である８回を超える９回以上になると、上乗せ１回あたりの上乗せ量を増加する。それゆえ、主制御基板７１は、上乗せ制御手段としても機能する。 The main control board 71 also adds (extends) the number of ART games, which indicates the duration of normal ART, during the CT in accordance with the internal winning combination. Specifically, when an internal winning combination corresponding to the sub-flag "Cactus," "Weak Cherry," or "Strong Cherry" is determined, the main control board 71 adds a predetermined amount to the number of ART games played in normal ART. When an internal winning combination corresponding to the sub-flag "Triple Chililip (Triple Chililip A or Triple Chililip B)" is determined, the main control board 71 adds a specific amount to the number of ART games played in normal ART. Furthermore, when the number of times the number of ART games has been added based on the sub-flag "Triple Chililip" reaches nine or more, exceeding the eight basic number of games played in one set of the CT, the main control board 71 increases the amount added per addition. Therefore, the main control board 71 also functions as an addition control means.
また、主制御基板７１は、ＣＴ中にＡＲＴゲーム数が上乗せされない遊技の回数を、ＣＴゲーム数カウンタを用いて計数し、ＣＴゲーム数カウンタが「８」を計数すると、ＣＴを終了する。このとき、サブフラグＥＸ「３連チリリプ」が当籤（すなわち、フラグ変換抽籤に当籤）すると、主制御基板７１は、１セット８回（８ゲーム）のＣＴ遊技を再セットする（ＣＴゲーム数カウンタの値を初期値に戻す）。それゆえ、主制御基板７１は、計数手段及び上乗せ遊技終了手段としても機能する。 The main control board 71 also uses a CT game number counter to count the number of games played during the CT without the ART game number being added, and ends the CT when the CT game number counter reaches "8." At this time, if the sub-flag EX "3-in-a-row Chililip" is won (i.e., the flag conversion lottery is won), the main control board 71 resets one set of 8 CT games (8 games) (returning the value of the CT game number counter to its initial value). Therefore, the main control board 71 also functions as a counting means and an added game ending means.
また、主制御基板７１は、ボーナス役（内部当籤役「Ｆ＿ＢＢ１」，「Ｆ＿ＢＢ２」）が内部当籤役として決定されると、遊技状態をＢＢフラグ間状態（ＲＴ５状態）に移行させるとともに、ＢＢフラグ間状態ではボーナスが作動するまで（ボーナス役が入賞するまで）ボーナス役を内部当籤役として持ち越す。それゆえ、主制御基板７１は、ボーナス持越手段としても機能する。また、主制御基板７１は、ＢＢフラグ間状態においてボーナス役が入賞すると、ボーナスを作動させ、遊技状態をボーナス状態に移行させる。それゆえ、主制御基板７１は、ボーナス開始手段及び有利遊技手段としても機能する。 Furthermore, when a bonus role (internal winning roles "F_BB1", "F_BB2") is determined to be the internal winning role, the main control board 71 transitions the gaming state to the BB flag interval state (RT5 state), and in the BB flag interval state, carries over the bonus role as the internal winning role until a bonus is activated (until a bonus role is won). Therefore, the main control board 71 also functions as a bonus carry-over means. Furthermore, when a bonus role is won in the BB flag interval state, the main control board 71 activates the bonus and transitions the gaming state to the bonus state. Therefore, the main control board 71 also functions as a bonus start means and advantageous gaming means.
また、主制御基板７１は、図２５に示すように、ＢＢフラグ間状態において、ボーナス役と所定の内部当籤定役（「はずれ」、「Ｆ＿特殊１」～「Ｆ＿特殊３」）とが重複して決定されている場合には、ボーナス役に係る図柄組合せ（「Ｃ＿ＢＢ１」，「Ｃ＿ＢＢ２」）を表示可能となるように停止制御を行い、ボーナス役と所定の内部当籤役以外の内部当籤役とが重複して決定されている場合には、ボーナス役に係る図柄組合せを表示不可能となるように停止制御を行う。そして、ＢＢフラグ間状態中にボーナス役に係る図柄組合せが表示可能な場合には、主制御基板７１は、情報表示器６の指示モニタ（不図示）を制御して、ボーナス役を入賞させるための停止操作の態様を一義的に示す数値「１０」又は「１１」を表示してボーナス指示情報を報知する。一方、ＢＢフラグ間状態中にボーナス役に係る図柄組合せが表示不可能な場合には、主制御基板７１は、指示モニタに数値「１０」及び「１１」を表示（報知）しない。それゆえ、主制御基板７１及び情報表示器６の指示モニタは、指示情報報知手段として機能する。 Furthermore, as shown in FIG. 25, when a bonus role and a predetermined internal winning role ("Miss," "F_Special 1" to "F_Special 3") are determined to overlap in the BB flag interval state, the main control board 71 performs stop control to enable the display of a symbol combination related to the bonus role ("C_BB1," "C_BB2"); and when a bonus role and an internal winning role other than the predetermined internal winning role are determined to overlap in the BB flag interval state, the main control board 71 performs stop control to disable the display of a symbol combination related to the bonus role. Furthermore, when a symbol combination related to the bonus role can be displayed during the BB flag interval state, the main control board 71 controls the instruction monitor (not shown) of the information display device 6 to display the number "10" or "11," which uniquely indicates the mode of the stop operation to win the bonus role, thereby notifying bonus instruction information. On the other hand, if a symbol combination related to a bonus role cannot be displayed during the BB flag interval, the main control board 71 does not display (notify) the numbers "10" and "11" on the instruction monitor. Therefore, the main control board 71 and the instruction monitor of the information display 6 function as instruction information notification means.
また、この際、主制御基板７１は、ボーナス告知をした後に限り指示モニタを介して数値「１０」又は「１１」を報知する。具体的には、主制御基板７１は、ボーナス役を持ち越していない状態でボーナス役を内部当籤役として決定すると、その後の遊技の回数を計数して、当該計数結果が所定回数になった後にボーナス役と所定の内部当籤役（「はずれ」、「Ｆ＿特殊１」～「Ｆ＿特殊３」）とが重複して決定されると、指示モニタを介して数値「１０」又は「１１」を報知する。それゆえ、主制御基板７１は、ボーナス役を内部当籤役として決定してからの単位遊技の回数を計数する計数手段としても機能する。 In addition, at this time, the main control board 71 notifies the player of the number "10" or "11" via the instruction monitor only after announcing the bonus. Specifically, when the main control board 71 determines a bonus role as an internal winning role without carrying over a bonus role, it counts the number of subsequent plays, and if the counting result reaches a predetermined number and a bonus role and a predetermined internal winning role ("Miss," "F_Special 1" to "F_Special 3") are determined to overlap, the main control board 71 notifies the player of the number "10" or "11" via the instruction monitor. Therefore, the main control board 71 also functions as a counting means for counting the number of unit plays since the bonus role was determined as an internal winning role.
副制御基板７２は、主制御基板７１から受信した各種コマンドデータに基づいて遊技履歴を管理するとともに、遊技者からの登録操作を受け付けると、遊技を行う遊技者の登録を受け付ける。それゆえ、副制御基板７２は、履歴管理手段及び登録受付手段として機能する。 The sub-control board 72 manages game history based on various command data received from the main control board 71, and when it receives a registration operation from a player, it accepts the registration of the player playing the game. Therefore, the sub-control board 72 functions as a history management means and a registration acceptance means.
また、本発明に係るパチスロ１は、遊技の進行に応じた演出を行う表示装置１１と、表示装置１１とは別個に設けられ、トップ画面２２１や遊技情報画面２２３，２２４，２２５などを含む複数の表示画面を表示するサブ表示装置１８と、サブ表示装置１８の表示部上に設けられたタッチセンサ１９とを有し、副制御基板７２は、表示装置１１及びサブ表示装置１８の動作を制御する。具体的には、副制御基板７２は、遊技者の登録を受け付けている場合には、サブ表示装置１８に遊技情報画面２２３，２２４，２２５を表示可能となるようにサブ表示装置１８を制御し、遊技者の登録を受け付けていない場合には、サブ表示装置１８に遊技情報画面２２３，２２４，２２５を表示不可能とするよう制御する。それゆえ、副制御基板７２は、制御手段としても機能する。 The pachislot 1 according to the present invention also includes a display device 11 that produces effects according to the progress of the game, a sub-display device 18 that is separate from the display device 11 and displays multiple screens including a top screen 221 and game information screens 223, 224, and 225, and a touch sensor 19 that is provided on the display unit of the sub-display device 18. The sub-control board 72 controls the operation of the display device 11 and the sub-display device 18. Specifically, when player registration has been accepted, the sub-control board 72 controls the sub-display device 18 so that the game information screens 223, 224, and 225 can be displayed on the sub-display device 18, and when player registration has not been accepted, the sub-control board 72 controls the sub-display device 18 so that the game information screens 223, 224, and 225 cannot be displayed on the sub-display device 18. Therefore, the sub-control board 72 also functions as a control means.
また、主制御基板７１は、遊技の結果に応じて様々な特典を付与するため、特典付与手段としても機能する。具体的には、主制御基板７１は、有効ラインに沿って表示された図柄組合せに応じて特典を付与する。 The main control board 71 also functions as a bonus awarding device, awarding various bonuses depending on the game results. Specifically, the main control board 71 awards bonuses depending on the symbol combinations displayed along the pay line.
例えば、内部当籤役「Ｆ＿３択ベル＿１ｓｔ」が決定された遊技において、略称「ベル」に係る図柄組合せが有効ライン上に表示されると、主制御基板７１は、９枚のメダルを付与し、略称「ベルこぼし目」に係る図柄組合せが有効ライン上に表示されると、主制御基板７１は、０枚のメダルを付与する。また、例えば、内部当籤役「Ｆ＿確チリリプ」が決定された遊技において、略称「３連チリリプ」又は略称「リプレイ」に係る図柄組合せが有効ライン上に表示されると、主制御基板７１は、再遊技の作動という同一の特典を付与する。また、主制御基板７１は、有効ラインに沿って表示された図柄組合せではなく、フラグ変換抽籤の結果に基づいても特典を付与する。例えば、主制御基板７１は、内部当籤役「Ｆ＿確チリリプ」が決定されるとフラグ変換抽籤を行い、フラグ変換抽籤に当籤すると、ＣＴ抽籤に当籤するなどの特典を付与する。 For example, in a game in which the internal winning role "F_3-choice bell_1st" is determined, if a symbol combination associated with the abbreviation "bell" is displayed on the active line, the main control board 71 will award 9 medals, and if a symbol combination associated with the abbreviation "bell spill" is displayed on the active line, the main control board 71 will award 0 medals. Also, in a game in which the internal winning role "F_certain chililip" is determined, if a symbol combination associated with the abbreviation "3-line chililip" or the abbreviation "replay" is displayed on the active line, the main control board 71 will award the same bonus, which is the activation of a replay. The main control board 71 will also award a bonus based on the results of the flag conversion lottery, rather than the symbol combination displayed along the active line. For example, when the internal winning combination "F_sure chililip" is determined, the main control board 71 conducts a flag conversion lottery, and if the flag conversion lottery is won, a special benefit such as winning the CT lottery is awarded.
また、副制御基板７２は、表示装置１１を介して停止操作の態様に応じた演出を実行する。それゆえ、副制御基板７２及び表示装置１１は、演出実行手段としても機能する。この際、有効ラインに沿って表示された図柄組合せによって付与する特典が異なる場合には、主制御基板７１は、指示モニタを介して遊技者にとって有利な停止操作の態様を一義的に示す情報を報知し、有効ラインに沿って表示された図柄組合せによって付与する特典が同一である場合には、遊技者にとって有利な停止操作の態様を報知しない。これに対して、副制御基板７２は、表示された図柄組合せによって付与する特典が同一／異なるかに関係なく、停止操作の順序を示す演出を実行する。 The sub-control board 72 also executes an effect according to the type of stop operation via the display device 11. Therefore, the sub-control board 72 and display device 11 also function as an effect execution means. In this case, if the bonus awarded differs depending on the symbol combination displayed along the active line, the main control board 71 notifies the player via the instruction monitor of information that uniquely indicates the type of stop operation that is advantageous to the player, but if the bonus awarded by the symbol combination displayed along the active line is the same, it does not notify the player of the type of stop operation that is advantageous to the player. In contrast, the sub-control board 72 executes an effect that indicates the order of stop operations, regardless of whether the bonus awarded by the displayed symbol combination is the same or different.
また、主制御基板７１は、ＣＴを開始するか否かのＣＴ抽籤を行い、ＣＴ抽籤に当籤した場合には、当籤してから例えば所定回数の前兆遊技が行われた後にＣＴを開始する。それゆえ、主制御基板７１は、有利状態抽籤手段及び有利状態開始手段としても機能する。さらに、この際、ＣＴ前兆遊技中に内部当籤役「Ｆ＿確チリリプ」又は「Ｆ＿１確チリリプ」が決定されると、副制御基板７２は、サブ側でのフラグ変換抽籤を行う。それゆえ、副制御基板７２は、報知抽籤手段としても機能する。 The main control board 71 also conducts a CT lottery to determine whether or not to start a CT, and if the CT lottery is successful, the CT will start after, for example, a predetermined number of premonition plays have been played since the lottery was won. Therefore, the main control board 71 also functions as an advantageous state lottery means and an advantageous state initiation means. Furthermore, at this time, if the internal winning combination "F_sure chililip" or "F_1 sure chililip" is determined during the CT premonition play, the sub-control board 72 conducts a flag conversion lottery on the sub-side. Therefore, the sub-control board 72 also functions as a notification lottery means.
また、本発明に係るパチスロ１では、フラグ変換抽籤の結果に基づいて、主制御基板７１は特典を付与するとともに、主制御基板７１及び副制御基板７２は、指示モニタ及び表示装置１１を介して押し順を報知する。それゆえ、主制御基板７１は、特典付与手段としても機能する。また、主制御基板７１、副制御基板７２、指示モニタ及び表示装置１１は、報知手段としても機能する。 In addition, in the pachislot 1 according to the present invention, the main control board 71 awards a bonus based on the results of the flag conversion lottery, and the main control board 71 and sub-control board 72 notify the push order via the instruction monitor and display device 11. Therefore, the main control board 71 also functions as a bonus awarding means. Furthermore, the main control board 71, sub-control board 72, instruction monitor, and display device 11 also function as a notification means.
さらに、本発明に係るパチスロ１では、主制御基板７１（主制御回路９０、メインＣＰＵ１０１）は、遊技動作全般に渡って、各種制御処理を行う。それゆえ、主制御基板７１は演算制御手段としても機能する。また、本発明に係るパチスロ１では、主制御基板７１（主制御回路９０、メインＣＰＵ１０１）は、以下に示す各種処理の実行手段としても機能する。 Furthermore, in the pachislot 1 according to the present invention, the main control board 71 (main control circuit 90, main CPU 101) performs various control processes throughout the entire gaming operation. Therefore, the main control board 71 also functions as an arithmetic control means. Furthermore, in the pachislot 1 according to the present invention, the main control board 71 (main control circuit 90, main CPU 101) also functions as an execution means for the various processes described below.
主制御基板７１（主制御回路９０、メインＣＰＵ１０１）は、電断発生時のチェックサム生成処理（図７７参照）及び電源復帰時のサムチェック処理（図７９及び図８０参照）を行う。それゆえ、主制御基板７１はサム値算出手段、サム値減算手段及びサム値判定手段としても機能する。 The main control board 71 (main control circuit 90, main CPU 101) performs checksum generation processing when power is interrupted (see Figure 77) and checksum processing when power is restored (see Figures 79 and 80). Therefore, the main control board 71 also functions as a checksum calculation means, a checksum subtraction means, and a checksum determination means.
主制御基板７１（主制御回路９０、メインＣＰＵ１０１）は、入賞検索処理（図１４５参照）を行う。それゆえ、主制御基板７１は、特典付与判定手段及び入賞役決定手段としても機能する。 The main control board 71 (main control circuit 90, main CPU 101) performs the winning search process (see Figure 145). Therefore, the main control board 71 also functions as a bonus award determination means and a winning combination determination means.
主制御基板７１（主制御回路９０、メインＣＰＵ１０１）は、通信データ送信処理（図１５８の割込処理中のＳ９０４）を行う。それゆえ、主制御基板７１は、データ送信手段としても機能する。 The main control board 71 (main control circuit 90, main CPU 101) performs communication data transmission processing (S904 during interrupt processing in Figure 158). Therefore, the main control board 71 also functions as a data transmission means.
主制御基板７１（主制御回路９０、メインＣＰＵ１０１）は、設定変更確認処理（図６８参照）を行う。それゆえ、主制御基板７１は設定変更確認手段、開始時コマンド生成手段及び終了時コマンド生成手段としても機能する。 The main control board 71 (main control circuit 90, main CPU 101) performs the setting change confirmation process (see Figure 68). Therefore, the main control board 71 also functions as a setting change confirmation means, a start command generation means, and an end command generation means.
主制御基板７１（主制御回路９０、メインＣＰＵ１０１）は、通信データ格納処理（図７２参照）及び通信データポインタ更新処理（図７４参照）を行う。それゆえ、主制御基板７１は、通信データ生成手段及び通信データ生成格納手段としても機能する。 The main control board 71 (main control circuit 90, main CPU 101) performs communication data storage processing (see Figure 72) and communication data pointer update processing (see Figure 74). Therefore, the main control board 71 also functions as a communication data generation means and a communication data generation and storage means.
主制御基板７１（主制御回路９０、メインＣＰＵ１０１）は、７セグＬＥＤ駆動処理（図１５９参照）を行う。それゆえ、主制御基板７１は、７セグＬＥＤ駆動手段、ＬＥＤ駆動制御手段としても機能する。 The main control board 71 (main control circuit 90, main CPU 101) performs 7-segment LED drive processing (see Figure 159). Therefore, the main control board 71 also functions as a 7-segment LED drive means and an LED drive control means.
主制御基板７１（主制御回路９０、メインＣＰＵ１０１）は、遊技復帰処理（図６８参照）を行う。それゆえ、主制御基板７１は、遊技復帰手段としても機能する。 The main control board 71 (main control circuit 90, main CPU 101) performs the game return process (see Figure 68). Therefore, the main control board 71 also functions as a game return means.
主制御基板７１（主制御回路９０、メインＣＰＵ１０１）は、メダル受付・スタートチェック処理（図８３参照）を行う。それゆえ、主制御基板７１は、遊技開始判定手段及び設定確認手段（Ｓ２３３）としても機能する。 The main control board 71 (main control circuit 90, main CPU 101) performs medal acceptance and start check processing (see Figure 83). Therefore, the main control board 71 also functions as a game start determination means and setting confirmation means (S233).
主制御基板７１（主制御回路９０、メインＣＰＵ１０１）は、メダル投入チェック処理（図８７参照）を行う。それゆえ、主制御基板７１は、遊技媒体受付状態判別手段（Ｓ２５５～Ｓ２５８）としても機能する。 The main control board 71 (main control circuit 90, main CPU 101) performs a medal insertion check process (see Figure 87). Therefore, the main control board 71 also functions as a gaming medium acceptance status determination means (S255-S258).
主制御基板７１（主制御回路９０、メインＣＰＵ１０１）は、１．１１７２ｍｓｅｃ周期で割込処理（図１５８参照）を繰り返し実行する。それゆえ、主制御基板７１は、割込処理実行手段、定周期処理手段としても機能する。 The main control board 71 (main control circuit 90, main CPU 101) repeatedly executes interrupt processing (see Figure 158) at a cycle of 1.1172 msec. Therefore, the main control board 71 also functions as an interrupt processing execution means and a fixed-cycle processing means.
主制御基板７１（主制御回路９０、メインＣＰＵ１０１）は、電源投入時処理（図６４参照）を行う。それゆえ、主制御基板７１は、電源復帰処理実行手段としても機能する。 The main control board 71 (main control circuit 90, main CPU 101) performs power-on processing (see Figure 64). Therefore, the main control board 71 also functions as a power recovery processing execution means.
主制御基板７１（主制御回路９０、メインＣＰＵ１０１）は、内部抽籤処理（図９２参照）を行う。それゆえ、主制御基板７１は、内部抽籤手段としても機能する。 The main control board 71 (main control circuit 90, main CPU 101) performs internal lottery processing (see Figure 92). Therefore, the main control board 71 also functions as an internal lottery means.
主制御基板７１（主制御回路９０、メインＣＰＵ１０１）は、図柄設定処理（図９７参照）を行う。それゆえ、主制御基板７１は、内部当籤役生成手段（Ｓ３２１）、フラグテーブル展開手段，当籤フラグテーブル展開手段（Ｓ３２４）、フラグ格納領域指定手段，当籤フラグ格納領域指定手段（Ｓ３２９）及びフラグデータ格納手段，当籤フラグデータ格納手段（Ｓ３３０）としても機能する。 The main control board 71 (main control circuit 90, main CPU 101) performs the symbol setting process (see Figure 97). Therefore, the main control board 71 also functions as an internal winning combination generating means (S321), a flag table expanding means, a winning flag table expanding means (S324), a flag storage area designating means, a winning flag storage area designating means (S329), a flag data storage means, and a winning flag data storage means (S330).
主制御基板７１（主制御回路９０、メインＣＰＵ１０１）は、図柄コード取得処理（図２８参照）を行う。それゆえ、主制御基板７１は、入賞フラグ格納領域指定手段（Ｓ６４８）及び図柄コード格納領域設定手段（Ｓ６５０）としても機能する。 The main control board 71 (main control circuit 90, main CPU 101) performs the pattern code acquisition process (see Figure 28). Therefore, the main control board 71 also functions as a winning flag storage area designation means (S648) and a pattern code storage area setting means (S650).
主制御基板７１（主制御回路９０、メインＣＰＵ１０１）は、リール停止制御処理（図１３９参照）を行う。それゆえ、主制御基板７１は、停止操作検出結果取得手段（Ｓ７１４）及び停止制御データ格納領域設定手段（図１３９中のソースコード「ＬＤＱ ＩＸ，ｗＲ１＿ＣＴＲＬ－（ｗＲ２＿ＣＴＲＬ－ｗＲ１＿ＣＴＲＬ）」）としても機能する。 The main control board 71 (main control circuit 90, main CPU 101) performs reel stop control processing (see Figure 139). Therefore, the main control board 71 also functions as a stop operation detection result acquisition means (S714) and a stop control data storage area setting means (source code "LDQ IX, wR1_CTRL-(wR2_CTRL-wR1_CTRL)" in Figure 139).
主制御基板７１（主制御回路９０、メインＣＰＵ１０１）は、引込優先順位取得処理（図１３４及び図１３５参照）を行う。それゆえ、主制御基板７１は、優先停止図柄決定手段、任意役対応処理手段（Ｓ６８０～Ｓ６８３）、当籤フラグ格納領域指定手段（Ｓ６８６）、入賞フラグ格納領域指定手段（Ｓ６８６）、論理積演算手段（Ｓ６８６）及び優先順位データテーブル取得手段（Ｓ６８７）としても機能する。 The main control board 71 (main control circuit 90, main CPU 101) performs the draw priority acquisition process (see Figures 134 and 135). Therefore, the main control board 71 also functions as a priority stop symbol determination means, an optional role response processing means (S680-S683), a winning flag storage area designation means (S686), a winning flag storage area designation means (S686), a logical product calculation means (S686), and a priority data table acquisition means (S687).
主制御基板７１（主制御回路９０、メインＣＰＵ１０１）は、イリーガルヒットチェック処理（図１４８参照）を行う。それゆえ、主制御基板７１は、エラー検出手段、エラー処理手段、入賞フラグ格納領域指定手段（Ｓ７８１）、論理積演算手段（Ｓ７８４）及びエラー判定手段（Ｓ７８５）としても機能する。 The main control board 71 (main control circuit 90, main CPU 101) performs illegal hit check processing (see Figure 148). Therefore, the main control board 71 also functions as error detection means, error processing means, winning flag storage area designation means (S781), logical product calculation means (S784), and error determination means (S785).
主制御基板７１（主制御回路９０、メインＣＰＵ１０１）は、入賞チェック・メダル払出処理（図１５０参照）を行う。それゆえ、主制御基板７１は、遊技媒体払出手段、遊技媒体加算手段（Ｓ８０５）、払出終了判定手段（Ｓ８０７）及びウェイト発生手段（Ｓ８０８）としても機能する。 The main control board 71 (main control circuit 90, main CPU 101) performs the winning check and medal payout process (see Figure 150). Therefore, the main control board 71 also functions as a gaming media payout means, a gaming media addition means (S805), a payout completion determination means (S807), and a wait generation means (S808).
主制御基板７１（主制御回路９０、メインＣＰＵ１０１）は、ＣＴ中ＣＴ抽籤処理（図１１９参照）を行う。それゆえ、主制御基板７１は、特典付与決定手段としても機能する。 The main control board 71 (main control circuit 90, main CPU 101) performs the CT lottery process during the CT (see Figure 119). Therefore, the main control board 71 also functions as a bonus award determination means.
主制御基板７１（主制御回路９０、メインＣＰＵ１０１）は、サブフラグ変換処理（図１０５参照）を行う。それゆえ、主制御基板７１は、第１サブフラグ変換手段としても機能する。 The main control board 71 (main control circuit 90, main CPU 101) performs the sub-flag conversion process (see Figure 105). Therefore, the main control board 71 also functions as the first sub-flag conversion means.
また、主制御基板７１（主制御回路９０、メインＣＰＵ１０１）は、フラグ変換処理（図１１１参照）を行う。それゆえ、主制御基板７１は、第２サブフラグ変換手段としても機能する。 In addition, the main control board 71 (main control circuit 90, main CPU 101) performs flag conversion processing (see Figure 111). Therefore, the main control board 71 also functions as a second sub-flag conversion means.
２．第２実施形態
次に、本発明の第２実施形態に係るパチスロ１について説明する。なお、以下に示す第２実施形態のパチスロ１では、上記第１実施形態や上記各種変形例で説明したパチスロ１と遊技性が異なる。しかしながら、第２実施形態における例えばデータの圧縮・展開などデータの処理制御や各種処理内容などについては、基本的には、上記第１実施形態や上記各種変形例で説明した技術を同様に適用することができる。それゆえ、以下の第２実施形態の説明では、上記第１実施形態と同様の構成及び処理動作については、その説明を省略し、上記第１実施形態と異なる構成（遊技性等）、動作、処理制御等についてのみ説明する。また、以下の説明において、上記第１実施形態と同様の構成には同じ符号を付して説明する。
2. Second Embodiment Next, a pachislot 1 according to a second embodiment of the present invention will be described. The pachislot 1 according to the second embodiment described below differs in gameplay from the pachislot 1 according to the first embodiment and the various modifications described above. However, the technologies described in the first embodiment and the various modifications described above can basically be applied to the data processing control and various processing contents, such as data compression and expansion, in the second embodiment. Therefore, in the following description of the second embodiment, the description of the configuration and processing operations similar to those of the first embodiment will be omitted, and only the configuration (such as gameplay), operations, processing control, etc. that differ from those of the first embodiment will be described. Furthermore, in the following description, the same components as those of the first embodiment will be denoted by the same reference numerals.
第２実施形態のパチスロ１では、リール表示窓４の枠内に表示される３行×３列の図柄を結ぶ擬似的なラインのうち、クロスダウンラインを有効ラインとして用い、その他のラインを疑似ラインとして用いる。すなわち、パチスロ１は、リール表示窓４において各リールの一つの図柄を表示する３行×３列の単位図柄表示領域のうちの、左のリール３Ｌの上段の単位図柄表示領域、中のリール３Ｃの中段の単位図柄表示領域、及び右のリール３Ｒの下段の単位図柄表示領域を夫々結ぶことにより形成されるクロスダウンラインを有効ラインとして用い、それ以外の単位図柄表示領域を結ぶことにより形成されるラインを疑似ラインとして用いる。なお、疑似ラインとしては、例えば、各リールの上段の単位図柄表示領域を結ぶトップライン、各リールの中段の単位図柄表示領域を結ぶセンターライン、各リールの下段の単位図柄表示領域を結ぶボトムライン、及びリール３Ｌの下段、リール３Ｃの中段及びリール３Ｒの上段の単位図柄表示領域を結ぶクロスアップラインがある。 In the pachislot 1 of the second embodiment, of the pseudo lines connecting the 3 rows x 3 columns of symbols displayed within the frame of the reel display window 4, the cross-down line is used as the active line, and the other lines are used as pseudo lines. That is, the pachislot 1 uses the cross-down line formed by connecting the upper unit symbol display area of the left reel 3L, the middle unit symbol display area of the middle reel 3C, and the lower unit symbol display area of the right reel 3R, of the 3 rows x 3 columns of unit symbol display areas that display one symbol of each reel, as the active line, and uses the lines formed by connecting the other unit symbol display areas as pseudo lines. Examples of pseudo lines include a top line connecting the unit symbol display areas on the top row of each reel, a center line connecting the unit symbol display areas on the middle row of each reel, a bottom line connecting the unit symbol display areas on the bottom row of each reel, and a cross-up line connecting the unit symbol display areas on the bottom row of reel 3L, the middle row of reel 3C, and the top row of reel 3R.
＜遊技状態の遷移フロー＞
初めに、図１７８を参照しながら、第２実施形態のパチスロ１の主制御回路９０（メインＣＰＵ１０１）により管理される各種遊技状態及びその遷移フローについて説明する。
<Game state transition flow>
First, with reference to Figure 178, we will explain the various game states and their transition flows managed by the main control circuit 90 (main CPU 101) of the pachislot 1 of the second embodiment.
［基本的な遊技状態の遷移フロー］
本実施形態のパチスロ１では、ボーナスゲームの種類として、ビッグボーナス（以下、「ＢＢ」と記す）が設けられる。ＢＢは、第１種特別役物と呼ばれるレギュラーボーナス（以下、「ＲＢ」と記す）に係る役物連続作動装置であり、ＲＢを連続して作動させる。
[Basic game state transition flow]
In the pachislot 1 of this embodiment, a big bonus (hereinafter referred to as "BB") is provided as a type of bonus game. The BB is a device for continuously operating a special bonus related to a regular bonus (hereinafter referred to as "RB"), which is called a first-class special bonus, and operates the RB continuously.
それゆえ、本実施形態では、主制御回路９０は、ボーナス役の当籤／作動（入賞）の有無に基づいて遊技状態を管理する。具体的には、図１７８に示すように、主制御回路９０は、ボーナス役（後述の名称「Ｆ＿クラウンＢＢ」「Ｆ＿赤ＢＢ」「Ｆ＿青ＢＢ」の内部当籤役）の当籤／作動（入賞）の有無に基づいて、「ボーナス非当籤状態」、「フラグ間状態」及び「ボーナス状態」と称する３種類の遊技状態を管理する。 Therefore, in this embodiment, the main control circuit 90 manages the gaming state based on whether or not a bonus role has been won/activated (a prize has been awarded). Specifically, as shown in FIG. 178, the main control circuit 90 manages three gaming states called the "bonus non-winning state," "flag between state," and "bonus state" based on whether or not a bonus role (internal winning roles named "F_Crown BB," "F_Red BB," and "F_Blue BB," described below) has been won/activated (a prize has been awarded).
なお、ボーナス非当籤状態は、ボーナスに非当籤であり、かつ、ボーナスが作動（入賞）していない状態であり、ボーナス状態は、ボーナスが作動している状態である。また、本実施形態では、ボーナス役が内部当籤役として決定されると、ボーナスが入賞するまで複数回の遊技に渡りボーナス役が内部当籤役として持ち越された状態が発生する。フラグ間状態は、ボーナス役が内部当籤役として持ち越されている状態、すなわち、ボーナス役が当籤し、かつ、ボーナスが作動していない状態である。 The bonus non-winning state is a state in which the bonus has not been won and the bonus has not been activated (a prize has not been won), while the bonus state is a state in which the bonus is activated. In this embodiment, when a bonus role is determined as an internal winning role, a state occurs in which the bonus role is carried over as an internal winning role across multiple plays until the bonus is won. The flag-between state is a state in which the bonus role is carried over as an internal winning role, i.e., a state in which the bonus role has been won and the bonus has not been activated.
また、本実施形態では、リプレイに係る内部当籤役の種別及びその当籤確率が互いに異なる、ＲＴ０遊技状態～ＲＴ７遊技状態の８種類の状態（以下、それぞれ「ＲＴ０状態」～「ＲＴ７状態」という）が設けられる。本実施形態では、ボーナス非当籤状態のＲＴ状態は、ＲＴ０状態～ＲＴ５状態のいずれかとなり、フラグ間状態のＲＴ状態は、ＲＴ６状態又はＲＴ７状態となる。 In addition, in this embodiment, eight types of states from the RT0 gaming state to the RT7 gaming state (hereinafter referred to as the "RT0 state" to the "RT7 state") are provided, each with a different type of internal winning combination related to the replay and its winning probability. In this embodiment, the RT state in a bonus non-winning state is either the RT0 state to the RT5 state, and the RT state in an inter-flag state is either the RT6 state or the RT7 state.
なお、ＲＴ０状態及びＲＴ１状態は、リプレイに係る内部当籤役の当籤確率が低いＲＴ状態であり、また、ＲＴ２状態、ＲＴ３状態、ＲＴ６状態及びＲＴ７状態は、リプレイに係る内部当籤役の当籤確率が（ＲＴ０状態及びＲＴ１状態よりは高い）中程度のＲＴ状態であり、ＲＴ４状態及びＲＴ５状態は、リプレイに係る内部当籤役の当籤確率が高いＲＴ状態である。以下では、ＲＴ４状態及びＲＴ５状態を「高ＲＴ状態」と呼ぶことがあり、また、ＲＴ０状態～ＲＴ３状態を「低ＲＴ状態」と呼ぶことがある。なお、後述するようにＲＴ３状態は、特別なＲＴ状態であるため、「低ＲＴ状態」と呼ぶ場合、ＲＴ０状態～ＲＴ２状態を示し、ＲＴ３状態を含まないこととしてもよい。 Note that the RT0 state and RT1 state are RT states with a low probability of winning the internal lottery role related to replays, while the RT2 state, RT3 state, RT6 state, and RT7 state are RT states with a medium probability of winning the internal lottery role related to replays (higher than the RT0 state and RT1 state), and the RT4 state and RT5 state are RT states with a high probability of winning the internal lottery role related to replays. Below, the RT4 state and RT5 state may be referred to as "high RT states," and the RT0 state to RT3 state may be referred to as "low RT states." Note that, as will be described later, the RT3 state is a special RT state, so when it is referred to as a "low RT state," it may refer to the RT0 state to RT2 state and not include the RT3 state.
また、ＲＴ０状態～ＲＴ７状態は、リプレイに係る内部当籤役の当籤確率だけでなく、自身から他のＲＴ状態に移行することになる移行契機に応じて、無限ＲＴ状態又は有限ＲＴ状態に区別される。無限ＲＴ状態は、他のＲＴ状態への移行契機として遊技回数を用いることのないＲＴ状態であり、本実施形態では、ＲＴ０状態、ＲＴ２状態、ＲＴ４状態～ＲＴ７状態が該当する。有限ＲＴ状態は、他のＲＴ状態への移行契機として遊技回数を用いるＲＴ状態であり、本実施形態では、ＲＴ１状態及びＲＴ２状態が該当する。 The RT0 state to RT7 state are also classified as an infinite RT state or a finite RT state depending not only on the winning probability of the internal winning role related to the replay, but also on the trigger for transitioning from the state to another RT state. The infinite RT state is an RT state that does not use the number of plays as a trigger for transitioning to another RT state, and in this embodiment, this corresponds to the RT0 state, RT2 state, and RT4 state to RT7 state. The finite RT state is an RT state that uses the number of plays as a trigger for transitioning to another RT state, and in this embodiment, this corresponds to the RT1 state and RT2 state.
図１７８に示すように、ＲＴ１状態又はＲＴ３状態において、規定回数の遊技が行われると（移行条件（１）が成立すると）、主制御回路９０は、遊技状態をＲＴ１状態又はＲＴ３状態からＲＴ０状態に移行させる。なお、ＲＴ１状態の規定回数は、１０回であり、また、ＲＴ３状態の規定回数は、２０回である。 As shown in Figure 178, when a specified number of plays have been played in the RT1 or RT3 state (when transition condition (1) is met), the main control circuit 90 transitions the gaming state from the RT1 or RT3 state to the RT0 state. The specified number of plays in the RT1 state is 10, and the specified number of plays in the RT3 state is 20.
また、ＲＴ２状態、ＲＴ４状態又はＲＴ５状態において、略称「ＲＴ０移行図柄」に係る図柄組合せ（後述の図１９７～図２０４参照）が有効ライン上に表示されると（移行条件（２）が成立すると）、主制御回路９０は、遊技状態をＲＴ２状態、ＲＴ４状態又はＲＴ５状態からＲＴ０状態に移行させる。 Furthermore, when a symbol combination referred to as an "RT0 transition symbol" (see Figures 197 to 204 below) is displayed on an active line in the RT2, RT4, or RT5 state (when transition condition (2) is met), the main control circuit 90 transitions the gaming state from the RT2, RT4, or RT5 state to the RT0 state.
また、ＲＴ０状態、ＲＴ２状態又はＲＴ４状態において、略称「ＲＴ１移行図柄」に係る図柄組合せ（後述の図１９７～図２０４参照）が有効ライン上に表示されると（移行条件（３）が成立すると）、主制御回路９０は、遊技状態をＲＴ０状態、ＲＴ２状態又はＲＴ４状態からＲＴ１状態に移行させる。 Furthermore, when a symbol combination referred to as an "RT1 transition symbol" (see Figures 197 to 204 below) is displayed on an active line in the RT0, RT2, or RT4 state (when transition condition (3) is met), the main control circuit 90 transitions the gaming state from the RT0, RT2, or RT4 state to the RT1 state.
また、ＲＴ０状態、ＲＴ４状態又はＲＴ５状態において、略称「ＲＴ２移行図柄」に係る図柄組合せ（後述の図１９７～図２０４参照）が有効ライン上に表示されると（移行条件（４）が成立すると）、主制御回路９０は、遊技状態をＲＴ０状態、ＲＴ４状態又はＲＴ５状態からＲＴ２状態に移行させる。 Furthermore, when a symbol combination referred to as an "RT2 transition symbol" (see Figures 197 to 204 below) is displayed on an active line in the RT0, RT4, or RT5 state (when transition condition (4) is met), the main control circuit 90 transitions the gaming state from the RT0, RT4, or RT5 state to the RT2 state.
また、ＲＴ２状態において、略称「ＲＴ３移行図柄」に係る図柄組合せ（後述の図１９７～図２０４参照）が有効ライン上に表示されると（移行条件（５）が成立すると）、主制御回路９０は、遊技状態をＲＴ２状態からＲＴ３状態に移行させる。 Furthermore, in the RT2 state, when a symbol combination referred to as an "RT3 transition symbol" (see Figures 197 to 204 described below) is displayed on an active line (when transition condition (5) is met), the main control circuit 90 transitions the gaming state from the RT2 state to the RT3 state.
また、ＲＴ２状態又はＲＴ５状態において、略称「ＲＴ４移行図柄」に係る図柄組合せ（後述の図１９７～図２０４参照）が有効ライン上に表示されると（移行条件（６）が成立すると）、主制御回路９０は、遊技状態をＲＴ２状態又はＲＴ５状態からＲＴ４状態に移行させる。 Furthermore, in the RT2 or RT5 state, when a symbol combination referred to as an "RT4 transition symbol" (see Figures 197 to 204 described below) is displayed on an active line (when transition condition (6) is met), the main control circuit 90 transitions the gaming state from the RT2 or RT5 state to the RT4 state.
また、ＲＴ４状態において、略称「ＲＴ５移行図柄」に係る図柄組合せ（後述の図１９７～図２０４参照）が有効ライン上に表示されると（移行条件（７）が成立すると）、主制御回路９０は、遊技状態をＲＴ４状態からＲＴ５状態に移行させる。 Furthermore, in the RT4 state, when a symbol combination referred to as an "RT5 transition symbol" (see Figures 197 to 204 described below) is displayed on an active line (when transition condition (7) is met), the main control circuit 90 transitions the gaming state from the RT4 state to the RT5 state.
ここで、パチスロ１では、他のＲＴ状態への移行条件として、有効ライン上に表示される図柄組合せを用いる場合、無限ＲＴ状態中は、当該図柄組合せが有効ライン上に表示されると、対応するＲＴ状態に移行させなければならない。略称「ＲＴ０移行図柄」～「ＲＴ５移行図柄」は、無限ＲＴ状態中に有効ライン上に表示されると、対応するＲＴ状態に移行することになる図柄組合せである。 Here, in Pachislot 1, if a symbol combination displayed on an active line is used as a condition for transitioning to another RT state, when that symbol combination appears on an active line during the infinite RT state, the game must transition to the corresponding RT state. Abbreviated "RT0 transition symbol" through "RT5 transition symbol" are symbol combinations that, when displayed on an active line during the infinite RT state, will transition to the corresponding RT state.
一方、有限ＲＴ状態では、略称「ＲＴ０移行図柄」～「ＲＴ５移行図柄」が有効ライン上に表示されても、対応するＲＴ状態に移行させない制御が可能である。そのため、本実施形態のパチスロ１では、有限ＲＴ状態であるＲＴ１状態又はＲＴ３状態では、略称「ＲＴ０移行図柄」～「ＲＴ５移行図柄」が有効ライン上に表示されてもＲＴ状態を移行させることなく、規定回数の遊技が行われることを契機にＲＴ状態を移行させることで、図１７８に示す遊技状態の遷移フローを実現している。 On the other hand, in the finite RT state, even if the symbols abbreviated as "RT0 transition symbols" through "RT5 transition symbols" are displayed on an active line, it is possible to control the game so that it does not transition to the corresponding RT state. Therefore, in the pachislot 1 of this embodiment, in the finite RT state of the RT1 state or RT3 state, even if the symbols abbreviated as "RT0 transition symbols" through "RT5 transition symbols" are displayed on an active line, the game state transition flow shown in Figure 178 is realized by transitioning to the RT state when a specified number of plays are played.
一方で、無限ＲＴ状態では、対応する図柄組合せが有効ライン上に表示されると他のＲＴ状態に移行しなければならないため、遊技性の観点から移行させたくないＲＴ状態が存在する場合には、対応するＲＴ状態中に、当該移行させたくないＲＴ状態への移行契機となっている図柄組合せが有効ライン上に表示されないように制御することで、図１７８に示す遊技状態の遷移フローを実現している。例えば、本実施形態では、ＲＴ４状態及びＲＴ５状態（より詳細には、更にＲＴ０状態も含む）では、ＲＴ３状態に移行することになる略称「ＲＴ３移行図柄」が有効ライン上に表示されないように制御することで、ＲＴ３状態への移行がＲＴ２状態からしか行われないようにしている。 On the other hand, in the infinite RT state, if the corresponding symbol combination appears on an active line, a transition to another RT state is required. Therefore, if there is an RT state to which a transition is not desired from the perspective of gameplay, the symbol combination that triggers a transition to the RT state to which a transition is not desired is controlled so as not to be displayed on an active line during the corresponding RT state, thereby realizing the game state transition flow shown in Figure 178. For example, in this embodiment, in the RT4 state and RT5 state (more specifically, including the RT0 state), the abbreviated "RT3 transition symbol" that will transition to the RT3 state is controlled so as not to be displayed on an active line, so that a transition to the RT3 state can only be made from the RT2 state.
また、ボーナス非当籤状態においてボーナス役が内部当籤役として決定されると、主制御回路９０は、遊技状態をボーナス非当籤状態からフラグ間状態に移行させる。具体的には、ボーナス役として名称「Ｆ＿クラウンＢＢ」又は「Ｆ＿青ＢＢ」に係る内部当籤役が決定されると（移行条件（８）が成立すると）、主制御回路９０は、遊技状態をボーナス非当籤状態からフラグ間状態のＲＴ６状態に移行させる。また、ボーナス役として名称「Ｆ＿赤ＢＢ」に係る内部当籤役が決定されると（移行条件（９）が成立すると）、主制御回路９０は、遊技状態をボーナス非当籤状態からフラグ間状態のＲＴ７状態に移行させる。 Furthermore, when a bonus role is determined as an internal winning role in a bonus non-winning state, the main control circuit 90 transitions the gaming state from the bonus non-winning state to the flag-interval state. Specifically, when an internal winning role named "F_Crown BB" or "F_Blue BB" is determined as the bonus role (when transition condition (8) is met), the main control circuit 90 transitions the gaming state from the bonus non-winning state to the flag-interval state RT6 state. Further, when an internal winning role named "F_Red BB" is determined as the bonus role (when transition condition (9) is met), the main control circuit 90 transitions the gaming state from the bonus non-winning state to the flag-interval state RT7 state.
また、フラグ間状態においてボーナス役が入賞すると、主制御回路９０は、遊技状態をフラグ間状態からボーナス状態に移行させる。本実施形態のパチスロ１では、ボーナス状態としてＣＢＢとＮＢＢとを有しており、名称「Ｆ＿クラウンＢＢ」が入賞する（略称「クラウンＢＢ」に係る図柄組合せ（後述の図１９７～図２０４参照）が有効ライン上に表示される）と（移行条件（１０）が成立すると）、主制御回路９０は、遊技状態をフラグ間状態からＣＢＢに移行させる。また、名称「Ｆ＿赤ＢＢ」又は「Ｆ＿青ＢＢ」が入賞する（略称「ＢＢ」に係る図柄組合せ（後述の図１９７～図２０４参照）が有効ライン上に表示される）と（移行条件（１１）が成立すると）、主制御回路９０は、遊技状態をフラグ間状態からＮＢＢに移行させる。 Furthermore, when a bonus combination is won in the flag gap state, the main control circuit 90 transitions the gaming state from the flag gap state to the bonus state. In this embodiment of the pachislot 1, the bonus states are CBB and NBB, and when the name "F_Crown BB" is won (the symbol combination associated with the abbreviation "Crown BB" (see Figures 197 to 204 described below) is displayed on the pay line) (when transition condition (10) is met), the main control circuit 90 transitions the gaming state from the flag gap state to CBB. Furthermore, when the name "F_Red BB" or "F_Blue BB" is won (the symbol combination associated with the abbreviation "BB" (see Figures 197 to 204 described below) is displayed on the pay line) (when transition condition (11) is met), the main control circuit 90 transitions the gaming state from the flag gap state to NBB.
また、ボーナス状態において規定枚数を超えるメダルが払い出され、ボーナス状態が終了すると（移行条件（１２）が成立すると）、主制御回路９０は、遊技状態をボーナス状態からボーナス非当籤状態のＲＴ０状態に移行させる。ここで、本実施形態では、ボーナス状態の終了契機となる規定枚数は、ＣＢＢにおいては「３９６枚」であり、ＮＢＢにおいては「２３２枚」である。 Furthermore, when more than the specified number of medals are paid out during the bonus state and the bonus state ends (when transition condition (12) is met), the main control circuit 90 transitions the gaming state from the bonus state to the RT0 state, in which no bonus has been won. Here, in this embodiment, the specified number of medals that triggers the end of the bonus state is "396 medals" for CBB and "232 medals" for NBB.
＜メインＲＯＭに記憶されているデータテーブルの構成＞
次に、メインＲＯＭ１０２に記憶されている各種データテーブルの構成について説明する。
<Configuration of data tables stored in the main ROM>
Next, the configuration of various data tables stored in the main ROM 102 will be described.
［図柄配置テーブル］
まず、図１７９を参照して、図柄配置テーブルについて説明する。図柄配置テーブルは、左リール３Ｌ、中リール３Ｃ及び右リール３Ｒのそれぞれの回転方向における各図柄の位置と、各位置に配置された図柄の種類を特定するデータ（以下、図柄コード（図１７９中の図柄コード表を参照）という）との対応関係を規定する。
[Pattern placement table]
First, the symbol arrangement table will be described with reference to Fig. 179. The symbol arrangement table defines the correspondence between the position of each symbol in the rotation direction of each of the left reel 3L, center reel 3C, and right reel 3R and data specifying the type of symbol arranged at each position (hereinafter referred to as symbol code (see symbol code table in Fig. 179)).
なお、第２実施形態のパチスロ１では、図柄コード表に示すように、各リールには、図柄「赤７」「青７」「ＢＡＲ」「リプレイ」「ベル１」「ベル２」「ベル３」「スイカ１」「スイカ２」及び「チェリー」の１０種類の図柄が表示されている。 In the pachislot 1 of the second embodiment, as shown in the symbol code table, ten types of symbols are displayed on each reel: "Red 7," "Blue 7," "BAR," "Replay," "Bell 1," "Bell 2," "Bell 3," "Watermelon 1," "Watermelon 2," and "Cherry."
［内部抽籤テーブル］
次に、図１８０～図１８２を参照して、内部当籤役を決定する際に参照される内部抽籤テーブルについて説明する。内部抽籤テーブルは、遊技状態毎に設けられ、各種内部当籤役と、各内部当籤役が決定されるときの抽籤値との対応関係を規定する。なお、ボーナス非当籤状態のＲＴ０状態中は、ＲＴ０用の内部抽籤テーブルが参照され、ボーナス非当籤状態のＲＴ１状態中は、ＲＴ１用の内部抽籤テーブルが参照され、ボーナス非当籤状態のＲＴ２状態中は、ＲＴ２用の内部抽籤テーブルが参照され、ボーナス非当籤状態のＲＴ３状態中は、ＲＴ３用の内部抽籤テーブルが参照され、ボーナス非当籤状態のＲＴ４状態中は、ＲＴ４用の内部抽籤テーブルが参照され、ボーナス非当籤状態のＲＴ５状態中は、ＲＴ５用の内部抽籤テーブルが参照される。
[Internal lottery table]
Next, the internal lottery table that is referenced when determining the internal winning combination will be described with reference to Figures 180 to 182. The internal lottery table is provided for each gaming state, and defines the correspondence between various internal winning combinations and the lottery values when each internal winning combination is determined. During the RT0 state when a bonus has not been won, the internal lottery table for RT0 is referenced, during the RT1 state when a bonus has not been won, the internal lottery table for RT1 is referenced, during the RT2 state when a bonus has not been won, the internal lottery table for RT2 is referenced, during the RT3 state when a bonus has not been won, the internal lottery table for RT3 is referenced, during the RT4 state when a bonus has not been won, the internal lottery table for RT4 is referenced, and during the RT5 state when a bonus has not been won, the internal lottery table for RT5 is referenced.
また、内部当籤役「Ｆ＿クラウンＢＢ」を持ち越しているフラグ間状態のＲＴ６状態中は、クラウンＢＢフラグ間用（ＲＴ６）の内部抽籤テーブルが参照され、内部当籤役「Ｆ＿赤ＢＢ」を持ち越しているフラグ間状態のＲＴ７状態中は、赤ＢＢフラグ間用（ＲＴ７）の内部抽籤テーブルが参照され、内部当籤役「Ｆ＿青ＢＢ」を持ち越しているフラグ間状態のＲＴ６状態中は、青ＢＢフラグ間用（ＲＴ６）の内部抽籤テーブルが参照される。
また、ＣＢＢのボーナス状態中は、ＣＢＢ用の内部抽籤テーブルが参照され、ＮＢＢのボーナス状態中は、ＮＢＢ用の内部抽籤テーブルが参照される。
In addition, during the RT6 state of the flag interval state where the internal winning role "F_Crown BB" is carried over, the internal lottery table for the Crown BB flag interval (RT6) is referenced, during the RT7 state of the flag interval state where the internal winning role "F_Red BB" is carried over, the internal lottery table for the Red BB flag interval (RT7) is referenced, and during the RT6 state of the flag interval state where the internal winning role "F_Blue BB" is carried over, the internal lottery table for the Blue BB flag interval (RT6) is referenced.
Furthermore, during the CBB bonus state, the internal lottery table for CBB is referenced, and during the NBB bonus state, the internal lottery table for NBB is referenced.
［内部当籤役と図柄組合せとの対応表（図柄組合せ決定テーブル）］
次に、図１８３～図１９６を参照して、内部当籤役と図柄組合せとの対応表（図柄組合せ決定テーブル）について説明する。図柄組合せ決定テーブルは、各種内部当籤役と、各内部当籤役に対応付けられた、有効ライン上に表示可能な図柄組合せ（コンビネーション）との対応関係を規定する。すなわち、内部当籤役が決定されると、有効ライン上に表示可能な図柄組合せの種別（入賞可能な表示役の種別）が一義的に決定される。
[Internal winning combination and symbol combination correspondence table (symbol combination determination table)]
Next, a correspondence table (symbol combination determination table) between internal winning combinations and symbol combinations will be described with reference to Figures 183 to 196. The symbol combination determination table defines the correspondence between various internal winning combinations and symbol combinations (combinations) that can be displayed on the pay lines, which are associated with each internal winning combination. In other words, once an internal winning combination is determined, the type of symbol combination that can be displayed on the pay lines (the type of display combination that can win a prize) is uniquely determined.
各図柄組合せ決定テーブル中の図柄組合せ欄に記載の各種データは、左リール３Ｌ、中リール３Ｃ及び右リール３Ｒに渡って設定された有効ラインに沿って表示を許可する図柄組合せを識別するためのデータである。なお、図柄組合せ（表示役）欄に記載の各名称と、具体的な図柄組合せとの関係は、後述の図１９７～図２０４において説明する。 The various data listed in the symbol combination column in each symbol combination determination table is data for identifying symbol combinations that are permitted to be displayed along the active pay lines set across the left reel 3L, center reel 3C, and right reel 3R. The relationship between each name listed in the symbol combination (display combination) column and specific symbol combinations will be explained below in Figures 197 to 204.
また、図柄組合せ決定テーブル中に記載の「○」印は、決定された内部当籤役において、有効ライン上に表示可能な図柄組合せ（コンビネーション）、すなわち、入賞可能となる表示役を示す。なお、図柄組合せ決定テーブルには、「内部当籤役」が「はずれ」となる場合が規定されていないが、これは、図１８３～図１９６に示した図柄組合せテーブルにより規定されている全ての図柄組合せの表示が許可されないことを示す。 The "○" marks in the symbol combination determination table indicate symbol combinations that can be displayed on the active line for the determined internal winning combination, i.e., winning combinations. The symbol combination determination table does not specify when the "internal winning combination" will result in a "lose." This means that the display of all symbol combinations specified in the symbol combination tables shown in Figures 183 to 196 is not permitted.
本実施形態のパチスロ１では、主制御回路９０（メインＣＰＵ１０１）は、内部当籤役及び遊技状態に応じて停止制御を異ならせ、所定の役が内部当籤役として決定された場合に、図１８３～図１９６に示す対応関係の図柄組合せ（コンビネーション）を表示可能とするように左リール３Ｌ、中リール３Ｃ及び右リール３Ｒの回転停止制御を行う。なお、図１８３～図１９６に示す対応表では、決定された内部当籤役に対して表示可能な全ての図柄組合せを「○」印で列挙しているが、優先して引き込む図柄の関係上、「○」印が付された図柄組合せであっても表示されないことがある。 In the pachislot 1 of this embodiment, the main control circuit 90 (main CPU 101) varies stop control depending on the internal winning combination and the game status, and when a predetermined combination is determined as the internal winning combination, controls the rotation stop of the left reel 3L, center reel 3C, and right reel 3R so that the corresponding symbol combinations shown in Figures 183 to 196 can be displayed. Note that in the correspondence tables shown in Figures 183 to 196, all symbol combinations that can be displayed for the determined internal winning combination are listed with an "O" mark, but due to the symbols that are preferentially drawn, even symbol combinations marked with an "O" may not be displayed.
［図柄組合せの内容］
次に、図１９７～図２０４を参照して、図柄組合せの具体的な内容について説明する。図１９７～図２０４において、コンビネーション欄は、各リール３Ｌ、３Ｃ、３Ｒが停止した場合に、有効ラインに沿って表示される各リール３Ｌ、３Ｃ、３Ｒの図柄を示し、名称欄は、コンビネーション欄が示す図柄の組合せの名称を意味する。また、払出欄は、対応する図柄の組合せ（コンビネーション）が表示された際に払い出されるメダルの枚数を規定する。また、略称欄は、それぞれの図柄の組合せの役割や、それぞれの図柄の組合せの特徴からつけられた略称を示す。
[Contents of design combination]
Next, the specific contents of the symbol combinations will be explained with reference to Figures 197 to 204. In Figures 197 to 204, the combination column shows the symbols of each reel 3L, 3C, and 3R that are displayed along the pay line when each reel 3L, 3C, and 3R stops, and the name column indicates the name of the symbol combination shown in the combination column. Furthermore, the payout column specifies the number of medals that will be paid out when the corresponding symbol combination is displayed. Furthermore, the abbreviation column shows the role of each symbol combination and an abbreviation given to each symbol combination based on its characteristics.
コンビネーション名「Ｒ＿３ｒｄ移行＿０１」～「Ｒ＿１ｓｔ移行＿１８」は、略称「ＲＴ２移行図柄」に係る図柄組合せであり、有効ラインに沿って表示されると、０枚のメダルが払い出される。また、上述したように、略称「ＲＴ２移行図柄」に係る図柄組合せは、無限ＲＴ状態中に有効ラインに沿って表示されると、遊技状態がＲＴ２状態に移行する（図１７８参照）。 Combination names "R_3rd Transition_01" to "R_1st Transition_18" are symbol combinations referred to as "RT2 Transition Symbols" and, when they are displayed along an active line, 0 medals will be paid out. Also, as mentioned above, when symbol combinations referred to as "RT2 Transition Symbols" are displayed along an active line during the infinite RT state, the game state will transition to the RT2 state (see Figure 178).
また、コンビネーション名「Ｔ＿停止制御Ａ」～「Ｔ＿停止制御Ｌ＿０２」は、略称「制御用出目」であり、有効ラインに沿って表示されると、０枚のメダルが払い出される。 In addition, the combination names "T_StopControlA" to "T_StopControlL_02" are abbreviated as "control results", and when they are displayed along an active line, 0 medals will be paid out.
また、コンビネーション名「Ｃ＿７ＲＢＲ＿０１」「Ｃ＿７ＲＢＲ＿０２」は、第一種特別役物の連続作動装置（ＢＢ）に係る図柄組合せであり、略称を「クラウンＢＢ」とする。略称「クラウンＢＢ」の図柄組合せが有効ラインに沿って表示されると、遊技状態がボーナス状態（ＣＢＢ）に移行する（図１７８参照）。 The combination names "C_7RBR_01" and "C_7RBR_02" are symbol combinations related to the continuous operation device (BB) of the first-class special device, and are abbreviated as "Crown BB." When the symbol combination with the abbreviated name "Crown BB" is displayed along the pay line, the game state transitions to the bonus state (CBB) (see Figure 178).
また、コンビネーション名「Ｃ＿７ＲＲＲ」～「Ｃ＿７ＢＢＢ＿０２」は、第一種特別役物の連続作動装置（ＢＢ）に係る図柄組合せであり、略称を「ＢＢ」とする。略称「ＢＢ」の図柄組合せが有効ラインに沿って表示されると、遊技状態がボーナス状態（ＮＢＢ）に移行する（図１７８参照）。 Furthermore, combination names "C_7RRR" to "C_7BBB_02" are symbol combinations related to the continuous operation device (BB) of the first-class special device, and are abbreviated as "BB." When a symbol combination with the abbreviation "BB" is displayed along the pay line, the game state transitions to the bonus state (NBB) (see Figure 178).
また、コンビネーション名「Ｃ＿ＣＤリプ」～「Ｃ＿ＣＵリプ＿０９」は、略称「斜めリプレイ」に係る図柄組合せであり、有効ラインに沿って表示されると、再遊技の作動が行われる。なお、略称「斜めリプレイ」に係る図柄組合せは、３行×３列の図柄を結ぶ擬似的なラインのうちの斜めのライン（クロスダウンライン又はクロスアップライン）に図柄「リプレイ」が表示される図柄組合せである。 Furthermore, combination names "C_CD Replay" through "C_CU Replay_09" are symbol combinations abbreviated as "Diagonal Replay," and when they are displayed along an active line, a replay is activated. Furthermore, symbol combinations abbreviated as "Diagonal Replay" are symbol combinations in which the "Replay" symbol is displayed on a diagonal line (cross-down line or cross-up line) among the pseudo-lines connecting symbols in a 3-row x 3-column arrangement.
また、コンビネーション名「Ｃ＿ＲＴ４リプ＿０１」～「Ｃ＿ＲＴ４リプ＿０３」は、略称「小山リプレイ」（別名を略称「ＲＴ４移行図柄」という）に係る図柄組合せであり、有効ラインに沿って表示されると、再遊技の作動が行われる。また、上述したように、略称「小山リプレイ（＝ＲＴ４移行図柄）」に係る図柄組合せは、無限ＲＴ状態中に有効ラインに沿って表示されると、遊技状態がＲＴ４状態に移行する（図１７８参照）。なお、略称「小山リプレイ」に係る図柄組合せは、左のリール３Ｌの下段の単位図柄表示領域、中のリール３Ｃの中段の単位図柄表示領域、及び右のリール３Ｒの下段の単位図柄表示領域に図柄「リプレイ」が表示される図柄組合せである。 The combination names "C_RT4Replay_01" to "C_RT4Replay_03" are symbol combinations with the abbreviation "Koyama Replay" (also known as the abbreviation "RT4 transition symbol"), and when they are displayed along an active line, a replay is activated. As mentioned above, when a symbol combination with the abbreviation "Koyama Replay (= RT4 transition symbol)" is displayed along an active line during the infinite RT state, the game state transitions to the RT4 state (see Figure 178). The symbol combination with the abbreviation "Koyama Replay" is a symbol combination in which the symbol "Replay" is displayed in the lower unit symbol display area of the left reel 3L, the middle unit symbol display area of the middle reel 3C, and the lower unit symbol display area of the right reel 3R.
また、コンビネーション名「Ｃ＿ＲＴ３リプＡ＿０１」～「Ｃ＿ＲＴ３リプＤ＿０４」は、略称「弱チェリプ」（別名を略称「ＲＴ３移行図柄」という）に係る図柄組合せであり、有効ラインに沿って表示されると、再遊技の作動が行われる。また、上述したように、略称「弱チェリプ（＝ＲＴ３移行図柄）」に係る図柄組合せは、無限ＲＴ状態中に有効ラインに沿って表示されると、遊技状態がＲＴ３状態に移行する（図１７８参照）。なお、略称「弱チェリプ」に係る図柄組合せは、停止操作のタイミングが適切である場合に、左のリール３Ｌの上段又は下段の単位図柄表示領域に図柄「チェリー」が表示される図柄組合せである。 In addition, the combination names "C_RT3 Lip A_01" to "C_RT3 Lip D_04" are symbol combinations abbreviated as "Weak Cherry Lip" (also known as "RT3 Transition Symbols"), and when they are displayed along an active line, a replay is activated. Also, as mentioned above, when a symbol combination abbreviated as "Weak Cherry Lip (= RT3 Transition Symbol)" is displayed along an active line during the infinite RT state, the game state transitions to the RT3 state (see Figure 178). Furthermore, a symbol combination abbreviated as "Weak Cherry Lip" is a symbol combination that displays the symbol "Cherry" in the unit symbol display area on the upper or lower row of the left reel 3L when the timing of the stop operation is appropriate.
また、コンビネーション名「Ｃ＿ＢＢリプ＿０１」～「Ｃ＿ＢＢリプ＿１８」は、略称「ＢＢ中リプレイ」に係る図柄組合せである。略称「ＢＢ中リプレイ」の図柄組合せが有効ラインに沿って表示されると、再遊技の作動が行われる。 In addition, the combination names "C_BB Replay_01" to "C_BB Replay_18" are symbol combinations associated with the abbreviation "BB Replay." When the symbol combination associated with the abbreviation "BB Replay" is displayed along an active line, a replay is activated.
また、コンビネーション名「Ｃ＿ＢＴリプ＿０１」～「Ｃ＿ＴＰリプ＿０３」は、略称「平行リプレイ」（別名を略称「ＲＴ１移行図柄」という）に係る図柄組合せであり、有効ラインに沿って表示されると、再遊技の作動が行われる。また、上述したように、略称「平行リプレイ（＝ＲＴ１移行図柄）」に係る図柄組合せは、無限ＲＴ状態中に有効ラインに沿って表示されると、遊技状態がＲＴ１状態に移行する（図１７８参照）。なお、略称「平行リプレイ」に係る図柄組合せは、３行×３列の図柄を結ぶ擬似的なラインのうちの平行なライン（ボトムライン、センターライン又はトップライン）に図柄「リプレイ」が表示される図柄組合せである。 In addition, the combination names "C_BT Replay_01" to "C_TP Replay_03" are symbol combinations abbreviated as "Parallel Replay" (also known as "RT1 Transition Symbols"), and when they are displayed along an active line, a replay is activated. As mentioned above, when a symbol combination abbreviated as "Parallel Replay (= RT1 Transition Symbols)" is displayed along an active line during the infinite RT state, the game state transitions to the RT1 state (see Figure 178). Furthermore, symbol combinations abbreviated as "Parallel Replay" are symbol combinations in which the symbol "Replay" is displayed on a parallel line (bottom line, center line, or top line) among the pseudo lines connecting the symbols in a 3-row x 3-column arrangement.
また、コンビネーション名「Ｃ＿ＲＴ５＿０１」～「Ｃ＿ＲＴ５リプ＿０９」は、略称「強チャンスリプ」（別名を略称「ＲＴ５移行図柄」という）に係る図柄組合せであり、有効ラインに沿って表示されると、再遊技の作動が行われる。また、上述したように、略称「強チャンスリプ（＝ＲＴ５移行図柄）」に係る図柄組合せは、無限ＲＴ状態中に有効ラインに沿って表示されると、遊技状態がＲＴ５状態に移行する（図１７８参照）。なお、略称「強チャンスリプ」に係る図柄組合せは、左のリール３Ｌの中段の単位図柄表示領域、中のリール３Ｃの中段の単位図柄表示領域、及び右のリール３Ｒの上段の単位図柄表示領域に図柄「リプレイ」が表示される図柄組合せである。 Furthermore, combination names "C_RT5_01" to "C_RT5 Replay_09" are symbol combinations abbreviated as "Strong Chance Replay" (also known as "RT5 Transition Symbols"), and when they are displayed along an active line, a replay is activated. Also, as mentioned above, when a symbol combination abbreviated as "Strong Chance Replay" (= RT5 Transition Symbols) is displayed along an active line during the infinite RT state, the game state transitions to the RT5 state (see Figure 178). Furthermore, symbol combinations abbreviated as "Strong Chance Replay" are symbol combinations in which the symbol "Replay" is displayed in the middle unit symbol display area of the left reel 3L, the middle unit symbol display area of the middle reel 3C, and the upper unit symbol display area of the right reel 3R.
また、コンビネーション名「Ｃ＿ＣＤ７リプＡ＿０１」～「Ｃ＿ＣＵ７リプＣ＿０４」は、略称「７揃いリプ」（別名を略称「ＲＴ５移行図柄」という）に係る図柄組合せであり、有効ラインに沿って表示されると、再遊技の作動が行われる。また、上述したように、略称「７揃いリプ（＝ＲＴ５移行図柄）」に係る図柄組合せは、無限ＲＴ状態中に有効ラインに沿って表示されると、遊技状態がＲＴ５状態に移行する（図１７８参照）。なお、略称「７揃いリプ」に係る図柄組合せは、停止操作のタイミングが適切である場合に、３行×３列の図柄を結ぶ擬似的なラインのうちの何れかに図柄「赤７」又は図柄「青７」が表示される図柄組合せである。 The combination names "C_CD7 Lip A_01" to "C_CU7 Lip C_04" are symbol combinations abbreviated as "7-line Lip" (also known as "RT5 transition symbol"), and when they are displayed along an active line, a replay is activated. As mentioned above, when a symbol combination abbreviated as "7-line Lip (= RT5 transition symbol)" is displayed along an active line during the infinite RT state, the game state transitions to the RT5 state (see Figure 178). The symbol combinations abbreviated as "7-line Lip" are symbol combinations in which the symbol "red 7" or the symbol "blue 7" is displayed on one of the pseudo lines connecting the symbols in a 3-row x 3-column array when the timing of the stop operation is appropriate.
また、コンビネーション名「Ｃ＿ＣＵＢＡＲリプＡ」～「Ｃ＿ＢＴＢＡＲリプＣ＿０２」は、略称「ＢＡＲ揃いリプ」（別名を略称「ＲＴ５移行図柄」という）に係る図柄組合せであり、有効ラインに沿って表示されると、再遊技の作動が行われる。また、上述したように、略称「ＢＡＲ揃いリプ（＝ＲＴ５移行図柄）」に係る図柄組合せは、無限ＲＴ状態中に有効ラインに沿って表示されると、遊技状態がＲＴ５状態に移行する（図１７８参照）。なお、略称「ＢＡＲ揃いリプ」に係る図柄組合せは、停止操作のタイミングが適切である場合に、３行×３列の図柄を結ぶ擬似的なラインのうちの何れかに図柄「ＢＡＲ」が表示される図柄組合せである。 In addition, the combination names "C_CUBAR RIP A" to "C_BTBAR RIP C_02" are symbol combinations abbreviated as "BAR Align RIP" (also known as "RT5 Transition Symbol"), and when they are displayed along an active line, a replay is activated. Also, as mentioned above, when a symbol combination abbreviated as "BAR Align RIP (= RT5 Transition Symbol)" is displayed along an active line during the infinite RT state, the game state transitions to the RT5 state (see Figure 178). Furthermore, the symbol combination abbreviated as "BAR Align RIP" is a symbol combination in which the symbol "BAR" is displayed on one of the pseudo lines connecting the 3 rows x 3 columns of symbols when the timing of the stop operation is appropriate.
また、コンビネーション名「Ｃ＿フェイクＡ＿０１」～「Ｃ＿フェイクＧ＿０４」は、略称「フェイクリプ」に係る図柄組合せであり、有効ラインに沿って表示されると、再遊技の作動が行われる。また、コンビネーション名「Ｃ＿特殊リプＡ＿０１」～「Ｃ＿特殊リプＤ＿０２」は、略称「リーチ目リプ」に係る図柄組合せであり、有効ラインに沿って表示されると、再遊技の作動が行われる。 Furthermore, the combination names "C_Fake A_01" to "C_Fake G_04" are symbol combinations that are abbreviated as "Fake Lip," and when they are displayed along an active line, a replay will be activated.Furthermore, the combination names "C_Special Lip A_01" to "C_Special Lip D_02" are symbol combinations that are abbreviated as "Reach Eye Lip," and when they are displayed along an active line, a replay will be activated.
また、コンビネーション名「Ｃ＿ＣＤベルＡＡＡ＿０１」～「Ｃ＿ＢＴベル＿０９」は、略称「ベル」に係る図柄組合せであり、有効ラインに沿って表示されると、８枚のメダルが払い出される。なお、略称「ベル」に係る図柄組合せのうち、「Ｃ＿ＣＤベルＡＡＡ＿０１」～「Ｃ＿ＣＤベルＢＢＢ」に係る図柄組合せは、３行×３列の図柄を結ぶ擬似的なラインのうちのクロスダウン（ＣＤ）ラインに図柄「ベル」が表示される図柄組合せであり、以下では、「ＣＤベル」と呼ぶことがある。同様に、略称「ベル」に係る図柄組合せのうち、「Ｃ＿ＴＰベル＿０１」～「Ｃ＿ＴＰベル＿１８」に係る図柄組合せは、トップ（ＴＰ）ラインに図柄「ベル」が表示される図柄組合せであり、以下では、「ＴＰベル」と呼ぶことがあり、「Ｃ＿ＣＴベル＿０１」～「Ｃ＿ＣＴベル＿０６」に係る図柄組合せは、センター（ＣＴ）ラインに図柄「ベル」が表示される図柄組合せであり、以下では、「ＣＴベル」と呼ぶことがあり、「Ｃ＿ＣＵベル＿０１」～「Ｃ＿ＣＵベル＿１８」に係る図柄組合せは、クロスアップ（ＣＵ）ラインに図柄「ベル」が表示される図柄組合せであり、以下では、「ＣＵベル」と呼ぶことがあり、「Ｃ＿ＢＴベル＿０１」～「Ｃ＿ＢＴベル＿０９」に係る図柄組合せは、ボトム（ＢＴ）ラインに図柄「ベル」が表示される図柄組合せであり、以下では、「ＢＴベル」と呼ぶことがある。 Furthermore, the combination names "C_CD Bell AAA_01" to "C_BT Bell_09" are symbol combinations associated with the abbreviation "Bell," and when they appear along an active line, eight medals are paid out. Among the symbol combinations associated with the abbreviation "Bell," the symbol combinations "C_CD Bell AAA_01" to "C_CD Bell BBB" are symbol combinations in which the "Bell" symbol appears on the cross-down (CD) line of the pseudo-lines connecting the symbols in a 3-row x 3-column arrangement, and are hereinafter sometimes referred to as "CD Bell." Similarly, of the symbol combinations associated with the abbreviation "bell," symbol combinations associated with "C_TP bell_01" to "C_TP bell_18" are symbol combinations in which the "bell" symbol is displayed on the top (TP) line and may be referred to below as "TP bells," symbol combinations associated with "C_CT bell_01" to "C_CT bell_06" are symbol combinations in which the "bell" symbol is displayed on the center (CT) line and may be referred to below as "CT bells," symbol combinations associated with "C_CU bell_01" to "C_CU bell_18" are symbol combinations in which the "bell" symbol is displayed on the cross-up (CU) line and may be referred to below as "CU bells," and symbol combinations associated with "C_BT bell_01" to "C_BT bell_09" are symbol combinations in which the "bell" symbol is displayed on the bottom (BT) line and may be referred to below as "BT bells."
また、コンビネーション名「Ｃ＿左１枚役Ａ＿０１」～「Ｃ＿右１枚役Ｂ＿０６」は、略称「１枚出目」に係る図柄組合せであり、有効ラインに沿って表示されると、１枚のメダルが払い出される。 In addition, the combination names "C_Left 1 Coin A_01" to "C_Right 1 Coin B_06" are symbol combinations that are abbreviated as "1 Coin Out," and when they appear along an active line, one medal will be paid out.
また、コンビネーション名「Ｃ＿左移行役＿０１」～「Ｃ＿右移行役＿０６」は、略称「ＲＴ０移行図柄」に係る図柄組合せであり、有効ラインに沿って表示されると、１枚のメダルが払い出されるとともに、遊技状態がＲＴ０状態に移行する（図１７８参照）。 In addition, the combination names "C_Left Transition Symbol_01" to "C_Right Transition Symbol_06" are symbol combinations that are abbreviated as "RT0 Transition Symbols," and when they are displayed along an active line, one medal is paid out and the game state transitions to the RT0 state (see Figure 178).
また、コンビネーション名「Ｃ＿スイカＡ＿０１」～「Ｃ＿スイカＦ＿０２」は、略称「スイカ」に係る図柄組合せであり、有効ラインに沿って表示されると、３枚のメダルが払い出される。また、コンビネーション名「Ｃ＿チェリーＡ＿０１」～「Ｃ＿チェリーＥ＿０２」は、略称「チェリー」に係る図柄組合せであり、有効ラインに沿って表示されると、３枚のメダルが払い出される。 Furthermore, the combination names "C_Watermelon A_01" to "C_Watermelon F_02" are symbol combinations associated with the abbreviation "Watermelon," and when they are displayed along an active line, three medals will be paid out. Furthermore, the combination names "C_Cherry A_01" to "C_Cherry E_02" are symbol combinations associated with the abbreviation "Cherry," and when they are displayed along an active line, three medals will be paid out.
また、コンビネーション名「Ｃ＿ＳＰ役Ａ＿０１」～「Ｃ＿ＳＰ役Ｇ」は、略称「確定出目」に係る図柄組合せであり、有効ラインに沿って表示されると、１枚のメダルが払い出される。また、コンビネーション名「Ｃ＿Ｖベル＿０１」～「Ｃ＿Ｖベル＿１８」は、略称「ＣＢＢ中ベル」に係る図柄組合せであり、有効ラインに沿って表示されると、１２枚のメダルが払い出される。 Furthermore, combination names "C_SP Role A_01" to "C_SP Role G" are symbol combinations associated with the abbreviation "Determined Outcome," and when they are displayed along an active line, one medal will be paid out. Furthermore, combination names "C_V Bell_01" to "C_V Bell_18" are symbol combinations associated with the abbreviation "CBB Medium Bell," and when they are displayed along an active line, twelve medals will be paid out.
［当籤役と停止表示される図柄組合せとの対応関係］
続いて、図２０５を参照して、内部当籤役と停止表示される図柄組合せとの対応関係について説明する。なお、図２０５は、決定され得る各種内部当籤役と、各内部当籤役決定時に停止表示される図柄組合せ（略称）との対応関係を示す図である。
[Correspondence between winning combinations and symbol combinations that are stopped and displayed]
Next, the correspondence between the internal winning combinations and the symbol combinations that are stopped and displayed will be described with reference to Fig. 205. Fig. 205 is a diagram showing the correspondence between various internal winning combinations that can be determined and the symbol combinations (abbreviations) that are stopped and displayed when each internal winning combination is determined.
本実施形態のパチスロ１では、遊技者の停止操作の順序（押し順）に応じて表示される図柄組合せが異なる役、いわゆる「押し順役」を設ける。本実施形態のパチスロ１では、「Ｆ＿６択維持リプ１２３」～「Ｆ＿６択維持リプ３２１」、「Ｆ＿６択突入リプ１２３」～「Ｆ＿６択突入リプ３２１」、「Ｆ＿６択転落リプ１２３」～「Ｆ６択転落リプ３２１」、「Ｆ＿３択昇格リプ１ｘｘ」～「Ｆ＿３択昇格リプ３ｘｘ」、及び「Ｆ＿１２３ベルＡ」～「Ｆ＿３２１ベルＢ」が押し順役である。なお、以下では、「Ｆ＿６択維持リプ１２３」～「Ｆ＿６択維持リプ３２１」を「６択維持リプ」と呼ぶことがあり、「Ｆ＿６択突入リプ１２３」～「Ｆ＿６択突入リプ３２１」を「６択突入リプ」と呼ぶことがあり、「Ｆ＿６択転落リプ１２３」～「Ｆ６択転落リプ３２１」を「６択転落リプ」と呼ぶことがあり、「Ｆ＿３択昇格リプ１ｘｘ」～「Ｆ＿３択昇格リプ３ｘｘ」を「３択昇格リプ」と呼ぶことがあり、「Ｆ＿１２３ベルＡ」～「Ｆ＿３２１ベルＢ」を「押し順ベル」と呼ぶことがある。 The pachislot 1 of this embodiment provides so-called "push order roles" in which different symbol combinations are displayed depending on the order in which the player performs the stop operations (push order). In the pachislot 1 of this embodiment, the push order roles are "F_6-Choice Maintenance Lip 123" to "F_6-Choice Maintenance Lip 321," "F_6-Choice Entry Lip 123" to "F_6-Choice Entry Lip 321," "F_6-Choice Fall Lip 123" to "F_6-Choice Fall Lip 321," "F_3-Choice Promotion Lip 1xx" to "F_3-Choice Promotion Lip 3xx," and "F_123 Bell A" to "F_321 Bell B." Note that below, "F_6-choice maintenance reply 123" to "F_6-choice maintenance reply 321" may be referred to as "6-choice maintenance replies", "F_6-choice entry reply 123" to "F_6-choice entry reply 321" may be referred to as "6-choice entry replies", "F_6-choice fall reply 123" to "F_6-choice fall reply 321" may be referred to as "6-choice fall replies", "F_3-choice promotion reply 1xx" to "F_3-choice promotion reply 3xx" may be referred to as "3-choice promotion replies", and "F_123 Bell A" to "F_321 Bell B" may be referred to as "push order bells".
上述した通り、押し順役には、その名称の一部に、正解となる押し順を示す。例えば、名称の一部に「１ｘｘ」とある内部当籤役は、正解となる押し順が、第１停止操作が左リール３Ｌに対するものであることを意味し、名称の一部に「２ｘｘ」とある内部当籤役は、正解となる押し順が、第１停止操作が中リール３Ｃに対するものであることを意味し、名称の一部に「３ｘｘ」とある内部当籤役は、正解となる押し順が、第１停止操作が右リール３Ｒに対するものであることを意味する。また、内部当籤役の名称の一部に「１２３」とある内部当籤役は、正解となる押し順が「左、中、右」の順であることを意味し、内部当籤役の名称の一部に「１３２」とある内部当籤役は、正解となる押し順が「左、右、中」の順であることを意味し、内部当籤役の名称の一部に「２１３」とある内部当籤役は、正解となる押し順が「中、左、右」の順であることを意味し、内部当籤役の名称の一部に「２３１」とある内部当籤役は、正解となる押し順が「左、右、中」の順であることを意味し、内部当籤役の名称の一部に「３１２」とある内部当籤役は、正解となる押し順が「右、左、中」の順であることを意味し、内部当籤役の名称の一部に「３２１」とある内部当籤役は、正解となる押し順が「右、中、左」の順であることを意味する。 As mentioned above, the correct press order is indicated as part of the name of each push order role. For example, an internal winning role with "1xx" as part of its name means that the correct press order is for the first stop operation to be on the left reel 3L, an internal winning role with "2xx" as part of its name means that the correct press order is for the first stop operation to be on the middle reel 3C, and an internal winning role with "3xx" as part of its name means that the correct press order is for the first stop operation to be on the right reel 3R. In addition, an internal winning combination with "123" as part of its name means that the correct pressing order is "left, center, right", an internal winning combination with "132" as part of its name means that the correct pressing order is "left, right, center", and an internal winning combination with "213" as part of its name means that the correct pressing order is "center, left, right". An internal winning combination with "231" as part of its name means that the correct button press order is "left, right, center", an internal winning combination with "312" as part of its name means that the correct button press order is "right, left, center", and an internal winning combination with "321" as part of its name means that the correct button press order is "right, center, left".
図２０５（Ａ）は、表示される図柄組合せが押し順に関係のない役（非押し順役）における内部当籤役と停止表示される図柄組合せとの対応関係である。パチスロ１では、非押し順役が内部当籤役として決定されると、図２０５（Ａ）において対応付けられた図柄組合せの略称のうち、図１８３～図１９６に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。なお、非押し順役のうち内部当籤役「Ｆ＿クラウンＢＢ」「Ｆ＿赤ＢＢ」及び「Ｆ＿青ＢＢ」は、所謂取りこぼしが生じる当籤役であり、停止操作のタイミングが正確である場合（所謂、目押しが正確である場合）に、図２０５（Ａ）に示す図柄組合せの略称のうちの、図１８３～図１９６に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。 Figure 205(A) shows the correspondence between internal winning combinations and the symbol combinations that are displayed when the displayed symbol combination is not related to the push order (non-push order combination). In Pachislot 1, when a non-push order combination is determined as an internal winning combination, one of the abbreviations of the symbol combinations associated in Figure 205(A) that can be displayed, shown in Figures 183 to 196, is displayed along the active line. Note that the internal winning combinations "F_Crown BB," "F_Red BB," and "F_Blue BB" among the non-push order combinations, are winning combinations that can result in missed wins, and when the timing of the stop operation is accurate (when the timing of the push is accurate), one of the abbreviations of the symbol combinations shown in Figure 205(A) that can be displayed, shown in Figures 183 to 196, is displayed along the active line.
図２０５（Ｂ）は、表示される図柄組合せが押し順に関係のある役（押し順役）における内部当籤役と停止表示される図柄組合せとの対応関係である。なお、図２０５（Ｂ）では、「押し順ベル」の対応関係は省略しているが、「押し順ベル」が内部当籤役として決定された場合の表示される図柄組合せについては、後に後述する。 Figure 205(B) shows the correspondence between the internal winning combination and the symbol combination that stops and is displayed when the displayed symbol combination is related to the push order (push order role). Note that Figure 205(B) omits the correspondence for the "push order bell," but the symbol combination that is displayed when the "push order bell" is determined as the internal winning combination will be described later.
図２０５（Ｂ）に示すように、内部当籤役「６択維持リプ」は、押し順に応じて表示される図柄組合せが異なり、押し順が正解である場合には、コンビネーション名「Ｃ＿ＣＵリプ」に係る図柄組合せのうちの図１８３～図１９６に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。一方、押し順が正解でない場合には、コンビネーション名「Ｃ＿ＢＴリプ」又は「Ｃ＿ＣＴリプ」に係る図柄組合せのうちの図１８３～図１９６に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。 As shown in Figure 205 (B), the internal winning role "6-choice maintenance lip" displays different symbol combinations depending on the button press order, and if the button press order is correct, one of the symbol combinations associated with the combination name "C_CU lip" that can be displayed and shown in Figures 183 to 196 will be displayed along the active line. On the other hand, if the button press order is incorrect, one of the symbol combinations associated with the combination name "C_BT lip" or "C_CT lip" that can be displayed and shown in Figures 183 to 196 will be displayed along the active line.
なお、コンビネーション名「Ｃ＿ＣＵリプ」とは、略称「斜めリプレイ」のうちのコンビネーション名「Ｃ＿ＣＤリプ」以外の「Ｃ＿ＣＵリプ＿０１」～「Ｃ＿ＣＵリプ＿０９」をいう（図１９７～図２０４参照）。また、コンビネーション名「Ｃ＿ＢＴリプ」とは、略称「平行リプレイ（ＲＴ１移行図柄）」のうちのコンビネーション名「Ｃ＿ＢＴリプ＿０１」～「Ｃ＿ＢＴリプ＿０９」をいい、また、コンビネーション名「Ｃ＿ＣＴリプ」とは、略称「平行リプレイ（ＲＴ１移行図柄）」のうちのコンビネーション名「Ｃ＿ＣＴリプ＿０１」～「Ｃ＿ＢＴリプ＿０６」をいう。 The combination name "C_CU Replay" refers to the combination names "C_CU Replay_01" to "C_CU Replay_09" other than "C_CD Replay" in the abbreviation "Diagonal Replay" (see Figures 197 to 204). The combination name "C_BT Replay" refers to the combination names "C_BT Replay_01" to "C_BT Replay_09" in the abbreviation "Parallel Replay (RT1 Transition Symbol)," and the combination name "C_CT Replay" refers to the combination names "C_CT Replay_01" to "C_BT Replay_06" in the abbreviation "Parallel Replay (RT1 Transition Symbol)."
内部当籤役「６択維持リプ」において押し順が正解の場合に有効ラインに沿って表示されるコンビネーション名「Ｃ＿ＣＵリプ」に係る図柄組合せは、ＲＴ状態の移行契機とはならない図柄組合せであるため、「６択維持リプ」が内部当籤役として決定され、かつ、押し順が正解の場合には、ＲＴ状態が移行することなく維持される。反対に、押し順が正解でない場合に有効ラインに沿って表示されるコンビネーション名「Ｃ＿ＢＴリプ」又は「Ｃ＿ＣＴリプ」に係る図柄組合せは、ＲＴ１移行図柄であるため、無限ＲＴ中に「６択維持リプ」が内部当籤役として決定され、かつ、押し順が不正解の場合には、ＲＴ状態がＲＴ１状態に移行することになる。 When the internal winning role "6-choice maintenance lip" is pressed correctly, the symbol combination associated with the combination name "C_CU lip" that is displayed along the active line is a symbol combination that does not trigger a transition to RT state. Therefore, if the button press order is correct, "6-choice maintenance lip" is determined as the internal winning role, and the button press order is correct, the RT state will be maintained without transition. Conversely, when the button press order is incorrect, the symbol combination associated with the combination names "C_BT lip" or "C_CT lip" that are displayed along the active line are symbols that transition to RT1. Therefore, if the button press order is incorrect, and "6-choice maintenance lip" is determined as the internal winning role during infinite RT, the RT state will transition to RT1.
また、内部当籤役「６択突入リプ」は、押し順に応じて表示される図柄組合せが異なり、押し順が正解である場合には、略称「小山リプレイ」に係る図柄組合せのうちの図１８３～図１９６に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。一方、押し順が正解でない場合には、コンビネーション名「Ｃ＿ＢＴリプ」又は「Ｃ＿ＣＴリプ」に係る図柄組合せのうちの図１８３～図１９６に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。 In addition, the internal winning role "6-choice entry replay" displays different symbol combinations depending on the button press order, and if the button press order is correct, one of the possible symbol combinations shown in Figures 183 to 196 from the symbol combinations associated with the abbreviated name "Koyama Replay" will be displayed along the active line. On the other hand, if the button press order is incorrect, one of the possible symbol combinations shown in Figures 183 to 196 from the symbol combinations associated with the combination names "C_BT replay" or "C_CT replay" will be displayed along the active line.
内部当籤役「６択突入リプ」において押し順が正解の場合に有効ラインに沿って表示される略称「小山リプレイ」に係る図柄組合せは、ＲＴ４移行図柄であり、また、押し順が正解でない場合に有効ラインに沿って表示されるコンビネーション名「Ｃ＿ＢＴリプ」又は「Ｃ＿ＣＴリプ」に係る図柄組合せは、ＲＴ１移行図柄である。そのため、無限ＲＴ中に「６択突入リプ」が内部当籤役として決定され、かつ、押し順が正解の場合には、ＲＴ状態がＲＴ４状態に移行することになり、反対に、押し順が不正解の場合には、ＲＴ状態がＲＴ１状態に移行することになる。 When the internal winning combination "6-Choice Entry Replay" is pressed correctly, the symbol combination with the abbreviation "Koyama Replay" that is displayed along the active line is a transition symbol to RT4. Furthermore, when the button press sequence is incorrect, the symbol combination with the combination names "C_BT Replay" or "C_CT Replay" that is displayed along the active line is a transition symbol to RT1. Therefore, if "6-Choice Entry Replay" is determined as the internal winning combination during infinite RT and the button press sequence is correct, the RT state will transition to RT4. Conversely, if the button press sequence is incorrect, the RT state will transition to RT1.
また、内部当籤役「６択転落リプ」は、押し順に応じて表示される図柄組合せが異なり、押し順が正解である場合には、略称「Ｃ＿ＣＵリプ」に係る図柄組合せのうちの図１８３～図１９６に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。一方、押し順が正解でない場合には、コンビネーション名「小山リプレイ」に係る図柄組合せのうちの図１８３～図１９６に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。 In addition, the internal winning role "6-choice fall replay" displays different symbol combinations depending on the button press order, and if the button press order is correct, one of the possible symbol combinations shown in Figures 183 to 196 from the symbol combinations associated with the abbreviation "C_CU replay" will be displayed along the active line. On the other hand, if the button press order is incorrect, one of the possible symbol combinations shown in Figures 183 to 196 from the symbol combinations associated with the combination name "Koyama replay" will be displayed along the active line.
内部当籤役「６択転落リプ」において押し順が正解の場合に有効ラインに沿って表示されるコンビネーション名「Ｃ＿ＣＵリプ」に係る図柄組合せは、ＲＴ状態の移行契機とはならない図柄組合せであり、押し順が正解でない場合に有効ラインに沿って表示されるコンビネーション名「小山リプレイ」に係る図柄組合せは、ＲＴ４移行図柄である。そのため、無限ＲＴ中に「６択転落リプ」が内部当籤役として決定され、かつ、押し順が正解の場合には、ＲＴ状態が移行することなく維持されることになり、反対に、押し順が不正解の場合には、ＲＴ状態がＲＴ４状態に移行することになる。 When the internal winning role "6-Choice Fall Replay" is pressed correctly, the symbol combination associated with the combination name "C_CU Replay" that is displayed along the active line is a symbol combination that does not trigger a transition to RT state, and the symbol combination associated with the combination name "Koyama Replay" that is displayed along the active line when the button presses are incorrect is a symbol that transitions to RT4. Therefore, if "6-Choice Fall Replay" is determined as the internal winning role during infinite RT and the button presses are correct, the RT state will be maintained without transitioning, but conversely, if the button presses are incorrect, the RT state will transition to RT4.
また、内部当籤役「３択昇格リプ」は、押し順に応じて表示される図柄組合せが異なり、押し順が正解である場合には、略称「強チャンスリプ」に係る図柄組合せのうちの図１８３～図１９６に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。一方、押し順が正解でない場合には、コンビネーション名「Ｃ＿ＣＵリプ」又は「Ｃ＿ＢＴリプ」に係る図柄組合せのうちの図１８３～図１９６に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。 In addition, the internal winning role "3-choice promotion lip" displays different symbol combinations depending on the button press order, and if the button press order is correct, one of the symbol combinations associated with the abbreviated name "Strong Chance Lip" that can be displayed and shown in Figures 183 to 196 will be displayed along the active line. On the other hand, if the button press order is incorrect, one of the symbol combinations associated with the combination names "C_CU Lip" or "C_BT Lip" that can be displayed and shown in Figures 183 to 196 will be displayed along the active line.
内部当籤役「３択昇格リプ」において押し順が正解の場合に有効ラインに沿って表示される略称「強チャンスリプ」に係る図柄組合せは、ＲＴ５移行図柄であるため、無限ＲＴ中に「３択昇格リプ」が内部当籤役として決定され、かつ、押し順が正解の場合には、ＲＴ状態がＲＴ５状態に移行する。一方、押し順が正解でない場合に有効ラインに沿って表示される図柄組合せのうち、コンビネーション名「Ｃ＿ＣＵリプ」に係る図柄組合せは、ＲＴ状態の移行契機とはならない図柄組合せであり、また、コンビネーション名「Ｃ＿ＢＴリプ」又は「Ｃ＿ＣＴリプ」に係る図柄組合せは、ＲＴ１移行図柄である。そのため、無限ＲＴ中に「３択昇格リプ」が内部当籤役として決定され、かつ、押し順が不正解の場合には、ＲＴ状態が維持されることもあり、また、ＲＴ状態がＲＴ１状態に移行することもある。 When the internal winning combination "3-Choice Promotion Lip" is pressed correctly, the symbol combination associated with the abbreviated name "Strong Chance Lip" that appears along the active line is an RT5 transition symbol. Therefore, if "3-Choice Promotion Lip" is determined as the internal winning combination during infinite RT and the button press sequence is correct, the RT state will transition to RT5. On the other hand, among the symbol combinations that appear along the active line when the button press sequence is incorrect, the symbol combination associated with the combination name "C_CU Lip" is a symbol combination that does not trigger a transition to RT state, and the symbol combinations associated with the combination names "C_BT Lip" or "C_CT Lip" are RT1 transition symbols. Therefore, if "3-Choice Promotion Lip" is determined as the internal winning combination during infinite RT and the button press sequence is incorrect, the RT state may be maintained, or the RT state may transition to RT1.
［報知（ＡＲＴ）機能の作動の有無を考慮した遊技状態の遷移フロー］
続いて、図２０６及び図２０７を参照して、報知（ＡＲＴ）機能の作動の有無を考慮した遊技状態の遷移フローについて説明する。本実施形態では、主制御回路９０（メインＣＰＵ１０１）により、遊技者にとって有利な停止操作を報知する機能（ＡＲＴ機能）の作動の有無が決定される。それゆえ、本実施形態では、ボーナス非作動状態においてＡＲＴ機能の作動／非作動状態も遊技状態として管理する。
[Game state transition flow taking into account whether or not the notification (ART) function is activated]
Next, referring to Figures 206 and 207, a transition flow of the game state taking into consideration whether or not the notification (ART) function is activated will be described. In this embodiment, the main control circuit 90 (main CPU 101) determines whether or not the function (ART function) that notifies the player of a stop operation that is advantageous to the player is activated. Therefore, in this embodiment, the activation/inactivation state of the ART function in the bonus inactive state is also managed as a game state.
本実施形態のパチスロ１では、主制御回路９０は、非ボーナス作動状態において、報知（ＡＲＴ）の有無に基づいて「通常状態」「ＣＺ（チャンスゾーン）」及び「ＡＲＴ状態」を別個の遊技状態として管理する（より詳細には、図２０６に示すように、それぞれの遊技状態への前兆期間や準備期間も別個の遊技状態として管理する）。 In the pachislot 1 of this embodiment, in the non-bonus activation state, the main control circuit 90 manages the "normal state," "CZ (chance zone)," and "ART state" as separate game states based on the presence or absence of an alert (ART) (more specifically, as shown in Figure 206, the precursory period and preparation period for each game state are also managed as separate game states).
通常状態は、遊技者にとって有利な停止操作の情報を報知しない遊技状態（非ナビ区間）であり、遊技者にとって不利な遊技状態である。通常状態は、ＲＴ０～ＲＴ５状態のいずれかの状態である。 The normal state is a gaming state (non-navigation section) in which information about stop operations that are advantageous to the player is not notified, and is a gaming state that is disadvantageous to the player. The normal state is any of the RT0 to RT5 states.
ＣＺ（チャンスゾーン）は、通常状態に比べてＡＲＴ抽籤に当籤する確率が高い遊技状態であり、通常状態に比べると遊技者にとって有利な遊技状態である。本実施形態のパチスロ１において、ＣＺは、「初当りＣＺ」と「継続ＣＺ」とからなり、また、継続ＣＺは、更に「ＣＺ（ＡＲＴ後）」と「特殊ＣＺ」とからなる。 The CZ (Chance Zone) is a gaming state in which the probability of winning the ART lottery is higher than in the normal state, and is a gaming state that is more advantageous to the player than in the normal state. In the pachislot 1 of this embodiment, the CZ consists of an "initial win CZ" and a "continuation CZ", and the continuation CZ further consists of a "CZ (after ART)" and a "special CZ".
ＣＺは、１セット１０ゲームの遊技期間であるが、ＣＺからＡＲＴ状態に移行すると、残りの遊技期間が最低５ゲーム延長される。後述するようにパチスロ１では、ＣＺ中にＡＲＴ抽籤に当籤すると、ＣＺを一時中断してＡＲＴ状態に移行する。そして、その後ＡＲＴ状態が終了すると、中断していたＣＺを再開する。また、この再開したＣＺにおいてＡＲＴ抽籤に当籤すると、ＣＺを一時中断してＡＲＴ状態に移行し、ＡＲＴ状態の終了後に中断していたＣＺを再開する。 The CZ is a play period of 10 games per set, but when transitioning from CZ to ART state, the remaining play period is extended by at least 5 games. As will be described later, in Pachislot 1, if an ART lottery is won during the CZ, the CZ is temporarily suspended and the state transitions to ART. Then, when the ART state ends, the suspended CZ is resumed. Furthermore, if an ART lottery is won during this resumed CZ, the CZ is temporarily suspended and the state transitions to ART, and the suspended CZ is resumed after the ART state ends.
このときＣＺからＡＲＴ状態に移行するたびに、ＣＺの残り遊技期間が延長されるため、パチスロ１では、ＣＺ中のＡＲＴ抽籤に当籤する限り、ＣＺとＡＲＴ状態とがループする。初当りＣＺは、このようなＣＺとＡＲＴ状態とのループにおける最初のＣＺであり、継続ＣＺは、ＣＺとＡＲＴ状態とのループ中に用いられるＣＺである。すなわち、ＣＺとＡＲＴ状態とのループは、初当りＣＺから始まり、初当りＣＺ中にＡＲＴ抽籤に当籤すると、ＡＲＴ状態に移行し、このＡＲＴ状態が終了すると、その後、継続ＣＺとＡＲＴ状態とがループすることになる。 At this time, each time the CZ transitions to the ART state, the remaining play period for the CZ is extended, so in Pachislot 1, the CZ and ART state loop as long as the ART lottery during the CZ is won. The initial hit CZ is the first CZ in this loop between the CZ and the ART state, and the continuation CZ is the CZ used during the loop between the CZ and the ART state. In other words, the loop between the CZ and the ART state begins with the initial hit CZ, and if the ART lottery is won during the initial hit CZ, the game transitions to the ART state, and when this ART state ends, the continuation CZ and the ART state loop.
初当りＣＺは、通常状態から（ＣＺ前兆を介して）移行するＣＺであり、遊技者にとって有利な停止操作の情報を報知しない遊技状態（非ナビ区間）である。初当りＣＺは、ＲＴ０～ＲＴ５状態のいずれかの状態である。 The first hit CZ is a CZ that transitions from the normal state (via a CZ precursor) and is a game state (non-navigation section) in which information about stopping operations that are advantageous to the player is not announced. The first hit CZ is in any of the RT0 to RT5 states.
継続ＣＺは、ＡＲＴ状態から（前兆を介さずに）移行するＣＺであり、遊技者にとって有利な停止操作の情報を報知する遊技状態（ナビ区間）である。継続ＣＺは、基本的には、ＲＴ４状態又はＲＴ５状態のいずれかの状態である。継続ＣＺのうち、ＣＺ（ＡＲＴ後）と特殊ＣＺとは、ＡＲＴ抽籤に当籤する確率がそれぞれ異なる状態であり、後述するように、特殊ＣＺの方がＣＺ（ＡＲＴ後）よりもＡＲＴ抽籤に当籤する確率が高い。 Continuation CZ is a CZ that transitions from the ART state (without any premonitions) and is a game state (navigation section) that notifies the player of information about stop operations that are advantageous to the player. Continuation CZ is basically either an RT4 state or an RT5 state. Of the continuation CZs, CZ (after ART) and special CZs have different probabilities of winning the ART lottery, and as will be described later, special CZs have a higher probability of winning the ART lottery than CZ (after ART).
また、ＡＲＴ状態は、遊技者にとって有利な停止操作の情報を報知する遊技状態（ナビ区間）であり、遊技者にとって有利な遊技状態である。また、ＡＲＴ状態は、基本的には、ＲＴ４状態又はＲＴ５状態のいずれかの状態である。なお、本実施形態では、ＡＲＴに当籤している状態で前兆遊技が終了し、ＲＴ状態がＲＴ４状態又はＲＴ４状態まで移行すると、ＡＲＴ状態が開始される。 The ART state is a game state (navigation section) that notifies the player of information about stop operations that are advantageous to the player, and is an advantageous game state for the player. The ART state is basically either the RT4 state or the RT5 state. In this embodiment, the ART state begins when the premonition game ends while the ART has been won and the RT state transitions to the RT4 state or RT5 state.
図２０６に示すように、ＡＲＴ状態は、「通常ＡＲＴ」と「ＥＰ（エピソード）」と「ランク決めＡＲＴ」とからなる。通常ＡＲＴは、１セットを３０ゲームとするＡＲＴ状態であり、１セット終了後は必ずＣＺ（継続ＣＺ）に再突入する。ＥＰは、所謂上乗せ特化ゾーンであり、ＡＲＴ状態の継続期間の延長が通常ＡＲＴよりも高確率で行われる状態である。なお、本実施形態のパチスロ１では、基本的には、セット数によりＡＲＴ状態の継続期間を管理しているため、ＥＰ中は、高確率でＡＲＴ状態の権利が付与されることになる（なお、ＡＲＴ状態の権利は、メインＲＡＭ１０３に記憶されており、ＡＲＴ状態の権利が付与されると、付与された数の権利がメインＲＡＭ１０３に記憶され、また、遊技状態がＣＺや通常状態からＡＲＴ状態に移行すると、メインＲＡＭ１０３に記憶されているＡＲＴ状態の権利が１つ消去される）。 As shown in Figure 206, the ART state consists of "normal ART," "EP (Episode)," and "Rank Determination ART." Normal ART is an ART state in which one set consists of 30 games, and after one set, the player will always re-enter CZ (Continuous CZ). EP is a so-called add-on specialized zone, in which the duration of the ART state is extended with a higher probability than normal ART. In this embodiment of the pachislot 1, the duration of the ART state is basically managed by the number of sets, so there is a high probability that the right to the ART state will be granted during EP. (Note that the right to the ART state is stored in the main RAM 103, and when the right to the ART state is granted, the granted number of rights is stored in the main RAM 103. Furthermore, when the game state transitions from the CZ or normal state to the ART state, one right to the ART state stored in the main RAM 103 is erased.)
ランク決めＡＲＴは、ＣＺからＡＲＴ状態に移行した後の最初の１ゲームで完結する遊技状態であり、その後に行われる通常ＡＲＴ中のランクを決定する。なお、詳細は後述するが、通常ＡＲＴ中のランクは、通常ＡＲＴ中における各種上乗せ（例えば、ＡＲＴ状態のセット数の上乗せやＣＺのゲーム数の上乗せ）に影響を与える情報であり、高ランクであるほど各種上乗せが優遇されている。 Rank-determining ART is a game state that is completed in the first game after transitioning from CZ to ART state, and determines the rank during the normal ART that follows. Details will be explained later, but the rank during normal ART is information that affects various add-ons during normal ART (for example, add-ons to the number of sets in ART state and add-ons to the number of games in CZ), and the higher the rank, the more favorable the various add-ons.
図２０６及び図２０７に示すように、通常状態において後述するＣＺ抽籤に当籤し、かつ、１ゲーム以上のＣＺ前兆ゲーム数が決定されると（移行条件（Ａ１）が成立すると）、主制御回路９０は、遊技状態を通常状態からＣＺ前兆に移行させる。ＣＺ前兆は、ＣＺに移行する前に行われる前兆期間であり、ＣＺ前兆においてＣＺ前兆ゲーム数が消化されると（移行条件（Ａ２）が成立すると）、主制御回路９０は、遊技状態をＣＺ前兆から初当りＣＺに移行させる。 As shown in Figures 206 and 207, when a player wins the CZ lottery described below in the normal state and the number of CZ precursor games is determined to be one or more (when transition condition (A1) is met), the main control circuit 90 transitions the gaming state from the normal state to the CZ precursor. The CZ precursor is a precursor period that takes place before transitioning to the CZ, and when the number of CZ precursor games is consumed during the CZ precursor (when transition condition (A2) is met), the main control circuit 90 transitions the gaming state from the CZ precursor to the first win CZ.
また、初当りＣＺにおいて後述するＡＲＴ抽籤に当籤すると、当籤した遊技におけるＲＴ状態が低ＲＴ状態（ＲＴ０～ＲＴ３状態）である場合には（移行条件（Ｂ１）が成立すると）、主制御回路９０は、遊技状態を初当りＣＺからＡＲＴ準備中に移行させる。ＡＲＴ準備中は、ＡＲＴ抽籤に当籤した後に遊技状態をＡＲＴ状態に移行させるための準備期間であり、ＲＴ状態を高ＲＴ状態（ＲＴ４又はＲＴ５状態）に移行させるために必要な停止操作の情報が報知される。この報知の結果、ＲＴ状態が高ＲＴ状態まで移行すると（移行条件（Ｂ２）が成立すると）、主制御回路９０は、遊技状態をＡＲＴ準備中からランク決めＡＲＴに移行させる。 Also, if a player wins the ART lottery described below in the first win CZ, and the RT state in the winning game is a low RT state (RT0 to RT3 state) (when transition condition (B1) is met), the main control circuit 90 will transition the game state from the first win CZ to ART preparation. ART preparation is a preparation period for transitioning the game state to the ART state after winning the ART lottery, and information on the stopping operation required to transition the RT state to a high RT state (RT4 or RT5 state) is notified. If the RT state transitions to the high RT state as a result of this notification (when transition condition (B2) is met), the main control circuit 90 will transition the game state from ART preparation to the rank determination ART.
一方、初当りＣＺにおいて、ＡＲＴ抽籤に当籤した遊技におけるＲＴ状態が高ＲＴ状態である場合には（移行条件（Ｂ３）が成立すると）、主制御回路９０は、遊技状態を初当りＣＺからランク決めＡＲＴに移行させる。また、初当りＣＺがＡＲＴ抽籤に当籤することなく終了すると（移行条件（Ｂ４）が成立すると）、主制御回路９０は、遊技状態を初当りＣＺから通常状態に移行させる。 On the other hand, if the RT state in the game in which the ART lottery is won in the first win CZ is a high RT state (when transition condition (B3) is met), the main control circuit 90 transitions the game state from the first win CZ to the rank determination ART. Also, if the first win CZ ends without winning the ART lottery (when transition condition (B4) is met), the main control circuit 90 transitions the game state from the first win CZ to the normal state.
また、通常状態中もＡＲＴ抽籤を行っており、通常状態においてＡＲＴ抽籤に当籤し、かつ、１ゲーム以上のＡＲＴ前兆ゲーム数が決定されると（移行条件（Ｃ１）が成立すると）、主制御回路９０は、遊技状態を通常状態からＡＲＴ前兆に移行させる。ＡＲＴ前兆は、ＡＲＴ状態に移行する前に行われる前兆期間である。ＡＲＴ前兆においてＡＲＴ前兆ゲーム数が消化されると、ＡＲＴ前兆ゲーム数が消化された遊技におけるＲＴ状態が低ＲＴ状態である場合には（移行条件（Ｃ２）が成立すると）、主制御回路９０は、遊技状態をＡＲＴ前兆からＡＲＴ準備中に移行させ、ＡＲＴ前兆ゲーム数が消化された遊技におけるＲＴ状態が高ＲＴ状態である場合には（移行条件（Ｃ３）が成立すると）、主制御回路９０は、遊技状態をＡＲＴ前兆からランク決めＡＲＴに移行させる。 In addition, the ART lottery is also conducted during the normal state, and when the ART lottery is won during the normal state and one or more ART precursor games are determined (when transition condition (C1) is met), the main control circuit 90 transitions the gaming state from the normal state to the ART precursor. The ART precursor is a precursor period that occurs before transitioning to the ART state. When the ART precursor game count is consumed during the ART precursor, if the RT state in the game in which the ART precursor game count is consumed is a low RT state (when transition condition (C2) is met), the main control circuit 90 transitions the gaming state from the ART precursor to ART preparation, and if the RT state in the game in which the ART precursor game count is consumed is a high RT state (when transition condition (C3) is met), the main control circuit 90 transitions the gaming state from the ART precursor to the rank determination ART.
なお、図２０６及び図２０７に示すように、本実施形態のパチスロ１では、ＣＺ前兆及びＡＲＴ前兆は、通常状態からＣＺ又はＡＲＴ状態に移行する際に経由することがある一方で、ＣＺからＡＲＴ状態、又はＡＲＴ状態からＣＺに移行する場合には経由することがない。 As shown in Figures 206 and 207, in the pachislot 1 of this embodiment, CZ precursors and ART precursors may occur when transitioning from normal state to CZ or ART state, but they are not passed through when transitioning from CZ to ART state or from ART state to CZ.
続いて、ランク決めＡＲＴは、１ゲームで完結し、１ゲームが行われるとランク決めＡＲＴ中に決定した通常ＡＲＴ中のランクに基づいて他の遊技状態に移行する。具体的には、ランク決めＡＲＴ中に決定したランクが３以下である場合には（移行条件（Ｄ）が成立すると）、主制御回路９０は、遊技状態をランク決めＡＲＴから通常ＡＲＴに移行させる。 The rank determination ART is then completed in one game, and once one game has been played, the game transitions to another gaming state based on the rank determined in the normal ART during the rank determination ART. Specifically, if the rank determined in the rank determination ART is 3 or lower (when transition condition (D) is met), the main control circuit 90 transitions the gaming state from the rank determination ART to the normal ART.
また、ランク決めＡＲＴ中に決定したランクが４であり、かつ、ランク決めＡＲＴ終了時のＲＴ状態がＲＴ４状態である場合には（移行条件（Ｅ１）が成立すると）、主制御回路９０は、遊技状態をランク決めＡＲＴからＥＰ準備中に移行させる。ＥＰ準備中は、ランク決めＡＲＴからＥＰに移行させる際にＲＴ状態をＲＴ５状態に移行させるための準備期間（なお、ＥＰは、ＲＴ５状態中に行われる遊技状態である）であり、ＥＰ準備中にＲＴ状態がＲＴ５状態まで移行すると（移行条件（Ｅ２）が成立すると）、主制御回路９０は、遊技状態をＥＰ準備中からＥＰに移行させる。一方、ランク決めＡＲＴ中に決定したランクが４であり、かつ、ランク決めＡＲＴ終了時のＲＴ状態がＲＴ５状態である場合には（移行条件（Ｅ３）が成立すると）、主制御回路９０は、遊技状態をランク決めＡＲＴからＥＰに移行させる。 Furthermore, if the rank determined during the rank determination ART is 4 and the RT state at the end of the rank determination ART is RT4 (when transition condition (E1) is met), the main control circuit 90 transitions the game state from the rank determination ART to EP preparation. EP preparation is a preparation period for transitioning the RT state to RT5 when transitioning from the rank determination ART to EP (EP is a game state carried out during the RT5 state), and when the RT state transitions to the RT5 state during EP preparation (when transition condition (E2) is met), the main control circuit 90 transitions the game state from EP preparation to EP. On the other hand, if the rank determined during the rank determination ART is 4 and the RT state at the end of the rank determination ART is RT5 (when transition condition (E3) is met), the main control circuit 90 transitions the game state from the rank determination ART to EP.
また、通常ＡＲＴにおいて、ナビ高確中に「３択昇格リプ」が内部当籤役として決定され、かつ、当該遊技においてＲＴ５状態に移行すると（移行条件（Ｆ）が成立すると）、主制御回路９０は、遊技状態を通常ＡＲＴからＥＰに移行させる。なお、「３択昇格リプ」が内部当籤役として決定された遊技では、押し順正解時に略称「強チャンスリプ（ＲＴ５移行図柄）」に係る図柄組合せが有効ラインに沿って表示され、ＲＴ状態がＲＴ５状態に移行する一方で、押し順不正解時には、ＲＴ状態がＲＴ５状態に移行しない。後述するように、通常ＡＲＴ中は、ナビ高確中は、「３択昇格リプ」が内部当籤役として決定された場合に正解の押し順を報知する一方で、非ナビ高確中は、「３択昇格リプ」が内部当籤役として決定された場合には不正解の押し順（コンビネーション名「Ｃ＿ＣＵリプ」に係る図柄組合せが表示される押し順）を報知する。そのため、ＡＲＴ状態中の押し順の報知に従う限り、非ナビ高確中にＲＴ状態がＲＴ５状態に移行することがなく、また、非ナビ高確中に押し順の報知に従わずにＲＴ５状態に移行してしまった場合には、ナビ高確中ではないため移行条件（Ｆ）が成立することないため、非ナビ高確中に遊技状態がＥＰに移行することがない。 In addition, in normal ART, when a "3-choice promotion lip" is determined as the internal winning role during high probability of navigation and the game transitions to RT5 state (when transition condition (F) is met), the main control circuit 90 transitions the game state from normal ART to EP. In addition, in a game in which a "3-choice promotion lip" is determined as the internal winning role, if the button press sequence is correct, a symbol combination referred to as a "strong chance lip (RT5 transition symbol)" is displayed along the active line, and the RT state transitions to RT5 state, whereas if the button press sequence is incorrect, the RT state does not transition to RT5 state. As will be described later, during normal ART, if a "3-choice promotion lip" is determined as the internal winning combination during high probability of navigation, the correct button press sequence is announced, whereas during non-high probability of navigation, if a "3-choice promotion lip" is determined as the internal winning combination, an incorrect button press sequence (the button press sequence that displays the symbol combination associated with the combination name "C_CU lip") is announced. Therefore, as long as the button press sequence announcement during ART state is followed, the RT state will not transition to RT5 state during non-high probability of navigation; and if the button press sequence announcement is not followed during non-high probability of navigation and the transition to RT5 state occurs, the transition condition (F) is not met because the navigation is not in high probability, and the game state will not transition to EP during non-high probability of navigation.
また、ＥＰにおいて、保証なし時の「６択転落リプ」が内部当籤役として決定され、かつ、当該遊技においてＲＴ４状態に移行すると（移行条件（Ｇ）が成立すると）、主制御回路９０は、遊技状態をＥＰから通常ＡＲＴに移行させる。なお、「６択転落リプ」が内部当籤役として決定された遊技では、押し順不正解時に略称「小山リプレイ（ＲＴ４移行図柄）」に係る図柄組合せが有効ラインに沿って表示され、ＲＴ状態がＲＴ４状態に移行する一方で、押し順正解時には、ＲＴ状態がＲＴ４状態に移行しない。後述するように、ＥＰ中は、ＲＴ４状態への転落回避の保証がある場合には、「６択転落リプ」の当籤時に正解の押し順を報知する一方で、保証がない場合には、「６択転落リプ」の当籤時に正解及び不正解の何れの押し順も報知しない（すなわち、押し順自体を報知しない）。そのため、保証なし時のＥＰ中は、「６択転落リプ」の当籤時に自力で正解の押し順を当てることでＥＰを継続することができ、反対に押し順が不正解になってしまうと、ＥＰから通常ＡＲＴに遊技状態が移行してしまう。 In addition, in EP, when a "6-Choice Fall Replay" without a guarantee is determined as the internal winning role and the game transitions to RT4 state (when transition condition (G) is met), the main control circuit 90 transitions the game state from EP to regular ART. In a game in which a "6-Choice Fall Replay" is determined as the internal winning role, if the button press sequence is incorrect, a symbol combination referred to as a "Koyama Replay (RT4 transition symbol)" is displayed along the active line, and the RT state transitions to RT4 state. However, if the button press sequence is correct, the RT state does not transition to RT4 state. As described below, during EP, if there is a guarantee of avoiding a transition to RT4 state, the correct button press sequence is announced when the "6-Choice Fall Replay" is won, but if there is no guarantee, neither the correct nor incorrect button press sequence is announced when the "6-Choice Fall Replay" is won (i.e., the button press sequence itself is not announced). Therefore, during non-guaranteed EP, if you hit the correct button sequence when the "6-choice fall reply" is drawn, you can continue the EP; conversely, if you hit the wrong button sequence, the game state will transition from EP to regular ART.
また、通常ＡＲＴのゲーム数が消化され、１セットの通常ＡＲＴが終了すると（移行条件（Ｈ）が成立すると）、主制御回路９０は、遊技状態を通常ＡＲＴから継続ＣＺに移行させる。 In addition, when the number of games in normal ART is consumed and one set of normal ART ends (when the transition condition (H) is met), the main control circuit 90 transitions the gaming state from normal ART to continuous CZ.
また、継続ＣＺにおいて移行条件（Ｉ）が成立すると、主制御回路９０は、遊技状態を継続ＣＺから通常ＡＲＴに移行させる。ここで、継続ＣＺ中はＡＲＴ抽籤を行っており、このＡＲＴ抽籤に当籤した場合に移行条件（Ｉ）が成立することになる。また、後述するように、本実施形態のパチスロ１では、ＡＲＴ状態のセット数を上乗せ（ストック）することがあり、継続ＣＺの終了時にセット数のストックが残っている場合には、ストックの放出を行い、遊技状態が継続ＣＺから通常ＡＲＴに移行する。そのため、継続ＣＺから通常ＡＲＴに移行することになる移行条件（Ｉ）は、継続ＣＺ中のＡＲＴ抽籤に当籤すること、又は、ＡＲＴ状態のセット数のストックが放出されること、の何れかが満たされた場合に成立する。 Furthermore, when transition condition (I) is met during the continuation CZ, the main control circuit 90 transitions the gaming state from the continuation CZ to normal ART. Here, an ART lottery is held during the continuation CZ, and if this ART lottery is won, transition condition (I) is met. Also, as will be described later, in the pachislot 1 of this embodiment, the number of sets in the ART state may be added (stocked), and if the number of sets remaining in stock at the end of the continuation CZ, the stock is released, and the gaming state transitions from the continuation CZ to normal ART. Therefore, transition condition (I), which transitions from the continuation CZ to normal ART, is met when either a winning ART lottery during the continuation CZ or the number of sets in the ART state in stock is released is met.
一方で、移行条件（Ｉ）が成立することなく継続ＣＺのゲーム数が消化してしまった場合には（移行条件（Ｊ）が成立すると）、主制御回路９０は、遊技状態を継続ＣＺから通常状態に移行させる。なお、本実施形態のパチスロ１では、継続ＣＺ（初当りＣＺも同様）から通常状態に移行する際に特殊な遊技性を有しており、この点の詳細は、図２１０で後述する。 On the other hand, if the number of games in the continuation CZ has been exhausted without transition condition (I) being met (transition condition (J) being met), the main control circuit 90 transitions the game state from the continuation CZ to the normal state. Note that the pachislot 1 of this embodiment has special gameplay characteristics when transitioning from the continuation CZ (as well as the initial CZ) to the normal state, and details of this point will be described later in Figure 210.
また、特定状態中にボーナスに係る役（「Ｆ＿クラウンＢＢ」「Ｆ＿赤ＢＢ」又は「Ｆ＿青ＢＢ」）が内部当籤役として決定されると（移行条件（Ｋ１）が成立すると）、主制御回路９０は、遊技状態を特定状態から通常フラグ間に移行させる。なお、特定状態とは、通常状態、ＣＺ前兆状態又はＡＲＴ前兆状態の何れかである。また、通常フラグ間において、ボーナスに係る役が入賞しボーナスが作動すると（移行条件（Ｋ２）が成立すると）、主制御回路９０は、遊技状態を通常フラグ間から通常ＢＢに移行させる。そして、通常ＢＢにおいて規定枚数のメダルが払い出されボーナスの作動が終了すると（移行条件（Ｋ３）が成立すると）、主制御回路９０は、遊技状態を通常ＢＢから特定状態に移行させる。なお、通常ＢＢから移行する特定状態は、移行条件（Ｋ１）が満たされたときに滞在していた遊技状態である。 Furthermore, when a bonus-related role ("F_Crown BB," "F_Red BB," or "F_Blue BB") is determined as the internal winning role during the specific state (when transition condition (K1) is met), the main control circuit 90 transitions the game state from the specific state to the normal flag state. The specific state is either the normal state, the CZ precursor state, or the ART precursor state. Furthermore, when a bonus-related role is won during the normal flag state and the bonus is activated (when transition condition (K2) is met), the main control circuit 90 transitions the game state from the normal flag state to normal BB. Then, when the specified number of medals are paid out in the normal BB and the bonus activation ends (when transition condition (K3) is met), the main control circuit 90 transitions the game state from normal BB to the specific state. The specific state to transition to from normal BB is the game state that was in effect when transition condition (K1) was met.
また、通常フラグ間において後述するＡＲＴ抽籤に当籤すると（移行条件（Ｌ）が成立すると）、主制御回路９０は、遊技状態を通常フラグ間からＡＲＴ中フラグ間に移行させる。同様に、通常ＢＢにおいて後述するＡＲＴ抽籤に当籤すると（移行条件（Ｍ）が成立すると）、主制御回路９０は、遊技状態を通常ＢＢからＡＲＴ中ＢＢに移行させる。 Furthermore, if the ART lottery described below is won between normal flags (if the transition condition (L) is met), the main control circuit 90 will transition the gaming state from between normal flags to between ART flags. Similarly, if the ART lottery described below is won in normal BB (if the transition condition (M) is met), the main control circuit 90 will transition the gaming state from normal BB to ART BB.
また、所定状態中にボーナスに係る役が内部当籤役として決定されると（移行条件（Ｎ１）が成立すると）、主制御回路９０は、遊技状態を所定状態からＡＲＴ中フラグ間に移行させる。なお、所定状態とは、ＣＺ（初当りＣＺ及び継続ＣＺ）、ＡＲＴ準備中、ランク決めＡＲＴ、通常ＡＲＴ、ＥＰ前兆及びＥＰの何れかである。また、ＡＲＴ中フラグ間において、ボーナスに係る役が入賞しボーナスが作動すると（移行条件（Ｎ２）が成立すると）、主制御回路９０は、遊技状態をＡＲＴ中フラグ間からＡＲＴ中ＢＢに移行させる。そして、ＡＲＴ中ＢＢにおいて規定枚数のメダルが払い出されボーナスの作動が終了すると（移行条件（Ｎ３）が成立すると）、主制御回路９０は、遊技状態をＡＲＴ中ＢＢからＡＲＴ準備中に移行させる。 Furthermore, when a bonus-related role is determined as an internal winning role during a predetermined state (when transition condition (N1) is met), the main control circuit 90 transitions the gaming state from the predetermined state to the ART flag interval. The predetermined state is any of CZ (initial win CZ and continuous CZ), ART preparation, rank determination ART, regular ART, EP precursor, and EP. Furthermore, when a bonus-related role is won during the ART flag interval and the bonus is activated (when transition condition (N2) is met), the main control circuit 90 transitions the gaming state from the ART flag interval to the ART BB interval. Then, when the specified number of medals are paid out during the ART BB interval and the bonus activation ends (when transition condition (N3) is met), the main control circuit 90 transitions the gaming state from the ART BB interval to the ART preparation interval.
なお、図２０６に示すように、複数の遊技状態のうちの、通常状態、ＣＺ前兆、ＡＲＴ前兆及び初当りＣＺは、遊技者に対して停止操作の情報を報知しない遊技状態（非ナビ区間）であり、また、ＡＲＴ準備中、ランク決めＡＲＴ、通常ＡＲＴ、ＥＰ前兆及び継続ＣＺは、遊技者に対して停止操作の情報を報知する遊技状態（ナビ区間）である。また、ＥＰ中は、基本的にはナビ区間であるが、保証がない場合の「６択転落リプ」の当籤時に限り、非ナビ区間として扱われる。 As shown in Figure 206, of the multiple game states, the normal state, CZ precursor, ART precursor, and first hit CZ are game states (non-navigation sections) in which information about the stop operation is not notified to the player, while ART preparation, rank determination ART, normal ART, EP precursor, and continuous CZ are game states (navigation sections) in which information about the stop operation is notified to the player. Also, during EP, it is basically a navigation section, but is treated as a non-navigation section only when the "6-choice fall reply" is won when there is no guarantee.
ここで、図２０５（Ｂ）を参照して、ナビ区間では、「６択維持リプ」又は「６択突入リプ」が内部当籤役として決定されると、遊技者に対して正解の押し順が報知される。一方、ナビ区間であっても「３択昇格リプ」が内部当籤役として決定された場合は、ナビ高確中であるか非ナビ高確中であるかに応じて報知する停止操作の情報が異なる。具体的には、ナビ区間中のナビ高確中は、「３択昇格リプ」が内部当籤役として決定されると、正解の押し順を報知し略称「強チャンスリプ」に係る図柄組合せの表示を促し、ナビ区間中の非ナビ高確中は、「３択昇格リプ」が内部当籤役として決定されると、不正解の押し順のうちのコンビネーション名「Ｃ＿ＣＵリプ」に係る図柄組合せが表示される押し順を報知する。 Here, referring to Figure 205 (B), in the navigation section, if a "6-choice maintenance lip" or a "6-choice entry lip" is determined as the internal winning combination, the player will be notified of the correct button press sequence. On the other hand, even in the navigation section, if a "3-choice promotion lip" is determined as the internal winning combination, the information on the stop operation notified will differ depending on whether the navigation is in a high probability state or not. Specifically, during a high probability state in the navigation section, if a "3-choice promotion lip" is determined as the internal winning combination, the correct button press sequence will be notified and the display of a symbol combination associated with the abbreviated name "Strong Chance Lip" will be prompted. Meanwhile, during a non-high probability state in the navigation section, if a "3-choice promotion lip" is determined as the internal winning combination, the button press sequence that displays the symbol combination associated with the combination name "C_CU Lip" from among the incorrect button press sequences will be notified.
また、「６択転落リプ」当籤時に報知する押し順は、ＥＰ中の転落回避の保証の有無に応じて異なり、保証あり時（ナビ区間）では、正解の押し順を報知しコンビネーション名「Ｃ＿ＣＵリプ」に係る図柄組合せの表示を促し、保証なし時（非ナビ区間）では、何らの押し順も報知しない。なお、ＥＰ中の転落回避の保証の有無は、後述する転落モードに基づき管理される。 In addition, the button press sequence announced when the "6-choice fall reply" is drawn will differ depending on whether or not there is a guarantee of avoiding a fall during EP. When there is a guarantee (navigation section), the correct button press sequence will be announced and the symbol combination related to the combination name "C_CU reply" will be displayed. When there is no guarantee (non-navigation section), no button press sequence will be announced. Furthermore, whether or not there is a guarantee of avoiding a fall during EP is managed based on the fall mode, which will be described later.
［内部当籤役と抽籤用フラグとの対応関係］
続いて、本実施形態のパチスロ１における遊技の流れの詳細について説明する。ここで、パチスロ１では、内部当籤役などに基づき各種の抽籤を行うが、以下では、内部当籤役を抽籤用フラグに変換した上で各種の抽籤を行う。図２０８は、内部当籤役と抽籤用フラグとの対応関係を示す図である。なお、本実施形態のパチスロ１では、各種抽籤をリール回転開始時（スタート時）又はリール停止時に行うことがある。図２０８（Ａ）は、スタート時に行う各種抽籤に用いる抽籤用フラグと内部当籤役との対応関係を示し、図２０８（Ｂ）は、スタート時又はリール停止時に行う各種抽籤に用いる抽籤用フラグと内部当籤役との対応関係を示す。
[Correspondence between internal winning combinations and lottery flags]
Next, the flow of play in the pachislot 1 of this embodiment will be described in detail. Here, in the pachislot 1, various lotteries are conducted based on internal winning combinations, etc., but in the following, various lotteries are conducted after converting the internal winning combinations into lottery flags. Figure 208 is a diagram showing the correspondence between internal winning combinations and lottery flags. In the pachislot 1 of this embodiment, various lotteries may be conducted when the reels begin to spin (at the start) or when the reels stop. Figure 208(A) shows the correspondence between the lottery flags used for various lotteries conducted at the start and the internal winning combinations, and Figure 208(B) shows the correspondence between the lottery flags used for various lotteries conducted at the start or when the reels stop and the internal winning combinations.
図２０８（Ａ）に示すように、スタート時に行う各種抽籤に用いる抽籤用フラグは、内部当籤役から決定される。例えば、内部当籤役「押し順ベル」及び「Ｆ＿共通ベル」は、抽籤用フラグ「ベル」に対応する。また、「ＢＢ（ＣＢＢ又はＮＢＢ）中のはずれ」は、抽籤用フラグ「ベルはずれＡ」に対応し、内部当籤役「Ｆ＿ＢＢ中弱チェリプ」は、抽籤用フラグ「ベルはずれＢ」に対応する。 As shown in Figure 208 (A), the lottery flags used for the various lotteries held at the start are determined from the internal winning roles. For example, the internal winning roles "Push Order Bell" and "F_Common Bell" correspond to the lottery flag "Bell". Also, "Missing during BB (CBB or NBB)" corresponds to the lottery flag "Bell Miss A", and the internal winning role "F_BB Medium Weak Cherry" corresponds to the lottery flag "Bell Miss B".
続いて、図２０８（Ｂ）に示すように、リール停止時に行う各種抽籤に用いる抽籤用フラグは、リール停止時に有効ラインに沿って表示された図柄組合せから決定される。上述したように、本実施形態のパチスロ１では、押し順に応じて表示される図柄組合せが異なる押し順役を設けており、このような押し順役では、遊技者が実際に停止操作を行うまで、パチスロ１側において表示される図柄組合せを把握することができない。そこで、パチスロ１では、押し順役の一部については、表示された図柄組合せ（言い換えると、押し順の正解の有無）に応じて抽籤用フラグを異ならせている。 Next, as shown in Figure 208 (B), the lottery flags used for the various lotteries performed when the reels stop are determined from the symbol combinations displayed along the pay line when the reels stop. As described above, the pachislot 1 of this embodiment has a push order role in which the symbol combinations displayed vary depending on the push order, and with such a push order role, the player cannot know the symbol combination displayed on the pachislot 1 until he or she actually performs the stop operation. Therefore, in the pachislot 1, for some push order roles, the lottery flags are set to differ depending on the displayed symbol combination (in other words, whether or not the push order is correct).
なお、ＡＲＴ状態などのナビ区間中は、遊技者に対して停止操作の情報（押し順）が報知されるため、押し順役の当籤時に表示されるべき図柄組合せを、パチスロ１側において予め把握することができる。そこで、図２０８（Ｂ）に示すように、パチスロ１では、押し順役の一部と対応する抽籤用フラグとを、ナビ区間と非ナビ区間とで異ならせている。なお、パチスロ１では、表示される（表示されるべき）図柄組合せをパチスロ１側で予め把握できない非ナビ区間中は、各種抽籤をリール停止時に行い、パチスロ１側で予め把握できるナビ区間中は、各種抽籤をスタート時に行う。 In addition, during navigation sections such as ART state, the player is notified of stop operation information (push order), so the pachislot 1 can determine in advance the symbol combination that should be displayed when the push order role is won. Therefore, as shown in Figure 208 (B), in the pachislot 1, some of the push order roles and the corresponding lottery flags are different between navigation sections and non-navigation sections. In the pachislot 1, during non-navigation sections where the pachislot 1 cannot determine in advance the symbol combination that will be displayed (or should be displayed), various lotteries are conducted when the reels stop, and during navigation sections where the pachislot 1 can determine in advance, various lotteries are conducted at the start.
図２０８（Ｂ）に示すように、内部当籤役「６択突入リプ」は、非ナビ区間では、押し順正解時に抽籤用フラグ「弱チャンスリプ」が対応し、また、押し順不正解時に抽籤用フラグ「通常リプ」が対応する。また、内部当籤役「６択突入リプ」は、ナビ区間では、抽籤用フラグ「弱チャンスリプ」が対応する。なお、後述するように、各種抽籤では、抽籤用フラグ「通常リプ」よりも抽籤用フラグ「弱チャンスリプ」の方が抽籤結果が優遇されている。 As shown in Figure 208 (B), in the non-navigation section, the internal winning role "6-choice entry lip" corresponds to the lottery flag "weak chance lip" when the button presses are correct, and to the lottery flag "normal lip" when the button presses are incorrect. Furthermore, in the navigation section, the internal winning role "6-choice entry lip" corresponds to the lottery flag "weak chance lip." Note that, as will be described later, in various lotteries, the lottery flag "weak chance lip" has a more favorable outcome than the lottery flag "normal lip."
ここで、内部当籤役「６択突入リプ」は、押し順正解時にＲＴ２状態からＲＴ４状態に移行する契機となる当籤役であるが、各種抽籤に用いる抽籤用フラグは、押し順正解時（ＲＴ４状態に移行）には「弱チャンスリプ」、押し順不正解時（ＲＴ２状態のまま維持）には「通常リプ」が対応するため、対応する抽籤用フラグもＲＴ状態も押し順正解時の方が優遇されている。 Here, the internal winning role "6-choice entry reply" is a winning role that triggers a transition from RT2 state to RT4 state when the button press order is correct, but the lottery flags used for various lotteries correspond to a "weak chance reply" when the button press order is correct (transition to RT4 state), and a "normal reply" when the button press order is incorrect (remaining in RT2 state), so both the corresponding lottery flag and the RT state are favored when the button press order is correct.
また、内部当籤役「６択転落リプ」は、非ナビ区間では、押し順正解時に抽籤用フラグ「通常リプ」が対応し、また、押し順不正解時に抽籤用フラグ「弱チャンスリプ」が対応する。また、内部当籤役「６択転落リプ」は、ナビ区間では、抽籤用フラグ「弱チャンスリプ」が対応する。 In addition, in non-navigation sections, the internal winning feature "6-choice fall reply" corresponds to the lottery flag "normal reply" when the button presses are correct, and to the lottery flag "weak chance reply" when the button presses are incorrect.In addition, in navigation sections, the internal winning feature "6-choice fall reply" corresponds to the lottery flag "weak chance reply."
ここで、内部当籤役「６択転落リプ」は、押し順不正解時にＲＴ５状態からＲＴ４状態に移行（転落）する契機となる当籤役であるが、各種抽籤に用いる抽籤用フラグは、押し順正解時（ＲＴ５状態のまま維持）には「通常リプ」、押し順不正解時（ＲＴ４状態に転落）には「弱チャンスリプ」が対応するため、対応する抽籤用フラグとしては、押し順不正解時の方が押し順正解時よりも優遇されている。一方で、ＲＴ状態がＲＴ５状態からＲＴ４状態に転落してしまうため、ＲＴ状態の観点からは、押し順正解時の方が押し順不正解時よりも優遇されている。 Here, the internal winning role "6-choice fall reply" is a winning role that triggers a transition (fall) from RT5 state to RT4 state when the button presses are incorrect, but the lottery flags used for various lotteries are "normal reply" when the button presses are correct (remains in RT5 state) and "weak chance reply" when the button presses incorrect (falls to RT4 state), so the corresponding lottery flags are favored when the button presses are incorrect over when the button presses correct. On the other hand, because the RT state falls from RT5 state to RT4 state, from the perspective of the RT state, when the button presses are correct, it is favored over when the button presses incorrect.
続いて、内部当籤役「３択昇格リプ」は、非ナビ区間では、押し順正解時に抽籤用フラグ「強チャンスリプ」が対応し、また、押し順不正解時に抽籤用フラグ「通常リプ」が対応する。また、内部当籤役「３択昇格リプ」は、ナビ区間中は、ナビ高確又は非ナビ高確に応じて対応する抽籤用フラグが異なり、ナビ区間中のナビ高確時は、抽籤用フラグ「強チャンスリプ」が対応し、また、ナビ区間中の非ナビ高確時は、抽籤用フラグ「通常リプ」が対応する。なお、後述するように、各種抽籤では、抽籤用フラグ「通常リプ」よりも抽籤用フラグ「強チャンスリプ」の方が抽籤結果が優遇されている。 Next, in the non-navigation section, the internal winning role "3-choice promotion reply" corresponds to the lottery flag "Strong Chance Reply" when the button presses are correct, and to the lottery flag "Normal Reply" when the button presses are incorrect. Furthermore, during the navigation section, the internal winning role "3-choice promotion reply" corresponds to a different lottery flag depending on whether the navigation is highly likely or not. When the navigation is highly likely during the navigation section, the lottery flag "Strong Chance Reply" corresponds, and when the navigation is not highly likely during the navigation section, the lottery flag "Normal Reply" corresponds. Furthermore, as described below, in various lotteries, the lottery results are favored for the lottery flag "Strong Chance Reply" over the lottery flag "Normal Reply."
ここで、内部当籤役「３択昇格リプ」は、押し順正解時にＲＴ４状態からＲＴ５状態に移行（昇格）する契機となる当籤役であるが、各種抽籤に用いる抽籤用フラグは、押し順正解時（ＲＴ５状態に昇格）には「強チャンスリプ」、押し順不正解時（ＲＴ４状態のまま維持）には「通常リプ」が対応するため、対応する抽籤用フラグもＲＴ状態も押し順正解時の方が優遇されている。 Here, the internal winning role, "3-choice promotion reply," is a winning role that triggers a transition (promotion) from RT4 state to RT5 state when the button press order is correct, but the lottery flags used for various lotteries correspond to a "strong chance reply" when the button press order is correct (promotion to RT5 state), and a "normal reply" when the button press order is incorrect (remaining in RT4 state), so both the corresponding lottery flag and the RT state are favored when the button press order is correct.
＜各遊技状態中の遊技性＞
続いて、図２０９～図２１４を参照して、パチスロ１における代表的な遊技状態中の遊技の流れについて説明する。
<Gameplay in each game state>
Next, referring to Figures 209 to 214, the flow of play during a typical game state in pachislot 1 will be explained.
［通常状態中の遊技性］
初めに、図２０９を参照して、通常状態中の遊技の流れについて説明する。本実施形態のパチスロ１では、通常状態中はＡＲＴ状態を目指して遊技を行うことになる。通常状態からＡＲＴ状態への移行は、通常状態からＣＺを経由してＡＲＴ状態に移行するパターン（図２０９（Ａ）参照）と、通常状態から直接ＡＲＴ状態に移行するパターン（図２０９（Ｂ）参照）との２パターンがある。
[Gameplay in normal mode]
First, referring to Figure 209, the flow of the game in the normal state will be explained. In the pachislot 1 of this embodiment, the game is played with the aim of reaching the ART state during the normal state. There are two patterns for transitioning from the normal state to the ART state: a pattern in which the normal state transitions to the ART state via the CZ (see Figure 209 (A)), and a pattern in which the normal state transitions directly to the ART state (see Figure 209 (B)).
図２０９（Ａ）を参照して、通常状態からＣＺを経由してＡＲＴ状態に移行するパターンでは、主制御回路９０は、通常状態中にＣＺ抽籤を行い、ＣＺ抽籤に当籤すると遊技状態を通常状態から（ＣＺ前兆を介して）ＣＺに移行させ、ＣＺ抽籤に当籤しないと遊技状態を通常状態のまま維持する。パチスロ１では、主制御回路９０は通常状態中に、抽籤用フラグ「ベル」に基づくＣＺ抽籤（図２０９（Ａ－１）参照）、及びベル以外の抽籤用フラグに基づくＣＺ抽籤（図２０９（Ａ－２）参照）を行う。 Referring to Figure 209 (A), in a pattern where the game transitions from the normal state to the ART state via the CZ, the main control circuit 90 conducts a CZ lottery during the normal state, and if the CZ lottery is won, the game state transitions from the normal state to the CZ (via the CZ precursor), and if the CZ lottery is not won, the game state remains in the normal state. In pachislot 1, the main control circuit 90 conducts a CZ lottery based on the lottery flag "bell" during the normal state (see Figure 209 (A-1)), and a CZ lottery based on a lottery flag other than the bell (see Figure 209 (A-2)).
図２０９（Ａ－１）に示すように、パチスロ１では、通常状態中のモードとして、モード１、モード２、モード３及びモード４の４段階のモードを有しており、主制御回路９０は、抽籤用フラグが「ベル」である場合に、現在のモードに基づいてＣＺ抽籤を行う。なお、４段階のモードのうち、抽籤用フラグ「ベル」に基づくＣＺ抽籤に当籤する確率は、モード１が最も低く、モード２が次に低く、モード３が次に低く、モード４が最も高い。 As shown in Figure 209 (A-1), Pachislot 1 has four modes in the normal state: Mode 1, Mode 2, Mode 3, and Mode 4. When the lottery flag is "Bell," the main control circuit 90 conducts a CZ lottery based on the current mode. Of the four modes, the probability of winning a CZ lottery based on the lottery flag "Bell" is lowest in Mode 1, next lowest in Mode 2, next lowest in Mode 3, and highest in Mode 4.
また、図２０９（Ａ－２）に示すように、パチスロ１では、通常状態中の抽籤状態として低確、高確及び超高確の３段階の抽籤状態を有しており、主制御回路９０は、抽籤用フラグがベル以外である場合に、抽籤用フラグ及び現在の抽籤状態に基づいてＣＺ抽籤を行う。なお、３段階の抽籤状態のうち、ベル以外の抽籤用フラグに基づくＣＺ抽籤に当籤する確率は、低確が最も低く、高確が次に低く、超高確が最も高い。 Also, as shown in Figure 209 (A-2), Pachislot 1 has three lottery states during the normal state: low probability, high probability, and ultra-high probability. When the lottery flag is other than bell, the main control circuit 90 conducts a CZ lottery based on the lottery flag and the current lottery state. Of the three lottery states, the probability of winning a CZ lottery based on a lottery flag other than bell is lowest for low probability, next lowest for high probability, and highest for ultra-high probability.
主制御回路９０は、通常状態中にモード及び抽籤状態を様々な契機で移行させつつ、抽籤用フラグとモード又は抽籤状態とに基づきＣＺ抽籤を行う。その結果、通常状態中にＣＺ抽籤に当籤すると遊技状態を通常状態から（ＣＺ前兆を介して）ＣＺに移行させ、ＣＺ抽籤に当籤しないと遊技状態を通常状態のまま維持する。 The main control circuit 90 transitions between modes and lottery states at various triggers during normal mode, and conducts CZ lotteries based on the lottery flag and the mode or lottery state. As a result, if the CZ lottery is won during normal mode, the game state transitions from normal mode to CZ (via a CZ precursor), and if the CZ lottery is not won, the game state remains normal.
また、通常状態から直接ＡＲＴ状態に移行するパターンも、図２０９（Ｂ－１）（Ｂ－２）に示すように、２つのパターンが設けられている。直接ＡＲＴ状態に移行する一つ目のパターンは、図２０９（Ｂ－１）に示すように、主制御回路９０は、通常状態中に抽籤用フラグと抽籤状態等とに基づきＡＲＴ抽籤を行い、その結果、ＡＲＴ抽籤に当籤すると、遊技状態を通常状態から（ＡＲＴ前兆及びＡＲＴ準備中を介して）ＡＲＴ状態に移行させ、ＡＲＴ抽籤に当籤しないと遊技状態を通常状態のまま維持する。 There are also two patterns for transitioning directly from the normal state to the ART state, as shown in Figures 209 (B-1) and (B-2). In the first pattern for transitioning directly to the ART state, as shown in Figure 209 (B-1), the main control circuit 90 conducts an ART lottery during the normal state based on the lottery flag and lottery state, etc., and as a result, if the ART lottery is won, the gaming state transitions from the normal state to the ART state (via the ART precursor and ART preparation), and if the ART lottery is not won, the gaming state remains in the normal state.
一方、直接ＡＲＴ状態に移行する二つ目のパターンでは、主制御回路９０は、ＡＲＴ抽籤を行うことなく、ＲＴ状態がＲＴ３状態に移行するとＡＲＴ状態のストックを付与して、その後、遊技状態を通常状態から（ＡＲＴ前兆及びＡＲＴ準備中を介して）ＡＲＴ状態に移行させる。 On the other hand, in the second pattern of directly transitioning to the ART state, the main control circuit 90 does not conduct an ART lottery, but instead awards ART state stocks when the RT state transitions to the RT3 state, and then transitions the gaming state from the normal state to the ART state (via the ART precursor and ART preparation).
ここで、上述のようにＲＴ３状態へは、無限ＲＴ状態中にＲＴ３移行図柄である略称「チェリプ」に係る図柄組合せが表示されると、移行する。図２０５を参照すると、略称「チェリプ」に係る図柄組合せは、内部当籤役として「Ｆ＿弱チェリプ」が遊技において表示され、その他の役が内部当籤役として決定された場合には表示されない。また、図１８０を参照すると、無限ＲＴ状態では、「Ｆ＿弱チェリプ」はＲＴ２状態中に低い確率（３２／６５５３６）で内部当籤役として決定され、その他の無限ＲＴ状態（ＲＴ０状態、ＲＴ４状態及びＲＴ５状態）中は、内部当籤役として決定されることがないため、ＲＴ３状態へは、ＲＴ２状態からのみ移行することがあり、その他のＲＴ状態から移行することがない（図１７８参照）。 As mentioned above, a transition to the RT3 state occurs when a symbol combination associated with the RT3 transition symbol, abbreviated as "Cherry Rip," is displayed during the infinite RT state. Referring to FIG. 205, the symbol combination associated with the abbreviated "Cherry Rip" is displayed during play as an internal winning combination, and is not displayed when any other combination is determined as the internal winning combination. Also, referring to FIG. 180, in the infinite RT state, "F_Weak Cherry Rip" is determined as an internal winning combination with a low probability (32/65536) during the RT2 state, and is never determined as an internal winning combination during other infinite RT states (RT0 state, RT4 state, and RT5 state). Therefore, a transition to the RT3 state can only occur from the RT2 state, and cannot occur from other RT states (see FIG. 178).
そのため、直接ＡＲＴ状態に移行する二つ目のパターンでは、主制御回路９０は、ＲＴ状態がＲＴ２状態からＲＴ３状態に移行すると、遊技状態を通常状態からＡＲＴ状態に移行させることになる。なお、有限ＲＴ状態であるＲＴ１状態中は、「Ｆ＿弱チェリプ」が中程度の確率（８７４／６５５３６）で内部当籤役として決定されるが（図１８０参照）、ＲＴ１状態中に略称「弱チェリプ」に係る図柄組合せが表示されても、ＲＴ１状態は有限ＲＴ状態であるため、ＲＴ３状態に移行することはない。 For this reason, in the second pattern of directly transitioning to the ART state, when the RT state transitions from the RT2 state to the RT3 state, the main control circuit 90 will transition the gaming state from the normal state to the ART state. Furthermore, during the RT1 state, which is a finite RT state, "F_Weak Cherry" is determined as the internal winning combination with a medium probability (874/65536) (see Figure 180), but even if a symbol combination associated with the abbreviation "Weak Cherry" is displayed during the RT1 state, the RT1 state will not transition to the RT3 state because it is a finite RT state.
また、ＲＴ３状態中は、「Ｆ＿弱チェリプ」が高確率（１８７５２／６５５３６）で内部当籤役として決定される（図１８０参照）。そのため、ＲＴ３状態に移行できた場合には略称「弱チェリプ」に係る図柄組合せが頻繁に表示されることになる。遊技者にとってみれば、略称「弱チェリプ」に係る図柄組合せが頻繁に表示されることで、ＲＴ３状態中であること、すなわち、ＡＲＴ状態のストックが付与されていることについて期待感を抱くことになる。このように本実施形態のパチスロ１では、特定の図柄組合せが頻繁に表示されると、ＡＲＴ状態のストックという特典が付与されている期待感を抱くことができる。 In addition, during the RT3 state, "F_Weak Cherry" is determined as the internal winning combination with a high probability (18752/65536) (see Figure 180). Therefore, if the transition to the RT3 state is successful, the symbol combination referred to as "Weak Cherry" will be displayed frequently. From the player's perspective, the frequent display of symbol combinations referred to as "Weak Cherry" will create a sense of anticipation that the RT3 state is in progress, that is, that the ART state stock has been granted. In this way, with the pachislot 1 of this embodiment, when a specific symbol combination is frequently displayed, the player can create a sense of anticipation that the privilege of the ART state stock has been granted.
なお、ＲＴ３状態に移行したことに伴いＡＲＴ状態に移行する場合の、ＡＲＴ前兆の開始タイミングは任意である。すなわち、ＲＴ３状態に移行した時点で遊技状態を通常状態からＡＲＴ前兆に移行することとしてもよく、また、ＲＴ３状態中に任意のゲーム数が経過した時点で遊技状態を通常状態からＡＲＴ前兆に移行することとしてもよく、また、ＲＴ３状態からＲＴ０状態に移行した時点で遊技状態を通常状態からＡＲＴ前兆に移行することとしてもよい。 When transitioning to the ART state following a transition to the RT3 state, the timing of the start of the ART precursor is arbitrary. That is, the gaming state may transition from the normal state to the ART precursor when transitioning to the RT3 state, or may transition from the normal state to the ART precursor when a desired number of games have elapsed during the RT3 state, or may transition from the normal state to the ART precursor when transitioning from the RT3 state to the RT0 state.
［ＣＺ中の遊技性］
続いて、図２１０及び図２１１を参照して、ＣＺ中の遊技の流れについて説明する。
[Gameplay during CZ]
Next, referring to Figures 210 and 211, we will explain the flow of play during the CZ.
図２１０（Ａ）に示すように、本実施形態のパチスロ１では、ＣＺ中にＡＲＴ抽籤を行っており、このＡＲＴ抽籤に当籤すると、ＣＺを一時中断してＡＲＴ状態に移行する。そして、その後ＡＲＴ状態が終了すると、中断していたＣＺを再開し、再びＡＲＴ抽籤を行う。このようにパチスロ１では、ＣＺ中は、ＣＺゲーム数が残っている限りＣＺとＡＲＴ状態とがループする。 As shown in Figure 210 (A), in the pachislot 1 of this embodiment, an ART lottery is conducted during the CZ, and if this ART lottery is won, the CZ is temporarily suspended and the system transitions to ART state. Then, when the ART state ends, the suspended CZ is resumed and the ART lottery is conducted again. In this way, in the pachislot 1, during the CZ, the CZ and ART state loop as long as there are CZ games remaining.
また、ＣＺの最終ゲームにおいてＡＲＴ抽籤に非当籤の場合には、ＣＺは終了することになるが、ＡＲＴ状態のセット数のストック状況によっては、ＣＺの最終ゲーム終了時にストックが残っていることがある。パチスロ１では、ＣＺの最終ゲームにおいてＡＲＴ抽籤に非当籤の場合であっても、ＡＲＴ状態のセット数のストックが有るときは、ストックを１つ放出し、ＡＲＴ状態に遊技状態を移行する。このとき、ＣＺからＡＲＴ状態への移行に伴い、ＣＺの残りゲーム数が最低５ゲーム延長される結果、その後、ＣＺとＡＲＴ状態とがループすることになり、また、ＡＲＴ状態のセット数のストックが残っている限り、ＣＺの最終ゲーム終了時にストックの放出が行われる結果、ＣＺとＡＲＴ状態とがループすることになる。 Also, if the ART lottery is not a winning choice in the final game of the CZ, the CZ will end, but depending on the stock status of the number of sets in the ART state, there may be stocks remaining at the end of the final game of the CZ. In Pachislot 1, even if the ART lottery is not a winning choice in the final game of the CZ, if there are stocks of sets in the ART state, one stock is released and the game state transitions to the ART state. At this time, with the transition from CZ to ART state, the number of remaining games in the CZ is extended by at least five games, resulting in a loop between the CZ and ART state. Also, as long as there are stocks of sets in the ART state remaining, the stocks will be released at the end of the final game of the CZ, resulting in a loop between the CZ and ART state.
一方で、ＣＺの最終ゲームにおいてＡＲＴ抽籤に非当籤であり、かつ、ＡＲＴ状態のセット数のストックがない場合には、ＣＺが終了し、遊技状態が通常状態に移行する。このとき、本実施形態のパチスロ１では、ＣＺ終了後の通常状態の１ゲーム目に限り、２ゲーム目以降よりも高い確率で当籤するＡＲＴ抽籤（泣きの１回）を行う。このＣＺ終了後の１ゲーム目に行うＡＲＴ抽籤に当籤すると、ＡＲＴ状態に遊技状態を移行し、非当籤すると、通常状態のまま遊技状態を維持する。また、このＣＺ終了後の１ゲーム目に行うＡＲＴ抽籤に当籤することによりＡＲＴ状態に移行した場合にも、ＣＺの残りゲーム数が最低５ゲーム延長され、結果、その後、ＣＺとＡＲＴ状態とがループすることになり、また、その後のＣＺの最終ゲームのストック放出や、泣きの１回のＡＲＴ抽籤が行われる結果、ＣＺとＡＲＴ状態とがループすることになる。 On the other hand, if the ART lottery is not a winning lottery in the final game of the CZ and there are no sets in the ART state stock, the CZ ends and the gaming state transitions to the normal state. At this time, in the pachislot 1 of this embodiment, an ART lottery (one last chance) is conducted in the first game of the normal state after the CZ ends, with a higher probability of winning than in the second game and thereafter. If the ART lottery conducted in the first game after the CZ ends is a winning lottery, the gaming state transitions to the ART state; if it is not a winning lottery, the gaming state remains in the normal state. Furthermore, if you transition to ART state by winning the ART lottery held in the first game after the CZ ends, the number of remaining games in the CZ will be extended by a minimum of 5 games, resulting in a loop between the CZ and ART state, and the subsequent release of stocks in the final game of the CZ and one final ART lottery will result in a loop between the CZ and ART state.
ここで、上述したように、本実施形態では、通常状態から移行したＣＺを初当りＣＺと呼び、ＣＺとＡＲＴ状態とのループ中にＡＲＴ状態から戻った後のＣＺを継続ＣＺと呼ぶ。続いて、初当りＣＺの概要と継続ＣＺの概要とについて説明する。 As mentioned above, in this embodiment, the CZ transitioned to from the normal state is called the initial CZ, and the CZ after returning from the ART state during the loop between the CZ and the ART state is called the continuation CZ. Next, we will explain the overview of the initial CZ and the continuation CZ.
図２１０（Ｂ）に示すように、初当りＣＺ中は、ＣＺの残りゲーム数に応じてＡＲＴ状態への移行契機が異なり、初当りＣＺは、ＣＺの残りゲーム数が１以上の場合の抽籤フェーズＡと、ＣＺの残りゲーム数が０である場合の抽籤フェーズＢと、から構成される。また、図２１０（Ｃ）に示すように、継続ＣＺは、ＡＲＴ抽籤によるＡＲＴ状態への移行とストックの放出によるＡＲＴ状態への移行という移行契機を有しており、継続ＣＺは、継続ＣＺ中に行う抽籤フェーズＡと、ＣＺの残りゲーム数が０である場合の放出フェーズＤと、から構成される。 As shown in Figure 210 (B), during the initial CZ, the trigger for transitioning to the ART state varies depending on the number of games remaining in the CZ, and the initial CZ is composed of lottery phase A when the number of games remaining in the CZ is 1 or more, and lottery phase B when the number of games remaining in the CZ is 0. Also, as shown in Figure 210 (C), the continued CZ has transition triggers of transitioning to the ART state by ART lottery and transitioning to the ART state by release of stock, and the continued CZ is composed of lottery phase A that takes place during the continued CZ, and release phase D when the number of games remaining in the CZ is 0.
なお、ＣＺ終了後の１ゲーム目には泣きの１回のＡＲＴ抽籤が行われるが、この泣きの１回のＡＲＴ抽籤を便宜上、抽籤フェーズＣと呼ぶ（抽籤フェーズＣは、通常状態中のＡＲＴ抽籤であり、ＣＺを構成するものではない）。 In addition, a final ART lottery will be held in the first game after the CZ ends; for convenience, this final ART lottery will be called Lottery Phase C (Lottery Phase C is an ART lottery during normal play, and does not constitute CZ).
続いて、図２１１（Ｄ）を参照して、これら各フェーズの概要について説明する。抽籤フェーズＡ，Ｂ，Ｃは、それぞれ抽籤用フラグなどに基づいてＡＲＴ抽籤を行うフェーズであり、このＡＲＴ抽籤に当籤した場合には、遊技状態がＡＲＴ状態に移行するとともに、ＣＺの残りゲーム数を最低５ゲーム延長（加算）する。一方で、このＡＲＴ抽籤に非当籤の場合には、ＣＺゲーム数が残っている限りＣＺが継続し、ＣＺゲーム数が残っていない場合には通常状態に移行する。なお、本実施形態のパチスロ１では、抽籤フェーズＣ（ＣＺ終了後の泣きの１回）においてＡＲＴ抽籤に当籤した場合にも、ＣＺの残りゲーム数を最低５ゲーム延長（加算）する。その結果、抽籤フェーズＣでＡＲＴ抽籤に当籤した場合には、その後、ＣＺとＡＲＴ状態とのループが継続することになる。 Next, an overview of each of these phases will be explained with reference to Figure 211 (D). Lottery phases A, B, and C are phases in which an ART lottery is conducted based on lottery flags, etc. If the ART lottery is won, the game state transitions to the ART state and the number of remaining CZ games is extended (added) by at least 5 games. On the other hand, if the ART lottery is not won, the CZ continues as long as there are remaining CZ games, and if there are no remaining CZ games, the game state transitions to the normal state. Note that in the pachislot 1 of this embodiment, even if the ART lottery is won in lottery phase C (the final draw after the CZ ends), the number of remaining CZ games is extended (added) by at least 5 games. As a result, if the ART lottery is won in lottery phase C, the loop between the CZ and the ART state will continue.
また、放出フェーズＤは、継続ＣＺの最終ゲームにおいてＡＲＴ抽籤に非当籤であり、かつ、ＡＲＴ状態のセット数のストックがある場合に、保有するストックを１つ放出するフェーズである。放出フェーズＤでは、ＡＲＴ状態のセット数のストックが残っている場合には、ＡＲＴ状態に遊技状態を移行するとともに、ＣＺの残りゲーム数を最低５ゲーム延長（加算）する。一方で、放出フェーズＤにおいて、ＡＲＴ状態のセット数のストックが残っていない場合には（ＣＺの残りゲーム数が０であるため）、次遊技に、泣きの１回の抽籤フェーズＣに基づくＡＲＴ抽籤が行われる。 In addition, Release Phase D is a phase in which one of the held stocks is released if the ART lottery is not won in the final game of the continued CZ and there is a stock of the number of sets in ART state. In Release Phase D, if there are stocks of the number of sets in ART state remaining, the game state is transitioned to ART state and the number of remaining games in CZ is extended (added) by at least 5 games. On the other hand, if there are no stocks of the number of sets in ART state remaining in Release Phase D (because the number of remaining games in CZ is 0), an ART lottery based on one final lottery phase C will be held for the next play.
なお、本実施形態のパチスロ１では、抽籤フェーズＡ，Ｂ，Ｃにおいて一度の当籤でＡＲＴ状態のセット数を複数ストックすることがある。この場合、一つ目のストックのみがＡＲＴ抽籤の当籤に応じて放出され、残りのストックは、放出フェーズＤで放出されることになる。 In the pachislot 1 of this embodiment, multiple sets of ART state may be stocked in a single winning lottery in lottery phases A, B, and C. In this case, only the first stock is released in response to a winning ART lottery, and the remaining stocks are released in release phase D.
続いて、図２１１（Ｅ）を参照して、継続ＣＺの種別の決定方法について説明する。上述したようにパチスロ１では、継続ＣＺとして、ＣＺ（ＡＲＴ後）と特殊ＣＺとを有する。主制御回路９０は、ＣＺからＡＲＴ状態に移行した際に（より詳細には、ランク決めＡＲＴ中に（後述の図２５５参照））、当該ＡＲＴ状態から戻った後の継続ＣＺの種別を抽籤する。その結果、特殊ＣＺに非当籤すると、ＡＲＴ状態から戻った後の継続ＣＺがＣＺ（ＡＲＴ後）となり、特殊ＣＺに当籤すると、ＡＲＴ状態から戻った後の継続ＣＺが特殊ＣＺとなる。 Next, with reference to Figure 211 (E), we will explain how to determine the type of continuation CZ. As mentioned above, in pachislot 1, there are CZ (after ART) and special CZ as continuation CZs. When transitioning from CZ to ART state (more specifically, during the rank determination ART (see Figure 255 described below)), the main control circuit 90 draws lots to determine the type of continuation CZ after returning from the ART state. As a result, if the special CZ is not won, the continuation CZ after returning from the ART state will be CZ (after ART), and if the special CZ is won, the continuation CZ after returning from the ART state will be special CZ.
ここで、ＣＺは、ＣＺゲーム数分継続することになるが、特殊ＣＺに当籤し、継続ＣＺが特殊ＣＺになった場合、主制御回路９０は、それまでの残りＣＺゲーム数を特殊ＣＺの残りＣＺゲーム数としてセットする。特殊ＣＺ中は、ＣＺ（ＡＲＴ後）よりも高い確率でＡＲＴ抽籤に当籤するため、パチスロ１では、継続ＣＺの種別の抽籤において特殊ＣＺに当籤すると、残りＣＺゲーム数の価値が上がることになる。 Here, the CZ will continue for the number of CZ games, but if a special CZ is won and the continuation CZ becomes a special CZ, the main control circuit 90 sets the number of remaining CZ games up to that point as the number of remaining CZ games for the special CZ. During the special CZ, there is a higher probability of winning the ART lottery than in the CZ (after ART), so in pachislot 1, if a special CZ is won in a continuation CZ type lottery, the value of the number of remaining CZ games will increase.
なお、特殊ＣＺに当籤した場合の「それまでの残りＣＺゲーム数を特殊ＣＺの残りＣＺゲーム数としてセットする」とは、それまでの残りＣＺゲーム数を特殊ＣＺの残りＣＺゲーム数としてセットした場合に、それまでの残りＣＺゲーム数をクリア（０にする）することであってもよく、それまでの残りＣＺゲーム数を維持しつつ、当該ＣＺゲーム数を特殊ＣＺの残りＣＺゲーム数としてセットすることであってもよい。前者の場合には、それまでの残りＣＺゲーム数をクリアされるため、特殊ＣＺ当籤時のＣＺ全体の残りゲーム数は、特殊ＣＺのＣＺゲーム数だけになり、後者の場合には、それまでの残りＣＺゲーム数も維持されるため、特殊ＣＺ当籤時のＣＺ全体の残りゲーム数は、通常（ＣＺ（ＡＲＴ後））のＣＺゲーム数と、特殊ＣＺのＣＺゲーム数との和になる。 Note that when a special CZ is won, "setting the number of remaining CZ games up to that point as the number of remaining CZ games for the special CZ" may mean clearing (setting to 0) the number of remaining CZ games up to that point when the number of remaining CZ games was set as the number of remaining CZ games for the special CZ, or it may mean maintaining the number of remaining CZ games up to that point and setting that number of CZ games as the number of remaining CZ games for the special CZ. In the former case, the number of remaining CZ games up to that point is cleared, so the total number of remaining CZ games when the special CZ is won will be just the number of CZ games for the special CZ; in the latter case, the total number of remaining CZ games up to that point is maintained, so the total number of remaining CZ games when the special CZ is won will be the sum of the normal (CZ (after ART)) CZ game number and the CZ game number for the special CZ.
続いて、図２１１（Ｆ）は、特殊ＣＺ中の流れを示す図である。上述したように、継続ＣＺは、抽籤フェーズＡと放出フェーズＤとから構成される。ＣＺとＡＲＴ状態とのループ中に一度、特殊ＣＺに移行すると、図２１１（Ｆ）に示すように、その後の特殊ＣＺにおいて抽籤フェーズＡのＡＲＴ抽籤に伴いＡＲＴ状態に移行している限りは、継続ＣＺが特殊ＣＺのまま維持される。なお、特殊ＣＺ中に抽籤フェーズＡのＡＲＴ抽籤に伴いＡＲＴ状態に移行している場合、ＣＺゲーム数の上乗せ（最低５ゲーム）は、特殊ＣＺの残りゲーム数に対して行われる。 Next, Figure 211 (F) shows the flow during the special CZ. As mentioned above, the continuation CZ is composed of lottery phase A and release phase D. Once you transition to the special CZ during the loop between the CZ and ART state, as shown in Figure 211 (F), the continuation CZ will remain the special CZ as long as you transition to the ART state following an ART lottery in lottery phase A in the subsequent special CZ. Note that if you transition to the ART state following an ART lottery in lottery phase A during the special CZ, the number of CZ games will be added (a minimum of 5 games) to the remaining number of games in the special CZ.
一方で、特殊ＣＺにおいて放出フェーズＤのストック放出に伴いＡＲＴ状態に移行した場合には、特殊ＣＺが終了し、継続ＣＺがＣＺ（ＡＲＴ後）に書き換わる。このように特殊ＣＺ中に放出フェーズＤのストック放出に伴いＡＲＴ状態に移行した場合、ＣＺゲーム数の上乗せ（最低５ゲーム）は、通常（ＣＺ（ＡＲＴ後））の残りＣＺゲーム数に対して行われる。 On the other hand, if the special CZ transitions to ART state due to the stock release of release phase D, the special CZ ends and the continuous CZ is rewritten as CZ (after ART). In this way, if the special CZ transitions to ART state due to the stock release of release phase D, the number of CZ games will be added (minimum 5 games) to the remaining number of CZ games in the normal (CZ (after ART)) state.
［ＡＲＴ中の遊技性］
続いて、図２１２及び図２１３を参照して、ＡＲＴ状態中の遊技の流れについて説明する。
[Gameplay during ART]
Next, referring to Figures 212 and 213, we will explain the flow of play during the ART state.
図２１２（Ａ）に示すように、ＡＲＴ状態は、ランク決めＡＲＴと通常ＡＲＴとＥＰとから構成される。ランク決めＡＲＴは、１ゲームで完結する遊技状態であり、通常ＡＲＴは、３０ゲームを１セットとする遊技状態であり、ＥＰは、所謂上乗せ特化ゾーンであり、ＲＴ４状態に転落するまで継続する遊技状態である。ＡＲＴ状態中は、ＡＲＴゲーム数が残っている間、通常ＡＲＴからＥＰへの移行を目指して遊技を行うことになる。一方で、ＡＲＴゲーム数を消化してしまうと、遊技状態は、ＡＲＴ状態（通常ＡＲＴ）から継続ＣＺに移行することになる。 As shown in Figure 212 (A), the ART state is composed of rank-determining ART, normal ART, and EP. Rank-determining ART is a game state that is completed in one game, normal ART is a game state in which 30 games constitute one set, and EP is a so-called add-on specialized zone, which is a game state that continues until it falls into RT4 state. During the ART state, while there are remaining ART games, the player will play with the aim of transitioning from normal ART to EP. On the other hand, once the number of ART games has been consumed, the game state will transition from the ART state (normal ART) to the continuous CZ.
通常ＡＲＴ中は、ＡＲＴ中の抽籤状態として「低確」「高確」「超高確」が設けられており、これらＡＲＴ中の抽籤状態に応じてＥＰへの移行し易さが制御される。図２１２（Ｂ）に示すように、ＡＲＴ中の抽籤状態は、ランク決めＡＲＴにおいて決めるランクに応じて一義的に定まる。ここで、図２１２（Ｂ）を参照して、ＡＲＴ中の抽籤状態、すなわち、ＡＲＴのランクの決定方法について説明する。 Normally, during ART, the lottery states during ART are set to "low probability," "high probability," and "ultra-high probability," and the ease of transitioning to EP is controlled according to these lottery states during ART. As shown in Figure 212 (B), the lottery state during ART is uniquely determined according to the rank determined in the rank determination ART. Here, with reference to Figure 212 (B), the lottery state during ART, i.e., the method for determining the ART rank, will be explained.
図２１２（Ｂ）に示すように、主制御回路９０は、ＡＲＴ抽籤の当籤時にＡＲＴのランクを仮決めする。ＡＲＴ当籤時のランクの仮決めは、ＡＲＴ抽籤に当籤した際の抽籤用フラグ（内部当籤役）に基づいて行われ、例えば、内部当籤役として決定される確率の低い抽籤用フラグ（所謂、強レア役）に基づいてＡＲＴ抽籤に当籤した場合には、高いランクが決定され易くなっている。 As shown in Figure 212 (B), the main control circuit 90 provisionally determines the ART rank when the ART lottery is won. The provisional determination of the rank when the ART lottery is won is based on the lottery flag (internal winning role) when the ART lottery is won. For example, if the ART lottery is won based on a lottery flag (so-called strong rare role) that has a low probability of being determined as an internal winning role, a high rank is more likely to be determined.
上述のように、本実施形態のパチスロ１では、一度の当籤でＡＲＴ状態のセット数を複数ストックすることがある。主制御回路９０は、一度の当籤でＡＲＴ状態のセット数を複数のストックした場合、それぞれのストックに対してランクを決定する。なお、後述するように、主制御回路９０は、一つ目のストックについては、ＡＲＴ当籤時の抽籤用フラグに基づいてランクを決定し、二つ目以降のストックについては、抽籤用フラグを用いることなくランクを決定するが、これに限られるものではなく、二つ目以降のストックについても、ＡＲＴ当籤時の抽籤用フラグに基づいてランクを決定することとしてもよい。 As described above, in the pachislot 1 of this embodiment, multiple sets of ART state may be stocked in a single winning draw. When multiple sets of ART state are stocked in a single winning draw, the main control circuit 90 determines a rank for each stock. As will be described later, the main control circuit 90 determines the rank for the first stock based on the lottery flag at the time of the ART winning draw, and determines the rank for the second and subsequent stocks without using the lottery flag. However, this is not limited to this, and the rank for the second and subsequent stocks may also be determined based on the lottery flag at the time of the ART winning draw.
ＡＲＴ当籤時にそれぞれのストックに対してランクを決定（仮決め）すると、主制御回路９０は、当該ストックの放出時に移行するランク決めＡＲＴにおいて、当籤時に仮決めしたランクの昇格抽籤を行い、ＡＲＴのランクを確定する。このランクの昇格抽籤は、１ゲームで完結するランク決めＡＲＴ中の抽籤用フラグに基づいて行われ、例えば、内部当籤役として決定される確率の低い抽籤用フラグ（所謂、強レア役）に基づいてＡＲＴ抽籤に当籤した場合には、ランクの昇格が行われ易くなっている。 When a rank is determined (provisionally determined) for each stock when the ART is won, the main control circuit 90 conducts a lottery to upgrade the rank provisionally determined when the lottery was won in the rank determination ART, which is entered when the stock is released, and confirms the ART rank. This rank upgrade lottery is conducted based on a lottery flag in the rank determination ART, which is completed in one game. For example, if the ART lottery is won based on a lottery flag (so-called a strong rare role) that has a low probability of being determined as an internal winning role, rank upgrades are more likely to occur.
ランク決めＡＲＴ中の昇格抽籤は、「ランク維持」「ランク＋１」「ランク＋２」「ランク＋３」の何れかが決定され、主制御回路９０は、ＡＲＴ当籤時に仮決めしていたランクを昇格抽籤の抽籤結果に応じて更新する。なお、本実施形態では、ランクの最大は「ランク４」であるため、昇格抽籤の結果が「ランク４」以上である場合は「ランク４」とする。 The promotion lottery during the rank determination ART determines one of the following: "Maintain rank," "Rank +1," "Rank +2," or "Rank +3." The main control circuit 90 updates the rank provisionally determined at the time of the ART draw according to the results of the promotion lottery. In this embodiment, the maximum rank is "Rank 4," so if the result of the promotion lottery is "Rank 4" or higher, the player will be assigned "Rank 4."
このように本実施形態のパチスロ１では、ＡＲＴ当籤時にＡＲＴのランクを仮決めしておき、ＡＲＴ状態の開始１ゲーム目（ランク決めＡＲＴ）に、仮決めしたランクからＡＲＴ中のランク（ＡＲＴ中の抽籤状態）を確定させる。言い換えると、本実施形態のパチスロ１では、ＡＲＴ当籤時は、ＡＲＴ中のランクとして幅を持たせたランクを決めておき、その後、ＡＲＴ状態の開始１ゲーム目に幅を持ったランクから具体的なランクを決定する。なお、ランク決めＡＲＴ中の昇格抽籤では、最低でも「ランク維持」が決定されるため、ＡＲＴ当籤時に仮決めされるランクは、本実施形態では、上方向のみの幅を持つことになる。もちろん、昇格抽籤においてランクを下げる抽籤結果（例えば、「ランク－１」など）を採用すれば、ＡＲＴ当籤時に仮決めされるランクに、下方向の幅も持たせることができる。 In this way, in the pachislot 1 of this embodiment, the ART rank is provisionally determined when the ART lottery is won, and the rank during ART (lottery state during ART) is finalized from the provisionally determined rank in the first game at the start of the ART state (rank determination ART). In other words, in the pachislot 1 of this embodiment, a range of ranks is determined as the rank during ART when the ART lottery is won, and then a specific rank is determined from the range of ranks in the first game at the start of the ART state. Note that in the promotion lottery during the rank determination ART, at least "maintain rank" is determined, so in this embodiment, the rank provisionally determined when the ART lottery is won has a range only upward. Of course, if a lottery result that lowers the rank (for example, "rank -1") is used in the promotion lottery, the rank provisionally determined when the ART lottery is won can also have a range downward.
ランク決めＡＲＴ中の昇格抽籤の結果、ＡＲＴ中のランクが確定すると、確定したランクからＡＲＴ中の抽籤状態が一義的に定まる。具体的には、確定したランクが「ランク１」である場合はＡＲＴ中の抽籤状態が「低確」となり、確定したランクが「ランク２」である場合はＡＲＴ中の抽籤状態が「高確」となり、確定したランクが「ランク３」である場合はＡＲＴ中の抽籤状態が「超高確」となり、確定したランクが「ランク４」である場合はＡＲＴ中の抽籤状態が「超高確」、かつ、ＥＰのストックが１つ付与される。なお、確定したランクが「ランク４」である場合には、ランク決めＡＲＴの後にＥＰに移行することになる（図２０６の移行条件（Ｅ１）（Ｅ２）又は（Ｅ３）参照）。 When the rank during the rank determination ART is determined as a result of the promotion lottery, the lottery status during the ART is uniquely determined from the determined rank. Specifically, if the determined rank is "Rank 1," the lottery status during the ART will be "Low Probability," if the determined rank is "Rank 2," the lottery status during the ART will be "High Probability," if the determined rank is "Rank 3," the lottery status during the ART will be "Very High Probability," and if the determined rank is "Rank 4," the lottery status during the ART will be "Very High Probability," and one EP stock will be awarded. Note that if the determined rank is "Rank 4," the player will transition to EP after the rank determination ART (see transition conditions (E1), (E2), or (E3) in Figure 206).
なお、本実施形態のパチスロ１では、ＡＲＴのランクや抽籤状態を示唆し、遊技者に対して、その後の遊技（１セットの通常ＡＲＴ）に興味を抱かせることとしている。この点、図２１２（Ｃ）を参照して、ＡＲＴのランクや抽籤状態を示唆する演出の概要について説明する。 In this embodiment, the pachislot 1 suggests the ART rank and lottery status, and aims to pique the player's interest in the subsequent game (one set of regular ART). In this regard, an overview of the presentation suggesting the ART rank and lottery status will be explained with reference to Figure 212 (C).
パチスロ１では、副制御回路２００は、ＡＲＴ状態への移行時に武器ランクに応じた武器を表示することで、ＡＲＴ当籤時の幅を持ったランクを示唆する。具体的には、本実施形態では、武器ランクに応じた武器として、武器ランクが高い順に「武器Ｓ」「武器Ａ」「武器Ｂ」「武器Ｃ」「武器Ｄ」に応じた映像データを有しており、ＡＲＴ当籤時のランクから武器ランクを決定し、当該武器ランクに応じた画像を表示する。なお、ＡＲＴ当籤時のランクと武器ランクとの対応関係の詳細は省略するが、副制御回路２００は、ＡＲＴ当籤時のランクに応じた確率で、武器ランクを抽籤し、当籤した武器ランクに応じた映像を表示することで、ＡＲＴ当籤時ランクをＡＲＴ状態への移行時に示唆する。 In pachislot 1, the sub-control circuit 200 displays a weapon according to the weapon rank when transitioning to ART state, thereby suggesting a range of ranks when ART is won. Specifically, in this embodiment, the weapons according to weapon rank have video data corresponding to "Weapon S," "Weapon A," "Weapon B," "Weapon C," and "Weapon D," in descending order of weapon rank, and the weapon rank is determined from the rank when ART is won, and an image corresponding to that weapon rank is displayed. Note that while details of the correspondence between rank and weapon rank when ART is won will be omitted, the sub-control circuit 200 draws a weapon rank with a probability according to the rank when ART is won, and displays an image corresponding to the weapon rank that was drawn, thereby suggesting the rank when ART is won when transitioning to ART state.
例えば、副制御回路２００は、ＡＲＴ当籤時に「ランク１」が仮決定されている場合には、武器ランクの低い「武器Ｃ」又は「武器Ｄ」を高い確率で抽籤し、また、ＡＲＴ当籤時に「ランク４」が仮決定されている場合には、反対に武器ランクの高い「武器Ｓ」を高い確率で抽籤する。 For example, if "Rank 1" is provisionally determined at the time of ART lottery, the sub-control circuit 200 will draw a low-rank weapon "Weapon C" or "Weapon D" with a high probability. Also, if "Rank 4" is provisionally determined at the time of ART lottery, the sub-control circuit 200 will draw a high-rank weapon "Weapon S" with a high probability.
また、図２１２（Ｃ）に示すように、示唆するランクが不明な武器ランク「武器？」及び「武器？」に応じた映像データを設け、ＡＲＴ当籤時のランクを「武器？」で表示する（すなわち、ＡＲＴ当籤時のランクを示唆しない）こととしてもよい。 Also, as shown in Figure 212 (C), video data corresponding to the weapon rank "Weapon?" and "Weapon?", whose suggested rank is unknown, may be provided, and the rank at the time of winning the ART may be displayed as "Weapon?" (i.e., the rank at the time of winning the ART may not be suggested).
この点、本実施形態のパチスロ１では、副制御回路２００は、ＡＲＴ抽籤に当籤することを契機にＡＲＴ状態に移行（抽籤フェーズＡ，Ｂ，ＣからＡＲＴ状態に移行）する場合、「武器Ｓ」～「武器Ｄ」に応じた画像を表示することで、ＡＲＴ当籤時のランクを示唆し、ストックの放出を契機にＡＲＴ状態に移行（放出フェーズＤからＡＲＴ状態に移行）する場合は、「武器？」に応じた画像を表示することで、ＡＲＴ当籤時のランクを示唆しない。なお、放出フェーズＤで放出されるＡＲＴ状態のストックは、ＣＺ中に一度の当籤で複数ストックがなされた場合の２つ目以降のストックやＡＲＴ状態中のストック抽籤において当籤した分のストック等である。 In this regard, in the pachislot 1 of this embodiment, when the sub-control circuit 200 transitions to the ART state upon winning the ART lottery (transitioning from lottery phases A, B, and C to the ART state), it displays an image corresponding to "Weapon S" to "Weapon D," thereby suggesting the rank at the time of the ART win; and when the transition to the ART state is triggered by the release of a stock (transitioning from release phase D to the ART state), it displays an image corresponding to "Weapon?", thereby not suggesting the rank at the time of the ART win. Note that the ART state stocks released in release phase D include the second or subsequent stocks when multiple stocks are made in a single win during the CZ, or the stocks won in a stock lottery during the ART state.
また、副制御回路２００は、ＡＲＴ中の抽籤状態を通常ＡＲＴ中の演出ステージに基づいて示唆する。具体的には、副制御回路２００は、抽籤状態が「低確（ランク１）」である場合には、通常ＡＲＴ中の演出ステージとしてステージ１（昼間ステージ）を採用し、抽籤状態が「高確（ランク２）」である場合には、通常ＡＲＴ中の演出ステージとしてステージ２（夕方ステージ）を採用し、抽籤状態が「超高確（ランク３，４）」である場合には、通常ＡＲＴ中の演出ステージとしてステージ３（夜間ステージ）を採用する。 The sub-control circuit 200 also suggests the lottery state during ART based on the presentation stage during normal ART. Specifically, if the lottery state is "low probability (rank 1)," the sub-control circuit 200 uses stage 1 (daytime stage) as the presentation stage during normal ART; if the lottery state is "high probability (rank 2)," the sub-control circuit 200 uses stage 2 (evening stage) as the presentation stage during normal ART; and if the lottery state is "ultra-high probability (rank 3, 4)," the sub-control circuit 200 uses stage 3 (nighttime stage) as the presentation stage during normal ART.
続いて、図２１２（Ｄ）を参照して、通常ＡＲＴからＥＰへの移行方法について説明する。上述したように、通常ＡＲＴ中は、「３択昇格リプ」が内部当籤役として決定された場合に、正解の押し順（略称「強チャンスリプ（ＲＴ５移行図柄）」に係る図柄組合せが表示される押し順）を報知するナビ高確中と、不正解の押し順（コンビネーション名「Ｃ＿ＣＵリプ」に係る図柄組合せが表示される押し順）を報知する非ナビ高確中があり、通常ＡＲＴのナビ高確中に「３択昇格リプ」が内部当籤役として決定され、かつ、報知される押し順に従い略称「強チャンスリプ」に係る図柄組合せが表示されると、通常ＡＲＴからＥＰに遊技状態が移行する（図２０６の移行条件（Ｆ）参照）。 Next, referring to Figure 212 (D), the method for transitioning from normal ART to EP will be explained. As described above, during normal ART, if a "3-choice promotion lip" is determined as the internal winning combination, there is a navigation high probability period during which the correct button press sequence (the button press sequence that displays the symbol combination associated with the abbreviation "Strong Chance Lip (RT5 transition symbol)") is announced, and a non-navigation high probability period during which an incorrect button press sequence (the button press sequence that displays the symbol combination associated with the combination name "C_CU Lip") is announced. If a "3-choice promotion lip" is determined as the internal winning combination during navigation high probability in normal ART and the symbol combination associated with the abbreviation "Strong Chance Lip" is displayed in accordance with the announced button press sequence, the game state transitions from normal ART to EP (see transition condition (F) in Figure 206).
ここで、ナビ高確中と非ナビ高確中とは、ナビ高確ゲーム数に基づき制御される。具体的には、主制御回路９０は、通常ＡＲＴ中にＡＲＴ中の抽籤状態及び抽籤用フラグに応じてナビ高確ゲーム数の付与抽籤（獲得抽籤）を行っており（後述の図２４３参照）、この抽籤でナビ高確ゲーム数が付与されると、付与されたゲーム数の間、ナビ高確中になる。なお、ナビ高確ゲーム数は、ナビ高確中の遊技毎に１減算され、ナビ高確ゲーム数が０になると、非ナビ高確中になる。 Here, the state of high probability of navigation and the state of non-high probability of navigation are controlled based on the number of games with high probability of navigation. Specifically, during normal ART, the main control circuit 90 performs a lottery to award the number of games with high probability of navigation (a lottery to acquire) in accordance with the lottery status and lottery flag during ART (see Figure 243 described below), and when the number of games with high probability of navigation is awarded in this lottery, the state becomes high probability of navigation for the number of games awarded. Note that the number of games with high probability of navigation is decremented by one for each play during high probability of navigation, and when the number of games with high probability of navigation reaches 0, the state becomes non-high probability of navigation.
ここで、通常ＡＲＴの期間もナビ高確中の期間もともにゲーム数により管理されるため、通常ＡＲＴの終了時にナビ高確ゲーム数が残っている場合がある。例えば、通常ＡＲＴの残りゲーム数が３ゲームのときに、ナビ高確ゲーム数として５ゲームが付与されると、通常ＡＲＴの終了後にナビ高確ゲーム数が２ゲーム残っている。パチスロ１では、このような場合に、ナビ高確ゲーム数を、通常ＡＲＴから継続ＣＺに持ち越すことがある。すなわち、継続ＣＺ中もナビ高確中になることがある。このようなナビ高確中の持ち越しや、ナビ高確ゲーム数の管理方法の詳細は、後述する。 Here, because both the normal ART period and the period during which there is a high probability of navigation are managed by the number of games, there may be a number of high probability navigation games remaining at the end of the normal ART. For example, if there are three games remaining in the normal ART and five games are awarded as the number of high probability navigation games, there will be two high probability navigation games remaining after the end of the normal ART. In Pachislot 1, in such cases, the number of high probability navigation games may be carried over from the normal ART to the continued CZ. In other words, there may be a high probability of navigation even during the continued CZ. Details of this carryover during high probability navigation and how the number of high probability navigation games is managed will be discussed later.
続いて、図２１３（Ｅ）を参照して、ＥＰ中の遊技の流れについて説明する。図２１３（Ｅ）に示すように、ＥＰ中は、抽籤用フラグが「７揃い」又は「ＢＡＲ揃い」である場合に、ＡＲＴ状態のセット数が付与（ストック）され、また、抽籤用フラグが「フェイク７」である場合は、ＡＲＴ状態のセット数が付与されない（なお、他の抽籤フラグの場合、ＡＲＴ抽籤を行い、その結果に基づきＡＲＴ状態のセット数を付与する（後述の図２３３参照））。ここで、ＥＰは、ＲＴ５状態であり、ＲＴ５状態では、他のＲＴ状態に比べて高い確率で抽籤用フラグが「７揃い」又は「ＢＡＲ揃い」となるため（言い換えると「Ｆ＿７リプＡ」「Ｆ＿７リプＢ」「Ｆ＿ＢＡＲリプ」が内部当籤役として決定される確率が高いため（図１８０参照））、ＥＰ中は、ＡＲＴ状態のセット数がストックされ易い状態である。 Next, the flow of play during EP will be explained with reference to Figure 213 (E). As shown in Figure 213 (E), during EP, if the lottery flag is "7s" or "BARs", the number of sets in the ART state is awarded (stocked), and if the lottery flag is "Fake 7", the number of sets in the ART state is not awarded (note that for other lottery flags, an ART lottery is conducted and the number of sets in the ART state is awarded based on the results (see Figure 233 described below)). Here, the EP is in RT5 state, and in RT5 state, there is a higher probability that the lottery flags will be "7's" or "BAR's" compared to other RT states (in other words, there is a higher probability that "F_7 lip A", "F_7 lip B", and "F_BAR lip" will be determined as the internal winning combination (see Figure 180)), so during EP, the number of sets in ART state is more likely to be stockpiled.
また、ＥＰ中は、転落モードによりＥＰから通常ＡＲＴへの転落が管理され、転落モード「保証なし」時は、「６択転落リプ」の当籤時に自力で正解の押し順を当てなければ、（ＲＴ状態がＲＴ４状態に転落してしまう結果）ＥＰから通常ＡＲＴに遊技状態が移行してしまう。一方で、転落モード「ショート」又は「ロング」時は、「６択転落リプ」の当籤時に正解の押し順が報知されるため、通常ＡＲＴに転落することなくＥＰが継続する。 Also, during EP, the fall mode manages whether or not the player falls from EP to regular ART, and when the fall mode is "No Guarantee," if the player does not manually press the correct button sequence when the "6-Choice Fall Reply" is drawn, the game state will transition from EP to regular ART (resulting in the RT state falling to RT4 state). On the other hand, when the fall mode is "Short" or "Long," the correct button sequence is announced when the "6-Choice Fall Reply" is drawn, so the EP will continue without falling to regular ART.
後述するように、転落モード「ショート」又は「ロング」は、抽籤用フラグが「７揃い」「ＢＡＲ揃い」又は「フェイク７」である場合に、転落モード「保証なし」に移行することがあり、その他の抽籤用フラグである場合には、転落モード「保証なし」に移行することはない（後述の図２４７参照）。ただし、ＥＰ中に抽籤用フラグが一度「７揃い」又は「ＢＡＲ揃い」となるまでは、転落モード「保証なし」に移行することはない（すなわち、ＥＰに移行すると、抽籤用フラグ「７揃い」又は「ＢＡＲ揃い」に基づくＡＲＴ状態のストックの付与が少なくとも一度は行われる）。また、後述するように、転落モードは、所謂レア役や転落モード「保証なし」時の自力の押し順正解時に昇格することもある（後述の図２４７参照）。 As described below, "Short" or "Long" fall modes may transition to "Not Guaranteed" fall mode if the lottery flag is "7s," "BARs," or "Fake 7s." Other lottery flags will not transition to "Not Guaranteed" fall mode (see Figure 247 below). However, the fall mode will not transition to "Not Guaranteed" fall mode until the lottery flags become "7s" or "BARs" once during EP (i.e., once the EP is entered, ART state stocks will be awarded at least once based on the lottery flags "7s" or "BARs"). Also, as described below, the fall mode may be upgraded by a so-called rare combination or by pressing the buttons correctly on your own when in "Not Guaranteed" fall mode (see Figure 247 below).
［ＢＢ中の遊技性］
続いて、図２１４を参照して、ＢＢ中の遊技の流れについて説明する。図２１４に示すように、ＢＢ中において主制御回路９０は、抽籤用フラグが「７揃い」又は「ＢＡＲ揃い」である場合に、各種ストックを付与し、また、抽籤用フラグが「ベルはずれＡ」又は「ベルはずれＢ」である場合に各種抽籤を行い、当籤すると各種ストックを付与し、非当籤するとストックを付与しない。なお、抽籤用フラグ「７揃い」又は「ＢＡＲ揃い」に基づく各種ストックの付与は、ＣＢＢ中に行い、また、抽籤用フラグ「ベルはずれＡ」又は「ベルはずれＢ」に基づく各種抽籤は、ＮＢＢ中に行う。また、主制御回路９０は、ＢＢ中に規定枚数のメダルが払い出されると、ＢＢを終了する。
[Gameplay during BB]
Next, the flow of the game during BB will be described with reference to FIG. 214. As shown in FIG. 214, during BB, the main control circuit 90 awards various stocks when the lottery flag is "7s" or "BARs." Also, when the lottery flag is "Bell Miss A" or "Bell Miss B," various lotteries are conducted, and various stocks are awarded if the lottery flag is a winning lottery, and stocks are not awarded if the lottery flag is a losing lottery. The awarding of various stocks based on the lottery flag "7s" or "BARs" is conducted during CBB, and the awarding of various lotteries based on the lottery flag "Bell Miss A" or "Bell Miss B" is conducted during NBB. Furthermore, the main control circuit 90 ends BB when a specified number of medals have been paid out during BB.
ここで、抽籤用フラグ「ベルはずれＡ」又は「ベルはずれＢ」に基づく各種抽籤の種別、及び、抽籤用フラグ「７揃い」又は「ＢＡＲ揃い」に基づき付与するストックの種別は、状態に応じて異なる。具体的には、主制御回路９０は、通常ＢＢ（図２０６参照）中は、抽籤用フラグ「ベルはずれＡ」又は「ベルはずれＢ」に基づきＣＺ抽籤及びＡＲＴ抽籤を行い、また、抽籤用フラグ「７揃い」又は「ＢＡＲ揃い」に基づきＡＲＴ状態のセット数を付与（ストック）する。また、主制御回路９０は、ＡＲＴ中ＢＢ（図２０６参照）中は、抽籤用フラグ「ベルはずれＡ」又は「ベルはずれＢ」に基づきＡＲＴ抽籤及びＥＰの付与抽籤を行い、また、抽籤用フラグ「７揃い」又は「ＢＡＲ揃い」に基づきＡＲＴ状態のセット数及びＥＰを付与（ストック）する（後述の図２４９参照）。なお、ＡＲＴ中ＢＢにおいて、ＥＰが付与された場合には、ＢＢ終了後にＡＲＴ準備中（及び必要に応じてランク決めＡＲＴ）を経由して、ＥＰ準備中に移行する。 Here, the types of lotteries based on the lottery flag "Bell Miss A" or "Bell Miss B", and the types of stocks awarded based on the lottery flag "7s" or "BARs" vary depending on the state. Specifically, during normal BB (see Figure 206), the main control circuit 90 conducts CZ lotteries and ART lotteries based on the lottery flag "Bell Miss A" or "Bell Miss B", and awards (stocks) the number of sets in the ART state based on the lottery flag "7s" or "BARs". Furthermore, during BB during ART (see Figure 206), the main control circuit 90 conducts an ART lottery and an EP awarding lottery based on the lottery flag "Bell Miss A" or "Bell Miss B", and also awards (stocks) the number of sets in the ART state and EP based on the lottery flag "7s Align" or "BAR Align" (see Figure 249 described below). Note that if EP is awarded during BB during ART, after the end of BB, the state transitions to EP preparation via ART preparation (and rank determination ART if necessary).
＜各種データテーブル＞
続いて、図２１５～図２４９を参照して、メインＲＯＭ１０２に記憶される各種のデータテーブルについて説明する。なお、主制御回路９０は、０～２５５の範囲の乱数値（すなわち、確率分母２５６）を用いて以下に示すデータテーブルを用いた抽籤を行う。
<Various data tables>
215 to 249, various data tables stored in the main ROM 102 will be described. The main control circuit 90 performs lottery drawing using the following data tables, using random numbers in the range of 0 to 255 (i.e., probability denominator 256).
［モード移行抽籤テーブル］
図２１５は、通常状態中のモードを決定するために用いるモード移行抽籤テーブルである。上述したように通常状態中は、抽籤用フラグが「ベル」である場合に現在のモードに基づきＣＺ抽籤を行う（図２０９（Ａ－１）参照）。モード移行抽籤テーブルは、ＣＺ抽籤に用いる通常状態中のモードを決定するためのテーブルであり、図２１５（Ａ）は、ＮＢＢの終了時にモードを決定するためのモード移行抽籤テーブルであり、図２１５（Ｂ）は、ＣＢＢの終了時にモードを決定するためのモード移行抽籤テーブルであり、図２１５（Ｃ）は、ＡＲＴ状態に移行することなく終了した初当りＣＺの終了（初当りＣＺから通常状態に移行）時にモードを決定するためのモード移行抽籤テーブルであり、図２１５（Ｄ）は、継続ＣＺの終了（継続ＣＺから通常状態に移行）時にモードを決定するためのモード移行抽籤テーブルであり、図２１５（Ｅ）は、設定変更時にモードを決定するためのモード移行抽籤テーブルである。
[Mode transition lottery table]
Figure 215 is a mode transition lottery table used to determine the mode during the normal state. As described above, during the normal state, if the lottery flag is "Bell", a CZ lottery is performed based on the current mode (see Figure 209 (A-1)). The mode transition lottery table is a table for determining the mode during the normal state used in the CZ lottery, and Figure 215 (A) is a mode transition lottery table for determining the mode at the end of NBB, Figure 215 (B) is a mode transition lottery table for determining the mode at the end of CBB, Figure 215 (C) is a mode transition lottery table for determining the mode at the end of the initial CZ that ended without transitioning to the ART state (transition from the initial CZ to the normal state), Figure 215 (D) is a mode transition lottery table for determining the mode at the end of a continued CZ (transition from the continued CZ to the normal state), and Figure 215 (E) is a mode transition lottery table for determining the mode when the settings are changed.
モード移行抽籤テーブルは、移行先のモード（抽籤結果）を決定するための抽籤値の情報を規定する。主制御回路９０は、モード移行抽籤テーブルを参照して、移行先のモードを決定する。なお、ＮＢＢ、ＣＢＢ又は初当りＣＺの終了時は、移行前のモード（モード１～４）に応じて移行先のモードを決定し（図２１５（Ａ）～（Ｃ）参照）、継続ＣＺの終了時又は設定変更時は、移行前のモードに関係なく移行先のモードを決定する（図２１５（Ｄ），（Ｅ）参照）。 The mode transition lottery table specifies lottery value information for determining the destination mode (lottery result). The main control circuit 90 determines the destination mode by referencing the mode transition lottery table. At the end of NBB, CBB, or the initial CZ, the destination mode is determined based on the mode before transition (modes 1 to 4) (see Figures 215 (A) to (C)). At the end of a continuation CZ or when the setting is changed, the destination mode is determined regardless of the mode before transition (see Figures 215 (D) and (E)).
また、モード移行抽籤テーブルで規定される抽籤値は、図２１５（Ａ）～（Ｅ）に示すように、設定値の偶奇情報に応じて異なる。本実施形態のパチスロ１では、設定値（遊技者にとっての有利度合）として、「１」、「２」、「５」及び「６」の４段階の設定値が設けられている。なお、内部的には、設定値「１」、「２」、「５」及び「６」はそれぞれ、値「０」、「１」、「２」及び「３」（以下、「設定値の内部値」という）で管理される。ただし、設定値の内部値（「０」～「３」）は、本発明に係る設定値に関する情報の一具体例を示すものである。 Furthermore, the lottery values defined in the mode transition lottery table differ depending on the even/odd information of the setting value, as shown in Figures 215 (A) to (E). In this embodiment of the pachislot 1, four setting values (degree of advantage for the player) are provided: "1," "2," "5," and "6." Internally, the setting values "1," "2," "5," and "6" are managed as values "0," "1," "2," and "3," respectively (hereinafter referred to as "internal values of the setting value"). However, the internal values of the setting value ("0" to "3") represent one specific example of information related to the setting value according to the present invention.
本実施形態のモード移行抽籤テーブルでは、設定値が偶数設定（「２」又は「６」）である場合におけるモードの昇格確率（移行前のモードより移行先のモードが高くなる確率）は、設定値が奇数設定（「１」又は「５」）である場合のそれにより高くなる。なお、設定値の偶奇情報は、後述するように、予め、設定変更時において設定値の内部値（「０」～「３」）に対して所定の演算を施すことにより算出され、メインＲＡＭ１０３内の所定領域（後述の設定値偶奇格納領域）に格納されている（後述の図２８２及び図２８３参照）。 In the mode transition lottery table of this embodiment, the probability of mode promotion (the probability that the transition mode will be higher than the previous mode) when the setting value is an even number setting ("2" or "6") is higher than when the setting value is an odd number setting ("1" or "5"). As described below, the even/odd information for the setting value is calculated in advance when the setting is changed by performing a predetermined calculation on the internal value of the setting value ("0" to "3"), and is stored in a predetermined area in main RAM 103 (the setting value even/odd storage area described below) (see Figures 282 and 283 described below).
ここで、図２１６に、ソースプログラム上において実際に参照される、図２１５（Ｄ）の継続ＣＺ終了時用のモード移行抽籤テーブル及び図２１５（Ｅ）の設定変更時用のモード移行抽籤テーブルの一構成例を示す。なお、図２１６に示すモード移行抽籤テーブルでは、図２１５（Ｄ）に示す継続ＣＺ終了時用のモード移行抽籤テーブルと図２１５（Ｅ）に示す設定変更時用のモード移行抽籤テーブルとが一つのテーブルで構成される。 Here, Figure 216 shows an example of the configuration of the mode transition lottery table for when the continuation CZ ends (Figure 215(D)) and the mode transition lottery table for when the settings are changed (Figure 215(E)), which are actually referenced in the source program. Note that in the mode transition lottery table shown in Figure 216, the mode transition lottery table for when the continuation CZ ends (Figure 215(D)) and the mode transition lottery table for when the settings are changed (Figure 215(E)) are configured in a single table.
ソースプログラム上において実際に参照される、図２１６のモード移行抽籤テーブル内では、データ「．ＬＯＷ．ｗＤＤＭＰＡＲ＿Ｘ」が遊技状況（継続ＣＺ終了時又は設定変更時）に関するパラメータであり、データ「．ＬＯＷ．ｗＥＶＮ＿ＯＤＤ」が設定値の偶奇情報である。そして、このモード移行抽籤テーブルを用いた抽籤処理では、データ「．ＬＯＷ．ｗＤＤＭＰＡＲ＿Ｘ」（遊技状況）及びデータ「．ＬＯＷ．ｗＥＶＮ＿ＯＤＤ」（設定値の偶奇情報）を含む各種抽籤選択情報（モード移行抽籤テーブルの先頭アドレスから８バイト先のアドレスまでの領域に格納されている各種データ）に基づいて、所定の抽籤値群が選択される。 In the mode transition lottery table of Figure 216, which is actually referenced in the source program, the data ".LOW.wDDMPAR_X" is a parameter related to the game status (when the continuous CZ ends or when the setting is changed), and the data ".LOW.wEVN_ODD" is the even/odd information of the set value. In the lottery processing using this mode transition lottery table, a predetermined group of lottery values is selected based on various lottery selection information (various data stored in the area from the first address of the mode transition lottery table to the address 8 bytes away), including the data ".LOW.wDDMPAR_X" (game status) and data ".LOW.wEVN_ODD" (even/odd information of the set value).
例えば、遊技状況が設定変更時であり且つ設定値が奇数設定（「１」又は「５」）である場合には、データ「（８０Ｈ）＋ｄＶＣＭＤ１＿１６－＄」（遊技状況が設定変更時であり且つ設定値が奇数設定である場合に使用される抽籤値群の格納領域の先頭アドレス）を参照し、ラベル「ｄＶＣＭＤ＿１６」が付された先頭アドレスから２バイト先のアドレスまでの領域（３バイトの領域）に格納されている抽籤値群（この例では、抽籤値「１６」及び「６４」）が選択される。なお、本実施形態では、遊技状況が設定変更時であり且つ設定値が奇数設定である場合のモード移行抽籤において、モード２及びモード３に非当籤となると、自動的にモード１が当籤することになる（図２１５（Ｅ）参照）ので、このときには、モード１の当否を抽籤により決定する必要がない。それゆえ、ラベル「ｄＶＣＭＤ＿１６」が付された先頭アドレスから始まる抽籤値群の格納領域には、モード１に対する抽籤値が格納されない。 For example, if the game status is during a setting change and the setting value is an odd number setting ("1" or "5"), the data "(80H) + dVCMD1_16 - $" (the starting address of the storage area for the lottery value group used when the game status is during a setting change and the setting value is an odd number setting) is referenced, and the lottery value group (in this example, the lottery values "16" and "64") stored in the area from the starting address labeled "dVCMD_16" to the address two bytes ahead (a three-byte area) is selected. Note that in this embodiment, if mode 2 and mode 3 are not selected in the mode transition lottery when the game status is during a setting change and the setting value is an odd number setting, mode 1 will automatically be selected (see Figure 215 (E)). Therefore, in this case, there is no need to determine the success or failure of mode 1 by lottery. Therefore, the lottery value for mode 1 is not stored in the storage area for the lottery value group starting from the first address labeled "dVCMD_16".
［状態移行抽籤テーブル］
図２１７及び図２１８は、通常状態中の抽籤状態を決定するために用いる状態移行抽籤テーブルである。通常状態中は、抽籤用フラグが「ベル」以外である場合に現在の抽籤状態及び抽籤用フラグに基づきＣＺ抽籤を行う（図２０９（Ａ－２）参照）。状態移行抽籤テーブルは、ＣＺ抽籤に用いる通常状態中の抽籤状態を決定するためのテーブルであり、図２１７（Ａ）は、現在の抽籤状態が「低確」である場合に移行先の抽籤状態を決定するための状態移行抽籤テーブルであり、図２１７（Ｂ）は、現在の抽籤状態が「高確」であり、かつ、後述する高確保証ゲーム数が１０未満である場合に移行先の抽籤状態を決定するための状態移行抽籤テーブルであり、図２１７（Ｃ）は、現在の抽籤状態が「高確」であり、かつ、後述する高確保証ゲーム数が１０以上である場合に移行先の抽籤状態を決定するための状態移行抽籤テーブルであり、図２１８（Ｄ）は、現在の抽籤状態が「超高確」である場合に移行先の抽籤状態を決定するための状態移行抽籤テーブルである。また、図２１８（Ｅ）は、ＢＢ終了時に移行先の抽籤状態を決定するための状態移行抽籤テーブルであり、図２１８（Ｆ）は、設定変更時に移行先の抽籤状態を決定するための状態移行抽籤テーブルであり、図２１８（Ｇ）は、ＣＺ終了時に移行先の抽籤状態を決定するための状態移行抽籤テーブルである。
[State transition lottery table]
217 and 218 are state transition lottery tables used to determine the lottery state during the normal state. During the normal state, if the lottery flag is other than "Bell", a CZ lottery is performed based on the current lottery state and the lottery flag (see FIG. 209 (A-2)). The state transition lottery table is a table for determining the lottery state during the normal state used for CZ lottery, and Figure 217 (A) is a state transition lottery table for determining the lottery state to transition to when the current lottery state is ``low probability'', Figure 217 (B) is a state transition lottery table for determining the lottery state to transition to when the current lottery state is ``high probability'' and the number of high guarantee games described below is less than 10, Figure 217 (C) is a state transition lottery table for determining the lottery state to transition to when the current lottery state is ``high probability'' and the number of high guarantee games described below is 10 or more, and Figure 218 (D) is a state transition lottery table for determining the lottery state to transition to when the current lottery state is ``ultra high probability''. In addition, Figure 218 (E) is a state transition lottery table for determining the lottery state to transition to when BB ends, Figure 218 (F) is a state transition lottery table for determining the lottery state to transition to when settings are changed, and Figure 218 (G) is a state transition lottery table for determining the lottery state to transition to when CZ ends.
状態移行抽籤テーブルは、移行先の抽籤状態（抽籤結果）を決定するための抽籤値の情報を規定する。主制御回路９０は、状態移行抽籤テーブルを参照して、移行先の抽籤状態を決定する。なお、移行先の抽籤状態として「高確Ａ」又は「高確Ｂ」が決定された場合、後述する高確保証ゲーム数抽籤テーブル（後述の図２１９）を参照して、高確保証ゲーム数が付与される。この高確保証ゲーム数が「１」以上である場合、図２１７（Ｂ）に示す状態移行抽籤テーブルにおいて、移行先の抽籤状態として「低確」が決定されても、抽籤状態は移行せずに「高確」のまま維持される。一方で、移行先の抽籤状態として「高確保証なし」が決定された場合には、移行先の抽籤状態は「高確」になるものの、高確保証ゲーム数は付与されない。 The state transition lottery table specifies lottery value information for determining the destination lottery state (lottery result). The main control circuit 90 determines the destination lottery state by referencing the state transition lottery table. If "High Probability A" or "High Probability B" is determined as the destination lottery state, the number of high assurance certificate games is awarded by referencing the high assurance certificate game number lottery table (see Figure 219, described below). If this high assurance certificate game number is "1" or greater, even if "low probability" is determined as the destination lottery state in the state transition lottery table shown in Figure 217 (B), the lottery state will not transition and will remain "high probability." On the other hand, if "no high assurance certificate" is determined as the destination lottery state, the destination lottery state will be "high probability," but the number of high assurance certificate games will not be awarded.
また、高確保証ゲーム数が残っている状態で移行先の抽籤状態として「超高確」が決定された場合、高確保証ゲーム数は、クリア（０にする）こととしてもよく、また、保持することとしてもよい。なお、図２１８（Ｄ）に示す「超高確」時用の状態移行抽籤テーブルによると、移行先の抽籤状態として「低確」が決定されることがあるが、高確保証ゲーム数を保持する場合には、移行前の「超高確」から移行先の抽籤状態として「低確」が決定されても、「低確」に移行させることなく「超高確」のまま維持することとしてもよく、また、「低確」の代わりに「高確」に移行させることとしてもよい。 In addition, if "ultra-high probability" is determined as the destination lottery state when there is a remaining number of high-security guarantee games, the number of high-security guarantee games may be cleared (set to 0) or may be retained. According to the state transition lottery table for "ultra-high probability" shown in Figure 218 (D), "low probability" may be determined as the destination lottery state. However, if the number of high-security guarantee games is retained, even if "low probability" is determined as the destination lottery state from "ultra-high probability" before the transition, it may be possible to maintain it as "ultra-high probability" without transitioning to "low probability," or it may be possible to transition to "high probability" instead of "low probability."
図２１７（Ａ）～図２１８（Ｄ）を参照すると、通常状態中に毎ゲーム参照される状態移行抽籤テーブルでは、移行前の抽籤状態と抽籤用フラグとに基づいて移行先の抽籤状態が決定され、また、他の遊技状態から通常状態に移行した時などに参照される状態移行抽籤テーブル（図２１８（Ｅ）～（Ｇ））では、抽籤用フラグを用いることなく移行先の抽籤状態が決定される。 Referring to Figures 217(A) to 218(D), the state transition lottery table, which is referenced for each game during normal state, determines the lottery state to transition to based on the lottery state before the transition and the lottery flag. Furthermore, the state transition lottery table (Figures 218(E) to (G)), which is referenced when transitioning from another game state to normal state, determines the lottery state to transition to without using the lottery flag.
［高確保証ゲーム数抽籤テーブル］
図２１９は、移行先の抽籤状態として「高確Ａ」又は「高確Ｂ」が決定された場合に、高確保証ゲーム数を決定するために用いる高確保証ゲーム数抽籤テーブルである。高確保証ゲーム数抽籤テーブルは、移行先の抽籤状態として決定された高確の種別毎に、付与する高確保証ゲーム数の抽籤結果についての抽籤値の情報を規定する。主制御回路９０は、移行先の抽籤状態として「高確Ａ」又は「高確Ｂ」を決定すると、高確保証ゲーム数抽籤テーブルを参照して、高確保証ゲーム数を決定し、付与する。
[High Guarantee Game Number Lottery Table]
Figure 219 is a high security certificate game number lottery table used to determine the number of high security certificate games when "High Probability A" or "High Probability B" is determined as the destination lottery state. The high security certificate game number lottery table specifies lottery value information for the lottery result of the high security certificate game number to be awarded for each type of high probability determined as the destination lottery state. When the main control circuit 90 determines "High Probability A" or "High Probability B" as the destination lottery state, it refers to the high security certificate game number lottery table to determine and award the number of high security certificate games.
［モード別ＣＺ抽籤テーブル］
図２２０は、通常状態中にモードに基づき行うＣＺ抽籤に用いるモード別ＣＺ抽籤テーブルである。モード別ＣＺ抽籤テーブルは、現在のモード毎に、ＣＺ抽籤の抽籤結果についての抽籤値の情報を規定する。主制御回路９０は、通常状態において抽籤用フラグが「ベル」である場合、モード別ＣＺ抽籤テーブルを参照して、現在のモードに基づきＣＺ抽籤を行い、このＣＺ抽籤に当籤した場合には、遊技状態を（ＣＺ前兆を介して）ＣＺに移行させる。なお、同遊技において行う通常状態中のＡＲＴ抽籤に当籤している場合には、ＣＺ抽籤は行わない。
[CZ lottery table by mode]
Figure 220 is a mode-specific CZ lottery table used for the CZ lottery conducted based on the mode during normal play. The mode-specific CZ lottery table specifies the lottery value information for the CZ lottery results for each current mode. When the lottery flag is "bell" in normal play, the main control circuit 90 refers to the mode-specific CZ lottery table to conduct a CZ lottery based on the current mode, and if the CZ lottery is won, the game state is transitioned to CZ (via a CZ precursor). Note that if the ART lottery conducted during normal play is won, the CZ lottery is not conducted.
また、モード別ＣＺ抽籤テーブルで規定される抽籤値は、図２２０に示すように、設定値の高低情報に応じて異なる。本実施形態のモード別ＣＺ抽籤テーブルでは、設定値が高設定（「５」又は「６」）である場合におけるＣＺ抽籤の当籤確率は、設定値が低設定（「１」又は「２」）である場合のそれにより若干高くなる。具体的には、設定値が高設定（「５」又は「６」）である場合におけるモード２時のＣＺ抽籤の当籤確率が、設定値が低設定（「１」又は「２」）である場合のそれにより若干高くなる。その他のモード時では、ＣＺ抽籤の当籤確率は、設定値の高低に応じて変化しない。なお、設定値の高低情報は、後述するように、予め、設定変更時において設定値の内部値（「０」～「３」）に対して所定の演算を施すことにより算出され、メインＲＡＭ１０３内の特定領域（後述の設定値高低格納領域）に格納されている（後述の図２８２及び図２８３参照）。 In addition, the lottery values specified in the mode-specific CZ lottery table differ depending on the high/low setting value information, as shown in Figure 220. In the mode-specific CZ lottery table of this embodiment, the winning probability of the CZ lottery when the setting value is high ("5" or "6") is slightly higher than when the setting value is low ("1" or "2"). Specifically, the winning probability of the CZ lottery in mode 2 when the setting value is high ("5" or "6") is slightly higher than when the setting value is low ("1" or "2"). In other modes, the winning probability of the CZ lottery does not change depending on the high/low setting value. As described below, the setting value high/low information is calculated in advance by performing a predetermined calculation on the internal setting value ("0" to "3") when the setting is changed, and is stored in a specific area (the setting value high/low storage area described below) in main RAM 103 (see Figures 282 and 283 described below).
ここで、図２２１に、ソースプログラム上において実際に参照されるモード別ＣＺ抽籤テーブルの一構成例を示す。 Here, Figure 221 shows an example of the configuration of a mode-specific CZ lottery table that is actually referenced in the source program.
ソースプログラム上において実際に参照される図２２１のモード別ＣＺ抽籤テーブル内では、データ「．ＬＯＷ．ｗＬＯＷ＿ＨＩＨ」が設定値の高低情報であり、データ「．ＬＯＷ．ｗＶＣ＿ＭＯＤＥ」が現在のモード情報である。そして、このモード別ＣＺ抽籤テーブルを用いた抽籤処理では、データ「．ＬＯＷ．ｗＬＯＷ＿ＨＩＨ」（高低情報）及びデータ「．ＬＯＷ．ｗＶＣ＿ＭＯＤＥ」（現在のモード情報）を含む各種抽籤選択情報（モード別ＣＺ抽籤テーブルの先頭アドレスから４バイト先のアドレスまでの領域に格納されている各種データ）に基づいて、所定の抽籤値群が選択される。 In the mode-specific CZ lottery table in Figure 221, which is actually referenced in the source program, the data ".LOW.wLOW_HIH" is the high/low setting value information, and the data ".LOW.wVC_MODE" is the current mode information. In the lottery process using this mode-specific CZ lottery table, a predetermined group of lottery values is selected based on various lottery selection information (various data stored in the area from the first address of the mode-specific CZ lottery table to the address four bytes away), including the data ".LOW.wLOW_HIH" (high/low information) and the data ".LOW.wVC_MODE" (current mode information).
例えば、設定値が高設定（「５」又は「６」）であり且つ現在のモードがモード３である場合には、まず、データ「（８０Ｈ）＋ｄＮＲＭＶＣ＿Ｈ－＄」（設定値が高設定である場合に使用される抽籤値群の格納領域の先頭アドレス）を参照し、ラベル「ｄＮＲＭＶＣ＿Ｈ」で示される先頭アドレスから３バイト先のアドレスまでの領域（４バイトの領域）に格納されている抽籤値群が選択される。次いで、その選択された抽籤値群の中からモード３に対応するデータ「ｃＰＲＢ＿６」が選択される。なお、データ「ｃＰＲＢ＿６」は、抽籤値「６」が格納されている領域のアドレスに対応付けられたラベルデータであり、このデータが選択されると、抽籤値「６」が取得される。 For example, if the setting value is a high setting ("5" or "6") and the current mode is mode 3, first, the data "(80H)+dNRMVC_H-$" (the starting address of the storage area for the lottery value group used when the setting value is a high setting) is referenced, and the lottery value group stored in the area from the starting address indicated by the label "dNRMVC_H" to the address three bytes away (a 4-byte area) is selected. Next, from this selected lottery value group, the data "cPRB_6" corresponding to mode 3 is selected. Note that the data "cPRB_6" is label data associated with the address of the area where the lottery value "6" is stored, and when this data is selected, the lottery value "6" is obtained.
［ＢＢ当籤時状態別ＣＺ抽籤テーブル及び状態別ＣＺ抽籤テーブル］
続いて、図２２２及び図２２３は、通常状態中に抽籤状態に基づき行うＣＺ抽籤に用いる状態別ＣＺ抽籤テーブルであり、図２２２は、通常状態中のＢＢ当籤時にＢＢと重複して当籤した当籤役に応じた抽籤用フラグを参照してＣＺ抽籤を行うためのＢＢ当籤時状態別ＣＺ抽籤テーブルであり、図２２３は、通常状態中のＢＢ非当籤時に抽籤用フラグを参照してＣＺ抽籤を行うための状態別ＣＺ抽籤テーブルである。
[BB winning status CZ lottery table and status CZ lottery table]
Next, Figures 222 and 223 are state-specific CZ lottery tables used for CZ lottery based on the lottery state during normal state, where Figure 222 is a state-specific CZ lottery table when a BB is drawn, for drawing a CZ lottery by referring to the lottery flag corresponding to the winning role that overlaps with the BB when a BB is drawn during normal state, and Figure 223 is a state-specific CZ lottery table for drawing a CZ lottery by referring to the lottery flag when a BB is not drawn during normal state.
図２２２のＢＢ当籤時状態別ＣＺ抽籤テーブルは、現在の抽籤確率毎（低確、高確、超高確）に設けられ、抽籤用フラグ毎にＣＺ抽籤の抽籤結果についての抽籤値の情報を規定する。また、図２２３の状態別ＣＺ抽籤テーブルは、現在の抽籤確率と設定値の高低情報との組み合わせ毎に設けられ、抽籤用フラグ毎にＣＺ抽籤の抽籤結果についての抽籤値の情報を規定する。主制御回路９０は、通常状態中に、現在の抽籤確率（抽籤状態）及び抽籤用フラグ及び設定値に基づいてＣＺ抽籤を行い、このＣＺ抽籤に当籤した場合には、遊技状態を（ＣＺ前兆を介して）ＣＺに移行させる。なお、同遊技において行う通常状態中のＡＲＴ抽籤に当籤している場合には、ＣＺ抽籤は行わない。 The CZ lottery table by state when a BB is drawn in Figure 222 is provided for each current lottery probability (low probability, high probability, very high probability) and specifies lottery value information for the CZ lottery result for each lottery flag. Furthermore, the CZ lottery table by state in Figure 223 is provided for each combination of the current lottery probability and high/low setting value information and specifies lottery value information for the CZ lottery result for each lottery flag. During the normal state, the main control circuit 90 conducts a CZ lottery based on the current lottery probability (lottery state), lottery flag, and setting value, and if the CZ lottery is won, it transitions the game state to CZ (via a CZ precursor). Please note that if you win the ART lottery during normal play, the CZ lottery will not be held.
なお、図２２３の状態別ＣＺ抽籤テーブルを用いたＣＺ抽籤において、設定値が高設定（「５」又は「６」）であり且つ抽籤用フラグが「強スイカ」、「強レア（強チェリー、強チャンスリプ又は強ベル）」である場合におけるＣＺ抽籤の当籤確率は、設定値が低設定（「１」又は「２」）であり且つ抽籤用フラグが「強スイカ」、「強レア」である場合のそれより高くなる。 In addition, in a CZ lottery using the state-specific CZ lottery table in Figure 223, the probability of winning the CZ lottery when the setting value is a high setting ("5" or "6") and the lottery flag is "strong watermelon" or "strong rare (strong cherry, strong chance lip, or strong bell)" is higher than when the setting value is a low setting ("1" or "2") and the lottery flag is "strong watermelon" or "strong rare."
［ＣＺ前兆ゲーム数抽籤テーブル］
続いて、図２２４は、通常状態中のＣＺ抽籤に当籤した際に、通常状態からＣＺに移行するまでの期間（ＣＺ前兆ゲーム数）を抽籤するために用いるＣＺ前兆ゲーム数抽籤テーブルである。ＣＺ前兆ゲーム数抽籤テーブルは、ＣＺ抽籤に当籤した際のＢＢ当籤の有無に応じてＣＺ前兆ゲーム数の範囲（抽籤結果）についての抽籤値の情報を規定する。主制御回路９０は、通常状態中にＣＺ抽籤に当籤すると、ＣＺ前兆ゲーム数の抽籤を行い、当籤したＣＺ前兆ゲーム数をセットし、遊技状態をＣＺ前兆に移行する。
[CZ Premonition Game Number Lottery Table]
Next, Figure 224 shows a CZ premonition game number lottery table used to determine the period (CZ premonition game number) until transition from the normal state to the CZ when a CZ lottery is won during the normal state. The CZ premonition game number lottery table specifies lottery value information for the range of the CZ premonition game number (lottery result) depending on whether or not a BB win occurs when a CZ lottery is won. When a CZ lottery is won during the normal state, the main control circuit 90 draws the CZ premonition game number, sets the winning CZ premonition game number, and transitions the gaming state to the CZ premonition.
なお、ＣＺ前兆ゲーム数抽籤テーブルでは、ＣＺ前兆ゲーム数の抽籤結果として一定の範囲を持たせているが、主制御回路９０は、当籤した範囲の中から均等にＣＺ前兆ゲーム数を決定する。また、ＢＢ当籤時にＣＺ抽籤に当籤していた場合には、主制御回路９０は、ＢＢの終了後に当籤したＣＺ前兆ゲーム数をセットする。すなわち、通常状態中にＣＺ抽籤に当籤し、かつ、ＣＺ前兆ゲーム数として「１」以上が決定された場合、ＢＢ非当籤時のＣＺ当籤時は、その後、通常状態からＣＺ前兆に遊技状態を移行し、また、ＢＢ当籤時のＣＺ当籤時は、その後、ＢＢが終了した後にＣＺ前兆に遊技状態を移行する。 Note that the CZ premonition game number lottery table allows for a certain range for the lottery result of the number of CZ premonition games, but the main control circuit 90 determines the number of CZ premonition games evenly from the winning range. Also, if the CZ lottery is won when the BB is won, the main control circuit 90 sets the number of CZ premonition games that was won after the BB ends. In other words, if the CZ lottery is won during the normal state and the number of CZ premonition games is determined to be "1" or greater, if the CZ is won when the BB is not won, the game state will then transition from the normal state to the CZ premonition, and if the CZ is won when the BB is won, the game state will then transition to the CZ premonition after the BB ends.
［ＢＢ当籤時ＡＲＴ抽籤テーブル及び通常時ＡＲＴ抽籤テーブル］
続いて、図２２５及び図２２６は、通常状態中に抽籤用フラグ等に基づき行うＡＲＴ抽籤に用いるＡＲＴ抽籤テーブルであり、図２２５は、通常状態中のＢＢ当籤時にＢＢと重複して当籤した当籤役に応じた抽籤用フラグを参照してＡＲＴ抽籤を行うためのＢＢ当籤時ＡＲＴ抽籤テーブルであり、図２２６は、通常状態中のＢＢ非当籤時に抽籤用フラグを参照してＡＲＴ抽籤を行うための通常時ＡＲＴ抽籤テーブルである。
[BB winning ART lottery table and normal time ART lottery table]
Next, Figures 225 and 226 are ART lottery tables used for ART lottery based on lottery flags, etc. during normal state, Figure 225 is an ART lottery table when a BB is won, for conducting an ART lottery by referring to a lottery flag corresponding to a winning role that overlaps with BB when a BB is won during normal state, and Figure 226 is a normal time ART lottery table for conducting an ART lottery by referring to a lottery flag when a BB is not won during normal state.
なお、ＢＢ当籤時は、ＮＢＢ当籤、かつ、抽籤状態が「通常」又は「高確」である場合に、図２２５（Ａ）に示すＢＢ当籤時ＡＲＴ抽籤テーブルが参照され、また、ＣＢＢ当籤、かつ、抽籤状態が「通常」又は「高確」である場合に、図２２５（Ｂ）に示すＢＢ当籤時ＡＲＴ抽籤テーブルが参照され、また、抽籤状態が「超高確率」又は遊技状態が「ＣＺ前兆」「ＡＲＴ前兆中」の何れかである場合に、ＢＢ（ＣＢＢ又はＮＢＢ）の種別に関わらず、図２２５（Ｃ）に示すＢＢ当籤時ＡＲＴ抽籤テーブルが参照される。 When a BB is won, if the NBB is won and the lottery status is "normal" or "high probability", the ART lottery table when a BB is won shown in Figure 225 (A) is referenced. Also, if a CBB is won and the lottery status is "normal" or "high probability", the ART lottery table when a BB is won shown in Figure 225 (B) is referenced. Also, if the lottery status is "ultra-high probability" or the game status is either "CZ precursor" or "ART precursor", regardless of the type of BB (CBB or NBB), the ART lottery table when a BB is won shown in Figure 225 (C) is referenced.
また、ＢＢ非当籤時において、抽籤状態が「低確」又は「高確」であり且つ設定値が低設定（「１」又は「２」）である場合には、図２２６（Ａ）に示す通常時ＡＲＴ抽籤テーブルが参照され、また、抽籤状態が「超高確率」又は遊技状態が「ＣＺ前兆」及び「ＡＲＴ前兆中」のいずれかであり且つ設定値が低設定である場合には、図２２６（Ｂ）に示す通常時ＡＲＴ抽籤テーブルが参照され、また、通常フラグ間中であり且つ設定値が低設定である場合には、図２２６（Ｃ）に示す通常時ＡＲＴ抽籤テーブルが参照される。さらに、ＢＢ非当籤時において、抽籤状態が「低確」又は「高確」であり且つ設定値が高設定（「５」又は「６」）である場合には、図２２６（Ｄ）に示す通常時ＡＲＴ抽籤テーブルが参照され、また、抽籤状態が「超高確率」又は遊技状態が「ＣＺ前兆」及び「ＡＲＴ前兆中」のいずれかであり且つ設定値が高設定である場合には、図２２６（Ｅ）に示す通常時ＡＲＴ抽籤テーブルが参照され、また、通常フラグ間中であり且つ設定値が高設定である場合には、図２２６（Ｆ）に示す通常時ＡＲＴ抽籤テーブルが参照される。 Also, when a BB is not won, if the lottery state is "low probability" or "high probability" and the setting value is a low setting ("1" or "2"), the normal time ART lottery table shown in Figure 226 (A) is referenced, and if the lottery state is "ultra-high probability" or the game state is either "CZ premonition" or "ART premonition in progress" and the setting value is a low setting, the normal time ART lottery table shown in Figure 226 (B) is referenced, and if the normal flag is in progress and the setting value is a low setting, the normal time ART lottery table shown in Figure 226 (C) is referenced. Furthermore, when a BB is not won, if the lottery state is "low probability" or "high probability" and the setting value is a high setting ("5" or "6"), the normal time ART lottery table shown in Figure 226 (D) is referenced, and if the lottery state is "ultra-high probability" or the game state is either "CZ premonition" or "ART premonition in progress" and the setting value is a high setting, the normal time ART lottery table shown in Figure 226 (E) is referenced, and if the normal flag is in progress and the setting value is a high setting, the normal time ART lottery table shown in Figure 226 (F) is referenced.
ＢＢ当籤時ＡＲＴ抽籤テーブルは、現在の抽籤状態や遊技状態に応じて設けられ、抽籤用フラグ毎にＡＲＴ抽籤の抽籤結果についての抽籤値の情報を規定する。また、通常時ＡＲＴ抽籤テーブルは、現在の抽籤状態や遊技状態と設定値の高低情報との組み合わせ毎に設けられ、抽籤用フラグ毎にＡＲＴ抽籤の抽籤結果についての抽籤値の情報を規定する。なお、主制御回路９０は、通常状態中に抽籤用フラグ等に基づいてＡＲＴ抽籤を行い、このＡＲＴ抽籤に当籤した場合には、遊技状態を（ＡＲＴ前兆を介して）ＡＲＴ状態に移行させる。また、本実施形態の通常時ＡＲＴ抽籤テーブルを用いたＡＲＴ抽籤では、設定値が高設定であり且つ抽籤用フラグが「強スイカ」、「強レア（強チェリー、強チャンスリプ又は強ベル）」である場合におけるＡＲＴ抽籤の当籤確率は、設定値が低設定であり且つ抽籤用フラグが「強スイカ」、「強レア」である場合のそれより高くなる。 The ART lottery table for BB wins is set according to the current lottery status and game status, and specifies lottery value information for the ART lottery results for each lottery flag. The ART lottery table for normal play is set for each combination of the current lottery status or game status and high/low set value information, and specifies lottery value information for the ART lottery results for each lottery flag. The main control circuit 90 performs an ART lottery based on the lottery flag, etc. during normal play, and if the ART lottery is won, transitions the game state to the ART state (via an ART precursor). Furthermore, in an ART lottery using the normal ART lottery table of this embodiment, the probability of winning the ART lottery when the setting value is set high and the lottery flag is "strong watermelon" or "strong rare (strong cherry, strong chance lip, or strong bell)" is higher than when the setting value is set low and the lottery flag is "strong watermelon" or "strong rare."
［ＡＲＴ前兆ゲーム数抽籤テーブル］
続いて、図２２７は、通常状態中のＡＲＴ抽籤に当籤した際に、通常状態からＡＲＴ状態に移行するまでの期間（ＡＲＴ前兆ゲーム数）を抽籤するために用いるＡＲＴ前兆ゲーム数抽籤テーブルである。ＡＲＴ前兆ゲーム数抽籤テーブルは、ＡＲＴ前兆ゲーム数の範囲（抽籤結果）についての抽籤値の情報を規定する。主制御回路９０は、通常状態中にＡＲＴ抽籤に当籤すると、ＡＲＴ前兆ゲーム数の抽籤を行い、当籤したＡＲＴ前兆ゲーム数をセットし、遊技状態をＡＲＴ前兆に移行する。
[ART Premonition Game Number Lottery Table]
227 shows an ART premonition game number lottery table used to determine the period (the number of ART premonition games) until the transition from the normal state to the ART state when the ART lottery is won during the normal state. The ART premonition game number lottery table specifies lottery value information for the range of the ART premonition game number (lottery result). When the ART lottery is won during the normal state, the main control circuit 90 draws the number of ART premonition games, sets the winning number of ART premonition games, and transitions the gaming state to the ART premonition.
なお、ＡＲＴ前兆ゲーム数抽籤テーブルでは、ＡＲＴ前兆ゲーム数の抽籤結果として一定の範囲を持たせているが、主制御回路９０は、当籤した範囲の中から均等にＡＲＴ前兆ゲーム数を決定する。なお、ＢＢ当籤時や通常フラグ間中にＡＲＴ抽籤に当籤した場合には、遊技状態がＡＲＴ中フラグ間に移行し、ＡＲＴ中ＢＢ終了後にＡＲＴ準備中に移行することから（図２０６参照）、この場合、主制御回路９０は、ＡＲＴ前兆ゲーム数を抽籤しない。すなわち、主制御回路９０は、図２２６（Ａ）（Ｂ）に示す通常時ＡＲＴ抽籤テーブルを用いたＡＲＴ抽籤に当籤した場合に、ＡＲＴ前兆ゲーム数を抽籤し、図２２５（Ａ）～（Ｃ）に示すＢＢ当籤時ＡＲＴ抽籤テーブル、及び図２２６（Ｃ）に示す通常時ＡＲＴ抽籤テーブルを用いたＡＲＴ抽籤に当籤した場合には、ＡＲＴ前兆ゲーム数を抽籤しない。 In the ART premonition game number lottery table, the lottery result for the ART premonition game number has a certain range, but the main control circuit 90 determines the ART premonition game number evenly from the winning range. If the ART lottery is won when a BB is won or during a normal flag interval, the game state transitions to a flag interval during ART, and then transitions to ART preparation after the ART BB ends (see Figure 206), so in this case the main control circuit 90 does not draw a lottery for the ART premonition game number. In other words, if the player wins the ART lottery using the normal time ART lottery table shown in Figures 226 (A) and (B), the main control circuit 90 will draw the number of ART premonition games, and if the player wins the ART lottery using the BB winning ART lottery table shown in Figures 225 (A) to (C) and the normal time ART lottery table shown in Figure 226 (C), the main control circuit 90 will not draw the number of ART premonition games.
［ＣＺ中ＡＲＴ抽籤テーブル］
続いて、図２２８及び図２２９は、ＣＺ中のＡＲＴ抽籤に用いるＣＺ中ＡＲＴ抽籤テーブルである。図２２８（Ａ）は、初当りＣＺ、かつ、ＣＺの残りゲーム数が１以上である場合に参照されるＣＺ中ＡＲＴ抽籤テーブルであり、図２２８（Ｂ）は、初当りＣＺ、かつ、ＣＺの残りゲーム数が０である場合に参照されるＣＺ中ＡＲＴ抽籤テーブルであり、図２２８（Ｃ）は、初当りＣＺの終了の次遊技（泣きの１回）に参照されるＣＺ中ＡＲＴ抽籤テーブル（なお、初当りＣＺの終了の次遊技は、詳細には通常状態中である）である。また、図２２８（Ｄ）は、ＣＺ（ＡＲＴ後）、かつ、非ナビ高確時に参照されるＣＺ中ＡＲＴ抽籤テーブルであり、図２２９（Ｅ）は、ＣＺ（ＡＲＴ後）、かつ、ナビ高確時に参照されるＣＺ中ＡＲＴ抽籤テーブルであり、図２２９（Ｆ）は、ＣＺ（ＡＲＴ後）の終了の次遊技（泣きの１回）に参照されるＣＺ中ＡＲＴ抽籤テーブル（なお、ＣＺ（ＡＲＴ後）の終了の次遊技は、詳細には通常状態中である）であり、図２２９（Ｇ）は、特殊ＣＺ、かつ、非ナビ高確時に参照されるＣＺ中ＡＲＴ抽籤テーブルであり、図２２９（Ｈ）は、特殊ＣＺ、かつ、ナビ高確時に参照されるＣＺ中ＡＲＴ抽籤テーブルである。
[CZ ART lottery table]
228 and 229 are CZ ART lottery tables used for ART lottery during CZ. Fig. 228(A) is a CZ ART lottery table referenced when the first CZ is won and the number of remaining CZ games is 1 or more, Fig. 228(B) is a CZ ART lottery table referenced when the first CZ is won and the number of remaining CZ games is 0, and Fig. 228(C) is a CZ ART lottery table referenced in the next game (the last game) after the end of the first CZ (note that the next game after the end of the first CZ is, in detail, during the normal state). In addition, Figure 228 (D) is an ART lottery table during CZ that is referenced when there is a high probability of CZ (after ART) and no navigation, Figure 229 (E) is an ART lottery table during CZ that is referenced when there is a high probability of CZ (after ART), Figure 229 (F) is an ART lottery table during CZ that is referenced in the next play (one last play) after the end of CZ (after ART) (note that the next play after the end of CZ (after ART) is, in detail, during the normal state), Figure 229 (G) is an ART lottery table during CZ that is referenced in a special CZ and no navigation high probability, and Figure 229 (H) is an ART lottery table during CZ that is referenced in a special CZ and navigation high probability.
ＣＺ中ＡＲＴ抽籤テーブルは、ＣＺの種別など毎に設けられ、抽籤用フラグ毎にＡＲＴ抽籤の抽籤結果についての抽籤値の情報を規定する。主制御回路９０は、ＣＺ中に抽籤用フラグ等に基づいてＡＲＴ抽籤を行い、このＡＲＴ抽籤に当籤した場合には、遊技状態を（必要に応じてＡＲＴ準備中を介して）ＡＲＴ状態に移行させる。なお、ＣＺ中のＢＢ当籤時は、図２２８及び図２２９に示すＣＺ中ＡＲＴ抽籤テーブルではなく、後述のＡＲＴ中ＢＢ当籤時ストック抽籤テーブル（後述の図２３３（Ｄ））を参照して、ＡＲＴ抽籤（必ず当籤）を行う。 The ART lottery table during the CZ is provided for each type of CZ, etc., and specifies lottery value information for the ART lottery result for each lottery flag. The main control circuit 90 conducts an ART lottery during the CZ based on the lottery flag, etc., and if the ART lottery is won, it transitions the game state to the ART state (via ART preparation, if necessary). Note that when a BB is won during the CZ, the ART lottery (which is always a win) is conducted by referring to the stock lottery table for BB wins during ART (Figure 233 (D) described below), rather than the ART lottery table during the CZ shown in Figures 228 and 229.
［ＡＲＴ中ストック抽籤テーブル］
続いて、図２３０～図２３２は、ＡＲＴ状態中に行うＡＲＴ状態のセット数の上乗せ抽籤に用いるＡＲＴ中ストック抽籤テーブルである。図２３０（Ａ）は、通常ＡＲＴ、かつ、ＡＲＴ中の抽籤状態「低確」又は「高確」、かつ、非ナビ高確中に参照されるＡＲＴ中ストック抽籤テーブルであり、図２３０（Ｂ）は、通常ＡＲＴ、かつ、ＡＲＴ中の抽籤状態「低確」又は「高確」、かつ、ナビ高確中に参照されるＡＲＴ中ストック抽籤テーブルであり、図２３０（Ｃ）は、通常ＡＲＴ、かつ、ＡＲＴ中の抽籤状態「超高確」、かつ、非ナビ高確中に参照されるＡＲＴ中ストック抽籤テーブルであり、図２３０（Ｄ）は、通常ＡＲＴ、かつ、ＡＲＴ中の抽籤状態「超高確」、かつ、ナビ高確中に参照されるＡＲＴ中ストック抽籤テーブルである。また、図２３１（Ｅ）は、ＥＰ中、かつ、転落モード「保証なし」時に参照されるＡＲＴ中ストック抽籤テーブルであり、図２３１（Ｆ）は、ＥＰ中、かつ、転落モード「ショート」時に参照されるＡＲＴ中ストック抽籤テーブルであり、図２３１（Ｇ）は、ＥＰ中、かつ、転落モード「ロング」時に参照されるＡＲＴ中ストック抽籤テーブルである。また、図２３２（Ｈ）は、ランク決めＡＲＴ又はＥＰ準備中、かつ、非ナビ高確中に参照されるＡＲＴ中ストック抽籤テーブルであり、図２３２（Ｉ）は、ランク決めＡＲＴ又はＥＰ準備中、かつ、ナビ高確中に参照されるＡＲＴ中ストック抽籤テーブルである。また、図２３２（Ｊ）は、ＡＲＴ準備中に参照されるＡＲＴ中ストック抽籤テーブルであり、図２３２（Ｋ）は、ＡＲＴ中フラグ間に参照されるＡＲＴ中ストック抽籤テーブルである。
[ART Stock Lottery Table]
Next, Figures 230 to 232 are ART stock lottery tables used for the lottery to add to the number of sets in the ART state conducted during the ART state. Figure 230 (A) is a stock lottery table during ART that is referenced during normal ART, when the lottery state during ART is "low probability" or "high probability", and when there is no high probability of navigation; Figure 230 (B) is a stock lottery table during ART that is referenced during normal ART, when the lottery state during ART is "low probability" or "high probability", and when there is high probability of navigation; Figure 230 (C) is a stock lottery table during ART that is referenced during normal ART, when the lottery state during ART is "ultra high probability", and when there is no high probability of navigation; and Figure 230 (D) is a stock lottery table during ART that is referenced during normal ART, when the lottery state during ART is "ultra high probability", and when there is high probability of navigation. Also, Figure 231(E) is an ART stock lottery table that is referenced during EP and when the fall mode is "no guarantee", Figure 231(F) is an ART stock lottery table that is referenced during EP and when the fall mode is "short", and Figure 231(G) is an ART stock lottery table that is referenced during EP and when the fall mode is "long". Also, Figure 232(H) is an ART stock lottery table that is referenced during rank determination ART or EP preparation and when there is no high probability of navigation, and Figure 232(I) is an ART stock lottery table that is referenced during rank determination ART or EP preparation and when there is high probability of navigation. In addition, Figure 232 (J) is an ART stock lottery table that is referenced during ART preparation, and Figure 232 (K) is an ART stock lottery table that is referenced between ART flags.
ＡＲＴ中ストック抽籤テーブルは、現在の遊技状態など毎に設けられ、抽籤用フラグ毎にＡＲＴ状態のセット数の上乗せ抽籤の抽籤結果についての抽籤値の情報を規定する。主制御回路９０は、対応する遊技状態中に抽籤用フラグ等に基づいて上乗せ抽籤を行い、このＡＲＴ抽籤に当籤した場合には、ＡＲＴ状態のセット数を所定数だけ上乗せする。 The ART stock lottery table is provided for each current gaming state, etc., and specifies lottery value information for the lottery results of the lottery to add to the number of sets in the ART state for each lottery flag. The main control circuit 90 conducts an add-on lottery based on the lottery flag, etc. during the corresponding gaming state, and if the ART lottery is won, the number of sets in the ART state is added by a predetermined number.
［ＡＲＴ中ＢＢ当籤時ストック抽籤テーブル］
続いて、図２３３は、ＡＲＴ状態中のＢＢ当籤時に行うＡＲＴ状態のセット数の上乗せ抽籤に用いるＡＲＴ中ＢＢ当籤時ストック抽籤テーブルである。図２３３（Ａ）は、通常ＡＲＴ中の抽籤状態「低確」若しくは「高確」時、又は、ＥＰ中の転落モード「保証なし」時に参照されるＡＲＴ中ＢＢ当籤時ストック抽籤テーブルであり、図２３３（Ｂ）は、通常ＡＲＴ中の抽籤状態「超高確」時、又は、ＥＰ中の転落モード「ショート」時に参照されるＡＲＴ中ＢＢ当籤時ストック抽籤テーブルであり、図２３３（Ｃ）は、ランク決めＡＲＴ中、又は、ＥＰ準備中に参照されるＡＲＴ中ＢＢ当籤時ストック抽籤テーブルであり、図２３３（Ｄ）は、ＣＺ若しくはＣＺ終了の次遊技、又は、ＥＰ中の転落モード「ロング」時に参照されるＡＲＴ中ＢＢ当籤時ストック抽籤テーブルであり、図２３３（Ｅ）は、ＡＲＴ準備中に参照されるＡＲＴ中ＢＢ当籤時ストック抽籤テーブルである。
[Stock lottery table when BB is won during ART]
Next, Figure 233 is a stock lottery table when a BB is drawn during ART, which is used for the lottery of adding the number of sets in the ART state when a BB is drawn during ART. Figure 233 (A) is a stock lottery table when a BB is drawn during ART, which is referenced when the lottery state is "low probability" or "high probability" during normal ART, or when the fall mode is "no guarantee" during EP, Figure 233 (B) is a stock lottery table when a BB is drawn during ART, which is referenced when the lottery state is "ultra high probability" during normal ART, or when the fall mode is "short" during EP, and Figure 233 (C) is a stock lottery table when a BB is drawn during ART that is referenced during rank determination ART or during EP preparation, Figure 233 (D) is a stock lottery table when a BB is drawn during ART that is referenced during CZ or the next game after the end of CZ, or during the "long" fall mode during EP, and Figure 233 (E) is a stock lottery table when a BB is drawn during ART that is referenced during ART preparation.
ＡＲＴ中ＢＢ当籤時ストック抽籤テーブルは、現在の遊技状態など毎に設けられ、抽籤用フラグ毎にＡＲＴ状態のセット数の上乗せ抽籤の抽籤結果についての抽籤値の情報を規定する。主制御回路９０は、対応する遊技状態中に抽籤用フラグ等に基づいて上乗せ抽籤を行い、このＡＲＴ抽籤に当籤した場合には、ＡＲＴ状態のセット数を所定数だけ上乗せする。 The stock lottery table for winning BB during ART is set up for each current gaming state, etc., and specifies the lottery value information for the lottery result of the lottery for adding the number of sets in the ART state for each lottery flag. The main control circuit 90 conducts an add-on lottery based on the lottery flag, etc. during the corresponding gaming state, and if the ART lottery is won, the number of sets in the ART state is added by a predetermined number.
［ＡＲＴ当籤時ストック数抽籤テーブル］
続いて、図２３４は、ＡＲＴ抽籤や、ＡＲＴ状態のセット数の上乗せ抽籤に当籤した場合（すなわち、ＡＲＴ当籤時）に、付与するＡＲＴ状態のセット数を抽籤するために用いるＡＲＴ当籤時ストック数抽籤テーブルである。ＡＲＴ当籤時ストック数抽籤テーブルは、ＡＲＴ当籤時の当籤契機毎に、付与するＡＲＴ状態のセット数についての抽籤値の情報を規定する。主制御回路９０は、ＡＲＴ当籤時に対応する当籤契機に基づいてＡＲＴ状態のセット数を抽籤し、当籤したセット数を付与する。
[ART winning stock lottery table]
Next, Figure 234 is an ART winning stock number lottery table used to determine the number of sets in the ART state to be awarded when the ART lottery or the lottery for adding the number of sets in the ART state is won (i.e., when the ART wins). The ART winning stock number lottery table specifies lottery value information for the number of sets in the ART state to be awarded for each winning trigger when the ART wins. The main control circuit 90 draws the number of sets in the ART state based on the winning trigger corresponding to the ART win, and awards the winning number of sets.
なお、当籤契機「初当り」とは、通常状態中にＡＲＴ抽籤に当籤した場合（通常状態中にＲＴ３状態への移行に伴うＡＲＴ状態のストック付与を含む）、ＡＲＴ前兆中にＡＲＴ抽籤に当籤した場合、初当りＣＺ中にＡＲＴ抽籤に当籤した場合、通常ＢＢフラグ間中にＡＲＴ抽籤に当籤した場合、又は通常ＢＢ中にＡＲＴ抽籤に当籤した場合の何れかをいい、また、当籤契機「上乗せＡ」とは、ＥＰ中にＡＲＴ状態のセット数の上乗せ抽籤に当籤した場合をいい、また、当籤契機「上乗せＢ」とは、継続ＣＺ中にＡＲＴ抽籤に当籤した場合をいい、また、当籤契機「上乗せＣ」とは、当籤契機「初当り」「上乗せＡ」「上乗せＢ」以外の状況でＡＲＴ抽籤や、ＡＲＴ状態のセット数の上乗せ抽籤に当籤した場合をいう。 The winning opportunity "first hit" refers to any of the following: winning the ART lottery during normal mode (including the granting of ART state stocks due to the transition to RT3 mode during normal mode), winning the ART lottery during an ART premonition, winning the ART lottery during the first hit CZ, winning the ART lottery during a normal BB flag, or winning the ART lottery during a normal BB. In addition, the winning opportunity "Add-on A" refers to when you win the lottery to add on the number of sets in ART state during EP, and the winning opportunity "Add-on B" refers to when you win the ART lottery during a continuous CZ, and the winning opportunity "Add-on C" refers to when you win the ART lottery or the lottery to add on the number of sets in ART state in situations other than the winning opportunity "First Hit", "Add-on A", or "Add-on B".
また、ＡＲＴ当籤時ストック数抽籤テーブルで規定される抽籤値は、図２３４に示すように、設定値の高低情報に応じて異なる。本実施形態のＡＲＴ当籤時ストック数抽籤テーブルでは、設定値が高設定（「５」又は「６」）である場合に、より多くのＡＲＴ状態のセット数が当籤するような構成になっている。具体的には、当籤契機が「初当り」時であり且つ設定値が高設定（「５」又は「６」）である場合に３セットのＡＲＴ状態が上乗せされる確率は、当籤契機が「初当り」時であり且つ設定値が低設定（「１」又は「２」）である場合のそれより高くなる。また、その他の当籤契機では、高設定時における２セットのＡＲＴ状態の上乗せ確率が、低設定時のそれより高くなる。 In addition, the lottery values specified in the ART winning stock number lottery table differ depending on the high/low setting value information, as shown in Figure 234. The ART winning stock number lottery table of this embodiment is configured so that a larger number of ART state sets will be won when the setting value is high ("5" or "6"). Specifically, when the winning trigger is a "first win" and the setting value is high ("5" or "6"), the probability of three sets of ART states being added is higher than when the winning trigger is a "first win" and the setting value is low ("1" or "2"). Furthermore, for other winning triggers, the probability of two sets of ART states being added when the setting is high is higher than when the setting is low.
［特殊ＣＺ移行抽籤テーブル］
続いて、図２３５は、継続ＣＺとして特殊ＣＺを用いるか否かを抽籤するために用いる特殊ＣＺ移行抽籤テーブルである。特殊ＣＺ移行抽籤テーブルは、ＡＲＴ状態のセット数のストックの有無毎に、抽籤結果についての抽籤値の情報を規定する。主制御回路９０は、ランク決めＡＲＴの開始時にＡＲＴ状態のセット数のストックの有無に応じて特殊ＣＺを用いるか否かを抽籤し、当籤した場合には、次の継続ＣＺを特殊ＣＺとする一方で、非当籤した場合には、次の継続ＣＺをＣＺ（ＡＲＴ後）とする。
[Special CZ transition lottery table]
Next, Figure 235 is a special CZ transition lottery table used to determine whether or not to use a special CZ as a continuation CZ. The special CZ transition lottery table specifies the lottery value information for the lottery result for each stock of the number of sets in the ART state. The main control circuit 90 determines whether or not to use a special CZ depending on the stock of the number of sets in the ART state at the start of the rank determination ART, and if the lottery is successful, the next continuation CZ is a special CZ, while if the lottery is unsuccessful, the next continuation CZ is a CZ (after ART).
なお、主制御回路９０は、次の継続ＣＺを特殊ＣＺとした後は、特殊ＣＺが終了するまで特殊ＣＺ移行抽籤テーブルを用いた抽籤を行わない。また、ＡＲＴ状態のセット数のストックがない状況で、本抽籤に当籤した場合には、主制御回路９０は、ＡＲＴ状態のセット数を１つ付与する。 In addition, after the main control circuit 90 designates the next continuation CZ as a special CZ, it will not conduct a lottery using the special CZ transition lottery table until the special CZ ends. Also, if there are no sets in stock for the ART state and this lottery is won, the main control circuit 90 will grant one set in the ART state.
［ＡＲＴ当籤時ランク抽籤テーブル］
続いて、図２３６～図２４０は、ＡＲＴ当籤時に当籤したＡＲＴ状態のランクを決定するために用いるＡＲＴ当籤時ランク抽籤テーブルである。なお、ＡＲＴ当籤時には、ＡＲＴ状態のセット数が複数付与されることがあるが、２つ目以降のＡＲＴ状態のランクは、図２４０（Ｏ）に示すＡＲＴ当籤時ランク抽籤テーブルにより決定され、図２３６（Ａ）～図２４０（Ｎ）に示すＡＲＴ当籤時ランク抽籤テーブルは、１つ目のＡＲＴ状態のランクを決定するために用いられる。
[ART lottery ranking table]
Next, Figures 236 to 240 are ART winning lottery rank lottery tables used to determine the rank of the ART state that is won when the ART is won. Note that, when the ART is won, multiple sets of ART states may be given, but the ranks of the second and subsequent ART states are determined by the ART winning lottery rank lottery table shown in Figure 240 (O), and the ART winning lottery rank lottery tables shown in Figures 236 (A) to 240 (N) are used to determine the rank of the first ART state.
図２３６（Ａ）は、ＡＲＴ当籤の当籤タイミングが通常状態、ＣＺ前兆、ＡＲＴ前兆、又はＥＰ以外のＡＲＴ状態中であり、かつ、ＢＢ非当籤時に用いられるＡＲＴ当籤時ランク抽籤テーブルであり、図２３６（Ｂ）は、ＡＲＴ当籤の当籤タイミングが通常状態、ＣＺ前兆、ＡＲＴ前兆、又はＥＰ以外のＡＲＴ状態中であり、かつ、ＮＢＢの当籤時に用いられるＡＲＴ当籤時ランク抽籤テーブルであり、図２３６（Ｃ）は、ＡＲＴ当籤の当籤タイミングが通常状態、ＣＺ前兆、ＡＲＴ前兆、又はＥＰ以外のＡＲＴ状態中であり、かつ、ＣＢＢの当籤時に用いられるＡＲＴ当籤時ランク抽籤テーブルである。 Figure 236(A) is an ART winning rank lottery table used when the winning timing of an ART lottery is normal, a CZ precursor, an ART precursor, or an ART state other than EP, and when a BB is not won; Figure 236(B) is an ART winning rank lottery table used when the winning timing of an ART lottery is normal, a CZ precursor, an ART precursor, or an ART state other than EP, and when an NBB is won; and Figure 236(C) is an ART winning rank lottery table used when the winning timing of an ART lottery is normal, a CZ precursor, an ART precursor, or an ART state other than EP, and when a CBB is won.
また、図２３７（Ｄ）は、ＡＲＴ当籤の当籤タイミングがＡＲＴ準備中であり、かつ、ＢＢ非当籤時に用いられるＡＲＴ当籤時ランク抽籤テーブルであり、図２３７（Ｅ）は、ＡＲＴ当籤の当籤タイミングがＡＲＴ準備中であり、かつ、ＮＢＢ当籤時に用いられるＡＲＴ当籤時ランク抽籤テーブルであり、図２３７（Ｆ）は、ＡＲＴ当籤の当籤タイミングがＡＲＴ準備中であり、かつ、ＣＢＢ当籤時に用いられるＡＲＴ当籤時ランク抽籤テーブルである。 In addition, Figure 237(D) is a rank lottery table at the time of an ART winning lottery used when the winning timing of the ART winning lottery is during ART preparation and when BB is not won, Figure 237(E) is a rank lottery table at the time of an ART winning lottery used when the winning timing of the ART winning lottery is during ART preparation and when NBB is won, and Figure 237(F) is a rank lottery table at the time of an ART winning lottery used when the winning timing of the ART winning lottery is during ART preparation and when CBB is won.
また、図２３８（Ｇ）は、ＡＲＴ当籤の当籤タイミングがＥＰ中であり、かつ、ＢＢ非当籤時に用いられるＡＲＴ当籤時ランク抽籤テーブルであり、図２３８（Ｈ）は、ＡＲＴ当籤の当籤タイミングがＥＰ中であり、かつ、ＮＢＢ当籤時に用いられるＡＲＴ当籤時ランク抽籤テーブルであり、図２３８（Ｉ）は、ＡＲＴ当籤の当籤タイミングがＥＰ中であり、かつ、ＣＢＢ当籤時に用いられるＡＲＴ当籤時ランク抽籤テーブルである。 In addition, Figure 238 (G) is an ART winning rank lottery table used when the winning timing of the ART lottery is during EP and when BB is not won, Figure 238 (H) is an ART winning rank lottery table used when the winning timing of the ART lottery is during EP and when NBB is won, and Figure 238 (I) is an ART winning rank lottery table used when the winning timing of the ART lottery is during EP and when CBB is won.
また、図２３９（Ｊ）は、ＡＲＴ当籤の当籤タイミングがＣＺ中であり、かつ、ＢＢ非当籤時に用いられるＡＲＴ当籤時ランク抽籤テーブルであり、図２３９（Ｋ）は、ＡＲＴ当籤の当籤タイミングがＣＺ中であり、かつ、ＮＢＢ当籤時に用いられるＡＲＴ当籤時ランク抽籤テーブルであり、図２３９（Ｌ）は、ＡＲＴ当籤の当籤タイミングがＣＺ中であり、かつ、ＣＢＢ当籤時に用いられるＡＲＴ当籤時ランク抽籤テーブルである。 In addition, Figure 239 (J) is an ART winning rank lottery table used when the winning timing of the ART lottery is during the CZ and the BB is not won, Figure 239 (K) is an ART winning rank lottery table used when the winning timing of the ART lottery is during the CZ and the NBB is won, and Figure 239 (L) is an ART winning rank lottery table used when the winning timing of the ART lottery is during the CZ and the CBB is won.
また、図２４０（Ｍ）は、ＡＲＴ当籤の当籤タイミングがフラグ間状態（通常フラグ間又はＡＲＴ中フラグ間）である場合に用いられるＡＲＴ当籤時ランク抽籤テーブルであり、図２４０（Ｎ）は、ＡＲＴ当籤の当籤タイミングがＢＢ中である場合に用いられるＡＲＴ当籤時ランク抽籤テーブルであり、図２４０（Ｏ）は、複数ストック時の２つ目以降のＡＲＴ状態のランクを決定するために用いられるＡＲＴ当籤時ランク抽籤テーブルである。 In addition, Figure 240 (M) is a rank lottery table at the time of an ART winning lottery used when the winning timing of the ART winning lottery is in the flag-to-flag state (normal flag-to-flag state or ART-in-flag state), Figure 240 (N) is a rank lottery table at the time of an ART winning lottery used when the winning timing of the ART winning lottery is during BB, and Figure 240 (O) is a rank lottery table at the time of an ART winning lottery used to determine the rank of the second or subsequent ART states when multiple stocks are held.
ＡＲＴ当籤時ランク抽籤テーブルは、ＡＲＴ当籤時の遊技状態毎に設けられ、ＡＲＴ当籤時の抽籤用フラグ毎に、抽籤結果についての抽籤値の情報を規定する。主制御回路９０は、ＡＲＴ抽籤や、ＡＲＴ状態のセット数の上乗せ抽籤に当籤した場合、当籤契機となった抽籤用フラグを用いて、当籤したＡＲＴ状態のランクを決定する。ＡＲＴ当籤時ランク抽籤テーブルを用いて決定されたランクは、ランク決めＡＲＴ中の昇格抽籤に基づき昇格し、通常ＡＲＴ中のランク（抽籤状態）となる（図２１２（Ｂ）参照）。 The rank lottery table for ART winning is provided for each game state when an ART win occurs, and specifies lottery value information for the lottery result for each lottery flag when an ART win occurs. When a player wins an ART lottery or an additional lottery for the number of sets in an ART state, the main control circuit 90 uses the lottery flag that triggered the winning lottery to determine the rank of the ART state in which the lottery was won. The rank determined using the rank lottery table for ART winning is promoted based on the promotion lottery during the rank-determining ART, and becomes the rank during normal ART (lottery state) (see Figure 212 (B)).
［ストック放出順序抽籤テーブル］
続いて、図２４１は、上述の放出フェーズＤにおいて放出するＡＲＴ状態のストックの順序を抽籤するために用いるストック放出順序抽籤テーブルである。ストック放出順序抽籤テーブルは、放出するＡＲＴ状態のランクの順序（抽籤結果）についての抽籤値の情報を規定する。主制御回路９０は、放出フェーズＤでは、ストック放出順序抽籤テーブルを参照して決定した順序に応じて、保有するＡＲＴ状態のストックの中から１つのストックを放出する。例えば、放出順序「４，３，２，１」である場合、主制御回路９０は、放出フェーズＤになると、保有するストックの中のランク４のストックを最も優先して放出し、ランク３のストックを次に優先して放出し、ランク２のストックを次に優先して放出し、ランク１のストックを次に優先して放出する。
[Stock release order lottery table]
Next, FIG. 241 is a stock release order lottery table used to determine the order of ART state stocks to be released in the above-mentioned release phase D. The stock release order lottery table specifies lottery value information regarding the order of ranks of the ART state to be released (lottery results). In release phase D, the main control circuit 90 releases one stock from the ART state stocks it holds in accordance with the order determined by referring to the stock release order lottery table. For example, if the release order is "4, 3, 2, 1," then in release phase D, the main control circuit 90 will release the rank 4 stock among the held stocks as the highest priority, followed by the rank 3 stock, the rank 2 stock, and the rank 1 stock.
なお、放出順序の抽籤は、ＣＺとＡＲＴ状態とのループ中に一度のみ行うこととしてもよく、また、放出フェーズＤになるたびに行うこととしてもよい。また、放出順序の抽籤を、ＣＺとＡＲＴ状態とのループ中に一度のみ行う場合の抽籤タイミングは任意であり、例えば、ループ中に初めて放出フェーズＤになったタイミングでもよく、また、ＣＺから初めてＡＲＴ状態に移行したタイミングであってもよい。 The lottery for the release order may be drawn only once during a loop between CZ and ART states, or may be drawn each time release phase D is entered. Furthermore, when the lottery for the release order is drawn only once during a loop between CZ and ART states, the timing of the lottery is arbitrary; for example, it may be drawn when release phase D is entered for the first time during the loop, or when the state transitions from CZ to ART state for the first time.
［ランク決めＡＲＴ中ランク昇格抽籤テーブル］
続いて、図２４２は、ランク決めＡＲＴ中の昇格抽籤に用いるランク決めＡＲＴ中ランク昇格抽籤テーブルであり、図２４２（Ａ）は、非ナビ高確時のランク決めＡＲＴ中に参照されるランク決めＡＲＴ中ランク昇格抽籤テーブルであり、図２４２（Ｂ）は、ナビ高確時のランク決めＡＲＴ中に参照されるランク決めＡＲＴ中ランク昇格抽籤テーブルであり、図２４２（Ｃ）は、１ゲームで完結するランク決めＡＲＴ中にＢＢに当籤した場合に参照されるランク決めＡＲＴ中ランク昇格抽籤テーブルである。
[Rank Determination ART Mid-Rank Promotion Lottery Table]
Next, Figure 242 is a rank promotion lottery table during rank determination ART used for promotion lottery during rank determination ART, Figure 242(A) is a rank promotion lottery table during rank determination ART referenced during rank determination ART when navigation is not highly probable, Figure 242(B) is a rank promotion lottery table during rank determination ART referenced during rank determination ART when navigation is highly probable, and Figure 242(C) is a rank promotion lottery table during rank determination ART referenced when BB is won during rank determination ART which is completed in one game.
ランク決めＡＲＴ中ランク昇格抽籤テーブルは、ランク決めＡＲＴ中の状況毎に設けられ、抽籤用フラグ毎に昇格抽籤の抽籤結果についての抽籤値の情報を規定する。主制御回路９０は、ＡＲＴ当籤時に決定していたランクを、昇格抽籤の抽籤結果に基づいて更新する。なお、昇格抽籤の結果ランク４以上になる場合には、主制御回路９０は、更新後のランクをランク４とする。 The rank promotion lottery table during the rank determination ART is provided for each situation during the rank determination ART, and specifies lottery value information for the promotion lottery results for each lottery flag. The main control circuit 90 updates the rank determined at the time of the ART draw based on the results of the promotion lottery. If the result of the promotion lottery is rank 4 or higher, the main control circuit 90 sets the updated rank to rank 4.
［ナビ高確ゲーム数獲得抽籤テーブル］
続いて、図２４３は、通常ＡＲＴ中のナビ高確ゲーム数の獲得抽籤に用いるナビ高確ゲーム数獲得抽籤テーブルであり、図２４３（Ａ）は、ＡＲＴ状態中の抽籤状態が「低確（ランク１）」時の通常ＡＲＴ中に参照されるナビ高確ゲーム数獲得抽籤テーブルであり、図２４３（Ｂ）は、ＡＲＴ状態中の抽籤状態が「高確（ランク２）」時の通常ＡＲＴ中に参照されるナビ高確ゲーム数獲得抽籤テーブルであり、図２４３（Ｃ）は、ＡＲＴ状態中の抽籤状態が「超高確（ランク３、４）」時の通常ＡＲＴ中に参照されるナビ高確ゲーム数獲得抽籤テーブルである。
[Navi High Probability Game Number Acquisition Lottery Table]
Next, Figure 243 is a navigation high probability game number acquisition lottery table used for lottery to acquire the navigation high probability game number during normal ART, Figure 243 (A) is a navigation high probability game number acquisition lottery table referenced during normal ART when the lottery state during ART state is "low probability (rank 1)", Figure 243 (B) is a navigation high probability game number acquisition lottery table referenced during normal ART when the lottery state during ART state is "high probability (rank 2)", and Figure 243 (C) is a navigation high probability game number acquisition lottery table referenced during normal ART when the lottery state during ART state is "ultra high probability (rank 3, 4)".
ナビ高確ゲーム数獲得抽籤テーブルは、ＡＲＴ状態中の抽籤状態毎に設けられ、抽籤用フラグ毎にナビ高確ゲーム数の獲得抽籤の抽籤結果についての抽籤値の情報を規定する。主制御回路９０は、通常ＡＲＴ中に抽籤状態及び抽籤用フラグに基づいてナビ高確ゲーム数を付与する。その結果、ナビ高確ゲーム数が１以上になるとナビ高確中となる。ナビ高確ゲーム数は、通常ＡＲＴ中の１回の遊技毎に更新（１減算）されることになるが、この点は後述する。 The navigation high probability game number acquisition lottery table is provided for each lottery state during the ART state, and specifies lottery value information for the lottery results of the navigation high probability game number acquisition lottery for each lottery flag. The main control circuit 90 awards the navigation high probability game number based on the lottery state and lottery flag during normal ART. As a result, when the navigation high probability game number is 1 or more, the navigation high probability state is reached. The navigation high probability game number is updated (decremented by 1) for each play during normal ART, but this will be discussed later.
［ＣＺゲーム数獲得抽籤テーブル］
続いて、図２４４は、ＣＺゲーム数の上乗せ抽籤に用いるＣＺゲーム数獲得抽籤テーブルであり、図２４４（Ａ）は、ＡＲＴ準備中に参照されるＣＺゲーム数獲得抽籤テーブルであり、図２４４（Ｂ）は、通常ＡＲＴ、かつ、非ナビ高確時に参照されるＣＺゲーム数獲得抽籤テーブルであり、図２４４（Ｃ）は、通常ＡＲＴ、かつ、ナビ高確時に参照されるＣＺゲーム数獲得抽籤テーブルである。また、図２４４（Ｄ）は、ＣＺ中の抽籤フェーズＡ～ＣにおいてＡＲＴ抽籤に当籤した場合、又は、ＣＺ中の放出フェーズＤにおいてＡＲＴ状態のストックの放出が行われた場合に参照されるＣＺゲーム数獲得抽籤テーブルである。
[CZ Game Number Acquisition Lottery Table]
Next, Figure 244 is a CZ game number acquisition lottery table used for the CZ game number addition lottery, Figure 244(A) is a CZ game number acquisition lottery table referenced during ART preparation, Figure 244(B) is a CZ game number acquisition lottery table referenced during normal ART and when navigation is not highly probable, and Figure 244(C) is a CZ game number acquisition lottery table referenced during normal ART and when navigation is highly probable. Also, Figure 244(D) is a CZ game number acquisition lottery table referenced when an ART lottery is won in lottery phases A to C during the CZ, or when a stock in ART state is released in release phase D during the CZ.
図２４４（Ａ）～（Ｃ）に示すＣＺゲーム数獲得抽籤テーブルは、遊技状態や抽籤用フラグ毎に上乗せするＣＺゲーム数の抽籤結果についての抽籤値の情報を規定する。また、図２４４（Ｄ）に示すＣＺゲーム数獲得抽籤テーブルは、（抽籤用フラグに関わらず）上乗せするＣＺゲーム数の抽籤結果についての抽籤値の情報を規定する。主制御回路９０は、通常ＡＲＴ中に、抽籤用フラグに基づいてＣＺゲーム数の上乗せを行うとともに、ＣＺからＡＲＴ状態への移行時にＣＺゲーム数の上乗せを行う。なお、図２４４（Ｄ）に示すように、ＣＺからＡＲＴ状態への移行時には、最低でも５ゲームの上乗せが行われる。 The CZ game number acquisition lottery tables shown in Figures 244 (A) to (C) specify lottery value information for the lottery results of the number of CZ games to be added for each game state and lottery flag. Furthermore, the CZ game number acquisition lottery table shown in Figure 244 (D) specifies lottery value information for the lottery results of the number of CZ games to be added (regardless of the lottery flag). During normal ART, the main control circuit 90 adds the number of CZ games based on the lottery flag, and also adds the number of CZ games when transitioning from CZ to ART state. Furthermore, as shown in Figure 244 (D), a minimum of 5 games are added when transitioning from CZ to ART state.
［ＡＲＴゲーム数獲得抽籤テーブル］
続いて、図２４５は、ＡＲＴゲーム数の上乗せ抽籤に用いるＡＲＴゲーム数獲得抽籤テーブルである。ＡＲＴゲーム数獲得抽籤テーブルは、ＡＲＴ状態（ランク決めＡＲＴ、通常ＡＲＴ、ＥＰ準備又はＥＰ）、ＡＲＴ準備中又は継続ＣＺ中に抽籤用フラグとして「ＮＢＢ」又は「ＣＢＢ」が決定された場合に参照され、抽籤用フラグ毎に上乗せするＡＲＴゲーム数の抽籤結果についての抽籤値の情報を規定する。なお、図２４４に示すＣＺゲーム数獲得抽籤テーブルと図２４５に示すＡＲＴゲーム数獲得抽籤テーブルとを比較すると分かるように、本実施形態のパチスロ１では、通常ＡＲＴ中等は、ＢＢ以外の抽籤用フラグに基づいてＣＺゲーム数の上乗せを行い、ＢＢの抽籤用フラグに基づいてＡＲＴゲーム数の上乗せを行う。
[ART game number lottery table]
Next, FIG. 245 shows an ART game number acquisition lottery table used for the lottery for adding the number of ART games. The ART game number acquisition lottery table is referenced when "NBB" or "CBB" is determined as the lottery flag during the ART state (rank determination ART, normal ART, EP preparation, or EP), during ART preparation, or during a continuous CZ, and specifies information on the lottery value regarding the lottery result of the number of ART games to be added for each lottery flag. As can be seen by comparing the CZ game number acquisition lottery table shown in FIG. 244 with the ART game number acquisition lottery table shown in FIG. 245, in the pachislot 1 of this embodiment, during normal ART, the number of CZ games is added based on a lottery flag other than BB, and the number of ART games is added based on the lottery flag for BB.
主制御回路９０は、ＡＲＴ状態、ＡＲＴ準備中又は継続ＣＺ中にＢＢが当籤すると、ＡＲＴゲーム数の上乗せを行う。その結果、ＢＢ終了後に移行することになる通常ＡＲＴの遊技期間が延長されることになる。 When a BB is won during the ART state, ART preparation, or continuous CZ, the main control circuit 90 adds to the number of ART games. As a result, the normal ART play period that starts after the BB ends is extended.
［転落モード抽籤テーブル］
続いて、図２４６は、ＥＰ当籤時に転落モードを抽籤するための転落モード抽籤テーブルである。転落モード抽籤テーブルは、ＥＰの当籤タイミング毎に設けられ、転落モードの抽籤結果についての抽籤値の情報を規定する。なお、ＥＰは、ランク決めＡＲＴにおいてランク４が決定されたタイミング、ナビ高確中の通常ＡＲＴ中に「３択昇格リプ」が内部当籤役として決定されたタイミング、ＡＲＴ中ＢＢ中のＥＰストック抽籤に当籤したタイミングにおいてストックが付与され、ランク決めＡＲＴにおいてランク４が決定された場合は「ランク決めＡＲＴ中」欄の抽籤値を用いて転落モードを抽籤し、それ以外の場合は「ランク決めＡＲＴ中以外」欄の抽籤値を用いて転落モードを抽籤する。
[Fall Mode Lottery Table]
Next, FIG. 246 is a fall mode lottery table for drawing a fall mode when an EP is drawn. The fall mode lottery table is provided for each EP drawing timing and specifies the lottery value information for the fall mode lottery result. In addition, EP is granted stocks at the timing when rank 4 is determined in the rank determination ART, when a "3-choice promotion reply" is determined as an internal winning role during normal ART during high navigation probability, and when an EP stock lottery is drawn during BB during ART. If rank 4 is determined in the rank determination ART, the fall mode is drawn by lottery using the lottery value in the "During rank determination ART" column. Otherwise, the fall mode is drawn by lottery using the lottery value in the "Other than during rank determination ART" column.
主制御回路９０は、ＥＰのストックが付与されると、そのタイミングに応じて転落モードを抽籤し、セットする。なお、セットした転落モードは、後述の図２４７の転落モード移行抽籤テーブルに示すように、ＥＰ中に移行することになる。 When EP stocks are awarded, the main control circuit 90 draws and sets the fall mode according to that timing. The set fall mode will transition during EP, as shown in the fall mode transition lottery table in Figure 247, which will be described later.
［転落モード移行抽籤テーブル］
続いて、図２４７は、ＥＰ中に転落モードを移行させるために用いる転落モード移行抽籤テーブルであり、図２４７（Ａ）は、移行前の転落モードが「保証なし」である場合に参照される転落モード移行抽籤テーブルであり、図２４７（Ｂ）は、移行前の転落モードが「ショート」である場合に参照される転落モード移行抽籤テーブルであり、図２４７（Ｃ）は、移行前の転落モードが「ロング」である場合に参照される転落モード移行抽籤テーブルである。
[Fall Mode Transition Lottery Table]
Next, Figure 247 is a fall mode transition lottery table used to transition the fall mode during EP, Figure 247(A) is a fall mode transition lottery table referenced when the fall mode before the transition is "no guarantee", Figure 247(B) is a fall mode transition lottery table referenced when the fall mode before the transition is "short", and Figure 247(C) is a fall mode transition lottery table referenced when the fall mode before the transition is "long".
転落モード移行抽籤テーブルは、現在の転落モード毎に設けられ、抽籤用フラグ毎に移行先の転落モードについての抽籤値の情報を規定する。主制御回路９０は、ＥＰ中は現在の転落モード及び抽籤用フラグに基づいて、転落モードを移行させる。なお、図２４７（Ａ）に示す「保証なし」時の転落モード移行抽籤テーブルでは、「ＥＰ継続時」という欄がある。この「ＥＰ継続時」は、「６択転落リプ」当籤時に自力で押し順に正解したときに参照される。 A fall mode transition lottery table is provided for each current fall mode, and specifies lottery value information for the destination fall mode for each lottery flag. During EP, the main control circuit 90 transitions the fall mode based on the current fall mode and lottery flag. Note that the fall mode transition lottery table for "No Guarantee" shown in Figure 247 (A) has a column called "When EP Continues." This "When EP Continues" is referenced when the player correctly presses the buttons in the correct order when the "6-Choice Fall Reply" is drawn.
また、転落モード「ショート」又は「ロング」時に抽籤用フラグが「フェイク７」である場合、所定の確率で転落モード「保証なし」に移行することがある。しかしながら、上述したように、ＥＰ中は、少なくとも抽籤用フラグが１回「７揃い」又は「ＢＡＲ揃い」になるまでは継続するため、ＥＰ中に抽籤用フラグ「７揃い」又は「ＢＡＲ揃い」が一度も当籤していない場合には、抽籤用フラグ「フェイク７」が当籤しても転落モードの移行を行わない。 Also, if the lottery flag is "Fake 7" when the fall mode is "Short" or "Long," there is a certain probability that the fall mode will transition to "No Guarantee." However, as mentioned above, during EP, the lottery flag will continue to be "7s" or "BARs" at least once, so if the lottery flags "7s" or "BARs" have never been drawn during EP, the fall mode will not transition even if the lottery flag "Fake 7" is drawn.
［ＥＰ中ＢＢ当籤時転落モード移行抽籤テーブル］
続いて、図２４８は、ＥＰ中のＢＢ当籤時に転落モードの移行を行うために用いるＥＰ中ＢＢ当籤時転落モード移行抽籤テーブルである。ＥＰ中ＢＢ当籤時転落モード移行抽籤テーブルは、ＥＰ中に当籤したＢＢの種別、及び、移行前の転落モード毎に、移行先の転落モードについての抽籤値の情報を規定する。主制御回路９０は、ＥＰ中にＢＢが当籤すると、当籤したＢＢの種別、及び、現在の転落モード及び抽籤用フラグに基づいて移行先の転落モードを決定する。ＥＰ中にＢＢに当籤すると、ＢＢの終了後にＥＰに復帰するが、決定した転落モードは、ＢＢの終了後に復帰したＥＰにおいて用いられる。
[Fall Mode Transition Lottery Table When Winning BB During EP]
Next, Figure 248 is a fall mode transition lottery table when a BB is drawn during EP, which is used to transition to a fall mode when a BB is drawn during EP. The fall mode transition lottery table when a BB is drawn during EP specifies the lottery value information for the fall mode to transition to for each type of BB drawn during EP and the fall mode before the transition. When a BB is drawn during EP, the main control circuit 90 determines the fall mode to transition to based on the type of BB drawn, the current fall mode, and the lottery flag. When a BB is drawn during EP, the game returns to EP after the BB ends, and the determined fall mode is used in the EP to which the game returns after the BB ends.
［ＢＢ中の各種抽籤テーブル］
続いて、図２４９は、ＢＢ中の各種抽籤に用いる抽籤テーブルであり、図２４９（Ａ）は、通常ＢＢ又はＡＲＴ中ＢＢ中に抽籤用フラグに基づいてＡＲＴ抽籤を行うためのＢＢ中ＡＲＴ抽籤テーブルであり、図２４９（Ｂ）は、通常ＢＢ中に抽籤用フラグに基づいてＣＺ抽籤を行うためのＢＢ中ＣＺ抽籤テーブルであり、図２４９（Ｃ）は、ＡＲＴ中ＢＢ中に抽籤用フラグに基づいてＥＰストック抽籤を行うためのＢＢ中ＥＰストック抽籤テーブルである。
[Various lottery tables in BB]
Next, Figure 249 is a lottery table used for various lotteries during BB, Figure 249(A) is an ART lottery table during BB for conducting an ART lottery based on a lottery flag during normal BB or BB during ART, Figure 249(B) is a CZ lottery table during BB for conducting a CZ lottery based on a lottery flag during normal BB, and Figure 249(C) is an EP stock lottery table during BB for conducting an EP stock lottery based on a lottery flag during BB during ART.
図２４９に示すように、これら各種の抽籤テーブルは、抽籤用フラグ毎に抽籤結果についての抽籤値の情報を規定する。主制御回路９０は、ＢＢ中のＡＲＴ抽籤に当籤した場合、ＡＲＴ状態のセット数のストックを所定数付与し、ＢＢ終了後に遊技状態をＡＲＴ準備中に移行する。また、主制御回路９０は、ＢＢ中のＣＺ抽籤に当籤した場合、ＣＺのストックを１つ付与し、ＢＢ終了後に遊技状態をＣＺ前兆又はＣＺに移行する。また、主制御回路９０は、ＢＢ中のＥＰストック抽籤に当籤した場合、ＥＰのストックを１つ付与し、ＢＢ終了後に遊技状態を（ＡＲＴ準備及びＥＰ準備中を介して）ＥＰに移行する。 As shown in Figure 249, these various lottery tables specify lottery value information for the lottery results for each lottery flag. If the main control circuit 90 wins the ART lottery during BB, it will award a specified number of stocks for the set number in the ART state, and will transition the game state to ART preparation after the BB ends. Also, if the main control circuit 90 wins the CZ lottery during BB, it will award one CZ stock, and will transition the game state to CZ precursor or CZ after the BB ends. Also, if the main control circuit 90 wins the EP stock lottery during BB, it will award one EP stock, and will transition the game state to EP (via ART preparation and EP preparation) after the BB ends.
＜遊技状態毎の抽籤内容＞
次に、図２５０～図２６３を参照して各遊技状態において行われる各種抽籤の内容について説明する。なお、以下に説明する抽籤は、主制御回路９０のメインＣＰＵ１０１により実行される後述のスタート時出玉関連抽籤処理及び停止時出玉関連抽籤処理（後述の図２８６参照）において行われる。また、本実施形態では、主制御回路９０は、内部当籤役（抽籤用フラグ）に応じて、リール回転開始時（スタート時）又はリール停止時に各種抽籤を行うが、各種抽籤を行うタイミングは既に説明しているため（図２０８参照）、以下では、抽籤を行うタイミングについての詳細は省略する。
<Lottery details for each game state>
Next, the contents of the various lotteries performed in each game state will be described with reference to Figures 250 to 263. The lotteries described below are performed in the start-time ball payout-related lottery processing and stop-time ball payout-related lottery processing (see Figure 286 described below) executed by the main CPU 101 of the main control circuit 90. In addition, in this embodiment, the main control circuit 90 performs various lotteries when the reels start spinning (at the start) or when the reels stop, depending on the internal lottery combination (lottery flag). However, since the timing of performing the various lotteries has already been described (see Figure 208), details regarding the timing of performing the lotteries will be omitted below.
［通常状態中に行う抽籤内容］
初めに、図２５０を参照して、主制御回路９０のメインＣＰＵ１０１が通常状態中に行う各種の抽籤の詳細について説明する。
[Lottery content during normal mode]
First, referring to Figure 250, we will explain the details of various lotteries that the main CPU 101 of the main control circuit 90 performs during the normal state.
通常状態中では、内部当籤役や押し順に基づいて抽籤用フラグが決まると（図２０８参照）、メインＣＰＵ１０１は、（Ａ）のＡＲＴ抽籤を行う。この抽籤では、メインＣＰＵ１０１は、ＢＢ当籤時には図２２５に示すＢＢ当籤時ＡＲＴ抽籤テーブルを参照して、ＢＢと重複して当籤した内部当籤役に対応する抽籤用フラグ、及び現在の抽籤状態に基づきＡＲＴ抽籤を行う。また、ＢＢ非当籤時には、メインＣＰＵ１０１は、通常状態中の抽籤状態が「低確」又は「高確」である場合には、図２２６（Ａ）に示す通常時ＡＲＴ抽籤テーブルを参照して、抽籤用フラグに基づきＡＲＴ抽籤を行い、また、通常状態中の抽籤状態が「超高確」である場合には、図２２６（Ｂ）に示す通常時ＡＲＴ抽籤テーブルを参照して、抽籤用フラグに基づきＡＲＴ抽籤を行う。 In the normal state, when the lottery flag is determined based on the internal winning combination and the push order (see Figure 208), the main CPU 101 conducts the ART lottery (A). In this lottery, when a BB is won, the main CPU 101 refers to the ART lottery table for BB wins shown in Figure 225, and conducts the ART lottery based on the lottery flag corresponding to the internal winning combination that overlaps with the BB and the current lottery status. Furthermore, when BB is not won, if the lottery state during the normal state is "low probability" or "high probability", the main CPU 101 refers to the normal time ART lottery table shown in Figure 226 (A) and conducts the ART lottery based on the lottery flag, and if the lottery state during the normal state is "ultra high probability", the main CPU 101 refers to the normal time ART lottery table shown in Figure 226 (B) and conducts the ART lottery based on the lottery flag.
ここで、通常時ＡＲＴ抽籤テーブルを参照すると、抽籤用フラグが「７揃い」又は「ＢＡＲ揃い」である場合、通常状態中のＡＲＴ抽籤に必ず当籤することが分かり、また、図１８０の内部抽籤テーブル及び図２０８の内部当籤役と抽籤用フラグとの対応関係を参照すると、ＲＴ５状態中は、通常状態中のＡＲＴ抽籤に必ず当籤する抽籤用フラグ「７揃い」又は「ＢＡＲ揃い」に対応する「Ｆ＿７リプＡ」「Ｆ＿７リプＢ」又は「Ｆ＿ＢＡＲリプ」が内部当籤役として決定される確率が、他のＲＴ状態に比べて非常に高いことが分かる。 Here, by referring to the normal ART lottery table, we can see that if the lottery flag is "7s" or "BARs", the ART lottery will always be a winning combination in the normal state.Furthermore, by referring to the internal lottery table in Figure 180 and the correspondence between internal winning combinations and lottery flags in Figure 208, we can see that during RT5 state, the probability that "F_7 lip A", "F_7 lip B" or "F_BAR lip", which correspond to the lottery flags "7s" or "BARs", which will always be a winning combination in the ART lottery in the normal state, will be determined as the internal winning combination is much higher than in other RT states.
そのため、本実施形態のパチスロ１では、非ナビ区間である通常状態中にＲＴ状態がＲＴ５状態に移行すると、その後のＲＴ５状態中の遊技においてＡＲＴ抽籤に当籤する期待を持つことができる。 Therefore, in the pachislot 1 of this embodiment, if the RT state transitions to the RT5 state during the normal state, which is the non-navigation section, there is hope of winning the ART lottery during play in the subsequent RT5 state.
また、通常時ＡＲＴ抽籤テーブルを参照すると、抽籤用フラグが「強チャンスリプ」である場合、通常状態中のＡＲＴ抽籤に所定の確率で当籤することが分かり、また、図２０８を参照すると、通常状態（非ナビ区間）では、内部当籤役として「強チェリプ」が決定された場合の他、内部当籤役として「３択昇格リプ」が決定され、かつ、押し順が正解である場合に、抽籤用フラグが「強チャンスリプ」となることが分かる。そして、内部当籤役として「強チェリプ」が決定された場合、又は、「３択昇格リプ」当籤時の押し順に正解した場合は、略称「強チェリプ（ＲＴ５移行図柄）」に係る図柄組合せが表示され、ＲＴ状態がＲＴ５状態に移行するが分かる（図２０５参照）。 Furthermore, by referring to the normal ART lottery table, it can be seen that when the lottery flag is "Strong Chance Lip," there is a predetermined probability of winning the ART lottery during normal mode. Also, by referring to Figure 208, it can be seen that in normal mode (non-navigation section), in addition to when "Strong Cherry Lip" is determined as the internal winning role, the lottery flag becomes "Strong Chance Lip" when "3-Choice Promotion Lip" is determined as the internal winning role and the button press sequence is correct, the lottery flag becomes "Strong Chance Lip." Furthermore, when "Strong Cherry Lip" is determined as the internal winning role, or when the button press sequence when the "3-Choice Promotion Lip" is won is correct, a symbol combination referred to as "Strong Cherry Lip (RT5 transition symbol)" is displayed, and it can be seen that the RT state will transition to the RT state (see Figure 205).
そのため、本実施形態のパチスロ１では、非ナビ区間である通常状態中にＲＴ状態を自力でＲＴ５状態まで移行できた場合には、ＲＴ５状態に移行した遊技でもＡＲＴ抽籤の当籤に期待を持てることになる。すなわち、本実施形態のパチスロ１では、通常状態中は、抽籤用フラグとして「７揃い」又は「ＢＡＲ揃い」が決定される確率が高いＲＴ５状態中だけでなく、ＲＴ５状態に移行したタイミング、言い換えると、抽籤用フラグ「７揃い」又は「ＢＡＲ揃い」のチャンス期間であるＲＴ５状態中だけでなく、そのチャンス期間の入り口でも、ＡＲＴ抽籤の当籤に期待を持てることになる。 For this reason, with the pachislot 1 of this embodiment, if the RT state can be transitioned to the RT5 state on its own during the normal state, which is the non-navigation section, there is hope for winning the ART lottery even during play that has transitioned to the RT5 state. In other words, with the pachislot 1 of this embodiment, during the normal state, there is hope for winning the ART lottery not only during the RT5 state, when there is a high probability that the lottery flag will be determined to be "7s" or "BARs," but also at the time of transition to the RT5 state, in other words, not only during the RT5 state, which is the chance period for the lottery flags "7s" or "BARs," but also at the beginning of that chance period.
また、上述のように通常状態中にＲＴ状態がＲＴ３状態に移行した場合には、ＡＲＴ状態のセット数が付与される（図２０９（Ｂ－２）参照）。ここで、通常状態中にＲＴ３状態へ移行した場合には、メインＣＰＵ１０１は、（Ａ）のＡＲＴ抽籤に当籤したものとして続く抽籤を行う。 Also, as mentioned above, if the RT state transitions to the RT3 state during normal mode, the number of sets in the ART state will be awarded (see Figure 209 (B-2)). Here, if the state transitions to the RT3 state during normal mode, the main CPU 101 will conduct the subsequent lottery as if the ART lottery (A) had been won.
図２５０に戻り、（Ａ）のＡＲＴ抽籤が非当籤の場合、メインＣＰＵ１０１は、続いて、（Ｂ）のＣＺ抽籤を行う。この抽籤では、メインＣＰＵ１０１は、ＢＢ当籤時には図２２２に示すＢＢ当籤時状態別ＣＺ抽籤テーブルを参照して、ＢＢと重複して当籤した内部当籤役に対応する抽籤用フラグ、及び現在の抽籤状態に基づきＣＺ抽籤を行う。一方で、ＢＢ非当籤時には、メインＣＰＵ１０１は、抽籤用フラグが「ベル」である場合には、図２２０に示すモード別ＣＺ抽籤テーブルを参照して、現在のモードに基づきＣＺ抽籤を行う。また、ＢＢ非当籤時、かつ、抽籤用フラグが「ベル」以外の場合は、メインＣＰＵ１０１は、図２２３に示す状態別ＣＺ抽籤テーブルを参照して、抽籤用フラグ及び現在の抽籤状態に基づきＣＺ抽籤を行う。 Returning to Figure 250, if the ART lottery of (A) is not a winning lottery, the main CPU 101 then conducts the CZ lottery of (B). In this lottery, when the BB is won, the main CPU 101 refers to the CZ lottery table by state when the BB is won shown in Figure 222, and conducts the CZ lottery based on the lottery flag corresponding to the internal lottery role that overlaps with the BB and the current lottery state. On the other hand, when the BB is not won, the main CPU 101 refers to the CZ lottery table by mode shown in Figure 220, and conducts the CZ lottery based on the current mode, if the lottery flag is "bell." Also, when BB is not won and the lottery flag is anything other than "Bell", the main CPU 101 refers to the state-specific CZ lottery table shown in FIG. 223 and conducts a CZ lottery based on the lottery flag and the current lottery state.
なお、ＢＢ当籤時、かつ、抽籤用フラグが「ベル」である場合、本実施形態では、図２２０に示すモード別ＣＺ抽籤テーブルを参照したＣＺ抽籤のみを行うが、これに限られるものではなく、メインＣＰＵ１０１は、ＢＢ当籤時、かつ、抽籤用フラグが「ベル」である場合に、図２２０に示すモード別ＣＺ抽籤テーブルを参照したＣＺ抽籤と、図２２０に示すモード別ＣＺ抽籤テーブルを参照したＣＺ抽籤の双方を行うこととしてもよい。 In addition, when a BB is won and the lottery flag is "bell", in this embodiment, only a CZ lottery is conducted with reference to the mode-specific CZ lottery table shown in Figure 220, but this is not limited to this, and when a BB is won and the lottery flag is "bell", the main CPU 101 may conduct both a CZ lottery with reference to the mode-specific CZ lottery table shown in Figure 220 and a CZ lottery with reference to the mode-specific CZ lottery table shown in Figure 220.
続いて、（Ｂ）のＣＺ抽籤が非当籤の場合、メインＣＰＵ１０１は、続いて、（Ｃ）の状態移行抽籤を行う。この抽籤では、メインＣＰＵ１０１は、図２１７（Ａ）～図２１８（Ｄ）に示す状態移行抽籤テーブルを参照して、現在（移行前）の抽籤状態及び抽籤用フラグに基づいて移行先の抽籤状態を決定し、次遊技の抽籤状態としてセットする。 Next, if the CZ lottery (B) is not a winning lottery, the main CPU 101 then conducts the state transition lottery (C). In this lottery, the main CPU 101 refers to the state transition lottery tables shown in Figures 217 (A) to 218 (D), determines the lottery state to transition to based on the current (pre-transition) lottery state and the lottery flag, and sets it as the lottery state for the next game.
続いて、（Ｃ）の状態移行抽籤において移行先の抽籤状態として「高確Ａ」又は「高確Ｂ」を決定すると、メインＣＰＵ１０１は、続いて、（Ｄ）の高確保証ゲーム数抽籤を行う。この抽籤では、メインＣＰＵ１０１は、図２１９に示す高確保証ゲーム数抽籤テーブルを参照して、移行先として決定した抽籤状態に基づき高確保証ゲーム数を決定し、付与する。 Next, when "High Probability A" or "High Probability B" is determined as the destination lottery state in the state transition lottery (C), the main CPU 101 then performs a lottery for the number of high guarantee certificate games (D). In this lottery, the main CPU 101 refers to the high guarantee certificate game number lottery table shown in FIG. 219, determines and awards the number of high guarantee certificate games based on the destination lottery state.
（Ａ）のＡＲＴ抽籤及び（Ｂ）のＣＺ抽籤の双方が非当籤の場合には、（Ｃ）の状態移行抽籤及び（Ｄ）の高確保証ゲーム数抽籤を行うと、今回の遊技において行うべき抽籤が終了する。なお、次遊技の遊技状態（報知の有無を考慮した遊技状態）は、それぞれの抽籤結果に応じて異なるが、詳しくは後述する。 If both the ART lottery (A) and the CZ lottery (B) are unsuccessful, the state transition lottery (C) and the high guarantee game count lottery (D) will be conducted, and the lotteries to be conducted for this game will end. The game state for the next game (the game state taking into account whether or not a notification has been made) will differ depending on the results of each lottery, but more details will be provided below.
また、（Ｂ）のＣＺ抽籤に当籤した場合、メインＣＰＵ１０１は、続いて、（Ｅ）の前兆ゲーム数抽籤を行う。この抽籤では、メインＣＰＵ１０１は、図２２４に示すＣＺ前兆ゲーム数抽籤テーブルを参照して、ＢＢ当籤の有無に基づきＣＺの前兆ゲーム数を決定、かつ、セットし、今回の遊技において行うべき抽籤を終了する。 Furthermore, if the CZ lottery (B) is won, the main CPU 101 then conducts the premonition game number lottery (E). In this lottery, the main CPU 101 refers to the CZ premonition game number lottery table shown in FIG. 224, determines and sets the number of CZ premonition games based on whether or not the BB lottery is won, and ends the lottery to be conducted for this game.
また、（Ａ）のＡＲＴ抽籤に当籤した場合、メインＣＰＵ１０１は、続いて、（Ｆ）のＡＲＴストック数抽籤を行う。この抽籤では、メインＣＰＵ１０１は、図２３４に示すＡＲＴ当籤時ストック数抽籤テーブルを参照して、ＡＲＴ抽籤の当籤契機に基づきＡＲＴ状態のセット数を決定し、付与する。なお、図２３４に示すＡＲＴ当籤時ストック数抽籤テーブルを参照すると、通常状態中のＡＲＴ抽籤に当籤した場合には、ＡＲＴ状態のセット数として２つ以上が決定されることが分かる。 Furthermore, if the ART lottery (A) is won, the main CPU 101 will then conduct the ART stock number lottery (F). In this lottery, the main CPU 101 refers to the stock number lottery table when an ART wins, shown in Figure 234, and determines and awards the number of sets in the ART state based on the winning trigger of the ART lottery. Note that, by referring to the stock number lottery table when an ART wins, shown in Figure 234, it can be seen that if the ART lottery during the normal state is won, the number of sets in the ART state will be determined to be two or more.
メインＣＰＵ１０１は、続いて、（Ｇ）のランク抽籤を行う。この抽籤では、メインＣＰＵ１０１は、図２３６～図２４０に示すＡＲＴ当籤時ランク抽籤テーブルを参照して、当籤したＡＲＴ状態のランクを決定する。具体的には、メインＣＰＵ１０１は、１つ目のＡＲＴ状態のストックについては、図２３６（Ａ）～（Ｃ）に示すＡＲＴ当籤時ランク抽籤テーブルを参照して、ＡＲＴ当籤時の抽籤用フラグに基づいてＡＲＴ状態のランクを決定し、２つ目以降のＡＲＴ状態のストックについては、図２４０（Ｏ）に示すＡＲＴ当籤時ランク抽籤テーブルを参照して、ＡＲＴ状態のランクを決定する。 The main CPU 101 then conducts a rank lottery (G). In this lottery, the main CPU 101 determines the rank of the winning ART state by referencing the ART winning rank lottery table shown in Figures 236 to 240. Specifically, for the first ART state stock, the main CPU 101 determines the rank of the ART state based on the lottery flag at the time of the ART winning by referencing the ART winning rank lottery table shown in Figures 236 (A) to (C). For the second and subsequent ART state stocks, the main CPU 101 determines the rank of the ART state by referencing the ART winning rank lottery table shown in Figure 240 (O).
メインＣＰＵ１０１は、続いて、（Ｈ）の前兆ゲーム数抽籤を行う。この抽籤では、メインＣＰＵ１０１は、図２２７に示すＡＲＴ前兆ゲーム数抽籤テーブルを参照して、ＡＲＴ状態の前兆ゲーム数を決定、かつ、セットし、今回の遊技において行うべき抽籤を終了する。 The main CPU 101 then performs a lottery for the number of premonition games (H). In this lottery, the main CPU 101 references the ART premonition game number lottery table shown in FIG. 227 to determine and set the number of premonition games in the ART state, and ends the lottery to be performed for this game.
［通常状態から移行する遊技状態］
メインＣＰＵ１０１は、通常状態中にこれらの抽籤を行うと、その抽籤結果に応じて次遊技の遊技状態（報知の有無を考慮した遊技状態）をセットする。なお、報知の有無を考慮した遊技状態の移行は、図２０６及び図２０７において既に説明しているが、通常状態から移行可能な遊技状態の種別、及びその条件を図２５０にも示している。
[Game state transition from normal state]
When the main CPU 101 performs these lotteries during the normal state, it sets the game state for the next game (the game state taking into consideration the presence or absence of a notification) according to the result of the lottery. Note that the transition of the game state taking into consideration the presence or absence of a notification has already been explained in Figures 206 and 207, but the types of game states that can be transitioned from the normal state and the conditions for those transitions are also shown in Figure 250.
具体的には、通常状態中に（Ａ）のＡＲＴ抽籤に当籤し、かつ、今回の遊技においてＢＢが作動した場合（すなわち、今回の遊技においてＢＢに当籤し、かつ、ＢＢ当籤時のＡＲＴ抽籤に当籤し、かつ、ＢＢに応じた図柄組合せが有効ラインに沿って表示された場合）、メインＣＰＵ１０１は、次遊技の遊技状態としてＡＲＴ中ＢＢをセットする。なお、この場合、メインＣＰＵ１０１は、通常状態中に用いるモード及び抽籤状態をクリアする。 Specifically, if the ART lottery (A) is won during normal mode and BB is activated during the current game (i.e., if BB is won during the current game and the ART lottery at the time of the BB win is won and the symbol combination corresponding to BB is displayed along the pay line), the main CPU 101 sets BB during ART as the game state for the next game. In this case, the main CPU 101 clears the mode and lottery state used during normal mode.
また、通常状態中に（Ａ）のＡＲＴ抽籤に非当籤し、かつ、今回の遊技においてＢＢが作動した場合（すなわち、今回の遊技においてＢＢに当籤し、かつ、ＢＢ当籤時のＡＲＴ抽籤に非当籤し、かつ、ＢＢに応じた図柄組合せが有効ラインに沿って表示された場合）、メインＣＰＵ１０１は、次遊技の遊技状態として通常ＢＢをセットする。 Also, if the ART lottery (A) is not won during the normal state and BB is activated in the current game (i.e., if BB is won in the current game and the ART lottery at the time of the BB win is not won and the symbol combination corresponding to BB is displayed along the pay line), the main CPU 101 sets normal BB as the game state for the next game.
また、通常状態中にＢＢに当籤したもののＢＢが作動しない場合、メインＣＰＵ１０１は、次遊技の遊技状態として通常フラグ間をセットする。また、通常状態中に（Ａ）のＡＲＴ抽籤に当籤した場合、メインＣＰＵ１０１は、次遊技の遊技状態としてＡＲＴ前兆をセットする。なお、この場合、メインＣＰＵ１０１は、通常状態中に用いるモード及び抽籤状態をクリアする。また、通常状態中に（Ｂ）のＣＺ抽籤に当籤した場合、メインＣＰＵ１０１は、次遊技の遊技状態としてＣＺ前兆をセットする。なお、この場合、メインＣＰＵ１０１は、通常状態中に用いる抽籤状態をクリアする。 Also, if a player wins BB during normal mode but BB does not activate, the main CPU 101 sets the normal flag space as the game state for the next game. Also, if a player wins the ART lottery (A) during normal mode, the main CPU 101 sets the ART precursor as the game state for the next game. In this case, the main CPU 101 clears the mode and lottery state used during normal mode. Also, if a player wins the CZ lottery (B) during normal mode, the main CPU 101 sets the CZ precursor as the game state for the next game. In this case, the main CPU 101 clears the lottery state used during normal mode.
［ＣＺ前兆中に行う抽籤内容］
続いて、図２５１を参照して、主制御回路９０のメインＣＰＵ１０１がＣＺ前兆中に行う各種の抽籤の詳細について説明する。
[Lottery content during CZ premonition]
Next, referring to Figure 251, we will explain the details of the various lotteries conducted by the main CPU 101 of the main control circuit 90 during the CZ premonition.
ＣＺ前兆中では、内部当籤役や押し順に基づいて抽籤用フラグが決まると（図２０８参照）、メインＣＰＵ１０１は、（Ａ）のＡＲＴ抽籤を行う。この抽籤では、メインＣＰＵ１０１は、ＢＢ当籤時には図２２５（Ｃ）に示すＢＢ当籤時ＡＲＴ抽籤テーブルを参照して、ＢＢと重複して当籤した内部当籤役に対応する抽籤用フラグに基づきＡＲＴ抽籤を行う。また、ＢＢ非当籤時には、メインＣＰＵ１０１は、図２２６（Ｂ）に示す通常時ＡＲＴ抽籤テーブルを参照して、抽籤用フラグに基づきＡＲＴ抽籤を行う。 During a CZ premonition, when a lottery flag is determined based on the internal winning combination and the push order (see Figure 208), the main CPU 101 conducts an ART lottery (A). In this lottery, when a BB is won, the main CPU 101 refers to the ART lottery table for when a BB is won shown in Figure 225 (C) and conducts an ART lottery based on the lottery flag corresponding to the internal winning combination that overlaps with the BB. In addition, when a BB is not won, the main CPU 101 refers to the normal time ART lottery table shown in Figure 226 (B) and conducts an ART lottery based on the lottery flag.
（Ａ）のＡＲＴ抽籤が非当籤の場合、メインＣＰＵ１０１は、ＢＢ当籤の有無に基づいて処理を異ならせ、ＢＢ（「Ｆ＿クラウンＢＢ」「Ｆ＿赤ＢＢ」又は「Ｆ＿青ＢＢ」）が内部当籤役として決定されていない場合には、今回の遊技において行うべき抽籤を終了する。一方で、ＢＢが内部当籤役として決定されている場合には、メインＣＰＵ１０１は、続いて、（Ｂ）のＣＺの前兆ゲーム数の抽籤を行う。この抽籤では、メインＣＰＵ１０１は、図２２４に示すＣＺ前兆ゲーム数抽籤テーブルの「ＢＢ当籤時」欄を参照して、ＣＺの前兆ゲーム数を決定し、現在セットされているＣＺの前兆ゲーム数を決定したＣＺの前兆ゲーム数に書き換え、今回の遊技において行うべき抽籤を終了する。 If the ART lottery (A) is not a winning lottery, the main CPU 101 differs in processing depending on whether or not a BB lottery has been won, and if BB ("F_Crown BB," "F_Red BB," or "F_Blue BB") has not been determined as the internal winning combination, the lottery to be conducted for this game ends. On the other hand, if BB has been determined as the internal winning combination, the main CPU 101 then conducts a lottery for the number of CZ premonition games (B). In this lottery, the main CPU 101 determines the number of CZ premonition games by referencing the "When BB is won" column in the CZ premonition game number lottery table shown in FIG. 224, rewrites the currently set number of CZ premonition games to the determined number of CZ premonition games, and ends the lottery to be conducted for this game.
また、（Ａ）のＡＲＴ抽籤に当籤した場合、メインＣＰＵ１０１は、続いて、（Ｃ）のＡＲＴストック数抽籤を行う。この抽籤では、メインＣＰＵ１０１は、図２３４に示すＡＲＴ当籤時ストック数抽籤テーブルを参照して、ＡＲＴ抽籤の当籤契機に基づきＡＲＴ状態のセット数を決定し、付与する。続いて、メインＣＰＵ１０１は、（Ｄ）のランク抽籤を行う。この抽籤では、メインＣＰＵ１０１は、図２３６～図２４０に示すＡＲＴ当籤時ランク抽籤テーブルを参照して、当籤したＡＲＴ状態のランクを決定する。続いて、メインＣＰＵ１０１は、ＣＺの前兆ゲーム数をＡＲＴの前兆ゲーム数に書き換えて、今回の遊技において行うべき抽籤を終了する。 Furthermore, if the ART lottery (A) is won, the main CPU 101 then conducts the ART stock number lottery (C). In this lottery, the main CPU 101 refers to the ART winning stock number lottery table shown in FIG. 234, and determines and awards the number of sets in the ART state based on the winning trigger of the ART lottery. Next, the main CPU 101 conducts the rank lottery (D). In this lottery, the main CPU 101 refers to the ART winning rank lottery table shown in FIGS. 236 to 240, and determines the rank of the ART state that has been won. Next, the main CPU 101 rewrites the number of premonition games for CZ with the number of premonition games for ART, and ends the lottery to be conducted for this game.
［ＣＺ前兆から移行する遊技状態］
ＣＺ前兆中に（Ａ）のＡＲＴ抽籤に当籤し、かつ、今回の遊技においてＢＢが作動した場合（すなわち、今回の遊技においてＢＢに当籤し、かつ、ＢＢ当籤時のＡＲＴ抽籤に当籤し、かつ、ＢＢに応じた図柄組合せが有効ラインに沿って表示された場合）、メインＣＰＵ１０１は、次遊技の遊技状態としてＡＲＴ中ＢＢをセットする。なお、この場合、メインＣＰＵ１０１は、モードをクリアするとともに、ＣＺの前兆ゲーム数をＡＲＴの前兆ゲーム数に書き換える。
[Game state transition from CZ precursor]
If the ART lottery (A) is won during the CZ premonition and BB is activated in the current game (i.e., if BB is won in the current game and the ART lottery at the time of the BB win is won and the symbol combination corresponding to BB is displayed along the activated line), the main CPU 101 sets BB during ART as the game state for the next game. In this case, the main CPU 101 clears the mode and rewrites the number of CZ premonition games to the number of ART premonition games.
また、ＣＺ前兆中に（Ａ）のＡＲＴ抽籤に非当籤し、かつ、今回の遊技においてＢＢが作動した場合（すなわち、今回の遊技においてＢＢに当籤し、かつ、ＢＢ当籤時のＡＲＴ抽籤に非当籤し、かつ、ＢＢに応じた図柄組合せが有効ラインに沿って表示された場合）、メインＣＰＵ１０１は、次遊技の遊技状態として通常ＢＢをセットする。 Also, if the ART lottery (A) is not won during the CZ premonition and BB is activated in the current game (i.e., if BB is won in the current game and the ART lottery at the time of the BB win is not won and the symbol combination corresponding to BB is displayed along the pay line), the main CPU 101 sets normal BB as the game state for the next game.
また、ＣＺ前兆中にＢＢに当籤したもののＢＢが作動しない場合、メインＣＰＵ１０１は、次遊技の遊技状態として通常フラグ間をセットする。また、ＣＺ前兆中に、（Ａ）のＡＲＴ抽籤に当籤し、かつ、前兆ゲーム数が今回の遊技で０に更新され、かつ、ＲＴ状態が高ＲＴ状態（ＲＴ４状態又はＲＴ５状態）である場合、メインＣＰＵ１０１は、次遊技の遊技状態としてランク決めＡＲＴをセットする。なお、この場合、メインＣＰＵ１０１は、モードをクリアする。 Also, if a BB is won during a CZ premonition but the BB does not activate, the main CPU 101 sets the normal flag interval as the game state for the next game. Also, if an ART lottery (A) is won during a CZ premonition, the number of premonition games is updated to 0 for the current game, and the RT state is a high RT state (RT4 state or RT5 state), the main CPU 101 sets the rank determination ART as the game state for the next game. In this case, the main CPU 101 clears the mode.
また、ＣＺ前兆中に（Ａ）のＡＲＴ抽籤に当籤し、かつ、前兆ゲーム数が今回の遊技で０に更新され、かつ、ＲＴ状態が低ＲＴ状態（ＲＴ０状態～ＲＴ３状態）である場合、メインＣＰＵ１０１は、次遊技の遊技状態としてＡＲＴ準備中をセットする。なお、この場合、メインＣＰＵ１０１は、モードをクリアする。 Also, if the ART lottery (A) is won during the CZ premonition, the number of premonition games is updated to 0 in the current play, and the RT state is a low RT state (RT0 state to RT3 state), the main CPU 101 sets the game state for the next play to ART preparation. In this case, the main CPU 101 clears the mode.
また、ＣＺ前兆中に（Ａ）のＡＲＴ抽籤に当籤し、かつ、前兆ゲーム数が今回の遊技の更新後においても１以上である場合には、メインＣＰＵ１０１は、次遊技の遊技状態としてＡＲＴ前兆をセットする。なお、この場合、メインＣＰＵ１０１は、モードをクリアする。 Also, if the ART lottery (A) is won during the CZ premonition and the number of premonition games is still 1 or more after the current game update, the main CPU 101 sets the ART premonition as the game state for the next game. In this case, the main CPU 101 clears the mode.
また、ＣＺ前兆中に（Ａ）のＡＲＴ抽籤に当籤することなく、ＣＺの前兆ゲーム数が０に更新された場合、メインＣＰＵ１０１は、次遊技の遊技状態として初当りＣＺをセットする。 Also, if the number of CZ premonition games is updated to 0 without winning the ART lottery (A) during the CZ premonition, the main CPU 101 sets the first winning CZ as the game state for the next game.
［ＡＲＴ前兆中に行う抽籤内容］
続いて、図２５２を参照して、主制御回路９０のメインＣＰＵ１０１がＡＲＴ前兆中に行う各種の抽籤の詳細について説明する。
[Lottery content during ART premonition]
Next, referring to Figure 252, we will explain the details of the various lotteries conducted by the main CPU 101 of the main control circuit 90 during the ART premonition.
ＡＲＴ前兆中では、内部当籤役や押し順に基づいて抽籤用フラグが決まると（図２０８参照）、メインＣＰＵ１０１は、（Ａ）のＡＲＴ抽籤を行う。この抽籤では、メインＣＰＵ１０１は、ＢＢ当籤時には図２２５（Ｃ）に示すＢＢ当籤時ＡＲＴ抽籤テーブルを参照して、ＢＢと重複して当籤した内部当籤役に対応する抽籤用フラグに基づきＡＲＴ抽籤を行う。また、ＢＢ非当籤時には、メインＣＰＵ１０１は、図２２６（Ｂ）に示す通常時ＡＲＴ抽籤テーブルを参照して、抽籤用フラグに基づきＡＲＴ抽籤を行う。 During the ART premonition, when the lottery flag is determined based on the internal winning combination and the push order (see Figure 208), the main CPU 101 conducts the ART lottery (A). In this lottery, when a BB is won, the main CPU 101 refers to the ART lottery table for when a BB is won shown in Figure 225 (C) and conducts the ART lottery based on the lottery flag corresponding to the internal winning combination that overlaps with the BB. In addition, when a BB is not won, the main CPU 101 refers to the normal time ART lottery table shown in Figure 226 (B) and conducts the ART lottery based on the lottery flag.
（Ａ）のＡＲＴ抽籤が非当籤の場合、メインＣＰＵ１０１は、今回の遊技において行うべき抽籤を終了する。一方で、（Ａ）のＡＲＴ抽籤に当籤した場合、メインＣＰＵ１０１は、続いて、（Ｂ）のＡＲＴストック数抽籤を行う。この抽籤では、メインＣＰＵ１０１は、図２３４に示すＡＲＴ当籤時ストック数抽籤テーブルを参照して、ＡＲＴ抽籤の当籤契機に基づきＡＲＴ状態のセット数を決定し、付与する。続いて、メインＣＰＵ１０１は、（Ｃ）のランク抽籤を行う。この抽籤では、メインＣＰＵ１０１は、図２３６～図２４０に示すＡＲＴ当籤時ランク抽籤テーブルを参照して、当籤したＡＲＴ状態のランクを決定し、今回の遊技において行うべき抽籤を終了する。 If the ART lottery (A) is not a winning lottery, the main CPU 101 ends the lottery to be conducted for this game. On the other hand, if the ART lottery (A) is a winning lottery, the main CPU 101 then conducts the ART stock number lottery (B). In this lottery, the main CPU 101 refers to the ART winning stock number lottery table shown in Figure 234, and determines and awards the number of sets in the ART state based on the winning trigger of the ART lottery. Next, the main CPU 101 conducts the rank lottery (C). In this lottery, the main CPU 101 refers to the ART winning rank lottery table shown in Figures 236 to 240, and determines the rank of the winning ART state, and ends the lottery to be conducted for this game.
［ＡＲＴ前兆から移行する遊技状態］
ＡＲＴ前兆中にＢＢが作動した場合（すなわち、今回の遊技においてＢＢに当籤し、かつ、ＢＢに応じた図柄組合せが有効ラインに沿って表示された場合）、メインＣＰＵ１０１は、次遊技の遊技状態としてＡＲＴ中ＢＢをセットする。また、ＡＲＴ前兆中にＢＢに当籤したもののＢＢが作動しない場合、メインＣＰＵ１０１は、次遊技の遊技状態として通常フラグ間をセットする。
[Game state transition from ART precursor]
If BB is activated during the ART premonition (i.e., if BB is won in the current game and the symbol combination corresponding to BB is displayed along the activated line), the main CPU 101 sets BB during ART as the game state for the next game. Also, if BB is won during the ART premonition but BB is not activated, the main CPU 101 sets the normal flag space as the game state for the next game.
また、ＡＲＴ前兆中にＡＲＴの前兆ゲーム数が０に更新され、かつ、ＲＴ状態が高ＲＴ状態（ＲＴ４状態又はＲＴ５状態）である場合、メインＣＰＵ１０１は、次遊技の遊技状態としてランク決めＡＲＴをセットし、また、ＡＲＴ前兆中にＡＲＴの前兆ゲーム数が０に更新され、かつ、ＲＴ状態が低ＲＴ状態（ＲＴ０状態～ＲＴ３状態）である場合、メインＣＰＵ１０１は、次遊技の遊技状態としてＡＲＴ準備中をセットする。なお、これらの場合、メインＣＰＵ１０１は、ＣＺゲーム数に１０をセットする。 Furthermore, if the number of ART premonition games is updated to 0 during the ART premonition and the RT state is a high RT state (RT4 state or RT5 state), the main CPU 101 sets the rank determination ART as the game state for the next game.Furthermore, if the number of ART premonition games is updated to 0 during the ART premonition and the RT state is a low RT state (RT0 state to RT3 state), the main CPU 101 sets the game state for the next game to ART preparation.In these cases, the main CPU 101 sets the CZ game number to 10.
通常、ＡＲＴ状態とＣＺとのループは、初当りＣＺから始まるため、ＡＲＴ状態に移行した時点でＣＺゲーム数が既にセットされているが、ＡＲＴ前兆からＡＲＴ状態に移行（すなわち、通常状態からＡＲＴ前兆を介してＡＲＴ状態に移行）した場合、ＣＺを経由していないためＣＺゲーム数がセットされていない。そこで、ＡＲＴ前兆中にＡＲＴの前兆ゲーム数が０に更新された場合には、ＣＺゲーム数として１０をセットし、その後のＡＲＴ状態とＣＺとのループを可能にしている。 Normally, the loop between ART state and CZ begins with the first CZ hit, so the CZ game number is already set when transitioning to ART state. However, when transitioning from ART precursor to ART state (i.e., transitioning from normal state to ART state via ART precursor), the CZ game number is not set because the CZ is not passed through. Therefore, if the ART precursor game number is updated to 0 during the ART precursor, the CZ game number is set to 10, allowing for subsequent loops between ART state and CZ.
［初当りＣＺ、及び、初当りＣＺ終了の次遊技に行う抽籤内容］
続いて、図２５３を参照して、主制御回路９０のメインＣＰＵ１０１が初当りＣＺ、及び、初当りＣＺ終了の次遊技に行う各種の抽籤の詳細について説明する。
[Lottery content for the first CZ and the next game after the first CZ ends]
Next, referring to Figure 253, we will explain the details of the various lotteries that the main CPU 101 of the main control circuit 90 conducts in the first win CZ and the next game after the end of the first win CZ.
初当りＣＺ、及び、初当りＣＺ終了の次遊技では、内部当籤役や押し順に基づいて抽籤用フラグが決まると（図２０８参照）、メインＣＰＵ１０１は、（Ａ）のＡＲＴ抽籤を行う。この抽籤では、メインＣＰＵ１０１は、ＢＢ当籤時には、図２３３（Ｄ）に示すＡＲＴ中ＢＢ当籤時ストック抽籤テーブルを参照して、ＢＢと重複して当籤した内部当籤役に対応する抽籤用フラグに基づきＡＲＴ抽籤を行い、また、ＢＢ非当籤時には、図２２８（Ａ）～（Ｃ）に示すＣＺ中ＡＲＴ抽籤テーブルを参照して、抽籤用フラグに基づきＡＲＴ抽籤を行う。 During the first CZ win and the next play after the end of the first CZ win, when the lottery flag is determined based on the internal winning combination and the push order (see Figure 208), the main CPU 101 conducts the ART lottery (A). In this lottery, when a BB is won, the main CPU 101 refers to the stock lottery table for when a BB is won in ART shown in Figure 233 (D) and conducts the ART lottery based on the lottery flag corresponding to the internal winning combination that overlaps with the BB. When a BB is not won, the main CPU 101 refers to the ART lottery table for when a BB is won in CZ shown in Figures 228 (A) to (C) and conducts the ART lottery based on the lottery flag.
（Ａ）のＡＲＴ抽籤が非当籤の場合、メインＣＰＵ１０１は、今回の遊技において行うべき抽籤を終了する。一方で、（Ａ）のＡＲＴ抽籤に当籤した場合、メインＣＰＵ１０１は、続いて、（Ｂ）のＡＲＴストック数抽籤を行う。この抽籤では、メインＣＰＵ１０１は、図２３４に示すＡＲＴ当籤時ストック数抽籤テーブルを参照して、ＡＲＴ抽籤の当籤契機に基づきＡＲＴ状態のセット数を決定し、付与する。続いて、メインＣＰＵ１０１は、（Ｃ）のランク抽籤を行う。この抽籤では、メインＣＰＵ１０１は、図２３６～図２４０に示すＡＲＴ当籤時ランク抽籤テーブルを参照して、当籤したＡＲＴ状態のランクを決定する。 If the ART lottery (A) is not a winning lottery, the main CPU 101 ends the lottery to be conducted for this game. On the other hand, if the ART lottery (A) is a winning lottery, the main CPU 101 then conducts the ART stock number lottery (B). In this lottery, the main CPU 101 refers to the ART winning stock number lottery table shown in Figure 234, and determines and awards the number of sets in the ART state based on the winning trigger of the ART lottery. Next, the main CPU 101 conducts the rank lottery (C). In this lottery, the main CPU 101 refers to the ART winning rank lottery tables shown in Figures 236 to 240, and determines the rank of the winning ART state.
続いて、メインＣＰＵ１０１は、（Ｄ）のＣＺゲーム数の獲得抽籤を行う。この抽籤では、メインＣＰＵ１０１は、図２４４（Ｄ）に示すＣＺゲーム数獲得抽籤テーブルを参照して、上乗せするＣＺゲーム数を決定し、当該上乗せするゲーム数を現在のＣＺゲーム数に加算し、今回の遊技において行うべき抽籤を終了する。 Next, the main CPU 101 performs a lottery to determine the number of CZ games to be acquired (D). In this lottery, the main CPU 101 refers to the CZ game number acquisition lottery table shown in Figure 244 (D) to determine the number of CZ games to be added, adds the number of games to be added to the current number of CZ games, and ends the lottery to be performed for this game.
［初当りＣＺ、及び、初当りＣＺ終了の次遊技から移行する遊技状態］
初当りＣＺ、及び、初当りＣＺ終了の次遊技にＢＢが作動した場合、メインＣＰＵ１０１は、次遊技の遊技状態としてＡＲＴ中ＢＢをセットする。また、ＡＲＴ前兆中にＢＢに当籤したもののＢＢが作動しない場合、メインＣＰＵ１０１は、次遊技の遊技状態としてＡＲＴ中フラグ間をセットする。なお、これらの場合、メインＣＰＵ１０１は、モードをクリアする。
[First hit CZ and game state transition from the next game after the first hit CZ ends]
When BB is activated in the first win CZ and the next game after the first win CZ ends, the main CPU 101 sets BB during ART as the game state for the next game. Also, if BB is won during the ART premonition but BB is not activated, the main CPU 101 sets the ART flag between as the game state for the next game. In these cases, the main CPU 101 clears the mode.
また、初当りＣＺ、及び、初当りＣＺ終了の次遊技において、ＡＲＴ抽籤に当籤し、かつ、ＲＴ状態が高ＲＴ状態（ＲＴ４状態又はＲＴ５状態）である場合、メインＣＰＵ１０１は、次遊技の遊技状態としてランク決めＡＲＴをセットし、また、ＡＲＴ抽籤に当籤し、かつ、ＲＴ状態が低ＲＴ状態（ＲＴ４状態又はＲＴ５状態）である場合、メインＣＰＵ１０１は、次遊技の遊技状態としてＡＲＴ準備中をセットする。なお、これらの場合、メインＣＰＵ１０１は、モードをクリアする。 Furthermore, if the ART lottery is won in the first CZ or in the next game after the end of the first CZ, and the RT state is a high RT state (RT4 state or RT5 state), the main CPU 101 sets the game state for the next game to rank determination ART. Furthermore, if the ART lottery is won and the RT state is a low RT state (RT4 state or RT5 state), the main CPU 101 sets the game state for the next game to ART preparation. In these cases, the main CPU 101 clears the mode.
また、初当りＣＺ終了の次遊技において、ＡＲＴ抽籤に非当籤し、かつ、ＣＺのストックがある場合には、メインＣＰＵ１０１は、次遊技の遊技状態としてＣＺ前兆をセットする。なお、この場合、メインＣＰＵ１０１は、モード及びＣＺの前兆ゲーム数を抽籤し、セットする。 Also, in the next game after the initial CZ win ends, if the ART lottery is not won and there are CZs in stock, the main CPU 101 sets the CZ premonition as the game state for the next game. In this case, the main CPU 101 draws and sets the mode and the number of CZ premonition games.
また、初当りＣＺ終了の次遊技において、ＡＲＴ抽籤に非当籤し、かつ、ＣＺのストックがない場合には、メインＣＰＵ１０１は、次遊技の遊技状態として通常状態をセットする。なお、この場合、メインＣＰＵ１０１は、モード、通常状態中の抽籤状態、及び高確保証ゲーム数を抽籤し、セットする。 Also, in the next game after the initial CZ win ends, if the ART lottery is not won and there are no CZs in stock, the main CPU 101 sets the game state for the next game to the normal state. In this case, the main CPU 101 draws and sets the mode, the lottery state during the normal state, and the number of high-guarantee games.
［ＡＲＴ準備中に行う抽籤内容］
続いて、図２５４を参照して、主制御回路９０のメインＣＰＵ１０１がＡＲＴ準備中に行う各種の抽籤の詳細について説明する。
[Lottery content to be held during ART preparation]
Next, referring to Figure 254, we will explain the details of the various lotteries that the main CPU 101 of the main control circuit 90 conducts during ART preparation.
ＡＲＴ準備中では、内部当籤役や押し順に基づいて抽籤用フラグが決まると（図２０８参照）、メインＣＰＵ１０１は、（Ａ）のＡＲＴ抽籤を行う。この抽籤では、メインＣＰＵ１０１は、ＢＢ当籤時には、図２３３（Ｅ）に示すＡＲＴ中ＢＢ当籤時ストック抽籤テーブルを参照して、ＢＢと重複して当籤した内部当籤役に対応する抽籤用フラグに基づきＡＲＴ抽籤を行い、また、ＢＢ非当籤時には、図２３２（Ｊ）に示すＡＲＴ中ストック抽籤テーブルを参照して、抽籤用フラグに基づきＡＲＴ抽籤を行う。 During ART preparation, when a lottery flag is determined based on the internal winning combination and the push order (see Figure 208), the main CPU 101 conducts the ART lottery (A). In this lottery, when a BB is won, the main CPU 101 refers to the stock lottery table for when a BB is won in ART shown in Figure 233 (E) and conducts the ART lottery based on the lottery flag corresponding to the internal winning combination that overlaps with the BB. Also, when a BB is not won, the main CPU 101 refers to the stock lottery table for when a BB is won in ART shown in Figure 232 (J) and conducts the ART lottery based on the lottery flag.
（Ａ）のＡＲＴ抽籤に当籤した場合、メインＣＰＵ１０１は、続いて、（Ｂ）のＡＲＴストック数抽籤を行う。この抽籤では、メインＣＰＵ１０１は、図２３４に示すＡＲＴ当籤時ストック数抽籤テーブルを参照して、ＡＲＴ抽籤の当籤契機に基づきＡＲＴ状態のセット数を決定し、付与する。続いて、メインＣＰＵ１０１は、（Ｃ）のランク抽籤を行う。この抽籤では、メインＣＰＵ１０１は、図２３６～図２４０に示すＡＲＴ当籤時ランク抽籤テーブルを参照して、当籤したＡＲＴ状態のランクを決定する。 If the ART lottery (A) is won, the main CPU 101 then conducts the ART stock number lottery (B). In this lottery, the main CPU 101 refers to the ART winning stock number lottery table shown in Figure 234, and determines and awards the number of sets in the ART state based on the winning trigger of the ART lottery. Next, the main CPU 101 conducts the rank lottery (C). In this lottery, the main CPU 101 refers to the ART winning rank lottery tables shown in Figures 236 to 240, and determines the rank of the winning ART state.
（Ａ）のＡＲＴ抽籤が非当籤の場合、又は、（Ｃ）のランク抽籤に続いて、メインＣＰＵ１０１は、（Ｄ）のＣＺゲーム数の獲得抽籤を行う。この抽籤では、メインＣＰＵ１０１は、図２４４（Ａ）に示すＣＺゲーム数獲得抽籤テーブルを参照して、抽籤用フラグに基づき上乗せするＣＺゲーム数を決定し、当該上乗せするゲーム数を現在のＣＺゲーム数に加算する。 If the ART lottery (A) is not a winning lottery, or following the rank lottery (C), the main CPU 101 will conduct a lottery to determine the number of CZ games (D). In this lottery, the main CPU 101 refers to the CZ game number lottery table shown in FIG. 244 (A), determines the number of CZ games to be added based on the lottery flag, and adds the number of games to be added to the current number of CZ games.
続いて、メインＣＰＵ１０１は、（Ｅ）のＡＲＴゲーム数の獲得抽籤を行う。この抽籤では、メインＣＰＵ１０１は、図２４５に示すＡＲＴゲーム数獲得抽籤テーブルを参照して、当籤したＢＢの種別に応じて上乗せするＡＲＴゲーム数を決定し、当該上乗せするゲーム数を現在のＡＲＴゲーム数に加算し、今回の遊技において行うべき抽籤を終了する。 Next, the main CPU 101 performs a lottery to determine the number of ART games (E). In this lottery, the main CPU 101 refers to the ART game number determination table shown in FIG. 245, determines the number of ART games to be added depending on the type of BB that was drawn, adds the number of games to be added to the current number of ART games, and ends the lottery to be performed for this game.
［ＡＲＴ準備から移行する遊技状態］
ＡＲＴ準備中にＢＢが作動した場合、メインＣＰＵ１０１は、次遊技の遊技状態としてＡＲＴ中ＢＢをセットする。また、ＡＲＴ前兆中にＢＢに当籤したもののＢＢが作動しない場合、メインＣＰＵ１０１は、次遊技の遊技状態としてＡＲＴ中フラグ間をセットする。
[Game state transition from ART preparation]
If BB is activated during ART preparation, the main CPU 101 sets BB during ART as the game state for the next game. Also, if BB is won during the ART premonition but BB is not activated, the main CPU 101 sets the flag during ART as the game state for the next game.
また、ＡＲＴ準備中にＲＴ状態がＲＴ４状態に移行すると、メインＣＰＵ１０１は、次遊技の遊技状態として以下の遊技状態をセットする。具体的には、通常ＡＲＴ又はランク決めＡＲＴ中に当籤したＢＢの終了後のＡＲＴ準備中にＲＴ状態がＲＴ４状態に移行した場合、メインＣＰＵ１０１は、次遊技の遊技状態として通常ＡＲＴをセットする。また、ＥＰ中に当籤したＢＢの終了後のＡＲＴ準備中にＲＴ状態がＲＴ４状態に移行した場合、メインＣＰＵ１０１は、次遊技の遊技状態としてＥＰをセットする。また、ＥＰのストックが有るＡＲＴ準備中にＲＴ状態がＲＴ４状態に移行した場合、メインＣＰＵ１０１は、次遊技の遊技状態としてＥＰをセットする（なお、この場合、メインＣＰＵ１０１は、初回ＥＰ処理も行う）。また、メインＣＰＵ１０１は、これ以外の状況でＡＲＴ準備中にＲＴ状態がＲＴ４状態に移行すると、次遊技の遊技状態としてランク決めＡＲＴをセットする。 In addition, if the RT state transitions to the RT4 state during ART preparation, the main CPU 101 sets the following game state as the game state for the next game. Specifically, if the RT state transitions to the RT4 state during ART preparation after the end of a BB drawn during normal ART or rank-determining ART, the main CPU 101 sets normal ART as the game state for the next game. In addition, if the RT state transitions to the RT4 state during ART preparation after the end of a BB drawn during EP, the main CPU 101 sets EP as the game state for the next game. In addition, if the RT state transitions to the RT4 state during ART preparation when EP is in stock, the main CPU 101 sets EP as the game state for the next game (in this case, the main CPU 101 also performs the initial EP processing). Additionally, if the RT state transitions to RT4 state during ART preparation under other circumstances, the main CPU 101 sets the rank determination ART as the game state for the next game.
なお、以下において、初回ＥＰ処理とは、ＥＰ中の転落モードを抽籤し、セットすること、及び、ナビ高確ゲーム数をクリア（０にする）すること、のうちの未だ終了していない処理を行うことをいう。すなわち、メインＣＰＵ１０１は、いずれの処理も未だ終了していない場合には、初回ＥＰ処理において両処理を行い、いずれか一方の処理が終了している場合には、初回ＥＰ処理において終了していない処理を行い、いずれの処理も終了している場合には、初回ＥＰ処理においていずれの処理も行わない。 In the following, first EP processing refers to performing any of the following processes that have not yet been completed: drawing and setting the fall mode during EP, and clearing (setting to 0) the number of high-probability navigation games. In other words, if neither process has yet been completed, the main CPU 101 performs both processes in the first EP processing; if either process has been completed, the main CPU 101 performs the process that has not yet been completed in the first EP processing; and if both processes have been completed, it does not perform either process in the first EP processing.
［ランク決めＡＲＴ中に行う抽籤内容］
続いて、図２５５を参照して、主制御回路９０のメインＣＰＵ１０１がランク決めＡＲＴ中に行う各種の抽籤の詳細について説明する。
[Lottery content during Rank Determination ART]
Next, referring to Figure 255, we will explain the details of the various lotteries that the main CPU 101 of the main control circuit 90 conducts during the rank determination ART.
ランク決めＡＲＴ中では、内部当籤役や押し順に基づいて抽籤用フラグが決まると（図２０８参照）、メインＣＰＵ１０１は、（Ａ）のランク昇格抽籤を行う。この抽籤では、メインＣＰＵ１０１は、図２４２に示すランク決めＡＲＴ中ランク昇格抽籤テーブルを参照して、抽籤用フラグやナビ高確中か否か等に基づきＡＲＴ状態のランクの昇格抽籤を行い、その抽籤結果に基づきＡＲＴ当籤時に仮決めしておいたランクを更新する。 During the rank determination ART, when the lottery flag is determined based on the internal winning combination and the push order (see Figure 208), the main CPU 101 conducts the rank promotion lottery (A). In this lottery, the main CPU 101 refers to the rank promotion lottery table during the rank determination ART shown in Figure 242, and conducts a lottery to promote the rank in the ART state based on the lottery flag, whether or not the navigation is highly probable, etc., and updates the rank that was provisionally determined when the ART was won based on the result of the lottery.
このランク昇格抽籤の結果、ＡＲＴ状態のランクがランク４まで昇格した場合、メインＣＰＵ１０１は、続いて、（Ｂ）の転落モード抽籤を行う。この抽籤では、メインＣＰＵ１０１は、図２４６に示す転落モード抽籤テーブルを参照して、転落モードの初期値を決定し、セットする。 If, as a result of this rank promotion lottery, the rank of the ART state is promoted to rank 4, the main CPU 101 then conducts a fall mode lottery (B). In this lottery, the main CPU 101 refers to the fall mode lottery table shown in FIG. 246 to determine and set the initial value of the fall mode.
続いて、メインＣＰＵ１０１は、（Ｃ）のＡＲＴ抽籤を行う。この抽籤では、メインＣＰＵ１０１は、ＢＢ当籤時には、図２３３（Ｃ）に示すＡＲＴ中ＢＢ当籤時ストック抽籤テーブルを参照して、ＢＢと重複して当籤した内部当籤役に対応する抽籤用フラグに基づきＡＲＴ抽籤を行い、また、ＢＢ非当籤時には、図２３２（Ｈ）（Ｉ）に示すＡＲＴ中ストック抽籤テーブルを参照して、抽籤用フラグ及びナビ高確中か否かに基づきＡＲＴ抽籤を行う。 Next, the main CPU 101 conducts the ART lottery (C). In this lottery, when a BB is won, the main CPU 101 refers to the stock lottery table for when a BB is won in ART shown in Figure 233 (C) and conducts the ART lottery based on the lottery flag corresponding to the internal lottery role that overlaps with the BB and that was won. In addition, when a BB is not won, the main CPU 101 refers to the stock lottery table for when a BB is won in ART shown in Figure 232 (H) (I) and conducts the ART lottery based on the lottery flag and whether or not the navigation is highly probable.
（Ｃ）のＡＲＴ抽籤に当籤した場合、メインＣＰＵ１０１は、続いて、（Ｄ）のＡＲＴストック数抽籤を行う。この抽籤では、メインＣＰＵ１０１は、図２３４に示すＡＲＴ当籤時ストック数抽籤テーブルを参照して、ＡＲＴ抽籤の当籤契機に基づきＡＲＴ状態のセット数を決定し、付与する。続いて、メインＣＰＵ１０１は、（Ｅ）のランク抽籤を行う。この抽籤では、メインＣＰＵ１０１は、図２３６～図２４０に示すＡＲＴ当籤時ランク抽籤テーブルを参照して、当籤したＡＲＴ状態のランクを決定する。 If the ART lottery (C) is won, the main CPU 101 then conducts the ART stock number lottery (D). In this lottery, the main CPU 101 refers to the ART winning stock number lottery table shown in Figure 234, and determines and awards the number of sets in the ART state based on the winning trigger of the ART lottery. Next, the main CPU 101 conducts the rank lottery (E). In this lottery, the main CPU 101 refers to the ART winning rank lottery tables shown in Figures 236 to 240, and determines the rank of the winning ART state.
（Ｃ）のＡＲＴ抽籤が非当籤の場合、又は、（Ｅ）のランク抽籤に続いて、メインＣＰＵ１０１は、（Ｆ）ＡＲＴゲーム数の獲得抽籤を行う。この抽籤では、メインＣＰＵ１０１は、図２４５に示すＡＲＴゲーム数獲得抽籤テーブルを参照して、当籤したＢＢの種別に応じて上乗せするＡＲＴゲーム数を決定し、当該上乗せするゲーム数を現在のＡＲＴゲーム数に加算する。 If the ART lottery (C) is not a winning lottery, or following the rank lottery (E), the main CPU 101 will conduct a lottery to determine the number of ART games (F). In this lottery, the main CPU 101 refers to the ART game number winning lottery table shown in FIG. 245, determines the number of ART games to be added depending on the type of BB that was won, and adds the number of games to be added to the current number of ART games.
続いて、メインＣＰＵ１０１は、（Ｇ）の特殊ＣＺの発動抽籤を行う。この抽籤では、メインＣＰＵ１０１は、図２３５に示す特殊ＣＺ移行抽籤テーブルを参照して、通常ＡＲＴの終了後に移行する継続ＣＺとして特殊ＣＺを用いるか否かを抽籤し、今回の遊技において行うべき抽籤を終了する。 Next, the main CPU 101 performs a lottery to activate the special CZ (G). In this lottery, the main CPU 101 refers to the special CZ transition lottery table shown in FIG. 235 to determine whether or not to use the special CZ as the continuation CZ to which the transition occurs after the end of the normal ART, and ends the lottery to be performed for this game.
［ランク決めＡＲＴから移行する遊技状態］
ランク決めＡＲＴ中にＢＢが作動した場合、メインＣＰＵ１０１は、次遊技の遊技状態としてＡＲＴ中ＢＢをセットする。また、ランク決めＡＲＴ中にＢＢに当籤したもののＢＢが作動しない場合、メインＣＰＵ１０１は、次遊技の遊技状態としてＡＲＴ中フラグ間をセットする。
[Game state transition from rank determination ART]
If BB is activated during the rank determination ART, the main CPU 101 sets BB during ART as the game state for the next game. Also, if BB is won during the rank determination ART but BB is not activated, the main CPU 101 sets the flag during ART as the game state for the next game.
また、ランク決めＡＲＴ中の（Ａ）のランク昇格抽籤でランク４まで昇格し、かつ、ＲＴ状態がＲＴ５状態である場合、メインＣＰＵ１０１は、次遊技の遊技状態としてＥＰをセットする。また、ランク決めＡＲＴ中の（Ａ）のランク昇格抽籤でランク４まで昇格し、かつ、ＲＴ５状態以外のＲＴ状態である場合、メインＣＰＵ１０１は、次遊技の遊技状態としてＥＰ準備中をセットする。なお、これらの場合、メインＣＰＵ１０１は、初回ＥＰ処理を行う。 Also, if the player is promoted to rank 4 in the rank promotion lottery (A) during the rank determination ART and the RT state is RT5, the main CPU 101 sets EP as the game state for the next game.Also, if the player is promoted to rank 4 in the rank promotion lottery (A) during the rank determination ART and the RT state is other than RT5, the main CPU 101 sets EP preparation as the game state for the next game.In these cases, the main CPU 101 performs the initial EP processing.
また、上述した状況以外の場合、メインＣＰＵ１０１は、次遊技の遊技状態として通常ＡＲＴをセットする。 In addition, in situations other than those described above, the main CPU 101 sets normal ART as the game state for the next game.
［通常ＡＲＴ中に行う抽籤内容］
続いて、図２５６を参照して、主制御回路９０のメインＣＰＵ１０１が通常ＡＲＴ中に行う各種の抽籤の詳細について説明する。
[Lottery contents normally performed during ART]
Next, referring to Figure 256, we will explain the details of the various lotteries that the main CPU 101 of the main control circuit 90 conducts during normal ART.
通常ＡＲＴ中では、内部当籤役や押し順に基づいて抽籤用フラグが決まると（図２０８参照）、メインＣＰＵ１０１は、（Ａ）のＡＲＴ抽籤を行う。この抽籤では、メインＣＰＵ１０１は、ＢＢ当籤時には、図２３３（Ａ）（Ｂ）に示すＡＲＴ中ＢＢ当籤時ストック抽籤テーブルを参照して、ＢＢと重複して当籤した内部当籤役に対応する抽籤用フラグ及びＡＲＴ状態中の抽籤状態に基づきＡＲＴ抽籤を行い、また、ＢＢ非当籤時には、図２３０に示すＡＲＴ中ストック抽籤テーブルを参照して、抽籤用フラグ、ＡＲＴ状態中の抽籤状態及びナビ高確中か否かに基づきＡＲＴ抽籤を行う。 During normal ART, when the lottery flag is determined based on the internal winning combination and the push order (see Figure 208), the main CPU 101 conducts the ART lottery (A). In this lottery, when a BB is won, the main CPU 101 refers to the stock lottery table for when a BB is won in ART shown in Figures 233 (A) and (B) and conducts the ART lottery based on the lottery flag corresponding to the internal winning combination that overlaps with the BB and the lottery status during the ART state. Also, when a BB is not won, the main CPU 101 refers to the stock lottery table for when a BB is won in ART shown in Figure 230 and conducts the ART lottery based on the lottery flag, the lottery status during the ART state, and whether or not the navigation is highly probable.
（Ａ）のＡＲＴ抽籤に当籤した場合、メインＣＰＵ１０１は、続いて、（Ｂ）のＡＲＴストック数抽籤を行う。この抽籤では、メインＣＰＵ１０１は、図２３４に示すＡＲＴ当籤時ストック数抽籤テーブルを参照して、ＡＲＴ抽籤の当籤契機に基づきＡＲＴ状態のセット数を決定し、付与する。続いて、メインＣＰＵ１０１は、（Ｃ）のランク抽籤を行う。この抽籤では、メインＣＰＵ１０１は、図２３６～図２４０に示すＡＲＴ当籤時ランク抽籤テーブルを参照して、当籤したＡＲＴ状態のランクを決定する。 If the ART lottery (A) is won, the main CPU 101 then conducts the ART stock number lottery (B). In this lottery, the main CPU 101 refers to the ART winning stock number lottery table shown in Figure 234, and determines and awards the number of sets in the ART state based on the winning trigger of the ART lottery. Next, the main CPU 101 conducts the rank lottery (C). In this lottery, the main CPU 101 refers to the ART winning rank lottery tables shown in Figures 236 to 240, and determines the rank of the winning ART state.
（Ａ）のＡＲＴ抽籤が非当籤の場合、又は、（Ｃ）のランク抽籤に続いて、メインＣＰＵ１０１は、（Ｄ）ＣＺゲーム数の獲得抽籤を行う。この抽籤では、メインＣＰＵ１０１は、図２４４（Ｂ）（Ｃ）に示すＣＺゲーム数獲得抽籤テーブルを参照して、抽籤用フラグ及びナビ高確中か否かに基づき上乗せするＣＺゲーム数を決定し、当該上乗せするゲーム数を現在のＣＺゲーム数に加算する。 If the ART lottery in (A) is not a winning lottery, or following the rank lottery in (C), the main CPU 101 will conduct a lottery to determine the number of CZ games to be acquired (D). In this lottery, the main CPU 101 refers to the CZ game number acquisition lottery table shown in Figures 244 (B) and (C), determines the number of CZ games to be added based on the lottery flag and whether or not the navigation is in a high probability state, and adds the number of games to be added to the current number of CZ games.
続いて、メインＣＰＵ１０１は、（Ｅ）のＡＲＴゲーム数の獲得抽籤を行う。この抽籤では、メインＣＰＵ１０１は、図２４５に示すＡＲＴゲーム数獲得抽籤テーブルを参照して、当籤したＢＢの種別に応じて上乗せするＡＲＴゲーム数を決定する。メインＣＰＵ１０１は、ＡＲＴゲーム数の獲得抽籤に当籤した場合（通常ＡＲＴ中のＢＢ当籤時には、必ずＡＲＴゲーム数の獲得抽籤に当籤するため、通常ＡＲＴ中のＢＢ当籤時と同じである）、当該上乗せするゲーム数を現在のＡＲＴゲーム数に加算し、今回の遊技において行うべき抽籤を終了する。 Next, the main CPU 101 conducts a lottery to determine the number of ART games (E). In this lottery, the main CPU 101 refers to the ART game number acquisition lottery table shown in FIG. 245 and determines the number of ART games to be added depending on the type of BB that was drawn. If the main CPU 101 wins the lottery to acquire the number of ART games (when a BB is drawn during normal ART, the lottery to acquire the number of ART games is always won, so this is the same as when a BB is drawn during normal ART), the main CPU 101 adds the number of games to be added to the current number of ART games and ends the lottery to be conducted for this game.
一方で、（Ｅ）のＡＲＴゲーム数の獲得抽籤に非当籤した場合（ＢＢ当籤時以外は必ず非当籤であるため、通常ＡＲＴ中のＢＢ非当籤時と同じである）、メインＣＰＵ１０１は、続いて、（Ｆ）のナビ高確ゲーム数の獲得抽籤を行う。この抽籤では、メインＣＰＵ１０１は、図２４３に示すナビ高確ゲーム数獲得抽籤テーブルを参照して、抽籤用フラグ及び（ＡＲＴ状態のランクから一義的に定まる）ＡＲＴ状態中の抽籤状態に基づき、上乗せするナビ高確ゲーム数を決定し、当該上乗せするゲーム数を現在のナビ高確ゲーム数に加算する。 On the other hand, if the player loses the lottery to acquire the number of ART games (E) (this is the same as when a BB is not won, as it is always a loss except when a BB is won), the main CPU 101 then conducts a lottery to acquire the number of navigation high-probability games (F). In this lottery, the main CPU 101 refers to the navigation high-probability game number acquisition lottery table shown in FIG. 243, determines the number of navigation high-probability games to add based on the lottery flag and the lottery state during the ART state (uniquely determined from the rank of the ART state), and adds the number of games to add to the current number of navigation high-probability games.
続いて、今回の遊技がナビ高確中であり、かつ、今回の遊技において「３択昇格リプ」が内部当籤役として決定された場合には、メインＣＰＵ１０１は、続いて、（Ｇ）の転落モード抽籤を行う。この抽籤では、メインＣＰＵ１０１は、図２４６に示す転落モード抽籤テーブルを参照して、転落モードの初期値を決定し、セットし、今回の遊技において行うべき抽籤を終了する。一方で、上述の何れかの条件を満たさない場合には、メインＣＰＵ１０１は、今回の遊技において行うべき抽籤を終了する。 Next, if the current game is in a high navigation probability state and a "3-choice promotion reply" is determined as the internal winning combination for the current game, the main CPU 101 then conducts a fall mode lottery (G). In this lottery, the main CPU 101 references the fall mode lottery table shown in FIG. 246 to determine and set the initial value of the fall mode, and ends the lottery to be conducted for the current game. On the other hand, if any of the above conditions are not met, the main CPU 101 ends the lottery to be conducted for the current game.
［通常ＡＲＴから移行する遊技状態］
通常ＡＲＴ中にＢＢが作動した場合、メインＣＰＵ１０１は、次遊技の遊技状態としてＡＲＴ中ＢＢをセットする。また、通常ＡＲＴ中にＢＢに当籤したもののＢＢが作動しない場合、メインＣＰＵ１０１は、次遊技の遊技状態としてＡＲＴ中フラグ間をセットする。
[Game state transition from normal ART]
When BB is activated during normal ART, the main CPU 101 sets BB during ART as the game state for the next game. Also, when BB is won during normal ART but BB is not activated, the main CPU 101 sets the flag during ART as the game state for the next game.
また、通常ＡＲＴ中のナビ高確中にＲＴ状態がＲＴ５状態に移行すると、メインＣＰＵ１０１は、次遊技の遊技状態としてＥＰをセットする。なお、この場合、メインＣＰＵ１０１は、初回ＥＰ処理を行う。 Also, when the RT state transitions to RT5 state during a high probability navigation during normal ART, the main CPU 101 sets EP as the game state for the next game. In this case, the main CPU 101 performs the initial EP process.
また、通常ＡＲＴ中にＡＲＴ状態の残りゲーム数が０に更新され、かつ、特殊ＣＺに非当籤の場合、メインＣＰＵ１０１は、次遊技の遊技状態としてＣＺ（ＡＲＴ後）をセットする。また、通常ＡＲＴ中にＡＲＴ状態の残りゲーム数が０に更新され、かつ、特殊ＣＺに当籤している場合、メインＣＰＵ１０１は、次遊技の遊技状態として特殊ＣＺをセットする。 Also, if the number of remaining games in ART state is updated to 0 during normal ART and the special CZ is not won, the main CPU 101 sets CZ (after ART) as the game state for the next game.Also, if the number of remaining games in ART state is updated to 0 during normal ART and the special CZ is won, the main CPU 101 sets special CZ as the game state for the next game.
［ＥＰ準備中に行う抽籤内容］
続いて、図２５７を参照して、主制御回路９０のメインＣＰＵ１０１がＥＰ準備中に行う各種の抽籤の詳細について説明する。
[Lottery content during EP preparation]
Next, with reference to Figure 257, we will explain in detail the various lotteries that the main CPU 101 of the main control circuit 90 conducts during EP preparation.
ＥＰ準備中では、内部当籤役や押し順に基づいて抽籤用フラグが決まると（図２０８参照）、メインＣＰＵ１０１は、（Ａ）のＡＲＴ抽籤を行う。この抽籤では、メインＣＰＵ１０１は、ＢＢ当籤時には、図２３３（Ｃ）に示すＡＲＴ中ＢＢ当籤時ストック抽籤テーブルを参照して、ＢＢと重複して当籤した内部当籤役に対応する抽籤用フラグに基づきＡＲＴ抽籤を行い、また、ＢＢ非当籤時には、図２３２（Ｈ）（Ｉ）に示すＡＲＴ中ストック抽籤テーブルを参照して、抽籤用フラグ及びナビ高確中か否かに基づきＡＲＴ抽籤を行う。 During EP preparation, when the lottery flag is determined based on the internal winning combination and the push order (see Figure 208), the main CPU 101 conducts the ART lottery (A). In this lottery, when a BB is won, the main CPU 101 refers to the stock lottery table for when a BB is won in ART shown in Figure 233 (C) and conducts the ART lottery based on the lottery flag corresponding to the internal winning combination that overlaps with the BB. When a BB is not won, the main CPU 101 refers to the stock lottery table for when a BB is won in ART shown in Figure 232 (H) (I) and conducts the ART lottery based on the lottery flag and whether or not the navigation is highly probable.
（Ａ）のＡＲＴ抽籤に当籤した場合、メインＣＰＵ１０１は、続いて、（Ｂ）のＡＲＴストック数抽籤を行う。この抽籤では、メインＣＰＵ１０１は、図２３４に示すＡＲＴ当籤時ストック数抽籤テーブルを参照して、ＡＲＴ抽籤の当籤契機に基づきＡＲＴ状態のセット数を決定し、付与する。続いて、メインＣＰＵ１０１は、（Ｃ）のランク抽籤を行う。この抽籤では、メインＣＰＵ１０１は、図２３６～図２４０に示すＡＲＴ当籤時ランク抽籤テーブルを参照して、当籤したＡＲＴ状態のランクを決定する。 If the ART lottery (A) is won, the main CPU 101 then conducts the ART stock number lottery (B). In this lottery, the main CPU 101 refers to the ART winning stock number lottery table shown in Figure 234, and determines and awards the number of sets in the ART state based on the winning trigger of the ART lottery. Next, the main CPU 101 conducts the rank lottery (C). In this lottery, the main CPU 101 refers to the ART winning rank lottery tables shown in Figures 236 to 240, and determines the rank of the winning ART state.
（Ａ）のＡＲＴ抽籤が非当籤の場合、又は、（Ｃ）のランク抽籤に続いて、メインＣＰＵ１０１は、（Ｄ）のＡＲＴゲーム数の獲得抽籤を行う。この抽籤では、メインＣＰＵ１０１は、図２４５に示すＡＲＴゲーム数獲得抽籤テーブルを参照して、当籤したＢＢの種別に応じて上乗せするＡＲＴゲーム数を決定する。この抽籤に当籤した場合には、メインＣＰＵ１０１は、上乗せするゲーム数を現在のＡＲＴゲーム数に加算し、今回の遊技において行うべき抽籤を終了する一方で、この抽籤に非当籤した場合には、メインＣＰＵ１０１は、今回の遊技において行うべき抽籤を終了する。 If the ART lottery (A) is not a winning lottery, or following the rank lottery (C), the main CPU 101 will conduct a lottery to determine the number of ART games (D). In this lottery, the main CPU 101 refers to the ART game number winning lottery table shown in FIG. 245 and determines the number of ART games to be added depending on the type of BB that was won. If this lottery is a winning lottery, the main CPU 101 adds the number of games to be added to the current number of ART games and ends the lottery to be conducted for this game. On the other hand, if this lottery is a losing lottery, the main CPU 101 ends the lottery to be conducted for this game.
［ＥＰ準備から移行する遊技状態］
ＥＰ準備中にＢＢが作動した場合、メインＣＰＵ１０１は、次遊技の遊技状態としてＡＲＴ中ＢＢをセットする。また、ＥＰ準備中にＢＢに当籤したもののＢＢが作動しない場合、メインＣＰＵ１０１は、次遊技の遊技状態としてＡＲＴ中フラグ間をセットする。
[Game state transition from EP preparation]
If BB is activated during EP preparation, the main CPU 101 sets BB during ART as the game state for the next game. Also, if BB is won during EP preparation but BB is not activated, the main CPU 101 sets the flag during ART as the game state for the next game.
また、ＥＰ準備中にＲＴ状態がＲＴ５状態に移行すると、メインＣＰＵ１０１は、次遊技の遊技状態としてＥＰをセットする。なお、この場合、メインＣＰＵ１０１は、初回ＥＰ処理を行う。 Also, if the RT state transitions to RT5 state during EP preparation, the main CPU 101 sets EP as the game state for the next game. In this case, the main CPU 101 performs the initial EP process.
［ＥＰ中に行う抽籤内容］
続いて、図２５８を参照して、主制御回路９０のメインＣＰＵ１０１がＥＰ中に行う各種の抽籤の詳細について説明する。
[Lottery content during EP]
Next, referring to Figure 258, we will explain the details of the various lotteries that the main CPU 101 of the main control circuit 90 conducts during the EP.
ＥＰ中では、内部当籤役や押し順に基づいて抽籤用フラグが決まると（図２０８参照）、メインＣＰＵ１０１は、（Ａ）のＡＲＴ抽籤を行う。この抽籤では、メインＣＰＵ１０１は、ＢＢ当籤時には、図２３３（Ａ）（Ｂ）（Ｄ）に示すＡＲＴ中ＢＢ当籤時ストック抽籤テーブルを参照して、ＢＢと重複して当籤した内部当籤役に対応する抽籤用フラグ、及びＥＰ中の転落モードに基づきＡＲＴ抽籤を行い、また、ＢＢ非当籤時には、図２３１に示すＡＲＴ中ストック抽籤テーブルを参照して、抽籤用フラグ及びＥＰ中の転落モードに基づきＡＲＴ抽籤を行う。 During the EP, when the lottery flag is determined based on the internal winning combination and the push order (see Figure 208), the main CPU 101 conducts the ART lottery (A). In this lottery, when a BB is won, the main CPU 101 refers to the stock lottery table for when a BB is won in ART shown in Figures 233 (A), (B), and (D) and conducts the ART lottery based on the lottery flag corresponding to the internal winning combination that overlaps with the BB and the fall mode during the EP. Also, when a BB is not won, the main CPU 101 refers to the stock lottery table for when a BB is won in ART shown in Figure 231 and conducts the ART lottery based on the lottery flag and the fall mode during the EP.
（Ａ）のＡＲＴ抽籤に当籤した場合、メインＣＰＵ１０１は、続いて、（Ｂ）のＡＲＴストック数抽籤を行う。この抽籤では、メインＣＰＵ１０１は、図２３４に示すＡＲＴ当籤時ストック数抽籤テーブルを参照して、ＡＲＴ抽籤の当籤契機に基づきＡＲＴ状態のセット数を決定し、付与する。続いて、メインＣＰＵ１０１は、（Ｃ）のランク抽籤を行う。この抽籤では、メインＣＰＵ１０１は、図２３６～図２４０に示すＡＲＴ当籤時ランク抽籤テーブルを参照して、当籤したＡＲＴ状態のランクを決定する。 If the ART lottery (A) is won, the main CPU 101 then conducts the ART stock number lottery (B). In this lottery, the main CPU 101 refers to the ART winning stock number lottery table shown in Figure 234, and determines and awards the number of sets in the ART state based on the winning trigger of the ART lottery. Next, the main CPU 101 conducts the rank lottery (C). In this lottery, the main CPU 101 refers to the ART winning rank lottery tables shown in Figures 236 to 240, and determines the rank of the winning ART state.
（Ａ）のＡＲＴ抽籤が非当籤の場合、又は、（Ｃ）のランク抽籤に続いて、メインＣＰＵ１０１は、（Ｄ）のＡＲＴゲーム数の獲得抽籤を行う。この抽籤では、メインＣＰＵ１０１は、図２４５に示すＡＲＴゲーム数獲得抽籤テーブルを参照して、当籤したＢＢの種別に応じて上乗せするＡＲＴゲーム数を決定する。 If the ART lottery (A) is not a winning lottery, or following the rank lottery (C), the main CPU 101 will conduct the lottery for the number of ART games (D). In this lottery, the main CPU 101 will refer to the ART game number winning lottery table shown in FIG. 245 and determine the number of ART games to be added depending on the type of BB that was won.
（Ｃ）のＡＲＴゲーム数の獲得抽籤に非当籤した場合、メインＣＰＵ１０１は、（Ｅ）の転落モード移行抽籤を行う。この抽籤では、メインＣＰＵ１０１は、図２４７に示す転落モード移行抽籤テーブルを参照して、抽籤用フラグ及び現在の転落モードに基づき移行先の転落モードを決定し、セットする。続いて、メインＣＰＵ１０１は、今回の遊技において行うべき抽籤を終了する。 If the lottery for the number of ART games (C) is not won, the main CPU 101 conducts the lottery for transition to a fall mode (E). In this lottery, the main CPU 101 refers to the fall mode transition lottery table shown in FIG. 247, and determines and sets the fall mode to transition to based on the lottery flag and the current fall mode. Next, the main CPU 101 ends the lottery to be conducted for this game.
一方で、（Ｃ）のＡＲＴゲーム数の獲得抽籤に当籤した場合、メインＣＰＵ１０１は、上乗せするゲーム数を現在のＡＲＴゲーム数に加算し、続いて、（Ｆ）の転落モード移行抽籤を行う。この抽籤では、メインＣＰＵ１０１は、図２４８に示すＥＰ中ＢＢ当籤時転落モード移行抽籤テーブルを参照して、ＥＰ中に当籤したＢＢの種別、及び、移行前の転落モードに基づき、移行先の転落モードを決定し、セットする。続いて、メインＣＰＵ１０１は、今回の遊技において行うべき抽籤を終了する。 On the other hand, if the player wins the lottery for the number of ART games (C), the main CPU 101 adds the number of games to be added to the current number of ART games, and then conducts the lottery for transitioning to a fall mode (F). In this lottery, the main CPU 101 refers to the lottery table for transitioning to a fall mode when a BB is won during EP shown in FIG. 248, and determines and sets the fall mode to transition to based on the type of BB won during EP and the fall mode before the transition. The main CPU 101 then ends the lottery to be conducted for this game.
［ＥＰから移行する遊技状態］
ＥＰ中にＢＢが作動した場合、メインＣＰＵ１０１は、次遊技の遊技状態としてＡＲＴ中ＢＢをセットする。また、ＥＰ中にＢＢに当籤したもののＢＢが作動しない場合、メインＣＰＵ１０１は、次遊技の遊技状態としてＡＲＴ中フラグ間をセットする。
[Game state transition from EP]
If BB is activated during EP, the main CPU 101 sets BB during ART as the game state for the next game. Also, if BB is won during EP but BB is not activated, the main CPU 101 sets the flag during ART as the game state for the next game.
また、ＥＰ中にＲＴ５状態以外のＲＴ状態に移行し、かつ、ＥＰのストックがある場合、メインＣＰＵ１０１は、次遊技の遊技状態としてＥＰ準備中をセットする。また、ＥＰ中にＲＴ５状態以外のＲＴ状態に移行し、かつ、ＥＰのストックがない場合、メインＣＰＵ１０１は、次遊技の遊技状態として通常ＡＲＴをセットする。 Also, if the game transitions to an RT state other than RT5 during EP and there are EPs in stock, the main CPU 101 sets EP preparation as the game state for the next game. Also, if the game transitions to an RT state other than RT5 during EP and there are no EPs in stock, the main CPU 101 sets normal ART as the game state for the next game.
［ＣＺ（ＡＲＴ後）、ＣＺ（ＡＲＴ後）終了の次遊技、及び特殊ＣＺ中に行う抽籤内容］
続いて、図２５９を参照して、主制御回路９０のメインＣＰＵ１０１がＣＺ（ＡＲＴ後）、ＣＺ（ＡＲＴ後）終了の次遊技、及び特殊ＣＺ中に行う各種の抽籤の詳細について説明する。
[CZ (after ART), the next game after the end of CZ (after ART), and lottery content during special CZ]
Next, referring to Figure 259, we will explain the details of the various lotteries that the main CPU 101 of the main control circuit 90 conducts during the CZ (after ART), the next game after the end of the CZ (after ART), and the special CZ.
ＣＺ（ＡＲＴ後）、ＣＺ（ＡＲＴ後）終了の次遊技、及び特殊ＣＺ中では、内部当籤役や押し順に基づいて抽籤用フラグが決まると（図２０８参照）、メインＣＰＵ１０１は、（Ａ）のＡＲＴ抽籤を行う（上述の抽籤フェーズＡ～Ｃ）。この抽籤では、メインＣＰＵ１０１は、ＢＢ当籤時には、図２３３（Ｄ）に示すＡＲＴ中ＢＢ当籤時ストック抽籤テーブルを参照して、ＢＢと重複して当籤した内部当籤役に対応する抽籤用フラグに基づきＡＲＴ抽籤を行い、また、ＢＢ非当籤時には、図２２８（Ｄ）～図２２９（Ｈ）に示すＣＺ中ＡＲＴ抽籤テーブルを参照して、抽籤用フラグ、ＣＺの種別（ＣＺ（ＡＲＴ後）、ＣＺ（ＡＲＴ後）終了の次遊技、又は特殊ＣＺ）、及びナビ高確中か否かに基づきＡＲＴ抽籤を行う。 During CZ (after ART), the next play after the end of CZ (after ART), and during special CZ, when the lottery flag is determined based on the internal winning role and the push order (see Figure 208), the main CPU 101 conducts the ART lottery (A) (lottery phases A to C described above). In this lottery, when a BB is won, the main CPU 101 refers to the stock lottery table when a BB is won during ART shown in Figure 233 (D) and conducts an ART lottery based on the lottery flag corresponding to the internal lottery combination that overlaps with the BB and that was won; when a BB is not won, the main CPU 101 refers to the ART lottery table during CZ shown in Figures 228 (D) to 229 (H) and conducts an ART lottery based on the lottery flag, the type of CZ (CZ (after ART), next play after the end of CZ (after ART), or special CZ), and whether or not the navigation is highly probable.
（Ａ）のＡＲＴ抽籤が非当籤の場合、メインＣＰＵ１０１は、ＡＲＴ状態のストックの放出があるか否かに応じてその後の処理を異ならせる。上述のように、ＡＲＴ状態のストックの放出は、継続ＣＺ中のＣＺの残りゲーム数が０になったタイミングで行われるため（上述の放出フェーズＤ）、今回の遊技がＣＺ（ＡＲＴ後）終了の次遊技、又はＣＺの残りゲーム数が１以上のＣＺ（ＡＲＴ後）若しくは特殊ＣＺ中は、ＡＲＴ状態のストックの放出は行わず、今回の遊技において行うべき抽籤を終了する。また、ＡＲＴ状態のストックがない場合にはストックを放出することができないため、ＣＺの残りゲーム数が０のＣＺ（ＡＲＴ後）中であっても、ＡＲＴ状態のストックがない場合には、ＡＲＴ状態のストックの放出は行わず、今回の遊技において行うべき抽籤を終了する（なお、特殊ＣＺは、放出フェーズＤのストックが放出されると終了するため、特殊ＣＺ中は常にＡＲＴ状態のセット数が１つ以上ストックされている）。 If the ART lottery in (A) is not a winning lottery, the main CPU 101 will differentiate subsequent processing depending on whether or not ART state stocks are released. As described above, ART state stocks are released when the number of remaining CZ games during a continuous CZ reaches 0 (release phase D described above). Therefore, if the current game is the next game after the end of the CZ (post-ART), or if the current game is during a CZ (post-ART) or special CZ where the number of remaining CZ games is 1 or more, ART state stocks will not be released and the lottery to be conducted for this game will end. Also, since stocks cannot be released if there are no ART state stocks, even if there are 0 remaining CZ games during a CZ (post-ART) where there are no ART state stocks, ART state stocks will not be released and the lottery to be conducted for this game will end. (Note that the special CZ ends when stocks in release phase D are released, so there is always one or more ART state sets stocked during the special CZ.)
一方で、ＣＺの残りゲーム数が０のＣＺ（ＡＲＴ後）又は特殊ＣＺにおいてＡＲＴ状態のストックがある場合、メインＣＰＵ１０１は、続いて、（Ｂ）の放出順序抽籤を行う。この抽籤では、メインＣＰＵ１０１は、図２４１に示すストック放出順序抽籤テーブルを参照して、ストックしているＡＲＴ状態に対して設定されたランクに基づいて、ストックしているＡＲＴ状態の中から、放出フェーズＤで放出するストック分のＡＲＴ状態を決定する。この抽籤の後、メインＣＰＵ１０１は、決定したＡＲＴ状態を、ＡＲＴ状態のストックの中から消し去るとともに、決定したＡＲＴ状態に対して設定されたランクに基づいて、次遊技のランク決めＡＲＴ中に昇格抽籤を行う。 On the other hand, if there is a stock of ART states in a CZ (after ART) or special CZ where the number of remaining games in the CZ is 0, the main CPU 101 then conducts a release order lottery (B). In this lottery, the main CPU 101 references the stock release order lottery table shown in FIG. 241 and determines the ART states to be released in release phase D from the stocked ART states based on the rank set for the stocked ART states. After this lottery, the main CPU 101 deletes the determined ART state from the stock of ART states, and conducts a promotion lottery during the rank determination ART for the next play based on the rank set for the determined ART state.
一方で、（Ａ）のＡＲＴ抽籤に当籤した場合、メインＣＰＵ１０１は、続いて、（Ｃ）のＡＲＴストック数抽籤を行う。この抽籤では、メインＣＰＵ１０１は、図２３４に示すＡＲＴ当籤時ストック数抽籤テーブルを参照して、ＡＲＴ抽籤の当籤契機に基づきＡＲＴ状態のセット数を決定し、付与する。続いて、メインＣＰＵ１０１は、（Ｄ）のランク抽籤を行う。この抽籤では、メインＣＰＵ１０１は、図２３６～図２４０に示すＡＲＴ当籤時ランク抽籤テーブルを参照して、当籤したＡＲＴ状態のランクを決定する。 On the other hand, if the ART lottery (A) is won, the main CPU 101 then conducts the ART stock number lottery (C). In this lottery, the main CPU 101 refers to the ART winning stock number lottery table shown in Figure 234, and determines and awards the number of sets in the ART state based on the winning trigger of the ART lottery. Next, the main CPU 101 conducts the rank lottery (D). In this lottery, the main CPU 101 refers to the ART winning rank lottery tables shown in Figures 236 to 240, and determines the rank of the winning ART state.
（Ｂ）の放出順序抽籤、又は（Ｄ）のランク抽籤に続いて、メインＣＰＵ１０１は、（Ｅ）のＣＺゲーム数の獲得抽籤を行う。この抽籤では、メインＣＰＵ１０１は、図２４４（Ｄ）に示すＣＺゲーム数獲得抽籤テーブルを参照して、上乗せするＣＺゲーム数を決定し、当該上乗せするゲーム数を現在のＣＺゲーム数に加算し、今回の遊技において行うべき抽籤を終了する。 Following the (B) release order lottery or (D) rank lottery, the main CPU 101 performs (E) a lottery to determine the number of CZ games to be acquired. In this lottery, the main CPU 101 refers to the CZ game number acquisition lottery table shown in FIG. 244 (D) to determine the number of CZ games to be added, adds the number of games to be added to the current number of CZ games, and ends the lottery to be conducted for this game.
［ＣＺ（ＡＲＴ後）、ＣＺ（ＡＲＴ後）終了の次遊技、及び特殊ＣＺから移行する遊技状態］
ＣＺ（ＡＲＴ後）、ＣＺ（ＡＲＴ後）終了の次遊技、及び特殊ＣＺ中にＢＢが作動した場合、メインＣＰＵ１０１は、次遊技の遊技状態としてＡＲＴ中ＢＢをセットする。また、ＡＲＴ前兆中にＢＢに当籤したもののＢＢが作動しない場合、メインＣＰＵ１０１は、次遊技の遊技状態としてＡＲＴ中フラグ間をセットする。
[CZ (after ART), the next game after the end of CZ (after ART), and the game state transitioning from the special CZ]
When BB is activated during CZ (after ART), the next game after the end of CZ (after ART), or during special CZ, the main CPU 101 sets BB during ART as the game state for the next game. Also, when BB is won during the ART premonition but BB is not activated, the main CPU 101 sets the flag during ART as the game state for the next game.
また、ＣＺ（ＡＲＴ後）、ＣＺ（ＡＲＴ後）終了の次遊技、及び特殊ＣＺ中に、ＡＲＴ抽籤に当籤、又はＡＲＴ状態のストックの放出が行われると、メインＣＰＵ１０１は、次遊技の遊技状態としてランク決めＡＲＴをセットする。 In addition, if the ART lottery is won or stocks in the ART state are released during the CZ (after ART), the next game after the CZ (after ART), or during the special CZ, the main CPU 101 sets the rank determination ART as the game state for the next game.
また、ＣＺ（ＡＲＴ後）の次遊技において、ＡＲＴ抽籤に非当籤し、かつ、ＣＺのストックがある場合には、メインＣＰＵ１０１は、次遊技の遊技状態としてＣＺ前兆をセットする。なお、この場合、メインＣＰＵ１０１は、モード及びＣＺの前兆ゲーム数を抽籤し、セットする。 Also, in the next game of CZ (after ART), if the ART lottery is not won and there are CZs in stock, the main CPU 101 sets a CZ premonition as the game state for the next game. In this case, the main CPU 101 draws and sets the mode and the number of CZ premonition games.
また、ＣＺ（ＡＲＴ後）の次遊技において、ＡＲＴ抽籤に非当籤し、かつ、ＣＺのストックがない場合には、メインＣＰＵ１０１は、次遊技の遊技状態として通常状態をセットする。なお、この場合、メインＣＰＵ１０１は、モード、通常状態中の抽籤状態、及び高確保証ゲーム数を抽籤し、セットする。 Also, in the next game of CZ (after ART), if the ART lottery is not won and there are no CZs in stock, the main CPU 101 sets the game state for the next game to the normal state. In this case, the main CPU 101 draws and sets the mode, the lottery state during the normal state, and the number of high-guarantee games.
［通常フラグ間中に行う抽籤内容］
続いて、図２６０を参照して、主制御回路９０のメインＣＰＵ１０１が通常フラグ間中に行う各種の抽籤の詳細について説明する。
[Lottery content during normal flag intervals]
Next, with reference to Figure 260, we will explain in detail the various lotteries that the main CPU 101 of the main control circuit 90 conducts during normal flag periods.
通常フラグ間中では、内部当籤役や押し順に基づいて抽籤用フラグが決まると（図２０８参照）、メインＣＰＵ１０１は、（Ａ）のＡＲＴ抽籤を行う。この抽籤では、メインＣＰＵ１０１は、図２２６（Ｃ）に示す通常時ＡＲＴ抽籤テーブルを参照して、持ち越しているＢＢと重複して当籤した内部当籤役に対応する抽籤用フラグに基づきＡＲＴ抽籤を行う。（Ａ）のＡＲＴ抽籤に非当籤した場合、メインＣＰＵ１０１は、今回の遊技において行うべき抽籤を終了する。 During the normal flag interval, when the lottery flag is determined based on the internal winning combination and the push order (see Figure 208), the main CPU 101 conducts the ART lottery (A). In this lottery, the main CPU 101 refers to the normal time ART lottery table shown in Figure 226 (C) and conducts the ART lottery based on the lottery flag corresponding to the internal winning combination that overlaps with the carried-over BB. If the ART lottery (A) is not won, the main CPU 101 ends the lottery to be conducted for this game.
一方で、（Ａ）のＡＲＴ抽籤に当籤した場合、メインＣＰＵ１０１は、続いて、（Ｂ）のＡＲＴストック数抽籤を行う。この抽籤では、メインＣＰＵ１０１は、図２３４に示すＡＲＴ当籤時ストック数抽籤テーブルを参照して、ＡＲＴ抽籤の当籤契機に基づきＡＲＴ状態のセット数を決定し、付与する。続いて、メインＣＰＵ１０１は、（Ｃ）のランク抽籤を行う。この抽籤では、メインＣＰＵ１０１は、図２３６～図２４０に示すＡＲＴ当籤時ランク抽籤テーブルを参照して、当籤したＡＲＴ状態のランクを決定し、今回の遊技において行うべき抽籤を終了する。 On the other hand, if the ART lottery (A) is won, the main CPU 101 then conducts the ART stock number lottery (B). In this lottery, the main CPU 101 refers to the ART winning stock number lottery table shown in Figure 234, and determines and awards the number of sets in the ART state based on the winning trigger of the ART lottery. Next, the main CPU 101 conducts the rank lottery (C). In this lottery, the main CPU 101 refers to the ART winning rank lottery table shown in Figures 236 to 240, and determines the rank of the ART state that has been won, and ends the lottery to be conducted for this game.
［通常フラグ間から移行する遊技状態］
通常フラグ間中にＢＢが作動し、かつ、ＢＢの作動時にＡＲＴ状態のセット数のストックがない場合、メインＣＰＵ１０１は、次遊技の遊技状態として通常ＢＢをセットする。また、通常フラグ間中にＢＢが作動し、かつ、ＢＢの作動時にＡＲＴ状態のセット数のストックがある場合、メインＣＰＵ１０１は、次遊技の遊技状態としてＡＲＴ中ＢＢをセットする。
[Game state transition from normal flag]
If BB is activated during the normal flag interval and the set number of the ART state is not stocked at the time of BB activation, the main CPU 101 sets normal BB as the game state for the next game. Also, if BB is activated during the normal flag interval and the set number of the ART state is stocked at the time of BB activation, the main CPU 101 sets BB during ART as the game state for the next game.
［通常ＢＢ中に行う抽籤内容］
続いて、図２６１を参照して、主制御回路９０のメインＣＰＵ１０１が通常ＢＢ中に行う各種の抽籤の詳細について説明する。
[Lottery content usually held during BB]
Next, with reference to Figure 261, we will explain in detail the various lotteries that the main CPU 101 of the main control circuit 90 performs during normal BB.
通常ＢＢ中では、内部当籤役や押し順に基づいて抽籤用フラグが決まると（図２０８参照）、メインＣＰＵ１０１は、（Ａ）のＡＲＴ抽籤を行う。この抽籤では、メインＣＰＵ１０１は、図２４９（Ａ）に示すＢＢ中ＡＲＴ抽籤テーブルを参照して、抽籤用フラグに基づきＡＲＴ抽籤を行う。 During normal BB, when the lottery flag is determined based on the internal winning combination and the push order (see Figure 208), the main CPU 101 conducts the ART lottery (A). In this lottery, the main CPU 101 refers to the BB ART lottery table shown in Figure 249 (A) and conducts the ART lottery based on the lottery flag.
（Ａ）のＡＲＴ抽籤に非当籤した場合、メインＣＰＵ１０１は、続いて、（Ｂ）のＣＺ抽籤を行う。この抽籤では、メインＣＰＵ１０１は、図２４９（Ｂ）に示すＢＢ中ＣＺ抽籤テーブルを参照して、抽籤用フラグに基づきＣＺ抽籤を行い、今回の遊技において行うべき抽籤を終了する。なお、このＣＺ抽籤に当籤した場合には、メインＣＰＵ１０１は、ＣＺの権利を１つ付与（ストック）する。 If the ART lottery (A) is not a winning lottery, the main CPU 101 will then conduct the CZ lottery (B). In this lottery, the main CPU 101 refers to the BB CZ lottery table shown in Figure 249 (B) and conducts the CZ lottery based on the lottery flag, ending the lottery to be conducted for this game. If the CZ lottery is a winning lottery, the main CPU 101 will grant (stock) one CZ right.
一方で、（Ａ）のＡＲＴ抽籤に当籤した場合、メインＣＰＵ１０１は、続いて、（Ｃ）のＡＲＴストック数抽籤を行う。この抽籤では、メインＣＰＵ１０１は、図２３４に示すＡＲＴ当籤時ストック数抽籤テーブルを参照して、ＡＲＴ抽籤の当籤契機に基づきＡＲＴ状態のセット数を決定し、付与する。続いて、メインＣＰＵ１０１は、（Ｄ）のランク抽籤を行う。この抽籤では、メインＣＰＵ１０１は、図２３６～図２４０に示すＡＲＴ当籤時ランク抽籤テーブルを参照して、当籤したＡＲＴ状態のランクを決定し、今回の遊技において行うべき抽籤を終了する。 On the other hand, if the ART lottery (A) is won, the main CPU 101 then conducts the ART stock number lottery (C). In this lottery, the main CPU 101 references the ART winning stock number lottery table shown in Figure 234, and determines and awards the number of sets in the ART state based on the winning trigger of the ART lottery. Next, the main CPU 101 conducts the rank lottery (D). In this lottery, the main CPU 101 references the ART winning rank lottery tables shown in Figures 236 to 240, and determines the rank of the ART state that has been won, and ends the lottery to be conducted for this game.
［通常ＢＢから移行する遊技状態］
通常ＢＢ中に（Ａ）のＡＲＴ抽籤に当籤すると、メインＣＰＵ１０１は、次遊技の遊技状態としてＡＲＴ中ＢＢをセットする。また、通常ＢＢ中に払い出されたメダルの枚数が規定枚数に達し、ＢＢの作動が終了すると、メインＣＰＵ１０１は、各種のストックの有無に応じて次遊技の遊技状態をセットする。具体的には、ＡＲＴ状態のセット数のストックがあり、かつ、ＡＲＴ状態の前兆ゲーム数がない場合には、メインＣＰＵ１０１は、次遊技の遊技状態としてＡＲＴ準備をセットする。
[Game state transition from normal BB]
If the ART lottery (A) is won during normal BB, the main CPU 101 sets BB during ART as the game state for the next game. Also, when the number of medals paid out during normal BB reaches a specified number and the BB operation ends, the main CPU 101 sets the game state for the next game depending on whether or not various stocks are present. Specifically, if the set number of stocks for the ART state are present and there are no premonition games for the ART state, the main CPU 101 sets ART preparation as the game state for the next game.
また、ＣＺのストックがあり、かつ、ＣＺの前兆ゲーム数がない場合には、メインＣＰＵ１０１は、次遊技の遊技状態として初当りＣＺをセットする。なお、この場合、メインＣＰＵ１０１は、モード、及び通常状態中の抽籤状態をセットする。また、ＣＺのストックがあり、かつ、ＣＺの前兆ゲーム数がある場合には、メインＣＰＵ１０１は、次遊技の遊技状態としてＣＺ前兆をセットする。なお、この場合、メインＣＰＵ１０１は、モード、及び通常状態中の抽籤状態をセットする。また、ＡＲＴ状態及びＣＺのいずれのストックもない場合には、メインＣＰＵ１０１は、次遊技の遊技状態として通常状態をセットする。なお、この場合、メインＣＰＵ１０１は、モード、及び通常状態中の抽籤状態をセットする。 Also, if there is a stock of CZs and there are no premonition games for CZs, the main CPU 101 sets the first hit CZ as the game state for the next game. In this case, the main CPU 101 sets the mode and the lottery state during the normal state. Also, if there is a stock of CZs and there are premonition games for CZs, the main CPU 101 sets the CZ premonition as the game state for the next game. In this case, the main CPU 101 sets the mode and the lottery state during the normal state. Also, if there is no stock of either the ART state or CZs, the main CPU 101 sets the normal state as the game state for the next game. In this case, the main CPU 101 sets the mode and the lottery state during the normal state.
［ＡＲＴ中フラグ間中に行う抽籤内容］
続いて、図２６２を参照して、主制御回路９０のメインＣＰＵ１０１がＡＲＴ中フラグ間中に行う各種の抽籤の詳細について説明する。
[Lottery content during ART flag interval]
Next, referring to Figure 262, we will explain the details of the various lotteries that the main CPU 101 of the main control circuit 90 conducts during the ART flag interval.
ＡＲＴ中フラグ間中では、内部当籤役や押し順に基づいて抽籤用フラグが決まると（図２０８参照）、メインＣＰＵ１０１は、（Ａ）のＡＲＴ抽籤を行う。この抽籤では、メインＣＰＵ１０１は、図２３２（Ｋ）に示すＡＲＴ中ストック抽籤テーブルを参照して、持ち越しているＢＢと重複して当籤した内部当籤役に対応する抽籤用フラグに基づきＡＲＴ抽籤を行う。（Ａ）のＡＲＴ抽籤に非当籤した場合、メインＣＰＵ１０１は、今回の遊技において行うべき抽籤を終了する。 During the ART flag interval, when a lottery flag is determined based on the internal winning combination and the push order (see Figure 208), the main CPU 101 conducts the ART lottery (A). In this lottery, the main CPU 101 refers to the ART stock lottery table shown in Figure 232 (K) and conducts the ART lottery based on the lottery flag corresponding to the internal winning combination that overlaps with the carried-over BB. If the ART lottery (A) is not won, the main CPU 101 ends the lottery to be conducted for this game.
一方で、（Ａ）のＡＲＴ抽籤に当籤した場合、メインＣＰＵ１０１は、続いて、（Ｂ）のＡＲＴストック数抽籤を行う。この抽籤では、メインＣＰＵ１０１は、図２３４に示すＡＲＴ当籤時ストック数抽籤テーブルを参照して、ＡＲＴ抽籤の当籤契機に基づきＡＲＴ状態のセット数を決定し、付与する。続いて、メインＣＰＵ１０１は、（Ｃ）のランク抽籤を行う。この抽籤では、メインＣＰＵ１０１は、図２３６～図２４０に示すＡＲＴ当籤時ランク抽籤テーブルを参照して、当籤したＡＲＴ状態のランクを決定し、今回の遊技において行うべき抽籤を終了する。 On the other hand, if the ART lottery (A) is won, the main CPU 101 then conducts the ART stock number lottery (B). In this lottery, the main CPU 101 refers to the ART winning stock number lottery table shown in Figure 234, and determines and awards the number of sets in the ART state based on the winning trigger of the ART lottery. Next, the main CPU 101 conducts the rank lottery (C). In this lottery, the main CPU 101 refers to the ART winning rank lottery table shown in Figures 236 to 240, and determines the rank of the ART state that has been won, and ends the lottery to be conducted for this game.
［ＡＲＴ中フラグ間から移行する遊技状態］
ＡＲＴ中フラグ間中にＢＢが作動すると、メインＣＰＵ１０１は、次遊技の遊技状態としてＡＲＴ中ＢＢをセットする。
[Game state transitioning from flag to flag during ART]
When BB is activated during the ART flag, the main CPU 101 sets BB during ART as the game state for the next game.
［ＡＲＴ中ＢＢ中に行う抽籤内容］
続いて、図２６３を参照して、主制御回路９０のメインＣＰＵ１０１がＡＲＴ中ＢＢ中に行う各種の抽籤の詳細について説明する。
[Lottery content during ART and BB]
Next, referring to Figure 263, we will explain the details of the various lotteries conducted by the main CPU 101 of the main control circuit 90 during BB in ART.
ＡＲＴ中ＢＢ中では、内部当籤役や押し順に基づいて抽籤用フラグが決まると（図２０８参照）、メインＣＰＵ１０１は、（Ａ）のＡＲＴ抽籤を行う。この抽籤では、メインＣＰＵ１０１は、図２４９（Ａ）に示すＢＢ中ＡＲＴ抽籤テーブルを参照して、抽籤用フラグに基づきＡＲＴ抽籤を行う。 During BB in ART, when the lottery flag is determined based on the internal winning combination and the push order (see Figure 208), the main CPU 101 conducts the ART lottery (A). In this lottery, the main CPU 101 refers to the ART lottery table during BB shown in Figure 249 (A) and conducts the ART lottery based on the lottery flag.
（Ａ）のＡＲＴ抽籤に当籤した場合、メインＣＰＵ１０１は、続いて、（Ｂ）のＡＲＴストック数抽籤を行う。この抽籤では、メインＣＰＵ１０１は、図２３４に示すＡＲＴ当籤時ストック数抽籤テーブルを参照して、ＡＲＴ抽籤の当籤契機に基づきＡＲＴ状態のセット数を決定し、付与する。続いて、メインＣＰＵ１０１は、（Ｃ）のランク抽籤を行う。この抽籤では、メインＣＰＵ１０１は、図２３６～図２４０に示すＡＲＴ当籤時ランク抽籤テーブルを参照して、当籤したＡＲＴ状態のランクを決定し、今回の遊技において行うべき抽籤を終了する。 If the ART lottery (A) is won, the main CPU 101 then conducts the ART stock number lottery (B). In this lottery, the main CPU 101 refers to the ART winning stock number lottery table shown in Figure 234, and determines and awards the number of sets in the ART state based on the winning trigger of the ART lottery. Next, the main CPU 101 conducts the rank lottery (C). In this lottery, the main CPU 101 refers to the ART winning rank lottery table shown in Figures 236 to 240, and determines the rank of the ART state that has been won, and ends the lottery to be conducted for this game.
また、（Ａ）のＡＲＴ抽籤に非当籤した場合、又は（Ｃ）のランク抽籤に続いて、メインＣＰＵ１０１は、（Ｄ）のＥＰストック抽籤を行う。この抽籤では、メインＣＰＵ１０１は、図２４９（Ｃ）に示すＢＢ中ＥＰストック抽籤テーブルを参照して、抽籤用フラグに基づきＥＰのストック抽籤を行う。（Ｄ）のＥＰストック抽籤に非当籤した場合には、メインＣＰＵ１０１は、今回の遊技において行うべき抽籤を終了する。 Furthermore, if the ART lottery (A) is not won, or following the rank lottery (C), the main CPU 101 will conduct the EP stock lottery (D). In this lottery, the main CPU 101 will refer to the BB EP stock lottery table shown in Figure 249 (C) and conduct the EP stock lottery based on the lottery flag. If the EP stock lottery (D) is not won, the main CPU 101 will end the lottery to be conducted for this game.
一方、（Ｄ）のＥＰストック抽籤に当籤した場合には、メインＣＰＵ１０１は、続いて、（Ｅ）の転落モード抽籤を行う。この抽籤では、メインＣＰＵ１０１は、図２４６に示す転落モード抽籤テーブルを参照して、ＥＰ中の転落モードを抽籤し、セットし、今回の遊技において行うべき抽籤を終了する。 On the other hand, if the EP stock lottery (D) is won, the main CPU 101 then conducts the fall mode lottery (E). In this lottery, the main CPU 101 refers to the fall mode lottery table shown in FIG. 246, draws and sets the fall mode in the EP, and ends the lottery to be conducted for this game.
［ＡＲＴ中ＢＢから移行する遊技状態］
ＡＲＴ中ＢＢ中に払い出されたメダルの枚数が規定枚数に達し、ＢＢの作動が終了すると、メインＣＰＵ１０１は、次遊技の遊技状態としてＡＲＴ準備をセットする。
[Game state transitioning from BB during ART]
When the number of medals paid out during BB in ART reaches a specified number and the operation of BB ends, the main CPU 101 sets ART preparation as the game state for the next game.
＜パチスロ１に特有な制御＞
以上、本実施形態のパチスロ１の遊技性に関して説明した。続いて、本実施形態のパチスロ１に特有の制御に関して個別に説明する。
<Controls unique to Pachislot 1>
The above has explained the gameplay of the pachislot 1 of this embodiment. Next, the controls unique to the pachislot 1 of this embodiment will be individually explained.
［ＡＲＴ抽籤及びランク抽籤］
本実施形態のパチスロ１では、図２２８（Ａ）（Ｂ）のＣＺ中ＡＲＴ抽籤テーブルに示すように、ＣＺ中のＡＲＴ抽籤は、ＣＺの残りゲーム数に応じて当籤する確率が異なるものの、図２３９のＡＲＴ当籤時ランク抽籤テーブルに示すように、ＣＺ中のランク抽籤は、決定されるランクの傾向は、ＣＺの残りゲーム数に関わらず同一であるが、これに限られるものではない。すなわち、ＣＺ（初当りＣＺ及び継続ＣＺ）中に行うＡＲＴ抽籤及びランク抽籤の双方ともに、ＣＺの残りゲーム数に応じて異ならせることとしてもよい。
[ART lottery and rank lottery]
In the pachislot 1 of this embodiment, as shown in the ART lottery table during CZ in Figures 228 (A) and (B), the probability of winning the ART lottery during the CZ varies depending on the number of games remaining in the CZ, but as shown in the ART winning rank lottery table in Figure 239, the tendency for the rank determined in the rank lottery during the CZ is the same regardless of the number of games remaining in the CZ, but this is not limited to this. In other words, both the ART lottery and the rank lottery conducted during the CZ (initial win CZ and continuous CZ) may be made to differ depending on the number of games remaining in the CZ.
ここで、図２６４及び図２６５は、ＣＺ中に行うＡＲＴ抽籤とランク抽籤との概念図であり、図２６４（Ａ）（Ｂ）は、ＣＺの残りゲーム数とＣＺ中に行う各抽籤との関係例を示している。また、図２６４及び図２６５に概念的に示すテーブルのうち、ＡＲＴ抽籤に用いるテーブルは、図２２８等に示すＣＺ中ＡＲＴ抽籤テーブルに相当するテーブルであり、また、ランク抽籤に用いるテーブルは、図２３６等に示すＡＲＴ当籤時ランク抽籤テーブルに相当するテーブルである。 Here, Figures 264 and 265 are conceptual diagrams of the ART lottery and rank lottery conducted during the CZ, and Figures 264(A) and (B) show examples of the relationship between the number of games remaining in the CZ and each lottery conducted during the CZ. Furthermore, of the tables conceptually shown in Figures 264 and 265, the table used for the ART lottery is a table equivalent to the ART lottery table during the CZ shown in Figure 228, etc., and the table used for the rank lottery is a table equivalent to the rank lottery table when the ART is won, shown in Figure 236, etc.
パチスロ１において主制御回路９０は、ＣＺの残りゲーム数に応じて異なる確率で当籤するＡＲＴ抽籤を行うこととしてもよい。具体的には、図２６４（Ａ）に示すように、ＡＲＴ抽籤に用いる抽籤テーブルを、ＣＺの残りゲーム数毎に有することで、ＣＺの残りゲーム数に応じて異なる確率で当籤するＡＲＴ抽籤を行うことができる。 In the pachislot 1, the main control circuit 90 may perform an ART lottery in which the winning probability varies depending on the number of remaining CZ games. Specifically, as shown in FIG. 264 (A), by having a lottery table used for the ART lottery for each remaining CZ game, it is possible to perform an ART lottery in which the winning probability varies depending on the remaining CZ game.
なお、図２６４（Ａ）に示す例では、ＣＺの残りゲーム数が「７，８ゲーム」である場合には、テーブルＡを用いてＡＲＴ抽籤を行い、ＣＺの残りゲーム数が「５，６ゲーム」である場合には、テーブルＢを用いてＡＲＴ抽籤を行い、ＣＺの残りゲーム数が「３，４ゲーム」である場合には、テーブルＣを用いてＡＲＴ抽籤を行い、ＣＺの残りゲーム数が「１，２ゲーム」である場合には、テーブルＤを用いてＡＲＴ抽籤を行い、ＣＺの残りゲーム数が「０ゲーム」である場合には、テーブルＥを用いてＡＲＴ抽籤を行うこととしている。 In the example shown in Figure 264 (A), if the number of remaining games in CZ is "7 or 8 games," the ART lottery is conducted using table A; if the number of remaining games in CZ is "5 or 6 games," the ART lottery is conducted using table B; if the number of remaining games in CZ is "3 or 4 games," the ART lottery is conducted using table C; if the number of remaining games in CZ is "1 or 2 games," the ART lottery is conducted using table D; and if the number of remaining games in CZ is "0 games," the ART lottery is conducted using table E.
この場合において、ＣＺの残りゲーム数とＡＲＴ抽籤に当籤する確率との関係は、参照するテーブルに応じて任意に設定することができ、例えば、ＣＺの残りゲーム数が長いほどＡＲＴ抽籤に当籤する確率を高くしてもよく、また、反対にＣＺの残りゲーム数が短いほどＡＲＴ抽籤に当籤する確率を高くしてもよい。このようにすることで、ＣＺ中は、ＣＺの消化に伴い残りゲーム数が減ることで、ＡＲＴ抽籤に当籤する確率が徐々に低く又は高くなっていくことになる。なお、図２６４（Ａ）に示す例の場合、テーブルＡ，Ｂ，Ｃ，Ｄ，Ｅの順で、ＡＲＴ抽籤に当籤する確率を高く又は低くすることで実現することができる。 In this case, the relationship between the number of remaining games in the CZ and the probability of winning the ART lottery can be set arbitrarily depending on the table referenced. For example, the longer the number of remaining games in the CZ, the higher the probability of winning the ART lottery, or conversely, the shorter the number of remaining games in the CZ, the higher the probability of winning the ART lottery. In this way, during the CZ, the number of remaining games decreases as the CZ is consumed, and the probability of winning the ART lottery gradually decreases or increases. In the example shown in Figure 264 (A), this can be achieved by increasing or decreasing the probability of winning the ART lottery in the order of tables A, B, C, D, and E.
また、特定の残りゲーム数において、ＡＲＴ抽籤に当籤する確率を高く又は低くしてもよい。図２６４（Ａ）に示す例の場合、例えば、テーブルＢをＡＲＴ抽籤に当籤する確率が最も高く設定し、テーブルＤをＡＲＴ抽籤に当籤する確率が次に高く設定し、テーブルＥをＡＲＴ抽籤に当籤する確率が次に高く設定し、テーブルＡをＡＲＴ抽籤に当籤する確率が次に高く設定し、テーブルＢをＡＲＴ抽籤に当籤する確率が次に高く設定することで、ＡＲＴ抽籤に当籤する確率が高いゲーム数と低いゲーム数とを混在させることができる。 In addition, the probability of winning the ART lottery may be increased or decreased for a specific number of remaining games. In the example shown in Figure 264 (A), for example, table B may be set to have the highest probability of winning the ART lottery, table D may be set to have the next highest probability of winning the ART lottery, table E may be set to have the next highest probability of winning the ART lottery, table A may be set to have the next highest probability of winning the ART lottery, and table B may be set to have the next highest probability of winning the ART lottery, thereby allowing for a mixture of numbers of games with high and low probabilities of winning the ART lottery.
また、パチスロ１において主制御回路９０は、ＣＺの残りゲーム数に応じてランク抽籤の抽籤結果を異ならせることとしてもよい。具体的には、図２６４（Ａ）に示すように、ランク抽籤に用いる抽籤テーブルを、ＣＺの残りゲーム数毎に有することで、ＣＺの残りゲーム数に応じてランク抽籤の抽籤結果を異ならせることができる。 Furthermore, in the pachislot 1, the main control circuit 90 may vary the result of the rank lottery depending on the number of remaining games in the CZ. Specifically, as shown in FIG. 264 (A), by having a lottery table used for the rank lottery for each number of remaining games in the CZ, the result of the rank lottery can be varied depending on the number of remaining games in the CZ.
なお、図２６４（Ａ）に示す例では、ＣＺの残りゲーム数が「７，８ゲーム」である場合には、テーブルＶを用いてランク抽籤を行い、ＣＺの残りゲーム数が「５，６ゲーム」である場合には、テーブルＷを用いてランク抽籤を行い、ＣＺの残りゲーム数が「３，４ゲーム」である場合には、テーブルＸを用いてランク抽籤を行い、ＣＺの残りゲーム数が「１，２ゲーム」である場合には、テーブルＹを用いてランク抽籤を行い、ＣＺの残りゲーム数が「０ゲーム」である場合には、テーブルＺを用いてランク抽籤を行うこととしている。 In the example shown in Figure 264 (A), if the number of remaining games in CZ is "7 or 8 games," the rank lottery is conducted using table V; if the number of remaining games in CZ is "5 or 6 games," the rank lottery is conducted using table W; if the number of remaining games in CZ is "3 or 4 games," the rank lottery is conducted using table X; if the number of remaining games in CZ is "1 or 2 games," the rank lottery is conducted using table Y; and if the number of remaining games in CZ is "0 games," the rank lottery is conducted using table Z.
この場合において、ＣＺの残りゲーム数とランク抽籤の抽籤結果との関係は、参照するテーブルに応じて任意に設定することができ、例えば、ＣＺの残りゲーム数が長いほどＡＲＴ当籤時のＡＲＴ状態のランクとして高ランクが決定され易くしてもよく、また、反対にＣＺの残りゲーム数が短いほどＡＲＴ当籤時のＡＲＴ状態のランクとして高ランクが決定され易くしてもよい。このようにすることで、ＣＺ中は、ＣＺの消化に伴い残りゲーム数が減ることで、ＡＲＴ当籤時のＡＲＴ状態のランクが徐々に低く又は高くなっていくことになる。なお、図２６４（Ａ）に示す例の場合、テーブルＶ，Ｗ，Ｘ，Ｙ，Ｚの順で、ＡＲＴ状態のランクとして高ランクが決定され易く又は決定され難くすることで実現することができる。 In this case, the relationship between the number of remaining games in the CZ and the result of the rank lottery can be set arbitrarily depending on the table referenced. For example, the longer the number of remaining games in the CZ, the more likely it is that a high rank will be determined as the rank of the ART state when the ART is won, and conversely, the shorter the number of remaining games in the CZ, the more likely it is that a high rank will be determined as the rank of the ART state when the ART is won. In this way, during the CZ, the number of remaining games decreases as the CZ is consumed, and the rank of the ART state when the ART is won will gradually become lower or higher. In the example shown in Figure 264 (A), this can be achieved by making it easier or harder to determine a high rank as the rank of the ART state in the order of tables V, W, X, Y, and Z.
また、特定の残りゲーム数では、ＡＲＴ状態のランクとして高ランクが決定され易く又は決定され難くしてもよい。図２６４（Ａ）に示す例の場合、例えば、テーブルＸ，Ｗ，Ｚ，Ｖ，Ｙの順で、ＡＲＴ状態のランクとして高ランクが決定され易く又は決定され難くすることで、ＡＲＴ当籤時にＡＲＴ状態のランクとして高ランクが決定され易いゲーム数と決定され難いゲーム数とを混在させることができる。 Furthermore, for a certain number of remaining games, it may be possible to make it easier or harder to determine a high rank as the rank of the ART state. In the example shown in Figure 264 (A), for example, by making it easier or harder to determine a high rank as the rank of the ART state in the order of tables X, W, Z, V, and Y, it is possible to mix the number of games in which a high rank as the rank of the ART state is easily determined and the number of games in which a high rank is difficult to determine when an ART lottery is drawn.
なお、図２６４（Ａ）では、ＣＺ中に行うＡＲＴ抽籤とランク抽籤との間で、ＣＺの残りゲーム数を揃えているが、これに限られるものではない。例えば、図２６４（Ｂ）に示すように、ＣＺ中のＡＲＴ抽籤は、ＣＺの残りゲーム数「７，８ゲーム」「５，６ゲーム」「３，４ゲーム」「１，２ゲーム」「０ゲーム」に応じて異ならせる一方で、ＣＺ中のランク抽籤は、ＣＺの残りゲーム数「６，７，８ゲーム」「４，５ゲーム」「０，１，２，３ゲーム」に応じて異ならせている。このようにすることで、ＣＺ中の各種抽籤をより多様化することができ、遊技性に富んだものにすることができる。 Note that in Figure 264(A), the number of remaining games in the CZ is consistent between the ART lottery and the rank lottery conducted during the CZ, but this is not limited to this. For example, as shown in Figure 264(B), the ART lottery during the CZ varies depending on the number of remaining games in the CZ: "7, 8 games," "5, 6 games," "3, 4 games," "1, 2 games," or "0 games," while the rank lottery during the CZ varies depending on the number of remaining games in the CZ: "6, 7, 8 games," "4, 5 games," or "0, 1, 2, 3 games." By doing this, the various lotteries during the CZ can be made more diverse, making the game more enjoyable to play.
また、パチスロ１において主制御回路９０は、ＡＲＴ状態のセット数のストックの有無に応じて、ＣＺ中のＡＲＴ抽籤及びランク抽籤を行うこととしてもよい。具体的には、図２６５（Ａ）に示すように、ＡＲＴ抽籤に用いる抽籤テーブル及びランク抽籤に用いる抽籤テーブルを、ＡＲＴ状態のセット数のストックの有無毎に有することで、ＣＺ中に主制御回路９０は、ＡＲＴ状態のセット数のストックの有無に応じて抽籤結果が異なるＡＲＴ抽籤及びランク抽籤を行うことができる。 Furthermore, in the pachislot 1, the main control circuit 90 may conduct an ART lottery and a rank lottery during the CZ depending on whether or not the number of sets in the ART state is stocked. Specifically, as shown in FIG. 265(A), by having a lottery table used for the ART lottery and a lottery table used for the rank lottery for each whether or not the number of sets in the ART state is stocked, the main control circuit 90 can conduct an ART lottery and a rank lottery during the CZ with different lottery results depending on whether or not the number of sets in the ART state is stocked.
なお、図２６５（Ａ）に示す例では、ＡＲＴ状態のセット数のストックがある場合には、テーブルＡを用いてＡＲＴ抽籤を行い、また、テーブルＺを用いてランク抽籤を行い、ＡＲＴ状態のセット数のストックがない場合には、テーブルＢを用いてＡＲＴ抽籤を行い、また、テーブルＹを用いてランク抽籤を行うこととしている。 In the example shown in Figure 265 (A), if there is a stock of sets in ART state, the ART lottery is conducted using table A, and the rank lottery is conducted using table Z; if there is no stock of sets in ART state, the ART lottery is conducted using table B, and the rank lottery is conducted using table Y.
この場合において、ＡＲＴ状態のセット数のストックの有無と、ＡＲＴ抽籤及びランク抽籤の抽籤結果との関係は、参照するテーブルに応じて任意に設定することができ、例えば、ＡＲＴ状態のセット数のストックがある場合にはストックがない場合に比べて、ＡＲＴ抽籤に当籤する確率が低く、ＡＲＴ状態のランクとして低いランクが決定され易くしてもよく、また反対に、ＡＲＴ抽籤に当籤する確率が高く、ＡＲＴ状態のランクとして高いランクが決定され易くしてもよい。また、例えば、ＡＲＴ状態のセット数のストックがある場合にはストックがない場合に比べて、ＡＲＴ抽籤に当籤する確率は低いものの、ＡＲＴ状態のランクとしては高いランクが決定され易くしてもよく、また反対に、ＡＲＴ抽籤に当籤する確率は高いものの、ＡＲＴ状態のランクとしては低いランクが決定され易くしてもよい。 In this case, the relationship between whether or not there is a stock of ART state set numbers and the results of the ART lottery and rank lottery can be set arbitrarily depending on the table referenced. For example, when there is a stock of ART state set numbers, the probability of winning the ART lottery is lower than when there is no stock, and a lower ART state rank may be more likely to be determined. Conversely, the probability of winning the ART lottery is higher, and a higher ART state rank may be more likely to be determined. Also, for example, when there is a stock of ART state set numbers, the probability of winning the ART lottery is lower than when there is no stock, but a higher ART state rank may be more likely to be determined. Conversely, the probability of winning the ART lottery is higher than when there is no stock, but a lower ART state rank may be more likely to be determined.
なお、ＡＲＴ状態のセット数のストックの有無に応じてＡＲＴ抽籤及びランク抽籤の抽籤結果を異ならせる制御は、ＣＺ中に限るものではなく、通常状態、ＡＲＴ状態又はＢＢ中のいずれの状態であっても適用することができる。 In addition, the control that changes the results of the ART lottery and rank lottery depending on whether or not there is a stock of sets in the ART state is not limited to during CZ, but can be applied in any state, including normal state, ART state, or BB.
また、パチスロ１において主制御回路９０は、ＣＺの残りゲーム数と、ＡＲＴ状態のセット数のストックの有無との双方を考慮して、ＣＺ中のＡＲＴ抽籤及びランク抽籤を行うこととしてもよい。具体的には、図２６５（Ｂ）に示すように、ＡＲＴ抽籤に用いる抽籤テーブル及びランク抽籤に用いる抽籤テーブルを、ＣＺの残りゲーム数及びＡＲＴ状態のセット数のストックの有無毎に有することで、ＣＺ中に主制御回路９０は、ＣＺの残りゲーム数及びＡＲＴ状態のセット数のストックの有無に応じて抽籤結果が異なるＡＲＴ抽籤及びランク抽籤を行うことができる。 Furthermore, in the pachislot 1, the main control circuit 90 may conduct the ART lottery and rank lottery during the CZ, taking into consideration both the number of games remaining in the CZ and whether or not the number of sets in the ART state is stocked. Specifically, as shown in FIG. 265 (B), by having a lottery table used for the ART lottery and a lottery table used for the rank lottery for each number of games remaining in the CZ and whether or not the number of sets in the ART state is stocked, the main control circuit 90 can conduct an ART lottery and a rank lottery during the CZ with different lottery results depending on the number of games remaining in the CZ and whether or not the number of sets in the ART state is stocked.
なお、図２６５（Ｂ）に示す例では、ＡＲＴ状態のセット数のストックがあるときは、ＣＺの残りゲーム数が「７，８ゲーム」である場合に、テーブルＡを用いてＡＲＴ抽籤を行うとともにテーブルＶを用いてランク抽籤を行い、ＣＺの残りゲーム数が「５，６ゲーム」である場合に、テーブルＢを用いてＡＲＴ抽籤を行うとともにテーブルＷを用いてランク抽籤を行い、ＣＺの残りゲーム数が「３，４ゲーム」である場合には、テーブルＣを用いてＡＲＴ抽籤を行うとともにテーブルＸを用いてランク抽籤を行い、ＣＺの残りゲーム数が「１，２ゲーム」である場合には、テーブルＤを用いてＡＲＴ抽籤を行うとともにテーブルＹを用いてランク抽籤を行い、ＣＺの残りゲーム数が「０ゲーム」である場合には、テーブルＥを用いてＡＲＴ抽籤を行うとともにテーブルＺを用いてランク抽籤を行うこととしている。 In the example shown in Figure 265 (B), when there is a stock of sets in the ART state, if the number of remaining games in CZ is "7 or 8 games", the ART lottery is conducted using table A and the rank lottery is conducted using table V; if the number of remaining games in CZ is "5 or 6 games", the ART lottery is conducted using table B and the rank lottery is conducted using table W; if the number of remaining games in CZ is "3 or 4 games", the ART lottery is conducted using table C and the rank lottery is conducted using table X; if the number of remaining games in CZ is "1 or 2 games", the ART lottery is conducted using table D and the rank lottery is conducted using table Y; and if the number of remaining games in CZ is "0 games", the ART lottery is conducted using table E and the rank lottery is conducted using table Z.
一方で、ＡＲＴ状態のセット数のストックがないときは、ＣＺの残りゲーム数が「７，８ゲーム」である場合に、テーブルＦを用いてＡＲＴ抽籤を行うとともにテーブルＱを用いてランク抽籤を行い、ＣＺの残りゲーム数が「５，６ゲーム」である場合に、テーブルＧを用いてＡＲＴ抽籤を行うとともにテーブルＲを用いてランク抽籤を行い、ＣＺの残りゲーム数が「３，４ゲーム」である場合には、テーブルＨを用いてＡＲＴ抽籤を行うとともにテーブルＳを用いてランク抽籤を行い、ＣＺの残りゲーム数が「１，２ゲーム」である場合には、テーブルＩを用いてＡＲＴ抽籤を行うとともにテーブルＴを用いてランク抽籤を行い、ＣＺの残りゲーム数が「０ゲーム」である場合には、テーブルＪを用いてＡＲＴ抽籤を行うとともにテーブルＵを用いてランク抽籤を行うこととしている。 On the other hand, when there are no sets in stock in the ART state, if the number of remaining games in CZ is "7 or 8 games," the ART lottery is conducted using table F and the rank lottery is conducted using table Q; if the number of remaining games in CZ is "5 or 6 games," the ART lottery is conducted using table G and the rank lottery is conducted using table R; if the number of remaining games in CZ is "3 or 4 games," the ART lottery is conducted using table H and the rank lottery is conducted using table S; if the number of remaining games in CZ is "1 or 2 games," the ART lottery is conducted using table I and the rank lottery is conducted using table T; and if the number of remaining games in CZ is "0 games," the ART lottery is conducted using table J and the rank lottery is conducted using table U.
この場合においても、ＣＺの残りゲーム数及びＡＲＴ状態のセット数のストックの有無と、ＡＲＴ抽籤に当籤する確率との関係、並びに、ＣＺの残りゲーム数及びＡＲＴ状態のセット数のストックの有無と、ランク抽籤の抽籤結果との関係を参照するテーブルに応じて任意に設定できる点は、上述の通りである。なお、図２６４の例に比べて図２６５の例では、ＡＲＴ状態のセット数のストックの有無を更に考慮することとしているため、ＡＲＴ状態のセット数のストックがある場合とストックがない場合とで、ＡＲＴ抽籤及びランク抽籤の傾向も異ならせることができる。 As mentioned above, even in this case, the relationship between the number of remaining games in CZ and whether or not the number of sets in ART state is stocked and the probability of winning the ART lottery, as well as the relationship between the number of remaining games in CZ and whether or not the number of sets in ART state is stocked and the result of the rank lottery can be set arbitrarily according to a table that references this relationship. Compared to the example in Figure 264, the example in Figure 265 also takes into consideration whether or not the number of sets in ART state is stocked, so the trends in the ART lottery and rank lottery can also differ depending on whether or not the number of sets in ART state is stocked.
例えば、ＡＲＴ状態のセット数のストックがある場合は、ＣＺの消化に伴い残りゲーム数が減るにつれて、ＡＲＴ抽籤に当籤する確率が低く（又は高く）なる一方で、ＡＲＴ状態のセット数のストックがない場合は、ＣＺの消化に伴い残りゲーム数が減るにつれて、ＡＲＴ抽籤に当籤する確率が高く（又は低く）なるように設定することもできる。また、例えば、ＡＲＴ状態のセット数のストックがある場合とない場合とで、ＡＲＴ抽籤に当籤し易いゲーム数を異ならせることもできる。 For example, if there is a stock of sets in ART state, the probability of winning the ART lottery becomes lower (or higher) as the number of remaining games decreases as the CZ is played out, whereas if there is no stock of sets in ART state, the probability of winning the ART lottery becomes higher (or lower) as the number of remaining games decreases as the CZ is played out. Also, for example, the number of games that are more likely to win the ART lottery can be set to differ depending on whether or not there is a stock of sets in ART state.
もちろん、ＡＲＴ状態のランク抽籤も同様であり、例えば、ＡＲＴ状態のセット数のストックがある場合は、ＣＺの消化に伴い残りゲーム数が減るにつれて、ＡＲＴ状態のランクとして低い（又は高い）ランクが決定され易くなる一方で、ＡＲＴ状態のセット数のストックがない場合は、ＣＺの消化に伴い残りゲーム数が減るにつれて、ＡＲＴ状態のランクとして高い（又は低い）ランクが決定され易くなるように設定することもできる。また、例えば、ＡＲＴ状態のセット数のストックがある場合とない場合とで、ＡＲＴ状態のランクとして高いランクが決定され易いゲーム数を異ならせることもできる。 Of course, the same applies to the ART state rank lottery; for example, if there is a stock of ART state set numbers, a low (or high) rank for the ART state will be more likely to be determined as the number of remaining games decreases as the CZ is consumed, whereas if there is no stock of ART state set numbers, a high (or low) rank for the ART state will be more likely to be determined as the number of remaining games decreases as the CZ is consumed. Also, for example, the number of games that will more likely result in a high rank for the ART state can be set to differ depending on whether or not there is a stock of ART state set numbers.
また、図２６５（Ａ）（Ｂ）では、ＣＺ中に行うＡＲＴ抽籤とランク抽籤との間で、ＣＺの残りゲーム数を揃えているが、これに限られるものではなく、図２６４（Ｂ）に例示するように、ＣＺ中に行うＡＲＴ抽籤とランク抽籤との間で、ＣＺの残りゲーム数を異ならせることとしてもよい。 In addition, in Figures 265 (A) and (B), the number of remaining games in the CZ is the same between the ART lottery and the rank lottery conducted during the CZ, but this is not limited to this, and as exemplified in Figure 264 (B), the number of remaining games in the CZ may be different between the ART lottery and the rank lottery conducted during the CZ.
同様に、図２６５（Ａ）（Ｂ）では、ＡＲＴ状態のストックがある場合に行うＡＲＴ抽籤と、ＡＲＴ状態のストックがない場合に行うＡＲＴ抽籤との間でＣＺの残りゲーム数を揃え、同様に、ＡＲＴ状態のストックがある場合に行うランク抽籤と、ＡＲＴ状態のストックがない場合に行うランク抽籤との間でＣＺの残りゲーム数を揃えているが、これに限られるものではない。 Similarly, in Figures 265 (A) and (B), the number of remaining CZ games is aligned between the ART lottery conducted when there is a stock in the ART state and the ART lottery conducted when there is no stock in the ART state, and similarly, the number of remaining CZ games is aligned between the rank lottery conducted when there is a stock in the ART state and the rank lottery conducted when there is no stock in the ART state, but this is not limited to this.
例えば、図２６５（Ｃ）に示すように、ＡＲＴ状態のストックがない場合には、ＣＺ中のＡＲＴ抽籤は、ＣＺの残りゲーム数「７，８ゲーム」「５，６ゲーム」「３，４ゲーム」「１，２ゲーム」「０ゲーム」に応じて異ならせる一方で、ＣＺ中のランク抽籤は、ＣＺの残りゲーム数「６，７，８ゲーム」「４，５ゲーム」「０，１，２，３ゲーム」に応じて異ならせ、また、ＡＲＴ状態のストックがある場合には、ＣＺ中のＡＲＴ抽籤は、ＣＺの残りゲーム数「５，６，７，８ゲーム」「２，３，４ゲーム」「０，１ゲーム」に応じて異ならせる一方で、ＣＺ中のランク抽籤は、ＣＺの残りゲーム数「６，７，８ゲーム」「３，４，５ゲーム」「０，１，２ゲーム」に応じて異ならせることとしてもよい。このようにすることで、ＣＺ中の各種抽籤をより多様化することができ、遊技性に富んだものにすることができる。 For example, as shown in Figure 265 (C), when there is no stock in the ART state, the ART lottery during the CZ varies depending on the number of remaining games in the CZ: "7, 8 games," "5, 6 games," "3, 4 games," "1, 2 games," or "0 games," while the rank lottery during the CZ varies depending on the number of remaining games in the CZ: "6, 7, 8 games," "4, 5 games," or "0, 1, 2, 3 games." Also, when there is a stock in the ART state, the ART lottery during the CZ varies depending on the number of remaining games in the CZ: "5, 6, 7, 8 games," "2, 3, 4 games," or "0, 1 games," while the rank lottery during the CZ varies depending on the number of remaining games in the CZ: "6, 7, 8 games," "3, 4, 5 games," or "0, 1, 2 games." This allows for greater diversity in the various lotteries during the CZ, making the game more enjoyable to play.
以上説明したように本実施形態のパチスロ１では、ＡＲＴ抽籤に当籤するとランク抽籤を行い、ＡＲＴ状態中のランクを決定する。なお、ＡＲＴ状態中は、このランク（より詳細には、ランクから定まる抽籤状態）に基づき、ＣＺゲーム数の上乗せやＥＰへの移行（より詳細には、ナビ高確ゲーム数の付与）といった特典が付与されることになるため、低いランクは小さな特典しか付与されず、反対に高いランクは大きな特典が付与されることになる。そのため、ＡＲＴ状態のランクは、遊技者に対して付与する特典の大きさということができる。 As explained above, in the pachislot 1 of this embodiment, when a player wins the ART lottery, a rank lottery is held to determine the player's rank during the ART state. During the ART state, benefits such as an increase in the number of CZ games or transition to EP (more specifically, the granting of a number of high-probability navigation games) are awarded based on this rank (more specifically, the lottery state determined from the rank). Therefore, low ranks are awarded only small benefits, and conversely, high ranks are awarded large benefits. Therefore, the rank in the ART state can be said to represent the size of the benefit awarded to the player.
このとき、パチスロ１では、ＡＲＴ状態のセット数のストックの有無に応じてランク抽籤の抽籤結果を異ならせる。例えば、ＡＲＴ状態のセット数のストックがある場合には、ランク抽籤において低いランクを決定し易く、反対に、ＡＲＴ状態のセット数のストックがない場合には、ランク抽籤において高いランクを決定し易くすることができる。これにより、ＡＲＴ状態のセット数のストックがある状態で更にＡＲＴ抽籤に当籤した場合には、ＡＲＴ状態のセット数のストックがない状態でＡＲＴ抽籤に当籤した場合よりも、低いランクが期待できることになり、その後のＡＲＴ状態における特典への期待が抑制される。 At this time, Pachislot 1 varies the results of the rank lottery depending on whether or not there is a stock of sets in the ART state. For example, if there is a stock of sets in the ART state, it is easier to determine a low rank in the rank lottery; conversely, if there is no stock of sets in the ART state, it is easier to determine a high rank in the rank lottery. As a result, if there is a stock of sets in the ART state and you win the ART lottery, you can expect a lower rank than if you win the ART lottery without a stock of sets in the ART state, and expectations for benefits in the subsequent ART state are suppressed.
このようにパチスロ１では、ＡＲＴ状態のセット数のストックがある場合には、ＡＲＴ状態のランクを相対的に低く決定するため、ストックがある状態での更なるＡＲＴ当籤時に遊技者に対して過度な利益を付与してしまうことを抑制することができる。 In this way, in Pachislot 1, when there is a stock of sets in the ART state, the rank of the ART state is determined to be relatively low, which prevents the player from being awarded excessive benefits when another ART lottery is drawn while there is a stock.
なお、ＡＲＴ状態のセット数のストックがある場合には、ランク抽籤において高いランクを決定し易く、反対に、ＡＲＴ状態のセット数のストックがない場合には、ランク抽籤において低いランクを決定し易くすることもできる。このような場合であっても、２つ目以降のストック分のランクは高くなってしまうものの、１つ目のストック分のランクは低く抑えることができるため、遊技者に対して過度な利益を付与してしまうことを抑制することができる。 In addition, if there is a stock of sets in the ART state, it is easier to determine a high rank in the rank lottery; conversely, if there is no stock of sets in the ART state, it is easier to determine a low rank in the rank lottery. Even in such cases, although the ranks of the second and subsequent stocks will be higher, the rank of the first stock can be kept low, thereby preventing excessive benefits from being awarded to players.
また、パチスロ１では、ＡＲＴ状態のセット数のストックの有無に応じてＡＲＴ抽籤の抽籤結果も異ならせる。例えば、ＡＲＴ状態のセット数のストックがある場合にＡＲＴ抽籤に当籤し易くすることで、ストックがある場合には、ＡＲＴ抽籤に当籤し易いものの低いランクが決定され易くすることができ、また、ＡＲＴ状態のセット数のストックがある場合にＡＲＴ抽籤に当籤し難くすることで、ストックがある場合には、ＡＲＴ抽籤に当籤し難く、かつ、当籤しても低いランクが決定され易くすることができる。これにより、ＣＺ中の各種抽籤をより多様化することができ、遊技性に富んだものにすることができる。 In addition, in Pachislot 1, the results of the ART lottery also differ depending on whether or not there is a stock of sets in the ART state. For example, by making it easier to win the ART lottery when there is a stock of sets in the ART state, it is possible to make it easier to win the ART lottery when there is a stock, but it is more likely that a low rank will be determined. Also, by making it harder to win the ART lottery when there is a stock of sets in the ART state, it is more difficult to win the ART lottery when there is a stock, and even if you do win, it is more likely that a low rank will be determined. This makes it possible to further diversify the various lotteries during the CZ, making the game more enjoyable to play.
また、パチスロ１では、ＣＺ中の残りゲーム数に応じてＡＲＴ抽籤及びランク抽籤の抽籤結果を異ならせる。これにより、ＣＺ中の各種抽籤をより多様化することができ、遊技性に富んだものにすることができる。 In addition, in Pachislot 1, the results of the ART lottery and rank lottery vary depending on the number of games remaining during the CZ. This allows for more diversity in the various lotteries during the CZ, making the game more enjoyable to play.
なお、パチスロ１において、ＡＲＴ状態のランクは、ＣＺゲーム数の上乗せに影響を与える情報であるため、高いランクが決定された場合には、ＣＺゲーム数の上乗せに期待でき、結果、ＣＺとＡＲＴ状態とのループが継続することが期待でき、遊技性が向上する。 In addition, in Pachislot 1, the rank of the ART state is information that affects the number of CZ games added, so if a high rank is determined, the number of CZ games can be expected to be added, and as a result, the loop between CZ and ART state can be expected to continue, improving gameplay.
［主制御基板及び副制御基板が有する各種機能］
以上のような本実施形態のパチスロ１に特有の制御を実現するために、本実施形態のパチスロ１の主制御基板（主制御回路９０，メインＣＰＵ１０１）及び副制御基板（副制御回路２００，サブＣＰＵ２０１）は、次のような機能を有する。
[Various functions of the main control board and sub-control board]
In order to realize the control unique to the pachislot 1 of this embodiment as described above, the main control board (main control circuit 90, main CPU 101) and sub-control board (sub-control circuit 200, sub-CPU 201) of the pachislot 1 of this embodiment have the following functions.
主制御基板７１は、スタートスイッチ７９やストップスイッチ基板８０と接続され、図１に示す遊技の進行を制御する。それゆえ、主制御基板７１は、開始操作検出手段、図柄変動手段、内部当籤役決定手段、停止操作検出手段、リール停止制御手段（停止制御手段）及び入賞判定手段として機能する。 The main control board 71 is connected to the start switch 79 and stop switch board 80, and controls the progress of the game shown in Figure 1. Therefore, the main control board 71 functions as a start operation detection means, a symbol variation means, an internal winning combination determination means, a stop operation detection means, a reel stop control means (stop control means), and a winning determination means.
また、主制御基板７１は、ＡＲＴ抽籤を行いＡＲＴ状態に移行するか否か、及びＡＲＴ状態に移行する場合にＡＲＴ状態中の有利度合（すなわち、ＡＲＴ状態中のランク）を決定するため、特典決定手段、移行決定手段及びモード決定手段として機能する。
なお、上述のようにＡＲＴ状態中のランクは、ＡＲＴ状態中に付与する特典（例えば、ＣＺゲーム数の上乗せなど）に影響を与える情報であるため、ＡＲＴ状態という特典を付与する遊技機においては、ＡＲＴ状態のランクを決定することは、ＡＲＴ状態という特典の大きさを決定することと同じである（すなわち、ランクが高いほど、有利なＡＲＴ状態になるため、付与する特典も大きくなる）。
In addition, the main control board 71 functions as a benefit determination means, a transition determination means, and a mode determination means, in order to conduct an ART lottery to determine whether to transition to the ART state, and if transitioning to the ART state, to determine the degree of advantage in the ART state (i.e., the rank in the ART state).
As mentioned above, the rank during the ART state is information that affects the benefits granted during the ART state (for example, adding to the number of CZ games), so in a gaming machine that grants the benefit of the ART state, determining the rank of the ART state is the same as determining the magnitude of the benefit of the ART state (i.e., the higher the rank, the more advantageous the ART state will be, and therefore the greater the benefit granted).
また、主制御基板７１は、ＡＲＴ抽籤に当籤すると、遊技状態をＡＲＴ状態に移行させるとともに、このＡＲＴ状態中の遊技を、ランク抽籤で決定したランクに基づき制御（すなわち、ランクに基づいてＣＺゲーム数の上乗せなどの特典を付与）するため、特典付与手段及び有利状態制御手段として機能する。 In addition, when the ART lottery is won, the main control board 71 transitions the game state to the ART state and controls the game in this ART state based on the rank determined by the rank lottery (i.e., awards benefits such as an additional number of CZ games based on the rank), thus functioning as a bonus awarding means and advantageous state control means.
また、主制御基板７１は、ＡＲＴ抽籤に当籤すると、付与するＡＲＴ状態の権利数を決定して、メインＲＡＭ１０３に記憶するとともに、遊技状態をＡＲＴ状態に移行させると、メインＲＡＭ１０３に記憶されているＡＲＴ状態の権利を１つ消し去るため、権利管理手段として機能する。 In addition, when the ART lottery is won, the main control board 71 determines the number of ART state rights to be granted and stores this in the main RAM 103. Furthermore, when the game state is transitioned to the ART state, it erases one ART state right stored in the main RAM 103, thus functioning as a rights management means.
また、主制御基板７１は、ＣＺ中の遊技を制御するため、状態制御手段及び高確率状態制御手段として機能する。なお、主制御基板７１は、ＣＺ中にＡＲＴ抽籤に当籤すると、ＣＺを中断して遊技状態をＡＲＴ状態に移行させ、その後、このＡＲＴ状態が終了すると、中断していたＣＺを再開することで、ＣＺとＡＲＴ状態とのループを実現する。 The main control board 71 also functions as a state control means and a high-probability state control means to control gameplay during the CZ. If the ART lottery is won during the CZ, the main control board 71 suspends the CZ and transitions the game state to the ART state. After this, when the ART state ends, the suspended CZ is resumed, thereby creating a loop between the CZ and the ART state.
［ＣＺ終了後の泣きの１回のＡＲＴ抽籤］
本実施形態のパチスロ１では、通常状態中であっても、ＣＺが終了した次の１ゲームでは、当籤する確率が高いＡＲＴ抽籤を行う（図２２８、図２２９参照）。遊技者にとってみると、ＣＺが終了した後にもＡＲＴ状態への移行の期待度を持つことができるため、遊技の興趣の低下を抑制することができる。
[One ART lottery after the CZ ends]
In the pachislot 1 of this embodiment, even during the normal state, in the next game after the CZ ends, an ART lottery with a high probability of winning is conducted (see Figures 228 and 229). From the player's perspective, since the player can expect to transition to the ART state even after the CZ ends, a decline in interest in the game can be suppressed.
特に、本実施形態のパチスロ１では、ＣＺからＡＲＴ状態に移行すると、ＣＺの残りゲーム数が上乗せされるが、ＣＺが終了した次の１ゲームにおいてＡＲＴ抽籤に当籤した場合にも、ＣＺの残りゲーム数が上乗せされ、結果、ＣＺの終了に伴い終了したＣＺとＡＲＴ状態とのループが再開することになるため、遊技の興趣が向上する。なお、ＣＺの最終ゲーム（残りゲーム数「０」）に遊技状態がＡＲＴ状態に移行し、かつ、ＣＺゲーム数に「５ゲーム」が上乗せされた場合、ＡＲＴ状態終了時のＣＺゲーム数の残りは「５ゲーム」である。また、ＣＺが終了した次の１ゲームにおいてＡＲＴ抽籤に当籤し、遊技状態がＡＲＴ状態に移行し、かつ、ＣＺゲーム数に「５ゲーム」が上乗せされた場合も、ＡＲＴ状態終了時のＣＺゲーム数の残りは「５ゲーム」である。 In particular, in the pachislot 1 of this embodiment, when the game transitions from the CZ to the ART state, the number of remaining CZ games is increased. However, if the ART lottery is won in the game following the end of the CZ, the number of remaining CZ games is also increased. As a result, the loop between the CZ and the ART state that ended with the end of the CZ resumes, increasing the enjoyment of the game. Note that if the game state transitions to the ART state in the final game of the CZ (number of remaining games: "0") and "5 games" are added to the number of CZ games, the number of remaining CZ games at the end of the ART state will be "5 games." Also, if the ART lottery is won in the game following the end of the CZ, the game state transitions to the ART state, and "5 games" are added to the number of CZ games, the number of remaining CZ games at the end of the ART state will be "5 games."
また、ＣＺが終了した次の１ゲームにおける演出内容は、任意である。例えば、ＣＺが終了した次の１ゲームでは、ＣＺとＡＲＴ状態とのループによる有利区間の結果を表示する終了画面を表示しておき、ＣＺが終了した次の１ゲームにおけるＡＲＴ抽籤に当籤した場合には、この終了画面から逆転させる形で演出画面を切り替えることとしてもよい。また、ＣＺとＡＲＴ状態とのループによる有利区間の結果は、ＣＺの最終ゲームにおいて表示しておき、次のゲーム（ＣＺが終了した次の１ゲーム）のスタート時には、通常状態中の通常の演出画面を表示しておくこととしてもよい。この場合、ＣＺが終了した次の１ゲームにおいてＡＲＴ抽籤に当籤すると、例えば、第１停止操作～第３停止操作等の任意のタイミングで、通常の演出画面が確定画面に演出画面を切り替えることとしてもよい。 The presentation content for the next game after the CZ has ended is arbitrary. For example, in the game after the CZ has ended, an end screen displaying the results of the advantageous zone resulting from a loop between the CZ and ART state may be displayed, and if the ART lottery for the game after the CZ has ended is won, the presentation screen may be switched by reversing this end screen. The results of the advantageous zone resulting from a loop between the CZ and ART state may be displayed in the final game of the CZ, and at the start of the next game (the game after the CZ has ended), the normal presentation screen for the normal state may be displayed. In this case, if the ART lottery for the game after the CZ has ended is won, the presentation screen may be switched from the normal presentation screen to the confirmation screen at any timing, for example, during the first, second, or third stop operations.
また、本実施形態のパチスロ１では、ＣＺが終了した次の１ゲームにおいて当籤確率の高いＡＲＴ抽籤を行うこととしているが、これに限られるものではない。継続ＣＺ及びＡＲＴ状態は、高ＲＴ状態中に行われるため、例えば、ＣＺが終了した後の低ＲＴ状態に移行したタイミングの１ゲームに限り、当籤確率の高いＡＲＴ抽籤を行うこととしてもよい。すなわち、主制御回路９０は、継続ＣＺの終了時は、ＲＴ状態がＲＴ０～ＲＴ２状態の何れかに移行した次の１ゲームに限り、当籤確率の高いＡＲＴ抽籤を行い、また、初当りＣＺの終了時には、初当りＣＺの終了時のＲＴ状態が既にＲＴ０～ＲＴ２状態である場合は初当りＣＺが終了した次の１ゲームにおいて当籤確率の高いＡＲＴ抽籤を行い、また、初当りＣＺの終了時のＲＴ状態がＲＴ４状態又はＲＴ５状態である場合は、初当りＣＺが終了した後にＲＴ状態がＲＴ０～ＲＴ２状態の何れかに移行した次の１ゲームに限り、当籤確率の高いＡＲＴ抽籤を行うこととしてもよい。 In addition, in the pachislot 1 of this embodiment, an ART lottery with a high probability of winning is conducted in the next game after the CZ ends, but this is not limited to this. Since the continuous CZ and ART state are conducted during the high RT state, for example, an ART lottery with a high probability of winning may be conducted only in the one game at the timing of the transition to the low RT state after the CZ ends. In other words, at the end of the continuation CZ, the main control circuit 90 will conduct an ART lottery with a high probability of winning only in the next game after the RT state transitions to one of RT0 to RT2 states; and at the end of the initial win CZ, if the RT state at the end of the initial win CZ is already in RT0 to RT2 state, the main control circuit 90 will conduct an ART lottery with a high probability of winning only in the next game after the initial win CZ ends; and if the RT state at the end of the initial win CZ is in RT4 state or RT5 state, the main control circuit 90 may conduct an ART lottery with a high probability of winning only in the next game after the RT state transitions to one of RT0 to RT2 state after the end of the initial win CZ.
また、ＡＲＴ抽籤は、抽籤フラグに基づいて行われるところ、抽籤用フラグは、内部当籤役とナビ区間の有無とに応じて決定されるため（図２０８（Ｂ）参照）、ＣＺが終了した次の１ゲームをナビ区間とするか否かに応じて、ＣＺが終了した次の１ゲームにおけるＡＲＴ抽籤の抽籤結果が異なることになる。この点、ＣＺが終了した次の１ゲームをナビ区間としてもよく、また、非ナビ区間としてもよく、更には、ナビ高確中のナビ区間としてもよく、また非ナビ高確中のナビ区間としてもよい。 In addition, the ART lottery is conducted based on the lottery flag, and the lottery flag is determined based on the internal winning combination and whether or not there is a navigation section (see Figure 208 (B)). Therefore, the result of the ART lottery in the game after the CZ ends will differ depending on whether or not the game after the CZ ends is a navigation section. In this regard, the game after the CZ ends can be a navigation section, or a non-navigation section, and further, it can be a navigation section during a high probability of navigation, or a navigation section during a non-high probability of navigation.
［主制御基板及び副制御基板が有する各種機能］
以上のような本実施形態のパチスロ１に特有の制御を実現するために、本実施形態のパチスロ１の主制御基板（主制御回路９０，メインＣＰＵ１０１）及び副制御基板（副制御回路２００，サブＣＰＵ２０１）は、次のような機能を有する。
[Various functions of the main control board and sub-control board]
In order to realize the control unique to the pachislot 1 of this embodiment as described above, the main control board (main control circuit 90, main CPU 101) and sub-control board (sub-control circuit 200, sub-CPU 201) of the pachislot 1 of this embodiment have the following functions.
主制御基板７１は、スタートスイッチ７９やストップスイッチ基板８０と接続され、図１に示す遊技の進行を制御する。それゆえ、主制御基板７１は、開始操作検出手段、図柄変動手段、内部当籤役決定手段、停止操作検出手段、リール停止制御手段（停止制御手段）及び入賞判定手段として機能する。 The main control board 71 is connected to the start switch 79 and stop switch board 80, and controls the progress of the game shown in Figure 1. Therefore, the main control board 71 functions as a start operation detection means, a symbol variation means, an internal winning combination determination means, a stop operation detection means, a reel stop control means (stop control means), and a winning determination means.
また、主制御基板７１は、ＡＲＴ抽籤を行い、ＡＲＴ抽籤に当籤すると、遊技状態をＡＲＴ状態に移行させるため、付与決定手段及び特典付与手段として機能する。
また、主制御基板７１は、ＡＲＴ抽籤に当籤すると、付与するＡＲＴ状態の権利数を決定して、メインＲＡＭ１０３に記憶するとともに、遊技状態をＡＲＴ状態に移行させると、メインＲＡＭ１０３に記憶されているＡＲＴ状態の権利を１つ消し去るため、特典管理手段として機能する。
In addition, the main control board 71 performs an ART lottery, and when the ART lottery is won, it transitions the gaming state to the ART state, thereby functioning as a grant determination means and a bonus granting means.
In addition, when the main control board 71 wins the ART lottery, it determines the number of ART state rights to be granted and stores them in the main RAM 103, and when the game state is transitioned to the ART state, it erases one ART state right stored in the main RAM 103, thereby functioning as a benefit management means.
また、主制御基板７１は、ＣＺ中の遊技を制御するため、状態制御手段として機能する。なお、主制御基板７１は、ＣＺ中にＡＲＴ抽籤に当籤すると、ＣＺを中断して遊技状態をＡＲＴ状態に移行させ、その後、このＡＲＴ状態が終了すると、中断していたＣＺを再開することで、ＣＺとＡＲＴ状態とのループを実現するが、この際、ＣＺからＡＲＴ状態への移行に伴いＣＺゲーム数の上乗せを行うため、高確率状態加算手段として機能する。 The main control board 71 also functions as a state control means for controlling gameplay during the CZ. If the ART lottery is won during the CZ, the main control board 71 suspends the CZ and transitions the game state to the ART state. After this, when the ART state ends, the suspended CZ is resumed, thereby creating a loop between the CZ and ART state. At this time, the number of CZ games is added upon transition from the CZ to the ART state, and so the main control board 71 functions as a high probability state addition means.
［ＡＲＴ当籤時のランク抽籤］
本実施形態のパチスロ１では、ＡＲＴ抽籤に当籤した場合に、ランク抽籤を行う。例えば、主制御回路９０は、ＡＲＴ抽籤において当籤したＡＲＴ状態の１つ目のストックについては、図２３６（Ａ）～図２４０（Ｎ）に示すＡＲＴ当籤時ランク抽籤テーブルを参照して、ＡＲＴ当籤時の内部当籤役（より詳細には、抽籤用フラグ）に基づいてＡＲＴ当籤時のランクを決定し、また、２つ目以降のストックについては、図２４０（Ｏ）に示すＡＲＴ当籤時ランク抽籤テーブルを参照してＡＲＴ当籤時のランクを決定する。
[Art Rank Lottery]
In the pachislot 1 of this embodiment, when the ART lottery is won, a rank lottery is performed. For example, for the first stock in the ART state that has won in the ART lottery, the main control circuit 90 refers to the ART winning rank lottery table shown in Figures 236 (A) to 240 (N) to determine the rank at the time of the ART winning based on the internal winning role at the time of the ART winning (more specifically, the lottery flag), and for the second and subsequent stocks, refers to the ART winning rank lottery table shown in Figure 240 (O) to determine the rank at the time of the ART winning.
ＡＲＴ当籤時のランクは、ＡＲＴ状態の抽籤状態を決定するために参照されることから、ＡＲＴ当籤時に高ランクが決定されている場合には、その後のＡＲＴ状態においてＣＺゲーム数の上乗せ等が行われ易く、反対にＡＲＴ当籤時に低ランクが決定されている場合には、その後のＡＲＴ状態においてＣＺゲーム数の上乗せ等が行われ難くなる可能性があり、ＡＲＴ状態中の遊技が画一化してしまうことを防止できる。また、ＡＲＴ当籤時のランクは、ＡＲＴ当籤時の内部当籤役に基づいて決定されることから、ＣＺ中に強い役を契機にＡＲＴ抽籤に当籤した場合には、その後のＡＲＴ状態に期待を持つことができ、遊技の興趣が向上する。 The rank at the time of an ART win is referenced to determine the lottery state of the ART state, so if a high rank is determined at the time of an ART win, it will be easier to add on to the number of CZ games in the subsequent ART state. Conversely, if a low rank is determined at the time of an ART win, it may be more difficult to add on to the number of CZ games in the subsequent ART state, preventing gameplay in the ART state from becoming standardized. Also, since the rank at the time of an ART win is determined based on the internal winning combination at the time of the ART win, if a strong combination during the CZ triggers the ART lottery win, players can look forward to the subsequent ART state, increasing their interest in the game.
また、このＡＲＴ当籤時のランクは、副制御回路２００の制御により表示装置１１を介して示唆される（図２１２（Ｃ）参照）。具体的には、副制御回路２００は、１つ目のストック（すなわち、内部当籤役に基づいてＡＲＴ当籤時のランクが決定されるストック）については、「武器Ｓ」「武器Ａ」「武器Ｂ」「武器Ｃ」「武器Ｄ」に応じた映像を表示することで、当該１つ目のストック分のＡＲＴ当籤時のランクを示唆する演出を行う。一方で、２つ目以降のストック分については、副制御回路２００は、「武器？」に応じた映像を表示することで、ＡＲＴ当籤時のランクを示唆しない。 In addition, the rank at the time of winning the ART is suggested via the display device 11 under the control of the sub-control circuit 200 (see Figure 212 (C)). Specifically, for the first stock (i.e., the stock whose rank at the time of winning the ART is determined based on the internal winning combination), the sub-control circuit 200 displays an image corresponding to "Weapon S," "Weapon A," "Weapon B," "Weapon C," or "Weapon D," thereby creating an effect that suggests the rank at the time of winning the ART for that first stock. On the other hand, for the second and subsequent stocks, the sub-control circuit 200 does not suggest the rank at the time of winning the ART by displaying an image corresponding to "Weapon?".
なお、副制御回路２００がＡＲＴ当籤時のランクを示唆する又は示唆しない演出を行うタイミングは、主制御回路９０がＡＲＴ状態のストックを放出するタイミング（すなわち、付与したＡＲＴ状態のストックに基づき、遊技状態をＡＲＴ状態に移行させるタイミング）である。ここで、ＣＺ中のＡＲＴ抽籤において一度に複数のＡＲＴ状態のストックが付与された場合、主制御回路９０は、ＡＲＴ当籤後に遊技状態を一度ＣＺからＡＲＴ状態に移行させることで、１つ目のストックの放出を行い、また、その後、ＣＺの残りゲーム数がなくなったタイミングで、遊技状態をＣＺからＡＲＴ状態に移行させることで、２つ目のストックを放出する。そのため、副制御回路２００は、１つ目のストック分は、ＡＲＴ当籤時に武器ランクに応じた映像を表示することで、ランクを示唆し、２つ目以降のストック分は、ＣＺの残りゲーム数がなくなった時（放出フェーズＤ）に「武器？」に応じた映像を表示することで、ＡＲＴ当籤時のランクを示唆しない。 The timing at which the sub-control circuit 200 performs a presentation that suggests or does not suggest the rank at the time of an ART win is the timing at which the main control circuit 90 releases the ART state stock (i.e., the timing at which the game state transitions to the ART state based on the awarded ART state stock). Here, if multiple ART state stocks are awarded at once in an ART lottery during a CZ, the main control circuit 90 transitions the game state from CZ to ART state after the ART win, thereby releasing the first stock. Then, when the remaining number of CZ games runs out, the main control circuit 90 transitions the game state from CZ to ART state, thereby releasing the second stock. Therefore, for the first stock, the sub-control circuit 200 suggests the rank by displaying an image corresponding to the weapon rank at the time of an ART win. For the second and subsequent stocks, the sub-control circuit 200 does not suggest the rank at the time of an ART win by displaying an image corresponding to "Weapon?" when the remaining number of CZ games runs out (release phase D).
また、ＡＲＴ状態のランク（抽籤状態）は、ＡＲＴ当籤時のランク抽籤と、ランク決めＡＲＴ中の昇格抽籤という２段階の抽籤を経て決定される。副制御回路２００は、ＡＲＴ当籤時の（仮の）ランクを、武器ランクに応じた映像を表示して示唆する一方で、ＡＲＴ状態中に抽籤状態に応じた演出ステージを用いて演出を行うことで、昇格抽籤後の確定したランク（抽籤状態）を報知する（図２１２（Ｃ）参照）。遊技者にとってみれば、ＡＲＴ状態中の演出ステージから、今回のＡＲＴ状態の有利度合を把握できるため、その後の遊技に対して様々期待を持つことができ、興趣が向上する。 The rank (lottery state) in the ART state is determined through two stages of lottery: a rank lottery when the ART is won, and a promotion lottery during the rank-determining ART. The sub-control circuit 200 indicates the (provisional) rank when the ART is won by displaying an image corresponding to the weapon rank, while announcing the final rank (lottery state) after the promotion lottery by using a presentation stage corresponding to the lottery state during the ART state (see Figure 212 (C)). From the player's perspective, the presentation stage during the ART state allows them to understand the degree of advantage of the current ART state, which allows them to have various expectations for subsequent play and increases their interest.
［主制御基板及び副制御基板が有する各種機能］
以上のような本実施形態のパチスロ１に特有の制御を実現するために、本実施形態のパチスロ１の主制御基板（主制御回路９０，メインＣＰＵ１０１）及び副制御基板（副制御回路２００，サブＣＰＵ２０１）は、次のような機能を有する。
[Various functions of the main control board and sub-control board]
In order to realize the control unique to the pachislot 1 of this embodiment as described above, the main control board (main control circuit 90, main CPU 101) and sub-control board (sub-control circuit 200, sub-CPU 201) of the pachislot 1 of this embodiment have the following functions.
主制御基板７１は、スタートスイッチ７９やストップスイッチ基板８０と接続され、図１に示す遊技の進行を制御する。それゆえ、主制御基板７１は、開始操作検出手段、図柄変動手段、内部当籤役決定手段、停止操作検出手段、リール停止制御手段（停止制御手段）及び入賞判定手段として機能する。 The main control board 71 is connected to the start switch 79 and stop switch board 80, and controls the progress of the game shown in Figure 1. Therefore, the main control board 71 functions as a start operation detection means, a symbol variation means, an internal winning combination determination means, a stop operation detection means, a reel stop control means (stop control means), and a winning determination means.
また、主制御基板７１は、ＡＲＴ抽籤を行いＡＲＴ状態に移行するか否かを決定し、ＡＲＴ抽籤に当籤した場合に遊技状態をＡＲＴ状態に移行するため、移行決定手段、有利状態制御手段、特典決定手段及び特典付与手段として機能する。また、主制御基板７１は、ＡＲＴ抽籤に当籤した場合にランク抽籤を行い、ＡＲＴ当籤時の内部当籤役から定まる抽籤用フラグに基づきＡＲＴ当籤時のランクを決定するとともに、ランク決めＡＲＴ中に昇格抽籤を行うことでＡＲＴ当籤時のランクからＡＲＴ状態の抽籤状態を決定するため、モード決定手段、モード決定情報決定手段及び特典決定手段（なお、この場合における特典は、ＡＲＴ状態への移行という特典を意味する）として機能する。 The main control board 71 also functions as a transition determination means, advantageous state control means, benefit determination means, and benefit granting means, as it conducts an ART lottery to determine whether to transition to the ART state, and transitions the gaming state to the ART state if the ART lottery is won. The main control board 71 also conducts a rank lottery if the ART lottery is won, determines the rank at the time of the ART win based on a lottery flag determined from the internal winning combination at the time of the ART win, and conducts a promotion lottery during the rank determination ART to determine the lottery state of the ART state from the rank at the time of the ART win, and therefore functions as a mode determination means, mode determination information determination means, and benefit determination means (note that the benefit in this case means the benefit of transitioning to the ART state).
また、主制御基板７１は、ＡＲＴ状態中に、ＡＲＴ当籤時のランク（より詳細には、当該ランクから決定される抽籤状態）に基づき、ＡＲＴ状態中にＣＺゲーム数の上乗せなどの特典を付与するため、特典付与手段として機能する。 In addition, the main control board 71 functions as a bonus awarding means for awarding bonuses such as an additional number of CZ games during the ART state based on the rank at the time of the ART draw (more specifically, the lottery state determined from that rank).
また、主制御基板７１は、ＡＲＴ抽籤に当籤すると、付与するＡＲＴ状態の権利数を決定して、メインＲＡＭ１０３に記憶するとともに、遊技状態をＡＲＴ状態に移行させると、メインＲＡＭ１０３に記憶されているＡＲＴ状態の権利を１つ消し去るため、権利管理手段として機能する。 In addition, when the ART lottery is won, the main control board 71 determines the number of ART state rights to be granted and stores this in the main RAM 103. Furthermore, when the game state is transitioned to the ART state, it erases one ART state right stored in the main RAM 103, thus functioning as a rights management means.
また、主制御基板７１は、ＣＺ中の遊技を管理してＣＺの残りゲーム数が０になるとＣＺを終了することから、高確率状態制御手段及び状態制御手段として機能する。 In addition, the main control board 71 manages play during the CZ and ends the CZ when the number of remaining games in the CZ reaches 0, thereby functioning as a high-probability state control means and a state control means.
また、副制御基板２００及び表示装置１１は、ＡＲＴ当籤時のランクを示唆する演出を行うとともに、一度のＡＲＴ当籤時に複数ストックした場合に、１つ目のストック分のＡＲＴ当籤時のランクは示唆する一方で、２つ目以降のストック分のＡＲＴ当籤時のランクは示唆しないため、演出手段として機能する。 In addition, the sub-control board 200 and display device 11 perform an effect that suggests the rank when an ART win occurs, and if multiple stocks are made in one ART win, they suggest the rank of the first stock when an ART win occurs, but do not suggest the rank of the second or subsequent stocks when an ART win occurs, thereby functioning as an effect means.
［ランク決めＡＲＴ中のランク昇格抽籤］
本実施形態のパチスロ１では、ＡＲＴ状態に移行した最初の遊技（ランク決めＡＲＴ）において、ＡＲＴ当籤時に決定していたランクを昇格して、ＡＲＴ状態中の抽籤状態を決定する。そして、パチスロ１では、ＡＲＴ状態中に、この抽籤状態に応じてＣＺゲーム数の上乗せやナビ高確ゲーム数を付与するため、抽籤状態に応じてＡＲＴ状態中の遊技性が異なることになる。
[Rank promotion lottery during Rank Determination ART]
In the pachislot 1 of this embodiment, in the first game (rank determination ART) after transitioning to the ART state, the rank determined at the time of the ART lottery is promoted to determine the lottery state during the ART state. Then, in the pachislot 1, the number of CZ games and the number of navigation high probability games are added according to the lottery state during the ART state, so the playability during the ART state differs depending on the lottery state.
ここで、パチスロ１では、抽籤状態を、ＡＲＴ当籤時のランク抽籤と、ランク決めＡＲＴ中の昇格抽籤という二段階の抽籤を経て決定するため、例えば、ランク抽籤の抽籤結果が好ましくない場合であっても、昇格抽籤の抽籤結果により好ましい結果となることがあり、ＡＲＴ状態中の遊技性を多様化することができる。また、ＡＲＴ当籤時のランク抽籤は、ＡＲＴ当籤時の内部当籤役（より詳細には、内部当籤役から定まる抽籤用フラグ）に基づき行われ、昇格抽籤は、ランク決めＡＲＴ中の内部当籤役（より詳細には、内部当籤役から定まる抽籤用フラグ）に基づき行われるため、例えば、強い役を契機にＡＲＴ抽籤に当籤した場合には、その後のＡＲＴ状態に期待を持てるだけでなく、弱い役を契機にＡＲＴ抽籤に当籤した場合であっても、ランク決めＡＲＴ中に強い役が当籤することでその後のＡＲＴ状態に期待を持てることができ、遊技の興趣が向上する。 Here, in Pachislot 1, the lottery state is determined through two stages of lottery: a rank lottery when the ART is drawn, and a promotion lottery during the rank-determining ART.Therefore, even if the result of the rank lottery is not favorable, the result of the promotion lottery may be favorable, thereby diversifying the playability during the ART state. Furthermore, when an ART lottery is won, the rank lottery is drawn based on the internal winning combination at the time of the ART win (more specifically, the lottery flag determined from the internal winning combination), and the promotion lottery is drawn based on the internal winning combination during the rank determination ART (more specifically, the lottery flag determined from the internal winning combination). Therefore, for example, if a strong combination triggers a win in the ART lottery, not only can players have hope for the subsequent ART state, but even if a weak combination triggers a win in the ART lottery, players can have hope for the subsequent ART state by winning a strong combination during the rank determination ART, increasing the enjoyment of the game.
また、ＡＲＴ状態中に抽籤状態に基づいてＣＺゲーム数の上乗せといった特典が付与された場合には、その後、ＣＺとＡＲＴ状態とのループが期待でき、遊技の興趣が更に向上する。 In addition, if a bonus such as an additional CZ game count is awarded based on the lottery state during the ART state, a loop between the CZ and ART states can be expected, further increasing the excitement of the game.
［主制御基板及び副制御基板が有する各種機能］
以上のような本実施形態のパチスロ１に特有の制御を実現するために、本実施形態のパチスロ１の主制御基板（主制御回路９０，メインＣＰＵ１０１）及び副制御基板（副制御回路２００，サブＣＰＵ２０１）は、次のような機能を有する。
[Various functions of the main control board and sub-control board]
In order to realize the control unique to the pachislot 1 of this embodiment as described above, the main control board (main control circuit 90, main CPU 101) and sub-control board (sub-control circuit 200, sub-CPU 201) of the pachislot 1 of this embodiment have the following functions.
主制御基板７１は、スタートスイッチ７９やストップスイッチ基板８０と接続され、図１に示す遊技の進行を制御する。それゆえ、主制御基板７１は、開始操作検出手段、図柄変動手段、内部当籤役決定手段、停止操作検出手段、リール停止制御手段（停止制御手段）及び入賞判定手段として機能する。 The main control board 71 is connected to the start switch 79 and stop switch board 80, and controls the progress of the game shown in Figure 1. Therefore, the main control board 71 functions as a start operation detection means, a symbol variation means, an internal winning combination determination means, a stop operation detection means, a reel stop control means (stop control means), and a winning determination means.
また、主制御基板７１は、ＡＲＴ抽籤を行いＡＲＴ状態に移行するか否かを決定し、ＡＲＴ抽籤に当籤した場合に遊技状態をＡＲＴ状態に移行するため、移行決定手段及び有利状態制御手段として機能する。また、主制御基板７１は、ＡＲＴ抽籤に当籤した場合にランク抽籤を行い、ＡＲＴ当籤時の内部当籤役から定まる抽籤用フラグに基づきＡＲＴ当籤時のランクを決定するため、モード決定情報決定手段として機能する。 The main control board 71 also functions as a transition determination means and an advantageous state control means, as it conducts an ART lottery to determine whether to transition to the ART state, and transitions the gaming state to the ART state if the ART lottery is won. The main control board 71 also functions as a mode determination information determination means, as it conducts a rank lottery if the ART lottery is won, and determines the rank at the time of the ART win based on the lottery flag determined from the internal winning combination at the time of the ART win.
また、主制御基板７１は、ランク決めＡＲＴ中に内部当籤役から定まる抽籤用フラグに基づき昇格抽籤を行い、ＡＲＴ当籤時のランクを昇格させてＡＲＴ状態中の抽籤状態を決定するため、モード決定手段として機能する。なお、本実施形態のパチスロ１では、ＡＲＴ状態の最初の１ゲームをランク決めＡＲＴとして昇格抽籤を行っているが、これに限られるものではなく、ＡＲＴ抽籤に当籤した遊技よりも後の遊技において昇格抽籤を行うこととしてもよい。 The main control board 71 also functions as a mode determination means, conducting a promotion lottery based on a lottery flag determined by an internal winning combination during the rank-determining ART, promoting the rank at the time of the ART winning and determining the lottery state during the ART state. In the pachislot 1 of this embodiment, the promotion lottery is conducted with the first game in the ART state as the rank-determining ART, but this is not limited to this, and the promotion lottery may be conducted in a game after the game in which the ART lottery was won.
また、主制御基板７１は、ＡＲＴ状態中に、昇格抽籤において決定された抽籤状態に基づき、ＣＺゲーム数の上乗せなどの特典を付与するため、特典付与手段として機能する。 In addition, the main control board 71 functions as a bonus awarding means to award bonuses such as an additional CZ game count based on the lottery status determined in the promotion lottery during the ART state.
［通常状態中の自力ＲＴ５移行時のＡＲＴ抽籤］
本実施形態のパチスロ１では、ＲＴ移行図柄に基づきＲＴ状態を移行しており、通常状態中に押し順に正解した場合、通常状態中であっても高ＲＴ状態であるＲＴ４状態やＲＴ５状態に移行することがある。例えば、図２６６（Ａ）に示すようにＲＴ４状態において「３択昇格リプ」が内部当籤役として決定された場合に、当籤した「３択昇格リプ」の押し順に正解すると、略称「強チャンスリプ（ＲＴ５移行図柄）」に係る図柄組合せが停止表示され（図２０５参照）、ＲＴ状態がＲＴ４状態からＲＴ５状態に移行する。
[ART lottery when transitioning to self-powered RT5 during normal mode]
In the pachislot 1 of this embodiment, the RT state is transitioned based on the RT transition symbol, and if the push order is correct during the normal state, even during the normal state, it may transition to the RT4 state or RT5 state, which is a high RT state. For example, as shown in FIG. 266 (A), when a "3-choice promotion lip" is determined as an internal winning role in the RT4 state, if the push order of the "3-choice promotion lip" that was drawn is correct, a symbol combination related to the abbreviation "strong chance lip (RT5 transition symbol)" is stopped and displayed (see FIG. 205), and the RT state transitions from the RT4 state to the RT5 state.
ここで、図２２６に示す通常時ＡＲＴ抽籤テーブルを参照すると、略称「強チャンスリプ（ＲＴ５移行図柄）」に係る図柄組合せが停止表示されたときの抽籤用フラグ「強チャンスリプ」は、通常時のＡＲＴ抽籤に当籤し易い抽籤用フラグであることが分かる。 Here, by referring to the normal time ART lottery table shown in Figure 226, we can see that the lottery flag "Strong Chance Lip" that appears when a symbol combination associated with the abbreviation "Strong Chance Lip (RT5 transition symbol)" is stopped and displayed is a lottery flag that makes it easier to win the normal time ART lottery.
また、ＲＴ５状態では、通常時のＡＲＴ抽籤に必ず当籤する抽籤用フラグ「７揃い」「ＢＡＲ揃い」に対応する「Ｆ＿７リプＡ」「Ｆ＿７リプＢ」「Ｆ＿ＢＡＲリプ」が内部当籤役として決定される確率が高い（図１８０参照）。そのため、通常状態中のＲＴ５状態は、通常状態中のＲＴ４状態に比べてＡＲＴ抽籤に当籤する確率が高い状態であるといえる。 In addition, in RT5 state, there is a high probability that "F_7 Lip A," "F_7 Lip B," and "F_BAR Lip," which correspond to the lottery flags "7 Align" and "BAR Align," which always win the ART lottery during normal times, will be determined as the internal winning combination (see Figure 180). Therefore, it can be said that the RT5 state during normal state has a higher probability of winning the ART lottery than the RT4 state during normal state.
また、図２６６（Ａ）に示すようにＲＴ５状態において「６択転落リプ」が内部当籤役として決定された場合に、当籤した「６択転落リプ」の押し順に不正解すると、略称「小山リプレイ（ＲＴ４移行図柄）」に係る図柄組合せが停止表示され、ＲＴ状態がＲＴ５状態からＲＴ４状態に移行（転落）してしまうが、当籤した「６択転落リプ」の押し順に正解するとコンビネーション名「Ｃ＿ＣＵリプ」に係る図柄組合せが停止表示され（図２０５参照）、結果、ＲＴ状態がＲＴ５状態のまま維持される。 Also, as shown in Figure 266 (A), when a "6-choice fall replay" is determined as the internal winning role in RT5 state, if the button press sequence for the winning "6-choice fall replay" is incorrect, a symbol combination called "Koyama replay (RT4 transition symbol)" will be displayed in a static state, and the RT state will transition (fall) from RT5 state to RT4 state; however, if the button press sequence for the winning "6-choice fall replay" is correct, a symbol combination with the combination name "C_CU replay" will be displayed in a static state (see Figure 205), and as a result, the RT state will remain in RT5 state.
ＲＴ状態をＲＴ５状態のまま維持できた場合には、ＲＴ５状態中の高確率で当籤するＡＲＴ抽籤をその後も受けることができ好適であるが、ＲＴ状態がＲＴ４状態に転落してしまった場合であっても、図２２３の状態別ＣＺ抽籤テーブルを参照すると、転落時に表示される略称「小山リプレイ」に係る図柄組合せに対応する抽籤用フラグ「弱チャンスリプ」は、ＲＴ状態の維持時に表示されるコンビネーション名「Ｃ＿ＣＵリプ」に係る図柄組合せに対応する「通常リプ」よりも通常時のＣＺ抽籤に当籤し易い。 If the RT state can be maintained as RT5, it is preferable because the ART lottery, which has a high probability of winning during RT5 state, can continue to be entered thereafter. However, even if the RT state falls to RT4 state, referring to the CZ lottery table by state in Figure 223, the lottery flag "Weak Chance Replay", which corresponds to the symbol combination associated with the abbreviation "Koyama Replay" displayed when the state falls, is more likely to win the normal CZ lottery than the "Normal Replay", which corresponds to the symbol combination associated with the combination name "C_CU Replay" displayed when the RT state is maintained.
このように本実施形態のパチスロ１では、ＲＴ４状態からＲＴ５状態に移行したタイミング（すなわち、ＲＴ５状態の入り口）でＡＲＴ抽籤の当籤に期待を持つことができ、また、ＲＴ５状態からＲＴ４状態に転落したタイミング（すなわち、ＲＴ５状態の出口）でＣＺ抽籤の当籤に期待を持つことができる。言い換えると、パチスロ１では、ＡＲＴ抽籤に高確率で当籤するＲＴ５状態への入り口と出口との双方において、特典（ＡＲＴ状態やＣＺ）の付与が期待できる。 In this way, with the pachislot 1 of this embodiment, you can hope for a winning ART lottery when you transition from RT4 state to RT5 state (i.e., the entrance to RT5 state), and you can hope for a winning CZ lottery when you fall from RT5 state to RT4 state (i.e., the exit from RT5 state). In other words, with the pachislot 1, you can hope for a bonus (ART state or CZ) both at the entrance to and exit from the RT5 state, which has a high probability of winning the ART lottery.
なお、本実施形態のパチスロ１では、通常状態中は何らの報知（ナビ）を行わない例を示しているが、通常状態中も所定の報知を行うこととしてもよい。図２６６（Ｂ）は、通常状態中のナビ制御の一例を示す図である。図２６６（Ｂ）に示すように、パチスロ１は、通常状態中のナビ状態として、通常ナビ状態と非ナビ状態とを備えることができる。 In this embodiment, the pachislot 1 shows an example in which no notification (navigation) is performed during the normal state, but it is also possible to perform predetermined notifications during the normal state. Figure 266 (B) is a diagram showing an example of navigation control during the normal state. As shown in Figure 266 (B), the pachislot 1 can have a normal navigation state and a non-navigation state as navigation states during the normal state.
通常ナビ状態とは、一定の範囲で遊技者に対して押し順を報知する状態であり、非ナビ状態とは、何らの報知も行わない状態である。一定の範囲は任意であるが、パチスロ１では、例えば、ＲＴ５状態に移行するための「３択昇格リプ」の当籤時に正解の押し順を報知することができる。このようにすることで、通常ナビ状態中は、ＡＲＴ抽籤に高確率で当籤するＲＴ５状態への移行が容易になる。 Normal navigation mode is a mode in which the player is notified of the button press order within a certain range, while non-navigation mode is a mode in which no notification is made. The certain range is arbitrary, but in pachislot 1, for example, the correct button press order can be notified when the "3-choice promotion reply" to transition to RT5 mode is won. This makes it easier to transition to RT5 mode, which has a high probability of winning the ART lottery, during normal navigation mode.
また、通常ナビ状態中は、「３択昇格リプ」の当籤時の報知に代えて又は加えて、ＲＴ４状態への転落を回避するための「６択転落リプ」の当籤時に正解の押し順を報知することとしてもよい。このようにすることで、通常ナビ状態中は、一度ＲＴ５状態に移行できると、その後、ＲＴ４状態への転落を回避しつつ、ＲＴ５状態のＡＲＴ抽籤を受けることができる。 Also, during normal navigation state, instead of or in addition to the notification when a "3-choice promotion reply" is drawn, the correct button press sequence may be announced when a "6-choice fall reply" is drawn to avoid falling into RT4 state. By doing this, once you are able to transition to RT5 state during normal navigation state, you can then participate in the ART lottery for RT5 state while avoiding falling into RT4 state.
なお、通常状態中に非ナビ状態から通常ナビ状態に移行させるための方法は任意であり、例えば、抽籤用フラグに基づいて抽籤により決定することとしてもよく、また、ＲＴ５状態へ唯一移行することができるＲＴ４状態に移行したタイミングで所定の確率で通常ナビ状態にすることとしてもよい。ここで、図１７８を参照すると、ＲＴ４状態へは、ＲＴ２状態中の「６択突入リプ」の当籤時に押し順に正解することで（略称「小山リプレイ」に係る図柄組合せが停止表示され）移行する。そのため、例えば、パチスロ１の主制御回路９０は、ＲＴ２状態からＲＴ４状態に移行したタイミングで通常ナビ状態に移行するか否かを決定することとしてもよい。 The method for transitioning from the non-navigation state to the normal navigation state during the normal state is arbitrary; for example, it may be determined by lottery based on a lottery flag, or the normal navigation state may be entered with a predetermined probability when the machine transitions to the RT4 state, which is the only state that can transition to the RT5 state. Referring to FIG. 178, the RT4 state is entered by pressing the correct buttons in the correct order when the "6-choice entry replay" is drawn during the RT2 state (the symbol combination referred to as "Koyama replay" is displayed as a stopped symbol). Therefore, for example, the main control circuit 90 of the pachislot 1 may determine whether or not to transition to the normal navigation state when the machine transitions from the RT2 state to the RT4 state.
また、通常ナビ状態から非ナビ状態に移行させるための方法も任意であり、例えば、抽籤用フラグに基づいて抽籤により決定することとしてもよく、また、通常ナビ状態中の遊技が所定回数行われることを条件に通常ナビ状態から非ナビ状態に移行させることとしてもよく、また、通常ナビ状態中に行った報知の回数が特定回数に達することを条件に通常ナビ状態から非ナビ状態に移行させることとしてもよい。 The method for transitioning from the normal navigation state to the non-navigation state is also arbitrary; for example, it may be determined by lottery based on a lottery flag, or the normal navigation state may be transitioned to the non-navigation state on the condition that a predetermined number of plays are played in the normal navigation state, or the normal navigation state may be transitioned to the non-navigation state on the condition that a specific number of notifications are made during the normal navigation state.
また、本実施形態のパチスロ１では、「Ｆ＿７リプＡ」「Ｆ＿７リプＢ」「Ｆ＿ＢＡＲリプ」が内部当籤役として決定されると、停止操作の態様に関わらず略称「７揃いリプ」「ＢＡＲ揃いリプ」に係る図柄組合せが停止表示される（図２０５参照）が、これに限られるものではない。すなわち、「Ｆ＿７リプＡ」「Ｆ＿７リプＢ」「Ｆ＿ＢＡＲリプ」が内部当籤役として決定された場合に、停止操作の態様が予め定められた態様である場合（例えば、押し順に正解すると）略称「７揃いリプ」「ＢＡＲ揃いリプ」に係る図柄組合せが停止表示され、停止操作の態様が予め定められた態様ではない場合（例えば、押し順に不正解すると）略称「７揃いリプ」「ＢＡＲ揃いリプ」に係る図柄組合せが停止表示されない（例えば、略称「フェイクリプ」に係る図柄組合せが停止表示される）こととしてもよい。 In addition, in the pachislot 1 of this embodiment, when "F_7 Lip A," "F_7 Lip B," or "F_BAR Lip" is determined as the internal winning combination, the symbol combinations corresponding to the abbreviations "7-match Lip" and "BAR-match Lip" are displayed as stopped symbols regardless of the type of stop operation (see FIG. 205), but this is not limited to this. In other words, when "F_7 Lip A," "F_7 Lip B," or "F_BAR Lip" is determined as the internal winning combination, if the type of stop operation is a predetermined type (for example, if the button presses are correct), the symbol combinations corresponding to the abbreviations "7-match Lip" and "BAR-match Lip" are displayed as stopped symbols, but if the type of stop operation is not a predetermined type (for example, if the button presses are incorrect), the symbol combinations corresponding to the abbreviations "7-match Lip" and "BAR-match Lip" are not displayed as stopped symbols (for example, the symbol combination corresponding to the abbreviation "Fake Lip" is displayed as stopped symbols).
この場合、ＲＴ５状態中に「Ｆ＿７リプＡ」「Ｆ＿７リプＢ」「Ｆ＿ＢＡＲリプ」が内部当籤役として決定されると、リール停止時に抽籤用フラグを決定し、当該抽籤用フラグによりＡＲＴ抽籤を行うことになる。すなわち、主制御回路９０は、ＲＴ５状態中に「Ｆ＿７リプＡ」「Ｆ＿７リプＢ」「Ｆ＿ＢＡＲリプ」が内部当籤役として決定された場合、略称「７揃いリプ」「ＢＡＲ揃いリプ」に係る図柄組合せが停止表示されると、抽籤用フラグ「７揃い」「ＢＡＲ揃い」に基づいてＡＲＴ抽籤を行う。 In this case, if "F_7 Lip A," "F_7 Lip B," or "F_BAR Lip" is determined as the internal winning combination during RT5 state, a lottery flag will be determined when the reels stop, and an ART lottery will be conducted based on that lottery flag. In other words, if "F_7 Lip A," "F_7 Lip B," or "F_BAR Lip" is determined as the internal winning combination during RT5 state, the main control circuit 90 will conduct an ART lottery based on the lottery flags "7 Line Up" and "BAR Line Up" when the symbol combinations corresponding to the abbreviations "7 Line Up Lip" and "BAR Line Up Lip" are stopped and displayed.
また、このように「Ｆ＿７リプＡ」「Ｆ＿７リプＢ」「Ｆ＿ＢＡＲリプ」を押し順役として用いる場合、上述の通常ナビ状態中に正解の押し順を報知することとしてもよい。これにより、通常ナビ状態中は、ＲＴ５状態中に高確率でＡＲＴ抽籤に当籤することになるが、非ナビ状態中は、ＲＴ５状態中に押し順に正解しないとＡＲＴ抽籤に当籤しなくなり、遊技性が多様化する。 Furthermore, when "F_7 RIP A," "F_7 RIP B," and "F_BAR RIP" are used as the pressing order in this way, the correct pressing order may be announced during the normal navigation state described above. This means that during the normal navigation state, there is a high probability of winning the ART lottery during the RT5 state, but during the non-navigation state, if the pressing order is not correct during the RT5 state, the ART lottery will not be won, diversifying the gameplay.
なお、本実施形態のパチスロ１では、通常状態中にＡＲＴ抽籤に当籤すると、遊技状態をＡＲＴ前兆に移行し、その後、ＡＲＴ準備中を経て遊技状態をＡＲＴ状態に移行することにしている。この点、ＲＴ５状態は、ＡＲＴ状態が行われる高ＲＴ状態であるため、ＲＴ５状態の入り口である、抽籤用フラグ「強チャンスリプ」に基づく通常時のＡＲＴ抽籤に当籤した場合、又はＲＴ５状態中に抽籤用フラグ「７揃い」「ＢＡＲ揃い」に基づく通常所のＡＲＴ抽籤に当籤した場合には、ＡＲＴ前兆に移行することなく、ＡＲＴ状態に移行させることとしてもよい。 In the pachislot 1 of this embodiment, if an ART lottery is won during normal mode, the game state transitions to ART precursor, and then transitions to ART preparation mode before transitioning to the ART state. In this regard, since the RT5 state is a high RT state in which the ART state is implemented, if a player wins a normal ART lottery based on the lottery flag "Strong Chance Rep", which is the entrance to the RT5 state, or if a player wins a normal ART lottery based on the lottery flags "7 Align" or "BAR Align" during the RT5 state, the game state may transition to the ART state without transitioning to the ART precursor.
［主制御基板及び副制御基板が有する各種機能］
以上のような本実施形態のパチスロ１に特有の制御を実現するために、本実施形態のパチスロ１の主制御基板（主制御回路９０，メインＣＰＵ１０１）及び副制御基板（副制御回路２００，サブＣＰＵ２０１）は、次のような機能を有する。
[Various functions of the main control board and sub-control board]
In order to realize the control unique to the pachislot 1 of this embodiment as described above, the main control board (main control circuit 90, main CPU 101) and sub-control board (sub-control circuit 200, sub-CPU 201) of the pachislot 1 of this embodiment have the following functions.
主制御基板７１は、スタートスイッチ７９やストップスイッチ基板８０と接続され、図１に示す遊技の進行を制御する。それゆえ、主制御基板７１は、開始操作検出手段、図柄変動手段、内部当籤役決定手段、停止操作検出手段、リール停止制御手段（停止制御手段）及び入賞判定手段として機能する。 The main control board 71 is connected to the start switch 79 and stop switch board 80, and controls the progress of the game shown in Figure 1. Therefore, the main control board 71 functions as a start operation detection means, a symbol variation means, an internal winning combination determination means, a stop operation detection means, a reel stop control means (stop control means), and a winning determination means.
また、主制御基板７１は、ＲＴ４状態中に略称「強チャンスリプ（ＲＴ５移行図柄）」に係る図柄組合せが停止表示されると、ＲＴ状態をＲＴ５状態に移行させ、ＲＴ５状態中に略称「小山リプレイ（ＲＴ４移行図柄）」に係る図柄組合せが停止表示されると、ＲＴ状態をＲＴ４状態に移行させるため、ＲＴ移行手段として機能する。 In addition, the main control board 71 functions as an RT transition means, transitioning the RT state to the RT5 state when a symbol combination abbreviated as "Strong Chance Replay (RT5 transition symbol)" is displayed in a stopped state during the RT4 state, and transitioning the RT state to the RT4 state when a symbol combination abbreviated as "Koyama Replay (RT4 transition symbol)" is displayed in a stopped state during the RT5 state.
また、主制御基板７１は、抽籤用フラグに基づきＡＲＴ抽籤やＣＺ抽籤を行っており、この抽籤に当籤すると、遊技状態をＡＲＴ状態やＣＺ状態に移行するため、付与決定手段及び特典付与手段として機能する。なお、主制御基板７１が行うＡＲＴ抽籤は、「３択昇格リプ」の当籤時に略称「強チャンスリプ」に係る図柄組合せが停止表示されると、所定の確率で当籤し、また、「Ｆ＿７リプＡ」「Ｆ＿７リプＢ」「Ｆ＿ＢＡＲリプ」の当籤時（押し順役として用いる場合には、略称「７揃いリプ」「ＢＡＲ揃いリプ」に係る図柄組合せの停止表示時）には、必ず当籤する。また、主制御基板７１が行うＣＺ抽籤は、「６択転落リプ」当籤時に略称「小山リプ」に係る図柄組合せが停止表示されると、コンビネーション名「Ｃ＿ＣＵリプ」に係る図柄組合せが停止表示された場合よりも高い確率で当籤する。 The main control board 71 also conducts ART lotteries and CZ lotteries based on lottery flags, and if a lottery is won, the game state transitions to ART state or CZ state, thereby functioning as a grant determination means and a bonus granting means. The ART lottery conducted by the main control board 71 wins with a predetermined probability when a symbol combination corresponding to the abbreviation "Strong Chance Lip" is displayed when a "3-choice promotion lip" is won, and also always wins when "F_7 Lip A," "F_7 Lip B," or "F_BAR Lip" is won (when used as a push order role, when a symbol combination corresponding to the abbreviations "7-match Lip" or "BAR-match Lip" is displayed). Furthermore, when the CZ lottery performed by the main control board 71 wins the "6-choice fall lip" and a symbol combination with the abbreviation "Koyama lip" is displayed, the probability of winning is higher than when a symbol combination with the combination name "C_CU lip" is displayed.
また、主制御基板７１は、通常状態中に通常ナビ状態に移行するか否かを決定し、通常ナビ状態中は、一定の範囲で押し順を報知するため、報知決定手段、通常時報知制御手段及び報知手段として機能する。なお、押し順の報知は、液晶などのサブ側で制御する装置により行うこともでき、この場合には、副制御基板７２も報知手段として機能する。 The main control board 71 also determines whether to transition to the normal navigation state during normal operation, and during normal navigation operation, notifies the button press order within a certain range, functioning as a notification determination means, normal notification control means, and notification means. Notification of the button press order can also be performed by a device controlled on the sub-side, such as an LCD screen, in which case the sub-control board 72 also functions as a notification means.
［ＲＴ３状態への移行を契機としたＡＲＴ状態への移行］
本実施形態のパチスロ１では、ＲＴ移行図柄に基づきＲＴ状態を移行しており、ＲＴ２状態に略称「弱チェリプ（ＲＴ３移行図柄）」に係る図柄組合せが停止表示されると、ＲＴ状態がＲＴ３状態に移行し、また、ＡＲＴ状態のセット数のストックという特典が付与される（図２０９（Ｂ－２）参照）。なお、略称「弱チェリプ（ＲＴ３移行図柄）」に係る図柄組合せは、「Ｆ＿弱チェリプ」が内部当籤役として決定された場合に停止表示されるため、ＲＴ状態がＲＴ３状態に移行することと、ＲＴ２状態中に略称「弱チェリプ（ＲＴ３移行図柄）」に係る図柄組合せが停止表示されることと、ＲＴ２状態中に「Ｆ＿弱チェリプ」が内部当籤役として決定されることとは、同じことを意味する。
[Transition to ART state triggered by transition to RT3 state]
In the pachislot 1 of this embodiment, the RT state is transitioned based on the RT transition symbol, and when a symbol combination abbreviated as "Weak Cherry (RT3 transition symbol)" is stopped and displayed in the RT2 state, the RT state transitions to the RT3 state, and a special benefit of stocking the number of sets in the ART state is granted (see FIG. 209 (B-2)). Note that the symbol combination abbreviated as "Weak Cherry (RT3 transition symbol)" is stopped and displayed when "F_Weak Cherry" is determined as the internal winning combination, so the transition of the RT state to the RT3 state, the stop and display of a symbol combination abbreviated as "Weak Cherry (RT3 transition symbol)" during the RT2 state, and the determination of "F_Weak Cherry" as the internal winning combination during the RT2 state mean the same thing.
また、本実施形態では、ＲＴ状態がＲＴ３状態に移行することを契機に、必ずＡＲＴ状態のセット数を付与することとしているが、これに限られるものではなく、ＲＴ状態がＲＴ３状態に移行した場合に、所定の確率でＡＲＴ状態のセット数を付与することとしてもよい。 In addition, in this embodiment, when the RT state transitions to the RT3 state, the set number for the ART state is always awarded, but this is not limited to this, and when the RT state transitions to the RT3 state, the set number for the ART state may be awarded with a predetermined probability.
ここで、ＲＴ３状態中は、「Ｆ＿弱チェリプ」が高確率（１８７５２／６５５３６）で内部当籤役として決定されるため（図１８０参照）、ＲＴ３状態に移行できた場合には略称「弱チェリプ」に係る図柄組合せが頻繁に表示されることになる。遊技者にとってみれば、略称「弱チェリプ」に係る図柄組合せが頻繁に表示されることで、ＲＴ３状態中であること、すなわち、ＡＲＴ状態のストックが付与されていることについて期待感を抱くことになる。このように本実施形態のパチスロ１では、「Ｆ＿弱チェリプ」が連続して内部当籤役として決定されている場合に、ＡＲＴ状態のストックという特典が付与されている期待感を抱くことができる。 Here, during the RT3 state, "F_Weak Cherry" is determined as the internal winning combination with a high probability (18752/65536) (see Figure 180), so if the transition to the RT3 state is successful, the symbol combination referred to as "Weak Cherry" will be frequently displayed. From the player's perspective, the frequent display of symbol combinations referred to as "Weak Cherry" will give the player a sense of anticipation that the RT3 state is in progress, that is, that the stock of the ART state has been granted. In this way, with the pachislot 1 of this embodiment, if "F_Weak Cherry" is determined as the internal winning combination consecutively, the player can have a sense of anticipation that the privilege of the stock of the ART state has been granted.
また、パチスロ１では、「Ｆ＿弱チェリプ」を所定の確率で内部当籤役として決定するものの、略称「弱チェリプ」に係る図柄組合せが停止表示されても、他のＲＴ状態に移行しないＲＴ状態として、ＲＴ１状態を有する。ここで、このようなＲＴ１状態を有しない場合、略称「弱チェリプ」に係る図柄組合せが停止表示されると、ＲＴ３状態に移行してしまうことになるため、「Ｆ＿弱チェリプ」が連続して当籤するか否かに関わらず、一度の略称「弱チェリプ」に係る図柄組合せの停止表示から、ＡＲＴ状態のストックという特典が付与されている期待感を抱くことができてしまう。これに対して、略称「弱チェリプ」に係る図柄組合せが停止表示されてもＲＴ３状態に移行しないＲＴ状態を設けることで、「Ｆ＿弱チェリプ」の連続当籤から初めてＲＴ３状態に滞在中であることを期待できるようになり、結果、「Ｆ＿弱チェリプ」の連続当籤から初めてＡＲＴ状態のストックという特典が付与されている期待感を抱くことができる。 In addition, Pachislot 1 has an RT1 state, which is an RT state in which "F_Weak Cherry" is determined as an internal winning role with a predetermined probability, but does not transition to another RT state even if a symbol combination corresponding to the abbreviation "Weak Cherry" is displayed. If this RT1 state were not present, the device would transition to an RT3 state when a symbol combination corresponding to the abbreviation "Weak Cherry" is displayed, and therefore, regardless of whether "F_Weak Cherry" is consecutively won, the display of a symbol combination corresponding to the abbreviation "Weak Cherry" would create an expectation that the privilege of stocking into the ART state has been granted. In contrast to this, by providing an RT state that does not transition to RT3 state even when a symbol combination related to the abbreviation "Weak Cherry" is stopped and displayed, it becomes possible to expect that you will be staying in RT3 state for the first time since consecutive wins of "F_Weak Cherry", and as a result, you can have the expectation that you will be granted the privilege of stocking in ART state for the first time since consecutive wins of "F_Weak Cherry".
また、ＲＴ３状態への移行を契機に付与される特典は、高ＲＴ状態中に行うＡＲＴ状態であるところ、高ＲＴ状態中は、略称「弱チェリプ」に係る図柄組合せが停止表示されることになる「Ｆ＿弱チェリプ」を内部当籤役として決定することがなく（図１８０参照）、パチスロ１では、高ＲＴ状態からＲＴ３状態に移行することがない。これにより、それぞれのＲＴ状態の役割を明確にすることができる。 Furthermore, the bonus granted upon transition to the RT3 state is the ART state that takes place during the high RT state, but during the high RT state, "F_Weak Cherry" - in which a symbol combination related to the abbreviation "Weak Cherry" is displayed as a stopped symbol - is not determined as an internal winning combination (see Figure 180), and the pachislot 1 does not transition from the high RT state to the RT3 state. This makes it possible to clarify the role of each RT state.
なお、ＲＴ３状態中は、「Ｆ＿弱チェリプ」が内部当籤役として決定される確率が高いが、ＲＴ３状態中の「Ｆ＿弱チェリプ」当籤に伴う各種の抽籤は、任意に設定することができる。すなわち、ＲＴ３状態中の「Ｆ＿弱チェリプ」の当籤時には、ＡＲＴ抽籤及びＣＺ抽籤に必ず非当籤（又は抽籤自体を行わない）することとしてもよく、また、ＲＴ３状態中であっても「Ｆ＿弱チェリプ」の当籤時にＡＲＴ抽籤及びＣＺ抽籤に所定の確率で当籤することとしてもよい。なお、ＲＴ３状態中の「Ｆ＿弱チェリプ」の当籤時におけるＡＲＴ抽籤及びＣＺ抽籤の当籤確率は、図２２３に示す状態別ＣＺ抽籤テーブル又は図２２６に示す通常時ＡＲＴ抽籤テーブルにおける抽籤用フラグ「弱チェリー」に対応する抽籤値を規定することで、任意に設定することができる。 Note that while there is a high probability that "F_Weak Cherry" will be determined as the internal winning combination during RT3 state, the various lotteries that accompany winning "F_Weak Cherry" during RT3 state can be set arbitrarily. That is, when "F_Weak Cherry" is won during RT3 state, the ART lottery and CZ lottery may always be unsuccessful (or no lottery may be held at all), or, even during RT3 state, when "F_Weak Cherry" is won, the ART lottery and CZ lottery may be won with a predetermined probability. In addition, the winning probability of the ART lottery and CZ lottery when "F_Weak Cherry" is drawn during RT3 state can be set arbitrarily by specifying the lottery value corresponding to the lottery flag "Weak Cherry" in the state-specific CZ lottery table shown in Figure 223 or the normal time ART lottery table shown in Figure 226.
［主制御基板及び副制御基板が有する各種機能］
以上のような本実施形態のパチスロ１に特有の制御を実現するために、本実施形態のパチスロ１の主制御基板（主制御回路９０，メインＣＰＵ１０１）及び副制御基板（副制御回路２００，サブＣＰＵ２０１）は、次のような機能を有する。
[Various functions of the main control board and sub-control board]
In order to realize the control unique to the pachislot 1 of this embodiment as described above, the main control board (main control circuit 90, main CPU 101) and sub-control board (sub-control circuit 200, sub-CPU 201) of the pachislot 1 of this embodiment have the following functions.
主制御基板７１は、スタートスイッチ７９やストップスイッチ基板８０と接続され、図１に示す遊技の進行を制御する。それゆえ、主制御基板７１は、開始操作検出手段、図柄変動手段、内部当籤役決定手段、停止操作検出手段、リール停止制御手段（停止制御手段）及び入賞判定手段として機能する。 The main control board 71 is connected to the start switch 79 and stop switch board 80, and controls the progress of the game shown in Figure 1. Therefore, the main control board 71 functions as a start operation detection means, a symbol variation means, an internal winning combination determination means, a stop operation detection means, a reel stop control means (stop control means), and a winning determination means.
また、主制御基板７１は、無限ＲＴ状態中に略称「弱チェリプ（ＲＴ３移行図柄）」に係る図柄組合せが停止表示されると、ＲＴ状態をＲＴ３状態に移行させる一方で、有限ＲＴ状態中に略称「弱チェリプ（ＲＴ３移行図柄）」に係る図柄組合せが停止表示されても、ＲＴ状態を移行させずに維持し、また、ＲＴ３状態中に２０回の遊技が行われると、ＲＴ状態をＲＴ３状態からＲＴ０状態に移行させるため、ＲＴ移行手段として機能する。 In addition, the main control board 71 transitions the RT state to the RT3 state when a symbol combination abbreviated as "Weak Cherry (RT3 transition symbol)" is displayed in a static state during the infinite RT state, while maintaining the RT state without transitioning even when a symbol combination abbreviated as "Weak Cherry (RT3 transition symbol)" is displayed in a static state during the finite RT state. Furthermore, when 20 plays are played during the RT3 state, the main control board 71 transitions the RT state from the RT3 state to the RT0 state, thus functioning as an RT transition means.
また、主制御基板７１は、ＲＴ状態がＲＴ３状態に移行すると、ＡＲＴ状態のセット数を付与するとともに、その後、ＲＴ状態がＲＴ３状態から高ＲＴ状態に移行すると遊技状態をＡＲＴ状態に移行することから、付与決定手段及び特典付与手段として機能する。 In addition, when the RT state transitions to the RT3 state, the main control board 71 awards the number of sets in the ART state, and then when the RT state transitions from the RT3 state to the high RT state, it transitions the game state to the ART state, thereby functioning as an award determination means and a bonus award means.
［押し順ベル当籤時の制御］
本実施形態のパチスロ１では、押し順ベルの当籤時に停止操作の順序（押し順）に応じて有効ライン上に停止表示する図柄組合せを異ならせる。通常のＡＲＴ機では、押し順ベル当籤時の押し順が不正解である場合、何らかの不利益（例えば、ＲＴ状態の移行）を受けることになるが、本実施形態のパチスロ１では、押し順が不正解の場合であっても、何らの不利益も受けないことがある。以下、図２６７～図２６９を参照して、本実施形態のパチスロ１における押し順ベル当籤時の制御について説明する。
[Control when the push order bell is drawn]
In the pachislot 1 of this embodiment, when the push order bell is drawn, the symbol combination displayed on the pay line is changed depending on the order of the stop operation (push order). In a normal ART machine, if the push order when the push order bell is drawn is incorrect, some kind of disadvantage (for example, transition to the RT state) will be incurred, but in the pachislot 1 of this embodiment, even if the push order is incorrect, there may be no disadvantage. Below, with reference to Figures 267 to 269, the control when the push order bell is drawn in the pachislot 1 of this embodiment will be explained.
なお、以下において「１停ミス」とは、第１停止操作で操作すべきストップボタンの種別を間違えること（言い換えると、１番目の押し順を間違えること）をいい、同様に「２停ミス」は、第２停止操作で操作すべきストップボタンの種別を間違えること（言い換えると、２番目の押し順を間違えること）をいい、また、「３停ミス」は、第３停止操作で操作すべきストップボタンの種別を間違えること（言い換えると、３番目の押し順を間違えること）をいう。また、反対に、第１停止操作で操作すべきストップボタンの種別が正しいこと（言い換えると、１番目の押し順が正しいこと）を、「１停正解」といい、第２停止操作で操作すべきストップボタンの種別が正しいこと（言い換えると、２番目の押し順が正しいこと）を、「２停正解」といい、第３停止操作で操作すべきストップボタンの種別が正しいこと（言い換えると、３番目の押し順が正しいこと）を、「３停正解」という。 In the following, a "first stop error" refers to selecting the wrong type of stop button for the first stop operation (in other words, pressing the wrong button in the first order), a "second stop error" refers to selecting the wrong type of stop button for the second stop operation (in other words, pressing the wrong button in the second order), and a "third stop error" refers to selecting the wrong type of stop button for the third stop operation (in other words, pressing the wrong button in the third order). Conversely, selecting the correct type of stop button for the first stop operation (in other words, pressing the correct button in the first order) is referred to as a "first stop correct," selecting the correct type of stop button for the second stop operation (in other words, pressing the correct button in the second order) is referred to as a "second stop correct," and selecting the correct type of stop button for the third stop operation (in other words, pressing the correct button in the third order) is referred to as a "third stop correct."
また、図２６７において、コンビネーション名「Ｃ＿ＴＰベル」とは、略称「ベル」に係る図柄組合せのうちのコンビネーション名「Ｃ＿ＴＰベル＿０１」～「Ｃ＿ＴＰベル＿１８」をいい、コンビネーション名「Ｃ＿ＣＴベル」とは、略称「ベル」に係る図柄組合せのうちのコンビネーション名「Ｃ＿ＣＴベル＿０１」～「Ｃ＿ＣＴベル＿０６」をいい、コンビネーション名「Ｃ＿ＣＵベル」とは、略称「ベル」に係る図柄組合せのうちのコンビネーション名「Ｃ＿ＣＵベル＿０１」～「Ｃ＿ＣＵベル＿１８」をいい、コンビネーション名「Ｃ＿ＢＴベル」とは、略称「ベル」に係る図柄組合せのうちのコンビネーション名「Ｃ＿ＢＴベル＿０１」～「Ｃ＿ＢＴベル＿０９」をいい、コンビネーション名「Ｃ＿ＣＤベル」とは、略称「ベル」に係る図柄組合せのうちのコンビネーション名「Ｃ＿ＣＤベルＡＡＡ＿０１」～「Ｃ＿ＣＤベルＢＢＢ」をいう。 In addition, in Figure 267, the combination name "C_TP Bell" refers to the combination names "C_TP Bell_01" to "C_TP Bell_18" among the symbol combinations related to the abbreviation "Bell", the combination name "C_CT Bell" refers to the combination names "C_CT Bell_01" to "C_CT Bell_06" among the symbol combinations related to the abbreviation "Bell", and the combination name "C_CU Bell" refers to the combination names "C_CT Bell_01" to "C_CT Bell_06" among the symbol combinations related to the abbreviation "Bell". The combination name "C_CU Bell_01" to "C_CU Bell_18" are the combination names among the combinations, the combination name "C_BT Bell" refers to the combination names "C_BT Bell_01" to "C_BT Bell_09" among the symbol combinations associated with the abbreviation "Bell", and the combination name "C_CD Bell" refers to the combination names "C_CD Bell AAA_01" to "C_CD Bell BBB" among the symbol combinations associated with the abbreviation "Bell".
また、コンビネーション名「Ｃ＿左移行役」とは、略称「ＲＴ０移行図柄」に係る図柄組合せのうちのコンビネーション名「Ｃ＿左移行役＿０１」～「Ｃ＿左移行役＿０３」をいい、コンビネーション名「Ｃ＿中移行役」とは、略称「ＲＴ０移行図柄」に係る図柄組合せのうちのコンビネーション名「Ｃ＿中移行役Ａ＿０１」～「Ｃ＿中移行役Ｂ＿０６」をいい、コンビネーション名「Ｃ＿右移行役」とは、略称「ＲＴ０移行図柄」に係る図柄組合せのうちのコンビネーション名「Ｃ＿右移行役＿０１」～「Ｃ＿右移行役＿０６」をいう。 In addition, the combination name "C_left transition role" refers to the combination names "C_left transition role_01" to "C_left transition role_03" among the symbol combinations related to the abbreviation "RT0 transition symbol," the combination name "C_middle transition role" refers to the combination names "C_middle transition roleA_01" to "C_middle transition roleB_06" among the symbol combinations related to the abbreviation "RT0 transition symbol," and the combination name "C_right transition role" refers to the combination names "C_right transition role_01" to "C_right transition role_06" among the symbol combinations related to the abbreviation "RT0 transition symbol."
また、コンビネーション名「Ｒ＿３ｒｄ移行」とは、略称「ＲＴ２移行図柄」に係る図柄組合せのうちのコンビネーション名「Ｒ＿３ｒｄ移行＿０１」～「Ｒ＿３ｒｄ移行＿１８」をいい、コンビネーション名「Ｒ＿２ｎｄ移行」とは、略称「ＲＴ２移行図柄」に係る図柄組合せのうちのコンビネーション名「Ｒ＿２ｎｄ移行＿０１」～「Ｒ＿２ｎｄ移行＿０９」をいい、コンビネーション名「Ｒ＿１ｓｔ移行」とは、略称「ＲＴ２移行図柄」に係る図柄組合せのうちのコンビネーション名「Ｒ＿１ｓｔ移行＿０１」～「Ｒ＿１ｓｔ移行＿１８」をいう（図１９７～図２０４参照）。 In addition, the combination name "R_3rd Transition" refers to the combination names "R_3rd Transition_01" to "R_3rd Transition_18" among the symbol combinations associated with the abbreviation "RT2 Transition Symbol," the combination name "R_2nd Transition" refers to the combination names "R_2nd Transition_01" to "R_2nd Transition_09" among the symbol combinations associated with the abbreviation "RT2 Transition Symbol," and the combination name "R_1st Transition" refers to the combination names "R_1st Transition_01" to "R_1st Transition_18" among the symbol combinations associated with the abbreviation "RT2 Transition Symbol" (see Figures 197 to 204).
図２６７は、押し順ベル当籤時の押し順と停止表示される図柄組合せとの対応関係を示す図である。図２６７に示すように、内部当籤役「押し順ベル（「Ｆ＿１２３ベルＡ」～「Ｆ＿３２１ベルＢ」）」は、押し順に応じて表示される図柄組合せが異なり、押し順が正解である場合には、コンビネーション名「Ｃ＿ＴＰベル」に係る図柄組合せのうちの図１８３～図１９６に示した表示可能な図柄組合せのいずれかが有効ラインに沿って表示される。 Figure 267 is a diagram showing the correspondence between the push order and the symbol combination that stops and is displayed when the push order bell is won. As shown in Figure 267, the symbol combination displayed for the internal winning role "Push Order Bell ("F_123 Bell A" to "F_321 Bell B")" varies depending on the push order, and if the push order is correct, one of the symbol combinations associated with the combination name "C_TP Bell" that can be displayed, as shown in Figures 183 to 196, will be displayed along the active line.
一方、押し順が正解でない場合には、押し順を間違えた順番に応じて停止表示される図柄組合せが異なり、１停ミス時には、コンビネーション名「Ｃ＿ＣＤベル」又は略称「ＲＴ２移行図柄（「Ｒ＿３ｒｄ移行」「Ｒ＿２ｎｄ移行」「Ｒ＿１ｓｔ移行」）」に係る図柄組合せのうちの、図２６７に示す図柄組合せが停止表示される。例えば、内部当籤役が「Ｆ＿１２３ベルＡ」～「Ｆ＿１３２ベルＢ」である場合、１番目の正解の押し順は、左であるため、押し順が「１２３」「１３２」であるときは１停正解となり、押し順が「２１３」「２３１」「３１２」「３２１」であるときは１停ミスとなる。 On the other hand, if the button presses are incorrect, the symbol combination displayed will differ depending on the order in which the buttons were pressed. When a single miss occurs, the symbol combination shown in Figure 267 will be displayed among the symbol combinations associated with the combination name "C_CD Bell" or abbreviated as "RT2 Transition Symbols ("R_3rd Transition", "R_2nd Transition", "R_1st Transition")." For example, if the internal winning combination is "F_123 Bell A" to "F_132 Bell B," the first correct button press is on the left, so if the button presses are "123" and "132," the single stop will be correct, and if the button presses are "213", "231", "312", or "321," the single stop will be incorrect.
また、２停ミス時には、略称「ＲＴ０移行図柄（「Ｃ＿左移行役」「Ｃ＿中移行役」「Ｃ＿右移行役」）」に係る図柄組合せのうちの、図２６７に示す図柄組合せが停止表示される。例えば、内部当籤役が「Ｆ＿１２３ベルＡ」「Ｆ＿１２３ベルＢ」である場合、２番目の正解の押し順は、中であるため、押し順が「１２３」であるときは２停正解となり、押し順が「１３２」であるときは２停ミスとなり、押し順が「２１３」「２３１」「３１２」「３２１」であるときは１停ミスとなる。 In addition, when there is a two-stop miss, the symbol combination shown in Figure 267 will be displayed as a stop from among the symbol combinations associated with the abbreviated "RT0 transition symbols ("C_left transition symbol", "C_middle transition symbol", "C_right transition symbol")". For example, if the internal winning symbols are "F_123 bell A" and "F_123 bell B", the second correct push order is middle, so if the push order is "123", it will be a two-stop correct, if the push order is "132", it will be a two-stop miss, and if the push order is "213", "231", "312", or "321", it will be a one-stop miss.
このように本実施形態のパチスロ１では、押し順ベル当籤時の押し順に不正解の場合、１停ミス時には、コンビネーション名「Ｃ＿ＣＤベル」又は略称「ＲＴ２移行図柄」に係る図柄組合せが停止表示され、また、２停ミス時には、略称「ＲＴ０移行図柄」に係る図柄組合せが停止表示される。なお、コンビネーション名「Ｃ＿ＣＤベル」は、ＲＴ移行図柄ではないため、本実施形態のパチスロ１では、押し順不正解時であってもＲＴ状態が移行しないことがある。また、略称「ＲＴ２移行図柄」と略称「ＲＴ０移行図柄」とでは、移行先のＲＴ状態が異なるため、本実施形態のパチスロ１では、押し順不正解時の移行先のＲＴ状態が異なることになる。一方で、略称「ベル」は、ＲＴ移行図柄ではないため、略称「ベル」に係る図柄組合せが停止表示されてもＲＴ状態は移行しない（すなわち、主制御回路９０は、ＲＴ状態を現在のＲＴ状態のまま維持する）。 In this way, in the pachislot 1 of this embodiment, if the push order when the push order bell is drawn is incorrect, a symbol combination corresponding to the combination name "C_CD bell" or the abbreviation "RT2 transition symbol" is displayed as a static display after one miss, and a symbol combination corresponding to the abbreviation "RT0 transition symbol" is displayed as a static display after two misses. Note that, because the combination name "C_CD bell" is not an RT transition symbol, the pachislot 1 of this embodiment may not transition to the RT state even if the push order is incorrect. Furthermore, because the RT state to which the abbreviation "RT2 transition symbol" and the abbreviation "RT0 transition symbol" transition differ, the pachislot 1 of this embodiment transitions to a different RT state when the push order is incorrect. On the other hand, because the abbreviation "bell" is not an RT transition symbol, the RT state does not transition even if a symbol combination corresponding to the abbreviation "bell" is displayed as a static display (i.e., the main control circuit 90 maintains the current RT state).
また、１停ミス時には、コンビネーション名「Ｃ＿ＣＤベル」又は略称「ＲＴ２移行図柄」に係る図柄組合せが停止表示されることになるが、本実施形態のパチスロ１では、停止操作のタイミングに応じて停止表示する図柄組合せを異ならせている。ここで、図２６７を参照すると、パチスロ１では、４つの押し順ベルを１つのグループにしていることが分かる。具体的には、パチスロ１では、「Ｆ＿１２３ベルＡ」「Ｆ＿１２３ベルＢ」「Ｆ＿１３２ベルＡ」「Ｆ＿１３２ベルＢ」を１番目の正解の押し順が左である押し順ベルのグループとし、同様に、「Ｆ＿２１３ベルＡ」「Ｆ＿２１３ベルＢ」「Ｆ＿２３１ベルＡ」「Ｆ＿２３１ベルＢ」を１番目の正解の押し順が中である押し順ベルのグループとし、「Ｆ＿３１２ベルＡ」「Ｆ＿３１２ベルＢ」「Ｆ＿３２１ベルＡ」「Ｆ＿３２１ベルＢ」を１番目の正解の押し順が右である押し順ベルのグループとしている。 In addition, when one stop miss occurs, the symbol combination corresponding to the combination name "C_CD bell" or abbreviated as "RT2 transition symbol" will be displayed, but in the pachislot 1 of this embodiment, the symbol combination displayed will differ depending on the timing of the stop operation. Here, referring to Figure 267, it can be seen that in the pachislot 1, four push order bells are grouped together. Specifically, in Pachislot 1, "F_123 Bell A", "F_123 Bell B", "F_132 Bell A", and "F_132 Bell B" are grouped as bells whose first correct push order is to press left, and similarly, "F_213 Bell A", "F_213 Bell B", "F_231 Bell A", and "F_231 Bell B" are grouped as bells whose first correct push order is to press middle, and "F_312 Bell A", "F_312 Bell B", "F_321 Bell A", and "F_321 Bell B" are grouped as bells whose first correct push order is to press right.
パチスロ１では、これら４つの押し順ベルのそれぞれにおいて、１停ミス時にコンビネーション名「Ｃ＿ＣＤベル」に係る図柄組合せが停止表示されることになる停止操作のタイミングを異ならせている。一例として、「Ｆ＿１２３ベルＡ」～「Ｆ＿１３２ベルＢ」のグループにおける１停ミス時の停止制御について説明すると、内部当籤役が「Ｆ＿１２３ベルＡ」である場合、有効ライン上に図柄位置「０」～「４」の図柄が位置しているタイミングで停止操作が行われるとコンビネーション名「Ｃ＿ＣＤベル」に係る図柄組合せが停止表示され、有効ライン上に図柄位置「５」～「２０」の図柄が位置しているタイミングで停止操作が行われると略称「ＲＴ２移行図柄」が停止表示される。また、内部当籤役が「Ｆ＿１２３ベルＢ」である場合、有効ライン上に図柄位置「５」～「９」の図柄が位置しているタイミングで停止操作が行われるとコンビネーション名「Ｃ＿ＣＤベル」に係る図柄組合せが停止表示され、有効ライン上に図柄位置「０」～「４」「１０」～「２０」の図柄が位置しているタイミングで停止操作が行われると略称「ＲＴ２移行図柄」が停止表示される。 In Pachislot 1, for each of these four push-order bells, the timing of the stop operation that will cause the symbol combination associated with the combination name "C_CD Bell" to stop and be displayed when a single stop is missed is different. As an example, to explain the stop control when a single stop is missed in the group "F_123 Bell A" to "F_132 Bell B," if the internal winning combination is "F_123 Bell A," when the stop operation is performed when symbols in symbol positions "0" to "4" are located on the active line, the symbol combination associated with the combination name "C_CD Bell" will be stopped and be displayed, and when the stop operation is performed when symbols in symbol positions "5" to "20" are located on the active line, the symbol combination referred to as the "RT2 transition symbol" will be stopped and be displayed. Additionally, if the internal winning combination is "F_123 Bell B," and a stop operation is performed when symbols in symbol positions "5" to "9" are located on an active line, the symbol combination associated with the combination name "C_CD Bell" will be displayed as stopped, and if a stop operation is performed when symbols in symbol positions "0" to "4" or "10" to "20" are located on an active line, the symbol abbreviated as "RT2 transition symbol" will be displayed as stopped.
また、内部当籤役が「Ｆ＿１３２ベルＡ」である場合、有効ライン上に図柄位置「１０」～「１４」の図柄が位置しているタイミングで停止操作が行われるとコンビネーション名「Ｃ＿ＣＤベル」に係る図柄組合せが停止表示され、有効ライン上に図柄位置「０」～「９」「１５」～「２０」の図柄が位置しているタイミングで停止操作が行われると略称「ＲＴ２移行図柄」が停止表示される。また、内部当籤役が「Ｆ＿１３２ベルＢ」である場合、有効ライン上に図柄位置「１５」～「２０」の図柄が位置しているタイミングで停止操作が行われるとコンビネーション名「Ｃ＿ＣＤベル」に係る図柄組合せが停止表示され、有効ライン上に図柄位置「０」～「１４」の図柄が位置しているタイミングで停止操作が行われると略称「ＲＴ２移行図柄」が停止表示される。 Also, if the internal winning combination is "F_132 Bell A," and the stop operation is performed when symbols in symbol positions "10" to "14" are located on the active line, the symbol combination associated with the combination name "C_CD Bell" will be displayed as a still image, and if the stop operation is performed when symbols in symbol positions "0" to "9" or "15" to "20" are located on the active line, the symbol combination associated with the combination name "C_CD Bell" will be displayed as a still image, and if the stop operation is performed when symbols in symbol positions "15" to "20" are located on the active line, the symbol combination associated with the combination name "C_CD Bell" will be displayed as a still image, and if the stop operation is performed when symbols in symbol positions "0" to "14" are located on the active line, the symbol combination associated with the combination name "C_CD Bell" will be displayed as a still image, and if the stop operation is performed when symbols in symbol positions "0" to "14" are located on the active line, the symbol combination associated with the combination name "C_CD Bell" will be displayed as a still image.
このようにすることで、本実施形態のパチスロ１では、１停ミス時であって４分の１の確率でＲＴ状態が移行しないコンビネーション名「Ｃ＿ＣＤベル」に係る図柄組合せを停止表示することができる。 By doing this, the pachislot 1 of this embodiment can stop and display a symbol combination related to the combination name "C_CD Bell," which has a one-in-four probability of not transitioning to the RT state even when a single stop miss occurs.
ここで、押し順ベル当籤時に表示される図柄組合せとＲＴ制御の概念図を図２６８及び図２６９に示す。図２６８（Ａ）は、本実施形態のパチスロ１における押し順ベル当籤時に表示される図柄組合せとＲＴ制御を示し、図２６８（Ｂ）～図２６９（Ｄ）は、変形例に係るパチスロ１における押し順ベル当籤時に表示される図柄組合せとＲＴ制御を示す。 Here, Figures 268 and 269 show conceptual diagrams of the symbol combinations and RT control displayed when the push order bell is drawn. Figure 268 (A) shows the symbol combinations and RT control displayed when the push order bell is drawn in a pachislot 1 of this embodiment, and Figures 268 (B) to 269 (D) show the symbol combinations and RT control displayed when the push order bell is drawn in a pachislot 1 related to a modified example.
図２６８（Ａ）に示すように、本実施形態のパチスロ１において、主制御回路９０は、押し順正解時には、略称「ベル」に係る図柄組合せが停止表示されるように停止制御を行い、結果、８枚のメダルを払い出す。また、主制御回路９０は、１停ミス時は、停止操作のタイミングに応じて図柄組合せを異ならせ、４分の１の確率でコンビネーション名「Ｃ＿ＣＤベル」に係る図柄組合せが停止表示されるように停止制御を行い、結果、８枚のメダルを払い出し、４分の３の確率で略称「ＲＴ２移行図柄」に係る図柄組合せが停止表示されるように停止制御を行い、結果、ＲＴ状態をＲＴ２状態に移行する。また、主制御回路９０は、２停ミス時は、停止操作のタイミングに関わらず略称「ＲＴ０移行図柄」に係る図柄組合せが停止表示されるように製紙制御を行い、結果、ＲＴ状態をＲＴ０状態に移行する。 As shown in FIG. 268 (A), in the pachislot 1 of this embodiment, when the pressing order is correct, the main control circuit 90 performs stop control so that the symbol combination associated with the abbreviation "Bell" is displayed, resulting in the dispensing of eight medals. Furthermore, when a first stop miss occurs, the main control circuit 90 varies the symbol combination depending on the timing of the stop operation, performing stop control so that the symbol combination associated with the combination name "C_CD Bell" is displayed with a one-in-fourth probability, resulting in the dispensing of eight medals. Furthermore, when a second stop miss occurs, the main control circuit 90 performs paper-making control so that the symbol combination associated with the abbreviation "RT2 transition symbol" is displayed with a three-in-fourth probability, resulting in the transition of the RT state to the RT2 state. Furthermore, when a second stop miss occurs, the main control circuit 90 performs paper-making control so that the symbol combination associated with the abbreviation "RT0 transition symbol" is displayed regardless of the timing of the stop operation, resulting in the transition of the RT state to the RT0 state.
なお、本実施形態のパチスロ１（以下に説明する別例のパチスロ１も同様）では、押し順不正解時に停止操作のタイミングに応じて停止表示される図柄組合せを異ならせる場合に、４分の１の確率を採用しているが、４分の１に限られるものではなく、グループ化する押し順ベルの数を任意に設定することで、２分の１、３分の１又は５分の１等の任意の確率を採用することができる。 In the pachislot 1 of this embodiment (as well as the pachislot 1 of another example described below), when the push order is incorrect and the symbol combination that is stopped and displayed varies depending on the timing of the stop operation, a probability of 1 in 4 is used, but this is not limited to 1 in 4, and any probability such as 1 in 2, 1 in 3 or 1 in 5 can be used by arbitrarily setting the number of push order bells to be grouped.
また、本実施形態のパチスロ１（以下に説明する別例のパチスロ１も同様）では、１停ミス時と２停ミス時とを比較した停止制御の例について説明しているが、これに限られるものではなく、１停ミス時と３停ミス時とを比較することとしてもよく、また、２停ミス時と３停ミス時とを比較することとしてもよく、また、停止対象のリールの数が４つ以上である場合には、更に任意の順序を比較することとしてもよい。また、比較する順序も２つに限るものではなく、３つ以上の順序を比較して停止制御を行うこととしてもよい。すなわち、パチスロ１では、所定番目の押し順の正否と所定番目よりも後の特定番目の押し順の正否とを比較して停止制御を行うものである。 Furthermore, in the pachislot 1 of this embodiment (as well as in the pachislot 1 of another example described below), an example of stop control that compares one stop error with two stop errors has been described, but this is not limited to this; one stop error with three stop errors may also be compared, or two stop errors with three stop errors may also be compared, and if the number of reels to be stopped is four or more, any other order may also be compared. Furthermore, the order to be compared is not limited to two, and stop control may be performed by comparing three or more orders. In other words, in the pachislot 1, stop control is performed by comparing the correctness of a predetermined push order with the correctness of a specific push order after the predetermined order.
また、本実施形態のパチスロ１（以下に説明する別例のパチスロ１も同様）では、１停ミス時はＲＴ２状態に移行し、２停ミス時はＲＴ０状態に移行するというように、１停ミス時と２停ミス時とで移行するＲＴ状態を異ならせているが、移行先のＲＴ状態は任意に設定することができる。また、移行先のＲＴ状態は、必ずしも異なるＲＴ状態である必要もなく、同じＲＴ状態であってもよい。 In addition, in the pachislot 1 of this embodiment (the same applies to the pachislot 1 of another example described below), the RT state to which it transitions differs depending on whether it is a one-stop miss or a two-stop miss, with the state transitioning to RT2 upon one stop miss and to RT0 upon two stop misses, but the RT state to which it transitions can be set arbitrarily. Furthermore, the RT state to which it transitions does not necessarily have to be a different RT state, and may be the same RT state.
また、本実施形態のパチスロ１（以下に説明する別例のパチスロ１も同様）では、押し順不正解時に停止操作のタイミングに応じて停止表示される図柄組合せを異ならせている。ここで、上述の例では、停止操作のタイミングを参照する対象となる停止操作の種別を省略しているが、パチスロ１では、任意の順序の停止操作のタイミングを参照して、上述の停止制御を行うことができる。 Furthermore, in the pachislot 1 of this embodiment (as well as in the pachislot 1 of another example described below), when the push order is incorrect, the symbol combination that is stopped and displayed varies depending on the timing of the stop operation. Here, in the above example, the type of stop operation that is the target for referencing the timing of the stop operation is omitted, but in the pachislot 1, the above-mentioned stop control can be performed by referencing the timing of stop operations in any order.
例えば、本実施形態のパチスロ１のように、１停ミス時に停止操作のタイミングに応じて停止表示される図柄組合せを異ならせる場合、押し順をミスした第１停止操作のタイミングに応じて停止表示される図柄組合せを異ならせることとしてもよく、また、押し順をミスした第１停止操作よりも後の第２停止操作（又は第３停止操作）のタイミングに応じて停止表示される図柄組合せを異ならせることとしてもよい。また、後述するように、２停ミス時に停止操作のタイミングに応じて停止表示される図柄組合せを異ならせる場合には、押し順をミスした第２停止操作のタイミングに応じて停止表示される図柄組合せを異ならせることとしてもよく、また、押し順をミスした第２停止操作よりも後の第３停止操作のタイミングに応じて停止表示される図柄組合せを異ならせることとしてもよい。 For example, as in the pachislot 1 of this embodiment, when the symbol combination displayed when one stop occurs is changed depending on the timing of the stop operation, the symbol combination displayed when one stop occurs may be changed depending on the timing of the first stop operation that caused the wrong button press, or the symbol combination displayed when one stop occurs may be changed depending on the timing of the second stop operation (or third stop operation) that occurs after the first stop operation that caused the wrong button press. Furthermore, as will be described later, when the symbol combination displayed when two stop occurs is changed depending on the timing of the stop operation, the symbol combination displayed when one stop occurs may be changed depending on the timing of the second stop operation that caused the wrong button press, or the symbol combination displayed when one stop occurs may be changed depending on the timing of the third stop operation that occurs after the second stop operation that caused the wrong button press.
続いて、押し順ベル当籤時の制御の別例について説明する。本実施形態のパチスロ１では、上述のように１停ミス時に停止操作のタイミングに応じて停止表示される図柄組合せを異ならせ、２停ミス時には停止操作のタイミングに関わらず同じ図柄組合せを停止表示させている。この点、図２６８（Ｂ）に示す別例１のように、１停ミス時には停止操作のタイミングに関わらず同じ図柄組合せを停止表示させ、２停ミス時に停止操作のタイミングに応じて停止表示される図柄組合せを異ならせることとしてもよい。 Next, another example of control when the push order bell is drawn will be explained. In the pachislot 1 of this embodiment, as described above, when there is one miss, the symbol combination displayed is different depending on the timing of the stop operation, and when there is two misses, the same symbol combination is displayed regardless of the timing of the stop operation. In this regard, as shown in Example 1 in Figure 268 (B), when there is one miss, the same symbol combination may be displayed regardless of the timing of the stop operation, and when there is two misses, the symbol combination displayed may be different depending on the timing of the stop operation.
図２６７と考え方は同じであるため図示は省略するが、この別例１では、押し順正解時には、略称「ベル」に係る図柄組合せが停止表示され、また、１停ミス時には、略称「ＲＴ０移行図柄」に係る図柄組合せが停止表示され、また、２停ミス時には停止操作のタイミングに応じて略称「ベル」又は略称「ＲＴ２移行図柄」に係る図柄組合せが停止表示される。 The concept is the same as in Figure 267, so illustrations are omitted, but in this alternative example 1, when the button press order is correct, a symbol combination associated with the abbreviation "bell" is displayed, and when there is a mistake on one stop, a symbol combination associated with the abbreviation "RT0 transition symbol" is displayed, and when there is a mistake on two stops, a symbol combination associated with the abbreviation "bell" or the abbreviation "RT2 transition symbol" is displayed depending on the timing of the stop operation.
ここで、図２６８（Ｂ）に示すように、この別例１では、２停ミス時に停止表示される図柄組合せを異ならせるために、押し順ベルとして「Ｆ＿１２３ベルＣ」「Ｆ＿１２３ベルＤ」等を新たに追加して、それぞれの押し順毎に対応する押し順ベルを４つ設ける。そして、この４つの押し順ベル「Ｆ＿１２３ベルＡ」「Ｆ＿１２３ベルＢ」「Ｆ＿１２３ベルＣ」「Ｆ＿１２３ベルＤ」を１つのグループにしている。 Here, as shown in Figure 268 (B), in this alternative example 1, in order to vary the symbol combinations that are displayed when two stops are missed, new push order bells such as "F_123 Bell C" and "F_123 Bell D" are added, and four push order bells corresponding to each push order are provided. These four push order bells, "F_123 Bell A," "F_123 Bell B," "F_123 Bell C," and "F_123 Bell D," are then grouped together.
押し順ベル「Ｆ＿１２３ベルＡ」～「Ｆ＿１２３ベルＤ」では、押し順「１３２」の場合に２停ミスとなり、押し順「２１３」「２３１」「３１２」「３２１」の場合に１停ミスとなるため、上述のように押し順「１３２」の場合の停止制御を押し順ベル「Ｆ＿１２３ベルＡ」～「Ｆ＿１２３ベルＤ」において異ならせることで、２停ミス時に４分の１の確率で略称「ベル」に係る図柄組合せが停止表示され、４分の３の確率で略称「ＲＴ２移行図柄」に係る図柄組合せが停止表示されるように制御することができる。 For push order bells "F_123 Bell A" to "F_123 Bell D," push order "132" results in a two-stop miss, and push orders "213," "231," "312," and "321" result in a single-stop miss. Therefore, by differentiating the stop control for push order "132" for push order bells "F_123 Bell A" to "F_123 Bell D" as described above, it is possible to control the stop display so that when two stops are missed, there is a one-in-fourth chance that a symbol combination associated with the abbreviation "bell" will stop and a three-in-fourth chance that a symbol combination associated with the abbreviation "RT2 transition symbol" will stop and be displayed.
図２６８（Ｂ）に示すように、別例１の停止制御によると、主制御回路９０は、押し順正解時には、略称「ベル」に係る図柄組合せが停止表示されるように停止制御を行い、結果、８枚のメダルを払い出す。また、主制御回路９０は、１停ミス時は、停止操作のタイミングに関わらず略称「ＲＴ０移行図柄」に係る図柄組合せが停止表示されるように停止制御を行い、結果、ＲＴ状態をＲＴ０状態に移行する。また、主制御回路９０は、２停ミス時は、停止操作のタイミングに応じて図柄組合せを異ならせ、４分の１の確率で略称「ベル」に係る図柄組合せが停止表示されるように停止制御を行い、結果、８枚のメダルを払い出し、４分の３の確率で略称「ＲＴ２移行図柄」に係る図柄組合せが停止表示されるように停止制御を行い、結果、ＲＴ状態をＲＴ２状態に移行する。 As shown in Figure 268 (B), according to the stop control of Alternative Example 1, when the button press sequence is correct, the main control circuit 90 performs stop control so that a symbol combination associated with the abbreviation "bell" is displayed, resulting in the payment of eight medals. Furthermore, when there is a first miss, the main control circuit 90 performs stop control so that a symbol combination associated with the abbreviation "RT0 transition symbol" is displayed regardless of the timing of the stop operation, resulting in the RT state transitioning to the RT0 state. Furthermore, when there is a second miss, the main control circuit 90 varies the symbol combination depending on the timing of the stop operation, performing stop control so that a symbol combination associated with the abbreviation "bell" is displayed with a one-in-fourth probability, resulting in the payment of eight medals, and performing stop control so that a symbol combination associated with the abbreviation "RT2 transition symbol" is displayed with a three-in-fourth probability, resulting in the RT state transitioning to the RT2 state.
続いて、押し順ベル当籤時の制御の別例２について説明する。本実施形態のパチスロ１及び別例１のパチスロ１では、１停ミス時又は２停ミス時の何れか一方に限り、停止操作のタイミングに応じて停止表示される図柄組合せを異ならせ、もう一方は、停止操作のタイミングに関わらず同じ図柄組合せを停止表示させている。この点、図２６９（Ｃ）に示す別例２では、１停ミス時も２停ミス時も停止操作のタイミングに応じて停止表示される図柄組合せを異ならせる。 Next, we will explain Alternative Example 2 of control when the push order bell is drawn. In the pachislot 1 of this embodiment and the pachislot 1 of Alternative Example 1, the symbol combination displayed in a stopped state is changed depending on the timing of the stop operation only when there is either one miss or two misses, while the same symbol combination is displayed in a stopped state regardless of the timing of the stop operation in the other case. In this regard, Alternative Example 2 shown in Figure 269 (C) changes the symbol combination displayed in a stopped state depending on the timing of the stop operation when there is either one miss or two misses.
基本的な考え方は本実施形態のパチスロ１及び別例のパチスロ１と同じであるため詳細な説明は説明する。
図２６９（Ｃ）に示すように、別例２の停止制御によると、主制御回路９０は、押し順正解時には、略称「ベル」に係る図柄組合せが停止表示されるように停止制御を行い、結果、８枚のメダルを払い出す。また、主制御回路９０は、１停ミス時は停止操作のタイミングに応じて図柄組合せを異ならせ、４分の１の確率で略称「ベル」に係る図柄組合せが停止表示されるように停止制御を行い、結果、８枚のメダルを払い出し、４分の３の確率で略称「ＲＴ０移行図柄」に係る図柄組合せが停止表示されるように停止制御を行い、結果、ＲＴ状態をＲＴ０状態に移行する。また、主制御回路９０は、２停ミス時も停止操作のタイミングに応じて図柄組合せを異ならせ、４分の１の確率で略称「ベル」に係る図柄組合せが停止表示されるように停止制御を行い、結果、８枚のメダルを払い出し、４分の３の確率で略称「ＲＴ２移行図柄」に係る図柄組合せが停止表示されるように停止制御を行い、結果、ＲＴ状態をＲＴ２状態に移行する。
The basic concept is the same as the pachislot 1 of this embodiment and the pachislot 1 of the other example, so a detailed explanation will be given.
269(C), according to the stop control of Alternative Example 2, when the pressing order is correct, the main control circuit 90 performs stop control so that the symbol combination associated with the abbreviation "bell" is stopped and displayed, resulting in the payment of eight medals. Also, when there is a single stop error, the main control circuit 90 varies the symbol combination depending on the timing of the stop operation, and performs stop control so that the symbol combination associated with the abbreviation "bell" is stopped and displayed with a one-quarter probability, resulting in the payment of eight medals, and performs stop control so that the symbol combination associated with the abbreviation "RT0 transition symbol" is stopped and displayed with a three-quarter probability, resulting in the transition from the RT state to the RT0 state. Furthermore, even in the event of a double stop error, the main control circuit 90 varies the symbol combination depending on the timing of the stop operation, and performs stop control so that the symbol combination associated with the abbreviation "bell" is stopped and displayed with a one in four probability, resulting in eight medals being paid out, and performs stop control so that the symbol combination associated with the abbreviation "RT2 transition symbol" is stopped and displayed with a three in four probability, resulting in the RT state transitioning to the RT2 state.
なお、別例２では、１停ミス時と２停ミス時の双方において、４分の１の確率で略称「ベル」に係る図柄組合せを停止表示させることとしているが、１停ミス時に略称「ベル」に係る図柄組合せを停止表示可能な確率（すなわち、１停ミス時に略称「ベル」に係る図柄組合せを停止表示するために要求される停止操作のタイミング）と、２停ミス時に略称「ベル」に係る図柄組合せを停止表示可能な確率（すなわち、２停ミス時に略称「ベル」に係る図柄組合せを停止表示するために要求される停止操作のタイミング）とを異ならせることとしてもよい。 In addition, in Alternative Example 2, there is a one in four probability that the symbol combination associated with the abbreviation "bell" will be statically displayed in both the case of one miss and two misses, but the probability that the symbol combination associated with the abbreviation "bell" can be statically displayed in the case of a one miss (i.e., the timing of the stop operation required to statically display the symbol combination associated with the abbreviation "bell" in the case of a one miss) may be different from the probability that the symbol combination associated with the abbreviation "bell" can be statically displayed in the case of a two miss (i.e., the timing of the stop operation required to statically display the symbol combination associated with the abbreviation "bell" in the case of a two miss).
続いて、押し順ベル当籤時の制御の別例３について説明する。第２停止操作で操作すべきストップボタンの種別を間違えた場合（２停ミス）や、第３停止操作で操作すべきストップボタンの種別を間違えた場合（３停ミス）、それ以前の停止操作の順序は正しいこともあれば、それ以前の停止操作の順序も間違っていることもある。例えば、正解の押し順が「１２３」である場合、第２停止操作で操作すべきストップボタンの種別が中のストップボタン１７Ｃ以外のストップボタンである場合に２停ミスとなるため、押し順「１３２」「２１３」「２３１」「３１２」の何れも２停ミスとなる。このうち押し順「１３２」は、第１停止操作で操作すべきストップボタンの種別は正しく、また、それ以外の押し順「２１３」「２３１」「３１２」は、第１停止操作及び第２停止操作のいずれも操作すべきストップボタンの種別が正しくない。 Next, we will explain Example 3 of the control when the push order bell is drawn. If the wrong type of stop button is selected for the second stop operation (missed second stop) or the wrong type of stop button is selected for the third stop operation (missed third stop), the order of the previous stop operations may be correct, or the order of the previous stop operations may also be incorrect. For example, if the correct push order is "123," a miss-stop occurs if the type of stop button selected for the second stop operation is any stop button other than the middle stop button 17C. Therefore, the push orders "132," "213," "231," and "312" all result in miss-stops. Of these, the push order "132" is the correct type of stop button to be selected for the first stop operation, while the other push orders "213," "231," and "312" are incorrect types of stop buttons to be selected for both the first and second stop operations.
別例３では、２停ミス時の第１停止操作の種別に応じて停止制御を異ならせる制御について説明する。なお、別例３では、２停ミス時に着目して例示しているが、これに限られるものではなく、所定番目の押し順よりも後の特定番目の押し順不正解時における、所定番目の押し順の正否に応じて停止制御を異ならせることを含むものである。 In Alternative Example 3, we will explain control that changes the stop control depending on the type of first stop operation when a second stop is missed. Note that Alternative Example 3 focuses on a second stop miss, but is not limited to this. It also includes changing the stop control depending on whether a specific button press sequence after a specific button press sequence is correct or not when a specific button press sequence is incorrect.
基本的な考え方は本実施形態のパチスロ１及び別例のパチスロ１と同じであるため詳細な説明は説明する。
図２６９（Ｄ）に示すように、別例３の停止制御によると、主制御回路９０は、押し順正解時には、略称「ベル」に係る図柄組合せが停止表示されるように停止制御を行い、結果、８枚のメダルを払い出す。また、主制御回路９０は、１停ミス、かつ、２停ミス時（すなわち、正解の押し順「１２３」に対する押し順「２１３」「２３１」「３１２」）は停止操作のタイミングに応じて図柄組合せを異ならせ、４分の１の確率で略称「ベル」に係る図柄組合せが停止表示されるように停止制御を行い、結果、８枚のメダルを払い出し、４分の３の確率で略称「ＲＴ０移行図柄」に係る図柄組合せが停止表示されるように停止制御を行い、結果、ＲＴ状態をＲＴ０状態に移行する。また、主制御回路９０は、１停正解、かつ、２停ミス時（すなわち、正解の押し順「１２３」に対する押し順「１３２」）も停止操作のタイミングに応じて図柄組合せを異ならせ、２分の１の確率で略称「ベル」に係る図柄組合せが停止表示されるように停止制御を行い、結果、８枚のメダルを払い出し、２分の１の確率で略称「ＲＴ２移行図柄」に係る図柄組合せが停止表示されるように停止制御を行い、結果、ＲＴ状態をＲＴ２状態に移行する。また、主制御回路９０は、１停ミス、かつ、２停正解時（すなわち、正解の押し順「１２３」に対する押し順「３２１」）は、停止操作のタイミングに関わらず略称「１枚出目」に係る図柄組合せが停止表示されるように停止制御を行い、結果、１枚のメダルを払い出す。
The basic concept is the same as the pachislot 1 of this embodiment and the pachislot 1 of the other example, so a detailed explanation will be given.
269(D), according to the stop control of Alternative Example 3, when the push order is correct, the main control circuit 90 performs stop control so that the symbol combination associated with the abbreviation "bell" is stopped and displayed, resulting in the payment of eight medals. Also, when there is one stop error and two stop errors (i.e., when the push order is "213,""231," or "312" compared to the correct push order of "123"), the main control circuit 90 varies the symbol combination depending on the timing of the stop operation, performing stop control so that the symbol combination associated with the abbreviation "bell" is stopped and displayed with a one-quarter probability, resulting in the payment of eight medals, and performing stop control so that the symbol combination associated with the abbreviation "RT0 transition symbol" is stopped and displayed with a three-quarter probability, resulting in the transition from the RT state to the RT0 state. Furthermore, when one stop is correct and two stops are incorrect (i.e., the correct push order is "123" but the push order is "132"), the main control circuit 90 changes the symbol combination depending on the timing of the stop operation, and performs stop control so that the symbol combination associated with the abbreviation "bell" is displayed with a 50% probability, resulting in the payment of eight medals, and performs stop control so that the symbol combination associated with the abbreviation "RT2 transition symbol" is displayed with a 50% probability, resulting in the transition from the RT state to the RT2 state. Furthermore, when one stop is incorrect and two stops are correct (i.e., the correct push order is "123" but the push order is "321"), the main control circuit 90 performs stop control so that the symbol combination associated with the abbreviation "1 coin out" is displayed regardless of the timing of the stop operation, resulting in the payment of one medal.
なお、別例３では、１停ミス、かつ、２停ミス時と、１停正解、かつ、２停ミス時とで、略称「ベル」に係る図柄組合せを停止表示するために要求される停止操作のタイミングを異ならせているが、これに限られるものではなく、両ケースにおいて略称「ベル」に係る図柄組合せを停止表示するために要求される停止操作のタイミングを同じにしてもよい。また、別例３では、１停正解、かつ、２停ミス時よりも、１停ミス、かつ、２停ミス時の方が、略称「ベル」に係る図柄組合せを停止表示するために要求される停止操作のタイミングが厳しい（２分の１と４分の１）が、これに限られるものではない。主制御回路９０は、１停正解、かつ、２停ミス時に４分の１の確率で略称「ベル」に係る図柄組合せが停止表示されるように停止制御を行い、４分の３の確率で略称「ＲＴ０移行図柄」に係る図柄組合せが停止表示されるように停止制御を行い、また、１停ミス、かつ、２停ミス時に２分の１の確率で略称「ベル」に係る図柄組合せが停止表示されるように停止制御を行い、２分の１の確率で略称「ＲＴ２移行図柄」に係る図柄組合せが停止表示されるように停止制御を行うこととしてもよい。 In addition, in Alternative Example 3, the timing of the stop operation required to statically display the symbol combination related to the abbreviation "bell" is different when there is one miss and two misses and when there is one correct stop and two misses, but this is not limited to this, and the timing of the stop operation required to statically display the symbol combination related to the abbreviation "bell" may be the same in both cases. Also, in Alternative Example 3, the timing of the stop operation required to statically display the symbol combination related to the abbreviation "bell" is stricter (one-half and one-quarter) when there is one correct stop and two misses than when there is one correct stop and two misses, but this is not limited to this. The main control circuit 90 may perform stop control so that when one stop is correct and two stops are incorrect, there is a one in four probability that a symbol combination related to the abbreviation "bell" will be displayed, and there is a three in four probability that a symbol combination related to the abbreviation "RT0 transition symbol" will be displayed; or, when one stop is incorrect and two stops are incorrect, there is a one in half probability that a symbol combination related to the abbreviation "bell" will be displayed, and there is a one in half probability that a symbol combination related to the abbreviation "RT2 transition symbol" will be displayed.
［主制御基板及び副制御基板が有する各種機能］
以上のようなパチスロ１に特有の制御を実現するために、パチスロ１の主制御基板（主制御回路９０，メインＣＰＵ１０１）及び副制御基板（副制御回路２００，サブＣＰＵ２０１）は、次のような機能を有する。
[Various functions of the main control board and sub-control board]
In order to realize the control unique to the pachislot 1 as described above, the main control board (main control circuit 90, main CPU 101) and sub-control board (sub-control circuit 200, sub-CPU 201) of the pachislot 1 have the following functions.
主制御基板７１は、スタートスイッチ７９やストップスイッチ基板８０と接続され、図１に示す遊技の進行を制御する。それゆえ、主制御基板７１は、開始操作検出手段、図柄変動手段、内部当籤役決定手段、停止操作検出手段、リール停止制御手段（停止制御手段）及び入賞判定手段として機能する。 The main control board 71 is connected to the start switch 79 and stop switch board 80, and controls the progress of the game shown in Figure 1. Therefore, the main control board 71 functions as a start operation detection means, a symbol variation means, an internal winning combination determination means, a stop operation detection means, a reel stop control means (stop control means), and a winning determination means.
また、主制御基板７１は、無限ＲＴ状態中にＲＴ移行図柄が停止表示されると、ＲＴ状態を移行させるため、ＲＴ移行手段として機能する。 In addition, the main control board 71 functions as an RT transition means to transition the RT state when a RT transition symbol is displayed in a stopped state during the infinite RT state.
［ＡＲＴ状態中のナビ高確］
また、本実施形態のパチスロ１では、通常ＡＲＴ中にナビ高確ゲーム数が付与されるとナビ高確中の通常ＡＲＴになり、「３択昇格リプ」が内部当籤役として決定された場合に、略称「強チャンスリプ（ＲＴ５移行図柄）」に係る図柄組合せを停止表示するための報知を行う。その結果、ナビ高確中の通常ＡＲＴでは、「３択昇格リプ」の当籤時にＲＴ５状態に移行し、遊技状態が通常ＡＲＴからＥＰに移行する。なお、非ナビ高確中の通常ＡＲＴでは、「３択昇格リプ」が内部当籤役として決定された場合に、略称「斜めリプレイ（Ｃ＿ＣＵリプ）」に係る図柄組合せを停止表示するための報知を行うため、ＲＴ５状態に移行することがない。
[High probability of navigation during ART mode]
In addition, in the pachislot 1 of this embodiment, when the number of navigation high probability games is awarded during the normal ART, the game changes to the normal ART during the navigation high probability, and when the "3-choice promotion lip" is determined as the internal winning combination, a notification is made to stop and display the symbol combination related to the abbreviation "strong chance lip (RT5 transition symbol)". As a result, in the normal ART during the navigation high probability, when the "3-choice promotion lip" is won, the game transitions to the RT5 state, and the game state transitions from the normal ART to the EP. Note that in the normal ART during non-navigation high probability, when the "3-choice promotion lip" is determined as the internal winning combination, a notification is made to stop and display the symbol combination related to the abbreviation "diagonal replay (C_CU lip)", so the game does not transition to the RT5 state.
ここで、図２７０を参照して、ナビ高確ゲーム数の管理方法について説明する。ナビ高ゲーム数は、メインＲＡＭ１０３の所定領域に記憶されており、通常ＡＲＴ中のみ行われる獲得抽籤（図２４３参照）に当籤すると、当籤したナビ高確ゲーム数が加算される。図２７０（Ａ）に示すように、ナビ高確ゲーム数は、通常ＡＲＴ中に毎ゲーム１ずつ減算される。図２７０（Ａ）に示す例では、２ゲーム目の抽籤用フラグ「強チェリー」に基づきナビ高確ゲーム数「５ゲーム」が付与され、続く３～５ゲーム目において、１ずつ減算されている。また、ナビ高確ゲーム数は、上乗せが可能であり、図２７０（Ａ）に示す例では、６ゲーム目の抽籤用フラグ「強チェリー」に基づき「５ゲーム」上乗せされている。 Here, referring to Figure 270, we will explain how to manage the number of navigation high probability games. The number of navigation high probability games is stored in a specified area of the main RAM 103, and when a player wins the winning lottery (see Figure 243), which is only held during normal ART, the number of navigation high probability games won is added. As shown in Figure 270(A), the number of navigation high probability games is decremented by one for each game during normal ART. In the example shown in Figure 270(A), the number of navigation high probability games is awarded as "5 games" based on the lottery flag "Strong Cherry" in the second game, and is decremented by one in the subsequent games 3 to 5. The number of navigation high probability games can also be increased, and in the example shown in Figure 270(A), "5 games" is added based on the lottery flag "Strong Cherry" in the sixth game.
主制御回路９０は、ナビ高確ゲーム数が０である場合、非ナビ高確中として遊技を制御し、ナビ高確ゲーム数が１以上である場合、ナビ高確中として遊技を制御する。そのため、ナビ高確ゲーム数が０である状況でナビ高確ゲーム数が付与されると、主制御回路９０は、次遊技をナビ高確中として管理し、また、ナビ高確ゲーム数が０になると、主制御回路９０は、次遊技を非ナビ高確中として管理する。 When the number of navigation high-probability games is 0, the main control circuit 90 controls the game as if it were not in the navigation high-probability state, and when the number of navigation high-probability games is 1 or more, the main control circuit 90 controls the game as if it were in the navigation high-probability state. Therefore, when the number of navigation high-probability games is 0 and a navigation high-probability game number is awarded, the main control circuit 90 manages the next game as if it were in the navigation high-probability state, and when the number of navigation high-probability games becomes 0, the main control circuit 90 manages the next game as if it were not in the navigation high-probability state.
続いて、図２７０（Ｂ）に示すように、主制御回路９０は、ナビ高確中に遊技状態が通常ＡＲＴからＥＰに移行すると、ナビ高確ゲーム数をクリア（０にする）する。図２７０（Ｂ）に示す例では、４ゲーム目（ナビ高確中）に「３択昇格リプ」が内部当籤役として決定されている。ナビ高確中は、「３択昇格リプ」当籤時に正解の押し順を報知するため、図２７０（Ｂ）に示す例では、４ゲーム目に略称「強チャンスリプ」に係る図柄組合せが表示され、結果、遊技状態が通常ＡＲＴからＥＰに移行している。図２７０（Ｂ）に示す例では、４ゲーム目の時点でナビ高確ゲーム数の残りが「４ゲーム」であったのが、遊技状態がＥＰに移行したことから、ナビ高確ゲーム数がクリアされている。 Next, as shown in Figure 270(B), when the game state transitions from normal ART to EP during a high-probability navigation state, the main control circuit 90 clears (sets to 0) the number of high-probability navigation games. In the example shown in Figure 270(B), a "3-choice promotion lip" is determined as the internal winning role in the fourth game (during high-probability navigation). During high-probability navigation, the correct button press sequence is announced when a "3-choice promotion lip" is drawn. In the example shown in Figure 270(B), a symbol combination referred to as a "strong chance lip" is displayed in the fourth game, resulting in the game state transitioning from normal ART to EP. In the example shown in Figure 270(B), the remaining number of high-probability navigation games was "4 games" at the time of the fourth game, but since the game state transitioned to EP, the number of high-probability navigation games was cleared.
また、上述のように、パチスロ１では、ナビ高確ゲーム数の付与は通常ＡＲＴ中しか行わないものの、ナビ高確ゲーム数を継続ＣＺやランク決めＡＲＴに持ち越すことがある。図２７０（Ｃ）に示す例では、２ゲーム目に付与されたナビ高確ゲーム数が、４ゲーム目の継続ＣＺに持ち越されている。主制御回路９０は、ナビ高確ゲーム数を継続ＣＺに持ち越した場合、継続ＣＺ中もナビ高確ゲーム数を毎ゲーム１ずつ減算する。一方で、遊技状態が継続ＣＺからランク決めＡＲＴに移行した場合、主制御回路９０は、ランク決めＡＲＴの終了後（すなわち、ランク決めＡＲＴ中はナビ高確中）にナビ高確ゲーム数をクリア（０にする）する。 Also, as mentioned above, in pachislot 1, the number of navigation high probability games is usually only awarded during ART, but the number of navigation high probability games may be carried over to the continuation CZ or rank determination ART. In the example shown in Figure 270 (C), the number of navigation high probability games awarded in the second game is carried over to the continuation CZ of the fourth game. When the number of navigation high probability games is carried over to the continuation CZ, the main control circuit 90 subtracts one from the number of navigation high probability games for each game during the continuation CZ. On the other hand, when the game state transitions from the continuation CZ to the rank determination ART, the main control circuit 90 clears (sets to 0) the number of navigation high probability games after the end of the rank determination ART (i.e., during the navigation high probability during the rank determination ART).
なお、主制御回路９０は、ＲＴ５状態中は、ナビ高確ゲーム数を減算しないこととしてもよい。ＲＴ５状態中は、ナビ高確中に特有のＲＴ５状態に移行するための押し順報知を行う機会がないため、せっかく付与されたナビ高確ゲーム数を無駄にせずに済む。ここで、ＲＴ５状態へは、基本的には「３択昇格リプ」の押し順正解時に移行し、この場合、遊技状態がＥＰに移行する結果、ナビ高確ゲーム数がクリアされるが、ナビ高確中の通常ＡＲＴ（ＲＴ４状態）において「Ｆ＿強チェリー」「Ｆ＿７リプＡ」「Ｆ＿７リプＢ」「Ｆ＿ＢＡＲリプ」が内部当籤役として決定されたことに基づきＲＴ５状態に移行することもあり、また、ナビ高確ゲーム数を持ち越した継続ＣＺ中にＲＴ５状態に移行し、その後の非ナビ高確中の通常ＡＲＴ（ＲＴ５状態）中に、ナビ高確ゲーム数が付与されることもある。このような場合には、ナビ高確中の通常ＡＲＴ（ＲＴ５状態）になるため、主制御回路９０は、ＲＴ５状態中にナビ高確ゲーム数を減算しない。 The main control circuit 90 may not subtract the number of navigation high-probability games during the RT5 state. During the RT5 state, there is no opportunity for the push order notification required to transition to the RT5 state, which is unique to navigation high-probability states. Therefore, the number of navigation high-probability games that has been awarded is not wasted. The RT5 state is generally entered when the push order for the "3-choice promotion lip" is correct. In this case, the game state transitions to EP, clearing the number of navigation high-probability games. However, the RT5 state may also be entered based on the internal winning combinations of "F_Strong Cherry," "F_7 Lip A," "F_7 Lip B," and "F_BAR Lip" being determined during normal ART (RT4 state) during navigation high-probability states. Furthermore, the RT5 state may be entered during a continuous CZ in which the number of navigation high-probability games is carried over, and the number of navigation high-probability games may then be awarded during normal ART (RT5 state) during a non-navigation high-probability state. In such a case, the game will enter normal ART (RT5 state) during high-probability navigation, and the main control circuit 90 will not subtract from the number of high-probability navigation games during RT5 state.
続いて、図２７１を参照して、ナビ高確ゲーム数を継続ＣＺやランク決めＡＲＴに持ち越した場合の各種抽籤について説明する。図２７１（Ａ）は、継続ＣＺにおいて「３択昇格リプ」が内部当籤役として決定された場合の継続ＣＺ中のＡＲＴ抽籤の概要を示す図である。非ナビ高確中の継続ＣＺでは「３択昇格リプ」に対応する抽籤用フラグが「通常リプ」であるため（図２０８参照）、継続ＣＺ中のＡＲＴ抽籤に当籤する確率は低い（図２２８（Ｄ）参照）。一方で、ナビ高確中の継続ＣＺでは「３択昇格リプ」に対応する抽籤用フラグが「強チャンスリプ」であるため（図２０８参照）、継続ＣＺ中のＡＲＴ抽籤に必ず当籤する（図２２９（Ｅ）参照）。なお、ナビ高確中の「３択昇格リプ」当籤時には、正解の押し順が報知されるため、ナビ高確中の継続ＣＺにおいて「３択昇格リプ」が内部当籤役として決定された場合、ＡＲＴ抽籤に必ず当籤するとともに、次遊技（ランク決めＡＲＴ）のＲＴ状態がＲＴ５状態になる。 Next, referring to Figure 271, we will explain the various lotteries that occur when the number of navigation high-probability games is carried over to the continuation CZ or rank-determining ART. Figure 271 (A) is a diagram showing an overview of the ART lottery during the continuation CZ when a "3-choice promotion lip" is determined as the internal winning role in the continuation CZ. In the continuation CZ during non-navigation high-probability, the lottery flag corresponding to the "3-choice promotion lip" is "normal lip" (see Figure 208), so the probability of winning the ART lottery during the continuation CZ is low (see Figure 228 (D)). On the other hand, in the continuation CZ during navigation high-probability, the lottery flag corresponding to the "3-choice promotion lip" is "strong chance lip" (see Figure 208), so the ART lottery during the continuation CZ is always won (see Figure 229 (E)). Furthermore, when a "3-choice promotion reply" is drawn during a high probability of navigation, the correct button press sequence will be announced, so if a "3-choice promotion reply" is determined as an internal winning role during a continuous CZ during a high probability of navigation, the ART lottery will be won and the RT state for the next game (rank determination ART) will be RT5.
また、図２７１（Ｂ）（Ｃ）は、ランク決めＡＲＴにおける昇格抽籤の概要を示す図である。図２７１（Ｂ）に示すように、ランク決めＡＲＴ中も「３択昇格リプ」が内部当籤役として場合、非ナビ高確中の抽籤用フラグ「通常リプ」に基づく昇格抽籤よりも、ナビ高確中の抽籤用フラグ「強チャンスリプ」に基づく昇格抽籤の方がランクが昇格し易い（図２４２参照）。また、図２７１（Ｃ）に示すように、内部当籤役が「はずれ」である場合も、非ナビ高確中の昇格抽籤よりも、ナビ高確中の昇格抽籤の方がランクが昇格し易い（図２４２参照）。 Also, Figures 271(B) and (C) are diagrams showing an overview of the promotion lottery in the rank determination ART. As shown in Figure 271(B), even during the rank determination ART, when the "3-choice promotion reply" is the internal winning combination, the rank is more likely to be promoted through a promotion lottery based on the lottery flag "strong chance reply" during high probability of navigation than through a promotion lottery based on the lottery flag "normal reply" during non-high probability of navigation (see Figure 242). Also, as shown in Figure 271(C), even when the internal winning combination is a "miss," the rank is more likely to be promoted through a promotion lottery based on the lottery flag "normal reply" during non-high probability of navigation (see Figure 242).
また、継続ＣＺにナビ高確ゲーム数を持ち越した場合、ランク決めＡＲＴ中のＲＴ状態がＲＴ５状態になることがある。図２７１（Ｄ）は、ＲＴ４状態のランク決めＡＲＴ中の昇格抽籤と、ＲＴ５状態のランク決めＡＲＴ中の昇格抽籤とを比較した図である。図２４２に示すランク決めＡＲＴ中ランク昇格抽籤テーブルを参照すると抽籤用フラグ「フェイク７」「７揃い」「ＢＡＲ揃い」では、ＡＲＴ当籤時のランクが昇格し易いことが分かる。また、図１８０の内部抽籤テーブルを参照すると、ＲＴ４状態とＲＴ５状態とでは、この抽籤用フラグ「フェイク７」「７揃い」「ＢＡＲ揃い」に対応する「Ｆ＿フェイクリプ」「Ｆ＿７リプＡ」「Ｆ＿７リプＢ」「Ｆ＿ＢＡＲリプ」が内部当籤役として決定される確率は、ＲＴ４状態よりもＲＴ５状態の方が高いことが分かる。そのため、ＲＴ５状態のランク決めＡＲＴ中は、ＲＴ４状態のランク決めＡＲＴよりもＡＲＴ当籤時のランクが昇格し易くなる。 In addition, if the number of high-probability navigation games is carried over to the continuous CZ, the RT state during the rank determination ART may become RT5. Figure 271 (D) is a diagram comparing the promotion lottery during the rank determination ART in RT4 state with the promotion lottery during the rank determination ART in RT5 state. Referring to the rank promotion lottery table during the rank determination ART shown in Figure 242, it can be seen that with the lottery flags "Fake 7", "7s Align", and "BAR Align", the rank is more likely to be promoted when the ART is drawn. Furthermore, referring to the internal lottery table in Figure 180, it can be seen that in RT4 and RT5 states, the probability that "F_Fake Lip," "F_7 Lip A," "F_7 Lip B," and "F_BAR Lip," which correspond to the lottery flags "Fake 7," "7s," and "BARs," will be determined as the internal winning combination is higher in RT5 state than in RT4 state. Therefore, during the rank determination ART in RT5 state, it is easier to be promoted in rank when the ART is won than in the rank determination ART in RT4 state.
図２７１（Ａ）～（Ｄ）に例示するように、ナビ高確ゲーム数を継続ＣＺやランク決めＡＲＴに持ち越した場合、継続ＣＺ中のＡＲＴ抽籤、及びランク決めＡＲＴ中の昇格抽籤のいずれも遊技者にとって好ましい結果になり易い。特に、「３択昇格リプ」という１つの役に基づくＡＲＴ抽籤及び昇格抽籤の抽籤結果がナビ高確中であるか否かに応じて異なることから、遊技性が多様になる。また、ナビ高確中の通常ＡＲＴにおいて「３択昇格リプ」が内部当籤役として決定されなかった場合であっても、ナビ高確ゲーム数が残っている場合には、その後の継続ＣＺやランク決めＡＲＴが有利になることから、遊技者が不満を感じることがない。 As illustrated in Figures 271 (A) to (D), if the number of navigation high-probability games is carried over into the continuation CZ or rank-determining ART, the ART lottery during the continuation CZ and the promotion lottery during the rank-determining ART are likely to produce favorable results for the player. In particular, the results of the ART lottery and promotion lottery based on a single role, the "3-choice promotion lip," differ depending on whether or not the navigation is in high-probability mode, which increases the variety of gameplay. Furthermore, even if the "3-choice promotion lip" is not determined as the internal winning role in the normal ART during a navigation high-probability mode, if there are remaining navigation high-probability games, the subsequent continuation CZ and rank-determining ART will be advantageous, so the player will not feel dissatisfied.
［主制御基板及び副制御基板が有する各種機能］
以上のような本実施形態のパチスロ１に特有の制御を実現するために、本実施形態のパチスロ１の主制御基板（主制御回路９０，メインＣＰＵ１０１）及び副制御基板（副制御回路２００，サブＣＰＵ２０１）は、次のような機能を有する。
[Various functions of the main control board and sub-control board]
In order to realize the control unique to the pachislot 1 of this embodiment as described above, the main control board (main control circuit 90, main CPU 101) and sub-control board (sub-control circuit 200, sub-CPU 201) of the pachislot 1 of this embodiment have the following functions.
主制御基板７１は、スタートスイッチ７９やストップスイッチ基板８０と接続され、図１に示す遊技の進行を制御する。それゆえ、主制御基板７１は、開始操作検出手段、図柄変動手段、内部当籤役決定手段、停止操作検出手段、リール停止制御手段（停止制御手段）及び入賞判定手段として機能する。 The main control board 71 is connected to the start switch 79 and stop switch board 80, and controls the progress of the game shown in Figure 1. Therefore, the main control board 71 functions as a start operation detection means, a symbol variation means, an internal winning combination determination means, a stop operation detection means, a reel stop control means (stop control means), and a winning determination means.
また、主制御基板７１は、ＡＲＴ抽籤を行いＡＲＴ状態に移行するか否かを決定し、ＡＲＴ抽籤に当籤した場合に遊技状態をＡＲＴ状態に移行するため、移行決定手段及び有利状態制御手段として機能する。また、主制御基板７１は、ＣＺ中の遊技を管理してＣＺの残りゲーム数が０になるとＣＺを終了することから、高確率状態制御手段として機能する。 The main control board 71 also functions as a transition determination means and an advantageous state control means, as it conducts an ART lottery to determine whether to transition to the ART state, and transitions the game state to the ART state if the ART lottery is won. The main control board 71 also functions as a high probability state control means, as it manages play during the CZ and ends the CZ when the number of remaining games in the CZ reaches 0.
また、主制御基板７１は、ナビ高確中のＡＲＴ状態中に「３択昇格リプ」が内部当籤役として決定され、かつ、ナビ高確中の報知に従い略称「強チャンスリプ」に係る図柄組合せが表示されると、遊技状態を通常ＡＲＴからＥＰに移行させるため、特典付与手段として機能する。 In addition, when a "3-choice promotion lip" is determined as the internal winning combination during the ART state with high Navi probability, and a symbol combination referred to as a "strong chance lip" is displayed in response to a notification during the high Navi probability state, the main control board 71 functions as a bonus granting means to transition the game state from normal ART to EP.
また、主制御基板７１は、ナビ高確ゲーム数に基づいてナビ高確又は非ナビ高確を制御し、また、ナビ高確中に遊技状態がＥＰに移行するとナビ高確から非ナビ高確に切り替えるため、報知モード制御手段として機能する。 The main control board 71 also controls whether the navigation is highly probable or not based on the number of navigation highly probable games, and also functions as a notification mode control means, switching from the navigation highly probable to the non-navigation highly probable state when the game state transitions to EP during a navigation highly probable state.
［継続ＣＺの昇格制御］
また、本実施形態のパチスロ１では、ＣＺ中のＡＲＴ抽籤に当籤し、ＣＺからＡＲＴ状態に移行する際に（より詳細には、ランク決めＡＲＴ中に）、継続ＣＺとして特殊ＣＺを用いるか否か抽籤し、この抽籤に当籤した場合には、その後の継続ＣＺとして特殊ＣＺを用いる（図２３５参照）。これにより、ＣＺとＡＲＴ状態とのループ中にＣＺの種別が切り替わることがあるため、ＣＺ中の遊技が単調になることを防止できる。
[Continuation CZ Promotion Control]
In addition, in the pachislot 1 of this embodiment, when a player wins the ART lottery during the CZ and transitions from the CZ to the ART state (more specifically, during the rank determination ART), a lottery is held to determine whether or not to use a special CZ as the continuation CZ, and if the lottery is won, the special CZ is used as the subsequent continuation CZ (see FIG. 235). This allows the type of CZ to be switched during the loop between the CZ and the ART state, preventing the game during the CZ from becoming monotonous.
また、本実施形態のパチスロ１では、特殊ＣＺへの移行に当籤したときのＡＲＴ状態のセット数のストックがない場合、ＡＲＴ状態のセット数が１つ付与される。これにより、特殊ＣＺに移行した場合には、必ずＡＲＴ状態に移行することになるため、安心して遊技を行うことができる。なお、特殊ＣＺ移行時に付与するＡＲＴ状態のストック数は任意であり、主制御回路９０は、２つ以上のストックを付与することとしてもよい。また、特殊ＣＺへの移行時に固定数のストックを付与するのではなく、ＡＲＴ状態のセット数のストックが所定数に達するまでに必要な数のストックを付与することとしてもよい。例えば、特殊ＣＺへの移行時にＡＲＴ状態のセット数のストックが３つになるまでＡＲＴ状態のセット数のストックを付与する場合、特殊ＣＺへの移行時に保有しているストック数が０である場合には３つのストックを付与し、特殊ＣＺへの移行時に保有しているストック数が１である場合には２つのストックを付与し、特殊ＣＺへの移行時に保有しているストック数が２である場合には１つのストックを付与し、特殊ＣＺへの移行時に保有しているストック数が３以上である場合にはストックを付与しないこととしてもよい。 In addition, in the pachislot 1 of this embodiment, if there are no stocks for the number of sets in the ART state when a win is made to transition to the special CZ, one set is awarded for the ART state. This ensures that a transition to the special CZ always results in a transition to the ART state, allowing for safe play. The number of stocks awarded for the ART state upon transition to the special CZ is arbitrary, and the main control circuit 90 may award two or more stocks. Furthermore, rather than awarding a fixed number of stocks upon transition to the special CZ, the number of stocks required until the number of sets in the ART state reaches a predetermined number may be awarded. For example, if the number of stocks awarded for the number of sets in the ART state is three upon transition to the special CZ, three stocks may be awarded if the number of stocks held upon transition to the special CZ is zero, two stocks may be awarded if the number of stocks held upon transition to the special CZ is one, one stock may be awarded if the number of stocks held upon transition to the special CZ is two, and no stocks may be awarded if the number of stocks held upon transition to the special CZ is three or more.
また、継続ＣＺの遊技期間は、ＣＺゲーム数により管理されるが、このＣＺゲーム数として、特殊ＣＺ用のＣＺゲーム数とＣＺ（ＡＲＴ後）用のＣＺゲーム数とを別々に設けることとしてもよく、また、共通のＣＺゲーム数を用いることとしてもよい。別々のＣＺゲーム数を用いる場合、特殊ＣＺに移行すると、主制御回路９０は、ＣＺ（ＡＲＴ後）用のＣＺゲーム数を、特殊ＣＺ用のＣＺゲーム数としてセットする。このとき、主制御回路９０は、ＣＺ（ＡＲＴ後）用のＣＺゲーム数を維持したままとしてもよく、また、クリア（０にする）することとしてもよい。 The play period for the continuous CZ is managed by the number of CZ games, but this number of CZ games may be set separately for the special CZ and the CZ (after ART), or a common number of CZ games may be used. If separate numbers of CZ games are used, when transitioning to the special CZ, the main control circuit 90 sets the number of CZ games for the CZ (after ART) as the number of CZ games for the special CZ. At this time, the main control circuit 90 may maintain the number of CZ games for the CZ (after ART), or may clear it (set it to 0).
また、別々のＣＺゲーム数を用いる場合、主制御回路９０は、ＣＺ（ＡＲＴ後）からＡＲＴ状態に移行すると、ＣＺ（ＡＲＴ後）用のＣＺゲーム数を上乗せし、また、特殊ＣＺ中にＡＲＴ抽籤に当籤したことに応じてＡＲＴ状態に移行すると、特殊ＣＺ用のＣＺゲーム数を上乗せする。一方で、特殊ＣＺ中に放出フェーズＤに基づきＡＲＴ状態に移行した場合には、ＣＺ（ＡＲＴ後）用のＣＺゲーム数を上乗せする。 Furthermore, when using separate CZ game numbers, the main control circuit 90 adds the number of CZ games for the CZ (after ART) when transitioning from the CZ (after ART) to the ART state, and also adds the number of CZ games for the special CZ when transitioning to the ART state in response to winning the ART lottery during the special CZ. On the other hand, if transitioning to the ART state based on release phase D during the special CZ, the number of CZ games for the CZ (after ART) is added.
一方で、共通のＣＺゲーム数を用いる場合には、主制御回路９０は、ＣＺの種別を考慮することなく、ＡＲＴ状態への移行時にＣＺゲーム数の上乗せを行えばよい。なお、別々のＣＺゲーム数を用いる場合であっても、共通のＣＺゲーム数を用いる場合であっても、ＣＺゲーム数は、メインＲＡＭ１０３において管理される。 On the other hand, when a common CZ game count is used, the main control circuit 90 simply adds the CZ game count when transitioning to the ART state without considering the type of CZ. Whether separate CZ game counts are used or a common CZ game count is used, the CZ game count is managed in the main RAM 103.
［主制御基板及び副制御基板が有する各種機能］
以上のような本実施形態のパチスロ１に特有の制御を実現するために、本実施形態のパチスロ１の主制御基板（主制御回路９０，メインＣＰＵ１０１）及び副制御基板（副制御回路２００，サブＣＰＵ２０１）は、次のような機能を有する。
[Various functions of the main control board and sub-control board]
In order to realize the control unique to the pachislot 1 of this embodiment as described above, the main control board (main control circuit 90, main CPU 101) and sub-control board (sub-control circuit 200, sub-CPU 201) of the pachislot 1 of this embodiment have the following functions.
主制御基板７１は、スタートスイッチ７９やストップスイッチ基板８０と接続され、図１に示す遊技の進行を制御する。それゆえ、主制御基板７１は、開始操作検出手段、図柄変動手段、内部当籤役決定手段、停止操作検出手段、リール停止制御手段（停止制御手段）及び入賞判定手段として機能する。 The main control board 71 is connected to the start switch 79 and stop switch board 80, and controls the progress of the game shown in Figure 1. Therefore, the main control board 71 functions as a start operation detection means, a symbol variation means, an internal winning combination determination means, a stop operation detection means, a reel stop control means (stop control means), and a winning determination means.
また、主制御基板７１は、ＡＲＴ抽籤を行いＡＲＴ状態に移行するか否かを決定し、ＡＲＴ抽籤に当籤した場合に遊技状態をＡＲＴ状態に移行するため、付与決定手段及び特典付与手段として機能する。 The main control board 71 also functions as a bonus determination means and a bonus awarding means, as it conducts an ART lottery to determine whether to transition to the ART state, and transitions the gaming state to the ART state if the ART lottery is won.
また、主制御基板７１は、ＡＲＴ抽籤に当籤すると、付与するＡＲＴ状態の権利数を決定して、メインＲＡＭ１０３に記憶するとともに、遊技状態をＡＲＴ状態に移行させると、メインＲＡＭ１０３に記憶されているＡＲＴ状態の権利を１つ消し去るため、権利管理手段として機能する。 In addition, when the ART lottery is won, the main control board 71 determines the number of ART state rights to be granted and stores this in the main RAM 103. Furthermore, when the game state is transitioned to the ART state, it erases one ART state right stored in the main RAM 103, thus functioning as a rights management means.
また、主制御基板７１は、ＣＺ中の遊技を管理してＣＺの残りゲーム数が０になるとＣＺを終了することから、第１高確率状態制御手段及び第２高確率状態制御手段として機能する。 In addition, the main control board 71 manages play during the CZ and ends the CZ when the number of remaining games in the CZ reaches 0, thereby functioning as a first high-probability state control means and a second high-probability state control means.
また、主制御基板７１は、ＣＺ（ＡＲＴ後）と特殊ＣＺとで共通のＣＺゲーム数を用いる場合には、期間管理手段として機能し、別々のＣＺゲーム数を用いる場合には、特殊ＣＺの移行時にＣＺ（ＡＲＴ後）用のＣＺゲーム数を特殊ＣＺ用のＣＺゲーム数としてセットすることから、期間設定手段として機能する。
また、主制御基板７１は、ＣＺ中にＡＲＴ状態に移行すると、ＣＺゲーム数の上乗せを行うため、高確率状態加算手段として機能する。
In addition, when a common CZ game number is used for CZ (after ART) and special CZ, the main control board 71 functions as a period management means, and when different CZ game numbers are used, it functions as a period setting means by setting the CZ game number for CZ (after ART) as the CZ game number for special CZ when special CZ transitions.
In addition, when the main control board 71 transitions to the ART state during the CZ, it adds to the number of CZ games, thereby functioning as a high probability state addition means.
＜乱数値格納領域の構成＞
次に、図２７２及び図２７３を参照して、各種抽籤処理に用いられる各種乱数値の格納領域の構成を説明する。図２７２は、本実施形態におけるメインＲＡＭ１０３のメモリマップを示す図であり、図２７３は、メインＲＡＭ１０３内に設けられた乱数格納領域の構成を説明するためにクロスリファレンスファイルから乱数格納領域が記載された部分を抜粋した図である。なお、クロスリファレンスファイルとは、プログラムソースファイルをメインＲＯＭ１０２に格納するための変換（アセンブル等と呼ばれる）を行った際に出力される、アドレスやデータが１６進数で付加されたファイルのことである。
<Structure of random value storage area>
Next, the configuration of the storage area for various random number values used in various lottery processes will be described with reference to Figures 272 and 273. Figure 272 is a diagram showing a memory map of the main RAM 103 in this embodiment, and Figure 273 is a diagram excerpting a portion of a cross-reference file that describes the random number storage area in order to explain the configuration of the random number storage area provided in the main RAM 103. Note that a cross-reference file is a file to which addresses and data are added in hexadecimal, which is output when a program source file is converted (called assembling, etc.) for storage in the main ROM 102.
本実施形態のメインＲＡＭ１０３（書き換え可能な不揮発性格納領域）のメモリマップでは、図２７２に示すように、上記第１実施形態と同様に、メインＲＡＭ１０３の先頭アドレス（Ｆ０００Ｈ）側から、遊技用ＲＡＭ領域（所定格納領域、遊技用一時記憶領域）及び規定外ＲＡＭ領域（規定外一時記憶領域）が、この順で、それぞれ所定のアドレスに配置される。そして、乱数値格納領域は、メインＲＡＭ１０３内において、「設定変更開始時」の初期化開始アドレスと、「ボーナス終了時」の初期化開始アドレスとの間の領域に配置される。 In the memory map of the main RAM 103 (rewritable non-volatile storage area) of this embodiment, as shown in Figure 272, similar to the first embodiment described above, the gaming RAM area (predetermined storage area, gaming temporary storage area) and non-regular RAM area (non-regular temporary storage area) are located at predetermined addresses in this order, starting from the starting address (F000H) of the main RAM 103. The random value storage area is located in the area within the main RAM 103 between the initialization start address at the "start of setting change" and the initialization start address at the "end of bonus."
具体的には、図２７２及び図２７３に示すように、乱数値格納領域は、アドレス「Ｆ００９Ｈ」（ラベル「ｗＲＡＮＤＯＭＸ」が付されたアドレス）～「Ｆ０１６Ｈ」（ラベル「ｗＲＡＮＤＯＭＳ」が付されたアドレス）の範囲（所定のアドレス範囲）に配置される。なお、アドレス「Ｆ００９Ｈ」（ラベル「ｗＲＡＮＤＯＭＸ」が付されたアドレス）の乱数値Ｘ格納領域には、内部当籤役抽籤用乱数（ハードラッチ乱数：第１の乱数値）が格納され、アドレス「Ｆ００ＢＨ」（ラベル「ｗＲＡＮＤ１ＢＳ」及び「ｗＲＡＮＤＯＭＹ」が付されたアドレス）の乱数値Ｙ格納領域～「Ｆ０１６Ｈ」（ラベル「ｗＲＡＮＤＯＭＳ」が付されたアドレス）の乱数値Ｓ格納領域にはそれぞれ、ＡＲＴ等の出玉（演出）関連抽籤用の１２種類の乱数値（ソフトラッチ乱数：第２の乱数値）が格納される。 Specifically, as shown in Figures 272 and 273, the random number value storage area is located in the range (predetermined address range) from address "F009H" (address with label "wRANDOMX") to "F016H" (address with label "wRANDOMS"). The random number value X storage area at address "F009H" (address labeled "wRANDOMX") stores random numbers for internal lottery draws (hard latch random numbers: first random number values), and the random number value Y storage area at addresses "F00BH" (address labeled "wRAND1BS" and "wRANDOMY") through the random number value S storage area at addresses "F016H" (address labeled "wRANDOMS") each store 12 types of random number values (soft latch random numbers: second random number values) for draws related to ball payouts (effects) such as ART.
＜ソースプログラム上での各種抽籤テーブルの構成＞
本実施形態のパチスロ１のメインＲＯＭ１０２のデータエリア（図１２Ｂ参照）に格納された各種抽籤テーブルでは、テーブルやプログラムのデータ容量を減らすための様々な工夫が施されている。以下では、そのような工夫が施された抽籤テーブルの構成例を説明する。
<Configuration of various lottery tables in the source program>
In the various lottery tables stored in the data area (see FIG. 12B) of the main ROM 102 of the pachislot 1 of this embodiment, various measures are taken to reduce the data volume of the tables and programs. Below, an example of the configuration of a lottery table with such measures taken will be described.
［状態移行抽籤テーブル（ＢＢ終了時用）］
図２７４は、ソースプログラム上で実際に参照される、図２１８（Ｅ）の状態移行抽籤テーブル（ＢＢ終了時用）の構成例を示す図である。なお、図２１５、図２１７、図２１８（Ａ）～２１８（Ｄ）、図２１８（Ｆ）、図２１８（Ｇ）、図２１９、図２２４、図２３４、図２３６～図２４０、図２４２～図２４８の抽籤テーブルの構成も図２７４に示す構成と同様となる。
[State transition lottery table (for BB end)]
Fig. 274 is a diagram showing an example of the configuration of the state transition lottery table (for use at the end of BB) of Fig. 218(E) which is actually referenced in the source program. The configurations of the lottery tables of Fig. 215, Fig. 217, Fig. 218(A) to 218(D), Fig. 218(F), Fig. 218(G), Fig. 219, Fig. 224, Fig. 234, Fig. 236 to Fig. 240, Fig. 242 to Fig. 248 are also similar to the configuration shown in Fig. 274.
ソースプログラム上で実際に参照される状態移行抽籤テーブル（ＢＢ終了時用）は、図２７４に示すように、ラベル「ｄＢＢＤＭＣＧＴＢ」が付された先頭アドレスから９バイト先のアドレスまでの格納領域（１０バイトの格納領域）に配置される。この状態移行抽籤テーブル（ＢＢ終了時用）内において、先頭アドレスから９バイト先のアドレスまでの各アドレスには、データ「.ＬＯＷ．（ｗＲＡＮＤ１ＢＳ＋ｃＲＮＤＡＴ０４）＋２０Ｈ＊（３）」、「.ＬＯＷ．ｗＤＤＭ＿ＳＴＳ」、「（８０Ｈ）＋ｄＢＤＭＣ＿Ｌ－＄」、「（８０Ｈ）＋ｄＢＤＭＣ＿Ｈ－＄」、「０００００１０１Ｂ」、「１２４」、「３」、「０００００１０１Ｂ」、「２２４」及び「ｃＨＩＴＡＢＳ」がそれぞれ格納される。なお、各データ（「ＤＢ」はデータバイトを表す疑似命令）は１バイト（８ビット）のデータで構成される。以下、各データの内容を説明する。 The state transition lottery table (for BB end) actually referenced in the source program is placed in the storage area (10-byte storage area) from the first address labeled "dBBDMMCGTB" to the address 9 bytes away, as shown in Figure 274. Within this state transition lottery table (for BB end), the data ".LOW.(wRAND1BS + cRNDAT04) + 20H * (3)", ".LOW.wDDM_STS", "(80H) + dBDMC_L - $", "(80H) + dBDMC_H - $", "00000101B", "124", "3", "00000101B", "224", and "cHITABS" are stored at each address from the first address to the address 9 bytes away, respectively. Each piece of data ("DB" is a pseudo-instruction representing a data byte) consists of 1 byte (8 bits) of data. The contents of each piece of data are explained below.
（１）複合データの構成
状態移行抽籤テーブル（ＢＢ終了時用）の先頭アドレスに格納されているデータ「.ＬＯＷ．（ｗＲＡＮＤ１ＢＳ＋ｃＲＮＤＡＴ０４）＋２０Ｈ＊（３）」は、状態移行抽籤の抽籤回数（この例では３回）と、状態移行抽籤で使用する出玉抽籤用乱数値が格納された乱数格納領域のアドレスを指定するためのオフセット値（乱数格納領域の先頭アドレスからのオフセット値）とが格納された１バイトの複合データ（複合情報）である。
(1) Composition of the composite data The data “.LOW.(wRAND1BS+cRNDAT04)+20H*(3)” stored in the first address of the state transition lottery table (for use at the end of BB) is a one-byte composite data (composite information) that stores the number of times the state transition lottery will be drawn (three times in this example) and an offset value (offset value from the first address of the random number storage area) for specifying the address of the random number storage area in which the random number value for the ball lottery used in the state transition lottery is stored.
ここで、図２７５に、複合データ「.ＬＯＷ．（ｗＲＡＮＤ１ＢＳ＋ｃＲＮＤＡＴ０４）＋２０Ｈ＊（３）」のビット構成を示す。複合データ「.ＬＯＷ．（ｗＲＡＮＤ１ＢＳ＋ｃＲＮＤＡＴ０４）＋２０Ｈ＊（３）」では、抽籤回数（３回）に「２０Ｈ」が乗算されているので、抽籤回数の情報は、複合データのビット５～ビット７に格納され、２バイトラベル「ｗＲＡＮＤ１ＢＳ＋ｃＲＮＤＡＴ０４」の下位側１バイトの値（乱数格納領域の先頭アドレスからのオフセット値）が複合データのビット０～ビット４に格納される。 Figure 275 shows the bit structure of the composite data ".LOW.(wRAND1BS+cRNDAT04)+20H*(3)." In the composite data ".LOW.(wRAND1BS+cRNDAT04)+20H*(3)," the number of lottery draws (3) is multiplied by "20H," so the information on the number of lottery draws is stored in bits 5 to 7 of the composite data, and the value of the lowest byte of the 2-byte label "wRAND1BS+cRNDAT04" (the offset value from the starting address of the random number storage area) is stored in bits 0 to 4 of the composite data.
なお、この例の２バイトラベル「ｗＲＡＮＤ１ＢＳ＋ｃＲＮＤＡＴ０４」のうち、ラベル「ｗＲＡＮＤ１ＢＳ」は、図２７３に示すように、出玉関連抽籤用の乱数値格納領域の先頭アドレス「Ｆ００ＢＨ」を示す。また、ラベル「ｃＲＮＤＡＴ０４」は、乱数指定用オフセット番号を示す。 In this example, of the two-byte label "wRAND1BS+cRNDAT04," the label "wRAND1BS" indicates the starting address "F00BH" of the random number storage area for ball-out-related lotteries, as shown in Figure 273. The label "cRNDAT04" indicates the offset number for specifying the random number.
ここで、図２７６に、ソースプログラム上で実際に参照される乱数指定用オフセット番号の値とラベルとの対応テーブルを示す。例えば、ラベル「ｃＲＮＤＡＴ０４」の乱数指定用オフセット番号の値は「００００Ｈ」となる。それゆえ、２バイトラベル「ｗＲＡＮＤ１ＢＳ＋ｃＲＮＤＡＴ０４」の値は「Ｆ００ＢＨ（＝「Ｆ００ＢＨ」＋「００００Ｈ」）」となり、複合データのビット０～ビット４には、この２バイトラベルの下位側１バイトの値「０ＢＨ」が格納される。したがって、メインＲＯＭ１０２には、複合データ「.ＬＯＷ．（ｗＲＡＮＤ１ＢＳ＋ｃＲＮＤＡＴ０４）＋２０Ｈ＊（３）」として、１バイトの値「０１１０１０１１Ｂ」＝「６ＢＨ」が格納される。 Figure 276 shows a correspondence table between the random number designation offset number values actually referenced in the source program and labels. For example, the value of the random number designation offset number for label "cRNDAT04" is "0000H." Therefore, the value of the two-byte label "wRAND1BS + cRNDAT04" is "F00BH (= "F00BH" + "0000H")," and bits 0 to 4 of the composite data store the value of the lower byte of this two-byte label, "0BH." Therefore, the main ROM 102 stores the one-byte value "01101011B" = "6BH" as the composite data ".LOW. (wRAND1BS + cRNDAT04) + 20H * (3)."
なお、抽籤処理において、上述した複合データに含まれる抽籤回数及びオフセット値を使用する際には、複合データから抽籤回数及びオフセット値をそれぞれ別個に分離する処理が施され、これにより各データが複合データから抽出される。この分離（抽出）処理は、図示しないが、ソースプログラム上においてメインＣＰＵ１０１により実行される。 When the lottery process uses the number of lottery draws and offset value contained in the composite data described above, a process is performed to separate the number of lottery draws and the offset value from the composite data, thereby extracting each piece of data from the composite data. This separation (extraction) process is executed by the main CPU 101 in the source program, although this is not shown.
（２）出玉ステータスデータの構成
状態移行抽籤テーブル（ＢＢ終了時用）の先頭アドレス（複合データの格納アドレス）から１バイト先のアドレスに格納されているデータ「.ＬＯＷ．ｗＤＤＭ＿ＳＴＳ」は、現在の通常状態中の抽籤状態に関するデータ（出玉ステータスデータ）である。具体的には、データ「.ＬＯＷ．ｗＤＤＭ＿ＳＴＳ」は、現在の抽籤状態に対応する状態移行抽籤テーブルを指定するためのデータである。なお、現在の抽籤状態が「低確」である場合には、「ｗＤＤＭ＿ＳＴＳ」は「０」となり、現在の抽籤状態が「高確」である場合には、「ｗＤＤＭ＿ＳＴＳ」は「１」となり、現在の抽籤状態が「超高確」である場合には、「ｗＤＤＭ＿ＳＴＳ」は「２」なる。
(2) Structure of ball output status data The data ".LOW.wDDM_STS" stored at the address one byte away from the top address (storage address of the composite data) of the state transition lottery table (for the end of BB) is data (ball output status data) relating to the lottery status during the current normal state. Specifically, the data ".LOW.wDDM_STS" is data for specifying the state transition lottery table corresponding to the current lottery status. Note that if the current lottery status is "low probability", "wDDM_STS" is "0", if the current lottery status is "high probability", "wDDM_STS" is "1", and if the current lottery status is "ultra-high probability", "wDDM_STS" is "2".
例えば、現在の抽籤状態が「低確」である場合には、データ「.ＬＯＷ．ｗＤＤＭ＿ＳＴＳ」として、１バイト先（先頭アドレスから２バイト先）のアドレスに格納されたデータ「（８０Ｈ）＋ｄＢＤＭＣ＿Ｌ－＄」を指定するためのデータが格納される。また、現在の抽籤状態が「高確」である場合には、データ「.ＬＯＷ．ｗＤＤＭ＿ＳＴＳ」として、２バイト先（先頭アドレスから３バイト先）のアドレスに格納されているデータ「（８０Ｈ）＋ｄＢＤＭＣ＿Ｈ－＄」を指定するためのデータが格納される。 For example, if the current lottery status is "low probability," data specifying the data "(80H) + dBDMC_L-$" stored at the address one byte ahead (two bytes from the first address) is stored as the data ".LOW.wDDM_STS." Also, if the current lottery status is "high probability," data specifying the data "(80H) + dBDMC_H-$" stored at the address two bytes ahead (three bytes from the first address) is stored as the data ".LOW.wDDM_STS."
（３）低確時用抽籤値格納領域の指定データの構成
状態移行抽籤テーブル（ＢＢ終了時用）の先頭アドレスから２バイト先のアドレスに格納されているデータ「（８０Ｈ）＋ｄＢＤＭＣ＿Ｌ－＄」は、現在の抽籤状態が低確時である場合に参照される抽籤値（抽籤係数）群が格納されている領域（以下、「低確時用抽籤値格納領域」という）の先頭アドレス、及び、抽籤指定有りを指定するためのデータである。
(3) Configuration of the designation data for the lottery value storage area for low probability situations The data "(80H) + dBDMC_L - $" stored at the address two bytes from the starting address of the state transition lottery table (for when BB ends) is the starting address of the area (hereinafter referred to as the "lottery value storage area for low probability situations") where a group of lottery values (lottery coefficients) to be referenced when the current lottery state is low probability is stored, and data for specifying that a lottery is designated.
データ「（８０Ｈ）＋ｄＢＤＭＣ＿Ｌ－＄」では、「（８０Ｈ）」により、ビット７に「１」を格納され、これにより抽籤指定有りが示され、このデータは、上述した複合データに含まれる抽籤回数分（この例では、３回）の抽籤が実行されることを示す指定データとなる。本実施形態では、複合データに含まれる抽籤回数が１以上であれば、抽籤指定が有りとなる。そして、抽籤指定有りがセットされている場合には、抽籤回数分の抽籤処理の中で実際に抽籤値データを取得して抽籤を行うタイミングが指定される。この実際に抽籤が行われるタイミングは、後述の１バイトの抽籤指定データにより指定される。具体的には、抽籤処理毎に抽籤指定データのビット０からビット７に向かって各ビットの値が順次検索され、検索対象のビットに「１」が格納されていれば、抽籤値データを取得して抽籤を実行する。なお、抽籤指定無しの場合には、低確時用抽籤値格納領域の指定データ内において、「（８０Ｈ）」が規定されない（ビット７には「０」が格納される）。 In the data "(80H) + dBDMC_L - $", "(80H)" stores a "1" in bit 7, indicating that a lottery is specified. This data serves as designation data indicating that a lottery will be run the number of times (in this example, three times) included in the composite data described above. In this embodiment, if the number of times included in the composite data is one or more, a lottery is specified. When a lottery is specified, the timing at which the lottery value data is actually obtained and a lottery is run is specified during the lottery processing for the number of times included. The timing at which this lottery is actually run is specified by the one-byte lottery designation data described below. Specifically, for each lottery process, the value of each bit in the lottery designation data is searched sequentially from bit 0 to bit 7. If a "1" is stored in the searched bit, the lottery value data is obtained and a lottery is run. Furthermore, if no lottery is specified, "(80H)" is not specified in the designation data for the low probability lottery value storage area ("0" is stored in bit 7).
また、データ「（８０Ｈ）＋ｄＢＤＭＣ＿Ｌ－＄」内の「ｄＢＤＭＣ＿Ｌ－＄」には、低確時用抽籤値格納領域の先頭アドレス（ラベル「ｄＢＤＭＣ＿Ｌ」が付されたアドレス）を示すデータが格納される。なお、本実施形態では、データ「（８０Ｈ）＋ｄＢＤＭＣ＿Ｌ－＄」が格納されているアドレスから１バイト先のアドレス（ラベル「ｄＢＤＭＣ＿Ｌ」が付されたアドレス）から３バイト分の領域に低確時用抽籤値格納領域が配置される。 Furthermore, "dBDMC_L-$" within the data "(80H)+dBDMC_L-$" stores data indicating the starting address of the lottery value storage area for low probability (the address labeled "dBDMC_L"). In this embodiment, the lottery value storage area for low probability is located in a 3-byte area starting from the address (the address labeled "dBDMC_L") one byte away from the address where the data "(80H)+dBDMC_L-$" is stored.
（４）高確時用抽籤値格納領域の指定データの構成
状態移行抽籤テーブル（ＢＢ終了時用）の先頭アドレスから３バイト先のアドレスに格納されているデータ「（８０Ｈ）＋ｄＢＤＭＣ＿Ｈ－＄」は、現在の抽籤状態が高確時である場合に参照される抽籤値（抽籤係数）群が格納されている領域（以下、「高確時用抽籤値格納領域」という）の先頭アドレス、及び、抽籤指定有りを指定するためのデータである。
(4) Configuration of the designation data for the lottery value storage area for high probability situations The data "(80H) + dBDMC_H - $" stored at the address three bytes from the top address of the state transition lottery table (for when BB ends) is the top address of the area (hereinafter referred to as the "lottery value storage area for high probability situations") where a group of lottery values (lottery coefficients) to be referenced when the current lottery state is high probability is stored, and data for specifying that a lottery is designated.
データ「（８０Ｈ）＋ｄＢＤＭＣ＿Ｈ－＄」においても、「（８０Ｈ）」により、ビット７に「１」を格納され、これにより抽籤指定有りが示される。また、データ「（８０Ｈ）＋ｄＢＤＭＣ＿Ｈ－＄」内の「ｄＢＤＭＣ＿Ｈ－＄」には、高確時用抽籤値格納領域の先頭アドレス（ラベル「ｄＢＤＭＣ＿Ｈ」が付されたアドレス）を示すデータが格納される。なお、本実施形態では、データ「（８０Ｈ）＋ｄＢＤＭＣ＿Ｈ－＄」が格納されているアドレスから４バイト先のアドレス（ラベル「ｄＢＤＭＣ＿Ｈ」が付されたアドレス）から３バイト分の領域に高確時用抽籤値格納領域が配置される。 In the data "(80H)+dBDMC_H-$", "1" is stored in bit 7 due to "(80H)", thereby indicating that a lottery has been selected. Furthermore, "dBDMC_H-$" in the data "(80H)+dBDMC_H-$" stores data indicating the starting address of the lottery value storage area for high probability (the address labeled "dBDMC_H"). In this embodiment, the lottery value storage area for high probability is located in a 3-byte area starting from the address (the address labeled "dBDMC_H") that is 4 bytes away from the address where the data "(80H)+dBDMC_H-$" is stored.
なお、状態移行抽籤テーブル（ＢＢ終了時用）内に格納されている複合データ「.ＬＯＷ．（ｗＲＡＮＤ１ＢＳ＋ｃＲＮＤＡＴ０４）＋２０Ｈ＊（３）」、データ「.ＬＯＷ．ｗＤＤＭ＿ＳＴＳ」、データ「（８０Ｈ）＋ｄＢＤＭＣ＿Ｌ－＄」及びデータ「（８０Ｈ）＋ｄＢＤＭＣ＿Ｈ－＄」は、本発明に係る抽籤選択情報の一具体例を示すものである。
また、これらのデータが格納されている領域は、本発明に係る抽籤選択格納領域の一具体例を示すものである。また、複合データに含まれる抽籤回数及びオフセット値はそれぞれ、本発明に係る抽籤回数情報及び乱数選択情報の一具体例を示すものである。さらに、これらのデータに基づく抽籤処理は、主制御基板７１（メインＣＰＵ１０１）により実行されるので、主制御基板７１（メインＣＰＵ１０１）は、抽籤手段及び出玉抽籤手段としても機能する。
In addition, the composite data ".LOW.(wRAND1BS+cRNDAT04)+20H*(3)" stored in the state transition lottery table (for the end of BB), data ".LOW.wDDM_STS", data "(80H)+dBDMC_L-$" and data "(80H)+dBDMC_H-$" show a specific example of lottery selection information according to the present invention.
Furthermore, the area in which these data are stored represents a specific example of a lottery selection storage area according to the present invention. Furthermore, the number of lotteries and the offset value included in the composite data represent specific examples of lottery number information and random number selection information according to the present invention, respectively. Furthermore, since the lottery processing based on these data is executed by the main control board 71 (main CPU 101), the main control board 71 (main CPU 101) also functions as a lottery means and a ball payout lottery means.
（５）低確時用抽籤値格納領域の構成
状態移行抽籤テーブル（ＢＢ終了時用）内において、ラベル「ｄＢＤＭＣ＿Ｌ」が付された低確時用抽籤値格納領域の先頭アドレスには、抽籤指定データ「０００００１０１Ｂ」が格納される。この例では、抽籤回数が３回であるので、抽籤処理毎に抽籤指定データのビット０からビット２まで各ビットの値が順次検索され、検索対象のビットに「１」が格納されていれば、抽籤値データを用いた抽籤を実行し、検索対象のビットに「０」が格納されていれば、抽籤を行わない。それゆえ、この例の低確時用の状態移行抽籤テーブル（ＢＢ終了時用）を用いた状態移行抽籤では、１回目及び３回目の抽籤処理において抽籤値データを用いた抽籤が実行される。
(5) Configuration of the lottery value storage area for low probability In the state transition lottery table (for BB end), the lottery designation data "00000101B" is stored in the leading address of the lottery value storage area for low probability, labeled "dBDMC_L". In this example, since the number of lotteries is three, the values of each bit from bit 0 to bit 2 of the lottery designation data are searched sequentially for each lottery process. If "1" is stored in the searched bit, a lottery is performed using the lottery value data. If "0" is stored in the searched bit, a lottery is not performed. Therefore, in the state transition lottery using the state transition lottery table for low probability (for BB end) in this example, a lottery is performed using the lottery value data in the first and third lottery processes.
ここで、図２７７に、ＢＢ終了時の状態移行抽籤で参照される抽籤指定データの各ビットと、該ビットに対応する抽籤の内容との関係を示す。この例では、抽籤指定データのビット０が抽籤結果「高確Ｂ」が決定されるか否かの抽籤の有無を表し、ビット１が抽籤結果「高確Ａ」が決定されるか否かの抽籤の有無を表し、ビット２が抽籤結果「超高確」が決定されるか否かの抽籤の有無を表す。この例の低確時用の状態移行抽籤テーブル（ＢＢ終了時用）では、抽籤結果「高確Ｂ」及び「超高確」に対して１以上の抽籤値が規定されているので（図２１８（Ｅ）参照）、抽籤指定データのビット０及びビット２に「１」がセットされる。一方、この例の低確時用の状態移行抽籤テーブル（ＢＢ終了時用）では、抽籤結果「高確Ａ」に対して抽籤値「０」が規定されている（非当籤が確定している）ので（図２１８（Ｅ）参照）、抽籤指定データのビット１に「０」がセットされ、抽籤結果「高確Ａ」が決定されるか否かの抽籤は行われない。 Figure 277 shows the relationship between each bit of the lottery designation data referenced in the state transition lottery at the end of BB and the content of the lottery corresponding to that bit. In this example, bit 0 of the lottery designation data indicates whether or not a lottery has been held to determine the lottery result "High Probability B," bit 1 indicates whether or not a lottery has been held to determine the lottery result "High Probability A," and bit 2 indicates whether or not a lottery has been held to determine the lottery result "Very High Probability." In this example, the state transition lottery table for low probability (for the end of BB) specifies lottery values of 1 or more for the lottery results "High Probability B" and "Very High Probability" (see Figure 218 (E)), so bits 0 and 2 of the lottery designation data are set to "1." On the other hand, in this example's state transition lottery table for low probability (for use at the end of BB), a lottery value of "0" is specified for the lottery result "High Probability A" (a non-win is confirmed) (see Figure 218 (E)), so bit 1 of the lottery designation data is set to "0" and no lottery is held to determine whether the lottery result will be "High Probability A".
低確時用抽籤値格納領域の先頭アドレス（ラベル「ｄＢＤＭＣ＿Ｌ」が付されたアドレス）から１バイト先のアドレスに格納されるデータ「１２４」は、１回目の状態移行抽籤（抽籤指定データのビット０に対応する抽籤：抽籤結果「高確Ｂ」が決定されるか否かの抽籤）で使用される抽籤値データである。また、低確時用抽籤値格納領域の先頭アドレスから２バイト先のアドレスに格納されるデータ「３」は、３回目の状態移行抽籤（抽籤指定データのビット２に対応する抽籤：抽籤結果「超高確」が決定されるか否かの抽籤）で使用される抽籤値データである。 The data "124" stored at the address one byte from the starting address of the lottery value storage area for low probability (the address labeled "dBDMC_L") is the lottery value data used in the first state transition lottery (the lottery corresponding to bit 0 of the lottery designation data: the lottery determining whether the lottery result will be "High Probability B"). Furthermore, the data "3" stored at the address two bytes from the starting address of the lottery value storage area for low probability is the lottery value data used in the third state transition lottery (the lottery corresponding to bit 2 of the lottery designation data: the lottery determining whether the lottery result will be "Very High Probability").
なお、図２１８（Ｅ）に示す低確時用の状態移行抽籤テーブル（ＢＢ終了時用）では、抽籤結果「低確」に対して抽籤値「１２８」が設定されているが、この抽籤値と、抽籤結果「高確Ｂ」及び「超高確」の抽籤値とを加算すると「２５６」となる。それゆえ、ＢＢ終了時であり且つ現在の抽籤状態が低確時である場合の状態移行抽籤において、抽籤結果「高確Ｂ」及び「超高確」に対するいずれの抽籤においても非当籤が決定された時には、抽籤をしなくても自動的に、抽籤結果「低確」が決定される。したがって、この例では、抽籤指定データ内で抽籤結果「低確」が決定されるか否かの抽籤の有無を表すビットを設けず、抽籤結果「低確」に対する状態移行抽籤は行われない。また、低確時用抽籤値格納領域には、抽籤結果「低確」の抽籤値も格納されない。 Incidentally, in the state transition lottery table for low probability (for the end of BB) shown in Figure 218 (E), a lottery value of "128" is set for the lottery result "low probability," but adding this lottery value to the lottery values for the lottery results "high probability B" and "very high probability" results in "256." Therefore, in a state transition lottery when the BB has ended and the current lottery state is low probability, if a loss is determined in either the lottery for the lottery results "high probability B" or "very high probability," the lottery result "low probability" is automatically determined without the need for a lottery. Therefore, in this example, no bit is set in the lottery designation data to indicate whether or not a lottery will be held to determine the lottery result "low probability," and no state transition lottery is held for the lottery result "low probability." Additionally, the lottery value storage area for low probability lottery results will not store lottery values for "low probability" lottery results.
（６）高確時用抽籤値格納領域の構成
状態移行抽籤テーブル（ＢＢ終了時用）内において、ラベル「ｄＢＤＭＣ＿Ｈ」が付された高確時用抽籤値格納領域の先頭アドレスには、抽籤指定データ「０００００１０１Ｂ」が格納される。それゆえ、この例の高確時用の状態移行抽籤テーブル（ＢＢ終了時用）を用いた状態移行抽籤では、１回目及び３回目の抽籤処理において抽籤値データを用いた抽籤が実行される。
(6) Configuration of the lottery value storage area for high probability In the state transition lottery table (for BB end), the lottery designation data "00000101B" is stored in the leading address of the lottery value storage area for high probability with the label "dBDMC_H". Therefore, in the state transition lottery using the state transition lottery table for high probability (for BB end) in this example, a lottery using lottery value data is executed in the first and third lottery processing.
なお、図２１８（Ｅ）に示す高確時用の状態移行抽籤テーブル（ＢＢ終了時用）では、抽籤結果「高確Ｂ」及び「超高確」に対して１以上の抽籤値が規定されているので、抽籤指定データのビット０及びビット２に「１」がセットされる。一方、この例の高確時用の状態移行抽籤テーブル（ＢＢ終了時用）では、抽籤結果「高確Ａ」に対して抽籤値「０」が規定されている（非当籤が確定している）ので（図２１８（Ｅ）参照）、抽籤指定データのビット１に「０」がセットされ、抽籤結果「高確Ａ」が決定されるか否かの抽籤は行われない。 In the state transition lottery table for high probability (for the end of BB) shown in Figure 218 (E), a lottery value of 1 or more is specified for the lottery results "High Probability B" and "Very High Probability", so bits 0 and 2 of the lottery designation data are set to "1". On the other hand, in the state transition lottery table for high probability (for the end of BB) in this example, a lottery value of "0" is specified for the lottery result "High Probability A" (a non-win is confirmed) (see Figure 218 (E)), so bit 1 of the lottery designation data is set to "0", and no lottery is held to determine whether the lottery result will be "High Probability A".
また、図２１８（Ｅ）に示す高確時用の状態移行抽籤テーブル（ＢＢ終了時用）では、抽籤結果「低確」に対して抽籤値「０」が規定されているので、抽籤結果「低確」に対する状態移行抽籤を行わなくても、非当籤が確定している。それゆえ、ＢＢ終了時であり且つ現在の抽籤状態が高確時である場合の状態移行抽籤では、ソースプログラム上において、抽籤結果「低確」に対する状態移行抽籤は行われず、高確時用抽籤値格納領域にも抽籤結果「低確」の抽籤値は格納されない。 In addition, in the state transition lottery table for high probability (for BB end) shown in Figure 218 (E), a lottery value of "0" is specified for the lottery result "low probability," so a loss is confirmed even if a state transition lottery for the lottery result "low probability" is not conducted. Therefore, in the state transition lottery when BB ends and the current lottery state is high probability, a state transition lottery for the lottery result "low probability" is not conducted in the source program, and the lottery value for the lottery result "low probability" is not stored in the lottery value storage area for high probability.
高確時用抽籤値格納領域の先頭アドレス（ラベル「ｄＢＤＭＣ＿Ｈ」が付されたアドレス）から１バイト先のアドレスに格納されるデータ「１２４」は、１回目の状態移行抽籤（抽籤指定データのビット０に対応する抽籤：抽籤結果「高確Ｂ」が決定されるか否かの抽籤）で使用される抽籤値データである。また、高確時用抽籤値格納領域の先頭アドレスから２バイト先のアドレスに格納されるデータ「ｃＨＩＴＡＢＳ」は、３回目の状態移行抽籤（抽籤指定データのビット２に対応する抽籤：抽籤結果「超高確」が決定されるか否かの抽籤）で使用される抽籤値データであり、抽籤結果「超高確」が無条件で当籤確定となることを示すデータである。 The data "124" stored at the address one byte after the starting address of the high probability lottery value storage area (the address labeled "dBDMC_H") is lottery value data used in the first state transition lottery (the lottery corresponding to bit 0 of the lottery designation data: the lottery determining whether the lottery result will be "High Probability B"). Furthermore, the data "cHITABS" stored at the address two bytes after the starting address of the high probability lottery value storage area is lottery value data used in the third state transition lottery (the lottery corresponding to bit 2 of the lottery designation data: the lottery determining whether the lottery result will be "Very High Probability"), and is data indicating that the lottery result "Very High Probability" is unconditionally confirmed as a winning lottery.
なお、図２１８（Ｅ）に示す高確時用の状態移行抽籤テーブル（ＢＢ終了時用）では、抽籤結果「高確Ｂ」及び「超高確」に対してのみ抽籤値が割り振られており、両抽籤値を加算すると「２５６」となる。それゆえ、高確時用の状態移行抽籤テーブルを用いた状態移行抽籤（１回目の抽籤）において、抽籤結果「高確Ｂ」が決定されなかった場合には、抽籤をしなくても自動的に、抽籤結果「超高確」が決定される。それゆえ、この例では、３回目の状態移行抽籤（抽籤結果「超高確」に対する抽籤）で使用される抽籤値データの格納領域には、無条件で当籤が確定するデータ「ｃＨＩＴＡＢＳ」が格納され、３回目の状態移行抽籤は実際には行われない。 In addition, in the state transition lottery table for high probability (for use at the end of BB) shown in Figure 218 (E), lottery values are assigned only to the lottery results "High Probability B" and "Very High Probability," and the sum of both lottery values is "256." Therefore, if the lottery result "High Probability B" is not determined in the state transition lottery (first lottery) using the state transition lottery table for high probability, the lottery result "Very High Probability" is automatically determined without the need for a lottery. Therefore, in this example, the storage area for the lottery value data used in the third state transition lottery (lottery for the lottery result "Very High Probability") stores the data "cHITABS," which unconditionally determines a winning result, and a third state transition lottery is not actually conducted.
また、本実施形態では、図２１８（Ｅ）の状態移行抽籤テーブル（ＢＢ終了時用）に示すように、現在の抽籤状態が「超高確」である場合には、状態移行抽籤の結果として必ず「超高確」が決定され、抽籤状態が「超高確」に維持される（抽籤状態が移行しない）。それゆえ、現在の抽籤状態が「超高確」である場合には、ソースプログラム上では、状態移行抽籤は行われず、状態移行抽籤テーブル（ＢＢ終了時用）内にも、超高確時用の抽籤値群の格納領域及びそれを指定するための各種データは格納されない。 In addition, in this embodiment, as shown in the state transition lottery table (for BB end) in Figure 218 (E), if the current lottery state is "ultra-high probability," the result of the state transition lottery will always be "ultra-high probability," and the lottery state will be maintained at "ultra-high probability" (the lottery state will not transition). Therefore, if the current lottery state is "ultra-high probability," no state transition lottery will be conducted in the source program, and the state transition lottery table (for BB end) will not store a storage area for the lottery value group for ultra-high probability, nor will it store various data for specifying it.
なお、状態移行抽籤テーブル（ＢＢ終了時用）内で規定されている低確時用抽籤値格納領域及び高確時用抽籤値格納領域は、本発明に係る抽籤値格納領域の一具体例を示すものである。 The low probability lottery value storage area and high probability lottery value storage area specified in the state transition lottery table (for BB end) are examples of lottery value storage areas according to the present invention.
上述した状態移行抽籤テーブル（ＢＢ終了時用）の構成では、次のような効果が得られる。ソースプログラム上で実際に参照される状態移行抽籤テーブル（ＢＢ終了時用）において、図２１８（Ｅ）に示す構成の抽籤テーブルを忠実に構成しようとすると、現在の抽籤状態毎に５つの抽籤値をテーブル内に格納しなければならない。それゆえ、この場合には、１５バイトの格納領域が必要となる。それに対して、図２７４に示すような態様、すなわち、抽籤結果が確定している抽籤対象の抽籤値（抽籤係数）を格納しない態様で、状態移行抽籤テーブル（ＢＢ終了時用）を構成した場合には、上述のように、１０バイトの格納領域で状態移行抽籤テーブル（ＢＢ終了時用）を構成することができる。それゆえ、図２７４に示す構成の抽籤テーブルを用いることにより、メインＲＯＭ１０２に格納されるテーブルデータの容量を低減することができる。 The configuration of the state transition lottery table (for the end of BB) described above provides the following effects. If the state transition lottery table (for the end of BB) actually referenced in the source program were to be faithfully configured as shown in Figure 218 (E), five lottery values would have to be stored in the table for each current lottery state. Therefore, in this case, 15 bytes of storage space would be required. In contrast, if the state transition lottery table (for the end of BB) were configured in the manner shown in Figure 274, that is, in a manner that does not store lottery values (lottery coefficients) for lottery targets whose lottery results have been determined, the state transition lottery table (for the end of BB) could be configured with a 10-byte storage space, as described above. Therefore, by using a lottery table with the configuration shown in Figure 274, the amount of table data stored in main ROM 102 can be reduced.
［ＢＢ中ＡＲＴ抽籤テーブル（通常ＢＢ又はＡＲＴ中ＢＢ中用）］
図２７８は、ソースプログラム上で実際に参照される、図２４９（Ａ）のＢＢ中ＡＲＴ抽籤テーブル（通常ＢＢ又はＡＲＴ中ＢＢ中用）の構成例を示す図である。なお、図２２０、図２２３、図２２５、図２２８～図２３３、図２３５、図２４１、図２４９（Ｂ）、図２４９（Ｃ）の抽籤テーブルの構成も図２７８に示す構成と同様となる。
[BB ART lottery table (for normal BB or ART BB)]
Fig. 278 is a diagram showing an example of the configuration of the ART lottery table during BB (for normal BB or BB during ART) of Fig. 249(A) that is actually referenced in the source program. The configurations of the lottery tables of Fig. 220, Fig. 223, Fig. 225, Fig. 228 to Fig. 233, Fig. 235, Fig. 241, Fig. 249(B), and Fig. 249(C) are also similar to the configuration shown in Fig. 278.
ソースプログラム上で実際に参照されるＢＢ中ＡＲＴ抽籤テーブル（通常ＢＢ又はＡＲＴ中ＢＢ中用）は、図２７８に示すように、ラベル「ｄＢＢＳＶＯＴＢ」が付された先頭アドレスから４バイト先のアドレスまでの格納領域（５バイトの格納領域）に配置される。このＢＢ中ＡＲＴ抽籤テーブル（通常ＢＢ又はＡＲＴ中ＢＢ中用）内において、先頭アドレスから４バイト先のアドレスまでの各アドレスには、データ「.ＬＯＷ．（ｗＲＡＮＤ１ＢＳ＋ｃＲＮＤＡＴ１５）＋２０Ｈ＊（０）」、「.ＬＯＷ．ｗＤＤＭＦＬＧ＿Ｃ」、「ｃＰＲＢ＿０」、「ｃＰＲＢ＿４」及び「ｃＰＲＢ＿ＨＩＴ」がそれぞれ格納される。なお、各データ（ＤＢ）は１バイト（８ビット）のデータで構成される。以下、各データの内容を説明する。 The BB ART lottery table (for normal BB or ART BB) actually referenced in the source program is placed in the storage area (5-byte storage area) from the first address labeled "dBBSVOTB" to the address four bytes away, as shown in Figure 278. Within this BB ART lottery table (for normal BB or ART BB), the data ".LOW.(wRAND1BS+cRNDAT15)+20H*(0)", ".LOW.wDDMFLG_C", "cPRB_0", "cPRB_4", and "cPRB_HIT" are stored in each address from the first address to the address four bytes away, respectively. Each piece of data (DB) consists of 1 byte (8 bits) of data. The contents of each piece of data are explained below.
（１）複合データの構成
ＢＢ中ＡＲＴ抽籤テーブル（通常ＢＢ又はＡＲＴ中ＢＢ中用）の先頭アドレスに格納されているデータ「.ＬＯＷ．（ｗＲＡＮＤ１ＢＳ＋ｃＲＮＤＡＴ１５）＋２０Ｈ＊（０）」は、通常ＢＢ又はＡＲＴ中ＢＢ中時のＡＲＴ抽籤の抽籤回数と、ＡＲＴ抽籤で使用する出玉抽籤用乱数値が格納された乱数格納領域のアドレスを指定するためのオフセット値とが格納された１バイトの複合データである。
(1) Composition of the composite data The data “.LOW.(wRAND1BS+cRNDAT15)+20H*(0)” stored in the top address of the BB ART lottery table (for normal BB or BB during ART) is a 1-byte composite data that stores the number of ART lottery draws during normal BB or BB during ART, and an offset value for specifying the address of the random number storage area that stores the random number value for the ball lottery used in the ART lottery.
この例では、抽籤回数として「０」が複合データのビット５～ビット７に格納され、２バイトラベル「ｗＲＡＮＤ１ＢＳ＋ｃＲＮＤＡＴ１５」の下位側１バイトの値（オフセット値「１０Ｈ」（「Ｆ０１０Ｈ」の下位側１バイトの値））がビット０～ビット４に格納される。なお、ここでいう、「抽籤回数が０回」とは、抽籤を行わないという意味ではなく、抽籤指定を行わない（上述した抽籤指定データを用いた抽籤を行わない）という意味であり、この場合には、指定されたアドレスに格納された抽籤値データを用いて１回抽籤が行われる。 In this example, "0" is stored in bits 5 to 7 of the composite data as the number of draws, and the value of the lowest byte of the two-byte label "wRAND1BS+cRNDAT15" (offset value "10H" (the value of the lowest byte of "F010H")) is stored in bits 0 to 4. Note that "0 draws" here does not mean that no draws will be held, but rather that no draw designation is made (no draw using the lottery designation data described above will be held), and in this case, one draw will be held using the lottery value data stored at the specified address.
（２）フラググループ種別の指定データの構成
ＢＢ中ＡＲＴ抽籤テーブル（通常ＢＢ又はＡＲＴ中ＢＢ中用）の先頭アドレスから１バイト先のアドレスに格納されているデータ「.ＬＯＷ．ｗＤＤＭＦＬＧ＿Ｃ」は、現ゲームで取得された抽籤用フラグの種別に対応するフラググループ（フラググループＣ）の種別に関するデータ（フラググループＣの指定データ）である。
(2) Configuration of the designation data for the flag group type The data “.LOW.wDDMFLG_C” stored at the address one byte from the first address of the BB ART lottery table (for normal BB or BB during ART) is data (designation data for flag group C) regarding the type of flag group (flag group C) corresponding to the type of lottery flag obtained in the current game.
なお、本実施形態では、図２４９（Ａ）に示すように、ＢＢ中ＡＲＴ抽籤テーブル（通常ＢＢ又はＡＲＴ中ＢＢ中用）で用いられる抽籤用フラグの種別は、「ＣＢＢベル」、「中段ベル」、「斜めベル」、「ベルハズレＡ」、「ベルハズレＢ」、「フェイク７」、「７揃い」及び「ＢＡＲ揃い」の８種類が設けられているが、ソースプログラム上では、これらの抽籤用フラグが３種類のフラググループＣに振り分けられる。そして、ＢＢ中ＡＲＴ抽籤テーブル（通常ＢＢ又はＡＲＴ中ＢＢ中用）を使用したＡＲＴ抽籤では、ソースプログラム上において、８種類の抽籤用フラグの代わりに３種類のフラググループＣが抽籤パラメータとして用いられる。 In this embodiment, as shown in FIG. 249(A), there are eight types of lottery flags used in the BB ART lottery table (for normal BB or BB during ART): "CBB Bell," "Middle Bell," "Diagonal Bell," "Missed Bell A," "Missed Bell B," "Fake 7," "7s," and "BARs." However, in the source program, these lottery flags are sorted into three types of flag groups C. In an ART lottery using the BB ART lottery table (for normal BB or BB during ART), three types of flag groups C are used as lottery parameters in the source program instead of the eight types of lottery flags.
具体的には、当籤の抽籤値が「０」である抽籤用フラグ「ＣＢＢベル」、「中段ベル」、「斜めベル」及び「フェイク７」が「ハズレ」と称するフラググループＣでまとめられ、当籤の抽籤値が「４」である抽籤用フラグ「ベルハズレＡ」及び「ベルハズレＢ」が「ＥＰ役」と称するフラググループＣでまとめられ、当籤の抽籤値が「２５６」である抽籤用フラグ「７揃い」及び「ＢＡＲ揃い」が「プレミア系」と称するフラググループＣでまとめられる。 Specifically, the lottery flags "CBB Bell," "Middle Bell," "Diagonal Bell," and "Fake 7," which have a winning lottery value of "0," are grouped together in flag group C called "Missing," the lottery flags "Missing Bell A" and "Missing Bell B," which have a winning lottery value of "4," are grouped together in flag group C called "EP Role," and the lottery flags "7 Align" and "BAR Align," which have a winning lottery value of "256," are grouped together in flag group C called "Premium."
そして、データ「.ＬＯＷ．ｗＤＤＭＦＬＧ＿Ｃ」には、フラググループＣの種別に対応する抽籤値データが格納された領域を指定するためのデータが格納される。具体的には、フラググループＣが「ハズレ」である場合には、データ「.ＬＯＷ．ｗＤＤＭＦＬＧ＿Ｃ」として、１バイト先に格納されているデータ「ｃＰＲＢ＿０」（非当籤確定を指定するラベルデータ）を指定するためのデータが規定される。また、フラググループＣが「ＥＰ役」である場合には、データ「.ＬＯＷ．ｗＤＤＭＦＬＧ＿Ｃ」として、２バイト先に格納されているデータ「ｃＰＲＢ＿４」（抽籤値「４」の格納領域を指定するラベルデータ）を指定するためのデータが規定される。さらに、フラググループＣが「プレミア系」である場合には、データ「.ＬＯＷ．ｗＤＤＭＦＬＧ＿Ｃ」として、３バイト先に格納されているデータ「ｃＰＲＢ＿ＨＩＴ」（当籤確定を指定するラベルデータ）を指定するためのデータが規定される。 The data ".LOW.wDDMFLG_C" stores data for specifying the area where the lottery value data corresponding to the type of flag group C is stored. Specifically, if flag group C is a "lose," data for specifying the data "cPRB_0" stored one byte later (label data specifying a confirmed non-win) is specified as the data ".LOW.wDDMFLG_C." Furthermore, if flag group C is an "EP role," data for specifying the data "cPRB_4" stored two bytes later (label data specifying a storage area for the lottery value "4") is specified as the data ".LOW.wDDMFLG_C." Furthermore, if flag group C is a "premium" type, data for specifying the data "cPRB_HIT" stored three bytes later (label data specifying a confirmed win) is specified as the data ".LOW.wDDMFLG_C."
なお、フラググループＣが「ハズレ」である場合には、「ｗＤＤＭＦＬＧ＿Ｃ」は「０」となり、フラググループＣが「ＥＰ役」である場合には、「ｗＤＤＭＦＬＧ＿Ｃ」は「１」になり、フラググループＣが「プレミア系」である場合には、「ｗＤＤＭＦＬＧ＿Ｃ」は「２」となる。 If flag group C is a "miss", "wDDMFLG_C" will be "0", if flag group C is an "EP role", "wDDMFLG_C" will be "1", and if flag group C is a "premium" group, "wDDMFLG_C" will be "2".
（３）抽籤値のラベルデータの構成
ＢＢ中ＡＲＴ抽籤テーブル（通常ＢＢ又はＡＲＴ中ＢＢ中用）の先頭アドレスから２バイト先のアドレスに格納されているデータ「ｃＰＲＢ＿０」は、フラググループＣが「ハズレ」である場合に参照される非当籤確定データ（後述の当否要求有りで且つ非当籤決定を示すデータ：抽籤値「０」とは異なる値が割り当てられる）が格納されているアドレスを指定するためのラベルデータである。ＢＢ中ＡＲＴ抽籤テーブル（通常ＢＢ又はＡＲＴ中ＢＢ中用）の先頭アドレスから３バイト先のアドレスに格納されているデータ「ｃＰＲＢ＿４」は、フラググループＣが「ＥＰ役」である場合に用いられる抽籤値「４」が格納されているアドレスを指定するためのラベルデータである。また、ＢＢ中ＡＲＴ抽籤テーブル（通常ＢＢ又はＡＲＴ中ＢＢ中用）の先頭アドレスから４バイト先のアドレスに格納されているデータ「ｃＰＲＢ＿ＨＩＴ」は、フラググループＣが「プレミア系」である場合に参照される当籤確定データ（後述の当否要求有りで且つ当籤決定を示すデータ：抽籤値「２５６」とは異なる値が割り当てられる）が格納されているアドレスを指定するためのラベルデータである。
(3) Structure of lottery value label data The data "cPRB_0" stored in the address two bytes from the start address of the ART lottery table during BB (for normal BB or BB during ART) is label data for specifying the address where the non-winning confirmation data (data indicating a win/loss request as described below and a non-winning decision: assigned a value different from the lottery value "0") is stored, which is referenced when flag group C is a "lose". The data "cPRB_4" stored in the address three bytes from the start address of the ART lottery table during BB (for normal BB or BB during ART) is label data for specifying the address where the lottery value "4" used when flag group C is an "EP role" is stored. In addition, the data "cPRB_HIT" stored at the address 4 bytes from the first address of the BB ART lottery table (for normal BB or BB during ART) is label data for specifying the address where the winning lottery confirmation data (data indicating a winning/losing request as described below and a winning decision: assigned a value other than the lottery value "256") that is referenced when flag group C is "premium type" is stored.
ここで、図２７９に、ソースプログラム上で参照される、上述したデータ「ｃＰＲＢ＿０」等のラベルデータと、該ラベルデータに対応付けられた抽籤値データとの対応を規定した当否判定用係数テーブルの構成を示す。なお、本実施形態において、当否判定用係数テーブルは、ＢＢ中ＡＲＴ抽籤だけでなく、当籤／非当籤を決定する他の抽籤においても共通で用いられる。 Figure 279 shows the structure of a coefficient table for determining whether a player wins or loses, which defines the correspondence between label data such as the above-mentioned data "cPRB_0" referenced in the source program and the lottery value data associated with that label data. Note that in this embodiment, the coefficient table for determining whether a player wins or loses is used not only for the ART lottery during BB, but also for other lotteries that determine whether a player wins or loses.
当否判定用係数テーブルで規定されている抽籤値データの種別を大きく分類すると、当否要求有りの抽籤値データと当否要求無しの抽籤値データとに分けられる。当否要求有りの抽籤値データは、抽籤の当籤又は非当籤が、抽籤を行わなくても確定しているデータのことである。当否要求無しの抽籤値データは、抽籤処理を行ってはじめて当籤／非当籤が確定するデータである。 The types of lottery value data specified in the win/loss determination coefficient table can be broadly categorized into lottery value data with a win/loss request and lottery value data without a win/loss request. Lottery value data with a win/loss request is data in which the winning or losing outcome of the lottery is determined without the need to draw a lottery. Lottery value data without a win/loss request is data in which the winning or losing outcome is determined only after the lottery process is performed.
当否要求の有無の情報は、抽籤値データを構成する１バイト（８ビット）データ内のビット０に格納され、当否要求有りの場合にはビット０に「１」が格納され、当否要求無しの場合には、ビット０に「０」が格納される。また、当否要求有りの抽籤値データにおいて当籤確定／非当籤確定の情報は、抽籤値データ（１バイト）のビット１に格納され、当籤確定の場合にはビット１に「１」が格納され、非当籤確定の場合には、ビット１に「０」が格納される。なお、実際の処理では、抽籤値データのビット０の値を検出し、ビット０に「１」が格納されている場合（当否要求有りの場合）には、抽籤処理が行われず、ビット０に「０」が格納されている場合（当否要求無しの場合）には、抽籤処理が行われる。 Information about whether or not a win/loss request has been made is stored in bit 0 of the 1 byte (8 bits) of data that makes up the lottery value data. If a win/loss request has been made, a "1" is stored in bit 0, and if no win/loss request has been made, a "0" is stored in bit 0. Furthermore, in lottery value data with a win/loss request, information about whether a win/loss has been confirmed is stored in bit 1 of the lottery value data (1 byte). If a win has been confirmed, a "1" is stored in bit 1, and if a loss has been confirmed, a "0" is stored in bit 1. In actual processing, the value of bit 0 of the lottery value data is detected, and if "1" is stored in bit 0 (if a win/loss request has been made), lottery processing is not performed. If "0" is stored in bit 0 (if no win/loss request has been made), lottery processing is performed.
図２７９の当否判定用係数テーブル中において、ラベル「ｃＰＲＢ＿ＨＩＴ」で指定される値（１＊２＋（１））及びラベル「ｃＰＲＢ＿０」で指定される値（０＊２＋（１））が当否要求有りの抽籤値データである。なお、前者（当籤確定）の抽籤値データには「２５６」とは異なる値（「３（００００００１１Ｂ）」）が割り当てられ、後者（非当籤確定）の抽籤値データには「０」とは異なる値（「１（０００００００１Ｂ）」）が割り当てられる。 In the coefficient table for determining whether a prize is won or lost in Figure 279, the value specified by the label "cPRB_HIT" (1*2+(1)) and the value specified by the label "cPRB_0" (0*2+(1)) are lottery value data for which a prize is requested. Note that the lottery value data for the former (confirmed win) is assigned a value other than "256" ("3 (00000011B)"), and the lottery value data for the latter (confirmed non-win) is assigned a value other than "0" ("1 (00000001B)").
一方、図２７９の当否判定用係数テーブル中において、ラベル「ｃＰＲＢ＿１」～「ｃＰＲＢ＿１９２」で指定されるアドレスに格納された抽籤値データが当否要求無しの抽籤値データである。なお、本実施形態では、ラベル「ｃＰＲＢ＿＃＃＃」で指定されるアドレスには、抽籤値「＃＃＃」が格納される。 On the other hand, in the coefficient table for determining whether a prize is won or lost in Figure 279, the lottery value data stored at the addresses specified by the labels "cPRB_1" to "cPRB_192" is lottery value data without a win/lose request. In this embodiment, the address specified by the label "cPRB_###" stores the lottery value "###".
それゆえ、図２７８に示すＢＢ中ＡＲＴ抽籤テーブル（通常ＢＢ又はＡＲＴ中ＢＢ中用）を用いたＡＲＴ抽籤において、抽籤値データとして、ＢＢ中ＡＲＴ抽籤テーブルの先頭アドレスから２バイト先のアドレスに格納されているデータ「ｃＰＲＢ＿０」が選択された場合には、抽籤は行われず、非当籤が確定する。図２７８に示すＢＢ中ＡＲＴ抽籤テーブル（通常ＢＢ又はＡＲＴ中ＢＢ中用）を用いたＡＲＴ抽籤において、抽籤値データとして、ＢＢ中ＡＲＴ抽籤テーブルの先頭アドレスから３バイト先のアドレスに格納されているデータ「ｃＰＲＢ＿４」が選択された場合には、抽籤値「４」が取得され、該抽籤値と出玉抽籤用乱数値とに基づいてＡＲＴ抽籤が行われる。また、図２７８に示すＢＢ中ＡＲＴ抽籤テーブル（通常ＢＢ又はＡＲＴ中ＢＢ中用）を用いたＡＲＴ抽籤において、抽籤値データとして、ＢＢ中ＡＲＴ抽籤テーブルの先頭アドレスから４バイト先のアドレスに格納されているデータ「ｃＰＲＢ＿ＨＩＴ」が選択された場合には、抽籤は行われず、当籤が確定する。 Therefore, in an ART lottery using the BB ART lottery table (for normal BB or BB during ART) shown in Figure 278, if the data "cPRB_0" stored at the address two bytes from the starting address of the BB ART lottery table is selected as the lottery value data, no lottery will be held and a non-winning lottery will be determined. In an ART lottery using the BB ART lottery table (for normal BB or BB during ART) shown in Figure 278, if the data "cPRB_4" stored at the address three bytes from the starting address of the BB ART lottery table is selected as the lottery value data, a lottery value of "4" will be obtained, and an ART lottery will be held based on that lottery value and the random number value for the payout lottery. Also, in an ART lottery using the BB ART lottery table (for normal BB or BB during ART) shown in Figure 278, if the data "cPRB_HIT" stored at the address four bytes from the top address of the BB ART lottery table is selected as the lottery value data, no lottery will be held and the winning lottery will be confirmed.
［ＢＢ当籤時状態別ＣＺ抽籤テーブル（Ａ）～（Ｃ）］
図２８０は、ソースプログラム上で実際に参照される、図２２２（Ａ）～２２２（Ｃ）のＢＢ当籤時状態別ＣＺ抽籤テーブルの構成例を示す図である。なお、ソースプログラム上では、図２２２（Ａ）のＢＢ当籤時状態別ＣＺ抽籤テーブル（低確時用）、図２２２（Ｂ）のＢＢ当籤時状態別ＣＺ抽籤テーブル（高確時用）、及び、図２２２（Ｃ）のＢＢ当籤時状態別ＣＺ抽籤テーブル（超高確時用）が一つのテーブルで構成される。
[BB winning status CZ lottery table (A) to (C)]
Fig. 280 is a diagram showing an example of the configuration of the CZ lottery table by state at the time of BB winning of Fig. 222(A) to 222(C) which is actually referenced in the source program. Note that in the source program, the CZ lottery table by state at the time of BB winning of Fig. 222(A) (for low probability), the CZ lottery table by state at the time of BB winning of Fig. 222(B) (for high probability), and the CZ lottery table by state at the time of BB winning of Fig. 222(C) (for very high probability) are configured as a single table.
ソースプログラム上で実際に参照されるＢＢ当籤時状態別ＣＺ抽籤テーブルは、図２８０に示すように、ラベル「ｄＢＨＳＶＣＴＢ」が付された先頭アドレスから１６バイト先のアドレスまでの格納領域（１７バイトの格納領域）に配置される。 The CZ lottery table by status at the time of BB winning, which is actually referenced in the source program, is located in the storage area (17-byte storage area) from the first address labeled "dBHSVCTB" to the address 16 bytes ahead, as shown in Figure 280.
ＢＢ当籤時状態別ＣＺ抽籤テーブルの先頭アドレスには、抽籤回数と、ＣＺ抽籤で使用する出玉抽籤用乱数値が格納された乱数格納領域のアドレスを指定するためのオフセット値とが格納された１バイトの複合データ「.ＬＯＷ．（ｗＲＡＮＤ１ＢＳ＋ｃＲＮＤＡＴ０９）＋２０Ｈ＊（０）」が格納される。なお、この複合データでは、抽籤回数は０回であり（抽籤指定無し）、オフセット値は「０ＦＨ」（「Ｆ００ＦＨ」の下位側１バイトの値）となる。 The first address of the CZ lottery table by status when a BB is drawn contains the one-byte composite data ".LOW.(wRAND1BS+cRNDAT09)+20H*(0)" which stores the number of draws and an offset value for specifying the address of the random number storage area where the random number value for the ball draw used in the CZ lottery is stored. Note that in this composite data, the number of draws is 0 (no lottery specified), and the offset value is "0FH" (the value of the lowest byte of "F00FH").
複合データの格納アドレス（ＢＢ当籤時状態別ＣＺ抽籤テーブルの先頭アドレス）の次のアドレスに格納されているデータ「.ＬＯＷ．ｗＤＤＭ＿ＳＴＳ」は、現在の抽籤状態（低確、高確又は超高確）に関するデータ（出玉ステータスデータ）である。 The data ".LOW.wDDM_STS" stored in the address next to the composite data storage address (the first address of the CZ lottery table by status when BB is won) is data (ball payout status data) regarding the current lottery status (low probability, high probability, or very high probability).
出玉ステータスデータの格納アドレスの次のアドレスに格納されているデータ「.ＬＯＷ．ｗＤＤＭＦＬＧ＿Ａ」は、現ゲームで取得された抽籤用フラグの種別に対応するフラググループ（フラググループＡ）の種別に関するデータ（フラググループＡの指定データ）である。具体的には、データ「.ＬＯＷ．ｗＤＤＭＦＬＧ＿Ａ」は、フラググループＡの種別に対応する抽籤値群が格納された領域を指定するためのデータである。 The data ".LOW.wDDMFLG_A" stored in the address next to the storage address of the ball output status data is data (data specifying flag group A) relating to the type of flag group (flag group A) corresponding to the type of lottery flag obtained in the current game. Specifically, the data ".LOW.wDDMFLG_A" is data for specifying the area in which the lottery value group corresponding to the type of flag group A is stored.
なお、本実施形態では、図２２２（Ａ）～２２２（Ｃ）に示すように、ＢＢ当籤時状態別ＣＺ抽籤テーブルで用いられる抽籤用フラグの種別は、「通常リプ、ベル」、「弱スイカ」、「弱チェリー」、「弱チャンスリプ」、「強スイカ」、「強チェリー」、「強チャンスリプ」、「強ベル」、「リーチ目リプ」及び「確定チェリー」の１０種類が設けられているが、ソースプログラム上では、これらの抽籤用フラグが４種類のフラググループ（フラググループＡ）に振り分けられる。そして、ＢＢ当籤時状態別ＣＺ抽籤テーブルを使用したＣＺ抽籤では、ソースプログラム上において、１０種類の抽籤用フラグの代わりに４種類のフラググループＡが抽籤パラメータとして用いられる。 In this embodiment, as shown in Figures 222(A) to 222(C), there are ten types of lottery flags used in the CZ lottery table by status when a BB is won: "Normal lip, bell," "Weak watermelon," "Weak cherry," "Weak chance lip," "Strong watermelon," "Strong cherry," "Strong chance lip," "Strong bell," "Reach mark lip," and "Confirmed cherry." However, in the source program, these lottery flags are sorted into four types of flag groups (flag group A). In a CZ lottery using the CZ lottery table by status when a BB is won, four types of flag group A are used as lottery parameters in the source program instead of the ten types of lottery flags.
具体的には、抽籤用フラグ「通常リプ、ベル」及び「確定チェリー」が「ハズレ＆プレミア系」と称するフラググループＡでまとめられ、抽籤用フラグ「弱スイカ」、「弱チェリー」及び「弱チャンスリプ」が「弱レア＆弱スイカ」と称するフラググループＡでまとめられ、抽籤用フラグ「強スイカ」が「強スイカ」と称するフラググループＡでまとめられ、抽籤用フラグ「強チェリー」、「強チャンスリプ」、「強ベル」及び「リーチ目リプ」が「強レア＆ＥＰ役」と称するフラググループＡでまとめられる。 Specifically, the lottery flags "normal reply, bell" and "guaranteed cherry" are grouped together in flag group A called "miss & premium", the lottery flags "weak watermelon", "weak cherry" and "weak chance reply" are grouped together in flag group A called "weak rare & weak watermelon", the lottery flag "strong watermelon" is grouped together in flag group A called "strong watermelon", and the lottery flags "strong cherry", "strong chance reply", "strong bell" and "reach eye reply" are grouped together in flag group A called "strong rare & EP role".
フラググループＡの指定データの格納アドレスの次のアドレスから２バイト先のアドレスまでの領域（３バイトの格納領域）には、１バイトの領域毎に、各抽籤状態（低確、高確又は超高確）における抽籤値（抽籤係数）群の格納領域の先頭アドレスを指定するためのデータが格納される。例えば、データ「.ＬＯＷ．ｗＤＤＭＦＬＧ＿Ａ」の格納アドレスの次のアドレスに格納されているデータ「（８０Ｈ）＋ｄＢＢＨ＿ＬＯＷ－＄」は、抽籤状態が「低確」である場合に使用される抽籤値（抽籤係数）群の格納領域の先頭アドレス（ラベル「ｄＢＢＨ＿ＬＯＷ」が付されたアドレス）を指定するためのデータである。 In the area from the address next to the storage address of the designated data for flag group A to the address two bytes ahead (3-byte storage area), data is stored in each 1-byte area for specifying the starting address of the storage area for a group of lottery values (lottery coefficients) for each lottery state (low probability, high probability, or very high probability). For example, the data "(80H)+dBBH_LOW-$" stored in the address next to the storage address of the data ".LOW.wDDMFLG_A" is data for specifying the starting address (address labeled "dBBH_LOW") of the storage area for a group of lottery values (lottery coefficients) used when the lottery state is "low probability."
なお、上述したＢＢ当籤時状態別ＣＺ抽籤テーブルの先頭アドレスから５バイト先のアドレスまでの格納領域（６バイトの格納領域）に格納された各種データは、本発明に係る抽籤選択情報の一具体例を示すものである。また、これらのデータが格納されている領域（６バイトの格納領域）は、本発明に係る抽籤選択格納領域の一具体例を示すものである。 The various data stored in the storage area from the first address of the CZ lottery table by status when the BB was drawn to the address 5 bytes ahead (6-byte storage area) described above represents one specific example of lottery selection information according to the present invention. The area in which this data is stored (6-byte storage area) represents one specific example of lottery selection storage area according to the present invention.
そして、ＢＢ当籤時状態別ＣＺ抽籤テーブル内において、ラベル「ｄＢＢＨ＿ＬＯＷ」が付されたアドレスから１０バイト先のアドレスまでの格納領域（１１バイトの格納領域）に、抽籤状態毎の抽籤値（抽籤係数）群の格納領域が配置される。この抽籤値群の格納領域内では、ラベル「ｄＢＢＨ＿ＬＯＷ」が付されたアドレスから２バイト先のアドレスまでの格納領域（３バイトの格納領域）に低確時用の抽籤値群が格納され、ラベル「ｄＢＢＨ＿ＨＩＧ」が付されたアドレスから３バイト先のアドレスまでの格納領域（４バイトの格納領域）に高確時用の抽籤値群が格納され、ラベル「ｄＢＢＨ＿ＳＰＨ」が付されたアドレスから３バイト先のアドレスまでの格納領域（４バイトの格納領域）に超高確時用の抽籤値群が格納される。なお、上述したＢＢ当籤時状態別ＣＺ抽籤テーブルで規定されている抽籤状態毎の抽籤値（抽籤係数）群の格納領域は、本発明に係る抽籤値格納領域の一具体例を示すものである。 In the CZ lottery table for each state when a BB is drawn, a storage area for a group of lottery values (lottery coefficients) for each lottery state is located in the storage area (11-byte storage area) from the address labeled "dBBH_LOW" to the address 10 bytes away. Within this storage area for lottery values, a group of lottery values for low probability is stored in the storage area (3-byte storage area) from the address labeled "dBBH_LOW" to the address 2 bytes away, a group of lottery values for high probability is stored in the storage area (4-byte storage area) from the address labeled "dBBH_HIG" to the address 3 bytes away, and a group of lottery values for very high probability is stored in the storage area (4-byte storage area) from the address labeled "dBBH_SPH" to the address 3 bytes away. Note that the storage area for the lottery values (lottery coefficients) for each lottery state specified in the above-mentioned CZ lottery table by state when BB is won shows one specific example of a lottery value storage area according to the present invention.
本実施形態では、図２８０に示すように、抽籤値群の格納領域内において、ラベル「ｄＢＢＨ＿ＨＩＧ」が付されたアドレス（高確時用の抽籤値格納領域の先頭アドレス）には、抽籤状態が高確であり且つフラググループＡが「ハズレ＆プレミア系」である場合に使用される抽籤値データ（非当籤確定データ）を指定するためのラベルデータ「ｃＰＲＢ＿０」が格納される。また、本実施形態では、ＢＢ当籤時状態別ＣＺ抽籤テーブルを使用したＣＺ抽籤において、抽籤状態が低確であり且つフラググループＡが「強レア＆ＥＰ役」（抽籤用フラグが「強チェリー」、「強チャンスリプ」、「強ベル」又は「リーチ目リプ」）である場合にも、非当籤が確定する（図２２２（Ａ）～２２２（Ｃ）参照）。 In this embodiment, as shown in Figure 280, within the storage area for the lottery value group, the address labeled "dBBH_HIG" (the starting address of the lottery value storage area for high probability) stores label data "cPRB_0" for specifying lottery value data (non-winning data) used when the lottery state is high probability and flag group A is "miss & premium." Also, in this embodiment, in a CZ lottery using the CZ lottery table by state when a BB win occurs, a non-winning result is determined even when the lottery state is low probability and flag group A is "strong rare & EP role" (lottery flag is "strong cherry," "strong chance lip," "strong bell," or "reach eye lip") (see Figures 222 (A) to 222 (C)).
それゆえ、抽籤状態が低確であり且つフラググループＡが「強レア＆ＥＰ役」である場合に使用される抽籤値データ（非当籤確定データ）は、抽籤状態が高確であり且つフラググループが「ハズレ＆プレミア系」である場合に使用される抽籤値データ（非当籤確定データ）と同じになる。そして、図２８０に示すＢＢ当籤時状態別ＣＺ抽籤テーブル内において、前者の抽籤値データと後者の抽籤値データとを別個に規定すると、両者は隣り合うアドレスに格納されることになる。 Therefore, the lottery value data (determined non-win data) used when the lottery state is low probability and flag group A is a "strong rare & EP role" will be the same as the lottery value data (determined non-win data) used when the lottery state is high probability and flag group A is a "miss & premium type." Furthermore, if the former lottery value data and the latter lottery value data are specified separately in the CZ lottery table by state when a BB is won, as shown in Figure 280, the two will be stored in adjacent addresses.
そこで、本実施形態では、テーブルデータの容量を節約するため、図２８０に示すように、高確時用の抽籤値格納領域の先頭アドレス（ラベル「ｄＢＢＨ＿ＨＩＧ」が付されたアドレス）に格納されるデータ（ラベルデータ「ｃＰＲＢ＿０」）を、抽籤状態が低確であり且つフラググループＡが「強レア＆ＥＰ役」である場合のデータとしても用いる（兼用する）。すなわち、ソースプログラム上で参照されるＢＢ当籤時状態別ＣＺ抽籤テーブル内では、配置位置が互いに隣り合う２つの抽籤値群の格納領域間（ラベル「ｄＢＢＨ＿ＬＯＷ」が付されたアドレスから始まる低確時用の抽籤値群の格納領域とラベル「ｄＢＢＨ＿ＨＩＧ」が付されたアドレスから始まる高確時用の抽籤値群の格納領域との間）において、抽籤値に関するデータ（ラベルデータ）の一部が兼用されている。 In this embodiment, in order to conserve table data capacity, as shown in FIG. 280, the data (label data "cPRB_0") stored in the starting address of the lottery value storage area for high probability (address labeled "dBBH_HIG") is also used (shared) as data for when the lottery state is low probability and flag group A is "Strong Rare & EP Role." In other words, within the CZ lottery table for BB winning states referenced in the source program, part of the data (label data) related to lottery values is shared between the storage areas for two lottery value groups that are located adjacent to each other (between the storage area for the lottery value group for low probability starting from the address labeled "dBBH_LOW" and the storage area for the lottery value group for high probability starting from the address labeled "dBBH_HIG").
［ＣＺ中ＡＲＴ抽籤テーブル（Ａ）～（Ｈ）］
図２８１は、ソースプログラム上で実際に参照される、図２２６（Ａ）～２２６（Ｄ）及び図２２７（Ｅ）～２２７（Ｈ）のＣＺ中ＡＲＴ抽籤テーブルの構成例を示す図である。なお、ソースプログラム上では、遊技状況毎に分けられた図２２６（Ａ）～２２６（Ｄ）及び図２２７（Ｅ）～２２７（Ｈ）の８種類のＣＺ中ＡＲＴ抽籤テーブルが一つのテーブルで構成される。
[CZ ART lottery table (A) to (H)]
Figure 281 is a diagram showing an example of the configuration of the CZ ART lottery tables of Figures 226(A) to 226(D) and Figures 227(E) to 227(H) that are actually referenced in the source program. Note that in the source program, eight types of CZ ART lottery tables of Figures 226(A) to 226(D) and Figures 227(E) to 227(H), which are divided according to the game status, are configured in a single table.
ソースプログラム上で実際に参照されるＣＺ中ＡＲＴ抽籤テーブルは、図２８１に示すように、ラベル「ｄＶＣＳＶＯＴＢ」が付された先頭アドレスから３０バイト先のアドレスまでの格納領域（３１バイトの格納領域）に配置される。 The CZ ART lottery table actually referenced in the source program is located in the storage area (31-byte storage area) from the first address labeled "dVCSVOTB" to the address 30 bytes ahead, as shown in Figure 281.
ＣＺ中ＡＲＴ抽籤テーブルの先頭アドレスには、抽籤回数と、ＡＲＴ抽籤で使用する出玉抽籤用乱数値が格納された乱数格納領域のアドレスを指定するためのオフセット値とが格納された１バイトの複合データ「.ＬＯＷ．（ｗＲＡＮＤ１ＢＳ＋ｃＲＮＤＡＴ１２）＋２０Ｈ＊（０）」が格納される。なお、この複合データでは、抽籤回数は０回であり（抽籤指定無し）、オフセット値は「１０Ｈ」（「Ｆ０１０Ｈ」の下位側１バイトの値）となる。 The first address of the ART lottery table during the CZ contains the 1-byte composite data ".LOW.(wRAND1BS+cRNDAT12)+20H*(0)" which contains the number of draws and an offset value for specifying the address of the random number storage area where the random number values for the payout lottery used in the ART lottery are stored. Note that in this composite data, the number of draws is 0 (no lottery specified), and the offset value is "10H" (the value of the lowest 1 byte of "F010H").
複合データの格納アドレス（ＣＺ中ＡＲＴ抽籤テーブルの先頭アドレス）の次のアドレスに格納されているデータ「.ＬＯＷ．ｗＤＤＭＦＬＧ＿Ｄ」は、現ゲームで取得された抽籤用フラグの種別に対応するフラググループ（フラググループＤ）の種別に関するデータ（フラググループＤの指定データ）である。具体的には、データ「.ＬＯＷ．ｗＤＤＭＦＬＧ＿Ｄ」は、フラググループＤの種別に対応する抽籤値群が格納された領域を指定するためのデータである。 The data ".LOW.wDDMFLG_D" stored in the address next to the storage address of the composite data (the first address of the ART lottery table during CZ) is data (data specifying flag group D) regarding the type of flag group (flag group D) corresponding to the type of lottery flag obtained in the current game. Specifically, the data ".LOW.wDDMFLG_D" is data for specifying the area in which the lottery value group corresponding to the type of flag group D is stored.
なお、本実施形態では、図２２６（Ａ）～２２６（Ｄ）及び図２２７（Ｅ）～２２７（Ｈ）に示すように、ＣＺ中ＡＲＴ抽籤テーブルで用いられる抽籤用フラグの種別は、「はずれ」、「通常リプ、ベル」、「弱スイカ」、「弱チェリー」、「弱チャンスリプ」、「強スイカ」、「強チェリー」、「強チャンスリプ」、「強ベル」、「フェイク７」、「７揃い」及び「ＢＡＲ揃い」の１２種類が設けられているが、ソースプログラム上では、これらの抽籤用フラグが４種類のフラググループ（フラググループＤ）に振り分けられる。そして、ＣＺ中ＡＲＴ抽籤テーブルを使用したＡＲＴ抽籤では、ソースプログラム上において、１２種類の抽籤用フラグの代わりに４種類のフラググループＤが抽籤パラメータとして用いられる。 In this embodiment, as shown in Figures 226(A) to 226(D) and Figures 227(E) to 227(H), there are 12 types of lottery flags used in the CZ ART lottery table: "Miss," "Normal Rep, Bell," "Weak Watermelon," "Weak Cherry," "Weak Chance Rep," "Strong Watermelon," "Strong Cherry," "Strong Chance Rep," "Strong Bell," "Fake 7," "7s," and "BARs." However, in the source program, these lottery flags are sorted into four types of flag groups (Flag Group D). In the ART lottery using the CZ ART lottery table, four types of flag group D are used as lottery parameters in the source program instead of the 12 types of lottery flags.
具体的には、抽籤用フラグ「はずれ」及び「通常リプ、ベル」が「ハズレ」と称するフラググループＤでまとめられ、「弱チェリー」及び「フェイク７」が「弱レアＢ」と称するフラググループＤでまとめられ、「弱スイカ」、「弱チャンスリプ」、「強スイカ」及び「強チェリー」、「強チャンスリプ」、「強ベル」が「その他レア役系」と称するフラググループＤでまとめられ、「７揃い」及び「ＢＡＲ揃い」が「プレミア系」と称するフラググループＤでまとめられる。ただし、本実施形態では、詳細な説明は省略するが、抽籤用フラグ「はずれ」は、遊技状況が「初当たりＣＺ」である場合には、フラググループＤ「ハズレ」に属するが、その他の遊技状況（「ＣＺ（ＡＲＴ後）」、「特殊ＣＺ」）では、その遊技状況に応じて属するフラググループＤが適宜変更される。 Specifically, the lottery flags "Miss" and "Normal Lip, Bell" are grouped together in flag group D called "Miss," "Weak Cherry" and "Fake 7" are grouped together in flag group D called "Weak Rare B," "Weak Watermelon," "Weak Chance Lip," "Strong Watermelon," "Strong Cherry," "Strong Chance Lip," and "Strong Bell" are grouped together in flag group D called "Other Rare Roles," and "7s" and "BARs" are grouped together in flag group D called "Premium." However, in this embodiment, although detailed explanation is omitted, the lottery flag "Miss" belongs to flag group D "Miss" when the game status is "First Hit CZ," but in other game statuses ("CZ (After ART)," "Special CZ"), the flag group D to which it belongs changes appropriately depending on the game status.
フラググループＤの指定データの格納アドレスの次のアドレスに格納されているデータ「.ＬＯＷ．ｗＤＤＭＰＡＲ＿Ｘ」は、現在の遊技状況を示すデータ（０（ＮＶＣ 終了次遊技）～８（ＶＣＲ）：遊技状況指定データ）である。なお、図２８１に示すＣＺ中ＡＲＴ抽籤テーブルに格納されているラベル「ｗＤＤＭＰＡＲ＿Ｘ」で指定される領域は、図２１６（モード移行抽籤テーブル（Ｄ），（Ｅ））で説明したラベル「ｗＤＤＭＰＡＲ＿Ｘ」で指定される領域と同じ領域である。しかしながら、この領域に格納されるデータは抽籤の種類により異なり、この領域は汎用的に使用される。 The data ".LOW.wDDMPAR_X" stored in the address next to the storage address of the designated data for flag group D is data indicating the current game status (0 (NVC end next game) to 8 (VCR): game status designation data). Note that the area designated by the label "wDDMPAR_X" stored in the CZ ART lottery table shown in Figure 281 is the same area as the area designated by the label "wDDMPAR_X" described in Figure 216 (mode transition lottery table (D), (E)). However, the data stored in this area differs depending on the type of lottery, and this area is used for general purposes.
遊技状況指定データの格納アドレスの次のアドレスから３バイト先のアドレスまでの格納領域（４バイトの格納領域）には、１バイトの領域毎に、フラググループＤの種別に対応付けられた抽籤値（抽籤係数）群の格納領域の先頭アドレスを指定するためのデータが格納される。例えば、データ「.ＬＯＷ．ｗＤＤＭＰＡＲ＿Ｘ」の格納アドレスの次のアドレスに格納されているデータ「（８０Ｈ）＋ｄＶＣＶＯ＿０－＄」は、フラググループＤの種別が「ハズレ」である場合に使用される抽籤値（抽籤係数）群の格納領域の先頭アドレス（ラベル「ｄＶＣＶＯ＿０」が付されたアドレス）を指定するためのデータである。 In the storage area (4-byte storage area) from the address next to the storage address of the game status designation data to the address three bytes ahead, data is stored in each 1-byte area for specifying the starting address of the storage area for the lottery values (lottery coefficients) associated with the type of flag group D. For example, the data "(80H)+dVCVO_0-$" stored in the address next to the storage address of the data ".LOW.wDDMPAR_X" is data for specifying the starting address (address labeled "dVCVO_0") of the storage area for the lottery values (lottery coefficients) used when the type of flag group D is "Loss."
なお、上述したＣＺ中ＡＲＴ抽籤テーブルの先頭アドレスから６バイト先のアドレスまでの格納領域（７バイトの格納領域）に格納された各種データは、本発明に係る抽籤選択情報の一具体例を示すものである。また、これらのデータが格納されている格納領域（７バイトの格納領域）は、本発明に係る抽籤選択格納領域の一具体例を示すものである。 The various data stored in the storage area (7-byte storage area) from the first address of the ART lottery table during the CZ described above to the address 6 bytes ahead represents one specific example of lottery selection information according to the present invention. The storage area (7-byte storage area) in which this data is stored represents one specific example of the lottery selection storage area according to the present invention.
そして、ＣＺ中ＡＲＴ抽籤テーブル内において、ラベル「ｄＶＣＶＯ＿０」が付されたアドレスから２３バイト先のアドレスまでの格納領域に、フラググループＤの種別毎の抽籤値（抽籤係数）群の格納領域が配置される。なお、ＣＺ中ＡＲＴ抽籤テーブルで規定されているフラググループＤの種別毎の抽籤値（抽籤係数）群の格納領域は、本発明に係る抽籤値格納領域の一具体例を示すものである。 Then, in the CZ ART lottery table, a storage area for a group of lottery values (lottery coefficients) for each type of flag group D is located in the storage area from the address labeled "dVCVO_0" to the address 23 bytes away. Note that the storage area for a group of lottery values (lottery coefficients) for each type of flag group D specified in the CZ ART lottery table shows one specific example of a lottery value storage area according to the present invention.
この抽籤値群の格納領域内では、ラベル「ｄＶＣＶＯ＿０」が付されたアドレスから８バイト先のアドレスまでの格納領域（９バイトの格納領域）にフラググループＤの種別が「ハズレ」である場合の抽籤値群が格納される。 In this storage area for lottery values, the storage area from the address labeled "dVCVO_0" to the address 8 bytes away (9-byte storage area) stores the lottery values when the type of flag group D is "Loser."
フラググループＤの種別が「ハズレ」である場合の抽籤値群の格納領域の次のアドレス、すなわち、ラベル「ｄＶＣＶＯ＿２」及び「ｄＶＣＶＯ＿３」が付されたアドレスから５バイト先のアドレスまでの格納領域（６バイトの格納領域）には、フラググループＤの種別が「その他レア役系」及び「プレミア系」である場合の抽籤値群が格納される。本実施形態では、図２２６（Ａ）～２２６（Ｄ）及び図２２７（Ｅ）～２２７（Ｈ）に示すように、フラググループＤの種別が「その他レア役系」である場合の遊技状況毎の抽籤値（「２５６」）は、フラググループＤの種別が「プレミア系」である場合のそれと同じであるので、ソースプログラム上では、同じ抽籤値群の格納領域が使用される（兼用される）。 The next address of the storage area for the lottery value group when the type of flag group D is "Miss," i.e., the storage area from the address labeled "dVCVO_2" and "dVCVO_3" to the address five bytes away (6-byte storage area), stores the lottery value group when the type of flag group D is "Other rare role" and "Premium." In this embodiment, as shown in Figures 226(A) to 226(D) and 227(E) to 227(H), the lottery value ("256") for each game status when the type of flag group D is "Other rare role" is the same as when the type of flag group D is "Premium," and therefore the same storage area for the lottery value group is used (shared) in the source program.
また、フラググループＤの種別が「その他レア役系」及び「プレミア系」である場合の抽籤値群の格納領域の次のアドレス、すなわち、ラベル「ｄＶＣＶＯ＿１」が付されたアドレスから８バイト先のアドレスまでの格納領域（９バイトの格納領域）には、フラググループＤの種別が「弱レアＢ」である場合の抽籤値群が格納される。 In addition, the next address in the storage area for the lottery value group when the type of flag group D is "Other rare role" and "Premium role", i.e., the storage area from the address labeled "dVCVO_1" to the address 8 bytes away (9-byte storage area), stores the lottery value group when the type of flag group D is "Weak rare B".
なお、本実施形態では、抽籤値群の格納領域内において、ラベル「ｄＶＣＶＯ＿１」が付されたアドレスから２バイト先のアドレスまでの領域には、フラググループＤの種別が「弱レアＢ」であり且つ遊技状況の値が「０（ＮＶＣ 終了次遊技）」～「２（ＮＶＣ 遊技数１以上）」である場合に使用される抽籤値データ（当籤確定データ）を指定するためのラベルデータ「ｃＰＲＢ＿ＨＩＴ」が格納される。また、本実施形態では、ＣＺ中ＡＲＴ抽籤テーブルを使用したＡＲＴ抽籤において、フラググループＤの種別が「その他レア役系」又は「プレミア系」であり且つ遊技状況の値が「６（ＡＶＣ２ 遊技数 ０）」～「８（ＶＣＲ）」である場合にも、当籤が確定する。それゆえ、フラググループＤの種別が「その他レア役系」又は「プレミア系」であり且つ遊技状況の値が「６」～「８」である場合に使用される抽籤値データ（当籤確定データ）は、フラググループＤの種別が「弱レアＢ」であり且つ遊技状況の値が「０」～「２」である場合に使用される抽籤値データと同じになる。 In this embodiment, within the storage area for the lottery value group, the area from the address labeled "dVCVO_1" to the address two bytes away stores label data "cPRB_HIT" for specifying the lottery value data (winning lottery confirmation data) used when the type of flag group D is "Weak Rare B" and the game status value is "0 (NVC End Next Play)" to "2 (NVC Number of Plays 1 or More)." Also, in this embodiment, in an ART lottery using the ART lottery table during CZ, a winning lottery is confirmed even when the type of flag group D is "Other Rare Role" or "Premium Role" and the game status value is "6 (AVC2 Number of Plays 0)" to "8 (VCR)." Therefore, the lottery value data (winning lottery data) used when the type of flag group D is "Other rare role" or "Premium role" and the game status value is "6" to "8" will be the same as the lottery value data used when the type of flag group D is "Weak rare B" and the game status value is "0" to "2".
そこで、本実施形態では、テーブルデータの容量を節約するため、図２８１に示すように、ＣＺ中ＡＲＴ抽籤テーブルの抽籤値群の格納領域内において、先頭アドレス側から、ラベル「ｄＶＣＶＯ＿０」、「ｄＶＣＶＯ＿１」、「ｄＶＣＶＯ＿２」（「ｄＶＣＶＯ＿３」）の順（フラググループＤの種別を示す数値の小さい順）で各格納領域を配置せずに、ラベル「ｄＶＣＶＯ＿０」、「ｄＶＣＶＯ＿２」（「ｄＶＣＶＯ＿３」）、「ｄＶＣＶＯ＿１」の順で各格納領域を配置する。そして、ラベル「ｄＶＣＶＯ＿１」が付されたアドレスから２バイト先のアドレスまでの領域に格納されるデータ（ラベルデータ「ｃＰＲＢ＿ＨＩＴ」）を、フラググループの種別が「その他レア役系」又は「プレミア系」であり且つ遊技状況の値が「６」～「８」である場合のデータとしても用いる（兼用する）。すなわち、ソースプログラム上で参照されるＣＺ中ＡＲＴ抽籤テーブル内では、フラググループ毎の抽籤値群の格納領域の配置順序を適宜調整して、配置位置が隣り合う２つの抽籤値群の格納領域間（ラベル「ｄＶＣＶＯ＿２」及び「ｄＶＣＶＯ＿３」が付されたアドレスから始まる抽籤値群の格納領域とラベル「ｄＶＣＶＯ＿１」が付されたアドレスから始まる高確時用の抽籤値群の格納領域との間）において、抽籤値に関するデータ（ラベルデータ）の一部が兼用されている。 Therefore, in this embodiment, in order to conserve table data capacity, as shown in FIG. 281, within the storage area of the lottery value group of the ART lottery table during CZ, instead of arranging the storage areas in the order of labels "dVCVO_0," "dVCVO_1," "dVCVO_2" ("dVCVO_3") from the first address (in order of decreasing numerical value indicating the type of flag group D), the storage areas are arranged in the order of labels "dVCVO_0," "dVCVO_2" ("dVCVO_3"), and "dVCVO_1." The data stored in the area from the address labeled "dVCVO_1" to the address two bytes away (label data "cPRB_HIT") is also used (doubles as) data when the type of flag group is "Other rare role" or "Premium role" and the game status value is "6" to "8." In other words, within the CZ ART lottery table referenced in the source program, the arrangement order of the storage areas for the lottery value groups for each flag group is adjusted appropriately, and some of the data (label data) related to the lottery values is shared between the storage areas for two lottery value groups that are adjacent to each other (between the storage area for the lottery value groups starting from the addresses labeled "dVCVO_2" and "dVCVO_3" and the storage area for the lottery value group for high probability starting from the address labeled "dVCVO_1").
［各種効果］
上述のように、本実施形態では、ソースプログラム上で使用される抽籤テーブルにおいて、抽籤回数と、抽籤で使用する出玉抽籤用乱数値が格納された乱数格納領域のアドレスを指定するためのオフセット値とが格納された１バイトの複合データが規定される。この場合、２つのデータを別個に規定する必要が無くなるので、その分、テーブルデータの容量（メインＲＯＭ１０２の使用容量）を低減することができる。その結果、メインＲＯＭ１０２内のプログラム領域の空き容量を増やし、ＲＯＭ容量が圧迫されること抑制することができるとともに、処理の高速化も図ることができる。さらに、本実施形態では、メインＲＯＭ１０２の空き容量を増大させることができるので、遊技性能や出玉性能に関するデータやプログラムを格納するための容量を確保することができる。すなわち、メインＲＯＭ１０２の増えた空き容量を活用して、遊技性を高めることが可能になる。
[Various effects]
As described above, in this embodiment, the lottery table used in the source program specifies one-byte composite data that stores the number of lotteries and an offset value for specifying the address of a random number storage area in which the random number value for ball payout lottery used in the lottery is stored. In this case, there is no need to specify the two data separately, and the table data capacity (usage capacity of the main ROM 102) can be reduced accordingly. As a result, the free space in the program area of the main ROM 102 can be increased, ROM capacity pressure can be suppressed, and processing speed can be increased. Furthermore, in this embodiment, the free space in the main ROM 102 can be increased, thereby ensuring capacity for storing data and programs related to game performance and ball payout performance. In other words, the increased free space in the main ROM 102 can be utilized to improve gameplay.
また、本実施形態では、抽籤テーブル内で上述した構成の複合データを規定することにより、異なる種別の乱数を用いた抽籤処理が多くなっても、効率よく、使用する乱数を指定することができる。それゆえ、本実施形態では、処理のさらなる高速化が可能になる。 Furthermore, in this embodiment, by specifying composite data of the above configuration in the lottery table, it is possible to efficiently specify the random numbers to be used, even if there are many lottery processes using different types of random numbers. Therefore, in this embodiment, it is possible to further speed up processing.
さらに、本実施形態では、上述のように、ソースプログラム上で使用される抽籤テーブル内において、配置位置が隣り合う２つの抽籤値群の格納領域間で抽籤値群の格納領域の一部又は全部を兼用することができるので、抽籤テーブルで規定するデータ量を減らすことができる。それゆえ、本実施形態では、メインＲＯＭ１０２内のプログラム領域の空き容量をより一層増やすことが可能になる。 Furthermore, in this embodiment, as described above, in the lottery table used in the source program, part or all of the storage area for the lottery value groups can be shared between the storage areas for two lottery value groups that are adjacent in placement position, thereby reducing the amount of data specified in the lottery table. Therefore, in this embodiment, it is possible to further increase the free space in the program area in the main ROM 102.
＜主制御回路の動作説明＞
次に、図２８２～図３０３を参照して、主制御回路９０のメインＣＰＵ１０１が、プログラムを用いて実行する各種処理の内容について説明する。なお、上記第１実施形態のパチスロ１と同様の処理については、その説明を省略又は簡略して説明する。
<Operation of the main control circuit>
Next, with reference to Figures 282 to 303, the contents of various processes executed by the main CPU 101 of the main control circuit 90 using a program will be described. Note that the explanation of processes similar to those of the slot machine 1 of the first embodiment will be omitted or simplified.
［設定変更確認処理］
まず、図２８２及び図２８３を参照して、電源投入（リセット割込）時処理（図６４参照）中のＳ１５で行う、本実施形態の設定変更確認処理について説明する。なお、図２８２は、設定変更確認処理の手順を示すフローチャートであり、図２８３は、該フローチャート中のＳ１５１３の処理を実行するためのソースプログラムの一例を示す図である。
[Settings change confirmation process]
First, the setting change confirmation process of this embodiment, which is performed in S15 during the power-on (reset interrupt) processing (see Fig. 64), will be described with reference to Fig. 282 and Fig. 283. Fig. 282 is a flowchart showing the procedure for the setting change confirmation process, and Fig. 283 is a diagram showing an example of a source program for executing the processing of S1513 in the flowchart.
まず、メインＣＰＵ１０１は、メインＲＡＭ１０３内の規定外ＲＡＭ領域の初期化処理を行う（Ｓ１５０１）。次いで、メインＣＰＵ１０１は、１割り込み待ち処理を行う（Ｓ１５０２）。この処理は、上記第１実施形態（図６８中のＳ４２の処理）と同様にして行われる。 First, the main CPU 101 performs initialization processing of the non-standard RAM area in the main RAM 103 (S1501). Next, the main CPU 101 performs processing to wait for one interrupt (S1502). This processing is performed in the same manner as in the first embodiment (processing of S42 in FIG. 68).
次いで、メインＣＰＵ１０１は、ＲＡＭ初期化処理を行う（Ｓ１５０３）。この処理では、メインＣＰＵ１０１は、図２７２に示す本実施形態のメインＲＡＭ１０３の遊技用ＲＡＭ領域内の「ＲＡＭ異常時」又は「設定変更開始時」のアドレスを、初期化開始の先頭アドレスとして設定し、該先頭アドレスから遊技用ＲＡＭ領域の最終アドレスまでの情報を消去（クリア）する。 Next, the main CPU 101 performs RAM initialization processing (S1503). In this processing, the main CPU 101 sets the "RAM abnormality" or "setting change start" address in the game RAM area of the main RAM 103 of this embodiment shown in FIG. 272 as the starting address for initialization, and erases (clears) information from that starting address to the final address of the game RAM area.
次いで、メインＣＰＵ１０１は、設定用鍵型スイッチ５４がオン状態であるか否かを判別する（Ｓ１５０４）。なお、設定用鍵型スイッチ５４に差し込まれる設定キー（不図示）は、本実施形態のパチスロ１の設定（設定値「１」、「２」、「５」、「６」（設定値の内部値は「０」～「３」））を操作するための操作キーであり、設定キーがオンされていると、設定用鍵型スイッチ５４がオン状態となる。 Next, the main CPU 101 determines whether the setting key switch 54 is in the ON state (S1504). The setting key (not shown) inserted into the setting key switch 54 is an operation key for operating the settings of the pachislot 1 of this embodiment (setting values "1," "2," "5," and "6" (internal values of setting values are "0" to "3")), and when the setting key is ON, the setting key switch 54 is in the ON state.
Ｓ１５０４において、メインＣＰＵ１０１が、設定用鍵型スイッチ５４がオン状態でないと判別したとき（Ｓ１５０４がＮＯ判定の場合）、メインＣＰＵ１０１は、設定変更確認処理を終了し、処理を電源投入（リセット割込）時処理（図６４参照）のＳ１６の処理に移す。一方、Ｓ１５０４において、メインＣＰＵ１０１が、設定用鍵型スイッチ５４がオン状態であると判別したとき（Ｓ１５０４がＹＥＳ判定の場合）、メインＣＰＵ１０１は、メダル受付禁止の処理を行う（Ｓ１５０５）。 If the main CPU 101 determines in S1504 that the setting key switch 54 is not in the ON state (if S1504 is a NO judgment), the main CPU 101 terminates the setting change confirmation process and proceeds to S16 of the power-on (reset interrupt) processing (see FIG. 64). On the other hand, if the main CPU 101 determines in S1504 that the setting key switch 54 is in the ON state (if S1504 is a YES judgment), the main CPU 101 performs medal acceptance prohibition processing (S1505).
次いで、メインＣＰＵ１０１は、Ｌレジスタに設定変更開始又は設定確認開始の情報（００５Ｈ）をセットし、図７０で説明した設定変更コマンド（設定変更／設定確認開始）の生成格納処理を行う（Ｓ１５０６）。次いで、メインＣＰＵ１０１は、エラーカウントリレーをオン状態にセットする（Ｓ１５０７）。 Next, the main CPU 101 sets the setting change start or setting check start information (005H) in the L register and performs the process of generating and storing the setting change command (setting change/setting check start) described in FIG. 70 (S1506). Next, the main CPU 101 sets the error count relay to the ON state (S1507).
次いで、メインＣＰＵ１０１は、設定変更及び設定確認のいずれが行われたかを判別する（Ｓ１５０８）。 Next, the main CPU 101 determines whether a setting change or setting confirmation has been performed (S1508).
Ｓ１５０８において、メインＣＰＵ１０１が、設定変更が行われていない（設定確認が行われた）と判別したとき（Ｓ１５０８がＮＯ判定の場合）、メインＣＰＵ１０１は、後述のＳ１５１５の処理を行う。一方、Ｓ１５０８において、メインＣＰＵ１０１が、設定変更が行われた（設定確認が行われていない）と判別したとき（Ｓ１５０８がＹＥＳ判定の場合）、メインＣＰＵ１０１は、設定値の更新処理を行う（Ｓ１５０９）。なお、この処理では、更新後の設定値（内部値）は、Ａレジスタに一旦格納される。 When the main CPU 101 determines in S1508 that a setting change has not been made (setting confirmation has been made) (if S1508 returns a NO judgment), the main CPU 101 performs the processing of S1515, which will be described later. On the other hand, when the main CPU 101 determines in S1508 that a setting change has been made (setting confirmation has not been made) (if S1508 returns a YES judgment), the main CPU 101 performs processing to update the setting value (S1509). Note that in this processing, the updated setting value (internal value) is temporarily stored in register A.
次いで、メインＣＰＵ１０１は、設定値７セグ表示設定処理を行う（Ｓ１５１０）。この処理により、更新後の設定値が情報表示器６内の７セグＬＥＤで表示可能になる。設定値７セグ表示設定処理の詳細については、後述の図２８４を参照しながら後で説明する。なお、図示しないが、設定値７セグ表示設定処理の前には、Ａレジスタに一旦格納された設定値（内部値）をスタックポインタＳＰに退避させる処理が行われ、設定値７セグ表示設定処理の後には、スタックポインタＳＰに退避させていた設定値（内部値）をＡレジスタに戻す処理が行われる。 Next, the main CPU 101 performs a setting value 7-segment display setting process (S1510). This process enables the updated setting value to be displayed on the 7-segment LED in the information display 6. Details of the setting value 7-segment display setting process will be explained later with reference to Figure 284 below. Although not shown, before the setting value 7-segment display setting process, a process is performed to save the setting value (internal value) temporarily stored in the A register to the stack pointer SP, and after the setting value 7-segment display setting process, a process is performed to return the setting value (internal value) saved in the stack pointer SP to the A register.
次いで、メインＣＰＵ１０１は、リセットスイッチ７６がオン状態であるか否かを判別する（Ｓ１５１１）。 Next, the main CPU 101 determines whether the reset switch 76 is in the on state (S1511).
Ｓ１５１１において、メインＣＰＵ１０１が、リセットスイッチ７６がオン状態であると判別したとき（Ｓ１５１１がＹＥＳ判定の場合）、メインＣＰＵ１０１は、処理をＳ１５０９の処理に戻し、Ｓ１５０９以降の処理を繰り返す。一方、Ｓ１５１１において、メインＣＰＵ１０１が、リセットスイッチ７６がオン状態でないと判別したとき（Ｓ１５１１がＮＯ判定の場合）、メインＣＰＵ１０１は、スタートスイッチ７９がオン状態であるか否かを判別する（Ｓ１５１２）。 In S1511, when the main CPU 101 determines that the reset switch 76 is on (if S1511 returns a YES judgment), the main CPU 101 returns the process to S1509 and repeats the processes from S1509 onwards. On the other hand, in S1511, when the main CPU 101 determines that the reset switch 76 is not on (if S1511 returns a NO judgment), the main CPU 101 determines whether the start switch 79 is on (S1512).
Ｓ１５１２において、メインＣＰＵ１０１が、スタートスイッチ７９がオン状態でないと判別したとき（Ｓ１５１２がＮＯ判定の場合）、メインＣＰＵ１０１は、処理をＳ１５１１の処理に戻し、Ｓ１５１１以降の処理を繰り返す。 If the main CPU 101 determines in S1512 that the start switch 79 is not in the ON state (if S1512 is a NO judgment), the main CPU 101 returns the process to S1511 and repeats the processes from S1511 onwards.
一方、Ｓ１５１２において、メインＣＰＵ１０１が、スタートスイッチ７９がオン状態であると判別したとき（Ｓ１５１２がＹＥＳ判定の場合）、メインＣＰＵ１０１は、設定値（内部値）の格納処理、並びに、設定値の高低情報及び偶奇情報の算出格納処理を行う（Ｓ１５１３）。 On the other hand, when the main CPU 101 determines in S1512 that the start switch 79 is in the ON state (if S1512 returns a YES judgment), the main CPU 101 performs a process of storing the set value (internal value) and a process of calculating and storing high/low information and even/odd information for the set value (S1513).
このＳ１５１３の処理では、メインＣＰＵ１０１は、更新後の設定値（内部値）をメインＲＡＭ１０３に設けられた設定値格納領域（不図示）に格納するとともに、更新後の設定値（内部値）に対して所定の演算を行い、該設定値の高低情報及び偶奇情報を生成（算出）する。なお、本実施形態では、所定の演算として設定値の内部値を「２」で除算する演算を行い、該除算結果として得られる、商の値を設定値の高低情報とし、余りの値を設定値の偶奇情報とする。そして、メインＣＰＵ１０１は、生成（算出）された設定値の高低情報及び偶奇情報を、それぞれメインＲＡＭ１０３に設けられた図示しない設定値高低格納領域（高低情報格納領域）及び設定値偶奇格納領域（偶奇情報格納領域）に格納する。 In the processing of S1513, the main CPU 101 stores the updated setting value (internal value) in a setting value storage area (not shown) provided in the main RAM 103, and performs a predetermined calculation on the updated setting value (internal value) to generate (calculate) high/low information and even/odd information for the setting value. In this embodiment, the predetermined calculation involves dividing the internal setting value by 2, and the quotient value obtained as a result of the division is used as the high/low information for the setting value, and the remainder is used as the even/odd information for the setting value. The main CPU 101 then stores the generated (calculated) high/low information and even/odd information for the setting value in a setting value high/low storage area (high/low information storage area) and an even/odd setting value storage area (even/odd information storage area) provided in the main RAM 103, respectively, both not shown.
次いで、メインＣＰＵ１０１は、設定用鍵型スイッチ５４がオフ状態であるか否かを判別する（Ｓ１５１４）。 Next, the main CPU 101 determines whether the setting key switch 54 is in the OFF state (S1514).
Ｓ１５１４において、メインＣＰＵ１０１が、設定用鍵型スイッチ５４がオフ状態でないと判別したとき（Ｓ１５１４がＮＯ判定の場合）、メインＣＰＵ１０１は、Ｓ１５１４の処理を繰り返す。一方、Ｓ１５１４において、メインＣＰＵ１０１が、設定用鍵型スイッチ５４がオフ状態であると判別したとき（Ｓ１５１４がＹＥＳ判定の場合）、メインＣＰＵ１０１は、後述のＳ１５１５の処理を行う。 If the main CPU 101 determines in S1514 that the setting key switch 54 is not in the OFF state (if S1514 returns a NO judgment), the main CPU 101 repeats the processing of S1514. On the other hand, if the main CPU 101 determines in S1514 that the setting key switch 54 is in the OFF state (if S1514 returns a YES judgment), the main CPU 101 performs the processing of S1515, which will be described later.
Ｓ１５０８がＮＯ判定の場合又はＳ１５１４がＹＥＳ判定の場合、メインＣＰＵ１０１は、設定変更及び設定確認のいずれが行われたか否かを判別する（Ｓ１５１５）。 If S1508 returns a NO judgment or S1514 returns a YES judgment, the main CPU 101 determines whether a setting change or setting confirmation has been performed (S1515).
Ｓ１５１５において、メインＣＰＵ１０１が、設定変更が行われていない（設定確認が行われた）と判別したとき（Ｓ１５１５がＮＯ判定の場合）、メインＣＰＵ１０１は、後述のＳ１５１７の処理を行う。一方、Ｓ１５１５において、メインＣＰＵ１０１が、設定変更が行われた（設定確認が行われていない）と判別したとき（Ｓ１５１５がＹＥＳ判定の場合）、メインＣＰＵ１０１は、ＲＡＭ初期化処理を行う（Ｓ１５１６）。この処理では、メインＣＰＵ１０１は、図２７２に示すメインＲＡＭ１０３の遊技用ＲＡＭ領域内の図示しない「設定変更終了時」のアドレス（設定値格納領域の次のアドレス）を、初期化開始の先頭アドレスとして設定し、該先頭アドレスから遊技用ＲＡＭ領域の最終アドレスまでの情報を消去（クリア）する。 When the main CPU 101 determines in S1515 that a setting change has not been made (setting confirmation has been made) (if S1515 is a NO judgment), the main CPU 101 performs the processing of S1517, which will be described later. On the other hand, when the main CPU 101 determines in S1515 that a setting change has been made (setting confirmation has not been made) (if S1515 is a YES judgment), the main CPU 101 performs RAM initialization processing (S1516). In this processing, the main CPU 101 sets the "setting change end" address (not shown) in the game RAM area of the main RAM 103 shown in FIG. 272 (the address next to the setting value storage area) as the starting address for initialization, and erases (clears) information from that starting address to the final address of the game RAM area.
Ｓ１５１６の処理後又はＳ１５１５がＮＯ判定の場合、メインＣＰＵ１０１は、Ｌレジスタに設定変更終了又は設定確認終了の情報（００４Ｈ）をセットし、図７０で説明した設定変更コマンド（設定変更／設定確認終了）の生成格納処理を行う（Ｓ１５１７）。そして、Ｓ１５１７の処理後、メインＣＰＵ１０１は、設定変更確認処理を終了し、処理を電源投入（リセット割込）時処理（図６４参照）のＳ１６の処理に移す。 After processing S1516 or if S1515 returns NO, the main CPU 101 sets the setting change end or setting confirmation end information (004H) in the L register and performs the process of generating and storing the setting change command (setting change/setting confirmation end) described in FIG. 70 (S1517). Then, after processing S1517, the main CPU 101 ends the setting change confirmation process and proceeds to S16 of the power-on (reset interrupt) processing (see FIG. 64).
本実施形態では、上述のようにして、設定変更確認処理が行われる。なお、本実施形態のパチスロ１では、上述のように、主制御基板７１（メインＣＰＵ１０１）は、上記Ｓ１５１３の処理において、設定値に対して所定の演算を施し、設定値の高低情報及び偶奇情報を算出（生成）する。それゆえ、主制御基板７１（メインＣＰＵ１０１）は、設定値種別算出手段としても機能する。 In this embodiment, the setting change confirmation process is performed as described above. In the pachislot 1 of this embodiment, as described above, the main control board 71 (main CPU 101) performs a predetermined calculation on the setting value in the processing of S1513 above, and calculates (generates) high/low information and even/odd information for the setting value. Therefore, the main control board 71 (main CPU 101) also functions as a setting value type calculation means.
上述した設定変更確認処理中のＳ１５１３の処理（設定値の内部値の格納処理、並びに、設定値の高低情報及び偶奇情報の算出格納処理）は、メインＣＰＵ１０１が、図２８３のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。具体的には、次のような処理が行われる。 The processing of S1513 during the setting change confirmation processing described above (the processing for storing the internal value of the setting value, and the processing for calculating and storing the high/low information and even/odd information of the setting value) is performed by the main CPU 101 by sequentially executing each source code specified in the source program in Figure 283. Specifically, the following processing is performed:
まず、メインＣＰＵ１０１がソースコード「ＬＤＱ （ｗＷＡＶＥＮＵＭ），Ａ」を実行すると、Ａレジスタに格納された更新後の設定値の内部値（「０」～「３」）が、Ｑレジスタの格納データ（上位側アドレス値）と整数値「ｗＷＡＶＥＮＵＭ」（下位側アドレス値）とで指定されるメインＲＡＭ１０３内のアドレス（先頭アドレス）に配置された設定値格納領域に格納される。次いで、メインＣＰＵ１０１がソースコード「ＤＩＶ Ｅ，Ａ，２」を実行すると、Ａレジスタにセットされているデータ値（設定値の内部値「０」～「３」）が「２」で除算され、該除算結果で得られる、商の値が設定値の高低情報としてＡレジスタに格納され、余りの値が設定値の偶奇情報としてＥレジスタに格納される。 First, when the main CPU 101 executes the source code "LDQ (wWAVENUM), A," the internal value ("0" to "3") of the updated setting value stored in the A register is stored in the setting value storage area located at the address (first address) in main RAM 103 specified by the data stored in the Q register (high-order address value) and the integer value "wWAVENUM" (low-order address value). Next, when the main CPU 101 executes the source code "DIVE E, A, 2," the data value set in the A register (internal setting value "0" to "3") is divided by "2," and the quotient value obtained from the division is stored in the A register as high/low setting value information, and the remainder value is stored in the E register as even/odd setting value information.
この演算処理（除算処理）において、設定値が「１」（設定値の内部値が「０」）である場合には、商の値が「０」となり、余りの値が「０」となる。設定値が「２」（設定値の内部値が「１」）である場合には、商の値が「０」となり、余りの値が「１」となる。設定値が「５」（設定値の内部値が「２」）である場合には、商の値が「１」となり、余りの値が「０」となる。また、設定値が「６」（設定値の内部値が「３」）である場合には、商の値が「１」となり、余りの値が「１」となる。すなわち、設定値が低値（「１」又は「２」）である場合に設定値の内部値に対して上記演算（除算）が行われると、Ａレジスタに「０」がセットされ、設定値が高値（「５」又は「６」）である場合に設定値の内部値に対して上記演算（除算）が行われると、Ａレジスタに「１」がセットされる。また、設定値が奇数（「１」又は「５」）である場合に設定値の内部値に対して上記演算（除算）が行われると、Ｅレジスタに「０」がセットされ、設定値が偶数（「２」又は「６」）である場合に設定値の内部値に対して上記演算（除算）が行われると、Ｅレジスタに「１」がセットされる。 In this calculation (division), if the set value is "1" (the internal set value is "0"), the quotient will be "0" and the remainder will be "0". If the set value is "2" (the internal set value is "1"), the quotient will be "0" and the remainder will be "1". If the set value is "5" (the internal set value is "2"), the quotient will be "1" and the remainder will be "0". Also, if the set value is "6" (the internal set value is "3"), the quotient will be "1" and the remainder will be "1". In other words, if the above calculation (division) is performed on the internal set value when the set value is low ("1" or "2"), "0" will be set to the A register; if the above calculation (division) is performed on the internal set value when the set value is high ("5" or "6"), "1" will be set to the A register. Furthermore, if the set value is an odd number ("1" or "5") and the above operation (division) is performed on the internal value of the set value, "0" is set to the E register; if the set value is an even number ("2" or "6") and the above operation (division) is performed on the internal value of the set value, "1" is set to the E register.
次いで、メインＣＰＵ１０１がソースコード「ＬＤＱ （ｗＬＯＷ＿ＨＩＨ），Ａ」を実行すると、Ａレジスタに格納された設定値の高低情報（１又は０）が、Ｑレジスタの格納データ（上位側アドレス値）と整数値「ｗＬＯＷ＿ＨＩＨ」（下位側アドレス値）とで指定されるメインＲＡＭ１０３内のアドレス（先頭アドレス）に配置された設定値高低格納領域（不図示）に格納される。 Next, when the main CPU 101 executes the source code "LDQ (wLOW_HIH), A", the high/low setting value information (1 or 0) stored in the A register is stored in a high/low setting value storage area (not shown) located at an address (first address) in the main RAM 103 specified by the data stored in the Q register (high address value) and the integer value "wLOW_HIH" (low address value).
次いで、メインＣＰＵ１０１がソースコード「ＬＤＱ （ｗＥＶＮ＿ＯＤＤ），Ｅ」が実行されると、Ｅレジスタに格納された設定値の偶奇情報（１又は０）が、Ｑレジスタの格納データ（上位側アドレス値）と整数値「ｗＥＶＮ＿ＯＤＤ」（下位側アドレス値）とで指定されるメインＲＡＭ１０３内のアドレス（先頭アドレス）に配置された設定値偶奇格納領域（不図示）に格納される。なお、本実施形態では、設定値の高低情報の格納処理を設定値の偶奇情報の格納処理より先に行う例を説明したが、本発明はこれに限定されず、設定値の高低情報の格納処理が設定値の偶奇情報の格納処理の後に行われてもよい。また、設定値が第１実施形態のように、「１」～「６」（内部値が「０」～「５」）であれば、設定値の高中低情報（「２」、「１」又は「０」）が、設定値高低格納領域に格納されてもよい。 Next, when the main CPU 101 executes the source code "LDQ (wEVN_ODD), E," the even/odd information (1 or 0) of the setting value stored in the E register is stored in a setting value even/odd storage area (not shown) located at an address (first address) in main RAM 103 specified by the data stored in the Q register (high-order address value) and the integer value "wEVN_ODD" (low-order address value). Note that in this embodiment, the high/low setting value information is stored before the even/odd setting value information is stored. However, the present invention is not limited to this, and the high/low setting value information may be stored after the even/odd setting value information is stored. Furthermore, if the setting value is "1" to "6" (internal value is "0" to "5") as in the first embodiment, the high/middle/low setting value information ("2," "1," or "0") may be stored in the setting value high/low storage area.
上述した設定変更確認処理中のＳ１５１３の処理において、設定値の高低情報及び偶奇情報を所定の演算処理により予め生成（算出）し、それぞれを対応する格納領域に格納した場合、次のような効果が得られる。 In the process of S1513 during the setting change confirmation process described above, if the high/low setting value information and even/odd information are generated (calculated) in advance using a specified calculation process and stored in the corresponding storage areas, the following effects can be achieved.
本実施形態では、上述のように、設定値の高低情報又は偶奇情報に応じて抽籤値（抽籤係数）が変化する抽籤テーブル（例えば、図２１５のモード移行抽籤テーブル、図２２０のモード別ＣＺ抽籤テーブル等）を用いて抽籤処理を行う場合がある。このような場合、本実施形態では、設定値高低格納領域及び設定値偶奇格納領域にそれぞれ予め格納されている設定値の高低情報及び偶奇情報を参照するだけで所望の抽籤値（抽籤テーブル）を選択して抽籤処理を実行することができる。 In this embodiment, as described above, lottery processing may be performed using a lottery table (for example, the mode transition lottery table in Figure 215, the mode-specific CZ lottery table in Figure 220, etc.) in which the lottery value (lottery coefficient) changes depending on the high/low setting value information or even/odd setting value information. In such cases, in this embodiment, the desired lottery value (lottery table) can be selected and lottery processing can be performed simply by referencing the high/low setting value information and even/odd setting value information that are pre-stored in the high/low setting value storage area and the even/odd setting value storage area, respectively.
それゆえ、本実施形態では、抽籤処理毎に設定値の高低及び／又は偶奇を判定する処理が必要無くなり、その処理分の処理命令（ソースコード）を省略することができ、ソースプログラムの容量（メインＲＯＭ１０２の使用容量）を低減することができる。この結果、本実施形態では、メインＲＯＭ１０２の空き容量を増やし、ＲＯＭ容量が圧迫されることを抑制することができるとともに、処理の高速化も図ることができる。さらに、本実施形態では、メインＲＯＭ１０２の空き容量を増やすことができるので、遊技性能や出玉性能に関するデータやプログラムを格納するための容量を確保することができる。それゆえ、本実施形態では、メインＲＯＭ１０２の増えた空き容量を活用して、遊技性を高めることも可能になる。 Therefore, in this embodiment, there is no need for processing to determine whether the set value is high or low and/or whether it is even or odd for each lottery process, and the processing instructions (source code) for that processing can be omitted, allowing the source program size (usage capacity of main ROM 102) to be reduced. As a result, in this embodiment, the free space in main ROM 102 can be increased, preventing ROM capacity pressure and speeding up processing. Furthermore, in this embodiment, the free space in main ROM 102 can be increased, making it possible to ensure capacity for storing data and programs related to game performance and ball output performance. Therefore, in this embodiment, the increased free space in main ROM 102 can be utilized to improve gameplay.
［設定値７セグ表示処理］
次に、図２８４及び図２８５を参照して、設定変更確認処理（図２８２参照）中のＳ１５１０で行う、設定値７セグ表示処理について説明する。なお、図２８４は、設定値７セグ表示処理の手順を示すフローチャートであり、図２８５は、該フローチャート中のＳ１５２１及びＳ１５２２の処理を実行するためのソースプログラムの一例を示す図である。
[Setting value 7-segment display processing]
Next, the setting value 7-segment display processing performed in S1510 of the setting change confirmation processing (see Fig. 282) will be described with reference to Fig. 284 and Fig. 285. Fig. 284 is a flowchart showing the procedure for the setting value 7-segment display processing, and Fig. 285 is a diagram showing an example of a source program for executing the processing of S1521 and S1522 in the flowchart.
まず、メインＣＰＵ１０１は、設定値（内部値）の奇数化処理を行う（Ｓ１５２１）。この処理では、メインＣＰＵ１０１は、設定値の内部値（「０」～「３」）のデータ（８ビットデータ）のビット０に「１」をセット（所定のビットセット処理）して、設定値の内部値を奇数にする。なお、この奇数化処理前の設定値の内部値が奇数（「１」又は「３」）である場合には、設定値（内部値）のビット０の値がすでに「１」であるので、この奇数化処理において、設定値のビット０の値（「１」）が維持される。 First, the main CPU 101 performs oddification processing on the set value (internal value) (S1521). In this processing, the main CPU 101 sets "1" to bit 0 of the data (8-bit data) of the internal value ("0" to "3") of the set value to make the internal value of the set value odd (predetermined bit set processing). Note that if the internal value of the set value before this oddification processing is an odd number ("1" or "3"), the value of bit 0 of the set value (internal value) is already "1," and therefore the value of bit 0 of the set value ("1") is maintained in this oddification processing.
次いで、メインＣＰＵ１０１は、７セグ表示用設定値の生成処理（Ｓ１５２２）。この処理では、メインＣＰＵ１０１は、設定値の内部値「０」、「１」、「２」及び「３」を、それぞれ、情報表示器６内の７セグＬＥＤで表示される設定値の数値（７セグ表示用設定値）「１」、「２」、「５」及び「６」を変換する。具体的には、メインＣＰＵ１０１は、奇数化処理前の設定値の内部値に奇数化処理後の設定値の内部値を加算して、奇数化処理前の設定値の内部値に対応する７セグ表示用設定値を生成する。 Next, the main CPU 101 performs a process to generate setting values for 7-segment display (S1522). In this process, the main CPU 101 converts the internal setting values "0," "1," "2," and "3" into the numerical setting values (setting values for 7-segment display) "1," "2," "5," and "6" displayed on the 7-segment LED in the information display 6, respectively. Specifically, the main CPU 101 adds the internal value of the setting value after the oddification process to the internal value of the setting value before the oddification process to generate setting values for 7-segment display corresponding to the internal value of the setting value before the oddification process.
次いで、メインＣＰＵ１０１は、７セグ表示用設定値を表示データ格納領域（不図示）に格納する（Ｓ１５２３）。次いで、メインＣＰＵ１０１は、図１６１で説明した７セグ表示データ生成処理を行う（Ｓ１５２４）。この処理では、メインＣＰＵ１０１は、７セグ表示用設定値に基づいて、設定値表示データ（７セグ表示データ）を生成する。そして、Ｓ１５２４の処理後、メインＣＰＵ１０１は、設定値７セグ表示処理を終了し、処理を設定変更確認処理（図２８２参照）のＳ１５１１の処理に移す。 Next, the main CPU 101 stores the setting values for 7-segment display in a display data storage area (not shown) (S1523). Next, the main CPU 101 performs the 7-segment display data generation process described in FIG. 161 (S1524). In this process, the main CPU 101 generates setting value display data (7-segment display data) based on the setting values for 7-segment display. Then, after processing S1524, the main CPU 101 ends the setting value 7-segment display process and proceeds to processing S1511 of the setting change confirmation process (see FIG. 282).
本実施形態では、上述のようにして、設定値７セグ表示処理が行われる。なお、設定値を表示する７セグＬＥＤは、本発明に係る表示器の一具体例を示すものである。また、本実施形態のパチスロ１では、上述のように、主制御基板７１（メインＣＰＵ１０１）は、設定値７セグ表示処理において、設定値表示データ（７セグ表示データ）を生成する。それゆえ、主制御基板７１（メインＣＰＵ１０１）は、設定値表示手段としても機能する。さらに、主制御基板７１（メインＣＰＵ１０１）は、設定値７セグ表示処理において、設定値の内部値を、対応する７セグ表示用設定値に変換する。それゆえ、主制御基板７１（メインＣＰＵ１０１）は、設定値変換手段としても機能する。 In this embodiment, the setting value 7-segment display process is performed as described above. The 7-segment LED that displays the setting value is a specific example of a display device according to the present invention. Also, in the pachislot 1 of this embodiment, as described above, the main control board 71 (main CPU 101) generates setting value display data (7-segment display data) in the setting value 7-segment display process. Therefore, the main control board 71 (main CPU 101) also functions as setting value display means. Furthermore, in the setting value 7-segment display process, the main control board 71 (main CPU 101) converts the internal value of the setting value into the corresponding setting value for 7-segment display. Therefore, the main control board 71 (main CPU 101) also functions as setting value conversion means.
上述した設定値７セグ表示処理中のＳ１５２１及びＳ１５２２の処理（設定値の内部値の奇数化処理及び７セグ表示用設定値の生成処理）は、メインＣＰＵ１０１が、図２８５のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。具体的には、次のような処理が行われる。 The processing of S1521 and S1522 during the above-mentioned setting value 7-segment display processing (the processing of oddifying the internal value of the setting value and the processing of generating the setting value for 7-segment display) is performed by the main CPU 101 by sequentially executing each source code specified in the source program in Figure 285. Specifically, the following processing is performed.
まず、メインＣＰＵ１０１がソースコード「ＬＤ Ｅ，Ａ」を実行すると、Ａレジスタにセットされているデータ値（設定値の内部値「０」～「３」）がＥレジスタに格納される。この処理により、奇数化処理前の設定値の内部値をＥレジスタに退避させる。 First, when the main CPU 101 executes the source code "LD E, A," the data value set in the A register (internal set value values "0" to "3") is stored in the E register. This process saves the internal set value before the oddification process to the E register.
次いで、メインＣＰＵ１０１がソースコード「ＳＥＴ ０，Ａ」（ＳＥＴ命令：ビットセット処理）を実行すると、Ａレジスタのビット０に「１」がセットされる。すなわち、このＳＥＴ命令により、Ａレジスタに格納されている設定値の内部値に対して奇数化処理が実行される。そして、このＳＥＴ命令では、奇数化処理後の設定値の内部値は、Ａレジスタに格納される。 Next, when the main CPU 101 executes the source code "SET 0, A" (SET instruction: bit set operation), "1" is set to bit 0 of the A register. In other words, this SET instruction performs oddification processing on the internal value of the setting value stored in the A register. Then, this SET instruction stores the internal value of the setting value after oddification processing in the A register.
例えば、設定値の内部値が「０」（偶数）である場合において上記ＳＥＴ命令が実行されると、Ａレジスタに格納されている奇数化処理前の設定値の内部値「０００００００Ｂ」が奇数化処理より、「０００００００１Ｂ」（設定値の内部値＝「１」）に変換され、奇数化処理後の設定値の内部値「０００００００１Ｂ」がＡレジスタに格納される。設定値の内部値が「１」（奇数）である場合において上記ＳＥＴ命令が実行されると、Ａレジスタに格納されている奇数化処理前の設定値の内部値「００００００１Ｂ」は、奇数化処理より変化せず、奇数化処理後の設定値の内部値「０００００００１Ｂ」がＡレジスタに格納される。設定値の内部値が「２」（偶数）である場合において上記ＳＥＴ命令が実行されると、Ａレジスタに格納されている奇数化処理前の設定値の内部値「０００００１０Ｂ」が奇数化処理より、「００００００１１Ｂ」（設定値の内部値＝「３」）に変換され、奇数化処理後の設定値の内部値「００００００１１Ｂ」がＡレジスタに格納される。また、設定値の内部値が「３」（奇数）である場合において上記ＳＥＴ命令が実行されると、Ａレジスタに格納されている奇数化処理前の設定値の内部値「０００００１１Ｂ」は、奇数化処理より変化せず、奇数化処理後の設定値の内部値「００００００１１Ｂ」がＡレジスタに格納される。 For example, when the internal value of the setting value is "0" (even number) and the SET command is executed, the internal value of the setting value before the oddification process, "0000000B" stored in the A register, is converted to "00000001B" (internal value of the setting value = "1") by the oddification process, and the internal value of the setting value after the oddification process, "00000001B", is stored in the A register. When the internal value of the setting value is "1" (odd number) and the SET command is executed, the internal value of the setting value before the oddification process, "0000001B" stored in the A register, remains unchanged by the oddification process, and the internal value of the setting value after the oddification process, "00000001B", is stored in the A register. When the SET command is executed when the internal value of the setting value is "2" (even), the internal value of the setting value before the oddification process stored in the A register, "0000010B," is converted to "00000011B" (internal value of the setting value = "3") by the oddification process, and the internal value of the setting value after the oddification process, "00000011B," is stored in the A register. Also, when the SET command is executed when the internal value of the setting value is "3" (odd), the internal value of the setting value before the oddification process, "0000011B," stored in the A register, remains unchanged by the oddification process, and the internal value of the setting value after the oddification process, "00000011B," is stored in the A register.
その後、メインＣＰＵ１０１がソースコード「ＡＤＤ Ａ，Ｅ」（ＡＤＤ命令）を実行すると、Ａレジスタに格納されている奇数化処理後の設定値の内部値と、Ｅレジスタに格納されている奇数化処理前の設定値の内部値とが加算され、該加算結果がＡレジスタに格納される。このＡＤＤ命令により、奇数化処理前の設定値の内部値に対応する７セグ表示用設定値（「１」，「２」，「５」又は「６」：加算結果）が生成される。 Then, when the main CPU 101 executes the source code "ADD A, E" (ADD instruction), the internal value of the set value after oddification processing stored in the A register is added to the internal value of the set value before oddification processing stored in the E register, and the result of this addition is stored in the A register. This ADD instruction generates a set value for the 7-segment display ("1", "2", "5", or "6": addition result) corresponding to the internal value of the set value before oddification processing.
例えば、奇数化処理前の設定値の内部値が「０」である場合において上記ＡＤＤ命令が実行されると、Ａレジスタに格納されている奇数化処理後の設定値の内部値「１（００００００１Ｂ）」と、Ｅレジスタに格納されている奇数化処理前の設定値の内部値「０（０００００００Ｂ）」とが加算され、奇数化処理前の設定値の内部値「０」に対応する７セグ表示用設定値「１（００００００１Ｂ）」が生成される。奇数化処理前の設定値の内部値が「１」である場合において上記ＡＤＤ命令が実行されると、Ａレジスタに格納されている奇数化処理後の設定値の内部値「１（００００００１Ｂ）」と、Ｅレジスタに格納されている奇数化処理前の設定値の内部値「１（００００００１Ｂ）」とが加算され、奇数化処理前の設定値の内部値「１」に対応する７セグ表示用設定値「２（０００００１０Ｂ）」が生成される。奇数化処理前の設定値の内部値が「２」である場合において上記ＡＤＤ命令が実行されると、Ａレジスタに格納されている奇数化処理後の設定値の内部値「３（０００００１１Ｂ）」と、Ｅレジスタに格納されている奇数化処理前の設定値の内部値「２（０００００１０Ｂ）」とが加算され、奇数化処理前の設定値の内部値「２」に対応する７セグ表示用設定値「５（００００１０１Ｂ）」が生成される。また、奇数化処理前の設定値の内部値が「３」である場合において上記ＡＤＤ命令が実行されると、Ａレジスタに格納されている奇数化処理後の設定値の内部値「３（０００００１１Ｂ）」と、Ｅレジスタに格納されている奇数化処理前の設定値の内部値「３（０００００１１Ｂ）」とが加算され、奇数化処理前の設定値の内部値「３」に対応する７セグ表示用設定値「６（００００１１１Ｂ）」が生成される。 For example, when the internal value of the setting value before oddification is "0" and the ADD command is executed, the internal value of the setting value after oddification stored in the A register, "1 (0000001B)," is added to the internal value of the setting value before oddification stored in the E register, "0 (0000000B)," resulting in a 7-segment display setting value of "1 (0000001B)" corresponding to the internal value of the setting value before oddification, "0." When the internal value of the setting value before oddification is "1," when the ADD command is executed, the internal value of the setting value after oddification stored in the A register, "1 (0000001B)," is added to the internal value of the setting value before oddification, "1 (0000001B)," stored in the E register, resulting in a 7-segment display setting value of "2 (0000010B)" corresponding to the internal value of the setting value before oddification, "1." When the ADD instruction is executed when the internal value of the set value before oddification is "2," the internal value of the set value after oddification, "3 (0000011B)" stored in the A register, is added to the internal value of the set value before oddification, "2 (0000010B)" stored in the E register, resulting in a 7-segment display set value of "5 (0000101B)" corresponding to the internal value of the set value before oddification, "2." When the ADD instruction is executed when the internal value of the set value before oddification is "3," the internal value of the set value after oddification, "3 (0000011B)" stored in the A register, is added to the internal value of the set value before oddification, "3 (0000011B)" stored in the E register, resulting in a 7-segment display set value of "6 (0000111B)" corresponding to the internal value of the set value before oddification, "3."
上述のように、設定値の内部値に対応する７セグ表示用設定値を特定の演算処理（本実施形態では、ビットセット処理と加算処理との組み合わせ）により生成することにより、次のような効果が得られる。 As described above, by generating a setting value for a 7-segment display that corresponds to the internal value of the setting value through a specific calculation process (in this embodiment, a combination of bit set processing and addition processing), the following effects can be achieved.
一般的に、設定値の内部値を対応する７セグ表示用設定値を変換する手法としては、例えば、設定値の内部値を７セグ表示用設定値に変換するための表示変換用テーブルを用意する手法が用いられる。しかしながら、この手法では、メインＲＯＭ１０２に、表示変換用テーブルを格納するとともに、変換処理において、該表示変換用テーブルにアクセスするための処理をソースプログラム上で規定する必要がある。 A typical method for converting internal setting values to corresponding 7-segment display setting values is to prepare a display conversion table for converting internal setting values to 7-segment display setting values. However, this method requires that the display conversion table be stored in main ROM 102, and that the source program specify the process for accessing the display conversion table during the conversion process.
それに対して、上述した本実施形態の手法では、設定値の内部値に対応する７セグ表示用設定値を特定の演算処理により生成するので、表示変換用テーブル、及び、該表示変換用テーブルにアクセスするための処理が不要となり、その分、データテーブル及びソースプログラムの容量（メインＲＯＭ１０２の使用容量）を低減することができる。それゆえ、本実施形態では、メインＲＯＭ１０２内のプログラム領域及びデータテーブル領域の空き容量を増やし、ＲＯＭ容量が圧迫されること抑制することができるとともに、処理の高速化も図ることができる。さらに、本実施形態では、メインＲＯＭ１０２の空き容量を増やすことができるので、遊技性能や出玉性能に関するデータやプログラムを格納するための容量を確保することができる。それゆえ、本実施形態では、メインＲＯＭ１０２の増えた空き容量を活用して、遊技性を高めることが可能になる。 In contrast, the method of the present embodiment described above generates 7-segment display setting values corresponding to the internal values of the setting values through specific calculations, eliminating the need for a display conversion table and the processing required to access the display conversion table. This reduces the size of the data table and source program (the amount of space used by main ROM 102). Therefore, in this embodiment, the free space in the program area and data table area within main ROM 102 is increased, preventing ROM capacity pressure and speeding up processing. Furthermore, in this embodiment, the free space in main ROM 102 can be increased, ensuring capacity for storing data and programs related to game performance and ball output performance. Therefore, in this embodiment, the increased free space in main ROM 102 can be utilized to enhance gameplay.
［メインＣＰＵの制御によるパチスロのメイン処理］
次に、図２８６を参照して、メインＣＰＵ１０１の制御により実行される本実施形態のパチスロ１のメイン処理（主要動作処理）について説明する。なお、図２８６は、メイン処理の手順を示すフローチャート（メインフロー）である。
[Main processing of pachislots controlled by the main CPU]
Next, referring to Fig. 286, we will explain the main processing (main operation processing) of the pachislot 1 of this embodiment, which is executed under the control of the main CPU 101. Fig. 286 is a flowchart (main flow) showing the procedure of the main processing.
まず、メインＣＰＵ１０１は、ＲＡＭ初期化処理（一遊技終了時アドレス）を行う（Ｓ２００１）。この処理は、上記第１実施形態（図８２中のＳ２０１の処理）と同様にして行われる。次いで、メインＣＰＵ１０１は、図８３で説明したメダル受付・スタートチェック処理を行う（Ｓ２００２）。 First, the main CPU 101 performs RAM initialization processing (address at the end of one game) (S2001). This processing is performed in the same manner as in the first embodiment (processing of S201 in FIG. 82). Next, the main CPU 101 performs the medal acceptance and start check processing described in FIG. 83 (S2002).
次いで、メインＣＰＵ１０１は、図９１で説明した乱数取得処理を行う（Ｓ２００３）。この処理では、メインＣＰＵ１０１は、内部当籤役抽籤用の乱数値（ハードラッチ乱数：０～６５５３５）及びＡＲＴ関連の各種出玉抽籤で用いられる各種出玉抽籤用乱数値（ソフトラッチ乱数：０～６５５３５、０～２５５）を抽出し、該抽出した各乱数値を、メインＲＡＭ１０３内の対応する乱数値格納領域（図２７２及び図２７３参照）に格納する。 Next, the main CPU 101 performs the random number acquisition process described in Figure 91 (S2003). In this process, the main CPU 101 extracts random number values for the internal lottery (hard latch random numbers: 0 to 65535) and random number values for various ball payout lotteries used in various ART-related ball payout lotteries (soft latch random numbers: 0 to 65535, 0 to 255), and stores each of the extracted random number values in the corresponding random number value storage area in the main RAM 103 (see Figures 272 and 273).
次いで、メインＣＰＵ１０１は、Ｓ２００３で抽出した内部当籤役抽籤用の乱数値を用いて、図９２で説明した内部抽籤処理を行う（Ｓ２００４）。なお、この処理で決定される内部当籤役の種類、ボーナスに係る役が内部当籤役として決定された場合に移行するＲＴ状態の種類、処理の制御パラメータ（ループ回数）などは、本実施形態のパチスロ１の仕様に対応するものに適宜変更される。 Next, the main CPU 101 performs the internal lottery process described in FIG. 92 using the random number value for the internal winning combination extracted in S2003 (S2004). Note that the type of internal winning combination determined in this process, the type of RT state to transition to when a bonus-related combination is determined as the internal winning combination, and the control parameters of the process (number of loops) are changed as appropriate to correspond to the specifications of the pachislot 1 of this embodiment.
次いで、メインＣＰＵ１０１は、図柄設定処理を行う（Ｓ２００５）。この処理では、メインＣＰＵ１０１は、例えば、当り要求フラグステータス（フラグステータス情報）から内部当籤役を生成する処理、当り要求フラグデータの展開処理、当り要求フラグデータを当り要求フラグ格納領域を格納する処理等を行う。なお、図柄設定処理の詳細については、後述の図２８７及び図２８８を参照しながら後で説明する。 Next, the main CPU 101 performs a symbol setting process (S2005). In this process, the main CPU 101 performs processes such as generating an internal winning combination from the win request flag status (flag status information), expanding the win request flag data, and storing the win request flag data in the win request flag storage area. Details of the symbol setting process will be explained later with reference to Figures 287 and 288.
次いで、メインＣＰＵ１０１は、ゲーム数更新処理を行う（Ｓ２００６）。この処理では、メインＣＰＵ１０１は、今回の遊技のスタートに伴い各種遊技状態のゲーム数（残りゲーム数）を更新する。例えば、メインＣＰＵ１０１は、ＲＴ１状態やＲＴ３状態中のゲーム数、ＣＺ前兆やＡＲＴ前兆中の前兆ゲーム数、ＣＺ中のゲーム数、又は、通常ＡＲＴ中のゲーム数を更新（１減算）する。 Next, the main CPU 101 performs a game count update process (S2006). In this process, the main CPU 101 updates the number of games (number of remaining games) in various game states upon the start of the current game. For example, the main CPU 101 updates (subtracts 1) the number of games in the RT1 state or RT3 state, the number of premonition games during a CZ precursor or an ART precursor, the number of games in the CZ, or the number of games in normal ART.
次いで、メインＣＰＵ１０１は、スタートコマンド生成格納処理を行う（Ｓ２００７）。この処理は、上記第１実施形態（図８２中のＳ２０６の処理）と同様にして行われる。次いで、メインＣＰＵ１０１は、図１０２で説明した第２インターフェースボード制御処理を行う（Ｓ２００８）。なお、第２インターフェースボード制御処理は、メインＲＡＭ１０３の規定外用作業領域で実行される。 Next, the main CPU 101 performs start command generation and storage processing (S2007). This processing is performed in the same manner as in the first embodiment (processing of S206 in FIG. 82). Next, the main CPU 101 performs second interface board control processing described in FIG. 102 (S2008). Note that the second interface board control processing is executed in the non-standard work area of the main RAM 103.
次いで、メインＣＰＵ１０１は、スタート時出玉関連抽籤処理を行う（Ｓ２００９）。この処理では、メインＣＰＵ１０１は、主に、Ｓ２００３で抽出した各種出玉抽籤用乱数値を用い、図２５０～図２６３で説明した遊技開始時に遊技状態に応じて行われるＡＲＴ関連の各種出玉抽籤を行う。また、この処理では、メインＣＰＵ１０１は、遊技ロックの抽籤処理も行う。なお、本実施形態では、例えば、遊技者にとって有利な遊技状態への移行が確定した場合に遊技ロックが発生し、これにより、有利な遊技状態への移行確定が遊技者に報知される。 Next, the main CPU 101 performs a lottery process related to the ball payout at the start (S2009). In this process, the main CPU 101 mainly uses the random number values for the various ball payout lotteries extracted in S2003 to perform various ART-related ball payout lotteries that are carried out according to the game state at the start of play as described in Figures 250 to 263. In this process, the main CPU 101 also performs a lottery process for a game lock. Note that in this embodiment, for example, a game lock occurs when a transition to a game state that is advantageous to the player is confirmed, and the player is thereby notified that a transition to the advantageous game state has been confirmed.
次いで、メインＣＰＵ１０１は、遊技ロック設定処理を行う（Ｓ２０１０）。この処理では、メインＣＰＵ１０１は、Ｓ２００９で行われた遊技ロック抽籤の結果に応じて、遊技開始時の遊技ロックを実行する。なお、遊技ロック設定処理の詳細については、後述の図２９２を参照しながら後で説明する。 Next, the main CPU 101 performs a game lock setting process (S2010). In this process, the main CPU 101 executes a game lock at the start of play, depending on the result of the game lock lottery performed in S2009. Details of the game lock setting process will be explained later with reference to Figure 292, which will be described later.
次いで、メインＣＰＵ１０１は、リール停止初期設定処理を行う（Ｓ２０１１）。次いで、メインＣＰＵ１０１は、リール回転開始処理を行う（Ｓ２０１２）。次いで、メインＣＰＵ１０１は、リール回転開始コマンド生成格納処理を行う（Ｓ２０１３）。このＳ２０１１～Ｓ２０１３の処理は、上記第１実施形態（図８２中のＳ２０９～Ｓ２１１の処理）と同様にして行われる。 Next, the main CPU 101 performs reel stop initialization processing (S2011). Next, the main CPU 101 performs reel spin start processing (S2012). Next, the main CPU 101 performs reel spin start command generation and storage processing (S2013). The processing of S2011 to S2013 is performed in the same manner as in the first embodiment (the processing of S209 to S211 in FIG. 82).
次いで、メインＣＰＵ１０１は、図１３４及び図１３５で説明した引込優先順位格納処理を行う（Ｓ２０１４）。次いで、メインＣＰＵ１０１は、図１３８で説明したリール停止制御処理を行う（Ｓ２０１５）。次いで、メインＣＰＵ１０１は、図１４５で説明した入賞検索処理を行う（Ｓ２０１６）。なお、これらの各処理において、設定される処理の各種制御パラメータ（ループ回数、チェック回数等）は、本実施形態のパチスロ１の仕様に対応するものに適宜変更される。 Next, the main CPU 101 performs the attraction priority order storage process described in Figures 134 and 135 (S2014). Next, the main CPU 101 performs the reel stop control process described in Figure 138 (S2015). Next, the main CPU 101 performs the winning search process described in Figure 145 (S2016). Note that in each of these processes, the various control parameters (number of loops, number of checks, etc.) that are set for the process are changed as appropriate to correspond to the specifications of the pachislot 1 of this embodiment.
次いで、メインＣＰＵ１０１は、図１４８で説明したイリーガルヒットチェック処理を行う（Ｓ２０１７）。次いで、メインＣＰＵ１０１は、図１５０で入賞チェック・メダル払出処理を行う（Ｓ２０１８）。なお、これらの各処理において、設定される処理の各種制御パラメータ（チェック回数等）は、本実施形態のパチスロ１の仕様に対応するものに適宜変更される。 Next, the main CPU 101 performs the illegal hit check process described in FIG. 148 (S2017). Next, the main CPU 101 performs the winning check and medal payout process in FIG. 150 (S2018). Note that in each of these processes, the various control parameters (number of checks, etc.) set for the process are changed appropriately to correspond to the specifications of the pachislot 1 of this embodiment.
次いで、メインＣＰＵ１０１は、遊技ロック設定処理を行う（Ｓ２０１９）。この処理では、メインＣＰＵ１０１は、Ｓ２００９で行われた遊技ロック抽籤の結果に応じて、遊技終了時の遊技ロックを実行する。なお、遊技ロック設定処理の詳細については、後述の図２９２を参照しながら後で説明する。 Next, the main CPU 101 performs a game lock setting process (S2019). In this process, the main CPU 101 executes a game lock at the end of play, depending on the result of the game lock lottery performed in S2009. Details of the game lock setting process will be explained later with reference to Figure 292 below.
次いで、メインＣＰＵ１０１は、停止時出玉関連抽籤処理を行う（Ｓ２０２０）。この処理では、メインＣＰＵ１０１は、主に、遊技状態に応じて、図２５０～図２６３で説明したリール停止時の各種抽籤を行う。 Next, the main CPU 101 performs lottery processing related to ball payout at reel stop (S2020). In this processing, the main CPU 101 mainly performs various lotteries at reel stop described in Figures 250 to 263 depending on the game status.
次いで、メインＣＰＵ１０１は、ＢＢチェック処理を行う（Ｓ２０２１）。この処理では、メインＣＰＵ１０１は、ボーナス状態の作動及び終了を制御する。具体的には、メインＣＰＵ１０１は、略称「クラウンＢＢ」に係る図柄組合せが有効ラインに沿って表示されるとＣＢＢを作動させ、また、略称「ＢＢ」に係る図柄組合せが有効ラインに沿って表示されるとＮＢＢを作動させる。また、メインＣＰＵ１０１は、ＢＢ（ＣＢＢ又はＮＢＢ）の作動中に払い出されたメダルの枚数が規定枚数に達すると、ＢＢの作動を終了する。 Next, the main CPU 101 performs a BB check process (S2021). In this process, the main CPU 101 controls the activation and termination of the bonus state. Specifically, the main CPU 101 activates CBB when a symbol combination referred to as "Crown BB" is displayed along an active line, and activates NBB when a symbol combination referred to as "BB" is displayed along an active line. Furthermore, the main CPU 101 terminates the BB operation when the number of medals paid out during the operation of BB (CBB or NBB) reaches a specified number.
次いで、メインＣＰＵ１０１は、ＲＴチェック処理を行う（Ｓ２０２２）。この処理では、メインＣＰＵ１０１は、図１７８に示す移行条件に応じて、ＲＴ状態の移行制御を行う。なお、メインＣＰＵ１０１は、通常状態中にＲＴ状態をＲＴ３状態に移行させた場合には、ＡＲＴ状態のセット数を付与する（図２０９（Ｂ－２）参照）。 Next, the main CPU 101 performs RT check processing (S2022). In this processing, the main CPU 101 controls the transition of the RT state according to the transition conditions shown in FIG. 178. Note that if the main CPU 101 transitions from the RT state to the RT3 state during the normal state, it will assign the number of sets in the ART state (see FIG. 209 (B-2)).
次いで、メインＣＰＵ１０１は、報知状態移行処理を行う（Ｓ２０２３）。この処理では、メインＣＰＵ１０１は、図２０６及び図２０７に示す移行条件に応じて、報知（ＡＲＴ）機能の作動の有無を考慮した遊技状態の移行制御を行う。そして、Ｓ２０２３の処理後（一遊技終了後）、メインＣＰＵ１０１は、処理をＳ２００１の処理に戻し、Ｓ２００１以降の処理を繰り返す。 Next, the main CPU 101 performs notification state transition processing (S2023). In this processing, the main CPU 101 controls the transition of the game state, taking into account whether or not the notification (ART) function is activated, in accordance with the transition conditions shown in Figures 206 and 207. After processing S2023 (after one game has ended), the main CPU 101 returns the processing to S2001 and repeats the processing from S2001 onwards.
［図柄設定処理］
次に、図２８７～図２９１を参照して、メインフロー（図２８６参照）中のＳ２００５で行う本実施形態の図柄設定処理について説明する。なお、図２８７及び図２８８は、図柄設定処理の手順を示すフローチャートであり、図２８９は、図柄設定処理のソースプログラム上で、実際に参照されるボーナス作動中小役当籤番号変換テーブルの構成を示す図であり、図２９０は、図柄設定処理で補正対象となる小役当籤番号の補正後（変換後）の小役当籤番号を示す図であり、図２９１は、該フローチャート中のＳ２０３３～Ｓ２０３５の処理を実行するためのソースプログラムの一例を示す図である。
[Design setting process]
Next, referring to Figure 287 to Figure 291, the symbol setting process of this embodiment performed in S2005 in the main flow (see Figure 286) will be described. Note that Figure 287 and Figure 288 are flowcharts showing the procedure of the symbol setting process, Figure 289 is a diagram showing the configuration of the bonus operation small role winning lottery number conversion table actually referred to on the source program of the symbol setting process, Figure 290 is a diagram showing the small role winning lottery number after correction (after conversion) of the small role winning lottery number to be corrected in the symbol setting process, and Figure 291 is a diagram showing an example of a source program for executing the processing of S2033 to S2035 in the flowchart.
まず、メインＣＰＵ１０１は、内部抽籤処理で取得された当り要求フラグステータスに基づいて、特賞当籤番号及び小役当籤番号を抽出し、該抽出された特賞当籤番号及び小役当籤番号をメインＲＡＭ１０３内の当籤番号格納領域（不図示）に保存する（Ｓ２０３１）。この処理は、上記第１実施形態（図９７中のＳ３２１の処理）と同様にして行われ、除算処理により生成された、商の値が特賞（ボーナス）当籤番号となり、余りの値が小役当籤番号となる。また、この際、生成された小役当籤番号はＡレジスタ（アキュームレータ）に格納される。なお、図示しないが、本実施形態における当籤番号格納領域の構成は、本実施形態のパチスロ１の仕様に対応した構成となる。 First, the main CPU 101 extracts the special prize winning number and small prize winning number based on the winning request flag status obtained in the internal lottery process, and stores the extracted special prize winning number and small prize winning number in a winning number storage area (not shown) in the main RAM 103 (S2031). This process is performed in the same manner as in the first embodiment (processing of S321 in FIG. 97), with the quotient value generated by the division process becoming the special prize (bonus) winning number, and the remainder becoming the small prize winning number. At this time, the generated small prize winning number is stored in register A (accumulator). Although not shown, the configuration of the winning number storage area in this embodiment corresponds to the specifications of the pachislot 1 of this embodiment.
次いで、メインＣＰＵ１０１は、ボーナス（有利な特別遊技）作動中であるか否かを判別する（Ｓ２０３２）。この判定処理は、遊技状態フラグ格納領域を参照して行われる。なお、図示しないが、本実施形態における遊技状態フラグ格納領域の構成は、本実施形態のパチスロ１の仕様に対応した構成となる。 Next, the main CPU 101 determines whether a bonus (advantageous special game) is in operation (S2032). This determination process is performed by referencing the game status flag storage area. Note that, although not shown, the configuration of the game status flag storage area in this embodiment corresponds to the specifications of the pachislot 1 of this embodiment.
Ｓ２０３２において、メインＣＰＵ１０１が、ボーナス作動中でないと判別したとき（Ｓ２０３２がＮＯ判定の場合）、メインＣＰＵ１０１は、後述のＳ２０３８の処理を行う。一方、Ｓ２０３２において、メインＣＰＵ１０１が、ボーナス作動中であると判別したとき（Ｓ２０３２がＹＥＳ判定の場合）、メインＣＰＵ１０１は、ボーナス作動中小役当籤番号変換テーブルをセットする（Ｓ２０３３）。この処理では、メインＣＰＵ１０１は、ボーナス作動中小役当籤番号変換テーブルの格納領域の先頭アドレスをＨＬレジスタ（第１ペアレジスタ）にセットする。 When the main CPU 101 determines in S2032 that a bonus is not in operation (if S2032 returns a NO), the main CPU 101 performs the processing of S2038, which will be described later. On the other hand, when the main CPU 101 determines in S2032 that a bonus is in operation (if S2032 returns a YES), the main CPU 101 sets a bonus operation/small role winning number conversion table (S2033). In this processing, the main CPU 101 sets the top address of the storage area for the bonus operation/small role winning number conversion table in the HL register (first pair of registers).
なお、本実施形態の図柄設定処理において、小役当籤番号の変換対象となる小役当籤番号は、「４６」（強ベル）、「４５」（共通ベル）、「３」（弱チェリプ）及び「０」（ハズレ）の４種類である。そして、ボーナス作動中小役当籤番号変換テーブルは、図２８９に示すように、先頭アドレス「ｄＢＢＦＲＴＳＬＴＢ」～アドレス「ｄＢＢＦＲＴＳＬＴＢ＋３」までの領域（４バイト）に配置され、変換前の小役当籤番号「４６」（強ベル）は、アドレス「ｄＢＢＦＲＴＳＬＴＢ」の領域に格納され、変換前の小役当籤番号「４５」（共通ベル）は、アドレス「ｄＢＢＦＲＴＳＬＴＢ＋１」の領域に格納され、変換前の小役当籤番号「３」（弱チェリプ）は、アドレス「ｄＢＢＦＲＴＳＬＴＢ＋２」の領域に格納され、変換前の小役当籤番号「０」（ハズレ）は、アドレス「ｄＢＢＦＲＴＳＬＴＢ＋３」の領域に格納される。なお、これらの変換対象となる小役当籤番号では、例えば、リールの停止制御等が、ボーナス作動時と非作動時とで異なる。 In the pattern setting process of this embodiment, the small prize winning numbers to be converted into are four types: "46" (strong bell), "45" (common bell), "3" (weak cherry), and "0" (miss). 289, the bonus activation small role winning lottery number conversion table is arranged in the area (4 bytes) from the starting address "dBBFRTSLTB" to the address "dBBFRTSLTB+3", the small role winning lottery number "46" (strong bell) before conversion is stored in the area of the address "dBBFRTSLTB", the small role winning lottery number "45" (common bell) before conversion is stored in the area of the address "dBBFRTSLTB+1", the small role winning lottery number "3" (weak cherry) before conversion is stored in the area of the address "dBBFRTSLTB+2", and the small role winning lottery number "0" (loser) before conversion is stored in the area of the address "dBBFRTSLTB+3". Note that with these small role winning lottery numbers to be converted, for example, the reel stop control is different when the bonus is activated and when it is not activated.
次いで、メインＣＰＵ１０１は、検索カウンタ（検索値）に「４」をセットする（Ｓ２０３４）。なお、この処理で検索カウンタにセットされる値は、変換対象の小役の種別数、すなわち、ボーナス作動中小役当籤番号変換テーブルのバイト数である。また、この処理では、検索カウンタはＢＣレジスタ（第２ペアレジスタ）で構成される。 Next, the main CPU 101 sets the search counter (search value) to "4" (S2034). Note that the value set in the search counter in this process is the number of types of small winning combinations to be converted, i.e., the number of bytes in the bonus activation small winning combination lottery number conversion table. Also, in this process, the search counter is configured from the BC register (second pair of registers).
次いで、メインＣＰＵ１０１は、変換対象検索処理を行う（Ｓ２０３５）。この処理では、メインＣＰＵ１０１は、Ｓ２０３１で取得された小役当籤番号と、ボーナス作動中小役当籤番号変換テーブルに格納された変換対象となる小役当籤番号とが一致するか否かを順次、チェックする。また、この処理では、このチェック処理が一回実施される度に、検索カウンタの値を１減算するとともに、チェック対象（変換対象）の小役当籤番号を変更する（参照するボーナス作動中小役当籤番号変換テーブル内のアドレスを＋１更新する）。そして、このチェック処理は、検索カウンタの値が「０」になるまで繰り返される。すなわち、本実施形態の変換対象検索処理では、このチェック処理が４回繰り返される。なお、後述するように、この変換対象検索処理は、一つの命令コード（ＣＰＩＲ命令）により一括して実行される。 Next, the main CPU 101 performs a conversion target search process (S2035). In this process, the main CPU 101 sequentially checks whether the small prize winning number obtained in S2031 matches the small prize winning number to be converted that is stored in the bonus activation small prize winning number conversion table. Each time this check process is performed, the search counter value is decremented by 1 and the small prize winning number to be checked (converted) is changed (the address in the bonus activation small prize winning number conversion table that is referenced is updated by +1). This check process is repeated until the search counter value reaches "0." In other words, in the conversion target search process of this embodiment, this check process is repeated four times. As will be described later, this conversion target search process is executed collectively using a single command code (the CPIR command).
次いで、メインＣＰＵ１０１は、Ｓ２０３５の変換対象検索処理において、Ｓ２０３１で取得された小役当籤番号と一致する小役当籤番号がボーナス作動中小役当籤番号変換テーブル内にあったか否かを判別する（Ｓ２０３６）。 Next, in the conversion target search process of S2035, the main CPU 101 determines whether a small prize winning number matching the small prize winning number obtained in S2031 is found in the bonus activation small prize winning number conversion table (S2036).
Ｓ２０３６において、メインＣＰＵ１０１が、Ｓ２０３１で取得された小役当籤番号と一致する小役当籤番号がボーナス作動中小役当籤番号変換テーブル内になかったと判別したとき（Ｓ２０３６がＮＯ判定の場合）、メインＣＰＵ１０１は、後述のＳ２０３８の処理を行う。 In S2036, when the main CPU 101 determines that there is no small prize winning number in the bonus activation small prize winning number conversion table that matches the small prize winning number obtained in S2031 (if S2036 returns a NO), the main CPU 101 performs the processing of S2038, which will be described later.
一方、Ｓ２０３６において、メインＣＰＵ１０１が、Ｓ２０３１で取得された小役当籤番号と一致する小役当籤番号がボーナス作動中小役当籤番号変換テーブル内にあったと判別したとき（Ｓ２０３６がＹＥＳ判定の場合）、メインＣＰＵ１０１は、小役当籤番号の変換（補正）処理を行う（Ｓ２０３７）。この処理では、メインＣＰＵ１０１は、Ｓ２０３１で取得された小役当籤番号とボーナス作動中小役当籤番号変換テーブル内の変換対象の小役当籤番号とが一致したときの検索カウンタの値（検索値０～３）に「５２」（補正値）を加算した値を変換後の小役当籤番号とする。 On the other hand, in S2036, when the main CPU 101 determines that the small prize winning number matching the small prize winning number obtained in S2031 is found in the bonus activation small prize winning number conversion table (if S2036 returns a YES), the main CPU 101 performs a conversion (correction) process for the small prize winning number (S2037). In this process, the main CPU 101 adds "52" (correction value) to the search counter value (search value 0-3) when the small prize winning number obtained in S2031 matches the small prize winning number to be converted in the bonus activation small prize winning number conversion table, and sets this value as the converted small prize winning number.
具体的には、図２９０に示すように、Ｓ２０３１で取得された小役当籤番号が「４６」（強ベル）である時には、検索値が「３」となるので、変換後の小役当籤番号は、「５５（＝３＋５２）」となり、小役当籤番号が「４６」から「５５」（ＢＢ中強ベル）に変換される。Ｓ２０３１で取得された小役当籤番号が「４５」（共通ベル）である時には、検索値が「２」となるので、変換後の小役当籤番号は、「５４（＝２＋５２）」となり、小役当籤番号が「４５」から「５４」（ＢＢ中共通ベル）に変換される。Ｓ２０３１で取得された小役当籤番号が「３」（弱チェリプ）である時には、検索値が「１」となるので、変換後の小役当籤番号は、「５３（＝１＋５２）」となり、小役当籤番号が「３」から「５３」（ＢＢ中弱チェリプ）に変換される。また、Ｓ２０３１で取得された小役当籤番号が「０」（ハズレ）である時には、検索値が「０」となるので、変換後の小役当籤番号は、「５２（＝０＋５２）」となり、小役当籤番号が「０」から「５２」（ＢＢ中ハズレ）に変換される。 Specifically, as shown in FIG. 290, when the small prize winning number obtained in S2031 is "46" (strong bell), the search value is "3", so the converted small prize winning number is "55 (= 3 + 52)", and the small prize winning number is converted from "46" to "55" (strong bell during BB). When the small prize winning number obtained in S2031 is "45" (common bell), the search value is "2", so the converted small prize winning number is "54 (= 2 + 52)", and the small prize winning number is converted from "45" to "54" (common bell during BB). When the small prize winning number obtained in S2031 is "3" (weak cherry), the search value will be "1", so the converted small prize winning number will be "53 (=1+52)", and the small prize winning number will be converted from "3" to "53" (weak cherry during BB). Also, when the small prize winning number obtained in S2031 is "0" (loss), the search value will be "0", so the converted small prize winning number will be "52 (=0+52)", and the small prize winning number will be converted from "0" to "52" (loss during BB).
Ｓ２０３７の処理後、又は、Ｓ２０３２或いはＳ２０３６がＮＯ判定の場合、メインＣＰＵ１０１は、抽出された小役当籤番号に基づいて、小役が当籤したか否かを判別する（Ｓ２０３８）。この処理は、上記第１実施形態（図９７中のＳ３２２の処理）と同様にして行われる。 After processing S2037, or if S2032 or S2036 returns a NO answer, the main CPU 101 determines whether a small prize has been won based on the extracted small prize winning number (S2038). This processing is performed in the same manner as in the first embodiment (processing of S322 in FIG. 97).
Ｓ２０３８において、メインＣＰＵ１０１が、小役が当籤していないと判別したとき（Ｓ２０３８がＮＯ判定の場合）、メインＣＰＵ１０１は、後述のＳ２０４７の処理を行う。一方、Ｓ２０３８において、メインＣＰＵ１０１が、小役が当籤したと判別したとき（Ｓ２０３８がＹＥＳ判定の場合）、メインＣＰＵ１０１は、小役当籤番号を減算結果の初期値としてセットする（Ｓ２０３９）。 In S2038, when the main CPU 101 determines that a small win has not been won (if S2038 returns a NO), the main CPU 101 performs the processing of S2047, which will be described later. On the other hand, in S2038, when the main CPU 101 determines that a small win has been won (if S2038 returns a YES), the main CPU 101 sets the small win number as the initial value of the subtraction result (S2039).
次いで、メインＣＰＵ１０１は、当り要求フラグテーブル（不図示）をセットする（Ｓ２０４０）。なお、この処理では、本実施形態のパチスロ１の仕様に対応する当り要求フラグテーブルがセットされる。次いで、メインＣＰＵ１０１は、減算結果を１減算し、該減算結果を更新する（Ｓ２０４１）。次いで、メインＣＰＵ１０１は、減算結果が「０」未満であるか否かを判別する（Ｓ２０４２）。上述したＳ２０３９～Ｓ２０４２の処理は、上記第１実施形態（図９７中のＳ３２３～Ｓ３２６の処理）と同様にして行われる。 Next, the main CPU 101 sets a hit request flag table (not shown) (S2040). Note that in this process, a hit request flag table corresponding to the specifications of the pachislot 1 of this embodiment is set. Next, the main CPU 101 subtracts 1 from the subtraction result and updates the subtraction result (S2041). Next, the main CPU 101 determines whether the subtraction result is less than "0" (S2042). The processes of S2039 to S2042 described above are performed in the same manner as in the first embodiment (the processes of S323 to S326 in FIG. 97).
Ｓ２０４２において、メインＣＰＵ１０１が、減算結果が「０」未満でないと判別したとき（Ｓ２０４２がＮＯ判定の場合）、メインＣＰＵ１０１は、ビット数算出処理を行う（Ｓ２０４３）。次いで、メインＣＰＵ１０１は、ビット数算出処理を行う（Ｓ２０４４）。なお、Ｓ２０４３及びＳ２０４４の処理は、上記第１実施形態（図９７中のＳ３２７及びＳ３２８の処理）と同様にして行われる。そして、上述したＳ２０４１～Ｓ２０４３の処理は、小役当籤番号の回数だけ繰り返される。 In S2042, when the main CPU 101 determines that the subtraction result is not less than "0" (if S2042 returns a NO), the main CPU 101 performs bit number calculation processing (S2043). Next, the main CPU 101 performs bit number calculation processing (S2044). Note that the processing of S2043 and S2044 is performed in the same manner as in the first embodiment (the processing of S327 and S328 in FIG. 97). The processing of S2041 to S2043 described above is repeated the number of times equal to the small prize winning number.
一方、Ｓ２０４２において、メインＣＰＵ１０１が、減算結果が「０」未満であると判別したとき（Ｓ２０４２がＹＥＳ判定の場合）、メインＣＰＵ１０１は、当り要求フラグ格納領域（内部当籤役格納領域）のセット処理を行う（Ｓ２０４５）。なお、この処理は、上記第１実施形態（図９７中のＳ３２９の処理）と同様にして行われる。また、図示しないが、本実施形態における当り要求フラグ格納領域の構成は、本実施形態のパチスロ１の仕様に対応した構成となる。次いで、メインＣＰＵ１０１は、図１０１で説明した圧縮データ格納処理を行う（Ｓ２０４６）。 On the other hand, when the main CPU 101 determines in S2042 that the subtraction result is less than "0" (if S2042 returns a YES judgment), the main CPU 101 performs a process of setting the win request flag storage area (internal lottery combination storage area) (S2045). This process is performed in the same manner as in the first embodiment (the process of S329 in FIG. 97). Furthermore, although not shown, the configuration of the win request flag storage area in this embodiment corresponds to the specifications of the pachislot 1 of this embodiment. Next, the main CPU 101 performs the compressed data storage process described in FIG. 101 (S2046).
Ｓ２０４６の処理後又はＳ２０３８がＮＯ判定の場合、メインＣＰＵ１０１は、持越役格納領域を参照して、持越役があるか否かを判別する（Ｓ２０４７）。なお、図示しないが、本実施形態における持越格納領域の構成は、本実施形態のパチスロ１の仕様に対応した構成となる。 After processing S2046 or if S2038 returns NO, the main CPU 101 references the carryover role storage area to determine whether or not a carryover role exists (S2047). Although not shown, the configuration of the carryover role storage area in this embodiment corresponds to the specifications of the pachislot 1 of this embodiment.
Ｓ２０４７において、メインＣＰＵ１０１が、持越役があると判別したとき（Ｓ２０４７がＹＥＳ判定の場合）、メインＣＰＵ１０１は、後述のＳ２０５０の処理を行う。一方、Ｓ２０４７において、メインＣＰＵ１０１が、持越役がないと判別したとき（Ｓ２０４７がＮＯ判定の場合）、メインＣＰＵ１０１は、Ｓ２０３１の処理で抽出された特賞当籤番号に基づいて、ＢＢ（ＣＢＢ又はＮＢＢ）が当籤したか否かを判別する（Ｓ２０４８）。 In S2047, when the main CPU 101 determines that there is a carryover role (if S2047 returns a YES), the main CPU 101 performs the processing of S2050, which will be described later. On the other hand, in S2047, when the main CPU 101 determines that there is no carryover role (if S2047 returns a NO), the main CPU 101 determines whether or not BB (CBB or NBB) has been won, based on the special prize winning number extracted in the processing of S2031 (S2048).
Ｓ２０４８において、メインＣＰＵ１０１が、ＢＢが当籤していないと判別したとき（Ｓ２０４８がＮＯ判定の場合）、メインＣＰＵ１０１は、図柄判定処理を終了し、処理をメインフロー（図２８６参照）のＳ２００６に移す。一方、Ｓ２０４８において、メインＣＰＵ１０１が、ＢＢが当籤したと判別したとき（Ｓ２０４８がＹＥＳ判定の場合）、メインＣＰＵ１０１は、当籤した特賞当籤番号を持越役格納領域に格納する（Ｓ２０４９）。 In S2048, when the main CPU 101 determines that BB has not been won (if S2048 returns a NO judgment), the main CPU 101 ends the pattern determination process and proceeds to S2006 of the main flow (see FIG. 286). On the other hand, in S2048, when the main CPU 101 determines that BB has been won (if S2048 returns a YES judgment), the main CPU 101 stores the special prize winning number that has been won in the carryover role storage area (S2049).
Ｓ２０４９の処理後又はＳ２０４７がＹＥＳ判定の場合、メインＣＰＵ１０１は、特賞当籤番号を当籤番号格納領域（不図示）にセットし、当り要求フラグ格納領域（不図示）に当り要求フラグデータをセットし、ＲＴ状態をＲＴ６状態又はＲＴ７状態にセットする（Ｓ２０５０）。そして、Ｓ２０５０の処理後、メインＣＰＵ１０１は、図柄設定処理を終了し、処理をメインフロー（図２８６参照）のＳ２００６に移す。 After processing S2049 or if S2047 returns YES, the main CPU 101 sets the special prize winning number in the winning number storage area (not shown), sets the winning request flag data in the winning request flag storage area (not shown), and sets the RT state to RT6 or RT7 (S2050). Then, after processing S2050, the main CPU 101 ends the symbol setting process and proceeds to S2006 in the main flow (see FIG. 286).
本実施形態では、上述のようにして、図柄設定処理が行われる。なお、本実施形態のパチスロ１では、上述のように、主制御基板７１（メインＣＰＵ１０１）は、図柄設定処理において、ボーナス作動中小役当籤番号変換テーブルに基づいて、小役当籤番号を変換（補正）する。それゆえ、主制御基板７１（メインＣＰＵ１０１）は、内部当籤役変換手段としても機能する。また、図柄設定処理において参照されるボーナス作動中小役当籤番号変換テーブルは、本発明に係る特定情報格納領域及び特定当籤番号格納領域の一具体例を示すものである。 In this embodiment, the symbol setting process is performed as described above. As described above, in the pachislot 1 of this embodiment, the main control board 71 (main CPU 101) converts (corrects) the small role winning number during the symbol setting process based on the bonus activation/small role winning number conversion table. Therefore, the main control board 71 (main CPU 101) also functions as an internal winning role conversion means. Furthermore, the bonus activation/small role winning number conversion table referenced during the symbol setting process represents one specific example of the specific information storage area and specific winning number storage area according to the present invention.
上述した図柄設定処理中のＳ２０３３～Ｓ２０３６の処理（小役当籤番号の変換（補正）対象検索処理）は、メインＣＰＵ１０１が、図２９１のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。具体的には、次のような処理が行われる。 The processing of S2033 to S2036 during the above-mentioned symbol setting processing (processing for searching for conversion (correction) targets for small winning lottery numbers) is performed by the main CPU 101 by sequentially executing each source code specified in the source program in Figure 291. Specifically, the following processing is performed:
まず、メインＣＰＵ１０１がソースコード「ＬＤ ＨＬ，ｄＢＢＦＲＴＳＬＴＢ」を実行すると、ＨＬレジスタに整数値「ｄＢＢＦＲＴＳＬＴＢ」で表されるアドレス（ボーナス作動中小役当籤番号変換テーブルの格納領域の先頭アドレス）が格納される（Ｓ２０３３の処理が実行される）。次いで、メインＣＰＵ１０１がソースコード「ＬＤ ＢＣ，４」を実行すると、ＢＣレジスタに、「４」（検索カウンタ（検索値）の初期値）が格納される（Ｓ２０３４の処理が実行される）。 First, when the main CPU 101 executes the source code "LD HL, dBBFRTSLTB," the address represented by the integer value "dBBFRTSLTB" (the top address of the storage area for the bonus activation small role winning number conversion table) is stored in the HL register (processing of S2033 is executed). Next, when the main CPU 101 executes the source code "LD BC, 4," "4" (the initial value of the search counter (search value)) is stored in the BC register (processing of S2034 is executed).
次いで、メインＣＰＵ１０１がＣＰＩＲ命令を実行する（Ｓ２０３５及びＳ２０３６の処理が実行される）。ＣＰＩＲ命令は、メインＣＰＵ１０１専用のブロックサーチ（検索）命令であり、この命令が実行されると、次の処理が行われる。 Next, the main CPU 101 executes the CPIR command (processing of S2035 and S2036 is executed). The CPIR command is a block search command exclusive to the main CPU 101, and when this command is executed, the following processing is performed.
まず、ＨＬレジスタで指定されるメモリ（メインＲＯＭ１０２／メインＲＡＭ１０３）に格納されているデータ（本実施形態では、ボーナス作動中小役当籤番号変換テーブルにセットされている変換対象の小役当籤番号）と、Ａレジスタに格納されているデータ（本実施形態では、Ｓ２０３１で取得された小役当籤番号）とが比較される。次いで、ＨＬレジスタの値（ボーナス作動中小役当籤番号変換テーブル内のアドレス）が１加算される（チェックする変換対象の小役当籤番号が更新される）。次いで、ＢＣレジスタの値（検索カウンタの値）が１減算される。 First, the data stored in the memory specified by the HL register (main ROM 102/main RAM 103) (in this embodiment, the small prize winning number to be converted that is set in the bonus activation small prize winning number conversion table) is compared with the data stored in the A register (in this embodiment, the small prize winning number obtained in S2031). Next, the value of the HL register (address in the bonus activation small prize winning number conversion table) is incremented by 1 (the small prize winning number to be checked for conversion is updated). Next, the value of the BC register (value of the search counter) is decremented by 1.
そして、上述した比較処理の結果として、ＨＬレジスタで指定されるメモリに格納されているデータ（現在チェックされている変換対象の小役当籤番号）と、Ａレジスタに格納されているデータ（Ｓ２０３１で取得された小役当籤番号）とが一致するという結果が得られた場合、又は、ＢＣレジスタの値（本実施形態では、検索カウンタの値）が「０」である場合（ＣＰＩＲ命令の終了条件が成立した場合）、上述の一連の処理が終了する（ＣＰＩＲ命令による処理が終了する）。一方、ＣＰＩＲ命令の終了条件が成立していない場合には、上述した、ＨＬレジスタで指定されるメモリに格納されているデータとＡレジスタに格納されているデータとの比較処理、ＨＬレジスタの値の更新（１加算）処理、ＢＣレジスタの値の更新（１減算）処理、及び、比較結果の判定処理が、ＣＰＩＲ命令の終了条件が成立するまで繰り返し実行される。 If the result of the above comparison process is that the data stored in the memory specified by the HL register (the small prize winning lottery number currently being checked for conversion) matches the data stored in the A register (the small prize winning lottery number obtained in S2031), or if the value of the BC register (the value of the search counter in this embodiment) is "0" (if the termination condition of the CPIR command is met), the above series of processes ends (the processing by the CPIR command ends). On the other hand, if the termination condition of the CPIR command is not met, the above-mentioned comparison process between the data stored in the memory specified by the HL register and the data stored in the A register, the process of updating the value of the HL register (adding 1), the process of updating the value of the BC register (subtracting 1), and the process of determining the comparison result are repeatedly executed until the termination condition of the CPIR command is met.
上述した小役当籤番号の変換（補正）対象検索処理において、ＣＰＩＲ命令を使用した場合、次のような効果が得られる。ＣＰＩＲ命令では、上述のように、ＨＬレジスタで指定されるメモリに格納されているデータとＡレジスタに格納されているデータとの比較処理、ＨＬレジスタの値の更新（１加算）処理、ＢＣレジスタの値の更新（１減算）処理、及び、比較結果の判定処理の４つの処理を１つの命令コードで一括して実行することができる。すなわち、ＣＰＩＲ命令では、従来、４つの命令コードにより実行されていたこの４つの処理を１つの命令コードで実行することができる。 When the CPIR instruction is used in the process of searching for conversion (correction) targets for the small winning lottery numbers described above, the following effects can be achieved. As described above, the CPIR instruction can execute four processes simultaneously with a single instruction code: a comparison between the data stored in the memory specified by the HL register and the data stored in the A register, an update of the HL register value (adding 1), an update of the BC register value (subtracting 1), and a determination of the comparison result. In other words, the CPIR instruction can execute these four processes, which were previously executed using four instruction codes, with a single instruction code.
それゆえ、メインＣＰＵ１０１専用のＣＰＩＲ命令（ブロックサーチ命令）を用いることにより、ソースプログラムの容量（メインＲＯＭ１０２の使用容量）を低減することができる。その結果、メインＲＯＭ１０２内のプログラム領域の空き容量を増やし、ＲＯＭ容量が圧迫されること抑制することができるとともに、処理の高速化も図ることができる。さらに、本実施形態では、メインＲＯＭ１０２の空き容量を増やすことができるので、遊技性能や出玉性能に関するデータやプログラムを格納するための容量を確保することができる。それゆえ、本実施形態では、メインＲＯＭ１０２の増えた空き容量を活用して、遊技性を高めることが可能になる。 Therefore, by using the CPIR instruction (block search instruction) dedicated to the main CPU 101, the size of the source program (the amount of space used in the main ROM 102) can be reduced. As a result, the free space in the program area within the main ROM 102 can be increased, preventing ROM capacity pressure and speeding up processing. Furthermore, in this embodiment, the free space in the main ROM 102 can be increased, ensuring capacity for storing data and programs related to game performance and ball output performance. Therefore, in this embodiment, the increased free space in the main ROM 102 can be utilized to improve gameplay.
［遊技ロック設定処理］
次に、図２９２及び図２９３を参照して、メインフロー（図２８６参照）中のＳ２０１０及びＳ２０１９で行う遊技ロック設定処理について説明する。なお、図２９２は、遊技ロック設定処理の手順を示すフローチャートであり、図２９３は、該フローチャート中のＳ２０６１～Ｓ２０６４の処理を実行するためのソースプログラムの一例を示す図である。
[Game lock setting process]
Next, the game lock setting process performed in S2010 and S2019 in the main flow (see Fig. 286) will be described with reference to Fig. 292 and Fig. 293. Fig. 292 is a flowchart showing the steps of the game lock setting process, and Fig. 293 is a diagram showing an example of a source program for executing the processes of S2061 to S2064 in the flowchart.
まず、メインＣＰＵ１０１は、遊技ロック情報の取得処理を行う（Ｓ２０６１）。本実施形態では、Ｓ２００９の処理内で実行される遊技ロック抽籤に当籤すると、メインＲＡＭ１０３に設けられた遊技ロック判定フラグ（判定フラグ）又は遊技ロック予約フラグ（予約フラグ）の格納領域（不図示：フラグ格納領域）に遊技ロック情報（遊技ロックの実行の有無やロック内容など）が格納される。この際、遊技開始時の遊技ロックに当籤した場合には、遊技ロック情報が遊技ロック判定フラグに格納され、遊技終了時（リールの全停止後）の遊技ロックに当籤した場合には、遊技ロック情報が遊技ロック予約フラグに格納される。一方、遊技ロック抽籤に当籤しなかった場合（遊技ロックが発生しない場合）には、遊技ロック判定フラグ及び遊技ロック予約フラグのいずれにも遊技ロック情報は格納されない。そして、Ｓ２０６１の処理では、メインＣＰＵ１０１は、遊技ロック判定フラグから遊技ロック情報を取得する（読み出す）。 First, the main CPU 101 performs a process to obtain game lock information (S2061). In this embodiment, if the game lock lottery executed in the process of S2009 is won, game lock information (such as whether game lock is executed and the lock content) is stored in a storage area (flag storage area, not shown) for a game lock determination flag (determination flag) or a game lock reservation flag (reservation flag) provided in the main RAM 103. In this case, if the game lock at the start of play is won, the game lock information is stored in the game lock determination flag, and if the game lock at the end of play (after all reels have stopped) is won, the game lock information is stored in the game lock reservation flag. On the other hand, if the game lock lottery is not won (no game lock occurs), the game lock information is not stored in either the game lock determination flag or the game lock reservation flag. Then, in processing S2061, the main CPU 101 obtains (reads) game lock information from the game lock determination flag.
次いで、メインＣＰＵ１０１は、遊技ロック予約フラグに格納されているデータを遊技ロック判定フラグに格納する（Ｓ２０６２）。遊技終了時（リールの全停止後）の遊技ロック抽籤に当籤した場合には、この処理により、遊技ロック判定フラグに遊技ロック情報が格納され、遊技終了時（リールの全停止後）の遊技ロック設定処理（Ｓ２０１９）において、遊技ロックが実行される。次いで、メインＣＰＵ１０１は、遊技ロック予約フラグに格納されているデータをクリアする（Ｓ２０６３）。 Next, the main CPU 101 stores the data stored in the game lock reservation flag in the game lock determination flag (S2062). If the game lock lottery at the end of play (after all reels have stopped) is won, this process stores game lock information in the game lock determination flag, and game lock is executed in the game lock setting process (S2019) at the end of play (after all reels have stopped). Next, the main CPU 101 clears the data stored in the game lock reservation flag (S2063).
次いで、メインＣＰＵ１０１は、Ｓ２０６１の処理において遊技ロック情報が取得されたか否かを判別する（Ｓ２０６４）。なお、遊技開始時の遊技ロック設定処理（Ｓ２０１０）では、遊技ロック抽籤に当籤しなかった場合だけでなく、遊技終了時（リールの全停止後）の遊技ロックに当籤して遊技ロック予約フラグに遊技ロック情報が格納されている場合にも、Ｓ２０６４の判定結果はＮＯ判定となる。ただし、遊技終了時（リールの全停止後）の遊技ロックに当籤した場合、遊技開始時の遊技ロック設定処理（Ｓ２０１０）中のＳ２０６２の処理において、遊技ロック予約フラグに格納されているデータが遊技ロック判定フラグにコピーされるので、遊技終了時（リールの全停止後）の遊技ロック設定処理（Ｓ２０１９）では、Ｓ２０６４の判定結果はＹＥＳ判定となる。 Next, the main CPU 101 determines whether game lock information was acquired in the processing of S2061 (S2064). Note that in the game lock setting processing at the start of play (S2010), the determination result of S2064 will be a NO determination not only if the game lock lottery is not won, but also if the game lock at the end of play (after the reels have all stopped) is won and game lock information is stored in the game lock reservation flag. However, if the game lock at the end of play (after the reels have all stopped) is won, the data stored in the game lock reservation flag is copied to the game lock determination flag in the processing of S2062 during the game lock setting processing at the start of play (S2010), and therefore the determination result of S2064 will be a YES determination in the game lock setting processing at the end of play (after the reels have all stopped) (S2019).
Ｓ２０６４において、メインＣＰＵ１０１が、遊技ロック情報が取得されなかったと判別したとき（Ｓ２０６４がＮＯ判定の場合）、メインＣＰＵ１０１は、遊技ロック設定処理を終了する。一方、Ｓ２０６４において、メインＣＰＵ１０１が、遊技ロック情報が取得されたと判別したとき（Ｓ２０６４がＹＥＳ判定の場合）、メインＣＰＵ１０１は、取得された遊技ロック情報に基づいて遊技停止（遊技ロック）実行処理を行う（Ｓ２０６５）。そして、Ｓ２０６５の処理後、メインＣＰＵ１０１は、遊技ロック設定処理を終了する。 When the main CPU 101 determines in S2064 that game lock information has not been acquired (if S2064 returns a NO judgment), the main CPU 101 terminates the game lock setting process. On the other hand, when the main CPU 101 determines in S2064 that game lock information has been acquired (if S2064 returns a YES judgment), the main CPU 101 performs game stop (game lock) execution processing based on the acquired game lock information (S2065). Then, after processing S2065, the main CPU 101 terminates the game lock setting process.
なお、実行中の遊技ロック設定処理が遊技開始時の遊技ロック設定処理（Ｓ２０１０）である場合には、メインＣＰＵ１０１は、遊技ロック設定処理の終了後、処理をメインフロー（図２８６参照）のＳ２０１１に移す。一方、実行中の遊技ロック設定処理が、遊技終了時（リールの全停止後）の遊技ロック設定処理（Ｓ２０１９）である場合には、メインＣＰＵ１０１は、遊技ロック設定処理の終了後、処理をメインフロー（図２８６参照）のＳ２０２０に移す。 If the game lock setting process currently being executed is the game lock setting process at the start of play (S2010), the main CPU 101 will transfer the process to S2011 of the main flow (see FIG. 286) after the game lock setting process has ended. On the other hand, if the game lock setting process currently being executed is the game lock setting process at the end of play (after all reels have stopped) (S2019), the main CPU 101 will transfer the process to S2020 of the main flow (see FIG. 286) after the game lock setting process has ended.
本実施形態では、上述のようにして、遊技ロック設定処理が行われる。なお、本実施形態のパチスロ１では、上述のように、主制御基板７１（メインＣＰＵ１０１）は、遊技ロック設定処理を行う。それゆえ、主制御基板７１（メインＣＰＵ１０１）は、ロック実行手段としても機能する。また、主制御基板７１（メインＣＰＵ１０１）は、スタート時出玉関連抽籤処理内において、遊技ロック抽籤を行う。それゆえ、主制御基板７１（メインＣＰＵ１０１）は、遊技ロック抽籤手段としても機能する。 In this embodiment, the game lock setting process is performed as described above. In the pachislot 1 of this embodiment, as described above, the main control board 71 (main CPU 101) performs the game lock setting process. Therefore, the main control board 71 (main CPU 101) also functions as a lock execution means. Furthermore, the main control board 71 (main CPU 101) performs a game lock lottery within the start-time ball payout-related lottery process. Therefore, the main control board 71 (main CPU 101) also functions as a game lock lottery means.
上述した遊技ロック設定処理中のＳ２０６１～Ｓ２０６４の処理は、メインＣＰＵ１０１が、図２９３のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。具体的には、次のような処理が行われる。 The processing of steps S2061 to S2064 during the game lock setting process described above is performed by the main CPU 101 sequentially executing each source code specified in the source program in Figure 293. Specifically, the following processing is performed:
まず、メインＣＰＵ１０１がソースコード「ＬＤＱ ＨＬ，ｗＬＯＣＫ＿ＲＳＶ－１」（所定の読み出し命令）を実行すると、Ｑレジスタ（拡張レジスタ）の内容（遊技ロック予約フラグのアドレスの上位側のアドレス値）と、整数値「ｗＬＯＣＫ＿ＲＳＶ－１」（遊技ロック予約フラグのアドレスの下位側のアドレス値から１減算した値）とで指定されるアドレスが、ＨＬレジスタ（ペアレジスタ，第３のレジスタ）に格納される。なお、本実施形態では、次のＩＮＬＤ命令実行時に、ＨＬレジスタの値に「１」及び「２」が加算されるので、ソースコード「ＬＤＱ ＨＬ，ｗＬＯＣＫ＿ＲＳＶ－１」では、遊技ロック予約フラグのアドレス「ｗＬＯＣＫ＿ＲＳＶ」から予め「１」が減算されている。また、本実施形態では、遊技ロック予約フラグのアドレス「ｗＬＯＣＫ＿ＲＳＶ」の次のアドレスが遊技ロック判定フラグのアドレス「ｗＬＯＣＫ＿ＦＬＧ」となる。 First, when the main CPU 101 executes the source code "LDQ HL, wLOCK_RSV-1" (a specified read command), the address specified by the contents of the Q register (extension register) (the address value of the upper side of the address of the game lock reservation flag) and the integer value "wLOCK_RSV-1" (the value obtained by subtracting 1 from the address value of the lower side of the address of the game lock reservation flag) is stored in the HL register (pair register, third register). Note that in this embodiment, when the next INLD command is executed, "1" and "2" are added to the value of the HL register, so in the source code "LDQ HL, wLOCK_RSV-1", "1" is subtracted in advance from the address of the game lock reservation flag, "wLOCK_RSV." Additionally, in this embodiment, the address next to the game lock reservation flag address "wLOCK_RSV" is the game lock determination flag address "wLOCK_FLG".
次いで、メインＣＰＵ１０１がソースコード「ＩＮＬＤ ＡＥ，（ＨＬ）」を実行する。ＩＮＬＤ命令は、メインＣＰＵ１０１専用の指定レジスタロード命令であり、この命令が実行されると、次の処理が行われる。 Next, the main CPU 101 executes the source code "INLD AE, (HL)." The INLD instruction is a designated register load instruction exclusively for the main CPU 101, and when this instruction is executed, the following processing is performed.
まず、ＨＬレジスタに格納されている値（アドレス「ｗＬＯＣＫ＿ＲＳＶ－１」）に「１」を加算した値（遊技ロック予約フラグのアドレス「ｗＬＯＣＫ＿ＲＳＶ」）で指定されるアドレスに格納されているデータと、ＨＬレジスタに格納されている値に「２」を加算した値（遊技ロック判定フラグのアドレス「ｗＬＯＣＫ＿ＦＬＧ」）で指定されるアドレスに格納されているデータとが、ＡＥレジスタに読み出される。この際、Ａレジスタ（第１のレジスタ）に遊技ロック判定フラグのアドレス「ｗＬＯＣＫ＿ＦＬＧ」に格納されているデータが格納され、Ｅレジスタ（第２のレジスタ）に遊技ロック予約フラグのアドレス「ｗＬＯＣＫ＿ＲＳＶ」に格納されているデータが格納される。その後、ＨＬレジスタの値に「２」が加算され、ＨＬレジスタには、遊技ロック予約フラグのアドレス「ｗＬＯＣＫ＿ＦＬＧ」が格納される。本実施形態では、このＩＮＬＤ命令を実行することにより、Ｓ２０６１の処理が実行され、遊技ロック判定フラグに遊技ロック情報が格納されていれば、その遊技ロック情報がＡレジスタに読み出される。 First, the data stored at the address specified by the value obtained by adding "1" to the value stored in the HL register (address "wLOCK_RSV-1") (the address of the game lock reservation flag "wLOCK_RSV") and the data stored at the address specified by the value obtained by adding "2" to the value stored in the HL register (the address of the game lock determination flag "wLOCK_FLG") are read into the AE register. At this time, the data stored at the address of the game lock determination flag "wLOCK_FLG" is stored in the A register (first register), and the data stored at the address of the game lock reservation flag "wLOCK_RSV" is stored in the E register (second register). Then, "2" is added to the value in the HL register, and the address of the game lock reservation flag "wLOCK_FLG" is stored in the HL register. In this embodiment, executing this INLD command executes the processing of S2061, and if game lock information is stored in the game lock determination flag, that game lock information is read into the A register.
次いで、メインＣＰＵ１０１がソースコード「ＬＤ （ＨＬ），Ｅ」を実行すると、Ｅレジスタに格納されたデータ（遊技ロック予約フラグに格納されているデータ）がＨＬレジスタで指定されるアドレス（遊技ロック判定フラグのアドレス「ｗＬＯＣＫ＿ＦＬＧ」）に格納される。本実施形態では、このＬＤ命令を実行することにより、Ｓ２０６２の処理が実行される。 Next, when the main CPU 101 executes the source code "LD (HL), E," the data stored in the E register (the data stored in the game lock reservation flag) is stored at the address specified by the HL register (the address of the game lock determination flag "wLOCK_FLG"). In this embodiment, the processing of S2062 is performed by executing this LD command.
次いで、メインＣＰＵ１０１がソースコード「ＣＲＬＱ （ｗＬＯＣＫ＿ＲＳＶ）」を実行すると、Ｑレジスタの内容（遊技ロック予約フラグの上位側のアドレス値）と、整数値「ｗＬＯＣＫ＿ＲＳＶ」（遊技ロック予約フラグの下位側のアドレス値）とで指定されるアドレスに格納されたデータ（遊技ロック予約フラグに格納されているデータ）がクリアされる。本実施形態では、このＣＲＬＱ命令を実行することにより、Ｓ２０６３の処理が実行される。 Next, when the main CPU 101 executes the source code "CRLQ (wLOCK_RSV)," the data (data stored in the game lock reservation flag) stored at the address specified by the contents of the Q register (the upper address value of the game lock reservation flag) and the integer value "wLOCK_RSV" (the lower address value of the game lock reservation flag) is cleared. In this embodiment, the processing of S2063 is performed by executing this CRLQ command.
そして、メインＣＰＵ１０１がソースコード「ＲＴ Ｚ，Ａ」が実行されると、Ａレジスタに格納されているデータ（遊技ロック判定フラグのデータ；遊技ロック情報）の有無の判定処理が行われ、Ａレジスタに格納されているデータ（遊技ロック情報）が無ければ（ゼロフラグ（Ｚ）が「１」（ＯＮ状態）であれば）、処理が終了し（リターン）、Ａレジスタに格納されているデータ（遊技ロック情報）が有れば（ゼロフラグ（Ｚ）が「０」（ＯＦＦ状態）であれば）、図示しない次のソースコードが実行される。本実施形態では、このＲＴ命令を実行することにより、Ｓ２０６４の判定処理が実行される。 When the main CPU 101 executes the source code "RT Z, A," it performs a determination process to determine whether or not data (game lock determination flag data; game lock information) is stored in the A register. If there is no data (game lock information) stored in the A register (if the zero flag (Z) is "1" (ON)), the process ends (returns). If there is data (game lock information) stored in the A register (if the zero flag (Z) is "0" (OFF)), the next source code (not shown) is executed. In this embodiment, the determination process of S2064 is performed by executing this RT command.
ここで、本実施形態における遊技ロックの具体的な動作例を説明する。例えば、遊技ロック抽籤で、遊技開始時の遊技ロック（例えば１０秒ロック）に当籤し、且つ、遊技終了時の遊技ロック（例えば２０秒ロック）にも当籤した場合には、遊技ロック判定フラグに遊技開始時の遊技ロック情報（１０秒ロック）が格納され、遊技ロック予約フラグに遊技終了時の遊技ロック情報（２０秒ロック）が格納される。次いで、Ｓ２０１０の処理において遊技ロック設定処理が行われると、Ｓ２０６２の処理で遊技ロック予約フラグに格納された遊技ロック情報が遊技ロック判定フラグに格納されるが、Ｓ２０６５の遊技停止実行処理では１０秒ロック（１０秒間の遊技停止、又は、１０秒間の操作無効化）が実行される。そして、１０秒ロックの終了後、処理がメインフロー（図２８６参照）のＳ２０１１の処理に移る。その後、Ｓ２０１９の処理において遊技ロック設定処理が行われると、この時点では、遊技ロック判定フラグに遊技終了時の遊技ロック情報（２０秒ロック）が格納されているので、Ｓ２０６５の遊技停止実行処理では２０秒ロック（２０秒間の遊技停止、又は、２０秒間の操作無効化）が実行される。そして、２０秒ロックの終了後、処理がメインフロー（図２８６参照）のＳ２０２０の処理に移る。 Here, a specific example of the operation of the game lock in this embodiment will be described. For example, if a game lock lottery is won for a game lock at the start of play (e.g., a 10-second lock) and also for a game lock at the end of play (e.g., a 20-second lock), the game lock information at the start of play (10-second lock) is stored in the game lock determination flag, and the game lock information at the end of play (20-second lock) is stored in the game lock reservation flag. Next, when the game lock setting process is performed in S2010, the game lock information stored in the game lock reservation flag in S2062 is stored in the game lock determination flag, and a 10-second lock (a 10-second game stop or 10-second operation disable) is executed in the game stop execution process in S2065. Then, after the 10-second lock ends, processing proceeds to S2011 of the main flow (see FIG. 286). Subsequently, when the game lock setting process is performed in S2019, the game lock determination flag currently stores game lock information (20-second lock) for when game play ends, so the game stop execution process in S2065 executes a 20-second lock (stops game play for 20 seconds, or disables operations for 20 seconds). After the 20-second lock ends, processing proceeds to S2020 in the main flow (see FIG. 286).
上述した遊技ロック情報の取得処理において、ＩＮＬＤ命令を使用した場合、次のような効果が得られる。ＩＮＬＤ命令では、上述のように、遊技ロック判定フラグのアドレス指定処理、遊技ロック判定フラグに格納されているデータ（１バイト）の読み出し処理、及び、遊技ロック予約フラグに格納されているデータ（１バイト）の読み出し処理の３つの処理を１つの命令コードで実行することができる。すなわち、本実施形態では、従来、２バイトのデータを読み出す際に、３つの命令コードにより実行されていたこの３つの処理を１つの命令コードで一括して実行することができる。 When the INLD instruction is used in the process of obtaining the game lock information described above, the following effect is achieved. As described above, the INLD instruction can execute three processes with a single instruction code: addressing the game lock determination flag, reading the data (1 byte) stored in the game lock determination flag, and reading the data (1 byte) stored in the game lock reservation flag. In other words, in this embodiment, these three processes, which were previously executed using three instruction codes when reading two bytes of data, can be executed together with a single instruction code.
それゆえ、メインＣＰＵ１０１専用のＩＮＬＤ命令（指定レジスタロード命令）を用いて遊技ロック情報を読み出すことにより、ソースプログラムの容量（メインＲＯＭ１０２の使用容量）を低減することができる。その結果、メインＲＯＭ１０２内のプログラム領域の空き容量を増やし、ＲＯＭ容量が圧迫されること抑制することができるとともに、処理の高速化も図ることができる。さらに、本実施形態では、メインＲＯＭ１０２の空き容量を増やすことができるので、遊技性能や出玉性能に関するデータやプログラムを格納するための容量を確保することができる。それゆえ、本実施形態では、メインＲＯＭ１０２の増えた空き容量を活用して、遊技性を高めることが可能になる。 Therefore, by reading the game lock information using the INLD instruction (designated register load instruction) dedicated to the main CPU 101, the source program size (used capacity of the main ROM 102) can be reduced. As a result, the free space in the program area within the main ROM 102 can be increased, preventing ROM capacity pressure and speeding up processing. Furthermore, in this embodiment, the free space in the main ROM 102 can be increased, ensuring capacity for storing data and programs related to game performance and ball output performance. Therefore, in this embodiment, the increased free space in the main ROM 102 can be utilized to improve gameplay.
［試射試験信号制御処理（規定外）］
次に、図２９４～図２９６を参照して、割込処理（図１５８参照）中のＳ９１１で行う、本実施形態の試射試験信号制御処理（規定外）について説明する。なお、図２９４は、試射試験信号制御処理（規定外）のソースプログラム上で、実際に参照される規定外出力ポート格納領域の構成を示す図であり、図２９５は、規定外出力ポート格納領域に格納される各規定外出力ポートの出力データの各ビットと、各ビットに割り付けられる情報内容との関係を示した図であり、図２９６は、試射試験信号制御処理（規定外）の手順を示すフローチャートである。
[Test firing signal control processing (non-regulatory)]
Next, referring to Figures 294 to 296, the test-fire signal control processing (non-standard) of this embodiment, which is performed in S911 during interrupt processing (see Figure 158), will be described. Note that Figure 294 shows the configuration of the non-standard output port storage area actually referenced in the source program for the test-fire signal control processing (non-standard), Figure 295 shows the relationship between each bit of the output data for each non-standard output port stored in the non-standard output port storage area and the information content assigned to each bit, and Figure 296 is a flowchart showing the procedure for the test-fire signal control processing (non-standard).
試射試験信号制御処理（規定外）の具体的な処理を説明する前に、図２９４及び図２９５を参照して、規定外出力ポートの種別と、各規定外出力ポートの出力データの各ビットに割り付けられる情報との関係について説明する。本実施形態では、試験信号の出力ポートとしては、条件装置１～８のＯＮ／ＯＦＦ信号（条件装置信号）が出力される出力ポート、ボーナス（特賞）のＯＮ／ＯＦＦ信号（特賞信号）が出力される出力ポート、及び、各リールの回胴制動信号が出力される出力ポートの３種類が設けられる。そして、生成された各試験信号は、８ビットで構成され、規定外ＲＡＭ領域に設けられた規定外出力ポート格納領域にそれぞれ別個に格納される。 Before explaining the specific processing of the test firing test signal control process (non-regular), we will refer to Figures 294 and 295 to explain the relationship between the type of non-regular output port and the information assigned to each bit of the output data of each non-regular output port. In this embodiment, three types of test signal output ports are provided: an output port that outputs ON/OFF signals (condition device signals) for condition devices 1 to 8, an output port that outputs ON/OFF signals (special prize signals) for bonuses (special prizes), and an output port that outputs drum brake signals for each reel. Each generated test signal is composed of 8 bits and is stored separately in a non-regular output port storage area provided in the non-regular RAM area.
具体的には、図２９４に示すように、規定外ＲＡＭ領域内において、アドレス「Ｆ２１６」（ラベル「ｗｏＸＯＵＴ０」）に規定外出力ポート格納領域が配置される。なお、図２９４中の「ＤＳ ３」は、規定外出力ポート格納領域として３バイトの領域が確保されていることを示す（「ＤＳ」はデータストレージを表す疑似命令）。また、図２９４中の「条件装置１～８（条件装置信号）」の前に記載の「０Ｆ４Ｈ」は、条件装置信号の出力ポートのポート番号を示し、「特賞信号」の前に記載の「０Ｆ５Ｈ」は、特賞信号の出力ポートのポート番号を示し、「回胴制動信号」の前に記載の「０Ｆ６Ｈ」は、各リールの回胴制動信号の出力ポートのポート番号を示す。また、これらの３つの出力ポートは、マイクロプロセッサ９１内の外部バスインターフェース１０４の端子に接続された出力ＩＣのポートに対応する。すなわち、これらの３つの出力ポートは、外部バスインターフェース１０４を介してメインＣＰＵ１０１に接続される。そして、これらの３つの出力ポートにセットされた試験信号は、試験機用第１インターフェースボード３０１を介して試験機にポート（Ｉ／Ｏ）マップドＩ／Ｏ方式で出力される。 Specifically, as shown in Figure 294, the non-standard output port storage area is located at address "F216" (labeled "woXOUT0") within the non-standard RAM area. Note that "DS 3" in Figure 294 indicates that a 3-byte area has been reserved as the non-standard output port storage area ("DS" is a pseudo-command representing data storage). Also, "0F4H" before "Condition Devices 1-8 (Condition Device Signals)" in Figure 294 indicates the port number of the output port for the condition device signal. "0F5H" before "Special Prize Signal" indicates the port number of the output port for the special prize signal. "0F6H" before "Reel Brake Signal" indicates the port number of the output port for the reel brake signal for each reel. Furthermore, these three output ports correspond to the ports of the output IC connected to the terminals of the external bus interface 104 within the microprocessor 91. In other words, these three output ports are connected to the main CPU 101 via the external bus interface 104. The test signals set in these three output ports are then output to the tester via the first tester interface board 301 using the port (I/O) mapped I/O method.
また、図２９５に示すように、条件装置信号（条件装置１～８のＯＮ／ＯＦＦ信号）のビット０（Ｂ０）～ビット７（Ｂ７）には、それぞれ条件装置１～条件装置８のＯＮ／ＯＦＦ情報がセットされる。そして、条件装置信号では、ＯＮ状態となる条件装置のビットには「１」がセットされ、ＯＦＦ状態となる条件装置のビットには「０」がセットされる。 Also, as shown in Figure 295, the ON/OFF information of condition devices 1 to 8 is set in bits 0 (B0) to 7 (B7) of the condition device signal (ON/OFF signal of condition devices 1 to 8), respectively. In the condition device signal, the bit of a condition device that is in the ON state is set to "1", and the bit of a condition device that is in the OFF state is set to "0".
特賞信号のビット３（Ｂ３）には、図２９５に示すように、ＢＢの作動／非作動情報がセットされ、ビット４（Ｂ４）にはＲＢの作動／非作動情報がセットされ、ビット５（Ｂ５）にはＭＢの作動／非作動情報がセットされ、ビット６（Ｂ６）にはＣＢの作動／非作動情報がセットされ、ビット７（Ｂ７）にはＳＢの作動／非作動情報がセットされる。そして、特賞信号では、作動中のボーナス種別のビットに「１」がセットされ、その他のボーナス種別のビットには「０」がセットされる。なお、特賞信号のビット０（Ｂ０）～ビット２（Ｂ２）は未使用となる。 As shown in Figure 295, bit 3 (B3) of the special prize signal has BB activation/deactivation information set, bit 4 (B4) has RB activation/deactivation information set, bit 5 (B5) has MB activation/deactivation information set, bit 6 (B6) has CB activation/deactivation information set, and bit 7 (B7) has SB activation/deactivation information set. In the special prize signal, the bit for the active bonus type is set to "1", and the bits for other bonus types are set to "0". Bits 0 (B0) to 2 (B2) of the special prize signal are unused.
また、各リールの回胴制動信号のビット０（Ｂ０）には、図２９５に示すように、左リール３Ｌ（Ｒ１）の回胴制御情報がセットされ、ビット１（Ｂ１）には中リール３Ｃ（Ｒ２）の回胴制御情報がセットされ、ビット２（Ｂ２）には右リール３Ｒ（Ｒ３）の回胴制御情報がセットされる。なお、回胴制動信号のビット３（Ｂ３）～ビット７（Ｂ７）は未使用となる。 In addition, as shown in Figure 295, bit 0 (B0) of each reel's drum braking signal sets drum control information for the left reel 3L (R1), bit 1 (B1) sets drum control information for the center reel 3C (R2), and bit 2 (B2) sets drum control information for the right reel 3R (R3). Bits 3 (B3) to 7 (B7) of the drum braking signal are unused.
次に、図２９６を参照して、本実施形態の試射試験信号制御処理（規定外）について説明する。
まず、メインＣＰＵ１０１は、メインＲＡＭ１０３のスタックエリアのアドレスを退避させる（Ｓ２０７１）。次いで、メインＣＰＵ１０１は、スタックポインタ（ＳＰ）に規定外スタックエリアのアドレスをセットする（Ｓ２０７２）。次いで、メインＣＰＵ１０１は、全レジスタのデータを退避させる（Ｓ２０７３）。
Next, referring to Figure 296, the test firing signal control processing (non-standard) of this embodiment will be explained.
First, the main CPU 101 saves the address of the stack area in the main RAM 103 (S2071). Next, the main CPU 101 sets the address of the non-standard stack area in the stack pointer (SP) (S2072). Next, the main CPU 101 saves the data in all registers (S2073).
次いで、メインＣＰＵ１０１は、回胴制動信号生成処理を行う（Ｓ２０７４）。この処理では、メインＣＰＵ１０１は、試験機用第１インターフェースボード３０１等を介して試験機に出力される、各リールの回胴制動信号（試験信号）の生成、及び、該回胴制動信号（試験信号）の規定外出力ポート格納領域へのセット処理を行う。なお、回胴制動信号生成処理の詳細については、後述の図２９７を参照しながら後で説明する。 Next, the main CPU 101 performs a reel braking signal generation process (S2074). In this process, the main CPU 101 generates a reel braking signal (test signal) for each reel, which is output to the test machine via the first test machine interface board 301, etc., and sets the reel braking signal (test signal) in the non-standard output port storage area. Details of the reel braking signal generation process will be explained later with reference to Figure 297, which will be described later.
次いで、メインＣＰＵ１０１は、特賞信号制御処理を行う（Ｓ２０７５）。この処理では、メインＣＰＵ１０１は、試験機に出力される特賞信号（試験信号）の規定外出力ポート格納領域へのセット処理を行う。なお、特賞信号制御処理の詳細については、後述の図２９８及び図２９９を参照しながら後で説明する。 Next, the main CPU 101 performs special prize signal control processing (S2075). In this processing, the main CPU 101 sets the special prize signal (test signal) output to the test machine in the non-standard output port storage area. Details of the special prize signal control processing will be explained later with reference to Figures 298 and 299.
次いで、メインＣＰＵ１０１は、条件装置信号制御処理を行う（Ｓ２０７６）。この処理では、メインＣＰＵ１０１は、条件装置信号制御フラグの状態に対応する条件装置信号（条件装置１～８のＯＮ／ＯＦＦ信号：試験信号）の規定外出力ポート格納領域へのセット処理を行う。なお、条件装置信号制御処理の詳細については、後述の図３００及び図３０１を参照しながら後で説明する。 Next, the main CPU 101 performs condition device signal control processing (S2076). In this processing, the main CPU 101 sets the condition device signal (ON/OFF signal: test signal of condition devices 1 to 8) corresponding to the state of the condition device signal control flag in the non-standard output port storage area. Details of the condition device signal control processing will be explained later with reference to Figures 300 and 301.
次いで、メインＣＰＵ１０１は、試験信号出力処理を行う（Ｓ２０７７）。この処理では、メインＣＰＵ１０１は、規定外出力ポート格納領域に格納された各試験信号の出力信号の一括出力処理を行う。なお、試験信号出力処理の詳細については、後述の図３０２を参照しながら後で説明する。 Next, the main CPU 101 performs test signal output processing (S2077). In this processing, the main CPU 101 performs batch output processing of the output signals of each test signal stored in the non-standard output port storage area. Details of the test signal output processing will be explained later with reference to Figure 302 below.
次いで、メインＣＰＵ１０１は、Ｓ２０７３の処理で退避させた全レジスタのデータの復帰処理を行う（Ｓ２０７８）。次いで、メインＣＰＵ１０１は、Ｓ２０７１の処理で退避させたスタックエリアのアドレスをスタックポインタ（ＳＰ）にセットする（Ｓ２０７９）。そして、Ｓ２０７９の処理後、メインＣＰＵ１０１は、試射試験信号制御処理を終了し、処理を割込処理（図１５８参照）中のＳ９１２の処理に移す。 The main CPU 101 then performs a process to restore the data in all registers that was saved in the process of S2073 (S2078). The main CPU 101 then sets the address of the stack area that was saved in the process of S2071 to the stack pointer (SP) (S2079). After processing S2079, the main CPU 101 then ends the test firing signal control process and moves to processing S912 during interrupt processing (see FIG. 158).
［回胴制動信号生成処理］
次に、図２９７を参照して、試射試験信号制御処理（図２９６参照）中のＳ２０７４で行う本実施形態の回胴制動信号生成処理について説明する。なお、図２９７は、回胴制動信号生成処理の手順を示すフローチャートである。
[Reel braking signal generation processing]
Next, the reel braking signal generation process of this embodiment performed in S2074 during the test firing test signal control process (see Fig. 296) will be described with reference to Fig. 297. Fig. 297 is a flowchart showing the procedure for the reel braking signal generation process.
まず、メインＣＰＵ１０１は、規定外作業領域に回胴制御データ格納領域（不図示）をセットする（Ｓ２０８１）。次いで、メインＣＰＵ１０１は、リール数に「３」をセットし、回胴制動信号及びその生成状態（１バイトデータ）をクリアする（Ｓ２０８２）。 First, the main CPU 101 sets the reel control data storage area (not shown) in the non-regular work area (S2081). Next, the main CPU 101 sets the number of reels to "3" and clears the reel brake signal and its generation status (1 byte data) (S2082).
次いで、メインＣＰＵ１０１は、回胴制御データが「停止中未満」のデータであるか否かを判別する（Ｓ２０８３）。 Next, the main CPU 101 determines whether the reel control data is "less than stopped" data (S2083).
Ｓ２０８３において、メインＣＰＵ１０１が、回胴制御データが「停止中未満」のデータであると判別したとき（Ｓ２０８３がＹＥＳ判定の場合）、メインＣＰＵ１０１は、後述のＳ２０８５の処理を行う。一方、Ｓ２０８３において、メインＣＰＵ１０１が、回胴制御データが「停止中未満」のデータでないと判別したとき（Ｓ２０８３がＮＯ判定の場合）、メインＣＰＵ１０１は、回胴制御データが「静定ホールド制御終了」のデータであるか否かを判別する（Ｓ２０８４）。 In S2083, when the main CPU 101 determines that the reel control data is "less than stopped" data (if S2083 returns a YES judgment), the main CPU 101 performs the processing of S2085, described below. On the other hand, in S2083, when the main CPU 101 determines that the reel control data is not "less than stopped" data (if S2083 returns a NO judgment), the main CPU 101 determines whether the reel control data is "static hold control end" data (S2084).
Ｓ２０８４において、メインＣＰＵ１０１が、回胴制御データが「静定ホールド制御終了」のデータであると判別したとき（Ｓ２０８４がＹＥＳ判定の場合）、メインＣＰＵ１０１は、後述のＳ２０８６の処理を行う。一方、Ｓ２０８４において、メインＣＰＵ１０１が、回胴制御データが「静定ホールド制御終了」のデータでないと判別したとき（Ｓ２０８４がＮＯ判定の場合）、又は、Ｓ２０８３がＹＥＳ判定の場合、メインＣＰＵ１０１は、回胴制動信号の生成状態（１バイトデータ）のビット３をオン状態（「１」）にする（Ｓ２０８５）。 In S2084, when the main CPU 101 determines that the reel control data is "static hold control end" data (if S2084 returns a YES judgment), the main CPU 101 performs the processing of S2086, which will be described later. On the other hand, in S2084, when the main CPU 101 determines that the reel control data is not "static hold control end" data (if S2084 returns a NO judgment), or if S2083 returns a YES judgment, the main CPU 101 sets bit 3 of the reel brake signal generation status (1-byte data) to the ON state ("1") (S2085).
Ｓ２０８５の処理後又はＳ２０８４がＹＥＳ判定の場合、メインＣＰＵ１０１は、生成状態の各ビットのデータを１ビット分、右（ビット７からビット０に向かう方向）にシフトする（Ｓ２０８６）。次いで、メインＣＰＵ１０１は、回胴制御データ格納領域のアドレスを次の制御対象のリールのアドレスに更新する（Ｓ２０８７）。 After processing S2085 or if S2084 returns a YES, the main CPU 101 shifts the data for each bit of the generation status by one bit to the right (from bit 7 toward bit 0) (S2086). Next, the main CPU 101 updates the address of the reel control data storage area to the address of the next reel to be controlled (S2087).
次いで、メインＣＰＵ１０１は、リール数を１減算する（Ｓ２０８８）。次いで、メインＣＰＵ１０１は、リール数が「０」であるか否かを判別する（Ｓ２０８９）。 The main CPU 101 then subtracts 1 from the number of reels (S2088). The main CPU 101 then determines whether the number of reels is "0" (S2089).
Ｓ２０８９において、メインＣＰＵ１０１が、リール数が「０」でないと判別したとき（Ｓ２０８９がＮＯ判定の場合）、メインＣＰＵ１０１は、処理をＳ２０８３の処理に戻し、Ｓ２０８３以降の処理を繰り返す。 In S2089, when the main CPU 101 determines that the number of reels is not "0" (if S2089 returns a NO judgment), the main CPU 101 returns the process to S2083 and repeats the processes from S2083 onwards.
一方、Ｓ２０８９において、メインＣＰＵ１０１が、リール数が「０」であると判別したとき（Ｓ２０８９がＹＥＳ判定の場合）、メインＣＰＵ１０１は、生成状態のデータを規定外出力ポート格納領域内の回胴制動信号の格納領域にセットする（Ｓ２０９０）。そして、Ｓ２０９０の処理後、メインＣＰＵ１０１は、回胴制動信号生成処理を終了し、処理を試射試験信号制御処理（図２９６参照）中のＳ２０７５の処理に移す。 On the other hand, when the main CPU 101 determines in S2089 that the number of reels is "0" (if S2089 returns a YES judgment), the main CPU 101 sets the generation status data in the reel braking signal storage area within the non-regular output port storage area (S2090). Then, after processing S2090, the main CPU 101 ends the reel braking signal generation process and moves processing to S2075 in the test firing signal control process (see FIG. 296).
［特賞信号制御処理］
次に、図２９８及び図２９９を参照して、試射試験信号制御処理（図２９６参照）中のＳ２０７５で行う本実施形態の特賞信号制御処理について説明する。なお、図２９８及び図２９９は、特賞信号制御処理の手順を示すフローチャートである。
[Special Prize Signal Control Processing]
Next, the special prize signal control process of this embodiment, which is performed in S2075 of the test firing signal control process (see Fig. 296), will be described with reference to Fig. 298 and Fig. 299. Fig. 298 and Fig. 299 are flowcharts showing the procedure for the special prize signal control process.
まず、メインＣＰＵ１０１は、遊技状態フラグ格納領域（不図示）を参照して、遊技状態フラグを取得する（Ｓ２１０１）。次いで、メインＣＰＵ１０１は、遊技状態がＲＢ遊技状態であるか否かを判別する（Ｓ２１０２）。 First, the main CPU 101 references the game status flag storage area (not shown) and acquires the game status flag (S2101). Next, the main CPU 101 determines whether the game status is the RB game status (S2102).
Ｓ２１０２において、メインＣＰＵ１０１が、遊技状態がＲＢ遊技状態であると判別したとき（Ｓ２１０２がＹＥＳ判定の場合）、メインＣＰＵ１０１は、規定外出力ポート格納領域内の特賞信号のＲＢ情報格納ビット（ビット４）に「１」（オン状態）をセットする（Ｓ２１０３）。一方、Ｓ２１０２において、メインＣＰＵ１０１が、遊技状態がＲＢ遊技状態でないと判別したとき（Ｓ２１０２がＮＯ判定の場合）、メインＣＰＵ１０１は、規定外出力ポート格納領域内の特賞信号のＲＢ情報格納ビット（ビット４）に「０」（オフ状態）をセットする（Ｓ２１０４）。 In S2102, when the main CPU 101 determines that the gaming state is the RB gaming state (if S2102 is a YES judgment), the main CPU 101 sets the RB information storage bit (bit 4) of the special prize signal in the non-regular output port storage area to "1" (ON state) (S2103). On the other hand, in S2102, when the main CPU 101 determines that the gaming state is not the RB gaming state (if S2102 is a NO judgment), the main CPU 101 sets the RB information storage bit (bit 4) of the special prize signal in the non-regular output port storage area to "0" (OFF state) (S2104).
Ｓ２１０３又はＳ２１０４の処理後、メインＣＰＵ１０１は、遊技状態がＢＢ遊技状態であるか否かを判別する（Ｓ２１０５）。 After processing S2103 or S2104, the main CPU 101 determines whether the gaming state is a BB gaming state (S2105).
Ｓ２１０５において、メインＣＰＵ１０１が、遊技状態がＢＢ遊技状態であると判別したとき（Ｓ２１０５がＹＥＳ判定の場合）、メインＣＰＵ１０１は、規定外出力ポート格納領域内の特賞信号のＢＢ情報格納ビット（ビット３）に「１」（オン状態）をセットする（Ｓ２１０６）。一方、Ｓ２１０５において、メインＣＰＵ１０１が、遊技状態がＢＢ遊技状態でないと判別したとき（Ｓ２１０５がＮＯ判定の場合）、メインＣＰＵ１０１は、規定外出力ポート格納領域内の特賞信号のＢＢ情報格納ビット（ビット３）に「０」（オフ状態）をセットする（Ｓ２１０７）。 In S2105, when the main CPU 101 determines that the gaming state is the BB gaming state (if S2105 is a YES judgment), the main CPU 101 sets the BB information storage bit (bit 3) of the special prize signal in the non-regular output port storage area to "1" (ON state) (S2106). On the other hand, in S2105, when the main CPU 101 determines that the gaming state is not the BB gaming state (if S2105 is a NO judgment), the main CPU 101 sets the BB information storage bit (bit 3) of the special prize signal in the non-regular output port storage area to "0" (OFF state) (S2107).
Ｓ２１０６又はＳ２１０７の処理後、メインＣＰＵ１０１は、遊技状態がＣＢ遊技状態であるか否かを判別する（Ｓ２１０８）。 After processing S2106 or S2107, the main CPU 101 determines whether the gaming state is a CB gaming state (S2108).
Ｓ２１０８において、メインＣＰＵ１０１が、遊技状態がＣＢ遊技状態であると判別したとき（Ｓ２１０８がＹＥＳ判定の場合）、メインＣＰＵ１０１は、規定外出力ポート格納領域内の特賞信号のＣＢ情報格納ビット（ビット６）に「１」（オン状態）をセットする（Ｓ２１０９）。一方、Ｓ２１０８において、メインＣＰＵ１０１が、遊技状態がＣＢ遊技状態でないと判別したとき（Ｓ２１０８がＮＯ判定の場合）、メインＣＰＵ１０１は、規定外出力ポート格納領域内の特賞信号のＣＢ情報格納ビット（ビット６）に「０」（オフ状態）をセットする（Ｓ２１１０）。 In S2108, when the main CPU 101 determines that the gaming state is a CB gaming state (if S2108 returns a YES judgment), the main CPU 101 sets the CB information storage bit (bit 6) of the special prize signal in the non-regular output port storage area to "1" (ON state) (S2109). On the other hand, in S2108, when the main CPU 101 determines that the gaming state is not a CB gaming state (if S2108 returns a NO judgment), the main CPU 101 sets the CB information storage bit (bit 6) of the special prize signal in the non-regular output port storage area to "0" (OFF state) (S2110).
Ｓ２１０９又はＳ２１１０の処理後、メインＣＰＵ１０１は、遊技状態がＭＢ遊技状態であるか否かを判別する（Ｓ２１１１）。 After processing S2109 or S2110, the main CPU 101 determines whether the game state is the MB game state (S2111).
Ｓ２１１１において、メインＣＰＵ１０１が、遊技状態がＭＢ遊技状態であると判別したとき（Ｓ２１１１がＹＥＳ判定の場合）、メインＣＰＵ１０１は、規定外出力ポート格納領域内の特賞信号のＭＢ情報格納ビット（ビット５）に「１」（オン状態）をセットする（Ｓ２１１２）。一方、Ｓ２１１１において、メインＣＰＵ１０１が、遊技状態がＭＢ遊技状態でないと判別したとき（Ｓ２１１１がＮＯ判定の場合）、メインＣＰＵ１０１は、規定外出力ポート格納領域内の特賞信号のＭＢ情報格納ビット（ビット５）に「０」（オフ状態）をセットする（Ｓ２１１３）。 In S2111, when the main CPU 101 determines that the gaming state is the MB gaming state (if S2111 is a YES judgment), the main CPU 101 sets the MB information storage bit (bit 5) of the special prize signal in the non-regular output port storage area to "1" (ON state) (S2112). On the other hand, in S2111, when the main CPU 101 determines that the gaming state is not the MB gaming state (if S2111 is a NO judgment), the main CPU 101 sets the MB information storage bit (bit 5) of the special prize signal in the non-regular output port storage area to "0" (OFF state) (S2113).
Ｓ２１１２又はＳ２１１３の処理後、メインＣＰＵ１０１は、遊技状態がＳＢ遊技状態であるか否かを判別する（Ｓ２１１４）。 After processing S2112 or S2113, the main CPU 101 determines whether the gaming state is an SB gaming state (S2114).
Ｓ２１１４において、メインＣＰＵ１０１が、遊技状態がＳＢ遊技状態であると判別したとき（Ｓ２１１４がＹＥＳ判定の場合）、メインＣＰＵ１０１は、規定外出力ポート格納領域内の特賞信号のＳＢ情報格納ビット（ビット７）に「１」（オン状態）をセットする（Ｓ２１１５）。一方、Ｓ２１１４において、メインＣＰＵ１０１が、遊技状態がＳＢ遊技状態でないと判別したとき（Ｓ２１１４がＮＯ判定の場合）、メインＣＰＵ１０１は、規定外出力ポート格納領域内の特賞信号のＳＢ情報格納ビット（ビット７）に「０」（オフ状態）をセットする（Ｓ２１１６）。 In S2114, when the main CPU 101 determines that the gaming state is an SB gaming state (if S2114 is a YES judgment), the main CPU 101 sets the SB information storage bit (bit 7) of the special prize signal in the non-regular output port storage area to "1" (ON state) (S2115). On the other hand, in S2114, when the main CPU 101 determines that the gaming state is not an SB gaming state (if S2114 is a NO judgment), the main CPU 101 sets the SB information storage bit (bit 7) of the special prize signal in the non-regular output port storage area to "0" (OFF state) (S2116).
そして、Ｓ２１１５又はＳ２１１６の処理後、メインＣＰＵ１０１は、特賞信号制御処理を終了し、処理を試射試験信号制御処理（図２９６参照）中のＳ２０７６の処理に移す。なお、本実施形態のパチスロ１では、ボーナス種別としてＢＢのみが設けられているので、Ｓ２１０８～Ｓ２１１６の処理を省略してもよい。 Then, after processing S2115 or S2116, the main CPU 101 ends the special prize signal control processing and moves processing to S2076 in the test firing signal control processing (see FIG. 296). Note that in this embodiment of the pachislot 1, only BB is provided as a bonus type, so processing from S2108 to S2116 may be omitted.
［条件装置信号制御処理］
次に、図３００及び図３０１を参照して、試射試験信号制御処理（図２９６参照）中のＳ２０７６で行う本実施形態の条件装置信号制御処理について説明する。なお、図３００及び図３０１は、条件装置信号制御処理の手順を示すフローチャートである。
[Condition device signal control processing]
Next, the condition device signal control processing of this embodiment performed in S2076 in the test firing test signal control processing (see Fig. 296) will be described with reference to Fig. 300 and Fig. 301. Fig. 300 and Fig. 301 are flowcharts showing the procedure of the condition device signal control processing.
まず、メインＣＰＵ１０１は、条件装置信号制御フラグが初期状態であるか否かを判別する（Ｓ２１２１）。Ｓ２１２１において、メインＣＰＵ１０１が、条件装置信号制御フラグが初期状態であると判別したとき（Ｓ２１２１がＹＥＳ判定の場合）、メインＣＰＵ１０１は、条件装置信号制御処理を終了し、処理を試射試験信号制御処理（図２９６参照）中のＳ２０７７の処理に移す。 First, the main CPU 101 determines whether the condition device signal control flag is in the initial state (S2121). When the main CPU 101 determines in S2121 that the condition device signal control flag is in the initial state (YES in S2121), the main CPU 101 ends the condition device signal control processing and proceeds to S2077 in the test firing signal control processing (see FIG. 296).
一方、Ｓ２１２１において、メインＣＰＵ１０１が、条件装置信号制御フラグが初期状態でないと判別したとき（Ｓ２１２１がＮＯ判定の場合）、メインＣＰＵ１０１は、条件装置信号制御フラグが再遊技状態識別信号のオン状態を示すものであるか否かを判別する（Ｓ２１２２）。 On the other hand, in S2121, when the main CPU 101 determines that the condition device signal control flag is not in the initial state (if S2121 is a NO judgment), the main CPU 101 determines whether the condition device signal control flag indicates that the replay state identification signal is in the ON state (S2122).
Ｓ２１２２において、メインＣＰＵ１０１が、条件装置信号制御フラグが再遊技状態識別信号のオン状態を示すものであると判別したとき（Ｓ２１２２がＹＥＳ判定の場合）、メインＣＰＵ１０１は、条件装置信号制御状態に役物条件装置信号のオン状態をセットする（Ｓ２１２３）。次いで、メインＣＰＵ１０１は、規定外出力ポート格納領域内の条件装置１～６の情報格納ビット（条件装置信号のビット０～ビット５）にＲＴ遊技状態の情報をセットする（Ｓ２１２４）。そして、Ｓ２１２４の処理後、メインＣＰＵ１０１は、条件装置信号制御処理を終了し、処理を試射試験信号制御処理（図２９６参照）中のＳ２０７７の処理に移す。 When the main CPU 101 determines in S2122 that the condition device signal control flag indicates the on state of the replay state identification signal (if S2122 returns a YES judgment), the main CPU 101 sets the on state of the accessory condition device signal to the condition device signal control state (S2123). Next, the main CPU 101 sets information about the RT gaming state to the information storage bits of condition devices 1 to 6 (bits 0 to 5 of the condition device signal) in the non-regular output port storage area (S2124). Then, after processing S2124, the main CPU 101 ends the condition device signal control processing and proceeds to processing of S2077 in the test firing signal control processing (see FIG. 296).
一方、Ｓ２１２２において、メインＣＰＵ１０１が、条件装置信号制御フラグが再遊技状態識別信号のオン状態を示すものでないと判別したとき（Ｓ２１２２がＮＯ判定の場合）、メインＣＰＵ１０１は、条件装置信号制御フラグが再遊技状態識別信号のオフ状態を示すものであるか否かを判別する（Ｓ２１２５）。 On the other hand, in S2122, when the main CPU 101 determines that the condition device signal control flag does not indicate that the replay state identification signal is in the ON state (if S2122 returns a NO judgment), the main CPU 101 determines whether the condition device signal control flag indicates that the replay state identification signal is in the OFF state (S2125).
Ｓ２１２５において、メインＣＰＵ１０１が、条件装置信号制御フラグが再遊技状態識別信号のオフ状態を示すものであると判別したとき（Ｓ２１２５がＹＥＳ判定の場合）、メインＣＰＵ１０１は、規定外出力ポート格納領域内の条件装置１～８の情報格納ビット（条件装置信号のビット０～ビット７）に「０」（オフ状態）をセットする（Ｓ２１２６）。そして、Ｓ２１２６の処理後、メインＣＰＵ１０１は、条件装置信号制御処理を終了し、処理を試射試験信号制御処理（図２９６参照）中のＳ２０７７の処理に移す。 At S2125, when the main CPU 101 determines that the condition device signal control flag indicates that the replay state identification signal is in the OFF state (if S2125 returns a YES judgment), the main CPU 101 sets the information storage bits (bits 0 to 7 of the condition device signal) for condition devices 1 to 8 in the non-regular output port storage area to "0" (OFF state) (S2126). After processing S2126, the main CPU 101 then ends the condition device signal control processing and proceeds to processing of S2077 in the test firing signal control processing (see FIG. 296).
一方、Ｓ２１２５において、メインＣＰＵ１０１が、条件装置信号制御フラグが再遊技状態識別信号のオフ状態を示すものでないと判別したとき（Ｓ２１２５がＮＯ判定の場合）、メインＣＰＵ１０１は、条件装置信号制御状態が役物条件装置信号のオン状態であるか否かを判別する（Ｓ２１２７）。 On the other hand, in S2125, when the main CPU 101 determines that the condition device signal control flag does not indicate that the replay state identification signal is in the OFF state (if S2125 is a NO judgment), the main CPU 101 determines whether the condition device signal control state is in the ON state of the bonus device condition device signal (S2127).
Ｓ２１２７において、メインＣＰＵ１０１が、条件装置信号制御状態が役物条件装置信号のオン状態であると判別したとき（Ｓ２１２７がＹＥＳ判定の場合）、メインＣＰＵ１０１は、規定外出力ポート格納領域内の条件装置１～６の情報格納ビット（条件装置信号のビット０～ビット５）に特賞当籤番号の情報をセットし、条件装置８の情報格納ビット（条件装置信号のビット７）に「１」（オン状態）をセットする（Ｓ２１２８）。次いで、メインＣＰＵ１０１は、条件装置信号出力待ちタイマーに所定の待ち時間（本実施形態では、２４．５８ｍｓ）をセットする（Ｓ２１２９）。次いで、メインＣＰＵ１０１は、条件装置信号制御状態に条件装置信号出力待ちの状態をセットする（Ｓ２１３０）。そして、Ｓ２１３０の処理後、メインＣＰＵ１０１は、条件装置信号制御処理を終了し、処理を試射試験信号制御処理（図２９６参照）中のＳ２０７７の処理に移す。 At S2127, when the main CPU 101 determines that the condition device signal control state is the ON state of the reel condition device signal (YES in S2127), the main CPU 101 sets the special prize winning number information to the information storage bits of condition devices 1 to 6 (bits 0 to 5 of the condition device signal) in the non-regular output port storage area, and sets "1" (ON state) to the information storage bit of condition device 8 (bit 7 of the condition device signal) (S2128). Next, the main CPU 101 sets a predetermined waiting time (24.58 ms in this embodiment) to the condition device signal output waiting timer (S2129). Next, the main CPU 101 sets the condition device signal control state to the condition device signal output waiting state (S2130). Then, after processing S2130, the main CPU 101 ends the condition device signal control processing and proceeds to processing S2077 in the test firing signal control processing (see FIG. 296).
一方、Ｓ２１２７において、メインＣＰＵ１０１が、条件装置信号制御状態が役物条件装置信号のオン状態でないと判別したとき（Ｓ２１２７がＮＯ判定の場合）、メインＣＰＵ１０１は、条件装置信号制御状態が条件装置信号出力待ちの状態であるか否かを判別する（Ｓ２１３１）。 On the other hand, in S2127, when the main CPU 101 determines that the condition device signal control state is not in the on state of the reel condition device signal (if S2127 is a NO judgment), the main CPU 101 determines whether the condition device signal control state is in a state waiting for the condition device signal output (S2131).
Ｓ２１３１において、メインＣＰＵ１０１が、条件装置信号制御状態が条件装置信号出力待ちの状態であると判別したとき（Ｓ２１３１がＹＥＳ判定の場合）、メインＣＰＵ１０１は、条件装置信号出力待ちタイマーの値が「０」であるか否かを判別する（Ｓ２１３２）。 In S2131, when the main CPU 101 determines that the condition device signal control state is waiting for the condition device signal output (if S2131 returns a YES judgment), the main CPU 101 determines whether the value of the condition device signal output waiting timer is "0" (S2132).
Ｓ２１３２において、メインＣＰＵ１０１が、条件装置信号出力待ちタイマーの値が「０」でないと判別したとき（Ｓ２１３２がＮＯ判定の場合）、メインＣＰＵ１０１は、条件装置信号制御処理を終了し、処理を試射試験信号制御処理（図２９６参照）中のＳ２０７７の処理に移す。一方、Ｓ２１３２において、メインＣＰＵ１０１が、条件装置信号出力待ちタイマーの値が「０」であると判別したとき（Ｓ２１３２がＹＥＳ判定の場合）、メインＣＰＵ１０１は、条件装置信号制御状態に小役条件装置信号のオン状態又は条件装置信号のオフ状態をセットする（Ｓ２１３３）。そして、Ｓ２１３３の処理後、メインＣＰＵ１０１は、条件装置信号制御処理を終了し、処理を試射試験信号制御処理（図２９６参照）中のＳ２０７７の処理に移す。 At S2132, when the main CPU 101 determines that the value of the condition device signal output wait timer is not "0" (if S2132 is a NO judgment), the main CPU 101 terminates the condition device signal control processing and moves processing to S2077 in the test firing signal control processing (see FIG. 296). On the other hand, at S2132, when the main CPU 101 determines that the value of the condition device signal output wait timer is "0" (if S2132 is a YES judgment), the main CPU 101 sets the condition device signal control state to the ON state of the small win condition device signal or the OFF state of the condition device signal (S2133). Then, after processing S2133, the main CPU 101 terminates the condition device signal control processing and moves processing to S2077 in the test firing signal control processing (see FIG. 296).
ここで再度、Ｓ２１３１の処理に戻って、Ｓ２１３１において、メインＣＰＵ１０１が、条件装置信号制御状態が条件装置信号出力待ちの状態でないと判別したとき（Ｓ２１３１がＮＯ判定の場合）、メインＣＰＵ１０１は、条件装置信号制御状態が小役条件装置信号のオン状態であるか否かを判別する（Ｓ２１３４）。 Now, returning to the processing of S2131, if the main CPU 101 determines in S2131 that the condition device signal control state is not in a state of waiting for the condition device signal to be output (if S2131 is a NO judgment), the main CPU 101 determines whether the condition device signal control state is in the ON state of the small win condition device signal (S2134).
Ｓ２１３４において、メインＣＰＵ１０１が、条件装置信号制御状態が小役条件装置信号のオン状態であると判別したとき（Ｓ２１３４がＹＥＳ判定の場合）、メインＣＰＵ１０１は、規定外出力ポート格納領域内の条件装置１～６の情報格納ビット（条件装置信号のビット０～ビット５）に小役当籤番号の情報をセットし、条件装置７の情報格納ビット（条件装置信号のビット６）に「１」（オン状態）をセットする（Ｓ２１３５）。次いで、条件装置信号出力待ちタイマーに所定の待ち時間（本実施形態では、２４．５８ｍｓ）をセットする（Ｓ２１３６）。次いで、メインＣＰＵ１０１は、条件装置信号制御状態に条件装置信号出力待ちの状態をセットする（Ｓ２１３７）。そして、Ｓ２１３７の処理後、メインＣＰＵ１０１は、条件装置信号制御処理を終了し、処理を試射試験信号制御処理（図２９６参照）中のＳ２０７７の処理に移す。 At S2134, when the main CPU 101 determines that the condition device signal control state is the ON state of the small prize condition device signal (if S2134 returns a YES judgment), the main CPU 101 sets the small prize winning lottery number information to the information storage bits of condition devices 1 to 6 (bits 0 to 5 of the condition device signal) in the non-regular output port storage area, and sets "1" (ON state) to the information storage bit of condition device 7 (bit 6 of the condition device signal) (S2135). Next, the main CPU 101 sets a predetermined waiting time (24.58 ms in this embodiment) to the condition device signal output waiting timer (S2136). Next, the main CPU 101 sets the condition device signal control state to the condition device signal output waiting state (S2137). Then, after processing S2137, the main CPU 101 ends the condition device signal control processing and proceeds to processing S2077 in the test firing signal control processing (see FIG. 296).
一方、Ｓ２１３４において、メインＣＰＵ１０１が、条件装置信号制御状態が小役条件装置信号のオン状態でないと判別したとき（Ｓ２１３４がＮＯ判定の場合）、メインＣＰＵ１０１は、規定外出力ポート格納領域内の条件装置１～８の情報格納ビット（条件装置信号のビット０～ビット７）に「０」（オフ状態）をセットする（Ｓ２１３８）。そして、Ｓ２１３８の処理後、メインＣＰＵ１０１は、条件装置信号制御処理を終了し、処理を試射試験信号制御処理（図２９６参照）中のＳ２０７７の処理に移す。 On the other hand, when the main CPU 101 determines in S2134 that the condition device signal control state is not the ON state of the small win condition device signal (if S2134 is a NO judgment), the main CPU 101 sets "0" (OFF state) to the information storage bits of condition devices 1 to 8 (bits 0 to 7 of the condition device signal) in the non-regular output port storage area (S2138). Then, after processing S2138, the main CPU 101 ends the condition device signal control processing and proceeds to processing of S2077 in the test firing signal control processing (see FIG. 296).
［試験信号出力処理］
次に、図３０２及び図３０３を参照して、試射試験信号制御処理（図２９６参照）中のＳ２０７７で行う試験信号出力処理について説明する。なお、図３０２は、試験信号出力処理の手順を示すフローチャートであり、図３０３は、試験信号出力処理を実行するためのソースプログラムの一例を示す図である。
[Test signal output processing]
Next, the test signal output process performed in S2077 of the test firing test signal control process (see Fig. 296) will be described with reference to Fig. 302 and Fig. 303. Fig. 302 is a flowchart showing the procedure for the test signal output process, and Fig. 303 is a diagram showing an example of a source program for executing the test signal output process.
まず、メインＣＰＵ１０１は、規定外出力ポート格納領域のアドレス（「ｗｏＸＯＵＴ０」：図２９４参照）をセットする（Ｓ２１４１）。次いで、メインＣＰＵ１０１は、出力ポートの初期出力ポート番号（本実施形態では、「０Ｆ４Ｈ」：図２９４参照）をセットする（Ｓ２１４２）。次いで、メインＣＰＵ１０１は、出力ポートのポート数（本実施形態では、「３」）をセットする（Ｓ２１４３）。なお、Ｓ２１４１～Ｓ２１４３の処理の順序は、この例に限定されず、任意に設定することができる。 First, the main CPU 101 sets the address of the non-standard output port storage area ("woXOUT0": see FIG. 294) (S2141). Next, the main CPU 101 sets the initial output port number of the output port ("0F4H" in this embodiment: see FIG. 294) (S2142). Next, the main CPU 101 sets the number of ports of the output port ("3" in this embodiment) (S2143). Note that the order of processing S2141 to S2143 is not limited to this example and can be set as desired.
次いで、メインＣＰＵ１０１は、一括ポート出力命令（後述のＯＴＩＣＲ命令）を実行する（Ｓ２１４４）。この処理により、ポート番号「０Ｆ４Ｈ」～「０Ｆ６Ｈ」の３つの出力ポートのそれぞれに、対応する試験信号（条件装置信号、特賞信号、回胴制動信号）が連続して出力される。そして、Ｓ２１４４の処理後、メインＣＰＵ１０１は、試験信号出力処理を終了し、処理を試射試験信号制御処理（図２９６参照）中のＳ２０７８の処理に移す。 Next, the main CPU 101 executes a batch port output command (OTICR command, described below) (S2144). This process causes the corresponding test signals (condition device signal, special prize signal, and reel brake signal) to be output consecutively to each of the three output ports, port numbers "0F4H" to "0F6H." After processing S2144, the main CPU 101 ends the test signal output process and moves to processing of S2078 in the test firing test signal control process (see FIG. 296).
本実施形態では、上述のようにして、試験信号出力処理が行われる。本実施形態のパチスロ１では、上述のように、主制御基板７１（メインＣＰＵ１０１）は、試験信号出力処理を行う。それゆえ、主制御基板７１（メインＣＰＵ１０１）は、信号出力手段としても機能する。また、本実施形態における規定外出力ポート格納領域は、本発明に係る出力データ格納領域の一具体例を示すものである。 In this embodiment, the test signal output process is performed as described above. In the pachislot 1 of this embodiment, as described above, the main control board 71 (main CPU 101) performs the test signal output process. Therefore, the main control board 71 (main CPU 101) also functions as a signal output means. Furthermore, the non-standard output port storage area in this embodiment represents one specific example of an output data storage area according to the present invention.
上述した試験信号出力処理は、メインＣＰＵ１０１が、図３０３のソースプログラムで規定されている各ソースコードを順次実行することにより行われる。具体的には、次のような処理が行われる。 The test signal output process described above is performed by the main CPU 101 sequentially executing each source code specified in the source program in Figure 303. Specifically, the following process is performed:
まず、メインＣＰＵ１０１がソースコード「ＬＤ ＨＬ，ｗｏＸＯＵＴ０」を実行すると、ラベル「ｗｏＸＯＵＴ０」で指定されるアドレス（規定外出力ポート格納領域の先頭アドレス「Ｆ２１６」）がＨＬレジスタ（ペアレジスタ）に読み出される。本実施形態では、このＬＤ命令を実行することにより、Ｓ２１４１の処理が実行される。 First, when the main CPU 101 executes the source code "LD HL, woXOUT0," the address specified by the label "woXOUT0" (the starting address "F216" of the non-standard output port storage area) is read into the HL register (pair register). In this embodiment, the processing of S2141 is performed by executing this LD instruction.
次いで、メインＣＰＵ１０１がソースコード「ＬＤ ＢＣ，１００Ｈ＊３＋０Ｆ４Ｈ」を実行すると、出力ポートの初期ポート番号「０Ｆ４Ｈ」及びポート数「３」がＢＣレジスタに読み出される。この際、Ｂレジスタ（第２のレジスタ）にポート数「３」が格納され、Ｃレジスタ（第１のレジスタ）に初期ポート番号「０Ｆ４Ｈ」が格納される。本実施形態では、このＬＤ命令により、Ｓ２１４２及びＳ２１４３の処理が一括して実行される。 Next, when the main CPU 101 executes the source code "LD BC, 100H * 3 + 0F4H," the initial output port number "0F4H" and the number of ports "3" are read into the BC register. At this time, the number of ports "3" is stored in the B register (second register), and the initial port number "0F4H" is stored in the C register (first register). In this embodiment, this LD instruction executes the processes of S2142 and S2143 together.
次いで、メインＣＰＵ１０１がソースコード「ＯＴＩＣＲ」を実行する。ＯＴＩＣＲ命令は、メインＣＰＵ１０１専用の一括ポート出力命令（連続出力命令）であり、この命令が実行されると、次の処理が行われる。 Next, the main CPU 101 executes the source code "OTICR." The OTICR command is a batch port output command (continuous output command) exclusively for the main CPU 101, and when this command is executed, the following processing is performed.
まず、ＨＬレジスタで指定されるメモリのアドレスに格納されている値（試験信号）が、Ｃレジスタで指定されているポート番号の出力ポートにセット（出力）される（第１の処理）。次いで、Ｂレジスタの値（ポート数）が１減算され、Ｃレジスタの値（ポート番号）が１加算され、ＨＬレジスタの値（試験信号の格納領域のアドレス）が１加算される（第２の処理）。そして、更新後のＢレジスタの値（ポート数）が「０」である場合には、ＯＴＩＣＲ命令の処理を終了し、更新後のＢレジスタの値（ポート数）が「０」でない場合には、ＨＬレジスタで指定されるメモリに格納されている更新後の値（試験信号）の更新後の出力ポートへのセット処理、Ｂレジスタの更新（１減算）処理、Ｃレジスタの更新（１加算）処理、及び、ＨＬレジスタの更新（１加算）処理が繰り返される（第３の処理）。 First, the value (test signal) stored in the memory address specified by the HL register is set (output) to the output port with the port number specified by the C register (first process). Next, the value (number of ports) in the B register is decremented by 1, the value (port number) in the C register is incremented by 1, and the value (address of the test signal storage area) in the HL register is incremented by 1 (second process). If the updated value (number of ports) in the B register is "0," processing of the OTICR instruction is terminated. If the updated value (number of ports) in the B register is not "0," the process of setting the updated value (test signal) stored in the memory specified by the HL register to the updated output port, updating the B register (decrementing by 1), updating the C register (incrementing by 1), and updating the HL register (incrementing by 1) is repeated (third process).
それゆえ、試験信号出力処理において、上記ＯＴＩＣＲ命令が実行されると、条件装置信号（条件装置１～８のＯＮ／ＯＦＦ信号）のポート番号「０Ｆ４Ｈ」の出力ポートへの出力処理、特賞信号のポート番号「０Ｆ５Ｈ」の出力ポートへの出力処理、及び、回胴制動信号のポート番号「０Ｆ６Ｈ」の出力ポートへの出力処理がこの順で連続して実行される。本実施形態では、このＯＴＩＣＲ命令を実行することにより、Ｓ２１４４の処理が実行される。 Therefore, when the OTICR command is executed during the test signal output process, the following processes are executed in succession in this order: output of the condition device signal (ON/OFF signal of condition devices 1 to 8) to the output port with port number "0F4H," output of the special prize signal to the output port with port number "0F5H," and output of the reel braking signal to the output port with port number "0F6H." In this embodiment, execution of this OTICR command results in the processing of S2144.
上述した試験信号出力処理において、ＯＴＩＣＲ命令を使用した場合、次のような効果が得られる。ＯＴＩＣＲ命令（一括ポート出力命令）では、上述のように、規定外出力ポート格納領域に格納された試験信号の読み出し処理、読み出された試験信号の対応する出力ポートへの出力処理、出力ポート（ポート番号）の更新処理、出力対象の試験信号の更新処理（規定外出力ポート格納領域内における試験信号の格納領域のアドレス更新処理）、及び、これらの一連の処理を終了するか否かの判定処理（ループ処理）の５つの処理を１つの命令コードで一括して実行することができる。すなわち、本実施形態では、従来、複数種の試験信号を複数種の出力ポートに出力（セット）する処理において、５つの命令コードにより実行されていたこの５つの処理を１つの命令コードで実行することができる。 Using the OTICR instruction in the above-described test signal output process provides the following benefits. As described above, the OTICR instruction (bulk port output instruction) can execute five processes simultaneously with a single instruction code: reading the test signal stored in the non-specified output port storage area; outputting the read test signal to the corresponding output port; updating the output port (port number); updating the test signal to be output (updating the address of the test signal storage area in the non-specified output port storage area); and determining whether to terminate this series of processes (loop processing). In other words, in this embodiment, these five processes, which were previously executed using five instruction codes in the process of outputting (setting) multiple types of test signals to multiple types of output ports, can be executed with a single instruction code.
それゆえ、メインＣＰＵ１０１専用のＯＴＩＣＲ命令を用いて複数種の試験信号の複数種の出力ポートへの出力処理を行うことにより、ソースプログラムの容量（メインＲＯＭ１０２の使用容量）を低減することができる。その結果、メインＲＯＭ１０２内のプログラム領域の空き容量を増やし、ＲＯＭ容量が圧迫されること抑制することができるとともに、処理の高速化も図ることができる。さらに、本実施形態では、メインＲＯＭ１０２の空き容量を増やすことができるので、遊技性能や出玉性能に関するデータやプログラムを格納するための容量を確保することができる。それゆえ、本実施形態では、メインＲＯＭ１０２の増えた空き容量を活用して、遊技性を高めることが可能になる。なお、ＯＴＩＣＲ命令は、上記第１実施形態で説明したポートＩ／ＯマップドＩ／Ｏ形式で、信号をメインＣＰＵ１０１の外部に出力するための「ＯＵＴ」命令の拡張命令である。 Therefore, by using the OTICR instruction dedicated to the main CPU 101 to process the output of multiple types of test signals to multiple types of output ports, it is possible to reduce the size of the source program (the amount of space used by the main ROM 102). As a result, the free space in the program area within the main ROM 102 can be increased, preventing ROM capacity pressure and speeding up processing. Furthermore, in this embodiment, the free space in the main ROM 102 can be increased, ensuring capacity for storing data and programs related to game performance and ball output performance. Therefore, in this embodiment, the increased free space in the main ROM 102 can be utilized to improve gameplay. The OTICR instruction is an extension of the "OUT" instruction for outputting signals external to the main CPU 101 in the port I/O mapped I/O format described in the first embodiment above.
［第２実施形態における各種変形例］
上記第２実施形態では、ＡＲＴ状態に移行すると、ＡＲＴ状態の１ゲーム目にランク決めＡＲＴを行い、ＡＲＴ当籤時のランクを昇格させることとしているが、これに限られるものではなく、ランク決めＡＲＴ（昇格抽籤）は行わないこととしてもよい。この場合には、ＡＲＴ状態中は、ＡＲＴ当籤時のランクから定まる抽籤状態に基づき、各種の抽籤を行うことになる。
[Various Modifications of the Second Embodiment]
In the second embodiment, when the state shifts to the ART state, the rank determination ART is performed in the first game of the ART state, and the rank at the time of the ART winning lottery is promoted, but this is not limited to this, and the rank determination ART (promotion lottery) may not be performed. In this case, during the ART state, various lotteries will be performed based on the lottery state determined from the rank at the time of the ART winning lottery.
また、上記第２実施形態では、各種の抽籤を抽籤用フラグに応じて行うこととしているが、抽籤用フラグは、内部当籤役から決定されるため、各種の抽籤は内部当籤役に応じて行っているということができる。すなわち、主制御回路９０は、内部当籤役に応じて各種の抽籤を行うことができる。 In addition, in the second embodiment, various lotteries are conducted according to lottery flags. However, since the lottery flags are determined by the internal winning combination, it can be said that various lotteries are conducted according to the internal winning combination. In other words, the main control circuit 90 can conduct various lotteries according to the internal winning combination.
また、上記第２実施形態では、ＢＢ終了時にＡＲＴ状態のストックがある場合には（すなわち、ＡＲＴ中ＢＢ終了時には）、遊技状態がＡＲＴ準備中に移行し、その後、ＡＲＴ準備中においてＲＴ状態がＲＴ４状態に移行すると、遊技状態がＡＲＴ状態に移行する。ここで、ＢＢ終了時はＲＴ状態がＲＴ０状態に移行するため、ＡＲＴ準備中は、ＲＴ０状態からＲＴ４状態までＲＴ状態を移行させることになる。このとき、ＲＴ０状態からＲＴ２状態への移行は、押し順ベル当籤時の、押し順ミスに伴い略称「ＲＴ２移行図柄」に係る図柄組合せが停止表示されることで行われるため、主制御回路９０は、ＡＲＴ準備中に押し順ベルに当籤すると、ＲＴ０状態に滞在中は、正解の押し順を報知しない（なお、他のＲＴ状態に滞在中は、正解の押し順を報知することとしてもよく、また、報知しないこととしてもよい）。 In addition, in the second embodiment described above, if there is a stock of ART state at the end of BB (i.e., when BB ends during ART), the game state transitions to ART preparation, and then when the RT state transitions to RT4 during ART preparation, the game state transitions to ART. Here, since the RT state transitions to RT0 at the end of BB, the RT state transitions from RT0 to RT4 during ART preparation. At this time, the transition from RT0 to RT2 is achieved by the stop display of a symbol combination associated with the "RT2 transition symbol" due to a push order error when the push order bell is drawn. Therefore, if the push order bell is drawn during ART preparation, the main control circuit 90 does not announce the correct push order while in RT0 state (note that the correct push order may or may not be announced while in other RT states).
また、上記第２実施形態では、ＡＲＴ準備中にＲＴ状態がＲＴ１状態やＲＴ３状態に移行することがあり、主制御回路９０は、ＡＲＴ準備中にＲＴ状態がＲＴ１状態やＲＴ３状態に移行した場合に、後述する特典を付与することとしてもよい。なお、ＡＲＴ準備中（すなわち、ＲＴ４状態に移行する前）にＲＴ状態がＲＴ１状態に移行する場合としては、ＲＴ０状態からＲＴ１状態に移行する場合と、ＲＴ２状態からＲＴ１状態に移行する場合とがあるが（図１７８参照）、ＲＴ２状態からＲＴ１状態に移行する場合とは、報知された押し順を無視して押し順ミスした場合であるため、主制御回路９０は、ＡＲＴ準備中にＲＴ２状態からＲＴ１状態に移行した場合には特典を付与することなく、ＡＲＴ準備中にＲＴ０状態からＲＴ１状態に移行した場合には特典を付与することとしてもよい（なお、図１８０に示す内部抽籤テーブルでは、ＲＴ０状態では、「Ｆ＿通常リプ」が単独で内部当籤役として決定されることがないが、「Ｆ＿通常リプ」に対して所定の抽籤値を割り振ることで、ＲＴ０状態からＲＴ１状態に移行可能にすることができる）。
また、特典の付与は、ＡＲＴ準備中にＲＴ状態がＲＴ１状態又はＲＴ３状態に移行したことを契機として行うだけでなく、当該契機に加えて（又は代えて）、ＲＴ１状態又はＲＴ３状態中の内部当籤役（抽籤用フラグ）に応じて特典を付与することとしてもよい。例えば、ＲＴ１状態又はＲＴ３状態中は、「Ｆ＿弱チェリプ」が内部当籤役として決定される確率が高く、また、ＲＴ１状態やＲＴ３状態は、固定ゲーム数が消化されるまで継続するため、ＡＲＴ準備中が長引くほど特典付与の期待度を上げることができる。
In addition, in the above second embodiment, the RT state may transition to the RT1 state or the RT3 state during ART preparation, and the main control circuit 90 may be configured to grant a bonus described below when the RT state transitions to the RT1 state or the RT3 state during ART preparation. In addition, there are cases in which the RT state transitions to the RT1 state during ART preparation (i.e., before transitioning to the RT4 state), such as transitioning from the RT0 state to the RT1 state, and transitioning from the RT2 state to the RT1 state (see Figure 178). However, transitioning from the RT2 state to the RT1 state occurs when the notified button press order is ignored and the button press order is incorrect. Therefore, the main control circuit 90 may not award a bonus if the RT2 state transitions to the RT1 state during ART preparation, but may award a bonus if the RT0 state transitions to the RT1 state during ART preparation (in the internal lottery table shown in Figure 180, in the RT0 state, "F_normal lip" is not determined alone as an internal winning role, but by assigning a predetermined lottery value to "F_normal lip", it is possible to transition from the RT0 state to the RT1 state).
Furthermore, the awarding of the bonus is not only triggered by the transition of the RT state to the RT1 state or the RT3 state during ART preparation, but also (or instead of) the awarding of the bonus may be performed according to the internal winning combination (lottery flag) during the RT1 state or the RT3 state. For example, during the RT1 state or the RT3 state, there is a high probability that "F_Weak Cherry" will be determined as the internal winning combination, and since the RT1 state or the RT3 state continues until a fixed number of games are played, the longer the ART preparation period, the higher the expectation of the bonus being awarded.
また、上記第２実施形態では、ＣＺからＡＲＴ状態に移行する場合に、ＣＺの残りゲーム数を保持したままとし、ＡＲＴ状態の終了後に保持した残りゲーム数に対して、ＡＲＴ状態への移行に伴い上乗せされたゲーム数を加算したゲーム数分だけＣＺを行うこととしているが、これに限られるものではない。主制御回路９０は、例えば、ＣＺからＡＲＴ状態に移行する場合にＣＺの残りゲーム数を破棄するとともに、ＡＲＴ状態の終了後には、所定ゲーム数分のＣＺを行うこととしてもよい。この所定ゲーム数は任意であるが、例えば、終了したＡＲＴ状態に用いたランク（当籤時のランクであってもよく、昇格抽籤後のランクであってもよい）に応じて決定することとしてもよい。また、所定ゲーム数を決定するタイミングは、ＣＺからＡＲＴ状態へ移行したタイミング（ＣＺの中断時）であってもよく、また、ランク決めＡＲＴから通常ＡＲＴへ移行したタイミング（ランク決めＡＲＴの終了時）であってもよく、また、ＡＲＴ状態からＣＺへ移行したタイミング（通常ＡＲＴの終了時）であってもよい。 In addition, in the second embodiment described above, when transitioning from the CZ to the ART state, the remaining number of games in the CZ is retained, and after the ART state ends, the CZ is played for the number of games calculated by adding the number of games added upon transition to the ART state to the remaining number of games retained. However, this is not limited to this. For example, the main control circuit 90 may discard the remaining number of games in the CZ when transitioning from the CZ to the ART state, and play a predetermined number of CZ games after the ART state ends. This predetermined number of games is arbitrary, but may be determined, for example, based on the rank used in the ended ART state (which may be the rank at the time of winning the lottery or the rank after the promotion lottery). Furthermore, the timing for determining the predetermined number of games may be the timing of transition from the CZ to the ART state (when the CZ is interrupted), the timing of transition from the rank-determining ART to the regular ART (at the end of the rank-determining ART), or the timing of transition from the ART state to the CZ (at the end of the regular ART).
また、上記第２実施形態及び各種変形例では、遊技機としてパチスロを例に挙げて説明したが、本発明はこれに限定されない。上記第２実施形態及び各種変形例で採用したリール制御に係る特徴や設定変更及び確認に係る特徴などのパチスロ１に特有の特徴以外の特徴は、「パチンコ」と呼ばれる遊技機にも適用可能であり、同様の効果が得られる。例えば、ソースプログラム上における各種プログラム及び抽籤テーブルで適用されているデータ容量の各種節約技術や、メインＣＰＵ１０１専用命令コードを使用した各種処理（Ｑレジスタを用いたアドレスの指定命令、ＣＰＩＲ命令、ＯＴＩＣＲ命令、ＩＮＬＤ命令を用いた各種処理）、規定外ＲＯＭ領域及び規定外ＲＡＭ領域を使用した各種処理などの特徴は、「パチンコ」にも適用可能である。 Furthermore, while the second embodiment and various modified examples above have been described using a pachislot as an example of a gaming machine, the present invention is not limited to this. Features other than those unique to pachislot 1, such as features related to reel control and features related to changing and confirming settings, employed in the second embodiment and various modified examples above, can also be applied to gaming machines known as "pachinko," and similar effects can be obtained. For example, features such as various data capacity saving techniques applied to various programs and lottery tables in the source program, various processes using instruction codes dedicated to the main CPU 101 (address specification instructions using the Q register, various processes using the CPIR instruction, OTICR instruction, and INLD instruction), and various processes using non-standard ROM and non-standard RAM areas can also be applied to "pachinko."
＜第１及び第２実施形態で使用されるソースコード上のラベルの説明＞
上記第１及び第２実施形態のパチスロ１のソースプログラムで使用されているラベルは、所定の法則に従い定義されている。例えば、図６５Ｃに記載のラベル「ｃＰＡ＿ＳＥＧＣＯＭ」等のように先頭文字が小文字「ｃ」であれば、それは定数（ｃｏｎｓｔ、又はｃｏｎｓｔａｎｔの「ｃ」）を表し、図６７に記載のラベル「ｗ１＿ＣＴＲＬ」等のように、先頭文字が小文字「ｗ」であれば、それはメインＲＡＭ１０３（ｗｏｒｋＲＡＭの「ｗ」）を表し、図９５Ａのラベル「ｄＳＤＴＲ＿ＮＲ」のように先頭文字が小文字「ｄ」であれば、それはメインＲＯＭ１０２（ｄａｔａＲＯＭの「ｄ」）を表す。なお、小文字「ｃ」の意味は定数であるため、小文字「ｃ」の使用法が幅広い範囲で適用可能となっている。例えば、図６５Ｃに示すソースコードで説明した例ではラベル「ｃＰＡ＿ＳＥＧＣＯＭ」をアドレス値として使用するが、例えば、図８８に示すソースコードで説明した例のように、ラベル「ｃＥＲＲ＿ＣＲ」を単に数値（この例ではエラーコード値）として使用することもできる。
<Explanation of Labels on Source Code Used in the First and Second Embodiments>
The labels used in the source program of the slot machine 1 of the first and second embodiments are defined according to a predetermined rule. For example, if the first character is a lowercase "c", such as in the label "cPA_SEGCOM" shown in FIG. 65C, it represents a constant (the "c" for const or constant), and if the first character is a lowercase "w", such as in the label "w1_CTRL" shown in FIG. 67, it represents the main RAM 103 (the "w" for workRAM), and if the first character is a lowercase "d", such as in the label "dSDTR_NR" shown in FIG. 95A, it represents the main ROM 102 (the "d" for dataROM). Note that the lowercase "c" means a constant, so the use of the lowercase "c" can be applied in a wide range. For example, in the example described using the source code shown in Figure 65C, the label "cPA_SEGCOM" is used as an address value, but it is also possible to simply use the label "cERR_CR" as a numerical value (in this example, an error code value), as in the example described using the source code shown in Figure 88.
＜第１及び第２実施形態におけるその他の各種変形例＞
上記実施形態のパチスロ１では、様々な特典を付与することとしているが、遊技者に付与する特典は任意である。例えば、遊技者に付与される出玉に関する特典（例えば、ＡＲＴ状態への移行、ＡＲＴ状態の継続期間の上乗せ、ＣＺへの移行、ＣＺの継続期間の上乗せ）だけでなく、出玉以外の特典（例えば、特典映像の開放や、パチスロ１のカスタム開放など）であってもよい。
<Other Variations of the First and Second Embodiments>
In the pachislot 1 of the above embodiment, various benefits are granted, but the benefits granted to the player are arbitrary. For example, the benefits may be not only related to the ball output granted to the player (for example, transition to the ART state, extension of the duration of the ART state, transition to the CZ, extension of the duration of the CZ), but also benefits other than the ball output (for example, unlocking a bonus video, customizing the pachislot 1, etc.).
また、ＡＲＴ状態中（第１実施形態ではＣＴ状態中も含む）に行われる報知の内容は上述した例に限定されず、任意である。例えば、遊技者にとって有利な状態となる特別な図柄組合せが表示される停止操作の順序（押し順）を報知してもよいし、当該図柄組合せが表示されるために必要な停止操作のタイミング（狙うべき図柄）を報知するようにしてもよい。 Furthermore, the content of the notification made during the ART state (including the CT state in the first embodiment) is not limited to the examples described above, and is arbitrary. For example, the order of stop operations (press order) that will display a special symbol combination that is advantageous to the player may be notified, or the timing of the stop operations required to display that symbol combination (the symbol to be aimed for) may be notified.
遊技者にとって有利な状態としては、再遊技に係る内部当籤役の当籤確率は変化しない（又は遊技性に影響を与えない程度の範囲で変化する）が、遊技者にとって有利な停止操作の態様を報知する機能、すなわち、ＡＴ機能が作動する遊技状態であってもよい。また、遊技者にとって有利な状態としては、再遊技に係る内部当籤役の当籤確率が高くなる再遊技高確率状態（リプレイタイム）が作動するとともに、遊技者にとって有利な停止操作の態様を報知する機能が作動する、すなわち、ＡＲＴ機能が作動する遊技状態であってもよい。 A state advantageous to the player may be a gaming state in which the winning probability of the internal lottery role related to replay does not change (or changes to a degree that does not affect gameplay), but a function that notifies the player of a stopping operation mode that is advantageous to the player, i.e., an AT function, is activated. Alternatively, a state advantageous to the player may be a gaming state in which a high replay probability state (replay time) is activated, in which the winning probability of the internal lottery role related to replay is high, and a function that notifies the player of a stopping operation mode that is advantageous to the player, i.e., an ART function, is activated.
また、ＡＲＴ状態の継続期間の管理方法も任意である。例えば、ゲーム数により継続期間を管理することとしてもよく、また、セット数により継続期間を管理することとしてもよく、また、ＡＲＴ状態中に払い出されるメダルの枚数や差枚数により継続期間を管理することとしてもよく、また、ＡＲＴ状態中にメダルの払い出しに影響を与える報知を行った回数（ナビ回数）により継続期間を管理することとしてもよく、また、ＡＲＴ状態中の任意のタイミングで行う継続判定により継続期間を管理することとしてもよく、また、ＡＲＴ状態中に特定の図柄組合せが表示されるとＡＲＴ状態を終了させることとしてもよい。
この場合、上乗せの対象は、ゲーム数、セット数、ナビ回数、差枚数などのようにＡＲＴ状態の継続期間の管理方法によって適宜調整される。
In addition, the method of managing the duration of the ART state is also arbitrary. For example, the duration may be managed by the number of games, or by the number of sets, or by the number of medals paid out during the ART state or the difference in the number of medals, or by the number of times a notification that affects the payout of medals during the ART state (the number of navigations) has been made, or by a continuation determination made at any timing during the ART state, or the ART state may be terminated when a specific symbol combination is displayed during the ART state.
In this case, the target of the addition is adjusted appropriately depending on the method of managing the duration of the ART state, such as the number of games, number of sets, number of navigations, difference in number of coins, etc.
また、ＣＺの継続期間の管理も任意である。ゲーム数により継続期間を管理することとしてもよく、また、セット数により継続期間を管理することとしてもよく、また、ＣＺ中の任意のタイミングで行う継続判定により継続期間を管理することとしてもよく、また、ＣＺ中に特定の図柄組合せが表示されるとＣＺを終了させることとしてもよく、また、ＣＺ中に行ったＡＲＴ抽籤の回数により継続期間を管理することとしてもよく、また、ＣＺ中にＡＲＴ状態に移行した回数により継続期間を管理することとしてもよい。
この場合、上乗せの対象は、ゲーム数、セット数、抽籤回数などのようにＣＺの継続期間の管理方法によって適宜調整される。
The duration of the CZ can also be managed arbitrarily. The duration can be managed by the number of games played, the number of sets, a continuation determination made at any time during the CZ, ending the CZ when a specific symbol combination is displayed during the CZ, the number of ART lotteries performed during the CZ, or the number of transitions to the ART state during the CZ.
In this case, the target of the additional bonus is adjusted appropriately depending on the method of managing the duration of the CZ, such as the number of games, number of sets, number of lotteries, etc.
また、上記実施形態のパチスロ１では、遊技者側から見て、リール表示窓４の左側に設けたサブ表示装置１８において各種表示画面を表示する例を説明したが、本発明はこれに限定されない。例えば、遊技者側から見て、リール表示窓４の右側にも別のサブ表示装置を設け、このサブ表示装置においても各種表示画面を表示する構成にしてもよい。この場合、リール表示窓４の右側に設けられたサブ表示装置の表示面上にタッチセンサを設け、このタッチセンサから出力されるタッチ入力情報に基づいて、当該サブ表示装置の表示画面を切り替える構成にしてもよい。 In addition, in the pachislot 1 of the above embodiment, various display screens are displayed on the sub-display device 18 located to the left of the reel display window 4 as seen from the player's side, but the present invention is not limited to this. For example, another sub-display device may be located to the right of the reel display window 4 as seen from the player's side, and various display screens may also be displayed on this sub-display device. In this case, a touch sensor may be provided on the display surface of the sub-display device located to the right of the reel display window 4, and the display screen of that sub-display device may be switched based on touch input information output from this touch sensor.
また、上記実施形態のパチスロ１では、報知（ＡＲＴ）機能の作動を、メイン（主制御基板７１）側の制御の下に行うこととしているが、これに限られるものではなく、サブ（副制御基板７２）側の制御により報知（ＡＲＴ）機能の作動を行うこととしてもよい。 In addition, in the pachislot 1 of the above embodiment, the alarm (ART) function is operated under the control of the main (main control board 71) side, but this is not limited to this, and the alarm (ART) function may also be operated under the control of the sub (sub control board 72) side.
また、上記実施形態のパチスロ１では、ＣＺやＡＲＴ状態へは、通常状態中に行う移行抽籤に当籤することで移行する。ここで、上記実施形態のパチスロ１では、この移行抽籤に対して設定差を持たせることもあり得るが、この移行抽籤を「設定値に差のない情報」に基づいて行うこととしてもよい。なお、「設定値に差のない情報」とは、内部抽籤処理において全ての設定値において同一の確率で内部当籤役として決定される役（設定不問役）や、全リールの停止時に全ての設定値において同一の確率で表示されることになる図柄組合せ（設定差のない図柄組合せ）を少なくとも含むものである。 Furthermore, in the pachislot 1 of the above embodiment, a transition to the CZ or ART state is made by winning a transition lottery held during the normal state. Here, in the pachislot 1 of the above embodiment, it is possible for a setting difference to be applied to this transition lottery, but this transition lottery may also be made based on "information with no difference in setting values." Note that "information with no difference in setting values" includes at least roles that are determined as internally winning roles with the same probability for all setting values in the internal lottery process (roles that do not matter in setting), and symbol combinations that are displayed with the same probability for all setting values when all reels stop (symbol combinations with no setting difference).
すなわち、上記変形例のパチスロ１では、設定不問役が内部当籤役として決定された場合に、ＣＺやＡＲＴ状態への移行抽籤を行い、設定差のある役（設定差役）が内部当籤役として決定された場合には、ＣＺやＡＲＴ状態への移行抽籤を行わない。また、パチスロ１では、全リールの停止時に設定差のない図柄組合せが表示された場合に、ＣＺやＡＲＴ状態への移行抽籤を行い、設定差のある図柄組合せが表示された場合には、ＣＺやＡＲＴ状態への移行抽籤を行わない。
なお、本明細書において、抽籤を行わないとは、抽籤自体を行わないことだけでなく、抽籤はするものの必ず非当籤となることを含むものである。
That is, in the pachislot 1 of the above-mentioned modified example, when a setting-independent role is determined as the internal winning role, a lottery for transition to the CZ or ART state is conducted, and when a role with a setting difference (setting difference role) is determined as the internal winning role, a lottery for transition to the CZ or ART state is not conducted. Also, in the pachislot 1, when a symbol combination with no setting difference is displayed when all reels are stopped, a lottery for transition to the CZ or ART state is conducted, and when a symbol combination with a setting difference is displayed, a lottery for transition to the CZ or ART state is not conducted.
In this specification, not holding a lottery does not only mean not holding a lottery at all, but also includes holding a lottery but always resulting in a non-winning result.
また、ＣＺやＡＲＴ状態への移行抽籤は、予め定められており一切変動しない完全確率に基づき行われることとしてもよい。「予め定められており一切変動しない完全確率」とは、少なくとも設定値に基づいて変動することのない確率（すなわち、設定値に関わらず当籤する確率が同一の確率）を意味する。
なお、「予め定められており一切変動しない完全確率」として、更に、「設定値に差のない情報」に対して一義的に定められた確率であることを含めることとしてもよい。近年の遊技機では、移行抽籤に当籤し易い状態と当籤し難い状態とを設けることがある。このような場合に、「設定値に差のない情報に対して一義的に定められた確率」で移行抽籤を行う場合には、例えば、設定不問役の当籤時には、いかなる遊技状態であっても同一の確率で当籤する移行抽籤を行うことになる。反対に、「設定値に差のない情報に対して一義的に定められた確率ではない確率（すなわち、変動する確率）」で移行抽籤を行う場合には、例えば、設定不問役の当籤時に、現在の遊技状態に応じた確率で当籤する移行抽籤、すなわち、現在の遊技状態が高確率状態である場合には、高い確率で当籤する移行抽籤を行い、現在の遊技状態が低確率状態である場合には、低い確率で当籤する移行抽籤、を行うことになる。
In addition, the lottery for transitioning to the CZ or ART state may be based on a completely predetermined probability that does not change at all. "A completely predetermined probability that does not change at all" means a probability that does not change at least based on a set value (i.e., a probability that the probability of winning is the same regardless of the set value).
In addition, the "complete probability that is predetermined and does not fluctuate at all" may further include a probability that is uniquely determined for "information with no difference in the setting value." In recent gaming machines, states in which it is easy to win and states in which it is difficult to win are sometimes set in the transition lottery. In such a case, if the transition lottery is conducted with a "probability that is uniquely determined for information with no difference in the setting value," for example, when a setting-independent role is won, the transition lottery will be conducted with the same probability of winning regardless of the gaming state. On the other hand, if the transition lottery is conducted with a "probability that is not uniquely determined for information with no difference in the setting value (i.e., a variable probability)," for example, when a setting-independent role is drawn, the transition lottery will be conducted with a probability that depends on the current game state; that is, if the current game state is a high-probability state, the transition lottery will be conducted with a high probability of winning, and if the current game state is a low-probability state, the transition lottery will be conducted with a low probability of winning.
このように「設定値に差のない情報」に基づいて行う移行抽籤を、設定値に関わらず当籤する確率が同一の確率で行うことで、変形例のパチスロ１では、ＣＺやＡＲＴ状態への移行に関する期待度を各設定値に対して同一にすることができ、出玉性能の差を、設定差のある設定差役の当籤確率に抑えることができる。 In this way, by conducting a transition lottery based on "information with no difference in setting values" with the same probability of winning regardless of the setting value, the modified pachislot 1 can make the expected rate of transition to CZ or ART state the same for each setting value, and can limit differences in ball output performance to the probability of winning for setting difference roles with setting differences.
また、ＣＺやＡＲＴ状態へ移行するための抽籤としては、（１）内部当籤役を決定するための内部抽籤、（２）移行を行うか否かの移行抽籤、（３）移行する場合の移行先を決定するための有利区間種別抽籤の３つの抽籤が考えられる。パチスロ１では、これら３つの抽籤を、それぞれ個別の乱数値を用いて行うこととしてもよく、また、全ての抽籤を共通の乱数値を用いて行うこととしてもよく、また、２つの抽籤を共通の乱数値を用いて行い、残り１つの抽籤を個別の乱数値を用いて行うこととしてもよい。なお、共通の乱数値を用いるとは、例えば、（１）内部抽籤において「０～１２８」の乱数範囲において所定の設定不問役が決定される場合に、（２）「０～６４」を移行抽籤に非当籤の乱数範囲、「６５～１２８」を移行抽籤に当籤の乱数範囲とし、また、（３）「６５～８３」を移行先がＣＺ１である乱数範囲、「８３～９９」を移行先がＣＺ２である乱数範囲、「９９～１１５」を移行先がＣＺ３である乱数範囲、「１１５～１２８」を移行先がＡＲＴ状態である乱数範囲とすることである。言い換えると、一つの抽籤において当籤する乱数範囲の一部に、他の抽籤の抽籤結果を割り当てることである。 In addition, there are three possible lotteries for transitioning to the CZ or ART state: (1) an internal lottery to determine the internal winning combination, (2) a transition lottery to determine whether or not to transition, and (3) a lottery for determining the advantageous zone type to transition to if a transition occurs. In Pachislot 1, these three lotteries may each be conducted using a separate random number value, or all lotteries may be conducted using a common random number value, or two lotteries may be conducted using a common random number value and the remaining lottery may be conducted using a separate random number value. Using a common random number value means, for example, (1) when a predetermined setting non-issue role is determined in the internal lottery within the random number range of "0 to 128," (2) "0 to 64" is set as the non-winning random number range for the transition lottery, and "65 to 128" is set as the winning random number range for the transition lottery, and (3) "65 to 83" is set as the random number range for the transition destination CZ1, "83 to 99" is set as the random number range for the transition destination CZ2, "99 to 115" is set as the random number range for the transition destination CZ3, and "115 to 128" is set as the random number range for the transition destination ART state. In other words, the lottery results of one lottery are assigned to part of the winning random number range in another lottery.
［その他、本発明に係る遊技機の拡張性］
上記第１及び第２実施形態のパチスロ１では、遊技者のメダルの投入操作（すなわち、手持ちのメダルをメダル投入口１４に対して投入する操作、又は、クレジットされたメダルをＭＡＸベットボタン１５ａ或いは１ベットボタン１５ｂを操作して投入する操作）により遊技が開始され、遊技が終了したときにメダルの払い出しがある場合には、ホッパー装置５１を駆動してメダル払出口２４からメダルが払い出され、又は、クレジットされる形態について説明したが、本発明はこれに限定されるものではない。
[Others, expandability of the gaming machine according to the present invention]
In the pachislot 1 of the first and second embodiments described above, the game begins when the player inserts a medal (i.e., inserting a medal they have in hand into the medal insertion port 14, or inserting a credited medal by operating the MAX BET button 15a or 1 BET button 15b), and if a medal is to be paid out when the game ends, the hopper device 51 is driven to pay out or credit the medal from the medal payout port 24, but the present invention is not limited to this.
例えば、遊技者によって遊技に必要な遊技媒体が投入され、それに基づいて遊技が行われ、その遊技の結果に基づいて特典が付与される（例えば、メダルが払い出される）形態の全てに対して、本発明を適用することができる。すなわち、物理的な遊技者の動作によって遊技媒体が投入され（掛けられ）、遊技媒体が払い出される形態のみならず、主制御回路９０（主制御基板７１）自体が、遊技者が保有する遊技媒体を電磁的に管理し、メダルレスで遊技を可能にする形態であってもよい。なお、この場合、遊技者が保有する遊技媒体を電磁的に管理するのは、主制御回路９０（主制御基板７１）に装着され（接続され）且つ遊技媒体を管理する遊技媒体管理装置であってもよい。 For example, the present invention can be applied to all types of gaming in which a player inserts the gaming media required for a game, plays the game based on that, and awards a bonus (e.g., medals are paid out) based on the results of that game. In other words, in addition to types in which gaming media are inserted (bet) and gaming media are paid out through the physical actions of the player, the present invention may also be applied to types in which the main control circuit 90 (main control board 71) itself electromagnetically manages the gaming media owned by the player, allowing for medal-free gaming. In this case, the device that electromagnetically manages the gaming media owned by the player may be a gaming media management device that is attached (connected) to the main control circuit 90 (main control board 71) and manages the gaming media.
この場合、遊技媒体管理装置は、ＲＯＭ及びＲＷＭ（あるいは、ＲＡＭ）を有し、遊技機に設けられる装置であって、図示しない外部の遊技媒体取扱装置と所定のインターフェースを介して双方向通信可能に接続されるものであり、遊技媒体の貸出動作（すなわち、遊技者が遊技媒体の投入操作を行う上で、必要な遊技媒体を提供する動作）或いは遊技媒体の払い出しに係る役に入賞（当該役が成立）した場合における遊技媒体の払出動作（すなわち、遊技者に対して遊技媒体の払い出しを行う上で、必要な遊技媒体を獲得させる動作）、又は、遊技の用に供する遊技媒体を電磁的に記録する動作を行い得るものとすればよい。また、遊技媒体管理装置は、実際の遊技媒体数の管理のみならず、例えば、その遊技媒体数の管理結果に基づいて、保有する遊技媒体数を表示する保有遊技媒体数表示装置（不図示）をパチスロ１の前面に設け、この保有遊技媒体数表示装置に表示される遊技媒体数を管理するものであってもよい。すなわち、遊技媒体管理装置は、遊技者が遊技の用に供することができる遊技媒体の総数を電磁的方法により記録し、表示することができるものとすればよい。 In this case, the gaming media management device is a device equipped with ROM and RWM (or RAM) and installed in the gaming machine. It is connected to an external gaming media handling device (not shown) via a specified interface for two-way communication, and can perform the following operations: lending gaming media (i.e., providing the gaming media necessary for the player to insert gaming media); paying out gaming media when a winning combination related to the payout of gaming media is achieved (i.e., allowing the player to obtain the gaming media necessary for the payout of gaming media); or electromagnetically recording gaming media used for gaming. Furthermore, the gaming media management device may not only manage the actual number of gaming media, but may also manage the number of gaming media displayed on an owned gaming media number display device (not shown) installed on the front of the pachislot 1, which displays the number of owned gaming media based on the management results of the number of gaming media. In other words, the gaming media management device should be able to electromagnetically record and display the total number of gaming media that a player can use for gaming.
また、この場合、遊技媒体管理装置は、遊技者が、記録された遊技媒体数を示す信号を、外部の遊技媒体取扱装置に対して自由に送信させることができる性能（機能）を有することが望ましい。また、遊技媒体管理装置は、遊技者が直接操作する場合以外の場合には、記録された遊技媒体数を減ずることができない性能を有することが望ましい。また、遊技媒体管理装置と外部の遊技媒体取扱装置との間に外部接続端子板（不図示）が設けられる場合には、遊技媒体管理装置は、その外部接続端子板を介してでなければ、遊技者が、記録された遊技媒体数を示す信号を送信できない性能を有することが望ましい。 In this case, it is desirable that the gaming media management device have the capability (function) to allow the player to freely send a signal indicating the number of recorded gaming media to an external gaming media handling device. It is also desirable that the gaming media management device have the capability to prevent the number of recorded gaming media from being reduced unless the player directly operates it. Furthermore, if an external connection terminal board (not shown) is provided between the gaming media management device and the external gaming media handling device, it is desirable that the gaming media management device have the capability to prevent the player from sending a signal indicating the number of recorded gaming media except via that external connection terminal board.
遊技機には、上記の他、遊技者が操作可能な貸出操作手段、返却（精算）操作手段、外部接続端子板が設けられ、遊技媒体取扱装置には、紙幣等の有価価値の投入口、記録媒体（例えばＩＣカード）の挿入口、携帯端末から電子マネー等の入金を行うための非接触通信アンテナ等、その他貸出操作手段、返却操作手段等の各種操作手段、遊技媒体取扱装置側外部接続端子板が設けられるようにしてもよい（いずれも不図示）。 In addition to the above, the gaming machine may be equipped with a player-operable lending operation means, a return (settlement) operation means, and an external connection terminal board, while the gaming media handling device may be equipped with an insertion slot for valuables such as banknotes, an insertion slot for recording media (e.g., IC cards), a contactless communication antenna for depositing electronic money from a mobile terminal, and various other operation means such as a lending operation means, a return operation means, and an external connection terminal board on the gaming media handling device side (all not shown).
その際の遊技の流れとしては、例えば、遊技者が遊技媒体取扱装置に対し、上記いずれかの方法で有価価値を入金し、上記いずれかの貸出操作手段の操作に基づいて所定数の有価価値を減算し、遊技媒体取扱装置から遊技媒体管理装置に対し、減算した有価価値に対応する遊技媒体を増加させる。そして、遊技者は遊技を行い、さらに遊技媒体が必要な場合には上記操作を繰り返し行う。その後、遊技の結果、所定数の遊技媒体を獲得し、遊技を終了する際には、上記いずれかの返却操作手段を操作することにより遊技媒体管理装置から遊技媒体取扱装置に対し、遊技媒体数を送信し、遊技媒体取扱装置はその遊技媒体数を記録した記録媒体を排出する。また、遊技媒体管理装置は遊技媒体数を送信したときに、自身が記憶する遊技媒体数をクリアする。遊技者は排出された記録媒体を景品交換するために景品カウンター等に持って行くか、又は、記録された遊技媒体に基づいて他の遊技台で遊技を行うために遊技台を移動する。 The game flow in this case is as follows: the player deposits valuable material into the gaming media handling device using one of the methods described above, subtracts a predetermined amount of valuable material by operating one of the rental operation means described above, and then adds gaming media corresponding to the subtracted value to the gaming media management device from the gaming media handling device. The player then plays the game and repeats the above operation if more gaming media are needed. After that, the player acquires a predetermined number of gaming media as a result of playing. When the player finishes playing, he or she operates one of the return operation means described above, which causes the gaming media management device to transmit the number of gaming media to the gaming media handling device, and the gaming media handling device ejects a recording medium recording that number of gaming media. Furthermore, when the gaming media management device transmits the number of gaming media, it clears the number of gaming media stored in its memory. The player then takes the ejected recording medium to a prize counter or the like to exchange it for a prize, or moves to another gaming machine based on the recorded gaming media.
なお、上記例では、遊技媒体管理装置から全遊技媒体数を遊技媒体取扱装置に対して送信したが、遊技機又は遊技媒体取扱装置側で遊技者が所望する遊技媒体数のみを送信し、遊技者が所持する遊技媒体を分割して処理することとしてもよい。また、上記例では、遊技媒体取扱装置が記録媒体を排出することとしたが、現金又は現金等価物を排出するようにしてもよいし、携帯端末等に記憶させるようにしてもよい。また、遊技媒体取扱装置は遊技場の会員記録媒体を挿入可能とし、遊技媒体を会員記録媒体に貯留して、後日、該貯留された遊技媒体を用いて再遊技可能とするようにしてもよい。 In the above example, the gaming media management device transmitted the total number of gaming media to the gaming media handling device, but the gaming machine or gaming media handling device may transmit only the number of gaming media desired by the player, and the gaming media held by the player may be divided and processed. Also, in the above example, the gaming media handling device dispenses the recording medium, but it may also dispense cash or cash equivalents, or store the information on a mobile terminal, etc. Furthermore, the gaming media handling device may be configured to allow insertion of an amusement center's membership recording medium, and the gaming media may be stored on the member recording medium, allowing the stored gaming media to be used again at a later date.
また、遊技機又は遊技媒体取扱装置において、図示しない所定の操作手段を操作することにより遊技媒体取扱装置又は遊技媒体管理装置に対し、遊技媒体又は有価価値のデータ通信をロックするロック操作を実行可能としてもよい。その際には、ワンタイムパスワード等の遊技者にしか知り得ない情報を設定することや遊技機又は遊技媒体取扱装置に設けられた撮像手段により遊技者を記憶するようにしてもよい。 Furthermore, by operating a predetermined operating means (not shown) in the gaming machine or gaming media handling device, a locking operation may be performed on the gaming media handling device or gaming media management device to lock data communication of gaming media or valuables. In this case, information known only to the player, such as a one-time password, may be set, or the player may be recorded using imaging means provided in the gaming machine or gaming media handling device.
なお、遊技媒体管理装置は、上述のように、メダルレスでのみ遊技を可能とするものであってもよいし、物理的な遊技者の動作によって遊技媒体が投入され（掛けられ）、遊技媒体が払い出される形態、及び、メダルレスで遊技を可能とする形態の両方の形態で遊技を可能とするものであってもよい。後者の場合には、遊技媒体管理装置が、上述のセレクタ６６やホッパー装置５１を直接的に制御する方式を採用することもできるし、これらが主制御回路９０（主制御基板７１）によって制御され、その制御結果が送信されることに基づいて、遊技者が遊技の用に供することができる遊技媒体の総数を電磁的方法により記録し且つ表示する制御を行い得る方式を採用することもできる。 As mentioned above, the gaming media management device may be one that allows only medal-less play, or one that allows play in both medal-less and medal-less modes, where gaming media are inserted (bet) and paid out by the player's physical actions. In the latter case, the gaming media management device may directly control the selector 66 and hopper device 51 described above, or it may control these via the main control circuit 90 (main control board 71), and electromagnetically record and display the total number of gaming media available for the player to use in play based on the control results transmitted.
また、上記例では、遊技媒体管理装置を、パチスロ１に適用する場合について説明しているが、例えば、遊技球を用いるスロットマシンや封入式遊技機においても同様に遊技媒体管理装置を設け、遊技者の遊技媒体が管理されるようにすることもできる。 In addition, while the above example describes the application of the gaming media management device to a pachislot 1, it is also possible to similarly install a gaming media management device in, for example, a slot machine that uses gaming balls or an enclosed gaming machine, so that the player's gaming media can be managed.
上述した遊技媒体管理装置を設けた場合には、遊技媒体が物理的に遊技に供される場合に比べて、遊技機内部のセレクタ６６やホッパー装置５１などの装置を減らすことができ、遊技機の原価及び製造コストを削減できるのみならず、遊技者が直接遊技媒体に接触しないようにすることもでき、遊技環境が改善され、騒音も減らすことができるとともに、装置を減らしたことにより遊技機の消費電力を減らすことも可能になる。また、上述した遊技媒体管理装置を設けた場合には、遊技媒体や遊技媒体の投入口や払出口を介した不正行為を防止することができる。すなわち、上述した遊技媒体管理装置を設けた場合には、遊技機をとりまく種々の環境を改善可能な遊技機を提供することが可能になる。 When the above-described gaming media management device is installed, it is possible to reduce the number of devices inside the gaming machine, such as the selector 66 and hopper device 51, compared to when gaming media are physically provided for play. This not only reduces the cost and manufacturing costs of the gaming machine, but also prevents players from directly coming into contact with the gaming media, improving the gaming environment and reducing noise. Furthermore, by reducing the number of devices, it is possible to reduce the power consumption of the gaming machine. Furthermore, when the above-described gaming media management device is installed, it is possible to prevent fraudulent activities involving gaming media and their insertion and withdrawal slots. In other words, when the above-described gaming media management device is installed, it is possible to provide a gaming machine that can improve various aspects of the gaming machine's environment.
＜付記（本発明のまとめ）＞
［第１の遊技機］
従来、上述した構成の遊技機において、電断時にＲＡＭに記憶されているデータのチェックサムを求め、電源復帰時に、電断時に求めたチェックサムの判定処理を行う遊技機が知られている（例えば、特開２００９－０１１３７５号公報参照）。特開２００９－０１１３７５号公報の遊技機では、電源復帰時のチェックサムの判定処理において、電源復帰時に求めたチェックサムが電断時に求めたチェックサムが一致しない場合にエラー報知が行われる。
<Summary of the invention>
[First gaming machine]
Conventionally, there has been known a gaming machine having the above-described configuration that calculates a checksum of data stored in RAM when power is interrupted, and performs a process of determining the checksum calculated when power is restored when power is restored (see, for example, Japanese Patent Application Laid-Open No. 2009-011375). In the gaming machine disclosed in Japanese Patent Application Laid-Open No. 2009-011375, an error is reported if the checksum calculated when power is restored does not match the checksum calculated when power was interrupted during the process of determining the checksum when power is restored.
ところで、従来、上述した遊技機特有の制限として、主制御回路のプログラム容量が、規則により小容量に制限されている。さらに、近年、遊技性の複雑化により主制御回路のＲＯＭの容量が圧迫されており、主制御回路で管理する遊技性以外の処理プログラムやテーブルなどの容量削減が求められている。 However, one of the limitations inherent to gaming machines mentioned above is that regulations have traditionally limited the program capacity of the main control circuit to a small capacity. Furthermore, in recent years, the increasing complexity of gameplay has placed pressure on the ROM capacity of the main control circuit, creating a need to reduce the capacity of processing programs and tables other than gameplay managed by the main control circuit.
本発明は、上記第１の課題を解決するためになされたものであり、本発明の第１の目的は、主制御回路で管理する遊技性以外の処理プログラムやテーブルなどの容量を削減して主制御回路のＲＯＭの空き容量を増やし、該増えた容量分のＲＯＭの空き領域を利用して遊技性を高めることが可能な遊技機を提供することである。 The present invention was made to solve the first problem mentioned above, and its first objective is to provide a gaming machine that can increase the free space in the ROM of the main control circuit by reducing the capacity of processing programs, tables, and other items not related to gameplay that are managed by the main control circuit, and then use the increased free space in the ROM to enhance gameplay.
上記第１の課題を解決するために、本発明では、以下のような構成の第１の遊技機を提供する。 To solve the first problem above, the present invention provides a first gaming machine having the following configuration.
遊技動作を制御するための演算処理を行う演算処理手段（例えば、メインＣＰＵ１０１）と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第１記憶手段（例えば、メインＲＯＭ１０２）と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第２記憶手段（例えば、メインＲＡＭ１０３）と、
電源電圧を供給する電源供給手段（例えば、電源基板５３ｂ及びスイッチングレギュレータ９４）と、
前記電源電圧が予め定められた起動電圧値（例えば、１０Ｖ）を上回った場合に、前記演算処理手段に起動信号を出力する起動手段（例えば、電源管理回路９３のリセット信号の出力処理）と、
前記電源電圧が予め定められた停電電圧値（例えば、１０．５Ｖ）を下回った場合に、前記演算処理手段に停電信号を出力する停電手段（例えば、電源管理回路９３の電断検知信号の出力処理）と、を備え、
前記演算処理手段は、
演算処理の結果に対応するデータを格納するフラグレジスタ（例えば、フラグ・レジスタＦ）と、
前記停電手段が前記停電信号を出力したことを契機として、前記第２記憶手段内の所定格納領域（例えば、遊技用ＲＡＭ領域）に記憶された全ての情報を累積加算してサム値を算出するサム値算出手段（例えば、チェックサム生成処理）と、
前記起動手段が前記起動信号を出力したことを契機として、直近の電断発生時に前記サム値算出手段により生成された前記サム値から、前記所定格納領域に記憶された情報を順次減算するサム値減算手段（例えば、サムチェック処理中のＳ１２２～Ｓ１３１）と、
前記所定格納領域に記憶された全ての情報に対して、前記サム値減算手段による減算処理が終了したときに、前記フラグレジスタ内の所定のビット領域（例えば、ゼロフラグ）にセットされた減算結果に対応するデータに基づいて、異常の発生の有無を判定するサム値判定手段（例えば、サムチェック処理中のＳ１３４）と、を有する
ことを特徴とする遊技機。
A calculation processing means (for example, a main CPU 101) for performing calculation processing to control game operations;
a first storage means (e.g., a main ROM 102) that stores information necessary for the execution of the arithmetic processing by the arithmetic processing means;
a second storage means (e.g., a main RAM 103) for storing information necessary for the execution of the arithmetic processing by the arithmetic processing means;
a power supply unit (for example, a power supply board 53b and a switching regulator 94) for supplying a power supply voltage;
a start-up means (for example, outputting a reset signal of the power supply management circuit 93) that outputs a start-up signal to the arithmetic processing means when the power supply voltage exceeds a predetermined start-up voltage value (for example, 10 V);
When the power supply voltage falls below a predetermined power failure voltage value (for example, 10.5 V), a power failure means (for example, an output process of a power failure detection signal of the power supply management circuit 93) outputs a power failure signal to the arithmetic processing means.
The arithmetic processing means
a flag register (e.g., flag register F) that stores data corresponding to the result of the arithmetic processing;
When the power failure means outputs the power failure signal, a checksum calculation means (e.g., a checksum generation process) accumulates and adds all the information stored in a predetermined storage area (e.g., a gaming RAM area) in the second storage means to calculate a checksum value;
When the activation means outputs the activation signal, a sum value subtraction means (for example, S122 to S131 during the sum check process) sequentially subtracts the information stored in the specified storage area from the sum value generated by the sum value calculation means at the time of the most recent power outage;
A gaming machine characterized by having a sum value determination means (e.g., S134 during sum check processing) that determines whether or not an abnormality has occurred based on data corresponding to the subtraction result set in a specified bit area (e.g., a zero flag) in the flag register when the subtraction process by the sum value subtraction means is completed for all information stored in the specified storage area.
また、前記本発明の第１の遊技機では、前記サム値算出手段は、前記所定格納領域に記憶された情報を加算するときに、特定の命令（例えば、ＰＯＰ命令）を実行することにより、連続して記憶された２バイト分の情報を取得して加算するとともに、前記情報の読み出し開始アドレスの情報を２バイト分更新し、
前記サム値減算手段は、電断発生時に生成された前記サム値から前記所定格納領域に記憶された情報を減算するときに、前記特定の命令を実行することにより、連続して記憶された２バイト分の情報を取得して減算するとともに、前記情報の読み出し開始アドレスの情報を２バイト分更新するようにしてもよい。
In the first gaming machine of the present invention, when adding up the information stored in the predetermined storage area, the sum value calculation means executes a specific command (e.g., a POP command) to acquire and add two bytes of consecutively stored information, and also updates the information of the read start address of the information by two bytes;
When subtracting the information stored in the specified storage area from the sum value generated when a power outage occurs, the sum value subtraction means may execute the specific command to obtain and subtract two bytes of consecutively stored information, and may also update the information at the start address of reading the information by two bytes.
さらに、前記本発明の第１の遊技機では、前記演算処理手段は、前記第２記憶手段の前記所定格納領域のアドレスを設定可能なスタックポインタを有し、
前記サム値算出手段が前記所定格納領域に記憶された情報を加算するときに実行する前記特定の命令は、前記スタックポインタを操作するための専用命令（例えば、ＰＯＰ命令）であるようにしてもよい。
Furthermore, in the first gaming machine of the present invention, the arithmetic processing means has a stack pointer capable of setting an address of the predetermined storage area of the second storage means,
The specific instruction executed by the sum value calculation means when adding the information stored in the specified storage area may be a dedicated instruction for manipulating the stack pointer (e.g., a POP instruction).
上記構成の本発明の第１の遊技機によれば、遊技性以外の処理プログラムやテーブルなどの容量を削減して主制御回路のＲＯＭ（第１記憶手段）の空き容量を増やし、該増えた容量分のＲＯＭの空き領域を利用して遊技性を高めることができる。 With the first gaming machine of the present invention configured as described above, the capacity of processing programs, tables, and other items not related to gameplay can be reduced, increasing the free space in the ROM (first storage means) of the main control circuit, and the increased free space in the ROM can be used to enhance gameplay.
［第２～第５の遊技機］
従来、上述した構成の遊技機において、スタックポインタを操作命令で使用して、数値データを処理する主制御装置が搭載された遊技機が提案されている（例えば、特開２００５－２３７７３７号公報参照）。
[Second to fifth gaming machines]
Conventionally, a gaming machine with the above-described configuration has been proposed that is equipped with a main control device that processes numerical data using a stack pointer in an operation command (see, for example, Japanese Patent Application Laid-Open No. 2005-237737).
ところで、従来、上述した遊技機特有の制限として、主制御回路のプログラム容量が、規則により小容量に制限されている。さらに、近年、遊技性の複雑化により主制御回路のＲＯＭの容量が圧迫されており、主制御回路で管理する処理プログラムやテーブルなどの容量削減が求められている。 However, one of the limitations inherent to gaming machines mentioned above is that regulations have traditionally limited the program capacity of the main control circuit to a small capacity. Furthermore, in recent years, the increasing complexity of gameplay has placed pressure on the ROM capacity of the main control circuit, creating a need to reduce the capacity of the processing programs and tables managed by the main control circuit.
本発明は、上記第２の課題を解決するためになされたものであり、本発明の第２の目的は、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のＲＯＭの空き容量を増やし、該増えた容量分のＲＯＭの空き領域を利用して遊技性を高めることが可能な遊技機を提供することである。 The present invention was made to solve the second problem mentioned above, and its second object is to provide a gaming machine that can increase the free space in the ROM of the main control circuit by reducing the capacity of the processing programs, tables, etc. managed by the main control circuit, and can utilize the increased free space in the ROM to improve playability.
上記第２の課題を解決するために、本発明では、以下のような構成の第２の遊技機を提供する。 To solve the second problem above, the present invention provides a second gaming machine configured as follows:
遊技動作を制御するための演算処理を行う演算処理手段（例えば、メインＣＰＵ１０１）と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第１記憶手段（例えば、メインＲＯＭ１０２）と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第２記憶手段（例えば、メインＲＡＭ１０３）と、を備え、
前記演算処理手段は、
前記演算処理手段による前記演算処理の実行時にデータが格納される汎用レジスタと、
前記演算処理手段による前記演算処理の実行時にデータが格納される専用レジスタと、
前記演算処理手段による前記演算処理の実行時にデータが格納され、該格納されたデータにより前記第１記憶手段又は前記第２記憶手段内のアドレスの一部を指定可能な拡張レジスタ（例えば、Ｑレジスタ）と、を有し、
前記演算処理手段は、前記拡張レジスタを用いて前記第２記憶手段内のアドレス指定を行うことができる所定の命令（例えば、「ＢＩＴＱ」命令、「ＳＥＴＱ」命令、「ＬＤＱ」命令等）を実行可能である
ことを特徴とする遊技機。
A calculation processing means (for example, a main CPU 101) for performing calculation processing to control game operations;
a first storage means (e.g., a main ROM 102) that stores information necessary for the execution of the arithmetic processing by the arithmetic processing means;
a second storage means (e.g., a main RAM 103) for storing information necessary for the execution of the arithmetic processing by the arithmetic processing means;
The arithmetic processing means
a general-purpose register in which data is stored when the arithmetic processing means executes the arithmetic processing;
a dedicated register in which data is stored when the arithmetic processing means executes the arithmetic processing;
an extension register (e.g., a Q register) in which data is stored when the arithmetic processing is executed by the arithmetic processing means, and which is capable of specifying a part of an address in the first storage means or the second storage means by the stored data;
The arithmetic processing means is capable of executing predetermined instructions (e.g., "BITQ" instruction, "SETQ" instruction, "LDQ" instruction, etc.) that can specify an address within the second storage means using the extension register.
また、前記本発明の第２の遊技機では、前記拡張レジスタで指定可能な前記アドレスの一部が、前記アドレスを構成する上位側のアドレス値であるようにしてもよい。 Furthermore, in the second gaming machine of the present invention, part of the address that can be specified by the extension register may be the upper address value that constitutes the address.
また、上記第２の課題を解決するために、本発明では、以下のような構成の第３の遊技機を提供する。 Furthermore, to solve the second problem above, the present invention provides a third gaming machine having the following configuration.
遊技媒体の投入操作を検出する投入操作検出手段（例えば、ＢＥＴスイッチ７７）と、
前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段（例えば、スタートスイッチ７９）と、
前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段（例えば、内部抽籤処理）と、
複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段（例えば、３つのリール３Ｌ，３Ｃ，３Ｒ）と、
遊技者による停止操作の検出を行う停止操作検出手段（例えば、ストップスイッチ基板８０）と、
前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段（例えば、リール停止制御処理）と、
前記停止制御手段による前記表示列の停止動作を制御するための演算処理を行う演算処理手段（例えば、メインＣＰＵ１０１）と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第１記憶手段（例えば、メインＲＯＭ１０２）と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第２記憶手段（例えば、メインＲＡＭ１０３）と、を備え、
前記演算処理手段は、
前記演算処理手段による前記演算処理の実行時にデータが格納される汎用レジスタと、
前記演算処理手段による前記演算処理の実行時にデータが格納される専用レジスタと、
前記演算処理手段による前記演算処理の実行時にデータが格納され、該格納されたデータにより前記第１記憶手段又は前記第２記憶手段内のアドレスの一部を指定可能な拡張レジスタ（例えば、Ｑレジスタ）と、を有し、
前記演算処理手段は、
前記表示列の停止状態をチェックする処理において、
前記拡張レジスタを用いて前記第２記憶手段内のアドレス指定を行うことができる所定の読み出し命令（例えば、「ＬＤＱ」命令）を実行して、前記第２記憶手段に記憶されている所定の前記表示列の変動表示の状態を示す情報を読み出し、
次いで、前記拡張レジスタを用いて前記第２記憶手段内のアドレス指定を行うことができる所定の論理和演算命令（例えば、「ＯＲＱ」命令）を実行して、前記第２記憶手段に記憶されている他の一つの表示列の変動表示の状態を示す情報を読み出すとともに、当該情報と、前記所定の前記表示列の変動表示の状態を示す情報との論理和演算を行い、
その後、前記所定の論理和演算命令の実行を繰り返して、論理和演算の結果と、残りの各表示列の変動表示の状態を示す情報との論理和演算を繰り返し、全ての表示列に対する論理和演算が終了した際に得られる演算和演算の結果に基づいて、全ての表示列が停止状態にあるか否かを判定する
ことを特徴とする遊技機。
a deposit operation detection means (e.g., a BET switch 77) for detecting the deposit operation of a gaming medium;
a start operation detection means (e.g., a start switch 79) for detecting a start operation by a player after the input operation detection means detects the input operation;
an internal lottery combination determination means (for example, an internal lottery process) that determines an internal lottery combination with a predetermined probability based on the detection of a start operation by the start operation detection means;
a variable display means (e.g., three reels 3L, 3C, and 3R) including a plurality of display columns, which displays symbols provided on each display column in a variable manner based on the detection of a start operation by the start operation detection means;
A stop operation detection means (for example, a stop switch board 80) for detecting a stop operation by a player;
A stop control means (for example, a reel stop control process) that stops the variable display of the symbols based on the determination result of the internal winning combination determination means and the detection of a stop operation by the stop operation detection means;
a calculation processing means (e.g., a main CPU 101) for performing calculation processing to control the stop operation of the display column by the stop control means;
a first storage means (e.g., a main ROM 102) that stores information necessary for the execution of the arithmetic processing by the arithmetic processing means;
a second storage means (e.g., a main RAM 103) for storing information necessary for the execution of the arithmetic processing by the arithmetic processing means;
The arithmetic processing means
a general-purpose register in which data is stored when the arithmetic processing means executes the arithmetic processing;
a dedicated register in which data is stored when the arithmetic processing means executes the arithmetic processing;
an extension register (e.g., a Q register) in which data is stored when the arithmetic processing is executed by the arithmetic processing means, and which is capable of specifying a part of an address in the first storage means or the second storage means by the stored data;
The arithmetic processing means
In the process of checking the stop state of the display column,
Execute a predetermined read command (e.g., an "LDQ" command) that can specify an address in the second storage means using the extension register to read information that indicates the state of the variable display of the predetermined display column stored in the second storage means;
Next, a predetermined OR instruction (for example, an ORQ instruction) capable of specifying an address in the second storage means is executed using the extension register, to read out information indicating the state of the variable display of another display column stored in the second storage means, and to perform a logical OR operation between the information and the information indicating the state of the variable display of the predetermined display column;
Thereafter, the execution of the predetermined logical sum operation command is repeated, and the logical sum operation is repeated between the result of the logical sum operation and the information indicating the state of the variable display of each of the remaining display columns, and based on the result of the logical sum operation obtained when the logical sum operation for all display columns has been completed, it is determined whether or not all display columns are in a stopped state.
また、前記本発明の第３の遊技機では、前記拡張レジスタで指定可能な前記アドレスの一部が、前記アドレスを構成する上位側のアドレス値であるようにしてもよい。 Furthermore, in the third gaming machine of the present invention, part of the address that can be specified by the extension register may be the upper address value that constitutes the address.
また、上記第２の課題を解決するために、本発明では、以下のような構成の第４の遊技機を提供する。 Furthermore, to solve the second problem above, the present invention provides a fourth gaming machine having the following configuration.
遊技媒体の投入操作を検出する投入操作検出手段（例えば、ＢＥＴスイッチ７７）と、
前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段（例えば、スタートスイッチ７９）と、
前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段（例えば、内部抽籤処理）と、
複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段（例えば、３つのリール３Ｌ，３Ｃ，３Ｒ）と、
遊技者による停止操作の検出を行う停止操作検出手段（例えば、ストップスイッチ基板８０）と、
前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段（例えば、リール停止制御処理）と、
前記内部当籤役決定手段による前記内部当籤役の決定動作を制御するための演算処理を行う演算処理手段（例えば、メインＣＰＵ１０１）と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第１記憶手段（例えば、メインＲＯＭ１０２）と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第２記憶手段（例えば、メインＲＡＭ１０３）と、を備え、
前記演算処理手段は、
前記演算処理手段による前記演算処理の実行時にデータが格納される汎用レジスタと、
前記演算処理手段による前記演算処理の実行時にデータが格納される専用レジスタと、
前記演算処理手段による前記演算処理の実行時にデータが格納され、該格納されたデータにより前記第１記憶手段又は前記第２記憶手段内のアドレスの一部を指定可能な拡張レジスタ（例えば、Ｑレジスタ）と、を有し、
前記内部当籤役決定手段により決定される前記内部当籤役には、特典付与に係る内部当籤役が決定される期待値を調整するための設定値に応じて当籤確率が変化する設定別内部当籤役が設けられ、
前記演算処理手段は、
前記内部当籤役を決定する処理において、
前記拡張レジスタを用いて前記第２記憶手段内のアドレス指定を行うことができる所定の加算命令（例えば、「ＡＤＤＱ」命令）を実行することにより、抽籤対象となる前記設定別内部当籤役の設定値毎の抽籤値が格納された領域の先頭アドレスに現在の設定値を加算して、現在の設定値に対応付けられた前記設定別内部当籤役の抽籤値が格納されたアドレスを指定し、当該抽籤値を取得する
ことを特徴とする遊技機。
a deposit operation detection means (e.g., a BET switch 77) for detecting the deposit operation of a gaming medium;
a start operation detection means (e.g., a start switch 79) for detecting a start operation by a player after the input operation detection means detects the input operation;
an internal lottery combination determination means (for example, an internal lottery process) that determines an internal lottery combination with a predetermined probability based on the detection of a start operation by the start operation detection means;
a variable display means (e.g., three reels 3L, 3C, and 3R) including a plurality of display columns, which displays symbols provided on each display column in a variable manner based on the detection of a start operation by the start operation detection means;
A stop operation detection means (for example, a stop switch board 80) for detecting a stop operation by a player;
A stop control means (for example, a reel stop control process) that stops the variable display of the symbols based on the determination result of the internal winning combination determination means and the detection of a stop operation by the stop operation detection means;
A calculation processing means (for example, the main CPU 101) that performs calculation processing for controlling the determination operation of the internal winning combination by the internal winning combination determination means;
a first storage means (e.g., a main ROM 102) that stores information necessary for the execution of the arithmetic processing by the arithmetic processing means;
a second storage means (e.g., a main RAM 103) for storing information necessary for the execution of the arithmetic processing by the arithmetic processing means;
The arithmetic processing means
a general-purpose register in which data is stored when the arithmetic processing means executes the arithmetic processing;
a dedicated register in which data is stored when the arithmetic processing means executes the arithmetic processing;
an extension register (e.g., a Q register) in which data is stored when the arithmetic processing is executed by the arithmetic processing means, and which is capable of specifying a part of an address in the first storage means or the second storage means by the stored data;
The internal winning combination determined by the internal winning combination determining means includes a setting-specific internal winning combination whose winning probability changes according to a setting value for adjusting an expected value for determining an internal winning combination related to the awarding of a special benefit;
The arithmetic processing means
In the process of determining the internal winning combination,
A gaming machine characterized by the fact that, by executing a predetermined addition instruction (e.g., an "ADDQ" instruction) that can specify an address within the second storage means using the extension register, the current setting value is added to the top address of an area in which lottery values for each setting value of the setting-specific internal lottery role to be lotteryed are stored, the address in which the lottery value of the setting-specific internal lottery role associated with the current setting value is stored is specified, and the lottery value is obtained.
また、前記本発明の第４の遊技機では、前記拡張レジスタで指定可能な前記アドレスの一部が、前記アドレスを構成する上位側のアドレス値であるようにしてもよい。 Furthermore, in the fourth gaming machine of the present invention, part of the address that can be specified by the extension register may be the upper address value that constitutes the address.
また、上記第２の課題を解決するために、本発明では、以下のような構成の第５の遊技機を提供する。 Furthermore, to solve the second problem above, the present invention provides a fifth gaming machine having the following configuration.
遊技媒体の投入操作を検出する投入操作検出手段（例えば、ＢＥＴスイッチ７７）と、
前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段（例えば、スタートスイッチ７９）と、
前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段（例えば、内部抽籤処理）と、
複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段（例えば、３つのリール３Ｌ，３Ｃ，３Ｒ）と、
遊技者による停止操作の検出を行う停止操作検出手段（例えば、ストップスイッチ基板８０）と、
前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段（例えば、リール停止制御処理）と、
前記停止制御手段により前記複数の表示列の変動表示が停止された場合に、前記複数の表示列に跨って設定された判定ライン上に、前記遊技媒体の払い出しに係る内部当籤役に対応する図柄の組合せが停止表示されたか否かを判定する特典付与判定手段（例えば、入賞検索処理）と、
前記特典付与判定手段による判定動作を制御するための演算処理を行う演算処理手段（例えば、メインＣＰＵ１０１）と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第１記憶手段（例えば、メインＲＯＭ１０２）と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第２記憶手段（例えば、メインＲＡＭ１０３）と、を備え、
前記演算処理手段は、前記演算処理手段による前記演算処理の実行時にデータが格納される汎用レジスタを有し、
前記演算処理手段は、
前記遊技媒体の払い出しに係る内部当籤役に対応する図柄の組合せが前記判定ライン上に停止表示されたか否かを判定する処理において、
所定の読み出し命令（例えば、「ＬＤＩＮ」命令）を実行して、前記遊技媒体の払い出しに係る内部当籤役に対応する図柄の組合せが前記判定ライン上に停止表示された場合に付与され得る前記遊技媒体の払出数のデータと、該払出数のデータに対応付けられた、前記遊技媒体の払い出しに係る内部当籤役に対応する図柄の組合せの種別を示す判定データとを同時に取得する
ことを特徴とする遊技機。
a deposit operation detection means (e.g., a BET switch 77) for detecting the deposit operation of a gaming medium;
a start operation detection means (e.g., a start switch 79) for detecting a start operation by a player after the input operation detection means detects the input operation;
an internal lottery combination determination means (for example, an internal lottery process) that determines an internal lottery combination with a predetermined probability based on the detection of a start operation by the start operation detection means;
a variable display means (e.g., three reels 3L, 3C, and 3R) including a plurality of display columns, which displays symbols provided on each display column in a variable manner based on the detection of a start operation by the start operation detection means;
A stop operation detection means (for example, a stop switch board 80) for detecting a stop operation by a player;
A stop control means (for example, a reel stop control process) that stops the variable display of the symbols based on the determination result of the internal winning combination determination means and the detection of a stop operation by the stop operation detection means;
When the variable display of the plurality of display columns is stopped by the stop control means, a bonus award determination means (for example, a winning search process) determines whether or not a combination of symbols corresponding to an internal lottery role related to the payout of the gaming medium is stopped and displayed on a determination line set across the plurality of display columns;
a calculation processing means (e.g., a main CPU 101) for performing calculation processing to control the determination operation of the bonus award determination means;
a first storage means (e.g., a main ROM 102) that stores information necessary for the execution of the arithmetic processing by the arithmetic processing means;
a second storage means (e.g., a main RAM 103) for storing information necessary for the execution of the arithmetic processing by the arithmetic processing means;
the arithmetic processing means has a general-purpose register in which data is stored when the arithmetic processing means executes the arithmetic processing,
The arithmetic processing means
In the process of determining whether or not a combination of symbols corresponding to an internal winning combination related to the payout of the gaming medium is stopped and displayed on the determination line,
A gaming machine characterized by executing a predetermined read command (for example, an "LDIN" command) to simultaneously obtain data on the number of payouts of the gaming media that may be awarded when a combination of symbols corresponding to an internal lottery role related to the payout of the gaming media is stopped and displayed on the judgment line, and judgment data that indicates the type of combination of symbols corresponding to the internal lottery role related to the payout of the gaming media and is associated with the data on the number of payouts.
また、前記本発明の第５の遊技機では、前記演算処理手段は、
前記遊技媒体の払い出しに係る内部当籤役に対応する図柄の組合せが前記判定ライン上に停止表示されたか否かを判定する処理において、
判定命令、処理のジャンプ先アドレスの指定命令及び処理のジャンプ動作命令を一つの命令で実行可能な所定の判定命令（例えば、「ＪＳＬＡＡ」命令）を実行して、前記遊技媒体の払い出しに係る内部当籤役に対応する図柄の組合せが停止表示されたか否かを判定するようにしてもよい。
In the fifth gaming machine of the present invention, the arithmetic processing means
In the process of determining whether or not a combination of symbols corresponding to an internal winning combination related to the payout of the gaming medium is stopped and displayed on the determination line,
A predetermined judgment command (for example, a "JSLAA" command) that can execute a judgment command, a command to specify a jump destination address for processing, and a jump operation command for processing in a single command may be executed to determine whether or not a combination of symbols corresponding to an internal lottery role related to the payout of the gaming medium has stopped and been displayed.
上記構成の本発明の第２～第５の遊技機によれば、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のＲＯＭ（第１記憶手段）の空き容量を増やし、該増えた容量分のＲＯＭの空き領域を利用して遊技性を高めることができる。 With the second to fifth gaming machines of the present invention configured as described above, the capacity of the processing programs, tables, etc. managed by the main control circuit can be reduced, increasing the free space in the ROM (first storage means) of the main control circuit, and the increased free space in the ROM can be used to improve playability.
［第６及び第７の遊技機］
従来、上述した構成の遊技機において、メイン制御部のＲＡＭに記憶されているデータに異常が生じた場合に、ＲＡＭ異常エラー状態に制御され、ゲームの進行が不能化されるとともに、設定変更モードに移行し、設定変更操作に基づいて設定値が新たに選択・設定されたときには、ゲームの進行の不能化状態を解除し、ゲームの進行が可能な状態にする遊技機が提案されている（例えば、特開２００７－２０９８１０号公報参照）。
[Sixth and Seventh Gaming Machines]
In a conventional gaming machine having the above-described configuration, when an abnormality occurs in the data stored in the RAM of the main control unit, the machine is controlled to a RAM abnormal error state, the game progress is disabled, and the machine enters a setting change mode. When a new setting value is selected and set based on the setting change operation, the disabled state of the game progress is released, and the game progress is enabled (see, for example, JP 2007-209810 A).
ところで、従来、上述した遊技機特有の制限として、主制御回路のプログラム容量が、規則により小容量に制限されている。さらに、近年、遊技性の複雑化により主制御回路のＲＯＭの容量が圧迫されており、主制御回路で管理する処理プログラムやテーブルなどの容量削減が求められている。 However, one of the limitations inherent to gaming machines mentioned above is that regulations have traditionally limited the program capacity of the main control circuit to a small capacity. Furthermore, in recent years, the increasing complexity of gameplay has placed pressure on the ROM capacity of the main control circuit, creating a need to reduce the capacity of the processing programs and tables managed by the main control circuit.
本発明は、上記第３の課題を解決するためになされたものであり、本発明の第３の目的は、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のＲＯＭの空き容量を増やし、該増えた容量分のＲＯＭの空き領域を利用して遊技性を高めることが可能な遊技機を提供することである。 The present invention was made to solve the third problem mentioned above, and its third objective is to provide a gaming machine that can increase the free space in the ROM of the main control circuit by reducing the capacity of the processing programs, tables, etc. managed by the main control circuit, and can utilize the increased free space in the ROM to improve playability.
上記第３の課題を解決するために、本発明では、以下のような構成の第６の遊技機を提供する。 To solve the third problem above, the present invention provides a sixth gaming machine having the following configuration.
遊技媒体の投入操作を検出する投入操作検出手段（例えば、ＢＥＴスイッチ７７）と、
前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段（例えば、スタートスイッチ７９）と、
前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段（例えば、内部抽籤処理）と、
複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段（例えば、３つのリール３Ｌ，３Ｃ，３Ｒ）と、
遊技者による停止操作の検出を行う停止操作検出手段（例えば、ストップスイッチ基板８０）と、
前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段（例えば、リール停止制御処理）と、
前記遊技動作に関するコマンドデータを送信するデータ送信手段（例えば、割込処理中のＳ９０４（通信データ送信処理））と、
特典付与に係る内部当籤役が決定される期待値を調整するための設定値の変更処理及び設定値の確認処理を実行可能な設定変更確認手段（例えば、設定変更確認処理）と、
前記設定変更確認手段による設定値の変更動作又は確認動作を制御するための演算処理を行う演算処理手段（例えば、メインＣＰＵ１０１）と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第１記憶手段（例えば、メインＲＯＭ１０２）と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第２記憶手段（例えば、メインＲＡＭ１０３）と、を備え、
前記演算処理手段は、
前記設定値の変更処理又は設定値の確認処理の開始時において、第１のコマンドデータを生成する開始時コマンド生成手段（例えば、設定変更確認処理中のＳ４３）と、
前記設定値の変更処理又は設定値の確認処理の終了時において、第２のコマンドデータを生成する終了時コマンド生成手段（例えば、設定変更確認処理中のＳ５７）と、を有し、
前記開始時コマンド生成手段により実行される前記第１のコマンドデータの生成処理と、前記終了時コマンド生成手段により実行される前記第２のコマンドデータの生成処理とは、共有化されている
ことを特徴とする遊技機。
a deposit operation detection means (e.g., a BET switch 77) for detecting the deposit operation of a gaming medium;
a start operation detection means (e.g., a start switch 79) for detecting a start operation by a player after the input operation detection means detects the input operation;
an internal lottery combination determination means (for example, an internal lottery process) that determines an internal lottery combination with a predetermined probability based on the detection of a start operation by the start operation detection means;
a variable display means (e.g., three reels 3L, 3C, and 3R) including a plurality of display columns, which displays symbols provided on each display column in a variable manner based on the detection of a start operation by the start operation detection means;
A stop operation detection means (for example, a stop switch board 80) for detecting a stop operation by a player;
A stop control means (for example, a reel stop control process) that stops the variable display of the symbols based on the determination result of the internal winning combination determination means and the detection of a stop operation by the stop operation detection means;
A data transmission means for transmitting command data relating to the game operation (for example, S904 (communication data transmission process) during interrupt processing);
A setting change confirmation means (for example, a setting change confirmation process) capable of executing a setting value change process and a setting value confirmation process for adjusting an expected value for determining an internal lottery role related to the award of a special benefit;
a calculation processing means (e.g., a main CPU 101) for performing calculation processing to control the setting value change or confirmation operation by the setting change confirmation means;
a first storage means (e.g., a main ROM 102) that stores information necessary for the execution of the arithmetic processing by the arithmetic processing means;
a second storage means (e.g., a main RAM 103) for storing information necessary for the execution of the arithmetic processing by the arithmetic processing means;
The arithmetic processing means
a start command generating means for generating first command data at the start of the setting value change process or the setting value confirmation process (for example, S43 during the setting change confirmation process);
and a termination command generating means for generating second command data at the end of the setting value change process or the setting value confirmation process (for example, S57 during the setting change confirmation process),
a start command generating means for generating the first command data and an end command generating means for generating the second command data, the start command generating means executing the first command data and the end command generating means executing the second command data.
また、前記本発明の第６の遊技機では、前記演算処理手段は、前記演算処理手段による前記演算処理の実行時にデータが格納される汎用レジスタを有し、
前記演算処理手段は、
前記第１のコマンドデータを生成する場合には、前記汎用レジスタの所定のレジスタ（例えば、Ｌレジスタ）に第１の値（例えば、「００５Ｈ」）を設定して、前記生成処理を実行し、
前記第２のコマンドデータを生成する場合には、前記汎用レジスタの所定のレジスタに第２の値（例えば、「００４Ｈ」）を設定して、前記生成処理を実行するようにしてもよい。
In the sixth gaming machine of the present invention, the arithmetic processing means has a general-purpose register in which data is stored when the arithmetic processing means executes the arithmetic processing,
The arithmetic processing means
When generating the first command data, a first value (e.g., "005H") is set in a predetermined register (e.g., L register) of the general-purpose registers, and the generation process is executed;
When generating the second command data, a second value (for example, "004H") may be set in a predetermined register of the general-purpose registers, and the generation process may be executed.
また、上記第３の課題を解決するために、本発明では、以下のような構成の第７の遊技機を提供する。 Furthermore, to solve the third problem above, the present invention provides a seventh gaming machine having the following configuration.
遊技媒体の投入操作を検出する投入操作検出手段（例えば、ＢＥＴスイッチ７７）と、
前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段（例えば、スタートスイッチ７９）と、
前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段（例えば、内部抽籤処理）と、
複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段（例えば、３つのリール３Ｌ，３Ｃ，３Ｒ）と、
遊技者による停止操作の検出を行う停止操作検出手段（例えば、ストップスイッチ基板８０）と、
前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段（例えば、リール停止制御処理）と、
前記遊技動作に関するコマンドデータを送信するデータ送信手段（例えば、割込処理中のＳ９０４（通信データ送信処理））と、
前記コマンドデータを作成する通信データ生成手段（例えば、設定変更コマンド生成格納処理及び通信データ格納処理）と、
特典付与に係る内部当籤役が決定される期待値を調整するための設定値の変更処理及び設定値の確認処理を実行可能な設定変更確認手段（例えば、設定変更確認処理）と、
前記通信データ生成手段によるコマンドデータの生成動作、及び、前記設定変更確認手段による設定値の変更動作又は確認動作を制御するための演算処理を行う演算処理手段（例えば、メインＣＰＵ１０１）と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第１記憶手段（例えば、メインＲＯＭ１０２）と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第２記憶手段（例えば、メインＲＡＭ１０３）と、を備え、
前記演算処理手段は、前記設定値の変更処理又は設定値の確認処理の開始時において、開始時コマンドデータを生成する開始時コマンド生成手段（例えば、設定変更確認処理中のＳ４３）と、
前記設定値の変更処理又は設定値の確認処理の終了時において、終了時コマンドデータを生成する終了時コマンド生成手段（例えば、設定変更確認処理中のＳ５７）と、を有し、
前記開始時コマンド生成手段により実行される前記開始時コマンドデータの生成処理と、前記終了時コマンド生成手段により実行される前記終了時コマンドデータの生成処理とは、共有化されており、
前記演算処理手段は、前記演算処理手段による前記演算処理の実行時に複数種のデータがそれぞれ格納される複数の汎用レジスタを有し、
前記演算処理手段は、
前記コマンドデータの生成処理において、
前記コマンドデータを構成する複数種の通信パラメータのうち、使用される通信パラメータを、前記複数の汎用レジスタのうちの対応する汎用レジスタにセットし、
前記汎用レジスタにセットされた使用される通信パラメータを、前記第２記憶手段内の所定の格納領域（例えば、通信データ一時格納領域）に格納し、
前記複数種の通信パラメータのうち、使用されない通信パラメータがある場合には、前記コマンドデータの生成時に当該未使用の通信パラメータに対応付けられた汎用レジスタに格納されているデータを通信パラメータとして前記所定の格納領域に格納し、
通信パラメータに対応付けられた前記汎用レジスタに格納されたデータに基づいて、前記コマンドデータのサム値を生成する
ことを特徴とする遊技機。
a deposit operation detection means (e.g., a BET switch 77) for detecting the deposit operation of a gaming medium;
a start operation detection means (e.g., a start switch 79) for detecting a start operation by a player after the input operation detection means detects the input operation;
an internal lottery combination determination means (for example, an internal lottery process) that determines an internal lottery combination with a predetermined probability based on the detection of a start operation by the start operation detection means;
a variable display means (e.g., three reels 3L, 3C, and 3R) including a plurality of display columns, which displays symbols provided on each display column in a variable manner based on the detection of a start operation by the start operation detection means;
A stop operation detection means (for example, a stop switch board 80) for detecting a stop operation by a player;
A stop control means (for example, a reel stop control process) that stops the variable display of the symbols based on the determination result of the internal winning combination determination means and the detection of a stop operation by the stop operation detection means;
A data transmission means for transmitting command data relating to the game operation (for example, S904 (communication data transmission process) during interrupt processing);
a communication data generating means for generating the command data (for example, a setting change command generating and storing process and a communication data storing process);
A setting change confirmation means (for example, a setting change confirmation process) capable of executing a setting value change process and a setting value confirmation process for adjusting an expected value for determining an internal lottery role related to the award of a special benefit;
a calculation processing means (e.g., a main CPU 101) for performing calculation processing to control the command data generation operation by the communication data generation means and the setting value change or confirmation operation by the setting change confirmation means;
a first storage means (e.g., a main ROM 102) that stores information necessary for the execution of the arithmetic processing by the arithmetic processing means;
a second storage means (e.g., a main RAM 103) for storing information necessary for the execution of the arithmetic processing by the arithmetic processing means;
The calculation processing means includes a start command generating means for generating start command data at the start of the setting value change process or the setting value confirmation process (for example, S43 during the setting change confirmation process);
and a termination command generating means for generating termination command data at the end of the setting value change process or the setting value confirmation process (for example, S57 during the setting change confirmation process),
the process of generating the start command data executed by the start command generating means and the process of generating the end command data executed by the end command generating means are shared;
the arithmetic processing means has a plurality of general-purpose registers in which a plurality of types of data are respectively stored when the arithmetic processing means executes the arithmetic processing,
The arithmetic processing means
In the command data generation process,
setting a communication parameter to be used among a plurality of types of communication parameters constituting the command data in a corresponding general-purpose register among the plurality of general-purpose registers;
storing the communication parameters to be used, which are set in the general-purpose register, in a predetermined storage area (for example, a communication data temporary storage area) in the second storage means;
If there is an unused communication parameter among the plurality of types of communication parameters, data stored in a general-purpose register associated with the unused communication parameter at the time of generating the command data is stored in the predetermined storage area as the communication parameter;
A gaming machine characterized in that a sum value of the command data is generated based on data stored in the general-purpose register associated with a communication parameter.
また、前記本発明の第７の遊技機において、前記コマンドデータの生成処理では、前記汎用レジスタのアキュームレータに格納された値に、通信パラメータに対応付けられた前記汎用レジスタに格納された値を加算することにより、前記コマンドデータのサム値を生成し、該生成したサム値を前記所定の格納領域に格納するようにしてもよい。 Furthermore, in the seventh gaming machine of the present invention, the command data generation process may generate a sum value for the command data by adding a value stored in an accumulator of the general-purpose register to a value stored in the general-purpose register associated with a communication parameter, and store the generated sum value in the specified storage area.
上記構成の本発明の第６及び第７の遊技機によれば、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のＲＯＭの空き容量を増やし、該増えた容量分のＲＯＭの空き領域を利用して遊技性を高めることができる。 The sixth and seventh gaming machines of the present invention, configured as described above, reduce the capacity of the processing programs, tables, etc. managed by the main control circuit, increasing the free space in the ROM of the main control circuit, and using the increased free space in the ROM to improve playability.
［第８及び第９の遊技機］
従来、上述した構成の遊技機において、遊技制御基板（主制御回路）から演出制御基板（副制御回路）にコマンドを送信する遊技機が知られている（例えば、特開２００２－３６０７６６号公報参照）。
[Eighth and ninth gaming machines]
Conventionally, in gaming machines having the above-described configuration, gaming machines are known in which a gaming control board (main control circuit) transmits commands to a performance control board (sub-control circuit) (see, for example, Japanese Patent Application Laid-Open No. 2002-360766).
ところで、従来、上述した遊技機特有の制限として、主制御回路のプログラム容量が、規則により小容量に制限されている。さらに、近年、遊技性の複雑化により主制御回路のＲＯＭの容量が圧迫されており、主制御回路で管理する処理プログラムやテーブルなどの容量削減が求められている。 However, one of the limitations inherent to gaming machines mentioned above is that regulations have traditionally limited the program capacity of the main control circuit to a small capacity. Furthermore, in recent years, the increasing complexity of gameplay has placed pressure on the ROM capacity of the main control circuit, creating a need to reduce the capacity of the processing programs and tables managed by the main control circuit.
本発明は、上記第４の課題を解決するためになされたものであり、本発明の第４の目的は、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のＲＯＭの空き容量を増やし、該増えた容量分のＲＯＭの空き領域を利用して遊技性を高めることが可能な遊技機を提供することである。 The present invention was made to solve the fourth problem mentioned above, and its fourth object is to provide a gaming machine that can reduce the capacity of the processing programs, tables, etc. managed by the main control circuit, increase the free space in the ROM of the main control circuit, and use the increased free space in the ROM to improve playability.
上記第４の課題を解決するために、本発明では、以下のような構成の第８の遊技機を提供する。 To solve the fourth problem above, the present invention provides an eighth gaming machine having the following configuration.
遊技動作を制御するための演算処理を行う演算処理手段（例えば、メインＣＰＵ１０１）と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第１記憶手段（例えば、メインＲＯＭ１０２）と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第２記憶手段（例えば、メインＲＡＭ１０３）と、
遊技動作に関する通信データを送信するデータ送信手段（例えば、割込処理中のＳ９０４（通信データ送信処理））と、
前記通信データを作成して、該生成した通信データを前記第２記憶手段内の所定のアドレス範囲に設けられた通信データ格納領域に格納する通信データ生成格納手段（例えば、通信データ格納処理及び通信データポインタ更新処理）と、を備え、
前記通信データ生成格納手段は、
前記所定のアドレス範囲の先頭アドレスの格納領域から最後尾アドレスの格納領域に向かって順次、前記通信データを前記通信データ格納領域に格納する際に、更新命令、上限判定命令及び判断分岐命令を一つの命令で実行可能な所定の更新命令（例えば、「ＩＣＰＬＤ」命令）を実行することにより、前記通信データ格納領域内のアドレス指定に関するパラメータである通信データポインタの現在の値と、前記最後尾アドレスに対応する前記通信データポインタの上限値とを比較するとともに、現在の前記通信データポインタが前記上限値未満であれば、前記通信データポインタを加算更新し、現在の前記通信データポインタが前記上限値以上であれば、前記通信データポインタを前記先頭アドレスに対応する前記通信データポインタの下限値に変更する
ことを特徴とする遊技機。
A calculation processing means (for example, a main CPU 101) for performing calculation processing to control game operations;
a first storage means (e.g., a main ROM 102) that stores information necessary for the execution of the arithmetic processing by the arithmetic processing means;
a second storage means (e.g., a main RAM 103) for storing information necessary for the execution of the arithmetic processing by the arithmetic processing means;
A data transmission means for transmitting communication data relating to game operations (for example, S904 (communication data transmission process) during interrupt processing);
a communication data generating and storing means (for example, a communication data storing process and a communication data pointer updating process) that creates the communication data and stores the created communication data in a communication data storage area provided in a predetermined address range in the second storage means,
The communication data generating and storing means
A gaming machine characterized in that, when storing the communication data in the communication data storage area sequentially from the storage area of the first address of the specified address range to the storage area of the last address, a specified update command (e.g., an "ICPLD" command) that can execute an update command, an upper limit judgment command, and a judgment branch command in a single command is executed, thereby comparing the current value of a communication data pointer, which is a parameter related to address designation in the communication data storage area, with the upper limit value of the communication data pointer corresponding to the last address, and if the current communication data pointer is less than the upper limit value, incrementing and updating the communication data pointer, and if the current communication data pointer is equal to or greater than the upper limit value, changing the communication data pointer to the lower limit value of the communication data pointer corresponding to the first address.
また、前記本発明の第８の遊技機では、前記通信データ生成格納手段は、前記通信データポインタを前記先頭アドレスに対応する前記通信データポインタの下限値に変更した場合に、前記通信データ格納領域に格納された前記通信データを無効にするようにしてもよい。 Furthermore, in the eighth gaming machine of the present invention, the communication data generating and storing means may invalidate the communication data stored in the communication data storage area when the communication data pointer is changed to the lower limit value of the communication data pointer corresponding to the starting address.
また、上記第４の課題を解決するために、本発明では、以下のような構成の第９の遊技機を提供する。 Furthermore, to solve the fourth problem above, the present invention provides a ninth gaming machine having the following configuration.
遊技動作を制御するための演算処理を行う演算処理手段（例えば、メインＣＰＵ１０１）と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第１記憶手段（例えば、メインＲＯＭ１０２）と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第２記憶手段（例えば、メインＲＡＭ１０３）と、を備え、
前記演算処理手段は、
遊技動作の進行に関連する所定のデータの値の計数処理（例えば、メダル払出枚数チェック処理）において、
前記所定のデータの値を更新する際に、更新命令、下限判定命令及び判断分岐命令を一つの命令で実行可能な所定の更新命令（例えば、「ＤＣＰＬＤ」命令）を実行することにより、現在の前記所定のデータの値と前記所定のデータの値の下限値とを比較するとともに、現在の前記所定のデータの値が前記所定のデータの値の下限値より大きければ、前記所定のデータの値を減算更新し、現在の前記所定のデータの値が前記所定のデータの値の下限値以下であれば、前記所定のデータの値を前記下限値に保持する
ことを特徴とする遊技機。
A calculation processing means (for example, a main CPU 101) for performing calculation processing to control game operations;
a first storage means (e.g., a main ROM 102) that stores information necessary for the execution of the arithmetic processing by the arithmetic processing means;
a second storage means (e.g., a main RAM 103) for storing information necessary for the execution of the arithmetic processing by the arithmetic processing means;
The arithmetic processing means
In the counting process of predetermined data values related to the progress of game operations (for example, the process of checking the number of medals paid out),
A gaming machine characterized in that, when updating the value of the predetermined data, a predetermined update command (for example, a "DCPLD" command) that can execute an update command, a lower limit judgment command, and a decision branch command in a single command is executed, thereby comparing the current value of the predetermined data with a lower limit value of the predetermined data, and if the current value of the predetermined data is greater than the lower limit value of the predetermined data, updating the value of the predetermined data by subtracting it, and if the current value of the predetermined data is equal to or less than the lower limit value of the predetermined data, maintaining the value of the predetermined data at the lower limit value.
また、前記本発明の第９の遊技機では、前記所定のデータが、前記遊技媒体の払出数であるようにしてもよい。 Furthermore, in the ninth gaming machine of the present invention, the predetermined data may be the number of gaming media paid out.
上記構成の本発明の第８及び第９の遊技機によれば、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のＲＯＭ（第１記憶手段）の空き容量を増やし、該増えた容量分のＲＯＭの空き領域を利用して遊技性を高めることができる。 The eighth and ninth gaming machines of the present invention, configured as described above, reduce the capacity of the processing programs, tables, etc. managed by the main control circuit, increasing the free space in the ROM (first storage means) of the main control circuit, and using the increased free space in the ROM to improve playability.
［第１０の遊技機］
従来、上述した構成の遊技機において、ソフトウエアによるタイマー減算処理で制御される遊技機が知られている（例えば、特開２００４－０４１２６１号公報参照）。
[Tenth gaming machine]
Conventionally, among gaming machines having the above-described configuration, gaming machines that are controlled by timer subtraction processing by software have been known (see, for example, Japanese Patent Application Laid-Open No. 2004-041261).
ところで、従来、上述した遊技機特有の制限として、主制御回路のプログラム容量が、規則により小容量に制限されている。さらに、近年、遊技性の複雑化により主制御回路のＲＯＭの容量が圧迫されており、主制御回路で管理する処理プログラムやテーブルなどの容量削減が求められている。 However, one of the limitations inherent to gaming machines mentioned above is that regulations have traditionally limited the program capacity of the main control circuit to a small capacity. Furthermore, in recent years, the increasing complexity of gameplay has placed pressure on the ROM capacity of the main control circuit, creating a need to reduce the capacity of the processing programs and tables managed by the main control circuit.
本発明は、上記第５の課題を解決するためになされたものであり、本発明の第５の目的は、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のＲＯＭの空き容量を増やし、該増えた容量分のＲＯＭの空き領域を利用して遊技性を高めることが可能な遊技機を提供することである。 The present invention has been made to solve the fifth problem mentioned above, and its fifth object is to provide a gaming machine that can increase the free space in the ROM of the main control circuit by reducing the capacity of the processing programs, tables, etc. managed by the main control circuit, and can utilize the increased free space in the ROM to improve playability.
上記第５の課題を解決するために、本発明では、以下のような構成の第１０の遊技機を提供する。 To solve the fifth problem above, the present invention provides a tenth gaming machine having the following configuration:
遊技動作を制御するための演算処理を行う演算処理手段（例えば、メインＣＰＵ１０１）と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第１記憶手段（例えば、メインＲＯＭ１０２）と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第２記憶手段（例えば、メインＲＡＭ１０３）と、を備え、
前記演算処理手段は、
ソフトタイマーのタイマー数の計数処理（例えば、タイマー更新処理）において、
更新命令、下限判定命令及び判断分岐命令を一つの命令で実行可能な所定の更新命令（例えば、「ＤＣＰＷＬＤ」命令）を実行することにより、現在の前記ソフトタイマーのタイマー数と前記タイマー数の下限値とを比較するとともに、現在の前記ソフトタイマーのタイマー数が前記下限値より大きければ、前記ソフトタイマーのタイマー数を減算更新し、現在の前記ソフトタイマーのタイマー数が前記下限値以下であれば、前記ソフトタイマーのタイマー数を前記下限値に保持する
ことを特徴とする遊技機。
A calculation processing means (for example, a main CPU 101) for performing calculation processing to control game operations;
a first storage means (e.g., a main ROM 102) that stores information necessary for the execution of the arithmetic processing by the arithmetic processing means;
a second storage means (e.g., a main RAM 103) for storing information necessary for the execution of the arithmetic processing by the arithmetic processing means;
The arithmetic processing means
In the counting process of the number of timers of the soft timer (for example, the timer update process),
A gaming machine characterized by executing a predetermined update command (for example, a "DCPWLD" command) that can execute an update command, a lower limit judgment command, and a decision branch command in a single command, thereby comparing the current timer count of the soft timer with a lower limit value of the timer count, and if the current timer count of the soft timer is greater than the lower limit value, updating the timer count of the soft timer by subtracting it, and if the current timer count of the soft timer is equal to or less than the lower limit value, maintaining the timer count of the soft timer at the lower limit value.
前記本発明の第１０の遊技機では、前記ソフトタイマーが、２バイトのソフトタイマーであるようにしてもよい。 In the tenth gaming machine of the present invention, the soft timer may be a 2-byte soft timer.
また、前記本発明の第１０の遊技機では、前記演算処理手段は、一定の周期で処理を行う定周期処理手段（例えば、１．１１７２ｍｓｅｃ周期で繰り返し実行される割込処理）を有し、
前記ソフトタイマーによる前記タイマー数の計数処理は、前記定周期処理手段により実行され、
前記定周期処理手段が処理を行う周期と前記タイマー数とに基づいて、前記ソフトタイマーの経過時間が決定されるようにしてもよい。
In the tenth gaming machine of the present invention, the arithmetic processing means has fixed cycle processing means for performing processing at a fixed cycle (for example, interrupt processing that is repeatedly executed at a cycle of 1.1172 msec),
The counting process of the timer number by the soft timer is executed by the fixed cycle processing means,
The elapsed time of the soft timer may be determined based on the cycle in which the fixed cycle processing means performs the processing and the number of timers.
さらに、前記本発明の第１０の遊技機では、前記定周期処理手段による処理は、前記演算処理手段に内蔵されたタイマー機能（例えば、タイマー回路１１３）が発生する割込信号に基づいて実行されるようにしてもよい。 Furthermore, in the tenth gaming machine of the present invention, the processing by the fixed-period processing means may be performed based on an interrupt signal generated by a timer function (e.g., timer circuit 113) built into the arithmetic processing means.
上記構成の本発明の第１０の遊技機によれば、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のＲＯＭ（第１記憶手段）の空き容量を増やし、該増えた容量分のＲＯＭの空き領域を利用して遊技性を高めることが可能な遊技機を提供することができる。 The tenth gaming machine of the present invention, configured as described above, can reduce the capacity of the processing programs, tables, etc. managed by the main control circuit, thereby increasing the free space in the ROM (first storage means) of the main control circuit, and can utilize the increased free space in the ROM to improve playability.
［第１１及び第１２の遊技機］
従来、上述した構成の遊技機において、主制御回路の制御により内部抽籤結果を７セグメントＬＥＤで表示する遊技機が知られている（例えば、特開２００８－２３７３３７号公報参照）。
[Eleventh and twelfth gaming machines]
Conventionally, among gaming machines having the above-described configuration, there is known a gaming machine that displays the result of an internal lottery on a 7-segment LED under the control of a main control circuit (see, for example, Japanese Patent Application Laid-Open No. 2008-237337).
ところで、従来、上述した遊技機特有の制限として、主制御回路のプログラム容量が、規則により小容量に制限されている。さらに、近年、遊技性の複雑化により主制御回路のＲＯＭの容量が圧迫されており、主制御回路で管理する処理プログラムやテーブルなどの容量削減が求められている。 However, one of the limitations inherent to gaming machines mentioned above is that regulations have traditionally limited the program capacity of the main control circuit to a small capacity. Furthermore, in recent years, the increasing complexity of gameplay has placed pressure on the ROM capacity of the main control circuit, creating a need to reduce the capacity of the processing programs and tables managed by the main control circuit.
本発明は、上記第６の課題を解決するためになされたものであり、本発明の第６の目的は、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のＲＯＭの空き容量を増やし、該増えた容量分のＲＯＭの空き領域を利用して遊技性を高めることが可能な遊技機を提供することである。 The present invention has been made to solve the sixth problem mentioned above, and its sixth object is to provide a gaming machine that can increase the free space in the ROM of the main control circuit by reducing the capacity of the processing programs, tables, etc. managed by the main control circuit, and can utilize the increased free space in the ROM to improve playability.
上記第６の課題を解決するために、本発明では、以下のような構成の第１１の遊技機を提供する。 To solve the sixth problem above, the present invention provides an eleventh gaming machine having the following configuration.
遊技動作を制御するための演算処理を行う演算処理手段（例えば、メインＣＰＵ１０１）と、
遊技に関する特定の情報を報知する複数の７セグＬＥＤと、前記複数の７セグＬＥＤを駆動する７セグＬＥＤ駆動手段（例えば、７セグＬＥＤ駆動処理）と、
前記７セグＬＥＤ駆動手段による前記複数の７セグＬＥＤの駆動動作の制御を行うＬＥＤ駆動制御手段と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第１記憶手段（例えば、メインＲＯＭ１０２）と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第２記憶手段（例えば、メインＲＡＭ１０３）と、を備え、
前記ＬＥＤ駆動制御手段は、前記複数の７セグＬＥＤに対してダイナミック駆動制御を行い、所定の読み出し命令（例えば、「ＬＤＷ」命令）を実行して、前記複数の７セグＬＥＤに対してコモン選択データ及びカソードデータを同時に出力する
ことを特徴とする遊技機。
A calculation processing means (for example, a main CPU 101) for performing calculation processing to control game operations;
a plurality of 7-segment LEDs for notifying specific information related to a game; and a 7-segment LED driving means (for example, a 7-segment LED driving process) for driving the plurality of 7-segment LEDs;
an LED drive control means for controlling the driving operation of the plurality of 7-segment LEDs by the 7-segment LED driving means;
a first storage means (e.g., a main ROM 102) that stores information necessary for the execution of the arithmetic processing by the arithmetic processing means;
a second storage means (e.g., a main RAM 103) for storing information necessary for the execution of the arithmetic processing by the arithmetic processing means;
The LED drive control means performs dynamic drive control on the plurality of 7-segment LEDs, executes a predetermined read command (e.g., an "LDW" command), and simultaneously outputs common selection data and cathode data to the plurality of 7-segment LEDs.
また、前記本発明の第１１の遊技機では、前記演算処理手段は、一定の周期で処理を行う定周期処理手段（例えば、１．１１７２ｍｓｅｃ周期で繰り返し実行される割込処理）を有し、
前記定周期処理手段は、前記定周期処理手段による処理の実行回数をカウントし、前記カウントされた値が偶数である場合に、前記ＬＥＤ駆動制御手段による制御処理が実行されるようにしてもよい。
In the eleventh gaming machine of the present invention, the arithmetic processing means has fixed cycle processing means for performing processing at a fixed cycle (for example, interrupt processing that is repeatedly executed at a cycle of 1.1172 msec),
The fixed-cycle processing means may count the number of times the process is executed by the fixed-cycle processing means, and when the counted value is an even number, the control process by the LED drive control means may be executed.
また、上記第６の課題を解決するために、本発明では、以下のような構成の第１２の遊技機を提供する。 Furthermore, in order to solve the sixth problem above, the present invention provides a twelfth gaming machine having the following configuration.
遊技媒体の投入操作を検出する投入操作検出手段（例えば、ＢＥＴスイッチ７７）と、
前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段（例えば、スタートスイッチ７９）と、
前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段（例えば、内部抽籤処理）と、
複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段（例えば、３つのリール３Ｌ，３Ｃ，３Ｒ）と、
遊技者による停止操作の検出を行う停止操作検出手段（例えば、ストップスイッチ基板８０）と、
前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段（例えば、リール停止制御処理）と、
前記複数の表示列の変動表示の停止操作に関する情報を報知する複数の７セグＬＥＤを含む指示表示器（例えば、指示モニタ）と、
前記複数の７セグＬＥＤを駆動する７セグＬＥＤ駆動手段（例えば、７セグＬＥＤ駆動処理）と、
前記７セグＬＥＤ駆動手段による前記複数の７セグＬＥＤの駆動動作を制御するための演算処理を行う演算処理手段（例えば、メインＣＰＵ１０１）と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第１記憶手段（例えば、メインＲＯＭ１０２）と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第２記憶手段（例えば、メインＲＡＭ１０３）と、を備え、
前記演算処理手段は、
前記複数の７セグＬＥＤに対してダイナミック駆動制御を行い、所定の読み出し命令（例えば、「ＬＤＷ」命令）を実行して、前記複数の７セグＬＥＤに対してコモン選択データ及びカソードデータを同時に出力する
ことを特徴とする遊技機。
a deposit operation detection means (e.g., a BET switch 77) for detecting the deposit operation of a gaming medium;
a start operation detection means (e.g., a start switch 79) for detecting a start operation by a player after the input operation detection means detects the input operation;
an internal lottery combination determination means (for example, an internal lottery process) that determines an internal lottery combination with a predetermined probability based on the detection of a start operation by the start operation detection means;
a variable display means (e.g., three reels 3L, 3C, and 3R) including a plurality of display columns, which displays symbols provided on each display column in a variable manner based on the detection of a start operation by the start operation detection means;
A stop operation detection means (for example, a stop switch board 80) for detecting a stop operation by a player;
A stop control means (for example, a reel stop control process) that stops the variable display of the symbols based on the determination result of the internal winning combination determination means and the detection of a stop operation by the stop operation detection means;
An indication display (e.g., an indication monitor) including a plurality of 7-segment LEDs that notify information regarding the stop operation of the variable display of the plurality of display columns;
7-segment LED driving means (e.g., 7-segment LED driving processing) for driving the plurality of 7-segment LEDs;
a calculation processing means (e.g., a main CPU 101) for performing calculation processing to control the driving operation of the plurality of 7-segment LEDs by the 7-segment LED driving means;
a first storage means (e.g., a main ROM 102) that stores information necessary for the execution of the arithmetic processing by the arithmetic processing means;
a second storage means (e.g., a main RAM 103) for storing information necessary for the execution of the arithmetic processing by the arithmetic processing means;
The arithmetic processing means
A gaming machine characterized by performing dynamic drive control on the plurality of 7-segment LEDs, executing a predetermined read command (e.g., an "LDW" command), and simultaneously outputting common selection data and cathode data to the plurality of 7-segment LEDs.
また、前記本発明の第１２の遊技機では、前記演算処理手段は、
前記演算処理手段による前記演算処理の実行時にデータが格納される汎用レジスタと、
前記演算処理手段による前記演算処理の実行時にデータが格納され、該格納されたデータにより前記第２記憶手段内のアドレスの一部を指定可能な拡張レジスタ（例えば、Ｑレジスタ）と、有し、
前記演算処理手段は、前記拡張レジスタを用いて前記第２記憶手段内のアドレス指定を行うことができる所定の読み出し命令（例えば、「ＬＤＱ」命令）を実行することにより、前記第２記憶手段内に配置され且つ前記複数の表示列の変動表示の停止操作に関する情報を格納する停止操作指示情報格納領域（例えば、ナビデータ格納領域）のアドレスを指定するとともに、前記複数の表示列の変動表示の停止操作に関する情報を前記停止操作指示情報格納領域に格納するようにしてもよい。
In the twelfth gaming machine of the present invention, the arithmetic processing means
a general-purpose register in which data is stored when the arithmetic processing means executes the arithmetic processing;
an extension register (e.g., Q register) in which data is stored when the arithmetic processing is executed by the arithmetic processing means, and which can specify a part of an address in the second storage means by the stored data;
The arithmetic processing means may execute a predetermined read instruction (e.g., an "LDQ" instruction) that can specify an address within the second storage means using the extension register, thereby specifying the address of a stop operation instruction information storage area (e.g., a navigation data storage area) that is located within the second storage means and stores information regarding the operation of stopping the variable display of the multiple display columns, and may store information regarding the operation of stopping the variable display of the multiple display columns in the stop operation instruction information storage area.
上記構成の本発明の第１１及び第１２の遊技機によれば、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のＲＯＭ（第１記憶手段）の空き容量を増やし、該増えた容量分のＲＯＭの空き領域を利用して遊技性を高めることができる。 The gaming machines of the 11th and 12th aspects of the present invention, configured as described above, reduce the capacity of the processing programs, tables, etc. managed by the main control circuit, increasing the free space in the ROM (first storage means) of the main control circuit, and using the increased free space in the ROM to improve playability.
［第１３の遊技機］
従来、上述した構成の遊技機において、遊技制御基板（主制御基板）が、リールユニットを制御する遊技機が知られている（例えば、特開２０１２－０３４９１４号公報参照）。
[13th gaming machine]
Conventionally, among gaming machines configured as described above, there has been known a gaming machine in which a gaming control board (main control board) controls a reel unit (see, for example, Japanese Patent Application Laid-Open No. 2012-034914).
ところで、リール（回胴）の回転制御において、リールの回転動作の安定感の欠如は、遊技者（特に熟練者）にとって不快感を与えることとなり、不快感から遊技の興趣が削がれる可能性がある。この場合、遊技店の不利益となるとともに、遊技機自体の販売にも影響を及ぼすおそれがある。 However, when it comes to controlling the rotation of the reels, a lack of stability in the reel's rotation can be unpleasant for players (especially experienced players), which can reduce their interest in the game. This can be detrimental to the gaming parlor and could even affect sales of the gaming machine itself.
本発明は、上記第７の課題を解決するためになされたものであり、本発明の第７の目的は、リールの回転動作の安定感の欠如を抑制し、遊技者に不快感を与えないようにすることが可能な遊技機を提供することである。 The present invention has been made to solve the seventh problem mentioned above, and the seventh object of the present invention is to provide a gaming machine that can suppress a lack of stability in the rotational movement of the reels and prevent discomfort to the player.
上記第７の課題を解決するために、本発明では、以下のような構成の第１３の遊技機を提供する。 To solve the seventh problem above, the present invention provides a thirteenth gaming machine having the following configuration:
遊技媒体の投入操作を検出する投入操作検出手段（例えば、ＢＥＴスイッチ７７）と、
前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段（例えば、スタートスイッチ７９）と、
複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段（例えば、３つのリール３Ｌ，３Ｃ，３Ｒ）と、
遊技者による停止操作の検出を行う停止操作検出手段（例えば、ストップスイッチ基板８０）と、
遊技動作を制御するための演算処理を行う演算処理手段（例えば、メインＣＰＵ１０１）と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第１記憶手段（例えば、メインＲＯＭ１０２）と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第２記憶手段（例えば、メインＲＡＭ１０３）と、
前記第２記憶手段の所定の領域を初期化するための設定スイッチ（例えば、設定用鍵型スイッチ５４）と、を備え、
前記演算処理手段は、
前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段（例えば、内部抽籤処理）と、
前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段（例えば、リール停止制御処理）と、
電源復帰時に電断発生時の入力ポートの入力状態及び出力ポートの出力状態をセットするとともに、電断発生時に前記表示列が変動中であった場合には、前記第２記憶手段に格納された電断発生時の前記表示列の変動制御管理情報（例えば、リール制御管理情報）をクリアするとともに、前記表示列の変動制御管理情報に前記表示列の変動開始を指示する情報をセットする遊技復帰手段（例えば、遊技復帰処理）と、を有する
ことを特徴とする遊技機。
a deposit operation detection means (e.g., a BET switch 77) for detecting the deposit operation of a gaming medium;
a start operation detection means (e.g., a start switch 79) for detecting a start operation by a player after the input operation detection means detects the input operation;
a variable display means (e.g., three reels 3L, 3C, and 3R) including a plurality of display columns, which displays symbols provided on each display column in a variable manner based on the detection of a start operation by the start operation detection means;
A stop operation detection means (for example, a stop switch board 80) for detecting a stop operation by a player;
A calculation processing means (for example, a main CPU 101) for performing calculation processing to control game operations;
a first storage means (e.g., a main ROM 102) that stores information necessary for the execution of the arithmetic processing by the arithmetic processing means;
a second storage means (e.g., a main RAM 103) for storing information necessary for the execution of the arithmetic processing by the arithmetic processing means;
a setting switch (e.g., a key switch 54 for setting) for initializing a predetermined area of the second storage means;
The arithmetic processing means
an internal lottery combination determination means (for example, an internal lottery process) that determines an internal lottery combination with a predetermined probability based on the detection of a start operation by the start operation detection means;
A stop control means (for example, a reel stop control process) that stops the variable display of the symbols based on the determination result of the internal winning combination determination means and the detection of a stop operation by the stop operation detection means;
a game return means (e.g., game return processing) that sets the input state of the input port and the output state of the output port at the time of the power outage when the power is restored, and if the display column was changing at the time of the power outage, clears the change control management information of the display column at the time of the power outage (e.g., reel control management information) stored in the second storage means, and sets information instructing the start of change of the display column to the change control management information of the display column.
また、前記本発明の第１３の遊技機では、前記演算処理手段は、
前記設定スイッチがオフ状態である場合には、前記遊技復帰手段による処理を実行し、
前記設定スイッチがオン状態である場合には、前記遊技復帰手段による処理を実行することなく、前記第２記憶手段の所定の領域を初期化するようにしてもよい。
In the thirteenth gaming machine of the present invention, the arithmetic processing means
When the setting switch is in the OFF state, the processing by the game return means is executed.
When the setting switch is in the on state, a predetermined area of the second storage means may be initialized without executing the processing by the game return means.
上記構成の本発明の第１３の遊技機によれば、リールの回転動作（表示列の変動表示動作）の安定感の欠如を抑制し、遊技者に不快感を与えないようにすることができる。 The thirteenth gaming machine of the present invention, configured as described above, can suppress a lack of stability in the reel rotation (variable display of the display columns), preventing discomfort to the player.
［第１４の遊技機］
従来、上述した構成の遊技機において、設定変更スイッチを操作することにより、設定値（１～６）を表示可能な遊技機が知られている（例えば、特開２００８－２４５７０４号公報及び特開２０１３－０４２８７０号公報参照）。
[14th gaming machine]
Conventionally, among gaming machines with the above-described configuration, gaming machines that can display setting values (1 to 6) by operating a setting change switch have been known (see, for example, Japanese Patent Application Laid-Open No. 2008-245704 and Japanese Patent Application Laid-Open No. 2013-042870).
ところで、従来、例えばボーナス遊技中、ＡＲＴ遊技中等の、遊技者に有利な遊技状態で遊技が行われている最中では、設定値の確認が行えない遊技機が主流である。このような遊技機では、「ゴト」と呼ばれる不正行為直後にボーナス遊技やＡＲＴ遊技が開始された場合、その不正行為を確認することができず、遊技店に不利益を与えてしまう可能性がある。 However, conventional gaming machines do not allow the confirmation of setting values while the player is playing in a game state that is advantageous to the player, such as during bonus play or ART play. With such gaming machines, if bonus play or ART play begins immediately after a fraudulent activity known as "goto," the fraud cannot be confirmed, which could result in a disadvantage to the gaming establishment.
本発明は、上記第８の課題を解決するためになされたものであり、本発明の第８の目的は、遊技者に有利な遊技状態で遊技が行われている最中であっても、設定値等の情報を確認することができ、ゴト等の不正行為を抑止することが可能な遊技機を提供することである。 The present invention was made to solve the eighth problem mentioned above, and the eighth object of the present invention is to provide a gaming machine that allows the player to check information such as setting values even while playing in a game state that is advantageous to the player, thereby preventing fraudulent behavior such as cheating.
上記第８の課題を解決するために、本発明では、以下のような構成の第１４の遊技機を提供する。 To solve the eighth problem above, the present invention provides a fourteenth gaming machine having the following configuration:
遊技機本体内部の所定の位置に配置された設定スイッチと、
遊技動作を制御するための演算処理を行う演算処理手段（例えば、メインＣＰＵ１０１）と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第１記憶手段（例えば、メインＲＯＭ１０２）と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第２記憶手段（例えば、メインＲＡＭ１０３）と、
遊技媒体の投入操作を検出する投入操作検出手段（例えば、ＢＥＴスイッチ７７）と、
前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段（例えば、スタートスイッチ７９）と、
前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段（例えば、内部抽籤処理）と、
前記内部当籤役決定手段により決定された内部当籤役に基づいて、遊技者にとって有利な遊技状態を実行する有利遊技手段（例えば、後述のボーナスゲーム）と、
前記設定スイッチの操作に応じて、内部当籤役が決定される確率に係る設定値を変更又は確認可能な設定変更確認手段（例えば、メダル受付・スタートチェック処理中のＳ２３３）と、
複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段（例えば、３つのリール３Ｌ，３Ｃ，３Ｒ）と、
遊技者による停止操作の検出を行う停止操作検出手段（例えば、ストップスイッチ基板８０）と、
前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段（例えば、リール停止制御処理）と、
遊技が開始可能であるか否かを判定する遊技開始判定手段（例えば、メダル受付・スタートチェック処理）と、を備え、
前記設定変更確認手段は、電源投入時に前記設定スイッチの操作に応じて、内部当籤役が決定される確率に係る設定値を変更可能であり、
前記遊技開始判定手段により遊技が開始可能であると判定され且つ前記設定スイッチを操作された場合には、遊技状態に関係なく、内部当籤役が決定される確率に係る設定値を前記設定変更確認手段による処理により確認可能にする
ことを特徴とする遊技機。
A setting switch disposed at a predetermined position inside the gaming machine body;
A calculation processing means (for example, a main CPU 101) for performing calculation processing to control game operations;
a first storage means (e.g., a main ROM 102) that stores information necessary for the execution of the arithmetic processing by the arithmetic processing means;
a second storage means (e.g., a main RAM 103) for storing information necessary for the execution of the arithmetic processing by the arithmetic processing means;
a deposit operation detection means (e.g., a BET switch 77) for detecting the deposit operation of a gaming medium;
a start operation detection means (e.g., a start switch 79) for detecting a start operation by a player after the input operation detection means detects the input operation;
an internal lottery combination determination means (for example, an internal lottery process) that determines an internal lottery combination with a predetermined probability based on the detection of a start operation by the start operation detection means;
An advantageous game means (for example, a bonus game described later) for executing a game state advantageous to a player based on the internal winning combination determined by the internal winning combination determining means;
A setting change confirmation means (for example, S233 during medal reception and start check processing) that can change or confirm a setting value related to the probability of determining an internal winning combination in response to the operation of the setting switch;
a variable display means (e.g., three reels 3L, 3C, and 3R) including a plurality of display columns, which displays symbols provided on each display column in a variable manner based on the detection of a start operation by the start operation detection means;
A stop operation detection means (for example, a stop switch board 80) for detecting a stop operation by a player;
A stop control means (for example, a reel stop control process) that stops the variable display of the symbols based on the determination result of the internal winning combination determination means and the detection of a stop operation by the stop operation detection means;
A game start determination means (for example, medal acceptance/start check processing) for determining whether or not a game can be started is provided.
The setting change confirmation means is capable of changing a setting value related to the probability of determining an internal winning combination in response to operation of the setting switch when power is turned on,
When the game start determination means determines that the game can be started and the setting switch is operated, the setting value related to the probability of determining an internal winning combination can be confirmed by processing by the setting change confirmation means, regardless of the game status.
また、前記本発明の第１４の遊技機では、前記設定変更確認手段は、前記設定スイッチが操作された状態で遊技機に電源投入された場合には、前記第２記憶手段の所定の記憶領域を初期化するとともに、前記設定値を変更し、該変更した前記設定値を前記第２記憶手段に格納するようにしてもよい。 Furthermore, in the fourteenth gaming machine of the present invention, when the gaming machine is powered on with the setting switch operated, the setting change confirmation means may initialize a predetermined storage area of the second storage means, change the setting value, and store the changed setting value in the second storage means.
上記構成の本発明の第１４の遊技機によれば、例えばボーナス遊技中、ＡＲＴ遊技中等の、遊技者に有利な遊技状態で遊技が行われている最中であっても、設定値等の情報を確認することができ、ゴト等の不正行為を抑止することができる。 With the 14th gaming machine of the present invention configured as described above, even when the player is playing in a game state that is advantageous to the player, such as during bonus play or ART play, it is possible to check information such as setting values, thereby preventing fraudulent behavior such as cheating.
［第１５及び第１６の遊技機］
従来、上述した構成の遊技機において、メダルの投入枚数を表示するための表示装置を備えた遊技機が知られている（例えば、特開１９９９－１７８９８３号公報参照）。
[Fifteenth and sixteenth gaming machines]
Conventionally, among gaming machines having the above-described configuration, there is known a gaming machine equipped with a display device for displaying the number of inserted medals (see, for example, Japanese Patent Application Laid-Open No. 1999-178983).
ところで、従来、上述した遊技機特有の制限として、主制御回路のプログラム容量が、規則により小容量に制限されている。さらに、近年、遊技性の複雑化により主制御回路のＲＯＭの容量が圧迫されており、主制御回路で管理する処理プログラムやテーブルなどの容量削減が求められている。 However, one of the limitations inherent to gaming machines mentioned above is that regulations have traditionally limited the program capacity of the main control circuit to a small capacity. Furthermore, in recent years, the increasing complexity of gameplay has placed pressure on the ROM capacity of the main control circuit, creating a need to reduce the capacity of the processing programs and tables managed by the main control circuit.
本発明は、上記第９の課題を解決するためになされたものであり、本発明の第９の目的は、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のＲＯＭの空き容量を増やし、該増えた容量分のＲＯＭの空き領域を利用して遊技性を高めることが可能な遊技機を提供することである。 The present invention has been made to solve the ninth problem mentioned above, and its ninth object is to provide a gaming machine that can increase the free space in the ROM of the main control circuit by reducing the capacity of the processing programs, tables, etc. managed by the main control circuit, and can utilize the increased free space in the ROM to improve playability.
上記第９の課題を解決するために、本発明では、以下のような構成の第１５の遊技機を提供する。 To solve the ninth problem above, the present invention provides a fifteenth gaming machine having the following configuration:
遊技媒体の投入操作を検出する投入操作検出手段（例えば、ＢＥＴスイッチ７７）と、
前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段（例えば、スタートスイッチ７９）と、
前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段（例えば、内部抽籤処理）と、
複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段（例えば、３つのリール３Ｌ，３Ｃ，３Ｒ）と、
遊技者による停止操作の検出を行う停止操作検出手段（例えば、ストップスイッチ基板８０）と、
前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段（例えば、リール停止制御処理）と、
前記遊技媒体の受付状態（例えば、メダルセンサ入力状態）を検出する遊技媒体検出手段（例えば、メダルセンサ）と、
前記遊技媒体検出手段により検出されている現在の前記遊技媒体の受付状態の変化態様が正常であるか否かを、前回処理で検出された前記遊技媒体の受付状態に基づいて、演算処理により判別する遊技媒体受付状態判別手段（例えば、メダル投入チェック処理中のＳ２５５～Ｓ２５８）と、を備える
遊技機。
a deposit operation detection means (e.g., a BET switch 77) for detecting the deposit operation of a gaming medium;
a start operation detection means (e.g., a start switch 79) for detecting a start operation by a player after the input operation detection means detects the input operation;
an internal lottery combination determination means (for example, an internal lottery process) that determines an internal lottery combination with a predetermined probability based on the detection of a start operation by the start operation detection means;
a variable display means (e.g., three reels 3L, 3C, and 3R) including a plurality of display columns, which displays symbols provided on each display column in a variable manner based on the detection of a start operation by the start operation detection means;
A stop operation detection means (for example, a stop switch board 80) for detecting a stop operation by a player;
A stop control means (for example, a reel stop control process) that stops the variable display of the symbols based on the determination result of the internal winning combination determination means and the detection of a stop operation by the stop operation detection means;
a game medium detection means (e.g., a medal sensor) for detecting the reception state of the game medium (e.g., a medal sensor input state);
A gaming machine comprising: a gaming medium acceptance status determination means (for example, S255 to S258 during a medal insertion check process) that determines whether or not the change in the current acceptance status of the gaming medium detected by the gaming medium detection means is normal through calculation processing based on the acceptance status of the gaming medium detected in the previous process.
前記本発明の第１５の遊技機では、前記遊技媒体受付状態判別手段は、前回処理で検出された前記遊技媒体の受付状態に基づいて今回処理で検出され得る前記遊技媒体の受付状態の正常値を論理演算で算出し、前記正常値と、現在の前記遊技媒体の受付状態とを比較して、前記遊技媒体の受付状態の変化態様が正常であるか否かを判別するようにしてもよい。 In the fifteenth gaming machine of the present invention, the gaming medium acceptance status determination means may use logical operations to calculate a normal value for the gaming medium acceptance status that can be detected in the current processing based on the acceptance status of the gaming medium detected in the previous processing, and compare the normal value with the current acceptance status of the gaming medium to determine whether the change in the acceptance status of the gaming medium is normal.
また、前記本発明の第１５の遊技機では、前記遊技媒体受付状態判別手段は、１バイトの情報内の２ビットにより、前記遊技媒体の受付状態の変化態様が正常である否かを判別するようにしてもよい。 Furthermore, in the fifteenth gaming machine of the present invention, the gaming medium acceptance status determination means may determine whether the change in the acceptance status of the gaming medium is normal or not based on two bits within one byte of information.
上記第９の課題を解決するために、本発明では、以下のような構成の第１６の遊技機を提供する。 To solve the ninth problem above, the present invention provides a sixteenth gaming machine having the following configuration:
遊技媒体の投入操作を検出する投入操作検出手段（例えば、ＢＥＴスイッチ７７）と、
前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段（例えば、スタートスイッチ７９）と、
前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段（例えば、内部抽籤処理）と、
複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段（例えば、３つのリール３Ｌ，３Ｃ，３Ｒ）と、
遊技者による停止操作の検出を行う停止操作検出手段（例えば、ストップスイッチ基板８０）と、
前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段（例えば、リール停止制御処理）と、
前記遊技媒体の投入数を示す情報を、前記遊技媒体の投入数に対応する表示態様で報知する表示手段（例えば、第１ＬＥＤ～第３ＬＥＤ）と、
前記表示手段による報知動作を制御するための演算処理を行う演算処理手段（例えば、メインＣＰＵ１０１、メダル投入処理）と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第１記憶手段（例えば、メインＲＯＭ１０２）と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第２記憶手段（例えば、メインＲＡＭ１０３）と、を備え、
前記演算処理手段は、
前記遊技媒体の投入数を示す情報を前記遊技媒体の投入数に対応する表示態様で報知するための点灯制御データを、前記遊技媒体の投入数に基づいて論理演算処理により生成する
ことを特徴とする遊技機。
a deposit operation detection means (e.g., a BET switch 77) for detecting the deposit operation of a gaming medium;
a start operation detection means (e.g., a start switch 79) for detecting a start operation by a player after the input operation detection means detects the input operation;
an internal lottery combination determination means (for example, an internal lottery process) that determines an internal lottery combination with a predetermined probability based on the detection of a start operation by the start operation detection means;
a variable display means (e.g., three reels 3L, 3C, and 3R) including a plurality of display columns, which displays symbols provided on each display column in a variable manner based on the detection of a start operation by the start operation detection means;
A stop operation detection means (for example, a stop switch board 80) for detecting a stop operation by a player;
A stop control means (for example, a reel stop control process) that stops the variable display of the symbols based on the determination result of the internal winning combination determination means and the detection of a stop operation by the stop operation detection means;
a display means (for example, a first LED to a third LED) for displaying information indicating the number of game media inserted in a display mode corresponding to the number of game media inserted;
A calculation processing means (for example, the main CPU 101, medal insertion processing) for performing calculation processing to control the notification operation by the display means;
a first storage means (e.g., a main ROM 102) that stores information necessary for the execution of the arithmetic processing by the arithmetic processing means;
a second storage means (e.g., a main RAM 103) for storing information necessary for the execution of the arithmetic processing by the arithmetic processing means;
The arithmetic processing means
A gaming machine characterized in that lighting control data for displaying information indicating the number of gaming media inserted in a display mode corresponding to the number of gaming media inserted is generated by logical operation processing based on the number of gaming media inserted.
また、前記本発明の第１６の遊技機において、前記論理演算処理では、前記遊技媒体の点灯制御データは、１バイト内の情報の３ビットのデータから生成されるようにしてもよい。 Furthermore, in the sixteenth gaming machine of the present invention, in the logical operation process, the lighting control data for the gaming medium may be generated from three bits of data within one byte.
上記構成の本発明の第１５及び第１６の遊技機によれば、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のＲＯＭの空き容量を増やし、該増えた容量分のＲＯＭの空き領域を利用して遊技性を高めることができる。 The fifteenth and sixteenth gaming machines of the present invention, configured as described above, reduce the capacity of the processing programs, tables, etc. managed by the main control circuit, increasing the free space in the ROM of the main control circuit, and using the increased free space in the ROM to improve playability.
［第１７及び第１８の遊技機］
従来、上述した構成の遊技機において、メイン基板（主制御基板）とサブ基板（副制御基板）とが通信により接続され、メイン基板からサブ基板へコマンドが送信される遊技機が知られている（例えば、特許第５７２５５９０号公報参照）。
[17th and 18th gaming machines]
Conventionally, in gaming machines of the above-described configuration, a main board (main control board) and a sub-board (sub-control board) are connected via communication, and commands are sent from the main board to the sub-board (see, for example, Patent Publication No. 5725590).
ところで、従来、遊技に係る制御を行う主制御基板と演出に係る制御を行う副制御基板との間における通信は、主制御基板から副制御基板への一方向通信であり、また、電源投入時における主制御基板の起動時間と副制御基板のそれとの間には大きな隔たりがある。それゆえ、電源投入時における主制御基板及び副制御基板間の通信接続が不安定になるおそれがある。 However, conventionally, communication between the main control board, which controls the game, and the sub-control board, which controls the presentation, is one-way communication from the main control board to the sub-control board, and there is a large gap between the startup time of the main control board and that of the sub-control board when the power is turned on. As a result, there is a risk that the communication connection between the main control board and the sub-control board will become unstable when the power is turned on.
本発明は、上記第１０の課題を解決するためになされたものであり、本発明の第１０の目的は、電源投入時における主制御基板（主制御手段）及び副制御基板（副制御手段）間の通信を安定動作させることが可能な遊技機を提供することである。 The present invention has been made to solve the tenth problem mentioned above, and the tenth object of the present invention is to provide a gaming machine that is capable of stable communication between the main control board (main control means) and the sub-control board (sub-control means) when the power is turned on.
上記第１０の課題を解決するために、本発明では、以下のような構成の第１７の遊技機を提供する。 To solve the tenth problem above, the present invention provides a seventeenth gaming machine having the following configuration:
遊技動作に関する通信データを送信する主制御手段（例えば、主制御回路９０）を備え、
前記主制御手段は、
前記主制御手段による制御処理中に、所定周期で割込処理を実行し、割込処理実行時に、遊技動作に関する通信データが無い場合には、無操作コマンドを送信する割込処理実行手段（例えば、割込処理）と、
電源復帰時に所定の電源復帰処理を実行する電源復帰処理実行手段（例えば、電源投入時処理）と、を有し、
前記電源復帰処理実行手段は、前記電源復帰処理開始後、前記割込処理実行手段による前記割込処理の実行が可能になるまで待機する処理（例えば、電源投入時処理中のＳ７及びＳ８）を行い、
前記割込処理実行手段は、前記電源復帰処理実行手段による前記待機の終了時に、前記割込処理を実行して前記無操作コマンドを前記副制御手段に送信する
ことを特徴とする遊技機。
A main control means (for example, a main control circuit 90) for transmitting communication data related to game operations is provided;
The main control means
an interrupt processing execution means (for example, interrupt processing) that executes an interrupt processing at a predetermined cycle during the control processing by the main control means, and transmits a no-operation command when there is no communication data related to a game operation during the execution of the interrupt processing;
a power restoration process execution means (for example, a power-on process) for executing a predetermined power restoration process when the power is restored;
the power recovery process execution means, after starting the power recovery process, performs a process of waiting until the interrupt process execution means is able to execute the interrupt process (for example, S7 and S8 during the power-on process);
The gaming machine is characterized in that the interrupt processing execution means executes the interrupt processing and transmits the no-operation command to the sub-control means when the standby state by the power recovery processing execution means ends.
また、前記本発明の第１７の遊技機では、前記主制御手段は、
前記所定周期を計測するタイマー回路（例えば、タイマー回路１１３）と、
前記タイマー回路のタイムアウト信号に基づいて前記割込処理を実行させるための割込信号を発生させる割込回路（例えば、割込みコントローラ１１２）と、を有し、
前記電源復帰処理実行手段は、
前記所定周期で前記タイムアウト信号を発生させるための初期設定を前記タイマー回路に設定した後、前記割込処理実行手段による前記割込処理の実行が可能になるまで待機する処理を行い、
前記待機の終了を、前記タイマー回路の前記タイムアウト信号の発生の有無に基づいて判断するようにしてもよい。
In the seventeenth gaming machine of the present invention, the main control means
a timer circuit (e.g., timer circuit 113) that measures the predetermined period;
an interrupt circuit (e.g., an interrupt controller 112) that generates an interrupt signal for executing the interrupt process based on a time-out signal from the timer circuit;
The power recovery process execution means
after setting an initial setting for generating the timeout signal at the predetermined period in the timer circuit, performing a process of waiting until the interrupt process execution means is able to execute the interrupt process,
The end of the waiting period may be determined based on whether or not the timer circuit generates a time-out signal.
また、上記第１０の課題を解決するために、本発明では、以下のような構成の第１８の遊技機を提供する。 Furthermore, in order to solve the above-mentioned tenth problem, the present invention provides an eighteenth gaming machine having the following configuration.
遊技動作を制御するための演算処理を行う演算処理手段（例えば、メインＣＰＵ１０１）と、
遊技動作に関するコマンドデータを作成する通信データ生成手段（例えば、設定変更コマンド生成格納処理及び通信データ格納処理）と、
前記演算処理手段による制御処理中に、所定周期で割込処理を実行し、割込処理実行時に、遊技動作に関するコマンドデータが無い場合には、無操作コマンドを送信する割込処理実行手段（例えば、割込処理）と、
電源復帰時に所定の電源復帰処理を実行する電源復帰処理実行手段（例えば、電源投入時処理）と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第１記憶手段（例えば、メインＲＯＭ１０２）と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第２記憶手段（例えば、メインＲＡＭ１０３）と、を備え、
前記電源復帰処理実行手段は、前記電源復帰処理開始後、前記割込処理実行手段による前記割込処理の実行が可能になるまで待機する処理（例えば、電源投入時処理中のＳ７及びＳ８）を行い、
前記割込処理実行手段は、前記電源復帰処理実行手段による前記待機の終了時に、前記割込処理を実行して前記無操作コマンドを送信し、
前記演算処理手段は、
前記演算処理手段による前記演算処理の実行時に複数種のデータがそれぞれ格納される複数の汎用レジスタを有し、
前記コマンドデータは、コマンド種別と複数の通信パラメータとサム値とにより構成され、
複数の前記通信パラメータは、それぞれ複数の前記汎用レジスタに割り当てられ、
前記通信データ生成手段は、
前記コマンドデータの前記コマンド種別に応じて、前記通信パラメータに割り当てられた前記汎用レジスタに通信パラメータをセットした後、前記汎用レジスタにセットされた通信パラメータを、前記第２記憶手段内の所定の格納領域（例えば、通信データ一時格納領域）に格納し、
前記複数の通信パラメータのうち、前記コマンドデータの前記コマンド種別に基づいて使用されない通信パラメータがある場合にも、当該未使用の通信パラメータに対応付けられた汎用レジスタに格納されているデータを通信パラメータとして前記所定の格納領域に格納し、
前記コマンド種別と、通信パラメータに割り当てられた前記汎用レジスタに格納されているデータとに基づいて、前記コマンドデータのサム値を生成する
ことを特徴とする遊技機。
A calculation processing means (for example, a main CPU 101) for performing calculation processing to control game operations;
A communication data generating means for generating command data relating to game actions (for example, a setting change command generating and storing process and a communication data storing process);
an interrupt processing execution means (for example, interrupt processing) that executes an interrupt processing at a predetermined cycle during the control processing by the arithmetic processing means, and transmits a no-operation command when there is no command data related to a game operation during the execution of the interrupt processing;
a power restoration process execution means (for example, a power-on process) for executing a predetermined power restoration process when the power is restored;
a first storage means (e.g., a main ROM 102) that stores information necessary for the execution of the arithmetic processing by the arithmetic processing means;
a second storage means (e.g., a main RAM 103) for storing information necessary for the execution of the arithmetic processing by the arithmetic processing means;
the power recovery process execution means, after starting the power recovery process, performs a process of waiting until the interrupt process execution means is able to execute the interrupt process (for example, S7 and S8 during the power-on process);
the interrupt process execution means executes the interrupt process and transmits the no-operation command when the standby state by the power recovery process execution means ends;
The arithmetic processing means
a plurality of general-purpose registers in which a plurality of types of data are respectively stored when the arithmetic processing is performed by the arithmetic processing means;
the command data is composed of a command type, a plurality of communication parameters, and a sum value;
the plurality of communication parameters are respectively assigned to the plurality of general-purpose registers;
The communication data generating means
setting communication parameters in the general-purpose registers assigned to the communication parameters in accordance with the command type of the command data, and then storing the communication parameters set in the general-purpose registers in a predetermined storage area (e.g., a communication data temporary storage area) in the second storage means;
If there is a communication parameter that is not used based on the command type of the command data among the plurality of communication parameters, data stored in a general-purpose register associated with the unused communication parameter is stored in the predetermined storage area as the communication parameter;
A gaming machine characterized in that a sum value of the command data is generated based on the command type and data stored in the general-purpose register assigned to communication parameters.
また、前記本発明の第１８の遊技機では、電源電圧の状態を監視する電源監視手段（例えば、電源監視ポート）を備え、
前記演算処理手段は、
前記電源電圧の状態が安定していない場合には、前記電源電圧の状態が安定するまで待機し、
前記電源電圧の状態が安定していることを条件に、前記演算処理手段のタイマー回路、シリアル通信回路及び乱数回路を初期化した後、前記第２記憶手段の所定の領域を使用して前記第２記憶手段が正常であるか否かを確認し、
前記第２記憶手段が正常であることを条件に、前記無操作コマンドを送信するようにしてもよい。
In addition, the gaming machine of the eighteenth aspect of the present invention is provided with a power supply monitoring means (for example, a power supply monitoring port) for monitoring the state of the power supply voltage,
The arithmetic processing means
If the state of the power supply voltage is not stable, wait until the state of the power supply voltage is stable;
on the condition that the state of the power supply voltage is stable, after initializing a timer circuit, a serial communication circuit and a random number circuit of the arithmetic processing means, checking whether or not the second storage means is normal using a predetermined area of the second storage means;
The no-operation command may be transmitted on the condition that the second storage means is normal.
上記構成の本発明の第１７及び第１８の遊技機によれば、電源投入時における主制御基板及び副制御基板間の通信を安定動作させることができる。 The gaming machines of the present invention, Nos. 17 and 18, configured as described above, enable stable communication between the main control board and the sub-control board when the power is turned on.
［第１９及び第２０の遊技機］
従来、上述した構成の遊技機において、抽籤結果に基づいて、例えば、リールの入賞図柄の引き込み制御と呼ばれる制御や、リールの入賞図柄の蹴飛ばし制御と呼ばれる制御を実行する遊技機が知られている（例えば、特開２００２－２１９２１３号公報参照）。
[19th and 20th gaming machines]
Conventionally, among gaming machines of the above-described configuration, there are known gaming machines that perform, for example, a control called "pull-in control" of the winning reel symbol or a control called "kick-off control" of the winning reel symbol based on the lottery results (see, for example, JP 2002-219213 A).
ところで、従来、上述した遊技機特有の制限として、主制御回路のプログラム容量が、規則により小容量に制限されている。さらに、近年、遊技性が複雑になるとともに、成立役（入賞役）の図柄組合せパターンが増大したため、主制御回路のＲＡＭ容量が圧迫されており、主制御回路で実行する処理の効率化を図り、主制御回路の限られたＲＡＭ容量を有効活用可能な技術の開発が求められている。 However, one of the limitations inherent to gaming machines mentioned above is that the program capacity of the main control circuit has traditionally been limited to a small capacity by regulations. Furthermore, in recent years, as gameplay has become more complex and the number of symbol combination patterns for winning roles (winning roles) has increased, the RAM capacity of the main control circuit has been strained. This has led to a demand for the development of technology that can improve the efficiency of the processing executed by the main control circuit and make effective use of the limited RAM capacity of the main control circuit.
本発明は、上記第１１の課題を解決するためになされたものであり、本発明の第１１の目的は、主制御回路で実行する処理の効率化を図り、主制御回路のＲＡＭ容量を有効活用することが可能な遊技機を提供することである。 The present invention has been made to solve the eleventh problem mentioned above, and the eleventh object of the present invention is to provide a gaming machine that improves the efficiency of processing executed by the main control circuit and makes effective use of the RAM capacity of the main control circuit.
上記第１１の課題を解決するために、本発明では、以下のような構成の第１９の遊技機を提供する。 To solve the eleventh problem above, the present invention provides a nineteenth gaming machine having the following configuration.
遊技動作を制御するための演算処理を行う演算処理手段（例えば、メインＣＰＵ１０１）と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第１記憶手段（例えば、メインＲＯＭ１０２）と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第２記憶手段（例えば、メインＲＡＭ１０３）と、を備え、
前記演算処理手段は、
予め定められた確率で、内部当籤役に関するフラグステータス情報（例えば、当り要求フラグステータス）を決定する内部抽籤手段（例えば、内部抽籤処理）と、
前記内部抽籤手段により取得された前記フラグステータス情報から内部当籤役を生成する内部当籤役生成手段（例えば、図柄設定処理中のＳ３２１）と、
前記内部当籤役と、それに対応するフラグデータと、前記第２記憶手段内の前記フラグデータの格納先を指定する格納先データとの対応関係を規定し且つ前記第１記憶手段に記憶されたフラグデータテーブル（例えば、当り要求フラグテーブル）を前記第２記憶手段内に展開するフラグテーブル展開手段（例えば、図柄設定処理中のＳ３２４）と、
前記第２記憶手段内に配置され且つ前記フラグデータを格納するフラグデータ格納領域（例えば、当り要求フラグ格納領域）のアドレスを指定するフラグ格納領域指定手段（例えば、図柄設定処理中のＳ３２９）と、
前記内部当籤役生成手段により生成された前記内部当籤役に対応する前記フラグデータを、対応する前記格納先データに基づいて、前記フラグテーブルから前記フラグデータ格納領域内に転送して格納するフラグデータ格納手段（例えば、図柄設定処理中のＳ３３０）と、を有する
ことを特徴とする遊技機。
A calculation processing means (for example, a main CPU 101) for performing calculation processing to control game operations;
a first storage means (e.g., a main ROM 102) that stores information necessary for the execution of the arithmetic processing by the arithmetic processing means;
a second storage means (e.g., a main RAM 103) for storing information necessary for the execution of the arithmetic processing by the arithmetic processing means;
The arithmetic processing means
An internal lottery means (for example, an internal lottery process) that determines flag status information (for example, a winning request flag status) related to an internal winning combination at a predetermined probability;
An internal lottery combination generating means (for example, S321 during the symbol setting process) that generates an internal lottery combination from the flag status information acquired by the internal lottery unit;
A flag table expanding means (e.g., S324 during the pattern setting process) that defines the correspondence between the internal winning combination, the corresponding flag data, and storage destination data that specifies the storage destination of the flag data in the second storage means and expands the flag data table (e.g., a winning request flag table) stored in the first storage means into the second storage means;
A flag storage area designation means (for example, S329 during the symbol setting process) that designates the address of a flag data storage area (for example, a winning request flag storage area) that is arranged in the second storage means and stores the flag data;
and a flag data storage means (e.g., S330 during a pattern setting process) that transfers and stores the flag data corresponding to the internal winning combination generated by the internal winning combination generation means from the flag table into the flag data storage area based on the corresponding storage destination data.
また、前記本発明の第１９の遊技機では、前記演算処理手段は、前記フラグデータテーブルの前記格納先データを示すオンビット情報を算出して、転送対象となる前記オンビット情報に設定されている前記フラグデータを前記フラグデータ格納領域に転送するようにしてもよい。 Furthermore, in the gaming machine of the 19th aspect of the present invention, the calculation processing means may calculate on-bit information indicating the storage destination data of the flag data table, and transfer the flag data set in the on-bit information to be transferred to the flag data storage area.
また、上記第１１の課題を解決するために、本発明では、以下のような構成の第２０の遊技機を提供する。 Furthermore, in order to solve the above-mentioned eleventh problem, the present invention provides a twentieth gaming machine having the following configuration.
遊技媒体の投入操作を検出する投入操作検出手段（例えば、ＢＥＴスイッチ７７）と、
前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段（例えば、スタートスイッチ７９）と、
複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段（例えば、３つのリール３Ｌ，３Ｃ，３Ｒ）と、
遊技者による停止操作の検出を行う停止操作検出手段（例えば、ストップスイッチ基板８０）と、
遊技動作を制御するための演算処理を行う演算処理手段（例えば、メインＣＰＵ１０１）と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第１記憶手段（例えば、メインＲＯＭ１０２）と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第２記憶手段（例えば、メインＲＡＭ１０３）と、を備え、
前記演算処理手段は、
前記演算処理手段による前記演算処理の実行時にデータが格納される汎用レジスタと、
前記演算処理手段による前記演算処理の実行時にデータが格納され、該格納されたデータにより前記第１記憶手段又は前記第２記憶手段内のアドレスの一部を指定可能な拡張レジスタ（例えば、Ｑレジスタ）と、
予め定められた確率で、内部当籤役に関するフラグステータス情報（例えば、当り要求フラグステータス）を決定する内部抽籤手段（例えば、内部抽籤処理）と、
前記内部抽籤手段により取得された前記フラグステータス情報から内部当籤役を生成する内部当籤役生成手段（例えば、図柄設定処理中のＳ３２１）と、
前記内部当籤役と、それに対応する当籤フラグデータと、前記第２記憶手段内の前記当籤フラグデータの格納先を指定する格納先データとの対応関係を規定した当籤フラグデータテーブル（例えば、当り要求フラグテーブル）を前記第２記憶手段内に展開する当籤フラグテーブル展開手段（例えば、図柄設定処理中のＳ３２４）と、
前記拡張レジスタを用いて前記第２記憶手段内のアドレス指定を行うことができる所定の読み出し命令（例えば、「ＬＤＱ」命令）を実行することにより、前記第２記憶手段内に配置され且つ前記当籤フラグデータを格納する当籤フラグデータ格納領域（例えば、当り要求フラグ格納領域）のアドレスを指定する当籤フラグ格納領域指定手段（例えば、図柄設定処理中のＳ３２９）と、
前記内部当籤役生成手段により生成された前記内部当籤役に対応する前記当籤フラグデータを、対応する前記格納先データに基づいて、前記当籤フラグテーブルから前記当籤フラグデータ格納領域内に転送して格納する当籤フラグデータ格納手段（例えば、図柄設定処理中のＳ３３０）と、
前記内部抽籤手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段（例えば、リール停止制御処理）と、前記停止制御手段により前記複数の表示列の変動表示が停止された場合に、前記複数の表示列に跨って設定された判定ライン上に、前記内部当籤役に対応する図柄の組合せが停止表示されたか否かを判定する入賞役決定手段（例えば、入賞検索処理）と、
前記所定の読み出し命令を実行することにより、前記第２記憶手段内に配置され且つ前記判定ライン上に停止表示された図柄の組合せに対応する入賞フラグデータを格納する入賞フラグデータ格納領域（例えば、入賞作動フラグ格納領域）のアドレスを指定する入賞フラグ格納領域指定手段（例えば、図柄コード取得処理中のＳ６４８）と、
前記所定の読み出し命令を実行することにより、前記第２記憶手段内に配置され且つ前記判定ライン上に停止表示された図柄の組合せに対応する図柄コードデータを格納する図柄コード格納領域のアドレスを指定する図柄コード格納領域設定手段（例えば、図柄コード取得処理中のＳ６５０）と、を有する
ことを特徴とする遊技機。
a deposit operation detection means (e.g., a BET switch 77) for detecting the deposit operation of a gaming medium;
a start operation detection means (e.g., a start switch 79) for detecting a start operation by a player after the input operation detection means detects the input operation;
a variable display means (e.g., three reels 3L, 3C, and 3R) including a plurality of display columns, which displays symbols provided on each display column in a variable manner based on the detection of a start operation by the start operation detection means;
A stop operation detection means (for example, a stop switch board 80) for detecting a stop operation by a player;
A calculation processing means (for example, a main CPU 101) for performing calculation processing to control game operations;
a first storage means (e.g., a main ROM 102) that stores information necessary for the execution of the arithmetic processing by the arithmetic processing means;
a second storage means (e.g., a main RAM 103) for storing information necessary for the execution of the arithmetic processing by the arithmetic processing means;
The arithmetic processing means
a general-purpose register in which data is stored when the arithmetic processing means executes the arithmetic processing;
an extension register (e.g., a Q register) in which data is stored when the arithmetic processing is performed by the arithmetic processing means, and which can specify a part of an address in the first storage means or the second storage means by the stored data;
An internal lottery means (for example, an internal lottery process) that determines flag status information (for example, a winning request flag status) related to an internal winning combination at a predetermined probability;
An internal lottery combination generating means (for example, S321 during the symbol setting process) that generates an internal lottery combination from the flag status information acquired by the internal lottery unit;
A winning flag table expanding means (for example, S324 during the pattern setting process) that expands into the second storage means a winning flag data table (for example, a winning request flag table) that defines the correspondence between the internal winning combination, the corresponding winning flag data, and storage destination data that specifies the storage destination of the winning flag data in the second storage means;
A winning flag storage area designation means (e.g., S329 during the symbol setting process) that designates the address of a winning flag data storage area (e.g., a winning request flag storage area) that is located in the second storage means and stores the winning flag data by executing a predetermined read command (e.g., an "LDQ" command) that can designate an address in the second storage means using the extension register;
A winning flag data storage means (for example, S330 during the symbol setting process) for transferring and storing the winning flag data corresponding to the internal winning combination generated by the internal winning combination generating means from the winning flag table to the winning flag data storage area based on the corresponding storage destination data;
a stop control means (for example, a reel stop control process) that stops the variable display of the symbols based on the determination result of the internal lottery means and the detection of a stop operation by the stop operation detection means; and a winning combination determination means (for example, a winning search process) that determines whether or not a combination of symbols corresponding to the internal winning combination has stopped and been displayed on a determination line set across the plurality of display columns when the variable display of the plurality of display columns is stopped by the stop control means.
A winning flag storage area designation means (e.g., S648 during the pattern code acquisition process) for designating an address of a winning flag data storage area (e.g., a winning activation flag storage area) that is arranged in the second storage means and stores winning flag data corresponding to the combination of patterns stopped and displayed on the judgment line by executing the predetermined read command;
and a pattern code storage area setting means (for example, S650 during the pattern code acquisition process) that, by executing the predetermined read command, specifies the address of a pattern code storage area that is arranged in the second storage means and stores pattern code data corresponding to the combination of patterns stopped and displayed on the judgment line.
また、前記本発明の第２０の遊技機では、前記拡張レジスタで指定可能な前記アドレスの一部が、前記アドレスを構成する上位側のアドレス値であるようにしてもよい。 Furthermore, in the 20th gaming machine of the present invention, part of the address that can be specified by the extension register may be the upper address value that constitutes the address.
上記構成の本発明の第１９及び第２０の遊技機によれば、主制御回路で実行する処理の効率化を図り、主制御回路のＲＡＭ（第２記憶手段）容量を有効活用することができる。 The gaming machines of the 19th and 20th aspects of the present invention, configured as described above, improve the efficiency of the processing performed by the main control circuit and make effective use of the RAM (second storage means) capacity of the main control circuit.
［第２１及び第２２の遊技機］
従来、上述した構成の遊技機において、内部当籤役と遊技者の停止操作とに基づきリール図柄の可変表示の停止制御を行い、図柄の組合せにより入賞判定を行い、入賞判定の結果に基づいてホッパー（メダル払出装置）を制御して、メダルの払出制御を行う遊技機が知られている（例えば、特開２００８－１１９４９８号公報参照）。
[21st and 22nd gaming machines]
Conventionally, in gaming machines of the above-described configuration, there has been known a gaming machine that controls the stopping of the variable display of reel patterns based on an internal lottery role and the player's stopping operation, determines whether a prize has been won based on the combination of patterns, and controls a hopper (medal payout device) based on the result of the winning determination to control the payout of medals (see, for example, JP 2008-119498 A).
ところで、従来、上述した遊技機特有の制限として、主制御回路のプログラム容量が、規則により小容量に制限されている。さらに、近年、遊技性の複雑化により主制御回路のＲＯＭの容量が圧迫されており、主制御回路で管理する処理プログラムやテーブルなどの容量削減が求められている。 However, one of the limitations inherent to gaming machines mentioned above is that regulations have traditionally limited the program capacity of the main control circuit to a small capacity. Furthermore, in recent years, the increasing complexity of gameplay has placed pressure on the ROM capacity of the main control circuit, creating a need to reduce the capacity of the processing programs and tables managed by the main control circuit.
本発明は、上記第１２の課題を解決するためになされたものであり、本発明の第１２の目的は、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のＲＯＭの空き容量を増やし、該増えた容量分のＲＯＭの空き領域を利用して遊技性を高めることが可能な遊技機を提供することである。 The present invention has been made to solve the twelfth problem mentioned above, and the twelfth object of the present invention is to provide a gaming machine that can increase the free space in the ROM of the main control circuit by reducing the capacity of the processing programs, tables, etc. managed by the main control circuit, and can utilize the increased free space in the ROM to improve playability.
上記第１２の課題を解決するために、本発明では、以下のような構成の第２１の遊技機を提供する。 To solve the twelfth problem above, the present invention provides a twenty-first gaming machine having the following configuration.
遊技媒体の投入操作を検出する投入操作検出手段（例えば、ＢＥＴスイッチ７７）と、
前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段（例えば、スタートスイッチ７９）と、
前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段（例えば、内部抽籤処理）と、
複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段（例えば、３つのリール３Ｌ，３Ｃ，３Ｒ）と、
遊技者による停止操作の検出を行う停止操作検出手段（例えば、ストップスイッチ基板８０）と、
前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段（例えば、リール停止制御処理）と、
前記停止制御手段による前記表示列の停止動作を制御するための演算処理を行う演算処理手段（例えば、メインＣＰＵ１０１）と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第１記憶手段（例えば、メインＲＯＭ１０２）と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第２記憶手段（例えば、メインＲＡＭ１０３）と、を備え、
前記演算処理手段は、
前記演算処理手段による前記演算処理の実行時にデータが格納される汎用レジスタと、
前記演算処理手段による前記演算処理の実行時にデータが格納され、該格納されたデータにより前記第２記憶手段内のアドレスの一部を指定可能な拡張レジスタ（例えば、Ｑレジスタ）と、
前記拡張レジスタを用いて前記第２記憶手段内のアドレス指定を行うことができる所定の読み出し命令（例えば、「ＬＤＱ」命令）を実行することにより、前記停止操作検出手段による停止操作の検出結果を取得する停止操作検出結果取得手段（例えば、リール停止制御処理中のＳ７１４）と、
前記停止操作検出手段により所定の表示列に対する遊技者の停止操作が検出された場合に、前記所定の読み出し命令を実行することにより、前記第２記憶手段内に配置され且つ前記所定の表示列の変動表示の停止制御データを格納する停止制御データ格納領域のアドレスを指定する停止制御データ格納領域設定手段（例えば、図１３９中のソースコード「ＬＤＱ ＩＸ，ｗＲ１＿ＣＴＲＬ－（ｗＲ２＿ＣＴＲＬ－ｗＲ１＿ＣＴＲＬ）」）と、を有する
ことを特徴とする遊技機。
a deposit operation detection means (e.g., a BET switch 77) for detecting the deposit operation of a gaming medium;
a start operation detection means (e.g., a start switch 79) for detecting a start operation by a player after the input operation detection means detects the input operation;
an internal lottery combination determination means (for example, an internal lottery process) that determines an internal lottery combination with a predetermined probability based on the detection of a start operation by the start operation detection means;
a variable display means (e.g., three reels 3L, 3C, and 3R) including a plurality of display columns, which displays symbols provided on each display column in a variable manner based on the detection of a start operation by the start operation detection means;
A stop operation detection means (for example, a stop switch board 80) for detecting a stop operation by a player;
A stop control means (for example, a reel stop control process) that stops the variable display of the symbols based on the determination result of the internal winning combination determination means and the detection of a stop operation by the stop operation detection means;
a calculation processing means (e.g., a main CPU 101) for performing calculation processing to control the stop operation of the display column by the stop control means;
a first storage means (e.g., a main ROM 102) that stores information necessary for the execution of the arithmetic processing by the arithmetic processing means;
a second storage means (e.g., a main RAM 103) for storing information necessary for the execution of the arithmetic processing by the arithmetic processing means;
The arithmetic processing means
a general-purpose register in which data is stored when the arithmetic processing means executes the arithmetic processing;
an extension register (e.g., Q register) in which data is stored when the arithmetic processing is performed by the arithmetic processing means, and which can specify a part of an address in the second storage means by the stored data;
a stop operation detection result acquisition means (for example, S714 during the reel stop control process) that acquires a detection result of the stop operation by the stop operation detection means by executing a predetermined read command (for example, an "LDQ" command) that can specify an address in the second storage means using the extension register;
and stop control data storage area setting means for specifying an address of a stop control data storage area that is arranged in the second storage means and stores stop control data for variable display of the predetermined display column by executing the predetermined read command when the stop operation detection means detects a stop operation by a player for a predetermined display column (for example, source code "LDQ IX, wR1_CTRL-(wR2_CTRL-wR1_CTRL)" in FIG. 139).
また、前記本発明の第２１の遊技機では、前記拡張レジスタで指定可能な前記アドレスの一部が、前記アドレスを構成する上位側のアドレス値であるようにしてもよい。 Furthermore, in the twenty-first gaming machine of the present invention, part of the address that can be specified by the extension register may be the upper address value that constitutes the address.
また、上記第１２の課題を解決するために、本発明では、以下のような構成の第２２の遊技機を提供する。 Furthermore, in order to solve the twelfth problem above, the present invention provides a twenty-second gaming machine having the following configuration.
遊技媒体の投入操作を検出する投入操作検出手段（例えば、ＢＥＴスイッチ７７）と、
前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段（例えば、スタートスイッチ７９）と、
前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段（例えば、内部抽籤処理）と、
複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段（例えば、３つのリール３Ｌ，３Ｃ，３Ｒ）と、
遊技者による停止操作の検出を行う停止操作検出手段（例えば、ストップスイッチ基板８０）と、
前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段（例えば、リール停止制御処理）と、
前記内部当籤役決定手段により複数種の内部当籤役が決定された場合に、前記複数種の内部当籤役にそれぞれ対応する複数種の図柄の組合せの中なら、前記複数の表示列に跨って設定された判定ライン上に、優先して停止表示させる図柄の組合せを決定する優先停止図柄決定手段（例えば、引込優先順位取得処理）と、
前記停止制御手段による前記表示列の停止動作、及び、前記優先停止図柄決定手段による停止表示させる図柄の組合せの決定動作を制御するための演算処理を行う演算処理手段（例えば、メインＣＰＵ１０１）と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第１記憶手段（例えば、メインＲＯＭ１０２）と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第２記憶手段（例えば、メインＲＡＭ１０３）と、を備え、
前記演算処理手段は、
前記演算処理手段による前記演算処理の実行時にデータが格納される汎用レジスタと、
前記演算処理手段による前記演算処理の実行時にデータが格納され、該格納されたデータにより前記第２記憶手段内のアドレスの一部を指定可能な拡張レジスタ（例えば、Ｑレジスタ）と、
前記拡張レジスタを用いて前記第２記憶手段内のアドレス指定を行うことができる所定の読み出し命令（例えば、「ＬＤＱ」命令）を実行することにより、前記停止操作検出手段による停止操作の検出結果を取得する停止操作検出結果取得手段（例えば、リール停止制御処理中のＳ７１４）と、
前記停止操作検出手段により所定の表示列に対する遊技者の停止操作が検出された場合に、前記所定の読み出し命令を実行することにより、前記第２記憶手段内に配置され且前記所定の表示列の変動表示の停止制御データを格納する停止制御データ格納領域のアドレスを指定する停止制御データ格納領域設定手段（例えば、図１３９中のソースコード「ＬＤＱ ＩＸ，ｗＲ１＿ＣＴＲＬ－（ｗＲ２＿ＣＴＲＬ－ｗＲ１＿ＣＴＲＬ）」）と、
前記優先停止図柄決定手段により、優先して、前記判定ライン上に停止表示させる図柄の組合せを決定する処理において、比較判定命令、処理のジャンプ先アドレスの指定命令及び処理のジャンプ動作命令を一つの命令で実行可能な所定の判定命令（例えば、「ＪＣＰ」命令）を実行することにより、判定対象となる前記内部当籤役に対応する図柄の組合せに、現在判定対象中の特定の表示列（例えば、右リール３Ｒ）における前記判定ライン上の停止図柄が任意となる所定の図柄の組合せ（例えば、「ＡＮＹ」役）が含まれるか否かを判定するとともに、判定対象となる前記内部当籤役に対応する図柄の組合せに前記所定の図柄の組合せが含まれると判定された場合に、判定対象となる前記内部当籤役に対応する図柄の組合せの停止表示を禁止する任意役対応処理手段（例えば、引込優先順位取得処理中のＳ６８３）と、を有する
ことを特徴とする遊技機。
a deposit operation detection means (e.g., a BET switch 77) for detecting the deposit operation of a gaming medium;
a start operation detection means (e.g., a start switch 79) for detecting a start operation by a player after the input operation detection means detects the input operation;
an internal lottery combination determination means (for example, an internal lottery process) that determines an internal lottery combination with a predetermined probability based on the detection of a start operation by the start operation detection means;
a variable display means (e.g., three reels 3L, 3C, and 3R) including a plurality of display columns, which displays symbols provided on each display column in a variable manner based on the detection of a start operation by the start operation detection means;
A stop operation detection means (for example, a stop switch board 80) for detecting a stop operation by a player;
A stop control means (for example, a reel stop control process) that stops the variable display of the symbols based on the determination result of the internal winning combination determination means and the detection of a stop operation by the stop operation detection means;
When a plurality of types of internal winning combinations are determined by the internal winning combination determination means, a priority stop symbol determination means (for example, a draw priority order acquisition process) determines a combination of symbols to be preferentially stopped and displayed on a judgment line set across the plurality of display columns, among a plurality of combinations of symbols corresponding to the plurality of types of internal winning combinations respectively;
A calculation processing means (e.g., a main CPU 101) for performing calculation processing to control the stop operation of the display column by the stop control means and the operation of determining the combination of symbols to be stopped and displayed by the priority stop symbol determination means;
a first storage means (e.g., a main ROM 102) that stores information necessary for the execution of the arithmetic processing by the arithmetic processing means;
a second storage means (e.g., a main RAM 103) for storing information necessary for the execution of the arithmetic processing by the arithmetic processing means;
The arithmetic processing means
a general-purpose register in which data is stored when the arithmetic processing means executes the arithmetic processing;
an extension register (e.g., Q register) in which data is stored when the arithmetic processing is performed by the arithmetic processing means, and which can specify a part of an address in the second storage means by the stored data;
a stop operation detection result acquisition means (for example, S714 during the reel stop control process) that acquires a detection result of the stop operation by the stop operation detection means by executing a predetermined read command (for example, an "LDQ" command) that can specify an address in the second storage means using the extension register;
a stop control data storage area setting means for specifying an address of a stop control data storage area that is located in the second storage means and stores stop control data for the variable display of the predetermined display column by executing the predetermined read command when the stop operation detection means detects a stop operation by a player for the predetermined display column (for example, the source code "LDQ IX, wR1_CTRL-(wR2_CTRL-wR1_CTRL)" in FIG. 139);
a predetermined judgment command (e.g., a "JCP" command) that can execute a comparison judgment command, a command to specify a jump address for the process, and a command to jump the process in a single command in the process of determining a combination of symbols to be stopped and displayed on the judgment line by the priority stop symbol determination means, to determine whether or not the combination of symbols corresponding to the internal winning role to be determined includes a predetermined combination of symbols (e.g., an "ANY" role) in which the stopped symbol on the judgment line in a specific display column currently being determined (e.g., the right reel 3R) is any combination of symbols, and an arbitrary role corresponding processing means (e.g., S683 during the draw priority acquisition process) that prohibits the stopped display of the combination of symbols corresponding to the internal winning role to be determined when it is determined that the predetermined combination of symbols is included in the combination of symbols corresponding to the internal winning role to be determined.
また、前記本発明の第２２の遊技機では、前記拡張レジスタで指定可能な前記アドレスの一部が、前記アドレスを構成する上位側のアドレス値であるようにしてもよい。 Furthermore, in the 22nd gaming machine of the present invention, part of the address that can be specified by the extension register may be the upper address value that constitutes the address.
上記構成の本発明の第２１及び第２２の遊技機によれば、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のＲＯＭの空き容量を増やし、該増えた容量分のＲＯＭの空き領域を利用して遊技性を高めることができる。 The gaming machines of the present invention, Nos. 21 and 22, configured as described above, reduce the capacity of the processing programs and tables managed by the main control circuit, increasing the free space in the ROM of the main control circuit, and using the increased free space in the ROM to improve playability.
［第２３～第２５の遊技機］
従来、上述した構成の遊技機において、図柄の停止制御時に引込優先順位テーブルを使用して図柄の停止制御を行う遊技機が知られている（例えば、特開２００７－１７５４５０号公報参照）。
[Gaming machines No. 23 to No. 25]
Conventionally, among gaming machines having the above-described configuration, there is known a gaming machine that performs stop control of symbols using a pull-in priority table when controlling the stop of symbols (see, for example, Japanese Patent Application Laid-Open No. 2007-175450).
ところで、従来、上述した遊技機特有の制限として、主制御回路のプログラム容量が、規則により小容量に制限されている。さらに、近年、遊技性の複雑化により主制御回路のＲＯＭの容量が圧迫されており、主制御回路で管理する処理プログラムやテーブルなどの容量削減が求められている。 However, one of the limitations inherent to gaming machines mentioned above is that regulations have traditionally limited the program capacity of the main control circuit to a small capacity. Furthermore, in recent years, the increasing complexity of gameplay has placed pressure on the ROM capacity of the main control circuit, creating a need to reduce the capacity of the processing programs and tables managed by the main control circuit.
本発明は、上記第１３の課題を解決するためになされたものであり、本発明の第１３の目的は、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のＲＯＭの空き容量を増やし、該増えた容量分のＲＯＭの空き領域を利用して遊技性を高めることが可能な遊技機を提供することである。 The present invention has been made to solve the thirteenth problem mentioned above, and the thirteenth object of the present invention is to provide a gaming machine that can increase the free space in the ROM of the main control circuit by reducing the capacity of the processing programs, tables, etc. managed by the main control circuit, and can utilize the increased free space in the ROM to improve playability.
上記第１３の課題を解決するために、本発明では、以下のような構成の第２３の遊技機を提供する。 To solve the thirteenth problem above, the present invention provides a twenty-third gaming machine having the following configuration.
遊技媒体の投入操作を検出する投入操作検出手段（例えば、ＢＥＴスイッチ７７）と、
前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段（例えば、スタートスイッチ７９）と、
前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段（例えば、内部抽籤処理）と、
複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段（例えば、３つのリール３Ｌ，３Ｃ，３Ｒ）と、
遊技者による停止操作の検出を行う停止操作検出手段（例えば、ストップスイッチ基板８０）と、
前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段（例えば、リール停止制御処理）と、
前記内部当籤役決定手段により複数種の内部当籤役が決定された場合に、前記複数種の内部当籤役にそれぞれ対応する複数種の図柄の組合せの中なら、前記複数の表示列に跨って設定された判定ライン上に、優先して停止表示させる図柄の組合せを決定する優先停止図柄決定手段（例えば、引込優先順位取得処理）と、
前記優先停止図柄決定手段による優先して停止表示させる図柄の組合せの決定動作を制御するための演算処理を行う演算処理手段（例えば、メインＣＰＵ１０１）と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第１記憶手段（例えば、メインＲＯＭ１０２）と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第２記憶手段（例えば、メインＲＡＭ１０３）と、を備え、
前記演算処理手段は、
前記演算処理手段による前記演算処理の実行時にデータが格納される汎用レジスタと、
前記演算処理手段による前記演算処理の実行時にデータが格納され、該格納されたデータにより前記第２記憶手段内のアドレスの一部を指定可能な拡張レジスタ（例えば、Ｑレジスタ）と、を有し、
前記優先停止図柄決定手段により、優先して停止表示させる図柄の組合せを決定する処理において、
前記演算処理手段は、
前記拡張レジスタを用いて前記第２記憶手段内のアドレス指定を行うことができる所定の読み出し命令（例えば、「ＬＤＱ」命令）を実行することにより、前記第２記憶手段内に配置され且つ前記内部当籤役に対応する当籤フラグデータを格納する当籤フラグデータ格納領域（例えば、当り要求フラグ格納領域）のアドレスを指定する当籤フラグ格納領域指定手段（例えば、引込優先順位取得処理中のＳ６８６）と、
前記所定の読み出し命令を実行することにより、前記第２記憶手段内に配置され且つ前記判定ライン上に停止表示された図柄の組合せに対応する入賞フラグデータを格納する入賞フラグデータ格納領域（例えば、入賞作動フラグ格納領域）のアドレスを指定する入賞フラグ格納領域指定手段（例えば、引込優先順位取得処理中のＳ６８６）と、
前記当籤フラグデータとそれに対応する前記入賞フラグデータとの論理積演算を行う論理積演算手段（例えば、引込優先順位取得処理中のＳ６８６）と、を有する
ことを特徴とする遊技機。
a deposit operation detection means (e.g., a BET switch 77) for detecting the deposit operation of a gaming medium;
a start operation detection means (e.g., a start switch 79) for detecting a start operation by a player after the input operation detection means detects the input operation;
an internal lottery combination determination means (for example, an internal lottery process) that determines an internal lottery combination with a predetermined probability based on the detection of a start operation by the start operation detection means;
a variable display means (e.g., three reels 3L, 3C, and 3R) including a plurality of display columns, which displays symbols provided on each display column in a variable manner based on the detection of a start operation by the start operation detection means;
A stop operation detection means (for example, a stop switch board 80) for detecting a stop operation by a player;
A stop control means (for example, a reel stop control process) that stops the variable display of the symbols based on the determination result of the internal winning combination determination means and the detection of a stop operation by the stop operation detection means;
When a plurality of types of internal winning combinations are determined by the internal winning combination determination means, a priority stop symbol determination means (for example, a draw priority order acquisition process) determines a combination of symbols to be preferentially stopped and displayed on a judgment line set across the plurality of display columns, among a plurality of combinations of symbols corresponding to the plurality of types of internal winning combinations respectively;
A calculation processing means (for example, the main CPU 101) for performing calculation processing to control the operation of determining a combination of symbols to be preferentially stopped by the priority stop symbol determination means;
a first storage means (e.g., a main ROM 102) that stores information necessary for the execution of the arithmetic processing by the arithmetic processing means;
a second storage means (e.g., a main RAM 103) for storing information necessary for the execution of the arithmetic processing by the arithmetic processing means;
The arithmetic processing means
a general-purpose register in which data is stored when the arithmetic processing means executes the arithmetic processing;
an extension register (e.g., Q register) in which data is stored when the arithmetic processing is performed by the arithmetic processing means, and which is capable of specifying a part of an address in the second storage means by the stored data;
In the process of determining a combination of symbols to be preferentially stopped and displayed by the priority stop symbol determination means,
The arithmetic processing means
A winning flag storage area designation means (for example, S686 during the draw priority acquisition process) that designates the address of a winning flag data storage area (for example, a winning request flag storage area) that is located in the second storage means and stores winning flag data corresponding to the internal winning combination by executing a predetermined read command (for example, an "LDQ" command) that can designate an address in the second storage means using the extension register;
A winning flag storage area designation means (for example, S686 during the draw priority acquisition process) for designating an address of a winning flag data storage area (for example, a winning activation flag storage area) that is arranged in the second storage means and stores winning flag data corresponding to the combination of symbols stopped and displayed on the judgment line by executing the predetermined read command;
and a logical product calculation means (for example, S686 during the draw priority acquisition process) for performing a logical product calculation between the winning flag data and the corresponding winning flag data.
また、前記本発明の第２３の遊技機では、前記優先停止図柄決定手段により、優先して停止表示させる図柄の組合せを決定する処理において、判定対象となる前記内部当籤役に対応する図柄の組合せに、現在判定対象中の特定の表示列（例えば、右リール３Ｒ）における前記判定ライン上の停止図柄が任意となる所定の図柄の組合せ（例えば、「ＡＮＹ」役）が含まれる場合には、
前記演算処理手段は、前記当籤フラグ格納領域指定手段による前記当籤フラグデータ格納領域のアドレス指定処理、前記入賞フラグ格納領域指定手段による前記入賞フラグデータ格納領域のアドレス指定処理、及び、前記論理積演算手段による論理積演算処理が実行されないようにしてもよい。
In addition, in the 23rd gaming machine of the present invention, in the process of determining a combination of symbols to be stopped and displayed preferentially by the priority stop symbol determination means, if the combination of symbols corresponding to the internal winning combination to be determined includes a predetermined combination of symbols (for example, "ANY" combination) in which the stopped symbols on the determination line in a specific display column currently being determined (for example, right reel 3R) are arbitrary,
The calculation processing means may prevent the address designation process of the winning flag data storage area by the winning flag storage area designation means, the address designation process of the winning flag data storage area by the winning flag storage area designation means, and the logical product calculation process by the logical product calculation means from being executed.
また、上記第１３の課題を解決するために、本発明では、以下のような構成の第２４の遊技機を提供する。 Furthermore, in order to solve the thirteenth problem above, the present invention provides a twenty-fourth gaming machine having the following configuration.
遊技媒体の投入操作を検出する投入操作検出手段（例えば、ＢＥＴスイッチ７７）と、
前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段（例えば、スタートスイッチ７９）と、
前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段（例えば、内部抽籤処理）と、
複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段（例えば、３つのリール３Ｌ，３Ｃ，３Ｒ）と、
遊技者による停止操作の検出を行う停止操作検出手段（例えば、ストップスイッチ基板８０）と、
前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段（例えば、リール停止制御処理）と、
前記内部当籤役決定手段により複数種の内部当籤役が決定された場合に、前記複数種の内部当籤役にそれぞれ対応する複数種の図柄の組合せの中なら、前記複数の表示列に跨って設定された判定ライン上に、優先して停止表示させる図柄の組合せを決定する優先停止図柄決定手段（例えば、引込優先順位取得処理）と、
前記優先停止図柄決定手段による優先して停止表示させる図柄の組合せの決定動作を制御するための演算処理を行う演算処理手段（例えば、メインＣＰＵ１０１）と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第１記憶手段（例えば、メインＲＯＭ１０２）と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第２記憶手段（例えば、メインＲＡＭ１０３）と、を備え、
前記演算処理手段は、
前記演算処理手段による前記演算処理の実行時にデータが格納される汎用レジスタと、
前記演算処理手段による前記演算処理の実行時にデータが格納され、該格納されたデータにより前記第１記憶手段又は前記第２記憶手段内のアドレスの一部を指定可能な拡張レジスタ（例えば、Ｑレジスタ）と、を有し、
前記優先停止図柄決定手段により、優先して停止表示させる図柄の組合せを決定する処理において、
前記演算処理手段は、
前記拡張レジスタを用いて前記第２記憶手段内のアドレス指定を行うことができる所定の読み出し命令（例えば、「ＬＤＱ」命令）を実行することにより、前記第２記憶手段内に配置され且つ前記内部当籤役に対応する当籤フラグデータを格納する当籤フラグデータ格納領域（例えば、当り要求フラグ格納領域）のアドレスを指定する当籤フラグ格納領域指定手段（例えば、引込優先順位取得処理中のＳ６８６）と、
前記所定の読み出し命令を実行することにより、前記第２記憶手段内に配置され且つ前記判定ライン上に停止表示された図柄の組合せに対応する入賞フラグデータを格納する入賞フラグデータ格納領域（例えば、入賞作動フラグ格納領域）のアドレスを指定する入賞フラグ格納領域指定手段（例えば、引込優先順位取得処理中のＳ６８６）と、
前記当籤フラグデータとそれに対応する前記入賞フラグデータとの論理積演算を行う論理積演算手段（例えば、引込優先順位取得処理中のＳ６８６）と、
前記所定の読み出し命令を実行することにより、前記複数種の図柄の組合せ間における、停止表示させる図柄の組合せの優先順位を規定したデータテーブルを取得する優先順位データテーブル取得手段（例えば、引込優先順位取得処理中のＳ６８７）と、を有する
ことを特徴とする遊技機。
a deposit operation detection means (e.g., a BET switch 77) for detecting the deposit operation of a gaming medium;
a start operation detection means (e.g., a start switch 79) for detecting a start operation by a player after the input operation detection means detects the input operation;
an internal lottery combination determination means (for example, an internal lottery process) that determines an internal lottery combination with a predetermined probability based on the detection of a start operation by the start operation detection means;
a variable display means (e.g., three reels 3L, 3C, and 3R) including a plurality of display columns, which displays symbols provided on each display column in a variable manner based on the detection of a start operation by the start operation detection means;
A stop operation detection means (for example, a stop switch board 80) for detecting a stop operation by a player;
A stop control means (for example, a reel stop control process) that stops the variable display of the symbols based on the determination result of the internal winning combination determination means and the detection of a stop operation by the stop operation detection means;
When a plurality of types of internal winning combinations are determined by the internal winning combination determination means, a priority stop symbol determination means (for example, a draw priority order acquisition process) determines a combination of symbols to be preferentially stopped and displayed on a judgment line set across the plurality of display columns, among a plurality of combinations of symbols corresponding to the plurality of types of internal winning combinations respectively;
A calculation processing means (for example, the main CPU 101) for performing calculation processing to control the operation of determining a combination of symbols to be preferentially stopped by the priority stop symbol determination means;
a first storage means (e.g., a main ROM 102) that stores information necessary for the execution of the arithmetic processing by the arithmetic processing means;
a second storage means (e.g., a main RAM 103) for storing information necessary for the execution of the arithmetic processing by the arithmetic processing means;
The arithmetic processing means
a general-purpose register in which data is stored when the arithmetic processing means executes the arithmetic processing;
an extension register (e.g., a Q register) in which data is stored when the arithmetic processing is executed by the arithmetic processing means, and which is capable of specifying a part of an address in the first storage means or the second storage means by the stored data;
In the process of determining a combination of symbols to be preferentially stopped and displayed by the priority stop symbol determination means,
The arithmetic processing means
A winning flag storage area designation means (for example, S686 during the draw priority acquisition process) that designates the address of a winning flag data storage area (for example, a winning request flag storage area) that is located in the second storage means and stores winning flag data corresponding to the internal winning combination by executing a predetermined read command (for example, an "LDQ" command) that can designate an address in the second storage means using the extension register;
A winning flag storage area designation means (for example, S686 during the draw priority acquisition process) for designating an address of a winning flag data storage area (for example, a winning activation flag storage area) that is arranged in the second storage means and stores winning flag data corresponding to the combination of symbols stopped and displayed on the judgment line by executing the predetermined read command;
A logical product calculation means (for example, S686 during the draw priority acquisition process) for performing a logical product calculation between the winning flag data and the corresponding winning flag data;
and a priority data table acquisition means (for example, S687 during the pull-in priority acquisition process) for acquiring a data table that defines the priority of combinations of symbols to be stopped and displayed among the combinations of the plurality of symbols by executing the predetermined read command.
また、前記本発明の第２４の遊技機では、前記優先停止図柄決定手段により、優先して停止表示させる図柄の組合せを決定する処理において、判定対象となる前記内部当籤役に対応する図柄の組合せに、現在判定対象中の特定の表示列（例えば、右リール３Ｒ）における前記判定ライン上の停止図柄が任意となる所定の図柄の組合せ（例えば、「ＡＮＹ」役）が含まれる場合には、
前記演算処理手段は、前記当籤フラグ格納領域指定手段による前記当籤フラグデータ格納領域のアドレス指定処理、前記入賞フラグ格納領域指定手段による前記入賞フラグデータ格納領域のアドレス指定処理、及び、前記論理積演算手段による論理積演算処理が実行されないようにしてもよい。
In addition, in the 24th gaming machine of the present invention, in the process of determining a combination of symbols to be stopped and displayed preferentially by the priority stop symbol determination means, if the combination of symbols corresponding to the internal winning combination to be determined includes a predetermined combination of symbols (for example, "ANY" combination) in which the stopped symbols on the determination line in a specific display column currently being determined (for example, right reel 3R) are arbitrary,
The calculation processing means may prevent the address designation process of the winning flag data storage area by the winning flag storage area designation means, the address designation process of the winning flag data storage area by the winning flag storage area designation means, and the logical product calculation process by the logical product calculation means from being executed.
また、上記第１３の課題を解決するために、本発明では、以下のような構成の第２５の遊技機を提供する。 Furthermore, in order to solve the thirteenth problem above, the present invention provides a twenty-fifth gaming machine having the following configuration:
遊技媒体の投入操作を検出する投入操作検出手段（例えば、ＢＥＴスイッチ７７）と、
前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段（例えば、スタートスイッチ７９）と、
前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段（例えば、内部抽籤処理）と、
複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段（例えば、３つのリール３Ｌ，３Ｃ，３Ｒ）と、
遊技者による停止操作の検出を行う停止操作検出手段（例えば、ストップスイッチ基板８０）と、
前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段（例えば、リール停止制御処理）と、
イリーガルヒットエラーの発生の有無を判定するエラー検出手段（例えば、イリーガルヒットチェック処理）と、
前記エラー検出手段による判定動作を制御するための演算処理を行う演算処理手段（例えば、メインＣＰＵ１０１）と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第１記憶手段（例えば、メインＲＯＭ１０２）と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第２記憶手段（例えば、メインＲＡＭ１０３）と、を備え、
前記演算処理手段は、
前記演算処理手段による前記演算処理の実行時にデータが格納される汎用レジスタと、
前記演算処理手段による前記演算処理の実行時にデータが格納され、該格納されたデータにより前記第２記憶手段内のアドレスの一部を指定可能な拡張レジスタ（例えば、Ｑレジスタ）と、を有し、
前記エラー検出手段により、イリーガルヒットエラーの発生の有無を判定処理において、
前記演算処理手段は、
前記拡張レジスタを用いて前記第２記憶手段内のアドレス指定を行うことができる所定の読み出し命令（例えば、「ＬＤＱ」命令）を実行することにより、前記第２記憶手段内に配置され且つ前記複数の表示列に跨って設定された判定ライン上に停止表示された図柄の組合せに対応する入賞フラグデータを格納する入賞フラグデータ格納領域（例えば、入賞作動フラグ格納領域）のアドレスを指定する入賞フラグ格納領域指定手段（例えば、イリーガルヒットチェック処理中のＳ７８１）と、
前記入賞フラグデータ格納領域に格納された前記入賞フラグデータと、それに対応する前記内部当籤役を示す当籤フラグデータとの論理積演算を行う論理積演算手段（例えば、イリーガルヒットチェック処理中のＳ７８４）と、
前記論理積演算手段による演算結果に基づいて、イリーガルヒットエラーの発生の有無を判定するエラー判定手段（例えば、イリーガルヒットチェック処理中のＳ７８５）と、を有し、
前記当籤フラグデータが格納される当籤フラグデータ格納領域（例えば、当り要求フラグ格納領域）の構成が、前記入賞フラグデータ格納領域の構成と同一である
ことを特徴とする遊技機。
a deposit operation detection means (e.g., a BET switch 77) for detecting the deposit operation of a gaming medium;
a start operation detection means (e.g., a start switch 79) for detecting a start operation by a player after the input operation detection means detects the input operation;
an internal lottery combination determination means (for example, an internal lottery process) that determines an internal lottery combination with a predetermined probability based on the detection of a start operation by the start operation detection means;
a variable display means (e.g., three reels 3L, 3C, and 3R) including a plurality of display columns, which displays symbols provided on each display column in a variable manner based on the detection of a start operation by the start operation detection means;
A stop operation detection means (for example, a stop switch board 80) for detecting a stop operation by a player;
A stop control means (for example, a reel stop control process) that stops the variable display of the symbols based on the determination result of the internal winning combination determination means and the detection of a stop operation by the stop operation detection means;
an error detection means (for example, an illegal hit check process) for determining whether an illegal hit error has occurred;
a calculation processing means (e.g., a main CPU 101) for performing calculation processing to control the determination operation by the error detection means;
a first storage means (e.g., a main ROM 102) that stores information necessary for the execution of the arithmetic processing by the arithmetic processing means;
a second storage means (e.g., a main RAM 103) for storing information necessary for the execution of the arithmetic processing by the arithmetic processing means;
The arithmetic processing means
a general-purpose register in which data is stored when the arithmetic processing means executes the arithmetic processing;
an extension register (e.g., Q register) in which data is stored when the arithmetic processing is performed by the arithmetic processing means, and which is capable of specifying a part of an address in the second storage means by the stored data;
In the process of determining whether or not an illegal hit error has occurred by the error detection means,
The arithmetic processing means
a winning flag storage area designation means (e.g., S781 during illegal hit check processing) for designating an address of a winning flag data storage area (e.g., a winning activation flag storage area) that stores winning flag data corresponding to a combination of symbols that are stopped and displayed on a judgment line that is set across the plurality of display columns, by executing a predetermined read command (e.g., an "LDQ" command) that can designate an address in the second storage means using the extension register;
A logical product calculation means (for example, S784 during the illegal hit check process) for performing a logical product calculation between the winning flag data stored in the winning flag data storage area and the corresponding winning flag data indicating the internal winning combination;
and error determination means (e.g., S785 during the illegal hit check process) for determining whether or not an illegal hit error has occurred based on the result of the operation by the logical product operation means,
A gaming machine characterized in that the configuration of a winning flag data storage area (for example, a winning request flag storage area) in which the winning flag data is stored is the same as the configuration of the winning flag data storage area.
また、前記本発明の第２５の遊技機では、前記拡張レジスタで指定可能な前記アドレスの一部が、前記アドレスを構成する上位側のアドレス値であるようにしてもよい。 Furthermore, in the twenty-fifth gaming machine of the present invention, part of the address that can be specified by the extension register may be the upper address value that constitutes the address.
さらに、前記本発明の第２５の遊技機では、前記演算処理手段は、前記エラー検出手段により、イリーガルヒットエラーが有ると判定された場合には、エラー処理を行うエラー処理手段を有し、
前記エラー処理手段は、前記イリーガルヒットエラーを視認可能に報知するとともに、前記イリーガルヒットエラーが解除されるまで、遊技を停止するようにしてもよい。
Furthermore, in the twenty-fifth gaming machine of the present invention, the arithmetic processing means has error processing means for performing error processing when the error detection means determines that there is an illegal hit error,
The error processing means may visibly notify the illegal hit error and suspend the game until the illegal hit error is resolved.
上記構成の本発明の第２３～第２５の遊技機によれば、主制御回路で管理する処理プログラムやテーブルなどの容量を削減して主制御回路のＲＯＭの空き容量を増やし、該増えた容量分のＲＯＭの空き領域を利用して遊技性を高めることができる。 With the gaming machines of the present invention, as configured above, the capacity of the processing programs, tables, etc. managed by the main control circuit can be reduced, increasing the free space in the ROM of the main control circuit, and the increased free space in the ROM can be used to improve playability.
［第２６の遊技機］
従来、上述した構成の遊技機において、遊技制御基板（主制御基板）から演出制御基板（副制御基板）にコマンドデータを送信する遊技機が知られている（例えば、特開２０１３－０２７６５５号公報及び特開２０１４－０３３７５１号公報参照）。
[26th gaming machine]
Conventionally, gaming machines with the above-described configuration are known in which command data is transmitted from a gaming control board (main control board) to a performance control board (sub-control board) (see, for example, Patent Publication No. 2013-027655 and Patent Publication No. 2014-033751).
ところで、近年、遊技性の多様化に伴い、副制御回路による演出制御において遊技性に係る処理が増える傾向がある。そのため、主制御回路から副制御回路に送信される通信データを改ざんする、「ゴト」と呼ばれる不正行為が発生しており、遊技店に損害を与えている。それに対して、従来、例えば上記特開２０１４－０３３７５１号公報等で提案されているように、主制御回路において送信データにゴト防止処理を施す対策も実施されている。しかしながら、このようなゴト防止処理の追加により、主制御回路のプログラム容量が圧迫されるという課題が発生している。 In recent years, with the diversification of gameplay, there has been a trend toward an increase in gameplay-related processing in the presentation control by the sub-control circuit. This has led to the occurrence of fraudulent acts known as "cheating," in which communication data sent from the main control circuit to the sub-control circuit is tampered with, causing damage to gaming parlors. In response to this, measures have been taken to apply anti-cheating processing to transmitted data in the main control circuit, as proposed in, for example, the above-mentioned Japanese Patent Application Laid-Open No. 2014-033751. However, the addition of such anti-cheating processing has created the problem of straining the program capacity of the main control circuit.
本発明は、上記第１４の課題を解決するためになされたものであり、本発明の第１４の目的は、送信データに不正（ゴト）防止処理を施すことなく、不正行為を抑止するとともに、不正防止処理による主制御回路のプログラム容量の圧迫を無くすことが可能な遊技機を提供することである。 The present invention has been made to solve the fourteenth problem mentioned above, and the fourteenth object of the present invention is to provide a gaming machine that can deter fraudulent behavior without applying anti-cheating processing to transmitted data, and that can eliminate the burden on the program capacity of the main control circuit caused by anti-cheating processing.
上記第１４の課題を解決するために、本発明では、以下のような構成の第２６の遊技機を提供する。 To solve the above-mentioned fourteenth problem, the present invention provides a twenty-sixth gaming machine having the following configuration.
前記遊技動作に関する通信データを送信するデータ送信手段（例えば、主制御回路９０）と、
前記通信データを作成する通信データ生成手段（例えば、通信データ格納処理）と、
前記通信データ生成手段による通信データの生成動作を制御するための演算処理を行う演算処理手段（例えば、メインＣＰＵ１０１）と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第１記憶手段（例えば、メインＲＯＭ１０２）と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第２記憶手段（例えば、メインＲＡＭ１０３）と、を備え、
前記演算処理手段は、
前記演算処理手段による前記演算処理の実行時に複数種のデータがそれぞれ格納される複数の汎用レジスタを有し、
前記演算処理手段は、
前記通信データ生成手段による通信データの生成処理において、
前記通信データを構成する複数種の通信パラメータをそれぞれ前記複数の汎用レジスタに割り当て、
前記通信データを構成する複数種の通信パラメータのうち、前記通信データの種別に基づいて通信パラメータを、前記複数の汎用レジスタのうちの対応する汎用レジスタにセットし、
前記汎用レジスタにセットされた通信パラメータを、前記第２記憶手段内の所定の格納領域（通信データ一時格納領域）に格納し、
前記複数種の通信パラメータのうち、通信データの生成時に未使用の通信パラメータに対応付けられた汎用レジスタに格納されているデータを通信パラメータとして前記所定の格納領域に格納し、
前記複数種の通信パラメータに応じて前記複数の汎用レジスタにセットされたデータに基づいて、前記通信データのサム値を生成する
ことを特徴とする遊技機。
A data transmission means (for example, a main control circuit 90) for transmitting communication data relating to the game operation;
a communication data generating means for generating the communication data (for example, a communication data storage process);
a processing unit (e.g., a main CPU 101) for performing a calculation process to control the operation of generating communication data by the communication data generating unit;
a first storage means (e.g., a main ROM 102) that stores information necessary for the execution of the arithmetic processing by the arithmetic processing means;
a second storage means (e.g., a main RAM 103) for storing information necessary for the execution of the arithmetic processing by the arithmetic processing means;
The arithmetic processing means
a plurality of general-purpose registers in which a plurality of types of data are respectively stored when the arithmetic processing is performed by the arithmetic processing means;
The arithmetic processing means
In the communication data generation process by the communication data generation means,
assigning a plurality of types of communication parameters constituting the communication data to the plurality of general-purpose registers, respectively;
setting a communication parameter, among a plurality of types of communication parameters constituting the communication data, in a corresponding one of the plurality of general-purpose registers based on the type of the communication data;
storing the communication parameters set in the general-purpose register in a predetermined storage area (communication data temporary storage area) in the second storage means;
storing, as a communication parameter, data stored in a general-purpose register associated with an unused communication parameter at the time of generating the communication data, among the plurality of types of communication parameters, in the predetermined storage area;
A gaming machine characterized in that a sum value of the communication data is generated based on data set in the plurality of general-purpose registers in accordance with the plurality of types of communication parameters.
また、前記本発明の第２６の遊技機では、前記通信データ生成手段は、前記第２記憶手段内の所定の格納領域に空きが無い場合には、前記複数の汎用レジスタにセットされた前記通信パラメータを前記第２記憶手段内の所定の格納領域に格納することなく通信データの生成処理を終了するようにしてもよい。 Furthermore, in the 26th gaming machine of the present invention, the communication data generation means may terminate the communication data generation process without storing the communication parameters set in the plurality of general-purpose registers in the specified storage area within the second storage means if there is no free space in the specified storage area within the second storage means.
上記構成の本発明の第２６の遊技機によれば、送信データ（通信データ）に不正防止処理を施すことなく、不正行為を抑止することができるとともに、不正防止処理による主制御回路のプログラム容量の圧迫も無くすことができる。 The 26th gaming machine of the present invention, configured as described above, can deter fraudulent activity without applying anti-fraud processing to transmission data (communication data), and also eliminates the burden on the program capacity of the main control circuit caused by anti-fraud processing.
［第２７の遊技機］
従来、上述した構成の遊技機において、主制御回路の制御により払い出されたメダルの枚数に応じて、クレジット数を更新する機能を備えた遊技機が知られている（例えば、特開２００９－０７７９７７号公報参照）。
[27th gaming machine]
Conventionally, among gaming machines with the above-described configuration, there has been known a gaming machine that has a function of updating the number of credits according to the number of medals paid out under the control of a main control circuit (see, for example, JP 2009-077977 A).
ところで、従来、ＡＲＴ中やボーナス中の遊技では、メダルの払い出しが発生する頻度が高くなるが、この際、メダル１枚単位の払出間隔は一律（一定）で制御されることが多い。この場合、メダル払出期間において無駄な待ち時間が発生する。それゆえ、例えば、ＡＲＴのように長時間の遊技では、遊技期間が無駄に長くなり、遊技者にとって精神的負担となる可能性がある。 In the past, medal payouts occurred more frequently during ART and bonus play, but the payout intervals for each medal were often uniformly controlled. In this case, unnecessary waiting time occurs during the medal payout period. Therefore, for example, in long-term play such as ART, the play period can become unnecessarily long, which can be a mental burden for the player.
本発明は、上記第１５の課題を解決するためになされたものであり、本発明の第１５の目的は、メダル払出期間において、無駄な待ち時間を減らし、遊技者の精神的負担を軽減することが可能な遊技機を提供することである。 The present invention has been made to solve the fifteenth problem mentioned above, and the fifteenth object of the present invention is to provide a gaming machine that can reduce unnecessary waiting time during the medal payout period and reduce the mental burden on players.
上記第１５の課題を解決するために、本発明では、以下のような構成の第２７の遊技機を提供する。 To solve the fifteenth problem above, the present invention provides a twenty-seventh gaming machine having the following configuration:
遊技媒体の投入操作を検出する投入操作検出手段（例えば、ＢＥＴスイッチ７７）と、
前記投入操作検出手段による投入操作の検出された後、遊技者による開始操作を検出する開始操作検出手段（例えば、スタートスイッチ７９）と、
前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段（例えば、内部抽籤処理）と、
複数の表示列を含み、前記開始操作検出手段による開始操作の検出に基づいて、各表示列に設けられた図柄を変動表示する変動表示手段（例えば、３つのリール３Ｌ，３Ｃ，３Ｒ）と、
遊技者による停止操作の検出を行う停止操作検出手段（例えば、ストップスイッチ基板８０）と、
前記内部当籤役決定手段の決定結果と前記停止操作検出手段による停止操作の検出とに基づいて、前記図柄の変動表示を停止させる停止制御手段（例えば、リール停止制御処理）と、
前記停止制御手段により前記複数の表示列の変動表示が停止された場合に、前記複数の表示列に跨って設定された判定ライン上に、前記遊技媒体の払い出しに係る内部当籤役に対応する図柄の組合せが停止表示されたか否かを判定する特典付与判定手段（例えば、入賞検索処理）と、
前記特典付与判定手段により前記遊技媒体の払い出しに係る内部当籤役に対応する図柄の組合せが前記判定ライン上に停止表示されたと判定された場合に、前記遊技媒体を払い出す遊技媒体払出手段（例えば、入賞チェック・メダル払出処理）と、
前記遊技媒体を貯留する遊技媒体貯留手段（例えば、クレジット機能）と、
前記遊技媒体払出手段による前記遊技媒体の払出動作を制御するための演算処理を行う演算処理手段（例えば、メインＣＰＵ１０１）と、を備え、
前記演算処理手段は、
前記特典付与判定手段により前記遊技媒体の払い出しに係る内部当籤役に対応する図柄の組合せが前記判定ライン上に停止表示されたと判定され、且つ、前記遊技媒体貯留手段に貯留されている前記遊技媒体の貯留数がその上限値未満である場合には、前記遊技媒体の貯留数に１を加算する遊技媒体加算手段（例えば、入賞チェック・メダル払出処理中のＳ８０５）と、
前記遊技媒体加算手段により前記遊技媒体の貯留数に前記遊技媒体が１加算された後、前記遊技媒体の払い出しに係る内部当籤役に対応する図柄の組合せが停止表示された際に付与される前記遊技媒体の全払出数の払い出しが終了したか否かを判定する払出終了判定手段（例えば、入賞チェック・メダル払出処理中のＳ８０７）と、
前記払出終了判定手段により前記遊技媒体の全払出数の払い出しが終了していないと判定された場合に、所定期間、遊技に関する操作が無効になるウェイトを発生させるウェイト発生手段（例えば、入賞チェック・メダル払出処理中のＳ８０８）と、を有する
ことを特徴とする遊技機。
a deposit operation detection means (e.g., a BET switch 77) for detecting the deposit operation of a gaming medium;
a start operation detection means (e.g., a start switch 79) for detecting a start operation by a player after the input operation detection means detects the input operation;
an internal lottery combination determination means (for example, an internal lottery process) that determines an internal lottery combination with a predetermined probability based on the detection of a start operation by the start operation detection means;
a variable display means (e.g., three reels 3L, 3C, and 3R) including a plurality of display columns, which displays symbols provided on each display column in a variable manner based on the detection of a start operation by the start operation detection means;
A stop operation detection means (for example, a stop switch board 80) for detecting a stop operation by a player;
A stop control means (for example, a reel stop control process) that stops the variable display of the symbols based on the determination result of the internal winning combination determination means and the detection of a stop operation by the stop operation detection means;
When the variable display of the plurality of display columns is stopped by the stop control means, a bonus award determination means (for example, a winning search process) determines whether or not a combination of symbols corresponding to an internal lottery role related to the payout of the gaming medium is stopped and displayed on a determination line set across the plurality of display columns;
a game medium payout means (for example, a winning check/medal payout process) for paying out the game medium when the bonus determination means determines that a combination of symbols corresponding to an internal winning combination related to the payout of the game medium has stopped and been displayed on the determination line;
a game medium storage means (e.g., a credit function) for storing the game medium;
a calculation processing means (for example, a main CPU 101) for performing calculation processing to control the payout operation of the game media payout means,
The arithmetic processing means
a game medium adding means (for example, S805 during the winning check/medal payout process) for adding 1 to the number of game media stored in the game medium storage means when the bonus determination means determines that a combination of symbols corresponding to an internal winning combination related to the payout of the game media has stopped and displayed on the determination line and the number of game media stored in the game medium storage means is less than the upper limit;
After the game medium adding means adds one game medium to the number of stored game media, a payout completion determination means (for example, S807 during the winning check/medal payout process) determines whether or not the payout of all the game media that are awarded when a combination of symbols corresponding to an internal lottery role related to the payout of the game media is stopped and displayed;
A gaming machine characterized by having a wait generating means (for example, S808 during the winning check/medal payout processing) that generates a wait state in which operations related to the game are invalid for a predetermined period of time when the payout completion determining means determines that the payout of all payout numbers of the gaming media has not been completed.
また、前記本発明の第２７の遊技機では、前記演算処理手段は、所定周期で割込処理を実行する割込処理実行手段を有し、
前記ウェイト発生手段による遊技に関する操作が無効となる前記ウェイトでは、前記割込処理実行手段による割込処理が予め定められた回数実行されるようにしてもよい。
In the twenty-seventh gaming machine of the present invention, the arithmetic processing means has an interrupt processing execution means for executing an interrupt processing at a predetermined cycle,
During the wait period in which the operation related to the game by the wait generating means is invalid, the interrupt process by the interrupt process executing means may be executed a predetermined number of times.
上記構成の本発明の第２７の遊技機によれば、メダル（遊技媒体）払出期間において、無駄な待ち時間を減らし、遊技者の精神的負担を軽減することができる。 The 27th gaming machine of the present invention, configured as described above, can reduce unnecessary waiting time during the medal (gaming medium) payout period, thereby easing the mental burden on players.
［第２８及び第２９の遊技機］
従来、上述した構成の遊技機において、内部当籤役やＡＴ遊技を決定するための抽籤テーブルがＲＯＭに記憶された遊技機が知られている（例えば、特開２００９－１２５４５９号公報参照）。
[28th and 29th gaming machines]
Conventionally, among gaming machines having the above-described configuration, there has been known a gaming machine in which a lottery table for determining internal winning combinations and AT games is stored in a ROM (see, for example, Japanese Patent Application Laid-Open No. 2009-125459).
ところで、上記特開２００９－１２５４５９号公報に記載の遊技機では、ＡＴ遊技の抽籤テーブルや抽籤処理プログラムは、記憶容量に余裕のある、副制御基板に設けられたＲＯＭに保存されている。しかしながら、近年の遊技機業界に特有の理由から、ＡＴ遊技の抽籤に係るテーブル及びプログラムも主制御基板に設けられたＲＯＭに記憶する必要がある。このため、小容量に制限されている主制御基板のＲＯＭ容量が圧迫されることになる。 In the gaming machine described in JP 2009-125459 A, the lottery table and lottery processing program for AT games are stored in a ROM provided on the sub-control board, which has ample storage capacity. However, due to reasons unique to the gaming machine industry in recent years, the tables and programs related to the lottery for AT games must also be stored in the ROM provided on the main control board. This puts pressure on the ROM capacity of the main control board, which is limited to a small capacity.
本発明は、上記第１６の課題を解決するためになされたものであり、本発明の第１６の目的は、主制御回路の処理で用いるデータの容量を削減し、主制御回路のＲＯＭの空き容量を増やすことが可能な遊技機を提供することである。 The present invention has been made to solve the sixteenth problem mentioned above, and the sixteenth object of the present invention is to provide a gaming machine that can reduce the amount of data used in the processing of the main control circuit and increase the free space in the ROM of the main control circuit.
上記第１６の課題を解決するために、本発明では、以下のような構成の第２８の遊技機を提供する。 To solve the sixteenth problem above, the present invention provides a twenty-eighth gaming machine having the following configuration:
遊技者による開始操作を検出する開始操作検出手段（例えば、スタートスイッチ７９）と、
前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段（例えば、内部抽籤処理）と、
前記内部当籤役決定手段により決定された内部当籤役に基づいて、遊技者にとって有利な遊技状態を特典として付与するか否かを抽籤により決定する特典付与決定手段（例えば、ＣＴ中ＣＴ抽籤処理）と、
前記特典付与決定手段により参照される抽籤テーブル（例えば、ＣＴ中ＣＴ抽籤テーブル）と、を備え、
前記抽籤テーブルでは、
抽籤対象となる前記内部当籤役の種別を指定する判定データ（例えば、判定ビット）と、前記判定データで指定される抽籤対象の前記内部当籤役の抽籤値とが規定され、
抽籤対象外となる前記内部当籤役の抽籤値は規定されず、
当籤確率が１００％未満である抽籤対象の前記内部当籤役の抽籤値には０以外の値が規定され、当籤確率が１００％である抽籤対象の前記内部当籤役の抽籤値には０が規定されている
ことを特徴とする遊技機。
a start operation detection means (e.g., a start switch 79) for detecting a start operation by a player;
an internal lottery combination determination means (for example, an internal lottery process) that determines an internal lottery combination with a predetermined probability based on the detection of a start operation by the start operation detection means;
A bonus award determination means (for example, a CT lottery process) that determines by lottery whether or not to award a game state advantageous to a player as a bonus based on the internal winning combination determined by the internal winning combination determination means;
a lottery table (for example, a CT lottery table during CT) referred to by the benefit granting determination means;
In the lottery table,
Determination data (for example, a determination bit) specifying the type of the internal winning combination to be selected and a lottery value of the internal winning combination to be selected specified by the determination data are specified;
The lottery value of the internal winning combination that is not subject to lottery is not specified,
A gaming machine characterized in that a value other than 0 is specified as the lottery value of the internal winning combination to be selected with a winning probability of less than 100%, and 0 is specified as the lottery value of the internal winning combination to be selected with a winning probability of 100%.
また、前記本発明の第２８の遊技機では、前記特典付与決定手段は、
ソフトラッチ乱数から１バイトの乱数値を取得し、
取得した前記乱数値と前記抽籤値とを用いて抽籤することにより、前記遊技者にとって有利な遊技状態を特典として付与するか否かを決定するようにしてもよい。
In the twenty-eighth gaming machine of the present invention, the benefit award determination means
Obtain a 1-byte random value from the soft latch random number,
A lottery may be drawn using the acquired random number value and the lottery value to determine whether or not to grant a gaming state advantageous to the player as a benefit.
上記第１６の課題を解決するために、本発明では、以下のような構成の第２９の遊技機を提供する。 To solve the sixteenth problem above, the present invention provides a twenty-ninth gaming machine having the following configuration:
遊技者による開始操作を検出する開始操作検出手段（例えば、スタートスイッチ７９）と、
前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段（例えば、内部抽籤処理）と、
前記内部当籤役決定手段により決定された内部当籤役に基づいて、遊技者にとって有利な遊技状態を特典として付与するか否かを抽籤により決定する特典付与決定手段（例えば、ＣＴ中ＣＴ抽籤処理）と、
前記特典付与決定手段により参照され、前記内部当籤役の種別毎に設けられた抽籤テーブル（例えば、ＣＴ中ＣＴ抽籤テーブル）と、
現在決定されている内部当籤役に対応付けられた前記抽籤テーブルを選択するための抽籤テーブル選択テーブル（例えば、当籤役別テーブル選択相対テーブル）と、を備え、
前記抽籤テーブル選択テーブルでは、
前記内部当籤役の種別毎に、該種別の内部当籤役が抽籤対象であるか否かを判別可能であり且つ該種別の内部当籤役に対応付けられた前記抽籤テーブルの配置先を指定可能な選択値が規定され、
抽籤対象外となる前記内部当籤役の前記選択値には、前記特典付与決定手段による抽籤結果をハズレ扱いとする０が規定され、
抽籤対象となる前記内部当籤役の前記選択値には、０以外のデータが規定されている
ことを特徴とする遊技機。
a start operation detection means (e.g., a start switch 79) for detecting a start operation by a player;
an internal lottery combination determination means (for example, an internal lottery process) that determines an internal lottery combination with a predetermined probability based on the detection of a start operation by the start operation detection means;
A bonus award determination means (for example, a CT lottery process) that determines by lottery whether or not to award a game state advantageous to a player as a bonus based on the internal winning combination determined by the internal winning combination determination means;
A lottery table (for example, a CT lottery table during CT) that is referred to by the benefit granting determination means and provided for each type of the internal winning combination;
A lottery table selection table (for example, a winning combination-specific table selection relative table) for selecting the lottery table associated with the currently determined internal winning combination;
In the lottery table selection table,
For each type of the internal winning combination, a selection value is defined that can determine whether or not the internal winning combination of the type is a lottery target and can specify the location of the lottery table associated with the internal winning combination of the type;
The selection value of the internal winning combination that is not subject to lottery is set to 0, which treats the lottery result by the benefit granting determination means as a loss,
The gaming machine, wherein data other than 0 is specified as the selection value of the internal winning combination to be selected by lottery.
また、前記本発明の第２９の遊技機では、前記抽籤テーブル選択テーブルの前記選択値は、選択する前記抽籤テーブルまでの相対値であり、該相対値が１バイトの値であるようにしてもよい。 Furthermore, in the twenty-ninth gaming machine of the present invention, the selection value in the lottery table selection table may be a relative value to the lottery table to be selected, and the relative value may be a one-byte value.
上記構成の本発明の第２８及び第２９の遊技機によれば、主制御回路の処理で用いるデータの容量を削減し、主制御回路のＲＯＭの空き容量を増やすことができる。 The gaming machines of the present invention, Nos. 28 and 29, configured as described above, can reduce the amount of data used in the main control circuit's processing, thereby increasing the free space in the main control circuit's ROM.
［第３０の遊技機］
従来、上述した構成の遊技機では、主制御基板に搭載されたＲＯＭ内の決まった領域にプログラム及びテーブルがそれぞれ配置されている（例えば、特開２０１２－１１０６３５号公報参照）。
[30th gaming machine]
Conventionally, in gaming machines having the above-described configuration, programs and tables are each arranged in a predetermined area within a ROM mounted on a main control board (see, for example, JP 2012-110635 A).
ところで、上記特開２０１２－１１０６３５号公報に記載の遊技機のように、主制御基板のＲＯＭに配置可能なプログラム及びテーブルは、遊技機業界の規則上、制限されており、主制御基板のＲＯＭ内におけるプログラム及びテーブルの拡張性は著しく乏しい。 However, as with the gaming machine described in JP 2012-110635 A, the programs and tables that can be placed in the ROM of the main control board are limited by gaming machine industry regulations, and the expandability of the programs and tables within the ROM of the main control board is extremely limited.
本発明は、上記第１７の課題を解決するためになされたものであり、本発明の第１７の目的は、主制御基板のＲＯＭ内におけるプログラム及びテーブルの拡張性を高めることが可能な遊技機を提供することである。 The present invention has been made to solve the seventeenth problem mentioned above, and the seventeenth object of the present invention is to provide a gaming machine that allows for increased expandability of programs and tables within the ROM of the main control board.
上記第１７の課題を解決するために、本発明では、以下のような構成の第３０の遊技機を提供する。 To solve the seventeenth problem above, the present invention provides a thirtieth gaming machine having the following configuration.
遊技動作を制御するための演算処理を行う演算処理手段（例えば、メインＣＰＵ１０１）と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第１記憶手段（例えば、メインＲＯＭ１０２）と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第２記憶手段（例えば、メインＲＡＭ１０３）と、を備え、
前記第１記憶手段には、遊技者により実施される遊技の遊技性に関与する処理の実行に必要な情報が記憶された遊技用記憶領域（例えば、遊技用ＲＯＭ領域）と、前記遊技用記憶領域とは異なる領域に配置され且つ遊技者により実施される遊技の遊技性に関与しない処理の実行に必要な情報が記憶された規定外記憶領域（例えば、規定外ＲＯＭ領域）とが設けられている
ことを特徴とする遊技機。
A calculation processing means (for example, a main CPU 101) for performing calculation processing to control game operations;
a first storage means (e.g., a main ROM 102) that stores information necessary for the execution of the arithmetic processing by the arithmetic processing means;
a second storage means (e.g., a main RAM 103) for storing information necessary for the execution of the arithmetic processing by the arithmetic processing means;
A gaming machine characterized in that the first storage means is provided with a gaming memory area (e.g., a gaming ROM area) in which information necessary for executing processes related to the playability of the game played by the player is stored, and a non-standard memory area (e.g., a non-standard ROM area) that is located in an area different from the gaming memory area and in which information necessary for executing processes not related to the playability of the game played by the player is stored.
また、前記本発明の第３０の遊技機では、前記第２記憶手段には、遊技者により実施される遊技の遊技性に関与する処理の実行に必要な情報が一時的に記憶される遊技用作業領域及び遊技用スタック領域を含む遊技用一時記憶領域（例えば、遊技用ＲＡＭ領域）と、前記遊技用一時記憶領域とは異なる領域に配置され、且つ、遊技者により実施される遊技の遊技性に関与しない処理の実行に必要な情報が一時的に記憶される規定外作業領域及び規定外スタック領域を含む規定外一時記憶領域（例えば、規定外ＲＡＭ領域）とが設けられているようにしてもよい。 Furthermore, in the gaming machine of the 30th aspect of the present invention, the second storage means may be provided with a gaming temporary storage area (e.g., a gaming RAM area) including a gaming work area and a gaming stack area in which information necessary for executing processes related to the playability of the game performed by the player is temporarily stored, and a non-regular temporary storage area (e.g., a non-regular RAM area) located in an area different from the gaming temporary storage area and including a non-regular work area and a non-regular stack area in which information necessary for executing processes not related to the playability of the game performed by the player is temporarily stored.
さらに、前記本発明の第３０の遊技機では、前記演算処理手段は、専用レジスタとしてスタックポインタを有し、
前記演算処理手段は、
前記第１記憶手段の前記規定外記憶領域に記憶されたプログラムを実行する場合には、前記スタックポインタに前記第２記憶手段の規定外スタック領域のアドレスを設定し、
前記第１記憶手段の前記規定外記憶領域に記憶されたプログアムを終了する場合には、前記規定外記憶領域に記憶されたプログラムを実行するときに退避させた前記第２記憶手段の前記遊技用スタック領域のアドレスを前記スタックポインタに設定して、前記第１記憶領域の前記遊技用記憶領域に記憶されたプログラムに戻すようにしてもよい。
Furthermore, in the gaming machine of the thirtieth aspect of the present invention, the arithmetic processing means has a stack pointer as a dedicated register,
The arithmetic processing means
when executing a program stored in the non-standard storage area of the first storage means, the stack pointer is set to an address of the non-standard stack area of the second storage means;
When terminating a program stored in the non-standard memory area of the first memory means, the address of the gaming stack area of the second memory means, which was saved when the program stored in the non-standard memory area was executed, may be set as the stack pointer, and the program may be returned to the gaming memory area of the first memory area.
上記構成の本発明の第３０の遊技機によれば、主制御基板のＲＯＭ内におけるプログラム及びテーブルの拡張性を高めることができる。 The gaming machine of the present invention, configured as described above, allows for increased expandability of programs and tables within the ROM of the main control board.
［第３１の遊技機］
従来、上述した構成の遊技機において、主制御回路で決定された内部当籤役の情報を副制御回路の演出制御で用いるために、内部当籤役を、その種別をグループ単位でまとめるサブフラグに変換する機能を備えた遊技機が知られている（例えば、特開２０１０－０５１４７１号公報参照）。
[31st gaming machine]
Conventionally, in gaming machines with the above-described configuration, there are known gaming machines that have a function to convert the internal lottery role determined by the main control circuit into a sub-flag that groups the type of the internal lottery role so that the information on the internal lottery role determined by the main control circuit can be used in the presentation control of the sub-control circuit (see, for example, JP 2010-051471 A).
上記特開２０１０－０５１４７１号公報に記載の遊技機では、内部当籤役をサブフラグに変換するための変換テーブルや変換処理プログラムは、記憶容量に余裕のある、副制御基板に設けられたＲＯＭに保存されている。しかしながら、近年の遊技機業界に特有の理由から、主制御回路で決定された内部当籤役の情報を副制御回路に送信できなくなり、サブフラグに係る変換テーブルや変換処理プログラムも主制御基板に設けられたＲＯＭに記憶する必要がある。この場合、これらのテーブルやプログラムにより、小容量に制限されている主制御基板のＲＯＭ容量が圧迫されることになる。そこで、サブフラグに係る変換テーブルや変換処理プログラムによる主制御基板のＲＯＭ容量への圧迫を抑制するとともに、遊技機の機種、企画、仕様等の変更への対応を効率良く行える技術の開発が求められている。 In the gaming machine described in JP 2010-051471 A, the conversion table and conversion processing program for converting internal winning combinations into sub-flags are stored in a ROM on a sub-control board with ample storage capacity. However, due to reasons unique to the gaming machine industry in recent years, it has become impossible to transmit information about internal winning combinations determined by the main control circuit to the sub-control circuit, and the conversion table and conversion processing program related to the sub-flag must also be stored in the ROM on the main control board. In this case, these tables and programs will put pressure on the ROM capacity of the main control board, which is limited to a small capacity. Therefore, there is a need for the development of technology that can reduce the pressure on the ROM capacity of the main control board caused by the conversion table and conversion processing program related to the sub-flag, while also efficiently responding to changes in the model, plan, specifications, etc. of the gaming machine.
本発明は、上記第１８の課題を解決するためになされたものであり、本発明の第１８の目的は、主制御基板のＲＯＭ容量の圧迫を抑制するとともに、遊技機の機種、企画、仕様等の変更への対応を効率良く行えることが可能な遊技機を提供することである。 The present invention has been made to solve the 18th problem mentioned above, and the 18th object of the present invention is to provide a gaming machine that minimizes pressure on the ROM capacity of the main control board and can efficiently respond to changes in the model, plan, specifications, etc. of the gaming machine.
上記第１８の課題を解決するために、本発明では、以下のような構成の第３１の遊技機を提供する。 To solve the eighteenth problem above, the present invention provides a thirty-first gaming machine having the following configuration:
遊技者による開始操作を検出する開始操作検出手段（例えば、スタートスイッチ７９）と、
前記開始操作検出手段による開始操作の検出に基づいて予め定められた確率で内部当籤役を決定する内部当籤役決定手段（例えば、内部抽籤処理）と、
前記内部当籤役決定手段により決定された内部当籤役を、変換テーブルを参照して、第１のサブフラグ（例えば、サブフラグ）に変換する第１サブフラグ変換手段（例えば、サブフラグ変換処理）と、
前記第１サブフラグ変換手段による変換処理で得られた前記第１のサブフラグを、抽籤テーブル（例えば、各種フラグ変換抽籤テーブル）を参照して、抽籤により第２のサブフラグ（例えば、サブフラグＥＸ）に変換する第２サブフラグ変換手段（例えば、フラグ変換処理）と、を備え、
前記変換テーブルでは、前記内部当籤役と、前記内部当籤役に対応付けられた制御ステータスデータと、前記第１のサブフラグとの対応関係が規定され、同じ種別の前記第１のサブフラグに対して、同じ値の前記制御ステータスデータが割り付けられ、
前記第２サブフラグ変換手段による抽籤は、前記制御ステータスデータに基づいて行われることを特徴とする遊技機。
a start operation detection means (e.g., a start switch 79) for detecting a start operation by a player;
an internal lottery combination determination means (for example, an internal lottery process) that determines an internal lottery combination with a predetermined probability based on the detection of a start operation by the start operation detection means;
a first sub-flag conversion means (e.g., a sub-flag conversion process) for converting the internal winning combination determined by the internal winning combination determination means into a first sub-flag (e.g., a sub-flag) by referring to a conversion table;
a second sub-flag conversion means (e.g., flag conversion process) that converts the first sub-flag obtained by the conversion process by the first sub-flag conversion means into a second sub-flag (e.g., sub-flag EX) by lottery with reference to a lottery table (e.g., various flag conversion lottery tables);
In the conversion table, a correspondence relationship between the internal winning combination, the control status data associated with the internal winning combination, and the first sub-flag is defined, and the control status data of the same value is assigned to the first sub-flag of the same type,
A gaming machine characterized in that the lottery by the second sub-flag conversion means is conducted based on the control status data.
また、前記本発明の第３１の遊技機では、前記遊技動作に関するコマンドデータを送信するデータ送信手段を備え、
前記データ送信手段は、前記開始操作検出手段が開始操作を検出したことを契機として、前記第１のサブフラグをコマンドデータの通信パラメータとして送信するようにしてもよい。
In addition, the thirty-first gaming machine of the present invention further comprises a data transmission means for transmitting command data relating to the gaming operation,
The data transmitting means may be configured to transmit the first sub-flag as a communication parameter of command data when the start operation detecting means detects a start operation.
上記構成の本発明の第３１の遊技機によれば、主制御基板のＲＯＭ容量の圧迫を抑制するとともに、遊技機の機種、企画、仕様等の変更への対応を効率良く行えることができる。 The 31st gaming machine of the present invention with the above configuration reduces pressure on the ROM capacity of the main control board and can efficiently respond to changes in the gaming machine model, plan, specifications, etc.
［第３２～第３５の遊技機］
また、近年、内部当籤役に決定された役を取りこぼすことがないように、内部当籤役を成立させるための情報など、遊技者にとって有利な情報を、遊技者に対して報知する遊技機が知られている。なお、このように遊技者が有利となるような情報を報知することを、一般にナビする（ナビを行う）などといい、ナビが行われる期間をＡＴ（assist time）といい、ＡＴ機能を備える遊技機をＡＴ機やＡＲＴ機と呼ぶ。
[32nd to 35th gaming machines]
Furthermore, in recent years, gaming machines have become known that notify players of information advantageous to the player, such as information for realizing an internal winning combination, so that the player will not miss out on a combination determined as an internal winning combination. Note that notifying players of information that is advantageous to the player in this way is generally referred to as navigating (performing navigation), and the period during which navigation is performed is referred to as AT (assist time), and gaming machines equipped with an AT function are called AT machines or ART machines.
このようなＡＴ（ＡＲＴ）機として、特開２０１４－０３６７２５号公報には、ＡＴに当籤する期待度が高いＡＴの高確率当籤ゾーン（以下、「チャンスゾーン」と呼ぶ）を設けた遊技機が記載されている。このような遊技機によれば、非チャンスゾーン中の遊技とチャンスゾーン中の遊技との間でＡＴの当籤確率に差を設けることができ、ＡＴの当籤確率が画一的にならず遊技の興趣を高めることができた。 As an example of such an AT (ART) machine, Japanese Patent Application Laid-Open Publication No. 2014-036725 describes a gaming machine equipped with a high-probability AT winning zone (hereinafter referred to as a "chance zone") where there is a high expectation of winning the AT. With such a gaming machine, it is possible to create a difference in the AT winning probability between play in a non-chance zone and play in a chance zone, which increases the excitement of the game as the AT winning probability is not uniform.
しかしながら、上述の遊技機では、ＡＴの当籤が既に確定しているか否かに関わらず、同一の抽籤テーブルを用いてＡＴの抽籤を行っているため、その結果、ＡＴの当籤が既に確定している状況においても、ＡＴの当籤が確定していない状態と同じ当籤確率でのＡＴの抽籤を行ってしまい、過度な利益を遊技者に対して与えてしまうおそれがあった。 However, in the gaming machines described above, the same lottery table is used to draw the AT regardless of whether the AT win has already been determined. As a result, even when the AT win has already been determined, the AT lottery is drawn with the same winning probability as when the AT win has not been determined, which could result in excessive profits being awarded to the player.
本発明は、上記第１９の課題を解決するためになされたものであり、本発明の第１９の目的は、遊技者に対して過度な利益を付与してしまうことを抑制可能な遊技機を提供することである。 The present invention has been made to solve the nineteenth problem mentioned above, and the nineteenth object of the present invention is to provide a gaming machine that can prevent excessive benefits from being awarded to players.
上記第１９の課題を解決するために、本発明では、以下のような構成の第３２の遊技機を提供する。 To solve the nineteenth problem above, the present invention provides a thirty-second gaming machine having the following configuration.
複数の図柄が表示された複数のリール（例えば、リール３Ｌ，３Ｃ，３Ｒ）と、
前記リールに表示された複数の図柄の一部を表示する図柄表示手段（例えば、リール表示窓４）と、
遊技者による開始操作を検出する開始操作検出手段（例えば、主制御回路９０、スタートスイッチ７９）と、
前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段（例えば、主制御回路９０、ステッピングモータ）と、
前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段（例えば、主制御回路９０）と、
前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段（例えば、主制御回路９０、ストップスイッチ基板８０）と、
前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段（例えば、主制御回路９０、ステッピングモータ）と、
遊技者に対して特典（例えば、ＡＲＴ状態のセット数のストック）を付与するか否か、及び付与する場合の前記特典の大きさ（例えば、ＡＲＴ状態のランク）を決定する特典決定手段（例えば、主制御回路９０）と、
前記特典決定手段が前記特典を付与すると決定すると、決定した大きさの前記特典を付与する特典付与手段（例えば、主制御回路９０）と、
前記特典決定手段が前記特典を付与すると決定すると、前記特典の付与を受ける権利を記憶するとともに、前記特典付与手段が前記特典を付与すると、前記権利を一つ消し去る権利管理手段（例えば、主制御回路９０、メインＲＡＭ１０３）と、
所定の条件を満たすと、前記特典決定手段が前記特典を付与すると決定する確率が高い高確率状態（例えば、ＣＺ）に遊技状態を移行し、前記高確率状態中に終了条件を満たすと、前記高確率状態を終了する状態制御手段（例えば、主制御回路９０）と、を備え、
前記特典決定手段は、前記権利管理手段に前記権利が記憶されている前記高確率状態中に前記特典を付与すると決定した場合よりも、前記権利管理手段に前記権利が記憶されていない前記高確率状態中に前記特典を付与すると決定した場合の方が、付与する前記特典の大きさを相対的に大きく決定する
ことを特徴とする遊技機。
A plurality of reels (e.g., reels 3L, 3C, and 3R) on which a plurality of symbols are displayed;
symbol display means (for example, reel display window 4) for displaying some of the symbols displayed on the reels;
a start operation detection means (e.g., a main control circuit 90, a start switch 79) for detecting a start operation by a player;
a symbol varying means (e.g., a main control circuit 90, a stepping motor) for varying the symbols by rotating the reels in response to the detection of a start operation by the start operation detecting means;
an internal winning combination determining means (for example, a main control circuit 90) for determining an internal winning combination from among a plurality of combinations with a predetermined probability in response to the detection of a start operation by the start operation detecting means;
stop operation detection means (e.g., a main control circuit 90, a stop switch board 80) provided corresponding to the plurality of reels and detecting a stop operation for stopping each reel;
a reel stop control means (e.g., a main control circuit 90, a stepping motor) for stopping the rotation of the reels in response to the internal winning combination determined by the internal winning combination determination means and the timing at which the stopping operation is detected by the stopping operation detection means, thereby stopping the variation of the symbols displayed on the symbol display means;
A benefit determination means (e.g., a main control circuit 90) for determining whether or not to grant a benefit to a player (e.g., a stock of the number of sets in the ART state), and the size of the benefit (e.g., the rank of the ART state) if granted;
a reward awarding means (e.g., a main control circuit 90) that awards the reward of the determined size when the reward determination means determines to award the reward;
a right management means (e.g., a main control circuit 90, a main RAM 103) for storing a right to receive the right when the right determination means determines to grant the right, and for deleting one of the rights when the right granting means grants the right;
and state control means (e.g., a main control circuit 90) for transitioning a gaming state to a high-probability state (e.g., CZ) in which the bonus determination means has a high probability of determining that the bonus will be awarded when a predetermined condition is satisfied, and for terminating the high-probability state when an end condition is satisfied during the high-probability state.
A gaming machine characterized in that the bonus determination means determines the size of the bonus to be awarded to be relatively larger when it is decided to award the bonus during the high probability state when the right is not stored in the right management means than when it is decided to award the bonus during the high probability state when the right is stored in the right management means.
また、前記本発明の第３２の遊技機では、前記特典決定手段は、一度の決定で一又は複数の前記特典を付与すると決定可能であり、
前記状態制御手段は、前記高確率状態中に前記特典決定手段が前記特典を付与すると決定すると、前記特典の付与が行われるまで（例えば、ＡＲＴ状態が終了するまで）前記高確率状態を中断するとともに、前記特典の付与が行われた後（例えば、ＡＲＴ状態の終了後）に前記高確率状態を再開し、
前記特典付与手段は、前記高確率状態中の前記終了条件を満たしたときに前記権利管理手段に前記権利が記憶されている場合、前記権利に応じて前記特典を付与することとしてもよい。
In the thirty-second gaming machine of the present invention, the benefit determination means can determine to award one or more of the benefits in a single determination,
When the benefit determination means determines to award the benefit during the high probability state, the state control means suspends the high probability state until the benefit is awarded (for example, until the ART state ends), and resumes the high probability state after the benefit is awarded (for example, after the ART state ends),
The bonus granting means may grant the bonus according to the right if the right is stored in the right management means when the termination condition during the high probability state is satisfied.
上記第１９の課題を解決するために、本発明では、以下のような構成の第３３の遊技機を提供する。 To solve the nineteenth problem above, the present invention provides a thirty-third gaming machine having the following configuration.
複数の図柄が表示された複数のリール（例えば、リール３Ｌ，３Ｃ，３Ｒ）と、
前記リールに表示された複数の図柄の一部を表示する図柄表示手段（例えば、リール表示窓４）と、
遊技者による開始操作を検出する開始操作検出手段（例えば、主制御回路９０、スタートスイッチ７９）と、
前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段（例えば、主制御回路９０、ステッピングモータ）と、
前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段（例えば、主制御回路９０）と、
前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段（例えば、主制御回路９０、ストップスイッチ基板８０）と、
前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段（例えば、主制御回路９０、ステッピングモータ）と、
遊技者に対して特典（例えば、ＡＲＴ状態のセット数のストック）を付与するか否か、及び付与する場合の前記特典の大きさ（例えば、ＡＲＴ状態のランク）を決定する特典決定手段（例えば、主制御回路９０）と、前記特典決定手段が前記特典を付与すると決定すると、決定した大きさの前記特典を付与する特典付与手段（例えば、主制御回路９０）と、
前記特典決定手段が前記特典を付与すると決定すると、前記特典の付与を受ける権利を記憶するとともに、前記特典付与手段が前記特典を付与すると、前記権利を一つ消し去る権利管理手段（例えば、主制御回路９０、メインＲＡＭ１０３）と、を備え、
前記特典決定手段は、前記権利管理手段に前記権利が記憶されている場合と、前記権利管理手段に前記権利が記憶されていない場合とで異なる確率で前記特典を付与すると決定し、また、前記権利管理手段に前記権利が記憶されている場合よりも、前記権利管理手段に前記権利が記憶されていない場合の方が、付与する前記特典の大きさを相対的に大きく決定する
ことを特徴とする遊技機。
A plurality of reels (e.g., reels 3L, 3C, and 3R) on which a plurality of symbols are displayed;
symbol display means (for example, reel display window 4) for displaying some of the symbols displayed on the reels;
a start operation detection means (e.g., a main control circuit 90, a start switch 79) for detecting a start operation by a player;
a symbol varying means (e.g., a main control circuit 90, a stepping motor) for varying the symbols by rotating the reels in response to the detection of a start operation by the start operation detecting means;
an internal winning combination determining means (for example, a main control circuit 90) for determining an internal winning combination from among a plurality of combinations with a predetermined probability in response to the detection of a start operation by the start operation detecting means;
stop operation detection means (e.g., a main control circuit 90, a stop switch board 80) provided corresponding to the plurality of reels and detecting a stop operation for stopping each reel;
a reel stop control means (e.g., a main control circuit 90, a stepping motor) for stopping the rotation of the reels in response to the internal winning combination determined by the internal winning combination determination means and the timing at which the stopping operation is detected by the stopping operation detection means, thereby stopping the variation of the symbols displayed on the symbol display means;
A benefit determination means (e.g., the main control circuit 90) that determines whether or not to grant a benefit to a player (e.g., a stock of the number of sets in the ART state), and the size of the benefit (e.g., the rank of the ART state) if the benefit is to be granted, and a benefit granting means (e.g., the main control circuit 90) that grants the benefit of the determined size when the benefit determination means determines to grant the benefit;
a right management means (e.g., a main control circuit 90, a main RAM 103) for storing a right to receive the right when the right determination means determines to grant the right, and for deleting one of the rights when the right granting means grants the right;
The bonus determination means determines to grant the bonus with different probabilities when the right is stored in the right management means and when the right is not stored in the right management means, and determines the size of the bonus to be granted to be relatively larger when the right is not stored in the right management means than when the right is stored in the right management means.
また、前記本発明の第３３の遊技機では、前記特典決定手段は、前記権利管理手段に前記権利が記憶されている場合よりも、前記権利管理手段に前記権利が記憶されていない場合の方が、相対的に高い確率で前記特典を付与すると決定することとしてもよい。 Furthermore, in the gaming machine of the 33rd aspect of the present invention, the benefit determination means may determine that the benefit will be awarded with a relatively higher probability when the right is not stored in the right management means than when the right is stored in the right management means.
また、前記本発明の第３３の遊技機では、前記特典決定手段は、前記権利管理手段に前記権利が記憶されていない場合よりも、前記権利管理手段に前記権利が記憶されている場合の方が、相対的に高い確率で前記特典を付与すると決定することとしてもよい。 Furthermore, in the gaming machine of the 33rd aspect of the present invention, the benefit determination means may determine that the benefit will be awarded with a relatively higher probability when the right is stored in the rights management means than when the right is not stored in the rights management means.
上記第１９の課題を解決するために、本発明では、以下のような構成の第３４の遊技機を提供する。 To solve the nineteenth problem above, the present invention provides a thirty-fourth gaming machine having the following configuration:
複数の図柄が表示された複数のリール（例えば、リール３Ｌ，３Ｃ，３Ｒ）と、
前記リールに表示された複数の図柄の一部を表示する図柄表示手段（例えば、リール表示窓４）と、
遊技者による開始操作を検出する開始操作検出手段（例えば、主制御回路９０、スタートスイッチ７９）と、
前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段（例えば、主制御回路９０、ステッピングモータ）と、
前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段（例えば、主制御回路９０）と、
前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段（例えば、主制御回路９０、ストップスイッチ基板８０）と、
前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段（例えば、主制御回路９０、ステッピングモータ）と、
遊技者に対して特典（例えば、ＡＲＴ状態のセット数のストック）を付与するか否か、及び付与する場合の前記特典の大きさ（例えば、ＡＲＴ状態のランク）を決定する特典決定手段（例えば、主制御回路９０）と、
前記特典決定手段が前記特典を付与すると決定すると、決定した大きさの前記特典を付与する特典付与手段（例えば、主制御回路９０）と、
前記特典決定手段が前記特典を付与すると決定すると、前記特典の付与を受ける権利を記憶するとともに、前記特典付与手段が前記特典を付与すると、前記権利を一つ消し去る権利管理手段（例えば、主制御回路９０、メインＲＡＭ１０３）と、
所定の条件を満たすと、前記特典決定手段が前記特典を付与すると決定する確率が高い高確率状態（例えば、ＣＺ）に遊技状態を移行し、前記高確率状態の残り遊技期間が閾値に達すると、前記高確率状態を終了する状態制御手段（例えば、主制御回路９０）と、を備え、
前記特典決定手段は、前記高確率状態の残り遊技期間に応じて異なる確率で前記特典を付与すると決定し、また、前記権利管理手段に前記権利が記憶されている前記高確率状態中に前記特典を付与すると決定した場合と、前記権利管理手段に前記権利が記憶されていない前記高確率状態中に前記特典を付与すると決定した場合とで、付与すると決定する前記特典の大きさの傾向が異なる
ことを特徴とする遊技機。
A plurality of reels (e.g., reels 3L, 3C, and 3R) on which a plurality of symbols are displayed;
symbol display means (for example, reel display window 4) for displaying some of the symbols displayed on the reels;
a start operation detection means (e.g., a main control circuit 90, a start switch 79) for detecting a start operation by a player;
a symbol varying means (e.g., a main control circuit 90, a stepping motor) for varying the symbols by rotating the reels in response to the detection of a start operation by the start operation detecting means;
an internal winning combination determining means (for example, a main control circuit 90) for determining an internal winning combination from among a plurality of combinations with a predetermined probability in response to the detection of a start operation by the start operation detecting means;
stop operation detection means (e.g., a main control circuit 90, a stop switch board 80) provided corresponding to the plurality of reels and detecting a stop operation for stopping each reel;
a reel stop control means (e.g., a main control circuit 90, a stepping motor) for stopping the rotation of the reels in response to the internal winning combination determined by the internal winning combination determination means and the timing at which the stopping operation is detected by the stopping operation detection means, thereby stopping the variation of the symbols displayed on the symbol display means;
A benefit determination means (e.g., a main control circuit 90) for determining whether or not to grant a benefit to a player (e.g., a stock of the number of sets in the ART state), and the size of the benefit (e.g., the rank of the ART state) if granted;
a reward awarding means (e.g., a main control circuit 90) that awards the reward of the determined size when the reward determination means determines to award the reward;
a right management means (e.g., a main control circuit 90, a main RAM 103) for storing a right to receive the right when the right determination means determines to grant the right, and for deleting one of the rights when the right granting means grants the right;
and state control means (e.g., a main control circuit 90) for transitioning the gaming state to a high-probability state (e.g., CZ) in which the probability that the bonus determination means will determine to award the bonus is high when a predetermined condition is satisfied, and for terminating the high-probability state when the remaining gaming period of the high-probability state reaches a threshold value.
The bonus determination means decides to grant the bonus with different probabilities depending on the remaining playing period of the high probability state, and the size of the bonus to be granted tends to differ between when it is decided to grant the bonus during the high probability state when the right is stored in the right management means and when it is decided to grant the bonus during the high probability state when the right is not stored in the right management means.
また、前記本発明の第３４の遊技機では、前記特典決定手段は、前記高確率状態の残り遊技期間が所定期間よりも長い場合よりも、前記高確率状態の残り遊技期間が前記所定期間よりも短い場合の方が、相対的に高い確率で前記特典を付与すると決定することとしてもよい。 Furthermore, in the gaming machine of the 34th aspect of the present invention, the bonus determination means may determine that the bonus will be awarded with a relatively higher probability when the remaining play period in the high probability state is shorter than the predetermined period, compared to when the remaining play period in the high probability state is longer than the predetermined period.
また、前記本発明の第３４の遊技機では、前記特典決定手段は、前記高確率状態の残り遊技期間が所定期間よりも短い場合よりも、前記高確率状態の残り遊技期間が前記所定期間よりも長い場合の方が、相対的に高い確率で前記特典を付与すると決定することとしてもよい。 Furthermore, in the gaming machine of the 34th aspect of the present invention, the bonus determination means may determine that the bonus will be awarded with a relatively higher probability when the remaining play period in the high probability state is longer than the predetermined period, compared to when the remaining play period in the high probability state is shorter than the predetermined period.
上記第１９の課題を解決するために、本発明では、以下のような構成の第３５の遊技機を提供する。 To solve the nineteenth problem above, the present invention provides a thirty-fifth gaming machine having the following configuration:
通常状態（例えば、通常状態）と、前記通常状態に比べて遊技者にとって有利な有利状態（例えば、ＡＲＴ状態）と、前記通常状態に比べて前記有利状態に移行する確率が高い高確率状態（例えば、ＣＺ）とを有する遊技機であって、
複数の図柄が表示された複数のリール（例えば、リール３Ｌ，３Ｃ，３Ｒ）と、
前記リールに表示された複数の図柄の一部を表示する図柄表示手段（例えば、リール表示窓４）と、
遊技者による開始操作を検出する開始操作検出手段（例えば、主制御回路９０、スタートスイッチ７９）と、
前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段（例えば、主制御回路９０、ステッピングモータ）と、
前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段（例えば、主制御回路９０）と、
前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段（例えば、主制御回路９０、ストップスイッチ基板８０）と、
前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段（例えば、主制御回路９０、ステッピングモータ）と、
前記有利状態に移行するか否かを決定する移行決定手段（例えば、主制御回路９０）と、
前記移行決定手段が前記有利状態に移行すると決定すると、特典を付与する確率が異なる複数のモード（例えば、ＡＲＴ状態のランクや当該ランクから決まる抽籤状態）の中から一のモードを決定するモード決定手段（例えば、主制御回路９０）と、
前記移行決定手段が前記有利状態に移行すると決定すると、遊技状態を前記有利状態に移行し、前記有利状態中に第１終了条件を満たすと、前記有利状態を終了する有利状態制御手段（例えば、主制御回路９０）と、
前記モード決定手段が決定した前記一のモードに応じて、前記有利状態中に特典（例えば、ＣＺのゲーム数の上乗せやナビ高確ゲーム数の付与）を付与する特典付与手段（例えば、主制御回路９０）と、
前記移行決定手段が前記有利状態に移行すると決定すると、前記有利状態に移行する権利を記憶するとともに、前記有利状態制御手段が前記有利状態に遊技状態を移行すると、前記権利を一つ消し去る権利管理手段（例えば、主制御回路９０、メインＲＡＭ１０３）と、
所定の条件を満たすと遊技状態を前記高確率状態に移行し、前記高確率状態中に第２終了条件を満たすと、前記高確率状態を終了する高確率状態制御手段（例えば、主制御回路９０）と、を備え、
前記モード決定手段は、前記権利管理手段に前記権利が記憶されている前記高確率状態中に前記移行決定手段が前記有利状態に移行すると決定した場合よりも、前記権利管理手段に前記権利が記憶されていない前記高確率状態中に前記移行決定手段が前記有利状態に移行すると決定した場合の方が、相対的に特典を付与する確率が高いモードを前記一のモードとして決定する
ことを特徴とする遊技機。
A gaming machine having a normal state (for example, a normal state), an advantageous state (for example, an ART state) that is more advantageous to a player than the normal state, and a high-probability state (for example, a CZ) that has a higher probability of transitioning to the advantageous state than the normal state,
A plurality of reels (e.g., reels 3L, 3C, and 3R) on which a plurality of symbols are displayed;
symbol display means (for example, reel display window 4) for displaying some of the symbols displayed on the reels;
a start operation detection means (e.g., a main control circuit 90, a start switch 79) for detecting a start operation by a player;
a symbol varying means (e.g., a main control circuit 90, a stepping motor) for varying the symbols by rotating the reels in response to the detection of a start operation by the start operation detecting means;
an internal winning combination determining means (for example, a main control circuit 90) for determining an internal winning combination from among a plurality of combinations with a predetermined probability in response to the detection of a start operation by the start operation detecting means;
stop operation detection means (e.g., a main control circuit 90, a stop switch board 80) provided corresponding to the plurality of reels and detecting a stop operation for stopping each reel;
a reel stop control means (e.g., a main control circuit 90, a stepping motor) for stopping the rotation of the reels in response to the internal winning combination determined by the internal winning combination determination means and the timing at which the stopping operation is detected by the stopping operation detection means, thereby stopping the variation of the symbols displayed on the symbol display means;
A transition determination means (e.g., a main control circuit 90) for determining whether or not to transition to the advantageous state;
When the transition determination means determines that the game will transition to the advantageous state, a mode determination means (e.g., a main control circuit 90) determines one mode from a plurality of modes (e.g., a rank of the ART state or a lottery state determined from the rank) that have different probabilities of granting a benefit;
advantageous state control means (e.g., a main control circuit 90) that transitions the gaming state to the advantageous state when the transition determination means determines to transition to the advantageous state, and terminates the advantageous state when a first termination condition is satisfied during the advantageous state;
A bonus granting means (for example, a main control circuit 90) that grants a bonus (for example, an additional number of CZ games or a number of navigation high probability games) during the advantageous state according to the one mode determined by the mode determination means;
a right management means (e.g., a main control circuit 90, a main RAM 103) for storing a right to transition to the advantageous state when the transition determination means determines to transition to the advantageous state, and for erasing one of the rights when the advantageous state control means transitions the gaming state to the advantageous state;
a high-probability state control means (e.g., a main control circuit 90) for transitioning the gaming state to the high-probability state when a predetermined condition is satisfied, and for terminating the high-probability state when a second termination condition is satisfied during the high-probability state;
A gaming machine characterized in that the mode determination means determines as the one mode a mode that has a relatively higher probability of granting a bonus when the transition determination means determines to transition to the advantageous state during the high probability state when the right is not stored in the right management means, compared to when the transition determination means determines to transition to the advantageous state during the high probability state when the right is stored in the right management means.
また、前記本発明の第３５の遊技機では、前記有利状態制御手段は、前記高確率状態中に前記移行決定手段が前記有利状態に移行すると決定すると、遊技状態を前記高確率状態から前記有利状態に移行し、
前記高確率状態制御手段は、前記高確率状態中に遊技状態が前記有利状態に移行すると、前記有利状態が終了するまで前記高確率状態を中断するとともに、前記有利状態の終了に伴い前記高確率状態を再開し、
前記高確率状態が終了する条件である前記第２終了条件は、前記高確率状態の残り遊技期間が閾値に達することであり、
前記特典付与手段は、前記有利状態中に前記一のモードに応じて、前記高確率状態の残り遊技期間を所定期間延長するという特典を付与することとしてもよい。
In the thirty-fifth gaming machine of the present invention, when the transition determination means determines that the game state will transition to the advantageous state during the high probability state, the advantageous state control means transitions the game state from the high probability state to the advantageous state,
When the gaming state transitions to the advantageous state during the high probability state, the high probability state control means suspends the high probability state until the advantageous state ends, and resumes the high probability state upon the end of the advantageous state;
The second termination condition, which is a condition for terminating the high probability state, is that the remaining game period of the high probability state reaches a threshold value,
The bonus granting means may grant a bonus of extending the remaining game period in the high probability state for a predetermined period in accordance with the one mode during the advantageous state.
上記構成の本発明の第３２～第３５の遊技機によれば、遊技者に対して過度な特典を付与してしまうことを抑制することができる。 The gaming machines of the present invention, Nos. 32 to 35, configured as described above, can prevent excessive bonuses from being awarded to players.
［第３６及び第３７の遊技機］
ＡＴ（ＡＲＴ）機として、特開２０１４－０３６７２５号公報には、ＡＴに当籤する期待度が高いＡＴの高確率当籤ゾーン（以下、「チャンスゾーン」と呼ぶ）を設けた遊技機が記載されている。このような遊技機によれば、非チャンスゾーン中の遊技とチャンスゾーン中の遊技との間でＡＴの当籤確率に差を設けることができ、ＡＴの当籤確率が画一的にならず遊技の興趣を高めることができた。
[36th and 37th gaming machines]
As an AT (ART) machine, Japanese Patent Application Laid-Open No. 2014-036725 describes a gaming machine provided with a high probability AT winning zone (hereinafter referred to as a "chance zone") where the expectation of winning the AT is high. With such a gaming machine, it is possible to set a difference in the AT winning probability between play in a non-chance zone and play in a chance zone, and the AT winning probability is not uniform, thereby increasing the interest of the game.
しかしながら、上述の遊技機では、ＡＴに当籤した場合、その後、高ＲＴ状態に移行しＡＴ遊技が開始されるため、チャンスゾーンゲーム数が残っている状態でＡＴに当籤すると残りのチャンスゾーンがなかったものとして扱われ、残りのチャンスゾーンのゲーム数分の有利な抽籤を受けることができず、遊技者に損失感を与えてしまい、遊技の興趣を低下させるおそれがあった。 However, with the gaming machines mentioned above, if a player wins the AT, the machine then transitions to a high RT state and AT play begins. Therefore, if a player wins the AT when there are remaining Chance Zone games, it is treated as if there are no remaining Chance Zone games, and the player is unable to receive a favorable lottery for the number of remaining Chance Zone games, which can give the player a sense of loss and reduce their interest in the game.
本発明は、上記第２０の課題を解決するためになされたものであり、本発明の第２０の目的は、遊技の興趣の低下を抑制可能な遊技機を提供することである。 The present invention has been made to solve the twentieth problem mentioned above, and the twentieth object of the present invention is to provide a gaming machine that can prevent a decline in interest in gaming.
上記第２０の課題を解決するために、本発明では、以下のような構成の第３６の遊技機を提供する。 To solve the 20th problem above, the present invention provides a 36th gaming machine having the following configuration:
通常状態（例えば、通常状態）と、前記通常状態よりも遊技者に対して特典を付与すると決定する確率が高い高確率状態（例えば、ＣＺ）と、を有する遊技機であって、
複数の図柄が表示された複数のリール（例えば、リール３Ｌ，３Ｃ，３Ｒ）と、
前記リールに表示された複数の図柄の一部を表示する図柄表示手段（例えば、リール表示窓４）と、
遊技者による開始操作を検出する開始操作検出手段（例えば、主制御回路９０、スタートスイッチ７９）と、
前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段（例えば、主制御回路９０、ステッピングモータ）と、
前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段（例えば、主制御回路９０）と、
前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段（例えば、主制御回路９０、ストップスイッチ基板８０）と、
前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段（例えば、主制御回路９０、ステッピングモータ）と、
遊技者に対して前記特典（例えば、ＡＲＴ状態のセット数のストック）を付与するか否かを決定する付与決定手段（例えば、主制御回路９０）と、
前記付与決定手段が前記特典を付与すると決定すると、前記特典を付与する特典付与手段（例えば、主制御回路９０）と、
前記付与決定手段が前記特典を付与すると決定すると、前記特典の付与を受ける権利を記憶するとともに、前記特典付与手段が前記特典を付与すると、前記権利を一つ消し去る特典管理手段（例えば、主制御回路９０、メインＲＡＭ１０３）と、
所定の条件を満たすと遊技状態を前記高確率状態に移行し、前記高確率状態中に終了条件を満たすと、前記高確率状態を終了する状態制御手段（例えば、主制御回路９０）と、を備え、
前記状態制御手段は、前記高確率状態中に前記付与決定手段が前記特典を付与すると決定すると、前記特典の付与が行われるまで（例えば、ＡＲＴ状態が終了するまで）前記高確率状態を中断するとともに、前記特典の付与が行われた後（例えば、ＡＲＴ状態の終了後）に前記高確率状態を再開し、
前記付与決定手段は、前記高確率状態中に前記終了条件を満たしたときに前記特典管理手段に前記権利が記憶されていない場合、前記高確率状態が終了した遊技の次の遊技において前記通常状態よりも高い確率で前記特典を付与すると決定する
ことを特徴とする遊技機。
A gaming machine having a normal state (for example, a normal state) and a high probability state (for example, a CZ) in which the probability of determining that a bonus will be awarded to a player is higher than that in the normal state,
A plurality of reels (e.g., reels 3L, 3C, and 3R) on which a plurality of symbols are displayed;
symbol display means (for example, reel display window 4) for displaying some of the symbols displayed on the reels;
a start operation detection means (e.g., a main control circuit 90, a start switch 79) for detecting a start operation by a player;
a symbol varying means (e.g., a main control circuit 90, a stepping motor) for varying the symbols by rotating the reels in response to the detection of a start operation by the start operation detecting means;
an internal winning combination determining means (for example, a main control circuit 90) for determining an internal winning combination from among a plurality of combinations with a predetermined probability in response to the detection of a start operation by the start operation detecting means;
stop operation detection means (e.g., a main control circuit 90, a stop switch board 80) provided corresponding to the plurality of reels and detecting a stop operation for stopping each reel;
a reel stop control means (e.g., a main control circuit 90, a stepping motor) for stopping the rotation of the reels in response to the internal winning combination determined by the internal winning combination determination means and the timing at which the stopping operation is detected by the stopping operation detection means, thereby stopping the variation of the symbols displayed on the symbol display means;
A granting decision means (for example, a main control circuit 90) for deciding whether or not to grant the player the benefit (for example, a stock of the number of sets in the ART state);
a reward granting unit (e.g., a main control circuit 90) that grants the reward when the granting decision unit determines to grant the reward;
a privilege management means (e.g., a main control circuit 90, a main RAM 103) for storing the right to receive the privilege when the granting decision means decides to grant the privilege, and for deleting one of the rights when the privilege granting means grants the privilege;
a state control means (e.g., a main control circuit 90) for transitioning the gaming state to the high probability state when a predetermined condition is satisfied, and for terminating the high probability state when an ending condition is satisfied during the high probability state;
When the award decision means determines to award the benefit during the high probability state, the state control means suspends the high probability state until the benefit is awarded (for example, until the ART state ends), and resumes the high probability state after the benefit is awarded (for example, after the ART state ends),
The gaming machine is characterized in that, if the right is not stored in the benefit management means when the termination condition is met during the high probability state, the award decision means determines to award the benefit with a higher probability than in the normal state in the game following the game in which the high probability state has ended.
上記第２０の課題を解決するために、本発明では、以下のような構成の第３７の遊技機を提供する。 To solve the 20th problem above, the present invention provides a 37th gaming machine having the following configuration.
通常状態（例えば、通常状態）と、前記通常状態よりも遊技者に対して特典を付与すると決定する確率が高い高確率状態（例えば、ＣＺ）と、を有する遊技機であって、
複数の図柄が表示された複数のリール（例えば、リール３Ｌ，３Ｃ，３Ｒ）と、
前記リールに表示された複数の図柄の一部を表示する図柄表示手段（例えば、リール表示窓４）と、
遊技者による開始操作を検出する開始操作検出手段（例えば、主制御回路９０、スタートスイッチ７９）と、
前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段（例えば、主制御回路９０、ステッピングモータ）と、
前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段（例えば、主制御回路９０）と、
前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段（例えば、主制御回路９０、ストップスイッチ基板８０）と、
前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段（例えば、主制御回路９０、ステッピングモータ）と、
遊技者に対して前記特典（例えば、ＡＲＴ状態のセット数のストック）を付与するか否かを決定する付与決定手段（例えば、主制御回路９０）と、
前記付与決定手段が前記特典を付与すると決定すると、前記特典を付与する特典付与手段（例えば、主制御回路９０）と、
所定の条件を満たすと遊技状態を前記高確率状態に移行し、前記高確率状態の残り遊技期間が閾値に達すると前記高確率状態を終了する状態制御手段（例えば、主制御回路９０）と、
前記特典付与手段が前記特典を付与すると、前記高確率状態の残り遊技期間として所定期間を加算する高確率状態加算手段（例えば、主制御回路９０）と、を備え、
前記付与決定手段は、前記高確率状態が終了した遊技の次の遊技において前記通常状態よりも高い確率で前記特典を付与すると決定し、
前記状態制御手段は、前記高確率状態中に前記付与決定手段が前記特典を付与すると決定すると、前記特典の付与が行われるまで（例えば、ＡＲＴ状態が終了するまで）前記高確率状態を中断するとともに、前記特典の付与が行われた後（例えば、ＡＲＴ状態の終了後）に前記高確率状態を再開し、また、前記高確率状態が終了した遊技の次の遊技において前記付与決定手段が前記特典を付与すると決定したことに伴い前記特典が付与された場合、当該特典の付与が行われた後に、前記高確率状態加算手段が加算した前記所定期間を残り遊技期間とする前記高確率状態を開始する
ことを特徴とする遊技機。
A gaming machine having a normal state (for example, a normal state) and a high probability state (for example, a CZ) in which the probability of determining that a bonus will be awarded to a player is higher than that in the normal state,
A plurality of reels (e.g., reels 3L, 3C, and 3R) on which a plurality of symbols are displayed;
symbol display means (for example, reel display window 4) for displaying some of the symbols displayed on the reels;
a start operation detection means (e.g., a main control circuit 90, a start switch 79) for detecting a start operation by a player;
a symbol varying means (e.g., a main control circuit 90, a stepping motor) for varying the symbols by rotating the reels in response to the detection of a start operation by the start operation detecting means;
an internal winning combination determining means (for example, a main control circuit 90) for determining an internal winning combination from among a plurality of combinations with a predetermined probability in response to the detection of a start operation by the start operation detecting means;
stop operation detection means (e.g., a main control circuit 90, a stop switch board 80) provided corresponding to the plurality of reels and detecting a stop operation for stopping each reel;
a reel stop control means (e.g., a main control circuit 90, a stepping motor) for stopping the rotation of the reels in response to the internal winning combination determined by the internal winning combination determination means and the timing at which the stopping operation is detected by the stopping operation detection means, thereby stopping the variation of the symbols displayed on the symbol display means;
A granting decision means (for example, a main control circuit 90) for deciding whether or not to grant the player the benefit (for example, a stock of the number of sets in the ART state);
a reward granting unit (e.g., a main control circuit 90) that grants the reward when the granting decision unit determines to grant the reward;
a state control means (e.g., a main control circuit 90) that transitions the gaming state to the high probability state when a predetermined condition is satisfied, and terminates the high probability state when the remaining gaming period of the high probability state reaches a threshold value;
and high-probability state adding means (e.g., a main control circuit 90) that adds a predetermined period as a remaining game period in the high-probability state when the bonus awarding means awards the bonus,
The award determination means determines that the benefit will be awarded with a higher probability than in the normal state in a game following a game in which the high probability state has ended,
The state control means, when the award decision means decides to award the bonus during the high probability state, suspends the high probability state until the bonus is awarded (for example, until the ART state ends), and resumes the high probability state after the bonus is awarded (for example, after the ART state ends), and if the bonus is awarded in the game following the game in which the high probability state ended because the award decision means decided to award the bonus, starts the high probability state after the bonus is awarded, with the remaining game period being the specified period added by the high probability state addition means.
上記構成の本発明の第３６及び第３７の遊技機によれば、遊技の興趣の低下を抑制することができる。 The gaming machines Nos. 36 and 37 of the present invention, configured as described above, can prevent a decline in interest in the game.
［第３８～第４０の遊技機］
ＡＴ（ＡＲＴ）機として、ＡＴに当籤する期待度が高いＡＴの高確率当籤ゾーン（以下、「チャンスゾーン」と呼ぶ）を設けた遊技機が知られており、例えば、特開２０１５－０００１４１号公報には、チャンスゾーン中は、弱いレア役（弱スイカや弱チェリー）が内部当籤役として決定された場合に比べて、強いレア役（強スイカや強チェリー）が内部当籤役として決定された場合の方がＡＴに当籤する確率が高くなる遊技機が記載されている。このような遊技機によれば、チャンスゾーン中に強いレア役が当籤することで、ＡＴ抽籤に当籤する期待を持つことができるため、遊技の興趣を高めることができた。
[Gaming machines No. 38 to No. 40]
As an AT (ART) machine, a gaming machine provided with a high probability AT winning zone (hereinafter referred to as a "chance zone") where the expectation of winning the AT is high is known. For example, Japanese Patent Application Laid-Open No. 2015-000141 describes a gaming machine in which, during the chance zone, the probability of winning the AT is higher when a strong rare role (strong watermelon or strong cherry) is determined as the internal winning role, compared to when a weak rare role (weak watermelon or weak cherry) is determined as the internal winning role. With such a gaming machine, if a strong rare role is won during the chance zone, there is an expectation of winning the AT lottery, which increases the interest in the game.
しかしながら、上述の遊技機では、当籤役の強弱によりＡＴ抽籤の当籤確率に差が設けられているものの、ＡＴ自体の性能は、ＡＴ当籤時の当籤役に関わらず同一であることから、ＡＴ当籤後の遊技が画一化してしまい、遊技の興趣の低下をもたらすおそれがあった。 However, in the gaming machines mentioned above, although the probability of winning the AT lottery varies depending on the strength of the winning combination, the performance of the AT itself remains the same regardless of the winning combination at the time of the AT win, which means that gameplay after winning the AT becomes standardized, which could lead to a decrease in the enjoyment of the game.
本発明は、上記第２１の課題を解決するためになされたものであり、本発明の第２１の目的は、遊技の興趣の低下を抑制可能な遊技機を提供することである。 The present invention has been made to solve the twenty-first problem mentioned above, and the twenty-first object of the present invention is to provide a gaming machine that can prevent a decline in interest in gaming.
上記第２１の課題を解決するために、本発明では、以下のような構成の第３８の遊技機を提供する。 To solve the twenty-first problem above, the present invention provides a thirty-eighth gaming machine having the following configuration:
通常状態（例えば、通常状態）と、前記通常状態に比べて遊技者にとって有利な有利状態（例えば、ＡＲＴ状態）と、前記通常状態に比べて前記有利状態に移行する確率が高い高確率状態（例えば、ＣＺ）とを有する遊技機であって、
複数の図柄が表示された複数のリール（例えば、リール３Ｌ，３Ｃ，３Ｒ）と、
前記リールに表示された複数の図柄の一部を表示する図柄表示手段（例えば、リール表示窓４）と、
遊技者による開始操作を検出する開始操作検出手段（例えば、主制御回路９０、スタートスイッチ７９）と、
前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段（例えば、主制御回路９０、ステッピングモータ）と、
前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段（例えば、主制御回路９０）と、
前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段（例えば、主制御回路９０、ストップスイッチ基板８０）と、
前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段（例えば、主制御回路９０、ステッピングモータ）と、
前記有利状態に移行するか否かを決定する移行決定手段（例えば、主制御回路９０）と、
前記有利状態に移行するか否かを決定する移行決定手段（例えば、主制御回路９０）と、
前記移行決定手段が前記有利状態に移行すると決定すると、特典を付与する確率が異なる複数のモード（例えば、ＡＲＴ状態の抽籤状態やランク）の中から一のモードを決定するモード決定手段（例えば、主制御回路９０）と、
前記移行決定手段が前記有利状態に移行すると決定すると、遊技状態を前記有利状態に移行し、前記有利状態中に第１終了条件を満たすと、前記有利状態を終了する有利状態制御手段（例えば、主制御回路９０）と、
前記モード決定手段が決定した前記一のモードに応じて、前記有利状態中に特典（例えば、ＣＺのゲーム数の上乗せやナビ高確ゲーム数の付与）を付与する特典付与手段（例えば、主制御回路９０）と、
所定の条件を満たすと遊技状態を前記高確率状態に移行し、前記高確率状態中に第２終了条件を満たすと、前記高確率状態を終了する高確率状態制御手段（例えば、主制御回路９０）と、を備え、
前記移行決定手段は、前記高確率状態中に、前記内部当籤役決定手段が決定した前記内部当籤役に応じて、前記有利状態に移行するか否かを決定し、
前記モード決定手段は、前記移行決定手段が前記有利状態に移行すると決定した遊技における前記内部当籤役に応じて、前記一のモードを決定する
ことを特徴とする遊技機。
A gaming machine having a normal state (for example, a normal state), an advantageous state (for example, an ART state) that is more advantageous to a player than the normal state, and a high-probability state (for example, a CZ) that has a higher probability of transitioning to the advantageous state than the normal state,
A plurality of reels (e.g., reels 3L, 3C, and 3R) on which a plurality of symbols are displayed;
symbol display means (for example, reel display window 4) for displaying some of the symbols displayed on the reels;
a start operation detection means (e.g., a main control circuit 90, a start switch 79) for detecting a start operation by a player;
a symbol varying means (e.g., a main control circuit 90, a stepping motor) for varying the symbols by rotating the reels in response to the detection of a start operation by the start operation detecting means;
an internal winning combination determining means (for example, a main control circuit 90) for determining an internal winning combination from among a plurality of combinations with a predetermined probability in response to the detection of a start operation by the start operation detecting means;
stop operation detection means (e.g., a main control circuit 90, a stop switch board 80) provided corresponding to the plurality of reels and detecting a stop operation for stopping each reel;
a reel stop control means (e.g., a main control circuit 90, a stepping motor) for stopping the rotation of the reels in response to the internal winning combination determined by the internal winning combination determination means and the timing at which the stopping operation is detected by the stopping operation detection means, thereby stopping the variation of the symbols displayed on the symbol display means;
A transition determination means (e.g., a main control circuit 90) for determining whether or not to transition to the advantageous state;
A transition determination means (e.g., a main control circuit 90) for determining whether or not to transition to the advantageous state;
When the transition determination means determines that the game should transition to the advantageous state, a mode determination means (e.g., a main control circuit 90) determines one mode from a plurality of modes (e.g., a lottery state or a rank in an ART state) that have different probabilities of granting a benefit;
advantageous state control means (e.g., a main control circuit 90) that transitions the gaming state to the advantageous state when the transition determination means determines to transition to the advantageous state, and terminates the advantageous state when a first termination condition is satisfied during the advantageous state;
A bonus granting means (for example, a main control circuit 90) that grants a bonus (for example, an additional number of CZ games or a number of navigation high probability games) during the advantageous state according to the one mode determined by the mode determination means;
a high-probability state control means (e.g., a main control circuit 90) for transitioning the gaming state to the high-probability state when a predetermined condition is satisfied, and for terminating the high-probability state when a second termination condition is satisfied during the high-probability state;
the transition determination means determines whether or not to transition to the advantageous state in accordance with the internal winning combination determined by the internal winning combination determination means during the high probability state;
The mode determination means determines the one mode in accordance with the internal winning combination in the game in which the transition determination means determines that the game will transition to the advantageous state.
また、前記本発明の第３８の遊技機では、前記有利状態制御手段は、前記高確率状態中に前記移行決定手段が前記有利状態に移行すると決定すると、遊技状態を前記高確率状態から前記有利状態に移行し、
前記高確率状態制御手段は、前記高確率状態中に遊技状態が前記有利状態に移行すると、前記有利状態が終了するまで前記高確率状態を中断するとともに、前記有利状態の終了に伴い前記高確率状態を再開し、
前記高確率状態が終了する条件である前記第２終了条件は、前記高確率状態の残り遊技期間が閾値に達することであり、
前記特典付与手段は、前記有利状態中に前記一のモードに応じて、前記高確率状態の残り遊技期間を所定期間延長するという特典を付与することを特徴とすることとしてもよい。
In the 38th gaming machine of the present invention, when the transition determination means determines that the game state will be transitioned to the advantageous state during the high probability state, the advantageous state control means transitions the game state from the high probability state to the advantageous state,
When the gaming state transitions to the advantageous state during the high probability state, the high probability state control means suspends the high probability state until the advantageous state ends, and resumes the high probability state upon the end of the advantageous state;
The second termination condition, which is a condition for terminating the high probability state, is that the remaining game period of the high probability state reaches a threshold value,
The bonus granting means may be characterized by granting a bonus of extending the remaining game period in the high probability state for a predetermined period in accordance with the one mode during the advantageous state.
上記第２１の課題を解決するために、本発明では、以下のような構成の第３９の遊技機を提供する。 To solve the twenty-first problem above, the present invention provides a thirty-ninth gaming machine having the following configuration.
通常状態（例えば、通常状態）と、前記通常状態に比べて遊技者にとって有利な有利状態（例えば、ＡＲＴ状態）と、前記通常状態に比べて前記有利状態に移行する確率が高い高確率状態（例えば、ＣＺ）とを有する遊技機であって、
複数の図柄が表示された複数のリール（例えば、リール３Ｌ，３Ｃ，３Ｒ）と、
前記リールに表示された複数の図柄の一部を表示する図柄表示手段（例えば、リール表示窓４）と、
遊技者による開始操作を検出する開始操作検出手段（例えば、主制御回路９０、スタートスイッチ７９）と、
前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段（例えば、主制御回路９０、ステッピングモータ）と、
前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段（例えば、主制御回路９０）と、
前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段（例えば、主制御回路９０、ストップスイッチ基板８０）と、
前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段（例えば、主制御回路９０、ステッピングモータ）と、
前記有利状態に移行するか否かを決定する移行決定手段（例えば、主制御回路９０）と、
前記移行決定手段が前記有利状態に移行すると決定すると、前記有利状態中のモード（例えば、ＡＲＴ状態中の抽籤状態）を決定するための複数のモード決定情報（例えば、ＡＲＴ当籤時のランク）の中から一のモード決定情報を決定するモード決定情報決定手段（例えば、主制御回路９０）と、
前記移行決定手段が前記有利状態に移行すると決定すると、遊技状態を前記有利状態に移行し、前記有利状態中に第１終了条件を満たすと、前記有利状態を終了する有利状態制御手段（例えば、主制御回路９０）と、
遊技状態が前記有利状態に移行した最初の遊技において、前記モード決定情報決定手段が決定した前記一のモード決定情報に応じて、特典を付与する確率が異なる複数のモードの中から一のモードを決定するモード決定手段（例えば、主制御回路９０）と、
前記モード決定手段が決定した前記一のモードに応じて、前記有利状態中に特典（例えば、ＣＺのゲーム数の上乗せやナビ高確ゲーム数の付与）を付与する特典付与手段（例えば、主制御回路９０）と、
所定の条件を満たすと遊技状態を前記高確率状態に移行し、前記高確率状態中に第２終了条件を満たすと、前記高確率状態を終了する高確率状態制御手段（例えば、主制御回路９０）と、
モード決定情報決定手段が前記一のモード決定情報を決定すると、当該遊技において決定した前記一のモード決定情報を示唆する演出を行う演出手段（例えば、表示装置１１、副制御回路２００）と、を備え、
前記移行決定手段は、前記高確率状態中に、前記内部当籤役決定手段が決定した前記内部当籤役に応じて、前記有利状態に移行するか否かを決定し、
前記モード決定情報決定手段は、前記移行決定手段が前記有利状態に移行すると決定した遊技における前記内部当籤役に応じて、前記一のモード決定情報を決定する
ことを特徴とする遊技機。
A gaming machine having a normal state (for example, a normal state), an advantageous state (for example, an ART state) that is more advantageous to a player than the normal state, and a high-probability state (for example, a CZ) that has a higher probability of transitioning to the advantageous state than the normal state,
A plurality of reels (e.g., reels 3L, 3C, and 3R) on which a plurality of symbols are displayed;
symbol display means (for example, reel display window 4) for displaying some of the symbols displayed on the reels;
a start operation detection means (e.g., a main control circuit 90, a start switch 79) for detecting a start operation by a player;
a symbol varying means (e.g., a main control circuit 90, a stepping motor) for varying the symbols by rotating the reels in response to the detection of a start operation by the start operation detecting means;
an internal winning combination determining means (for example, a main control circuit 90) for determining an internal winning combination from among a plurality of combinations with a predetermined probability in response to the detection of a start operation by the start operation detecting means;
stop operation detection means (e.g., a main control circuit 90, a stop switch board 80) provided corresponding to the plurality of reels and detecting a stop operation for stopping each reel;
a reel stop control means (e.g., a main control circuit 90, a stepping motor) for stopping the rotation of the reels in response to the internal winning combination determined by the internal winning combination determination means and the timing at which the stopping operation is detected by the stopping operation detection means, thereby stopping the variation of the symbols displayed on the symbol display means;
A transition determination means (e.g., a main control circuit 90) for determining whether or not to transition to the advantageous state;
When the transition determination means determines that a transition to the advantageous state will occur, a mode determination information determination means (e.g., a main control circuit 90) determines one mode determination information from a plurality of mode determination information (e.g., a rank at the time of winning the ART) for determining a mode during the advantageous state (e.g., a lottery state during the ART state);
advantageous state control means (e.g., a main control circuit 90) that transitions the gaming state to the advantageous state when the transition determination means determines to transition to the advantageous state, and terminates the advantageous state when a first termination condition is satisfied during the advantageous state;
mode determination means (e.g., a main control circuit 90) for determining one mode from a plurality of modes having different probabilities of granting a bonus in accordance with the one mode determination information determined by the mode determination information determination means in the first game in which the game state has transitioned to the advantageous state;
A bonus granting means (for example, a main control circuit 90) that grants a bonus (for example, an additional number of CZ games or a number of navigation high probability games) during the advantageous state according to the one mode determined by the mode determination means;
a high-probability state control means (e.g., a main control circuit 90) that transitions the gaming state to the high-probability state when a predetermined condition is satisfied, and terminates the high-probability state when a second termination condition is satisfied during the high-probability state;
and a presentation means (for example, a display device 11, a sub-control circuit 200) for, when the mode determination information determination means determines the one mode determination information, performing a presentation suggesting the one mode determination information determined in the game;
the transition determination means determines whether or not to transition to the advantageous state in accordance with the internal winning combination determined by the internal winning combination determination means during the high probability state;
The mode determination information determining means determines the one mode determination information in accordance with the internal winning combination in the game in which the transition determining means has determined that the game will transition to the advantageous state.
上記第２１の課題を解決するために、本発明では、以下のような構成の第４０の遊技機を提供する。 To solve the twenty-first problem above, the present invention provides a fortieth gaming machine having the following configuration:
複数の図柄が表示された複数のリール（例えば、リール３Ｌ，３Ｃ，３Ｒ）と、
前記リールに表示された複数の図柄の一部を表示する図柄表示手段（例えば、リール表示窓４）と、
遊技者による開始操作を検出する開始操作検出手段（例えば、主制御回路９０、スタートスイッチ７９）と、
前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段（例えば、主制御回路９０、ステッピングモータ）と、
前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段（例えば、主制御回路９０）と、
前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段（例えば、主制御回路９０、ストップスイッチ基板８０）と、
前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段（例えば、主制御回路９０、ステッピングモータ）と、
遊技者に対して特典（例えば、ＡＲＴ状態）を付与するか否か、及び付与する場合の前記特典の大きさ（例えば、ＡＲＴ状態中の抽籤状態やランク）を決定する特典決定手段（例えば、主制御回路９０）と、
前記特典決定手段が前記特典を付与すると決定すると、決定した大きさの前記特典を付与する特典付与手段（例えば、主制御回路９０）と、
前記特典決定手段が前記特典を付与すると決定すると、前記特典の付与を受ける権利を記憶するとともに、前記特典付与手段が前記特典を付与すると、前記権利を一つ消し去る権利管理手段（例えば、主制御回路９０、メインＲＡＭ１０３）と、
所定の条件を満たすと、前記特典決定手段が前記特典を付与すると決定する確率が高い高確率状態（例えば、ＣＺ）に遊技状態を移行し、前記高確率状態中に終了条件を満たすと、前記高確率状態を終了する状態制御手段（例えば、主制御回路９０）と、
所定の演出を行う演出手段（例えば、表示装置１１、副制御回路２００）と、を備え、
前記特典決定手段は、前記高確率状態中に、前記内部当籤役決定手段が決定した前記内部当籤役に応じて、前記特典を付与するか否かを決定するとともに、一度の決定で一又は複数の前記特典を付与すると決定可能であり、
前記特典決定手段は、複数の前記特典を付与すると決定した場合に、当該複数の前記特典のそれぞれに対して付与する前記特典の大きさを決定するとともに、少なくとも一の前記特典については、前記特典を付与すると決定した遊技における前記内部当籤役に応じて、前記特典の大きさを決定し、
前記演出手段は、前記特典決定手段が複数の前記特典を付与すると決定した場合に、当該遊技における前記内部当籤役に応じて前記特典の大きさを決定した前記一の前記特典については、当該特典の大きさを示唆する演出を行い、他の前記特典については、当該他の前記特典の大きさを示唆する演出を行わないことを特徴とする遊技機。
A plurality of reels (e.g., reels 3L, 3C, and 3R) on which a plurality of symbols are displayed;
symbol display means (for example, reel display window 4) for displaying some of the symbols displayed on the reels;
a start operation detection means (e.g., a main control circuit 90, a start switch 79) for detecting a start operation by a player;
a symbol varying means (e.g., a main control circuit 90, a stepping motor) for varying the symbols by rotating the reels in response to the detection of a start operation by the start operation detecting means;
an internal winning combination determining means (for example, a main control circuit 90) for determining an internal winning combination from among a plurality of combinations with a predetermined probability in response to the detection of a start operation by the start operation detecting means;
stop operation detection means (e.g., a main control circuit 90, a stop switch board 80) provided corresponding to the plurality of reels and detecting a stop operation for stopping each reel;
a reel stop control means (e.g., a main control circuit 90, a stepping motor) for stopping the rotation of the reels in response to the internal winning combination determined by the internal winning combination determination means and the timing at which the stopping operation is detected by the stopping operation detection means, thereby stopping the variation of the symbols displayed on the symbol display means;
A benefit determination means (e.g., a main control circuit 90) for determining whether or not to grant a benefit (e.g., an ART state) to a player, and the size of the benefit (e.g., a lottery state or rank during the ART state) if the benefit is granted;
a reward awarding means (e.g., a main control circuit 90) that awards the reward of the determined size when the reward determination means determines to award the reward;
a right management means (e.g., a main control circuit 90, a main RAM 103) for storing a right to receive the right when the right determination means determines to grant the right, and for deleting one of the rights when the right granting means grants the right;
a state control means (e.g., a main control circuit 90) for transitioning the gaming state to a high-probability state (e.g., CZ) in which the bonus determination means has a high probability of determining that the bonus will be awarded when a predetermined condition is satisfied, and for terminating the high-probability state when a termination condition is satisfied during the high-probability state;
and a performance means (for example, a display device 11, a sub-control circuit 200) for performing a predetermined performance.
the benefit determination means determines whether or not to award the benefit in accordance with the internal winning combination determined by the internal winning combination determination means during the high probability state, and is capable of determining to award one or more of the benefits in a single determination;
When it is determined that a plurality of the benefits are to be awarded, the benefit determination means determines the size of the benefit to be awarded for each of the plurality of benefits, and for at least one of the benefits, determines the size of the benefit according to the internal winning combination in the game for which it is determined that the benefit is to be awarded;
The gaming machine is characterized in that, when the benefit determination means determines to award multiple benefits, for one of the benefits, the size of the benefit is determined according to the internal lottery role in the game, the presentation means performs a presentation suggesting the size of the benefit, and for the other benefits, the presentation means does not perform a presentation suggesting the size of the other benefits.
また、前記本発明の第４０の遊技機では、前記状態制御手段は、前記高確率状態中に前記特典決定手段が複数の前記特典を付与すると決定すると、前記一の前記特典の付与が行われるまで（例えば、ＡＲＴ状態が終了するまで）前記高確率状態を中断するとともに、当該一の前記特典の付与が行われた後（例えば、ＡＲＴ状態の終了後）に前記高確率状態を再開し、
前記特典付与手段は、前記高確率状態の前記終了条件を満たしたときに未だ付与していない前記特典がある場合、当該付与していない前記特典を付与することとしてもよい。
In addition, in the fortieth gaming machine of the present invention, when the benefit determination means determines to award a plurality of benefits during the high probability state, the state control means suspends the high probability state until one of the benefits is awarded (for example, until the ART state ends), and resumes the high probability state after the one of the benefits is awarded (for example, after the ART state ends),
The bonus awarding means may be configured to award the bonus that has not yet been awarded when the termination condition of the high probability state is satisfied, if there is any bonus that has not yet been awarded.
上記構成の本発明の第３８～第４０の遊技機によれば、遊技の興趣の低下を抑制可能な遊技機を提供することができる。 The gaming machines of the present invention, Nos. 38 to 40, configured as described above, can provide gaming machines that can prevent a decline in interest in gaming.
［第４１及び第４２の遊技機］
ＡＴ（ＡＲＴ）機として、ＡＴに当籤する期待度が高いＡＴの高確率当籤ゾーン（以下、「チャンスゾーン」と呼ぶ）を設けた遊技機が知られており、例えば、特開２０１５－０００１４１号公報には、チャンスゾーン中は、弱いレア役（弱スイカや弱チェリー）が内部当籤役として決定された場合に比べて、強いレア役（強スイカや強チェリー）が内部当籤役として決定された場合の方がＡＴに当籤する確率が高くなる遊技機が記載されている。このような遊技機によれば、チャンスゾーン中に強いレア役が当籤することで、ＡＴ抽籤に当籤する期待を持つことができるため、遊技の興趣を高めることができた。
[41st and 42nd gaming machines]
As an AT (ART) machine, a gaming machine provided with a high probability AT winning zone (hereinafter referred to as a "chance zone") where the expectation of winning the AT is high is known. For example, Japanese Patent Application Laid-Open No. 2015-000141 describes a gaming machine in which, during the chance zone, the probability of winning the AT is higher when a strong rare role (strong watermelon or strong cherry) is determined as the internal winning role, compared to when a weak rare role (weak watermelon or weak cherry) is determined as the internal winning role. With such a gaming machine, if a strong rare role is won during the chance zone, there is an expectation of winning the AT lottery, which increases the interest in the game.
しかしながら、上述の遊技機では、当籤役の強弱によりＡＴ抽籤の当籤確率に差が設けられているものの、ＡＴ自体の性能は、ＡＴ当籤時の当籤役に関わらず同一であることから、ＡＴ当籤後の遊技が画一化してしまい、遊技の興趣の低下をもたらすおそれがあった。 However, in the gaming machines mentioned above, although the probability of winning the AT lottery varies depending on the strength of the winning combination, the performance of the AT itself remains the same regardless of the winning combination at the time of the AT win, which means that gameplay after winning the AT becomes standardized, which could lead to a decrease in the enjoyment of the game.
本発明は、上記第２２の課題を解決するためになされたものであり、本発明の第２２の目的は、遊技の興趣の低下を抑制可能な遊技機を提供するである。 The present invention has been made to solve the twenty-second problem mentioned above, and the twenty-second object of the present invention is to provide a gaming machine that can prevent a decline in interest in gaming.
上記第２２の課題を解決するために、本発明では、以下のような構成の第４１の遊技機を提供する。 To solve the twenty-second problem above, the present invention provides a forty-first gaming machine having the following configuration:
通常状態（例えば、通常状態）と、前記通常状態に比べて遊技者にとって有利な有利状態（例えば、ＡＲＴ状態）とを有する遊技機であって、
複数の図柄が表示された複数のリール（例えば、リール３Ｌ，３Ｃ，３Ｒ）と、
前記リールに表示された複数の図柄の一部を表示する図柄表示手段（例えば、リール表示窓４）と、
遊技者による開始操作を検出する開始操作検出手段（例えば、主制御回路９０、スタートスイッチ７９）と、
前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段（例えば、主制御回路９０、ステッピングモータ）と、
前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段（例えば、主制御回路９０）と、
前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段（例えば、主制御回路９０、ストップスイッチ基板８０）と、
前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段（例えば、主制御回路９０、ステッピングモータ）と、
前記有利状態に移行するか否かを決定する移行決定手段（例えば、主制御回路９０）と、
前記移行決定手段が前記有利状態に移行すると決定すると、前記有利状態中のモード（例えば、ＡＲＴ状態中の抽籤状態）を決定するための複数のモード決定情報の中から一のモード決定情報（例えば、ＡＲＴ当籤時のランク）を決定するモード決定情報決定手段（例えば、主制御回路９０）と、
前記移行決定手段が前記有利状態に移行すると決定すると、遊技状態を前記有利状態に移行し、前記有利状態中に終了条件を満たすと、前記有利状態を終了する有利状態制御手段（例えば、主制御回路９０）と、
遊技状態が前記有利状態に移行した最初の遊技（例えば、ランク決めＡＲＴ中）において、前記モード決定情報決定手段が決定した前記一のモード決定情報に応じて、特典（例えば、ＣＺのゲーム数の上乗せやナビ高確ゲーム数の付与）を付与する確率が異なる複数のモードの中から一のモードを決定するモード決定手段（例えば、主制御回路９０）と、
前記モード決定手段が決定した前記一のモードに応じて、前記有利状態中に特典を付与する特典付与手段（例えば、主制御回路９０）と、を備える
ことを特徴とする遊技機。
A gaming machine having a normal state (for example, a normal state) and an advantageous state (for example, an ART state) that is more advantageous to a player than the normal state,
A plurality of reels (e.g., reels 3L, 3C, and 3R) on which a plurality of symbols are displayed;
symbol display means (for example, reel display window 4) for displaying some of the symbols displayed on the reels;
a start operation detection means (e.g., a main control circuit 90, a start switch 79) for detecting a start operation by a player;
a symbol varying means (e.g., a main control circuit 90, a stepping motor) for varying the symbols by rotating the reels in response to the detection of a start operation by the start operation detecting means;
an internal winning combination determining means (for example, a main control circuit 90) for determining an internal winning combination from among a plurality of combinations with a predetermined probability in response to the detection of a start operation by the start operation detecting means;
stop operation detection means (e.g., a main control circuit 90, a stop switch board 80) provided corresponding to the plurality of reels and detecting a stop operation for stopping each reel;
a reel stop control means (e.g., a main control circuit 90, a stepping motor) for stopping the rotation of the reels in response to the internal winning combination determined by the internal winning combination determination means and the timing at which the stopping operation is detected by the stopping operation detection means, thereby stopping the variation of the symbols displayed on the symbol display means;
A transition determination means (e.g., a main control circuit 90) for determining whether or not to transition to the advantageous state;
When the transition determination means determines that a transition to the advantageous state will occur, a mode determination information determination means (e.g., a main control circuit 90) determines one mode determination information (e.g., a rank at the time of winning the ART) from among a plurality of mode determination information for determining a mode during the advantageous state (e.g., a lottery state during the ART state);
advantageous state control means (e.g., a main control circuit 90) for transitioning the gaming state to the advantageous state when the transition determination means determines that a transition to the advantageous state should be made, and for terminating the advantageous state when a termination condition is met during the advantageous state;
In the first game (e.g., during rank determination ART) when the game state transitions to the advantageous state, a mode determination means (e.g., a main control circuit 90) determines one mode from a plurality of modes with different probabilities of granting a bonus (e.g., an additional number of CZ games or a number of high-probability navigation games) according to the one mode determination information determined by the mode determination information determination means;
and a bonus awarding means (e.g., a main control circuit 90) that awards a bonus during the advantageous state according to the one mode determined by the mode determination means.
また、前記本発明の第４１の遊技機では、前記モード決定情報決定手段は、前記移行決定手段が前記有利状態に移行すると決定した遊技において、前記内部当籤役決定手段が決定した前記内部当籤役に応じて、前記一のモード決定情報を決定し、
前記モード決定手段は、遊技状態が前記有利状態に移行した最初の遊技において、前記内部当籤役決定手段が決定した前記内部当籤役に応じて、前記一のモードを決定することとしてもよい。
In addition, in the 41st gaming machine of the present invention, the mode determination information determination means determines the one mode determination information in accordance with the internal winning combination determined by the internal winning combination determination means in a game in which the transition determination means determines that a transition to the advantageous state will occur;
The mode determination means may determine the one mode in accordance with the internal winning combination determined by the internal winning combination determination means in the first game in which the game state transitions to the advantageous state.
上記第２２の課題を解決するために、本発明では、以下のような構成の第４２の遊技機を提供する。 To solve the twenty-second problem above, the present invention provides a forty-second gaming machine having the following configuration:
通常状態（例えば、通常状態）と、前記通常状態に比べて遊技者にとって有利な有利状態（例えば、ＡＲＴ状態）と、前記通常状態に比べて前記有利状態に移行する確率が高い高確率状態（例えば、ＣＺ）とを有する遊技機であって、
複数の図柄が表示された複数のリール（例えば、リール３Ｌ，３Ｃ，３Ｒ）と、
前記リールに表示された複数の図柄の一部を表示する図柄表示手段（例えば、リール表示窓４）と、
遊技者による開始操作を検出する開始操作検出手段（例えば、主制御回路９０、スタートスイッチ７９）と、
前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段（例えば、主制御回路９０、ステッピングモータ）と、
前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段（例えば、主制御回路９０）と、
前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段（例えば、主制御回路９０、ストップスイッチ基板８０）と、
前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段（例えば、主制御回路９０、ステッピングモータ）と、
前記有利状態に移行するか否かを決定する移行決定手段（例えば、主制御回路９０）と、
前記移行決定手段が前記有利状態に移行すると決定すると、前記有利状態中のモード（例えば、ＡＲＴ状態中の抽籤状態）を決定するための複数のモード決定情報の中から一のモード決定情報（例えば、ＡＲＴ当籤時のランク）を決定するモード決定情報決定手段（例えば、主制御回路９０）と、
前記移行決定手段が前記有利状態に移行すると決定すると、遊技状態を前記有利状態に移行し、前記有利状態中に終了条件を満たすと、前記有利状態を終了する有利状態制御手段（例えば、主制御回路９０）と、
前記モード決定情報決定手段が前記一のモード決定情報を決定した遊技よりも後の遊技（例えば、ランク決めＡＲＴ中）において、特典（例えば、ＣＺのゲーム数の上乗せやナビ高確ゲーム数の付与）を付与する確率が異なる複数のモードの中から一のモードを、前記一のモード決定情報に応じて決定するモード決定手段（例えば、主制御回路９０）と、
前記モード決定手段が決定した前記一のモードに応じて、前記有利状態中に特典を付与する特典付与手段（例えば、主制御回路９０）と、
所定の条件を満たすと遊技状態を前記高確率状態に移行し、前記高確率状態の残り遊技期間が閾値に達すると、前記高確率状態を終了する高確率状態制御手段（例えば、主制御回路９０）と、を備え、
前記有利状態制御手段は、前記高確率状態中に前記移行決定手段が前記有利状態に移行すると決定すると、遊技状態を前記高確率状態から前記有利状態に移行し、
前記高確率状態制御手段は、前記高確率状態中に遊技状態が前記有利状態に移行すると、前記有利状態が終了するまで前記高確率状態を中断するとともに、前記有利状態の終了に伴い前記高確率状態を再開し、
前記特典付与手段は、前記有利状態中に前記一のモードに応じて、前記有利状態中に前記高確率状態の残り遊技期間を所定期間延長するという特典（例えば、ＣＺのゲーム数の上乗せ）を付与する
ことを特徴とする遊技機。
A gaming machine having a normal state (for example, a normal state), an advantageous state (for example, an ART state) that is more advantageous to a player than the normal state, and a high-probability state (for example, a CZ) that has a higher probability of transitioning to the advantageous state than the normal state,
A plurality of reels (e.g., reels 3L, 3C, and 3R) on which a plurality of symbols are displayed;
symbol display means (for example, reel display window 4) for displaying some of the symbols displayed on the reels;
a start operation detection means (e.g., a main control circuit 90, a start switch 79) for detecting a start operation by a player;
a symbol varying means (e.g., a main control circuit 90, a stepping motor) for varying the symbols by rotating the reels in response to the detection of a start operation by the start operation detecting means;
an internal winning combination determining means (for example, a main control circuit 90) for determining an internal winning combination from among a plurality of combinations with a predetermined probability in response to the detection of a start operation by the start operation detecting means;
stop operation detection means (e.g., a main control circuit 90, a stop switch board 80) provided corresponding to the plurality of reels and detecting a stop operation for stopping each reel;
a reel stop control means (e.g., a main control circuit 90, a stepping motor) for stopping the rotation of the reels in response to the internal winning combination determined by the internal winning combination determination means and the timing at which the stopping operation is detected by the stopping operation detection means, thereby stopping the variation of the symbols displayed on the symbol display means;
A transition determination means (e.g., a main control circuit 90) for determining whether or not to transition to the advantageous state;
When the transition determination means determines that a transition to the advantageous state will occur, a mode determination information determination means (e.g., a main control circuit 90) determines one mode determination information (e.g., a rank at the time of winning the ART) from among a plurality of mode determination information for determining a mode during the advantageous state (e.g., a lottery state during the ART state);
advantageous state control means (e.g., a main control circuit 90) for transitioning the gaming state to the advantageous state when the transition determination means determines that a transition to the advantageous state should be made, and for terminating the advantageous state when a termination condition is met during the advantageous state;
A mode determination means (e.g., a main control circuit 90) for determining one mode from among a plurality of modes having different probabilities of granting a benefit (e.g., an additional number of CZ games or the granting of a number of navigation high probability games) in a game subsequent to the game in which the mode determination information determination means determined the one mode determination information (e.g., during a rank determination ART), in accordance with the one mode determination information;
A benefit granting means (e.g., a main control circuit 90) that grants a benefit during the advantageous state in accordance with the one mode determined by the mode determination means;
and a high-probability state control means (e.g., a main control circuit 90) that transitions the gaming state to the high-probability state when a predetermined condition is satisfied, and terminates the high-probability state when the remaining gaming period of the high-probability state reaches a threshold value.
the advantageous state control means, when the transition determination means determines to transition to the advantageous state during the high probability state, transitions the gaming state from the high probability state to the advantageous state;
When the gaming state transitions to the advantageous state during the high probability state, the high probability state control means suspends the high probability state until the advantageous state ends, and resumes the high probability state upon the end of the advantageous state;
The gaming machine is characterized in that the bonus granting means grants a bonus (for example, an additional number of CZ games) of extending the remaining playing period of the high probability state for a predetermined period during the advantageous state, depending on the one mode during the advantageous state.
また、前記本発明の第４２の遊技機では、前記モード決定情報決定手段は、前記移行決定手段が前記有利状態に移行すると決定した遊技において、前記内部当籤役決定手段が決定した前記内部当籤役に応じて、前記一のモード決定情報を決定し、
前記モード決定手段は、前記モード決定情報決定手段が前記一のモード決定情報を決定した遊技よりも後の遊技において、前記内部当籤役決定手段が決定した前記内部当籤役に応じて、前記一のモードを決定することとしてもよい。
In addition, in the 42nd gaming machine of the present invention, the mode determination information determining means determines the one mode determination information in accordance with the internal winning combination determined by the internal winning combination determining means in a game in which the transition determining means has determined that the game will transition to the advantageous state,
The mode determination means may determine the one mode in accordance with the internal winning role determined by the internal winning role determination means in a game subsequent to the game in which the mode determination information determination means determined the one mode determination information.
上記構成の本発明の第４１及び第４２の遊技機によれば、遊技の興趣の低下を抑制することができる。 The gaming machines 41 and 42 of the present invention, configured as described above, can prevent a decline in interest in the game.
［第４３～第４５の遊技機］
また、近年、リプレイが低確率で成立する低ＲＴ状態と高確率で成立する高ＲＴ状態とを有し、高ＲＴ状態において遊技者にとって有利な情報を報知する、所謂ＡＲＴ機能を備える遊技機が知られている。このようなＡＲＴ機能を備える遊技機として、特開２０１２－１７６１０４号公報には、昇格リプレイの入賞によってＲＴ状態を高ＲＴ状態へと移行させ、高ＲＴ状態において低ＲＴ状態へ転落してしまう不利益図柄の入賞を回避するための情報を報知することで、高ＲＴ状態を維持しつつ、メダルの払い出しを受けることが可能な遊技機が記載されている。このような遊技機によれば、ＡＲＴ遊技と非ＡＲＴ遊技とでメダルの払い出しに差を設けることで、遊技の興趣を高めることができる。
[Gaming machines No. 43 to No. 45]
In recent years, gaming machines have become known that have a so-called ART function, which has a low RT state in which a replay occurs with a low probability and a high RT state in which a replay occurs with a high probability, and notifies the player of information advantageous to the player in the high RT state. Japanese Patent Application Laid-Open Publication No. 2012-176104 describes a gaming machine with such an ART function that transitions the RT state to a high RT state by winning a promotion replay, and notifies the player of information to avoid winning a disadvantageous symbol that would cause the high RT state to fall into a low RT state, thereby allowing the player to receive a payout of medals while maintaining the high RT state. Such a gaming machine can increase the interest of the game by providing a difference in the payout of medals between ART games and non-ART games.
このような遊技機では、ＡＲＴに当籤していない状況であっても自力で昇格リプレイを入賞できた場合には、高ＲＴ状態に移行するものの、非ＡＲＴ遊技では、不利益図柄の入賞を回避することが困難であるため、すぐに低ＲＴ状態に転落してしまうため、自力でＲＴ状態を移行できた場合に興趣を高めることができなかった。 In these gaming machines, even if the ART has not been won, if the player is able to win a promotion replay on their own, they will transition to a high RT state. However, in non-ART games, it is difficult to avoid winning disadvantageous symbols, so the player will quickly fall into a low RT state, which does not increase the excitement when the player is able to transition to the RT state on their own.
本発明は、上記第２３の課題を解決するためになされたものであり、本発明の第２３の目的は、ＲＴ状態の移行に伴い遊技の興趣を高めることができる遊技機を提供することである。 The present invention has been made to solve the twenty-third problem mentioned above, and the twenty-third object of the present invention is to provide a gaming machine that can increase the enjoyment of playing as the RT state transitions.
上記第２３の課題を解決するために、本発明では、以下のような構成の第４３の遊技機を提供する。 To solve the twenty-third problem above, the present invention provides a forty-third gaming machine having the following configuration.
再遊技に係るリプレイが内部当籤役として決定される確率が異なるＲＴ状態として、第１ＲＴ状態（例えば、ＲＴ４状態）と第２ＲＴ状態（例えば、ＲＴ５状態）とを少なくとも有する遊技機であって、
複数の図柄が表示された複数のリール（例えば、リール３Ｌ，３Ｃ，３Ｒ）と、
前記リールに表示された複数の図柄の一部を表示する図柄表示手段（例えば、リール表示窓４）と、
遊技者による開始操作を検出する開始操作検出手段（例えば、主制御回路９０、スタートスイッチ７９）と、
前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段（例えば、主制御回路９０、ステッピングモータ）と、
前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段（例えば、主制御回路９０）と、
前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段（例えば、主制御回路９０、ストップスイッチ基板８０）と、
前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段（例えば、主制御回路９０、ステッピングモータ）と、
前記第１ＲＴ状態において、前記リールの回転停止に伴い前記図柄表示手段に第１の図柄組合せ（例えば、略称「強チャンスリプ（ＲＴ５移行図柄）」）が停止表示されると、前記ＲＴ状態を前記第２ＲＴ状態に移行させるＲＴ移行手段（例えば、主制御回路９０）と、
遊技者に対して特典（例えば、ＡＲＴ状態）を付与するか否かを決定する付与決定手段（例えば、主制御回路９０）と、
前記付与決定手段が前記特典を付与すると決定すると、遊技者に対して前記特典を付与する特典付与手段（例えば、主制御回路９０）と、を備え、
前記複数の役には、内部当籤役として決定された際に停止操作検出手段が検出した停止操作の態様に応じて前記第１の図柄組合せ又は第２の図柄組合せ（例えば、「Ｃ＿ＣＵリプ」）を停止表示可能な第１役（例えば、「Ｆ＿３択昇格リプ」）、及び内部当籤役として決定された際に第３の図柄組合せ（例えば、略称「７揃いリプ」）を停止表示可能な第２役（例えば、「Ｆ＿７リプ」）が含まれ、
前記内部当籤役決定手段は、前記第２ＲＴ状態では前記第１ＲＴ状態よりも高い確率で前記第２役を内部当籤役として決定可能であり、
前記付与決定手段は、前記第２役が内部当籤役として決定された際に前記第３の図柄組合せが停止表示されると、遊技者に対して前記特典を付与すると決定するとともに、前記第１役が内部当籤役として決定された際に前記第１の図柄組合せが停止表示されると、所定の確率で遊技者に対して前記特典を付与すると決定する
ことを特徴とする遊技機。
A gaming machine having at least a first RT state (for example, an RT4 state) and a second RT state (for example, an RT5 state) as RT states having different probabilities of determining a replay related to a replay as an internal winning combination,
A plurality of reels (e.g., reels 3L, 3C, and 3R) on which a plurality of symbols are displayed;
symbol display means (for example, reel display window 4) for displaying some of the symbols displayed on the reels;
a start operation detection means (e.g., a main control circuit 90, a start switch 79) for detecting a start operation by a player;
a symbol varying means (e.g., a main control circuit 90, a stepping motor) for varying the symbols by rotating the reels in response to the detection of a start operation by the start operation detecting means;
an internal winning combination determining means (for example, a main control circuit 90) for determining an internal winning combination from among a plurality of combinations with a predetermined probability in response to the detection of a start operation by the start operation detecting means;
stop operation detection means (e.g., a main control circuit 90, a stop switch board 80) provided corresponding to the plurality of reels and detecting a stop operation for stopping each reel;
a reel stop control means (e.g., a main control circuit 90, a stepping motor) for stopping the rotation of the reels in response to the internal winning combination determined by the internal winning combination determination means and the timing at which the stopping operation is detected by the stopping operation detection means, thereby stopping the variation of the symbols displayed on the symbol display means;
In the first RT state, when a first symbol combination (for example, abbreviated as "Strong Chance Lip (RT5 transition symbol)") is stopped and displayed on the symbol display means as the reels stop rotating, RT transition means (for example, the main control circuit 90) transitions the RT state to the second RT state;
A grant determination means (for example, a main control circuit 90) for determining whether or not to grant a privilege (for example, an ART state) to a player;
a bonus awarding means (e.g., a main control circuit 90) for awarding the bonus to the player when the awarding decision means determines to award the bonus;
The plurality of roles include a first role (e.g., "F_3-choice promotion lip") that can stop and display the first symbol combination or the second symbol combination (e.g., "C_CU lip") according to the mode of the stop operation detected by the stop operation detection means when determined as an internal winning role, and a second role (e.g., "F_7 lip") that can stop and display a third symbol combination (e.g., abbreviated as "7-match lip") when determined as an internal winning role,
The internal winning combination determining means can determine the second winning combination as the internal winning combination with a higher probability in the second RT state than in the first RT state,
The award determination means determines to award the bonus to the player when the third symbol combination is stopped and displayed when the second role is determined as an internal winning role, and determines to award the bonus to the player with a predetermined probability when the first symbol combination is stopped and displayed when the first role is determined as an internal winning role.
また、前記本発明の第４３の遊技機では、前記第２役は、内部当籤役として決定された際に停止操作検出手段が検出した停止操作の態様に応じて前記第３の図柄組合せ又は第４の図柄組合せ（例えば、略称「フェイクリプ」）を停止表示可能であり、
遊技者に対して停止操作の態様を報知する報知状態を開始するか否かを決定する報知決定手段（例えば、主制御回路９０）と、
前記報知決定手段が前記報知状態を開始すると決定すると、前記報知状態を開始する通常時報知制御手段（例えば、主制御回路９０）と、
前記報知状態中に、前記第１役が内部当籤役として決定されると、前記第１の図柄組合せが停止表示されるために必要な停止操作の態様を報知し、また、前記報知状態中に前記第２役が内部当籤役として決定されると、前記第３の図柄組合せが停止表示されるために必要な停止操作の態様を報知する報知手段（例えば、主制御回路９０、副制御回路２００）とを更に備えることとしてもよい。
In addition, in the 43rd gaming machine of the present invention, the second winning combination can stop and display the third symbol combination or the fourth symbol combination (for example, abbreviated as "fake lip") depending on the mode of the stop operation detected by the stop operation detection means when the second winning combination is determined as the internal winning combination,
Notification determination means (for example, the main control circuit 90) for determining whether or not to start a notification state for notifying a player of the mode of a stop operation;
a normal time notification control means (e.g., a main control circuit 90) that starts the notification state when the notification determination means determines to start the notification state;
The device may further include a notification means (e.g., a main control circuit 90, a sub-control circuit 200) that notifies the type of stopping operation required for the first pattern combination to be stopped and displayed when the first role is determined as an internal winning role during the notification state, and that notifies the type of stopping operation required for the third pattern combination to be stopped and displayed when the second role is determined as an internal winning role during the notification state.
上記第２３の課題を解決するために、本発明では、以下のような構成の第４４の遊技機を提供する。 To solve the twenty-third problem above, the present invention provides a forty-fourth gaming machine having the following configuration:
再遊技に係るリプレイが内部当籤役として決定される確率が異なるＲＴ状態として、第１ＲＴ状態（例えば、ＲＴ４状態）と第２ＲＴ状態（例えば、ＲＴ５状態）とを少なくとも有する遊技機であって、
複数の図柄が表示された複数のリール（例えば、リール３Ｌ，３Ｃ，３Ｒ）と、
前記リールに表示された複数の図柄の一部を表示する図柄表示手段（例えば、リール表示窓４）と、
遊技者による開始操作を検出する開始操作検出手段（例えば、主制御回路９０、スタートスイッチ７９）と、
前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段（例えば、主制御回路９０、ステッピングモータ）と、
前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段（例えば、主制御回路９０）と、
前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段（例えば、主制御回路９０、ストップスイッチ基板８０）と、
前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段（例えば、主制御回路９０、ステッピングモータ）と、
前記第１ＲＴ状態において、前記リールの回転停止に伴い前記図柄表示手段に第１の図柄組合せ（例えば、略称「強チャンスリプ（ＲＴ５移行図柄）」）が停止表示されると、前記ＲＴ状態を前記第２ＲＴ状態に移行させるＲＴ移行手段（例えば、主制御回路９０）と、
遊技者に対して特典（例えば、ＡＲＴ状態）を付与するか否かを決定する付与決定手段（例えば、主制御回路９０）と、
前記付与決定手段が前記特典を付与すると決定すると、遊技者に対して前記特典を付与する特典付与手段（例えば、主制御回路９０）と、を備え、
前記複数の役には、内部当籤役として決定された際に前記停止操作検出手段が検出した停止操作の態様に応じて前記第１の図柄組合せ又は第２の図柄組合せ（例えば、「Ｃ＿ＣＵリプ」）を停止表示可能な第１役（例えば、「Ｆ＿３択昇格リプ」）、及び内部当籤役として決定された際に前記停止操作の態様に関わらず必ず第３の図柄組合せ（例えば、略称「７揃いリプ」）が停止表示される第２役（例えば、「Ｆ＿７リプ」）が含まれ、
前記内部当籤役決定手段は、前記第２ＲＴ状態では前記第１ＲＴ状態よりも高い確率で前記第２役を内部当籤役として決定可能であり、
前記付与決定手段は、前記第２役が内部当籤役として決定されると、遊技者に対して前記特典を付与すると決定するとともに、前記第１役が内部当籤役として決定された際に前記第１の図柄組合せが停止表示されると、所定の確率で遊技者に対して前記特典を付与すると決定することを特徴とする遊技機。
A gaming machine having at least a first RT state (for example, an RT4 state) and a second RT state (for example, an RT5 state) as RT states having different probabilities of determining a replay related to a replay as an internal winning combination,
A plurality of reels (e.g., reels 3L, 3C, and 3R) on which a plurality of symbols are displayed;
symbol display means (for example, reel display window 4) for displaying some of the symbols displayed on the reels;
a start operation detection means (e.g., a main control circuit 90, a start switch 79) for detecting a start operation by a player;
a symbol varying means (e.g., a main control circuit 90, a stepping motor) for varying the symbols by rotating the reels in response to the detection of a start operation by the start operation detecting means;
an internal winning combination determining means (for example, a main control circuit 90) for determining an internal winning combination from among a plurality of combinations with a predetermined probability in response to the detection of a start operation by the start operation detecting means;
stop operation detection means (e.g., a main control circuit 90, a stop switch board 80) provided corresponding to the plurality of reels and detecting a stop operation for stopping each reel;
a reel stop control means (e.g., a main control circuit 90, a stepping motor) for stopping the rotation of the reels in response to the internal winning combination determined by the internal winning combination determination means and the timing at which the stopping operation is detected by the stopping operation detection means, thereby stopping the variation of the symbols displayed on the symbol display means;
In the first RT state, when a first symbol combination (for example, abbreviated as "Strong Chance Lip (RT5 transition symbol)") is stopped and displayed on the symbol display means as the reels stop rotating, RT transition means (for example, the main control circuit 90) transitions the RT state to the second RT state;
A grant determination means (for example, a main control circuit 90) for determining whether or not to grant a privilege (for example, an ART state) to a player;
a bonus awarding means (e.g., a main control circuit 90) for awarding the bonus to the player when the awarding decision means determines to award the bonus;
The plurality of roles include a first role (e.g., "F_3-choice promotion lip") that can stop and display the first symbol combination or the second symbol combination (e.g., "C_CU lip") depending on the mode of the stop operation detected by the stop operation detection means when determined as an internal winning role, and a second role (e.g., "F_7 lip") that always stops and displays the third symbol combination (e.g., abbreviated as "7-match lip") regardless of the mode of the stop operation when determined as an internal winning role,
The internal winning combination determining means can determine the second winning combination as the internal winning combination with a higher probability in the second RT state than in the first RT state,
The award determination means determines to award the bonus to the player when the second role is determined as an internal winning role, and determines to award the bonus to the player with a predetermined probability when the first symbol combination is stopped and displayed when the first role is determined as an internal winning role.
また、前記本発明の第４４の遊技機では、遊技者に対して停止操作の態様を報知する報知状態を開始するか否かを決定する報知決定手段（例えば、主制御回路９０）と、
前記報知決定手段が前記報知状態を開始すると決定すると、前記報知状態を開始する通常時報知制御手段（例えば、主制御回路９０）と、
前記報知状態中に、前記第１役が内部当籤役として決定されると、前記第１の図柄組合せが停止表示されるために必要な停止操作の態様を報知する報知手段（例えば、主制御回路９０、副制御回路２００）とを更に備えることとしてもよい。
In addition, the gaming machine of the present invention includes a notification determining means (for example, a main control circuit 90) for determining whether or not to start a notification state for notifying a player of a stop operation mode;
a normal time notification control means (e.g., a main control circuit 90) that starts the notification state when the notification determination means determines to start the notification state;
During the notification state, when the first role is determined as an internal winning role, notification means (e.g., main control circuit 90, sub-control circuit 200) may be further provided which notifies the type of stopping operation required for the first pattern combination to be stopped and displayed.
上記第２３の課題を解決するために、本発明では、以下のような構成の第４５の遊技機を提供する。 To solve the twenty-third problem above, the present invention provides a forty-fifth gaming machine having the following configuration:
再遊技に係るリプレイが内部当籤役として決定される確率が異なるＲＴ状態として、第１ＲＴ状態（例えば、ＲＴ４状態）と第２ＲＴ状態（例えば、ＲＴ５状態）とを少なくとも有する遊技機であって、
複数の図柄が表示された複数のリール（例えば、リール３Ｌ，３Ｃ，３Ｒ）と、
前記リールに表示された複数の図柄の一部を表示する図柄表示手段（例えば、リール表示窓４）と、
遊技者による開始操作を検出する開始操作検出手段（例えば、主制御回路９０、スタートスイッチ７９）と、
前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段（例えば、主制御回路９０、ステッピングモータ）と、
前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段（例えば、主制御回路９０）と、
前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段（例えば、主制御回路９０、ストップスイッチ基板８０）と、
前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段（例えば、主制御回路９０、ステッピングモータ）と、
前記第１ＲＴ状態において、前記リールの回転停止に伴い前記図柄表示手段に第１の図柄組合せ（例えば、略称「強チャンスリプ（ＲＴ５移行図柄）」）が停止表示されると、前記ＲＴ状態を前記第２ＲＴ状態に移行させ、前記第２ＲＴ状態において前記図柄表示手段に第３の図柄組合せ（例えば、略称「小山リプレイ（ＲＴ４移行図柄）」）が停止表示されると、ＲＴ状態を前記第１ＲＴ状態に移行させるＲＴ移行手段（例えば、主制御回路９０）と、
遊技者に対して特典（例えば、ＡＲＴ状態又はＣＺ）を付与するか否かを決定する付与決定手段（例えば、主制御回路９０）と、
前記付与決定手段が前記特典を付与すると決定すると、遊技者に対して前記特典を付与する特典付与手段（例えば、主制御回路９０）と、を備え、
前記複数の役には、内部当籤役として決定された際に停止操作検出手段が検出した停止操作の態様に応じて前記第１の図柄組合せ又は第２の図柄組合せ（例えば、「Ｃ＿ＣＵリプ」）を停止表示可能な第１役（例えば、「Ｆ＿３択昇格リプ」）、及び、内部当籤役として決定された際に停止操作検出手段が検出した停止操作の態様に応じて前記第３の図柄組合せ又は第４の図柄組合せ（例えば、「Ｃ＿ＣＵリプ」）を停止表示可能な第２役（例えば、「Ｆ＿６択転落リプ」）が含まれ、
前記付与決定手段は、前記第２ＲＴ状態中は、前記第１ＲＴ状態に比べて高い確率で遊技者に対して前記特典を付与すると決定し、また、前記第１役が内部当籤役として決定された際に前記第１の図柄組合せが停止表示されると、所定の確率で遊技者に対して前記特典を付与すると決定し、また、前記第２役が内部当籤役として決定された際に前記第３の図柄組合せが停止表示されると前記第４の図柄組合せが停止表示される場合よりも高い確率で遊技者に対して前記特典を付与すると決定する
ことを特徴とする遊技機。
A gaming machine having at least a first RT state (for example, an RT4 state) and a second RT state (for example, an RT5 state) as RT states having different probabilities of determining a replay related to a replay as an internal winning combination,
A plurality of reels (e.g., reels 3L, 3C, and 3R) on which a plurality of symbols are displayed;
symbol display means (for example, reel display window 4) for displaying some of the symbols displayed on the reels;
a start operation detection means (e.g., a main control circuit 90, a start switch 79) for detecting a start operation by a player;
a symbol varying means (e.g., a main control circuit 90, a stepping motor) for varying the symbols by rotating the reels in response to the detection of a start operation by the start operation detecting means;
an internal winning combination determining means (for example, a main control circuit 90) for determining an internal winning combination from among a plurality of combinations with a predetermined probability in response to the detection of a start operation by the start operation detecting means;
stop operation detection means (e.g., a main control circuit 90, a stop switch board 80) provided corresponding to the plurality of reels and detecting a stop operation for stopping each reel;
a reel stop control means (e.g., a main control circuit 90, a stepping motor) for stopping the rotation of the reels in response to the internal winning combination determined by the internal winning combination determination means and the timing at which the stopping operation is detected by the stopping operation detection means, thereby stopping the variation of the symbols displayed on the symbol display means;
RT transition means (e.g., a main control circuit 90) for transitioning the RT state to the second RT state when a first symbol combination (e.g., abbreviated as "Strong Chance Replay (RT5 transition symbol)") is stopped and displayed on the symbol display means as the reels stop rotating in the first RT state, and transitioning the RT state to the first RT state when a third symbol combination (e.g., abbreviated as "Koyama Replay (RT4 transition symbol)") is stopped and displayed on the symbol display means in the second RT state;
A granting determination means (for example, a main control circuit 90) for determining whether or not to grant a privilege (for example, an ART state or a CZ) to a player;
a bonus awarding means (e.g., a main control circuit 90) for awarding the bonus to the player when the awarding decision means determines to award the bonus;
The plurality of roles include a first role (e.g., "F_3-choice promotion lip") that can stop and display the first symbol combination or the second symbol combination (e.g., "C_CU lip") according to the manner of stop operation detected by the stop operation detection means when determined as an internal winning role, and a second role (e.g., "F_6-choice fall lip") that can stop and display the third symbol combination or the fourth symbol combination (e.g., "C_CU lip") according to the manner of stop operation detected by the stop operation detection means when determined as an internal winning role,
The award decision means decides to award the bonus to the player with a higher probability during the second RT state compared to the first RT state, and also decides to award the bonus to the player with a predetermined probability when the first symbol combination is stopped and displayed when the first role is determined as an internal winning role, and also decides to award the bonus to the player with a higher probability when the third symbol combination is stopped and displayed when the second role is determined as an internal winning role than when the fourth symbol combination is stopped and displayed.
また、前記本発明の第４５の遊技機では、遊技者に対して停止操作の態様を報知する報知状態を開始するか否かを決定する報知決定手段（例えば、主制御回路９０）と、
前記報知決定手段が前記報知状態を開始すると決定すると、前記報知状態を開始する通常時報知制御手段（例えば、主制御回路９０）と、
前記報知状態中に、前記第１役が内部当籤役として決定されると、前記第１の図柄組合せが停止表示されるために必要な停止操作の態様を報知し、また、前記報知状態中に前記第２役が内部当籤役として決定されると、前記第４の図柄組合せが停止表示されるために必要な停止操作の態様を報知する報知手段（例えば、主制御回路９０、副制御回路２００）とを更に備えることとしてもよい。
In addition, in the gaming machine of the 45th aspect of the present invention, a notification determination means (for example, a main control circuit 90) for determining whether or not to start a notification state for notifying a player of the type of a stop operation;
a normal time notification control means (e.g., a main control circuit 90) that starts the notification state when the notification determination means determines to start the notification state;
The device may further include a notification means (e.g., a main control circuit 90, a sub-control circuit 200) that notifies the type of stopping operation required for the first pattern combination to be stopped and displayed when the first role is determined as an internal winning role during the notification state, and that notifies the type of stopping operation required for the fourth pattern combination to be stopped and displayed when the second role is determined as an internal winning role during the notification state.
上記構成の本発明の第４３～第４５の遊技機によれば、ＲＴ状態の移行に伴い遊技の興趣を高めることができる。 The gaming machines 43 to 45 of the present invention, configured as described above, can increase the excitement of the game as the game transitions to the RT state.
［第４６～第４８の遊技機］
ＡＴ（ＡＲＴ）機として、特開２０１４－０３６７２５号公報には、ＡＴに当籤する期待度が高いＡＴの高確率当籤ゾーン（以下、「チャンスゾーン」と呼ぶ）を設けた遊技機が記載されている。この遊技機では、非チャンスゾーン中は、特定役（スイカやチェリー等のレア役）の当籤時に低確率でＡＲＴ抽籤に当籤し、チャンスゾーン中は、特定役の当籤時に高確率でＡＲＴ抽籤に当籤するため、特定役の成立時にＡＲＴ抽籤に当籤することについての期待を持つことができる。
[46th to 48th gaming machines]
As an AT (ART) machine, Japanese Patent Application Laid-Open No. 2014-036725 describes a gaming machine provided with a high probability AT winning zone (hereinafter referred to as a "chance zone") where there is a high expectation of winning the AT. In this gaming machine, during the non-chance zone, when a specific combination (a rare combination such as watermelon or cherry) is won, there is a low probability of winning the ART lottery, and during the chance zone, when a specific combination is won, there is a high probability of winning the ART lottery, so that when a specific combination is formed, there is an expectation of winning the ART lottery.
しかしながら、上述の遊技機では、特定役が短期間のうちに頻繁に当籤しても、特定役の当籤毎に単にＡＲＴ抽籤を行うだけであり、特定役が頻繁に当籤すること自体には何らの期待感を持つこともできなかった。 However, with the gaming machines mentioned above, even if a specific combination is frequently won within a short period of time, the ART lottery is simply held each time a specific combination is won, and there is no sense of expectation that a specific combination will be won frequently.
本発明は、上記第２４の課題を解決するためになされたものであり、本発明の第２４の目的は、特定役が連続したときに期待感を持つことができる遊技機を提供することである。 The present invention has been made to solve the twenty-fourth problem mentioned above, and the twenty-fourth object of the present invention is to provide a gaming machine that creates a sense of anticipation when a specific combination is achieved in succession.
上記第２４の課題を解決するために、本発明では、以下のような構成の第４６の遊技機を提供する。 To solve the twenty-fourth problem above, the present invention provides a forty-sixth gaming machine having the following configuration:
再遊技に係るリプレイが内部当籤役として決定される確率が異なるＲＴ状態として、第１ＲＴ状態（例えば、ＲＴ２状態）と第２ＲＴ状態（例えば、ＲＴ３状態）とを少なくとも有する遊技機であって、
複数の図柄が表示された複数のリール（例えば、リール３Ｌ，３Ｃ，３Ｒ）と、
前記リールに表示された複数の図柄の一部を表示する図柄表示手段（例えば、リール表示窓４）と、
遊技者による開始操作を検出する開始操作検出手段（例えば、主制御回路９０、スタートスイッチ７９）と、
前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段（例えば、主制御回路９０、ステッピングモータ）と、
前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段（例えば、主制御回路９０）と、
前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段（例えば、主制御回路９０、ストップスイッチ基板８０）と、
前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段（例えば、主制御回路９０、ステッピングモータ）と、
前記第１ＲＴ状態において前記リールの回転停止に伴い前記図柄表示手段に特定の図柄組合せ（例えば、略称「弱チェリプ」に係る図柄組合せ）が停止表示されると、前記ＲＴ状態を前記第２ＲＴ状態に移行させ、また、前記第２ＲＴ状態では、前記図柄表示手段に停止表示された図柄組合せでは他のＲＴ状態に移行させることなく、所定回数の遊技が行われると他のＲＴ状態に移行させるＲＴ移行手段（例えば、主制御回路９０）と、
遊技者に対して特典（例えば、ＡＲＴ状態）を付与するか否かを決定する付与決定手段（例えば、主制御回路９０）と、
前記付与決定手段が前記特典を付与すると決定すると、遊技者に対して前記特典を付与する特典付与手段（例えば、主制御回路９０）と、を備え、
前記複数の役には、内部当籤役として決定された際に前記特定の図柄組合せを停止表示可能な特定役（例えば、「Ｆ＿弱チェリプ」）が含まれ、
前記付与決定手段は、前記第１ＲＴ状態中に前記特定役が内部当籤役として決定されると、遊技者に対して特典を付与すると決定し、
前記特典付与手段は、前記第１ＲＴ状態中の前記特定役に応じて前記付与決定手段が前記特典を付与すると決定すると、前記ＲＴ移行手段が前記第２ＲＴ状態から他のＲＴ状態にＲＴ状態を移行させた後に、遊技者に対して前記特典を付与し、
前記内部当籤役決定手段は、前記第２ＲＴ状態では、前記第１ＲＴ状態中に前記特定役を内部当籤役として決定する確率よりも高い確率で、前記特定役を内部当籤役として決定可能である
ことを特徴とする遊技機。
A gaming machine having at least a first RT state (for example, an RT2 state) and a second RT state (for example, an RT3 state) as RT states having different probabilities of determining a replay related to a replay as an internal winning combination,
A plurality of reels (e.g., reels 3L, 3C, and 3R) on which a plurality of symbols are displayed;
symbol display means (for example, reel display window 4) for displaying some of the symbols displayed on the reels;
a start operation detection means (e.g., a main control circuit 90, a start switch 79) for detecting a start operation by a player;
a symbol varying means (e.g., a main control circuit 90, a stepping motor) for varying the symbols by rotating the reels in response to the detection of a start operation by the start operation detecting means;
an internal winning combination determining means (for example, a main control circuit 90) for determining an internal winning combination from among a plurality of combinations with a predetermined probability in response to the detection of a start operation by the start operation detecting means;
stop operation detection means (e.g., a main control circuit 90, a stop switch board 80) provided corresponding to the plurality of reels and detecting a stop operation for stopping each reel;
a reel stop control means (e.g., a main control circuit 90, a stepping motor) for stopping the rotation of the reels in response to the internal winning combination determined by the internal winning combination determination means and the timing at which the stopping operation is detected by the stopping operation detection means, thereby stopping the variation of the symbols displayed on the symbol display means;
RT transition means (e.g., a main control circuit 90) for transitioning the RT state to the second RT state when a specific symbol combination (e.g., a symbol combination abbreviated as "weak cherry") is stopped and displayed on the symbol display means as the reels stop rotating in the first RT state, and for transitioning the RT state to another RT state when a predetermined number of games have been played without transitioning the RT state to another RT state for the symbol combination stopped and displayed on the symbol display means in the second RT state;
A grant determination means (for example, a main control circuit 90) for determining whether or not to grant a privilege (for example, an ART state) to a player;
a bonus awarding means (e.g., a main control circuit 90) for awarding the bonus to the player when the awarding decision means determines to award the bonus;
The plurality of winning combinations include a specific winning combination (for example, "F_Weak Cherry") that can stop and display the specific symbol combination when determined as an internal winning combination,
The award determination means determines to award a benefit to a player when the specific combination is determined as an internal winning combination during the first RT state,
When the award determination means determines to award the award in accordance with the specific combination in the first RT state, the RT transition means transitions the RT state from the second RT state to another RT state, and then the award awarding means awards the award to the player;
The internal winning combination determining means is capable of determining the specific combination as the internal winning combination with a higher probability in the second RT state than with a probability of determining the specific combination as the internal winning combination during the first RT state.
また、前記本発明の第４６の遊技機では、前記付与決定手段は、前記第２ＲＴ状態中に前記特定役が内部当籤役として決定された場合、遊技者に対して特典を付与しないと決定することとしてもよい。 Furthermore, in the gaming machine of the 46th aspect of the present invention, the award determination means may determine not to award a bonus to the player if the specific role is determined as an internal winning role during the second RT state.
また、前記本発明の第４６の遊技機では、前記第２ＲＴ状態中に前記特定役が内部当籤役として決定された場合、特定の確率で遊技者に対して特典を付与すると決定することとしてもよい。 Furthermore, in the gaming machine of the 46th aspect of the present invention, if the specific role is determined as an internal winning role during the second RT state, it may be determined that a bonus will be awarded to the player with a specific probability.
上記第２４の課題を解決するために、本発明では、以下のような構成の第４７の遊技機を提供する。 In order to solve the above-mentioned problem No. 24, the present invention provides a gaming machine No. 47 having the following configuration.
再遊技に係るリプレイが内部当籤役として決定される確率が異なるＲＴ状態として、第１ＲＴ状態（例えば、ＲＴ１状態）と第２ＲＴ状態（例えば、ＲＴ２状態）と第３ＲＴ状態（例えば、ＲＴ３状態）とを少なくとも有する遊技機であって、
複数の図柄が表示された複数のリール（例えば、リール３Ｌ，３Ｃ，３Ｒ）と、
前記リールに表示された複数の図柄の一部を表示する図柄表示手段（例えば、リール表示窓４）と、
遊技者による開始操作を検出する開始操作検出手段（例えば、主制御回路９０、スタートスイッチ７９）と、
前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段（例えば、主制御回路９０、ステッピングモータ）と、
前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段（例えば、主制御回路９０）と、
前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段（例えば、主制御回路９０、ストップスイッチ基板８０）と、
前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段（例えば、主制御回路９０、ステッピングモータ）と、
前記第２ＲＴ状態において、前記リールの回転停止に伴い前記図柄表示手段に特定の図柄組合せ（例えば、略称「弱チェリプ」に係る図柄組合せ）が停止表示されると、前記ＲＴ状態を前記第３ＲＴ状態に移行させる一方で、前記第１ＲＴ状態において、前記リールの回転停止に伴い前記図柄表示手段に前記特定の図柄組合せが停止表示されても前記ＲＴ状態を前記第１ＲＴ状態のまま維持し、また、前記第３ＲＴ状態では、前記図柄表示手段に停止表示された図柄組合せでは他のＲＴ状態に移行させることなく、所定回数の遊技が行われると他のＲＴ状態に移行させるＲＴ移行手段（例えば、主制御回路９０）と、
前記ＲＴ移行手段が前記第２ＲＴ状態から前記第３ＲＴ状態にＲＴ状態を移行させたことに応じて、遊技者に対して特典（例えば、ＡＲＴ状態）を付与するか否かを決定する付与決定手段（例えば、主制御回路９０）と、
前記付与決定手段が前記特典を付与すると決定すると、遊技者に対して前記特典を付与する特典付与手段（例えば、主制御回路９０）と、を備え、
前記複数の役には、内部当籤役として決定された際に前記特定の図柄組合せを停止表示可能な特定役（例えば、「Ｆ＿弱チェリプ」）が含まれ、
前記内部当籤役決定手段は、前記第３ＲＴ状態では、前記第１ＲＴ状態中に前記特定役を内部当籤役として決定する確率、及び前記第２ＲＴ状態中に前記特定役を内部当籤役として決定する確率の何れよりも高い確率で、前記特定役を内部当籤役として決定可能である
ことを特徴とする遊技機。
A gaming machine having at least a first RT state (for example, an RT1 state), a second RT state (for example, an RT2 state), and a third RT state (for example, an RT3 state) as RT states in which the probability of a replay related to a replay being determined as an internal winning combination differs,
A plurality of reels (e.g., reels 3L, 3C, and 3R) on which a plurality of symbols are displayed;
symbol display means (for example, reel display window 4) for displaying some of the symbols displayed on the reels;
a start operation detection means (e.g., a main control circuit 90, a start switch 79) for detecting a start operation by a player;
a symbol varying means (e.g., a main control circuit 90, a stepping motor) for varying the symbols by rotating the reels in response to the detection of a start operation by the start operation detecting means;
an internal winning combination determining means (for example, a main control circuit 90) for determining an internal winning combination from among a plurality of combinations with a predetermined probability in response to the detection of a start operation by the start operation detecting means;
stop operation detection means (e.g., a main control circuit 90, a stop switch board 80) provided corresponding to the plurality of reels and detecting a stop operation for stopping each reel;
a reel stop control means (e.g., a main control circuit 90, a stepping motor) for stopping the rotation of the reels in response to the internal winning combination determined by the internal winning combination determination means and the timing at which the stopping operation is detected by the stopping operation detection means, thereby stopping the variation of the symbols displayed on the symbol display means;
an RT transition means (e.g., a main control circuit 90) for transitioning the RT state to the third RT state when a specific symbol combination (e.g., a symbol combination abbreviated as "weak cherry") is stopped and displayed on the symbol display means as the reels stop rotating in the second RT state, while maintaining the RT state as the first RT state even when the specific symbol combination is stopped and displayed on the symbol display means as the reels stop rotating in the first RT state, and for transitioning the RT state to another RT state when a predetermined number of games are played in the third RT state without transitioning to another RT state for the symbol combination stopped and displayed on the symbol display means;
In response to the RT transition means shifting the RT state from the second RT state to the third RT state, a grant determination means (for example, a main control circuit 90) determines whether or not to grant a benefit (for example, an ART state) to the player;
a bonus awarding means (e.g., a main control circuit 90) for awarding the bonus to the player when the awarding decision means determines to award the bonus;
The plurality of winning combinations include a specific winning combination (for example, "F_Weak Cherry") that can stop and display the specific symbol combination when determined as an internal winning combination,
The gaming machine is characterized in that, in the third RT state, the internal winning role determination means can determine the specific role as an internal winning role with a probability higher than both the probability of determining the specific role as an internal winning role during the first RT state and the probability of determining the specific role as an internal winning role during the second RT state.
また、前記本発明の第４７の遊技機では、前記付与決定手段は、前記第３ＲＴ状態中に前記特定役が内部当籤役として決定された場合、遊技者に対して特典を付与しないと決定することとしてもよい。 Furthermore, in the gaming machine of the 47th aspect of the present invention, the award determination means may determine not to award a bonus to the player if the specific role is determined as an internal winning role during the third RT state.
また、前記本発明の第４７の遊技機では、前記付与決定手段は、前記第３ＲＴ状態中に前記特定役が内部当籤役として決定された場合、特定の確率で遊技者に対して特典を付与すると決定することとしてもよい。 Furthermore, in the gaming machine of the 47th aspect of the present invention, the award determination means may determine that a bonus will be awarded to the player with a specific probability if the specific role is determined as an internal winning role during the third RT state.
上記第２４の課題を解決するために、本発明では、以下のような構成の第４８の遊技機を提供する。 In order to solve the above-mentioned problem No. 24, the present invention provides a gaming machine No. 48 having the following configuration.
再遊技に係るリプレイが内部当籤役として決定される確率が異なるＲＴ状態として、第１ＲＴ状態（例えば、ＲＴ２状態）と第２ＲＴ状態（例えば、ＲＴ３状態）と第３ＲＴ状態（例えば、ＲＴ４状態）とを少なくとも有する遊技機であって、
複数の図柄が表示された複数のリール（例えば、リール３Ｌ，３Ｃ，３Ｒ）と、
前記リールに表示された複数の図柄の一部を表示する図柄表示手段（例えば、リール表示窓４）と、
遊技者による開始操作を検出する開始操作検出手段（例えば、主制御回路９０、スタートスイッチ７９）と、
前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段（例えば、主制御回路９０、ステッピングモータ）と、
前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段（例えば、主制御回路９０）と、
前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段（例えば、主制御回路９０、ストップスイッチ基板８０）と、
前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段（例えば、主制御回路９０、ステッピングモータ）と、を備え、
前記第３ＲＴ状態は、第１ＲＴ状態及び前記第２ＲＴ状態に比べて前記リプレイが内部当籤役として決定される確率が高い高ＲＴ状態であり、
前記第１ＲＴ状態及び前記第３ＲＴ状態は、前記リールの回転停止に伴い前記図柄表示手段に停止表示された図柄組合せに応じて他のＲＴ状態に移行する図柄移行ＲＴ状態であり、
前記第２ＲＴ状態は、前記図柄表示手段に停止表示された図柄組合せでは他のＲＴ状態に移行することなく、所定回数の遊技が行われると他のＲＴ状態に移行する遊技数移行ＲＴ状態であり、
前記図柄移行ＲＴ状態において、前記図柄表示手段に特定の図柄組合せ（例えば、略称「弱チェリプ」に係る図柄組合せ）が停止表示されると、前記ＲＴ状態を前記第２ＲＴ状態に移行させ、また、前記図柄移行ＲＴ状態において、前記図柄表示手段に所定の図柄組合せ（例えば、略称「小山リプレイ」に係る図柄組合せ）が停止表示されると、前記ＲＴ状態を前記第３ＲＴ状態に移行させ、また、遊技数移行ＲＴ状態において、所定回数の遊技が行われると前記ＲＴ状態を他のＲＴ状態に移行させるＲＴ移行手段（例えば、主制御回路９０）と、
前記ＲＴ移行手段が前記第２ＲＴ状態にＲＴ状態を移行させたことに応じて、遊技者に対して特典（例えば、ＡＲＴ状態）を付与するか否かを決定する付与決定手段（例えば、主制御回路９０）と、
前記付与決定手段が前記特典を付与すると決定すると、前記ＲＴ移行手段が前記高ＲＴ状態である前記第３ＲＴ状態にＲＴ状態を移行させたことに応じて、遊技者に対して前記特典を付与する特典付与手段（例えば、主制御回路９０）と、を更に備え、
前記複数の役には、内部当籤役として決定された際に前記特定の図柄組合せを停止表示可能な特定役（例えば、「Ｆ＿弱チェリプ」）が含まれ、
前記内部当籤役決定手段は、前記第２ＲＴ状態では、前記第１ＲＴ状態中に前記特定役を内部当籤役として決定する確率よりも高い確率で、前記特定役を内部当籤役として決定可能であり、また、前記第３ＲＴ状態では、前記特定役を内部当籤役として決定不可能である
ことを特徴とする遊技機。
A gaming machine having at least a first RT state (for example, an RT2 state), a second RT state (for example, an RT3 state), and a third RT state (for example, an RT4 state) as RT states in which the probability of a replay related to a replay being determined as an internal winning combination is different,
A plurality of reels (e.g., reels 3L, 3C, and 3R) on which a plurality of symbols are displayed;
symbol display means (for example, reel display window 4) for displaying some of the symbols displayed on the reels;
a start operation detection means (e.g., a main control circuit 90, a start switch 79) for detecting a start operation by a player;
a symbol varying means (e.g., a main control circuit 90, a stepping motor) for varying the symbols by rotating the reels in response to the detection of a start operation by the start operation detecting means;
an internal winning combination determining means (for example, a main control circuit 90) for determining an internal winning combination from among a plurality of combinations with a predetermined probability in response to the detection of a start operation by the start operation detecting means;
stop operation detection means (e.g., a main control circuit 90, a stop switch board 80) provided corresponding to the plurality of reels and detecting a stop operation for stopping each reel;
a reel stop control means (e.g., a main control circuit 90, a stepping motor) for stopping the rotation of the reels in accordance with the internal winning combination determined by the internal winning combination determination means and the timing at which the stopping operation is detected by the stopping operation detection means, thereby stopping the variation of the symbols displayed on the symbol display means;
The third RT state is a high RT state in which the replay is determined as an internal winning combination with a higher probability than the first RT state and the second RT state,
The first RT state and the third RT state are symbol transition RT states that transition to other RT states according to the symbol combination stopped and displayed on the symbol display means as the rotation of the reels stops,
The second RT state is a game number transition RT state in which a predetermined number of games are played and the state transitions to another RT state without transitioning to another RT state for a symbol combination stopped and displayed on the symbol display means,
RT transition means (e.g., a main control circuit 90) for transitioning the RT state to the second RT state when a specific symbol combination (e.g., a symbol combination abbreviated as "Weak Cherry Replay") is stopped and displayed on the symbol display means in the symbol transition RT state, transitioning the RT state to the third RT state when a predetermined symbol combination (e.g., a symbol combination abbreviated as "Koyama Replay") is stopped and displayed on the symbol display means in the symbol transition RT state, and transitioning the RT state to another RT state when a predetermined number of games have been played in the game count transition RT state;
In response to the RT transition means transitioning the RT state to the second RT state, a grant decision means (for example, a main control circuit 90) for deciding whether or not to grant a benefit (for example, an ART state) to the player;
and a bonus awarding means (for example, a main control circuit 90) that awards the bonus to the player when the awarding determination means determines that the bonus should be awarded and the RT transition means transitions the RT state to the third RT state, which is the high RT state.
The plurality of winning combinations include a specific winning combination (for example, "F_Weak Cherry") that can stop and display the specific symbol combination when determined as an internal winning combination,
The internal winning combination determining means can determine the specific combination as an internal winning combination in the second RT state with a higher probability than the probability of determining the specific combination as an internal winning combination during the first RT state, and cannot determine the specific combination as an internal winning combination in the third RT state.
また、前記本発明の第４８の遊技機では、前記付与決定手段は、前記第２ＲＴ状態中に前記特定役が内部当籤役として決定された場合、遊技者に対して特典を付与しないと決定することとしてもよい。 Furthermore, in the gaming machine of the present invention No. 48, the award determination means may determine not to award a bonus to the player if the specific role is determined as an internal winning role during the second RT state.
また、前記本発明の第４８の遊技機では、前記付与決定手段は、前記第２ＲＴ状態中に前記特定役が内部当籤役として決定された場合、特定の確率で遊技者に対して特典を付与すると決定することとしてもよい。 Furthermore, in the gaming machine of the 48th aspect of the present invention, the award determination means may determine that a bonus will be awarded to the player with a specific probability if the specific role is determined as an internal winning role during the second RT state.
上記構成の本発明の第４６～第４８の遊技機によれば、特定役が連続したときに期待感を持つことができる。 The gaming machines 46 to 48 of the present invention, configured as described above, create a sense of anticipation when specific combinations are achieved in succession.
［第４９～第５２の遊技機］
また、近年、リプレイが低確率で成立する低ＲＴ状態と高確率で成立する高ＲＴ状態とを有し、高ＲＴ状態において遊技者にとって有利な情報を報知する、所謂ＡＲＴ機能を備える遊技機が知られている。このようなＡＲＴ機能を備える遊技機として、特開２０１２－１７６１０４号公報には、昇格リプレイの入賞によってＲＴ状態を高ＲＴ状態へと移行させ、高ＲＴ状態において低ＲＴ状態へ転落してしまう不利益図柄の入賞を回避するための情報を報知することで、高ＲＴ状態を維持しつつ、メダルの払い出しを受けることが可能な遊技機が記載されている。このような遊技機によれば、ＡＲＴ遊技と非ＡＲＴ遊技とでメダルの払い出しに差を設けることで、遊技の興趣を高めることができる。
[49th to 52nd gaming machines]
In recent years, gaming machines have become known that have a so-called ART function, which has a low RT state in which a replay occurs with a low probability and a high RT state in which a replay occurs with a high probability, and notifies the player of information advantageous to the player in the high RT state. Japanese Patent Application Laid-Open Publication No. 2012-176104 describes a gaming machine with such an ART function that transitions the RT state to a high RT state by winning a promotion replay, and notifies the player of information to avoid winning a disadvantageous symbol that would cause the high RT state to fall into a low RT state, thereby allowing the player to receive a payout of medals while maintaining the high RT state. Such a gaming machine can increase the interest of the game by providing a difference in the payout of medals between ART games and non-ART games.
ところで、このような遊技機では、非ＡＴ期間中の高ＲＴ状態は、押し順に不正解すると不利益図柄が表示されて、ＲＴ状態が低ＲＴ状態へ移行してしまう。ここで、押し順は、６択や３択等のように基本的には正解する可能性が低いため、非ＡＴ期間中に高ＲＴ状態に移行できた場合であっても、その後すぐに低ＲＴ状態に転落してしまい、押し順不正解時の遊技が単調になってしまっていた。 In this type of gaming machine, if the button press sequence is incorrect during a high RT state in a non-AT period, disadvantageous symbols are displayed and the RT state transitions to a low RT state. Here, since the button press sequence is generally unlikely to be correct, such as in a six-choice or three-choice mode, even if a transition to a high RT state is possible during a non-AT period, the machine will immediately fall back into a low RT state, making gameplay monotonous when the button press sequence is incorrect.
本発明は、上記第２５の課題を解決するためになされたものであり、本発明の第２５の目的は、押し順不正解時に多様な制御が可能な遊技機を提供することである。 The present invention has been made to solve the twenty-fifth problem mentioned above, and the twenty-fifth object of the present invention is to provide a gaming machine that allows for a variety of control when the button press sequence is incorrect.
上記第２５の課題を解決するために、本発明では、以下のような構成の第４９の遊技機を提供する。 In order to solve the twenty-fifth problem above, the present invention provides a forty-ninth gaming machine having the following configuration.
再遊技に係るリプレイが内部当籤役として決定される確率が異なる複数のＲＴ状態を有する遊技機であって、
複数の図柄が表示された複数のリール（例えば、リール３Ｌ，３Ｃ，３Ｒ）と、
前記リールに表示された複数の図柄の一部を表示する図柄表示手段（例えば、リール表示窓４）と、
遊技者による開始操作を検出する開始操作検出手段（例えば、主制御回路９０、スタートスイッチ７９）と、
前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段（例えば、主制御回路９０、ステッピングモータ）と、
前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段（例えば、主制御回路９０）と、
前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段（例えば、主制御回路９０、ストップスイッチ基板８０）と、
前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段（例えば、主制御回路９０、ステッピングモータ）と、
所定の条件に応じて、複数の前記ＲＴ状態を移行させるＲＴ移行手段（例えば、主制御回路９０）と、を備え、
前記複数の役の中には、前記リール停止制御手段が複数の前記リールを停止させる順序である停止操作の順序に応じて第１の図柄組合せ（例えば、略称「ＲＴ２移行図柄」に係る図柄組合せ）、第２の図柄組合せ（例えば、略称「ＲＴ０移行図柄」に係る図柄組合せ）、及び第３の図柄組合せ（例えば、略称「ベル」に係る図柄組合せ）を含む複数の図柄組合せを停止表示可能な複数の押し順役（例えば、押し順ベル）が含まれ、
前記リール停止制御手段は、前記内部当籤役決定手段により前記押し順役が内部当籤役として決定されると、前記停止操作検出手段が検出した前記停止操作の順序が当該押し順役に対して予め定められた順序である場合に（例えば、押し順正解）、第３の図柄組合せが前記図柄表示手段に停止表示されるように図柄の変動を停止させ、前記停止操作検出手段が所定番目に検出した前記停止操作が停止対象とする前記リールの種別が、前記予め定められた順序において前記所定番目に停止する対象の前記リールの種別ではない場合（例えば、１停ミス）、前記停止操作検出手段により前記停止操作が検出されたタイミングに応じて、前記第１の図柄組合せ又は前記第３の図柄組合せが前記図柄表示手段に停止表示されるように図柄の変動を停止させ、前記停止操作検出手段が前記所定番目よりも後の特定番目に検出した前記停止操作が停止対象とする前記リールの種別が、前記予め定められた順序において前記特定番目に停止する対象の前記リールの種別ではない場合に（例えば、２停ミス）、前記第２の図柄組合せが前記図柄表示手段に停止表示されるように図柄の変動を停止させ、
前記ＲＴ移行手段は、前記リールの回転停止に伴い前記図柄表示手段に前記第１の図柄組合せが停止表示されると、前記ＲＴ状態を第１ＲＴ状態（例えば、ＲＴ２状態）に移行させ、また、前記リールの回転停止に伴い前記図柄表示手段に前記第２の図柄組合せが停止表示されると、前記ＲＴ状態を第２ＲＴ状態（例えば、ＲＴ０状態）に移行させ、前記リールの回転停止に伴い前記図柄表示手段に前記第３の図柄組合せが停止表示されると、前記ＲＴ状態を維持する
ことを特徴とする遊技機。
A gaming machine having a plurality of RT states in which the probability of a replay relating to a replay being determined as an internal winning combination is different,
A plurality of reels (e.g., reels 3L, 3C, and 3R) on which a plurality of symbols are displayed;
symbol display means (for example, reel display window 4) for displaying some of the symbols displayed on the reels;
a start operation detection means (e.g., a main control circuit 90, a start switch 79) for detecting a start operation by a player;
a symbol varying means (e.g., a main control circuit 90, a stepping motor) for varying the symbols by rotating the reels in response to the detection of a start operation by the start operation detecting means;
an internal winning combination determining means (for example, a main control circuit 90) for determining an internal winning combination from among a plurality of combinations with a predetermined probability in response to the detection of a start operation by the start operation detecting means;
stop operation detection means (e.g., a main control circuit 90, a stop switch board 80) provided corresponding to the plurality of reels and detecting a stop operation for stopping each reel;
a reel stop control means (e.g., a main control circuit 90, a stepping motor) for stopping the rotation of the reels in response to the internal winning combination determined by the internal winning combination determination means and the timing at which the stopping operation is detected by the stopping operation detection means, thereby stopping the variation of the symbols displayed on the symbol display means;
RT transition means (e.g., a main control circuit 90) that transitions between the plurality of RT states in accordance with predetermined conditions;
The plurality of roles include a plurality of push order roles (e.g., push order bell) that can stop and display a plurality of symbol combinations including a first symbol combination (e.g., a symbol combination related to the abbreviation "RT2 transition symbol"), a second symbol combination (e.g., a symbol combination related to the abbreviation "RT0 transition symbol"), and a third symbol combination (e.g., a symbol combination related to the abbreviation "bell") according to the order of stop operations, which is the order in which the reel stop control means stops the plurality of reels;
When the push order role is determined as an internal winning role by the internal winning role determination means, if the order of the stop operations detected by the stop operation detection means is a predetermined order for the push order role (for example, the push order is correct), the reel stop control means stops the variation of the patterns so that a third symbol combination is stopped and displayed on the symbol display means, and if the type of the reel to be stopped by the stop operation detected at a predetermined order by the stop operation detection means is not the type of the reel to be stopped at the predetermined order in the predetermined order (for example, and (e.g., a stop miss), stopping the variation of the symbols so that the first symbol combination or the third symbol combination is stopped and displayed on the symbol display means in accordance with the timing at which the stop operation is detected by the stop operation detection means, and when the type of the reel to be stopped by the stop operation detected by the stop operation detection means at a specific time after the predetermined time is not the type of the reel to be stopped at the specific time in the predetermined order (e.g., a second stop miss), stopping the variation of the symbols so that the second symbol combination is stopped and displayed on the symbol display means;
The RT transition means transitions the RT state to a first RT state (e.g., RT2 state) when the first symbol combination is displayed as a stopped symbol on the symbol display means as the reels stop spinning, transitions the RT state to a second RT state (e.g., RT0 state) when the second symbol combination is displayed as a stopped symbol on the symbol display means as the reels stop spinning, and maintains the RT state when the third symbol combination is displayed as a stopped symbol on the symbol display means as the reels stop spinning.
また、前記本発明の第４９の遊技機では、前記リール停止制御手段は、前記内部当籤役決定手段により前記押し順役が内部当籤役として決定されると、前記停止操作検出手段が前記所定番目に検出した前記停止操作が停止対象とする前記リールの種別が、前記予め定められた順序において前記所定番目に停止する対象の前記リールの種別ではない場合、前記所定番目の前記停止操作が検出されたタイミングに応じて、前記第１の図柄組合せ又は前記第３の図柄組合せが前記図柄表示手段に停止表示されるように図柄の変動を停止させることとしてもよい。 Furthermore, in the gaming machine of the 49th aspect of the present invention, when the push order role is determined as the internal winning role by the internal winning role determination means, if the type of reel to be stopped by the stop operation detected at the predetermined number by the stop operation detection means is not the type of reel to be stopped at the predetermined number in the predetermined order, the reel stop control means may stop the variation of the patterns so that the first pattern combination or the third pattern combination is stopped and displayed on the pattern display means, depending on the timing at which the stop operation at the predetermined number was detected.
また、前記本発明の第４９の遊技機では、前記リール停止制御手段は、前記内部当籤役決定手段により前記押し順役が内部当籤役として決定されると、前記停止操作検出手段が前記所定番目に検出した前記停止操作が停止対象とする前記リールの種別が、前記予め定められた順序において前記所定番目に停止する対象の前記リールの種別ではない場合、前記所定番目よりも後に停止する前記リールに対する前記停止操作が検出されたタイミングに応じて、前記第１の図柄組合せ又は前記第３の図柄組合せが前記図柄表示手段に停止表示されるように図柄の変動を停止させることとしてもよい。 Furthermore, in the gaming machine of the 49th aspect of the present invention, when the push order role is determined as the internal winning role by the internal winning role determination means, if the type of reel to be stopped by the stop operation detected at the predetermined number by the stop operation detection means is not the type of reel to be stopped at the predetermined number in the predetermined order, the reel stop control means may stop the variation of the patterns so that the first pattern combination or the third pattern combination is stopped and displayed on the pattern display means, depending on the timing at which the stop operation for the reel that will stop after the predetermined number is detected.
上記第２５の課題を解決するために、本発明では、以下のような構成の第５０の遊技機を提供する。 To solve the twenty-fifth problem above, the present invention provides a fiftieth gaming machine having the following configuration.
再遊技に係るリプレイが内部当籤役として決定される確率が異なる複数のＲＴ状態を有する遊技機であって、
複数の図柄が表示された複数のリール（例えば、リール３Ｌ，３Ｃ，３Ｒ）と、
前記リールに表示された複数の図柄の一部を表示する図柄表示手段（例えば、リール表示窓４）と、
遊技者による開始操作を検出する開始操作検出手段（例えば、主制御回路９０、スタートスイッチ７９）と、
前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段（例えば、主制御回路９０、ステッピングモータ）と、
前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段（例えば、主制御回路９０）と、
前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段（例えば、主制御回路９０、ストップスイッチ基板８０）と、
前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段（例えば、主制御回路９０、ステッピングモータ）と、
所定の条件に応じて、複数の前記ＲＴ状態を移行させるＲＴ移行手段（例えば、主制御回路９０）と、を備え、
前記複数の役の中には、前記リール停止制御手段が複数の前記リールを停止させる順序である停止操作の順序に応じて第１の図柄組合せ（例えば、略称「ＲＴ０移行図柄」に係る図柄組合せ）、第２の図柄組合せ（例えば、略称「ＲＴ２移行図柄」に係る図柄組合せ）、及び第３の図柄組合せ（例えば、略称「ベル」に係る図柄組合せ）を含む複数の図柄組合せを停止表示可能な複数の押し順役（例えば、押し順ベル）が含まれ、
前記リール停止制御手段は、前記内部当籤役決定手段により前記押し順役が内部当籤役として決定されると、前記停止操作検出手段が検出した前記停止操作の順序が当該押し順役に対して予め定められた順序である場合に（例えば、押し順正解）、第３の図柄組合せが前記図柄表示手段に停止表示されるように図柄の変動を停止させ、前記停止操作検出手段が所定番目に検出した前記停止操作が停止対象とする前記リールの種別が、前記予め定められた順序において前記所定番目に停止する対象の前記リールの種別ではない場合に（例えば、１停ミス）、前記第１の図柄組合せが前記図柄表示手段に停止表示されるように図柄の変動を停止させ、前記停止操作検出手段が前記所定番目よりも後の特定番目に検出した前記停止操作が停止対象とする前記リールの種別が、前記予め定められた順序において前記特定番目に停止する対象の前記リールの種別ではない場合（例えば、２停ミス）、前記停止操作検出手段により前記停止操作が検出されたタイミングに応じて、前記第２の図柄組合せ又は前記第３の図柄組合せが前記図柄表示手段に停止表示されるように図柄の変動を停止させ、
前記ＲＴ移行手段は、前記リールの回転停止に伴い前記図柄表示手段に前記第１の図柄組合せが停止表示されると、前記ＲＴ状態を第１ＲＴ状態（例えば、ＲＴ０状態）に移行させ、また、前記リールの回転停止に伴い前記図柄表示手段に前記第２の図柄組合せが停止表示されると、前記ＲＴ状態を第２ＲＴ状態（例えば、ＲＴ２状態）に移行させ、前記リールの回転停止に伴い前記図柄表示手段に前記第３の図柄組合せが停止表示されると、前記ＲＴ状態を維持する
ことを特徴とする遊技機。
A gaming machine having a plurality of RT states in which the probability of a replay relating to a replay being determined as an internal winning combination is different,
A plurality of reels (e.g., reels 3L, 3C, and 3R) on which a plurality of symbols are displayed;
symbol display means (for example, reel display window 4) for displaying some of the symbols displayed on the reels;
a start operation detection means (e.g., a main control circuit 90, a start switch 79) for detecting a start operation by a player;
a symbol varying means (e.g., a main control circuit 90, a stepping motor) for varying the symbols by rotating the reels in response to the detection of a start operation by the start operation detecting means;
an internal winning combination determining means (for example, a main control circuit 90) for determining an internal winning combination from among a plurality of combinations with a predetermined probability in response to the detection of a start operation by the start operation detecting means;
stop operation detection means (e.g., a main control circuit 90, a stop switch board 80) provided corresponding to the plurality of reels and detecting a stop operation for stopping each reel;
a reel stop control means (e.g., a main control circuit 90, a stepping motor) for stopping the rotation of the reels in response to the internal winning combination determined by the internal winning combination determination means and the timing at which the stopping operation is detected by the stopping operation detection means, thereby stopping the variation of the symbols displayed on the symbol display means;
RT transition means (e.g., a main control circuit 90) that transitions between the plurality of RT states in accordance with predetermined conditions;
The plurality of roles include a plurality of push order roles (e.g., push order bell) that can stop and display a plurality of symbol combinations including a first symbol combination (e.g., a symbol combination related to the abbreviation "RT0 transition symbol"), a second symbol combination (e.g., a symbol combination related to the abbreviation "RT2 transition symbol"), and a third symbol combination (e.g., a symbol combination related to the abbreviation "bell") according to the order of stop operations, which is the order in which the reel stop control means stops the plurality of reels;
When the push order role is determined as an internal winning role by the internal winning role determination means, if the order of the stop operations detected by the stop operation detection means is a predetermined order for the push order role (for example, the push order is correct), the reel stop control means stops the variation of the patterns so that a third pattern combination is stopped and displayed on the pattern display means, and if the type of the reel to be stopped by the stop operation detected at a predetermined order by the stop operation detection means is not the type of the reel to be stopped at the predetermined order in the predetermined order (for example, and (e.g., a first stop error), stopping the variation of the symbols so that the first symbol combination is stopped and displayed on the symbol display means; and if the type of the reel to be stopped by the stop operation detected by the stop operation detection means at a specific time after the predetermined time is not the type of the reel to be stopped at the specific time in the predetermined order (e.g., a second stop error), stopping the variation of the symbols so that the second symbol combination or the third symbol combination is stopped and displayed on the symbol display means according to the timing at which the stop operation is detected by the stop operation detection means;
The RT transition means transitions the RT state to a first RT state (e.g., RT0 state) when the first symbol combination is displayed as a stopped symbol on the symbol display means as the reels stop spinning, transitions the RT state to a second RT state (e.g., RT2 state) when the second symbol combination is displayed as a stopped symbol on the symbol display means as the reels stop spinning, and maintains the RT state when the third symbol combination is displayed as a stopped symbol on the symbol display means as the reels stop spinning.
また、前記本発明の第５０の遊技機では、前記リール停止制御手段は、前記内部当籤役決定手段により前記押し順役が内部当籤役として決定されると、前記停止操作検出手段が前記特定番目に検出した前記停止操作が停止対象とする前記リールの種別が、前記予め定められた順序において前記特定番目に停止する対象の前記リールの種別ではない場合、前記特定番目の前記停止操作が検出されたタイミングに応じて、前記第２の図柄組合せ又は前記第３の図柄組合せが前記図柄表示手段に停止表示されるように図柄の変動を停止させることとしてもよい。 Furthermore, in the gaming machine of the 50th aspect of the present invention, when the push order role is determined as the internal winning role by the internal winning role determination means, if the type of reel to be stopped by the stop operation detected at the specific time by the stop operation detection means is not the type of reel to be stopped at the specific time in the predetermined order, the reel stop control means may stop the variation of the patterns so that the second pattern combination or the third pattern combination is stopped and displayed on the pattern display means, depending on the timing at which the stop operation at the specific time was detected.
また、前記本発明の第５０の遊技機では、前記リール停止制御手段は、前記内部当籤役決定手段により前記押し順役が内部当籤役として決定されると、前記停止操作検出手段が前記特定番目に検出した前記停止操作が停止対象とする前記リールの種別が、前記予め定められた順序において前記特定番目に停止する対象の前記リールの種別ではない場合、前記特定番目よりも後に停止する前記リールに対する前記停止操作が検出されたタイミングに応じて、前記第２の図柄組合せ又は前記第３の図柄組合せが前記図柄表示手段に停止表示されるように図柄の変動を停止させることとしてもよい。 Furthermore, in the gaming machine of the 50th aspect of the present invention, when the push order role is determined as the internal winning role by the internal winning role determination means, if the type of reel to be stopped by the stop operation detected in the specific order by the stop operation detection means is not the type of reel to be stopped in the specific order in the predetermined sequence, the reel stop control means may stop the variation of the patterns so that the second pattern combination or the third pattern combination is stopped and displayed on the pattern display means, depending on the timing at which the stop operation for the reel that will stop after the specific order is detected.
上記第２５の課題を解決するために、本発明では、以下のような構成の第５１の遊技機を提供する。 To solve the twenty-fifth problem above, the present invention provides a fifty-first gaming machine having the following configuration:
再遊技に係るリプレイが内部当籤役として決定される確率が異なる複数のＲＴ状態を有する遊技機であって、
複数の図柄が表示された複数のリール（例えば、リール３Ｌ，３Ｃ，３Ｒ）と、
前記リールに表示された複数の図柄の一部を表示する図柄表示手段（例えば、リール表示窓４）と、
遊技者による開始操作を検出する開始操作検出手段（例えば、主制御回路９０、スタートスイッチ７９）と、
前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段（例えば、主制御回路９０、ステッピングモータ）と、
前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段（例えば、主制御回路９０）と、
前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段（例えば、主制御回路９０、ストップスイッチ基板８０）と、
前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段（例えば、主制御回路９０、ステッピングモータ）と、
所定の条件に応じて、複数の前記ＲＴ状態を移行させるＲＴ移行手段（例えば、主制御回路９０）と、を備え、
前記複数の役の中には、前記リール停止制御手段が複数の前記リールを停止させる順序である停止操作の順序に応じて第１の図柄組合せ（例えば、略称「ＲＴ０移行図柄」に係る図柄組合せ）、第２の図柄組合せ（例えば、略称「ＲＴ２移行図柄」に係る図柄組合せ）、及び第３の図柄組合せ（例えば、略称「ベル」に係る図柄組合せ）を含む複数の図柄組合せを停止表示可能な複数の押し順役（例えば、押し順ベル）が含まれ、
前記リール停止制御手段は、前記内部当籤役決定手段により前記押し順役が内部当籤役として決定されると、前記停止操作検出手段が検出した前記停止操作の順序が当該押し順役に対して予め定められた順序である場合に（例えば、押し順正解）、第３の図柄組合せが前記図柄表示手段に停止表示されるように図柄の変動を停止させ、前記停止操作検出手段が所定番目に検出した前記停止操作が停止対象とする前記リールの種別が、前記予め定められた順序において前記所定番目に停止する対象の前記リールの種別ではない場合に（例えば、１停ミス）、前記停止操作検出手段により前記停止操作が検出されたタイミングに応じて、前記第１の図柄組合せ又は前記第３の図柄組合せが前記図柄表示手段に停止表示されるように図柄の変動を停止させ、前記停止操作検出手段が前記所定番目よりも後の特定番目に検出した前記停止操作が停止対象とする前記リールの種別が、前記予め定められた順序において前記特定番目に停止する対象の前記リールの種別ではない場合（例えば、２停ミス）、前記停止操作検出手段により前記停止操作が検出されたタイミングに応じて、前記第２の図柄組合せ又は前記第３の図柄組合せが前記図柄表示手段に停止表示されるように図柄の変動を停止させ、
前記ＲＴ移行手段は、前記リールの回転停止に伴い前記図柄表示手段に前記第１の図柄組合せが停止表示されると、前記ＲＴ状態を第１ＲＴ状態（例えば、ＲＴ０状態）に移行させ、また、前記リールの回転停止に伴い前記図柄表示手段に前記第２の図柄組合せが停止表示されると、前記ＲＴ状態を第２ＲＴ状態（例えば、ＲＴ２状態）に移行させ、前記リールの回転停止に伴い前記図柄表示手段に前記第３の図柄組合せが停止表示されると、前記ＲＴ状態を維持する
ことを特徴とする遊技機。
A gaming machine having a plurality of RT states in which the probability of a replay relating to a replay being determined as an internal winning combination is different,
A plurality of reels (e.g., reels 3L, 3C, and 3R) on which a plurality of symbols are displayed;
symbol display means (for example, reel display window 4) for displaying some of the symbols displayed on the reels;
a start operation detection means (e.g., a main control circuit 90, a start switch 79) for detecting a start operation by a player;
a symbol varying means (e.g., a main control circuit 90, a stepping motor) for varying the symbols by rotating the reels in response to the detection of a start operation by the start operation detecting means;
an internal winning combination determining means (for example, a main control circuit 90) for determining an internal winning combination from among a plurality of combinations with a predetermined probability in response to the detection of a start operation by the start operation detecting means;
stop operation detection means (e.g., a main control circuit 90, a stop switch board 80) provided corresponding to the plurality of reels and detecting a stop operation for stopping each reel;
a reel stop control means (e.g., a main control circuit 90, a stepping motor) for stopping the rotation of the reels in response to the internal winning combination determined by the internal winning combination determination means and the timing at which the stopping operation is detected by the stopping operation detection means, thereby stopping the variation of the symbols displayed on the symbol display means;
RT transition means (e.g., a main control circuit 90) that transitions between the plurality of RT states in accordance with predetermined conditions;
The plurality of roles include a plurality of push order roles (e.g., push order bell) that can stop and display a plurality of symbol combinations including a first symbol combination (e.g., a symbol combination related to the abbreviation "RT0 transition symbol"), a second symbol combination (e.g., a symbol combination related to the abbreviation "RT2 transition symbol"), and a third symbol combination (e.g., a symbol combination related to the abbreviation "bell") according to the order of stop operations, which is the order in which the reel stop control means stops the plurality of reels;
When the push order role is determined as an internal winning role by the internal winning role determination means, if the order of the stop operations detected by the stop operation detection means is a predetermined order for the push order role (for example, correct push order), the reel stop control means stops the variation of the symbols so that a third symbol combination is stopped and displayed on the symbol display means, and if the type of the reel to be stopped by the stop operation detected at a predetermined order by the stop operation detection means is not the type of the reel to be stopped at the predetermined order in the predetermined order (for example, 1st stop miss), the stop operation detection means and stopping the variation of the symbols so that the first symbol combination or the third symbol combination is stopped and displayed on the symbol display means in accordance with the timing at which the stop operation is detected by the stop operation detection means, and if the type of the reel to be stopped by the stop operation detected by the stop operation detection means in a specific order after the predetermined order is not the type of the reel to be stopped in the specific order in the predetermined order (for example, a double stop error), stopping the variation of the symbols so that the second symbol combination or the third symbol combination is stopped and displayed on the symbol display means in accordance with the timing at which the stop operation is detected by the stop operation detection means,
The RT transition means transitions the RT state to a first RT state (e.g., RT0 state) when the first symbol combination is displayed as a stopped symbol on the symbol display means as the reels stop spinning, transitions the RT state to a second RT state (e.g., RT2 state) when the second symbol combination is displayed as a stopped symbol on the symbol display means as the reels stop spinning, and maintains the RT state when the third symbol combination is displayed as a stopped symbol on the symbol display means as the reels stop spinning.
また、前記本発明の第５１の遊技機では、前記リール停止制御手段は、前記内部当籤役決定手段により前記押し順役が内部当籤役として決定されると、前記停止操作検出手段が前記所定番目に検出した前記停止操作が停止対象とする前記リールの種別が、前記予め定められた順序において前記所定番目に停止する対象の前記リールの種別ではない場合、前記所定番目の前記停止操作が検出されたタイミングに応じて、前記第１の図柄組合せ又は前記第３の図柄組合せが前記図柄表示手段に停止表示されるように図柄の変動を停止させることとしてもよい。 Furthermore, in the gaming machine of the 51st aspect of the present invention, when the push order role is determined as the internal winning role by the internal winning role determination means, if the type of reel to be stopped by the stop operation detected at the predetermined number by the stop operation detection means is not the type of reel to be stopped at the predetermined number in the predetermined order, the reel stop control means may stop the variation of the patterns so that the first pattern combination or the third pattern combination is stopped and displayed on the pattern display means, depending on the timing at which the stop operation at the predetermined number was detected.
また、前記本発明の第５１の遊技機では、前記リール停止制御手段は、前記内部当籤役決定手段により前記押し順役が内部当籤役として決定されると、前記停止操作検出手段が前記特定番目に検出した前記停止操作が停止対象とする前記リールの種別が、前記予め定められた順序において前記特定番目に停止する対象の前記リールの種別ではない場合、前記特定番目の前記停止操作が検出されたタイミングに応じて、前記第２の図柄組合せ又は前記第３の図柄組合せが前記図柄表示手段に停止表示されるように図柄の変動を停止させることとしてもよい。 Furthermore, in the gaming machine of the 51st aspect of the present invention, when the push order role is determined as the internal winning role by the internal winning role determination means, if the type of reel to be stopped by the stop operation detected at the specific time by the stop operation detection means is not the type of reel to be stopped at the specific time in the predetermined order, the reel stop control means may stop the variation of the patterns so that the second pattern combination or the third pattern combination is stopped and displayed on the pattern display means, depending on the timing at which the stop operation at the specific time was detected.
また、前記本発明の第５１の遊技機では、前記リール停止制御手段は、前記内部当籤役決定手段により前記押し順役が内部当籤役として決定されると、前記停止操作検出手段が前記所定番目に検出した前記停止操作が停止対象とする前記リールの種別が、前記予め定められた順序において前記所定番目に停止する対象の前記リールの種別ではない場合、前記所定番目よりも後に停止する前記リールに対する前記停止操作が検出されたタイミングに応じて、前記第１の図柄組合せ又は前記第３の図柄組合せが前記図柄表示手段に停止表示されるように図柄の変動を停止させることとしてもよい。 Furthermore, in the gaming machine of the 51st aspect of the present invention, when the push order role is determined as the internal winning role by the internal winning role determination means, if the type of reel to be stopped by the stop operation detected at the predetermined number by the stop operation detection means is not the type of reel to be stopped at the predetermined number in the predetermined order, the reel stop control means may stop the variation of the patterns so that the first pattern combination or the third pattern combination is stopped and displayed on the pattern display means, depending on the timing at which the stop operation for the reel that will stop after the predetermined number is detected.
また、前記本発明の第５１の遊技機では、前記リール停止制御手段は、前記内部当籤役決定手段により前記押し順役が内部当籤役として決定されると、前記停止操作検出手段が前記特定番目に検出した前記停止操作が停止対象とする前記リールの種別が、前記予め定められた順序において前記特定番目に停止する対象の前記リールの種別ではない場合、前記特定番目よりも後に停止する前記リールに対する前記停止操作が検出されたタイミングに応じて、前記第２の図柄組合せ又は前記第３の図柄組合せが前記図柄表示手段に停止表示されるように図柄の変動を停止させることとしてもよい。 Furthermore, in the gaming machine of the 51st aspect of the present invention, when the push order role is determined as the internal winning role by the internal winning role determination means, if the type of reel to be stopped by the stop operation detected in the specific order by the stop operation detection means is not the type of reel to be stopped in the specific order in the predetermined sequence, the reel stop control means may stop the variation of the patterns so that the second pattern combination or the third pattern combination is stopped and displayed on the pattern display means, depending on the timing at which the stop operation for the reel that will stop after the specific order is detected.
上記第２５の課題を解決するために、本発明では、以下のような構成の第５２の遊技機を提供する。 To solve the twenty-fifth problem above, the present invention provides a fifty-second gaming machine having the following configuration:
再遊技に係るリプレイが内部当籤役として決定される確率が異なる複数のＲＴ状態を有する遊技機であって、
複数の図柄が表示された複数のリール（例えば、リール３Ｌ，３Ｃ，３Ｒ）と、
前記リールに表示された複数の図柄の一部を表示する図柄表示手段（例えば、リール表示窓４）と、
遊技者による開始操作を検出する開始操作検出手段（例えば、主制御回路９０、スタートスイッチ７９）と、
前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段（例えば、主制御回路９０、ステッピングモータ）と、
前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段（例えば、主制御回路９０）と、
前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段（例えば、主制御回路９０、ストップスイッチ基板８０）と、
前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段（例えば、主制御回路９０、ステッピングモータ）と、
所定の条件に応じて、複数の前記ＲＴ状態を移行させるＲＴ移行手段（例えば、主制御回路９０）と、を備え、
前記複数の役の中には、前記リール停止制御手段が複数の前記リールを停止させる順序である停止操作の順序に応じて第１の図柄組合せ（例えば、略称「ＲＴ２移行図柄」に係る図柄組合せ）、第２の図柄組合せ（例えば、略称「ＲＴ１移行図柄」に係る図柄組合せ）、及び第３の図柄組合せ（例えば、略称「ベル」に係る図柄組合せ）を含む複数の図柄組合せを停止表示可能な複数の押し順役（例えば、押し順ベル）が含まれ、
前記リール停止制御手段は、前記内部当籤役決定手段により前記押し順役が内部当籤役として決定されると、前記停止操作検出手段が検出した前記停止操作の順序が当該押し順役に対して予め定められた順序である場合に（例えば、押し順正解）、第３の図柄組合せが前記図柄表示手段に停止表示されるように図柄の変動を停止させ、前記停止操作検出手段が所定番目に検出した前記停止操作が停止対象とする前記リールの種別が、前記予め定められた順序において前記所定番目に停止する対象の前記リールの種別であり、かつ、前記所定番目よりも後の特定番目に検出した前記停止操作が停止対象とする前記リールの種別が、前記予め定められた順序において前記特定番目に停止する対象の前記リールの種別ではない場合に（例えば、１停正解、かつ、２停ミス）、前記停止操作検出手段により前記停止操作が検出されたタイミングに応じて、前記第１の図柄組合せ又は前記第３の図柄組合せが前記図柄表示手段に停止表示されるように図柄の変動を停止させ、前記停止操作検出手段が前記所定番目に検出した前記停止操作が停止対象とする前記リールの種別が、前記予め定められた順序において前記所定番目に停止する対象の前記リールの種別ではなく、かつ、前記特定番目に検出した前記停止操作が停止対象とする前記リールの種別が、前記予め定められた順序において前記特定番目に停止する対象の前記リールの種別ではない場合に（例えば、１停ミス、かつ、２停ミス）、前記停止操作検出手段により前記停止操作が検出されたタイミングに応じて、前記第２の図柄組合せ又は前記第３の図柄組合せが前記図柄表示手段に停止表示されるように図柄の変動を停止させ、
前記ＲＴ移行手段は、前記リールの回転停止に伴い前記図柄表示手段に第１の図柄組合せが停止表示されると、前記ＲＴ状態を第１ＲＴ状態（例えば、ＲＴ２状態）に移行させ、また、前記リールの回転停止に伴い前記図柄表示手段に第２の図柄組合せが停止表示されると、前記ＲＴ状態を第２ＲＴ状態（例えば、ＲＴ０状態）に移行させ、前記リールの回転停止に伴い前記図柄表示手段に第３の図柄組合せが停止表示されると、前記ＲＴ状態を維持する
ことを特徴とする遊技機。
A gaming machine having a plurality of RT states in which the probability of a replay relating to a replay being determined as an internal winning combination is different,
A plurality of reels (e.g., reels 3L, 3C, and 3R) on which a plurality of symbols are displayed;
symbol display means (for example, reel display window 4) for displaying some of the symbols displayed on the reels;
a start operation detection means (e.g., a main control circuit 90, a start switch 79) for detecting a start operation by a player;
a symbol varying means (e.g., a main control circuit 90, a stepping motor) for varying the symbols by rotating the reels in response to the detection of a start operation by the start operation detecting means;
an internal winning combination determining means (for example, a main control circuit 90) for determining an internal winning combination from among a plurality of combinations with a predetermined probability in response to the detection of a start operation by the start operation detecting means;
stop operation detection means (e.g., a main control circuit 90, a stop switch board 80) provided corresponding to the plurality of reels and detecting a stop operation for stopping each reel;
a reel stop control means (e.g., a main control circuit 90, a stepping motor) for stopping the rotation of the reels in response to the internal winning combination determined by the internal winning combination determination means and the timing at which the stopping operation is detected by the stopping operation detection means, thereby stopping the variation of the symbols displayed on the symbol display means;
RT transition means (e.g., a main control circuit 90) that transitions between the plurality of RT states in accordance with predetermined conditions;
The plurality of roles include a plurality of push order roles (e.g., push order bell) that can stop and display a plurality of symbol combinations including a first symbol combination (e.g., a symbol combination related to the abbreviation "RT2 transition symbol"), a second symbol combination (e.g., a symbol combination related to the abbreviation "RT1 transition symbol"), and a third symbol combination (e.g., a symbol combination related to the abbreviation "bell") according to the order of stop operations, which is the order in which the reel stop control means stops the plurality of reels;
When the internal winning role determination means determines the push order role as an internal winning role, if the order of the stop operations detected by the stop operation detection means is a predetermined order for the push order role (for example, correct push order), the reel stop control means stops the variation of the symbols so that a third symbol combination is stopped and displayed on the symbol display means, and if the type of the reel to be stopped by the stop operation detected at a predetermined order by the stop operation detection means is the type of the reel to be stopped at the predetermined order in the predetermined order, and the type of the reel to be stopped by the stop operation detected at a specific order after the predetermined order is not the type of the reel to be stopped at the specific order in the predetermined order (for example, 1 stop correct and 2 stop incorrect), the stop operation detection means and stops the variation of symbols so that the first symbol combination or the third symbol combination is stopped and displayed on the symbol display means in accordance with the timing at which the stop operation is detected by the stop operation detection means, and in the case where the type of the reel to be stopped by the stop operation detected at the predetermined time by the stop operation detection means is not the type of the reel to be stopped at the predetermined time in the predetermined order, and the type of the reel to be stopped by the stop operation detected at the specific time is not the type of the reel to be stopped at the specific time in the predetermined order (for example, first stop miss and second stop miss), stops the variation of symbols so that the second symbol combination or the third symbol combination is stopped and displayed on the symbol display means in accordance with the timing at which the stop operation is detected by the stop operation detection means,
The RT transition means transitions the RT state to a first RT state (e.g., RT2 state) when a first symbol combination is displayed as a stopped symbol on the symbol display means as the reels stop spinning, transitions the RT state to a second RT state (e.g., RT0 state) when a second symbol combination is displayed as a stopped symbol on the symbol display means as the reels stop spinning, and maintains the RT state when a third symbol combination is displayed as a stopped symbol on the symbol display means as the reels stop spinning.
また、前記本発明の第５２の遊技機では、前記特定番目に検出した前記停止操作が停止対象とする前記リールの種別が前記予め定められた順序において前記特定番目に停止する対象の前記リールの種別ではない場合に、前記リール停止制御手段が前記第３の図柄組合せを停止表示可能な前記停止操作が検出されるタイミングは、前記所定番目に検出した前記停止操作が停止対象とする前記リールの種別が、前記予め定められた順序において前記所定番目に停止する対象の前記リールの種別である場合と、前記予め定められた順序において前記所定番目に停止する対象の前記リールの種別ではない場合と、で異なることとしてもよい。 Furthermore, in the gaming machine of the 52nd aspect of the present invention, if the type of reel targeted by the stop operation detected at the specific time is not the type of reel targeted to stop at the specific time in the predetermined order, the timing at which the reel stop control means detects the stop operation that enables the third symbol combination to be stopped and displayed may differ depending on whether the type of reel targeted by the stop operation detected at the predetermined time is the type of reel targeted to stop at the predetermined time in the predetermined order or not.
上記構成の本発明の第４９～第５２の遊技機によれば、押し順不正解時に多様な制御が可能な遊技機を提供することができる。 The gaming machines of the present invention Nos. 49 to 52, configured as described above, can provide a gaming machine that allows for a variety of control when the button press sequence is incorrect.
［第５３～第５５の遊技機］
ＡＴ（ＡＲＴ）機として、特開２０１４－０３６７２５号公報には、ＡＴに当籤する期待度が高いＡＴの高確率当籤ゾーン（以下、「チャンスゾーン」と呼ぶ）を設けた遊技機が記載されている。この遊技機では、非チャンスゾーン中は、特定役（スイカやチェリー等のレア役）の当籤時に低確率でＡＲＴ抽籤に当籤し、チャンスゾーン中は、特定役の当籤時に高確率でＡＲＴ抽籤に当籤するため、特定役の成立時にＡＲＴ抽籤に当籤することについての期待を持つことができる。
[Gaming machines No. 53 to No. 55]
As an AT (ART) machine, Japanese Patent Application Laid-Open No. 2014-036725 describes a gaming machine provided with a high probability AT winning zone (hereinafter referred to as a "chance zone") where there is a high expectation of winning the AT. In this gaming machine, during the non-chance zone, when a specific combination (a rare combination such as watermelon or cherry) is won, there is a low probability of winning the ART lottery, and during the chance zone, when a specific combination is won, there is a high probability of winning the ART lottery, so that when a specific combination is formed, there is an expectation of winning the ART lottery.
しかしながら、上述の遊技機では、チャンスゾーン中のＡＲＴ抽籤が当籤役に応じた確率で行われるため、ＡＲＴ抽籤に当籤する確率が高い役が当籤しない限り、ＡＲＴ抽籤に当籤することについての期待を持つことができず、ＡＲＴ抽籤の結果が画一的になり易く、遊技の興趣の低下をもたらすおそれがあった。 However, in the gaming machines described above, the ART lottery in the chance zone is conducted with a probability based on the winning combination, so unless a combination with a high probability of winning the ART lottery is drawn, there is no hope of winning the ART lottery. This means that the results of the ART lottery tend to be uniform, which could lead to a decrease in interest in the game.
本発明は、上記第２６の課題を解決するためになされたものであり、本発明の第２６の目的は、遊技の興趣の低下を抑制可能な遊技機を提供することである。 The present invention has been made to solve the twenty-sixth problem mentioned above, and the twenty-sixth object of the present invention is to provide a gaming machine that can prevent a decline in interest in gaming.
上記第２６の課題を解決するために、本発明では、以下のような構成の第５３の遊技機を提供する。 To solve the above-mentioned problem No. 26, the present invention provides a 53rd gaming machine having the following configuration.
通常状態（例えば、通常状態）と、前記通常状態に比べて遊技者にとって有利な有利状態（例えば、ＡＲＴ状態）と、前記通常状態に比べて前記有利状態に移行する確率が高い高確率状態（例えば、ＣＺ）とを有する遊技機であって、
複数の図柄が表示された複数のリール（例えば、リール３Ｌ，３Ｃ，３Ｒ）と、
前記リールに表示された複数の図柄の一部を表示する図柄表示手段（例えば、リール表示窓４）と、
遊技者による開始操作を検出する開始操作検出手段（例えば、主制御回路９０、スタートスイッチ７９）と、
前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段（例えば、主制御回路９０、ステッピングモータ）と、
前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段（例えば、主制御回路９０）と、
前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段（例えば、主制御回路９０、ストップスイッチ基板８０）と、
前記内部当籤役決定手段により決定された内部当籤役に応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段（例えば、主制御回路９０、ステッピングモータ）と、
前記有利状態に移行するか否かを決定する移行決定手段（例えば、主制御回路９０）と、
前記移行決定手段が前記有利状態に移行すると決定すると、遊技状態を前記有利状態に移行し、前記有利状態中に第１終了条件を満たすと、前記有利状態を終了する有利状態制御手段（例えば、主制御回路９０）と、
第１の条件を満たすと、遊技状態を前記高確率状態に移行し、前記高確率状態中に第２終了条件を満たすと、前記高確率状態を終了する高確率状態制御手段（例えば、主制御回路９０）と、
遊技者に特典（例えば、ＥＰへの移行）を付与する特典付与手段（例えば、主制御回路９０）と、を備え、
前記複数の役の中には、前記停止操作検出手段が検出する前記停止操作の態様に応じて、第１の図柄組合せ（例えば、略称「強チャンスリプ」に係る図柄組合せ）又は第２の図柄組合せ（例えば、略称「斜めリプレイ」に係る図柄組合せ）を停止表示可能な特定役（例えば、「３択昇格リプ」）が含まれ、
前記有利状態及び前記高確率状態中に、遊技者に対して停止操作の態様を報知する報知モードとして、前記特定役が内部当籤役として決定された場合に前記第１の図柄組合せを停止表示させるために必要な停止操作の態様を報知する第１報知モード（例えば、ナビ高確中）と、前記特定役が内部当籤役として決定された場合に前記第２の図柄組合せを停止表示させるために必要な停止操作の態様を報知する第２報知モード（例えば、非ナビ高確中）とを有し、
前記第２報知モード中に第２の条件を満たすと（例えば、ナビ高確ゲーム数が付与されると）、前記第２報知モードから前記第１報知モードに報知モードを切り替えるとともに、前記第１報知モード中に第３の条件を満たすと（例えば、ナビ高確ゲーム数が０になると）、前記第１報知モードから前記第２報知モードに報知モードを切り替える報知モード制御手段（例えば、主制御回路９０）、を更に備え、
前記報知モード制御手段は、前記第１報知モード中の前記有利状態が前記第３の条件を満たすことなく終了した場合、当該有利状態の終了後に再開する前記高確率状態においても前記第１報知モードを維持可能（例えば、ナビ高確を継続ＣＺに持越可能）であり、
前記特典付与手段は、前記有利状態中に前記第１の図柄組合せが停止表示されることに応じて、遊技者に前記特典を付与し、
前記移行決定手段は、前記高確率状態において、前記第１報知モード中に前記特定役が内部当籤役として決定された場合には、前記第２報知モード中に前記特定役が内部当籤役として決定された場合よりも高い確率で、前記有利状態に移行すると決定する
ことを特徴とする遊技機。
A gaming machine having a normal state (for example, a normal state), an advantageous state (for example, an ART state) that is more advantageous to a player than the normal state, and a high-probability state (for example, a CZ) that has a higher probability of transitioning to the advantageous state than the normal state,
A plurality of reels (e.g., reels 3L, 3C, and 3R) on which a plurality of symbols are displayed;
symbol display means (for example, reel display window 4) for displaying some of the symbols displayed on the reels;
a start operation detection means (e.g., a main control circuit 90, a start switch 79) for detecting a start operation by a player;
a symbol varying means (e.g., a main control circuit 90, a stepping motor) for varying the symbols by rotating the reels in response to the detection of a start operation by the start operation detecting means;
an internal winning combination determining means (for example, a main control circuit 90) for determining an internal winning combination from among a plurality of combinations with a predetermined probability in response to the detection of a start operation by the start operation detecting means;
stop operation detection means (e.g., a main control circuit 90, a stop switch board 80) provided corresponding to the plurality of reels and detecting a stop operation for stopping each reel;
a reel stop control means (e.g., a main control circuit 90, a stepping motor) that stops the rotation of the reels in accordance with the internal winning combination determined by the internal winning combination determination means, thereby stopping the variation of the symbols displayed on the symbol display means;
A transition determination means (e.g., the main control circuit 90) for determining whether or not to transition to the advantageous state;
advantageous state control means (e.g., a main control circuit 90) that transitions the gaming state to the advantageous state when the transition determination means determines to transition to the advantageous state, and terminates the advantageous state when a first termination condition is satisfied during the advantageous state;
a high-probability state control means (e.g., a main control circuit 90) that transitions the gaming state to the high-probability state when a first condition is satisfied, and terminates the high-probability state when a second termination condition is satisfied during the high-probability state;
A bonus granting means (e.g., a main control circuit 90) for granting a bonus (e.g., a transition to an EP) to a player,
The plurality of winning combinations include a specific winning combination (e.g., a "three-choice promotion replay") that can stop and display a first symbol combination (e.g., a symbol combination related to the abbreviation "strong chance replay") or a second symbol combination (e.g., a symbol combination related to the abbreviation "diagonal replay") according to the mode of the stop operation detected by the stop operation detection means,
During the advantageous state and the high probability state, the notification modes for notifying the player of the manner of stop operation include a first notification mode (e.g., during a high probability state of navigation) for notifying the player of the manner of stop operation required to stop and display the first symbol combination when the specific role is determined as an internal winning role, and a second notification mode (e.g., during a non-high probability state of navigation) for notifying the player of the manner of stop operation required to stop and display the second symbol combination when the specific role is determined as an internal winning role,
The device further includes a notification mode control means (e.g., a main control circuit 90) for switching the notification mode from the second notification mode to the first notification mode when a second condition is satisfied during the second notification mode (e.g., when the number of navigation high-probability games is awarded), and for switching the notification mode from the first notification mode to the second notification mode when a third condition is satisfied during the first notification mode (e.g., when the number of navigation high-probability games becomes 0),
When the advantageous state in the first notification mode ends without satisfying the third condition, the notification mode control means can maintain the first notification mode even in the high probability state that resumes after the advantageous state ends (for example, the high probability of navigation can be carried over to a continuous CZ),
the bonus awarding means awards the bonus to the player in response to the first symbol combination being stopped and displayed during the advantageous state;
The transition determination means determines that in the high probability state, if the specific role is determined as an internal winning role during the first notification mode, the transition to the advantageous state will occur with a higher probability than if the specific role is determined as an internal winning role during the second notification mode.
上記第２６の課題を解決するために、本発明では、以下のような構成の第５４の遊技機を提供する。 To solve the above-mentioned problem No. 26, the present invention provides a 54th gaming machine having the following configuration.
通常状態（例えば、通常状態）と、前記通常状態に比べて遊技者にとって有利な有利状態（例えば、ＡＲＴ状態）と、前記通常状態に比べて前記有利状態に移行する確率が高い高確率状態（例えば、ＣＺ）とを有する遊技機であって、
複数の図柄が表示された複数のリール（例えば、リール３Ｌ，３Ｃ，３Ｒ）と、前記リールに表示された複数の図柄の一部を表示する図柄表示手段（例えば、リール表示窓４）と、
遊技者による開始操作を検出する開始操作検出手段（例えば、主制御回路９０、スタートスイッチ７９）と、
前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段（例えば、主制御回路９０、ステッピングモータ）と、
前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段（例えば、主制御回路９０）と、
前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段（例えば、主制御回路９０、ストップスイッチ基板８０）と、
前記内部当籤役決定手段により決定された内部当籤役に応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段（例えば、主制御回路９０、ステッピングモータ）と、
前記有利状態に移行するか否かを決定する移行決定手段（例えば、主制御回路９０）と、
前記移行決定手段が前記有利状態に移行すると決定すると、遊技状態を前記有利状態に移行し、前記有利状態中に第１終了条件を満たすと、前記有利状態を終了する有利状態制御手段（例えば、主制御回路９０）と、
第１の条件を満たすと、遊技状態を前記高確率状態に移行し、前記高確率状態中に第２終了条件を満たすと、前記高確率状態を終了する高確率状態制御手段（例えば、主制御回路９０）と、
遊技者に特典（例えば、ＥＰへの移行）を付与する特典付与手段（例えば、主制御回路９０）と、を備え、
前記複数の役の中には、前記停止操作検出手段が検出する前記停止操作の態様に応じて、第１の図柄組合せ（例えば、略称「強チャンスリプ」に係る図柄組合せ）又は第２の図柄組合せ（例えば、略称「斜めリプレイ」に係る図柄組合せ）を停止表示可能な特定役（例えば、「３択昇格リプ」）が含まれ、
前記有利状態及び前記高確率状態中に、遊技者に対して停止操作の態様を報知する報知モードとして、前記特定役が内部当籤役として決定された場合に前記第１の図柄組合せを停止表示させるために必要な停止操作の態様を報知する第１報知モード（例えば、ナビ高確中）と、前記特定役が内部当籤役として決定された場合に前記第２の図柄組合せを停止表示させるために必要な停止操作の態様を報知する第２報知モード（例えば、非ナビ高確中）とを有し、
前記第２報知モード中に第２の条件を満たすと（例えば、ナビ高確ゲーム数が付与されると）、前記第２報知モードから前記第１報知モードに報知モードを切り替えるとともに、前記第１報知モード中に第３の条件を満たすと（例えば、ナビ高確ゲーム数が０になると）、前記第１報知モードから前記第２報知モードに報知モードを切り替える報知モード制御手段（例えば、主制御回路９０）、を更に備え、
前記報知モード制御手段は、前記第１報知モード中の前記有利状態が前記第３の条件を満たすことなく終了した場合、当該有利状態の終了後に再開する前記高確率状態においても前記第１報知モードを維持可能（例えば、ナビ高確を継続ＣＺに持越可能）であり、
前記特典付与手段は、前記有利状態中に前記第１の図柄組合せが停止表示されることに応じて、遊技者に前記特典を付与し、
前記移行決定手段は、前記高確率状態において、前記第１報知モード中に前記特定役が内部当籤役として決定された場合には、前記第２報知モード中に前記特定役が内部当籤役として決定された場合よりも高い確率で、前記有利状態に移行すると決定し、
前記報知モード制御手段が前記第２報知モードから前記第１報知モードに報知モードを切り替える前記第２の条件は、前記高確率状態中は成立することなく、前記有利状態中にのみ成立し、
前記報知モード制御手段が前記第１報知モードから前記第２報知モードに報知モードを切り替える前記第３の条件は、前記特典付与手段により前記特典が付与されること、又は、前記第１報知モードの残り遊技期間が閾値に達することに応じて成立する
ことを特徴とする遊技機。
A gaming machine having a normal state (for example, a normal state), an advantageous state (for example, an ART state) that is more advantageous to a player than the normal state, and a high-probability state (for example, a CZ) that has a higher probability of transitioning to the advantageous state than the normal state,
a plurality of reels (e.g., reels 3L, 3C, and 3R) on which a plurality of symbols are displayed; and symbol display means (e.g., reel display window 4) for displaying some of the symbols displayed on the reels;
a start operation detection means (e.g., a main control circuit 90, a start switch 79) for detecting a start operation by a player;
a symbol varying means (e.g., a main control circuit 90, a stepping motor) for varying the symbols by rotating the reels in response to the detection of a start operation by the start operation detecting means;
an internal winning combination determining means (for example, a main control circuit 90) for determining an internal winning combination from among a plurality of combinations with a predetermined probability in response to the detection of a start operation by the start operation detecting means;
stop operation detection means (e.g., a main control circuit 90, a stop switch board 80) provided corresponding to the plurality of reels and detecting a stop operation for stopping each reel;
a reel stop control means (e.g., a main control circuit 90, a stepping motor) that stops the rotation of the reels in accordance with the internal winning combination determined by the internal winning combination determination means, thereby stopping the variation of the symbols displayed on the symbol display means;
A transition determination means (e.g., a main control circuit 90) for determining whether or not to transition to the advantageous state;
advantageous state control means (e.g., a main control circuit 90) that transitions the gaming state to the advantageous state when the transition determination means determines to transition to the advantageous state, and terminates the advantageous state when a first termination condition is satisfied during the advantageous state;
a high-probability state control means (e.g., a main control circuit 90) that transitions the gaming state to the high-probability state when a first condition is satisfied, and terminates the high-probability state when a second termination condition is satisfied during the high-probability state;
A bonus granting means (e.g., a main control circuit 90) for granting a bonus (e.g., a transition to EP) to a player,
The plurality of winning combinations include a specific winning combination (e.g., a "three-choice promotion replay") that can stop and display a first symbol combination (e.g., a symbol combination related to the abbreviation "strong chance replay") or a second symbol combination (e.g., a symbol combination related to the abbreviation "diagonal replay") according to the mode of the stop operation detected by the stop operation detection means,
During the advantageous state and the high probability state, the notification modes for notifying the player of the manner of stop operation include a first notification mode (e.g., during a high probability state of navigation) for notifying the player of the manner of stop operation required to stop and display the first symbol combination when the specific role is determined as an internal winning role, and a second notification mode (e.g., during a non-high probability state of navigation) for notifying the player of the manner of stop operation required to stop and display the second symbol combination when the specific role is determined as an internal winning role,
The device further includes a notification mode control means (e.g., a main control circuit 90) for switching the notification mode from the second notification mode to the first notification mode when a second condition is satisfied during the second notification mode (e.g., when the number of navigation high-probability games is awarded), and for switching the notification mode from the first notification mode to the second notification mode when a third condition is satisfied during the first notification mode (e.g., when the number of navigation high-probability games becomes 0),
When the advantageous state in the first notification mode ends without satisfying the third condition, the notification mode control means can maintain the first notification mode even in the high probability state that resumes after the advantageous state ends (for example, the high probability of navigation can be carried over to a continuous CZ),
the bonus awarding means awards the bonus to the player in response to the first symbol combination being stopped and displayed during the advantageous state;
The transition determination means determines that in the high probability state, when the specific role is determined as an internal winning role during the first notification mode, the transition to the advantageous state will occur with a higher probability than when the specific role is determined as an internal winning role during the second notification mode,
the second condition under which the notification mode control means switches the notification mode from the second notification mode to the first notification mode is not satisfied during the high probability state, but is satisfied only during the advantageous state,
A gaming machine characterized in that the third condition, under which the notification mode control means switches the notification mode from the first notification mode to the second notification mode, is met when the bonus is awarded by the bonus awarding means or when the remaining playing period in the first notification mode reaches a threshold value.
上記第２６の課題を解決するために、本発明では、以下のような構成の第５５の遊技機を提供する。 To solve the twenty-sixth problem above, the present invention provides a fifty-fifth gaming machine having the following configuration:
通常状態（例えば、通常状態）と、前記通常状態に比べて遊技者にとって有利な有利状態（例えば、ＡＲＴ状態）と、前記通常状態に比べて前記有利状態に移行する確率が高い高確率状態（例えば、ＣＺ）とを有する遊技機であって、
複数の図柄が表示された複数のリール（例えば、リール３Ｌ，３Ｃ，３Ｒ）と、
前記リールに表示された複数の図柄の一部を表示する図柄表示手段（例えば、リール表示窓４）と、
遊技者による開始操作を検出する開始操作検出手段（例えば、主制御回路９０、スタートスイッチ７９）と、
前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段（例えば、主制御回路９０、ステッピングモータ）と、
前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段（例えば、主制御回路９０）と、
前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段（例えば、主制御回路９０、ストップスイッチ基板８０）と、
前記内部当籤役決定手段により決定された内部当籤役に応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段（例えば、主制御回路９０、ステッピングモータ）と、
前記有利状態に移行するか否かを決定する移行決定手段（例えば、主制御回路９０）と、
前記移行決定手段が前記有利状態に移行すると決定すると、遊技状態を前記有利状態に移行し、前記有利状態中に第１終了条件を満たすと、前記有利状態を終了する有利状態制御手段（例えば、主制御回路９０）と、第１の条件を満たすと、遊技状態を前記高確率状態に移行し、前記高確率状態中に第２終了条件を満たすと、前記高確率状態を終了する高確率状態制御手段（例えば、主制御回路９０）と、
遊技者に特典（例えば、ＥＰへの移行）を付与する特典付与手段（例えば、主制御回路９０）と、を備え、
前記複数の役の中には、前記停止操作検出手段が検出する前記停止操作の態様に応じて、第１の図柄組合せ（例えば、略称「強チャンスリプ」に係る図柄組合せ）又は第２の図柄組合せ（例えば、略称「斜めリプレイ」に係る図柄組合せ）を停止表示可能な特定役（例えば、「３択昇格リプ」）が含まれ、
前記有利状態及び前記高確率状態中に、遊技者に対して停止操作の態様を報知する報知モードとして、前記特定役が内部当籤役として決定された場合に前記第１の図柄組合せを停止表示させるために必要な停止操作の態様を報知する第１報知モード（例えば、ナビ高確中）と、前記特定役が内部当籤役として決定された場合に前記第２の図柄組合せを停止表示させるために必要な停止操作の態様を報知する第２報知モード（例えば、非ナビ高確中）とを有し、
再遊技に係るリプレイが内部当籤役として決定される確率が異なる複数のＲＴ状態として、特殊リプレイ（例えば、「Ｆ＿７リプＡ」「Ｆ＿７リプＢ」「Ｆ＿ＢＡＲリプ」）が内部当籤役として決定される確率が他のＲＴ状態よりも高い特殊ＲＴ状態（例えば、ＲＴ５状態）を少なくとも有し、
前記第２報知モード中に第２の条件を満たすと（例えば、ナビ高確ゲーム数が付与されると）、前記第２報知モードから前記第１報知モードに報知モードを切り替えるとともに、前記第１報知モード中に第３の条件を満たすと（例えば、ナビ高確ゲーム数が０になると）、前記第１報知モードから前記第２報知モードに報知モードを切り替える報知モード制御手段と、
遊技状態が前記有利状態に移行した最初の遊技において、前記第２の条件を満たす確率が異なる複数の有利状態モード（例えば、ＡＲＴ状態中のランクや抽籤状態）の中から今回の前記有利状態に用いる一の有利状態モードを決定する有利状態モード決定手段（例えば、主制御回路９０）と、
前記リールの回転停止に伴い前記図柄表示手段に前記第１の図柄組合せが停止表示されると、前記ＲＴ状態を特殊ＲＴ状態に移行させるＲＴ移行手段（例えば、主制御回路９０）と、を更に備え、
前記報知モード制御手段は、前記第１報知モード中の前記有利状態が前記第３の条件を満たすことなく終了した場合、当該有利状態の終了後に再開する前記高確率状態においても前記第１報知モードを維持可能（例えば、ナビ高確を継続ＣＺに持越可能）であり、
前記特典付与手段は、前記有利状態中に前記第１の図柄組合せが停止表示されることに応じて、遊技者に前記特典を付与し、
前記移行決定手段は、前記高確率状態において、前記第１報知モード中に前記特定役が内部当籤役として決定された場合には、前記第２報知モード中に前記特定役が内部当籤役として決定された場合よりも高い確率で、前記有利状態に移行すると決定し、
前記有利状態モード決定手段は、遊技状態が前記有利状態に移行した最初の遊技において、前記特殊リプレイが内部当籤役として決定されると、前記一の有利状態モードとして前記第２の条件を満たす確率が高い有利状態モードを決定する（例えば、ランク決めＡＲＴ中の昇格抽籤でランクを大きく昇格させる）、
ことを特徴とする遊技機。
A gaming machine having a normal state (for example, a normal state), an advantageous state (for example, an ART state) that is more advantageous to a player than the normal state, and a high-probability state (for example, a CZ) that has a higher probability of transitioning to the advantageous state than the normal state,
A plurality of reels (e.g., reels 3L, 3C, and 3R) on which a plurality of symbols are displayed;
symbol display means (for example, reel display window 4) for displaying some of the symbols displayed on the reels;
a start operation detection means (e.g., a main control circuit 90, a start switch 79) for detecting a start operation by a player;
a symbol varying means (e.g., a main control circuit 90, a stepping motor) for varying the symbols by rotating the reels in response to the detection of a start operation by the start operation detecting means;
an internal winning combination determining means (for example, a main control circuit 90) for determining an internal winning combination from among a plurality of combinations with a predetermined probability in response to the detection of a start operation by the start operation detecting means;
stop operation detection means (e.g., a main control circuit 90, a stop switch board 80) provided corresponding to the plurality of reels and detecting a stop operation for stopping each reel;
a reel stop control means (e.g., a main control circuit 90, a stepping motor) that stops the rotation of the reels in accordance with the internal winning combination determined by the internal winning combination determination means, thereby stopping the variation of the symbols displayed on the symbol display means;
A transition determination means (e.g., a main control circuit 90) for determining whether or not to transition to the advantageous state;
advantageous state control means (e.g., main control circuit 90) for transitioning the gaming state to the advantageous state when the transition determination means determines to transition to the advantageous state, and for terminating the advantageous state when a first termination condition is satisfied during the advantageous state; and high probability state control means (e.g., main control circuit 90) for transitioning the gaming state to the high probability state when a first condition is satisfied, and for terminating the high probability state when a second termination condition is satisfied during the high probability state.
A bonus granting means (e.g., a main control circuit 90) for granting a bonus (e.g., a transition to EP) to a player,
The plurality of winning combinations include a specific winning combination (e.g., a "three-choice promotion replay") that can stop and display a first symbol combination (e.g., a symbol combination related to the abbreviation "strong chance replay") or a second symbol combination (e.g., a symbol combination related to the abbreviation "diagonal replay") according to the mode of the stop operation detected by the stop operation detection means,
During the advantageous state and the high probability state, the notification modes for notifying the player of the manner of stop operation include a first notification mode (e.g., during a high probability state of navigation) for notifying the player of the manner of stop operation required to stop and display the first symbol combination when the specific role is determined as an internal winning role, and a second notification mode (e.g., during a non-high probability state of navigation) for notifying the player of the manner of stop operation required to stop and display the second symbol combination when the specific role is determined as an internal winning role,
As a plurality of RT states with different probabilities of a replay relating to replay being determined as an internal winning combination, there is at least a special RT state (for example, an RT5 state) in which the probability of a special replay (for example, "F_7 replay A,""F_7 replay B," or "F_BAR replay") being determined as an internal winning combination is higher than in other RT states,
a notification mode control means for switching the notification mode from the second notification mode to the first notification mode when a second condition is satisfied during the second notification mode (for example, when the number of navigation high probability games is awarded), and for switching the notification mode from the first notification mode to the second notification mode when a third condition is satisfied during the first notification mode (for example, when the number of navigation high probability games becomes 0);
In the first game in which the game state has transitioned to the advantageous state, advantageous state mode determination means (e.g., a main control circuit 90) determines one advantageous state mode to be used in the advantageous state from among a plurality of advantageous state modes (e.g., ranks in an ART state or lottery states) that have different probabilities of satisfying the second condition;
and RT transition means (for example, a main control circuit 90) for transitioning the RT state to a special RT state when the first symbol combination is stopped and displayed on the symbol display means as the rotation of the reels stops.
When the advantageous state in the first notification mode ends without satisfying the third condition, the notification mode control means can maintain the first notification mode even in the high probability state that resumes after the advantageous state ends (for example, the high probability of navigation can be carried over to a continuous CZ),
the bonus awarding means awards the bonus to the player in response to the first symbol combination being stopped and displayed during the advantageous state;
The transition determination means determines that in the high probability state, when the specific role is determined as an internal winning role during the first notification mode, the transition to the advantageous state will occur with a higher probability than when the specific role is determined as an internal winning role during the second notification mode,
When the special replay is determined as an internal winning combination in the first game in which the game state transitions to the advantageous state, the advantageous state mode determination means determines an advantageous state mode that has a high probability of satisfying the second condition as the first advantageous state mode (for example, by significantly promoting the rank in a promotion lottery during a rank determination ART).
A gaming machine characterized by:
上記構成の本発明の第５３～第５５の遊技機によれば、遊技の興趣の低下を抑制可能な遊技機を提供することができる。 The gaming machines of the present invention, Nos. 53 to 55, configured as described above, can provide gaming machines that can prevent a decline in interest in gaming.
［第５６～第５８の遊技機］
ＡＴ（ＡＲＴ）機として、ＡＴに当籤する期待度が高いＡＴの高確率当籤ゾーン（以下、「チャンスゾーン」と呼ぶ）を設けた遊技機が知られており、例えば、特開２０１７－０５１７９８号公報には、チャンスゾーンとしてＡＴに当籤する期待度が異なる複数のチャンスゾーンを設け、チャンスゾーン中に黒ＢＡＲが揃うとＡＴ（疑似ボーナス）を付与する遊技機が記載されている。このような遊技機によれば、期待度が異なるチャンスゾーンを設けることで多様な遊技性を実現することができる。
[Gaming machines No. 56 to No. 58]
As an AT (ART) machine, a gaming machine provided with a high probability AT winning zone (hereinafter referred to as a "chance zone") with a high expectation of winning the AT is known, and for example, Japanese Patent Application Laid-Open No. 2017-051798 describes a gaming machine that provides a plurality of chance zones with different expectation of winning the AT as chance zones, and awards an AT (pseudo bonus) when a black BAR is lined up in the chance zone. With such a gaming machine, a variety of gameplay can be realized by providing chance zones with different expectation.
しかしながら、上述の遊技機では、チャンスゾーンの種別が一度決まると、当該チャンスゾーンが終了するまでチャンスゾーンの種別が変わらないため、チャンスゾーン中の遊技が単調になってしまうおそれがあった。 However, with the gaming machines described above, once the type of chance zone is determined, the type of chance zone does not change until the chance zone ends, which could lead to monotony in play during the chance zone.
本発明は、上記第２７の課題を解決するためになされたものであり、本発明の第２７の目的は、特典付与の期待が高い状態中の遊技の興趣の低下を抑制可能な遊技機を提供することである。 The present invention has been made to solve the twenty-seventh problem mentioned above, and the twenty-seventh object of the present invention is to provide a gaming machine that can prevent a decline in interest in gaming when expectations of receiving a bonus are high.
上記第２７の課題を解決するために、本発明では、以下のような構成の第５６の遊技機を提供する。 To solve the 27th problem above, the present invention provides a 56th gaming machine having the following configuration:
通常状態（例えば、通常状態）と、前記通常状態よりも遊技者に対して特典（例えば、ＡＲＴ状態）を付与すると決定する確率が高い第１高確率状態（例えば、ＣＺ（ＡＲＴ後））と、前記第１高確率状態よりも遊技者に対して特典を付与すると決定する確率が高い第２高確率状態（例えば、特殊ＣＺ）と、を有する遊技機であって、
複数の図柄が表示された複数のリール（例えば、リール３Ｌ，３Ｃ，３Ｒ）と、
前記リールに表示された複数の図柄の一部を表示する図柄表示手段（例えば、リール表示窓４）と、
遊技者による開始操作を検出する開始操作検出手段（例えば、主制御回路９０、スタートスイッチ７９）と、
前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段（例えば、主制御回路９０、ステッピングモータ）と、
前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段（例えば、主制御回路９０）と、
前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段（例えば、主制御回路９０、ストップスイッチ基板８０）と、
前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段（例えば、主制御回路９０、ステッピングモータ）と、
遊技者に対して前記特典を付与するか否かを決定する付与決定手段（例えば、主制御回路９０）と、
前記付与決定手段が前記特典を付与すると決定すると、前記特典を付与する特典付与手段（例えば、主制御回路９０）と、
前記付与決定手段が前記特典を付与すると決定すると、前記特典の付与を受ける権利を記憶するとともに、前記特典付与手段が前記特典を付与すると、前記権利を一つ消し去る権利管理手段（例えば、主制御回路９０、メインＲＡＭ１０３）と、
第１の条件を満たすと（例えば、ＡＲＴ状態が終了すると）、前記第１高確率状態に遊技状態を移行し、前記第１高確率状態の残り遊技期間が閾値に達すると、前記第１高確率状態を終了する第１高確率状態制御手段（例えば、主制御回路９０）と、
第２の条件を満たすと（例えば、ランク決めＡＲＴ中の抽籤に当籤すると）、前記第１高確率状態から前記第２高確率状態に遊技状態を移行し、前記第２高確率状態の残り遊技期間が閾値に達すると、前記第２高確率状態を終了する第２高確率状態制御手段（例えば、主制御回路９０）と、
前記第２高確率状態制御手段が前記第２高確率状態に遊技状態を移行させると、移行前の前記第１高確率状態の残り遊技期間を前記第２高確率状態の残り遊技期間としてセットする期間設定手段（例えば、主制御回路９０）と、を備え、
前記権利管理手段は、前記第２の条件が満たされた際に記憶している前記権利が所定数未満である場合、記憶する前記権利が前記所定数になるように、前記権利の記憶数を加算する
ことを特徴とする遊技機。
A gaming machine having a normal state (e.g., normal state), a first high-probability state (e.g., CZ (after ART)) in which the probability of determining that a special bonus (e.g., ART state) will be given to a player is higher than in the normal state, and a second high-probability state (e.g., special CZ) in which the probability of determining that a special bonus will be given to a player is higher than in the first high-probability state,
A plurality of reels (e.g., reels 3L, 3C, and 3R) on which a plurality of symbols are displayed;
symbol display means (for example, reel display window 4) for displaying some of the symbols displayed on the reels;
a start operation detection means (e.g., a main control circuit 90, a start switch 79) for detecting a start operation by a player;
a symbol varying means (e.g., a main control circuit 90, a stepping motor) for varying the symbols by rotating the reels in response to the detection of a start operation by the start operation detecting means;
an internal winning combination determining means (for example, a main control circuit 90) for determining an internal winning combination from among a plurality of combinations with a predetermined probability in response to the detection of a start operation by the start operation detecting means;
stop operation detection means (e.g., a main control circuit 90, a stop switch board 80) provided corresponding to the plurality of reels and detecting a stop operation for stopping each reel;
a reel stop control means (e.g., a main control circuit 90, a stepping motor) for stopping the rotation of the reels in response to the internal winning combination determined by the internal winning combination determination means and the timing at which the stopping operation is detected by the stopping operation detection means, thereby stopping the variation of the symbols displayed on the symbol display means;
a granting decision means (for example, a main control circuit 90) for deciding whether or not to grant the player the benefit;
a reward granting unit (e.g., a main control circuit 90) that grants the reward when the granting decision unit determines to grant the reward;
a right management means (e.g., a main control circuit 90, a main RAM 103) for storing a right to receive the right when the granting decision means decides to grant the right, and for deleting one of the rights when the right granting means grants the right;
a first high-probability state control means (e.g., a main control circuit 90) that transitions the gaming state to the first high-probability state when a first condition is satisfied (e.g., when the ART state ends), and ends the first high-probability state when the remaining gaming period of the first high-probability state reaches a threshold value;
a second high probability state control means (e.g., a main control circuit 90) for transitioning the gaming state from the first high probability state to the second high probability state when a second condition is satisfied (e.g., when a lottery during the rank determination ART is won), and for terminating the second high probability state when the remaining gaming period of the second high probability state reaches a threshold value;
and a period setting means (e.g., a main control circuit 90) for setting the remaining game period of the first high probability state before the transition as the remaining game period of the second high probability state when the second high probability state control means transitions the game state to the second high probability state;
The gaming machine is characterized in that, when the second condition is satisfied, the number of stored rights is less than a predetermined number, the right management means adds to the number of stored rights so that the number of stored rights becomes the predetermined number.
また、前記本発明の第５６の遊技機では、前記期間設定手段は、移行前の前記第１高確率状態の残り遊技期間を前記第２高確率状態の残り遊技期間の残り遊技期間としてセットすると、移行前の前記第１高確率状態の残り遊技期間をクリアすることとしてもよい。 Furthermore, in the gaming machine of the 56th aspect of the present invention, the period setting means may clear the remaining play period of the first high probability state before the transition when it sets the remaining play period of the first high probability state before the transition as the remaining play period of the second high probability state.
上記第２７の課題を解決するために、本発明では、以下のような構成の第５７の遊技機を提供する。 In order to solve the above-mentioned problem No. 27, the present invention provides a 57th gaming machine having the following configuration.
通常状態（例えば、通常状態）と、前記通常状態よりも遊技者に対して特典（例えば、ＡＲＴ状態）を付与すると決定する確率が高い第１高確率状態（例えば、ＣＺ（ＡＲＴ後））と、前記第１高確率状態よりも遊技者に対して特典を付与すると決定する確率が高い第２高確率状態（例えば、特殊ＣＺ）と、を有する遊技機であって、
複数の図柄が表示された複数のリール（例えば、リール３Ｌ，３Ｃ，３Ｒ）と、
前記リールに表示された複数の図柄の一部を表示する図柄表示手段（例えば、リール表示窓４）と、
遊技者による開始操作を検出する開始操作検出手段（例えば、主制御回路９０、スタートスイッチ７９）と、
前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段（例えば、主制御回路９０、ステッピングモータ）と、
前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段（例えば、主制御回路９０）と、
前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段（例えば、主制御回路９０、ストップスイッチ基板８０）と、
前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段（例えば、主制御回路９０、ステッピングモータ）と、
遊技者に対して前記特典を付与するか否かを決定する付与決定手段（例えば、主制御回路９０）と、
前記付与決定手段が前記特典を付与すると決定すると、前記特典を付与する特典付与手段（例えば、主制御回路９０）と、
前記第１高確率状態又は前記第２高確率状態の残り遊技期間を管理する期間管理手段（例えば、主制御回路９０）と、
第１の条件を満たすと（例えば、ＡＲＴ状態が終了すると）、前記第１高確率状態に遊技状態を移行し、前記第１高確率状態中に前記期間管理手段が管理する前記残り遊技期間が閾値に達すると、前記第１高確率状態を終了する第１高確率状態制御手段（例えば、主制御回路９０）と、
第２の条件を満たすと（例えば、ランク決めＡＲＴ中の抽籤に当籤すると）、前記第１高確率状態から前記第２高確率状態に遊技状態を移行し、前記第２高確率状態中に前記期間管理手段が管理する前記残り遊技期間が閾値に達すると、前記第２高確率状態を終了する第２高確率状態制御手段（例えば、主制御回路９０）と、
前記第１高確率状態又は前記第２高確率状態中に前記特典付与手段が前記特典を付与すると、前記期間管理手段が管理する前記遊技期間を所定期間を加算する高確率状態加算手段（例えば、主制御回路９０）と、を備える
ことを特徴とする遊技機。
A gaming machine having a normal state (e.g., normal state), a first high-probability state (e.g., CZ (after ART)) in which the probability of determining that a special bonus (e.g., ART state) will be given to a player is higher than in the normal state, and a second high-probability state (e.g., special CZ) in which the probability of determining that a special bonus will be given to a player is higher than in the first high-probability state,
A plurality of reels (e.g., reels 3L, 3C, and 3R) on which a plurality of symbols are displayed;
symbol display means (for example, reel display window 4) for displaying some of the symbols displayed on the reels;
a start operation detection means (e.g., a main control circuit 90, a start switch 79) for detecting a start operation by a player;
a symbol varying means (e.g., a main control circuit 90, a stepping motor) for varying the symbols by rotating the reels in response to the detection of a start operation by the start operation detecting means;
an internal winning combination determining means (for example, a main control circuit 90) for determining an internal winning combination from among a plurality of combinations with a predetermined probability in response to the detection of a start operation by the start operation detecting means;
stop operation detection means (e.g., a main control circuit 90, a stop switch board 80) provided corresponding to the plurality of reels and detecting a stop operation for stopping each reel;
a reel stop control means (e.g., a main control circuit 90, a stepping motor) for stopping the rotation of the reels in response to the internal winning combination determined by the internal winning combination determination means and the timing at which the stopping operation is detected by the stopping operation detection means, thereby stopping the variation of the symbols displayed on the symbol display means;
a granting decision means (for example, a main control circuit 90) for deciding whether or not to grant the player the benefit;
a reward granting unit (e.g., a main control circuit 90) that grants the reward when the granting decision unit determines to grant the reward;
A period management means (for example, a main control circuit 90) for managing the remaining game period of the first high probability state or the second high probability state;
a first high-probability state control means (e.g., a main control circuit 90) that transitions the gaming state to the first high-probability state when a first condition is satisfied (e.g., when the ART state ends), and ends the first high-probability state when the remaining gaming period managed by the period management means during the first high-probability state reaches a threshold value;
a second high probability state control means (e.g., a main control circuit 90) that transitions the gaming state from the first high probability state to the second high probability state when a second condition is satisfied (e.g., when a lottery during the rank determination ART is won), and ends the second high probability state when the remaining gaming period managed by the period management means during the second high probability state reaches a threshold value;
A gaming machine characterized by comprising: a high probability state addition means (e.g., a main control circuit 90) that adds a predetermined period to the gaming period managed by the period management means when the bonus awarding means awards the bonus during the first high probability state or the second high probability state.
上記第２７の課題を解決するために、本発明では、以下のような構成の第５８の遊技機を提供する。 To solve the above-mentioned problem No. 27, the present invention provides a gaming machine No. 58 having the following configuration.
通常状態（例えば、通常状態）と、前記通常状態よりも遊技者に対して特典（例えば、ＡＲＴ状態）を付与すると決定する確率が高い第１高確率状態（例えば、ＣＺ（ＡＲＴ後））と、前記第１高確率状態よりも遊技者に対して特典を付与すると決定する確率が高い第２高確率状態（例えば、特殊ＣＺ）と、を有する遊技機であって、
複数の図柄が表示された複数のリール（例えば、リール３Ｌ，３Ｃ，３Ｒ）と、
前記リールに表示された複数の図柄の一部を表示する図柄表示手段（例えば、リール表示窓４）と、
遊技者による開始操作を検出する開始操作検出手段（例えば、主制御回路９０、スタートスイッチ７９）と、
前記開始操作検出手段による開始操作の検出に応じて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段（例えば、主制御回路９０、ステッピングモータ）と、
前記開始操作検出手段による開始操作の検出に応じて複数の役の中から所定の確率で内部当籤役を決定する内部当籤役決定手段（例えば、主制御回路９０）と、
前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段（例えば、主制御回路９０、ストップスイッチ基板８０）と、
前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたタイミングとに応じて、前記リールの回転を停止させることにより前記図柄表示手段に表示されている図柄の変動を停止させるリール停止制御手段（例えば、主制御回路９０、ステッピングモータ）と、
遊技者に対して前記特典を付与するか否かを決定する付与決定手段（例えば、主制御回路９０）と、
前記付与決定手段が前記特典を付与すると決定すると、前記特典を付与する特典付与手段（例えば、主制御回路９０）と、
第１の条件を満たすと（例えば、ＡＲＴ状態が終了すると）、前記第１高確率状態に遊技状態を移行し、前記第１高確率状態の残り遊技期間が閾値に達すると、前記第１高確率状態を終了する第１高確率状態制御手段（例えば、主制御回路９０）と、
第２の条件を満たすと（例えば、ランク決めＡＲＴ中の抽籤に当籤すると）、前記第１高確率状態から前記第２高確率状態に遊技状態を移行し、前記第２高確率状態の残り遊技期間が閾値に達すると、前記第２高確率状態を終了する第２高確率状態制御手段（例えば、主制御回路９０）と、
前記第２高確率状態制御手段が前記第２高確率状態に遊技状態を移行させると、移行前の前記第１高確率状態の残り遊技期間を前記第２高確率状態の残り遊技期間としてセットする期間設定手段（例えば、主制御回路９０）と、
前記第１高確率状態中に前記特典付与手段が前記特典を付与すると、前記第１高確率状態の残り遊技期間として所定期間を加算するとともに、前記第２高確率状態中に前記特典付与手段が前記特典を付与すると、前記第２高確率状態の残り遊技期間として前記所定期間を加算する高確率状態加算手段（例えば、主制御回路９０）と、を備え、
前記特典付与手段は、前記第２高確率状態の残り遊技期間が前記閾値に達すると、前記特典を付与し、
前記高確率状態加算手段は、前記第２高確率状態の残り遊技期間が前記閾値に達したことに応じて前記特典付与手段が前記特典を付与すると、前記第１高確率状態の残り遊技期間として所定期間を加算し、
前記第１高確率状態制御手段は、前記第２高確率状態の残り遊技期間が前記閾値に達したことに応じて前記特典付与手段が前記特典を付与すると、当該特典の付与が行われた後に、前記第１高確率状態に遊技状態を移行する
ことを特徴とする遊技機。
A gaming machine having a normal state (e.g., normal state), a first high-probability state (e.g., CZ (after ART)) in which the probability of determining that a special bonus (e.g., ART state) will be given to a player is higher than in the normal state, and a second high-probability state (e.g., special CZ) in which the probability of determining that a special bonus will be given to a player is higher than in the first high-probability state,
A plurality of reels (e.g., reels 3L, 3C, and 3R) on which a plurality of symbols are displayed;
symbol display means (for example, reel display window 4) for displaying some of the symbols displayed on the reels;
a start operation detection means (e.g., a main control circuit 90, a start switch 79) for detecting a start operation by a player;
a symbol varying means (e.g., a main control circuit 90, a stepping motor) for varying the symbols by rotating the reels in response to the detection of a start operation by the start operation detecting means;
an internal winning combination determining means (for example, a main control circuit 90) for determining an internal winning combination from among a plurality of combinations with a predetermined probability in response to the detection of a start operation by the start operation detecting means;
stop operation detection means (e.g., a main control circuit 90, a stop switch board 80) provided corresponding to the plurality of reels and detecting a stop operation for stopping each reel;
a reel stop control means (e.g., a main control circuit 90, a stepping motor) for stopping the rotation of the reels in response to the internal winning combination determined by the internal winning combination determination means and the timing at which the stopping operation is detected by the stopping operation detection means, thereby stopping the variation of the symbols displayed on the symbol display means;
a granting decision means (for example, a main control circuit 90) for deciding whether or not to grant the player the benefit;
a reward granting unit (e.g., a main control circuit 90) that grants the reward when the granting decision unit determines to grant the reward;
a first high-probability state control means (e.g., a main control circuit 90) that transitions the gaming state to the first high-probability state when a first condition is satisfied (e.g., when the ART state ends), and ends the first high-probability state when the remaining gaming period of the first high-probability state reaches a threshold value;
a second high probability state control means (e.g., a main control circuit 90) for transitioning the gaming state from the first high probability state to the second high probability state when a second condition is satisfied (e.g., when a lottery during the rank determination ART is won), and for terminating the second high probability state when the remaining gaming period of the second high probability state reaches a threshold value;
a period setting means (e.g., a main control circuit 90) for setting the remaining game period of the first high probability state before the transition as the remaining game period of the second high probability state when the second high probability state control means transitions the game state to the second high probability state;
and high-probability state addition means (e.g., a main control circuit 90) that, when the bonus awarding means awards the bonus during the first high-probability state, adds a predetermined period as the remaining play period for the first high-probability state, and, when the bonus awarding means awards the bonus during the second high-probability state, adds the predetermined period as the remaining play period for the second high-probability state,
the bonus awarding means awards the bonus when the remaining game period in the second high probability state reaches the threshold value;
When the bonus awarding means awards the bonus in response to the remaining game period of the second high probability state reaching the threshold value, the high probability state addition means adds a predetermined period as the remaining game period of the first high probability state;
The first high probability state control means transitions the gaming state to the first high probability state after the bonus is awarded by the bonus awarding means in response to the remaining gaming period in the second high probability state reaching the threshold value.
また、前記本発明の第５８の遊技機では、前記期間設定手段は、移行前の前記第１高確率状態の残り遊技期間を前記第２高確率状態の残り遊技期間の残り遊技期間としてセットすると、移行前の前記第１高確率状態の残り遊技期間をクリアすることとしてもよい。 Furthermore, in the gaming machine of the 58th aspect of the present invention, the period setting means may clear the remaining play period of the first high probability state before the transition when it sets the remaining play period of the first high probability state before the transition as the remaining play period of the second high probability state.
上記構成の本発明の第５６～第５８の遊技機によれば、特典付与の期待が高い状態中の遊技の興趣の低下を抑制することができる。 The gaming machines of the present invention, Nos. 56 to 58, configured as described above, can prevent a decline in interest in the game when expectations of receiving a bonus are high.
［第５９～第６４の遊技機］
従来、上述した構成の遊技機において、例えば内部当籤役やＡＴ遊技を決定するための抽籤テーブルがＲＯＭに記憶された遊技機が知られている（例えば、特開２００９－１２５４５９号公報参照）。
[Gaming machines No. 59 to No. 64]
Conventionally, among gaming machines having the above-described configuration, there has been known a gaming machine in which a lottery table for determining, for example, an internal winning combination or an AT game is stored in a ROM (see, for example, Japanese Patent Application Laid-Open No. 2009-125459).
ところで、従来、ＡＴ遊技の抽籤テーブルや抽籤処理プログラムは、副制御基板に設けられたＲＯＭに保存されている。しかしながら、近年、遊技機業界に特有の理由から、ＡＴ遊技の抽籤に係るテーブル及びプログラムも主制御基板に設けられたＲＯＭに記憶する必要がある。このため、規則により小容量に制限されている主制御基板のＲＯＭ容量が圧迫されることになる。 Traditionally, lottery tables and lottery processing programs for AT games have been stored in ROM installed on the sub-control board. However, in recent years, for reasons unique to the gaming machine industry, it has become necessary to store tables and programs related to AT game lotteries in ROM installed on the main control board. This puts pressure on the ROM capacity of the main control board, which is limited to a small capacity by regulation.
本発明は上記第２８の課題を解決するためになされたものであり、本発明の第２８の目的は、主制御基板側（メイン側）に設けられたＲＯＭの空き容量を増やし、ＲＯＭ容量が圧迫されることを抑制することが可能な遊技機を提供することである。 The present invention has been made to solve the twenty-eighth problem mentioned above, and the twenty-eighth object of the present invention is to provide a gaming machine that can increase the free space in the ROM provided on the main control board (main side) and prevent the ROM capacity from becoming overloaded.
上記第２８の課題を解決するために、本発明では、以下のような構成の第５９の遊技機を提供する。 In order to solve the above-mentioned problem No. 28, the present invention provides a gaming machine No. 59 having the following configuration.
遊技者にとっての有利度合を定めた設定値に関する情報（例えば、設定値の内部値「０」～「３」）を格納する設定値格納領域と、
前記設定値格納領域に格納された前記設定値に関する情報に対応する設定値の高低種別を示す高低情報を格納する高低情報格納領域と、
前記設定値格納領域に格納された前記設定値に関する情報に対応する設定値の偶数又は奇数の種別を示す偶奇情報を格納する偶奇情報格納領域と、
前記設定値格納領域に格納された前記設定値に関する情報に基づいて、前記設定値の前記高低情報及び前記偶奇情報を算出する設定値種別算出手段（例えば、設定変更確認処理のＳ１５１３）と、を備え、
前記設定値種別算出手段は、前記設定値格納領域に格納された前記設定値に関する情報に対して所定の演算を施すことにより、前記高低情報及び前記偶奇情報を算出し、該算出した前記高低情報及び前記偶奇情報をそれぞれ前記高低情報格納領域及び前記偶奇情報格納領域に格納する
ことを特徴とする遊技機。
a setting value storage area for storing information about a setting value that determines the degree of advantage for a player (for example, an internal value of the setting value "0" to "3");
a height information storage area for storing height information indicating a height type of a setting value corresponding to information about the setting value stored in the setting value storage area;
an even-odd information storage area for storing even-odd information indicating whether a setting value is even or odd, corresponding to information about the setting value stored in the setting value storage area;
a setting value type calculation means (e.g., S1513 of the setting change confirmation process) that calculates the high/low information and the even/odd information of the setting value based on information about the setting value stored in the setting value storage area,
The setting value type calculation means calculates the high/low information and the even/odd information by performing a predetermined calculation on information about the setting value stored in the setting value storage area, and stores the calculated high/low information and even/odd information in the high/low information storage area and the even/odd information storage area, respectively.
また、前記本発明の第５９の遊技機では、前記設定値種別算出手段が行う前記所定の演算は、前記設定値に関する情報を１以上の整数で除算する演算であり、
前記除算の結果として得られる、商が前記高低情報であり、余りが前記偶奇情報であるようにしてもよい。
In the gaming machine of the fifty-ninth aspect of the present invention, the predetermined calculation performed by the setting value type calculation means is a calculation of dividing information related to the setting value by an integer of 1 or more,
The quotient obtained as a result of the division may be the high/low information, and the remainder may be the even/odd information.
上記第２８の課題を解決するために、本発明では、以下のような構成の第６０の遊技機を提供する。 In order to solve the above-mentioned problem No. 28, the present invention provides a gaming machine No. 60 having the following configuration.
遊技者にとっての有利度合を定めた設定値に関する情報（例えば、設定内部値「０」～「３」）を格納する設定値格納領域と、
前記設定値格納領域に格納された前記設定値に関する情報に基づいて、前記設定値の高低種別を示す高低情報と、前記設定値の偶数又は奇数の種別を示す偶奇情報とを算出する設定値種別算出手段（例えば、設定変更確認処理のＳ１５１３）と、を備え、
前記設定値種別算出手段は、前記設定値格納領域に格納された前記設定値に関する情報に対して所定の演算を施すことにより、前記高低情報及び前記偶奇情報を算出する
ことを特徴とする遊技機。
a setting value storage area for storing information about a setting value that determines the degree of advantage for a player (for example, a setting internal value "0" to "3");
a setting value type calculation means (e.g., S1513 of the setting change confirmation process) that calculates high/low information indicating whether the setting value is high or low and even/odd information indicating whether the setting value is even or odd, based on information about the setting value stored in the setting value storage area;
The setting value type calculation means calculates the high/low information and the even/odd information by performing a predetermined calculation on information about the setting value stored in the setting value storage area.
上記第２８の課題を解決するために、本発明では、以下のような構成の第６１の遊技機を提供する。 In order to solve the above-mentioned problem No. 28, the present invention provides a gaming machine No. 61 having the following configuration.
遊技者にとっての有利度合を定めた設定値に関する情報（例えば、設定内部値「０」～「３」）を格納する設定値格納領域と、
前記設定値格納領域に格納された前記設定値に関する情報に基づいて、前記設定値の高低種別を示す高低情報と、前記設定値の偶数又は奇数の種別を示す偶奇情報とを算出する設定値種別算出手段（例えば、設定変更確認処理のＳ１５１３）と、を備え、
前記設定値種別算出手段は、前記設定値格納領域に格納された前記設定値に関する情報に対して所定の演算を施すことにより、前記高低情報及び前記偶奇情報を算出し、
前記所定の演算は、前記設定値に関する情報を２で除算する演算であり、前記除算の結果として得られる、商が前記高低情報であり、余りが前記偶奇情報である
ことを特徴とする遊技機。
a setting value storage area for storing information about a setting value that determines the degree of advantage for a player (for example, a setting internal value "0" to "3");
a setting value type calculation means (e.g., S1513 of the setting change confirmation process) that calculates high/low information indicating whether the setting value is high or low and even/odd information indicating whether the setting value is even or odd, based on information about the setting value stored in the setting value storage area;
the setting value type calculation means calculates the high/low information and the even/odd information by performing a predetermined calculation on the information about the setting value stored in the setting value storage area;
The predetermined calculation is a calculation of dividing the information relating to the set value by 2, and the quotient obtained as a result of the division is the high/low information and the remainder is the even/odd information.
上記第２８の課題を解決するために、本発明では、以下のような構成の第６２の遊技機を提供する。 To solve the above-mentioned problem No. 28, the present invention provides a gaming machine No. 62 having the following configuration.
複数の乱数値を発生可能な乱数発生回路（例えば、乱数回路１１０）と、
遊技者にとっての有利度合を定めた設定値を格納する設定値格納領域と、
前記乱数発生回路が発生させた複数の乱数値を格納する乱数値格納領域と、
抽籤に使用される複数の抽籤値群が格納された抽籤値格納領域と、
抽籤に使用される複数の抽籤選択情報が格納された抽籤選択格納領域と、
前記抽籤選択格納領域に格納された前記複数の抽籤選択情報に基づいて抽籤処理を行う抽籤手段（例えば、メインＣＰＵ１０１）と、を備え、
前記抽籤選択情報には、前記抽籤値格納領域に格納された前記複数の抽籤値群の中から抽籤に必要な抽籤値群を選択するための情報が含まれるとともに、少なくとも、前記乱数値格納領域に格納された前記複数の乱数値の中から抽籤に必要な乱数値を選択するための乱数選択情報（例えば、オフセット値）と前記抽籤処理における抽籤回数を示す抽籤回数情報（例えば、抽籤回数）とが一つの情報として構成された複合情報（例えば、複合データ）が含まれ、
前記抽籤手段は、
前記抽籤選択格納領域に格納された前記複合情報から前記乱数選択情報と前記抽籤回数情報とを分離して抽出し、
前記抽出された前記乱数選択情報に基づいて前記乱数値格納領域から所定の乱数値を選択し、
前記抽籤選択格納領域に格納された前記抽籤選択情報に基づいて前記抽籤値格納領域から所定の抽籤値群を選択し、
前記抽出された前記抽籤回数情報、前記所定の乱数値及び前記所定の抽籤値群に基づいて抽籤処理を実行する
ことを特徴とする遊技機。
A random number generating circuit (e.g., random number circuit 110) capable of generating a plurality of random number values;
a setting value storage area for storing a setting value that determines the degree of advantage for a player;
a random number storage area for storing a plurality of random numbers generated by the random number generating circuit;
a lottery value storage area in which a plurality of lottery value groups used in the lottery are stored;
a lottery selection storage area in which a plurality of pieces of lottery selection information used in the lottery are stored;
a lottery means (for example, a main CPU 101) that performs lottery processing based on the plurality of lottery selection information stored in the lottery selection storage area;
The lottery selection information includes information for selecting a lottery value group required for the lottery from the plurality of lottery value groups stored in the lottery value storage area, and also includes composite information (e.g., composite data) that is configured as a single piece of information including random number selection information (e.g., an offset value) for selecting a random number value required for the lottery from the plurality of random number values stored in the random number value storage area and lottery number information (e.g., the number of lotteries) indicating the number of lotteries in the lottery processing,
The lottery means
Separating and extracting the random number selection information and the lottery number information from the composite information stored in the lottery selection storage area;
selecting a predetermined random number from the random number storage area based on the extracted random number selection information;
selecting a predetermined lottery value group from the lottery value storage area based on the lottery selection information stored in the lottery selection storage area;
A gaming machine characterized by executing a lottery process based on the extracted lottery count information, the predetermined random number value, and the predetermined lottery value group.
また、前記本発明の第６２の遊技機では、前記乱数値格納領域は、書き換え可能な不揮発性格納領域内において、所定のアドレス範囲内（例えば、「Ｆ００９Ｈ」～「Ｆ０１６Ｈ」）に配置され、
前記所定のアドレス範囲内の先頭アドレス（例えば、「Ｆ０００Ｈ」）は、前記不揮発性格納領域の先頭アドレスから予め定められたアドレス分離れているようにしてもよい。
In the gaming machine of the present invention, the random number value storage area is located within a predetermined address range (for example, "F009H" to "F016H") in a rewritable non-volatile storage area,
The first address (for example, "F000H") within the predetermined address range may be separated from the first address of the nonvolatile storage area by a predetermined address.
上記第２８の課題を解決するために、本発明では、以下のような構成の第６３の遊技機を提供する。 To solve the above-mentioned problem No. 28, the present invention provides a gaming machine No. 63 having the following configuration.
複数の乱数値を発生可能な乱数発生回路（例えば、乱数回路１１０）と、
前記乱数発生回路が発生させた複数の乱数値を格納する乱数値格納領域と、
抽籤に使用される複数の抽籤値群が格納された抽籤値格納領域と、
抽籤に使用される複数の抽籤選択情報が格納された抽籤選択格納領域と、
前記抽籤選択格納領域に格納された前記複数の抽籤選択情報に基づいて抽籤処理を行う抽籤手段（例えば、メインＣＰＵ１０１）と、を備え、
前記抽籤選択情報には、前記抽籤値格納領域に格納された前記複数の抽籤値群の中から抽籤に必要な抽籤値群を選択するための情報が含まれるとともに、少なくとも、前記乱数値格納領域に格納された前記複数の乱数値の中から抽籤に必要な乱数値を選択するための乱数選択情報（例えば、オフセット値）と前記抽籤処理における抽籤回数を示す抽籤回数情報（例えば、抽籤回数）とが一つの情報として構成された複合情報（例えば、複合データ）が含まれ、
前記抽籤手段は、前記抽籤選択格納領域に格納された、前記抽籤選択情報、前記乱数選択情報及び前記抽籤回数情報に基づいて抽籤処理を実行する
ことを特徴とする遊技機。
A random number generating circuit (e.g., random number circuit 110) capable of generating a plurality of random number values;
a random number storage area for storing a plurality of random numbers generated by the random number generating circuit;
a lottery value storage area in which a plurality of lottery value groups used in the lottery are stored;
a lottery selection storage area in which a plurality of pieces of lottery selection information used in the lottery are stored;
a lottery means (for example, a main CPU 101) that performs lottery processing based on the plurality of lottery selection information stored in the lottery selection storage area;
The lottery selection information includes information for selecting a lottery value group required for the lottery from the plurality of lottery value groups stored in the lottery value storage area, and also includes composite information (e.g., composite data) that is configured as a single piece of information including random number selection information (e.g., an offset value) for selecting a random number value required for the lottery from the plurality of random number values stored in the random number value storage area and lottery number information (e.g., the number of lotteries) indicating the number of lotteries in the lottery processing,
The lottery means executes lottery processing based on the lottery selection information, the random number selection information, and the lottery count information stored in the lottery selection storage area.
上記第２８の課題を解決するために、本発明では、以下のような構成の第６４の遊技機を提供する。 To solve the above-mentioned problem No. 28, the present invention provides a gaming machine No. 64 having the following configuration.
複数の乱数値を発生可能な乱数発生回路（例えば、乱数回路１１０）と、
前記乱数発生回路が発生させた複数の乱数値を格納する乱数値格納領域と、
抽籤に使用される複数の抽籤値群が格納された抽籤値格納領域と、
抽籤に使用される複数の抽籤選択情報が格納された抽籤選択格納領域と、
前記抽籤選択格納領域に格納された前記複数の抽籤選択情報に基づいて出玉抽籤処理を行う出玉抽籤手段（例えば、メインＣＰＵ１０１）と、
遊技開始時に抽籤により内部当籤役を決定する内部当籤役決定手段（例えば、内部抽籤処理）と、を備え、
前記乱数値格納領域には、前記内部当籤役決定手段による抽籤で使用される第１の乱数値と、前記出玉抽籤手段による前記出玉抽籤処理で使用可能な複数の第２の乱数値とが別個に格納され、
前記抽籤選択情報には、前記抽籤値格納領域に格納された前記複数の抽籤値群の中から前記出玉抽籤処理で必要な抽籤値群を選択するための情報が含まれるとともに、少なくとも、前記乱数値格納領域に格納された前記複数の第２の乱数値の中から前記出玉抽籤処理で必要な所定の第２の乱数値を選択するための乱数選択情報（例えば、オフセット値）と前記出玉抽籤処理における抽籤回数を示す抽籤回数情報（例えば、抽籤回数）とが一つの情報として構成された複合情報（例えば、複合データ）が含まれ、
前記出玉抽籤手段は、前記抽籤選択格納領域に格納された、前記抽籤選択情報、前記乱数選択情報及び前記抽籤回数情報に基づいて抽籤処理を実行する
ことを特徴とする遊技機。
A random number generating circuit (e.g., random number circuit 110) capable of generating a plurality of random number values;
a random number storage area for storing a plurality of random numbers generated by the random number generating circuit;
a lottery value storage area in which a plurality of lottery value groups used in the lottery are stored;
a lottery selection storage area in which a plurality of pieces of lottery selection information used in the lottery are stored;
A ball-out lottery determination means (for example, the main CPU 101) that performs a ball-out lottery process based on the plurality of lottery selection information stored in the lottery selection storage area;
An internal winning combination determining means (for example, an internal lottery process) for determining an internal winning combination by lottery at the start of a game,
The random number storage area stores a first random number used in the lottery by the internal winning combination determining means and a plurality of second random number values usable in the ball payout lottery process by the ball payout lottery means,
The lottery selection information includes information for selecting a lottery value group required in the ball output lottery processing from the plurality of lottery value groups stored in the lottery value storage area, and also includes composite information (e.g., composite data) that is configured as a single piece of information including random number selection information (e.g., an offset value) for selecting a predetermined second random number value required in the ball output lottery processing from the plurality of second random number values stored in the random number value storage area and lottery number information (e.g., the number of lotteries) indicating the number of lotteries in the ball output lottery processing,
The payout lottery means executes lottery processing based on the lottery selection information, the random number selection information, and the number of lotteries information stored in the lottery selection storage area.
上記構成の本発明の第５９～第６４の遊技機によれば、メイン側に設けられたＲＯＭの空き容量を増やし、ＲＯＭ容量が圧迫されることを抑制することができる。 The gaming machines of the present invention Nos. 59 to 64 configured as described above increase the free space in the ROM provided on the main side, preventing ROM capacity from being overwhelmed.
［第６５～第６７の遊技機］
従来、上述した構成の遊技機において、遊技機に設けられた設定キーを操作することにより、設定値（例えば１～６）を７セグＬＥＤ（Light Emitting Diode）で表示する遊技機が知られている（例えば、特開２０１３－０４２８７０号公報参照）。
[65th to 67th gaming machines]
Conventionally, in a gaming machine having the above-described configuration, a gaming machine is known in which a setting value (e.g., 1 to 6) is displayed on a 7-segment LED (Light Emitting Diode) by operating a setting key provided on the gaming machine (see, for example, JP 2013-042870 A).
ところで、従来、ＡＴ遊技の抽籤テーブルや抽籤処理プログラムは、副制御基板に設けられたＲＯＭに保存されている。しかしながら、近年、遊技機業界に特有の理由から、ＡＴ遊技の抽籤に係るテーブル及びプログラムも主制御基板に設けられたＲＯＭに記憶する必要がある。このため、規則により小容量に制限されている主制御基板のＲＯＭ容量が圧迫されることになる。 Traditionally, lottery tables and lottery processing programs for AT games have been stored in ROM installed on the sub-control board. However, in recent years, for reasons unique to the gaming machine industry, it has become necessary to store tables and programs related to AT game lotteries in ROM installed on the main control board. This puts pressure on the ROM capacity of the main control board, which is limited to a small capacity by regulation.
本発明は上記第２９の課題を解決するためになされたものであり、本発明の第２９の目的は、主制御基板側（メイン側）に設けられたＲＯＭの空き容量を増やし、ＲＯＭ容量が圧迫されることを抑制することが可能な遊技機を提供することである。 The present invention has been made to solve the twenty-ninth problem mentioned above, and the twenty-ninth object of the present invention is to provide a gaming machine that can increase the free space in the ROM provided on the main control board (main side) and prevent the ROM capacity from becoming overloaded.
上記第２９の課題を解決するために、本発明では、以下のような構成の第６５の遊技機を提供する。 To solve the above-mentioned problem No. 29, the present invention provides a gaming machine No. 65 having the following configuration.
遊技者にとっての有利度合を定めた設定値に関する情報（例えば、設定値の内部値「０」～「３」）を格納する設定値格納領域と、
表示器（例えば、７セグＬＥＤ）と、
前記設定値格納領域に格納された前記設定値に関する情報に対応する設定値（例えば、設定値「１」，「２」，「５」，「６」）を前記表示器に表示するための表示データを生成する設定値表示手段（例えば、設定値７セグ表示処理）と、を備え、
前記設定値格納領域に格納される前記設定値に関する情報としては、０以上の所定の整数範囲内において、該所定の整数範囲内の最小整数値及び最大整数値を含む所定数の整数が設定され、
前記表示器に表示される前記設定値としては、１以上の特定の整数範囲内において該特定の整数範囲内の最小整数値及び最大整数値を含む前記所定数の整数が設定され、
前記設定値表示手段は、前記設定値格納領域に格納された前記設定値に関する情報に対して特定の演算を施して、当該設定値に関する情報を対応する設定値に変換し、該変換された設定値の表示データを生成する
ことを特徴とする遊技機。
a setting value storage area for storing information about a setting value that determines the degree of advantage for a player (for example, an internal value of the setting value "0" to "3");
A display (e.g., a 7-segment LED),
a setting value display means (e.g., a setting value 7-segment display process) that generates display data for displaying, on the display device, setting values (e.g., setting values "1", "2", "5", "6") corresponding to information about the setting values stored in the setting value storage area,
As information about the setting value stored in the setting value storage area, a predetermined number of integers including a minimum integer value and a maximum integer value within a predetermined integer range of 0 or more are set,
As the setting value to be displayed on the display, the predetermined number of integers is set within a specific integer range of 1 or more, the predetermined number including a minimum integer value and a maximum integer value within the specific integer range,
The setting value display means performs a specific calculation on the information about the setting value stored in the setting value storage area, converts the information about the setting value into a corresponding setting value, and generates display data for the converted setting value.
また、前記本発明の第６５の遊技機では、前記設定値表示手段は、前記特定の演算において、前記設定値格納領域に格納された前記設定値に関する情報に対して所定のビットセット処理を施し、該所定のビットセット処理が施された前記設定値に関する情報を、該所定のビットセット処理が施される前の前記設定値に関する情報に加算して対応する設定値を生成するようにしてもよい。 Furthermore, in the gaming machine of the 65th aspect of the present invention, the setting value display means may, in the specific calculation, perform a predetermined bit set process on information relating to the setting value stored in the setting value storage area, and add the information relating to the setting value that has undergone the predetermined bit set process to information relating to the setting value before the predetermined bit set process is performed to generate a corresponding setting value.
上記第２９の課題を解決するために、本発明では、以下のような構成の第６６の遊技機を提供する。 To solve the above-mentioned problem No. 29, the present invention provides a gaming machine No. 66 having the following configuration.
遊技者にとっての有利度合を定めた設定値に関する情報（例えば、設定値の内部値「０」～「３」）を格納する設定値格納領域と、
表示器（例えば、７セグＬＥＤ）と、
前記設定値格納領域に格納された前記設定値に関する情報を前記表示器に表示される設定値（例えば、設定値「１」，「２」，「５」，「６」）に変換する設定値変換手段（例えば、設定値７セグ表示処理のＳ１５２１，Ｓ１５２２）と、を備え、
前記設定値格納領域に格納される前記設定値に関する情報としては、０以上の所定の整数範囲内において、該所定の整数範囲内の最小整数値及び最大整数値を含む所定数の整数が設定され、
前記表示器に表示される前記設定値としては、１以上の特定の整数範囲内において該特定の整数範囲内の最小整数値及び最大整数値を含む前記所定数の整数が設定され、
前記設定値変換手段は、前記設定値格納領域に格納された前記設定値に関する情報に対して特定の演算を施して、当該設定値に関する情報を対応する設定値に変換し、
前記所定の整数範囲は、前記特定の整数範囲より小さい
ことを特徴とする遊技機。
a setting value storage area for storing information about a setting value that determines the degree of advantage for a player (for example, an internal value of the setting value "0" to "3");
A display (e.g., a 7-segment LED),
a setting value conversion means (e.g., S1521, S1522 of the setting value 7-segment display processing) for converting information about the setting value stored in the setting value storage area into a setting value to be displayed on the display (e.g., setting values "1", "2", "5", "6");
As information about the setting value stored in the setting value storage area, a predetermined number of integers including a minimum integer value and a maximum integer value within a predetermined integer range of 0 or more are set,
As the setting value to be displayed on the display, the predetermined number of integers is set within a specific integer range of 1 or more, the predetermined number including a minimum integer value and a maximum integer value within the specific integer range,
the setting value conversion means performs a specific operation on the information about the setting value stored in the setting value storage area to convert the information about the setting value into a corresponding setting value;
The predetermined integer range is smaller than the specific integer range.
上記第２９の課題を解決するために、本発明では、以下のような構成の第６７の遊技機を提供する。 To solve the above-mentioned problem No. 29, the present invention provides a gaming machine No. 67 having the following configuration.
遊技者にとっての有利度合を定めた設定値に関する情報（例えば、設定値の内部値「０」～「３」）を格納する設定値格納領域と、
表示器（例えば、７セグＬＥＤ）と、
前記設定値格納領域に格納された前記設定値に関する情報に対応する設定値（例えば、設定値「１」，「２」，「５」，「６」）を前記表示器に表示するための表示データを生成する設定値表示手段（例えば、設定値７セグ表示処理）と、を備え、
前記設定値格納領域に格納される前記設定値に関する情報としては、０以上の所定の整数範囲内において、該所定の整数範囲内の最小整数値及び最大整数値を含む所定数の整数が設定され、
前記表示器に表示される前記設定値としては、１以上の特定の整数範囲内において該特定の整数範囲内の最小整数値及び最大整数値を含む前記所定数の整数が設定され、
前記設定値表示手段は、前記設定値格納領域に格納された前記設定値に関する情報に対して特定の演算を施して、当該設定値に関する情報を対応する設定値に変換し、該変換された設定値の表示データを生成し、
前記設定値表示手段は、前記特定の演算において、前記設定値格納領域に格納された前記設定値に関する情報に対して所定のビットセット処理を施し、該所定のビットセット処理が施された前記設定値に関する情報を、該所定のビットセット処理が施される前の前記設定値に関する情報に加算して対応する設定値を生成し、
前記設定値に関する情報及び前記設定値はともに、８ビットのデータで構成され、
前記設定値表示手段は、前記所定のビットセット処理において、前記設定値格納領域に格納された前記設定値に関する情報のデータのビット０に１をセットする
ことを特徴とする遊技機。
a setting value storage area for storing information about a setting value that determines the degree of advantage for a player (for example, an internal value of the setting value "0" to "3");
A display (e.g., a 7-segment LED),
a setting value display means (e.g., a setting value 7-segment display process) that generates display data for displaying, on the display device, setting values (e.g., setting values "1", "2", "5", "6") corresponding to information about the setting values stored in the setting value storage area,
As information about the setting value stored in the setting value storage area, a predetermined number of integers including a minimum integer value and a maximum integer value within a predetermined integer range of 0 or more are set,
As the setting value to be displayed on the display, the predetermined number of integers is set within a specific integer range of 1 or more, the predetermined number including a minimum integer value and a maximum integer value within the specific integer range,
the setting value display means performs a specific calculation on the information about the setting value stored in the setting value storage area to convert the information about the setting value into a corresponding setting value, and generates display data for the converted setting value;
the setting value display means, in the specific calculation, performs a predetermined bit set process on information relating to the setting value stored in the setting value storage area, and adds the information relating to the setting value on which the predetermined bit set process has been performed to information relating to the setting value before the predetermined bit set process has been performed to generate a corresponding setting value;
the setting value and the information about the setting value are both composed of 8-bit data,
The gaming machine is characterized in that the setting value display means sets bit 0 of data regarding the setting value stored in the setting value storage area to 1 in the predetermined bit set process.
上記構成の本発明の第６５～第６７の遊技機によれば、メイン側に設けられたＲＯＭの空き容量を増やし、ＲＯＭ容量が圧迫されることを抑制することができる。 The gaming machines 65 to 67 of the present invention, configured as described above, increase the free space in the ROM provided on the main side, preventing ROM capacity from being overwhelmed.
［第６８～第７０の遊技機］
従来、上述した構成の遊技機において、停止操作によって停止表示された図柄のコードナンバーが主制御回路から副制御回路へ送信されると、サブＣＰＵは、図柄番号変換テーブルを参照して、各図柄のコードナンバーを図柄番号に変換し、この図柄番号の組合せから図柄組合せテーブルに基づいて役情報番号を検出し、内部当籤役を判別する遊技機が知られている（例えば、特開２００４－２５４７１８号公報参照）。
[Gaming machines No. 68 to No. 70]
In a conventional gaming machine having the above-described configuration, when the code number of the symbol displayed in a stopped state by the stop operation is transmitted from the main control circuit to the sub-control circuit, the sub-CPU refers to a symbol number conversion table to convert the code number of each symbol into a symbol number, and from the combination of these symbol numbers, detects a role information number based on the symbol combination table, thereby determining the internal winning role (see, for example, JP 2004-254718 A).
特開２００４－２５４７１８号公報で開示されている当籤役の変換処理や成立役の検出処理は、ＲＯＭの容量制限が無い副制御回路で行われている。しかしながら、例えば、当籤役の変換処理や成立役の検出処理などは、通常、ループ処理で構成されるので、これらの処理を、規則によりＲＯＭ容量が小容量に制限されている主制御回路で実行すると、主制御側のＲＯＭ容量が圧迫されることになる。 The winning combination conversion process and combination combination detection process disclosed in JP 2004-254718 A are performed by a sub-control circuit, which has no ROM capacity limitations. However, because the winning combination conversion process and combination combination detection process, for example, are typically implemented as loop processes, executing these processes in the main control circuit, which is limited by regulations to a small ROM capacity, would put pressure on the ROM capacity on the main control side.
本発明は上記第３０の課題を解決するためになされたものであり、本発明の第３０の目的は、例えば、当籤役の変換処理や成立役の検出処理などのループ処理を必要とする処理を主制御基板側（メイン側）で行っても、メイン側のＲＯＭ容量の圧迫を抑制することが可能な遊技機を提供することである。 The present invention has been made to solve the thirtieth problem mentioned above, and the thirtieth object of the present invention is to provide a gaming machine that can reduce the burden on the ROM capacity on the main control board (main side) even if processes that require loop processing, such as the process of converting winning combinations and the process of detecting completed combinations, are performed on the main control board (main side).
上記第３０の課題を解決するために、本発明では、以下のような構成の第６８の遊技機を提供する。 To solve the above-mentioned problem No. 30, the present invention provides a gaming machine No. 68 having the following configuration.
アキュームレータ（例えば、Ａレジスタ）と、
第１ペアレジスタ（例えば、ＨＬレジスタ）と、
第２ペアレジスタ（例えば、ＢＣレジスタ）と、
所定の確率で内部当籤役を決定する内部当籤役決定手段（例えば、内部抽籤処理）と、
所定の条件が成立しているときに、前記内部当籤役決定手段により決定された前記内部当籤役に関する情報を、特定の内部当籤役に関する情報に変換可能にする内部当籤役変換手段（例えば、図柄設定処理のＳ２０３３～Ｓ２０３７）と、
前記特定の内部当籤役への変換対象となる所定の内部当籤役に関する情報が格納された特定情報格納領域（例えば、ボーナス作動中小役当籤番号変換テーブル）と、を備え、
前記内部当籤役変換手段は、
前記内部当籤役決定手段により決定された前記内部当籤役に関する情報を前記アキュームレータにセットし、
前記特定情報格納領域の先頭アドレスの情報を前記第１ペアレジスタにセットし、
前記特定情報格納領域のバイト数を前記第２ペアレジスタにセットし、
前記アキュームレータ、前記第１ペアレジスタ及び前記第２ペアレジスタへのデータのセット処理の終了後、所定のブロックサーチ命令（例えば、ＣＰＩＲ命令）を実行することにより、前記内部当籤役決定手段により決定された前記内部当籤役が前記所定の内部当籤役であるか否かを検出する
ことを特徴とする遊技機。
an accumulator (e.g., the A register);
a first pair of registers (e.g., HL registers);
a second pair of registers (e.g., BC registers);
An internal winning combination determining means (for example, an internal lottery process) for determining an internal winning combination with a predetermined probability;
An internal winning combination conversion means (for example, S2033 to S2037 of the symbol setting process) that converts information about the internal winning combination determined by the internal winning combination determination means into information about a specific internal winning combination when a predetermined condition is met;
A specific information storage area (for example, a bonus activation small role winning number conversion table) in which information about a predetermined internal winning role that is to be converted into the specific internal winning role is stored,
The internal winning combination conversion means
setting information about the internal winning combination determined by the internal winning combination determining means in the accumulator;
setting information of the start address of the specific information storage area in the first pair of registers;
the number of bytes of the specific information storage area is set in the second pair of registers;
After the data setting process to the accumulator, the first pair register and the second pair register is completed, a predetermined block search command (e.g., a CPIR command) is executed to detect whether the internal winning combination determined by the internal winning combination determination means is the predetermined internal winning combination.
上記第３０の課題を解決するために、本発明では、以下のような構成の第６９の遊技機を提供する。 In order to solve the above-mentioned problem No. 30, the present invention provides a gaming machine No. 69 having the following configuration.
アキュームレータ（例えば、Ａレジスタ）と、
第１ペアレジスタ（例えば、ＨＬレジスタ）と、
第２ペアレジスタ（例えば、ＢＣレジスタ）と、
所定の確率で内部当籤役を決定する内部当籤役決定手段（例えば、内部抽籤処理）と、
遊技者にとって有利な特別遊技（例えば、ボーナス）が作動中であるときに、前記内部当籤役決定手段により決定された前記内部当籤役に関する情報を、特定の内部当籤役に関する情報に変換可能にする内部当籤役変換手段（例えば、図柄設定処理のＳ２０３３～Ｓ２０３７）と、
前記特定の内部当籤役への変換対象となる所定の内部当籤役に関する情報が格納された特定情報格納領域（例えば、ボーナス作動中小役当籤番号変換テーブル）と、を備え、
前記内部当籤役変換手段は、
前記内部当籤役決定手段により決定された前記内部当籤役に関する情報を前記アキュームレータにセットし、
前記特定情報格納領域の先頭アドレスの情報を前記第１ペアレジスタにセットし、
前記特定情報格納領域のバイト数を前記第２ペアレジスタにセットし、
前記アキュームレータ、前記第１ペアレジスタ及び前記第２ペアレジスタへのデータのセット処理の終了後、所定のブロックサーチ命令（例えば、ＣＰＩＲ命令）を実行することにより、前記内部当籤役決定手段により決定された前記内部当籤役が前記所定の内部当籤役であるか否かを検出する
ことを特徴とする遊技機。
an accumulator (e.g., the A register);
a first pair of registers (e.g., HL registers);
a second pair of registers (e.g., BC registers);
An internal winning combination determining means (for example, an internal lottery process) for determining an internal winning combination with a predetermined probability;
an internal winning combination conversion means (for example, S2033 to S2037 of the symbol setting process) that converts information about the internal winning combination determined by the internal winning combination determination means into information about a specific internal winning combination when a special game (for example, a bonus) advantageous to a player is in operation;
A specific information storage area (for example, a bonus activation small role winning number conversion table) in which information about a predetermined internal winning role that is to be converted into the specific internal winning role is stored,
The internal winning combination conversion means
setting information about the internal winning combination determined by the internal winning combination determining means in the accumulator;
setting information of the start address of the specific information storage area in the first pair of registers;
the number of bytes of the specific information storage area is set in the second pair of registers;
After the data setting process to the accumulator, the first pair register and the second pair register is completed, a predetermined block search command (e.g., a CPIR command) is executed to detect whether the internal winning combination determined by the internal winning combination determination means is the predetermined internal winning combination.
上記第３０の課題を解決するために、本発明では、以下のような構成の第７０の遊技機を提供する。 To solve the 30th problem above, the present invention provides a 70th gaming machine having the following configuration.
アキュームレータ（例えば、Ａレジスタ）と、
第１ペアレジスタ（例えば、ＨＬレジスタ）と、
第２ペアレジスタ（例えば、ＢＣレジスタ）と、
所定の確率で内部当籤役を決定する内部当籤役決定手段（例えば、内部抽籤処理）と、
所定の条件が成立しているときに、前記内部当籤役決定手段により決定された前記内部当籤役に係る当籤番号を、特定の内部当籤役に係る当籤番号に変換可能にする内部当籤役変換手段（例えば、図柄設定処理のＳ２０３３～Ｓ２０３７）と、
前記特定の内部当籤役への変換対象となる所定の内部当籤役に係る当籤番号が格納された特定当籤番号格納領域（例えば、ボーナス作動中小役当籤番号変換テーブル）と、を備え、
前記内部当籤役変換手段は、
前記内部当籤役決定手段により決定された前記内部当籤役に係る当籤番号を前記アキュームレータにセットし、
前記特定当籤番号格納領域の先頭アドレスの情報を前記第１ペアレジスタにセットし、
前記特定当籤番号格納領域のバイト数を前記第２ペアレジスタにセットし、
前記アキュームレータ、前記第１ペアレジスタ及び前記第２ペアレジスタへのデータのセット処理の終了後、所定のブロックサーチ命令（例えば、ＣＰＩＲ命令）を実行することにより、前記内部当籤役決定手段により決定された前記内部当籤役が前記所定の内部当籤役であるか否かを検出する
ことを特徴とする遊技機。
an accumulator (e.g., the A register);
a first pair of registers (e.g., HL registers);
a second pair of registers (e.g., BC registers);
An internal winning combination determining means (for example, an internal lottery process) for determining an internal winning combination with a predetermined probability;
When a predetermined condition is established, an internal winning combination conversion means (for example, S2033 to S2037 of the symbol setting process) that can convert the winning number related to the internal winning combination determined by the internal winning combination determination means into a winning number related to a specific internal winning combination;
A specific winning number storage area (for example, a bonus activation small win number conversion table) in which a winning number relating to a predetermined internal winning combination that is to be converted into the specific internal winning combination is stored.
The internal winning combination conversion means
setting a winning number relating to the internal winning combination determined by the internal winning combination determining means in the accumulator;
Set the information of the top address of the specific winning number storage area in the first pair register,
Set the number of bytes of the specific lottery number storage area in the second pair of registers;
After the data setting process to the accumulator, the first pair register and the second pair register is completed, a predetermined block search command (e.g., a CPIR command) is executed to detect whether the internal winning combination determined by the internal winning combination determination means is the predetermined internal winning combination.
上記構成の本発明の第６８～第７０の遊技機によれば、例えば、当籤役の変換処理や成立役の検出処理などのループ処理を必要とする処理をメイン側で行っても、メイン側のＲＯＭ容量の圧迫を抑制することができる。 With the gaming machines of the present invention Nos. 68 to 70 configured as described above, even if processes requiring loop processing, such as the process of converting winning combinations or the process of detecting combinations, are performed on the main side, it is possible to reduce pressure on the ROM capacity on the main side.
［第７１～第７３の遊技機］
従来、上述した構成の遊技機において、遊技機に関する試験を行うための試験端子基板が図柄制御基板（主制御基板）に接続された遊技機が知られている（例えば、特開２００３－１４４６３０号公報参照）。
[71st to 73rd gaming machines]
Conventionally, in gaming machines of the above-described configuration, a gaming machine in which a test terminal board for testing the gaming machine is connected to a pattern control board (main control board) has been known (see, for example, JP 2003-144630 A).
ところで、従来、遊技機を試験するための試験装置に接続される試験端子基板は、主制御基板に接続される試験端子基板と、副制御基板に接続される試験端子基板とで構成されている。しかしながら、近年、試験仕様の変更により、副制御基板に接続されていた試験端子基板も主制御基板に接続して、遊技機の試験を行うようになった。この場合、試験関連の処理を主制御基板側で行うことになるので、規則により小容量に制限されている主制御基板のＲＯＭ容量が圧迫されることになる。 Conventionally, test terminal boards connected to testing equipment for gaming machines consisted of a test terminal board connected to the main control board and a test terminal board connected to the sub-control board. However, in recent years, due to changes in test specifications, gaming machines are now tested by connecting the test terminal boards that were previously connected to the sub-control board to the main control board. In this case, test-related processing is carried out on the main control board, which puts pressure on the ROM capacity of the main control board, which is limited to a small capacity by regulation.
本発明は上記第３１の課題を解決するためになされたものであり、本発明の第３１の目的は、主制御基板側（メイン側）に設けられたＲＯＭの空き容量を増やし、ＲＯＭ容量が圧迫されることを抑制することが可能な遊技機を提供することである。 The present invention has been made to solve the thirty-first problem mentioned above, and the thirty-first object of the present invention is to provide a gaming machine that can increase the free space in the ROM provided on the main control board (main side) and prevent ROM capacity from becoming overloaded.
上記第３１の課題を解決するために、本発明では、以下のような構成の第７１の遊技機を提供する。 In order to solve the above-mentioned problem No. 31, the present invention provides a gaming machine No. 71 having the following configuration.
第１のレジスタ（例えば、Ｃレジスタ）と、
第２のレジスタ（例えば、Ｂレジスタ）と、
ペアレジスタ（例えば、ＨＬレジスタ）と、
１以上の出力ポートを使用して、各出力ポートから対応する信号を出力する信号出力手段（例えば、試験信号出力処理）と、
前記信号出力手段から信号を出力するための出力データが格納された出力データ格納領域（例えば、規定外出力ポート格納領域）と、を備え、
前記信号出力手段は、
最初に信号が出力される前記出力ポートのポート番号を前記第１のレジスタにセットし、
使用する前記出力ポートの数を前記第２のレジスタにセットし、
前記出力データ格納領域の先頭アドレスを前記ペアレジスタにセットし、
前記第１のレジスタ、前記第２のレジスタ及び前記ペアレジスタへのデータのセット処理の終了後、所定の連続出力命令（例えば、ＯＴＩＣＲ命令）を実行することにより、各出力ポートに対応する信号を連続して出力する
ことを特徴とする遊技機。
a first register (e.g., the C register);
a second register (e.g., the B register);
A pair of registers (e.g., HL registers),
signal output means (e.g., test signal output processing) for outputting a corresponding signal from each output port using one or more output ports;
an output data storage area (for example, a non-standard output port storage area) in which output data for outputting a signal from the signal output means is stored,
The signal output means
setting the port number of the output port from which a signal is first output in the first register;
setting the number of output ports to be used in the second register;
A start address of the output data storage area is set in the pair register;
A gaming machine characterized in that, after the data setting process to the first register, the second register, and the pair register is completed, a predetermined continuous output command (e.g., an OTICR command) is executed to continuously output signals corresponding to each output port.
上記第３１の課題を解決するために、本発明では、以下のような構成の第７２の遊技機を提供する。 To solve the above-mentioned problem No. 31, the present invention provides a gaming machine No. 72 having the following configuration.
第１のレジスタ（例えば、Ｃレジスタ）と、
第２のレジスタ（例えば、Ｂレジスタ）と、
ペアレジスタ（例えば、ＨＬレジスタ）と、
１以上の出力ポートを使用して、各出力ポートから対応する信号を出力する信号出力手段（例えば、試験信号出力処理）と、
前記信号出力手段から信号を出力するための出力データが格納された出力データ格納領域（例えば、規定外出力ポート格納領域）と、を備え、
前記信号出力手段は、
最初に信号が出力される前記出力ポートのポート番号を前記第１のレジスタにセットし、
使用する前記出力ポートの数を前記第２のレジスタにセットし、
前記出力データ格納領域の先頭アドレスを前記ペアレジスタにセットし、
前記第１のレジスタ、前記第２のレジスタ及び前記ペアレジスタへのデータのセット処理の終了後、所定の連続出力命令（例えば、ＯＴＩＣＲ命令）を実行することにより、各出力ポートに対応する信号を連続して出力し、
前記信号出力手段から出力される信号が、外部の試験機に出力される試験信号であり、出力ポート毎に出力される試験信号の種別が異なる
ことを特徴とする遊技機。
a first register (e.g., the C register);
a second register (e.g., the B register);
A pair of registers (e.g., HL registers),
signal output means (e.g., test signal output processing) for outputting a corresponding signal from each output port using one or more output ports;
an output data storage area (for example, a non-standard output port storage area) in which output data for outputting a signal from the signal output means is stored,
The signal output means
setting the port number of the output port from which a signal is first output in the first register;
setting the number of output ports to be used in the second register;
A start address of the output data storage area is set in the pair register;
After the data setting process to the first register, the second register, and the paired register is completed, a predetermined continuous output instruction (e.g., an OTICR instruction) is executed to continuously output signals corresponding to each output port;
A gaming machine characterized in that the signal output from the signal output means is a test signal output to an external testing machine, and the type of test signal output varies depending on the output port.
上記第３１の課題を解決するために、本発明では、以下のような構成の第７３の遊技機を提供する。 To solve the above-mentioned problem No. 31, the present invention provides a gaming machine No. 73 having the following configuration.
第１のレジスタ（例えば、Ｃレジスタ）と、
第２のレジスタ（例えば、Ｂレジスタ）と、
ペアレジスタ（例えば、ＨＬレジスタ）と、
１以上の出力ポートを使用して、各出力ポートから対応する信号を出力する信号出力手段（例えば、試験信号出力処理）と、
前記信号出力手段から信号を出力するための出力データが格納された出力データ格納領域（例えば、規定外出力ポート格納領域）と、を備え、
前記信号出力手段は、
最初に信号が出力される前記出力ポートのポート番号を前記第１のレジスタにセットし、
使用する前記出力ポートの数を前記第２のレジスタにセットし、
前記出力データ格納領域の先頭アドレスを前記ペアレジスタにセットし、
前記第１のレジスタ、前記第２のレジスタ及び前記ペアレジスタへのデータのセット処理の終了後、所定の連続出力命令（例えば、ＯＴＩＣＲ命令）を実行することにより、各出力ポートに対応する信号を連続して出力し、
前記所定の連続出力命令では、
前記ペアレジスタにセットされているアドレスに格納されているデータを前記第１のレジスタにセットされているポート番号の出力ポートにセットする第１の処理、
前記第１の処理後、前記第２のレジスタにセットされている前記出力ポートの数を１減算し、前記第１のレジスタにセットされているポート番号の値を１加算し、前記ペアレジスタにセットされているアドレスの値を１加算する第２の処理、及び、
前記第２の処理後、前記第１のレジスタにセットされているポート番号の値が０であるか否かを判定し、ポート番号の値が０である場合には処理を終了し、ポート番号の値が０以外である場合には、前記第１の処理以降の処理を繰り返す第３の処理が、一括して実行される
ことを特徴とする遊技機。
a first register (e.g., the C register);
a second register (e.g., the B register);
A pair of registers (e.g., HL registers),
signal output means (e.g., test signal output processing) for outputting a corresponding signal from each output port using one or more output ports;
an output data storage area (for example, a non-standard output port storage area) in which output data for outputting a signal from the signal output means is stored,
The signal output means
setting the port number of the output port from which a signal is first output in the first register;
setting the number of output ports to be used in the second register;
A start address of the output data storage area is set in the pair register;
After the data setting process to the first register, the second register, and the paired register is completed, a predetermined continuous output instruction (e.g., an OTICR instruction) is executed to continuously output signals corresponding to each output port;
In the predetermined continuous output command,
a first process of setting data stored at an address set in the pair register to an output port of a port number set in the first register;
a second process of subtracting 1 from the number of output ports set in the second register, adding 1 to the value of the port number set in the first register, and adding 1 to the value of the address set in the pair register after the first process; and
a third process for repeating the first process and subsequent processes, which is executed in a lump, after the second process, by determining whether the value of the port number set in the first register is 0 or not, and terminating the process if the value of the port number is 0, and repeating the first process and subsequent processes if the value of the port number is other than 0.
上記構成の本発明の第７１～第７３の遊技機によれば、メイン側に設けられたＲＯＭの空き容量を増やし、ＲＯＭ容量が圧迫されることを抑制することができる。 The gaming machines 71 to 73 of the present invention configured as described above increase the free space in the ROM provided on the main side, preventing ROM capacity from being overwhelmed.
［第７４～第７６の遊技機］
従来、上述した構成の遊技機において、遊技の進行を遅延（一時的に停止）させるフリーズ（遊技ロック）の待機期間で所定の抽籤結果が得られ、有効ラインに所定の図柄組合せが停止された場合に、フリーズの予約条件に基づいて、フリーズを実行する遊技機が知られている（例えば、特開２０１５－００３１８６号公報参照）。
[74th to 76th gaming machines]
Conventionally, in gaming machines with the above-described configuration, when a predetermined lottery result is obtained during the waiting period for a freeze (game lock) that delays (temporarily stops) the progress of the game and a predetermined pattern combination stops on an active line, a gaming machine is known that executes a freeze based on the reservation conditions for the freeze (see, for example, JP 2015-003186 A).
ところで、近年の遊技機では、遊技ロックを用いた演出が盛んに行われ、この遊技ロックの抽籤テーブルや抽籤処理プログラムは、主制御基板に設けられたＲＯＭに保存されている。しかしながら、主制御基板のＲＯＭ容量は規則により小容量に制限されているので、遊技ロックの抽籤に係るテーブル及びプログラムにより、主制御基板のＲＯＭ容量が圧迫される可能性がある。 Incidentally, in recent gaming machines, effects that use game locks have become popular, and the lottery tables and lottery processing programs for these game locks are stored in ROM installed on the main control board. However, because regulations limit the ROM capacity of the main control board to a small capacity, there is a possibility that the tables and programs related to the game lock lottery will put a strain on the ROM capacity of the main control board.
本発明は上記第３２の課題を解決するためになされたものであり、本発明の第３２の目的は、遊技ロック機能を備えた遊技機において、主制御基板側（メイン側）に設けられたＲＯＭの空き容量を増やし、遊技ロックの抽籤に係るテーブル及びプログラムによるＲＯＭ容量の圧迫を抑制することである。 The present invention has been made to solve the thirty-second problem mentioned above, and the thirty-second object of the present invention is to increase the free space in the ROM provided on the main control board (main side) in gaming machines equipped with a game lock function, and to reduce the pressure on ROM capacity caused by tables and programs related to the game lock lottery.
上記第３２の課題を解決するために、本発明では、以下のような構成の第７４の遊技機を提供する。 In order to solve the above-mentioned problem No. 32, the present invention provides a gaming machine No. 74 having the following configuration.
第１のレジスタ（例えば、Ａレジスタ）と、
第２のレジスタ（例えば、Ｅレジスタ）と、
ペアレジスタ（例えば、ＨＬレジスタ）と、
遊技の進行を一時的に停止する遊技ロックを実行するロック実行手段（例えば、遊技ロック設定処理）と、
判定フラグ（例えば、遊技ロック判定フラグ）及び予約フラグ（例えば、遊技ロック予約フラグ）が格納されたフラグ格納領域と、
遊技ロックを行うか否かを抽籤により決定し、前記判定フラグ又は前記予約フラグに遊技ロック情報を格納可能な遊技ロック抽籤手段（例えば、スタート時出玉関連抽籤処理）と、を備え、
前記ロック実行手段は、
前記フラグ格納領域のアドレスを前記ペアレジスタにセットし、
所定の指定レジスタロード命令（例えば、ＩＮＬＤ命令）を実行して、前記判定フラグを前記第１のレジスタにセットする処理、前記予約フラグを前記第２のレジスタにセットする処理、及び、前記ペアレジスタにセットされたアドレスを更新する処理を一括して行い、
前記第１のレジスタに前記遊技ロック情報が格納されている場合には、当該遊技ロック情報に対応する遊技ロックを実行する
ことを特徴とする遊技機。
a first register (e.g., the A register);
a second register (e.g., the E register);
A pair of registers (e.g., HL registers),
A lock execution means (for example, a game lock setting process) that executes a game lock that temporarily stops the progress of a game;
A flag storage area in which a determination flag (e.g., a game lock determination flag) and a reservation flag (e.g., a game lock reservation flag) are stored;
A game lock lottery means (for example, a lottery process related to balls to be paid out at the start) is provided, which determines whether or not to perform a game lock by lottery and can store game lock information in the determination flag or the reservation flag.
The lock execution means
setting the address of the flag storage area in the pair of registers;
Executing a predetermined designated register load instruction (for example, an INLD instruction) to simultaneously perform a process of setting the determination flag in the first register, a process of setting the reservation flag in the second register, and a process of updating the address set in the pair register;
When the game lock information is stored in the first register, the game lock corresponding to the game lock information is executed.
また、前記本発明の第７４の遊技機では、前記遊技ロック実行手段は、前記所定の指定レジスタロード命令が実行された後、前記フラグ格納領域の前記判定フラグに前記第２のレジスタにセットされているデータを格納するようにしてもよい。 Furthermore, in the gaming machine of the 74th aspect of the present invention, the gaming lock execution means may store the data set in the second register in the determination flag in the flag storage area after the predetermined designated register load command is executed.
上記第３２の課題を解決するために、本発明では、以下のような構成の第７５の遊技機を提供する。 In order to solve the above-mentioned problem No. 32, the present invention provides a gaming machine No. 75 having the following configuration.
第１のレジスタ（例えば、Ａレジスタ）と、
第２のレジスタ（例えば、Ｅレジスタ）と、
ペアレジスタ（例えば、ＨＬレジスタ）と、
格納されたデータによりアドレスの一部を指定可能な拡張レジスタ（例えば、Ｑレジスタ）と、
遊技の進行を一時的に停止する遊技ロックを実行するロック実行手段（例えば、遊技ロック設定処理）と、
判定フラグ（例えば、遊技ロック判定フラグ）及び予約フラグ（例えば、遊技ロック予約フラグ）が格納されたフラグ格納領域と、
遊技ロックを行うか否かを抽籤により決定し、前記判定フラグ又は前記予約フラグに遊技ロック情報を格納可能な遊技ロック抽籤手段（例えば、スタート時出玉関連抽籤処理）と、を備え、
前記ロック実行手段は、
前記拡張レジスタを用いてアドレス指定を行うことができる所定の読み出し命令（例えば、ＬＤＱ命令）を実行することにより、前記フラグ格納領域のアドレスを前記ペアレジスタにセットし、
所定の指定レジスタロード命令（例えば、ＩＮＬＤ命令）を実行して、前記判定フラグを前記第１のレジスタにセットする処理、前記予約フラグを前記第２のレジスタにセットする処理、及び、前記ペアレジスタにセットされたアドレスを更新する処理を一括して行い、
前記第１のレジスタに前記遊技ロック情報が格納されている場合には、当該遊技ロック情報に対応する遊技ロックを実行する
ことを特徴とする遊技機。
a first register (e.g., the A register);
a second register (e.g., the E register);
A pair of registers (e.g., HL registers),
an extension register (e.g., Q register) that can specify part of an address by stored data;
A lock execution means (for example, a game lock setting process) that executes a game lock that temporarily stops the progress of a game;
A flag storage area in which a determination flag (e.g., a game lock determination flag) and a reservation flag (e.g., a game lock reservation flag) are stored;
A game lock lottery means (for example, a lottery process related to balls to be paid out at the start) is provided, which determines whether or not to lock the game by lottery and can store game lock information in the determination flag or the reservation flag.
The lock execution means
By executing a predetermined read instruction (for example, an LDQ instruction) that can specify an address using the extension register, the address of the flag storage area is set in the pair register;
Executing a predetermined designated register load instruction (for example, an INLD instruction) to simultaneously perform a process of setting the determination flag in the first register, a process of setting the reservation flag in the second register, and a process of updating the address set in the pair register;
When the game lock information is stored in the first register, the game lock corresponding to the game lock information is executed.
上記第３２の課題を解決するために、本発明では、以下のような構成の第７６の遊技機を提供する。 In order to solve the above-mentioned problem No. 32, the present invention provides a gaming machine No. 76 having the following configuration.
第１のレジスタ（例えば、Ａレジスタ）と、
第２のレジスタ（例えば、Ｅレジスタ）と、
第３のレジスタ（例えば、ＨＬレジスタ）と、
遊技の進行を一時的に停止する遊技ロックを実行するロック実行手段（例えば、遊技ロック設定処理）と、
判定フラグ（例えば、遊技ロック判定フラグ）及び予約フラグ（例えば、遊技ロック予約フラグ）が格納されたフラグ格納領域と、
遊技ロックを行うか否かを抽籤により決定し、前記判定フラグ又は前記予約フラグに遊技ロック情報を格納可能な遊技ロック抽籤手段（例えば、スタート時出玉関連抽籤処理）と、を備え、
前記ロック実行手段は、
前記フラグ格納領域のアドレスを前記第３のレジスタにセットし、
所定の指定レジスタロード命令（例えば、ＩＮＬＤ命令）を実行して、前記判定フラグを前記第１のレジスタにセットする処理、前記予約フラグを前記第２のレジスタにセットする処理、及び、前記第３のレジスタにセットされたアドレスを更新する処理を一括して行い、
前記所定の指定レジスタロード命令の実行後、前記フラグ格納領域の前記判定フラグに前記第２のレジスタにセットされているデータを格納し、その後、前記第２のレジスタにセットされているデータをクリアし、
前記第１のレジスタに前記遊技ロック情報が格納されている場合には、当該遊技ロック情報に対応する遊技ロックを実行する
ことを特徴とする遊技機。
a first register (e.g., the A register);
a second register (e.g., the E register);
a third register (e.g., an HL register); and
A lock execution means (for example, a game lock setting process) that executes a game lock that temporarily stops the progress of a game;
A flag storage area in which a determination flag (e.g., a game lock determination flag) and a reservation flag (e.g., a game lock reservation flag) are stored;
A game lock lottery means (for example, a lottery process related to balls to be paid out at the start) is provided, which determines whether or not to perform a game lock by lottery and can store game lock information in the determination flag or the reservation flag.
The lock execution means
setting the address of the flag storage area in the third register;
Executing a predetermined designated register load instruction (for example, an INLD instruction) to simultaneously perform a process of setting the determination flag in the first register, a process of setting the reservation flag in the second register, and a process of updating the address set in the third register;
After the execution of the predetermined designated register load instruction, the data set in the second register is stored in the determination flag in the flag storage area, and then the data set in the second register is cleared;
When the game lock information is stored in the first register, the game lock corresponding to the game lock information is executed.
上記構成の本発明の第７４～第７６の遊技機によれば、遊技ロック機能を備えた遊技機において、メイン側に設けられたＲＯＭの空き容量を増やし、遊技ロックの抽籤に係るテーブル及びプログラムによるＲＯＭ容量の圧迫を抑制することができる。 According to gaming machines 74 to 76 of the present invention with the above configuration, in gaming machines equipped with a game lock function, the free space in the ROM provided on the main side can be increased, and the pressure on ROM capacity caused by tables and programs related to the game lock lottery can be reduced.
１…パチスロ、３Ｌ，３Ｃ，３Ｒ…リール、４…リール表示窓、６…情報表示器、１１…表示装置、１７Ｌ，１７Ｃ，１７Ｒ…ストップボタン、１８…サブ表示装置、７１…主制御基板、７２…副制御基板、９０…主制御回路、９１…マイクロプロセッサ、１０１…メインＣＰＵ、１０２…メインＲＯＭ、１０３…メインＲＡＭ、１０７…演算回路、１１４…第１シリアル通信回路、１１５…第２シリアル通信回路、２００…副制御回路、２０１…サブＣＰＵ２０１、３０１…第１インターフェースボード、３０２…第２インターフェースボード 1... Pachislot, 3L, 3C, 3R... Reels, 4... Reel display window, 6... Information display, 11... Display device, 17L, 17C, 17R... Stop buttons, 18... Sub-display device, 71... Main control board, 72... Sub-control board, 90... Main control circuit, 91... Microprocessor, 101... Main CPU, 102... Main ROM, 103... Main RAM, 107... Arithmetic circuit, 114... First serial communication circuit, 115... Second serial communication circuit, 200... Sub-control circuit, 201... Sub-CPU 201, 301... First interface board, 302... Second interface board
Claims (2)
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第１記憶手段と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第２記憶手段と、
遊技の開始時に予め定められた確率で内部当籤役を決定する内部当籤役決定手段と、
前記内部当籤役決定手段により決定された内部当籤役に関する情報に基づいて、遊技者にとって有利な遊技状態を特典として付与するか否かを抽籤により決定する特典付与決定手段と、
前記特典付与決定手段により参照され、前記内部当籤役に関する情報の種別毎に設けられた抽籤テーブルと、
前記第１記憶手段に記憶され、現在決定されている内部当籤役に関する情報に対応付けられた前記抽籤テーブルを選択するための抽籤テーブル選択テーブルと、
前記演算処理手段による前記演算処理の実行時にデータが格納される汎用レジスタと、
前記演算処理手段による前記演算処理の実行時にデータが格納され、該格納されたデータにより前記第１記憶手段又は前記第２記憶手段内のアドレスの一部を指定可能な拡張レジスタと、を備え、
前記抽籤テーブル選択テーブルでは、
前記内部当籤役に関する情報の種別毎に、該種別の内部当籤役に関する情報が抽籤対象であるか否かを判別可能であり且つ該種別の内部当籤役に関する情報に対応付けられた前記抽籤テーブルの配置先を指定可能な選択値が規定され、
抽籤対象外となる前記内部当籤役に関する情報の前記選択値には、前記特典付与決定手段による抽籤結果をハズレ扱いとするハズレ値が規定され、
抽籤対象となる前記内部当籤役に関する情報の前記選択値には、前記ハズレ値以外のデータが規定され、
前記特典付与決定手段は、前記汎用レジスタにセットされた前記抽籤テーブル選択テーブルのアドレスに基づいて、前記拡張レジスタを使用する命令を実行することを契機として、抽籤対象となる前記内部当籤役に関する情報の前記選択値が記憶されている前記抽籤テーブルのアドレスを特定して前記選択値を取得する
ことを特徴とする遊技機。 A calculation processing means for performing calculation processing to control game operations;
a first storage means for storing information necessary for the execution of the arithmetic processing by the arithmetic processing means;
a second storage means for storing information necessary for the execution of the arithmetic processing by the arithmetic processing means;
An internal winning combination determining means for determining an internal winning combination with a predetermined probability at the start of a game;
A bonus award determination means for determining by lottery whether or not to award a gaming state advantageous to a player as a bonus based on information about the internal winning combination determined by the internal winning combination determination means;
A lottery table referred to by the benefit award determination means and provided for each type of information relating to the internal winning combination;
a lottery table selection table stored in the first storage means and used to select the lottery table associated with information relating to the currently determined internal winning combination;
a general-purpose register in which data is stored when the arithmetic processing means executes the arithmetic processing;
an extension register in which data is stored when the arithmetic processing is executed by the arithmetic processing means, and which is capable of specifying a part of an address in the first storage means or the second storage means by the stored data;
In the lottery table selection table,
A selection value is defined for each type of information relating to the internal winning combination, which can determine whether or not the information relating to the internal winning combination of the type is a lottery target, and which can specify a location of the lottery table associated with the information relating to the internal winning combination of the type;
The selected value of the information on the internal winning combination that is not subject to lottery is defined as a loss value that treats the lottery result by the benefit granting determination means as a loss,
The selected value of the information regarding the internal winning combination to be selected is specified as data other than the losing value,
The gaming machine is characterized in that the bonus award determination means, based on the address of the lottery table selection table set in the general-purpose register, identifies the address of the lottery table in which the selection value of information regarding the internal lottery role to be lotteryed is stored and acquires the selection value when an instruction using the extension register is executed.
前記演算処理手段による前記演算処理の実行に必要な情報が記憶された第１記憶手段と、
前記演算処理手段による前記演算処理の実行に必要な情報が記憶される第２記憶手段と、
遊技の開始時に予め定められた確率で内部当籤役を決定する内部当籤役決定手段と、
前記内部当籤役決定手段により決定された内部当籤役に関する情報に基づいて、遊技者にとって有利な遊技状態を特典として付与するか否かを抽籤により決定する特典付与決定手段と、
前記特典付与決定手段により参照され、前記内部当籤役に関する情報の種別毎に設けられた抽籤テーブルと、
前記第１記憶手段に記憶され、現在決定されている内部当籤役に関する情報に対応付けられた前記抽籤テーブルを選択するための抽籤テーブル選択テーブルと、
前記演算処理手段による前記演算処理の実行時にデータが格納される複数の汎用レジスタと、を備え、
前記抽籤テーブル選択テーブルでは、
前記内部当籤役に関する情報の種別毎に、該種別の内部当籤役に関する情報が抽籤対象であるか否かを判別可能であり且つ該種別の内部当籤役に関する情報に対応付けられた前記抽籤テーブルの配置先を指定可能な選択値が規定され、
抽籤対象外となる前記内部当籤役に関する情報の前記選択値には、前記特典付与決定手段による抽籤結果をハズレ扱いとするハズレ値が規定され、
抽籤対象となる前記内部当籤役に関する情報の前記選択値には、前記ハズレ値以外のデータが規定され、
前記特典付与決定手段は、
前記複数の汎用レジスタのうちの２つ以上の汎用レジスタを使用して、抽籤判定データを取得し、
前記抽籤判定データが抽選対象である場合、前記複数の汎用レジスタのうちの３つ以上の汎用レジスタを使用して、１バイトの乱数値による抽籤を実行する
ことを特徴とする遊技機。 A calculation processing means for performing calculation processing to control game operations;
a first storage means for storing information necessary for the execution of the arithmetic processing by the arithmetic processing means;
a second storage means for storing information necessary for the execution of the arithmetic processing by the arithmetic processing means;
An internal winning combination determining means for determining an internal winning combination with a predetermined probability at the start of a game;
A bonus award determination means for determining by lottery whether or not to award a gaming state advantageous to a player as a bonus based on information about the internal winning combination determined by the internal winning combination determination means;
A lottery table referred to by the benefit award determination means and provided for each type of information relating to the internal winning combination;
a lottery table selection table stored in the first storage means and used to select the lottery table associated with information relating to the currently determined internal winning combination;
a plurality of general-purpose registers in which data is stored when the arithmetic processing is performed by the arithmetic processing means,
In the lottery table selection table,
A selection value is defined for each type of information relating to the internal winning combination, which can determine whether or not the information relating to the internal winning combination of the type is a lottery target, and which can specify a location of the lottery table associated with the information relating to the internal winning combination of the type;
The selected value of the information on the internal winning combination that is not subject to lottery is defined as a loss value that treats the lottery result by the benefit granting determination means as a loss,
The selected value of the information regarding the internal winning combination to be selected is specified as data other than the losing value,
The benefit granting determination means
obtaining lottery determination data using two or more general-purpose registers among the plurality of general-purpose registers;
When the lottery determination data is a lottery object, a lottery is executed using a one-byte random number value using three or more of the plurality of general-purpose registers.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2024229673A JP7794495B2 (en) | 2017-06-28 | 2024-12-26 | gaming machines |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017126405A JP2019005473A (en) | 2017-06-28 | 2017-06-28 | Game machine |
| JP2021097290A JP7341517B2 (en) | 2017-06-28 | 2021-06-10 | gaming machine |
| JP2023135383A JP2023153319A (en) | 2017-06-28 | 2023-08-23 | gaming machine |
| JP2024229673A JP7794495B2 (en) | 2017-06-28 | 2024-12-26 | gaming machines |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2023135383A Division JP2023153319A (en) | 2017-06-28 | 2023-08-23 | gaming machine |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2025036605A JP2025036605A (en) | 2025-03-14 |
| JP7794495B2 true JP7794495B2 (en) | 2026-01-06 |
Family
ID=65026242
Family Applications (4)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017126405A Pending JP2019005473A (en) | 2017-06-28 | 2017-06-28 | Game machine |
| JP2021097290A Active JP7341517B2 (en) | 2017-06-28 | 2021-06-10 | gaming machine |
| JP2023135383A Pending JP2023153319A (en) | 2017-06-28 | 2023-08-23 | gaming machine |
| JP2024229673A Active JP7794495B2 (en) | 2017-06-28 | 2024-12-26 | gaming machines |
Family Applications Before (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017126405A Pending JP2019005473A (en) | 2017-06-28 | 2017-06-28 | Game machine |
| JP2021097290A Active JP7341517B2 (en) | 2017-06-28 | 2021-06-10 | gaming machine |
| JP2023135383A Pending JP2023153319A (en) | 2017-06-28 | 2023-08-23 | gaming machine |
Country Status (1)
| Country | Link |
|---|---|
| JP (4) | JP2019005473A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6877841B2 (en) * | 2017-06-28 | 2021-05-26 | 株式会社ユニバーサルエンターテインメント | Pachinko machine |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007236497A (en) | 2006-03-06 | 2007-09-20 | Sankyo Kk | Slot machine using game ball |
| JP2013017633A (en) | 2011-07-11 | 2013-01-31 | Fujishoji Co Ltd | Game machine |
| JP2014180325A (en) | 2013-03-18 | 2014-09-29 | Sankyo Co Ltd | Game machine, game board, and game frame |
| JP2017047081A (en) | 2015-09-04 | 2017-03-09 | 山佐株式会社 | Game machine |
| JP2018015165A (en) | 2016-07-26 | 2018-02-01 | サミー株式会社 | Game machine |
| JP7060726B2 (en) | 2021-01-06 | 2022-04-26 | 株式会社ユニバーサルエンターテインメント | Pachinko machine |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003117075A (en) | 2001-10-12 | 2003-04-22 | Sankyo Kk | Slot machine |
| JP2006006548A (en) | 2004-06-24 | 2006-01-12 | Aruze Corp | Game machine |
| JP2006204624A (en) * | 2005-01-28 | 2006-08-10 | Aruze Corp | Game machine |
| JP4784234B2 (en) * | 2005-09-29 | 2011-10-05 | 株式会社三洋物産 | Game machine |
| JP5371263B2 (en) * | 2008-02-28 | 2013-12-18 | 株式会社ユニバーサルエンターテインメント | Game machine |
| JP5874135B2 (en) * | 2014-05-14 | 2016-03-02 | 株式会社オリンピア | Game machine |
| JP6376034B2 (en) | 2015-04-28 | 2018-08-22 | サミー株式会社 | Game machine |
| JP6197826B2 (en) | 2015-04-28 | 2017-09-20 | サミー株式会社 | Game machine |
| JP2016209386A (en) * | 2015-05-12 | 2016-12-15 | 株式会社ユニバーサルエンターテインメント | Game machine |
| JP5864802B1 (en) | 2015-05-20 | 2016-02-17 | 山佐株式会社 | Game machine |
| JP2017018271A (en) * | 2015-07-09 | 2017-01-26 | 株式会社三共 | Slot machine |
| JP6252564B2 (en) * | 2015-08-25 | 2017-12-27 | サミー株式会社 | Slot machine |
| JP6416799B2 (en) * | 2016-01-19 | 2018-10-31 | 株式会社ユニバーサルエンターテインメント | Game machine |
| JP6037592B1 (en) * | 2016-02-08 | 2016-12-07 | サミー株式会社 | Game machine |
| JP6525928B2 (en) * | 2016-08-15 | 2019-06-05 | 株式会社ユニバーサルエンターテインメント | Gaming machine |
-
2017
- 2017-06-28 JP JP2017126405A patent/JP2019005473A/en active Pending
-
2021
- 2021-06-10 JP JP2021097290A patent/JP7341517B2/en active Active
-
2023
- 2023-08-23 JP JP2023135383A patent/JP2023153319A/en active Pending
-
2024
- 2024-12-26 JP JP2024229673A patent/JP7794495B2/en active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007236497A (en) | 2006-03-06 | 2007-09-20 | Sankyo Kk | Slot machine using game ball |
| JP2013017633A (en) | 2011-07-11 | 2013-01-31 | Fujishoji Co Ltd | Game machine |
| JP2014180325A (en) | 2013-03-18 | 2014-09-29 | Sankyo Co Ltd | Game machine, game board, and game frame |
| JP2017047081A (en) | 2015-09-04 | 2017-03-09 | 山佐株式会社 | Game machine |
| JP2018015165A (en) | 2016-07-26 | 2018-02-01 | サミー株式会社 | Game machine |
| JP7060726B2 (en) | 2021-01-06 | 2022-04-26 | 株式会社ユニバーサルエンターテインメント | Pachinko machine |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2019005473A (en) | 2019-01-17 |
| JP2025036605A (en) | 2025-03-14 |
| JP7341517B2 (en) | 2023-09-11 |
| JP2023153319A (en) | 2023-10-17 |
| JP2021137620A (en) | 2021-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7715427B2 (en) | gaming machines | |
| JP7579608B2 (en) | Gaming Machines | |
| JP7715429B2 (en) | gaming machines | |
| JP7715428B2 (en) | gaming machines | |
| JP7541404B2 (en) | Gaming Machines | |
| JP7794495B2 (en) | gaming machines | |
| JP7112562B2 (en) | game machine | |
| JP7605523B2 (en) | Gaming Machines | |
| JP7593684B2 (en) | Gaming Machines | |
| JP7465595B2 (en) | Gaming Machines | |
| JP2019005475A (en) | Game machine | |
| JP7108772B2 (en) | game machine | |
| JP7112563B2 (en) | game machine | |
| JP7112561B2 (en) | game machine | |
| JP7449002B2 (en) | gaming machine | |
| JP7465594B2 (en) | Gaming Machines | |
| JP7550486B2 (en) | Gaming Machines | |
| JP7124172B2 (en) | game machine | |
| JP7108768B2 (en) | game machine | |
| JP7108769B2 (en) | game machine | |
| JP7112560B2 (en) | game machine | |
| JP2024180494A (en) | Gaming Machines |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20241226 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20251112 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20251209 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20251211 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7794495 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |