JP7795690B2 - プローブ位置モニタリング構造及びプローブの位置をモニタリングする方法 - Google Patents
プローブ位置モニタリング構造及びプローブの位置をモニタリングする方法Info
- Publication number
- JP7795690B2 JP7795690B2 JP2021136765A JP2021136765A JP7795690B2 JP 7795690 B2 JP7795690 B2 JP 7795690B2 JP 2021136765 A JP2021136765 A JP 2021136765A JP 2021136765 A JP2021136765 A JP 2021136765A JP 7795690 B2 JP7795690 B2 JP 7795690B2
- Authority
- JP
- Japan
- Prior art keywords
- probe
- zigzag structure
- common line
- zigzag
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
- G01B7/00—Measuring arrangements characterised by the use of electric or magnetic techniques
- G01B7/003—Measuring arrangements characterised by the use of electric or magnetic techniques for measuring position, not involving coordinate determination
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
- G01R31/2891—Features relating to contacting the IC under test, e.g. probe heads; chucks related to sensing or controlling of force, position, temperature
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Measuring Leads Or Probes (AREA)
Description
本発明は、プローブ位置モニタリング構造及びプローブの位置をモニタリングする方法に関し、特に、接触部にジグザグ構造を含むプローブ位置モニタリング構造、及びプローブ位置モニタリング構造を有するプローブの位置をモニタリングする方法に関する。
集積回路の製造は関連技術が進歩するにつれて進歩を続けている。多くの種類の電気回路が集積され、単一のチップ上に形成されることが可能である。チップを製造するための半導体プロセスは、薄膜を形成するための堆積プロセス、フォトレジスト・コーティング・プロセス、露光プロセス、パターニングされたフォトレジストを形成するための現像プロセス、及び薄膜をパターニングするためのエッチング・プロセス等の多くのステップを含む可能性がある。上記のプロセスは、集積回路及び/又は対応するチップを基板(例えば、ウェファ)上に形成するために反復的に実行される可能性がある。製造プロセスの途中及び/又は後に直接的にチップに対して及び/又は基板上の要素グループに対して、多くの検査を実行することが要求される。一般に、検査プローブは、上述の検査において検査パッドに接触するように使用され、検査プローブが検査パッドと正確に接触していない場合、検査エレメント・グループ及び/又はチップの状態は、検査結果によって誤って判定されてしまう可能性がある。従って、検査結果を利用して検査対象物の状態を判定する前に、検査プローブの位置をモニタリングし、検査プローブが対応する検査パッドと正確に接触していることを確実にすることは重要である。
(付記1)
プローブ位置モニタリング構造であって:
第1共通ライン;及び
プローブに直接的に接触するように構成された接触部であって、前記接触部は第1ジグザグ構造を含み、前記第1ジグザグ構造の第1端部は前記第1共通ラインに直接的に接続されている、接触部;
を含むプローブ位置モニタリング構造。
(付記2)
前記第1ジグザグ構造は:
第1セクションであって、前記第1セクションの各々は第1方向に延びている、第1セクション;及び
第2セクションであって、前記第2セクションの各々は、前記第1方向とは異なる第2方向に延び、互いに隣接して位置する2つの第1セクションに直接的に接続されている第2セクション;
を含む、付記1に記載のプローブ位置モニタリング構造。
(付記3)
前記第1セクション各々の幅は前記第1共通ラインの幅より小さい、付記2に記載のプローブ位置モニタリング構造。
(付記4)
前記第1セクション各々の幅に対する前記第1共通ラインの幅の比率は、5ないし200の範囲に及ぶ、付記3に記載のプローブ位置モニタリング構造。
(付記5)
前記接触部は第2ジグザグ構造を更に含み、前記第2ジグザグ構造のパターンは前記第1ジグザグ構造のパターンと同一である、付記1~4のうち何れか1項に記載のプローブ位置モニタリング構造。
(付記6)
第2共通ラインであって、前記第2ジグザグ構造の第1端部は前記第1共通ラインに直接的に接続され、前記第2ジグザグ構造の第2端部は前記第2共通ラインに直接的に接続され、前記接触部は第3ジグザグ構造を更に含み、前記第3ジグザグ構造の第1端部は前記第2共通ラインに直接的に接続されている、第2共通ラインを更に含む付記5に記載のプローブ位置モニタリング構造。
(付記7)
前記接触部は第3ジグザグ構造を更に含み、前記第3ジグザグ構造のパターンは前記第1ジグザグ構造の前記パターンと同一であり、前記第1ジグザグ構造、前記第2ジグザグ構造、前記第3ジグザグ構造、及び前記第1共通ラインは金属層のうちの異なる部分である、付記5に記載のプローブ位置モニタリング構造。
(付記8)
前記第3ジグザグ構造の第1端部は前記第1共通ラインに直接的に接続されている、付記7に記載のプローブ位置モニタリング構造。
(付記9)
第2共通ラインであって、前記第2ジグザグ構造の第1端部は前記第2共通ラインに直接的に接続されている、第2共通ライン;及び
前記第1ジグザグ構造と前記第2ジグザグ構造との間に配置された基準ジグザグ構造であって、前記基準ジグザグ構造の第1端部は前記第1共通ラインに直接的に接続され、前記基準ジグザグ構造の第2端部は前記第2共通ラインに直接的に接続され、前記基準ジグザグ構造の線幅は前記第1ジグザグ構造の線幅に等しい、基準ジグザグ構造;
を更に含む付記5に記載のプローブ位置モニタリング構造。
(付記10)
中間層誘電体であって、前記第1共通ライン及び前記接触部は少なくとも部分的に前記中間層誘電体に配置され、前記第1ジグザグ構造は、前記中間層誘電体の部分により互いに隔てられる第1層及び第2層を含む、中間層誘電体;
を更に含む付記1~9のうち何れか1項に記載のプローブ位置モニタリング構造。
(付記11)
プローブの位置をモニタリングする方法であって:
プローブ位置モニタリング構造を提供するステップであって、前記プローブ位置モニタリング構造は:
第1共通ライン;及び
第1ジグザグ構造を含む接触部であって、前記第1ジグザグ構造の第1端部は前記第1共通ラインに直接的に接続されている、接触部;
を含む、ステップ;
前記第1ジグザグ構造を第1プローブに直接的に接触させるステップ;及び
前記第1プローブと前記第1端部との間に位置する前記第1ジグザグ構造の部分の抵抗を測定し、前記第1プローブの位置をモニタリングするために抵抗測定を実行するステップ;
を含むプローブの位置をモニタリングする方法。
(付記12)
前記抵抗測定の結果に従って前記第1ジグザグ構造の前記第1端部と前記第1プローブとの間に位置する前記第1ジグザグ構造の部分の長さを算出するステップ;
を更に含む付記11に記載のプローブの位置をモニタリングする方法。
(付記13)
前記接触部は更に:
第2ジグザグ構造であって、前記第2ジグザグ構造の第1端部は前記第1共通ラインに直接的に接続されている、第2ジグザグ構造;
第3ジグザグ構造であって、前記第3ジグザグ構造の第1端部は前記第1共通ラインに直接的に接続されている、第3ジグザグ構造;
を含み、前記プローブの位置をモニタリングする方法は:
前記第2ジグザグ構造を第2プローブに直接的に接触させるステップ;及び
前記第3ジグザグ構造を第3プローブに直接的に接触させるステップであって、前記抵抗測定は、前記第2ジグザグ構造の第1端部と前記第2プローブとの間に位置する前記第2ジグザグ構造の部分の抵抗と、前記第3ジグザグ構造の第1端部と前記第3プローブとの間に位置する前記第3ジグザグ構造の部分の抵抗とを測定するように実行される、ステップ;
を更に含む付記11に記載のプローブの位置をモニタリングする方法。
(付記14)
前記抵抗測定は、前記第1プローブ、前記第2プローブ、及び前記第3プローブによる2点測定ステップ又は3点測定ステップを含む、付記13に記載のプローブの位置をモニタリングする方法。
(付記15)
前記抵抗測定の結果に従って、前記第2ジグザグ構造の前記第1端部と前記第2プローブとの間に位置する前記第2ジグザグ構造の部分の長さと、前記第3ジグザグ構造の前記第1端部と前記第3プローブとの間に位置する前記第3ジグザグ構造の部分の長さとを算出するステップ;
を更に含む付記13に記載のプローブの位置をモニタリングする方法。
(付記16)
前記プローブ位置モニタリング構造は:
第2共通ラインであって、前記接触部は第2ジグザグ構造と第3ジグザグ構造とを更に含み、前記第2ジグザグ構造の第1端部は前記第1共通ラインに直接的に接続され、前記第2ジグザグ構造の第2端部は前記第2共通ラインに直接的に接続され、前記第3ジグザグ構造の第1端部は前記第2共通ラインに直接的に接続されている、第2共通ライン;
を更に含み、前記プローブの位置をモニタリングする方法は:
前記第2ジグザグ構造を第2プローブに直接的に接触させるステップ;及び
前記第3ジグザグ構造を第3プローブに直接的に接触させるステップであって、前記抵抗測定は、前記第2ジグザグ構造の第1端部と前記第2プローブとの間に位置する前記第2ジグザグ構造の部分の抵抗と、前記第2ジグザグ構造の第2端部と前記第2プローブとの間に位置する前記第2ジグザグ構造の部分の抵抗と、前記第3ジグザグ構造の第1端部と前記第3プローブとの間に位置する前記第3ジグザグ構造の部分の抵抗と、を測定するように実行される、ステップ;
を更に含む付記11に記載のプローブの位置をモニタリングする方法。
(付記17)
前記抵抗測定は、前記第1プローブ及び前記第2プローブによる2点測定ステップと、前記第2プローブ及び前記第3プローブによる別の2点測定ステップとを含む、付記16に記載のプローブの位置をモニタリングする方法。
(付記18)
前記接触部は:
第2ジグザグ構造であって、前記第2ジグザグ構造の第1端部は前記第1共通ラインに直接的に接続されている、第2ジグザグ構造;
を更に含み、前記プローブの位置をモニタリングする方法は:
前記第1ジグザグ構造を第2プローブに直接的に接触させるステップ;及び
前記第2ジグザグ構造を第3プローブに直接的に接触させるステップ;及び
前記第2ジグザグ構造を第4プローブに直接的に接触させるステップであって、前記抵抗測定は、前記第1プローブ、前記第2プローブ、前記第3プローブ、及び前記第4プローブによる4点測定ステップを含む、ステップ;
を更に含む付記11に記載のプローブの位置をモニタリングする方法。
(付記19)
前記接触部は:
第2ジグザグ構造であって、前記第2ジグザグ構造の第1端部は前記第1共通ラインに直接的に接続されている、第2ジグザグ構造;及び
第3ジグザグ構造であって、前記第3ジグザグ構造の第1端部は前記第1共通ラインに直接的に接続されている、第3ジグザグ構造;
を更に含み、前記プローブの位置をモニタリングする方法は:
前記第1ジグザグ構造を第2プローブに直接的に接触させるステップ;及び
前記第2ジグザグ構造を第3プローブに直接的に接触させるステップ;及び
前記第3ジグザグ構造を第4プローブに直接的に接触させるステップであって、前記抵抗測定は、前記第1プローブ、前記第2プローブ、前記第3プローブ、及び前記第4プローブによる4点測定ステップを含む、ステップ;
を更に含む付記11に記載のプローブの位置をモニタリングする方法。
(付記20)
前記プローブ位置モニタリング構造は:
第2共通ラインであって、前記接触部は第2ジグザグ構造、第3ジグザグ構造、及び第4ジグザグ構造を更に含み、前記第2ジグザグ構造の第1端部と前記第3ジグザグ構造の第1端部とは前記第2共通ラインに直接的に接続され、前記第4ジグザグ構造の第1端部は前記第1共通ラインに直接的に接続されている、第2共通ライン;及び
前記第1ジグザグ構造と前記第2ジグザグ構造との間に配置された基準ジグザグ構造であって、前記基準ジグザグ構造の第1端部は前記第1共通ラインに直接的に接続され、前記基準ジグザグ構造の第2端部は前記第2共通ラインに直接的に接続され、前記基準ジグザグ構造の線幅は前記第1ジグザグ構造の線幅に等しい、基準ジグザグ構造;
を更に含み、前記プローブの位置をモニタリングする方法は:
前記第2ジグザグ構造を第2プローブに直接的に接触させるステップ;及び
前記第3ジグザグ構造を第3プローブに直接的に接触させるステップ;及び
前記第4ジグザグ構造を第4プローブに直接的に接触させるステップであって、前記抵抗測定は、前記第1プローブ、前記第2プローブ、前記第3プローブ、及び前記第4プローブによる4点測定ステップを含む、ステップ;
を更に含む付記11に記載のプローブの位置をモニタリングする方法。
Claims (10)
- プローブ位置モニタリング構造であって:
第1共通ライン;及び
プローブに直接的に接触するように構成された接触部;
を含み、前記接触部は、第1ジグザグ構造と、第2ジグザグ構造と、第3ジグザグ構造とを含み、
前記第1ジグザグ構造の第1端部は前記第1共通ラインに直接的に接続されており;
前記第2ジグザグ構造のパターンは前記第1ジグザグ構造のパターンと同一であり;及び
前記第3ジグザグ構造のパターンは前記第1ジグザグ構造の前記パターンと同一であり、前記第1ジグザグ構造、前記第2ジグザグ構造、前記第3ジグザグ構造、及び前記第1共通ラインは金属層のうちの異なる部分である、プローブ位置モニタリング構造。 - 前記第1ジグザグ構造は:
第1セクションであって、前記第1セクションの各々は第1方向に延びている、第1セクション;及び
第2セクションであって、前記第2セクションの各々は、前記第1方向とは異なる第2方向に延び、互いに隣接して位置する2つの第1セクションに直接的に接続されている第2セクション;
を含む、請求項1に記載のプローブ位置モニタリング構造。 - 前記第1セクション各々の幅は前記第1共通ラインの幅より小さい、請求項2に記載のプローブ位置モニタリング構造。
- 第2共通ラインであって、前記第2ジグザグ構造の第1端部は前記第1共通ラインに直接的に接続され、前記第2ジグザグ構造の第2端部は前記第2共通ラインに直接的に接続され、前記第3ジグザグ構造の第1端部は前記第2共通ラインに直接的に接続されている、第2共通ラインを更に含む請求項1に記載のプローブ位置モニタリング構造。
- 前記第3ジグザグ構造の第1端部は前記第1共通ラインに直接的に接続されている、請求項1に記載のプローブ位置モニタリング構造。
- 第2共通ラインであって、前記第2ジグザグ構造の第1端部は前記第2共通ラインに直接的に接続されている、第2共通ライン;及び
前記第1ジグザグ構造と前記第2ジグザグ構造との間に配置された基準ジグザグ構造であって、前記基準ジグザグ構造の第1端部は前記第1共通ラインに直接的に接続され、前記基準ジグザグ構造の第2端部は前記第2共通ラインに直接的に接続され、前記基準ジグザグ構造の線幅は前記第1ジグザグ構造の線幅に等しい、基準ジグザグ構造;
を更に含む請求項1に記載のプローブ位置モニタリング構造。 - 中間層誘電体であって、前記第1共通ライン及び前記接触部は少なくとも部分的に前記中間層誘電体に配置され、前記第1ジグザグ構造は、前記中間層誘電体の部分により互いに隔てられる第1層及び第2層を含む、中間層誘電体;
を更に含む請求項1~6のうち何れか1項に記載のプローブ位置モニタリング構造。 - プローブの位置をモニタリングする方法であって:
プローブ位置モニタリング構造を提供するステップであって、前記プローブ位置モニタリング構造は:
第1共通ライン;及び
第1ジグザグ構造と、第2ジグザグ構造と、第3ジグザグ構造とを含む接触部を含み、
前記第1ジグザグ構造の第1端部は前記第1共通ラインに直接的に接続されており;
前記第2ジグザグ構造のパターンは前記第1ジグザグ構造のパターンと同一であり;及び
前記第3ジグザグ構造のパターンは前記第1ジグザグ構造の前記パターンと同一であり、前記第1ジグザグ構造、前記第2ジグザグ構造、前記第3ジグザグ構造、及び前記第1共通ラインは金属層のうちの異なる部分である、ステップ;
前記第1ジグザグ構造を第1プローブに直接的に接触させるステップ;及び
前記第1プローブと前記第1端部との間に位置する前記第1ジグザグ構造の部分の抵抗を測定し、前記第1プローブの位置をモニタリングするために抵抗測定を実行するステップ;
を含むプローブの位置をモニタリングする方法。 - 前記抵抗測定の結果に従って前記第1ジグザグ構造の前記第1端部と前記第1プローブとの間に位置する前記第1ジグザグ構造の部分の長さを算出するステップ;
を更に含む請求項8に記載のプローブの位置をモニタリングする方法。 - 前記プローブ位置モニタリング構造は:
第2共通ラインであって、前記接触部は第4ジグザグ構造を更に含み、前記第2ジグザグ構造の第1端部と前記第3ジグザグ構造の第1端部とは前記第2共通ラインに直接的に接続され、前記第4ジグザグ構造の第1端部は前記第1共通ラインに直接的に接続されている、第2共通ライン;及び
前記第1ジグザグ構造と前記第2ジグザグ構造との間に配置された基準ジグザグ構造であって、前記基準ジグザグ構造の第1端部は前記第1共通ラインに直接的に接続され、前記基準ジグザグ構造の第2端部は前記第2共通ラインに直接的に接続され、前記基準ジグザグ構造の線幅は前記第1ジグザグ構造の線幅に等しい、基準ジグザグ構造;
を更に含み、前記プローブの位置をモニタリングする方法は:
前記第2ジグザグ構造を第2プローブに直接的に接触させるステップ;及び
前記第3ジグザグ構造を第3プローブに直接的に接触させるステップ;及び
前記第4ジグザグ構造を第4プローブに直接的に接触させるステップであって、前記抵抗測定は、前記第1プローブ、前記第2プローブ、前記第3プローブ、及び前記第4プローブによる4点測定ステップを含む、ステップ;
を更に含む請求項9に記載のプローブの位置をモニタリングする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US17/010,819 US11714123B2 (en) | 2020-09-02 | 2020-09-02 | Probe position monitoring structure and method of monitoring position of probe |
| US17/010,819 | 2020-09-02 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2022042488A JP2022042488A (ja) | 2022-03-14 |
| JP7795690B2 true JP7795690B2 (ja) | 2026-01-08 |
Family
ID=80358415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021136765A Active JP7795690B2 (ja) | 2020-09-02 | 2021-08-25 | プローブ位置モニタリング構造及びプローブの位置をモニタリングする方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (3) | US11714123B2 (ja) |
| JP (1) | JP7795690B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005333128A (ja) | 2004-05-18 | 2005-12-02 | Samsung Electronics Co Ltd | プローブパッド、半導体素子の搭載された基板、半導体素子検査方法及び半導体素子テスター |
Family Cites Families (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5843535A (ja) | 1981-09-09 | 1983-03-14 | Nec Corp | 半導体ウエハ− |
| JPH02137350A (ja) | 1988-11-18 | 1990-05-25 | Nec Corp | 半導体集積回路 |
| JPH0314250A (ja) | 1989-06-13 | 1991-01-22 | Fujitsu Ltd | 半導体装置 |
| JPH0317631U (ja) * | 1989-06-30 | 1991-02-21 | ||
| JPH04162544A (ja) | 1990-10-25 | 1992-06-08 | Nec Corp | 半導体装置 |
| JPH05343487A (ja) | 1992-06-04 | 1993-12-24 | Nec Corp | 半導体集積回路装置 |
| JPH07302773A (ja) * | 1994-05-06 | 1995-11-14 | Texas Instr Japan Ltd | 半導体ウエハ及び半導体装置 |
| JP2952641B2 (ja) * | 1994-09-13 | 1999-09-27 | 日本プレシジョン・サーキッツ株式会社 | 集積回路装置の試験装置およびその試験方法 |
| JPH08279539A (ja) | 1995-04-10 | 1996-10-22 | Mitsubishi Electric Corp | 半導体集積回路 |
| TW345713B (en) * | 1997-09-02 | 1998-11-21 | United Semiconductor Corp | Connection structure of testkey and probe card suitable for testing electrical properties of integrated circuits |
| JP4245795B2 (ja) | 2000-11-02 | 2009-04-02 | 帝人株式会社 | 積層白色ポリエステルフィルム |
| JP4320702B2 (ja) | 2002-11-11 | 2009-08-26 | 日立金属株式会社 | 排気ガス浄化装置 |
| KR100583960B1 (ko) * | 2004-01-20 | 2006-05-26 | 삼성전자주식회사 | 반도체 소자의 테스트 패턴 및 이를 이용한 테스트 방법. |
| JP2005340696A (ja) | 2004-05-31 | 2005-12-08 | Nec Yamaguchi Ltd | プローブ針の位置検出方法、半導体装置および半導体検査装置 |
| JP4490174B2 (ja) | 2004-05-31 | 2010-06-23 | 新井産業株式会社 | 包装用容器の接合構造 |
| JP2006064676A (ja) | 2004-08-30 | 2006-03-09 | Tokyo Electron Ltd | プローブ針、プローブ針の製造方法および三次元立体構造の製造方法 |
| KR100739629B1 (ko) | 2005-12-02 | 2007-07-16 | 삼성전자주식회사 | 프로브 센싱용 패드 및 이를 이용한 프로브 니들 접촉 위치검사 방법. |
| JP4761880B2 (ja) | 2005-08-09 | 2011-08-31 | パナソニック株式会社 | 半導体装置 |
| JP2007214392A (ja) | 2006-02-10 | 2007-08-23 | Matsushita Electric Ind Co Ltd | 半導体ウエハおよびウエハプローブ方法 |
| JP5109289B2 (ja) | 2006-05-10 | 2012-12-26 | ぺんてる株式会社 | 鉛筆芯の製造方法 |
| JP2008071999A (ja) | 2006-09-15 | 2008-03-27 | Ricoh Co Ltd | 半導体装置及びその検査方法並びに半導体装置の検査装置の検査方法 |
| JP2008235485A (ja) | 2007-03-19 | 2008-10-02 | Ricoh Co Ltd | 半導体ウエハ及び電極パッド下ダメージ検査方法並びに半導体装置 |
| JP4774071B2 (ja) * | 2007-04-05 | 2011-09-14 | ルネサスエレクトロニクス株式会社 | プローブ抵抗値測定方法、プローブ抵抗値測定用パッドを有する半導体装置 |
| JP2008279539A (ja) | 2007-05-10 | 2008-11-20 | Nomura Micro Sci Co Ltd | 研磨液の回収方法、及び研磨液の回収装置 |
| JP5686541B2 (ja) * | 2009-09-03 | 2015-03-18 | 富士通コンポーネント株式会社 | プローブ |
| US9006739B2 (en) * | 2012-04-17 | 2015-04-14 | International Business Machines Corporation | Semiconductor test and monitoring structure to detect boundaries of safe effective modulus |
| JP2015015441A (ja) | 2013-07-08 | 2015-01-22 | 富士通セミコンダクター株式会社 | 半導体装置及び半導体装置の検査用パッドに対するプローブの位置を検出する方法 |
| CN103474370B (zh) | 2013-09-13 | 2018-04-06 | 上海集成电路研发中心有限公司 | 铜线阵区域抛光后表面凹陷的测量单元及测量方法 |
| US10643911B2 (en) * | 2014-01-27 | 2020-05-05 | United Microelectric Corp. | Scribe line structure |
| JP6743772B2 (ja) * | 2017-06-27 | 2020-08-19 | 株式会社デンソー | 位置検出装置 |
| JP7236848B2 (ja) * | 2018-11-27 | 2023-03-10 | 日本メクトロン株式会社 | プローブ装置、電気検査装置、および電気検査方法 |
-
2020
- 2020-09-02 US US17/010,819 patent/US11714123B2/en active Active
-
2021
- 2021-08-25 JP JP2021136765A patent/JP7795690B2/ja active Active
-
2023
- 2023-06-05 US US18/205,571 patent/US11994556B2/en active Active
-
2024
- 2024-04-22 US US18/641,453 patent/US12339315B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005333128A (ja) | 2004-05-18 | 2005-12-02 | Samsung Electronics Co Ltd | プローブパッド、半導体素子の搭載された基板、半導体素子検査方法及び半導体素子テスター |
Also Published As
| Publication number | Publication date |
|---|---|
| US12339315B2 (en) | 2025-06-24 |
| US20240264225A1 (en) | 2024-08-08 |
| US20220065925A1 (en) | 2022-03-03 |
| JP2022042488A (ja) | 2022-03-14 |
| US11714123B2 (en) | 2023-08-01 |
| US11994556B2 (en) | 2024-05-28 |
| US20230314504A1 (en) | 2023-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI601222B (zh) | 具有監控鏈與測試導線之積體電路測試結構 | |
| US8323990B2 (en) | Reliability test structure for multilevel interconnect | |
| US20110074459A1 (en) | Structure and method for semiconductor testing | |
| US9875964B2 (en) | Semiconductor device components and methods | |
| KR100356637B1 (ko) | 시스템 lsi 칩 및 그 제조 방법 | |
| US12205885B2 (en) | Metal-oxide-metal (MOM) capacitors for integrated circuit monitoring | |
| US7253436B2 (en) | Resistance defect assessment device, resistance defect assessment method, and method for manufacturing resistance defect assessment device | |
| JP5529611B2 (ja) | 半導体装置及び抵抗測定方法 | |
| CN112864131A (zh) | 电迁移测试结构及电迁移测试方法 | |
| US5952674A (en) | Topography monitor | |
| CN113130341B (zh) | Wat测试版图、测试结构及其形成方法 | |
| US6091080A (en) | Evaluation method for wirings of semiconductor device | |
| KR102463139B1 (ko) | 켈빈 저항 테스트 구조 및 그 제조 방법 | |
| US6383827B1 (en) | Electrical alignment test structure using local interconnect ladder resistor | |
| JP7795690B2 (ja) | プローブ位置モニタリング構造及びプローブの位置をモニタリングする方法 | |
| CN113517260B (zh) | 晶圆测试结构及其制作方法、晶圆 | |
| US20070075720A1 (en) | Test pattern of semiconductor device and test method using the same | |
| US7119545B2 (en) | Capacitive monitors for detecting metal extrusion during electromigration | |
| JP2004022570A (ja) | 評価用素子を含む半導体装置及び該評価用素子を用いた故障解析方法 | |
| CN117293043A (zh) | 半导体元件的监测方法 | |
| EP2225571A1 (en) | Embedded structure for passivation integrity testing | |
| US20070111340A1 (en) | Method for in-line testing of semiconductor wafers | |
| JP2000058611A (ja) | 半導体装置の評価方法 | |
| US7376920B2 (en) | Method to monitor critical dimension of IC interconnect | |
| JP2005223227A (ja) | 半導体装置及び半導体装置評価方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240725 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20250417 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20250422 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20250611 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20250819 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20250903 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20250901 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7795690 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |