Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7795899B2 - 表示装置の作製方法 - Google Patents
[go: Go Back, main page]

JP7795899B2 - 表示装置の作製方法 - Google Patents

表示装置の作製方法

Info

Publication number
JP7795899B2
JP7795899B2 JP2021196109A JP2021196109A JP7795899B2 JP 7795899 B2 JP7795899 B2 JP 7795899B2 JP 2021196109 A JP2021196109 A JP 2021196109A JP 2021196109 A JP2021196109 A JP 2021196109A JP 7795899 B2 JP7795899 B2 JP 7795899B2
Authority
JP
Japan
Prior art keywords
layer
metal
film
metal oxide
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021196109A
Other languages
English (en)
Other versions
JP2022089787A (ja
Inventor
舜平 山崎
泰靖 保坂
光男 増山
健一 岡崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2022089787A publication Critical patent/JP2022089787A/ja
Priority to JP2025272783A priority Critical patent/JP2026040568A/ja
Application granted granted Critical
Publication of JP7795899B2 publication Critical patent/JP7795899B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H10K71/233Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers by photolithographic etching
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/021Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/6729Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733Multi-gate TFTs
    • H10D30/6734Multi-gate TFTs having gate electrodes arranged on both top and bottom sides of the channel, e.g. dual-gate TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/674Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01Manufacture or treatment
    • H10D86/021Manufacture or treatment of multiple TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/1201Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30Devices specially adapted for multicolour light emission
    • H10K59/38Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明の一態様は、半導体装置に関する。本発明の一態様は、表示装置に関する。本発明の一態様は、表示装置の作製方法に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、電子機器、照明装置、入力装置、入出力装置、それらの駆動方法、又はそれらの製造方法、を一例として挙げることができる。半導体装置は、半導体特性を利用することで機能しうる装置全般を指す。
表示装置の駆動回路は、表示部の高精細化及び多階調化に対応するため、高い性能が求められている。そのため、表示装置の駆動回路、特にソースドライバには、単結晶基板を用いて作製されたIC(Integrated Circuit)(以下、ドライバICともいう)が採用されている。
ドライバICは、シフトレジスタ、ラッチ、レベルシフタ、デジタルアナログ変換回路(DACともいう)、アナログバッファなどから構成される。シフトレジスタ、ラッチはデジタル信号を扱う回路であり、レベルシフタ、DACはデジタル信号をアナログ信号に変換する回路であり、アナログバッファは階調電圧を生成、出力する回路である。特にデジタル信号を扱う回路では、高速での動作が求められる。
また、表示装置の表示部に設けられるトランジスタに適用可能な半導体材料として、金属酸化物を用いた酸化物半導体が注目されている。例えば、特許文献1では、複数の酸化物半導体層を積層し、当該複数の酸化物半導体層の中で、チャネルとなる酸化物半導体層がインジウム及びガリウムを含み、且つインジウムの割合をガリウムの割合よりも大きくすることで、電界効果移動度を高めた半導体装置が開示されている。
金属酸化物は、スパッタリング法などを用いて形成できるため、大型の表示装置を構成するトランジスタの半導体層に用いることができる。また、多結晶シリコン、非晶質シリコンを用いたトランジスタの生産設備の一部を改良して利用することが可能なため、設備投資を抑えられる。また、金属酸化物を用いたトランジスタは、非晶質シリコンを用いた場合に比べて高い電界効果移動度を有するため、ゲートドライバを設けた高性能の表示装置を実現できる。
特開2014-7399号公報
本発明の一態様は、高速動作が可能な回路を有する表示装置を提供することを課題の一とする。本発明の一態様は、画素と、駆動回路とを同一基板上に作りこむことを課題の一とする。本発明の一態様は、画素と、ソースドライバの少なくとも一部とを同一基板上に作りこむことを課題の一とする。本発明の一態様は、同一基板上に、異なるトランジスタを作り分けることを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から抽出することが可能である。
本発明の一態様は、第1の酸化物半導体層を有する第1のトランジスタと、第2の酸化物半導体層を有する第2のトランジスタと、を有する、表示装置の作製方法であって、以下の工程を有する。すなわち、第1の基板上に、第1の絶縁層を形成し、第1の絶縁層上に、第1の金属酸化物膜を成膜し、第1の金属酸化物膜上に、第1の金属膜を成膜し、第1の金属膜上に、島状の第1のレジストマスクを形成する。続いて、第1の金属膜及び第1の金属酸化物膜の、第1のレジストマスクに覆われていない部分を除去して、島状の第1の金属層と、島状の第1の酸化物半導体層を形成すると共に、第1の絶縁層の上面の一部を露出させる。続いて、第1のレジストマスクを除去し、第1の金属層、及び第1の絶縁層上に、第2の金属酸化物膜を成膜し、第2の金属酸化物膜上に、第2の金属膜を成膜し、第2の金属膜上であって、第1の金属膜と重ならない領域に、島状の第2のレジストマスクを形成する。続いて、第2の金属膜及び第2の金属酸化物膜の、第2のレジストマスクに覆われていない部分を除去して、島状の第2の金属層と、島状の第2の酸化物半導体層を形成し、第2のレジストマスクを除去する。そして、第1の金属層、及び第2の金属層を除去する。
また、本発明の他の一態様は、第1の酸化物半導体層を有する第1のトランジスタと、第2の酸化物半導体層を有する第2のトランジスタと、を有する、表示装置の作製方法であって、以下の工程を有する。すなわち、第1の基板上に、第1の絶縁層を形成し、第1の絶縁層上に、第1の金属酸化物膜を成膜し、第1の金属酸化物膜上に、第1の金属膜を成膜し、第1の金属膜上に、島状の第1のレジストマスクを形成する。つづいて、第1の金属膜の、第1のレジストマスクに覆われていない部分を除去して、島状の第1の金属層を形成し、第1のレジストマスクを除去する。続いて、第1の金属酸化物膜の、第1の金属膜に覆われていない部分を除去して、島状の第1の酸化物半導体層を形成すると共に、第1の絶縁層の上面の一部を露出させる。続いて、第1の金属層、及び第1の絶縁層上に、第2の金属酸化物膜を成膜し、第2の金属酸化物膜上に、第2の金属膜を成膜し、第2の金属膜上であって、第1の金属膜と重ならない領域に、島状の第2のレジストマスクを形成する。続いて、第2の金属膜の、第2のレジストマスクに覆われていない部分を除去して、島状の第2の金属層を形成し、第2のレジストマスクを除去する。続いて、第2の金属酸化物膜の、第2の金属膜に覆われていない部分を除去して、島状の第2の酸化物半導体層を形成する。そして、第1の金属層、及び第2の金属層を除去する。
また、上記において、第1の金属酸化物膜は、インジウム、亜鉛、及びガリウムを含み、第2の金属酸化物膜は、インジウムを含み、第2の金属酸化物膜は、含有される金属元素の原子数に対する、インジウムの原子数の割合が、第1の金属酸化物膜よりも大きくなるように形成されることが好ましい。
または、上記において、第2の金属酸化物膜は、インジウム、亜鉛、及びガリウムを含み、第1の金属酸化物膜は、インジウムを含み、第1の金属酸化物膜は、含有される金属元素の原子数に対する、インジウムの原子数の割合が、第2の金属酸化物膜よりも大きくなるように形成されることが好ましい。
また、上記において、第1の金属膜は、ドライエッチング法によりエッチングされ、第1の金属酸化物膜はウェットエッチング法によりエッチングされることが好ましい。さらに、第2の金属膜は、ドライエッチング法によりエッチングされ、第2の金属酸化物膜はウェットエッチング法によりエッチングされることが好ましい。さらに、第1の金属層及び第2の金属層は、ウェットエッチング法によりエッチングされることが好ましい。
また、上記において、第1の金属膜、及び第2の金属膜に、タングステン、モリブデン、またはチタンを用いることが好ましい。
また、本発明の他の一態様は、第1の基板上に、表示部と、表示部の外側に第1の回路と、を有する表示装置である。表示部は、表示素子と、第1のトランジスタと、を有する。第1の回路は、第2のトランジスタ、を有する。第1のトランジスタは、第1の半導体層と、第1のゲート絶縁層と、第1のゲート電極と、を有する。第2のトランジスタは、第2の半導体層と、第2のゲート絶縁層と、第2のゲート電極と、を有する。第1の基板上に、第1の絶縁層を有する。第1の半導体層と、第2の半導体層とは、第1の絶縁層の上面に接して設けられる。第1のゲート絶縁層と、第2のゲート絶縁層とは、同一の膜を加工して形成される、すなわち同一の組成を有する。第1のゲート電極と、第2のゲート電極とは、同一の膜を加工して形成される、すなわち同一の組成を有する。第1の半導体層と、第2の半導体層は、それぞれ異なる膜を加工して形成される。第1の半導体層は、インジウム、亜鉛、ガリウム、及び酸素を含み、第2の半導体層は、インジウム、及び酸素を含む。第2の半導体層は、含有される金属元素の原子数に対する、インジウムの原子数の割合が、第1の半導体層よりも大きい。
また、上記において、第2の半導体層は、亜鉛を含み、且つ、含有される金属元素の原子数に対する、インジウムの原子数の割合が、50原子%以上であることが好ましい。
また、上記いずれかにおいて、第2の半導体層は、さらに錫を含むことが好ましい。また、第2の半導体層は、さらにガリウムを含むことが好ましい。
また、上記いずれかにおいて、ゲートドライバとして機能する第2の回路と、第1のトランジスタを複数有することが好ましい。このとき、第2の回路は、第1のトランジスタを有することが好ましい。
また、上記いずれかにおいて、第1の回路は、ソースドライバ、またはデマルチプレクサとしての機能を有することが好ましい。
また、上記いずれかにおいて、表示素子は、有機EL素子であることが好ましい。
本発明の一態様によれば、高速動作が可能な回路を有する表示装置を提供できる。または、画素と、駆動回路とを同一基板上に作りこむことができる。または、画素と、ソースドライバの少なくとも一部とを同一基板上に作りこむことができる。または、同一基板上に、異なるトランジスタを作り分けることができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から抽出することが可能である。
図1(A)及び図1(B)は、半導体装置の構成例を示す図である。 図2(A)及び図2(B)は、半導体装置の構成例を示す図である。 図3(A)及び図3(B)は、半導体装置の構成例を示す図である。 図4(A)及び図4(B)は、半導体装置の構成例を示す図である。 図5(A)乃至図5(F)は、半導体装置の作製方法例を示す図である。 図6(A)乃至図6(F)は、半導体装置の作製方法例を示す図である。 図7(A)乃至図7(E)は、半導体装置の作製方法例を示す図である。 図8(A)及び図8(B)は、半導体装置の構成例を示す図である。 図9は、表示装置の構成例を示す図である。 図10(A)及び図10(B)は、表示装置の構成例を示す図である。 図11は、表示装置の構成例を示す図である。 図12(A)乃至図12(C)は、表示装置の構成例を示す図である。 図13(A)乃至図13(C)は、表示装置の構成例を示す図である。 図14は、表示装置の断面構成例を示す図である。 図15(A)乃至図15(F)は、電子機器の構成例を示す図である。 図16(A)及び図16(B)は、表示モジュールの構成例を示す図である。 図17(A)及び図17(B)は、電子機器の構成例を示す図である。 図18(A)乃至図18(E)は、電子機器の構成例を示す図である。 図19(A)乃至図19(G)は、電子機器の構成例を示す図である。 図20(A)乃至図20(D)は、電子機器の構成例を示す図である。
以下、実施の形態について図面を参照しながら説明する。ただし、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
なお、本明細書で説明する各図において、各構成要素の大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。
なお、本明細書等における「第1」、「第2」等の序数詞は、構成要素の混同を避けるために付すものであり、数的に限定するものではない。
トランジスタは半導体素子の一種であり、電流または電圧を増幅する機能、及び、導通または非導通を制御するスイッチング動作などを実現することができる。本明細書におけるトランジスタは、IGFET(Insulated Gate Field Effect Transistor)及び薄膜トランジスタ(TFT:Thin Film Transistor)を含む。
また、「ソース」と「ドレイン」の機能は、異なる極性のトランジスタを採用する場合、または回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」と「ドレイン」の用語は、入れ替えて用いることができるものとする。
また、本明細書等において、トランジスタのソース、又はドレインのどちらか一方のことを「第1電極」と呼び、ソース、又はドレインの他方を「第2電極」とも呼ぶことがある。なお、ゲートについては「ゲート」又は「ゲート電極」とも呼ぶ。
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極または配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、コイル、容量素子、その他の各種機能を有する素子などが含まれる。
また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」または「絶縁層」という用語は、「導電膜」または「絶縁膜」という用語に相互に交換することが可能な場合がある。
なお、本明細書において、EL層とは発光素子の一対の電極間に設けられ、少なくとも発光性の物質を含む層(発光層とも呼ぶ)、または発光層を含む積層体を示すものとする。
本明細書等において、表示装置の一態様である表示パネルは表示面に画像等を表示(出力)する機能を有するものである。したがって表示パネルは出力装置の一態様である。
また、本明細書等では、表示パネルの基板に、例えばFPC(Flexible Printed Circuit)もしくはTCP(Tape Carrier Package)などのコネクターが取り付けられたもの、または基板にCOG(Chip On Glass)方式等によりICが実装されたものを、表示パネルモジュール、表示モジュール、または単に表示パネルなどと呼ぶ場合がある。
(実施の形態1)
本実施の形態では、本発明の一態様の表示装置に適用可能な半導体装置の構成例、及び当該半導体装置の作製方法の一例について説明する。
本発明の一態様の表示装置は、表示部と、第1の回路部と、第2の回路部と、を有する。表示部は、表示素子と、当該表示素子を駆動するための画素回路とを有する。第1の回路部は、ゲートドライバ(ゲート線駆動回路、または走査線駆動回路ともいう)として機能する回路を有する。また、第2の回路部は、ソースドライバ(ソース線駆動回路、または信号線駆動回路ともいう)として機能する回路、または、ソースドライバと表示部との間に設けられるデマルチプレクサ回路を有する。
また、表示装置は、基板上に少なくとも2種類のトランジスタ(第1のトランジスタ、第2のトランジスタ)を有する。第1のトランジスタは、表示部が有する画素回路と、第1の回路部と、を構成するトランジスタに適用される。また、第2のトランジスタは、第2の回路部を構成するトランジスタに適用される。
第1のトランジスタは、第1の酸化物半導体層にチャネルが形成されるトランジスタである。また第2のトランジスタは、第2の酸化物半導体層にチャネルが形成されるトランジスタである。第1の酸化物半導体層と、第2の酸化物半導体層とは、組成、厚さ、結晶性、または膜質のうち一以上が異なる金属酸化物膜を含む。特に、第1の酸化物半導体層と、第2の酸化物半導体層とは、組成の異なる金属酸化物膜を含むことが好ましい。
第2のトランジスタは、第1のトランジスタと比較して、電界効果移動度の高いトランジスタとすることが好ましい。これにより、高速なスイッチング動作が要求されるソースドライバまたはデマルチプレクサ回路を実現することができる。さらには、画素回路、第1の回路、及び第2の回路を、同一基板上に作りこむこと、すなわちオンパネル化を実現することができる。
一方、画素回路及びゲートドライバは、ソースドライバまたはデマルチプレクサ回路と比較して、高速なスイッチング動作は求められないため、第2のトランジスタでこれらを構成する場合には、適切な電気特性を得るために、トランジスタのサイズを大きく(例えばチャネル長を長く)する必要があり、回路の占有面積が大きくなってしまう。そこで、第2のトランジスタよりも電界効果移動度の低い第1のトランジスタで画素回路及びゲートドライバを構成することで、画素回路及びゲートドライバの占有面積を縮小することが可能となる。画素回路の占有面積を縮小できるため、高精細な表示装置を実現できる。またゲートドライバの占有面積を縮小できるため、狭額縁な表示装置を実現できる。
第1の酸化物半導体層と、第2の酸化物半導体層とは、以下のように形成することができる。まず、第1の絶縁層上に、第1の酸化物半導体層となる第1の金属酸化物膜を成膜し、その上に第1の金属膜を成膜する。続いて、第1の金属膜上に第1のレジストマスクをフォトリソグラフィ法などにより形成し、第1のレジストマスクに覆われていない部分の第1の金属膜と、金属酸化物膜をエッチングして、島状の第1の金属層と、島状の第1の酸化物半導体層の積層体を形成するとともに、第1の絶縁層の上面の一部を露出させる。このとき、第1の金属膜はドライエッチング法により加工することで、エッチングによるパターンの縮小を抑制できるため好ましい。また、第1の金属酸化物膜は、ウェットエッチング法により加工することで、エッチングによるダメージを緩和できるため好ましい。第1のレジストマスクは、島状の第1の酸化物半導体層の形成後に除去してもよいし、島状の第1の金属層を形成した後であって、第1の金属酸化物膜の加工前に除去してもよい。
続いて、第1の絶縁層の上面、第1の金属層、及び第1の酸化物半導体層上に第2の金属酸化物膜と、第2の金属膜を積層する。続いて、第2の金属膜上であって、第1の金属層と重ならない領域に、第2のレジストマスク形成した後、上記と同様に第2の金属膜と第2の金属酸化物膜をエッチングして、島状の第2の金属層と、島状の第2の金属酸化物層とを形成する。このとき、第1の金属酸化物層上に第1の金属層が設けられた状態で、第2の金属酸化物層のエッチングを行うことで、第1の金属層により第1の金属酸化物層がエッチングされることを防ぐことができる。第2のレジストマスクも上記と同様に、島状の第2の酸化物半導体層の形成後に除去してもよいし、島状の第2の金属層を形成した後であって、第2の金属酸化物膜の加工前に除去してもよい。
最後に、第1の金属層と第2の金属層とを除去する。このとき、ウェットエッチング法によりこれらをエッチングすることで、第1の酸化物半導体層及び第2の酸化物半導体層へのエッチングによるダメージを低減することができる。特に、これらはトランジスタのチャネル形成領域として用いる層であるため、極力ダメージの少ない条件で除去することが好ましい。
なお、第2の金属膜を形成することなく、第2の金属酸化物膜上に直接、第2のレジストマスクを形成することもできる。このとき、第2のレジストマスクに覆われない第2の金属酸化物膜をエッチングして島状の第2の酸化物半導体層を形成する。この時、第1の酸化物半導体層は、第1の金属膜に覆われるため、エッチングされることを防ぐことができる。その後、第1の金属層を除去した後に、第2のレジストマスクを除去する。または、第2のレジストマスクを除去した後に、第1の金属層を除去する。
以上により、第1の絶縁層の上面に接する第1の酸化物半導体層と、第2の酸化物半導体層とを、並べて形成することができる。なお、上記工程を繰り返すことにより、3種類以上の酸化物半導体層を、同一表面上に接して作り分けることが可能となる。したがって、本発明の一態様は、異なる酸化物半導体が適用された3種類以上のトランジスタを同一面上に形成された半導体装置、表示装置、または電子機器と、これらの作製方法を含むものである。
なお、3種類以上の酸化物半導体層を、同一表面上に接して形成する場合、最後に形成する酸化物半導体層の金属酸化物膜は、上述のように金属膜を形成することなく加工してもよい。
以下では、より具体的な例について図面を参照して説明する。
[構成例1]
図1(A)に、基板102上に設けられたトランジスタ100及びトランジスタ200のチャネル長方向の断面概略図を示している。また、図1(B)には、トランジスタ100及びトランジスタ200のチャネル幅方向の断面概略図を示している。
トランジスタ100は、基板102上に設けられ、絶縁層103、半導体層108、絶縁層110、金属酸化物層114、導電層112、絶縁層118等を有する。島状の半導体層108は、絶縁層103上に接して設けられる。絶縁層110は、絶縁層103の上面、ならびに半導体層108の上面及び側面に接して設けられる。金属酸化物層114及び導電層112は、絶縁層110上にこの順に積層して設けられ、半導体層108と重畳する部分を有する。絶縁層118は、絶縁層110の上面、金属酸化物層114の側面、及び導電層112の上面を覆って設けられている。
トランジスタ200は、基板102上に設けられ、絶縁層103、半導体層208、絶縁層110、金属酸化物層214、導電層212、絶縁層118等を有する。島状の半導体層208は、絶縁層103上に接して設けられる。絶縁層110は、絶縁層103の上面、ならびに半導体層208の上面及び側面に接して設けられる。金属酸化物層214及び導電層212は、絶縁層110上にこの順に積層して設けられ、半導体層208と重畳する部分を有する。絶縁層118は、絶縁層110の上面、金属酸化物層214の側面、及び導電層212の上面を覆って設けられている。
また、図1(A)に示すように、トランジスタ100は、絶縁層118上に導電層120a及び導電層120bを有していてもよい。導電層120a及び導電層120bは、ソース電極またはドレイン電極として機能する。導電層120a及び導電層120bは、それぞれ絶縁層118、及び絶縁層110に設けられた開口部141aまたは開口部141bを介して、半導体層108が有する低抵抗領域108nに電気的に接続される。
また、トランジスタ200は、絶縁層118上に導電層220a及び導電層220bを有していてもよい。導電層220a及び導電層220bは、ソース電極またはドレイン電極として機能する。導電層220a及び導電層220bは、それぞれ絶縁層118、及び絶縁層110に設けられた開口部141cまたは開口部141dを介して、半導体層208が有する低抵抗領域208nに電気的に接続される。
トランジスタ100が有する半導体層108と、トランジスタ200が有する半導体層208は、互いに異なる組成の金属酸化物膜を含む。また半導体層108と半導体層208とは、互いに異なる金属酸化物膜を加工して形成された膜により構成されている。
なお、半導体層108と半導体層208とは、組成に限られず、厚さ、結晶性、キャリア濃度、または膜質のうち、一以上が異なる金属酸化物膜を用いることもできる。このとき、トランジスタ200の電界効果移動度が、トランジスタ100の電界効果移動度よりも高くなるように、組成、厚さ、または成膜条件などを異ならせることが好ましい。
ここで、半導体層108及び半導体層208の組成について説明する。半導体層108と半導体層208とに、異なる組成の金属酸化物膜を用いる場合には、半導体層108は、少なくともインジウム、ガリウム、亜鉛、及び酸素を含む金属酸化物を含むことが好ましい。一方、半導体層208は、少なくともインジウムと酸素を含む金属酸化物を含むことが好ましい。また、半導体層208は、これらに加えて亜鉛を含んでいてもよい。また、半導体層208は、錫を含んでいてもよい。また、半導体層208は、ガリウムを含んでいてもよい。また、半導体層108は、チタンを含んでいてもよい。
半導体層108としては、インジウムガリウム亜鉛酸化物(In-Ga-Zn酸化物、IGZOとも表記する)などを用いることができる。また、半導体層208としては、代表的には、酸化インジウム、インジウム亜鉛酸化物(In-Zn酸化物)、インジウムスズ酸化物(In-Sn酸化物)、インジウムチタン酸化物(In-Ti酸化物)、インジウムスズ亜鉛酸化物(In-Sn-Zn酸化物)、インジウムチタン亜鉛酸化物(In-Ti-Zn酸化物)、インジウムガリウム亜鉛酸化物(In-Ga-Zn酸化物、IGZOとも表記する)、インジウムガリウムスズ亜鉛酸化物(In-Ga-Sn-Zn酸化物)などを用いることができる。またはシリコンを含むインジウムスズ酸化物などを用いることもできる。
なお、上記ガリウムに代えて元素M(Mは、アルミニウム、シリコン、ホウ素、イットリウム、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムから選ばれた一種または複数種)を用いた場合にも適用できる。特に、Mは、アルミニウム、またはイットリウムから選ばれた一種または複数種とすることが好ましい。
ここで、半導体層108及び半導体層208の組成は、トランジスタ100またはトランジスタ200の電気的特性、及び信頼性に大きく影響する。例えば、半導体層208中のインジウムの含有量を多くすることで、キャリア移動度が向上し、電界効果移動度の高いトランジスタを実現することができる。
半導体層208に、In-Zn酸化物を用いた場合、Inの原子数比がZnの原子数比以上である金属酸化物膜を適用することが好ましい。例えば、金属元素の原子数比が、In:Zn=1:1、In:Zn=2:1、In:Zn=3:1、In:Zn=4:1、In:Zn=5:1、In:Zn=7:1、またはIn:Zn=10:1及びその近傍の金属酸化物膜を用いることができる。
また、半導体層208に、In-Sn酸化物を用いた場合、Inの原子数比がSnの原子数比以上である金属酸化物膜を適用することが好ましい。例えば、金属元素の原子数比が、In:Sn=1:1、In:Sn=2:1、In:Sn=3:1、In:Sn=4:1、In:Sn=5:1、In:Sn=7:1、またはIn:Sn=10:1及びその近傍の金属酸化物膜を用いることができる。
また、半導体層208に、In-Sn-Zn酸化物を用いた場合、金属元素の原子数に対するInの原子数比が、Sn及びZnの原子数比よりも高い金属酸化物膜を適用することができる。また、Znの原子数比が、Snの原子数比よりも高い金属酸化物膜を用いることが、より好ましい。言い換えると、金属元素の原子数比が、In>Sn、In>Zn、且つZn>Snを満たす金属酸化物膜を、半導体層208に適用することが好ましい。
また、半導体層208に、In-Ga-Zn酸化物を用いた場合、金属元素の原子数に対するInの原子数比が、Gaの原子数比よりも高い金属酸化物膜を適用することができる。また、Znの原子数比が、Gaの原子数比よりも高い金属酸化物膜を用いることが、より好ましい。言い換えると、金属元素の原子数比が、In>Ga、且つZn>Gaを満たす金属酸化物膜を、半導体層208に適用することが好ましい。
例えば、半導体層208として、金属元素の原子数比が、In:Ga:Zn=2:1:3、In:Ga:Zn=3:1:2、In:Ga:Zn=4:2:3、In:Ga:Zn=4:2:4.1、In:Ga:Zn=5:1:3、In:Ga:Zn=10:1:3、In:Ga:Zn=5:1:6、In:Ga:Zn=5:1:7、In:Ga:Zn=5:1:8、In:Ga:Zn=6:1:6、In:Ga:Zn=5:2:5、またはこれらの近傍である、金属酸化物膜を用いることができる。
特に、インジウムと亜鉛とを含む金属酸化物のうち、含有される金属元素の原子数に対する、インジウムの原子数の割合が、50原子%以上、好ましくは60原子%以上、より好ましくは70原子%以上である、金属酸化物膜を、半導体層208に適用することが好ましい。
半導体層108と半導体層208の両方にIn-Ga-Zn酸化物を用いる場合、半導体層208には、半導体層108と比較して、金属元素の原子数に対するInの原子数比が大きい金属酸化物膜を用いることができる。
また、半導体層108にIn-Ga-Zn酸化物を用い、半導体層208にIn-Ga-Zn酸化物以外の、インジウムを含む金属酸化物を用いた場合も同様に、半導体層208には、半導体層108と比較して、金属元素の原子数に対するInの原子数比が大きい金属酸化物膜を用いることができる。
また、半導体層108に、In-Ga-Zn酸化物以外の、インジウムを含む金属酸化物を用いることもできる。このときも同様に、半導体層208には、半導体層108と比較して、金属元素の原子数に対するInの原子数比が大きい金属酸化物膜を用いることができる。
トランジスタ100と、トランジスタ200とは、半導体層以外の構成要素を、同一の工程により同時に形成することができる。これにより、2種類のトランジスタを混載したとしても、工程数の増加を抑えることができる。
すなわち、金属酸化物層114と、金属酸化物層214は、同一の金属酸化物膜を加工して形成されている。また導電層112と導電層212は、同一の導電膜を加工して形成されている。また、導電層120a、導電層120b、導電層220a、及び導電層220bは、同一の導電膜を加工して形成されている。
導電層112及び導電層212の一部は、それぞれゲート電極として機能する。絶縁層110の一部は、ゲート絶縁層として機能する。トランジスタ100及びトランジスタ200は、半導体層上にゲート電極が設けられた、いわゆるトップゲート型のトランジスタである。
導電層112と金属酸化物層114は、上面形状が互いに概略一致するように加工されている。また導電層212と金属酸化物層214は、上面形状が互いに概略一致するように加工されている。
なお、本明細書等において「上面形状が概略一致」とは、積層した層と層との間で少なくとも輪郭の一部が重なることをいう。例えば、上層と下層とが、同一のマスクパターン、または一部が同一のマスクパターンにより加工された場合を含む。ただし、厳密には輪郭が重なり合わず、上層が下層の内側に位置すること、または上層が下層の外側に位置することもあり、この場合も「上面形状が概略一致」という。
以下、金属酸化物層114について説明する。なお、金属酸化物層214についても金属酸化物層114と同様の機能、及び作用効果を奏するため、下記記載を参酌できる。
絶縁層110と導電層112との間に位置する金属酸化物層114は、絶縁層110に含まれる酸素が導電層112側に拡散することを防ぐバリア膜として機能する。さらに金属酸化物層114は、導電層112に含まれる水素、水が絶縁層110側に拡散することを防ぐバリア膜としても機能する。金属酸化物層114は、例えば少なくとも絶縁層110よりも酸素及び水素を透過しにくい材料を用いることが好ましい。
金属酸化物層114により、導電層112にアルミニウム、銅などの酸素を吸引しやすい金属材料を用いた場合であっても、絶縁層110から導電層112へ酸素が拡散することを防ぐことができる。また、導電層112が水素を含む場合であっても、導電層112から絶縁層110を介して半導体層108へ水素が拡散することを防ぐことができる。その結果、半導体層108のチャネル形成領域におけるキャリア密度を極めて低いものとすることができる。
金属酸化物層114としては、絶縁性材料または導電性材料を用いることができる。金属酸化物層114が絶縁性を有する場合には、金属酸化物層114はゲート絶縁層の一部として機能する。一方、金属酸化物層114が導電性を有する場合には、金属酸化物層114はゲート電極の一部として機能する。
金属酸化物層114として、酸化シリコンよりも誘電率の高い絶縁性材料を用いることが好ましい。特に、酸化アルミニウム膜、酸化ハフニウム膜、またはハフニウムアルミネート膜等を用いると、駆動電圧を低減できるため好ましい。
金属酸化物層114として、例えば酸化インジウム、インジウムスズ酸化物(ITO)、またはシリコンを含有したインジウムスズ酸化物などの、導電性酸化物を用いることもできる。特にインジウムを含む導電性酸化物は、導電性が高いため好ましい。
また、金属酸化物層114として、半導体層108または半導体層208と同一の元素を一以上含む酸化物材料を用いることが好ましい。特に、上記半導体層108または半導体層208に適用可能な酸化物半導体材料を用いることが好ましい。このとき、金属酸化物層114として、半導体層108または半導体層208と同じスパッタリングターゲットを用いて形成した金属酸化物膜を適用することで、装置を共通化できるため好ましい。
また、金属酸化物層114は、スパッタリング装置を用いて形成すると好ましい。例えば、スパッタリング装置を用いて酸化物膜を形成する場合、酸素ガスを含む雰囲気で形成することで、絶縁層110及び半導体層108に好適に酸素を添加することができる。
半導体層108は、導電層112と重畳する領域と、当該領域を挟む一対の低抵抗領域108nを有する。半導体層108の、導電層112と重畳する領域は、トランジスタ100のチャネル形成領域として機能する。一方、一対の低抵抗領域108nは、トランジスタ100のソース領域及びドレイン領域として機能する。同様に、半導体層208は、導電層212と重畳するチャネル形成領域と、当該領域を挟む一対の低抵抗領域208nを有する。
また低抵抗領域108n及び低抵抗領域208nは、チャネル形成領域よりも、低抵抗な領域、キャリア濃度が高い領域、酸素欠陥密度の高い領域、不純物濃度の高い領域、またはn型である領域ともいうことができる。
低抵抗領域108n及び低抵抗領域208nは、不純物元素を含む領域である。当該不純物元素としては、例えば水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、ヒ素、アルミニウム、または希ガスなどが挙げられる。なお、希ガスの代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノン等がある。特に、ホウ素またはリンを含むことが好ましい。またこれら元素を2以上含んでいてもよい。
後述するように、低抵抗領域108n及び低抵抗領域208nに不純物を添加する処理は、導電層112または導電層212をマスクとして、絶縁層110を介して行うことができる。
低抵抗領域108n及び低抵抗領域208nは、不純物濃度が、1×1019atoms/cm以上、1×1023atoms/cm以下、好ましくは5×1019atoms/cm以上、5×1022atoms/cm以下、より好ましくは1×1020atoms/cm以上、1×1022atoms/cm以下である領域を含むことが好ましい。
低抵抗領域108n及び低抵抗領域208nに含まれる不純物の濃度は、例えば二次イオン質量分析法(SIMS:Secondary Ion Mass Spectrometry)、X線光電子分光法(XPS:X-ray Photoelectron Spectroscopy)等の分析法により分析することができる。XPS分析を用いる場合には、表面側または裏面側からのイオンスパッタリングとXPS分析を組み合わせることで、深さ方向の濃度分布を知ることができる。
絶縁層118は、トランジスタ100を保護する保護層として機能する。絶縁層110としては、例えば酸化物または窒化物などの無機絶縁材料を用いることができる。より具体的な例としては、酸化シリコン、酸化窒化シリコン、窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化アルミニウム、酸化ハフニウム、ハフニウムアルミネートなどの無機絶縁材料を用いることができる。
[構成例2]
図2(A)は、トランジスタ100A及びトランジスタ200Aのチャネル長方向の断面図であり、図2(B)は、チャネル幅方向の断面図である。
トランジスタ100Aは、基板102と絶縁層103との間に導電層106を有する点で、トランジスタ100と主に相違している。同様に、トランジスタ200Aは、導電層206を有する点でトランジスタ200と主に相違している。導電層106は半導体層108及び導電層112と重なる領域を有し、導電層206は、半導体層208及び導電層212と重なる領域を有する。
導電層112及び導電層212は、第2のゲート電極(トップゲート電極ともいう)としての機能を有し、導電層106及び導電層206は、第1のゲート電極(ボトムゲート電極ともいう)としての機能を有する。また、絶縁層110の一部は、それぞれのトランジスタの第2のゲート絶縁層として機能し、絶縁層103の一部は、それぞれのトランジスタの第1のゲート絶縁層として機能する。
半導体層108の、導電層112及び導電層106の少なくとも一方と重なる部分は、チャネル形成領域として機能する。なお以下では説明を容易にするため、半導体層108の導電層112と重なる部分をチャネル形成領域と呼ぶ場合があるが、実際には導電層112と重ならずに、導電層106と重なる部分(低抵抗領域108nを含む部分)にもチャネルが形成しうる。なお、トランジスタ200の半導体層208についても同様である。
また、図2(B)に示すように、導電層106は、金属酸化物層114、絶縁層110、及び絶縁層103に設けられた開口部142aを介して、導電層112と電気的に接続されていてもよい。これにより、導電層106と導電層112には、同じ電位を与えることができる。また、トランジスタ200Aも同様に、導電層206と導電層212が電気的に接続されている。
導電層106及び導電層206は、導電層112、導電層120a、または導電層120bと同様の材料を用いることができる。特に導電層106に銅を含む材料を用いると、配線抵抗を低減できるため好ましい。
また、図2(B)に示すように、チャネル幅方向において、導電層112及び導電層106が、半導体層108の端部よりも外側に突出していることが好ましい。このとき、図2(B)に示すように、半導体層108のチャネル幅方向の全体が、絶縁層110と絶縁層103を介して、導電層112と導電層106に覆われた構成となる。同様に、半導体層208も、導電層212と導電層206に覆われた構成となる。
このような構成とすることで、半導体層を一対のゲート電極によって生じる電界で、電気的に取り囲むことができる。このとき特に、一対のゲート電極に同じ電位を与えることが好ましい。これにより、半導体層にチャネルを誘起させるための電界を効果的に印加できるため、トランジスタ100A及びトランジスタ200Aのオン電流を増大させることができる。そのため、トランジスタ100A及びトランジスタ200Aを微細化することも可能となる。
なお、一対のゲート電極を接続しない構成としてもよい。このとき、一対のゲート電極の一方に定電位を与え、他方にトランジスタ100Aまたはトランジスタ200Aを駆動するための信号を与えてもよい。このとき、一方のゲート電極に与える電位により、トランジスタ100Aまたはトランジスタ200Aを他方のゲート電極で駆動する際のしきい値電圧を制御することもできる。
なお、トランジスタ100A及びトランジスタ200Aの作製工程において、同時にトランジスタ100及びトランジスタ200を、同一基板上に作製することができる。そのため、トランジスタ100、トランジスタ100A、トランジスタ200及びトランジスタ200Aの4種類のトランジスタを混載した表示装置を実現することができる。または、トランジスタ100とトランジスタ100Aのうちいずれか一方または双方と、トランジスタ200とトランジスタ200Aのうちいずれか一方または双方と、を混載した表示装置を実現することができる。
[構成例3]
図3(A)は、トランジスタ100B及びトランジスタ200Bのチャネル長方向の断面図であり、図3(B)は、チャネル幅方向の断面図である。
トランジスタ100B及びトランジスタ200Bは、上記トランジスタ100及びトランジスタ200と比較して、絶縁層110の形状が異なる点で主に相違している。
以下、絶縁層110について説明する。ここではトランジスタ100Bについて説明するが、トランジスタ200Bについても同様の作用効果を奏する。
絶縁層110は、導電層112及び金属酸化物層114と上面形状が概略一致するように加工されている。絶縁層110は、例えば導電層112及び金属酸化物層114を加工するためのレジストマスクを用いて加工することにより形成することができる。
絶縁層118は、半導体層108の導電層112、金属酸化物層114、及び絶縁層110に覆われていない上面及び側面に接して設けられている。また絶縁層118は、絶縁層103の上面、絶縁層110の側面、金属酸化物層114の側面、及び導電層112の上面及び側面を覆って設けられている。
絶縁層118は、低抵抗領域108nを低抵抗化させる機能を有する。このような絶縁層118としては、絶縁層118の成膜時、または成膜後に加熱することにより、低抵抗領域108n中に不純物を供給することのできる絶縁膜を用いることができる。または、絶縁層118の成膜時、または成膜後に加熱することにより、低抵抗領域108n中に酸素欠損を生じさせることのできる絶縁膜を用いることができる。
例えば、絶縁層118として、低抵抗領域108nに不純物を供給する供給源として機能する絶縁膜を用いることができる。このとき、絶縁層118は、加熱により水素を放出する膜であることが好ましい。このような絶縁層118を半導体層108に接して形成することで、低抵抗領域108nに水素などの不純物を供給し、低抵抗領域108nを低抵抗化させることができる。
絶縁層118は、成膜の際に用いる成膜ガスに、水素元素などの不純物元素を含むガスを用いて成膜される膜であることが好ましい。
絶縁層118としては、例えば、窒化シリコン、窒化酸化シリコン、酸化窒化シリコン、窒化アルミニウム、窒化酸化アルミニウムなどの、窒化物を含む絶縁膜を好適に用いることができる。特に窒化シリコンは、水素、酸素に対するブロッキング性を有するため、外部から半導体層への水素の拡散と、半導体層から外部への酸素の脱離の両方を防ぐことができ、信頼性の高いトランジスタを実現できる。
また、絶縁層118として、酸化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化ハフニウムなどの、酸化物膜を用いることもできる。
[構成例4]
図4(A)は、トランジスタ100C及びトランジスタ200Cのチャネル長方向の断面図であり、図4(B)は、チャネル幅方向の断面図である。
トランジスタ100Cは、構成例3で例示したトランジスタ100Bに、構成例2で例示した、第1のゲート電極として機能する導電層106を設けた場合の例である。同様に、トランジスタ200Cは、トランジスタ200Bに、導電層206を設けた場合の例である。
このような構成とすることで、オン電流の高いトランジスタとすることができる。または、しきい値電圧を制御することのできるトランジスタとすることができる。
[作製方法例]
以下では、本発明の一態様のトランジスタの作製方法の例について説明する。ここでは、構成例2で例示したトランジスタ100A及びトランジスタ200Aを例に挙げて説明する。
なお、半導体装置を構成する薄膜(絶縁膜、半導体膜、導電膜等)は、スパッタリング法、化学気相堆積(CVD:Chemical Vapor Deposition)法、真空蒸着法、パルスレーザー堆積(PLD:Pulsed Laser Deposition)法、原子層堆積(ALD:Atomic Layer Deposition)法等を用いて形成することができる。CVD法としては、プラズマ化学気相堆積(PECVD:Plasma Enhanced CVD)法、熱CVD法などがある。また、熱CVD法のひとつに、有機金属化学気相堆積(MOCVD:Metal Organic CVD)法がある。
また、半導体装置を構成する薄膜(絶縁膜、半導体膜、導電膜等)は、スピンコート、ディップ、スプレー塗布、インクジェット、ディスペンス、スクリーン印刷、オフセット印刷、ドクターナイフ、スリットコート、ロールコート、カーテンコート、ナイフコート等の方法により形成することができる。
また、半導体装置を構成する薄膜を加工する際には、フォトリソグラフィ法等を用いて加工することができる。それ以外に、ナノインプリント法、サンドブラスト法、リフトオフ法などにより薄膜を加工してもよい。また、メタルマスクなどの遮蔽マスクを用いた成膜方法により、島状の薄膜を直接形成してもよい。
フォトリソグラフィ法としては、代表的には以下の2つの方法がある。一つは、加工したい薄膜上にレジストマスクを形成して、エッチング等により当該薄膜を加工し、レジストマスクを除去する方法である。もう一つは、感光性を有する薄膜を成膜した後に、露光、現像を行って、当該薄膜を所望の形状に加工する方法である。
フォトリソグラフィ法において、露光に用いる光は、例えばi線(波長365nm)、g線(波長436nm)、h線(波長405nm)、またはこれらを混合させた光を用いることができる。そのほか、紫外線、KrFレーザ光、またはArFレーザ光等を用いることもできる。また、液浸露光技術により露光を行ってもよい。また、露光に用いる光として、極端紫外(EUV:Extreme Ultra-violet)光、X線を用いてもよい。また、露光に用いる光に代えて、電子ビームを用いることもできる。極端紫外光、X線または電子ビームを用いると、極めて微細な加工が可能となるため好ましい。なお、電子ビームなどのビームを走査することにより露光を行う場合には、フォトマスクは不要である。
薄膜のエッチングには、ドライエッチング法、ウェットエッチング法、サンドブラスト法などを用いることができる。
図5(A)乃至図7(E)には、構成例2で例示したトランジスタ100A及びトランジスタ200Aの作製工程の各段階におけるチャネル長方向の断面概略図を並べて示している。
なお、以下では、トランジスタ100Aとトランジスタ200Aとで、同一工程により形成することのできる構成要素(導電層106と導電層206、導電層112と導電層212など)に共通する事項ついては、同一の機能及び作用効果を奏するものとして、一方のみの説明を行い、他方の説明を省略してこれを参酌する場合がある。
〔導電層106、導電層206の形成〕
基板102上に導電膜を成膜し、これをエッチングにより加工して、ゲート電極として機能する導電層106及び導電層206を形成する(図5(A))。
このとき、図5(A)に示すように、導電層106及び導電層206の端部がテーパー形状となるように加工することが好ましい。これにより、次に形成する絶縁層103の段差被覆性を高めることができる。
また、導電層106及び導電層206となる導電膜として、銅を含む導電膜を用いることで、配線抵抗を小さくすることができる。例えば大型の表示装置に適用する場合、または解像度の高い表示装置とする場合には、銅を含む導電膜を用いることが好ましい。また、導電層106等に銅を含む導電膜を用いた場合であっても、絶縁層103により銅が半導体層108等側に拡散することが抑制されるため、信頼性の高いトランジスタを実現できる。
〔絶縁層103の形成〕
続いて、基板102、導電層106、及び導電層206を覆って、絶縁層103を形成する(図5(B))。絶縁層103は、PECVD法、ALD法、スパッタリング法などを用いて形成することができる。
特に、絶縁層103は、PECVD法により形成することが好ましい。
絶縁層103は、2以上の絶縁膜を積層した積層構造を有することが好ましい。このとき、導電層106側に位置する絶縁膜には、窒素を含む絶縁膜を用いることが好ましい。具体的には、導電層106側に位置する絶縁膜には、例えば窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、窒化ハフニウム膜などの窒素を含む絶縁膜を用いることができる。
一方、半導体層108及び半導体層208と接する絶縁膜には、酸素を含む絶縁膜を用いることが好ましい。例えば、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネオジム膜を一種以上含む絶縁層を用いることができる。
また、絶縁層103を構成する各絶縁膜は、それぞれプラズマCVD装置を用いて、大気に触れることなく連続して成膜することが好ましい。
絶縁層103を形成した後に、絶縁層103に対して酸素を供給する処理を行ってもよい。例えば、酸素雰囲気下でのプラズマ処理または加熱処理などを行うことができる。または、プラズマイオンドーピング法、またはイオン注入法により、絶縁層103に酸素を供給してもよい。
〔金属酸化物膜108fの形成〕
続いて、絶縁層103上に金属酸化物膜108fを成膜する(図5(C))。
金属酸化物膜108fは、金属酸化物ターゲットを用いたスパッタリング法により形成することが好ましい。
金属酸化物膜108fは、可能な限り欠陥の少ない緻密な膜とすることが好ましい。また、金属酸化物膜108fは、可能な限り水素、水などの不純物が低減され、高純度な膜であることが好ましい。特に、金属酸化物膜108fとして、結晶性を有する金属酸化物膜を用いることが好ましい。
また、金属酸化物膜を成膜する際に、酸素ガスと、不活性ガス(例えば、ヘリウムガス、アルゴンガス、キセノンガスなど)とを混合させてもよい。なお、金属酸化物膜を成膜する際の成膜ガス全体に占める酸素ガスの割合(以下、酸素流量比ともいう)が高いほど、金属酸化物膜の結晶性を高めることができ、信頼性の高いトランジスタを実現できる。一方、酸素流量比が低いほど、金属酸化物膜の結晶性が低くなり、オン電流が高められたトランジスタとすることができる。
金属酸化物膜を成膜する際、基板温度が高いほど、結晶性が高く、緻密な金属酸化物膜とすることができる。一方、基板温度が低いほど、結晶性が低く、電気伝導性の高い金属酸化物膜とすることができる。
金属酸化物膜の成膜条件としては、基板温度を室温以上250℃以下、好ましくは室温以上200℃以下、より好ましくは基板温度を室温以上140℃以下とすればよい。例えば基板温度を、室温以上140℃未満とすると、生産性が高くなり好ましい。また、基板温度を室温とする、または意図的に加熱しない状態で、金属酸化物膜を成膜することにより、結晶性を低くすることができる。
また、金属酸化物膜108fを成膜する前に、絶縁層103の表面に吸着した水、水素、有機物等を脱離させるための処理、及び絶縁層103中に酸素を供給する処理のうち、少なくとも一方を行うことが好ましい。例えば、減圧雰囲気下にて70℃以上200℃以下の温度で加熱処理を行うことができる。または、酸素を含む雰囲気下におけるプラズマ処理を行ってもよい。または、一酸化二窒素(NO)などの酸化性気体を含む雰囲気下におけるプラズマ処理により、絶縁層103に酸素を供給してもよい。一酸化二窒素ガスを含むプラズマ処理を行うと、絶縁層103の表面の有機物を好適に除去しつつ、酸素を供給することができる。このような処理の後、絶縁層103の表面を大気に暴露することなく、連続して金属酸化物膜108fを成膜することが好ましい。
なお、半導体層108として、複数の半導体層を積層した積層構造とする場合には、先に形成する金属酸化物膜を成膜した後に、その表面を大気に曝すことなく連続して、次の金属酸化物膜を成膜することが好ましい。
〔金属膜131fの形成〕
続いて、金属酸化物膜108f上に、金属膜131fを成膜する(図5(D))。
金属膜131fは、スパッタリング法、真空蒸着法などの成膜方法により形成することができる。金属膜131fは、金属酸化物膜108fを成膜したのちに、大気に曝すことなく連続して成膜することが好ましい。
金属膜131fとしては、金属酸化物膜108fを構成する酸化物半導体に拡散しにくい金属を用いることが好ましい。これにより、後の半導体層108のキャリア濃度を低減できる。さらに、金属膜131fは、金属酸化物膜108fとのエッチング速度の選択比が大きな材料を用いることが好ましい。特に、金属膜131fは、ドライエッチング法によるエッチングと、後の金属層131の除去時のウェットエッチング法によるエッチングを行うために、どちらの手法に対しても、金属酸化物膜108fとのエッチング速度の選択比を高くできる材料を用いることが好ましい。このように、酸化物半導体へ拡散しにくく、且つエッチング速度の選択比の大きい金属膜131fとしては、タングステン膜、モリブデン膜、またはチタン膜などの高融点金属の膜を好適に用いることができる。
〔金属層131、半導体層108の形成〕
続いて、金属膜131f上にレジストマスク135を形成する(図5(E))。
続いて、まずレジストマスク135に覆われない領域の金属膜131fをエッチングにより除去し、金属酸化物膜108fの上面の一部を露出させる。これにより、まず島状の金属層131が形成される。
金属膜131fのエッチングは、ドライエッチング法により行うことが好ましい。特に、異方性の高いドライエッチング法を用いることが好ましい。これにより、金属層131の側面がエッチングされ、金属層131のパターンが、レジストマスク135のパターンよりも縮小してしまう現象を防ぐことができる。
続いて、金属層131に覆われない領域の金属酸化物膜108fをエッチングにより除去し、絶縁層103の上面の一部を露出させる(図5(F))。金属酸化物膜108fのエッチングは、ドライエッチング法を用いることもできるが、ウェットエッチング法を用いることで、半導体層108のエッチングダメージを低減できるため好ましい。
これにより、島状の金属層131と、島状の半導体層108とが形成される。
その後、レジストマスク135を除去する(図6(A))。レジストマスク135は、ウェットエッチング法またはドライエッチング法により除去することができる。
なお、レジストマスク135を、金属層131の形成後であって、金属酸化物膜108fのエッチング前に除去してもよい。このとき、金属層131をエッチングのためのマスク(ハードマスクともいう)として用いて、金属酸化物膜108fをエッチングすることができる。これにより、半導体層108の側面が、レジストマスク135のエッチングに曝されることがないため、半導体層108へのダメージを抑制することができる。
〔金属酸化物膜208fの形成〕
続いて、金属層131、半導体層108、及び絶縁層103上に、金属酸化物膜208fを成膜する。
金属酸化物膜208fは、上記金属酸化物膜108fとは異なるスパッタリングターゲットを用いて成膜することができる。金属酸化物膜208fの成膜の詳細については、上記金属酸化物膜108fの記載を援用できる。
〔金属膜132fの形成〕
続いて、金属酸化物膜208f上に、金属膜132fを成膜する(図6(B))。
金属膜132fは、金属膜131fと同一の材料、同一の条件で形成することが好ましい。さらに金属膜132fは、金属膜131fと同じ厚さとなるように形成することが好ましい。これにより、後に金属層131と金属層132とをそれぞれ別々に除去する必要がなく、工程を共通化することができる。
〔金属層132、半導体層208の形成〕
続いて、金属膜132f上であって、金属層131と重ならない領域に、レジストマスク136を形成する(図6(C))。
続いて、レジストマスク136に覆われない領域の金属膜132fをエッチングにより除去し、金属酸化物膜208fの上面の一部を露出させる。これにより、まず島状の金属層132が形成される。
上記金属膜131fと同様、金属膜132fのエッチングは、ドライエッチング法により行うことが好ましい。
続いて、金属層132に覆われない領域の金属酸化物膜208fをエッチングにより除去し、金属層131の上面、半導体層108の側面、及び絶縁層103の上面を露出させる(図6(D))。上記金属酸化物膜108fと同様、金属酸化物膜208fのエッチングは、ウェットエッチングにより行うことが好ましい。
このとき、金属層131は、金属酸化物膜208fのエッチングの際に、半導体層108がエッチングされることを防ぐための保護層として機能する。そのため、金属膜132fと、金属酸化物膜208fとを同じ条件を用いて一括でエッチングするのではなく、金属膜132fのエッチングの際に、金属酸化物膜208fとのエッチング速度の選択比が大きな条件でエッチングし、これらを別々にエッチングすることが好ましい。これにより、金属酸化物膜208fのエッチング条件として、金属層131とのエッチング速度の選択比の高い条件を用いることが可能となるため、金属酸化物膜208fのエッチングの際に、保護層として機能する金属層131がエッチングされてしまうことを防ぐことができる。
その後、レジストマスク136を除去する(図6(E))。
なお、レジストマスク136も上記レジストマスク135と同様に、金属層132の形成後であって、金属酸化物膜208fのエッチング前に除去してもよい。このとき、金属層132をエッチングのためのマスク(ハードマスクともいう)として用いて、金属酸化物膜208fをエッチングすることができる。これにより、半導体層208及び半導体層108の側面が、レジストマスク136のエッチングに曝されることがないため、半導体層108及び半導体層208へのダメージを抑制することができる。
〔金属層131、金属層132の除去〕
続いて、金属層131及び金属層132をエッチングにより除去する(図6(F))。
金属層131と金属層132を、同一の条件で形成することで、一つの工程で同時にこれらを除去することができる。
金属層131と金属層132は、ウェットエッチング法により除去することが好ましい。ドライエッチング法により除去する場合では、半導体層108及び半導体層208がプラズマによるダメージを受けることで、膜質が変化してしまう恐れがある。ウェットエッチング法を用いることにより、電気特性が良好で、且つ信頼性の高いトランジスタを作製することができる。
以上の工程により、異なる組成の半導体層108と半導体層208とを、同一面上に並べて形成することができる。
なお、ここでは半導体層108を先に形成し、半導体層208を後に形成したが、その順番は問われない。すなわち、半導体層208を先に形成し、半導体層108を後に形成してもよい。
〔加熱処理〕
半導体層108及び半導体層208の形成後、加熱処理を行うことが好ましい。加熱処理により、半導体層108中及び半導体層208中に含まれる、または表面に吸着した水素または水を除去することができる。また、加熱処理により、半導体層108及び半導体層208の膜質が向上する(例えば欠陥の低減、結晶性の向上など)場合がある。
また、加熱処理により、絶縁層103から半導体層108及び半導体層208に酸素を供給することもできる。
加熱処理の温度は、代表的には150℃以上基板の歪み点未満、または200℃以上500℃以下、または250℃以上450℃以下、または300℃以上450℃以下とすることができる。
加熱処理は、希ガス、または窒素を含む雰囲気で行うことができる。または、当該雰囲気で加熱した後、酸素を含む雰囲気で加熱してもよい。または、乾燥空気雰囲気で加熱してもよい。なお、上記加熱処理の雰囲気に水素、水などができるだけ含まれないことが好ましい。該加熱処理は、電気炉、またはRTA(Rapid Thermal Anneal)装置等を用いることができる。RTA装置を用いることで、加熱処理時間を短縮することができる。
なお、当該加熱処理は不要であれば行わなくてもよい。また、ここでは加熱処理は行わず、後の工程で行われる加熱処理と兼ねてもよい。また、後の工程での高温下の処理(例えば成膜工程など)などで、当該加熱処理と兼ねることができる場合もある。
〔絶縁層110の形成〕
続いて、絶縁層103、半導体層108、及び半導体層208を覆って、絶縁層110を形成する。
絶縁層110は、PECVD法により形成することが好ましい。
また、絶縁層110の成膜前に、半導体層108及び半導体層208の表面に対してプラズマ処理を行なうことが好ましい。当該プラズマ処理により、半導体層108及び半導体層208の表面に吸着する水などの不純物を低減することができる。そのため、半導体層108及び半導体層208と、絶縁層110との界面における不純物を低減できるため、信頼性の高いトランジスタを実現できる。特に、半導体層108及び半導体層208の形成から、絶縁層110の成膜までの間に半導体層108及び半導体層208の表面が大気に曝される場合には好適である。プラズマ処理としては、例えば酸素、オゾン、窒素、一酸化二窒素、アルゴンなどの雰囲気下で行うことができる。また、プラズマ処理と絶縁層110の成膜とは、大気に曝すことなく連続して行われることが好ましい。
ここで、絶縁層110を成膜した後に、加熱処理を行うことが好ましい。加熱処理により、絶縁層110中に含まれる、または表面に吸着した水素または水を除去することができる。また、絶縁層110中の欠陥を低減することができる。
加熱処理の条件は、上記記載を援用することができる。
なお、当該加熱処理は不要であれば行わなくてもよい。また、ここでは加熱処理は行わず、後の工程で行われる加熱処理と兼ねてもよい。また、後の工程での高温下の処理(例えば成膜工程など)などで、当該加熱処理と兼ねることができる場合もある。
〔金属酸化物膜114fの形成〕
続いて、絶縁層110上に、金属酸化物膜114fを形成する。
金属酸化物膜114fは、例えば酸素を含む雰囲気下で成膜することが好ましい。特に、酸素を含む雰囲気下でスパッタリング法により形成することが好ましい。これにより、金属酸化物膜114fの成膜時に絶縁層110に酸素を供給することができる。なお、金属酸化物膜114fの成膜時に、半導体層108または半導体層208に酸素が供給されてもよい。
金属酸化物膜114fを、上記半導体層108または半導体層208の場合と同様の金属酸化物を含む酸化物ターゲットを用いたスパッタリング法により形成する場合には、上記半導体層108の記載を援用することができる。
例えば金属酸化物膜114fの成膜条件として、成膜ガスに酸素を用い、金属ターゲットを用いた反応性スパッタリング法により、金属酸化物膜を形成してもよい。金属ターゲットとして、例えばアルミニウムを用いた場合には、酸化アルミニウム膜を成膜することができる。
金属酸化物膜114fの成膜時に、成膜装置の成膜室内に導入する成膜ガスの全流量に対する酸素流量の割合(酸素流量比)、または成膜室内の酸素分圧が高いほど、絶縁層110中に供給される酸素を増やすことができる。酸素流量比または酸素分圧は、例えば50%以上100%以下、好ましくは65%以上100%以下、より好ましくは80%以上100%以下、さらに好ましくは90%以上100%以下とする。特に、酸素流量比を100%とし、成膜室内の酸素分圧を100%にできるだけ近づけることが好ましい。
このように、酸素を含む雰囲気下でスパッタリング法により金属酸化物膜114fを形成することにより、金属酸化物膜114fの成膜時に、絶縁層110へ酸素を供給するとともに、絶縁層110から酸素が脱離することを防ぐことができる。その結果、絶縁層110に極めて多くの酸素を閉じ込めることができる。
金属酸化物膜114fの成膜後に、加熱処理を行うことが好ましい。加熱処理により、絶縁層110に含まれる酸素を、半導体層108及び半導体層208に供給することができる。金属酸化物膜114fが絶縁層110を覆った状態で加熱することにより、絶縁層110から外部へ酸素が脱離することを防ぎ、半導体層108及び半導体層208に多くの酸素を供給することができる。その結果、半導体層108及び半導体層208中の酸素欠損を低減でき、信頼性の高いトランジスタを実現できる。
加熱処理の条件は、上記記載を援用することができる。
なお、当該加熱処理は不要であれば行わなくてもよい。また、ここでは加熱処理は行わず、後の工程で行われる加熱処理と兼ねてもよい。また、後の工程での高温下の処理(例えば成膜工程など)などで、当該加熱処理と兼ねることができる場合もある。
また、金属酸化物膜114fの成膜後、または当該加熱処理後に、金属酸化物膜114fを除去してもよい。
〔開口部142の形成〕
続いて、金属酸化物膜114f、絶縁層110、及び絶縁層103の一部をエッチングすることで、導電層106または導電層206に達する開口部142a、開口部142bを形成する(図示しない)。これにより、導電層106または導電層206と、後に形成する導電層112または導電層212とを、開口部142aまたは開口部142bを介して電気的に接続することができる。
〔導電層112、導電層212、金属酸化物層114、金属酸化物層214の形成〕
続いて、金属酸化物膜114f上に、導電層112となる導電膜112fを成膜する(図7(A))。
導電膜112fとしては、低抵抗な金属または合金材料を用いることが好ましい。また、導電膜112fとして、水素を放出しにくい材料であり、また水素が拡散しにくい材料を用いることが好ましい。また、導電膜112fとして、酸化しにくい材料を用いることが好ましい。
例えば導電膜112fは、金属または合金を含むスパッタリングターゲットを用いたスパッタリング法により成膜することが好ましい。
例えば、導電膜112fとして、酸化しにくく、水素が拡散しにくい導電膜と、低抵抗な導電膜とを積層した積層膜とすることが好ましい。
続いて、導電膜112f及び金属酸化物膜114fの一部をエッチングすることで、導電層112、導電層212、金属酸化物層114、及び金属酸化物層214を形成する(図7(B))。導電膜112f及び金属酸化物膜114fは、それぞれ同じレジストマスクを用いて加工することが好ましい。または、エッチング後の導電層112をハードマスクとして用いて、金属酸化物膜114fをエッチングしてもよい。
導電膜112f及び金属酸化物膜114fのエッチングとして、特にウェットエッチング法を用いることが好ましい。
これにより、上面形状が概略一致した導電層112及び金属酸化物層114と、導電層212及び金属酸化物層214と、をそれぞれ形成することができる。
このように、絶縁層110をエッチングせずに、半導体層108の上面及び側面、半導体層208の上面及び側面、並びに絶縁層103を覆った構造とすることで、導電膜112f等のエッチングの際に、半導体層108、半導体層208、絶縁層103などがエッチングされ、薄膜化することを防ぐことができる。
〔不純物元素の供給処理〕
続いて、導電層112及び導電層212をマスクとして、絶縁層110を介して半導体層108および半導体層208に不純物元素140を供給(添加、または注入ともいう)する処理を行う(図7(C))。これにより、半導体層108の導電層112に覆われない領域に、低抵抗領域108nを形成することができる。同様に、半導体層208中に低抵抗領域208nを形成することができる。このとき、半導体層108の導電層112と重なる領域、及び半導体層208の導電層212と重なる領域に、不純物元素140ができるだけ供給されないように、マスクとなる導電層112及び導電層212等の材料及び厚さなどを考慮して、不純物元素140の供給処理の条件を決定することが好ましい。これにより、半導体層108の導電層112と重なる領域、及び半導体層208の導電層212と重なる領域に、不純物濃度が十分に低減されたチャネル形成領域を形成することができる。
不純物元素140の供給は、プラズマイオンドーピング法、またはイオン注入法を好適に用いることができる。これらの方法は、深さ方向の濃度プロファイルを、イオンの加速電圧とドーズ量等により、高い精度で制御することができる。プラズマイオンドーピング法を用いることで、生産性を高めることができる。また質量分離を用いたイオン注入法を用いることで、供給される不純物元素の純度を高めることができる。
不純物元素140の供給処理において、半導体層108と絶縁層110との界面、または半導体層108中の当該界面に近い部分、または絶縁層110中の当該界面に近い部分が、最も高い濃度となるように、処理条件を制御することが好ましい。これにより、一度の処理で半導体層108と絶縁層110の両方に、最適な濃度の不純物元素140を供給することができる。
不純物元素140としては、水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、ヒ素、アルミニウム、マグネシウム、シリコン、または希ガスなどが挙げられる。なお、希ガスの代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノン等がある。特に、ホウ素、リン、アルミニウム、マグネシウム、またはシリコンを用いることが好ましい。
不純物元素140の原料ガスとしては、上記不純物元素を含むガスを用いることができる。ホウ素を供給する場合、代表的にはBガスまたはBFガスなどを用いることができる。またリンを供給する場合には、代表的にはPHガスを用いることができる。また、これらの原料ガスを希ガスで希釈した混合ガスを用いてもよい。
その他、原料ガスとして、CH、N、NH、AlH、AlCl、SiH、Si、F、HF、H、(CMg、及び希ガス等を用いることができる。また、イオン源は気体に限られず、固体または液体を加熱して気化させたものを用いてもよい。
不純物元素140の添加は、絶縁層110及び半導体層108の組成、密度、及び厚さなどを考慮して、加速電圧またはドーズ量などの条件を設定することで制御することができる。
例えば、イオン注入法またはプラズマイオンドーピング法でホウ素またはリンの添加を行う場合、ドーズ量は、例えば1×1013ions/cm以上1×1017ions/cm以下、好ましくは1×1014ions/cm以上5×1016ions/cm以下、より好ましくは1×1015ions/cm以上3×1016ions/cm以下の範囲とすることができる。
なお、不純物元素140の供給方法としてはこれに限られず、例えば加熱による熱拡散を利用した処理、またはプラズマ処理などを用いてもよい。プラズマ処理法の場合、添加する不純物元素を含むガス雰囲気にてプラズマを発生させて、プラズマ処理を行うことによって、不純物元素を添加することができる。上記プラズマを発生させる装置としては、ドライエッチング装置、アッシング装置、プラズマCVD装置、高密度プラズマCVD装置等を用いることができる。
本発明の一態様では、絶縁層110を介して不純物元素140を半導体層108及び半導体層208に供給することができる。そのため、半導体層108または半導体層208が結晶性を有する場合であっても、不純物元素140の供給の際に半導体層108及び半導体層208が受けるダメージが軽減され、結晶性が損なわれてしまうことを抑制できる。そのため、結晶性の低下により電気抵抗が増大してしまうような場合には好適である。
〔絶縁層118の形成〕
続いて、絶縁層110、金属酸化物層114、導電層112、金属酸化物層214、及び導電層212を覆って絶縁層118を形成する(図7(D))。
絶縁層118をプラズマCVD法により形成する場合、成膜温度が高すぎると、低抵抗領域108n等に含まれる不純物が、半導体層108のチャネル形成領域を含む周辺部に拡散する、または低抵抗領域108nの電気抵抗が上昇してしまうなどの恐れがある。そのため、絶縁層118の成膜温度は、これらのことを考慮して決定すればよい。
例えば、絶縁層118の成膜温度としては、例えば150℃以上400℃以下、好ましくは180℃以上360℃以下、より好ましくは200℃以上250℃以下とすることが好ましい。絶縁層118を低温で成膜することにより、チャネル長の短いトランジスタであっても、良好な電気特性を付与することができる。
また、絶縁層118の形成後、加熱処理を行ってもよい。当該加熱処理により、低抵抗領域108nを、より安定して低抵抗なものとすることができる場合がある。例えば、加熱処理を行うことにより、不純物元素140が適度に拡散して局所的に均一化され、理想的な不純物元素の濃度勾配を有する低抵抗領域108nが形成されうる。なお、加熱処理の温度が高すぎる(例えば500℃以上)と、不純物元素140がチャネル形成領域内にまで拡散し、トランジスタの電気特性および信頼性の悪化を招く恐れがある。
加熱処理の条件は、上記記載を援用することができる。
なお、当該加熱処理は不要であれば行わなくてもよい。また、ここでは加熱処理は行わず、後の工程で行われる加熱処理と兼ねてもよい。また、後の工程での高温下の処理(例えば成膜工程など)がある場合には、当該加熱処理と兼ねることができる場合もある。
〔開口部141a乃至開口部141dの形成〕
続いて、絶縁層118及び絶縁層110の一部をエッチングすることで、低抵抗領域108nに達する開口部141a及び開口部141b、ならびに低抵抗領域208nに達する開口部141c及び開口部141dを形成する。
〔導電層120a、導電層120b、導電層220a、導電層220bの形成〕
続いて、開口部141a乃至141dを覆うように、絶縁層118上に導電膜を成膜し、当該導電膜を所望の形状に加工することで、導電層120a、導電層120b、導電層220a及び導電層220bを形成する(図7(E))。
以上の工程により、トランジスタ100A及びトランジスタ200Aを作製することができる。例えば、トランジスタ100Aを表示装置の画素に適用する場合には、この後に、保護絶縁層、平坦化層、画素電極、または配線のうち1以上を形成する工程を追加すればよい。
以上が作製方法例についての説明である。
〔作製方法の変形例〕
上記では、半導体層の上方にゲート電極を備える構成について説明したが、半導体層の下方にゲート電極を備える、いわゆるボトムゲート型のトランジスタも作製することができる。
まず、上記作製方法例と同様に、基板102上に導電層106、導電層206、絶縁層103、半導体層108、及び半導体層208とを形成する(図6(F)参照)。
続いて、半導体層108、半導体層208、及び絶縁層103上に導電膜を成膜する。その後、半導体層108上であって導電層106と重なる領域、及び半導体層208上であって導電層206と重なる領域において、導電膜をエッチングすることで、導電層130a、導電層130b、導電層230a、及び導電層230bを形成する(図8(A))。
導電層130a、導電層130b、導電層230a、及び導電層230bは、それぞれトランジスタのソース電極またはドレイン電極として機能する。
このようにして、それぞれボトムゲート型のトランジスタ100Dと、トランジスタ200Dとを、同一面上に並べて形成することができる。
その後、半導体層108、半導体層208、導電層130a、導電層130b、導電層230a、及び導電層230bを覆って、絶縁層119を形成することが好ましい(図8(B))。絶縁層119は、上記絶縁層118と同様の方法により形成することができる。
以上が変形例についての説明である。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
(実施の形態2)
本実施の形態では、実施の形態1で例示したトランジスタを用いることのできる表示パネルの構成例について説明する。
[構成例]
図9に、表示パネル10のブロック図を示す。表示パネル10は、表示部11、第1の駆動回路12、及び第2の駆動回路13を有する。
表示部11には、複数の画素PIXがマトリクス状に配置される。画素は、少なくとも1つの表示素子と、1つのトランジスタを含む。表示素子としては、代表的には有機EL素子、または液晶素子などを用いることができる。
第1の駆動回路12は、ソースドライバとして機能する回路を含む。第1の駆動回路12は、外部から入力されたビデオ信号に基づいて階調信号を生成し、表示部11が有する画素に供給する機能を有する。
第2の駆動回路13は、ゲートドライバとして機能する回路を含む。第2の駆動回路13は、外部から入力された信号に基づいて選択信号を生成し、表示部11が有する画素に供給する機能を有する。
表示部11の画素PIX、及び第2の駆動回路13には、実施の形態1で例示したトランジスタ100等を適用することができる。また、第1の駆動回路12には、実施の形態1で例示したトランジスタ200等を適用することができる。なお、必要に応じて、画素PIX及び第2の駆動回路13にトランジスタ200等を用いてもよいし、第1の駆動回路12にトランジスタ100を用いてもよい。
また、表示部11には第1の駆動回路12と接続される複数のソース線SLと、第2の駆動回路13と接続される複数のゲート線GLが設けられている。
〔第1の駆動回路の構成例〕
以下では、表示パネル10が有する第1の駆動回路12のより具体的な構成例について説明する。
第1の駆動回路12は、シフトレジスタ回路31、ラッチ回路部41、レベルシフタ回路部42、D-A変換部43、及びアナログバッファ回路部44等を有する。
ラッチ回路部41は、複数のラッチ回路32と、複数のラッチ回路33とを有する。レベルシフタ回路部42は、複数のレベルシフタ回路34を有する。D-A変換部43は、複数のDAC回路35を有する。アナログバッファ回路部44は、複数のアナログバッファ回路36を有する。
シフトレジスタ回路31には、クロック信号CLK及びスタートパルス信号SPが入力される。シフトレジスタ回路31は、クロック信号CLK及びスタートパルス信号SPにしたがって、パルスが順次シフトするタイミング信号を生成し、ラッチ回路部41の各ラッチ回路32に出力する。
ラッチ回路部41には、ビデオ信号S、及びラッチ信号LATが入力される。
ラッチ回路32にタイミング信号が入力されると、当該タイミング信号に含まれるパルス信号にしたがって、ビデオ信号Sがサンプリングされ、各ラッチ回路32に順に書き込まれる。このとき、全てのラッチ回路32へのビデオ信号Sの書き込みが終了するまでの期間を、ライン期間と呼ぶことができる。
一ライン期間が終了すると、各ラッチ回路33に入力されるラッチ信号LATのパルスにしたがって、各ラッチ回路32に保持されているビデオ信号が、各ラッチ回路33に一斉に書き込まれ、保持される。ビデオ信号をラッチ回路33に送り出し終えたラッチ回路32は、再びシフトレジスタ回路31からのタイミング信号に従って、次のビデオ信号の書き込みが順次行われる。この2順目の一ライン期間中に、ラッチ回路33に書き込まれ、保持されているビデオ信号がレベルシフタ回路部42の各レベルシフタ回路34に出力される。
レベルシフタ回路部42の各レベルシフタ回路34に入力されたビデオ信号は、レベルシフタ回路34によってその信号の電圧の振幅が増幅された後、D-A変換部43内の各DAC回路35に送られる。DAC回路35に入力された一群のビデオ信号は、アナログ変換され、一のアナログ信号としてアナログバッファ回路部44に出力される。アナログバッファ回路部44に入力されたビデオ信号は、各アナログバッファ回路36を介して、各ソース線SLに出力される。
一方、第2の駆動回路13は、各ゲート線GLを順次選択する。第1の駆動回路12からソース線SLを介して表示部11に入力されたビデオ信号は、第2の駆動回路13によって選択されたゲート線GLに接続される各画素PIXに入力される。
なお、シフトレジスタ回路31の代わりに、パルスが順次シフトする信号を出力することのできる他の回路を用いてもよい。
〔第1の駆動回路の変形例〕
図9で例示した第1の駆動回路12は、デジタル信号をアナログ信号に変換して表示部11に出力する構成であったが、入力信号としてアナログ信号を用いることで、第1の駆動回路12の構成をより簡素化することができる。
図10(A)に示す第1の駆動回路12aは、シフトレジスタ回路31、ラッチ回路部41、及びソースフォロア回路部45を有する。ソースフォロア回路部45は、複数のソースフォロア回路37を有する。
ラッチ回路32は、シフトレジスタ回路31からのタイミング信号に従って、アナログのビデオ信号Sをアナログデータとしてサンプリングする。また各ラッチ回路32は、ラッチ信号LATに従って、一斉に各ラッチ回路33に保持されたビデオ信号を出力する。
ラッチ回路33に保持されたビデオ信号はソースフォロア回路37を介して1つのソース線SLに出力される。なお、ソースフォロア回路37に代えて、上記アナログバッファ回路を用いてもよい。
図10(B)に示す第1の駆動回路12bは、シフトレジスタ回路31と、デマルチプレクサ回路46とを有する。
デマルチプレクサ回路46は、複数のサンプリング回路38を有する。各サンプリング回路38には、複数の配線から複数のアナログのビデオ信号Sが入力され、シフトレジスタ回路31から入力するタイミング信号に従って、複数のソース線SLに同時にビデオ信号を出力する。シフトレジスタ回路31は、複数のサンプリング回路38を順次選択するように、タイミング信号を出力する。
例えば、表示部11に接続されるソース線SLの本数を2160本、ビデオ信号Sが供給される配線を54本とした場合、デマルチプレクサ回路46に40個のサンプリング回路38を設けることで、1ライン期間を40分割し、それぞれの期間内に54本のソース線SLに同時にビデオ信号を出力することができる。
以上が、第1の駆動回路についての説明である。
〔表示部の構成例〕
表示部11には、少なくとも1つの表示素子と、1つのトランジスタを有する複数の画素PIXがマトリクス状に配置された構成とすることができる。
図11には、表示素子として発光素子を適用した場合の表示部11の回路図の例を示している。図11に示す表示部11には、m(mは2以上の整数)本のゲート線GLと、n(nは2以上の整数)本のソース線SLが接続されている。
表示部11が有する画素PIXは、トランジスタ51、トランジスタ52、容量素子53、及び発光素子54を有する。また画素PIXには、ソース線SL、ゲート線GL、及び電源電位が供給される配線VL1並びに配線VL2が接続されている。
トランジスタ51及びトランジスタ52には、実施の形態1で例示したトランジスタ100等を適用することができる。なお、必要に応じて、トランジスタ51及びトランジスタ52の一方に、実施の形態1で例示したトランジスタ200等を用いてもよい。
トランジスタ51は、ゲートがゲート線GLに接続され、ソースまたはドレインの一方がソース線SLに接続され、他方が容量素子53の一方の電極及びトランジスタ52のゲートと接続されている。トランジスタ52は、ソースまたはドレインの一方が発光素子54の一方の電極に接続され、他方が配線VL1に接続されている。容量素子53は、他方の電極が配線VL1に接続されている。発光素子54は、他方の電極が配線VL2に接続されている。
画素PIXは、ゲート線GLから供給される信号によって選択される。また、ソース線SLからトランジスタ51を介してトランジスタ52のゲートが接続されるノードに書き込まれる電位によって発光素子54に流れる電流を制御することにより、発光素子54の発光輝度を制御することができる。
発光素子54としては、代表的には有機エレクトロルミネセンス素子(有機EL素子ともいう)などを用いることができる。なお、発光素子54としてはこれに限定されず、無機材料を含む無機EL素子、発光ダイオード等を用いてもよい。
以上が、表示部の構成例についての説明である。
[発光素子の構成例]
以下では、表示パネル及び発光素子の構成例について説明する。
図12(A)に、本発明の一態様の表示装置240の上面概略図を示す。表示装置240は、赤色を呈する発光素子250R、緑色を呈する発光素子250G、及び青色を呈する発光素子250Bをそれぞれ複数有する。図12(A)では、各発光素子の区別を簡単にするため、各発光素子の発光領域内にR、G、Bの符号を付している。
発光素子250R、発光素子250G、及び発光素子250Bは、それぞれマトリクス状に配列している。図12(A)は、一方向に同一の色の発光素子が配列する、いわゆるストライプ配列を示している。なお、発光素子の配列方法はこれに限られず、デルタ配列、ジグザグ配列などの配列方法を適用してもよいし、ペンタイル配列を用いることもできる。
発光素子250R、発光素子250G、及び発光素子250Bとしては、OLED(Organic Light Emitting Diode)、またはQLED(Quantum-dot Light Emitting Diode)などのEL素子を用いることが好ましい。EL素子が有する発光物質としては、蛍光を発する物質(蛍光材料)、燐光を発する物質(燐光材料)、熱活性化遅延蛍光を示す物質(熱活性化遅延蛍光(Thermally activated delayed fluorescence:TADF)材料)、または無機化合物(量子ドット材料など)などが挙げられる。
図12(B)は、図12(A)中の一点鎖線A1-A2に対応する断面概略図である。
図12(B)には、発光素子250R、発光素子250G、及び発光素子250Bの断面を示している。発光素子250R、発光素子250G、及び発光素子250Bは、それぞれ基板251上に設けられ、画素電極261、及び共通電極263を有する。
発光素子250Rは、画素電極261と共通電極263との間に、EL層262Rを有する。EL層262Rは、少なくとも赤色の波長域に強度を有する光を発する発光性の有機化合物を有する。発光素子250Gが有するEL層262Gは、少なくとも緑色の波長域に強度を有する光を発する発光性の有機化合物を有する。発光素子250Bが有するEL層262Bは、少なくとも青色の波長域に強度を有する光を発する発光性の有機化合物を有する。
EL層262R、EL層262G、及びEL層262Bは、それぞれ発光性の有機化合物を含む層(発光層)のほかに、電子注入層、電子輸送層、正孔注入層、及び正孔輸送層のうち、一以上を有していてもよい。
画素電極261は、発光素子毎に設けられている。また、共通電極263は、各発光素子に共通な一続きの層として設けられている。画素電極261と共通電極263のいずれか一方に可視光に対して透光性を有する導電膜を用い、他方に反射性を有する導電膜を用いる。画素電極261を透光性、共通電極263を反射性とすることで、下面射出型(ボトムエミッション型)の表示装置とすることができ、反対に画素電極261を反射性、共通電極263を透光性とすることで、上面射出型(トップエミッション型)の表示装置とすることができる。なお、画素電極261と共通電極263の双方を透光性とすることで、両面射出型(デュアルエミッション型)の表示装置とすることもできる。
画素電極261の端部を覆って、絶縁層272が設けられている。絶縁層272の端部は、テーパー形状であることが好ましい。
EL層262R、EL層262G、及びEL層262Bは、それぞれ画素電極261の上面に接する領域と、絶縁層272の表面に接する領域と、を有する。また、EL層262R、EL層262G、及びEL層262Bの端部は、絶縁層272上に位置する。
図12(B)に示すように、異なる色の発光素子間において、2つのEL層の間に隙間が設けられている。このように、EL層262R、EL層262G、及びEL層262Bが、互いに接しないように設けられていることが好ましい。これにより、隣接する2つのEL層を介して電流が流れ、意図しない発光が生じること(クロストークともいう)を好適に防ぐことができる。そのため、コントラストを高めることができ、表示品位の高い表示装置を実現できる。
EL層262R、EL層262G、及びEL層262Bは、メタルマスクなどのシャドーマスクを用いた真空蒸着法などにより、作り分けることができる。または、フォトリソグラフィ法により、これらを作り分けてもよい。フォトリソグラフィ法を用いることで、メタルマスクを用いた場合では実現することが困難である高い精細度の表示装置を実現することができる。
なお、本明細書等において、メタルマスク、またはFMM(ファインメタルマスク、高精細なメタルマスク)を用いて作製されるデバイスをMM(メタルマスク)構造のデバイスと呼称する場合がある。また、本明細書等において、メタルマスク、またはFMMを用いることなく作製されるデバイスをMML(メタルマスクレス)構造のデバイスと呼称する場合がある。
また、共通電極263上には、発光素子250R、発光素子250G、及び発光素子250Bを覆って、保護層271が設けられている。保護層271は、上方から各発光素子に水などの不純物が拡散することを防ぐ機能を有する。
保護層271としては、例えば、少なくとも無機絶縁膜を含む単層構造または積層構造とすることができる。無機絶縁膜としては、例えば、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、酸化ハフニウム膜などの酸化物膜または窒化物膜が挙げられる。または、保護層271としてインジウムガリウム酸化物、インジウムガリウム亜鉛酸化物などの半導体材料を用いてもよい。
図12(C)には、上記とは異なる例を示している。
図12(C)では、白色の光を呈する発光素子250Wを有する。発光素子250Wは、画素電極と共通電極263との間に白色の光を呈するEL層262Wを有する。
EL層262Wとしては、例えば、それぞれの発光色が補色の関係になるように選択された、2以上の発光層を積層した構成とすることができる。また、発光層間に電荷発生層を挟持した、積層型のEL層を用いてもよい。
図12(C)には、3つの発光素子250Wを並べて示している。左の発光素子250Wの上部には着色層264Rが設けられている。着色層264Rは、赤色の光を透過するバンドパスフィルタとして機能する。同様に、中央の発光素子250Wの上部には緑色の光を透過する着色層264Gが設けられ、右の発光素子250Wの上部には、青色の光を透過する着色層264Bが設けられている。これにより、表示装置はカラーの画像を表示することができる。
ここで、隣接する2つの発光素子250W間において、EL層262Wと、共通電極263とがそれぞれ分離されている。これにより、隣接する2つの発光素子250Wにおいて、EL層262Wを介して電流が流れ、意図しない発光が生じることを好適に防ぐことができる。特に、EL層262Wとして、2つの発光層の間に電荷発生層が設けられる、積層型のEL層を用いた場合では、精細度が高いほど、すなわち隣接画素間の距離が小さいほど、クロストークの影響が顕著となり、コントラストが低下してしまうといった問題がある。そのため、このような構成とすることで、高い精細度と、高いコントラストを兼ね備える表示装置を実現できる。
EL層262W及び共通電極263の分離は、フォトリソグラフィ法により行うことが好ましい。これにより、発光素子間の間隔を狭めることができるため、例えばメタルマスク等のシャドーマスクを用いた場合と比較して、高い開口率の表示装置を実現することができる。
なお、ボトムエミッション型の発光素子の場合は、画素電極261と基板251との間に、着色層を設ければよい。
以上が、発光素子についての説明である。
本実施の形態で例示した構成例、及びそれらに対応する図面等は、少なくともその一部を他の構成例、または図面等と適宜組み合わせることができる。
(実施の形態3)
本実施の形態では、本発明の一態様のトランジスタを用いて作製できる表示装置の構成例について説明する。
図13(A)は、表示装置700の上面概略図である。表示装置700は、可撓性を有する基板762を有する。基板762には、表示部702、一対の回路部763、回路部764、配線704、接続端子703a、及び接続端子703bが設けられている。
回路部763及び回路部764は、表示部702を駆動する機能を有する。回路部763は、表示部702を挟んで2つ設けられている。回路部764は、表示部702と配線704との間に設けられている。回路部763は、例えばゲートドライバとしての機能を有し、回路部764は、例えばソースドライバ、またはその一部としての機能を有する。例えば回路部764は、バッファ回路、またはデマルチプレクサ回路を含んでいてもよい。
表示部702に設けられる表示素子としては、例えば液晶素子または発光素子など、上述した各種表示素子を適用できる。特に、表示素子として、有機EL素子を用いることが好ましい。
基板762は、配線704、接続端子703a及び接続端子703bが設けられる部分が、他の部分よりも突出した上面形状を有する。言い換えると、基板762の当該部分の幅が、表示部702が設けられる部分の幅よりも小さい形状を有する。
また基板762の突出部は、配線704と重なる領域において、湾曲させることができる領域(湾曲部761a)を有する。また、基板762は、表示部702が設けられる領域において、湾曲させることができる一対の領域(湾曲部761b)を有する。図13(A)に示すように、基板762の一部が突出した形状を有することで、湾曲部761aの湾曲方向と、湾曲部761bの湾曲方向とは、交差した方向とすることができる。
接続端子703aはFPC(Flexible Printed Circuit)が接続される端子として機能し、接続端子703bはICが接続される端子として機能する。
図13(B)、図13(C)には、湾曲部761aと湾曲部761bにおいて、表示面側とは反対側に基板762を湾曲させた場合の、表示装置700の斜視図を示している。図13(B)は、表示面側を含む斜視図であり、図13(C)は、表示面側とは反対側を含む斜視図である。また図13(C)では、接続端子703aに接続したFPC706と、接続端子703bに接続したIC707を明示している。
図13(B)に示すように、表示部702の両側をそれぞれ湾曲させることにより、電子機器に表示装置700を組み込む際に、電子機器の両側部に湾曲した表示部を設けることができる。これにより、機能性の高い電子機器を実現できる。
また、図13(B)、図13(C)に示すように、湾曲部761aにより、基板762の一部を表示面側とは反対側に折り返すことができる。具体的には、配線704が外側になるように、基板762の突出部を折り返すことができる。これにより、接続端子703a及び接続端子703bを、表示面側とは反対側に配置することができ、さらにはFPC706を表示面側とは反対側に配置することができる。これにより、表示装置700を電子機器に組み込む際に、非表示部の面積を縮小することが可能となる。
また、基板762には、切欠き部765が設けられている。切欠き部765は、例えば電子機器が有するカメラのレンズ、光学センサ等の各種センサ、照明装置、または意匠などを配置することのできる部分である。表示部702の一部が切りかかれることにより、より意匠性の高い電子機器を実現できる。また、これにより、筐体表面に対する画面の占有率を高めることができる。
[断面構成例]
以下では、表示装置の断面構成例について説明する。
〔構成例1〕
図14に、表示装置700の断面概略図を示す。図14は、図13(A)で示した表示装置700の表示部702と、回路部763と、回路部764と、接続端子703aと、を含む断面を示している。表示部702には、トランジスタ750及び容量素子790が設けられている。回路部763には、トランジスタ752が設けられている。回路部764には、トランジスタ754が設けられている。
トランジスタ750及びトランジスタ752には、実施の形態1で例示したトランジスタ100等を用いることができる。また、トランジスタ754には、実施の形態1で例示したトランジスタ200等を用いることができる。
本実施の形態で用いるトランジスタは、高純度化し、酸素欠損の形成を抑制した酸化物半導体層を有する。該トランジスタは、オフ電流を著しく低くできる。そのため、このようなトランジスタが適用された画素は、画像信号等の電気信号の保持時間を長くでき、画像信号等の書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくできるため、消費電力を低減することができる。
また、本実施の形態で用いるトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。例えば、このような高速駆動が可能なトランジスタを表示装置に用いることで、画素のスイッチングトランジスタと、回路部に使用するドライバトランジスタを同一基板上に形成することができる。すなわち、シリコンウェハ等により形成された駆動回路を適用しない構成も可能であり、表示装置の部品点数を削減することができる。また、画素においても、高速駆動が可能なトランジスタを用いることで、高画質な画像を提供することができる。
容量素子790は、トランジスタ750が有する第1のゲート電極と同一の膜を加工して形成される下部電極と、半導体層と同一の金属酸化物膜を加工して形成される上部電極と、を有する。上部電極は、トランジスタ750のソース領域及びドレイン領域と同様に低抵抗化されている。また、下部電極と上部電極との間には、トランジスタ750の第1のゲート絶縁層として機能する絶縁膜の一部が設けられる。すなわち、容量素子790は、一対の電極間に誘電体膜として機能する絶縁膜が挟持された積層型の構造を有する。また、上部電極には、トランジスタ750のソース電極及びドレイン電極と同一の膜を加工して得られる配線が接続されている。
また、トランジスタ750、トランジスタ752、トランジスタ754、及び容量素子790上には、平坦化膜として機能する絶縁層770が設けられている。
表示部702が有するトランジスタ750と、回路部763が有するトランジスタ752と、回路部764が有するトランジスタ754とは、異なる構造のトランジスタを用いてもよい。例えば、いずれかにトップゲート型のトランジスタを適用し、他のいずれかにボトムゲート型のトランジスタを適用した構成としてもよい。
なお、トランジスタ750、トランジスタ752、及びトランジスタ754の構成については、上記実施の形態1を援用できる。
接続端子703aは、配線704の一部を有する。接続端子703aは、接続層780を介してFPC706と電気的に接続されている。接続層780としては、例えば異方性導電材料等を用いることができる。
表示装置700は、それぞれ支持基板として機能する基板762と、基板740と、を有する。基板762及び基板740としては、例えばガラス基板、またはプラスチック基板等の可撓性を有する基板を用いることができる。
トランジスタ750、トランジスタ752、トランジスタ754、容量素子790等は、絶縁層744上に設けられる。基板762と絶縁層744とは、接着層742によって貼り合されている。
また、表示装置700は、発光素子782、着色層736、遮光層738等を有する。
発光素子782は、導電層772、EL層786、及び導電層788を有する。導電層772は、トランジスタ750が有するソース電極またはドレイン電極と電気的に接続される。導電層772は、絶縁層770上に設けられ、画素電極として機能する。また導電層772の端部を覆って絶縁層730が設けられ、絶縁層730及び導電層772上にEL層786と導電層788が積層して設けられている。
導電層772には、可視光に対して反射性を有する材料を用いることができる。例えば、アルミニウム、銀等を含む材料を用いることができる。また、導電層788には、可視光に対して透光性を有する材料を用いることができる。例えば、インジウム、亜鉛、スズ等を含む酸化物材料を用いるとよい。そのため、発光素子782は、被形成面とは反対側(基板740側)に光を射出する、トップエミッション型の発光素子である。
EL層786は、有機化合物、または量子ドットなどの無機化合物を有する。EL層786は、電流が流れた際に光を呈する発光材料を含む。
発光材料としては、蛍光材料、燐光材料、熱活性化遅延蛍光(Thermally activated delayed fluorescence:TADF)材料、無機化合物(量子ドット材料など)などを用いることができる。量子ドットに用いることのできる材料としては、コロイド状量子ドット材料、合金型量子ドット材料、コア・シェル型量子ドット材料、コア型量子ドット材料、などが挙げられる。
遮光層738と、着色層736は、絶縁層746の一方の面に設けられている。着色層736は、発光素子782と重なる位置に設けられている。また、遮光層738は、表示部702において、発光素子782と重ならない領域に設けられている。また遮光層738は、回路部763等にも重ねて設けられていてもよい。
基板740は、絶縁層746の他方の面に、接着層747によって貼り合されている。また、基板740と基板762とは、封止層732によって貼り合されている。
ここでは、発光素子782が有するEL層786として、白色の発光を呈する発光材料が適用されている。発光素子782が発する白色の発光は、着色層736により着色されて外部に射出される。EL層786は、異なる色を呈する画素に亘って設けられる。表示部702に、赤色(R)、緑色(G)、または青色(B)のいずれかを透過する着色層736が設けられた画素をマトリクス状に配置することで、表示装置700は、フルカラーの表示を行うことができる。
また、ここではEL層786の一部が分断された例を示している。これにより、隣接画素間でEL層786を介して電流が流れることで、意図しない発光が生じることを好適に抑制することができる。
また、導電層788として、透過性及び反射性を有する導電膜を用いてもよい。このとき、導電層772と導電層788との間で微小共振器(マイクロキャビティ)構造を実現し、特定の波長の光を強めて射出する構成とすることができる。またこのとき、導電層772と導電層788との間に光学距離を調整するための光学調整層を配置し、当該光学調整層の厚さを異なる色の画素間で異ならせることで、それぞれの画素から射出される光の色純度を高める構成としてもよい。
なお、EL層786を画素毎に島状または画素列毎に縞状に形成する、すなわち塗り分けにより形成する場合においては、着色層736及び上述した光学調整層を設けない構成としてもよい。
ここで、絶縁層744と絶縁層746には、それぞれ透湿性の低いバリア膜として機能する無機絶縁膜を用いることが好ましい。このような絶縁層744と絶縁層746との間に、発光素子782及びトランジスタ750等が挟持された構成とすることで、これらの劣化が抑制され、信頼性の高い表示装置を実現できる。
本実施の形態で例示した構成例、及びそれらに対応する図面等は、少なくともその一部を他の構成例、または図面等と適宜組み合わせることができる。
(実施の形態4)
本実施の形態では、本発明の一態様の電子機器の一例として、表示装置が適用されたヘッドマウントディスプレイの例について説明する。
図15(A)及び図15(B)には、ヘッドマウントディスプレイ8300の外観を示している。
ヘッドマウントディスプレイ8300は、筐体8301、表示部8302、操作ボタン8303、及びバンド状の固定具8304を有する。
操作ボタン8303は、電源ボタンなどの機能を有する。また操作ボタン8303の他にボタンを有していてもよい。
また、図15(C)に示すように、表示部8302と使用者の目の位置との間に、レンズ8305を有していてもよい。レンズ8305により、使用者は表示部8302を拡大してみることができるため、より臨場感が高まる。このとき、図15(C)に示すように、視度調節のためにレンズの位置を変化させるダイヤル8306を有していてもよい。
表示部8302に、本発明の一態様の表示装置を適用することができる。本発明の一態様の表示装置は、極めて精細度が高いため、図15(C)のようにレンズ8305を用いて拡大したとしても、使用者に画素が視認されることなく、より現実感の高い映像を表示することができる。
図15(A)~図15(C)には、1枚の表示部8302を有する場合の例を示している。このような構成とすることで、部品点数を削減することができる。
表示部8302は、左右2つの領域にそれぞれ右目用の画像と、左目用の画像の2つの画像を並べて表示することができる。これにより、両眼視差を用いた立体映像を表示することができる。
また、表示部8302の全域に亘って、両方の目で視認可能な一つの画像を表示してもよい。これにより、視野の両端に亘ってパノラマ映像を表示することが可能となるため、現実感が高まる。
ここで、ヘッドマウントディスプレイ8300は、ユーザーの頭部の大きさ、または目の位置などに応じて、表示部8302の曲率を適切な値に変化させる機構を有することが好ましい。例えば、表示部8302の曲率を調整するためのダイヤル8307を操作することで、ユーザー自身が表示部8302の曲率を調整してもよい。または、筐体8301にユーザーの頭部の大きさ、または目の位置などを検出するセンサ(例えばカメラ、接触式センサ、非接触式センサなど)を設け、センサの検出データに基づいて表示部8302の曲率を調整する機構を有していてもよい。
また、レンズ8305を用いる場合には、表示部8302の曲率と同期して、レンズ8305の位置及び角度を調整する機構を備えることが好ましい。または、ダイヤル8306が、レンズの角度を調整する機能を有していてもよい。
図15(E)及び図15(F)には、表示部8302の曲率を制御する駆動部8308を備える例を示している。駆動部8308は、表示部8302の少なくとも一部と固定されている。駆動部8308は、表示部8302と固定される部分が変形または移動することにより、表示部8302を変形させる機能を有する。
図15(E)には、頭部の大きさが比較的大きなユーザー8310が筐体8301を装着している場合の模式図である。このとき、表示部8302の形状が、曲率が比較的小さく(曲率半径が大きく)なるように、駆動部8308により調整されている。
一方、図15(F)には、ユーザー8310と比較して頭部の大きさが小さいユーザー8311が、筐体8301を装着している場合を示している。また、ユーザー8311は、ユーザー8310と比較して、両目の間隔が狭い。このとき、表示部8302の形状は、表示部8302の曲率が大きく(曲率半径が小さく)なるように、駆動部8308により調整される。図15(F)には、図15(E)での表示部8302の位置及び形状を破線で示している。
このように、ヘッドマウントディスプレイ8300は、表示部8302の曲率を調整する機構を有することで、老若男女様々なユーザーに、最適な表示を提供することができる。
また、表示部8302に表示するコンテンツに応じて、表示部8302の曲率を変化させることで、ユーザーに高い臨場感を与えることもできる。例えば、表示部8302の曲率を振動させることで揺れを表現することができる。このように、コンテンツ内の場面に合わせた様々な演出をすることができ、ユーザーに新たな体験を提供することができる。さらにこのとき、筐体8301に設けた振動モジュールと連動させることにより、より臨場感の高い表示が可能となる。
なお、ヘッドマウントディスプレイ8300は、図15(D)に示すように2つの表示部8302を有していてもよい。
2つの表示部8302を有することで、使用者は片方の目につき1つの表示部を見ることができる。これにより、視差を用いた3次元表示等を行う際であっても、高い解像度の映像を表示することができる。また、表示部8302は使用者の目を概略中心とした円弧状に湾曲している。これにより、使用者の目から表示部の表示面までの距離が一定となるため、使用者はより自然な映像を見ることができる。また、表示部からの光の輝度及び色度が見る角度によって変化してしまうような場合であっても、表示部の表示面の法線方向に使用者の目が位置するため、実質的にその影響を無視することができるため、より現実感のある映像を表示することができる。
本実施の形態で例示した構成例、及びそれらに対応する図面等は、少なくともその一部を他の構成例、または図面等と適宜組み合わせることができる。
(実施の形態5)
本実施の形態では、本発明の一態様を用いて作製することができる表示モジュールについて説明する。
図16(A)に示す表示モジュール6000は、上部カバー6001と下部カバー6002との間に、FPC6005が接続された表示装置6006、フレーム6009、プリント基板6010、及びバッテリー6011を有する。
例えば、本発明の一態様を用いて作製された表示装置を、表示装置6006に用いることができる。表示装置6006により、極めて消費電力の低い表示モジュールを実現することができる。
上部カバー6001及び下部カバー6002は、表示装置6006のサイズに合わせて、形状及び寸法を適宜変更することができる。
表示装置6006はタッチパネルとしての機能を有していてもよい。
フレーム6009は、表示装置6006の保護機能、プリント基板6010の動作により発生する電磁波を遮断する機能、放熱板としての機能等を有していてもよい。
プリント基板6010は、電源回路、ビデオ信号及びクロック信号を出力するための信号処理回路、バッテリー制御回路等を有する。
図16(B)は、光学式のタッチセンサを備える表示モジュール6000の断面概略図である。
表示モジュール6000は、プリント基板6010に設けられた発光部6015及び受光部6016を有する。また、上部カバー6001と下部カバー6002により囲まれた領域に一対の導光部(導光部6017a、導光部6017b)を有する。
表示装置6006は、フレーム6009を間に介してプリント基板6010及びバッテリー6011と重ねて設けられている。表示装置6006とフレーム6009は、導光部6017a、導光部6017bに固定されている。
発光部6015から発せられた光6018は、導光部6017aにより表示装置6006の上部を経由し、導光部6017bを通って受光部6016に達する。例えば指またはスタイラスなどの被検知体により、光6018が遮られることにより、タッチ操作を検出することができる。
発光部6015は、例えば表示装置6006の隣接する2辺に沿って複数設けられる。受光部6016は、発光部6015と対向する位置に複数設けられる。これにより、タッチ操作がなされた位置の情報を取得することができる。
発光部6015は、例えばLED素子などの光源を用いることができ、特に、赤外線を発する光源を用いることが好ましい。受光部6016は、発光部6015が発する光を受光し、電気信号に変換する光電素子を用いることができる。好適には、赤外線を受光可能なフォトダイオードを用いることができる。
光6018を透過する導光部6017a、導光部6017bにより、発光部6015と受光部6016とを表示装置6006の下側に配置することができ、外光が受光部6016に到達してタッチセンサが誤動作することを抑制できる。特に、可視光を吸収し、赤外線を透過する樹脂を用いると、タッチセンサの誤動作をより効果的に抑制できる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
(実施の形態6)
本実施の形態では、本発明の一態様の表示装置を適用可能な、電子機器の例について説明する。
図17(A)に示す電子機器6500は、スマートフォンとして用いることのできる携帯情報端末機である。
電子機器6500は、筐体6501、表示部6502、電源ボタン6503、ボタン6504、スピーカ6505、マイク6506、カメラ6507、及び光源6508等を有する。表示部6502はタッチパネル機能を備える。
表示部6502に、本発明の一態様の表示装置を適用することができる。
図17(B)は、筐体6501のマイク6506側の端部を含む断面概略図である。
筐体6501の表示面側には透光性を有する保護部材6510が設けられ、筐体6501と保護部材6510に囲まれた空間内に、表示パネル6511、光学部材6512、タッチセンサパネル6513、プリント基板6517、バッテリー6518等が配置されている。
保護部材6510には、表示パネル6511、光学部材6512、及びタッチセンサパネル6513が図示しない接着層により固定されている。
また、表示部6502よりも外側の領域において、表示パネル6511の一部が折り返されている。また、当該折り返された部分に、FPC6515が接続されている。FPC6515には、IC6516が実装されている。またFPC6515は、プリント基板6517に設けられた端子に接続されている。
表示パネル6511には本発明の一態様のフレキシブルディスプレイパネルを適用することができる。そのため、極めて軽量な電子機器を実現できる。また、表示パネル6511が極めて薄いため、電子機器の厚さを抑えつつ、大容量のバッテリー6518を搭載することもできる。また、表示パネル6511の一部を折り返して、画素部の裏側にFPC6515との接続部を配置することにより、狭額縁の電子機器を実現できる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
(実施の形態7)
本実施の形態では、本発明の一態様を用いて作製された表示装置を備える電子機器について説明する。
以下で例示する電子機器は、表示部に本発明の一態様の表示装置を備えるものである。したがって、高い解像度が実現された電子機器である。また高い解像度と、大きな画面が両立された電子機器とすることができる。
本発明の一態様は、表示装置と、アンテナ、バッテリー、筐体、カメラ、スピーカ、マイク、タッチセンサ、及び操作ボタンのうち、少なくとも一つと、を有する。
本発明の一態様の電子機器は、二次電池を有していてもよく、非接触電力伝送を用いて、二次電池を充電することができると好ましい。
二次電池としては、例えば、ゲル状電解質を用いるリチウムポリマー電池(リチウムイオンポリマー電池)等のリチウムイオン二次電池、ニッケル水素電池、ニカド電池、有機ラジカル電池、鉛蓄電池、空気二次電池、ニッケル亜鉛電池、銀亜鉛電池などが挙げられる。
本発明の一態様の電子機器は、アンテナを有していてもよい。アンテナで信号を受信することで、表示部で映像、情報等の表示を行うことができる。また、電子機器がアンテナ及び二次電池を有する場合、アンテナを、非接触電力伝送に用いてもよい。
本発明の一態様の電子機器の表示部には、例えばフルハイビジョン、4K2K、8K4K、16K8K、またはそれ以上の解像度を有する映像を表示させることができる。
電子機器としては、例えば、テレビジョン装置、ノート型のパーソナルコンピュータ、モニタ装置、デジタルサイネージ、パチンコ機、ゲーム機などの比較的大きな画面を備える電子機器の他、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、などが挙げられる。
本発明の一態様が適用された電子機器は、家屋、またはビルなどの建物の内壁または外壁、自動車等の内装または外装等が有する平面または曲面に沿って組み込むことができる。
図18(A)は、ファインダー8100を取り付けた状態のカメラ8000の外観を示す図である。
カメラ8000は、筐体8001、表示部8002、操作ボタン8003、シャッターボタン8004等を有する。またカメラ8000には、着脱可能なレンズ8006が取り付けられている。
なおカメラ8000は、レンズ8006と筐体とが一体となっていてもよい。
カメラ8000は、シャッターボタン8004を押す、またはタッチパネルとして機能する表示部8002をタッチすることにより撮像することができる。
筐体8001は、電極を有するマウントを有し、ファインダー8100のほか、ストロボ装置等を接続することができる。
ファインダー8100は、筐体8101、表示部8102、ボタン8103等を有する。
筐体8101は、カメラ8000のマウントと係合するマウントにより、カメラ8000に取り付けられている。ファインダー8100はカメラ8000から受信した映像等を表示部8102に表示させることができる。
ボタン8103は、電源ボタン等としての機能を有する。
カメラ8000の表示部8002、及びファインダー8100の表示部8102に、本発明の一態様の表示装置を適用することができる。なお、ファインダーが内蔵されたカメラ8000であってもよい。
図18(B)は、ヘッドマウントディスプレイ8200の外観を示す図である。
ヘッドマウントディスプレイ8200は、装着部8201、レンズ8202、本体8203、表示部8204、ケーブル8205等を有している。また装着部8201には、バッテリー8206が内蔵されている。
ケーブル8205は、バッテリー8206から本体8203に電力を供給する。本体8203は無線受信機等を備え、受信した映像情報を表示部8204に表示させることができる。また、本体8203はカメラを備え、使用者の眼球またはまぶたの動きの情報を入力手段として用いることができる。
また、装着部8201には、使用者に触れる位置に、使用者の眼球の動きに伴って流れる電流を検知可能な複数の電極が設けられ、視線を認識する機能を有していてもよい。また、当該電極に流れる電流により、使用者の脈拍をモニタする機能を有していてもよい。また、装着部8201には、温度センサ、圧力センサ、加速度センサ等の各種センサを有していてもよく、使用者の生体情報を表示部8204に表示する機能、使用者の頭部の動きに合わせて表示部8204に表示する映像を変化させる機能などを有していてもよい。
表示部8204に、本発明の一態様の表示装置を適用することができる。
図18(C)、図18(D)、及び図18(E)は、ヘッドマウントディスプレイ8300の外観を示す図である。ヘッドマウントディスプレイ8300は、筐体8301と、表示部8302と、バンド状の固定具8304と、一対のレンズ8305と、を有する。
使用者は、レンズ8305を通して、表示部8302の表示を視認することができる。なお、表示部8302を湾曲して配置させると、使用者が高い臨場感を感じることができるため好ましい。また、表示部8302の異なる領域に表示された別の画像を、レンズ8305を通して視認することで、視差を用いた3次元表示等を行うこともできる。なお、表示部8302を1つ設ける構成に限られず、表示部8302を2つ設け、使用者の片方の目につき1つの表示部を配置してもよい。
なお、表示部8302に、本発明の一態様の表示装置を適用することができる。本発明の一態様の半導体装置を有する表示装置は、極めて精細度が高いため、図18(E)のようにレンズ8305を用いて拡大したとしても、使用者に画素が視認されることなく、より現実感の高い映像を表示することができる。
図19(A)乃至図19(G)に示す電子機器は、筐体9000、表示部9001、スピーカ9003、操作キー9005(電源スイッチ、又は操作スイッチを含む)、接続端子9006、センサ9007(力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの)、マイクロフォン9008、等を有する。
図19(A)乃至図19(G)に示す電子機器は、様々な機能を有する。例えば、様々な情報(静止画、動画、テキスト画像など)を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア(プログラム)によって処理を制御する機能、無線通信機能、記録媒体に記録されているプログラムまたはデータを読み出して処理する機能、等を有することができる。なお、電子機器の機能はこれらに限られず、様々な機能を有することができる。電子機器は、複数の表示部を有していてもよい。また、電子機器にカメラ等を設け、静止画または動画を撮影し、記録媒体(外部またはカメラに内蔵)に保存する機能、撮影した画像を表示部に表示する機能、等を有していてもよい。
図19(A)乃至図19(G)に示す電子機器の詳細について、以下説明を行う。
図19(A)は、テレビジョン装置9100を示す斜視図である。テレビジョン装置9100は、大画面、例えば、50インチ以上、または100インチ以上の表示部9001を組み込むことが可能である。
図19(B)は、携帯情報端末9101を示す斜視図である。携帯情報端末9101は、例えばスマートフォンとして用いることができる。なお、携帯情報端末9101は、スピーカ9003、接続端子9006、センサ9007等を設けてもよい。また、携帯情報端末9101は、文字、画像情報などをその複数の面に表示することができる。図19(B)では3つのアイコン9050を表示した例を示している。また、破線の矩形で示す情報9051を表示部9001の他の面に表示することもできる。情報9051の一例としては、電子メール、SNS、電話などの着信の通知、電子メールまたはSNSなどの題名、送信者名、日時、時刻、バッテリーの残量、アンテナ受信の強度などがある。または、情報9051が表示されている位置にはアイコン9050などを表示してもよい。
図19(C)は、携帯情報端末9102を示す斜視図である。携帯情報端末9102は、表示部9001の3面以上に情報を表示する機能を有する。ここでは、情報9052、情報9053、情報9054がそれぞれ異なる面に表示されている例を示す。例えば使用者は、洋服の胸ポケットに携帯情報端末9102を収納した状態で、携帯情報端末9102の上方から観察できる位置に表示された情報9053を確認することもできる。使用者は、携帯情報端末9102をポケットから取り出すことなく表示を確認し、例えば電話を受けるか否かを判断できる。
図19(D)は、腕時計型の携帯情報端末9200を示す斜視図である。また、表示部9001はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うことができる。また、携帯情報端末9200は、例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、携帯情報端末9200は、接続端子9006により、他の情報端末と相互にデータ伝送を行うこと、または充電を行うこともできる。なお、充電動作は無線給電により行ってもよい。
図19(E)、図19(F)、及び図19(G)は、折り畳み可能な携帯情報端末9201を示す斜視図である。また、図19(E)は携帯情報端末9201を展開した状態、図19(G)は折り畳んだ状態、図19(F)は図19(E)と図19(G)の一方から他方に変化する途中の状態の斜視図である。携帯情報端末9201は、折り畳んだ状態では可搬性に優れ、展開した状態では継ぎ目のない広い表示領域により表示の一覧性に優れる。携帯情報端末9201が有する表示部9001は、ヒンジ9055によって連結された3つの筐体9000に支持されている。例えば、表示部9001は、曲率半径1mm以上150mm以下で曲げることができる。
図20(A)にテレビジョン装置の一例を示す。テレビジョン装置7100は、筐体7101に表示部7500が組み込まれている。ここでは、スタンド7103により筐体7101を支持した構成を示している。
図20(A)に示すテレビジョン装置7100の操作は、筐体7101が備える操作スイッチ、または別体のリモコン操作機7111により行うことができる。または、表示部7500にタッチパネルを適用し、これに触れることでテレビジョン装置7100を操作してもよい。リモコン操作機7111は、操作ボタンの他に表示部を有していてもよい。
なお、テレビジョン装置7100は、テレビ放送の受信機、またはネットワーク接続のための通信装置を有していてもよい。
図20(B)に、ノート型パーソナルコンピュータ7200を示す。ノート型パーソナルコンピュータ7200は、筐体7211、キーボード7212、ポインティングデバイス7213、外部接続ポート7214等を有する。筐体7211に、表示部7500が組み込まれている。
図20(C)、及び図20(D)に、デジタルサイネージ(Digital Signage:電子看板)の一例を示す。
図20(C)に示すデジタルサイネージ7300は、筐体7301、表示部7500、及びスピーカ7303等を有する。さらに、LEDランプ、操作キー(電源スイッチ、または操作スイッチを含む)、接続端子、各種センサ、マイクロフォン等を有することができる。
また、図20(D)は円柱状の柱7401に取り付けられたデジタルサイネージ7400である。デジタルサイネージ7400は、柱7401の曲面に沿って設けられた表示部7500を有する。
表示部7500が広いほど、一度に提供できる情報量を増やすことができ、また人の目につきやすいため、例えば広告の宣伝効果を高める効果を奏する。
表示部7500にタッチパネルを適用し、使用者が操作できる構成とすると好ましい。これにより、広告用途だけでなく、路線情報、交通情報、または商用施設の案内情報など、使用者が求める情報を提供するための用途にも用いることができる。
また、図20(C)、及び図20(D)に示すように、デジタルサイネージ7300またはデジタルサイネージ7400は、ユーザーが所持するスマートフォン等の情報端末機7311と無線通信により連携可能であることが好ましい。例えば、表示部7500に表示される広告の情報を情報端末機7311の画面に表示させることができる。また、情報端末機7311を操作することで、表示部7500の表示を切り替えることもできる。
また、デジタルサイネージ7300またはデジタルサイネージ7400に、情報端末機7311を操作手段(コントローラ)としたゲームを実行させることもできる。これにより、不特定多数のユーザーが同時にゲームに参加し、楽しむことができる。
図20(A)乃至図20(D)における表示部7500に、本発明の一態様の表示装置を適用することができる。
本実施の形態の電子機器は表示部を有する構成としたが、表示部を有さない電子機器にも本発明の一態様を適用することができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
10:表示パネル 11:表示部 12、12a、12b:第1の駆動回路 13:第2の駆動回路 31:シフトレジスタ回路 32、33:ラッチ回路 34:レベルシフタ回路 35:DAC回路 36:アナログバッファ回路 37:ソースフォロア回路 38:サンプリング回路 41:ラッチ回路部 42:レベルシフタ回路部 43:D-A変換部 44:アナログバッファ回路部 45:ソースフォロア回路部 46:デマルチプレクサ回路 51、52:トランジスタ 53:容量素子 54:発光素子 100、100A-D:トランジスタ 102:基板 103:絶縁層 106:導電層 108f:金属酸化物膜 108n:低抵抗領域 108:半導体層 110:絶縁層 112f:導電膜 112:導電層 114f:金属酸化物膜 114:金属酸化物層 118:絶縁層 119:絶縁層 120a、120b:導電層 130a、130b:導電層 131f、132f:金属膜 131、132:金属層 135、136:レジストマスク 140:不純物元素 141a-d:開口部 142a、142b:開口部 200:トランジスタ、200A-D:トランジスタ 206:導電層 208f:金属酸化物膜 208n:低抵抗領域 208:半導体層 212:導電層 214:金属酸化物層 220a、220b:導電層 230a、230b:導電層 240:表示装置 250W:発光素子 251:基板 250B:発光素子 250G:発光素子 250R:発光素子 261:画素電極 262R、252G、262B、262W:EL層 263:共通電極 264R、264G、264B:着色層 271:保護層 272:絶縁層

Claims (6)

  1. 第1の酸化物半導体層を有する第1のトランジスタと、第2の酸化物半導体層を有する第2のトランジスタと、を有する、表示装置の作製方法であって、
    第1の基板上に、第1の絶縁層を形成し、
    前記第1の絶縁層上に、第1の金属酸化物膜を成膜し、
    前記第1の金属酸化物膜上に、第1の金属膜を成膜し、
    前記第1の金属膜上に、島状の第1のレジストマスクを形成し、
    前記第1の金属膜及び前記第1の金属酸化物膜の、前記第1のレジストマスクに覆われていない部分を除去して、島状の第1の金属層と、島状の前記第1の酸化物半導体層を形成すると共に、前記第1の絶縁層の上面の一部を露出させ、
    前記第1のレジストマスクを除去し、
    前記第1の金属層、及び前記第1の絶縁層上に、第2の金属酸化物膜を成膜し、
    前記第2の金属酸化物膜上に、第2の金属膜を成膜し、
    前記第2の金属膜上であって、前記第1の金属膜と重ならない領域に、島状の第2のレジストマスクを形成し、
    前記第2の金属膜及び前記第2の金属酸化物膜の、前記第2のレジストマスクに覆われていない部分を除去して、島状の第2の金属層と、島状の前記第2の酸化物半導体層を形成し、
    前記第2のレジストマスクを除去し、
    前記第1の金属層、及び前記第2の金属層を除去する、
    表示装置の作製方法。
  2. 第1の酸化物半導体層を有する第1のトランジスタと、第2の酸化物半導体層を有する第2のトランジスタと、を有する、表示装置の作製方法であって、
    第1の基板上に、第1の絶縁層を形成し、
    前記第1の絶縁層上に、第1の金属酸化物膜を成膜し、
    前記第1の金属酸化物膜上に、第1の金属膜を成膜し、
    前記第1の金属膜上に、島状の第1のレジストマスクを形成し、
    前記第1の金属膜の、前記第1のレジストマスクに覆われていない部分を除去して、島状の第1の金属層を形成し、
    前記第1のレジストマスクを除去し、
    前記第1の金属酸化物膜の、前記第1の金属膜に覆われていない部分を除去して、島状の前記第1の酸化物半導体層を形成すると共に、前記第1の絶縁層の上面の一部を露出させ、
    前記第1の金属層、及び前記第1の絶縁層上に、第2の金属酸化物膜を成膜し、
    前記第2の金属酸化物膜上に、第2の金属膜を成膜し、
    前記第2の金属膜上であって、前記第1の金属膜と重ならない領域に、島状の第2のレジストマスクを形成し、
    前記第2の金属膜の、前記第2のレジストマスクに覆われていない部分を除去して、島状の第2の金属層を形成し、
    前記第2のレジストマスクを除去し、
    前記第2の金属酸化物膜の、前記第2の金属膜に覆われていない部分を除去して、島状の前記第2の酸化物半導体層を形成し、
    前記第1の金属層、及び前記第2の金属層を除去する、
    表示装置の作製方法。
  3. 請求項1または請求項2において、
    前記第1の金属酸化物膜は、インジウム、亜鉛、及びガリウムを含み、
    前記第2の金属酸化物膜は、インジウムを含み、
    前記第2の金属酸化物膜は、含有される金属元素の原子数に対する、インジウムの原子数の割合が、前記第1の金属酸化物膜よりも大きくなるように形成される、
    表示装置の作製方法。
  4. 請求項1または請求項2において、
    前記第2の金属酸化物膜は、インジウム、亜鉛、及びガリウムを含み、
    前記第1の金属酸化物膜は、インジウムを含み、
    前記第1の金属酸化物膜は、含有される金属元素の原子数に対する、インジウムの原子数の割合が、前記第2の金属酸化物膜よりも大きくなるように形成される、
    表示装置の作製方法。
  5. 請求項1乃至請求項4のいずれか一において、
    前記第1の金属膜は、ドライエッチング法によりエッチングされ、前記第1の金属酸化物膜はウェットエッチング法によりエッチングされ、
    前記第2の金属膜は、ドライエッチング法によりエッチングされ、前記第2の金属酸化物膜はウェットエッチング法によりエッチングされ、
    前記第1の金属層及び前記第2の金属層は、ウェットエッチング法によりエッチングされる、
    表示装置の作製方法。
  6. 請求項1乃至請求項5のいずれか一において、
    前記第1の金属膜、及び前記第2の金属膜に、タングステン、モリブデン、またはチタンを用いる、
    表示装置の作製方法。
JP2021196109A 2020-12-04 2021-12-02 表示装置の作製方法 Active JP7795899B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2025272783A JP2026040568A (ja) 2020-12-04 2025-12-22 表示装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020201868 2020-12-04
JP2020201868 2020-12-04

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2025272783A Division JP2026040568A (ja) 2020-12-04 2025-12-22 表示装置

Publications (2)

Publication Number Publication Date
JP2022089787A JP2022089787A (ja) 2022-06-16
JP7795899B2 true JP7795899B2 (ja) 2026-01-08

Family

ID=81849514

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2021196109A Active JP7795899B2 (ja) 2020-12-04 2021-12-02 表示装置の作製方法
JP2025272783A Pending JP2026040568A (ja) 2020-12-04 2025-12-22 表示装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2025272783A Pending JP2026040568A (ja) 2020-12-04 2025-12-22 表示装置

Country Status (4)

Country Link
US (2) US12230718B2 (ja)
JP (2) JP7795899B2 (ja)
KR (1) KR20220079442A (ja)
CN (1) CN114664864A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010263195A (ja) 2009-04-10 2010-11-18 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の作製方法
JP2011049549A (ja) 2009-07-31 2011-03-10 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2015181151A (ja) 2014-02-05 2015-10-15 株式会社半導体エネルギー研究所 半導体装置およびその作製方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05326953A (ja) * 1991-04-26 1993-12-10 Tonen Corp アクティブマトリックス型画像表示パネルの製造方法
US7777224B2 (en) * 2007-01-30 2010-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
KR102071545B1 (ko) 2012-05-31 2020-01-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010263195A (ja) 2009-04-10 2010-11-18 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の作製方法
JP2011049549A (ja) 2009-07-31 2011-03-10 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2015181151A (ja) 2014-02-05 2015-10-15 株式会社半導体エネルギー研究所 半導体装置およびその作製方法

Also Published As

Publication number Publication date
US12230718B2 (en) 2025-02-18
US20220181492A1 (en) 2022-06-09
JP2026040568A (ja) 2026-03-09
CN114664864A (zh) 2022-06-24
US20250151333A1 (en) 2025-05-08
JP2022089787A (ja) 2022-06-16
KR20220079442A (ko) 2022-06-13

Similar Documents

Publication Publication Date Title
JP7612791B2 (ja) 半導体装置の作製方法
CN111868899B (zh) 半导体装置
JP7599859B2 (ja) 半導体装置
JP7300442B2 (ja) 半導体装置の作製方法
JP2025118859A (ja) 半導体装置の作製方法
JP7575383B2 (ja) 半導体装置、および半導体装置の作製方法
JP2024153634A (ja) 半導体装置
JP2025105640A (ja) 半導体装置
JP2025061738A (ja) 半導体装置
JP2025146915A (ja) 半導体装置
CN119072790A (zh) 半导体装置及半导体装置的制造方法
JP2026062767A (ja) 半導体装置
CN119678670A (zh) 半导体装置
JP7795899B2 (ja) 表示装置の作製方法
CN119678672A (zh) 半导体装置及半导体装置的制造方法
CN120226470A (zh) 半导体装置
WO2024069340A1 (ja) 半導体装置、及び、半導体装置の作製方法
CN119586349A (zh) 半导体装置
CN119153515A (zh) 半导体装置及半导体装置的制造方法
CN117178361A (zh) 半导体装置及半导体装置的制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20241202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20250725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20250805

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20250930

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20251216

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20251222

R150 Certificate of patent or registration of utility model

Ref document number: 7795899

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150