Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7796606B2 - Wafer processing method - Google Patents
[go: Go Back, main page]

JP7796606B2 - Wafer processing method - Google Patents

Wafer processing method

Info

Publication number
JP7796606B2
JP7796606B2 JP2022118836A JP2022118836A JP7796606B2 JP 7796606 B2 JP7796606 B2 JP 7796606B2 JP 2022118836 A JP2022118836 A JP 2022118836A JP 2022118836 A JP2022118836 A JP 2022118836A JP 7796606 B2 JP7796606 B2 JP 7796606B2
Authority
JP
Japan
Prior art keywords
functional layer
wafer
laser beam
processing
processing method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022118836A
Other languages
Japanese (ja)
Other versions
JP2024016594A (en
Inventor
啓太 小原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Priority to JP2022118836A priority Critical patent/JP7796606B2/en
Priority to KR1020230083415A priority patent/KR20240015010A/en
Priority to CN202310848955.1A priority patent/CN117457486A/en
Priority to TW112127386A priority patent/TW202404728A/en
Publication of JP2024016594A publication Critical patent/JP2024016594A/en
Application granted granted Critical
Publication of JP7796606B2 publication Critical patent/JP7796606B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P54/00Cutting or separating of wafers, substrates or parts of devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P52/00Grinding, lapping or polishing of wafers, substrates or parts of devices
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36Removing material
    • B23K26/362Laser etching
    • B23K26/364Laser etching for making a groove or trench, e.g. for scribing a break initiation groove
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50Working by transmitting the laser beam through or within the workpiece
    • B23K26/53Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7402Wafer tapes, e.g. grinding or dicing support tapes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7416Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • Laser Beam Processing (AREA)
  • Dicing (AREA)

Description

本発明は、ウエーハの加工方法に関する。 The present invention relates to a wafer processing method.

シリコンなどの基板の上に、デバイスを含む機能層が積層されたウエーハを分割予定ラインに沿って加工する加工方法が従来から用いられてきた(例えば、特許文献1参照)。 A conventional processing method involves processing a wafer, which has functional layers including devices stacked on a substrate such as silicon, along planned division lines (see, for example, Patent Document 1).

特開2007-173475号公報Japanese Patent Application Laid-Open No. 2007-173475

例えば、特許文献1に示された加工方法は、機能層にレーザ光線を照射して加工溝を形成すると、機能層が剥がれるという問題があった。そのため、機能層の剥がれを防止する為に、加工送り速度を遅くするという解決策がとられていた。 For example, the processing method disclosed in Patent Document 1 had the problem that the functional layer peeled off when a laser beam was irradiated onto the functional layer to form a processing groove. Therefore, a solution was taken to slow down the processing feed speed to prevent the functional layer from peeling off.

しかしながら、この場合、レーザ光線の熱ダメージが大きくなり、分割後のデバイスチップの抗折強度が落ちる問題があった。 However, in this case, the thermal damage from the laser beam increases, resulting in a problem of reduced die strength of the device chips after separation.

本発明の目的は、機能層の剥がれを抑制することができるウエーハの加工方法を提供することである。 The object of the present invention is to provide a wafer processing method that can suppress peeling of the functional layer.

上述した課題を解決し、目的を達成するために、本発明のウエーハの加工方法は、基板の上にデバイスを含む機能層が積層されたウエーハを分割予定ラインに沿って加工するウエーハの加工方法であって、該基板に対して吸収性を有し、かつ該機能層に対する吸収性が該基板に対する吸収性よりも低い波長のレーザ光線を、該機能層に連続的にアブレーション加工を施すことが規制された加工条件で分割予定ラインに沿って照射し、該機能層の内部に該分割予定ラインに沿って伸びる二本の変質領域を所定の間隔をあけて形成する変質領域形成ステップと、該変質領域形成ステップの実施後に、該変質領域の間にレーザ光線を照射し、該機能層を除去する第1加工溝を形成する機能層除去ステップと、該機能層除去ステップの実施後に、該第1加工溝に沿って該基板を加工する基板加工ステップと、を備えることを特徴とする。 In order to solve the above-mentioned problems and achieve the objectives, the wafer processing method of the present invention is a wafer processing method for processing a wafer having functional layers including devices stacked on a substrate along a planned dividing line, and is characterized by comprising: an affected region forming step in which a laser beam having a wavelength that is absorbed by the substrate and whose absorbency in the functional layer is lower than that of the substrate is applied along the planned dividing line under processing conditions that restrict continuous ablation processing of the functional layer, thereby forming two affected regions extending along the planned dividing line within the functional layer at a predetermined interval; a functional layer removal step in which, after the affected region forming step, a laser beam is applied between the affected regions to form a first processing groove that removes the functional layer; and a substrate processing step in which, after the functional layer removal step, the substrate is processed along the first processing groove.

前記ウエーハの加工方法では、該機能層は、酸化膜でも良い。 In the wafer processing method, the functional layer may be an oxide film.

前記ウエーハの加工方法では、該変質領域形成ステップは、紫外線領域の波長のレーザ光線を照射しても良い。 In the wafer processing method, the affected region formation step may involve irradiating a laser beam with a wavelength in the ultraviolet region.

前記ウエーハの加工方法では、該変質領域形成ステップで照射される1スポット当たりのレーザ光線の出力は、該機能層除去ステップで照射される1スポット当たりのレーザ光線の出力より小さくても良い。 In the wafer processing method, the output of the laser beam per spot irradiated in the affected area formation step may be smaller than the output of the laser beam per spot irradiated in the functional layer removal step.

本発明は、機能層の剥がれを抑制することができるという効果を奏する。 The present invention has the effect of suppressing peeling of the functional layer.

図1は、実施形態1に係るウエーハの加工方法の加工対象のウエーハを模式的に示す斜視図である。FIG. 1 is a perspective view schematically showing a wafer to be processed by the wafer processing method according to the first embodiment. 図2は、図1に示されたウエーハの要部を模式的に示す断面図である。FIG. 2 is a cross-sectional view schematically showing a main part of the wafer shown in FIG. 図3は、実施形態1に係るウエーハの加工方法の流れを示すフローチャートである。FIG. 3 is a flowchart showing the flow of the wafer processing method according to the first embodiment. 図4は、図3に示されたウエーハの加工方法の変質領域形成ステップ中のウエーハの要部を模式的に示す断面図である。FIG. 4 is a cross-sectional view schematically showing a main part of the wafer during the affected region forming step of the wafer processing method shown in FIG. 図5は、図3に示されたウエーハの加工方法の変質領域形成ステップ後のウエーハの要部を模式的に示す平面図である。FIG. 5 is a plan view schematically showing a main part of the wafer after the affected region forming step of the wafer processing method shown in FIG. 図6は、図3に示されたウエーハの加工方法の変質領域形成ステップ後のウエーハの要部の他の例を模式的に示す平面図である。FIG. 6 is a plan view schematically showing another example of a main part of a wafer after the affected region forming step of the wafer processing method shown in FIG. 図7は、図3に示されたウエーハの加工方法の機能層除去ステップ後のウエーハの要部を模式的に示す断面図である。FIG. 7 is a cross-sectional view schematically showing a main part of the wafer after the functional layer removing step of the wafer processing method shown in FIG. 図8は、図3に示されたウエーハの加工方法の基板加工ステップ後のウエーハの要部を模式的に示す断面図である。FIG. 8 is a cross-sectional view schematically showing a main part of the wafer after the substrate processing step of the wafer processing method shown in FIG. 図9は、従来の加工方法により分割予定ラインの両縁に加工溝が形成されたウエーハの要部を模式的に示す平面図である。FIG. 9 is a plan view schematically showing a main part of a wafer in which grooves are formed on both edges of the dividing line by a conventional processing method. 図10は、実施形態2に係るウエーハの加工方法の流れを示すフローチャートである。FIG. 10 is a flowchart showing the flow of the wafer processing method according to the second embodiment. 図11は、図10に示されたウエーハの加工方法の変質領域形成ステップ中のウエーハの要部を模式的に示す断面図である。FIG. 11 is a cross-sectional view schematically showing a main part of a wafer during the affected region forming step of the wafer processing method shown in FIG. 図12は、図10に示されたウエーハの加工方法の外側加工溝形成ステップ後のウエーハの要部を模式的に示す断面図である。FIG. 12 is a cross-sectional view schematically showing a main part of the wafer after the outer processing groove forming step of the wafer processing method shown in FIG. 図13は、図10に示されたウエーハの加工方法の機能層除去ステップ後のウエーハの要部を模式的に示す断面図である。FIG. 13 is a cross-sectional view schematically showing a main part of the wafer after the functional layer removing step of the wafer processing method shown in FIG. 図14は、図10に示されたウエーハの加工方法の基板加工ステップ後のウエーハの要部を模式的に示す断面図である。FIG. 14 is a cross-sectional view schematically showing a main part of a wafer after the substrate processing step of the wafer processing method shown in FIG.

本発明を実施するための形態(実施形態)につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成は適宜組み合わせることが可能である。また、本発明の要旨を逸脱しない範囲で構成の種々の省略、置換又は変更を行うことができる。 Modes for carrying out the present invention (embodiments) will be described in detail with reference to the drawings. The present invention is not limited to the contents described in the following embodiments. Furthermore, the components described below include those that would be easily imagined by a person skilled in the art and those that are substantially identical. Furthermore, the configurations described below can be combined as appropriate. Furthermore, various omissions, substitutions, or modifications to the configuration can be made without departing from the spirit of the present invention.

〔実施形態1〕
本発明の実施形態1に係るウエーハの加工方法を図面に基づいて説明する。図1は、実施形態1に係るウエーハの加工方法の加工対象のウエーハを模式的に示す斜視図である。図2は、図1に示されたウエーハの要部を模式的に示す断面図である。図3は、実施形態1に係るウエーハの加工方法の流れを示すフローチャートである。
[Embodiment 1]
A wafer processing method according to a first embodiment of the present invention will be described with reference to the drawings. Fig. 1 is a perspective view schematically showing a wafer to be processed by the wafer processing method according to the first embodiment. Fig. 2 is a cross-sectional view schematically showing a main part of the wafer shown in Fig. 1. Fig. 3 is a flowchart showing the flow of the wafer processing method according to the first embodiment.

(ウエーハ)
実施形態1に係るウエーハの加工方法は、図1に示すウエーハ1の加工方法である。実施形態1では、ウエーハ1は、シリコン等などを基板2とする円板状の半導体ウエーハ等のウエーハである。ウエーハ1は、図1に示すように、表面3に格子状に形成された複数の分割予定ライン4によって格子状に区画された領域にデバイス5が形成されている。
(wafer)
The wafer processing method according to the first embodiment is a method for processing a wafer 1 shown in Fig. 1. In the first embodiment, the wafer 1 is a wafer such as a disk-shaped semiconductor wafer having a substrate 2 made of silicon or the like. As shown in Fig. 1, the wafer 1 has devices 5 formed in regions partitioned in a grid pattern by a plurality of planned dividing lines 4 formed in a grid pattern on the surface 3 of the wafer 1.

デバイス5は、例えば、IC(Integrated Circuit)、又はLSI(Large Scale Integration)等の集積回路、CCD(Charge Coupled Device)、又はメモリ(半導体記憶装置)等である。 Device 5 is, for example, an integrated circuit such as an IC (Integrated Circuit) or an LSI (Large Scale Integration), a CCD (Charge Coupled Device), or a memory (semiconductor memory device).

実施形態1において、ウエーハ1は、図1及び図2に示すように、基板2の表面に積層された機能層6を有している。実施形態1では、機能層6は、酸化膜(SiO)により構成され、前述したデバイス5を含んでいる。機能層6は、ウエーハ1が表面3側から切削ブレードで切削されると、基板2から剥離しやすい。このように、実施形態1では、ウエーハ1は、基板2の上にデバイス5を含む機能層6が積層されている。 In embodiment 1, as shown in Figures 1 and 2, the wafer 1 has a functional layer 6 laminated on the surface of the substrate 2. In embodiment 1, the functional layer 6 is made of an oxide film ( SiO2 ) and includes the above-mentioned device 5. The functional layer 6 is easily peeled off from the substrate 2 when the wafer 1 is cut from the front surface 3 side with a cutting blade. Thus, in embodiment 1, the wafer 1 has the functional layer 6 including the device 5 laminated on the substrate 2.

(ウエーハの加工方法)
実施形態1に係るウエーハの加工方法は、基板2の上にデバイス5を含む機能層6が積層されたウエーハ1を、複数のデバイス5を区画する分割予定ライン4に沿って加工する方法である。なお、実施形態1では、ウエーハの加工方法は、ウエーハ1を分割予定ライン4に沿って個々のデバイスチップ10(図1に示す)に分割(加工に相当)する方法でもある。なお、デバイスチップ10は、基板2の一部とデバイス5とを含む。
(Wafer Processing Method)
The wafer processing method according to the first embodiment is a method of processing a wafer 1, in which a functional layer 6 including devices 5 is stacked on a substrate 2, along planned division lines 4 that partition the wafer 1 into a plurality of devices 5. Note that in the first embodiment, the wafer processing method also includes a method of dividing (corresponding to processing) the wafer 1 along the planned division lines 4 into individual device chips 10 (shown in FIG. 1 ). Note that the device chips 10 include a portion of the substrate 2 and the devices 5.

ウエーハの加工方法は、図3に示すように、変質領域形成ステップ101と、変質領域形成ステップ101と、基板加工ステップ103とを備える。なお、実施形態1では、ウエーハの加工方法は、図1に示すように、表面3の裏側の裏面9にウエーハ1よりも大径な円板状のテープ11を貼着し、テープ11の外縁部に環状のフレーム12を貼着して、フレーム12で支持したウエーハ1を加工する。 As shown in FIG. 3, the wafer processing method includes an affected region forming step 101, an affected region forming step 101, and a substrate processing step 103. In embodiment 1, the wafer processing method includes, as shown in FIG. 1, adhering a disk-shaped tape 11 having a larger diameter than the wafer 1 to the back surface 9 behind the front surface 3, adhering an annular frame 12 to the outer edge of the tape 11, and processing the wafer 1 supported by the frame 12.

(変質領域形成ステップ)
図4は、図3に示されたウエーハの加工方法の変質領域形成ステップ中のウエーハの要部を模式的に示す断面図である。図5は、図3に示されたウエーハの加工方法の変質領域形成ステップ後のウエーハの要部を模式的に示す平面図である。図6は、図3に示されたウエーハの加工方法の変質領域形成ステップ後のウエーハの要部の他の例を模式的に示す平面図である。
(Affected region forming step)
Fig. 4 is a cross-sectional view schematically showing a main part of a wafer during the affected region forming step of the wafer processing method shown in Fig. 3. Fig. 5 is a plan view schematically showing a main part of a wafer after the affected region forming step of the wafer processing method shown in Fig. 3. Fig. 6 is a plan view schematically showing another example of a main part of a wafer after the affected region forming step of the wafer processing method shown in Fig. 3.

変質領域形成ステップ101は、基板2に対して吸収性を有し、かつ機能層6に対する吸収性が基板2に対する吸収性よりも低い波長のレーザ光線21(図4に示す)を、機能層6に連続的にアブレーション加工を施すことが規制された加工条件で分割予定ライン4に沿って照射し、機能層6の内部に分割予定ライン4に沿って伸びる二本の変質領域13(図4に示す)を所定の間隔をあけて形成するステップである。なお、連続的にアブレーション加工を施すとは、機能層6に連続した加工溝を形成することをいう。連続した加工溝とは例えばデバイスチップ10が形成されている領域において分割予定ライン4にそって途切れずに形成された表面3から凹形状となる加工溝の事をいう。 In the affected area forming step 101, a laser beam 21 (shown in FIG. 4) having a wavelength that is absorbed by the substrate 2 and that is less absorbed by the functional layer 6 than by the substrate 2 is irradiated along the planned division line 4 under processing conditions that restrict continuous ablation of the functional layer 6, thereby forming two affected areas 13 (shown in FIG. 4) extending along the planned division line 4 at a predetermined distance within the functional layer 6. Continuous ablation refers to the formation of a continuous groove in the functional layer 6. A continuous groove refers to a groove that is formed uninterruptedly along the planned division line 4 in the area where the device chip 10 is formed, and that forms a recessed shape from the surface 3.

実施形態1において、変質領域形成ステップ101では、図4に示すレーザ加工装置20が、保持テーブルの保持面にウエーハ1の裏面9側をテープ11を介して吸引保持し、フレーム12をクランプ部でクランプする。実施形態1において、変質領域形成ステップ101では、レーザ加工装置20が、ウエーハ1の表面3側を図示しない撮像ユニットで撮像して、分割予定ライン4を検出して、レーザ光線照射ユニット22と分割予定ライン4とを位置合わせするアライメントを遂行する。 In embodiment 1, in affected area formation step 101, the laser processing device 20 shown in FIG. 4 suction-holds the back surface 9 of the wafer 1 on the holding surface of the holding table via tape 11, and clamps the frame 12 with the clamping unit. In embodiment 1, in affected area formation step 101, the laser processing device 20 images the front surface 3 of the wafer 1 with an imaging unit (not shown), detects the planned division line 4, and performs alignment to align the laser beam application unit 22 with the planned division line 4.

実施形態1において、変質領域形成ステップ101では、レーザ加工装置20は、分割予定ライン4に沿ってウエーハ1とレーザ光線照射ユニットとを相対的に移動させながら、図4に示すように、レーザ光線照射ユニット22からウエーハ1の基板2及び機能層6の双方に対して吸収性を有する波長のレーザ光線21を各分割予定ライン4の幅方向の両縁に順に照射する。なお、実施形態1において、変質領域形成ステップ101では、レーザ加工装置20がレーザ光線21の集光点23を基板2と機能層6との界面7に設定して、レーザ光線21を各分割予定ライン4に沿ってウエーハ1に照射するが、本発明では、集光点23をウエーハ1の表面3即ち機能層6の表面に設定しても良い。 In embodiment 1, in the affected area forming step 101, the laser processing device 20 moves the wafer 1 and the laser beam application unit relative to each other along the planned dividing lines 4, while sequentially irradiating both widthwise edges of each planned dividing line 4 with a laser beam 21 from the laser beam application unit 22, the laser beam 21 having a wavelength that is absorbed by both the substrate 2 and the functional layer 6 of the wafer 1, as shown in FIG. 4. Note that in embodiment 1, in the affected area forming step 101, the laser processing device 20 sets the focal point 23 of the laser beam 21 at the interface 7 between the substrate 2 and the functional layer 6, and irradiates the laser beam 21 onto the wafer 1 along each planned dividing line 4; however, in the present invention, the focal point 23 may also be set on the surface 3 of the wafer 1, i.e., the surface of the functional layer 6.

また、実施形態1において、変質領域形成ステップ101において、ウエーハ1に照射するレーザ光線21は、基板2と機能層6とに対して吸収性を有する波長であるために、基板2及び機能層6との双方に対してアブレーション加工を施すこととなる。また、レーザ光線21は、機能層6に対する吸収性が基板2に対する吸収性よりも低い波長である。 Furthermore, in embodiment 1, the laser beam 21 irradiated onto the wafer 1 in the affected area formation step 101 has a wavelength that is absorbed by the substrate 2 and the functional layer 6, and therefore ablation processing is performed on both the substrate 2 and the functional layer 6. Furthermore, the laser beam 21 has a wavelength that is less absorbed by the functional layer 6 than by the substrate 2.

しかしながら、実施形態1において、変質領域形成ステップ101では、レーザ光線21が機能層6に対する吸収性が基板2に対する吸収性よりも低い波長であり、かつ、機能層6にアブレーショ加工を施すことが規制された出力、即ち、機能層6をアブレーション加工する出力よりも弱い出力でウエーハ1に照射される。このために、実施形態1において、変質領域形成ステップ101では、レーザ加工装置20は、レーザ光線21の集光点23付近の機能層6を加熱して、変質させて、機能層6の内部の分割予定ライン4の両縁に分割予定ライン4に沿って伸びる変質領域13を形成する。 However, in embodiment 1, in the affected area forming step 101, the laser beam 21 is irradiated onto the wafer 1 at a wavelength that is less absorbable by the functional layer 6 than by the substrate 2, and at an output that restricts ablation of the functional layer 6, i.e., an output weaker than the output required for ablation of the functional layer 6. For this reason, in embodiment 1, in the affected area forming step 101, the laser processing device 20 heats and alters the functional layer 6 near the focal point 23 of the laser beam 21, thereby forming affected areas 13 extending along the planned division line 4 on both edges of the interior of the functional layer 6.

なお、変質領域13とは、密度、屈折率、機械的強度またはその他の物理的特性が周囲のそれとは異なる状態になった領域のことを意味する。変質領域13は、例えば、溶融処理領域、クラック領域、絶縁破壊領域、屈折率変化領域、およびこれらの領域が混在した領域等である。また、実施形態1において、変質領域13は、機能層6の他の変質してない領域よりも熱伝導性が低い。 The altered region 13 refers to a region in which the density, refractive index, mechanical strength, or other physical properties are different from those of the surrounding area. The altered region 13 is, for example, a melt-treated region, a crack region, a dielectric breakdown region, a refractive index change region, or a region in which these regions are mixed. Furthermore, in embodiment 1, the altered region 13 has lower thermal conductivity than other unaltered regions of the functional layer 6.

なお、実施形態1において、変質領域形成ステップ101では、レーザ加工装置20は、波長が355nmであり、繰り返し周波数が200kHz、平均出力が1.0W~1.5Wのレーザ光線を発振器から出射し、発振器が出射したレーザ光線を分割予定ライン4の長手方向に10本に分岐して、照射する。このために、ウエーハ1に実際に照射されるレーザ光線21の1スポットあたりの平均出力は、0.1W~0.15Wである。即ち、実施形態1において、変質領域形成ステップ101は、紫外線領域の波長のレーザ光線21をウエーハ1に照射する。 In embodiment 1, in the affected area forming step 101, the laser processing device 20 emits a laser beam from an oscillator having a wavelength of 355 nm, a repetition frequency of 200 kHz, and an average output of 1.0 W to 1.5 W. The laser beam emitted by the oscillator is then split into 10 beams along the longitudinal direction of the planned division line 4 for irradiation. Therefore, the average output per spot of the laser beam 21 actually irradiated onto the wafer 1 is 0.1 W to 0.15 W. That is, in embodiment 1, the affected area forming step 101 irradiates the wafer 1 with a laser beam 21 having a wavelength in the ultraviolet range.

また、実施形態1において、変質領域形成ステップ101では、分割予定ライン4に沿ったレーザ光線21のウエーハ1との相対速度(以下、加工送り速度と記す)を30mm/秒とし、レーザ光線21の集光点23のスポットを直径6μm~8μmの円形とする。 Furthermore, in embodiment 1, in the affected area formation step 101, the relative speed of the laser beam 21 along the planned division line 4 relative to the wafer 1 (hereinafter referred to as the processing feed speed) is set to 30 mm/sec, and the spot at the focal point 23 of the laser beam 21 is set to a circle with a diameter of 6 μm to 8 μm.

このような加工条件により、実施形態1において、変質領域形成ステップ101では、レーザ加工装置20が、機能層6の内部の分割予定ライン4の両縁に分割予定ライン4に沿って伸びる変質領域13を形成して、図5に示すように、各分割予定ライン4の機能層6の内部に二本の変質領域13を所定の間隔をあけて形成する。なお、本発明において、変質領域形成ステップ101では、変質領域13を形成する際に、図6に示すように、変質領域13から表面3に向かって伸びかつ表面3に開口した細孔14が形成されても良い。図6だと円形のスポット状の細孔14であるが、細孔14ではなく変質領域13から表面3に向かって伸びかつ表面3に開口しかつ分割予定ライン4の長手方向によって伸びた加工溝であってもよい。加工溝の場合、加工溝が連続的に形成されると従来技術と同様に機能層6の膜はがれが生じるため、表面3に至る開口は、非連続で所定の隙間を空けて複数形成されるよう、加工条件、例えば1スポット当たりの出力を調整する。 Under these processing conditions, in the affected area forming step 101 in embodiment 1, the laser processing device 20 forms affected areas 13 extending along the planned division line 4 at both edges of the planned division line 4 inside the functional layer 6, forming two affected areas 13 at a predetermined interval inside the functional layer 6 for each planned division line 4, as shown in FIG. 5. In the present invention, when forming the affected areas 13 in the affected area forming step 101, pores 14 extending from the affected area 13 toward the surface 3 and opening onto the surface 3 may also be formed, as shown in FIG. 6. While FIG. 6 shows circular spot-shaped pores 14, processed grooves extending from the affected area 13 toward the surface 3, opening onto the surface 3, and extending in the longitudinal direction of the planned division line 4 may also be used instead. In the case of processed grooves, forming continuous processed grooves would result in film peeling of the functional layer 6, as in conventional technology. Therefore, the processing conditions, for example, the output per spot, are adjusted so that multiple openings reaching the surface 3 are formed discontinuously with a predetermined gap between them.

(機能層除去ステップ)
図7は、図3に示されたウエーハの加工方法の機能層除去ステップ後のウエーハの要部を模式的に示す断面図である。機能層除去ステップ102は、変質領域形成ステップ101の実施後に、変質領域13の間にレーザ光線21を照射し、機能層6を除去する第1加工溝15を形成するステップである。
(Functional layer removal step)
Fig. 7 is a cross-sectional view schematically showing a main part of a wafer after the functional layer removal step of the wafer processing method shown in Fig. 3. The functional layer removal step 102 is a step of irradiating a laser beam 21 between the affected regions 13 after the affected region formation step 101 is performed, to form a first processed groove 15 that removes the functional layer 6.

実施形態1において、機能層除去ステップ102では、レーザ加工装置20は、分割予定ライン4に沿ってウエーハ1とレーザ光線照射ユニット22とを相対的に移動させながら、レーザ光線照射ユニット22からレーザ光線21を分割予定ライン4に沿ってウエーハ1に照射する。なお、実施形態1において、変質領域形成ステップ101では、レーザ加工装置20がレーザ光線21の集光点23を機能層6の表面3に設定して、レーザ光線21を各分割予定ライン4の幅方向の中央に照射する。 In embodiment 1, in the functional layer removal step 102, the laser processing device 20 irradiates the wafer 1 with a laser beam 21 from the laser beam application unit 22 along the planned dividing lines 4 while moving the wafer 1 and the laser beam application unit 22 relatively along the planned dividing lines 4. Note that in embodiment 1, in the affected area formation step 101, the laser processing device 20 sets the focal point 23 of the laser beam 21 on the surface 3 of the functional layer 6 and irradiates the laser beam 21 at the center of each planned dividing line 4 in the width direction.

実施形態1において、機能層除去ステップ102では、レーザ光線21が機能層6にアブレーショ加工を施すことができる加工条件、例えば、1スポットあたりの出力が変質領域形成ステップ101の出力よりも強い出力でウエーハ1に照射される。このため、実施形態1において、機能層除去ステップ102では、レーザ加工装置20が、各分割予定ライン4の幅方向の中央の機能層6及び基板2にアブレーション加工を施して、これらの一部を除去して、図7に示すように、各分割予定ライン4に機能層6を分断する第1加工溝15を形成する。 In embodiment 1, in functional layer removal step 102, the laser beam 21 is irradiated onto the wafer 1 under processing conditions that allow ablation of the functional layer 6, for example, at a stronger output per spot than the output in affected area formation step 101. Therefore, in embodiment 1, in functional layer removal step 102, the laser processing device 20 ablate the functional layer 6 and substrate 2 at the center of the width of each planned division line 4, removing a portion of these and forming a first processing groove 15 that divides the functional layer 6 at each planned division line 4, as shown in FIG. 7.

なお、実施形態1において、機能層除去ステップ102では、波長が355nmであり、繰り返し周波数が40kHzから60kHz、平均出力が2.5W~5.0Wのレーザ光線を発振器から出射し、発振器が出射したレーザ光線21を分割予定ライン4の幅方向に2本に分岐して、照射する。レーザ光線21の1スポットあたりの平均出力は、1.25~2.5Wである。また、実施形態1において、機能層除去ステップ102では、加工送り速度を100mm/秒から400mm/秒とし、レーザ光線21の集光点23のスポットを直径30μm~60μmの円形とする。即ち、実施形態1において、機能層除去ステップ102は、紫外線領域の波長のレーザ光線21をウエーハ1に照射する。このように、実施形態1に係るウエーハの加工方法では、変質領域形成ステップ101で照射される1スポット当たりのレーザ光線21の出力は、機能層除去ステップ102で照射される1スポット当たりのレーザ光線21の出力より小さい。 In embodiment 1, in the functional layer removal step 102, a laser beam having a wavelength of 355 nm, a repetition frequency of 40 kHz to 60 kHz, and an average output of 2.5 W to 5.0 W is emitted from an oscillator, and the laser beam 21 emitted by the oscillator is branched into two beams in the width direction of the planned division line 4 and irradiated. The average output per spot of the laser beam 21 is 1.25 to 2.5 W. Also, in embodiment 1, in the functional layer removal step 102, the processing feed rate is set to 100 mm/sec to 400 mm/sec, and the spot at the focal point 23 of the laser beam 21 is set to a circle with a diameter of 30 μm to 60 μm. That is, in embodiment 1, the functional layer removal step 102 irradiates the wafer 1 with a laser beam 21 having a wavelength in the ultraviolet range. Thus, in the wafer processing method according to embodiment 1, the output of the laser beam 21 per spot irradiated in the affected area formation step 101 is smaller than the output of the laser beam 21 per spot irradiated in the functional layer removal step 102.

実施形態1において、機能層除去ステップ102では、変質領域13がレーザ光線21によって機能層6の他の領域に比べて先に割れ、機能層6に生じた応力を解放するため、機能層6の外側で割れが発生し、機能層6が離れてしまうことを防止するので、レーザ加工装置20が、各分割予定ライン4の変質領域13間の機能層6にアブレーション加工を施して、各機能層6間に底面に基板2が露出した第1加工溝15を機能層6の剥がれを防止して形成することが可能となる。また、従来の加工方法においては、機能層6に加工溝を形成する際に、レーザ光線21の熱により軟化した機能層6が急激に冷却される際に割れが発生していたため、加工送り速度を遅くして機能層6に熱を溜めながら加工し、機能層6が急激に冷却される事を防いでいた。しかし実施形態1において、機能層除去ステップ102では、1スポットあたりの出力が小さいため、熱影響も小さく、急激に冷却されて割れが発生する事も防止できる。よって変質領域13を形成する際の加工送り速度を早くすることができ、生産性が向上する。 In embodiment 1, in the functional layer removal step 102, the altered region 13 is cracked by the laser beam 21 before other regions of the functional layer 6, releasing the stress generated in the functional layer 6 and preventing cracks from occurring outside the functional layer 6 and separating the functional layer 6. This allows the laser processing device 20 to perform ablation processing on the functional layer 6 between the altered regions 13 of each planned division line 4, thereby forming first processing grooves 15 between each functional layer 6, with the substrate 2 exposed at the bottom, without peeling the functional layer 6. Furthermore, in conventional processing methods, when forming processing grooves in the functional layer 6, cracks occur when the functional layer 6 softened by the heat of the laser beam 21 is rapidly cooled. Therefore, the processing feed rate is slowed to allow heat to accumulate in the functional layer 6 during processing, preventing rapid cooling of the functional layer 6. However, in embodiment 1, the output per spot in the functional layer removal step 102 is small, so the thermal effect is also small, and cracks caused by rapid cooling can be prevented. This allows for a faster processing feed speed when forming the affected region 13, improving productivity.

(基板加工ステップ)
図8は、図3に示されたウエーハの加工方法の基板加工ステップ後のウエーハの要部を模式的に示す断面図である。基板加工ステップ103は、機能層除去ステップ102の実施後に、第1加工溝15に沿って基板2を加工するステップである。
(Substrate processing step)
Fig. 8 is a cross-sectional view schematically showing a main part of the wafer after the substrate processing step of the wafer processing method shown in Fig. 3. The substrate processing step 103 is a step of processing the substrate 2 along the first processing groove 15 after the functional layer removal step 102 is performed.

実施形態1において、基板加工ステップ103では、レーザ加工装置20は、分割予定ライン4に沿ってウエーハ1とレーザ光線照射ユニット22とを相対的に移動させながら、レーザ光線照射ユニット22からレーザ光線21を分割予定ライン4に沿ってウエーハ1に照射する。なお、実施形態1において、変質領域形成ステップ101では、レーザ加工装置20がレーザ光線21の集光点23を第1加工溝15の底面に設定して、レーザ光線21を各分割予定ライン4に形成された第1加工溝15の底面に照射する。 In embodiment 1, in the substrate processing step 103, the laser processing device 20 irradiates the wafer 1 with a laser beam 21 from the laser beam application unit 22 along the planned division lines 4 while moving the wafer 1 and the laser beam application unit 22 relatively along the planned division lines 4. Note that in embodiment 1, in the affected area formation step 101, the laser processing device 20 sets the focal point 23 of the laser beam 21 on the bottom surface of the first groove 15, and irradiates the laser beam 21 onto the bottom surface of the first groove 15 formed on each planned division line 4.

実施形態1において、基板加工ステップ103では、レーザ光線21が基板2にアブレーショ加工を施すことができる加工条件、例えば、変質領域形成ステップ101の出力よりも強い出力でウエーハ1に照射される。このため、実施形態1において、基板加工ステップ103では、レーザ加工装置20が、各分割予定ライン4に形成された第1加工溝15の底面に露出した第1加工溝15の底面にアブレーション加工を施して、図8に示すように、第1加工溝15の底面に第1加工溝15よりも幅が狭い第2加工溝16を形成する。実施形態1において、基板加工ステップ103では、レーザ加工装置20が、第2加工溝16をウエーハ1の裏面9に開口させて、即ち、第2加工溝16をウエーハ1に貫通させて、ウエーハ1を個々のデバイスチップ10に分割する。こうして、実施形態1では、基板加工ステップ103において、ウエーハ1を分割し、複数のデバイスチップ10を製造することとなる。 In embodiment 1, in substrate processing step 103, the wafer 1 is irradiated with a laser beam 21 under processing conditions that allow ablation of the substrate 2, for example, at an output greater than the output of affected area formation step 101. Therefore, in embodiment 1, in substrate processing step 103, the laser processing device 20 performs ablation on the exposed bottom surface of the first groove 15 formed at each planned division line 4, thereby forming a second groove 16 at the bottom surface of the first groove 15 that is narrower than the first groove 15, as shown in FIG. 8. In embodiment 1, in substrate processing step 103, the laser processing device 20 opens the second groove 16 on the back surface 9 of the wafer 1, i.e., penetrates the second groove 16 through the wafer 1, thereby dividing the wafer 1 into individual device chips 10. Thus, in embodiment 1, the wafer 1 is divided in substrate processing step 103 to produce a plurality of device chips 10.

従来の加工方法は、図9に示すように、各分割予定ライン4の幅方向の両縁に機能層に対して吸収性を有する波長のレーザ光線21を照射して、機能層6の各分割予定ライン4の両縁にアブレーション加工を施して加工溝200を形成していた。このとき、従来の加工方法では、加工送り速度を遅くすることで、レーザ光線21の照射による機能層6の熱膨張した後に機能層6が急激に冷える事を抑制して、熱を持って軟らかいままに機能層6を維持して機能層6が割れて剥がれてしまうことを防止していた。しかしながら、従来の加工方法は、熱によるダメージにより分割後のデバイスチップ10の抗折強度が低下する傾向であった。 As shown in Figure 9, the conventional processing method irradiates both widthwise edges of each planned division line 4 with a laser beam 21 of a wavelength absorbed by the functional layer, and ablates both edges of each planned division line 4 in the functional layer 6 to form a processed groove 200. In this process, the conventional processing method slows down the processing feed rate to prevent the functional layer 6 from cooling rapidly after thermal expansion due to irradiation with the laser beam 21, thereby maintaining the functional layer 6 in a soft, heated state and preventing it from cracking and peeling. However, with the conventional processing method, the flexural strength of the device chip 10 after division tends to decrease due to thermal damage.

このような従来の加工方法に対して、実施形態1に係るウエーハの加工方法は、変質領域形成ステップ101において機能層6の内部の分割予定ライン4の両縁に機能層6の他の領域よりも先に割れることで内部の応力を解放し、防波堤となる変質領域13を形成する。このために、実施形態1に係るウエーハの加工方法は、機能層除去ステップ102の加工送り速度を変質領域形成ステップ101よりも早くしても、変質領域13が機能層6の割れる起点となり、変質領域13が他の領域よりも先にわれて、機能層6に応じた応力を解放することで、変質領域13より外側の機能層6が剥がれることを抑制できる。 In contrast to such conventional processing methods, the wafer processing method according to embodiment 1 forms an altered region 13 that acts as a breakwater by cracking the functional layer 6 at both edges of the planned division line 4 inside the functional layer 6 before other regions in the functional layer 6 in the altered region forming step 101. Therefore, even if the processing feed rate in the functional layer removal step 102 is faster than that in the altered region forming step 101, the altered region 13 becomes the starting point for cracking of the functional layer 6, and the altered region 13 cracks before other regions, releasing stress corresponding to the functional layer 6, thereby preventing peeling of the functional layer 6 outside the altered region 13.

その結果、実施形態1に係るウエーハの加工方法は、機能層6の剥がれを抑制することができるという効果を奏する。 As a result, the wafer processing method according to embodiment 1 has the effect of suppressing peeling of the functional layer 6.

また、実施形態1に係るウエーハの加工方法は、機能層除去ステップ102の加工送り速度を変質領域形成ステップ101よりも早くすることができるので、レーザ光線21による熱ダメージを抑制でき、レーザ光線21による熱ダメージを抑制でき、デバイスチップ10の抗折強度を向上することができる。 In addition, the wafer processing method according to embodiment 1 allows the processing feed rate in the functional layer removal step 102 to be faster than that in the affected area formation step 101, thereby suppressing thermal damage caused by the laser beam 21 and improving the flexural strength of the device chip 10.

なお、図9は、従来の加工方法により分割予定ラインの両縁に加工溝が形成されたウエーハの要部を模式的に示す平面図である。なお、図9は、実施形態1と同一部分に同一符号を付して説明を省略する。 Note that Figure 9 is a plan view that schematically shows the main parts of a wafer in which processed grooves have been formed on both edges of the planned dividing line using a conventional processing method. Note that in Figure 9, the same parts as in embodiment 1 are designated by the same reference numerals, and their explanations are omitted.

〔実施形態2〕
実施形態2に係るウエーハの加工方法を図面に基づいて説明する。図10は、実施形態2に係るウエーハの加工方法の流れを示すフローチャートである。図11は、図10に示されたウエーハの加工方法の変質領域形成ステップ中のウエーハの要部を模式的に示す断面図である。図12は、図10に示されたウエーハの加工方法の外側加工溝形成ステップ後のウエーハの要部を模式的に示す断面図である。図13は、図10に示されたウエーハの加工方法の機能層除去ステップ後のウエーハの要部を模式的に示す断面図である。図14は、図10に示されたウエーハの加工方法の基板加工ステップ後のウエーハの要部を模式的に示す断面図である。なお、図10、図11、図12、図13及び図14は、実施形態1と同一部分に同一符号を付して説明を省略する。
[Embodiment 2]
A wafer processing method according to embodiment 2 will be described with reference to the drawings. FIG. 10 is a flowchart showing the flow of the wafer processing method according to embodiment 2. FIG. 11 is a cross-sectional view schematically showing a main part of a wafer during an affected region forming step of the wafer processing method shown in FIG. 10. FIG. 12 is a cross-sectional view schematically showing a main part of a wafer after an outer processing groove forming step of the wafer processing method shown in FIG. 10. FIG. 13 is a cross-sectional view schematically showing a main part of a wafer after a functional layer removing step of the wafer processing method shown in FIG. 10. FIG. 14 is a cross-sectional view schematically showing a main part of a wafer after a substrate processing step of the wafer processing method shown in FIG. 10. Note that in FIGS. 10, 11, 12, 13, and 14, the same parts as those in embodiment 1 are designated by the same reference numerals, and description thereof will be omitted.

実施形態2に係るウエーハの加工方法は、実施形態1と同様に、ウエーハ1を分割予定ライン4に沿って個々のデバイスチップ10に分割する方法である。実施形態2に係るウエーハの加工方法は、図10に示すように、変質領域形成ステップ101と、外側加工溝形成ステップ110と、内側加工溝形成ステップ111と、基板加工ステップ103とを備える。 The wafer processing method according to embodiment 2, like embodiment 1, is a method of dividing the wafer 1 into individual device chips 10 along the planned division lines 4. As shown in FIG. 10 , the wafer processing method according to embodiment 2 includes an affected region forming step 101, an outer processing groove forming step 110, an inner processing groove forming step 111, and a substrate processing step 103.

実施形態2において、変質領域形成ステップ101では、実施形態1と同様に、図11に示すように、機能層6の内部の分割予定ライン4の両縁に分割予定ライン4に沿って伸びる変質領域13を形成して、各分割予定ライン4の機能層6の内部に二本の変質領域13を所定の間隔をあけて形成する。 In embodiment 2, in the affected region forming step 101, as in embodiment 1, affected regions 13 extending along the planned division line 4 are formed on both edges of the planned division line 4 inside the functional layer 6, as shown in FIG. 11, so that two affected regions 13 are formed at a predetermined distance inside the functional layer 6 for each planned division line 4.

外側加工溝形成ステップ110は、変質領域形成ステップ101の実施後に、変質領域13の内縁部を除去し、底面に基板2が露出した外側加工溝17を各分割予定ライン4の幅方向の両縁に形成するステップである。実施形態2において、外側加工溝形成ステップ110では、レーザ加工装置20は、分割予定ライン4に沿ってウエーハ1とレーザ光線照射ユニット22とを相対的に移動させながら、レーザ光線照射ユニット22からレーザ光線21を分割予定ライン4に沿ってウエーハ1に照射する。 The outer processing groove forming step 110 is a step performed after the affected area forming step 101, in which the inner edge of the affected area 13 is removed to form outer processing grooves 17, the bottom surfaces of which expose the substrate 2, on both widthwise edges of each planned dividing line 4. In embodiment 2, in the outer processing groove forming step 110, the laser processing apparatus 20 irradiates the wafer 1 with a laser beam 21 from the laser beam application unit 22 along the planned dividing line 4 while moving the wafer 1 and the laser beam application unit 22 relative to each other along the planned dividing line 4.

なお、実施形態1において、変質領域形成ステップ101では、レーザ加工装置20がレーザ光線21の集光点23を機能層6の表面3の変質領域13の内縁部上に設定して、レーザ光線21を各分割予定ライン4の各変質領域13上に照射する。なお、変質領域13の内縁部とは、各分割予定ライン4に二本形成された変質領域13の分割予定ライン4の中央寄りの縁部をいう。 In embodiment 1, in the affected area forming step 101, the laser processing device 20 sets the focal point 23 of the laser beam 21 on the inner edge of the affected area 13 on the surface 3 of the functional layer 6, and irradiates the laser beam 21 onto each affected area 13 of each planned division line 4. Note that the inner edge of the affected area 13 refers to the edge of the two affected areas 13 formed on each planned division line 4, closer to the center of the planned division line 4.

実施形態2において、外側加工溝形成ステップ110では、レーザ光線21が機能層6にアブレーション加工を施すことができる加工条件、例えば、1スポットあたりの出力が変質領域形成ステップ101よりも強い出力でウエーハ1に照射される。このため、実施形態1において、外側加工溝形成ステップ110では、レーザ加工装置20が、各分割予定ライン4の変質領域13の内縁部上の機能層6、変質領域13の内縁部及び基板2の上面にアブレーション加工を施して、これらの一部を除去して、図12に示すように、各分割予定ライン4に機能層6を分断し、かつ変質領域13の内縁部を除去するとともに、底面に基板2が露出した外側加工溝17を形成する。 In embodiment 2, in the outer groove formation step 110, the laser beam 21 is irradiated onto the wafer 1 under processing conditions that allow ablation of the functional layer 6, for example, at a stronger output per spot than in the affected area formation step 101. Therefore, in embodiment 1, in the outer groove formation step 110, the laser processing device 20 performs ablation on the functional layer 6 on the inner edge of the affected area 13 of each planned division line 4, the inner edge of the affected area 13, and the upper surface of the substrate 2, removing portions of these. As shown in FIG. 12, this separates the functional layer 6 at each planned division line 4, removes the inner edge of the affected area 13, and forms an outer groove 17 whose bottom exposes the substrate 2.

なお、実施形態2において、外側加工溝形成ステップ110では、波長が355nmであり、繰り返し周波数が120kHzから200kHz、平均出力が0.1W~3.0Wのレーザ光線を発振器から出射し、発振器が出射したレーザ光線21を分割予定ライン4の幅方向に2本に分岐して、照射する。分岐しているため、レーザ光線21の1スポットあたりの平均出力は、0.05W~1.5Wである。また、実施形態1において、外側加工溝形成ステップ110では、加工送り速度を100mm/秒から400mm/秒とし、レーザ光線21の集光点23のスポットを直径6μm~8μmの円形とする。 In embodiment 2, in the outer groove forming step 110, a laser beam having a wavelength of 355 nm, a repetition frequency of 120 kHz to 200 kHz, and an average output of 0.1 W to 3.0 W is emitted from an oscillator, and the laser beam 21 emitted by the oscillator is branched into two beams in the width direction of the intended division line 4 and irradiated. Because it is branched, the average output per spot of the laser beam 21 is 0.05 W to 1.5 W. Also, in embodiment 1, in the outer groove forming step 110, the processing feed rate is set to 100 mm/sec to 400 mm/sec, and the spot at the focal point 23 of the laser beam 21 is a circle with a diameter of 6 μm to 8 μm.

実施形態2において、内側加工溝形成ステップ111では、実施形態1と同様に、レーザ加工装置20が、各分割予定ライン4の幅方向の中央の機能層6及び基板2にアブレーション加工を施して、これらの一部を除去して、図13に示すように、各分割予定ライン4に機能層6を分断し外側加工溝17と連通した内側加工溝15を形成する。 In the second embodiment, in the inner processing groove forming step 111, as in the first embodiment, the laser processing device 20 performs ablation processing on the functional layer 6 and substrate 2 at the center of the width of each planned division line 4, removing a portion of them, thereby dividing the functional layer 6 at each planned division line 4 and forming an inner processing groove 15 that communicates with the outer processing groove 17, as shown in FIG. 13.

なお、実施形態2において、内側加工溝形成ステップ111では、波長が355nmであり、繰り返し周波数が40kHzから60kHz、平均出力が2.5W~5.0Wのレーザ光線を発振器から出射し、発振器が出射したレーザ光線21を分割予定ライン4の幅方向に2本に分岐して、照射する。分岐しているため、レーザ光線21の1スポット当たりの平均出力は1.25W~2.5Wである。また、実施形態1において、機能層除去ステップ102では、加工送り速度を100mm/秒から400mm/秒とし、レーザ光線21の集光点23のスポットを直径30μm~60μmの円形とする。実施形態2において、外側加工溝形成ステップ110と、内側加工溝形成ステップ111と、を合わせて機能層除去ステップ102となる。 In embodiment 2, in the inner groove forming step 111, a laser beam having a wavelength of 355 nm, a repetition frequency of 40 kHz to 60 kHz, and an average output of 2.5 W to 5.0 W is emitted from an oscillator, and the laser beam 21 emitted by the oscillator is branched into two beams in the width direction of the planned division line 4 and irradiated. Because the laser beam 21 is branched, the average output per spot of the laser beam 21 is 1.25 W to 2.5 W. Also, in embodiment 1, in the functional layer removing step 102, the processing feed rate is set to 100 mm/sec to 400 mm/sec, and the spot at the focal point 23 of the laser beam 21 is a circle with a diameter of 30 μm to 60 μm. In embodiment 2, the outer groove forming step 110 and the inner groove forming step 111 are combined to form the functional layer removing step 102.

実施形態2において、基板加工ステップ103では、実施形態1と同様に、図14に示すように、レーザ加工装置20が第1加工溝15の底面にアブレーション加工を施して、図14に示すように、第1加工溝15の底面に第1加工溝15よりも幅が狭い第2加工溝16を形成する。実施形態2において、基板加工ステップ103では、レーザ加工装置20が、第2加工溝16をウエーハ1の裏面9に開口させて、即ち、第2加工溝16をウエーハ1に貫通させて、ウエーハ1を個々のデバイスチップ10に分割する。 In embodiment 2, in substrate processing step 103, as in embodiment 1, the laser processing device 20 performs ablation on the bottom surface of the first groove 15, as shown in FIG. 14, to form a second groove 16 narrower than the first groove 15 in the bottom surface of the first groove 15, as shown in FIG. 14. In embodiment 2, in substrate processing step 103, the laser processing device 20 opens the second groove 16 on the back surface 9 of the wafer 1, i.e., penetrates the second groove 16 through the wafer 1, thereby dividing the wafer 1 into individual device chips 10.

実施形態2に係るウエーハの加工方法は、実施形態1と同様に、変質領域形成ステップ101において機能層6の内部の分割予定ライン4の両縁に機能層6よりも熱伝導性が低く、基板2から剥離し難い変質領域13を形成するために、機能層6の剥がれを抑制することができるという効果を奏する。 The wafer processing method according to embodiment 2, like embodiment 1, has the effect of suppressing peeling of the functional layer 6 by forming, in the affected area formation step 101, affected areas 13 that have lower thermal conductivity than the functional layer 6 and are less likely to peel off from the substrate 2 at both edges of the planned division line 4 inside the functional layer 6.

なお、本発明は、上記実施形態に限定されるものではない。即ち、本発明の骨子を逸脱しない範囲で種々変形して実施することができる。例えば、本発明では、基板加工ステップ103において、加工として、第1加工溝15の底面を切削ブレードで切削加工しても良く、第1加工溝15の底面をプラズマエッチングしても良く、基板2の内部に集光点を合わせてレーザ光線を照射して基板の内部に改質層を形成し、外力を付与して改質層を起点に分割しても良い。また、本発明では、基板加工ステップ103において、ウエーハ1を個々のデバイスチップ10に分割しなくても良い。 The present invention is not limited to the above-described embodiment. In other words, various modifications can be made without departing from the gist of the present invention. For example, in the substrate processing step 103 of the present invention, the processing may involve cutting the bottom surface of the first groove 15 with a cutting blade, plasma etching the bottom surface of the first groove 15, or irradiating the substrate 2 with a laser beam with a focal point aligned with the interior of the substrate 2 to form a modified layer inside the substrate, and then applying an external force to divide the substrate starting from the modified layer. Also, in the present invention, it is not necessary to divide the wafer 1 into individual device chips 10 in the substrate processing step 103.

1 ウエーハ
2 基板
3 表面
4 分割予定ライン
5 デバイス
6 機能層
9 裏面
10 デバイスチップ
13 変質領域
15 第1加工溝
21 レーザ光線
101 変質領域形成ステップ
102 機能層除去ステップ
103 基板加工ステップ
REFERENCE SIGNS LIST 1 wafer 2 substrate 3 front surface 4 planned division line 5 device 6 functional layer 9 back surface 10 device chip 13 affected region 15 first processed groove 21 laser beam 101 affected region forming step 102 functional layer removing step 103 substrate processing step

Claims (4)

基板の上にデバイスを含む機能層が積層されたウエーハを分割予定ラインに沿って加工するウエーハの加工方法であって、
該基板に対して吸収性を有し、かつ該機能層に対する吸収性が該基板に対する吸収性よりも低い波長のレーザ光線を、該機能層に連続的にアブレーション加工を施すことが規制された加工条件で分割予定ラインに沿って照射し、該機能層の内部に該分割予定ラインに沿って伸びる二本の変質領域を所定の間隔をあけて形成する変質領域形成ステップと、
該変質領域形成ステップの実施後に、該変質領域の間にレーザ光線を照射し、該機能層を除去する第1加工溝を形成する機能層除去ステップと、
該機能層除去ステップの実施後に、該第1加工溝に沿って該基板を加工する基板加工ステップと、を備えることを特徴とするウエーハの加工方法。
A wafer processing method for processing a wafer having a functional layer including a device stacked on a substrate along a planned dividing line, comprising:
a modified region forming step of irradiating a laser beam having a wavelength that is absorbed by the substrate and that is less absorbed by the functional layer than by the substrate along the intended dividing line under processing conditions that restrict continuous ablation processing of the functional layer, thereby forming two modified regions extending along the intended dividing line within the functional layer at a predetermined interval;
a functional layer removing step of irradiating a laser beam between the affected regions after the affected region forming step to form a first groove for removing the functional layer;
A wafer processing method comprising: a substrate processing step of processing the substrate along the first processing groove after the functional layer removal step is performed.
該機能層は、酸化膜であることを特徴とする請求項1に記載のウエーハの加工方法。 The wafer processing method described in claim 1, characterized in that the functional layer is an oxide film. 該変質領域形成ステップは、紫外線領域の波長のレーザ光線を照射することを特徴とする請求項1に記載のウエーハの加工方法。 The wafer processing method described in claim 1, characterized in that the affected region forming step involves irradiating a laser beam with a wavelength in the ultraviolet range. 該変質領域形成ステップで照射される1スポット当たりのレーザ光線の出力は、該機能層除去ステップで照射される1スポット当たりのレーザ光線の出力より小さいことを特徴とする請求項1に記載のウエーハの加工方法。 The wafer processing method described in claim 1, characterized in that the output of the laser beam per spot irradiated in the affected area formation step is smaller than the output of the laser beam per spot irradiated in the functional layer removal step.
JP2022118836A 2022-07-26 2022-07-26 Wafer processing method Active JP7796606B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2022118836A JP7796606B2 (en) 2022-07-26 2022-07-26 Wafer processing method
KR1020230083415A KR20240015010A (en) 2022-07-26 2023-06-28 Method for processing wafer
CN202310848955.1A CN117457486A (en) 2022-07-26 2023-07-11 Wafer processing method
TW112127386A TW202404728A (en) 2022-07-26 2023-07-21 Wafer processing methods

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022118836A JP7796606B2 (en) 2022-07-26 2022-07-26 Wafer processing method

Publications (2)

Publication Number Publication Date
JP2024016594A JP2024016594A (en) 2024-02-07
JP7796606B2 true JP7796606B2 (en) 2026-01-09

Family

ID=89586223

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022118836A Active JP7796606B2 (en) 2022-07-26 2022-07-26 Wafer processing method

Country Status (4)

Country Link
JP (1) JP7796606B2 (en)
KR (1) KR20240015010A (en)
CN (1) CN117457486A (en)
TW (1) TW202404728A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118016782A (en) * 2024-04-10 2024-05-10 山西中科潞安紫外光电科技有限公司 A deep ultraviolet LED device and preparation method thereof

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005252196A (en) 2004-03-08 2005-09-15 Toshiba Corp Semiconductor device and manufacturing method thereof
JP2006339382A (en) 2005-06-01 2006-12-14 Renesas Technology Corp Manufacturing method of semiconductor device
JP2011210915A (en) 2010-03-30 2011-10-20 Shindengen Electric Mfg Co Ltd Cutting device for single crystal substrate, and method for cutting the single crystal substrate
JP2015220266A (en) 2014-05-15 2015-12-07 株式会社ディスコ Wafer and manufacturing method of wafer and manufacturing method of device chip
CN107414309A (en) 2017-07-14 2017-12-01 中国科学院微电子研究所 Method and device for laser processing wafer
JP2019175976A (en) 2018-03-28 2019-10-10 パナソニックIpマネジメント株式会社 Element chip manufacturing method
JP2022102477A (en) 2020-12-25 2022-07-07 浜松ホトニクス株式会社 Laser processing device and laser processing method

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007173475A (en) 2005-12-21 2007-07-05 Disco Abrasive Syst Ltd Wafer division method
JP6305853B2 (en) * 2014-07-08 2018-04-04 株式会社ディスコ Wafer processing method
JP7463035B2 (en) * 2020-07-06 2024-04-08 株式会社ディスコ Stacked wafer processing method
JP7667935B2 (en) * 2020-10-28 2025-04-24 株式会社東京精密 Laser processing device and laser processing method

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005252196A (en) 2004-03-08 2005-09-15 Toshiba Corp Semiconductor device and manufacturing method thereof
JP2006339382A (en) 2005-06-01 2006-12-14 Renesas Technology Corp Manufacturing method of semiconductor device
JP2011210915A (en) 2010-03-30 2011-10-20 Shindengen Electric Mfg Co Ltd Cutting device for single crystal substrate, and method for cutting the single crystal substrate
JP2015220266A (en) 2014-05-15 2015-12-07 株式会社ディスコ Wafer and manufacturing method of wafer and manufacturing method of device chip
CN107414309A (en) 2017-07-14 2017-12-01 中国科学院微电子研究所 Method and device for laser processing wafer
JP2019175976A (en) 2018-03-28 2019-10-10 パナソニックIpマネジメント株式会社 Element chip manufacturing method
JP2022102477A (en) 2020-12-25 2022-07-07 浜松ホトニクス株式会社 Laser processing device and laser processing method

Also Published As

Publication number Publication date
JP2024016594A (en) 2024-02-07
CN117457486A (en) 2024-01-26
TW202404728A (en) 2024-02-01
KR20240015010A (en) 2024-02-02

Similar Documents

Publication Publication Date Title
JP4959422B2 (en) Wafer division method
JP5607138B2 (en) Method for laser individualization of chip scale package on glass substrate
CN104859062B (en) The processing method of chip
JP4422463B2 (en) Semiconductor wafer dividing method
JP2005064230A (en) How to divide a plate
JP7354420B2 (en) Substrate processing method and substrate processing apparatus
JP2005064231A (en) How to divide a plate
JP2006032419A (en) Wafer laser processing method
JP2005209719A (en) Processing method of semiconductor wafer
JPWO2021199585A5 (en)
JP2015056489A (en) Wafer processing method
TW201822307A (en) Method for manufacturing intermediate carrier
JP2008028113A (en) Wafer laser processing method
JP7796606B2 (en) Wafer processing method
US20150255288A1 (en) Plate-like object processing method
JP7678881B2 (en) Processing method and processing system
JP6521695B2 (en) Wafer processing method
TW202022938A (en) Slotting method for suppressing defects capable of preventing cracks generated by dividing a wafer from exceeding a metamorphic region and avoiding grain defects
TW202313236A (en) Wafer processing method
KR20240023478A (en) Method for processing wafer
JP7788819B2 (en) Semiconductor device manufacturing method
JP7796562B2 (en) Wafer processing method
JP2024025991A (en) Wafer processing method
JP2023170987A (en) Chip manufacturing method
KR20250155451A (en) Laser processing apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20250522

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20251202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20251223

R150 Certificate of patent or registration of utility model

Ref document number: 7796606

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150